Escolar Documentos
Profissional Documentos
Cultura Documentos
Escola de Engenharia
Implementao e Teste de um
Condicionador Activo Srie Monofsico
para Regulao de Tenso e Compensao
de Harmnicos
Guimares 2009
DECLARAO
Orientador:
Professor Doutor Joo Luiz Afonso
Ano de concluso: 2009
Mestrado Integrado em Engenharia Electrnica Industrial e Computadores
Assinatura:_ _
Resumo
O aumento da utilizao de cargas no-linerares por parte da indstria e dos consumi-
dores em geral tem degradado a Qualidade de Energia Elctrica na rede elctrica. Estas car-
gas no-lineares so essencialmente conversores de electrnica de potncia, fundamentais
no dia-a-dia. O consumo de correntes no lineares por parte destes equipamentos resulta em
quedas de tenso harmnicas, que se propagam pela rede elctrica, levando problemas de
Qualidade de Energia Elctrica at a cargas lineares. Por outro lado, o valor eficaz das ten-
ses fornecidas pode sofrer variaes de diferentes tipos e origens, comprometendo o bom
funcionamento de cargas mais sensveis. Posto isto, tm sido desenvolvidos equipamentos
que permitem compensar a tenso fornecida a cargas mais sensveis, entre os quais se inclui
o Condicionador Activo do Tipo Srie.
Nesta dissertao descrita a Implementao e Teste de um Condicionador Activo
Srie Monofsico para Regulao de Tenso e Compensao de Harmnicos, cuja topologia
adoptada no utiliza transformador no acoplamento do Conversor Srie ao sistema elctrico.
O equipamento desenvolvido garante o fornecimento, a uma carga genrica, de uma tenso
dentro de parmetros normalizados de valor eficaz e de distoro harmnica, face ocor-
rncia de sag, swell, flicker e distoro harmnica.
Foi tambm desenvolvido um Sistema de Superviso e Proteco para o Conversor
Srie, atravs de um sistema activo de proteco para a ocorrncia de sobrecorrentes e cur-
to-circuitos.
Neste trabalho so tambm apresentados algoritmos de controlo responsveis por cal-
cular, em tempo real, a tenso a injectar no sistema elctrico para que a carga seja alimenta-
da com uma tenso dentro de parmetros normalizados de Qualidade de Energia Elctrica.
tambm apresentado um algoritmo que permite a regulao do elo CC, assim como
a converso do equipamento numa UPQC, desta forma compensando tambm distoro
harmnica de corrente e corrigindo o factor de potncia.
So apresentados resultados de simulao e resultados experimentais do Condiciona-
dor Activo do Tipo Srie. Servem estes resultados para validar os algoritmos de controlo
seleccionados, assim como para fornecer uma melhor compreenso sobre o equipamento
desenvolvido.
Este trabalho de Dissertao foi feito em conjunto com o trabalho de Doutoramento
de Lus Fernando Corra Monteiro, Contribuies Para Otimizao do Desempenho do
Condicionador UPQC (Unified Power Quality Conditioner).
Abstract
The widespread use of non-linear loads by the industry and general users has de-
graded the Power Quality of the electrical grid. These non-linear loads are essentially
power electronics converters, fundamental on daily use. The non-linear current con-
sumption by these devices cause harmonic voltage drops which propagate by the elec-
trical grid, taking Power Quality issues even to linear loads. On the other hand, the efi-
caz (RMS) value of the supplied voltages can suffer variations of different kinds and
origins, compromising the good functioning of sensible loads. Therefore, power condi-
tioners have been developed, to compensate the voltage supplied to sensitive loads, such
as the Series Active Conditioner.
On this dissertation, the Implementation and Test of a Single Phase Series Active
Conditioner for Voltage Regulation and Harmonic Compensation is described, being the
adopted topology transformer-less in the coupling of the Series Converter to the elec-
trical grid. The developed custom power assures voltage supply to a generic electrical
load in standardized parameters of RMS value and harmonic distortion, during the oc-
currence of voltage sags, swells, flicker and harmonic distortion.
A Supervision and Protection System was also developed for the Series Conver-
ter, by an active protection system for the occurrence of over-currents and short-circuits.
On this work is also presented control algorithms responsible for the calculation,
in real time, of the voltage that is injected in the electrical system so that the supplied
load voltage is in accordance with standardized parameters of Power Quality.
It is also presented an algorithm that allows the DC link regulation, as well as the
conversion of the custom power into an UPQC, therefore also compensating current
harmonic distortion and correcting the Power Factor
Simulation and experimental results of the Series Active Conditioner are pre-
sented. These results are useful to validate the selected control algorithms, as well as to
give a better understanding over the developed custom power.
This Disserttion work was done in conjunction with the PhD work of Luis Fer-
nando Correa Monteiro, "Contributions to Improve the Performance of the Unified
Power Quality Conditioner.
Keywords: Power Quality, Series Active Conditioner, direct voltage comparison, p-q
Theory, Series Converter, Shunt Converter, DSP.
ndice
Resumo ........................................................................................................................................................ v
Abstract .....................................................................................................................................................vii
Lista de Figuras ......................................................................................................................................... xi
Lista de Tabelas ...................................................................................................................................... xvii
Lista de Figuras
Figura 3.14 Sinais presentes na estratgia de controlo baseada numa PLL, em condio de afundamento:
(a) Tenso no sistema elctrico (vS); (b) Tenso de referncia gerada pelo algoritmo PLL (vpll); (c) Tenso
de compensao (vcomp); (d) Tenso na carga (vL). ..................................................................................... 39
Figura 3.15 Sinais presentes na estratgia de controlo baseada na PLL, a uma frequncia de 47 Hz: (a)
Tenso no sistema elctrico e tenso de referncia (vS e vpll); (b) Tenso de compensao (vcomp); (c)
Tenso compensada (vL). ............................................................................................................................ 40
Figura 3.16 Sinais presentes na estratgia de controlo baseada na PLL, a uma frequncia de 52 Hz: (a)
Tenso no sistema elctrico e tenso de referncia (vS e vpll); (b) Tenso de compensao (vcomp); (c)
Tenso compensada (vL). ............................................................................................................................ 40
Figura 3.17 Potncias Instantneas da Teoria p-q. .................................................................................. 42
Figura 3.18-Compensao das componentes de potncia ~
p, q, ~
p0 e p0 . ............................................ 42
Figura 3.19 Filtro pseudo-mdia mvel................................................................................................... 45
Figura 3.20 Sistema de controlo para o Conversor Paralelo para regulao do elo CC. ......................... 46
Figura 3.21 Sistema de controlo do Conversor Paralelo para funcionamento no modo UPQC. ............. 47
Figura 3.22 Diagrama de blocos do circuito PLL. ................................................................................... 48
Figura 3.23 Condicionador Activo de Potncia e Sistema de Controlo................................................... 49
Figura 3.24 Diagrama de Blocos do Sistema de Controlo para o Condicionador Activo do Tipo Srie . 50
Figura 3.25 Diagrama simplificado do DSP. ........................................................................................... 51
Figura 3.26 PWM sinusoidal para comando de uma ponte inversora monofsica. ................................. 51
Figura 3.27 Tcnica de Comutao: Malha de controlo para clculo de vpwm para Conversor Srie. ...... 52
Figura 3.28 Tcnica de Comutao: Malha de controlo para clculo de vpwm para Conversor Paralelo. . 53
Figura 4.1 Ambiente Grfico do PSCAD/EMTDC .......................................................................... 56
Figura 4.2 Modelo de simulao do circuito de potncia ........................................................................ 57
Figura 4.3 Circuito de Sincronismo PLL. ................................................................................................ 58
Figura 4.4 Bloco de Medio e Normalizao ........................................................................................ 59
Figura 4.5 Clculo da tenso de referncia e tcnica de comutao feed-forward .................................. 59
Figura 4.6 Modelo de simulao da Teoria p-q. ...................................................................................... 60
Figura 4.7 Tcnica de comutao anti-windup para o Conversor Paralelo.............................................. 60
Figura 4.8 Regulao do elo CC.............................................................................................................. 61
Figura 4.9 Tenso e corrente na carga antes de compensao: (a) Tenso na carga (vL); (b) Corrente na
Carga (iL). ................................................................................................................................................... 61
Figura 4.10 Regulao do elo CC na entrada em funcionamento do Conversor Paralelo: (a) Tenso no
elo CC (vcc); (b) Corrente de referncia para regulao do elo CC (iref) e corrente de regulao (ireg). ...... 63
Figura 4.11 Transitrio de ligao do Conversor Srie: (a) Tenso na fonte (vs); (b) Tenso na carga
(vL); (c) Tenso de referncia (vref) e tenso aos terminais do Conversor Srie (vinv). ................................ 63
Figura 4.12 THD da tenso vL, antes de depois da ligao do Conversor Srie. ..................................... 64
Figura 4.13 Tenso e corrente na carga aps compensao: (a) Tenso na carga (vL); (b) Corrente na
Carga (iL). ................................................................................................................................................... 64
Figura 4.14 Regulao do elo CC em regime permanente: (a) Tenso no elo CC (VCC); (b) Corrente de
referncia para regulao do elo CC (iref) e corrente de regulao (ireg). .................................................... 65
Figura 4.15 Tenso na fonte (vs) com sag. .............................................................................................. 66
Figura 4.16 Transitrio da ocorrncia de um sag com funcionamento do Conversor Srie: (a) Tenso na
fonte (vs); (b) Tenso na carga (vL); (c) Tenso de referncia (vref) e tenso aos terminais do Conversor
Srie (vinv). .................................................................................................................................................. 66
Figura 4.17 Tenso na carga (vL) em regime permanente........................................................................ 67
Figura 4.18 Transitrio de restabelecimento da tenso aps sag com funcionamento do Conversor Srie:
(a) Tenso na fonte (vs); (b) Tenso na carga (vL); (c) Tenso de referncia (vref) e tenso aos terminais do
Conversor Srie (vinv).................................................................................................................................. 67
Figura 4.19 THD da tenso na carga (vL) ao longo do sag. ..................................................................... 68
Figura 4.20 Regulao do elo CC no incio da ocorrncia de um sag: (a) Tenso no elo CC (vcc); (b)
Corrente de referncia para regulao do elo CC (iref) e corrente de regulao (ireg). ................................ 68
Figura 4.21 Regulao do elo CC durante a ocorrncia de um sag: (a) Tenso no elo CC (Vcc); (b)
Corrente de referncia para regulao do elo CC (iref) e corrente de regulao (ireg). ................................ 69
Figura 4.22 Correntes no Sistema Elctrico antes da compensao de sag: (a) Corrente na fonte (is); (b)
Corrente na carga (iL); (c) Corrente consumida pelo Conversor Paralelo (irect). ......................................... 69
Figura 4.23 Correntes no Sistema Elctrico durante a compensao de sag: (a) Corrente na fonte (is); (b)
Corrente na carga (iL); (c) Corrente consumida pelo Conversor Paralelo (irect). ......................................... 69
Figura 4.24 Regulao do elo CC no final da ocorrncia de um sag: (a) Tenso no elo CC (vcc); (b)
Corrente de referncia para regulao do elo CC (iref) e corrente de regulao (ireg). ................................ 71
Figura 4.25 Tenso na fonte (vs) com swell. ............................................................................................ 72
Figura 4.26 Transitrio da ocorrncia de um swell: (a) Tenso na fonte (vs); (b) Tenso na carga (vL); (c)
Tenso de referncia (vref) e tenso aos terminais do Conversor Srie (vinv). ............................................. 72
Figura 4.27 Tenso na carga (vL) em regime permanente........................................................................ 73
Figura 4.28 Transitrio de restabelecimento da tenso aps swell no Conversor Srie: (a) Tenso na
fonte (vs); (b) Tenso na carga (vL); (c) Tenso de referncia (vref) e tenso aos terminais do Conversor
Srie (vinv). .................................................................................................................................................. 73
Figura 4.29 THD da tenso vL ao longo do swell. ................................................................................... 74
Figura 4.30 Regulao do elo CC no incio da ocorrncia de um swell: (a) Tenso no elo CC (vcc); (b)
Corrente de referncia para regulao do elo CC (iref) e corrente de regulao (ireg). ................................ 74
Figura 4.31 Regulao do elo CC durante a ocorrncia de um swell: (a) Tenso no elo CC (vcc); (b)
Corrente de referncia para regulao do elo CC (iref) e corrente de regulao (ireg). ................................ 75
Figura 4.32 Correntes no Sistema Elctrico antes da compensao de swell: (a) Corrente na fonte (is);
(b) Corrente na carga (iL); (c) Corrente consumida pelo Conversor Paralelo (irect). ................................... 75
Figura 4.33 Correntes no Sistema Elctrico durante a compensao de swell: (a) Corrente na fonte (is);
(b) Corrente na carga (iL); (c) Corrente consumida pelo Conversor Paralelo (irect). ................................... 75
Figura 4.34 Regulao do elo CC no final da ocorrncia de um swell: (a) Tenso no elo CC (Vcc); (b)
Corrente de referncia para regulao do elo CC (iref) e corrente de regulao (ireg). ................................ 76
Figura 4.35 Flicker na tenso na fonte (vS).............................................................................................. 77
Figura 4.36 Comportamento das tenses no Sistema Elctrico durante flicker: (a) Tenso na fonte (vs);
(b) Tenso na carga (vL); (c) Tenso de referncia (vref) e tenso aos terminais do Conversor Srie (vinv). 78
Figura 4.37 Tenso na Carga (vL) ao longo da ocorrncia de flicker. ...................................................... 78
Figura 4.38 Valor eficaz da tenso na fonte (VSrms) e na carga (VLrms)..................................................... 79
Figura 4.39 THD da tenso vL ao longo do flicker. ................................................................................. 79
Figura 4.40 Regulao do elo CC ao longo do flicker: (a) Tenso no elo CC (vcc); (b) Corrente de
referncia para regulao do elo CC (iref) e corrente de regulao (ireg). .................................................... 80
Figura 4.41 Tenso e corrente na fonte antes da actuao do UPQC: (a) Tenso na fonte (vS); (b)
Corrente na fonte (iS). ................................................................................................................................. 81
Figura 4.42 Transitrio de ligao do Conversor Paralelo: (a) Corrente na fonte (iS); (b) Corrente na
carga (iL); (c) Corrente de referncia (iref) e de compensao (icomp). ......................................................... 82
Figura 4.43 Tenso no elo CC (vCC) no instante de ligao do Conversor Paralelo. ............................... 82
Figura 4.44 Efeito da compensao na corrente da fonte na tenso da fonte: (a) Tenso da fonte (vS); (b)
Corrente na Fonte (iS). ................................................................................................................................ 83
Figura 4.45 Correntes do sistema em regime permanente: (a) Corrente na fonte (iS); (b) Corrente na
carga (iL); (c) Corrente de referncia (iref) e de compensao (icomp). ......................................................... 83
Figura 4.46 Tenso no elo CC (VCC) da UPQC operando apenas o Conversor Paralelo. ........................ 84
Figura 4.47 Transitrio de ligao do Conversor Srie: (a) Tenso na fonte (vs); (b) Tenso na carga
(vL); (c) Corrente na fonte (iS) e na carga (iL). ............................................................................................ 84
Figura 4.48 THD da tenso na carga (THD_vL) e da corrente na fonte (THD_iS): (a) THD_vL no
transitrio de ligao do Conversor Paralelo; (b) THD_iS no transitrio de ligao do Conversor Paralelo;
(c) THD_vL no transitrio de ligao do Conversor Srie; (d) THD_iS no transitrio de ligao do
Conversor Srie. ......................................................................................................................................... 85
Figura 4.49 Tenso no elo CC (vCC) do UPQC operando em regime permanente. ................................. 86
Figura 4.50 Tenses e correntes no sistema elctrico em regime permanente: (a) Tenso na fonte (vS);
(b) Corrente na fonte (iS); (c) Tenso na carga (vL); (d) Corrente na carga (iL). ......................................... 86
Figura 5.1 Bancada do Condicionador Activo do Tipo Srie. ................................................................. 89
Figura 5.2 Diagrama multifilar do Condicionador Activo do Tipo Srie Implementado. ....................... 90
Figura 5.3 Mdulo de IGBTs e respectivo esquemtico [42]. ................................................................. 90
Figura 5.4 Circuito de drive e respectivo esquemtico [43]. ................................................................... 91
Figura 5.5 Aspecto final dos conversores de potncia: (a) Vista em perspectiva; (b) Vista superior ...... 91
Figura 5.6 Diagramas de Bode do Filtro de Acoplamento do Conversor Srie: (a) Resposta em
amplitude; (b) Resposta de fase. ................................................................................................................. 92
Figura 5.7 Diagramas de Bode do Filtro de Acoplamento do Conversor Paralelo: (a) Resposta em
amplitude; (b) Resposta de fase. ................................................................................................................. 93
Figura 5.8 Transformadores utilizados na implementao. ..................................................................... 94
Figura 5.9 Sensor de Corrente LA 55-P e respectivo esquema de ligao. ............................................. 95
Figura 5.10 Sensor de Corrente LV 20-P e respectivo esquema de ligao. ........................................... 96
Figura 5.11 PCB de aquisio de medies de tenso. ............................................................................ 96
Figura 5.12 PCB do Circuito de Condicionamento de Sinal ................................................................... 96
Figura 5.13 Kit eZdsp2812 com PCB de expanso. ................................................................................ 98
Figura 5.14 PCBs dos Circuitos de Comando. ........................................................................................ 99
Figura 6.1 Sistema de Superviso e Proteco integrado com o Condicionador Activo do Tipo Srie. 102
Figura 6.2 Modelo de simulao do circuito de potncia do Sistema de Proteco e Superviso. ........ 105
Figura 6.3 Carga do sistema elctrico e identificao do ponto de curto-circuito. ................................ 105
Figura 6.4 Modelo de simulao para o controlo da conexo e remoo do Condicionador Activo do
Tipo Srie. ................................................................................................................................................ 106
Figura 6.5 Modelo de simulao do algoritmo de proteco contra sobrecargas e curto-circuitos. ...... 106
Figura 6.6 Correntes no Sistema de Proteco: (a) Corrente nos tirstores (it1 e it2) e pulso na gate destes
(gate1); (b) Corrente no Conversor Srie (ifs); (c) Corrente na Carga (iL). ............................................... 107
Figura 6.7 Aspecto final do prottipo do Sistema de Superviso e Proteco. ..................................... 108
Figura 6.8 Circuito de Potencia do Sistema de Superviso e Proteco: (a) vista de frente; (b) vista
cima. ......................................................................................................................................................... 108
Figura 6.9 Circuito de drive para uma ponte de tirstores em anti-paralelo [45]. .................................. 109
Figura 6.10 PCB do Sistema de Controlo e Comando do Sistema de Superviso e Proteco: (a) PCB
implementado; (b) Projecto do PCB. ........................................................................................................ 109
Figura 6.11 Ambiente grfico do software MPLAB e o depurador/programador MPLAB ICD2 ........ 110
Figura 6.12 Rectificador de onda completa de preciso. ....................................................................... 111
Figura 6.13 Tenso de entrada e de sada do rectificador de preciso para o fim de escala do ADC. ... 112
Figura 6.14 Circuito para controlo dos contactores e respectivo rel. ................................................... 112
Figura 6.15 Circuito implementado para o teste do Sistema de Superviso e Proteco. ..................... 114
Figura 6.16 Procedimento de ligao do Conversor Srie ao sistema elctrico. ................................... 114
Figura 6.17 Procedimento de remoo do Conversor Srie do sistema elctrico. ................................. 115
Figura 6.18 Sobrecarga extinta pela actuao do Sistema de Proteco e Superviso, com a actuao do
tirstor inferior. ......................................................................................................................................... 116
Figura 6.19 Sobrecarga extinta pela actuao do Sistema de Proteco e Superviso, com a actuao do
tirstor superior. ........................................................................................................................................ 117
Figura 7.1 Diagrama multifilar da montagem implementada para o ensaio de compensao de distoro
harmnica na tenso. ................................................................................................................................ 120
Figura 7.2 Tenso na carga (vL) sem compensao, respectiva distoro harmnica e valor eficaz
(RMS). ...................................................................................................................................................... 120
Figura 7.3 Carregamento do elo CC: tenso no elo CC (vCC), corrente de regulao no Conversor
Paralelo (ireg) e corrente de referncia (iref). .............................................................................................. 121
Figura 7.4 Tenso na fonte (vS), na carga (vL), nos terminais do inversor (vinv) e de referncia (vref) na
ligao do Conversor Srie: (a) Transitrio de ligao; (b) Regime permanente. .................................... 122
Figura 7.5 THD e valor eficaz (RMS) da tenso na carga (vL) compensada. ........................................ 122
Figura 7.6 Tenses e correntes do sistema proposto na ligao do Conversor Srie: (a) Tenso na fonte e
corrente na carga (vS e iL), tenso na carga e corrente na fonte (vL e iL); (b) Tenso no elo CC (vCC),
corrente de regulao e sua referncia (ireg e iref). O tracejado indica o instante de ligao do Conversor
Srie.......................................................................................................................................................... 123
Figura 7.7 THD e valor EFICAZ (RMS) da corrente de regulao....................................................... 123
Figura 7.8 Tenso na carga (vL) sem compensao, respectiva distoro harmnica e valor eficaz (RMS)
quando o rectificador com carga RC est conectado ao sistema elctrico................................................ 124
Figura 7.9 Tenso na fonte (vS), na carga (vL), nos terminais do inversor (vinv) e de referncia (vref) na
ligao do rectificador com carga RC: (a) Transitrio de ligao; (b) Regime permanente. ................... 124
Figura 7.10 THD e valor eficaz (RMS) da tenso compensada na carga com rectificador com carga RC.
.................................................................................................................................................................. 125
Figura 7.11 Tenses e correntes do sistema proposto na ligao do rectificador com cargaRC: (a)
Tenso na fonte e corrente na carga (vS e iL), tenso na carga e corrente na fonte (vL e iL); (b) Tenso no
elo CC (vCC) e corrente de regulao e sua referncia (ireg e iref). O tracejado indica o instante de ligao
do rectificador com carga RC. .................................................................................................................. 125
Figura 7.12 THD e valor eficaz (RMS) da corrente de regulao aps a ligao do rectificador RC. .. 126
Figura 7.13 Diagrama multifilar da montagem implementada para o ensaio de compensao de sag,
swell e fliker. ............................................................................................................................................ 127
Figura 7.14 THD e valor eficaz (RMS) antes da ocorrncia: (a) Tenso na fonte (vS); (b) Tenso na
carga (vL). ................................................................................................................................................. 127
Figura 7.15 Sag provocado: Tenso na fonte (vS) e na carga (vL). ......................................................... 128
Figura 7.16 Tenso na fonte (vS), na carga (vL), de referncia (vref) e sintetizada no Conversor Srie
(vinv): (a) No incio do sag; (b) No final do sag. ....................................................................................... 128
Figura 7.17 Sag em regime permanente: (a) Tenso na fonte (vS), tenso na carga (vL), tenso de
referncia (vref) e tenso sintetizada (vinv); (b) THD e valor eficaz (RMS) da tenso na fonte; (c) THD e
valor eficaz (RMS) da tenso compensada na carga. ............................................................................... 129
Figura 7.18 Tenses e Correntes no sistema proposto no incio da ocorrncia sag: (a) Tenso na fonte e
corrente na carga (vS e iL) e tenso na carga e corrente na fonte (vL e iS); (b) Tenso no elo CC (vCC),
corrente de regulao e sua referncia (ireg e iref). ..................................................................................... 130
Figura 7.19 Elo CC em regime permanente durante o sag: (a) Tenso elo CC (vCC), corrente de
regulao e sua referncia (ireg e iref); (b) THD e valor eficaz (RMS) da corrente de regulao. ............. 130
Figura 7.20 Tenso na fonte e corrente na carga (vS e iL), tenso na carga e corrente na fonte (vL e iS) em
regime permanente durante a ocorrncia do sag. ..................................................................................... 131
Figura 7.21 Medies de Potncia Activa, Aparente e Reactiva durante sag: (a) Na fonte; (b) Entre o
Conversor Srie e o Conversor Paralelo; (c) Na Carga. ........................................................................... 131
Figura 7.22 Tenses e Correntes no sistema proposto no final da ocorrncia sag: (a) Tenso na fonte e
corrente na carga (vS e iL) e tenso na carga e corrente na fonte (vL e iS); (b) Tenso no elo CC (vCC),
corrente de regulao e sua referncia (ireg e iref). ..................................................................................... 132
Figura 7.23 THD e valor eficaz (RMS) antes da ocorrncia de swell: (a) Tenso na fonte (vS); (b)
Tenso na carga (vL). ................................................................................................................................ 133
Figura 7.24 Swell provocado: Tenso na fonte e na carga (vS e vL). ...................................................... 133
Figura 7.25 Tenso na fonte (vS), na carga (vL), de referncia (vref) e sintetizada no Conversor Srie
(vinv): (a) No incio do swell; (b) No final do swell. .................................................................................. 134
Figura 7.26 - Swell em regime permanente: (a) Tenso na fonte (vS), tenso na carga (vL), tenso de
referncia (vref) e tenso sintetizada (vinv); (b) THD e valor eficaz (RMS) da tenso na fonte; (c) THD e
valor eficaz (RMS) da tenso compensada na carga. ............................................................................... 135
Figura 7.27 Tenses e Correntes no sistema proposto no incio da ocorrncia swell: (a) Tenso na fonte
e corrente na carga (vS e iL) e tenso na carga e corrente na fonte (vL e iS); (b) Tenso no elo CC (vCC),
corrente de regulao e sua referncia (ireg e iref) e tenso na fonte (vS). .................................................. 135
Figura 7.28 Valor eficaz (RMS) e THD da corrente de regulao (ireg): (a) Antes do swell; (b) Depois do
swell.......................................................................................................................................................... 136
Figura 7.29 Medies de Potncia Activa, Aparente e Reactiva durante swell: (a) Na fonte; (b) Entre o
Conversor Srie e o Conversor Paralelo; (c) Na Carga. ........................................................................... 137
Figura 7.30 Tenses e Correntes no sistema proposto no incio da ocorrncia swell: (a) Tenso na fonte
e corrente na carga (vS e iL) e tenso na carga e corrente na fonte (vL e iS); (b) Tenso no elo CC (vCC),
corrente de regulao e sua referncia (ireg e iref) e tenso na fonte (vS) ................................................... 137
Figura 7.31 Flicker provocado: Tenso na fonte e na carga (vS e vL). ................................................... 138
Figura 7.32 Variao do valor eficaz (RMS) da tenso na fonte e da tenso na carga (vS e vL). ........... 139
Figura 7.33 - Tenso na fonte (vS), na carga (vL), de referncia (vref) e sintetizada no Conversor Srie (vinv):
(a) no incio do afundamento do flicker; (b) no final afundamento do flicker. ......................................... 139
Figura 7.34 Comportamento da tenso do elo CC (vCC), da sua corrente de regulao (ireg) e respectiva
referncia (iref) durante flicker: (a) No inicio de um afundamento; (b) No final do afundamento; (c)
Durante 2 variaes. ................................................................................................................................. 141
Figura 7.35 Comportamento da tenso na fonte e da corrente na carga (vS e iL), tenso na carga e
corrente na fonte (vL e iS) durante flicker: (a) No incio do afundamento; (b) No fim do afundamento; (c)
Durante 2 variaes. ................................................................................................................................. 142
Figura 7.36 Medies ao sistema elctrico sem compensao: (a) Tenso na fonte e corrente na carga
(vS e iL), tenso na carga e corrente na fonte (vL e iL); (b) Distoro harmnica e valor eficaz (RMS) da
corrente iS ; (c) Distoro harmnica e valor eficaz (RMS) da tenso vL. ................................................ 143
Figura 7.37 Efeitos na tenso do elo CC (vCC) e na corrente na fonte (is) na ligao do Conversor Srie
do UPQC; corrente calculada de referncia (iref) e corrente no inversor (iinv): (a) Pormenor do inicial; (b)
Da ligao do Conversor Paralelo at estabilizao do elo CC. ............................................................ 143
Figura 7.38 Tenso na fonte e corrente na carga (vS e iL), tenso na carga e corrente na fonte (vL e iS) e
corrente de referncia e corrente no Conversor Paralelo (iref e iinv) na ligao do Conversor Paralelo: (a)
Transitrio de ligao; (b) Regime permanente. ...................................................................................... 144
Figura 7.39 THD e valor eficaz (RMS) com o Conversor Paralelo ligado: (a) na corrente iS; (b) na
tenso vL. .................................................................................................................................................. 144
Figura 7.40 Transitrio de ligao do Conversor Srie e seu impacto na corrente da fonte (iS), na tenso
da carga (vL) e na tenso do elo CC (vCC). ................................................................................................ 145
Figura 7.41 Tenso na fonte e corrente na carga (vS e iL), tenso na carga e corrente na fonte (vL e iS) e
tenso de referncia e tenso nos terminais do Conversor Srie (vref e vinv) na ligao do Conversor
Paralelo: (a) Transitrio de ligao; (b) Regime permanente. .................................................................. 146
Figura 7.42 THD e valor eficaz (RMS) com o UPQC em operao: (a) na corrente iS; (b) na tenso vL.
.................................................................................................................................................................. 146
Figura 7.43 Medies da potncia activa, aparente e reactiva com o UPQC em funcionamento: (a) na
fonte; (b) na carga..................................................................................................................................... 147
Lista de Tabelas
Tabela 1.1 Limites mximos de distoro harmnica de acordo com a norma ANSI/IEEE 519-1992. .... 4
Tabela 1.2 Limites mximos de distoro harmnica em ambiente industrial de acordo com a norma
IEC 61000-2-4. ............................................................................................................................................. 4
Tabela 1.3 Classificao de problemas de qualidade de energia na tenso de acordo com a norma IEEE
1159-1995..................................................................................................................................................... 5
Tabela 3.1-Significado fsico das potncias instantneas da Teoria p-q..................................................... 29
Tabela 4.1 Harmnicos de tenso na carga antes da compensao. ........................................................ 61
Tabela 4.2 Harmnicos de tenso na carga aps compensao. .............................................................. 64
Tabela 4.3 Harmnicos de corrente na fonte antes da actuao do UPQC. ............................................. 81
Tabela 4.4 Harmnicos de corrente na fonte durante a actuao do UPQC. ........................................... 86
Tabela 7.1 Valores RMS e THD da tenso vS e da tenso vL. ................................................................ 139
Tabela 7.2 Valores RMS e THD da corrente ireg. .................................................................................. 140
Introduo
tenso. A forma como estes equipamentos so afectados pela alterao do valor eficaz
de tenso tem sido estudada e pode ser representada de vrias formas convencionadas,
entre elas a estipulada pela ITIC (Information Technology Industry Council), que esti-
pula os nveis de tenso tolerveis por equipamentos informticos. Esta representao
pode ser vista na Figura 1.1.
350%
300%
PercentagemdovalorRMSdaTenso
250%
Swells deTenso
Funcionamento
200%
Aceitvel
150%
100%
50% SagsdeTenso
0%
Carga
XLS RLS NoLinear
VS VL IL2
V
Rede
Elctrica
Carga
Linear
Durao Amplitude
Categorias
Tpica Tpica
Impulsos
ns at aos ms -
Transitrios
Oscilaes
3s at 5ms 0 a 8 p.u.
0.5 a 30
Sag 0.1 a 0.9 p.u.
ciclos
Instantneas
0.5 a 30
Swell 1.1 a 1.8 p.u.
ciclos
Variaes
0.5 ciclos a
de Interrupo <0.1 p.u.
3s
curta dura- Momentneas
Sag 30 ciclos a 3s 0.1 a 0.9 p.u.
o
Swell 30 ciclos a 3s 1.1 a 1.4 p.u.
Interrupo 3s a 1min. <0.1 p.u.
Temporrias Sag 3s a 1min. 0.1 a 0.9 p.u.
Swell 3s a 1min. 1.1 a 1.4 p.u.
Interrupo >1min -
Variaes de curta durao Subtenso >1min 0.8 a 0.9 p.u.
Sobretenso >1min 1.1 a 1.2 p.u.
Desequilbrios de Tenso permanente 0.5 a 2%
Offset DC permanente 0 a 0.1%
Harmnicos permanente 0 a 20%
Distoro da forma de onda Interharmnicos permanente 0 a 2%
Notching permanente -
Rudo permanente 0 a 1%
Flutuaes de Tenso Intermitente 0.1 a 7%
Variaes de frequncia 10s -
cas, garantindo que esta tenso compensada obedece aos critrios estipulados pelas
normas internacionais atrs mencionadas.
1.2. Enquadramento
Uma soluo para sistemas elctricos monofsicos, que apresentada nesta Dis-
sertao, o Condicionador Activo do Tipo Srie Monofsico. um equipamento que
permite uma resposta dinmica s variaes do valor eficaz da tenso e presena de
distores harmnicas na tenso. Na Figura 1.3 vemos o princpio de funcionamento.
De uma forma simplificada, o funcionamento consiste na injeco de uma tenso
sintetizada por um inversor a IGBTs, que somada tenso do sistema resultar numa
tenso com valor nominal, cuja forma de onda sinusoidal, frequncia fundamental.
Desta forma a qualidade da energia fornecida carga melhora substancialmente e con-
sequentemente o funcionamento e durabilidade da carga sero melhorados e prolonga-
dos, que o objectivo final quando se procede resoluo de problemas de Qualidade
de Energia Elctrica.
VS VC VL
VC
VS VL
Carga
Sistema Condicionador
Elctrico Srie
Figura 1.3 Princpio de funcionamento do Condicionador Activo do Tipo Srie Monofsico
2.1. Introduo
Um Condicionador Activo do Tipo Srie pode ser definido, de uma forma genera-
lizada, como um equipamento que colocado em srie entre a rede elctrica e uma car-
ga, condicionando a potncia que fornecida a esta. O objectivo melhorar a forma de
onda da tenso nos terminais da carga, reduzindo os problemas de qualidade de energia
a que esta possa estar sujeita, assim melhorando o desempenho da carga. So equipa-
mentos de Electrnica de Potncia constitudos por conversores de potncia, tais como
rectificadores e inversores, os quais permitem a sintetizao de tenses no sistema elc-
trico de forma a corrigir os eventos causadores de uma fraca Qualidade de Energia Elc-
trica.
Apesar de, pela forma como esto colocados no sistema elctrico (em srie), sinte-
tizarem tenses, estes equipamentos podem compensar no s problemas de qualidade
de energia presentes na tenso (sags ou cava de tenso, swells ou sobretenso momen-
tnea, harmnicos, etc), como pode ser tambm utilizada para compensar problemas
presentes na corrente. Como exemplos de Condicionadores Activos do Srie para a cor-
reco de problemas de tenso podem-se dar as UPS, os DVR, o Condicionador Activo
do Tipo Srie e Filtros Activos do Tipo Srie. Para a correco de problemas de quali-
dade de energia na corrente neste captulo abordado o UPQC.
Neste captulo sero estudados alguns dos condicionadores de potncia de topolo-
gia do tipo srie utilizados na resoluo de problemas de Qualidade de Energia Elctri-
ca, e as vantagens e desvantagens que cada uma delas apresenta.
Este tipo de UPS o mais econmico, embora seja tambm o que fornece menor
grau de proteco carga. Na Figura 2.1 pode-se ver o esquema unifilar simplificado
desta topologia de UPS.
ComutadordaUPS
Rede Carga
Elctrica
Rectificador Inversor
paracargade
Baterias
Baterias
Carga
Rede
Elctrica Conversor
Bidireccional
Baterias
A norma do IEC 62040-3 que regulamenta as UPS define trs modos de operao.
Quando se encontra no modo normal de funcionamento, a carga alimentada direc-
tamente pela rede elctrica, funcionando o conversor como rectificador com o intuito de
armazenar energia nas baterias.
O funcionamento em modo energia armazenada activado quando o valor de
tenso no sistema elctrico fica fora dos parmetros estabelecidos na UPS, ou quando
Interruptor
Manual
Linha
deBypass Interruptor
Electrnico
O DVR (Dynamic Voltage Restorer), tal como o seu nome indica, restaura dina-
micamente os valores nominais da tenso na rede elctrica. um equipamento concebi-
do para a proteco de instalaes elctricas onde esto ligadas cargas sensveis ou que
alimentam processos de elevada susceptibilidade a problemas na qualidade da tenso a
eles fornecida. O objectivo fundamental de um DVR a mitigao de problemas de
qualidade de energia relacionados com a variao do valor eficaz da tenso, e isso
conseguido pela colocao de um Inversor Fonte de Tenso em srie com a linha. Este,
caso seja detectado um afundamento na tenso, injecta uma tenso tal que restaura o
valor nominal da tenso, com uma margem de 5%, desta forma restituindo a potncia
activa [14][15]. Ao contrrio das UPS apresentadas no item 2.2, este equipamento no
possui baterias, o que implica uma reduo nos custos e no tamanho. Porm, a possibi-
lidade de proteco da carga contra interrupes no fornecimento eliminada, assim
como a resposta a subtenses prolongadas.
O armazenamento da energia para o restauro da tenso feito em bancos de con-
densadores presentes no elo CC do Inversor Fonte de Tenso. A tenso no elo CC
mantida no seu nvel de tenso de referncia por intermdio de um circuito carregador
que pode ser ligado num circuito auxiliar ou em paralelo com a linha, sendo esta ltima
configurao a mais habitual [15][16]. O elo CC funciona como um amortecedor de
energia, fornecendo energia quando se d um afundamento de tenso (sag), e absorven-
do quando se d uma sobretenso momentnea (swell). O acoplamento em srie com o
sistema elctrico habitualmente feito por intermdio de um transformador elevador de
tenso. Na Figura 2.4 encontra-se representado um esquema simplificado do DVR.
Cargas
Rede
Elctrica
Rectificador Inversor
Figura 2.4 Esquema simplificado de um DVR monofsico.
Cargas
Rede
Elctrica
Inversor
de problemas de qualidade de energia. Este Inversor est acoplado rede por meio de
um transformador elevador, embora existam topologias sem transformador. No elo CC
do inversor encontra-se o elemento armazenador de energia que um banco de conden-
sadores. Para a regulao da tenso nestes, ligado em paralelo um rectificador. No
item 2.4 afirmado que no Filtro Activo Srie, este rectificador poderia ser sacrificado
em virtude de um controle apurado em que o inversor tambm regula a tenso no elo
CC [20]. Porm, no Condicionador Activo do Tipo Srie a quantidade de energia neces-
sria para a compensao de afundamentos de tenso maior, pelo que necessrio que
haja absoro potncia activa da linha para que a tenso no banco de condensadores se
mantenha regulada [23].
O princpio de funcionamento (Figura 2.6) simples no seu conceito, consistindo
este na comparao entre a forma de onda da tenso lida do sistema e um sinal sinusoi-
dal em fase, mesma frequncia e com amplitude nominal. A diferena entre os dois a
tenso de referncia a sintetizar pelo equipamento no sistema elctrico, resolvendo desta
forma os problemas de qualidade de energia relacionados com a forma de onda da ten-
so [22][23][24].
VS VC VL
VC
VS VL
Carga
Sistema Condicionador
Elctrico Srie
Figura 2.6 Princpio de funcionamento do Condicionador Activo do Tipo Srie
VS VL iL
iS
VC
iS iL
VS VL
Carga
Sistema Condicionador NoLinear
Elctrico Srie
iC
iS iL
vS vL
Sistema Carga
Conversor Conversor
Elctrico
vinv Srie Paralelo
ifr
vcc
amplitude a diferena entre a tenso presente no sistema elctrico e a tenso ideal que
deve ser fornecida carga. O Conversor Paralelo, cuja funo a regulao da tenso
nos condensadores do elo CC pode ser representado como uma fonte de corrente contro-
lada (ICA).
IL I L (2.2)
VS V L (1 r )0 (2.3)
cia activa extrada da fonte e PL a potncia consumida pela carga, temos que:
PS PL
(2.5)
V L (1 r ) I R V L I L cos
I L cos
IR (2.6)
1 r
Em que I R a componente real da corrente absorvida da fonte ( IS ).
Uma vez que o rectificador activo implementado apenas consumir potncia acti-
va, a componente reactiva da corrente absorvida da rede igual consumida pela
carga, pelo que:
I cos 2.7
IS L jI L sin
1 r
A tenso injectada pelo Condicionador Activo do Tipo Srie dada por:
VCA VL VS r V L 0 (2.8)
assim como a sua potncia activa ( PCA ) e reactiva ( QCA ) so descritas pelas seguintes
equaes:
S CA VCA I S (2.9)
I L cos (2.10)
PCA r V L
1 r
QCA r V L I L sin (2.11)
PS PS PCA PL
Sistema Carga
Elctrico
PCA PCA
(a)
QS QL
Sistema Carga
Elctrico
QCA
vcc
(b)
Figura 2.10 Fluxo de potncia em condio de swell: (a) Fluxo de Potncia Activa; (b) Fluxo de Potn-
cia Reactiva
Condicionador Activo do Tipo Srie ir absorver potncia activa pelo Conversor Parale-
lo, e o Conversor Srie injecta-a no sistema no seu processo de regulao da tenso a
fornecer carga (Figura 2.11 (a)). Por outro lado, interpretando a equao (2.11),
podemos concluir que o Condicionador Activo do Tipo Srie tambm condiciona a
potncia reactiva que fornecida a carga de acordo com o parmetro r. Caso este par-
metro seja positivo, que ocorre na existncia de um swell ou sobretenso, o filtro con-
some* potncia reactiva. Sendo r negativo, ser fornecida* potncia aparente. Este
comportamento est representado nas Figura 2.10 (b) e Figura 2.11(b).
PS PS+PCA PL
Sistema Carga
Elctrico
PCA PCA
(a)
QS QL
Sistema Carga
Elctrico
QCA vcc ifr
(b)
Figura 2.11 Fluxo de potncia em condio de sag: (a) Fluxo de Potncia Activa; (b) Fluxo de Potncia
Reactiva.
2.8. Concluso
_________________
*
A potncia reactiva, embora seja essencial para o funcionamento de muitos equipamentos elctricos,
no produz trabalho. Assim sendo, no se pode considerar o aumento ou diminuio desta como for-
necimento ou consumo desta parcela da potncia. Tal nomenclatura foi utilizada para facilitar a
compreenso.
Implementao e Teste de um Condicionador Activo Srie Monofsico para 25
Regulao de Tenso e Compensao de Harmnicos
Captulo 2 Condicionadores do Tipo Srie
que foi implementado no mbito deste trabalho. Apesar de a UPS do tipo Double-
Convertion garantir um outro nvel de proteco, fazendo o isolamento da carga dos
problemas existentes no sistema elctrico e garantindo fornecimento de energia de
recurso em caso de interrupo na rede, a verdade que apresenta perdas mais elevadas,
consequncia da comutao em permanncia dos dois conversores de potncia inerentes
sua topologia. A sua topologia obriga tambm a que o bloco de potncia seja projecta-
do para uma maior potncia, quando comparado com o Condicionador Activo do Tipo
Srie. Neste aspecto o Condicionador Activo do Tipo Srie ganha vantagem por apenas
ser chamado quando a tenso do sistema apresenta deficincias na sua forma de onda,
corrigindo-a. Por outro lado, a ocorrncia de interrupes no fornecimento so raras e a
opo por uma tecnologia que tenha entre os seus componentes baterias para armaze-
namento de energia aumenta de forma evidente e significativa o custo equipamento,
obrigando tambm a cuidados de manuteno e de substituio das baterias.
Finalmente, a configurao de Condicionador Activo Srie adoptada permite a
converso fcil do equipamento num UPQC, permitindo assim no s a compensao
de problemas de qualidade de energia presentes na tenso, como tambm os presentes
na corrente consumida na fonte.
No Captulo 3 so apresentados sistemas de controlo para Condicionadores Srie,
assim como so apresentados resultados de simulao dos mesmos.
3.1. Introduo
directa de tenses, em que algumas das caractersticas da tenso que se pretende na car-
ga esto predefinidas, sendo feita uma comparao entre estas caractersticas e as que
esto presentes no sistema elctrico. Disto so exemplo as teorias utilizadas em [23] e
[31].
A Teoria p-q, tambm conhecida com a Teoria das Potncias Instantneas, foi
desenvolvida e proposta por Akagi em 1983 para sistemas trifsicos sem neutro, com
uma pequena abordagem a sistemas trifsicos com neutro [32]. Em 1993 foi feito um
estudo detalhado da Teoria p-q, sendo esta expandida para sistemas trifsicos desequili-
brados a 4 fios (trs fases e neutro), considerando a potncia de sequncia zero [32]
[33].
O primeiro passo para a aplicao desta teoria consiste na transformao do sis-
tema de referncias estacionrio, correspondente s fases a-b-c para um sistema de
coordenadas --0. Isto feito aplicando-se a transformada de Clarke, que devolve um
sistema de referncia estacionrio, onde as coordenadas - so ortogonais entre si, e a
coordenada 0 correspondente componente de sequncia 0. As tenses e correntes em
--0 so calculadas da seguinte forma:
v 0 1 / 2 1 / 2 1 / 2 v a
2
v 1 1 / 2 1 / 2 vb (3.1)
3
v
0 3 / 2 3 / 2 vc
i0 1 / 2 1 / 2 1 / 2 ia
2
i 1 1 / 2 1 / 2 ib (3.2)
3 0
i
3 / 2 3 / 2 ic
p 0 v 0 0 0 i0
p 0 v
v i
(3.3)
q 0 v v i
De onde se retira:
p 0 v 0 i0 ~
p0 p0 (3.4)
p v i v i ~
p p (3.5)
q v i v i (3.6)
iqa 1 0
3 / 2 q
2 1 / 2 i
iqb
3 1 / 2 i (3.8)
iqc
3 / 2 q
posto. Pode-se ver que numa fase inicial as tenses do sistema nas coordenadas a-b-c
so convertidas para as coordenadas ortogonais -. Esta transformao feita recor-
rendo transformada de Clarke descrita na equao (3.1). As tenses v e v passam por
um circuito de sincronismo do tipo PLL, que devolve dois sinais sinusoidais de ampli-
tude unitria, pll e pll, que esto em fase e com a mesma frequncia que as tenses v
e v.
vrefa
PLL
va vrefb
v pll pll
vb vrefc
v
vc vref vref
v+1
Clculo das
Detector
V+1 v+1 Tenses de
Referncia
Clculo da Potncia
Instantnea Fictcia
v v pll pll
Em que ~
p fict corresponde s distores presentes nas tenses v e v e p fict
instantnea mdio fictcio ( p fict ) obtido por intermdio de um filtro passa baixo. Para
v refa 1 0
/ 2 ref
2 1 / 2 v
3
v refb
3 1 / 2 v (3.12)
v refc
3 / 2 ref
Este sistema de controlo, aplicado desta forma, apenas pode ser utilizado em sis-
temas trifsicos. Sendo monofsico o Condicionador Activo do Tipo Srie desenvolvido
neste trabalho, foram feitas algumas adaptaes a esta teoria para que se pudesse adap-
tar a essa realidade, o que foi facilmente resolvido recorrendo-se utilizao de tenses
fictcias. Assim, replica-se a tenso presente na fase do sistema noutras duas, aplicando-
se primeira um atraso de tempo de cerca de aproximadamente 6,67 ms, equivalente ao
desfasamento elctrico de 120; e segunda um atraso de cerca de 13,34 ms, o corres-
pondendo a 240 de desfasamento elctrico. A fase do sistema monofsico fica como
sendo a fase a no sistema trifsico fictcio, e as rplicas atrasadas como as fases b e c.
Quanto s tenses de referncia calculadas, apenas ser sintetizada a tenso de refern-
cia vrefa, desta forma compensando a tenso presente no sistema monofsico. Estas con-
sideraes foram includas nas simulaes feitas em MATLAB/Simulink.
As simulaes foram feitas com o objectivo de testar o funcionamento desta estra-
tgia de controlo. A frequncia da componente fundamental da tenso do sistema de
50 Hz. A amplitude desta mesma componente , num primeiro teste, de 100 V. Estas
tenses possuem distoro de 5 e 7 harmnico. O 5 harmnico apresenta uma ampli-
tude de 10 V e o stimo de 3 V. Na Figura 3.3 encontra-se reproduzida a tenso no sis-
tema. Na Figura 3.4 podem-se ver as variveis que so utilizadas internamente pelo con-
trolo, desta forma tornando mais fcil a compreenso do seu funcionamento.
150 Tenses do Sistema Trifsico Fictcio
100
) va(t) vbfict (t) vcfict(t)
(V 50
o
0
s
n
e
T-50
-100
-150
20 25 30 35 40 45 50 55 60
Tempo(ms)
Figura 3.3 Tenso do Sistema Elctrico (va), e as tenses fictcias (vbfict, vcfict).
mental, assim como pll e pll definem a fase e a frequncia das tenses v+1 e v+1. Na
Figura 3.5 mostrado o resultado da aplicao desta estratgia de controlo:
150
(a)
100
Tenso (V)
va
50 v (t) v
v (t) 150
a
0 100
-50 (d)
Tenso (V)
50
-100 0 v+1
-150 -50
20 25 30 35 40 45 50 55 60
Tempo(ms) -100 v+1a
1 (b) -150
plla pll 20 25 30 35 40 45 50 55
0 Tempo(ms) 60
40
-1 30 (e)
20 25 30 35 40 45 50 55 60
vref
20
Tenso (V)
Tempo(ms)
140 10
(c) 0
-10
120
pfict -20 vrefa
p fict -30
100 20 25 30 35 40 45 50 55 60
Tempo(ms)
80
20 25 30 35 40 45 50 55 60
Tempo(ms)
Figura 3.4 Formas de onda dos sinais utilizados pelo Sistema de Controlo Baseado na Teoria p-q: (a)
Tenses do sistema nas coordenadas - (v e v); (b) Sinais de sada da PLL (pll e pll); (c) Potncia
Real Instantnea Fictcia e o seu valor mdio ( p fict e p fict ); (d) Componente de sequncia positiva da
fundamental nas coordenadas -(v+1 e v+1); (e) Tenses de compensao nas coordenadas -(vref e
vref).
15 150
10 (a) 100
(b)
5
Tenso (V)
Tenso (V)
0 Vrefa 50
-5 vLa
0
-10
-50
-15
-20 -100
-25 -150
20 25 30 35 40 45 55 55 60 20 25 30 35 40 45 50 55 60
Tempo(ms) Tempo(ms)
Figura 3.5 (a) Tenso de compensao para a fase do sistema monofsico (vrefa);(b) Tenso compensa-
da(vLa).
Tenso (V)
50 50
0 0
-50 -50
-100 -100 v (t)
+1a v+1 (t)
-150 -150
80 90 100 110 120 130 140 150 160 80 90 100 110 120 130 140 150 160
Tempo(ms) Tempo(ms)
150
(c)
100
vLa (t)
Tenso (V)
50
0
-50
-100
-150
80 90 100 110 120 130 140 150 160
Tempo(ms)
Figura 3.6- Formas de onda do Sistema de Controlo Baseado na Teoria p-q numa situao de sub-tenso:
(a) Tenso do Sistema Elctrico (va) e tenses fictcias (vbfict, vcfict); (b) Valor mdio da potncia real ins-
tantnea fictcia ( p fict) e tenses no sistema de coordenadas - (v e v); (c) Tenso compensada.
100
vS
50
Tenso (V)
-50
-100
-150
0 5 10 15 20 25 30 35 40
Tempo(ms)
representada na Figura 3.8 (b), que somada com vs d origem tenso que pretendida
na carga.
150 15
100
(a) (b)
vtab 10
Tenso (V)
Tenso (V)
50 5
0 0
-50 -5
-100 -10 vcomp
-150 -15
0 5 10 15 20 25 30 35 40 0 5 10 15 20 25 30 35 40
Tempo(ms) Tempo(ms)
150
(c)
100 vL
Tenso (V)
50
0
-50
-100
-150
0 5 10 15 20 25 30 35 40
Tempo(ms)
Figura 3.8 Formas de onda no Sistema de Controlo Baseado em Tabela de Senos: (a) Tenso de refe-
rncia gerada a partir da tabela de senos (vtab); (b) Tenso de Compensao (vcomp); (c) Tenso na carga
(vL).
150 30
100
(a) 20
(c)
vS Vcomp
Tenso (V)
Tenso (V)
50 10
0 0
-50 -10
-100 -20
-150 -30
0 5 10 15 20 25 30 35 40 0 5 10 15 20 25 30 35 40
Tempo(ms) Tempo(ms)
150 150
(b) (d)
100 vtab 100 vL
Tenso (V)
Tenso (V)
50 50
0 0
-50 -50
-100 -100
-150 -1500
0 5 10 15 20 25 30 35 40 5 10 15 20 25 30 35 40
Tempo(ms) Tempo(ms)
Figura 3.9 Formas de onda dos sinais utilizados no Sistema de Controlo Baseado em Tabela de Senos
numa situao de subtenso: (a) Tenso no Sistema Elctrico (vs); (b) Tenso de referncia gerada a partir
da tabela de senos; (c) Tenso de Compensao (vcomp); (d) Tenso na carga (vL).
tece que a frequncia, a despeito de ser o parmetro mais estvel da rede elctrica, pode
estar sujeita a algumas variaes. Segundo o Regulamento de Qualidade de Servio
[34], e em acordo com o disposto pela norma NP EN 50160 que regula a frequncia da
rede, o valor mdio da frequncia fundamental medido em intervalos de 10 segundos
deve estar compreendido entre 49.5 Hz e 50.5 Hz durante 95% do tempo de medio
durante uma semana. Esta margem alargada quando se abrange 100% do tempo de
medio durante uma semana, fixando-se entre 47 Hz e 52 HZ. Assim sendo, impor-
tante testar o funcionamento desta estratgia de controlo quando a frequncia alterada.
150
100
(a)
vS
Tenso (V)
50
0
-50
-100
-150
0 10 20 30 40 50 60
Tempo(ms)
150
(b)
100
vtab
Tenso (V)
50
0
-50
-100
-150
0 10 20 30 40 50 60
Tempo(ms)
Na Figura 3.10 pode ver-se o efeito que produz nesta estratgia de controlo a alte-
rao da frequncia da rede. A amplitude da componente de sequncia positiva da fun-
damental de 100 V, apresentando uma distoro harmnica de 5 ordem de 10 V, e de
7 ordem de 3 V, ambas em fase com a fundamental. A frequncia da rede elctrica foi
baixada para o pior caso previsto nos regulamentos, 47 Hz.
Observando o sinal em tabela (vtab) pode-se ver que, no final do seu primeiro
ciclo, existe um hiato temporal em que no produzida qualquer referncia. Isto deve-
se ao atraso da chegada do sinal de sincronismo, que despoletado pela passagem por
zero, do semiciclo negativo para o positivo. Como o perodo da rede aumentou para
aproximadamente 21 ms, todas as posies da tabela foram percorridas antes do final do
ciclo, desta forma gerando como referncia um ciclo com a durao de 20 ms. Ou seja,
durante cerca de 1 ms no existe referncia para o sistema de controlo. Assim, a tenso
produzida seguiria a referncia, pelo que a carga ficaria sujeita a uma tenso distorcida.
Para o estudo de um caso em que a frequncia da rede aumenta recorreu-se nova-
mente o caso mais crtico previsto na legislao. Assim sendo, as condies de amplitu-
Tenso (V)
50
0
-50
-100
-150
0 10 20 30 40 50 60
Tempo(ms)
150
(b)
100
Tenso (V)
50 vtab
0
-50
-100
-150
0 10 20 30 40 50 60
Tempo(ms)
Figura 3.11 Efeito do aumento da frequncia da rede elctrica no sistema de controlo:
(a) Tenso no sistema elctrico (vs); (b) Tenso de referncia gerada a partir da tabela de senos (vtab).
Tenso (V)
Tenso (V)
50 vS 5
0 0
-50 -5
-100 -10
v
-150 -15 comp
0.5 0.51 0.52 0.53 0.54 0.55 0.56 0.5 0.51 0.52 0.53 0.54 0.55 0.56
Tempo(s) Tempo(s)
150 150
(b) (d)
100 100 vL
Tenso (V)
Tenso (V)
50 vpll 50
0 0
-50 -50
-100 -100
-150 -150
0.5 0.51 0.52 0.53 0.54 0.55 0.56 0.5 0.51 0.52 0.53 0.54 0.55 0.56
Tempo(s) Tempo(s)
Figura 3.13 Sinais presentes na estratgia de controlo baseada numa PLL: (a) Tenso no sistema elctri-
co (vS); (b) Tenso de referncia gerada pelo algoritmo PLL (vpll); (c) Tenso de compensao (vcomp); (d)
Tenso na carga (vL).
150 30
(a) (c)
100 20
vS
Tenso(V)
Tenso(V)
50 10
0 0
-50 -10
-100 -20 vcomp
-150 -30
0.5 0.51 0.52 0.53 0.54 0.55 0.56 0.5 0.51 0.52 0.53 0.54 0.55 0.56
Tempo(s) Tempo(s)
150 150
(b) (d)
100 100
vL
Tenso(V)
Tenso(V)
50 vpll 50
0 0
-50 -50
-100 -100
-150 -150
0.5 0.51 0.52 0.53 0.54 0.55 0.56 0.5 0.51 0.52 0.53 0.54 0.55 0.56
Tempo(s) Tempo(s)
Figura 3.14 Sinais presentes na estratgia de controlo baseada numa PLL, em condio de afundamento:
(a) Tenso no sistema elctrico (vS); (b) Tenso de referncia gerada pelo algoritmo PLL (vpll); (c) Tenso
de compensao (vcomp); (d) Tenso na carga (vL).
Foi tambm necessrio avaliar a forma como o controlo reage variao da fre-
quncia da rede. Foi visto na estratgia de controlo baseada numa tabela de senos que a
variao da frequncia resulta no fornecimento carga de uma tenso com distoro. A
vantagem de um controlo baseado na gerao de uma tenso de referncia por PLL
precisamente a capacidade de rastrear a frequncia, e gerar a tenso de referncia a essa
frequncia. Na Figura 3.15 e na Figura 3.16 podemos ver a resposta do sistema a dife-
rentes frequncias de rede. A frequncia do sinal de entrada na simulao da teoria de
controlo, representando a tenso na rede elctrica, foi reduzida para 47 Hz, o pior caso
de reduo de frequncia previsto na norma NP EN 50160. Na Figura 3.15 podemos ver
os sinais presentes no sistema de controlo implementado.
150 15
(a) (b)
100 vS 10
Tenso(V)
Tenso(V)
50 5
0 v 0
pll
-50 -5
-100 -10 vcomp
-150 -15
0.5 0.51 0.52 0.53 0.54 0.55 0.56 0.5 0.51 0.52 0.53 0.54 0.55 0.56
Tempo(s) Tempo(s)
150
(c)
100
Tenso(V)
50 vL
0
-50
-100
-150
0.5 0.51 0.52 0.53 0.54 0.55 0.56
Tempo(s)
Figura 3.15 Sinais presentes na estratgia de controlo baseada na PLL, a uma frequncia de 47 Hz: (a)
Tenso no sistema elctrico e tenso de referncia (vS e vpll); (b) Tenso de compensao (vcomp); (c) Ten-
so compensada (vL).
150 15
(a) (b)
100 10
Tenso(V)
vS
Tenso(V)
50 5
0 0
-50 -5
-100 vpll -10 vcomp
-150 -15
0.5 0.51 0.52 0.53 0.54 0.55 0.56 0.5 0.51 0.52 0.53 0.54 0.55 0.56
Tempo(s) Tempo(s)
150
(c)
100 vL
Tenso(V)
50
0
-50
-100
-150
0.5 0.51 0.52 0.53 0.54 0.55 0.56
Tempo(s)
Figura 3.16 Sinais presentes na estratgia de controlo baseada na PLL, a uma frequncia de 52 Hz: (a)
Tenso no sistema elctrico e tenso de referncia (vS e vpll); (b) Tenso de compensao (vcomp); (c) Ten-
so compensada (vL).
Na Figura 3.16 a frequncia da rede elctrica foi aumentada para 52 Hz sendo este
valor o pior caso de aumento de frequncia previsto na norma atrs mencionada. O cir-
cuito de sincronismo PLL acompanha a frequncia e a fase da tenso presente no siste-
ma elctrico, pelo que a tenso de referncia encontra-se sincronizada com a do sistema.
A tenso que teoricamente seria fornecida carga sinusoidal, ao contrrio do que
acontecia com o mtodo de comparao com uma tabela de senos. No se ambiciona
que o Condicionador Activo faa converso de frequncia para fornecer sempre a tenso
a 50 Hz, mas sim a compensao de problemas de distoro harmnica e de alterao do
valor eficaz da tenso. Estes objectivos so cumpridos. Esta foi a estratgia de controlo
adoptada para o controlo do Condicionador Activo do Tipo Srie implementado neste
trabalho de dissertao.
Como j mostrado atrs no item 3.2.1 deste captulo, a Teoria p-q, ou Teoria
das Potncias Instantneas, calcula as potncias instantneas presentes no sistema trif-
sico. Algumas destas potncias podem ser relacionadas com problemas de Qualidade de
Energia Elctrica. A Tabela 3.1 do item j referido descreve o significado fsico de cada
uma dessas potncias. Na Figura 3.17 pode-se ver as potncias instantneas no sistema
elctrico trifsico. Tendo em vista a compensao de harmnicos e desequilbrios de
corrente e ainda correco de factor de potncia, as nicas potncias que interessam
drenar da fonte so o valor mdio da potncia real instantnea ( p ) e o valor mdio da
potncia instantnea de sequncia zero ( p0 ). Desta forma temos uma potncia constante
a ser absorvida da fonte. As outras componentes de potncia so compensadas usando o
Filtro Activo do Tipo Paralelo do Tipo Paralelo Trifsico, como pode ser visto na Figu-
ra 3.18.
p ~p q
a
b
c
Fonte p0 ~
p0 Carga
p ~p p
a
b p0 q
c
~
p0
N
p0
Fonte p0 p0 Carga
a b c N
FiltroActivo
Paralelo
~p ~
p0
i0 1 / 2 1 / 2 1 / 2 ia
2
i 1 1 / 2 1 / 2 ib (3.14)
3
i
0 3 / 2 3 / 2 ic
Sendo que a potncia real instantnea (p) e a potncia imaginria instantnea (q)
so dadas por:
p v pll i v pll i (3.15)
q v pll i v pll i (3.16)
Para o clculo de p0 usam-se as tenses do sistema, uma vez que usando as ten-
ses sincronizadas, a componente de sequncia zero da tenso (v0) seria nula, logo p0
tambm. Isto encontra-se representado em (3.17) e (3.18).
va
v0
2
3
1 / 2 1 / 2 1 / 2 vb (3.17)
vc
p0 v0 i0 (3.18)
Sendo as correntes distorcidas e desequilibradas a potncia real instantnea ser
constituda por uma componente oscilante ( ~
p ) e por uma componente mdia ( p ). Sen-
do a oscilante a que queremos compensar necessria a separao das duas. A compo-
nente de potncia p extrada utilizando um filtro de mdia mvel, sendo ~
p obtido da
seguinte forma:
p ~p p
~ (3.19)
p p p
As correntes de compensao a injectar no sistema para fazer a compensao de
harmnicos e desequilbrios nas correntes, e ainda correco de factor de potncia, so
as associadas aos parmetros ~
p , q e p 0. O clculo destas correntes de compensao nas
coordenadas --0 mostrado em (3.20) e (3.21), sendo passadas para as coordenadas
a-b-c do sistema trifsico pela transformada inversa de Clarke (3.22).
iref 0 i0 (3.21)
irefa 1 / 2 1 0 iref 0
2
irefb 1/ 2
3
1/ 2 3/2 iref
(3.22)
irefc
1 / 2 1 / 2 3 / 2 iref
irefn (ia ib ic )
Para a manuteno da tenso do elo CC (Vcc) num nvel de referncia (Vref), uti-
lizado um controlador proporcional, representado pela equao (3.24):
preg K p (Vref VCC ) (3.24)
No entanto, associado ao condensador do elo CC est um ripple de tenso. Este
ripple pode tornar a potncia instantnea de regulao oscilante, levando a que as cor-
rentes associadas sejam distorcidas. Desta forma, na sada do controlador proporcional
colocado um filtro pseudo-mdia mvel, apresentado em [37] e na Figura 3.19.
1/N
preg Preg_filt
Z1
Neste filtro, N define a constante de filtragem, querendo isto dizer que quanto
maior for esse parmetro, mais lenta fica a resposta, fazendo com que oscilaes rpidas
em preg sejam filtradas. Assim sendo, o parmetro filtrado, preg_filt, apresentar variaes
lentas.
Pretendendo-se apenas regular a tenso no elo CC do Condicionador Activo do
Tipo Srie, o Conversor Paralelo ser controlado utilizando o algoritmo baseado na teo-
ria p-q. A corrente para a regulao do elo CC, nas coordenadas --0 dada por (3.25).
iref 1 v pll v pll preg _ filt
i 2
v pll (3.25)
ref v pll v pll v pll
2
0
Para a transposio das correntes de referncia das coordenadas --0 para as
coordenadas a-b-c do sistema trifsico, basta aplicar a transformada inversa de Clarke,
j anteriormente apresentada. Desta forma so garantidos os dois pontos que foram ini-
cialmente considerados basilares para um bom funcionamento do Conversor Paralelo do
Condicionador. Em primeiro lugar, que tenha um consumo sinusoidal de corrente, como
tem vindo a ser mostrado. Em segundo lugar, a bidireccionalidade, que ditada pelo
controlador proporcional apresentado atrs na equao (3.24). Pode-se facilmente
observar que:
Se Vref > VCC preg positivo, fazendo com que a seja absorvida potncia
pelo Conversor Paralelo para o carregamento do elo CC.
Se Vref < VCC - preg negativo, fazendo com que seja injectada potncia
para a carga atravs do Conversor Paralelo aliviando assim o elo CC.
A primeira situao acontece quando o conversor compensa uma subtenso ou um
sag, em que o Conversor Srie tem de sintetizar uma tenso que restaure a tenso da
carga para a amplitude nominal e com distoro harmnica reduzida, sendo necessrio
que o Conversor Paralelo alimente o elo CC para que a tenso deste se encontre regula-
da.
A segunda situao ocorre quando se detecta a presena de uma sobretenso ou
um swell, em que o Conversor Paralelo provoca uma queda de tenso absorvendo
potncia pelo Conversor Srie para o condensador do elo CC. O Conversor Paralelo
deve ento injectar essa potncia absorvida pelo condensador para a carga.
vS va vplla
vpll Clculo
iref
vb vpllb irefa
+120 PLL vpll iref
iref
vc vpllc iref
+240
preg_filt
Figura 3.20 Sistema de controlo para o Conversor Paralelo para regulao do elo CC.
tantes da aplicao da Teoria p-q, devem ser definidas as que devem ser compensadas.
Como dito mais atrs, no item 3.2.1, para a compensao de harmnicos de corrente,
desequilbrios de corrente, e correco de facto de potncia so geradas correntes de
referncia relacionadas com a componente oscilante da potncia real instantnea ( ~
p ), a
componente de valor mdio da potncia instantnea de sequncia zero ( p0 ) e a potncia
instantnea imaginria (q). Tambm devem ser calculadas as correntes de referncia
relacionadas com a potncia instantnea de regulao do elo CC, o preg_filt exposto no
item anterior. Assim, temos o clculo das correntes de referncia na equao (3.21).
iref 1 v pll v pll p x
i 2
v pll q
ref v pll v pll v pll
2
(3.21)
p ~
x p p p0 reg _ filt
imaginria e de sequncia zero necessrio criar um sistema trifsico fictcio. Para tal
utiliza-se na corrente o mesmo expediente realizado anteriormente com a tenso, repli-
cando a corrente em trs correntes desfasadas entre si de 120. Replicadas as tenses e
as correntes obtm-se todo um sistema trifsico fictcio, em que a linha a deste sistema
equivale a fase do sistema monofsico real. Assim, a corrente de compensao que ser
injectada pelo Conversor Paralelo irefa.
Para terminar este item sobre o controlo do conversor em paralelo com o sistema,
refira-se que, como j foi mencionado no Captulo 2, existe um transformador elevador
para o acoplamento entre o Conversor Paralelo e a rede, tendo uma relao de transfor-
mao 1:2, em que o enrolamento com maior tenso est do lado do sistema elctrico e
o outro do lado do inversor. Assim sendo, a corrente a sintetizar pelo inversor deve ser o
dobro do que a calculada com irefa, uma vez que a corrente induzida no secundrio do
transformador ser metade da que esta no enrolamento primrio.
VCC Regulao
elo CC
vpll
preg_filt
vpll
vS va vplla
vb vpllb Mdia p p Clculo
+120 PLL Clculo
p Deslizante
vc vpllc iref
+240
p
iref irefa
iS ia i iref
ib i
+120 q iref iref0
ic i0 q
+240
Figura 3.21 Sistema de controlo do Conversor Paralelo para funcionamento no modo UPQC.
Como foi visto nos itens anteriores deste captulo, os sistemas de controlo adopta-
dos, tanto para o Conversor Srie como para o paralelo, dependem de um sistema de
sincronismo para deteco da fase e da frequncia da tenso da rede, do tipo PLL. Aqui
ser feita uma descrio da PLL adoptada para ser includa no trabalho.
A PLL foi adoptada por ter sido utilizada noutros trabalhos desenvolvidos no
Laboratrio de Electrnica de Potncia do Departamento de Electrnica Industrial da
Universidade do Minho, sendo sugerida em [25] [24] [35]. A PLL tem uma estrutura
trifsica, sendo as suas entradas as tenses compostas vab e vcb. Como dito no item
anterior, foi criado um sistema trifsico fictcio que habilita o uso desta PLL. O algorit-
mo desta PLL pode ser descrito como baseado no clculo de potncias activas instant-
neas fictcias. Esta potncia calculada da seguinte forma:
p pll vab ia vcb ic (3.22)
Como referido atrs, as entradas so tenses compostas do sistema trifsico fic-
tcio. Quanto s correntes, necessrio explicar de onde elas surgem. Para tal, observe-
se a Figura 3.22, que representa o diagrama de blocos do circuito PLL.
ia(t) vplla
sin(t) sin(t-/2)
vab
X
ppll t vpllb
PI 1/s sin(t- 2/3- /2)
Reset
vcb Integrador
t=2
X
ic(t) vpllc
sin(t+2/3) sin(t+ 2/3- /2)
iS iL
vS vL
Sistema Carga
Conversor Conversor
Elctrico
vinv Srie Paralelo
ifr
Vcc
s1p
s2p
s3p
s4p
s1s
s2s
s3s
s4s
SistemadeControlo
Sistema
Circuito de Circuito de
Comando do de Comando do
Conversor Srie Conversor
Controlo
s1p
s2p
s3p
s4p
s1s
s2s
s3s
s4s
DSP
TMS320F2812
Vinvc
v Sc
Vccc
vLc
Ifrc
iSc
iLc
vinv
vS
ifr
iS
Vcc
s2p
s3p
s4p
s1p
s2s
s3s
s4s
Tcnica de
Vinvc Tcnica de
Comutao
Ifrc
Comutao
Conversor
Conversor Srie
Paralelo
DSP
vref
iref
TMS320F2812
Algoritmo de Algoritmo de
Calculo vref Calculo iref
v Sc
Vccc
vLc
iSc
iLc
Figura 3.25 Diagrama simplificado do DSP.
Comparador vpwm
s1 s3
Comparador Portadora
Triangular
s2 s4
Figura 3.26 PWM sinusoidal para comando de uma ponte inversora monofsica.
A forma como o sinal que comparado com a portadora triangular, vpwm, deter-
minado mostrada nos sub-itens seguintes, sendo que existe uma para o Conversor
Srie e outro para o Conversor Paralelo. Este clculo parte integrante da tcnica de
comutao.
vref
obrigando desta forma o sistema de comando a perseguir essa perturbao. Por fim,
antes de ser comparado com a portadora triangular, o sinal vpwm sujeito a uma banda
de histerese, que necessria para impedir que o inversor entre na zona de sobre-
modulao. Caso vpwm sature (fenmeno windup*), necessrio impedir que o integra-
dor do controlador PI continue a acumular erro, com o objectivo de que o controlo volte
a seguir a referncia. Isto conseguido implementando uma malha de anti-windup [39].
Quando os limites so ultrapassados accionado um sinal de controlo, que a diferena
entre o sinal vpwm antes da histerese e depois da histerese. Esta diferena ento utiliza-
da para reduzir o valor de entrada no integrador do controlador PI. Na figura seguinte
podemos ver, em diagrama de blocos, o controlo para a gerao de vpwm para o comando
da ponte inversora monofsica ligada em paralelo com o sistema.
Kaw
Ki
iref vpwm
Kp
ifr is_t
K
is
Figura 3.28 Tcnica de Comutao: Malha de controlo para clculo de vpwm para Conversor Paralelo.
3.7. Concluso
_________________
*
O fenmendo windup ocorre quando uma grandeza medida num sistema de controlo ultrapassa os
limites de uma banda de histerese, desta forma saturando.
BRK_FS
D D
R=0 R=0 BRK1_FS BRK1_FS
Isys iS_a iL_a Il
25 [ohm]
4700 [uF]
R=0 R=0 Vsys#1 #2 0.0003 [H] vS_a vL_a 0.003 [H]
8 [ohm]
f V f V
V2 V1
50
50
D D
IaBRK_L2
BRK_L1
BRK1_FP
BRK2_FP
2200 [ohm]2200 [ohm]2200 [ohm]
0.65e-3 [H]
D D D D D D D D
15 [ohm] 12 [uF] 2 2 2 2
s_7a s_5a G3p G1p 0.500e-3 [H]
50 [ohm]
iF_a
0.01 [ohm]
D D
D D D D D D D D
2 2 2 2
25 [ohm]
4700 [uF]
2.2 [uF]
D D
Quanto ao Condicionador Activo, este ligado ao sistema pelo lado srie por
intermdio de um sistema de contactores. Para o acoplamento rede utilizado, do lado
srie, um filtro RLC cuja finalidade eliminar as componentes de frequncia elevada
resultantes da comutao dos IGBTs, impedindo que estas se propaguem pela rede,
reduzindo assim problemas de interferncias electromagnticas causados pelo condicio-
nador Activo.
Do lado paralelo utilizado um filtro tambm RLC e com a mesma finalidade.
Existe tambm um transformador de caractersticas semelhantes s do transformador de
entrada, cuja finalidade foi explicada no item 3.3.2.
iapll Sin
pll_a
Pi by 2 F
Va_base Vb_base Vc_base
+ *
D - Vab
pll_b
* + Sin
Vcb wtpll D + Icdisp
Compar- B F
ator 2 Pi 2 Pi by 3
D +-
Sin + D Pi by 2 F
icpll +
2 Pi by 3 F
Ibase
0.1626 0.0005 B 0.0005 B 0.025
Val_base
Ias_base
Va_base
Iaf_base
Ial_base
Low pas s + Low pas s +
N N N N N
vS_a
vL_a
iF_a
iS_a
iL_a
N/D Butterwth D + N/D Butterwth D + N/D N/D N/D
Order = 1 Order = 1
D D D D D
Vbase Vbase Ibase Ibase Ibas e
Vbl_base
Ibs_base
Vb_base
Ibl_base
Val_base
Va_base
Ias_base
Ial_base
e-s T e-sT e-sT e-s T
Vcl_base
Vc_base
Ics_base
Icl_base
Vbl_base
Ibs_base
Vb_base
Ibl_base
e-s T e-sT e-sT e-s T
V_inv
D + -
F
Val_base
pll_a Fserie
B
Va_base
-
+ *
D + v_ref B
VS_neg
+
V_inv
F * * * *
Vah D - + * 1 D + 1.084 2 VS -1
F
v_ref Fserie
representado na Figura 4.6. A corrente de referncia calculada por este bloco encontra-
se multiplicada por dois, j que a razo de transformao do transformador que faz o
acoplamento do Conversor Paralelo com a rede de 1:2.
tambm mostrada na Figura 4.7 a tcnica de comutao para o Conversor Para-
lelo com a tcnica de anti-windup discutida no item 3.6.2 do Captulo 3.
Valfa *
p ptil
Px F
+
N
N/D Icompa
q -
Valfa * pzero pzero_til B D
F
Vbeta
*
Ibeta +
*
- q
Ial_baseIbl_baseIcl_base
Valfa
ABC Vbeta *
D - + X2 AlphaBeta
Preg
B to Beta Beta to B
Ibeta - Px F Icompb
AlphaBeta ABC
Ialfa B D ++
Vbeta
C Zero Zero C
Izero pzero_barra X2 Izero *
Valfa *
F rect
Ialfa + Valfa *
* p
+
Vzero Vbeta Valfa
pll_a
A Alpha F
B q
ABC rect +
N
pll_b
B to Beta * N/D
Vbeta F
pzero Icompb
AlphaBeta +
+ Px B
pll_c
C Zero D
Ibeta - pzero_barra
Vbeta *
B
pzero_til
Vzero * * pzero
Valfa
Izero rect X2
F
D ++
Vbeta
X2
vP
Iaf_base
vP_neg
- D
* *
- + *
vP_w
D + 5 D + - vP_w vP -1
+
G
F
F E
ia_ref Fs hunt
F
Ial_base
D + 1
* - * *
0.5 sT 2 5 + D + D
- -
F F
Ias _bas e icomp
Por fim h o algoritmo de regulao do elo CC, apresentado na Figura 4.8. O sinal
na sua sada entra directamente no sistema de controlo do Conversor Paralelo e consiste
de um ganho proporcional aplicado ao erro entre a tenso no elo CC e a referncia des-
ta. Este valor ainda filtrado, recorrendo a uma mdia mvel para filtrar as oscilaes
do valor de preg, de forma a que o consumo de corrente pelo Conversor Paralelo no
tenha componente harmnica. Foram aplicados dois limitadores para os valores calcula-
dos de preg. A incluso destes blocos impede que haja picos de preg para que esses picos
no se reflictam, a posteriori, na tenso do elo CC. Um dos blocos utilizado quando a
tenso no elo CC superior referncia, outro no caso oposto.
Const_filt
A
Vcc ctr
512
B Compar-
0.15 ator
* A
D - +
Vcc 200 Ctrl = 1
F B N
+ N/D +
D - D + Preg
Ctrl
0.15
F F
e
D
-sT
ctr Cons t_filt
Neste caso analisado o desempenho do Condicionador Activo do Tipo Srie na compensao de distor-
o harmnica na tenso. A Figura 4.9 mostra a tenso e a corrente na carga antes da compensao. Pode-
se ver que a tenso apresenta uma elevada distoro harmnica (THD Total Harmonic Distortion),
sendo esta de 9.7%. Na
-50
-100
-150
-200
IL
(b) 30
20
10
0
(A)
-10
-20
-30
0.400 0.410 0.420 0.430 0.440 0.450 0.460 0.470 0.480 0.490 0.500
Harmnicos na Tenso
Ordem n Amplitude (%)
3 6,23
5 1,91
7 3,27
9 2,34
11 1,40
Conversor Srie acompanha a referncia. Esta tenso adicionada tenso da rede (vs)
garante que a carga alimentada com uma tenso (vL) compensada.
Tenso Elo CC e Corrente de Regulao
Vcc
(a) 180
170
160
150
140
(V) 130
120
110
100
90 Instante de Ligao do Conversor Paralelo
80
70
Iref Ireg
(b) 40
30
20
10
0
(A)
-10
-20
-30
-40
0.350 0.400 0.450 0.500 0.550 0.600
Figura 4.10 Regulao do elo CC na entrada em funcionamento do Conversor Paralelo: (a) Tenso no
elo CC (vcc); (b) Corrente de referncia para regulao do elo CC (iref) e corrente de regulao (ireg).
-50
-100
-150
-200
VL
(b) 200
150
100
50
0
(V)
-50
-100
-150
-200
Vref Vinv
(c) 40
30
20
10
0
(V)
-10
-20
-30
-40
Instante de Ligao do Conversor Srie
0.600 0.610 0.620 0.630 0.640 0.650 0.660 0.670 0.680 0.690 0.700
Figura 4.11 Transitrio de ligao do Conversor Srie: (a) Tenso na fonte (vs); (b) Tenso na carga
(vL); (c) Tenso de referncia (vref) e tenso aos terminais do Conversor Srie (vinv).
Na Figura 4.12 v-se a evoluo do THD total na tenso da carga (vL). Antes do
Conversor Srie do Condicionador Activo ser activado, a tenso vL apresentava um
THD de 9.7%. Com o Conversor Srie ligado, procedendo ao condicionamento da ten-
so, o THD desce para um valor prximo a 2%. O valor eficaz da tenso fornecida
carga de 114 V.
(%)
8.0
6.0
4.0
2.0
0.0
0.20 0.30 0.40 0.50 0.60 0.70 0.80 0.90 1.00 1.10 1.20
Figura 4.12 THD da tenso vL, antes de depois da ligao do Conversor Srie.
-50
-100
-150
-200
IL
(b) 30
20
10
0
(A)
-10
-20
-30
0.650 0.660 0.670 0.680 0.690 0.700 0.710 0.720 0.730 0.740 0.750
Figura 4.13 Tenso e corrente na carga aps compensao: (a) Tenso na carga (vL); (b) Corrente na
Carga (iL).
149.800
149.750
149.700
149.650
Iref Ireg
(b) 2.00
1.50
1.00
0.50
0.00
(A)
-0.50
-1.00
-1.50
-2.00
0.800 0.810 0.820 0.830 0.840 0.850 0.860 0.870 0.880 0.890 0.900
Figura 4.14 Regulao do elo CC em regime permanente: (a) Tenso no elo CC (VCC); (b) Corrente de
referncia para regulao do elo CC (iref) e corrente de regulao (ireg).
qualquer diferena entre o valor instantneo do sinal gerado internamente pela PLL e a
leitura do valor da tenso na fonte instantaneamente calculado. Este clculo a tenso
de referncia (vref). Pode ver-se que a tenso aos terminais do inversor (vinv) acompanha
a referncia.
Tenso na Fonte
Vs
200
150
100
50
0
(V)
-50
-100
-150
-200
0.75 1.00 1.25 1.50 1.75 2.00 2.25
-50
-100
-150
-200
VL
(b) 200
150
100
50
0
(V)
-50
-100
-150
-200
Vref Vinv
(c) 80
60
40
20
0
-20
(V)
-40
-60
-80
-100
0.970 0.980 0.990 1.000 1.010 1.020 1.030 1.040 1.050 1.060 1.070
Na Figura 4.17 pode ser vista a tenso na carga (vL) em regime permanente e
durante a ocorrncia do sag. Pode-se ver que a tenso se apresenta sinusoidal, sendo o
seu valor eficaz de 115 V. A distoro harmnica total (THD) de 1,4%, sendo esta
caracterstica ligeiramente inferior observada na compensao de distoro harmnica,
visto no ponto anterior.
Tenso na Carga
VL
200
150
100
50
0
(V)
-50
-100
-150
-200
1.270 1.280 1.290 1.300 1.310 1.320 1.330 1.340 1.350 1.360 1.370
O que dito atrs sobre o momento em que se inicia o sag pode ser aplicado ao
momento em que aquele termina. Tambm nesta situao a tenso fornecida carga,
devidamente condicionada pelo equipamento sob simulao, se mantm com a forma de
onda nas condies pretendidas, no sofrendo qualquer impacto transitrio. Esta afirma-
o confirmada pela Figura 4.18, onde se encontram registadas as tenses presentes no
sistema.
Tenses na Fonte, na Carga, de Referncia e Sintetizadas
Vs
200
150
100
50
0
(V)
-50
-100
-150
-200
VL
200
150
100
50
0
(V)
-50
-100
-150
-200
Vref Vinv
80
60
40
20
0
-20
(V)
-40
-60
-80
-100
1.930 1.940 1.950 1.960 1.970 1.980 1.990 2.000 2.010 2.020 2.030
Figura 4.18 Transitrio de restabelecimento da tenso aps sag com funcionamento do Conversor Srie:
(a) Tenso na fonte (vs); (b) Tenso na carga (vL); (c) Tenso de referncia (vref) e tenso aos terminais do
Conversor Srie (vinv).
tambm interessante ver de que forma o THD variou durante o perodo de ope-
rao do Condicionador Activo do Tipo Srie. Na Figura 4.19 pode ser vista a sua evo-
luo ao longo do tempo. No instante em que o sag principia, e o Condicionador Activo
do Tipo Srie ajusta o seu funcionamento para a compensao do distrbio, o THD aca-
ba por melhorar ligeiramente. Quando o equipamento procedia somente compensao
de distoro harmnica, a distoro harmnica total era de 2%. Entre t = 1 s e t = 2 s,
este parmetro passa para 1,4%. Esta melhoria deve-se ao aumento do ndice de modu-
lao do Conversor Srie, uma vez que a tenso de referncia (vref) apresenta uma maior
amplitude, sendo mais fcil de a sintetizar.
THD Tenso na Carga
THD_VL
8.0
7.0
6.0
5.0
Durao do sag
4.0
(%)
3.0
2.0
1.0
0.0
0.80 1.00 1.20 1.40 1.60 1.80 2.00 2.20
Em relao regulao do elo CC, podemos ver na Figura 4.20 o efeito que a
ocorrncia do sag tem na tenso do elo CC (vCC). Repare-se que o aumento da demanda
de energia para manter a tenso vL com a amplitude desejada causa um abaixamento
repentino no nvel da tenso vCC. O controlo do Conversor Paralelo, na sua tarefa de
regulao da tenso nos condensadores, aumenta o seu consumo de corrente para que a
energia que injectada sob a forma de tenso pelo Conversor Srie seja reposta. Desde
a ocorrncia do sag at t = 1,175 s, a tenso vai perseguir o seu valor de referncia,
reflectindo-se isso na corrente na corrente de regulao ireg, que vai oscilando a sua
amplitude. O valor da tenso vCC estabiliza num valor prximo da referncia, 149 V.
Neste ponto estabiliza tambm o valor da corrente de regulao.
Tenso Elo CC e Corrente de Regulao
Vcc
(a) 151.0
150.0
149.0
148.0
(V)
147.0
146.0
145.0
Iref Ireg
(b) 20.0
15.0
10.0
5.0
0.0
(A)
-5.0
-10.0
-15.0
-20.0
-25.0
0.975 1.000 1.025 1.050 1.075 1.100 1.125 1.150 1.175 1.200 1.225
Figura 4.20 Regulao do elo CC no incio da ocorrncia de um sag: (a) Tenso no elo CC (vcc);
(b) Corrente de referncia para regulao do elo CC (iref) e corrente de regulao (ireg).
necessria para a compensao do sag pelo Conversor Srie. Contudo, continua a ser
um ripple de amplitude reduzida (inferior a 1 V) e frequncia de 100 Hz. J o Conver-
sor Paralelo efectua um consumo controlado de corrente, apresentando-se esta com um
contedo harmnico bastante reduzido, sendo que o seu THD de cerca de 4%.
Tenso Elo CC e Corrente de Regulao
Vcc
(a)149.20
149.00
148.80
(V)
148.60
148.40
148.20
Iref Ireg
(b) 10.0
7.5
5.0
2.5
0.0
(A)
-2.5
-5.0
-7.5
-10.0
1.270 1.280 1.290 1.300 1.310 1.320 1.330 1.340 1.350 1.360 1.370
Figura 4.21 Regulao do elo CC durante a ocorrncia de um sag: (a) Tenso no elo CC (Vcc); (b) Cor-
rente de referncia para regulao do elo CC (iref) e corrente de regulao (ireg).
Correntes na Fonte, Carga e no Rectificador Activo Correntes na Fonte, Carga e no Rectificador Activo
Is Is
(a) 30 (a) 30
20 20
10 10
0 0
(A)
(A)
-10 -10
-20 -20
-30 -30
IL IL
(b) (b)
20 20
10 10
0 0
(A)
(A)
-10 -10
-20 -20
Irect Irect
(c) (c) 4.0
4.0
2.0
2.0
0.0 0.0
(A)
(A)
-2.0
-2.0
-4.0
-4.0
1.270 1.280 1.290 1.300 1.310 1.320 1.330 1.340 1.350 1.360 1.370
0.700 0.710 0.720 0.730 0.740 0.750 0.760 0.770 0.780 0.790 0.800
Figura 4.22 Correntes no Sistema Elctrico antes Figura 4.23 Correntes no Sistema Elctrico
da compensao de sag: (a) Corrente na fonte (is); durante a compensao de sag: (a) Corrente na
(b) Corrente na carga (iL); (c) Corrente consumida fonte (is); (b) Corrente na carga (iL); (c) Corrente
pelo Conversor Paralelo (irect). consumida pelo Conversor Paralelo (irect).
carga sempre alimentada pela mesma corrente, o que indica que se encontra correcta-
mente alimentada aps a ocorrncia do sag.
A potncia activa e reactiva em todo o sistema apresentam comportamentos dife-
rentes em virtude do condicionamento da tenso, tal com foi avanado no item 2.7.1 do
Captulo 2. Na Tabela 4.3 so apresentados os valores de potncia activa e reactiva em
vrios pontos do sistema elctrico proposto. O ponto do circuito descrito como ponto
intermdio trata-se do ponto entre o Conversor Srie e o Conversor Paralelo. Observan-
do os valores das potncias obtidos, e associando estas com as correntes e tenses no
sistema, podemos retirar concluses relativas ao condicionamento de potncia feito pelo
Condicionador Activo do Tipo Srie, descrito no item 2.7.1.
Comeando pela potncia activa, podemos ver que a que absorvida da rede (PS)
ligeiramente superior que consumida pela carga (PL). Esta diferena corresponde a
perdas no sistema, nomeadamente perdas de comutao do Condicionador Activo. A
jusante do Conversor Srie adicionada potncia retirada da fonte a potncia injectada
pelo Condicionador Activo, em virtude da sintetizao de uma tenso que, somada da
fonte, condiciona a tenso na carga aos valores nominais. Esta a potncia activa inter-
mdia (Pm). Parte desta potncia est directamente associada corrente absorvida pelo
rectificador activo (ireg), pelo que a jusante do Conversor Paralelo ter-se- uma potncia
inferior, que ser a potncia PL, e a potncia nominal da carga. Este comportamento da
potncia deve-se ao facto do Conversor Srie injectar energia no sistema durante o sag
(proveniente do elo CC), sendo essa energia, simultaneamente, absorvida pelo Conver-
sor Paralelo para manter o elo CC regulado.
Em relao potncia reactiva, pode-se ver que a que drenada (QS) inferior
que se encontra antes da carga (QL). No ponto intermdio a potncia reactiva (Qm)
maior que a QS e que QL, em virtude do aumento da tenso provocado pelo Conversor
Srie do Condicionador Activo Srie.
alterada, como mostrado atrs. Essa alterao repercute-se no elo CC. Na Figura 4.24
pode ser visto como reage este elemento ao fim do sag, assim como o comportamento
da corrente de regulao respectiva. Pode ser visto que a reduo da demanda de ener-
gia armazenada faz com que a tenso no elo CC aumente rapidamente, sendo que a cor-
rente de regulao (ireg) responde, primeiramente diminuindo a sua amplitude e, num
segundo momento, o Conversor Paralelo injecta corrente no sistema elctrico, com o
objectivo de baixar a tenso do elo CC. Tal perceptvel pelos ajustes de fase visveis
na Figura 4.24 (b).
Tenso Elo CC e Corrente de Regulao
Vcc
(a)
152.0
151.0
(V)
150.0
149.0
148.0
Iref Ireg
(b) 10.0
7.5
5.0
2.5
0.0
(A)
-2.5
-5.0
-7.5
-10.0
1.950 1.975 2.000 2.025 2.050 2.075 2.100 2.125 2.150 2.175 2.200
Figura 4.24 Regulao do elo CC no final da ocorrncia de um sag: (a) Tenso no elo CC (vcc); (b)
Corrente de referncia para regulao do elo CC (iref) e corrente de regulao (ireg).
Tenso na Fonte
Vs
250
200
150
100
50
0
(V)
-50
-100
-150
-200
-250
0.75 1.00 1.25 1.50 1.75 2.00 2.25
-50
-100
-150
-200
-250
VL
(b) 200
150
100
50
0
(V)
-50
-100
-150
-200
Vref Vinv
(c) 150
100
50
0
(V)
-50
-100
-150
0.970 0.980 0.990 1.000 1.010 1.020 1.030 1.040 1.050 1.060 1.070
Figura 4.26 Transitrio da ocorrncia de um swell: (a) Tenso na fonte (vs); (b) Tenso na carga (vL); (c)
Tenso de referncia (vref) e tenso aos terminais do Conversor Srie (vinv).
Pode-se ver tambm na figura anterior que a transio de uma compensao ape-
nas de distoro harmnica para uma situao de compensao tambm de swell feita
de uma forma suave, deixando praticamente inclume a tenso que fornecida carga
(vL). Esta mantm-se sinusoidal e com uma amplitude dentro dos parmetros estipulados
pelos regulamentos de Qualidade de Energia Elctrica mencionados no item Erro! A
origem da referncia no foi encontrada..
Na Figura 4.27 representada a tenso vL em regime permanente. A olho nu pode
ver-se que apresenta um contedo harmnico reduzido. De Facto, o THD desta tenso
de apenas 2%. Quanto ao valor eficaz desta tenso, este cifra-se em 113,4 V. Apesar de
no ser exactamente o valor nominal, que para este sistema de 115 V, este encontra-se
dentro dos parmetros recomendados.
Tenso na Carga
VL
200
150
100
50
0
(V)
-50
-100
-150
-200
1.270 1.280 1.290 1.300 1.310 1.320 1.330 1.340 1.350 1.360 1.370
-50
-100
-150
-200
-250
VL
(b) 200
150
100
50
0
(V)
-50
-100
-150
-200
Vref Vinv
(c) 150
100
50
0
(V)
-50
-100
-150
1.930 1.940 1.950 1.960 1.970 1.980 1.990 2.000 2.010 2.020 2.030
Figura 4.28 Transitrio de restabelecimento da tenso aps swell no Conversor Srie: (a) Tenso na
fonte (vs); (b) Tenso na carga (vL); (c) Tenso de referncia (vref) e tenso aos terminais do Conversor
Srie (vinv).
(%)
3.0
2.0
1.0
0.0
0.80 1.00 1.20 1.40 1.60 1.80 2.00 2.20
152.25
151.50
(V)
150.75
150.00
149.25
Iref Ireg
(b) 10.0
8.0
6.0
4.0
2.0
(A)
0.0
-2.0
-4.0
-6.0
-8.0
0.975 1.000 1.025 1.050 1.075 1.100 1.125 1.150 1.175 1.200 1.225
Figura 4.30 Regulao do elo CC no incio da ocorrncia de um swell: (a) Tenso no elo CC (vcc); (b)
Corrente de referncia para regulao do elo CC (iref) e corrente de regulao (ireg).
(V)
150.25
150.00
149.75
149.50
Iref Ireg
(b) 10.0
8.0
6.0
4.0
2.0
(A)
0.0
-2.0
-4.0
-6.0
-8.0
1.270 1.280 1.290 1.300 1.310 1.320 1.330 1.340 1.350 1.360 1.370
Figura 4.31 Regulao do elo CC durante a ocorrncia de um swell: (a) Tenso no elo CC (vcc); (b)
Corrente de referncia para regulao do elo CC (iref) e corrente de regulao (ireg).
-10 -10
-20 -20
-30 -30
IL IL
(b) 30 30
20 20
10 10
0 0
(A)
(A)
-10 -10
-20 -20
-30 -30
Irect Irect
(c) 4.0 4.0
3.0 3.0
2.0 2.0
1.0 1.0
0.0 0.0
(A)
(A)
-1.0 -1.0
-2.0 -2.0
-3.0 -3.0
-4.0 -4.0
0.700 0.710 0.720 0.730 0.740 0.750 0.760 0.770 0.780 0.790 0.800 1.270 1.280 1.290 1.300 1.310 1.320 1.330 1.340 1.350 1.360 1.370
Figura 4.32 Correntes no Sistema Elctrico antes Figura 4.33 Correntes no Sistema Elctrico
da compensao de swell: (a) Corrente na fonte durante a compensao de swell: (a) Corrente na
(is); (b) Corrente na carga (iL); (c) Corrente consu- fonte (is); (b) Corrente na carga (iL); (c) Corrente
mida pelo Conversor Paralelo (irect). consumida pelo Conversor Paralelo (irect).
potncia activa drenada da fonte, PS, tem um valor bastante prximo da potncia con-
sumida pela carga, PL.; podendo o mesmo dizer-se em relao s respectivas potncias
reactivas, QS e QL. Como foi avanado no item 2.7.1, a aco do Condicionador Activo
do Tipo Srie fora a que seja retirada da rede a potncia necessria para o funciona-
mento da carga nos parmetros nominai, sendo a diferena entre a potncia drenada na
fonte e a consumida na carga causada por perdas no sistema. Assim, na situao de
swell, o Conversor Srie absorve energia na sua tarefa de condicionar a tenso. No pon-
to intermdio, entre os dois conversores, isso reflecte-se por uma baixa da potncia,
tanto a reactiva como a activa (Qm e Pm). Na sua tarefa de regulao da tenso do elo
CC, e como o Conversor Srie est a absorver energia, o Conversor Paralelo injecta
corrente (irect) no sistema. Esta corrente metade da corrente ireg, visto ser a corrente
que est no enrolamento primrio do transformador de acoplamento do Conversor Para-
lelo, e tem o valor eficaz de 1,73 A. O resultado que a potncia activa e reactiva na
carga aumenta, ficando a carga a operar na sua potncia nominal.
149.00
148.50
148.00
147.50
Iref Ireg
8.0
(b) 6.0
4.0
2.0
0.0
(A)
-2.0
-4.0
-6.0
-8.0
1.925 1.950 1.975 2.000 2.025 2.050 2.075 2.100 2.125 2.150 2.175
Figura 4.34 Regulao do elo CC no final da ocorrncia de um swell: (a) Tenso no elo CC (Vcc); (b)
Corrente de referncia para regulao do elo CC (iref) e corrente de regulao (ireg).
Pode-se observar que, em t = 2s, a tenso do elo CC cai at um valor inferior aos
150 V de referncia. O controlo do Conversor Paralelo rpido a reagir para regular o
elo CC. Pode-se observar que se d uma inverso de fase em iref e, consequentemente,
em ireg. Isto deve-se ao facto do Conversor Srie passar a sintetizar tenso para corrigir a
distoro harmnica na tenso vS. Desta forma o Conversor Paralelo volta a ter de
absorver corrente para regular o elo CC, da a inverso na fase da corrente de regulao.
Neste ponto a tenso do elo CC apresenta um comportamento em regime permanente
como foi visto no primeiro ponto deste item, referente compensao de harmnicos de
tenso.
-40
-80
-120
-160
Na Figura 4.36 pode ser visto um pormenor das tenses no sistema elctrico. No
que concerne tenso vs, podemos ver que esto representados os ltimos ciclos antes
da ocorrncia do afundamento de tenso, e os primeiros j afundados. Observando-se a
tenso da carga (vL), perceptvel que a flutuao observada na tenso vS no se propa-
ga para a carga, estando assim a carga compensada de variaes na amplitude da tenso
por aco do Condicionador Activo do Tipo Srie. Mais uma vez patente que o con-
trolo gil na sua reaco variao dos parmetros da tenso da fonte. Observe-se que
a tenso de referncia (vref) gerada em resposta instantnea s variaes na tenso vs.
Verifica-se tambm que a tenso nos terminais do conversor srie (vinv) acompanha cor-
rectamente a tenso de referncia.
Tenses na Fonte, na Carga, de Referncia e Sintetizadas
Vs
(a) 200
150
100
50
(V) 0
-50
-100
-150
-200
VL
(b) 200
150
100
50
0
(V)
-50
-100
-150
-200
Vref Vinv
(c) 40
30
20
10
0
(V)
-10
-20
-30
-40
0.940 0.960 0.980 1.000 1.020 1.040 1.060
Figura 4.36 Comportamento das tenses no Sistema Elctrico durante flicker: (a) Tenso na fonte (vs);
(b) Tenso na carga (vL); (c) Tenso de referncia (vref) e tenso aos terminais do Conversor Srie (vinv).
-40
-80
-120
-160
-200
1.00 1.50 2.00 2.50 3.00
Na Figura 4.38 so mostrados os valores eficazes tanto das tenses na fonte (vS) e
na carga (vL). Observando-se na figura o valor eficaz da tenso na fonte (vSrms), vemos
que este valor varia de forma peridica, indicativo da ocorrncia de flicker. Pode ser
visto que, em virtude de quedas de tenso harmnicas, o valor eficaz da tenso na fonte
(vS) nos instantes sem afundamento inferior aos 115 V nominais. Observando agora o
valor eficaz da tenso da carga (vLrms) na mesma figura, vemos que este constante ao
longo do tempo, situando-se nos 114 V. Esta regulao de tenso deve-se aco do
Condicionador Activo do Tipo Srie na sua aco de compensao de harmnicos de
tenso e de flicker.
Valor RMS da Tenso da Fonte e a da Tenso da Carga
VSRMS VLRMS
120.0
115.0
110.0
(V)
105.0
100.0
1.00 1.50 2.00 2.50 3.00
3.0
2.0
1.0
0.0
1.00 1.50 2.00 2.50 3.00
perceptvel que existe uma pequena flutuao na distoro harmnica total, que
acontece com a mesma periodicidade que a ocorrncia de abaixamentos de tenso ine-
rentes ao flicker. durante estes afundamentos que o THD ligeiramente menor,
devendo-se tal facto resoluo da tenso vinv, que quando tem maior amplitude
melhor modulada e assim compensa melhor as distores na tenso.
Finalmente, interessa estudar o comportamento do elo CC durante a ocorrncia e
compensao do flicker. Na Figura 4.40 pode ser visto o comportamento do elo CC em
regime permanente nessas condies. Observe-se que a tenso vCC se mantm regulada
em torno do seu valor de referncia de 150 V, embora com alguma oscilao causada
pela diferena de transferncia de energia necessria para condicionar a tenso vL, uma
vez que quando existe o afundamento necessria mais energia do que quando s se
compensa distoro harmnica. A maior drenagem de energia para compensao do
afundamento pelo Conversor Srie, que feita ao elo CC, obriga a que o controlo res-
ponda absorvendo mais energia pelo Conversor Paralelo. Isso perceptvel observando
a corrente de regulao. Podemos ver que com a ocorrncia do afundamento, e conse-
150.00
149.50
(V)
149.00
148.50
148.00
Iref Ireg
(b) 15.0
10.0
5.0
0.0
(A)
-5.0
-10.0
-15.0
0.80 1.00 1.20 1.40 1.60 1.80 2.00 2.20 2.40
Figura 4.40 Regulao do elo CC ao longo do flicker: (a) Tenso no elo CC (vcc); (b) Corrente de refe-
rncia para regulao do elo CC (iref) e corrente de regulao (ireg).
rente, esta tem uma distoro harmnica de 49%, com prevalncia dos harmnicos de
3, 5 e 7 ordem. Na Tabela 4.5 pode ser vista a amplitude de cada uma das ordens de
harmnicos que esto presentes na forma de onda da corrente is.
Tenso e Corrente na Fonte
Vs
(a) 200
150
100
50
0
(V)
-50
-100
-150
-200
Is
(b)
20
10
0
(A)
-10
-20
0.600 0.610 0.620 0.630 0.640 0.650 0.660 0.670 0.680 0.690 0.700
Figura 4.41 Tenso e corrente na fonte antes da actuao do UPQC: (a) Tenso na fonte (vS); (b) Cor-
rente na fonte (iS).
(A)
-10
-20
-30
-40
IL
(b) 30
20
10
0
(A)
-10
-20
-30
Iref Icomp
(c) 60
40
20
0
(A)
-20
-40
-60
0.940 0.960 0.980 1.000 1.020 1.040 1.060 1.080 1.100 1.120 1.140
Figura 4.42 Transitrio de ligao do Conversor Paralelo: (a) Corrente na fonte (iS); (b) Corrente na
carga (iL); (c) Corrente de referncia (iref) e de compensao (icomp).
Tenso Elo CC
Vcc
170
160
150
140
130
120
(V)
110
100
90
80 Instante de Ligao do Conversor Paralelo
70
0.940 0.960 0.980 1.000 1.020 1.040 1.060 1.080 1.100 1.120 1.140
-50
-100
-150
-200
Is
(b) 40
30 Instante de Ligao do Conversor Paralelo
20
10
0
(A)
-10
-20
-30
-40
0.940 0.960 0.980 1.000 1.020 1.040 1.060 1.080 1.100 1.120 1.140
Figura 4.44 Efeito da compensao na corrente da fonte na tenso da fonte: (a) Tenso da fonte (vS); (b)
Corrente na Fonte (iS).
-5.0
-10.0
-15.0
IL
(b) 30
20
10
0
(A)
-10
-20
-30
Iref Icomp
(c) 40
30
20
10
0
(A)
-10
-20
-30
-40
1.300 1.310 1.320 1.330 1.340 1.350 1.360 1.370 1.380 1.390 1.400
Figura 4.45 Correntes do sistema em regime permanente: (a) Corrente na fonte (iS); (b) Corrente na
carga (iL); (c) Corrente de referncia (iref) e de compensao (icomp).
150.00
149.50
149.00
148.50
1.460 1.480 1.500 1.520 1.540 1.560
Figura 4.46 Tenso no elo CC (VCC) da UPQC operando apenas o Conversor Paralelo.
-50
-100
-150
-200
VL
(b) 200
150
100
50
0
(V)
-50
-100
-150
-200
Is IL
(c) 30
Instante de Ligao do Conversor Srie
20
10
0
(A)
-10
-20
-30
1.980 2.000 2.020 2.040 2.060
Figura 4.47 Transitrio de ligao do Conversor Srie: (a) Tenso na fonte (vs); (b) Tenso na carga
(vL); (c) Corrente na fonte (iS) e na carga (iL).
Observando a Figura 4.48 pode-se perceber a entreajuda que existe entre o Con-
versor Srie e o Conversor Paralelo, no que compensao harmnica de tenso e cor-
rente diz respeito. Em t = 1 s, o THD da corrente na fonte baixa de 49% para cerca de
4%, fruto da aco directa do Conversor Paralelo controlado com o intuito de reduzir o
contedo harmnico da corrente na fonte. Esta aco tem reaco no THD da tenso na
carga, que baixa de 9.6% para 8%. Em t = 2 s, por aco da ligao do Conversor Srie,
o THD da tenso na carga baixa para 2.5%, sendo esta reduo reflexo tambm no THD
da corrente iS.
THD Tenso na Carga, Corrente na Fonte
THD_VL
(a) 14.0
12.0
10.0
8.0
(%)
6.0
4.0
Instante de Ligao
2.0 do Conversor Paralelo
0.0
THD_IS
(b) 60
50
40
30
(%)
20
10
0
0.80 0.90 1.00 1.10 1.20 1.30 1.40 1.50 1.60
THD Tenso na Carga, Corrente na Fonte
THD_VL
9.0
8.0
(c) 7.0
6.0 Instante de Ligao
5.0
do Conversor Srie
(%)
4.0
3.0
2.0
1.0
0.0
THD_IS
12.0
(d) 10.0
8.0
6.0
(%)
4.0
2.0
0.0
1.80 1.90 2.00 2.10 2.20 2.30 2.40 2.50 2.60
Figura 4.48 THD da tenso na carga (THD_vL) e da corrente na fonte (THD_iS): (a) THD_vL no transit-
rio de ligao do Conversor Paralelo; (b) THD_iS no transitrio de ligao do Conversor Paralelo; (c)
THD_vL no transitrio de ligao do Conversor Srie; (d) THD_iS no transitrio de ligao do Conversor
Srie.
(V)
150.00
149.50
149.00
148.50
2.140 2.150 2.160 2.170 2.180 2.190 2.200 2.210 2.220 2.230 2.240
(V)
-50 -50
-100 -100
-150 -150
-200 -200
Is IL
(b) 25.0 (d) 25.0
20.0 20.0
15.0 15.0
10.0 10.0
5.0 5.0
0.0 0.0
(A)
(A)
-5.0 -5.0
-10.0 -10.0
-15.0 -15.0
-20.0 -20.0
-25.0 -25.0
2.500 2.510 2.520 2.530 2.540 2.550 2.560 2.500 2.510 2.520 2.530 2.540 2.550 2.560
Figura 4.50 Tenses e correntes no sistema elctrico em regime permanente: (a) Tenso na fonte (vS);
(b) Corrente na fonte (iS); (c) Tenso na carga (vL); (d) Corrente na carga (iL).
4.5. Concluso
5.1. Introduo
230V//150V gth
2:1 iS SCS vinv SCS iL
vS vL
Rede Carga
Elctrica
Conversor Conversor
SPC SCP
Srie Paralelo
1:2
Rcs Lcp2
Vcc ifr
Ccs Ccp
Rcp
Lcs Lcp1
(a) (b)
Condensadores
eloCC Conversor
Paralelo
Conversor
Srie
Filtroser
-20
-30
-40
-50
-60
-70 0
10 101 102 103 104 105 106 107
Frequncia (Hz)
(b)
0
-10
-20
Fase (graus)
-30
-40
-50
-60
-70
-80
-90 0
10 101 102 103 104 105 106 107
Frequncia (Hz)
-10
-20
-30
-40
-50
-60
-70
-80 0
10 101 102 103 104 105 106 107
Frequncia (Hz)
(b)
0
-30
Fase (graus)
-60
-90
-120
-140 0
10 101 102 103 104 105 106 107
Frequncia (Hz)
Figura 5.7 Diagramas de Bode do Filtro de Acoplamento do Conversor Paralelo: (a) Resposta em
amplitude; (b) Resposta de fase.
5.2.3. Transformadores
mento elctrico entre os dois. O segundo faz a ligao entre o Conversor Paralelo e o
sistema. Este transformador apresenta uma elevada importncia para o desempenho do
sistema, uma vez que a sua presena faz com que o Conversor Paralelo no necessite de
uma tenso de elo CC muito elevada (sempre muito superior a 162 V*) de forma a con-
seguir injectar corrente no sistema elctrico. Com a reduo do valor da tenso no elo
CC, o Conversor Srie ganha em ndice de modulao, uma vez que quanto menor for a
tenso no elo CC, mais fcil se torna sintetizar tenses de pequena amplitude. Desta
forma o Conversor Srie consegue seguir melhor a tenso de referncia, e assim com-
pensar melhor os distrbios presentes na tenso do sistema elctrico, nomeadamente
distoro harmnica, cuja tenso de compensao apresenta tipicamente uma amplitude
muito reduzida. Assim melhora-se a forma de onda da tenso compensada, no com-
prometendo a tarefa de regulao do elo CC pelo Conversor Paralelo (ou de compensa-
o de harmnicos de corrente quando operando como UPQC).
Transformador
deLigaorede
elctrica
Transformador
Conv.Paralelo
_________________
*
Sem transformador e para injectar corrente no sistema elctrico, o Conversor Paralelo necessita de
sintetizar uma tenso com amplitude superior a162 V, que corresponde ao valor de pico da tenso num
sistema monofsico de 115 V. Para tal, o valor de tenso no elo CC deve ser muito superior a 162 V.
5.3.3. DSP/microcontrolador
dos cabos blindados com os sinais condicionados) e ao portos GPIOA e GPIOB. Este
PCB de expanso, desenvolvido no Laboratrio de Potncia do Departamento de Elec-
trnica Industrial da Universidade do Minho, disponibiliza tambm um DAC de quatro
sadas, que permite a monitorizao de variveis internas do DSP durante a execuo do
programa. Na Figura 5.13 pode ser visto o kit DSP com o PCB de Expanso.
Sadas
DAC
GPIOA
&
GPIOB
Entradas
ADC
tram fechados antes do incio das comutaes, garantindo assim um caminho para a
corrente que alimenta a carga. Estes PCBs podem ser vistos na Figura 5.14.
Ambos os Circuitos de Comando tm comandos de reset, para activao das pla-
cas depois da ocorrncia de erros (ou quando so inicializadas), e comandos de enable
para as comutaes. Estes comandos, inicialmente manuais, foram automatizados com a
introduo do Sistema de Superviso e Proteco, que apresentado no captulo seguin-
te.
CircuitodeComandodo CircuitodeComandodo
ConversorSrie ConversorParalelo
Figura 5.14 PCBs dos Circuitos de Comando.
5.4. Concluso
6.1. Introduo
A opo por uma topologia de Condicionador Activo do Tipo Srie sem transfor-
mador no conversor de potncia conectado em srie com a rede apresenta vantagens a
nvel funcional e a nvel de eficincia. Por outro lado, a colocao do Conversor de
Potncia Srie no sistema elctrico no feita sem riscos para o equipamento, em virtu-
de da falta de isolamento elctrico que, na topologia com transformador, est assegura-
do. Tambm o prprio sistema elctrico fica sujeito a possveis erros de comutao nos
IGBTs constituintes do conversor de potncia que resultem em curto-circuitos. Assim,
para garantir que a colocao do equipamento em srie com linha feita sem riscos, e
para que seja assegurada proteco ao sistema elctrico e ao Condicionador Activo do
Tipo Srie contra a ocorrncia de curto-circuitos e sobrecargas, foi desenvolvido um
sistema de Superviso e Proteco para o Condicionador Activo do Tipo Srie.
O Sistema de Superviso e Proteco do Condicionador Activo do Tipo Srie
um sistema controlado digitalmente por um microcontrolador, que garante a ligao do
Condicionador Activo do Tipo Srie em segurana, e uma vez feita esta operao,
monitoriza a corrente que flui pela linha, procedendo remoo rpida do equipamento
do sistema elctrico quando a corrente ultrapassar os valores estipulados como seguros.
Neste captulo feita a discrio do Sistema de Superviso e Proteco, apresen-
tados resultados de simulao, descrita a sua implementao e, finalmente, so apresen-
tados resultados experimentais.
Condicionador Activo do Tipo Srie (is), actuando quando esta corrente ultrapassa os
valores tidos como normais para o funcionamento, protegendo o equipamento e a carga
de correntes de curto-circuito ou sobrecargas. Essa proteco feita atravs de comando
de contactores, da ponte de tirstores, e pela comunicao com o sistema de controlo do
Condicionador Activo do Tipo Srie. A Figura 6.1 elucidativa quanto integrao do
Sistema de Superviso e Proteco do Condicionador Activo do Tipo Srie.
Sbypass
Sistema
de
gth Supervisoe
iS SCS SCS iL
Proteco
vS vL
Rede Carga
Elctrica
Conversor Conversor
SPC SCP
Srie Paralelo
SCS SPC SCP gth Sbypass
vinv
Controlodo ifr
iS Sistemade Vcc
Supervisoe
Proteco
Condicionador
Activo
s1p
s2p
s3p
s4p
s1s
s2s
s3s
s4s
doTipoSrie
modo
ecomut
abreigbt
Sistema
pEn
sEn de
pCm Controlo
sCm
Figura 6.1 Sistema de Superviso e Proteco integrado com o Condicionador Activo do Tipo Srie.
6.2.1. Superviso
o dos circuitos de comando de ambos os conversores pelos sinais de enable pEn (para
o circuito de comando do Conversor Paralelo) e sEn (para o circuito de comando do
Conversor Srie). O sinal pCm habilita o circuito de comando a fazer a comutao dos
IGBTs do Conversor Paralelo. Se o modo de funcionamento seleccionado for como
Condicionador Srie, o Conversor Paralelo inicia a sua tarefa de regulao do elo CC.
Caso seja como UPQC, iniciada a compensao dinmica de harmnicos de corrente e
correco de factor de potncia. A informao sobre o modo de funcionamento trans-
mitida ao sistema de controlo do Condicionador Activo pelo sinal modo.
Uma vez feita esta inicializao, o Conversor Srie encontra-se preparado para
entrar em funcionamento. Este conectado ao sistema elctrico atravs do fecho dos
contactores do Conversor Srie (SCS) e da abertura do contactor de bypass (Sbypass),
estando o anti-paralelo de tirstores a conduzir, atravs da activao do sinal que, ligado
ao circuito de drive, faz o comando dos tirstores em anti-paralelo (gth), de forma a evi-
tar que a carga fique exposta a qualquer transitrio na tenso ou na corrente fornecida
relacionado com as mudanas de estado nos contactores. Feita esta transio, a corrente
para a carga flui atravs dos IGBTs superiores de ambos os braos do Conversor Srie
que se encontram fechados. ento activado o sinal sCm que habilita o circuito de
comando do Conversor Srie a enviar os pulsos de comando para os IGBTs, de forma a
que se faa a compensao da tenso da carga (vL). O processo de remoo do Condi-
cionador Srie o exacto inverso do procedimento de conexo.
6.2.2. Proteco
Vbrk
Ibrk
It1
T
gate1 gate1
It2
T
Isys BRK1 Ifs BRK1
FS_S FS_1 FS_2 FS_L
D D
iL
4700 [uF]
25 [ohm]
0.003 [H]
D D
BRK_L2
0.65e-3 [H]
Curto
50 [ohm]
0.5 [ohm]
Na Figura 6.4 pode ser visto o modelo para o sistema de controlo para a conexo e
remoo do Conversor Srie do sistema elctrico, segundo as directivas expostas no
item 6.2.1.
Na Figura 6.5 pode ser observado o modelo de simulao do algoritmo de protec-
o contra sobrecargas e curto-circuitos. Esta implementao segue as premissas
expressas no item 6.2.2. Na malha inferior encontra-se o circuito de deteco de curto-
circuito e sobrecarga. Sendo a corrente superior a 100 A activado o sinal errocc, que
indica uma ocorrncia. Na malha superior gerado o sinal de comando da ponte de tirs-
tores em anti-paralelo.
S
Trigger = 1.0
Set
Wait For S Open S Set S
Wait For
S
Liga Breaker
to Cross 0.5 BRK Trigger = 0.0 0.1
from +ve to -ve
Fire
S S Open S Wait For S Close Delay
Start
Breaker Liga Breaker 1.0
Sequence BRK1 to Cross 0.5 BRK1 gate1
from -ve to +ve
0.0 A Ctrl = 0
Open S S Wait For S
Wait For
Breaker Liga 1.0 B
BRK1 0.02 to Cross 0.5
from +ve to -ve Ctrl
Trigger
Figura 6.4 Modelo de simulao para o controlo da conexo e remoo do Condicionador Activo do
Tipo Srie.
Zero | X|
Isys
Detector
A Ctrl = 0 Mono-
ent
gate1
Mono- stable
B stable
0 T
Ctrl T
Errocc
Delay
Errocc
Mono-
Errocc
A stable
| X|
Isys Imod ent
T
B Compar-
100.0 ator
100
50
0
Ifs
(b) 200
150
100
50
0
(A)
-50
-100
-150
-200
IL
(c) 300
200
100
0
(A)
-100
-200
-300
0.800 0.820 0.840 0.860 0.880 0.900
Figura 6.6 Correntes no Sistema de Proteco: (a) Corrente nos tirstores (it1 e it2) e pulso na gate destes
(gate1); (b) Corrente no Conversor Srie (ifs); (c) Corrente na Carga (iL).
6.4. Implementao
Circuito Sistema
de de
Potncia Controlo
Figura 6.8 Circuito de Potencia do Sistema de Superviso e Proteco: (a) vista de frente;
(b) vista cima.
Figura 6.9 Circuito de drive para uma ponte de tirstores em anti-paralelo [46].
Na Figura 6.10 podemos ver a placa de circuito impresso desenvolvida para o Sis-
tema de Controlo e Comando utilizado na superviso e proteco do Condicionador
Activo.
(a) (b)
Figura 6.10 PCB do Sistema de Controlo e Comando do Sistema de Superviso e Proteco: (a) PCB
implementado; (b) Projecto do PCB.
-2.5
-5
0 0.005 0.01 0.015 0.02 0.025 0.03 0.035 0.04
Tempo (segundos)
4
Tenso Sada (Volt)
0
0 0.005 0.01 0.015 0.02 0.025 0.03 0.035 0.04
Tempo (segundos)
Figura 6.13 Tenso de entrada e de sada do rectificador de preciso para o fim de escala do ADC.
Para o comando dos contactores do Condicionador Activo do Tipo Srie, foi utili-
zada um circuito simples com um transstor a funcionar como interruptor digital. Esse
circuito, quando activado por um pino dos portos I/O (Input / Output) do PIC18F4431
excita a bobine de um rel normalmente aberto. O contacto do rel, quando fecha, ali-
menta a bobine de excitao dos contactores colocados no sistema implementado,
fazendo com que estes fechem. Na Figura 6.14 pode-se ver um esquemtico do circuito
implementado para esse efeito, assim como o rel utilizado para a activao dos contac-
tores.
para a activao dos Circuitos de Comando garante isolamento magntico entre estes
circuitos e o Circuito de Controlo e Comando do Sistema de Superviso e Proteco.
Por fim, o Sistema de Superviso e Proteco apresenta uma interface grfica com
o utilizador, sendo essa interface garantida por um display LCD. Informa o utilizador do
estado de funcionamento, isto , o modo de funcionamento do equipamento (se como
Condicionador Activo do Tipo Srie,ou como UPQC), e se o Condicionador Activo est
ocioso ou a compensar a tenso na carga. Quando compensando indica tambm o valor
de pico da corrente que flui pelo sistema, dando a oportunidade ao utilizador de verifi-
car se o Condicionador Activo est a operar com correntes ditas nominais.
Sbypass
gth
Cargas
5mH 26.5
Emulao do
ConversorSrie 26.5
5mH
ith
10A/div
ifs
10A/div
iL
20ms/div 10A/div
gth
ith
10A/div
ifs
10A/div
iL
ith
10A/div
ifs
10A/div
iL
10ms/div 10A/div
gth
ith
10A/div
ifs
10A/div
iL
6.6. Concluso
Resultados Experimentais
7.1. Introduo
Rede S1 SCP
Elctrica SCP
Conversor Conversor L2 R1
Rcs Srie Paralelo
RCC2 CCC2 ireg
Ccs Lcp2
Lcs VCC Ccp
Rcp
Lcp1
Figura 7.1 Diagrama multifilar da montagem implementada para o ensaio de compensao de distoro
harmnica na tenso.
5ms/div 60V/div
vL
Figura 7.2 Tenso na carga (vL) sem compensao, respectiva distoro harmnica e valor eficaz
(RMS).
Na Figura 7.2 pode ser vista a forma de onda da tenso que se encontra aplicada
aos terminais da carga, assim como a sua distoro harmnica e valor eficaz (RMS).
Para alm da tenso apresentar alguma distoro harmnica, apresenta tambm um
valor eficaz reduzido em 10 V do seu valor nominal de 115 V. Esta a tenso que o
Condicionador Activo do Tipo Srie vai compensar.
O procedimento de ligao do Condicionador Activo do Tipo Srie implica que o
Conversor Paralelo seja iniciado em primeiro lugar, uma vez que a tenso no elo CC
deve estar regulada antes do incio do processo de compensao da tenso na carga (vL).
A Figura 7.3 mostra o processo de carregamento do elo CC. Primeiramente, o elo
CC sofre um processo de pr-carga, que coloca no elo CC uma tenso de aproximada-
mente 75 V. Este valor corresponde ao valor de pico da tenso no lado primrio do
transformador de acoplamento, ou seja, aos terminais do Conversor Paralelo. No
momento em que os IGBTs do Conversor Paralelo comeam a comutar, o valor da ten-
so no elo CC sobe para o valor de referncia de 150V. Pode ser visto na Figura 7.3 que
a corrente consumida pelo conversor (ireg) para a regulao do elo CC segue a corrente
de referncia calculada (iref).
100ms/div 35V/div
vcc
iref 5A/div
ireg
Figura 7.3 Carregamento do elo CC: tenso no elo CC (vCC), corrente de regulao no Conversor Para-
lelo (ireg) e corrente de referncia (iref).
(a) (b)
10ms/div 60V/div 5ms/div 60V/div
vS vS
60V/div 60V/div
vL vL
vref 15V/div vref 15V/div
Figura 7.4 Tenso na fonte (vS), na carga (vL), nos terminais do inversor (vinv) e de referncia (vref) na
ligao do Conversor Srie: (a) Transitrio de ligao; (b) Regime permanente.
Figura 7.5 THD e valor eficaz (RMS) da tenso na carga (vL) compensada.
vcc
vS iL 11.5A/div
vL 60V/div 5A/div
iref
iS ireg
11.5A/div
Figura 7.6 Tenses e correntes do sistema proposto na ligao do Conversor Srie: (a) Tenso na fonte e
corrente na carga (vS e iL), tenso na carga e corrente na fonte (vL e iL); (b) Tenso no elo CC (vCC), cor-
rente de regulao e sua referncia (ireg e iref). O tracejado indica o instante de ligao do Conversor Srie.
Figura 7.8 pode ser vista a forma de onda da tenso vL, com o rectificador em paralelo
ligado e sem compensao. Veja-se que o THD de 8,9%, e que, com esta carga ligada,
o valor eficaz da tenso cifra-se em 101 V. esta a tenso que o Condicionador Activo
do Tipo Srie passa a compensar uma vez conectado o rectificador em paralelo.
Na Figura 7.9 (a) pode-se observar o transitrio de ligao do rectificador em
paralelo quando o Condicionador Activo se encontra em funcionamento. No momento
em que o rectificador conectado, visvel a ocorrncia de uma perturbao fugaz na
tenso na fonte, vS. Esta perturbao deve-se ocorrncia de uma corrente de inrush no
rectificador devido ao carregamento do condensador deste. Note-se que a resposta do
Condicionador consegue amenizar o efeito desse distrbio na tenso da carga, vL.
5ms/div 60V/div
vL
Figura 7.8 Tenso na carga (vL) sem compensao, respectiva distoro harmnica e valor eficaz (RMS)
quando o rectificador com carga RC est conectado ao sistema elctrico.
(a) (b)
10ms/div 60V/div 5ms/div 60V/div
vS vS
60V/div 60V/div
vL vL
vref 15V/div vref 15V/div
Figura 7.9 Tenso na fonte (vS), na carga (vL), nos terminais do inversor (vinv) e de referncia (vref) na
ligao do rectificador com carga RC: (a) Transitrio de ligao; (b) Regime permanente.
(a) (b)
20ms/div 60V/div 50ms/div 35V/div
vcc
vS iL 11.5A/div
vL 60V/div 5A/div
iref
ireg
iS 11.5A/div
Figura 7.11 Tenses e correntes do sistema proposto na ligao do rectificador com cargaRC: (a) Ten-
so na fonte e corrente na carga (vS e iL), tenso na carga e corrente na fonte (vL e iL); (b) Tenso no elo
CC (vCC) e corrente de regulao e sua referncia (ireg e iref). O tracejado indica o instante de ligao do
rectificador com carga RC.
Observando-se a Figura 7.11 (a) pode-se ver o comportamento das tenses e das
correntes do sistema elctrico quando o rectificador com carga RC conectado no
mesmo. Pode ver-se como a corrente na fonte, iS, sobe aps o momento em a que o rec-
tificador ligado. Passa de 14,14 A eficazes para aproximadamente 15 A, devendo-se
tal aumento demanda de energia requerida pelo Condicionador Activo para manter a
tenso vL regulada, consumindo corrente pelo Conversor Paralelo. Note-se que o
aumento registado no se deve corrente consumida pelo rectificador com carga RC,
uma vez que o ponto de medio de iS est a jusante deste. O Conversor Srie necessita
agora, como j foi dito, de sintetizar uma tenso de maior amplitude, logo absorvendo
mais potncia do elo CC. O comportamento da tenso no elo CC, vCC, encontra-se
representado na Figura 7.11 (b), assim como a sua corrente de regulao consumida
pelo Conversor Paralelo. Note-se novamente que esta corrente apresenta uma baixa dis-
toro harmnica, conforme se mostra na Figura 7.12.
Sbypass
Rede SCP
Elctrica Tirstores SCP
Conversor Conversor L2 R1
antiparalelo
Rcs Srie Paralelo
ireg Lcp2
Ccs
Lcs VCC Ccp
Rcp
Lcp1
R 1 R2 R 3 R4 R5
Figura 7.13 Diagrama multifilar da montagem implementada para o ensaio de compensao de sag,
swell e fliker.
Na Figura 7.14 pode ser visto o valor eficaz e a componente harmnica da tenso
na fonte, vS, antes da ocorrncia do sag, assim como a tenso compensada na carga, vL.
O Condicionador Activo encontra-se neste momento a compensar, quase exclusivamen-
te, distoro harmnica na forma de onda da tenso. Estes valores so retomados no
final do evento.
(a) (b)
Figura 7.14 THD e valor eficaz (RMS) antes da ocorrncia: (a) Tenso na fonte (vS);
(b) Tenso na carga (vL).
vS
60V/div
vL
vS vS
60V/div 60V/div
vL vL
vref 15V/div vref 15V/div
vinv vinv
Figura 7.16 Tenso na fonte (vS), na carga (vL), de referncia (vref) e sintetizada no Conversor Srie
(vinv): (a) No incio do sag; (b) No final do sag.
(a) (b)
10ms/div 60V/div
vS
60V/div
(c)
vL
vref 15V/div
vinv
Figura 7.17 Sag em regime permanente: (a) Tenso na fonte (vS), tenso na carga (vL), tenso de refe-
rncia (vref) e tenso sintetizada (vinv); (b) THD e valor eficaz (RMS) da tenso na fonte; (c) THD e valor
eficaz (RMS) da tenso compensada na carga.
(a) (b)
20ms/div 60V/div 20ms/div 35V/div
vcc
vS iL 11.5A/div
is 60V/div 10A/div
iref
ireg
vL 11.5A/div
Figura 7.18 Tenses e Correntes no sistema proposto no incio da ocorrncia sag: (a) Tenso na fonte e
corrente na carga (vS e iL) e tenso na carga e corrente na fonte (vL e iS); (b) Tenso no elo CC (vCC), cor-
rente de regulao e sua referncia (ireg e iref).
(a) (b)
5ms/div 35V/div
vcc
10A/div
iref
ireg
Figura 7.19 Elo CC em regime permanente durante o sag: (a) Tenso elo CC (vCC), corrente de regula-
o e sua referncia (ireg e iref); (b) THD e valor eficaz (RMS) da corrente de regulao.
5ms/div 60V/div
vS
iL
11.5A/div
60V/div
is
vL
11.5A/div
Figura 7.20 Tenso na fonte e corrente na carga (vS e iL), tenso na carga e corrente na fonte (vL e iS) em
regime permanente durante a ocorrncia do sag.
Figura 7.21 Medies de Potncia Activa, Aparente e Reactiva durante sag: (a) Na fonte;
(b) Entre o Conversor Srie e o Conversor Paralelo; (c) Na Carga.
vcc
iL vS 11.5A/div
is 60V/div
iref
10A/div
ireg
vL 11.5A/div
Figura 7.22 Tenses e Correntes no sistema proposto no final da ocorrncia sag: (a) Tenso na fonte e
corrente na carga (vS e iL) e tenso na carga e corrente na fonte (vL e iS); (b) Tenso no elo CC (vCC), cor-
rente de regulao e sua referncia (ireg e iref).
Na Figura 7.23 podem ser vistos os valores de THD e valores eficazes (RMS) das
tenses na fonte e na carga (vS e vL, respectivamente) antes da ocorrncia do swell. Pode
ser visto que o Condicionador Activo do Tipo Srie apenas se encontra a compensar a
distoro harmnica da tenso na fonte. Repare-se que o valor eficaz (RMS) da tenso
vS igual ao da tenso vL. O valor de THD da tenso vL compensada garante o nvel de
qualidade pretendido, cifrando-se este em 3,8%.
Na Figura 7.24 podem ser vistas as tenses na fonte (vS) e na carga (vL) durante a
ocorrncia de swell. O evento tem uma durao de cerca de 1 s, sendo-lhe conferida a
classificao de swell momentneo de acordo com a norma IEEE 1159-1995. A tenso
vS sobe para um valor eficaz (RMS) de 140,5 V, ficando assim com 121% do valor
nominal. Observando a Figura 7.24 constata-se que a tenso na carga, vL, no sofre uma
alterao visvel, mantendo-se dentro de valores padronizveis como nominais.
200ms/div 60V/div
vS
60V/div
vL
vS vS
60V/div 60V/div
vL vL
vref 15V/div vref 15V/div
vinv vinv
Figura 7.25 Tenso na fonte (vS), na carga (vL), de referncia (vref) e sintetizada no Conversor Srie
(vinv): (a) No incio do swell; (b) No final do swell.
na Figura 7.27 (b), usando como referncia a tenso vS. Repare-se que antes da ocorrn-
cia, a corrente de regulao do elo CC, ireg, encontra-se com um desfasamento de 180
em relao tenso vS (indicativo de absoro de corrente pelo Conversor Paralelo).
Aps a estabilizao da tenso no elo CC, vCC, e ainda em situao de swell , ireg encon-
tra-se em fase com a tenso do sistema, indicando que o Conversor Paralelo passou a
drenar corrente. A corrente de regulao, ireg, o dobro da que injectada no sistema,
em virtude do acoplamento via transformador com relao de transformao de 2:1. A
corrente assim injectada no sistema, somada com a corrente na fonte, iS, resultam na
corrente consumida pela carga, iL.
(a) (b)
5ms/div 60V/div
vS
60V/div
(c)
vL
15V/div
vref
vinv
Figura 7.26 - Swell em regime permanente: (a) Tenso na fonte (vS), tenso na carga (vL), tenso de refe-
rncia (vref) e tenso sintetizada (vinv); (b) THD e valor eficaz (RMS) da tenso na fonte; (c) THD e valor
eficaz (RMS) da tenso compensada na carga.
(a) (b)
20ms/div 60V/div 50ms/div 35V/div
vcc
10A/div
vS iL iref
11.5A/div
is 60V/div
ireg
60V/div
vL 11.5A/div vS
Figura 7.27 Tenses e Correntes no sistema proposto no incio da ocorrncia swell: (a) Tenso na fonte
e corrente na carga (vS e iL) e tenso na carga e corrente na fonte (vL e iS); (b) Tenso no elo CC (vCC),
corrente de regulao e sua referncia (ireg e iref) e tenso na fonte (vS).
Na Figura 7.28 pode ser visto o valor eficaz (RMS) da corrente de regulao do
elo CC (ireg) e o seu THD antes e depois do incio da ocorrncia. Repare-se que durante
a ocorrncia do swell, a amplitude de ireg baixa, sendo o THD de 13,2% (Figura 7.28
(b)). Esta maior distoro harmnica resulta da dificuldade do Conversor Paralelo sinte-
tizar uma corrente de baixa amplitude. Esta corrente, porm, no vai degradar a tenso
vS (como aconteceria na situao de sag ou de compensao de harmnicos) uma vez
que entregue directamente carga sem passar pela impedncia de linha do sistema. O
desempenho da carga, por seu lado, tambm no ser afectado, sendo tal facto confir-
mado pela manuteno da forma de onda da corrente antes e durante o swell (Figura
7.27 (a)).
(a) (b)
Figura 7.29 Medies de Potncia Activa, Aparente e Reactiva durante swell: (a) Na fonte;
(b) Entre o Conversor Srie e o Conversor Paralelo; (c) Na Carga.
(a) (b)
20ms/div 60V/div 50ms/div 35V/div
vcc
iref 10A/div
vS iL
11.5A/div
is 60V/div
ireg
60V/div
vL 11.5A/div vS
Figura 7.30 Tenses e Correntes no sistema proposto no incio da ocorrncia swell: (a) Tenso na fonte
e corrente na carga (vS e iL) e tenso na carga e corrente na fonte (vL e iS); (b) Tenso no elo CC (vCC),
corrente de regulao e sua referncia (ireg e iref) e tenso na fonte (vS)
rente para alimentar a carga, necessrio drenar corrente da linha, atravs do Conversor
Paralelo, para manter que o Condicionador Activo possa fazer a compensao da tenso
na carga, vL.
vS
60V/div
vL
Figura 7.31 Flicker provocado: Tenso na fonte e na carga (vS e vL).
Na Figura 7.32 pode ser vista a variao de valor eficaz das tenses quer na fonte
quer na carga. De facto no se pode falar numa compensao de flicker, uma vez que
este fenmeno apenas mitigado pelo desempenho do Condicionador Activo do Tipo
Srie. Essa mitigao, no entanto, bastante pronunciada, uma vez que na tenso da
fonte, vS, existe uma flutuao do seu valor eficaz em torno dos 13 V, passando na ten-
so na carga, vL, a apenas 1 a 2 V.
130
125
120 vL
Figura 7.32 Variao do valor eficaz (RMS) da tenso na fonte e da tenso na carga (vS e vL).
(a) (b)
10ms/div 60V/div 10ms/div 60V/div
vS vS
60V/div 60V/div
vL vL
vref 15V/div vref 15V/div
vinv vinv
Figura 7.33 - Tenso na fonte (vS), na carga (vL), de referncia (vref) e sintetizada no Conversor Srie (vinv):
(a) no incio do afundamento do flicker; (b) no final afundamento do flicker.
Na Figura 7.33 podem ser vistas as formas de onda no s da tenso na fonte (vS)
e na carga (vL), como tambm a tenso sintetizada pelo Conversor Srie (vinv) e a respec-
tiva referncia (vref) nos instantes de transio de inicio e fim do afundamento. O
desempenho do Conversor Srie assume um comportamento similar ao observado na
situao de sag, com a tenso vL compensada a no sofrer alteraes de monta. Elas
existem, conforme foi visto na Figura 7.32, porm o Condicionador Activo do Tipo
Srie garante um elevado nvel de proteco na carga ocorrncia do flicker.
A compensao deste problema de qualidade de energia aquele que sujeita o elo
CC a uma maior instabilidade. A rpida e consecutiva ocorrncia de variaes do valor
eficaz da tenso vs a isso obriga, j que a demanda de energia pelo Conversor Srie
tambm tem uma elevada taxa de variao, reflectindo-se isso na oscilao da tenso no
elo CC, vCC. Essa oscilao reflecte-se na corrente de regulao consumida pelo Con-
versor Paralelo na tarefa de regulao do elo CC, ireg. No entanto, e apesar dessa instabi-
lidade, a corrente ireg consumida pelo Conversor Paralelo apresenta um contedo har-
mnico reduzido, desta forma no contribuindo para um aumento da distoro harmni-
ca da tenso vS.
Na Tabela 7.2 podem ser observados o valor eficaz e THD da corrente de regula-
o nas situaes com e sem afundamento. Estes valores constituem aproximaes, e
foram obtidos medindo a corrente ireg quando ligadas em permanncia as 3 resistncias
em paralelo com o sistema elctrico, para a situao com afundamento; e desligadas
para a situao sem afundamento. Durante o flicker, tais medies tornam-se inviveis,
merc da instabilidade do sistema. Essa instabilidade muito bem representada pela
Figura 7.34.
Na Figura 7.34 pode ser vista a tenso no elo CC, vCC, e a corrente de regulao.
A tenso vcc apresenta alguns pontos em que chega to baixo como 140 V, e to alto
como 162 V, apresentando nos momentos a estes pontos um comportamento oscilatrio
que se reflecte na corrente de regulao. Na Figura 7.34 (a) e (b) so apresentados, res-
pectivamente, o comportamento de vcc, ireg e respectiva referncia no momento inicial
do afundamento e o momento final. Na Figura 7.34 (c) possvel observar as mesmas
grandezas numa perspectiva temporal mais alargada.
(a) (b)
50ms/div 35V/div 50ms/div 35V/div
vcc vcc
10A/div 10A/div
iref iref
ireg ireg
(c)
100ms/div 35V/div
vcc
iref 10A/div
ireg
Figura 7.34 Comportamento da tenso do elo CC (vCC), da sua corrente de regulao (ireg) e respectiva
referncia (iref) durante flicker: (a) No inicio de um afundamento; (b) No final do afundamento;
(c) Durante 2 variaes.
(a) (b)
20ms/div 60V/div 20ms/div 60V/div
vS iL 11.5A/div vS iL 11.5A/div
is 60V/div is 60V/div
vL 11.5A/div vL 11.5A/div
(c)
50ms/div 60V/div
vS iL 11.5A/div
is 60V/div
vL 11.5A/div
Figura 7.35 Comportamento da tenso na fonte e da corrente na carga (vS e iL), tenso na carga e corren-
te na fonte (vL e iS) durante flicker: (a) No incio do afundamento; (b) No fim do afundamento; (c)
Durante 2 variaes.
(a) (b)
5ms/div 60V/div
vS
iL
11.5A/div
(c)
60V/div
vL
iS
11.5A/div
Figura 7.36 Medies ao sistema elctrico sem compensao: (a) Tenso na fonte e corrente na carga
(vS e iL), tenso na carga e corrente na fonte (vL e iL); (b) Distoro harmnica e valor eficaz (RMS) da
corrente iS ; (c) Distoro harmnica e valor eficaz (RMS) da tenso vL.
iS
iref 5A/div 5A/div
iinv
35V/div 35V/div
vcc
Figura 7.37 Efeitos na tenso do elo CC (vCC) e na corrente na fonte (is) na ligao do Conversor Srie
do UPQC; corrente calculada de referncia (iref) e corrente no inversor (iinv): (a) Pormenor do inicial;
(b) Da ligao do Conversor Paralelo at estabilizao do elo CC.
iL vS 11.5A/div iL vS 11.5A/div
vL 60V/div vL 60V/div
iS
iS 11.5A/div 11.5A/div
iref 5A/div iref 5A/div
iinv iinv
Figura 7.38 Tenso na fonte e corrente na carga (vS e iL), tenso na carga e corrente na fonte (vL e iS) e
corrente de referncia e corrente no Conversor Paralelo (iref e iinv) na ligao do Conversor Paralelo:
(a) Transitrio de ligao; (b) Regime permanente.
(a) (b)
Figura 7.39 THD e valor eficaz (RMS) com o Conversor Paralelo ligado:
(a) na corrente iS; (b) na tenso vL.
Observe-se agora a Figura 7.39 (a) que indica que o THD da corrente na fonte, iS,
baixa para de 63,5% 4,8%, com um valor eficaz de 10,88 A. J a tenso na carga, vL,
com a ligao do Conversor Paralelo, reduz o seu THD de 8.7% (como visto na Figura
7.36) para 5.2% (Figura 7.39 (b)).
O passo seguinte do procedimento de ligao da UPQC a ligao do Conversor
Srie para que se faa a compensao da tenso vL. Na Figura 7.40 pode ser observado o
comportamento do elo CC quando a UPQC inicia a compensao de vL, assim como a
corrente iS e a tenso compensada vL. Marcado a tracejado est o instante de ligao do
Conversor Srie. A tenso no elo CC, vCC, sofre um afundamento causado pela nova
demanda de energia para a compensao da tenso. O Condicionador Activo reage, con-
sumindo mais corrente para que vCC esteja regulada no valor de referncia, o que provo-
ca um aumento de consumo de corrente pelo Conversor Paralelo. Esta aco reflecte-se
na amplitude da corrente na fonte, iS, que aumenta.
20ms/div 11.5A/div
iS
60V/div
vL
35V/div
vcc
Figura 7.40 Transitrio de ligao do Conversor Srie e seu impacto na corrente da fonte (iS), na tenso
da carga (vL) e na tenso do elo CC (vCC).
Na Figura 7.41 (a) pode ser visto o comportamento das tenses e das correntes do
sistema elctrico proposto. O comportamento da corrente na fonte, iS, foi descrito atrs.
Quanto tenso compensada na carga, vL, visvel que no momento em que o Conver-
sor Srie ligado a sua amplitude sobe, assim como a sua distoro harmnica diminui.
A corrente iL tambm alterada, pelos motivos j descritos na anlise ao funcionamento
do equipamento como Condicionador Activo do Tipo Srie. Na Figura 7.41 (b) so exi-
bidas as correntes e tenses em regime permanente. O valor eficaz (RMS) da tenso vL
fica ajustado em 115,3 V, e a mesma tenso apresenta um THD de 2,3%. A corrente iS
passa a ter um valor eficaz de 14,22 A, de modo a tenso no elo CC, vCC, se mantenha
regulada. Tambm a sua distoro harmnica cai para 3,9%, no se devendo tal facto a
uma melhoria das caractersticas de compensao, mas a um aumento da componente
fundamental na corrente consumida para regulao do elo CC.
Figura 7.41 Tenso na fonte e corrente na carga (vS e iL), tenso na carga e corrente na fonte (vL e iS) e
tenso de referncia e tenso nos terminais do Conversor Srie (vref e vinv) na ligao do Conversor Parale-
lo: (a) Transitrio de ligao; (b) Regime permanente.
Na Figura 7.42 podem ser vistas as medies de THD e de valor eficaz (RMS) da
corrente na fonte, iS, compensada e da tenso na carga, vL, compensada pelo equipamen-
to operando como UPQC.
Na Figura 7.43 so exibidos os resultados experimentais de potncia activa, apa-
rente e reactiva consumida pelo sistema proposto e entregue carga. Da fonte so dre-
nados 1,44 kW, sendo que destes 1,14 kW so entregues carga, sendo a diferena o
resultado de perdas de comutao e outras no UPQC. Tambm se pode observar na
Figura 7.43 (a) o factor de potncia do sistema na fonte, cifrando-se este em 0,99. Repa-
re-se tambm que na carga, o factor de potncia cifra-se em 0,82, o que demonstra a
capacidade de correco do factor de potncia pelo UPQC.
(a) (b)
(a) (b)
7.3. Concluso
8.1. Concluses
Srie do Condicionador Activo do Tipo Srie do sistema elctrico num tempo mximo
de meio ciclo da rede elctrica (10 ms), e a carga num ciclo completo (20 ms), assim
protegendo todo o sistema. Esta rapidez demarca o sistema desenvolvido de sistemas de
proteco mecnicos (disjuntores), cuja velocidade de actuao varia na razo da cor-
rente que os atravessam. Tal pode-se verificar nos resultados apresentados [45], onde
disjuntores monofsicos com uma corrente nominal de 20 A, que, quando atravessados
por uma corrente de 99 A responderam (em mdia) ao fim de 1144 ms, demorando
depois 94 ms, quando percorridos por uma corrente de 418 A.
No Captulo 7 apresentaram-se os resultados experimentais obtidos com o Condi-
cionador Activo do Tipo Srie desenvolvido. Os resultados obtidos validaram as pre-
missas expressas no Captulo 3, onde foram discutidos os Sistemas de Controlo para os
Conversores Srie e Paralelo. Confirmaram tambm os resultados obtidos em simula-
o, apresentados no Captulo 3. A anlise dos resultados experimentais permite uma
melhor compreenso do funcionamento do Condicionador Activo do Tipo Srie, desta-
cando-se a cooperao que existe entre o Conversor Srie e o Conversor Paralelo na
tarefa de compensao da tenso na carga, quando funcionando apenas como Condicio-
nador Srie, e de compensao da corrente na fonte, quando operando como UPQC.
Importa ressalvar a utilidade do Condicionador Activo Srie para a compensao
da tenso numa carga genrica. um equipamento que pode ser particularmente til,
quando colocado a montante de cargas lineares, em instalaes elctricas afectadas por
distoro harmnica na tenso. Usando como exemplo um motor elctrico monofsico,
este revelar um melhor funcionamento, estando a tenso aos seus terminais compensa-
da pelo Condicionador Activo. De facto, sendo a tenso fornecida ao motor quase sinu-
soidal, a corrente consumida por este tambm o ser. Consequentemente, sem a presen-
a de componentes harmnicas na corrente consumida, o motor apresenta menos perdas
por efeito de Joule e menos problemas mecnicos (devido a binrios pulsantes), provo-
cados pelos campos girantes induzidos por essas componentes harmnicas.
Como foi visto no item 7.2, o funcionamento com cargas no lineares a jusante do
Condicionador Activo, as caractersticas de compensao so boas, garantindo uma ten-
so na carga com baixo contedo harmnico. Se o equipamento for, neste caso, utiliza-
do como UPQC, para alm do fornecimento carga de um tenso com baixo contedo
harmnico, a corrente drenada do sistema elctrico torna-se sinusoidal e em fase com a
tenso, desta forma reduzindo-se as quedas de tenso harmnicas e contribudo para
uma melhoria generalizada na qualidade de energia do sistema elctrico.
REFERNCIAS
[1] LPQI Voltage Disturbances Aplication Guide 5.1-Introduo.
[2] Jos C. C. Costa, Ricardo L. Pregitzer, Tiago N. Sousa, Jos Batista, Joo L.
Afonso, A Case of Power Quality Assessment Using a Developed Power Quality
Monitor, CEE05 IEEE 1st International Conference on Electrical Engineering,
Coimbra, Portugal, ISBN: 972-99064-3-2, 10 12 Out. 2005.
[3] LPQI Voltage Disturbances Aplication Guide 5.1.4-Flicker.
[4] Strangas, E.G.; Wagner, V.E.; Unruh, T.D., Variable Speed Drives Evaluation
Test, IEEE Industry Applications Magazine, Janeiro/Fevereiro 1998, Issue 1, Vo-
lume 4, pp. 53 57.
[5] LPQI Voltage Disturbances Aplication Guide 2.1-O custo da M qualidade de
energia.
[6] IEEE Task Force, Effects of Harmonics on Equipments, IEEE Trans. Power
Delivery, Abril 1993, vol. 8, no. 2, pp. 672-680.
[7] IEEE Task Force, The Effects of Power System Harmonics on Power System
Equipment and Loads, IEEE Trans. Power Apparatus and Systems,
vol. PAS 104, no. 9, Set. 1985, pp. 2555-2563.
[8] J. L. Afonso, H. R. Silva, Jlio Martins, Active Filters for Power Quality Im-
provement, IEEE Power Tech2001, 10-13 Set. 2001, Porto, Portugal.
[9] IEEE recommended practice for monitoring electric power quality, 2 Nov.
1995, ISBN 1-55937-549-3.
[10] Ricardo Lus Guerreiro Pregitzer, Simulaes Computacionais de Filtros Activos
de Potncia em Condies Reais de Operao, Dissertao de Mestrado, Univer-
sidade do Minho, Setembro 2006.
[11] J.P. Beaudet, J.N. Fiorina, O. Pinon, UPS topologies and Standards, MGE UPS
SYSTEMS, Ref: MGE0248UKI-11/99, do site http:\\www.mgeups.com
[12] Wilhelm Slter, A New International UPS Classification by IEC 62040-3, Tele-
communications Energy Conference, 2002. INTELEC. 24th Annual International,
29 Setembro 3 de Outubro 2002, pp.541-545.
[13] Shri Karve, Three of a Kind, IEEE Review, Maro 2000, Volume 46, Issue 2,
pp. 27-31.
[14] P. Dhler, R. Affolter, Requirements ans Solutions for Dynamic Voltage Restor-
er, A Case Study, Power Engineering Society Winter Meeting, 2000. IEEE, 23-
37 Janeiro 2000, Volume 4, pp. 2881-2885.
[15] K. Chan, Technical and Performance Aspects of a Dynamic Voltage Restorer,
IEE Half Day Colloquium on Dynamic Voltage Restorers Replacing Those
Missing Cycles (Digest No. 1998/189), 11 Fevereiro 1998, pp. 5/1-525.
[16] Amaya Barona, Francisco Ferrandis, Javier Olarte, Jose L. Iribarren, New Power
Quality Solutions Especially Designed For Industrial Applications, 9th Interna-
tonal Conference. Electric Power Quality and Utilisation. Barcelona, 9-11 Outu-
bro 2007.
[17] Heike Zinterer, Dynamic Voltage Restorer Israel (2x22.5MVA), ABB Auto-
mation, Power Electronics Systems, Ref.: 3BHT 490 435 R0001, do site
http:\\www.abb.com
[18] Fang Zheng Peng, Application Issues of Active Power Filters, IEEE Industry
Applications Magazine, Setembro/Outubro 1998.
[19] H. Fujita, H. Akagi, An approach to harmonic-free AC/DC power conversion for
large industrial loads: the integration of a series active filter with a double-series
diode rectifier, Industry Applications Conference, 1996. Thirty-First IAS Annual
Meeting, IAS '96., Conference Record of the 1996 IEEE, 6-10 Outubro 1996, Vo-
lume 2, pp:1040 1047.
[20] Enio R. Ribeiro, Ivo Barbi, Harmonic Voltage Reduction Using a Series Active
filter Under Different Load Conditions, IEEE Transactions on Power Electronics,
NO.5, Setembro 2006, Volume 21, pp.1394-1402.
[21] B.-R. Lin, B.-R. Yang, T.-L. Hung, Implementation of a Hybrid Series Active
Filter for Harmonic Current and Voltage Compensations, International Confe-
rence on Power Electronics, Machines and Drives, 16-18 Abril 2002, Conference
Publication N. 487, pp. 598-603.
[22] C. Nuez, V. Cardenas, G. Alarcon, M. Oliver, Voltage Disturbances and Unbal-
ance Compensation by the Use of A 3-Phase Series Active Filter, Power Elec-
tronics Specialists Conference, 2001. PESC. 2001 IEEE 32nd Annual, 17-21 Jun-
ho 2001, Volume 2, pp. 571-576.
[23] Ran Cao, Jianfeng Zhao, Weiwei Shi, Piang Jiang, Guoqing Tang, Series Power
Quality Compensator for Voltage Sags, Swells, Harmonics and Unbalances,
Transmission and Distribution Conference and Exposition, 2001 IEEE/PES, 28
Outubro-2 Novembro 2001, Volume 1, pp. 543-547.
[24] Maurcio Aredes, Lus F.C. Monteiro, Jaime M. Miguel, Control Strategies for
Series and Shunt Active Filters, Power Tech Conference Proceedings, 2003
IEEE Bologna, 23-36 Junho 2003, Volume 2, pp. 6.
[25] Lus F.C. Monteiro, M. Aredes, J.A. Moor Neto, A Control Strategy for Unified
Power Quality Conditioner, Symposium on Industrial Electronics, 2003. ISIE
'03. 2003 IEEE International, 9-11 Junho 2003, Volume 1, pp. 391-396.
[26] C.-S. Lam, M.-S. Wong, Y.-D. Han, Per-Unit Design of a Transformerless, H-
Bridge Dynamic Voltage Restorer With Closed-Loop Load Voltage and Current-
Mode Control, Industry Applications Conference, 2005. Fourtieth IAS Annual
Meeting. Conference Record of the 2005, 2-6 Outubro 2005, Volume 4, pp. 2420-
2427.
[27] B.H. Li, S.S. Choi, D.M. Vilathgamuwa, Transformerless Dynamic Voltage Res-
torer, IEE Proceedings-Generation, Transmission and Distribution, Maio 2002,
Volume 149, pp. 263-273.
[28] Brian Hahn, Daniel T. Valentine, Essential MATLAB For Engineers and Scien-
tists, Third Edition, Butterworth-Helnemann 2007, ISBN 13: 9-78-0-75-068417,
ISBN 10: 0-75-068417-8.
[29] Gregory Washington, Arun Rajagopalan, SIMULINK Tutorial, The Intelli
gent Structures and Systems Laboratory, Department of Mechanical Engineering,
The Ohio State University,2002 (Revisto em 2003).
[30] J.G. Pinto, R. Pregitzer, Lus F.C. Monteiro, Carlos Couto, Joo L. Afonso, A
Combined Series Active Filter and Passive Filters for Harmonics, Unbalances and
Flicker Compensation, Powereng 2007, 12-14 Abril 2007, pp. 54-59.