Escolar Documentos
Profissional Documentos
Cultura Documentos
UNIVERSIDADE DO PORTO
Este conjunto de exercı́cios destina-se a ser usado nas aulas teórico-práticas da dis-
ciplina de Sistemas Digitais da Licenciatura em Engenharia Electrotécnica e de
Computadores, cobrindo no essencial o programa da disciplina.
Alguns dos exercı́cios aqui apresentados fizeram parte de testes das disciplinas de
Sistemas Digitais 1, Sistemas Digitais (LEEC) e Electrónica Digital (LEIC) em anos
lectivos anteriores, encontrando-se devidamente assinalados.
Introdução
Sistemas de numeração
3
Exercı́cios de Sistemas Digitais, v2.1 4
Aritmética binária
a) 110101 + 11001
b) 101110 + 100101
c) 101110 − 100101
d) 1110010 + 1101101
e) 11011101 − 1100011
f) 1001011 × 11001
a) 11010100 + 10101011
b) 10111001 + 11010110
c) 01011101 + 00100001
d) 00100110 + 01011010
a) P=DEH e Q=A3H ;
b) P=8CH e Q=D3H .
a) positivos;
b) representados em magnitude e sinal;
c) representados em complemento para dois.
8 — [Teste de 17-06-1999]
9 — [Teste de 07-07-1999]
Álgebra de Boole
a)
x y f
0 0 1
0 1 0
1 0 0
1 1 1
b)
x y z f
0 0 0 0
0 0 1 1
0 1 0 0
0 1 1 0
1 0 0 1
1 0 1 0
1 1 0 1
1 1 1 0
c)
x y z f
0 0 0 1
0 0 1 1
0 1 0 1
0 1 1 0
1 0 0 1
1 0 1 1
1 1 0 0
1 1 1 0
d)
w x y z f
0 0 0 0 1
0 0 0 1 0
0 0 1 x 1
0 1 x 0 0
0 1 x 1 1
1 x x x 0
a) F = W XY Z(W XY W + W XY Z + W XY Z + W XY Z)
b) F = AB + ABCD + ABDE + ABCE + CDE
c) F = MNO + QP N + P RM + QOMP + MR
a) F = XY + XY Z
b) F = W X(Y + Z)
c) F = (A + B + C)(A + B + D)(B + C + D)(A + B + C + D)
d) F = (A + A)B + BAC + C(A + B)(A + B)
14 — Escreva cada uma das funções lógicas nas suas formas canónicas.
a) F = X,Y (1, 2)
b) F = A,B,C (2, 4, 6, 7)
c) F = V + WX
d) F = X,Y,Z (0, 1, 3, 6, 7)
Circuitos SSI
9
Exercı́cios de Sistemas Digitais, v2.1 10
4 — Para cada uma das seguintes funções lógicas obtenha o respectivo mapa de
Karnaugh, uma expressão mı́nima na forma de soma de produtos, uma ex-
pressão mı́nima na forma de produto de somas, e ainda o respectivo circuito
lógico.
a) F = X,Y,Z (1, 3, 5, 6, 7)
b) F = A,B,C (0, 1, 2, 4)
c) F = X,Y,Z (0, 1, 3, 4, 5)
d) F = A,B,C,D (1, 7, 9, 13, 15)
e) F = W,X,Y,Z (0, 2, 5, 7, 8, 10, 13, 15)
f) F = W,X,Y,Z (1, 2, 4, 7, 8, 11, 13, 14)
g) F = A,B,C,D (1, 3, 4, 5, 6, 7, 9, 12, 13, 14)
h) F = W,X,Y,Z (0, 1, 3, 5, 14) + d(8, 15)
i) F = A,B,C,D (1, 5, 6, 7, 9, 13) + d(4, 15)
j) F = W,X,Y,Z (3, 5, 6, 7, 13) + d(1, 2, 4, 12, 15)
k) F = V,W,X,Y,Z (5, 7, 13, 15, 16, 20, 25, 27, 29, 31)
l) F = V,W,X,Y,Z (4, 5, 10, 12, 13, 16, 17, 21, 25, 26, 27, 29)
m) F = V,W,X,Y,Z (4, 6, 7, 9, 11, 12, 13, 14, 15, 20, 22, 25, 27, 28, 30) +
d(1, 5, 29, 31)
5V
5V
Aberta Porta
Fechada
5V
ON Ignição Circuito
Lógico
OFF
5V
ON Luzes
OFF
lógico que produz um sinal activo alto na saı́da X sempre que dois ou mais
interruptores estão fechados.
5V
S1
5V
S2
5V
Circuito X
Lógico
S3
5V
S4
x1
z3
x0
z2
Multiplicador
z1
y1
z0
y0
x1 r4
X
x0 r3
Bloco r2
Combinacional R = XY
y1 r1
Y
y0 r0
Vcc = 5V
1
t1
2 P
t2
3
t3
4 I
t4
GND=0V
a b cin c s valor
+
0 0 0
0 1 1
1 0 2
c s
1 1 3
A1 A0 valor A0
A Q0
0 0 0 A1 Q=A/B
0 1 1 Q1
1 0 2 B0
1 1 3 B ERRO
B1
=
B >
A C ?
@
Electrónica digital
15 — Mostre como implementar em tecnologia CMOS, ao nı́vel do transistor, as
funções lógicas:
a) F = AB
b) F = AB + CD
c) F = (A + B + C)D
a
b
F
c
a
b
17 — Calcule o valor da tensão de saı́da VOU T num inversor CMOS com carga e:
a) 1.5 V à entrada;
VDD = 5 V
400 Ω
VOUT RL = 667 Ω
VIN
+
2.5 KΩ VL = 3.33 V
-
b) 3.5 V à entrada.
VDD = 5 V
4 KΩ
VOUT RL = 667 Ω
VIN
+
200 Ω VL = 3.33 V
-
Rp(ON) = 200 Ω
Rp
Rp(OFF) > 1 MΩ
VOUT RL
VIN
Rn(ON) = 100 Ω +
Rn CL VL
Rn(OFF) > 1 MΩ
-
VDD = 5 V
Rpu = 400 Ω
1
A
10 KΩ 1 nF
Rpd = 200 Ω
21 — [Teste de 24-01-1997 (ED)] A função lógica negação pode ser realizada a partir de
portas lógicas NAND ou NOR, utilizando um dos quatro circuitos seguintes.
Embora a função lógica realizada seja a mesma (negação), as caracterı́sticas
dinâmicas apresentadas por cada circuito são diferentes. Considere que as
Vcc
(um lógico)
Vcc = 5V Vcc = 5V
: :
: :
!
:
:
: :
Gnd
(zero lógico) NAND NOR
"
portas NAND e NOR são do tipo CMOS, onde os transistores PMOS apre-
sentam resistência de condução dupla da dos NMOS e ambos os transistores
têm resistência de não condução infinita.
F(X,Y)
Y
: +
.:
*
,
)
.:
c) Pelo resultado que obteve, explique por palavras suas a função realizada
pelo circuito.
74LS86
74LS86
74LS86 1
74LS86 0 OUT
0
1
IN
X 74x86
Y S
CIN
74x08
74x32
COUT
x7 y7 x6 y6 x5 y5 x4 y4 x3 y3 x2 y2 x1 y1 x0 y0
X Y X Y X Y X Y X Y X Y X Y X Y
c8 c7 c6 c5 c4 c3 c2 c1
COUT CIN COUT CIN COUT CIN COUT CIN COUT CIN COUT CIN COUT CIN COUT CIN 0
S S S S S S S S
s7 s6 s5 s4 s3 s2 s1 s0
necessário esperar até ser conhecido o valor do bit mais significativo da soma
(s7 na figura), considerando os tempos de propagação expressos na tabela do
exercı́cio 24.
Circuitos MSI
27 — Relativamente à função lógica F = X,Y,Z (0, 2, 3, 5):
28 — Mostre como implementar as funções F = X,Y,Z (3, 6, 7), G = X,Y,Z (0, 1, 3)
e H = X,Y,Z (2, 4, 5) usando um único descodificador 74x138.
29 — [Teste de 09-09-1994] Implemente as funções booleanas F = A,B,C (0, 1, 3) e
G = A,B,C (0, 2, 4, 5, 6, 7) recorrendo a um único integrado 74x138 (descodifi-
cador de 3 para 8) e a:
a) 8 para 1;
b) 4 para 1.
I3 I2 I1 I0 S1 S0
1 x x x 1 1
0 1 x x 1 0
0 0 1 x 0 1
0 0 0 1 0 0
0 0 0 0 0 0
42 — Explique a utilidade das entradas ALT BIN, AEQBIN e AGT BIN do cir-
cuito 74x85 (comparador de 4 bits) quando este é usado em cadeia.
Flip-flops
a)
D Q
CLK
b)
J Q
CLK
K
29
Exercı́cios de Sistemas Digitais, v2.1 30
c)
D Q
CLK Q
A J Q J Q Y
B CLK CLK
K CLEAR K CLEAR
C
start
Máquinas de estados
a)
Z
D Q D Q
CLK Q CLK Q
CLK
b)
Q2
Q1
D Q D Q D Q
Q0
CLK Q CLK Q CLK Q
CLK
c)
Q1
Y
Q2
X D Q D Q D Q Q3
CLK
d)
X
Q1
J Q J Q Q2
CLK CLK
K Q K Q
CLK
e)
EN MAX
J Q J Q
CLK CLK
K Q K Q
CLK
f)
Y EN Q EN Q
Z
T Q T Q
CLK
D1 Q1 D2 Q2
D Q D Q
CLK Q CLK Q
Z
CLK
CLK
a)
AB
S 00 01 11 10 Z
INIT A0 A0 A1 A1 0
A0 OK0 OK0 A1 A1 0
A1 A0 A0 OK1 OK1 0
OK0 OK0 OK0 OK1 A1 1
OK1 A0 OK0 OK1 OK1 1
S∗
b)
XY
S 00 01 11 10 Z
S0 S0 S1 S2 S1 1
S1 S1 S2 S3 S2 0
S2 S2 S3 S0 S3 0
S3 S3 S0 S1 S0 0
S∗
c)
X
S 0 1
A B, 01 A, 00
B B, 00 C, 01
C B, 00 D, 01
D E, 01 A, 00
E B, 00 F, 01
F B, 00 G, 01
G E, 00 H, 01
H B, 11 A, 00
S∗, Z1 Z2
X
S 0 1 Z
A B D 0
B C B 0
C B A 1
D B C 0
S∗
X=0 X=1
000 000
AB=00
-
Z=0
AB=01,10
AB=01,10
AB=11
AB=00
AB=00 AB=11
- AB=11 -!
Z=0 Z=1
AB=01,10
9 — [Teste de 07-07-1995]
X
S 0 1 Z
A A C 0
B A B 0
C B A 1
S∗
Z Y X Sequência10
0 0 0 0
0 0 1 1
0 1 1 3
1 0 0 4
1 1 0 6
1 1 1 7
0 0 0 0
.. .. .. ..
. . . .
12 — Implemente um circuito com duas entradas e uma saı́da, que detecte sequên-
cias de 3 ou mais bits iguais nas duas entradas. Na tabela seguinte mostra-se
um exemplo do que se pretende.
A 0 1 0 0 0 1 1 1 0 0 1 1 0 ···
B 0 0 1 1 1 0 1 1 0 0 1 0 1 ···
S 0 0 0 0 0 0 0 0 1 1 1 0 0 ···
a) Flip-flops do tipo D.
b) Flip-flops do tipo J-K.
MUX 4:1
W I0
X I1
O OUT
Y I2
Z I3
A B
N1
Máquina
de
N0 estados
CLK
O1 O2 O3 O4
S1 S2 S3 S4 S5
C T
M G
DESCE
CIMA ALARME
ROLHA
Visualizador
Saída de
m6 A
segurança Bóia
m5
m4 mi
m3
B
m2 Alarme
m1
Bomba
Sistema de de água
controlo
Saída de água
para utilização
Poço de
água
B
L
G
R
P
RP RG
Balança
Marcador Alarme
4
4 A
21 — [Teste de 17-06-1999] Deseja-se controlar o motor que faz abrir (SOBE) e fechar
(DESCE) a porta de uma garagem (ver figura). A porta, bastante ampla, tem
um sensor em cima, CIMA, que fica activo quando a porta está completamente
aberta, e um sensor em baixo, BAIXO, que fica activo quando a porta está
completamente fechada. Existe ainda um sensor de passagem, PASSA, que
fica activo enquanto um objecto está na linha do sensor. Finalmente, existe
o sensor de infravermelhos, IV, que fica activo quando o comando remoto da
porta é actuado para abrir a porta, seja no interior ou exterior da garagem. A
porta deve fechar-se automaticamente.
CIMA
SOBE
DESCE PASSA
mo
tor
IV
BAIXO
Contadores
74x163
CLK
CLR
LD
ENP
RCO
ENT
A QA
B QB
C QC
D QD
26 — Projecte um circuito que permita obter um sinal digital com uma frequência:
74x163
CLK
CLR
LD
SQR(n) n2
ENP
RCO
ENT 3
A QA
B QB n
C QC
D QD
VDD
%"N$!
CLK
CLR
LD
ENP RCO
ENT
A QA
B QB
C QC
D QD
C B A
VDD
VDD
74x163
Clock 74x283
CLK C0
CLR A0
LD A1
A2
ENP A3 S0
RCO S1
ENT
S2
QA B0 S3
A B1
B QB
QC B2
C B3 C4
D QD
QC QB QA
(Saídas)
31 — [Teste de 07-07-1995]
74x163
CLK
CLR
LD
ENP
RCO
ENT
A QA
B QB
C QC
D QD
S1
S2
S3 X
S4
S5
Vm
Parque de
Estacionamento da
FEUP Vd
Saída
SS SE
SoS SoE
Entrada
Vd Vm
Carrega
Desconta1
Início
Conta1
SE
Controlador
SS
Maior10
Igual0
Bloco de contagem
SoE SoS
ocupados (carros que ficaram do dia anterior) e introduz este valor no sistema.
Seguidamente, actua INICIO, as barreiras fecham e, enquanto o número de
vagas for superior a 10, a lâmpada V d permanece acesa e V m apagada. Se o
número de vagas for inferior ou igual a 10, mas diferente de 0, V d acende e
apaga sucessivamente com um perı́odo de dois segundos. Em ambos os casos,
se chega um carro para entrar, sobe a barreira, este entra, a barreira volta
a descer e o controlador desconta uma vaga. Se o número de vagas for 0, a
lâmpada V d apaga e V m acende, e a barreira não sobe quando um carro se
aproximar de SE para entrar. Em qualquer instante pode sair um carro: a
barreira sobe, o carro passa, a barreira volta então a descer e o controlador
Porta J1 J2
Ligar
Iniciar Alarme
T1
Controlador
T2 Pronto
T3
enquanto estiver aberta a porta ou cada uma das janelas. Quando se liga
o sistema, actuando o respectivo botão de pressão, o estado dos sensores é
verificado. Se a porta e ambas as janelas estiverem fechadas, o indicador
Pronto acende (P ronto = 1); caso contrário, o sistema aguarda nova ordem
VDD
74x194
CLK
CLR
S0
S1 QD
LIN QC
D QB
QA
C
B
A
RIN
VDD
74x194
CLK
CLR
S0
S1 QD
LIN QC
D QB
QA
C
B
A
RIN
VDD
%"N'"
CLK
CLR
S0
S1 QD
LIN QC
D QB
QA
C
B
A
RIN
38 — [Teste de 16-06-1997]
FIM