Departamento de Engenharia Electrotécnica

Sistemas Lógicos (MiEB+MiEF) – 2011/2012

Mestrado integrado em Engenharia Biomédica

Mestrado integrado em Engenharia Física
Disciplina de Sistemas Lógicos - 1º teste – 2/5/2012 – 17h00mn
Duração: 1h30mn Tolerância: 15mn Sem consulta

Importante: numere as folhas que entregar (ex. 1 de 4) e identifique-se em todas elas

Responda em folhas separadas aos vários grupos de questões

Q1 ( 2,5 + 2,5 + 2,5 valores )

a) Considere a função:
f ( A, B, C , D) = ∑ (4,7,12,14,15) + d (3,5,6,11) .
Obtenha uma expressão simplificada na forma de soma de produtos através de mapa de Karnaugh.
b) Recorrendo à utilização de multiplexers e lógica adicional se necessário, implemente a função referida
na alínea anterior. Pode utilizar qualquer tipo de multiplexer, sendo preferível a solução que utilize
menor número de portas (considerando que um MUX de N variáveis de selecção tem 2N+1 portas).
c) Recorrendo à utilização de descodificadores com ou sem entrada de habilitação (“enable”) e lógica
adicional se necessário, implemente a função referida na alínea a). Pode utilizar qualquer tipo de
descodificador, sendo preferível a solução que utilize menor número de portas (considerando que um
descodificador de N variáveis de entrada tem 2N portas).

Q2 ( 1,5 + 2,5 + 2,5 valores )

a) Utilizando tabela de verdade, conclua se a .b + c + c .d = a .b + c + d
b) Considere que representa através de quatro variáveis booleanas (XYWZ) a votação de quatro pessoas
de um comité (variável a 1 representa votação a favor, variável a 0 votação contra), em que X é o
presidente e tem privilégio de desempate. Apresente a tabela de verdade da função que seja ativada a
1 sempre que o resultado da votação seja favorável.
c) Considere que tem disponíveis comparadores de dois números, cada um com um bit, isto é, comparam
A com B e fornecem de três saídas: maior (A>B), igual (A=B), e menor (A<B). Com base nos
comparadores referidos e alguma lógica adicional que considere necessária, apresente e justifique um
diagrama de blocos que realize um comparador de dois números de três bits cada, recebendo como
entradas os dois numeros (X2X1X0 e Y2Y1Y0), e produzindo a saída X<Y.

Q3 ( 1,5 + 2,5 + 2 valores)

a) Considere representação de números em complemento para 2 com 8 bits. Qual o número decimal
representado por (10110011)2.
b) Considere que se pretende projectar um circuito somador completo, isto é, um circuito com três bits
de entrada A, B e Ti (sendo A e B os bits a somar e Ti o transporte de entrada) e dois bits S e To de
saída, em que S é a soma dos bits A, B e Ti, e To o transporte resultante. Apresente tabelas de
verdade e mapas de Karnaugh associados às duas saídas.
c) Utilizando blocos somador completo como os referidos na alínea anterior, apresente um diagrama de
blocos que permita realizar um somador de dois números X e Y de três bits cada (X2X1X0 e Y2Y1Y0).