Departamento de Engenharia Electrotécnica

Sistemas Lógicos (MiEB+MiEF) – 2008/2009

Mestrado integrado em Engenharia Biomédica

Mestrado integrado em Engenharia Física
Disciplina de Sistemas Lógicos - 1º teste – 13/5/2009 – 14h30mn
Duração: 1h30mn Tolerância: 10mn Sem consulta

Importante: numere as folhas que entregar (ex. 1 de 4) e identifique-se em todas elas

Responda em folhas separadas aos vários grupos de questões

Q1 ( 1,5 + 2 + 2 valores )
a) Converta para decimal e hexadecimal o número binário (100110,1101)2.
b) Justifique utilizando tabelas de verdade se b .c + c.d + b.d = c + b.d .
c) Apresente a expressão equivalente, bem como o circuito lógico utilizando só NORs de 2 entradas, que
implemente f (a, b) = a b + a b .

Q2 ( 3 + 3 + 2,5 valores )
a) Considere um sistema de alarme de roubo para um cofre, que recebe informação de quatro sensores:
- x, interruptor de activação; fornece valor 1 quando fechado;
- y, detector de presença do cofre; fornece valor 1 quando o cofre estiver no local;
- w, saída de dispositivo com relógio; fornece valor 1 quando está no horário de abertura do cofre,
entre as 8:00 e as 15:00;
- z, detector de porta de cofre aberta; fornece valor 1 quando está a porta está fechada.
Apresente a tabela de verdade do sistema de alarme de forma a apresentar saída 1 quando o cofre é
retirado do lugar e o interruptor de activação está fechado, ou quando a porta está aberta fora de horas, ou
quando a porta está aberta com o interruptor de activação aberto.
b) Considere a função:
f ( x, y, w, z ) = ∑ (0,1,2,3,4,5,9,11,15)
Obtenha uma expressão simplificada na forma de soma de produtos através de mapas de Karnaugh.
c) Implemente a função da alínea b), utilizando somente multiplexers com duas entradas de controlo e a
lógica discreta que considere necessária. Utilize o menor número de multiplexers na solução que
apresentar.

Q3 (3 + 3 valores)
a) Pretende-se construir um descodificador de cinco variáveis, tendo para isso disponível dois tipos de
descodificadores: um com duas variáveis de entrada e uma entrada de habilitação (“enable” ou “chip
select”), e outro com três variáveis de entrada e uma entrada de habilitação (“enable” ou “chip select”).
Apresente, justificadamente, o diagrama de blocos para um descodificador de cinco variáveis.

b) Considere que tem disponíveis comparadores de dois números de dois bits cada. Os comparadores
dispõem de três saídas: maior, igual, e menor. Com base nos comparadores referidos e alguma lógica
adicional que considere necessária, apresente e justifique um diagrama de blocos que realize um
comparador de dois números de quatro bits cada, recebendo como entradas os dois numeros (X3X2X1X0 e
Y3Y2Y1Y0), e produzindo três saídas X<Y, X=Y, X>Y.