Você está na página 1de 3

Curso de Graduação em Engenharia Eletrônica - Faculdade Gama - Universidade de Brasília

Disciplina: Teoria de Eletrônica Digital 2 - FGA 119491 (2019/1)


Professor: Daniel Mauricio Muñoz Arboleda
E-mail: damuz@unb.br

Aula de Exercícios de Preparação de Prova

1. Julgue os itens a seguir, justificando os falsos.

a. ( ) Contadores assíncronos também são conhecidos como contadores ripple.

b. ( ) A diferença entre um contador síncrono e um assíncrono é o número de estados na


sequência.

c. ( ) O módulo de um contador é o número de flip-flops.

d. ( ) O módulo total de três contadores módulo-10 ligados em cascata é 100.

e. ( ) A menor frequência de saída que pode ser obtida quando se liga um contador módulo
5, um contador módulo 8 e dois contadores módulo 10 em cascata, sendo que o clock
de entrada é de 10 MHz, é 10 kHz.

f. ( ) É possível deslocar um byte de dados serialmente em um registrador de


deslocamento com um pulso de clock.

g. ( ) Considere que a palavra 10110101 esta sendo carregada serialmente (sendo o bit
mais à direita carregado primeiro) em um registrador de saída paralela com estado
inicial igual a 11100100. Após dois ciclos de clock, o registrador irá conter a palavra
01011110.

h. ( ) Um contador Johnson de módulo 10 necessita de 10 flip-flops.

i. ( ) Considerando-se uma frequência de clock igual a 100 kHz, pode-se carregar


serialmente uma palavra de 8 bits em um registrador em 80 us.

j. ( ) Quando um registrador SISO de 8 bits é usado para causar um atraso de 24 us, a


frequência do clock deve ser 41,67 kHz.

2. FSMs
Projete, usando Moore e Mealy, uma FSM que detecta (saída Z = 1) ambas as sequências 110 e 101
na entrada A. Faça o diagrama de estados, a tabela de transição e de saída e encontre as equações de
excitação e de saída. Use Qn, Qn-1, … Q1, Q0 como variáveis de estado, sendo Q0 o bit menos
significativo, e a sequência de Gray na codificação de estados. Se possível, minimize os estados e
use a abordagem de custo mínimo, se necessário.
Curso de Graduação em Engenharia Eletrônica - Faculdade Gama - Universidade de Brasília
Disciplina: Teoria de Eletrônica Digital 2 - FGA 119491 (2019/1)
Professor: Daniel Mauricio Muñoz Arboleda
E-mail: damuz@unb.br

3. RTL
Use o método de projeto RTL para converter a máquina de estados de alto nível mostrada
na Figura abaixo em um bloco de controle e um bloco operacional. Esboce o bloco operacional, a
conexão entre os blocos operacional e de controle e o diagrama de estados da FSM.

4. FSM
Considerando o código mostrado na Figura abaixo, marque a alternativa correta:
A: Trata-se de uma descrição de uma máquina de Moore com dois processos, sendo um para estado
atual, com reset assíncrono, e outro para próximo estado e saída. B: Há mais de uma alternativa
correta. C: Se ocorrer a sequência 110101 na entrada, a saída Z será igual a 1 duas vezes. D: Trata-
se de uma FSM que detecta duas sequências distintas, com sobreposição.
Curso de Graduação em Engenharia Eletrônica - Faculdade Gama - Universidade de Brasília
Disciplina: Teoria de Eletrônica Digital 2 - FGA 119491 (2019/1)
Professor: Daniel Mauricio Muñoz Arboleda
E-mail: damuz@unb.br

5. Análise de FSMs (para casa)

O circuito mostrado na figura abaixo é de uma FSM.

Considerando Q1 como o bit mais significativo:


a) Encontre as equações de excitação;
b) Esboce a tabela de transição e de saída;
c) Esboce o diagrama de estados;
d) A máquina é de Mealy ou de Moore? Refaça o projeto usando o outro tipo.

6. FSM (para casa)


Tem-se um automóvel com fechadura digital com 3 botões (A, B e C). Para abrir a porta
do carro (Z = 1), é necessário informar a sequência C-B-A. Esboce o diagrama de estados e a tabela
de transição de uma FSM tipo Moore que implemente a situação descrita acima, considerando que,
ao término da sequência, a FSM volta para o estado inicial. Considere também que, após qualquer
erro, será emitido um sinal de erro (E = 1) e a sequência deverá ser reiniciada, sendo que dois erros
consecutivos fazem disparar um sinal de alarme (S = 1), que só é desativado com a sequência A-C.

7. FSM contador (para casa)


Usando flip-flops tipo D, projete um detector de sequências cuja saída Z será igual a 1 se a
sequência “11011” ocorrer na entrada A. Considere que o detector é do tipo overlap, ou seja, o
último bit de uma sequência pode ser considerado como o início de uma outra sequência.

a) Utilizando o modelo de Moore, esboce o diagrama de estados (1,0) e a tabela de transição (1,0), e
encontre as equações de excitação e de saída (1,0).

b) Refaça o projeto utilizando o modelo de Mealy (1,0)

Utilize as variáveis QnQn-1…Q0, sendo Q0 o bit menos significativo, para representar o estado
atual. Utilize também a codificação binária para representar os estados. Por fim, minimize os
estados sempre que possível.