Livro - Traduzido - Pag - 1-100

Controle Digital em Eletrônica de
Potência
Eu
Copyright © 2006 por Morgan & Claypool
Todos os direitos reservados. Nenhuma parte desta publicação pode ser reproduzida, armazenada num sistema de recuperação, ou transmitido em qualquer
forma ou por quaisquer meios electrónicos, mecânicos, fotocópia, gravação, ou qualquer outros, excepto por breves cotações em avaliações impressos, sem a
prévia do editor.
Controle Digital em Eletrônica de Potência
Simone Buso e Paolo Mattavelli
www.morganclaypool.com
ISBN-10: 1598291122 brochura

ISBN-13: 9781598291124 paperback
ISBN-10: 1598291130 ebook
ISBN-13: 9781598291131 ebook
DOI10.2200 / S00047ED1V01Y200609PEL002
Uma palestra na Morgan & Claypool Series Síntese

Palestras sobre POWER ELECTRONICS # 2
Palestra # 2
Editor da Série: Jerry Hudgins, da Universidade de Nebraska-Lincoln
Série ISSN: 1930-9525 impressão
Série ISSN: 1930-9533 eletrônico
Primeira edição
10 9 8 7 6 5 4 3 2 1
Impresso nos Estados Unidos da América

Controle Digital em Eletrônica de
Potência
Simone Buso
Departamento de Informação Engenharia Universidade
de Padova, Itália
PaoloMattavelli
Departamento de Elétrica, Mecânica e Universidade de
Administração de Engenharia de Udine, Itália
Palestras sobre POWER ELECTRONICS # 2
M
& C Morgan & Claypool Publishers
iii
iv
ABSTRATO
Este livro apresenta ao leitor, se um estudante de engenharia elétrica em eletrônica de potência ou um engenheiro
de design, alguns problemas de controle de conversor de energia típicos e suas soluções digitais básicos, com base
nas técnicas de controle digital mais difundidos. A apresentação está focada em aplicações diferentes da mesma
topologia de conversor de energia, o inversor fonte de tensão meia-ponte, considerados tanto na sua
implementação simples e trifásico. Esta é escolhido como o estudo de caso, porque, além de ser simples e bem
conhecida, permite a discussão de um espectro significativo das aplicações de controle digital mais frequentemente
encontradas em eletrônica de potência, pulsewidthmodulation fromdigital (DPWM) e espaço vectormodulation
(SVM), para o inversor corrente de saída e de controlo de voltagem. O livro pretende servir a dois propósitos: para
dar um básico,
PALAVRAS-CHAVE
controle digital em eletrônica de potência, a teoria Discrete tempo de controle, conversores de fonte de tensão de meia-ponte, conversores de
potência, eletrônica de potência

v
Conteúdo
1. Introdução: Aplicação de Controle Digital para alimentar os circuitos eletrônicos. . . . . . . . . . . .
1.1 Eletrônica de Potência modernos. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
1.2 Por Controle Digital. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

1,3 Trends and Perspectives. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
1.4 O que está neste livro. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2. O caso de teste: um inversor monofásico de tensão Fonte. . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.1 O inversor fonte de tensão. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

2.1.1 Componentes Fundamentais. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.1.2 obrigatórios Eletrônica adicionais: Condução de veículos e Sensing. . . . . . . . . . . . . . . . .
2.1.3 Princípio da Operação. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

2.1.4 Dead-Times. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.2 controle de baixo nível do Inversor Fonte de tensão: PWMModulation. . . . . . . . .

2.2.1 analógica PWM: a implementação Naturalmente amostrados. . . . . . . . . . . . . . . .
2.2.2 PWM Digital: a implementação uniformemente amostrados. . . . . . . . . . . . . . .
2.2.3 Atualização Single e Double Atualização PWMMode. . . . . . . . . . . . . . . . . . . . . .
2.2.4 Minimização de modulador Delay: a Motivação
para Multisampling. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.3 Controlo analógico abordagens. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.3.1 Linear Controle atual: PI Solution. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

2.3.2 não-linear de controlo de corrente: controlo de histerese. . . . . . . . . . . . . . . . . . . . . . .
3. Digital atual Controle Mode. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

3.1 Requisitos do Controlador Digital. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.1.1 Condicionamento de sinais e de amostragem. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.1.2 A sincronização entre a amostragem e PWM. . . . . . . . . . . . . . . . . . . . . . .

3.1.3 Quantização e ruído Aritmética. . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.2 digital básica corrente de controle implementações. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.2.1 O controlador proporcional integral: Visão geral. . . . . . . . . . . . . . . . . . . . . . .
3.2.2 simplificada Modelo Dinâmico de atrasos. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.2.3 O controlador proporcional integral: Estratégias Discretization. . . . . . . . .

3.2.4 Efeitos do atraso computação. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
VI Conteúdo
3.2.5 Derivação de um conversor de modelo de domínio dinâmico Discrete Time. . . . .

3.2.6 Minimização do Delay Computação. . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.2.7 O controlador preditivo. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4. Extensão para inversores trifásicos. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.1 A αβ Transformação. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.2 Space Vector Modulation. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.2.1 Controladores Space Vector Modulation baseia. . . . . . . . . . . . . . . . . . . . . . . . . .
4.3 O Quadro de Referência Rotating controlador de corrente. . . . . . . . . . . . . . . . . . . . . . . . . . .
4.3.1 Transformação de Park. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.3.2 Projeto de um quadro PI Rotating referência do controlador atual. . . . . . . . . .

4.3.3 uma implementação diferente do quadro PI Rotating referência do controlador atual. . . . . . . . . . . .
..................................
5. Controlo externo Loops. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5.1 Modelagem da Interno Corrente de Loop. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5.2 projeto de controladores de tensão. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5.2.1 Estratégias possíveis: grandes e estreitas Controladores de largura de banda. . . . . . . . . .
5.3 grandes controladores de largura de banda. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5.3.1 PI Controller. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5.3.2 O controlador preditivo. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5.4 controladores de largura de banda estreita. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5.4.1 O controlador de tensão repetitiva-base. . . . . . . . . . . . . . . . . . . . . . . . . . . . .

5.4.2 O filtro DFT Baseado Controlador de tensão. . . . . . . . . . . . . . . . . . . . . . . . . . . .
5.5 Outras Aplicações do atual VSI controlado. . . . . . . . . . . . . . . . . . . . . . . . . . . .
5.5.1 A Controlled retificador. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5.5.2 O Filtro Activo. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
6. Conclusões. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7. Sobre os autores . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
1
CAPÍTULO 1
Introdução: Aplicação de Controle

Digital para Electronic Power
Circuits
eletrônica de potência e teoria do sistema de tempo discreto foram estreitamente relacionados entre si desde o início. Esta afirmação
pode parecer surpreendente à primeira, mas, se pensarmos de fontes de alimentação chaveadas como estrutura variável periódica sistemas,
cujo estado é determinado pela sinais lógicos, a conexão imediatamente se torna mais clara. A prova disso também podem ser
encontradas na primeira, trabalhos técnicos fundamentais que tratam da análise e modelagem de largura modulada fontes de
alimentação de pulso ou conversores CC-CC de modo controlado corrente de pico: eles muitas vezes fornecem uma representação
matemática de ambos os conversores de comutação e do circuitos de controlo relacionados, assemelhando-se ou idênticos ao do dados
amostrados sistemas dinâmicos.
Esta contiguidade fundamental das duas áreas aparentemente distantes da engenharia é provavelmente o mais forte
motivação, mais básico para a quantidade considerável de pesquisas que, ao longo dos anos, tem-se dedicado à aplicação de
controle digital para circuitos eletrônicos de potência. A partir da idéia original, básico de implementação de controladores de
corrente ou tensão para comutação conversores usando processadores ou microcontroladores de sinal digital, o que representa a
fundação de todas as aplicações industriais atuais, o foco da pesquisa mudou-se para abordagens mais sofisticadas, onde o
desenho de costume integrados controladores digitais não é apresentado como uma curiosidade acadêmica, mas é bastante
percebido como um som, uma solução viável para a próxima geração de fontes de alimentação de alto desempenho.
Se considerarmos a aceleração na produção fi c cientifica relativa a estes temas nos anos mais recentes, podemos
facilmente antecipar, para um futuro não muito à frente, a criação de circuitos de processamento de energia, onde os dispositivos de
potência e lógica de controle podem ser construídas sobre a mesmo semicondutor fieira. Deste ponto de vista, a distância que vemos
hoje entre as ferramentas eo designmethodology de engenheiros de electrónica de potência e as de analógicas e / ou designers de
circuitos integrados digitais podem ser esperados para significativamente reduzir nos próximos anos.
2 DIGITALCONTROL INPOWERELECTRONICS
Temos de admitir que, neste cenário complexo, o propósito deste livro é muito simples. Nós apenas gostaria de introduzir o
leitor a problemas de controle básicas em circuitos eletrônicos de potência e para ilustrar as soluções digitais mais clássicas,
amplamente aplicados para esses problemas. Esperamos que este vai servir a dois propósitos: primeiro, para dar um conhecimento
básico, introdução das técnicas de controle digital aplicados a conversores de energia e, segundo, para aumentar o interesse pela
teoria de controle em tempo discreto, esperamos estimular novos desenvolvimentos em sua aplicação para conversores de energia .
1.1 MODERNPOWERELECTRONICS
eletrônica de potência clássicos pode ser considerado, sob vários pontos de vista, uma disciplina madura. A tecnologia e engenharia
de fontes de alimentação chaveadas componentes baseados discretos são hoje em dia totalmente desenvolvido áreas de aplicação da
indústria, onde não se esperava ver qualquer inovação excepcional, pelo menos no futuro próximo. Simetricamente, no presente
momento, os campos de pesquisa científica em matéria de topologias de conversores de potência e as respectivas convencional,
estratégias de controle analógico parecem ter sido completamente explorado.
Por outro lado, podemos identificar alguns muito promissores de pesquisa científica campos onde o futuro da eletrônica de
potência é provável de ser encontrado. Por exemplo, uma oportunidade considerável para a inovação pode ser esperado no campo de
dispositivos semicondutores bandgap grandes, em particular se tivermos em conta as tecnologias de semicondutores com base em
carboneto de silício, SiC, arsenieto de gálio, GaAs, e nitreto de gálio, GaN. Estes podem, no futuro próximo, revelar-se praticamente
utilizável não só para ultra-alta-frequência ampli fi cação de sinais de rádio, mas também para a conversão de energia, de abrir a porta a
de alta frequência (multi-MHz) e / ou de alta temperatura circuitos conversores de energia e, consequentemente, a um salto fi cativa
muito signi nas densidades de energia viável.
A corrida para densidades de energia cada vez mais elevados motiva pesquisa também em outras direções. Entre eles,
gostaríamos de mencionar três que, em nossa visão, vão desempenhar um papel fi cativa muito signi. A primeira é a integração
num único aparelho dos componentes passivos magnéticos e capacitivos, o que pode permitir a aplicação de um volume mínimo,
conversores quase monolítico,. A segunda está relacionada à análise e mitigação de interferência eletromagnética (EMI), que é
susceptível de se tornar fundamental para o projeto de compacto, de alta frequência, conversores, onde os problemas
autosusceptibility críticos pode ser esperado. O terceiro é o desenvolvimento de tecnologias e ferramentas de design que
permitem a integração de circuitos de controle e dispositivos de energia no mesmo chip semicondutor, de acordo com o
chamado energia inteligente conceito. Estas áreas de pesquisa representam bons exemplos do que, em nossa visão, podem ser
considerados modernos eletrônica de potência.
Deste ponto de vista, a aplicação de técnicas de controle digital para mudar as fontes de alimentação de modo pode desempenhar
um papel fi cativa muito signi. Na verdade, a integração das funções de controle complexos, tais como aqueles que são susceptíveis de ser
exigido pelas fontes de alimentação da próxima geração,

INTRODUÇÃO: DIGITALCONTROL APLICAÇÃO 3
é um problema que pode realisticamente ser combatida apenas com as poderosas ferramentas de projeto de controle digital.
1,2 WHYDIGITALCONTROL
A aplicação de técnicas de controle digitais para comutar o modo de fornecimento de energia tem sido sempre considerada muito
interessante, principalmente por causa de diversas vantagens A mostra controlador digitais, quando comparado com um análogo.
Certamente, o mais relevante é a possibilidade que oferece para a implementação de leis de controle sofisticados, tendo o
cuidado de não-linearidades, variações de parâmetros ou tolerâncias de construção por meio de auto-análise e estratégias de
ajuste automático, muito difícil ou impossível de aplicar analogicamente.
Outra vantagem muito importante é a flexibilidade inerente a qualquer controlador digital, que permite que o designer para
modificar a estratégia de controle, ou mesmo para reprogramá-lo totalmente, sem a necessidade de signi fi cativos modi fi cações
hardware. Também são muito importantes a maior tolerância para sinalizar ruído e a completa ausência de efeitos do envelhecimento ou
desvios térmicos.
Além disso, devemos considerar que, hoje em dia, uma grande variedade de dispositivos eletrônicos, de
eletrodomésticos para instrumentação industrial, exigem a presença de algum tipo de homem a interface de máquina (MMI).
Sua implementação é quase impossível sem ter algum tipo de microprocessador incorporado. A utilização do poder
computacional, que se torna, assim, disponível, também para tarefas mais baixos de controle de nível é quase inevitável.
Por estas razões, a aplicação de controladores digitais tem sido cada vez mais se espalhando e se tornou a única
solução eficaz para toda uma série de áreas industriais de produção de alimentação. Para dar um exemplo, de velocidade
regulável (ASD) e fontes de alimentação ininterrupta (breaks) são hoje em dia totalmente controlada por meios digitais.
A crescente disponibilidade de baixo custo e de alto desempenho, microcontroladores e processadores de sinais digitais
estimula a difusão de controladores digitais também em áreas onde o custo do circuito de controle é uma questão realmente crítica,
como o de fontes de alimentação para equipamentos portáteis, carregadores de bateria , soldadores eletrônicos e vários outros.
No entanto, um aumento significativo de aplicações de controle digital nesses mercados muito competitivos não é provável
que ocorra até que novos métodos de implementação, diferentes do microcontrolador tradicional ou aplicação unidade DSP, provar a
sua viabilidade. Deste ponto de vista, os esforços de investigação para aplicações de controle digital precisa estar focado no design
de circuitos integrados costume, mais do que em algorithmdesign e implementação. Questões como a minimização de área ocupada,
a escalabilidade, a minimização do consumo de energia e limite de contenção ciclo de desempenhar um papel fundamental. O
engenheiro de eletrônica de potência é, neste caso, profundamente envolvido na solução de problemas de projeto de circuitos
integrados digitais, um papel que vai ser cada vez mais comum no futuro.
1.3 TENDÊNCIAS ANDPERSPECTIVES

A partir da discussão acima, não será nenhuma surpresa se nós dizemos que nós consideramos a crescente difusão de controle digital
em eletrônica de potência praticamente imparável. As vantagens dos circuitos de controle digitais, como temos brevemente y descrito
na secção anterior, são tão evidente que, no final, todas as soluções de controlo integrados analógicos actualmente disponíveis vão ser
substituídos por novos, a incorporação de alguma forma de sinal digital núcleo de processamento. Na verdade, é imediato reconhecer
que as características de controle digital combinam perfeitamente com as necessidades do presente e futuro, ainda mais, e altamente
integrado, conversores de energia. O ponto é de apenas quanto tempo este processo vai demorar. Podemos tentar delinear o futuro
desenvolvimento de controladores digitais que distinguem as diferentes áreas de aplicação.
O meio-para aplicações de alta potência, como acionamentos elétricos, fontes de alimentação de teste, fontes de alimentação
ininterrupta, interfaces de fontes de energia renováveis, são susceptíveis de ser desenvolvidos de acordo com a mesma organização básica
hardware por um longo tempo para vir. A aplicação das unidades de microcontroladores ou processadores de sinais digitais nesta área é
provável que se mantenha muito intensa. A tendência da evolução provavelmente será representada pela crescente integração das funções de
nível superior, por exemplo, as relacionadas com os protocolos de comunicação para redes de área ou ônibus de campo locais, de homem para
interfaces de máquina, remotos capacidades de diagnóstico, que actualmente requerem a adoção de diferentes unidades de processamento de
sinal, com funções de controlo de baixo nível.
Quanto às aplicações de baixa potência estão em causa, como mencionamos na seção anterior, não podemos, neste
momento, descrever um mercado estabelecido para controladores digitais. No entanto, a aplicação de controle digital neste campo é
o objeto de uma investigação intensiva. Num futuro próximo, novas soluções de controle pode ser antecipado, que irá substituir
controladores analógicos com soluções digitais equivalentes, de uma forma que pode ser considerado quase transparente para o
usuário. Sucessivamente, a integração completa de poder e controle circuito é susceptível de determinar uma mudança radical na
forma como conversores de baixa potência são projetados.
1.4 O QUE É Inthis LIVRO

Como mencionado acima, na frente das perspectivas complexas e excitantes para a aplicação de controle digital para
conversores de energia, decidimos apontar este livro em dar ao leitor um conhecimento básico e introdutório de alguns
problemas típicos de controle conversor de energia e suas soluções digitais. Referindo-se à discussão acima, decidimos
dedicar a maior parte de nossa apresentação de temas que podem ser considerados o estado atual da arte para
aplicações industriais de fontes de alimentação controlados digitalmente.
O livro é consequentemente proposto aos estudantes de eletrônica de potência, ou designers, whowould gostaria de ter
uma visão geral das técnicas de controle digital mais difundidos. Não se destina a fornecer uma descrição exaustiva de todas as
possíveis soluções para qualquer problema considerado, nem

INTRODUÇÃO: DIGITALCONTROL APLICAÇÃO 5
para descrever os avanços de pesquisa mais recentes relacionadas com qualquer um deles. Essa escolha permitiu-nos a manter a
apresentação dos materiais selecionados relativamente ágeis e dar-lhe uma utilidade imediata, prático.
Assim, o que o leitor deve saber para aproveitar ao máximo dos conteúdos que são apresentados aqui é relativamente
pouco: um conhecimento básico de alguns circuitos eletrônicos de potência (inversores essencialmente meia ponte e ponte completa
fonte de tensão) e as ferramentas matemáticas fundamentais que são comumente empregado inmodeling sistema dinâmico tempo
anddiscrete contínua (Laplace transformar e transformada Z, para começar) será perfeitamente fazer.
Como o leitor vai perceber, se ele ou ela vai ter a paciência para nos seguir, o livro é concebido para explicar os
diferentes conceitos, essencialmente por meio de exemplos. Para limitar o risco de ser confuso, propondo várias topologias
diferentes, decidimos levar em conta um único caso de teste, relativamente simples e desenvolver a sua análise ao longo de
todo o texto. Fazendo isso, o conteúdo que incluímos nos permitiu apresentar, organicamente e sem muitas mudanças de
contexto, uma quantidade significativa de técnicas de controle e detalhes de implementação relacionados.
Em resumo, o livro é organizado da seguinte forma. Capítulo 2 descreve o caso considerado teste, um inversor de fonte de tensão, e o problema
de controlo em primeiro lugar, isto é, a execução de um ciclo de controlo de corrente, que discute no primeiro colocar o seu análogo, isto é, o tempo
contínua, soluções. Capítulo 3 é dedicado a soluções de controle digital para o mesmo problema: no início, apresentamos relativamente simples, ou seja, a
discretização de controladores de tempo contínuo. Nos seguintes, outras soluções totalmente digitais, como aqueles com base no feedback do estado
tempo discreto e alocação de pólos, são apresentados. Capítulo 4 é dedicado à extensão para sistemas trifásicos das soluções apresentadas para o
inversor de fase única. Neste capítulo discutimos modulação de espaço vectorial (SVM) e rotativas controladores de corrente de referência de quadro,
como aqueles baseados em transformação de Park. Finalmente, Capítulo 5 apresenta a implementação de circuitos de controlo externos, enrolada em
torno do controlador de corrente, o que é normalmente conhecido como um controlador de organização multiloop. A concepção de um controlador de
tensão de saída, como é necessário em fontes de alimentação ininterrupta, é considerado em primeiro lugar. Ambas as grandes estratégias de controle de
largura de banda e os largura de banda estreita, com base no conceito de controle repetitivo, são analisados. Depois disso, e em conclusão, dois outros
exemplos significativas de controlo do conversor multiloop, que pode achar em controladas ers recti fi e lters poder fi activas, são considerados e
brevemente discutido y. A concepção de um controlador de tensão de saída, como é necessário em fontes de alimentação ininterrupta, é considerado em
primeiro lugar. Ambas as grandes estratégias de controle de largura de banda e os largura de banda estreita, com base no conceito de controle repetitivo,
são analisados. Depois disso, e em conclusão, dois outros exemplos significativas de controlo do conversor multiloop, que pode achar em controladas ers
recti fi e lters poder fi activas, são considerados e brevemente discutido y. A concepção de um controlador de tensão de saída, como é necessário em
fontes de alimentação ininterrupta, é considerado em primeiro lugar. Ambas as grandes estratégias de controle de largura de banda e os largura de banda estreita, com base no conceito de controle repetitivo, sã
6
7
CAPÍTULO 2
O caso de teste: a Monofásico

Inversor fonte de tensão
O objetivo deste capítulo é apresentar o caso de teste que vai ser lidar com nas seguintes seções. Como mencionado na
introdução, que seria extremamente difícil para descrever as inúmeras aplicações de controle digital para trocar fontes de
alimentação modo, uma vez que este é atualmente empregada em grande variedade de casos. Para não confundir o leitor com
um enigma de várias topologias de circuitos diferentes e controladores relacionados, o que pretendemos fazer é considerar
apenas um único, exemplo de aplicação simples, onde os conceitos básicos das estratégias de controle digital mais comumente
empregadas podem ser efetivamente explicado . Claro, os conceitos que vão ilustrar, referindo-se ao nosso caso de teste, podem
encontrar uma aplicação bem sucedida também para outras topologias de conversor.
O conteúdo deste capítulo é composta, no lugar em primeiro lugar, por uma introdução, mas bastante completo,
descrição do conversor de energia que iremos discutir ao longo deste livro, ou seja, o inversor fonte de tensão meia-ponte. Em
segundo lugar, os princípios da sua estratégia de controlo de baixo nível mais comummente adoptado, nomeadamente a
modulação de largura de impulso (PWM), será explicada, em primeiro no domínio de tempo contínua, e em seguida, no domínio
do tempo discreto. As questões relacionadas com a modelagem de controle PWM são fundamentais para a correta formulação
de uma fonte de alimentação de modo de comutação (SMPS) digital ou ainda analógico, problema de controle, de modo que
esta parte do capítulo pode ser considerado essencial para a compreensão de tudo o que se segue. A parte fi nal do capítulo
em vez disso é dedicado a um resumo das estratégias de controlo analógico mais convencionais,
2.1 THEVOLTAGE INVERTER FONTE

O teste considera-se mostrado inFig. 2.1. Como pode ser visto, o conversor de energia wewant a ter em consideração é um
inversor de fonte de tensão monofásica (VSI). O VSI tem uma estrutura topológica convencional, que é conhecido como uma meia
bridge.We vai agora analisar a organização do conversor de energia em algum detalhe.

S1
G1
+ V DC D1
-
E1
ES eu S
C O
+ RS
Eu O
+ V DC G2
D2
-
S2
E2
FIGURA 2.1: Half-ponte do inversor fonte de tensão.
2.1.1 Componentes Fundamentais

As fontes de tensão ideais V DC na entrada são, na prática, aproximadamente implementado bymeans de condensadores de tamanho
adequado, alimentados por uma fonte de energia primária. Eles são normalmente grande o suficiente para armazenar uma quantidade
considerável de energia e sua finalidade é para entregá-lo à carga, rápido o suficiente para não causar a circulação das correntes de alta
frequência substanciais através da fonte primária. Este, por sua vez, pode ser representado por qualquer fonte de tensão real, cc, a partir de
pilhas de linha-alimentados ers fi retos, dependendo da aplicação particular. No entanto, para nossa discussão, modelando a fonte de
energia como uma fonte de tensão ideal não representa qualquer limitação.
Os interruptores são representados pelo símbolo IGBT convencional, mas é possível fi implementações nd com
muito diferentes tecnologias de comutação, tais como, por exemplo, poder MOSFETs ou, para aplicação de energia muito
elevado, tiristores. Como pode ser visto, cada switch é paralelo a um free-wheeling diodo, cujo objetivo é fazer com que o
bidirecional switch, pelo menos tanto como o ow fl atual está em causa. Esta propriedade interessante torna a VSI da Fig.
2.1 um conversor de quatro quadrantes, com a capacidade de ambos entregando e absorvendo energia.
Mais uma vez, a fim de simplificar o tratamento dos nossos problemas de controle e sem qualquer perda de generalidade,
vamos supor que o interruptor mais diodo casal se comporta como um interruptor ideal, ou seja, aquele cuja tensão é zero no
estado “ligado” e cuja corrente é zero no estado “off”. Além disso, vamos supor que a mudança do estado “ligado” ao versa estado
“desligado” e vice ocorre em uma quantidade nula de tempo.
No nosso exemplo simples, a carga vai ser descrito como a ligação em série de uma resistência R S,
um indutor eu S, e uma fonte de tensão E S, que pode ser tanto dc ou ac.We vai aprender a controlar a corrente através da carga
utilizando várias estratégias diferentes. Vale a pena mencionar que, com esta estrutura em particular, o modelo de carga é capaz
de representar várias aplicações diferentes da VSI, incluindo accionamentos eléctricos, fontes de corrente controlados por
tensão, e controlados ers recti fi.

THETESTCASE: A SINGLE-PHASEVOLTAGE FONTE INVERTER 9
O papel e significado das diferentes componentes, em particular da tensão E S, será diferente em cada caso, mas a
estrutura será exatamente o mesmo.
2.1.2 obrigatórios Eletrônica adicionais: Condução e Sensing

Vários componentes são necessários para permitir o bom funcionamento do VSI que não foram descritos na seção
anterior. Em primeiro lugar, os interruptores têm de ser impulsionado por um circuito de controlo adequado,
permitindo a comutação controlada do dispositivo a partir do “on” para o estado “desligado” e vice-versa.
Dependendo da tecnologia chave particular, o circuito de condução terão diferentes implementações. Por exemplo,
no caso de MOSFET ou IGBT muda a acção de condução consiste no carregamento e descarregamento da
capacitância de entrada do dispositivo, que é, de facto, um funcionamento consumir. Para cuidar disso, drivers
adequados devem ser aprovadas, cuja entrada é representado pelos sinais lógicos que determinam o estado
desejado do interruptor e de saída é o sinal de potência necessária para trazer a chave para esse estado. 1
e e 1 na Fig. 2.1). Controlando a corrente entre os terminais e, em simultâneo, que entre os mesmos terminais do comutador de
baixo do lado (L 2 e e 2 na Fig. 2.1) requer a adopção de circuitos de condução isoladas ou a geração de fontes de energia
flutuantes, por exemplo, com base em condensadores de bootstrap.
Não vamos discutir mais o funcionamento destes circuitos e simplesmente assumir que o estado lógico do sinal de
controle é instantaneamente transformado em um estado chave adequada. Uma exceção a essa será a discussão de
mortos-tempos, apresentado a seguir. Claro, o leitor interessado pode achar mais detalhes sobre state-of-the-art motoristas
interruptor em manuais técnicos ou de folhas de dados, facilmente disponíveis na world wide web, como por exemplo [1].
Além de motoristas, a operação controlada do conversor requer themeasurements de várias variáveis elétricas.
Tipicamente, a tensão de entrada do circuito de inversor, V DC, a sua corrente de saída, ou seja, a corrente fl devido através da
carga, Eu O, e, às vezes, a tensão E S são medidos e usado no circuito de controlo. A aquisição desses sinais requer circuitos de
condicionamento de sinal adequados, análogo em natureza, que podem variar de divisores de tensão simples resistiva e / ou
derivações de corrente, possivelmente combinados com filtros a passivas, as soluções para mais sofisticadas, por exemplo, as
que empregam operacionais amplificadores, para implementar activa fi ltros e dimensionamento de sinal, ou sensores Hall, para
medir correntes sem interferir com o circuito de potência.
Em nossa discussão, vamos simplesmente assumir que os sinais de controle necessários são processados por circuitos de
condicionamento adequado que, em geral, serão aplicadas algumas dimensionamento e fi ltragem para cada variável elétrica. A resposta
destes fi ltros de aquisição e os fatores de escala implícitas por sensores e circuitos de condicionamento de frequência serão
devidamente tidos em conta no exemplo de projeto de controladores vamos apresentar nos capítulos seguintes.
2.1.3 Modo de Operação

O princípio de operação do inversor de meia ponte da Fig. 2.1 é o seguinte. Fechando o interruptor do lado de alta S 1
impõe uma voltagem através da carga (isto é, V OC na figura) igual
+ V DC. Em contraste, o fecho do lado de baixo alternar S 2 impõe uma tensão - V DC através da carga. Se um circuito de
controlo adequado regula a média tensão da carga (ver Secção 2.1.4 para uma rigorosa definição de tensão média de carga)
entre esses dois extremos, é claramente possível fazer a variável de estado Eu O seguir qualquer trajectória desejada, desde
que isso seja consistente com as limitações físicas impostas pela topologia. A principal limitação é óbvio: a tensão através
da carga não pode exceder ± V DC. Outras limitações podem ser vistas, dando apenas um pouco olhar mais atento ao circuito.
Considerando-se, como um exemplo, o caso particular onde E S e R S são ambos iguais a zero, a corrente Eu O vai ser limitada
nas suas variações, de acordo com a seguinte equação:
| |
| d Eu O |
| |
| d t | ≤ V DC
eu S
. (2,1)
Na prática, o valor absoluto corrente máxima será limitada, bem como, principalmente por causa da capacidade de
manipulação de corrente limitada dos dispositivos activos. Esta limitação, diferentes dos anteriores, não é inerente ao circuito para
pology e terá de ser aplicada por um controlador de corrente, a fim de evitar danos acidentais para os interruptores, por
exemplo, no caso de um curto-circuito na carga. O que deve estar claro agora é que qualquer controlador de tentar impor
tensões, correntes, ou as taxas atuais de mudança para além dos limites acima descritos não será bem sucedido: o limite
violação resultará apenas no que é chamado saturação inversor. Vale a pena acrescentar que, em nossa discussão a seguir,
vamos considerar modelos lineares da VSI, capazes de descrever seu comportamento dinâmico em uma aproximação de
pequenos sinais. Eventos como a saturação do inversor, típico de operação de grande conversor de sinal, não será
corretamente modelado. A fim de esclarecer melhor estes conceitos, a derivação de um modelo linear de sinal fraco para o
inversor VSI da Fig. 2.1 é apresentado na Além 1.
No caso mais geral, o controlador de VSI é organizada hierarquicamente. No nível mais baixo um controlador determina o
estado de cada um dos dois interruptores, e ao fazê-lo, a tensão média de carga. Este nível é chamado de modulador nível. A
estratégia de acordo com a qual o estado dos interruptores é alterada ao longo do tempo é chamado a lei modulação. A entrada para o
modulador é o ponto de referência para a tensão de carga média, normalmente fornecida por um circuito de regulação de nível
superior. Um controlo directo da tensão de carga média, também é possível: neste caso, a VSI é dito para operar sob condições de
ciclo aberto. No entanto, este não é um modo comumente adotado de operação, uma vez que nenhum controle da corrente de carga é
fornecido.
Devido a que, na grande maioria dos casos, um controlador de corrente pode ser encontrado imediatamente acima do nível
do modulador. Este é responsável por fornecer o ponto de ajuste para o modulador.

Da mesma forma, o ponto de ajuste do controlador de corrente pode ser fornecida por um outro circuito de controlo externo ou directamente
pelo utilizador. Neste último caso, a VSI é dito para operar em modo atual, o que significa que o circuito de controlo se transformou uma
topologia de fonte de tensão a uma fonte de corrente controlada. Nós vamos lidar com novas malhas de controle externos em um dos capítulos
seguintes; por agora, vamos concentrar-nos sobre os níveis atuais de controle modulador e.
Na verdade, themainpurpose deste capítulo é exatamente a explainhowthese níveis controlador twobasic estão organizados e
como os reguladores de corrente pode ser projetado corretamente.
2.1.4 Morto-Times
Antes de passarmos para descrever o nível modulador um fi nal observação é necessário para completar a explicação da operação VSI.
A questão que quero abordar aqui é conhecido como o comutação de tempo morto. É evidente a partir da Fig. 2.1 que em nenhuma
condição a realização simultânea de ambos os interruptores deve ser permitido. Este seria, de facto resultar num curto-circuito entre as
fontes de tensão de entrada, que conduz a uma circulação de corrente não controlada através dos interruptores e, muito provavelmente,
para o inversor danos fatais. Qualquer modulador, qualquer que seja a sua implementação e lei de modulação, devem ser protegidos
contra este evento. Na hipótese interruptor de Secção 2.1.1 ideal, a ocorrência da condução de interruptores de interligação pode ser
facilmente evitada, impondo, sob quaisquer circunstâncias, os sinais de porta logicamente complementares aos dois interruptores.
Infelizmente, em casos da vida real, isso não é uma condição fi ciente suf para evitar a condução cruz. Deve ser conhecido a partir do
conhecimento básico Power Electronics que comutações verdadeira transição requerem uma quantidade finita de tempo e que o tempo
de comutação é uma função complexa de várias variáveis, tais como comutação de tensão e corrente, a corrente de accionamento de
porta, temperatura, e assim por diante. É, portanto, impossível de contar com sinais de portas lógicas complementares para proteger o
inversor. Uma protecção eficaz contra a condução de interruptores de interligação é implementado através da introdução de comutação
mortas vezes, isto é, atrasos adequados antes de o interruptor de ligar-no sinal é aplicada à porta.
O efeito de mortos vezes é mostrado na Fig. 2.2, em que a hipótese de uma corrente positiva
Eu O é fluindo através da carga. A figura assume que um período de observação pode ser definida, cuja duração é T S, onde
alterna S 1 e S 2 são destinadas a ser por vezes t EM 1 e t ON2,
respectivamente, e em que a corrente de carga é assumido ser constante (ou seja, o tempo de carregamento constante
eu S / R S Assume-se que seja muito mais longo do que o período de observação T S). A existência de tais garantias um período de
observação que a definição de da tensão de carga média está bem colocada. Pelo que simplesmente significa a média ponderada ao
longo do tempo da tensão de carga instantânea no período de observação.
Para evitar a condução transversal do modulador atrasa S 1 ligar por um tempo t morto, aplicação do
V GE1 e V GE2 sinais de comando dos detectores. A duração t morto é longo o suficiente para permitir que o turn-off segura do interruptor S 2 antes
de interruptor S 1 é comandado para ligar, considerando atrasos de propagação através do circuito de condução, interruptor inerentes
atrasos turn-off, e safetymargins adequadas.

t morto
*
V 1GE
TS t
*
V 2GE t EM 1
TS t
t ON2
V GE1
t
Logic gate signals
TS
V GE2
TS t
V OC + V DC
Applied gate signals
TS t
- V DC
Figura 2.2: Mortos-times efeito: quando uma corrente positiva Eu O fluxos através da carga, o real no tempo para o interruptor S 1 é mais
curto do que o pretendido. Por conseguinte, a tensão média em toda a carga é diferente do desejado.
Load voltage
No momento da escrita (2006), a duração tipicamente necessário tempo morto para 600 V, 40 A IGBTs estava bem abaixo
de 1 μ s. Claro, a duração beco sem tempo necessário é uma função direta da potência switch.
Considerando Fig. 2.2, é importante notar que o efeito da aplicação de tempo morto é a criação de um intervalo
de tempo em que ambos os interruptores estão no estado desligado e a corrente de carga flui através dos diodos de
roda livre. Por causa disso, a diferença é produzido entre a duração desejada do comutador S 1 no tempo e o real, que se
transforma em um erro na tensão da carga. É também importante notar que a comutação oposto, ou seja, onde S 1 é
desligado e S 2 está ligado, não determina qualquer erro de tensão. No entanto, devemos salientar que, se a polaridade
da corrente de carga foram invertidos, o tempo morto carga induzida erro de tensão que aconteceria exatamente durante
esta comutação.
A discussão acima revela que, por causa de mortos-tempos, não importa o que a implementação modulador
é, um erro na tensão de carga sempre serão gerados. Esse erro V OC,
cuja entidade é uma função direta da duração do tempo morto e polaridade cuja depende do
carregar sinal atual de acordo com a relação
t morto
V OC = - 2 V DC placa( Eu O), (2.2)
TS
terá que ser compensado pelo controlador atual. Se não o fizer sowill inevitavelmente determinar um erro de rastreamento sobre a
trajetória da corrente de carga tem de seguir (ou seja, waveformdistortion atual). Mais tarde veremos como alguns controladores
atuais são inerentemente imunes ao tempo morto distorção induzida, enquanto outros não são.
Não podemos acabar com essa discussão de mortos vezes sem acrescentar que, motivado pelas considerações
acima, vários estudos foram apresentados que tratam da sua compensação.
Ambos fora-de-linha, ou de alimentação para a frente, as técnicas e meios de circuito fechado têm sido propostos para mitigar o
problema. O leitor interessado pode fi nd discussões muito detalhado desses temas nos trabalhos técnicos, como, por exemplo,
[2] e [3].
2.2 LOW-LEVELCONTROLOFTHEVOLTAGE FONTE INVERTER: PWMMODULATION
A definição de uma lei de modulação adequado representa o primeiro passo para qualquer desenho de controlo do conversor. Várias
técnicas de modulação foram desenvolvidos para as fontes de alimentação de modo de interruptor de: a de maior sucesso, para o caso
VSI, é sem dúvida, a modulação de largura de impulso (PWM). Comparado a outras abordagens, tais como densitymodulation pulso ou
frequencymodulation pulso, thePWMoffers signi fi cativas vantagens, por exemplo em termos de facilidade de aplicação, o funcionamento
do inversor de frequência constante, a desmodulação imediata por meio de simples passa-baixa fi lters. A implementação analógica de
PWM, também conhecido como naturalmente amostrado PWM, é de facto extremamente fácil, requerendo, em princípio, apenas a geração
de um transportador adequado (tipicamente uma forma de onda triangular ou em dente de serra) e o uso de um comparador analógico.
Um circuito PWM simples é mostrada na Fig. 2.3.
2.2.1 analógica PWM: a implementação Naturalmente amostrados

Considerando o circuito e que foi explicado na Seção 2.1, é fácil ver que, como resultado do comparador analógico e
operação de circuitos de condução, uma tensão de onda quadrada V OC vai ser aplicada à carga, com frequência constante
f S = 1 / T S, T S sendo o período do sinal de portadora c (t), e variável dever-ciclo d. Isto é implicitamente definida, de novo a
partir da Fig. 2.3, como a razão entre o tempo de duração do + V DC período de aplicação de voltagem e a duração de todo
o período de modulação, T S. Finalmente, a Fig. 2.3 permite-nos ver a relação entre o ciclo de trabalho e o valor médio
(durante o período de modulação) da tensão de carga, a qual é calculada na Além 1.
*
c (t), m (t) V GE1 ( t)
c (t)
c PK
m (t)
m (t)
+
V MO ( t)
c (t) - *
t V GE2 ( t)
TS
*
C OMPARATOR
V GE1 ( t)
D RIO
t
*
V GE2 ( t)
dT S t
V OC ( t)
+ V DC
t
- V DC
FIGURA 2.3: implementação analógica de um modulador PWM. O comparador analógico determina o estado dos interruptores através da
comparação do sinal de portadora c (t) e o sinal de modulação m (t). A figura mostra o estado lógico de cada interruptor e a tensão inversor
resultante. Sem tempo morto é considerado.
Agora, é interessante relacionar explicitamente o sinal m (t) para a dever-ciclo PWM resultante. Cálculos simples
mostram que, em cada período de modulação, onde uma constante m Assume-se, a seguinte equação contém:
m
= c PK ⇔ d=m . (2,3)
dT S TS c pk
Se agora presumir que o sinal de modulação muda lentamente ao longo do tempo, com respeito ao sinal portador, isto é,
o limite superior do m (t) largura de banda é bem inferior a 1 / T S, ainda podemos considerar o resultado (2,3) correta. Isto significa
que, na hipótese de uma largura de banda limitada
m (t), a informação transportada por este sinal é transferido pelo PWMprocess para o ciclo de trabalho, o que irá alterar-se
lentamente ao longo do tempo após a m (t) evolução. O ciclo de trabalho, por sua vez, é transferido para a forma de onda da
tensão de carga pelo conversor de energia. As variações lentas do valor médio da tensão de carga será, portanto, copiar os do
sinal m (t).
A discussão simplificada acima pode ser substituída por uma abordagem mais matematicamente som, que um leitor
interessado pode achar em livros de texto de electrónica de potência, tais como a [4], [5] e [6]. No entanto, esta abordagem seria
basicamente mostram que o conteúdo de frequência, isto é, do espectro, do sinal de modulação m (t) é deslocada ao longo frequência
pelo PWMprocess, e é replicado em torno de todos os múltiplos inteiros da frequência de portadora. Isto implica que, enquanto o
espectro do sinal m (t) tem uma largura de banda limitada com um limite superior bem abaixo da frequência de portadora,
desmodulação do sinal, ou seja, a reconstrução do sinal m (t) espectro do sinal V OC ( t),

com associado poder ampli fi cação, pode ser facilmente conseguida por passa-baixo fi ltragem V OC ( t). No caso de conversores de
energia, como a que estamos considerando aqui, a low-pass fi ltro é realmente representado pela própria carga.
Referindo de novo a Fig. 2.1 e para além 1, é possível ver que a função de transferência entre a voltagem do inversor V
OC e corrente de carga Eu O de fato apresenta um passa-baixa frequência de resposta fi ltro unipolar. O poste é localizado a
uma frequência angular que é igual à razão entre a resistência de carga R S e a indutância de carga eu S. Por causa disso,
podemos supor que, se a carga constante de tempo, L S / R S, é projetado tobemuchhigher que themodulationperiod T S, a corrente
de carga Eu O média no período de modulação vai seguir precisamente a trajetória determinada pelo sinal m (t). Esta é a
situação descrita na Fig. 2.4. Vale a pena notar que, embora a corrente média é adequadamente sinusoidal, a forma de onda
de corrente instantânea é caracterizada por um ruído de comutação residual, o actual ondulação. Este é um efeito secundário
determinada pelo não-ideal fi ltragem de harmónicas de modulação de alta ordem, dado pela carga características
passa-baixo.
Além 1. VSI Estado SpaceModel
TheVSI representado inFig. 2.1 pode ser descrita no espaço de estado pelas seguintes equações:
{˙
x = Ax + Bu y = Cx
+ Du, (A1.1)
Onde x = [I O] é o vector de estado, u = [V OC, E S] T é o vector de entrada, e y = [I O] é a variável de saída. Neste caso muito simples, os
vetores de estado e de saída tem tamanho unidade, mas, no caso geral, tamanhos mais elevadas podem ser necessárias para
modelar corretamente o conversor e sua carga. rendimentos de controlo de circuito directo
A = [ - R S / eu S], B = [ 1 / eu S, - 1 / eu S], C = [ 1], D = [ 0, 0]. (A1.2)
Com base neste modelo e usando transformação de Laplace, a função de transferência entre a voltagem do inversor V OC e a
corrente de saída Eu O, G Eu O V OC pode ser encontrado para ser
11+s
G Eu O V OC ( s) C = · ( si - A) - 1 · B 11 = 1 · . (A1.3)
RS GS
RS
A função de transferência (A1.3) refere-se as variações da tensão de inversor V OC para as consequentes variações da
corrente de saída Eu O. A relação foi DERIV ed sob nenhuma hipótese restritiva, o que significa que tem uma validade geral.
Em particular, (A1.3) pode b e utilizado para relacionar as variações da média valores de V OC e Eu O, onde por médio de
qualquer dada variável v nós

significa a quantidade seguinte:

∫ t + Ts
v (t) = 1 v ( τ) d τ, (A1.4)
TS t
Onde T S é a nossa observação e intervalo médio. No caso particular de PWMcontrol, a de definição (A1.4) está bem
colocada uma vez que o perdo de medio T S é tomado igual ao período de modulação.
Considerando agora a variável de entrada V OC, podemos imediatamente calcular o seu valor médio em função do
ciclo de trabalho PWM. Este acaba por ser igual a
∫ t + Ts
V OC ( t) = 1 V OC ( τ) d τ
Ts t
=1 ( T S · V DC · d (t) - V DC ( 1 - d (t)) · T S) = V DC ( 2 d (t) - 1), (A1.5)

TS
Onde d (t) é o ciclo de trabalho , conforme definido na Seção 2.2. Agora podemos facilmente calcular a relação entre variações
do ciclo de trabalho d e variação de V OC. Perturbação de (A1.5) os rendimentos
∂ V OC
(A1.6)
∂ d = 2 V DC,
Onde V DC é assumido ser constante. Na hipótese de haver pequenas perturbações em torno de um dado ponto de operação, a
função de transferência entre o ciclo de funcionamento e corrente de carga pode ser obtida substituindo a (A1.6) para (A1.3). Nós
achar
Eu O ~ 11+s
L (s) = ~ · , (A1.7)
d (s) = 2 V DCR S GS
RS
Onde Eu O e ~ d representam pequenas perturbações das variáveis Eu O e d em torno de qualquer um seleccionado
ponto de operação. O resultado (A1.7) pode ser-nos ed no desig n de atual reguladores.
Em geral, vamos ver como a remoção de tal ruído de comutação de sinais de controle, que é essencial para o bom
funcionamento de qualquer controlador digital, é bastante fácil de alcançar, mesmo sem usar mais low-pass fi ltros na malha
de controle.
Nas seções a seguir, veremos como um controlador de corrente pode ser concebido. O objetivo do controlador de
corrente será para gerar automaticamente o sinal m (t) com base na trajectória da corrente de carga desejada, que será
designado como o referência atual sinal.
Antes de passarmos para PWM digital e projeto de controle atual, há uma questão nal fi a considerar, relacionada
com a resposta dinâmica do PWMmodulator [7-11]. Considerando o circuito da Fig. 2.3., É possível ver que uma alteração
repentina na amplitude do sinal de modulação sempre
V OC ( t) V OC ( t)
E S ( t) t
Eu O ( t)
t
Eu O ( t)
FIGURA 2.4: Exemplo de aplicação de PWM a VSI da Fig. 2.1. A tensão de carga instantânea
V OC ( t) é desmodulada pela low-pass ação fi ltro da carga do inversor. A corrente de carga resultante Eu O ( t)
tem um valor médio, Eu O ( t), cuja forma de onda é determinado pelo valor médio da tensão instantânea
V OC ( t) ( e pela tensão de carga E S, aqui assumido como sendo sinusoidal).
implica uma libertação imediata, ou seja, durante o período de modulação de corrente, o ajuste do ciclo de trabalho
resultante. Isto significa que a implementação analógica de PWM garante o atraso mínimo entre o sinal de modulação e ciclo
de trabalho. Esta representação intuitiva da operação modulador pode ser, na verdade, corroborada por uma análise
matemática mais formal. Com efeito, a derivação de um equivalente de transferência modulador função, inmagnitude e fase,
tem sido estudado e obtido desde o início dos anos 1980. A função de transferência modulador foi determinada utilizando
aproximações de pequeno sinal [7], onde o sinal de modulação m (t) é decomposto numa componente dc M e uma perturbação
do sinal pequeno ~
m ( isto é, m (t) = H + ~ m). Nestas pressuposto

ções, em [7], o autor demonstra que o atraso de fase do modulador naturalmente amostrado é realmente zero, concluindo que o
atraso modulador analógico PWM sempre pode ser considerado negligenciável. Bastante diferente, vamos ver na secção que se
segue como o tempo discreto ou implementações digitais do modulador de largura de impulso [8], o que implica necessariamente
a introdução de efeitos de amostragem e segurar, determinar uma apreciável, não em todos insignificante, atrasar efeito .
2.2.2 PWM Digital: a implementação uniformemente amostrados

Os princípios básicos descritos no ponto 2.2.1 também se aplicam à implementação digital do modulador PWM. Na
implementação mais directa, também conhecido como “PWM uniformemente amostrados,” cada bloco analógico é substituído
por um digital. A função do comparador analógico é substituído por um comparador digital, o gerador de portadora é substituído
por um contador binário, e assim por diante. Podemos ver a organização típica de hardware de um PWM digitais, do tipo que
pode achar dentro vários microcontroladores e processadores de sinal digital, quer como uma unidade periférica dedicado ou
como uma função programável especial do temporizador de uso geral, na Fig. 2.5.
Relógio Contador binário temporizador de interrupção
n bits
Comparador Binary jogo de interrupção
n bits
Dever-Cycle
sinal de porta
solicitação de interrupção do timer
tt
-Ciclo programado
contagem temporizador
t
TS
FIGURE2.5: Simplificada organizationof um pulsewidthmodulator digital. O comparador binário desencadeia um pedido de interrupção para o
microprocessador sempre que o valor do contador binário é igual ao ciclo de funcionamento programado (condição de partida). No início do
período de contagem, o sinal de porta é definido como alto e passa baixo na ocorrência condição de correspondência.
O princípio de funcionamento é simples: o contador é incrementado a cada pulso de clock; qualquer momento o valor do
contador binário é igual ao ciclo de funcionamento programado (condição de partida), o comparador binário desencadeia uma
interrupção para o microprocessador e, ao mesmo tempo, define o sinal de porta de baixo. O sinal de porta é estabelecido alto no
início de cada período de contagem (isto é, modulação), onde uma outra interrupção é tipicamente gerado para fins de
sincronização. O contador e comparador tem um determinado número de bits, N, o qual é muitas vezes de 16, mas pode ser tão baixa
como 8, no caso de um microcontrolador muito simples é utilizada. Na verdade, dependendo da relação entre as durações do
período de modulação e o período de relógio contador, um número menor de bits, N e,
poderia estar disponível para representar o ciclo de trabalho. o parâmetro N e Também é importante para determinar o passo de
quantização ciclo de trabalho, o que pode ter um impacto significativo sobre a geração de ciclos limites, como explicaremos nos
capítulos seguintes. Por agora é suficiente dizer que, com este tipo de modulador, o número N e de bits necessários para representar
o ciclo de trabalho é dada pela

THETESTCASE: UM ÚNICO-PHASEVOLTAGE FONTE INVERSOR 19
seguinte relação:
• ( f relógio ) •
registro 10
fS
N e = fl oor • • + 1, (2,4)
registro 10 2
Onde f relógio é a freqüência de clock do modulador, f S = 1 / T S representa a frequência de modulação desejado, e o fl oor calcula
a parte inteira de seu argumento. valores máximos típicos para
f relógio estão nas poucas dezenas de MHz gama, enquanto as frequências de modulação pode ser tão elevada como algumas centenas de
kHz. Portanto, quando o período de modulação desejado é curto, o número de bits,
N e, dado por (2.4) vai ser muito mais baixa do que os bits de número, N, disponível nos circuitos comparadores e contador, a menos que
uma freqüência muito alta relógio é possível.
Fig. 2.5. nos permite discutir uma outra questão interessante sobre PWM digital que é o atraso de resposta dinâmica
do modulador. No caso considerado, é imediato para ver que a atualização sinal de modulação é realizada apenas no início
de cada período de modulação. Podemos modelar este modo de operação como um amostragem e retenção efeito.
Podemos observar que, se negligenciarmos o contador digital e operação de comparação binária assumindo na resolução
finito, o modulador digital funciona exatamente como um analógico, onde o sinal de modulação m (t) é amostrado no início de
cada período de modulação e o valor amostrado mantida constante durante todo o período.
É agora evidente que, devido ao efeito de amostragem e retenção, a resposta do modulador para qualquer
perturbação, por exemplo, para um passo requerendo uma mudança no valor dutycycle programado, só pode ter lugar durante
o período de modulação Segue aquela em que o distúrbio ocorre realmente. Note-se que este efeito de atraso corresponde a
uma diferença dramática em relação à implementação do modulador analógico, em que a resposta pode ter lugar durante o já atual
período de modulação, isto é, com atraso insignificante. Portanto, mesmo se o nosso processamento de sinal foram totalmente
analógico, sem qualquer atraso de cálculo ou de amostragem, passando por uma entrada analógica para uma implementação
PWM digital de implicaria um aumento no atraso de resposta do sistema. Vamos ver como este simples facto implica uma
redução significativa da margem de fase do sistema com relação ao caso analógico, o que muitas vezes obriga o designer a
adotar um design mais conservador regulador e para aceitar uma largura de banda do sistema de circuito fechado mais baixo.
Uma vez que estas questões podem ser considerados fundamentais para todas as discussões seguintes, a partir das
considerações intuitivos relatados acima, podemos nowmove a um sinal de pequena análise Laplacedomain preciso, o que pode ser
muito útil para uma compreensão clara das limitações de controle e efeitos de atraso implícito no uniformemente amostrados PWM.
Um equivalentmodel do sampledPWMprocess uniformemente é representado inFig. 2.6 (a). Como pode ser visto, o
diagrama esquemático adopta o modelo de tempo contínuo típico de um amostrados

m (t) m s ( t)
a) ZOH T S + V MO ( t)
c (t) -
c (t), m (t) c (t), m (t) c (t), m (t) c (t)
c PK c PK c PK
c (t) m (t) c (t) m (t) m (t)
m s ( t) m s ( t) m s ( t)
TS t TS t TS t
V MO ( t) V MO ( t) V MO ( t)
t t t
b) c) d)
FIGURA 2.6: PWM uniformemente amostrados com modo único actualização de: (a) diagrama de blocos geral, (b) modulação de fuga de
ponta, (c) modulação de ponta, (d) de modulação da portadora triangular.
sistema de dados, onde um sistema de amostragem ideal é seguido de uma pausa de ordem zero (ZOH). O efeito de quantização
que está associada, na implementação física do modulador da Fig. 2.5., Com o contador digital e operação de comparação binária, é
negligenciado, sendo irrelevante a partir do ponto de vista do atraso de resposta dinâmica. Deste modo, no modelo da Fig. 2.6 (a),
depois de o sinal de modulação
m (t) é processado pelo ZOH, o PWMwaveform é gerado por um comparador analógico ideal, que compara o sinal de
saída ZOH m s ( t) e a forma de onda portadora c (t).
Dependendo c (t), vários diferentes uniformemente amostrados de impulsos de largura moduladores podem ser obtidos.
Por exemplo, na Fig. 2.6 (b) um rastejante-edgemodulation está representada, onde a actualização do sinal de modulação é
realizada no início do período de modulação. Note-se que esta é uma representação exactamente equivalente da organização
modulador da Fig. 2.5. Numa aproximação de sinal fraco, é possível descobrir que a função de transferência entre o sinal de
modulação
m (t) e a saída do comparador V MO ( t) é dado por [7]
PWM ( s) = V MO ( s) , (2,5)
H (s) = E - s DT S c PK
Onde V MO ( s) e Senhora ) representam as transformadas de Laplace de V MO ( t) e m (t), respectivamente. Portanto, o modulador
uniformemente amostrados apresenta um atraso, cujo valor é proporcional ao ciclo de trabalho steady-state D.
Em termos mais gerais, o atraso introduzido pela PWMmodulator representa a distância de tempo entre o sinal de
modulação m (t) a amostragem instantânea e o instante em que o impulso de saída é completamente determinada (isto é,
quando m s ( t) intersects c (t) na Fig. 2.6). O resultado (2,5)

THETESTCASE: UM ÚNICO-PHASEVOLTAGE FONTE INVERSOR 21
foi também estendida a outros tipos de organizações modulador (bordo de fuga, portadoras triangulares, etc.) [8]. Por
exemplo, para a modulação de ponta representado na Fig. 2.6 (c), a função de transferência-modulador do sinal pequeno
acaba por ser
PWM ( s) = V MO ( s) , (2,6)
H (s) = e - s ( 1 - D) ct SPK
enquanto que, para a modulação da portadora triangular, onde a amostragem do sinal de modulação é feita no meio do
interruptor em período (Fig. 2.6 (d)), que é
( e - s ( 1 - D) TS )
PWM ( s) = V MO ( s) 2+ e - s ( 1+ D) TS 2 . (2,7)
H (s) = 1 2 c PK
Finalmente, no caso do modulador triangular transportadora, onde a amostragem do sinal themodulating é feito em themiddle
do interruptor fora período, canbe simplesmente derivada de (2,7), substituindo
D com D ', ser D '= 1 - D.
2.2.3 única atualização andDouble Atualização PWMMode

Para compensar parcialmente o aumento do atraso do PWM uniformemente amostrados, o modo de actualização dupla de operação é
frequentemente disponíveis em vários microcontroladores e DSPs. Neste modo, a atualização ciclo de trabalho é permitido no início e na
metade do período de modulação. Por conseguinte, em cada período de modulação, a condição de correspondência entre contador e
registos de ciclo de trabalho é verificada duas vezes, em primeiro durante a fase de arranque, em seguida, durante a fase de funcionamento
para baixo.
Na ocorrência de um jogo, o estado do sinal de porta é alternado. Como pode ser visto na Fig. 2.7, o resultado deste modo
de operação é uma corrente de impulsos de porta que são simetricamente atribuídas durante o período de modulação de, pelo
menos, na ausência de qualquer perturbação. Interromper
interrupção do temporizador
sinal de porta de solicitação de
programada
contagem temporizador ciclo de trabalho
ttt
TS
FIGURE2.7: modo de atualização dupla de operação para um modulador de largura de pulso digital. actualização-ciclo de serviço é permitido no
começo e no meio do período de modulação. Note-se que os impulsos de porta são, agora simetricamente afectados no âmbito do período de
modulação (em estado estacionário).

c (t), m (t)
c PK
c (t) m (t)
m s ( t)
m (t) m s ( t)
ZOH + V MO ( t)
TS/ 2
c (t) -
TS t
V MO ( t)
FIGURA 2.8: Modelo do PWM uniformemente amostrados com duplo actualização.
pedidos são gerados pelo temporizador no início e na metade do período da modulação, para permitir a sincronização adequada
com outras funções de controlo, por exemplo, com o processo de amostragem.
Também é evidente a partir da Fig. 2.7 que, na ocorrência de uma perturbação, o atraso na resposta do modulador é
reduzida, em relação ao caso de actualização simples porque, agora, a actualização de ciclo de trabalho pode ser realizado na
ocorrência de cada meio período solicitação de interrupção. Neste caso, porém, um pulso assimétrica é gerado, mas simetria é
restaurada imediatamente depois, de modo a que a sua perda temporária é de pouca importância.
Talvez menos evidente é a desvantagem deste modo de operação: dado o número de bits, N e,
necessários para representar o ciclo de trabalho e a freqüência de clock f relógio, o período de comutação tem de ser dobrada
para conter tanto a fase de preparação e as fases degradados. Claro, é possível manter a mesma frequência de modulação do
caso atualização única, mas, a fim de fazer isso, ou a freqüência de clock precisa ser duplicada ou o número de bits precisa ser
reduzido em 1.
Seguindo o raciocínio relatado na seção anterior, podemos derivar um tempo contínuo modelo exato, o equivalente
também do PWM digital com atualização duplo ciclo de trabalho. Uma representação do presente modelo é mostrado na
Fig. 2.8. Cálculos simples mostram que a função de transferência modulador smallsignal é, neste caso, dado por [8]
( e - SD Ts )
PWM ( s) = V MO ( s) 2+ e - s ( 1 - D) Ts 2 . (2,8)
H (s) = 1 2 c PK
É interessante comparar themodulator atraso de fase para o single updatemodes anddouble de operação. Em (2.7),
que encontre arg (PWM (j ω)) = - ω T s / 2, enquanto que, em (2.8), arg (PWM (j ω)) =
- ω T s / 4, de modo que, uma vez que poderia ser esperado, o atraso de fase modulador é reduzida para metade no modo de actualização
dupla. Esta propriedade pode dar signi fi cativos bene fi ts, em termos de velocidade possível de resposta, por qualquer controlador
construído em cima do modulador digital.

c (t), m (t)
c PK
m (t) m s ( t)
c (t)
m (t) m s ( t)
ZOH T S + V MO ( t)
/ N
c (t) - t
T amostra
V MO ( t)
Figura 2.9: PWM multi-amostrado.
2.2.4 Minimização de modulador Delay: amotivação forMultisampling

Nos estudos mais recentes sobre controle digital de conversores de energia o papel fundamental desempenhado pelo atraso modulador
em limitar a largura de banda de controle realizáveis tem sido muito bem clarificado. Uma abordagem diferente foi sugerido, que explora
a possibilidade de amostragem de variáveis de controlo, e, consequentemente, ajustando o ciclo de trabalho, várias vezes (por exemplo,
4, 8, 16 vezes) durante o período de modulação. O objectivo da presente é a de reduzir o atraso de resposta de PWM e aumentar a
margem de fase do sistema, que se prolonga os bene ts fi visto na actualização dupla em comparação com o modo de actualização
simples.
A fim de avaliar o atraso de fase modulador, vamos considerar o sistema mostrado na Fig. 2.9: o sinal de modulação é
amostrado N vezes durante o período de comutação, de modo que o tempo de amostragem é agora T amostra = T S / N; Além disso, de
modo a explorar completamente as vantagens da técnica multiplesampling, o algoritmo de controlo actualiza o sinal de controlo m
(t) em cada evento de amostragem. No caso Multisampled, o PWM é modelado com um sistema equivalente semelhante ao
mostrado na Fig. 2.6, com a única diferença de que o sinal de entrada m s ( t) é agora uma sequência de impulsos de amplitude
variável, actualizado com frequência f amostra = N · f S. Assim, o tempo de espera do ZOH é agora T segure = T amostra = T S / N. Pode ser
mostrado que o comportamento, para pequenos sinais de baixa frequência do PWM digital de Multisampled é mais uma vez que
um atraso de puro,
PWM ( s) = 1 e - st d, (2,9)
c PK
mas o tempo de atraso equivalente é agora dado por
t d = DT S - fl oor ( ND) (2,10)

N T S,
onde fl oor ( ND) Denota o maior inteiro que não exceda N · D. As equações (2.9) e (2,10) pode ser derivada analiticamente
com métodos semelhantes aos utilizados em [7], para a uniformemente
amostrado modulador, e a aplicação de uma aproximação de sinal fraco. O termo primeiro D · T S na (2,10) é o mesmo atraso como
encontrado em (2.5), e não depende do factor de multisampling N. O segundo termo tem em conta o efeito de amostragem
múltipla, que é essencialmente o de reduzir o tempo de atraso equivalente, e assim o atraso de fase total introduzido pelo PWM.
Além disso, a partir de (2.10), podemos inferir que, como N tende para infinito, o tempo de atraso equivalente tende para zero. O
resultado é óbvio, desde quando N é alta o PWM Multisampled se aproxima do modulador naturalmente amostrados, em que o
atraso de fase é conhecido como sendo zero.
A principal desvantagem dessa abordagem é representada pela necessidade de adequada fi ltragem do

ruído de comutação de sinais de controle, isto é, em vez disso, direto com o UpdateMode simples ou dupla.
Filtrando o controle signalsmay prejudicar o systemphasemargin, reduzindo a vantagem da estratégia multisampled.
Voltaremos a esta questão no Capítulo 3, onde vamos abrir a discussão de controladores digitais. Por agora, será
suficiente dizer que alguma pesquisa está em andamento em todo o mundo para fi nd significa para obter o fi
ltragem necessário, sem agravamento da margem de estabilidade do sistema, por exemplo, usando técnicas de
estimativa sofisticados. Uma última observação sobre multisampling refere-se ao hardware necessário para a
implementação. Isto é significativamente diferente do que pode ser considerado a organização PWM standard,
2,3 ANALOGCONTROLAPPROACHES
Nós beginhere para lidar com os problemthis controle livro é tudo. A fim de melhor apreciar themerits e limitações da
abordagem digitais, iremos nowbrie fl y discutir dois possíveis implementações analógicas de um circuito de controlo da
corrente:. O controlador PI linear e a histerese não linear controller.We referem-se ao nosso caso de teste, tal como
representado na figura 2.1 , mas a fim tomake alguns cálculos explícitos, que terá em conta os parâmetros listados na Tabela
2.1.
Neste exemplo, vamos supor que o objetivo do VSI é entregar uma determinada quantidade de potência de saída P O para
a carga, que é representado pela fonte de tensão E S. o resistor R S pode representar os elementos com perdas de carga e do
indutor inversor. O que estamos discutindo pode ser pensado como a aplicação de acionamento do motor típico ac, onde uma
corrente sinusoidal de amplitude adequada e dada frequência, f O, deve ser gerado em cada fase do motor. Consequentemente,
nós também ter tido em conta a presença de um transdutor de corrente, cujo ganho, G TI, é dada na Tabela 2.1, e que pode ser
na prática, implementado por um sensor Hall.
Para a implementação do controlador, podemos supor que um dos circuitos de corrente média de controlo de modo
integrado, disponível no mercado, é usado. Isto irá geralmente incluir todas as funções necessárias, de erro ampli fi cação e
compensação de circuito fechado para modulação PWM. Claro que, para manter a simples discussão, a presença de fatores de
escala de sinal adicionais, por exemplo, devido a divisores de tensão interna, não é levado em conta. Além disso, os
PWMparameters relataram
Tabela 2.1: Meia ponte-parâmetros do conversor
potência nominal de saída, P O 1000 (W)

indutância fase, eu S 1,5 (mH)
resistência fase, R S 1()
tensão de carga fase, E S 100 (V RMS)
frequência de carga, f O 125 (Hz)
Tensão do circuito, V DC 250 (V)
Freqüência de comutação, f S 50 (kHz)
pico portadora de PWM, c PK 4 (V)
ganho de transdutor de corrente, G TI 0,1 (V / A)
na Tabela 2.1, embora realista, não representam necessariamente os de qualquer controlador integrado particular.
2.3.1 Linear Controle atual: Solução PI

A Fig. 2.10 mostra o diagrama de bloco de circuito fechado de controlo, em que todos os componentes estão representados pelas
suas respectivas funções de transferência ou de ganhos. Em particular, o bloco do controlador é representada pela estrutura típica
regulador proporcional integral, cujos parâmetros K P e K Eu será determinada da seguinte. A saída do regulador representa o sinal
de modulação que impulsiona o modulador de largura de impulso. Este foi modelada como a combinação cascata de dois blocos
separados: os primeiros um é o ganho estático modulador, como dado por (2.3), o segundo é realmente um Pad' de primeira
ordem
e aproximação da sua demora, considerada igual a metade da duração

do período de modulação.
Esta escolha merece algum esclarecimento, uma vez que já anteriormente avaliou o efeito de atraso de um PWM analógico
para ser insignificante. O ponto é que, por razões que serão totalmente motivado
modelo PWM (s )G
controlador PI ganho estático efeito de atraso (Pade Inverter ganho de Carga admissão
aproximação)
- de R 1 Um
Eu OREF
m s 14 t . Eu O
d
2V DC
IP
+
+ KK
s c PK
1
S
1+ s
- + SS
RLSS
s 14 t
G TI
transdutor de corrente
FIGURA 2.10: Controlo diagrama bloco do laço.

no Capítulo 3, que estamos aqui considerando o modulador como se fosse digitalmente implementado, ou seja,
caracterizada pelo atraso amostra e espera que descrevemos anteriormente. FromSection 2,2, sabemos que o modelo
equivalente do modulador digital pode ser dado por (2.5), (2.6), ou, possivelmente, (2,7). A caracterização adequada destes
modelos é um pouco complicado. Por esta razão, na Fig. 2.10, consideramos o atraso de resposta do PWM digital a ser, em
média, igual a metade do período de modulação e nós modelar este atraso médio com seu Pad' de primeira ordem
aproximação. No Capítulo 3, que claramente serão responsáveis por essa aproximação e mostrar que este é realmente não
penalizar.
Considerando agora os modelos de inversores e de carga, vemos que eles estão exatamente com base na análise apresentada
no Além 1. Finalmente, para replicar totalmente uma implementação típica, um ganho de transdutor é levado em conta. fi ltros adicionais,
que são normalmente adotados para limpar o sinal do transdutor do ruído de comutação residual, em vez não são levados em conta, em
favor de uma apresentação mais essencial. Suas funções de transferência podem ser facilmente em cascata para o ganho do bloco
transdutor, se necessário.
Dado o bloco diagramof Fig. 2.10, o projeto do compensador PI é simples. No entanto, por uma questão de exaustividade,
apresentamos o procedimento de design simples inAside 2. Uma vez que o bom K P e K Eu Os valores são determinados, que ainda
pode querer verificar o comportamento dinâmico do sistema e verificar se um estável fechada com controlador de circuito tenha sido
obtida a desejada velocidade de resposta.
A fim de fazer isso, antes de desenvolver qualquer protótipo do conversor, é muito conveniente usar uma das várias
dinâmicas simuladores de software do sistema disponíveis. A simulação do VSI representada na Fig. 2.1, em conjunto com o seu
controlador de corrente, dá os resultados descritos pela Fig. 2.11. Em particular, a Fig. 2.11 (a) mostra a resposta do sistema de
circuito fechado para uma etapa
15
Eu O Eu O
14
10
13
12
5
11
0
[UMA] [UMA] 10
-5
8
7
- 10
- 15
0 0,002 0,004 0,006 0,008 0,01 0,012 0,014 0,016
0,0098 0,0099 0,0099 0,01 0,0101 0,0101 0,0101
b)
t
a) [S] t [S]
FIGURA 2.11: Simulação da VSI representada na figura 2.1 com o controlador concebido de acordo com o procedimento relatado em Além
2. A variável representada é a corrente de saída VSI. Eu O. ( a) Resposta controlador para uma mudança de amplitude de referência passo.
(B) Dados da figura anterior.

mudar no Eu OREF amplitude de referência corrente. É possível ver que a planta de ciclo fechado é adequadamente controlada, com
uma su fi cientemente alta margem de fase não incorrer em oscilações após o transiente. A Fig. 2.11 (b) mostra os detalhes da
resposta transitória: o controlador atinge a nova condição de estado estacionário em três períodos de modulação, não exibindo
ultrapassagem.
Vale a pena notar que um anti ação do vento-up está incluído no controlador PI para evitar profunda saturação
do controlador integrante durante transitórios. . Observação Um fecho na Fig 2.11 (b) é devido: uma apreciável, embora
relativamente pequena, o acompanhamento do estado estacionário de erros entre o sinal de referência (linha contínua)
e o valor médio de corrente instantânea (isto é, uma vez que a ondulação de corrente é filtradas, tracejada line), é
visível tanto antes como depois do transiente. Isto representa o erro de rastreamento residual do controlador atual.
Como qualquer outro controlador, incluindo uma ação integral, a nossa PI é capaz de garantir erro de rastreamento
steady-state zero apenas para sinais DC. No caso de um sinal de referência de corrente alternada, como a da Fig. 2.11
(b), um erro residual irá sempre ser encontrado,
Além 2. Concepção do Analog PI Controlador atual
No primeiro, nós queremos determinar o ganho de malha aberta para o diagrama de blocos da Fig. 2.10. Esta é dada pela conexão em
cascata de todos os blocos. Nós achar
) 1 - s TS
2 V DC 4 G TI 11+s
G OL ( s) = ( K P + K Eu . (A2.1)
s c PK 1 + s TS RS GS
4 RS
O design do regulador é tipicamente conduzido por especi fi cações relativas ao ciclo fechado requerido
velocidade de resposta ou, de forma equivalente, o maximu m todos devia rastreamento Erro r com respeito ao sinal de referência. Estes especi fi
cações podem ser transformados em equi va emprestado especi fi c em iões para a largura de banda de circuito fechado e a margem de fase.
Para dar um exemplo, supomos que, para o nosso controlador de corrente, uma largura de banda de malha fechada, f CL, igual a cerca de um
sexto da frequência de comutação f S é necessário, para ser conseguida com, pelo menos, um 60 ◦ margem de fase, ph m.
Temos, portanto, para determinar os parâmetros K P e K Eu de modo a garantir o cumprimento destes

requisitos.
Para obter rapidamente uma estimativa dos valores pesquisados, supomos que podemos aproximar o ganho de malha
aberta na freqüência angular de crossover, ou seja, a ω = ω CL = 2 π f CL, com a seguinte expressão:
TS
1 - j ω CL
2 V DC 4 G TI 11+j
G OL ( j ω CL) ~ = K P , (A2.2)
c PK TS RS eu S
1 + j ω CL ω CL
4 RS
que, em princípio, será uma boa aproximação, desde que K Eu ω CL K P ( para ser veri fi cou
mais tarde). Impondo agora a magnitude (A2.2) para ser igual a um na frequência de transição desejada, obtemos
√
) 2
RS eu S
K P = c PK 1+( ω CL . (A2.3)
2 V DC G TI RS
o parâmetro K Eu pode então ser calculado considerando a margem de fase de circuito aberto e a imposição de que, para ser igual a
ph m. Nós achar a partir de (A2.1)

( ) ( ) ( )
TS eu S KP
- 180 ◦ + ph m = - 90 ◦ - 2 tan - 1 ω CL - bronzeado - 1 ω CL + bronzeado - 1ω CL ,
4 RS K Eu
(A2.4)
que os rendimentos
ω CL K P
KI= ( - 90 ◦ + ph m + 2 tan - 1 ( ) ( ) ) . (A2.5)
TS eu S
bronzeado ω CL + bronzeado - 1ω CL
4 RS
Note-se que (A2.5) é exata; apenas o K P valor é obtido através de uma aproximação. Considerando os parâmetros
listados na Tabela 2.1 e ω CL = 2 π f S / 6 ~ = 52,4 s krad - 1, podemos imediatamente achar os seguintes valores:
K P = 6.284
K I = 1.802 × 10 4 ( rad s - 1).
É fácil verificar que o estado K Eu ω CL K P é razoavelmente satisfeitas por esta solução.
No entanto, a fim de avaliar explicitamente a qualidade da solução aproximada, podemos comparar os valores acima
com as soluções da exato equações de projeto. Nós praticamente precisa resolver o seguinte sistema de equações:
•
•• K Eu ω CL
•• = ( - 90 ◦ + ph m + 2 tan - 1 ( ) ( ) )
•• KP TS eu S
•• bronzeado ω CL + bronzeado - 1ω CL
•• 4 RS
••
√
√ ) 2
√ eu S (A2.6)
•• √ 1+( ω CL
•• RS √ RS
•• √
•• K P = c PK √ ) 2
•• 2 V DC G TI √ K Eu
•• 1 + (1
ω CL K P
Os rendimentos de soluções K P = 6.274, K I = 1.8 × 10 4 (Rad s - 1).

Como pode ser observado, os valores exactos estão muito perto aos encontrados pelo procedimento aproximado acima. Isso acontece
na grande maioria dos casos práticos, de modo que (A2.3) e (A2.5) pode ser muito frequentemente usado diretamente.
Como um controlo fi nal do desenho, temos agora apresentar o diagrama de Bode do ganho de malha aberta, onde a frequência de
entrada desejada e a margem de fase possa ser lido.
[dB]
| G OL ( )ω
100
|
50
- 50 0
10 100 1 .103 1 .104 1 .105 1 0,106 1 .107

() 7
- 90
[Graus]
- 112,5
G OL ( )ω - 135
- 157,5
- 180
10 100 1 .103 1 .104 1 .105 1 0,106 1 .107
ω [Rad / s]
FIGUREA2.1: Bode enredo do ganho de malha aberta.
Uma vantagem interessante do uso atual do controlador PI é a compensação automática de mortos em tempo induzida
distorção atual. Referindo-se a nossa breve discussão na Seção 2.1.4, é possível ver como, do ponto de vista atual controlador, o
efeito do tempo morto pode ser equivalentemente visto como um sinal de perturbação que resume com a tensão média de saída
do inversor, gerado por um ideal (ou seja, sem mortas-vezes) pulsewidthmodulator. Se a duração do tempo morto pode ser
considerado constante, como é frequentemente o caso, o sinal de perturbação é muito perto de um quadrado
onda, cuja amplitude é directamente proporcional à tensão do circuito intermédio e com a duração do tempo morto e inversamente
proporcional à duração do período de comutação (2.2). Em comparação com o sinal de corrente de saída, esta onda quadrada tem a
mesma frequência e oposto Estágio. Sabemos que o controlador PI garante um fi signi cativamente maior do que a unidade ganho de
malha aberta na frequência de referência atual (veja o diagrama de Bode em Afora 2), que é normalmente mantida por pelo menos
uma década acima. Como resultado, o controlador irá rejeitar a perturbação de forma bastante eficaz: apenas efeitos cruzados
menores, devido a uma compensação incompleta das harmónicas de ordem superior da onda quadrada, será observável na forma de
onda da corrente de saída.
2.3.2 não-linear de controlo de corrente: controlo de histerese
O controlador PI discutido acima não é a única solução possível para proporcionar a VSI da Fig. 2.1 com um controlo de corrente de
circuito fechado. Outras abordagens são viáveis, entre os quais o controlador atual histerese é o mais bem sucedido. Mesmo se nós
não estamos indo para desenvolver este tema em detalhe, nós ainda gostaria de brevemente y descrever os princípios deste tipo de
controlador de corrente analógica, não apenas para dar ao leitor a sensação errada de que analógico de controle atual equivale a
apenas reguladores PI e PWM.
É importante sublinhar desde o início que o controlador de histerese é um tipo específico de controle não-linear bang-bang
e, como tal, a resposta dinâmica é capaz de garantir é extremamente rápido; na verdade, ele é o mais rápido possível para qualquer
dado VSI com tensão do circuito intermédio e a indutância de saída. A razão fundamental para isto é que o controlador de histerese
não requer qualquer modulador: o estado dos interruptores do conversor é determinada directamente através da comparação da
corrente do conversor instantâneo com a sua referência. Um controlador de corrente típico histerese está representado na Fig. 2.12.
Como pode ser visto, um comparador analógico é alimentado pelo erro de corrente instantânea, e a sua saída acciona
directamente os interruptores do conversor. Graças à topologia VSI e ao fato de que o link dc V DC tensão será sempre maior do que
a tensão de saída E S valor de pico, o sinal derivado de corrente será positivo qualquer momento o comutador do lado de alta é
fechada e negativo qualquer momento o comutador do lado de baixa está fechado. Isso garante que a organização controladora da
Fig. 2.12 irá manter a corrente de saída do conversor sempre perto de sua referência. Sob a condição de limite de zero histerese
largura de banda, o erro de corrente pode ser forçada a zero, bem como: infelizmente, esta condição implica uma in fi frequência
nite para as comutações de comutação, que é, naturalmente, não é prático. Em implementações da vida real, a largura de banda de
histerese é mantido su fi cientemente pequena para minimizar o erro de rastreamento sem implicar freqüências muito altas de
comutação. Como consequência, também a compensação de mortos em tempo induzida distorção da corrente será muito bom.
Referências 31
+ V DC
Eu OREF
1 eu S RS
-
+ +
0
Eu O
Eu O
ES
- V DC
FIGURA 2.12: Histerese organização hardware de controle atual.
O que é ainda mais importante, no caso de qualquer transitória, o que pode levar a corrente instantânea fora da banda de
histerese, o controlador irá quase imediatamente fechar o interruptor direito de trazer a corrente de volta para dentro da banda,
minimizando assim o atraso de resposta e rastreamento de erro . Claramente, não há nenhum controlador linear que pode ser mais
rápido do que isso.
No entanto, o controlador de corrente de histerese não é ubíqua usado em electrónica de potência. Isso porque, apesar de
sua velocidade da capacidade de resposta e rastreamento de referência de alta qualidade, este tipo de controlador tem algumas
desvantagens também. O principal é representado por uma frequência de comutação variável. Na verdade, qualquer momento a
corrente de referência não é constante a frequência de comutação do conversor irá variar ao longo do período de referência corrente.
O mesmo se aplica no caso da tensão de saída E S é variável. A gama de variação de frequência pode ser muito grande, tornando
assim o fi ltragem adequada dos componentes de tensões e correntes muito caro de alta frequência. Além disso, nas aplicações VSI
como ers recti fi controladas ou lters fi activos, a injecção de um ruído de frequência variável na rede de serviço público não é
recomendado, porque ressonâncias imprevisíveis com outras cargas conectadas poderia ser desencadeada. Para resolver este e
outros problemas de uma actividade de investigação considerável tem sido desenvolvido nos últimos anos. soluções de controle
diferentes, que tentam manter os benefícios do controlador de histerese e, por exemplo, obter um fi xa frequência de comutação fora
dela, têm sido propostas. Nós não estamos indo para lidar com este tópicos avançados. No entanto, o leitor interessado pode achar
muita informação útil em trabalhos técnicos, como [12] ou [13].
REFERÊNCIAS
[1] ISOSMART TM Meio motorista Ponte Chipset, IXBD4410 / 4411 Folha de Dados e apli-
nota cação, C © 2004, o website IXYS.
[2] N. Urasaki, T. Senjyu, K. Uezato e T. Funabashi, “Uma compensação de tempo morto adaptativa
estratégia para unidades motoras inversor alimentado fonte de tensão” IEEE Trans. Poder Electron, Vol.
20, No. 5, pp. 1.150-1.160, 2005.doi.org/10.1109/TPEL.2005.854046

[3] ARMunoz e TA Lipo, “técnica de compensação em linha em tempo morto para o de ciclo aberto
PWM-VSI dirige,” IEEE Trans. Poder Electron., Vol. 14, No. 4, pp. 683-689, 1999. [4] N. Mohan, T. W.
Undeland e Robbins, Eletrônica de Potência: Conversores, Aplicações e
Desenhar. New York: Wiley, 2003. [5] J. Kassakian, G. Verghese andm. schlecht, Princípios de Power
Electronics. Ler, MA:
Addison-Wesley, 1991.
[6] RW Erickson e D. Maksimovic, Fundamentos de Eletrônica de Potência, 2ª edição.
Berlin: Springer de 2001.
[7] RD Middlebrook, “Predicting atraso de fase modulador PWM em conversor loop de feedback,”
Adv. Chaveada de Convers., Vol 1, pp. 245-250, 1981.
[8] Van de Sype DM, K. DeGusseme, AP Van den Bossche e JAMelkebeek, “Pequena
A análise do domínio de Laplace de sinal uniformemente-amostrados moduladores de impulsos de largura,” Em 2004
Conferência Especialistas Power Electronics (PESC), 20-25 junho, pp. 4292-4298. [9] DM Van de Sype, K. DeGusseme, RA
Van den Bossche e JA Melkebeek, “pequeno
Signal Analysis Z-domínio de conversores de comando digital “, IEEE Trans. no Poder Electron., Vol. 21, No.
1, pp. 470-478, 2006.
[10] GC Verghese, ME Elbuluk e JG Kassakian, “Uma abordagem geral para a dados amostrados
modelagem para circuitos eletrônicos de potência,” IEEE Trans. Poder Electron., Vol. 1, pp. 76-89,
1986.
[11] GR Walker, “digitalmente implementado PWM naturalmente amostrados adequado para multi-
controle do conversor de nível” IEEE Trans. Poder Electron., Vol. 18, N ° 6, pp. 1.322-1.329,
2003.doi.org/10.1109/TPEL.2003.818831
[12] P. Yao e DG Holmes, “A, novo método simples para corrente de histerese de banda variável
controlo de um inversor trifásico com frequência de comutação constante “, em Conf. Rec. Reunião Anual
IEEEIAS, Toronto, ON, Canadá, outubro de 1993, pp. 1122-1129. [13] S. Buso, S. Fasolo, L. e P. Malesani Mattavelli,
“Uma hystere- adaptativo morto-bater
sis controle atual,” IEEE Trans. Indust. Appl., Vol. 36, No. 4, pp. 1174-1180,
2000.doi.org/10.1109/28.855976
33
CAPÍTULO 3
Controle Digital Modo atual
Neste capítulo, começamos a discussão de técnicas de controle digital para comutação conversores de energia. No capítulo
anterior, nós introduzimos a topologia e operação da VSI meia-ponte e projetado um controlador de corrente PI analógico para
este conversor de comutação. Referindo-se a essa discussão, a primeira parte deste capítulo é dedicado à derivação de uma
PI digitais lembrando controlador de corrente, tanto quanto possível, o seu homólogo analógico. Vamos ver como, através da
utilização adequada discretização técnicas, o design de tempo contínuo pode ser transformado em um design tempo discreto,
preservar, tanto quanto possível, as propriedades de circuito fechado do ex. É importante sublinhar desde o início que o design
tempo contínuo seguido por algum procedimento discretização não é a única estratégia de design que podemos adotar. design
de tempo discreto Também é possível, embora a sua aplicação é um pouco menos comum: como vamos explicar, suas
implementações típicas contam com o uso de realimentação de estados e alocação de pólos técnicas. A segunda parte do
capítulo vai descrever em detalhe um exemplo notável de design de tempo discreto e, ao fazê-lo, mas também irá mostrar
como a síntese dos reguladores, que não têm contrapartida analógico qualquer não pode ser implementado. Este é o caso do profético
ou aperiódico controlador de corrente.
3.1 REQUIREMENTSOFTHEDIGITALCONTROLLER
O primeiro passo no projeto de um controlador digital é sempre a implementação de um adequado
aquisição de dados caminho. Enquanto organização de aquisição de sinal é de alguma forma implícito em design de controlo
analógico, porque tanto a planta e o controlador operar no contínuo domínio do tempo, de controle digital requer uma atenção
especial no condicionamento do sinal e a implementação analógica conversão digital. A razão para isso é, em última análise
que, enquanto os sinais de controlo são tomadas a partir de uma planta que opera no domínio do tempo contínua, a operação
do controlador tem lugar no discreto domínio do tempo. Portanto, os sinais têm de ser convertidos a partir da contínua para o
domínio do tempo discreto e, naturalmente, o contrário. É muito importante estar ciente do fato de que não cada aplicação do
presente processo de conversão leva a um desempenho satisfatório controlador. Vamos ver como o controle do ruído de
conversão ea necessidade de evitar aliasing
fenômenos desempenham um papel fundamental.

+ V DC
Eu O transduzido
eu S RS
Condicionamento de
sinais
+
Eu O
ES
- V DC
n bits
PWM algoritmo de
digital controle
Conversão A / D (amostrador
ideal + Quantif)
Microcontrolador ou DSP
Tempo discreto
Figura 3.1: organização típica de um controlador de corrente digital.
3.1.1 Condicionamento de sinais e Amostragem
A organização típica de um controlador de corrente digital para a VSI considerado é representado na Fig. 3.1. Comparado com a Fig.
2.1, o conversor de potência está representada aqui de forma mais compacta, utilizando interruptores ideais e apenas uma
representação esquemática do circuito de condução, uma vez que estes detalhes não são essenciais para a discussão seguinte. Como
pode ser visto, assumimos que o controlador digital é desenvolvido usando um microcontrolador ( μ C) ou processador de sinal digital
(DSP) unidade, com os periféricos internos adequados. Embora esta não é a única opção disponível para a implementação bem
sucedida de um controlador digital, é, de longe, mais comumente encontradas. Devido a isso, não vamos discutir outras possibilidades,
tais como a utilização de circuitos digitais personalizados ou campo matrizes de portas programáveis (FPGA). Quase tudo μ C e várias
unidades DSP baratos, normalmente identificada como DSPs de controle de movimento ou DSPs de aplicações industriais, incluem os
circuitos periféricos requeridos pela configuração da Fig. 3.1. Estes estão representados basicamente por um conversor analógico para
digital (ADC) e uma unidade de PWM. O caminho de aquisição de dados para o nosso controlador de corrente é muito simples, sendo
representado pela conexão em cascata de um sensor de corrente, um circuito eletrônico de condicionamento de sinal projetado
corretamente, eo ADC. Vale a pena acrescentar alguns comentários sobre o circuito condicionado, no que diz respeito às suas
características gerais descritos na secção 2.1.2, a fim de relacionar a sua função mais precisamente para a operação ADC. Deste ponto
de vista, a
DIGITALCURRENTMODECONTROL 35
circuito de condicionamento tem a garantia de que (i) o sinal do sensor é ampli fi cado, de modo a explorar completamente a gama de
tensão de entrada do ADC, e (ii) o sinal é filtradas de modo a evitar aliasing efeitos.
A exploração completa da gama ADC tensão de entrada é um factor chave para reduzir os efeitos da quantização que
podem afectar a estabilidade de controlo e / ou reduzir a qualidade da regulação. A razão para isto é que o número de eficaz bits,
N e, que são utilizados para a representação interna das amostras de sinal de entrada é máxima quando a voltagem de entrada
é totalmente explorado. Na verdade, podemos ver que este número é dado pela seguinte relação,
( registro 10 FSR )
S PP
N e = n - fl oor , (3,1)
registro 10 2
Onde S PP é a amplitude pico-a-pico (em volts) do sinal de entrada transduzidas, FSR é o intervalo de escala
completa ADC (em volts), e n é o número ADC bit. Um pouco de complicação que normalmente achar na concepção
do circuito de condicionamento está relacionada com o sinal do sinal de entrada. É bastante comum para o sinal de
corrente transduzidas para ser bipolar (isto é, ter tanto positivas como sinal negativo), enquanto o limite inferior da
faixa de tensão ADC é quase sempre zero. Para cuidar disso, o circuito de condicionamento tem que compensar o
sinal de entrada por meio do FSR ADC. Esta operação associa a metade inferior do intervalo de ADC com os
valores negativos do sinal de entrada, e a metade superior com os valores positivos. Estas considerações simples
são normalmente suficiente para projetar corretamente o ganho do condicionamento ampli er fi na banda de
frequências de interesse.
O fenómeno aliasing é uma consequência da violação do teorema de Shannon, que define os limites para a
reconstrução de um sinal exacto uniformemente amostrados [1]. O teorema mostra que há um limite superior para a
largura de banda do sinal amostrado, para além do qual a reconstrução perfeita, mesmo por meio de interpolação fi
ltros ideais, torna-se impossível e fenômenos aliasing aparecer. A frequência limite é chamada de frequência de
Nyquist e é provou ser igual a metade da frequência de amostragem, f C. Em geral, teremos que limitar o espectro do
sinal amostrado por fi ltragem frequência, de modo a torná-lo insignificante acima da freqüência de Nyquist. Este
conditionwill determinar a largura de banda e roll-off do condicionamento amplificador. Uma representação gráfica
muito intuitivo do fenómeno aliasing é dada na Fig. 3.2.
Outra questão interessante, relacionada à aquisição do sinal de controle digital, é a definição de um ADCmodel adequado.
FromFig. 3.1 podemos ver que o processo de conversão de analógico para digital pode ser modelados matematicamente como a
ligação em cascata de um amostrador e um ideal n- pouco

réplicas espectro (devido à colheita de amostras)

s (t) sinal original
S (f)
...
t 2f C f
sinal original espectro f C

sinal reconstruído
amostra
erro aliasing
a) b)
aliasing espectro afectada

S (f) réplicas
S (f) espectro de originais
fC fC 2f C nf C f
2
frequência de Nyquist
c)
Figura 3.2: ( a) Efeito de uma frequência de amostragem muito baixa no sinal reconstruído (aliasing). (B) Interpretação do efeito aliasing
de (a) no domínio da frequência. Note-se como um componente de espectro de baixa freqüência é gerada por causa de aliasing. (C)
Uma situação mais geral: um distorcida, aliasing-afectada, espectro é reconstruída devido à sobreposição parcial de réplicas de
espectro.
quantif icador uniforme. O primeiro é definido como um sampler cuja saída é um fluxo de duração nula
impulsos, tendo cada um deles uma amplitude igual à do sinal de entrada no instante de amostragem. Sua função é modelar o
processo de amostragem real, ou seja, a transformação da variável de tempo a partir do domínio contínuo para o domínio discreto,
onde o tempo existe apenas como múltiplos inteiros de uma unidade fundamental, o período de amostragem. Este último é levado
em conta para modelar a perda de informação implícita pelo que pode ser interpretado como um codificação procedimento, onde um
sinal de amplitude constante, ou seja, um sinal cuja nível instantâneo pode variar com continuidade em um determinado intervalo de
valores, é transformado em um sinal discreto de amplitude, ou seja, um sinal digital, cujo nível instantâneo só pode assumir um
número infinito de valores na mesma dada gama. Uma vez que os valores discretos possíveis pode ser interpretado como múltiplos
inteiros de uma unidade fundamental, a etapa de quantificao Q, ou, de forma equivalente, o bit significativo menos (LSB), o
quantizador é chamado de “uniforme”. quantizadores não uniforme às vezes pode ser encontrado, mas muito raramente no tipo
100
011
0,8 1
010 0,6
0,4
001
1 LSB
0,2
000
0 1 2 3 4 X
- 0,2 0
eq - 0,4
- 0,6
+ 1/2 LSB
- 0,8
-1
X 0 0,2 0,3 0,4 0,1 0,5 0,6 0,7 0,8 0,9 1
- 1/2 LSB
[S]
a) b)
FIGURE3.3: ( a) transcharacteristic quantif icador uniforme e erro de quantificação e q. ( b) amostragem e retenção efeito de atraso:
comparar o sinal de entrada (linha contínua) e o sinal de saa reconstruo, ou seja, o componente harmónica fundamental do sinal
amostrado (linha pontilhada).
de aplicação que está interessado. Por esta razão, vamos apenas discutir o caso quantizador uniforme. O diagrama
transcharacteristic típico para um quantif icador uniforme é mostrado na Fig. 3.3 (a). Como pode ser visto, um ruído de
quantização típico e q pode ser definida, que é adicionado ao sinal como um resultado da conversão de analógico para digital.
Isto pode ser interpretado como a perda de alguma da informação associada com o sinal de entrada, inerente à conversão
de analógico para digital e inevitável. Vamos discutir este fenômeno em um dos números seguintes. Quanto ao
comportamento dinâmico do ADC está em causa, deveria ser evidente que tanto o quantizer eo amostrador ideal são
essencialmente funções instantâneas, que não contribuem para a dinâmica do sistema.
A Fig. 3.1 revela outro ponto interessante sobre a organização atual do controlador digital, que está relacionado
com o PWM digital. Este componente processa a saída do algoritmo de controlo, um sinal de tempo discreto, e
transforma-lo num sinal de tempo contínua, o estado dos interruptores. Esta função, que representa o inverso do
processo de amostragem e permite que o controlador para accionar o sistema sob controlo, como é conhecido interpolação.
É agora evidente que, do ponto de vista da teoria de controle digital, a DPWM é a parte do nosso interpolação controle
systemwhere ocorre.
Por razões que se tornarão claras a seguir, muitas vezes é importante para desenvolver um
tempo equivalente contínua modelo do controlador, ou seja, de tudo o que está incluído entre
o amostrador e o interpolador. Em outras palavras, que muitas vezes está interessado em uma descrição
matemática do controlador digital como ela é “visto” do ponto de vista, mundo tempo, o externo contínuo. Este
problema pode ser resolvido por considerar o que é conhecido como uma aproximação de ordem zero hold (ZOH)
do processo de interpolação. Negligenciar a presença do algoritmo de controlo, que pode descrever este modelo
simplesmente por considerar que, de modo a reconstruir o sinal de tempo contínuo a partir das amostras de entrada
de tempo discretos, cada valor de amostra é mantida constante durante toda a duração do período de amostragem.
É realmente possível usar diferentes modelos de interpolação [2], mas, para os problemas de nosso interesse, este
é normalmente um modelo bom o suficiente.
No entanto, é imediato reconhecer nessa função um efeito dinâmico típico: sempre que um sinal é amostrado e
convertido novamente em um sinal de tempo contínuo pelo interpolador, o que temos agora modelado como um simples suporte,
não podemos reconstruir exatamente o sinal original, mas nós temos que enfrentar um efeito de atraso que é diretamente
proporcional ao período de amostragem. Um exemplo deste efeito é mostrado na Fig. 3.3 (b). Voltaremos a esta questão na
Seção 3.2.2, quando discutimos a técnica de projeto do controlador digital baseado no discretização.
3.1.2 A sincronização entre a amostragem e PWM

As considerações gerais apresentadas na seção anterior tem que ser estendido considerando a natureza particular do
sistema que deseja controlar. Como definido no Capítulo 2, a VSI é controlado no nível mais baixo por um modulador
PWM. Este determina a presença, em cada variável eléctrica, do ruído típico de alta frequência conhecida como
ondulação. É fundamental para esclarecer como isso é cuidado no processo de amostragem.
É evidente que, a fim de não violar o teorema de Shannon, o processo de amostragem deve proceder a uma freqüência
muito alta, tão alta que o espectro do sinal amostrado pode ser considerado negligenciável na frequência de Nyquist, mesmo se
um signi ondulação fi cativa é observável. Isso exigiria uma frequência de amostragem, pelo menos uma ordem de grandeza
maior do que a frequência de comutação. Infelizmente, limitações de hardware, não permitem a frequência de amostragem para
se tornar muito alto: é preciso ter em mente que a nossa implementação controlador será baseado no microcontrolador padrão
ou hardware DSP.
Quando discutimos a adoção de multisampling estratégias, vamos ver como eles exigem uma organização hardware não
convencional; por exemplo, a utilização de circuitos FPGA. Em um caso típico, em vez disso, uma vez que o ciclo de trabalho de
atualização é permitido no máximo duas vezes por período de modulação, no duplo UpdateMode de operação do PWM digital, a
frequência de amostragem não pode ficar maior do que o dobro da frequência de comutação. Claro que, a fim de empurrar a largura de
banda do circuito fechado planta tão alta quanto possível, mas não é normalmente interessado em frequências de amostragem mais baixa
do que o máximo permitido, pelo menos para o controlador de corrente. Quando, em um dos capítulos seguintes,
discutimos a aplicação de controle digital para laços externos, vamos ver como às vezes frequências de amostragem mais baixas
podem oferecer algumas vantagens. No entanto, no caso de um controlador de corrente, a frequência de amostragem deve ser
maximizado. A razão para isso é bastante óbvio: ao fazê-lo a amostra e espera atraso inerente pode ser minimizada e,
consequentemente, a largura de banda fechado planta loop pode ser maximizada.
Em conclusão, num caso típico, a frequência de amostragem será definida igual à diferença entre a frequência de
comutação, ou, se este é consistente com a aplicação de PWM digital disponível, duas vezes a frequência de comutação. Mas
se isso é o que fazemos, condições teorema de Shannon será sempre violado!
Esta é uma das questões-chave em aplicações de controle digital para alimentar circuitos eletrônicos: a elevada taxa
normalmente recomendada entre frequência de amostragem e largura de banda de sinal amostragem nunca será possível. No
entanto, wewill logo ver como este é normalmente vantajosa, em vez de prejudicial, para a eficácia do controlador. A razão para
isso reside na sincronização.
Se os processos de amostragem e de comutação são adequadamente sincronizado, o efeito de aliasing é a
reconstrução automático do valor médio do sinal amostrado, que é exatamente o que tem de ser controlada. Isto significa que a
violação dos theoremconditions do Shannon na verdade não limitar o desempenho do controlador, mas ainda ajuda a reduzir a
complexidade do controlador. A necessidade de passa-baixa fi lters para eliminar a ondulação do sinal amostrado é, na verdade,
removido. Este efeito é mostrado esquematicamente na Fig. 3.4.
Podemos ver que a sincronização permite a reconstrução do valor do sinal a qualquer hora média a
amostragem ocorre no meio do período de switch-on ou no meio
sinais
reconstruídos
sinal amostrado
(corrente de carga)
V dc tensão de carga
instantânea
- V dc
t
TS
não sincronizada sincronizada
Figura 3.4: Exemplo de processos de amostragem e de comutação sincronizado. No caso da amostragem ocorre sempre no
início (ou no meio) do período de modulação, o valor atual médio é obtido automaticamente. Se a frequência de amostragem é
inferior a uma interrupção, um serrilhado, o componente de baixa frequência aparece no sinal reconstruído.
o período de switch-off (ou ambos, se o modo de atualização duplo é possível). Em vez disso, se as frequências de comutação e
de amostragem são diferentes, alias componentes de baixa frequência será criado no sinal reconstruído. Por favor note que,
mesmo se as frequências de amostragem e de comutação são ajustados iguais, ainda pode haver um erro de frequência zero na
reconstrução do sinal média amostrada, no caso dos instantes de amostragem não são coincidentes com o início e / ou a metade
do período de modulação. Isso geralmente é um problema menor, uma vez que o regulador de corrente, muitas vezes, ser
conduzido por um circuito externo (ver Capítulo 5) que, tipicamente incluindo uma ação integral, vai compensar qualquer estado
estacionário (ou muito baixa frequência) erro na atual trajetória .
Para minimizar os efeitos de aliasing e erros de reconstrução, praticamente todos os microcontroladores e DSPs
concebidos para o controlo conversores de poder permitir a sincronização quase perfeita da amostragem e processos de
comutação. Na maioria dos casos, a operação de ADC é sincronizado pelo hardware do processador com o modulador.
Tipicamente, conversão de analógico para digital de uma das variáveis de controlo é iniciado por um sinal que também relógios o
início do período da modulação e pode ser retriggered a uma metade do período de modulação, se necessário.
3.1.3 QuantizationNoise e sonora Arithmetic

Quantização de variáveis e aritmética de precisão finito são dois entre as questões mais críticas no controle digital. Mesmo se uma
discussão detalhada sobre estas questões está muito além do escopo deste livro, sentimos que é obrigatório para recordar, pelo
menos, algumas informações básicas sobre os dois. O leitor interessado pode aprofundar o seu conhecimento de ambas as
questões referentes ao controle muito bom digital e de sinal digital de livros de processamento, como [1-3].
À medida que y brevemente discutido na Secção 3.1.1 quantização toma lugar a qualquer momento os valores de
amplitude de um sinal amostrado é codificado utilizando um conjunto finito de sbolos. Enquanto amplitude instantânea do sinal
original pode assumir um número infinito de valores de uma dada gama, a amplitude do sinal amostrado e codificada só pode
tomar um de um número finito de valores possíveis. A aplicação típica de conversão de analógico para digital nos
microcontroladores e DSPs associa um binário código com os valores de amplitude do sinal amostrado. No caso do quantizador
uniforme, a regra para associar um código binário N com qualquer amostra de sinal dado X é muito simples, e pode ser
matematicamente expresso como
• ( ) ( )
••
• N-1 · Q <x < N+1 · Q ⇒ Xq= N
2 2
(3,2)
••
• Q = FSR
2 n = LSB,
Onde n representa o número ADC pouco e, como foi prev Eu amente descrito, se FSR representa o intervalo de escala
completa, em volts, do ADC, então Q é a etapa de quantificao CAD, igual a um bit menos signi fi cativo (LSB). Por favor n ote que
(3,2) traduz simplesmente o transcharacteristic do

quantif icador uniforme representado na Fig. 3.3 (a) em uma forma matemática. De (2.3), vemos que Q
representa a variação mínima do sinal de entrada X que sempre faz com que a variação de, pelo menos, um bit no código
binário associado com X q, o sinal codificado. Assim, qualquer variação de sinal
X menor que Q nem sempre é capaz de determinar algum efeito sobre X q. Esta simples observação nos mostra que o
processo de quantização na verdade implica a perda de algumas das informações associadas com o sinal original x. É uma
abordagem comum para modelar este efeito como um ruído aditivo, sobreposto com o sinal. A fim de simplificar a
caracterização matemática do ruído de quantização, o processo estocástico associado com ele não é assumido para ser
correlacionado com o sinal x, o qual é (obviamente) dificilmente o caso, uniforme em densidade de probabilidade e com um
poder estatístico igual
σ q2 = LSB 2 (3,3)
12.
Em seguida, é possível derivar uma relação muito útil que expressa a máximo a relação sinal-ruído (SNR) de
um ADC em função do seu número de bits. Esta é dada por
( 12 )
SNR = 10 · registro 10 = 6,02 · n + 1,76 (dB). (3,4)
8 · 22n
Não vamos elaborar a modelagem estatística do ruído de quantização mais longe. A equação (3.4) é uma ferramenta
muito útil para estimar o número de bits de uma precisa, a fim de obter uma desejada SNR para um dado processo de conversão.
Para e xample, se alguém precisa de pelo menos um dB SNR 50, (3.4) mostra que o número de bits deve ser superior a 8. Por
favor note que este modelo não leva em conta qualquer outra fonte de ruído, além de quantização, como, por exemplo, aqueles
associados com o sinal de circuitos de condicionamento ou com o conversor de energia. Consequentemente, a
real relação sinal-ruído será sempre inferior ao que é estimado usando (3.4).
Existem pelo menos duas outras formas principais de quantização que sempre ocorrem na aplicação de um algoritmo de
controlo digital: (i) de quantização aritmética e (ii) de quantização saída. Quanto ao ex está em causa, podemos dizer que o que
chamamos de quantização aritmética não é senão um efeito da precisão finito que caracteriza a unidade aritmética e lógica usada
para calcular o algoritmo de controle. A precisão finito determina a necessidade de truncamento (ou arredondamento) de
representações binárias O controlador COEF fi coeficientes, de modo a fi t-los para o número de bits disponíveis para o
programador para variáveis e constantes. Além disso, pode determinar a necessidade de truncamento (ou arredondamento) após
multiplicações. Em geral, o efeito do coeficiente e truncagem resultado da multiplicação (ou arredondamento) é uma distorção da
resposta de frequência do controlador, ou seja, o deslocamento dos pólos do sistema, que podem ter algum impacto sobre o
desempenho possível. Ambos truncamento e efeitos de arredondamento pode ser modelado como um novo tipo de quantização e
assim como um ruído equivalente, de natureza aritmética, adicionado ao sinal. embora extremamente
interessante, prevendo o fi cação ampli de ruído aritmética dentro de um algoritmo de controle de loop fechado por cálculos a
lápis e papel é um trabalho muito difícil. Para verificar o funcionamento algoritmo de controle para este nível de detalhe, a única
opção viável é a sua completa, simulação de baixo nível, com base em um modelo que inclui a emulação da unidade
controladora aritmética adotado.
Deve estar claro que, no caso foram empregues uma representação de ponto flutuante fl de constantes e variáveis dentro de um algoritmo de
controlo, nenhum dos efeitos de quantização aritméticas acima discutidos pode ser observada. É importante dizer, porém, que a disponibilidade de
processadores de ponto flutuante fl no campo de aplicações industriais de controle digital é muito raro. No momento da escrita (2006), as unidades DSP
único estado-of-the-art, projetado para processamento de sinais em tempo real de alto desempenho, pode contar com uma unidade de fl de ponto flutuante
aritmética. No entanto, o custo de tais unidades de DSP está bem além do máximo acessível para uma aplicação típica do controlo industrial. Portanto,
pelo menos para o futuro próximo, os engenheiros industriais, projetando reguladores digitais para comutação conversores, terá que enfrentar os
problemas gerados pela fi de ponto fixo unidades aritméticas. Felizmente, a disponibilidade de baixo custo de 16 ou até mesmo microcontroladores de 32
bits e DSPs está aumentando a cada dia. A ocorrência de problemas de quantização aritméticas graves é, portanto, cada vez mais raras, sendo con fi nido
para aplicações extremamente exigentes ou para aplicações onde o uso de microcontroladores de 8 bits é a única opção viável e a emulação de uma
aritmética de precisão superior é fora de questão para a memória ou restrições de tempo. É basicamente por esta razão que nós não tomaremos
quantização aritmética em conta na discussão a seguir de implementação de controle digital. Na prática, os nossos resultados será determinado pelo
assumindo infinita precisão aritmética, considerando-a BeWell aproximada bymodern controladores digitais de 16 bits. A ocorrência de problemas de
quantização aritméticas graves é, portanto, cada vez mais raras, sendo con fi nido para aplicações extremamente exigentes ou para aplicações onde o uso
de microcontroladores de 8 bits é a única opção viável e a emulação de uma aritmética de precisão superior é fora de questão para a memória ou
restrições de tempo. É basicamente por esta razão que nós não tomaremos quantização aritmética em conta na discussão a seguir de implementação de
controle digital. Na prática, os nossos resultados será determinado pelo assumindo infinita precisão aritmética, considerando-a BeWell aproximada
bymodern controladores digitais de 16 bits. A ocorrência de problemas de quantização aritméticas graves é, portanto, cada vez mais raras, sendo con fi nido para aplicações extremamente exigentes ou p
quantização de saída, em vez disso, está relacionada com a operação inerente na conversão digital para
analógico, que traz a variável de saída algoritmo de controlo de volta a partir do digital para o domínio de tempo
contínuo o truncamento (ou arredondamento). No nosso caso de aplicação, esta função é realmente inerente ao
processo de PWM digital (DPWM). A redução do débito variável de controlo (no nosso caso, o ciclo de trabalho
desejado) do número de bits, necessário para escrever no registo PWM ciclo de trabalho, representa de novo uma
fonte de ruído de quantização. Note-se que, a menos que um relógio muito alta proporção de frequência de
modulação for disponível (ver secção 2.2.2), o número efectivo de bits que podem ser utilizados para representar o
ciclo de trabalho é sempre muito menores do que o número típico pouco variável (16 ou 32 ). Portanto, a saída de
quantização é inevitável.
Para abrir apenas uma breve discussão de LCOS, gostaríamos de mostrar, no lugar em primeiro lugar, como um ciclo
limite pode ser gerado em uma situação muito simples. O processo está representado na Fig. 3.5. Denotamos por variável d o ciclo
de trabalho de um conversor de comutação, como o considerado em nossa discussão, cujo set-point desejado é o valor
determinado é preciso aplicar para trazer o conversor para o estado estacionário. Variável X pode estar associado, por exemplo,
com o conversor
d X
[Au]
ponto de ajuste desejado
0,500
e <0 3
0,375
0,250
2
e> 0
0,125
001 010 011 100 dq t

T LCO
FIGURE3.5: Exemplo de ocorrência ciclo limite. O ponto de ajuste desejado para a variável de controlo de saa d
não é um dos valores de saída possíveis. Consequentemente, o sistema oscila, com prazo T LCO, entre as duas saídas mais próximas.
Aqui assumimos que o sistema inclui pelo menos uma ação integral na função de transferência a partir da entrada para a saída.
corrente de saída média. Infelizmente, como se vê a partir da Fig. 3.5, do ponto de ajuste desejado para d não é qualquer uma das
possíveis saídas, por causa de quantização saída.
Como resultado, vamos em qualquer caso, aplicar tanto a maior do ciclo de trabalho necessário, fazendo com que o actual
aumento além do nível de estado estacionário, ou um menor que o ciclo de trabalho necessário, causando a diminuição de corrente
abaixo do valor de steady-state. Isso acontece porque a corrente de saída do conversor é, em primeira aproximação fi, proporcional
ao integral da tensão de saída média inversor, que por sua vez é proporcional ao ciclo de trabalho. Comutações entre os dois
estados são determinados pelo controlador de corrente, o qual reage com o actual acumulação de erro mudando o ciclo de trabalho.
Isto resulta numa oscilação persistente, ou seja, um limite de ciclo, das variáveis de controlo, que não é devido a qualquer
instabilidade do sistema, mas apenas na presença da quantização saída. Claro, a amplitude ea frequência do ciclo limite são em grande
parte dependente de vários parâmetros do controlador e conversor como, por exemplo, largura de banda do controlador, circuito aberto
constantes de tempo do sistema e ganho estático sistema de circuito aberto. Por favor note que nos casos como o conversor meia
ponte considerado aqui, onde a entrada para a função de saída de transferência conversor apresenta um comportamento low-pass,
bem aproximada por uma ação integral, este tipo de ciclo limite é praticamente inevitável.
Dentro da teoria geral de controle digital, ciclos limites têm sido extensivamente estudada, com diferentes
graus de complexidade e detalhe. Na eletrônica de potência e, mais precisamente, na área de aplicações conversor
DC-DC, vários papéis fundamentais na resolução de quantização e limitar ciclismo foram publicados, como, por
exemplo [4, 5] e outros aí citada. Sem entrar muito em este tema bastante complexo, que gostaria agora de rever as
condições fundamentais para a eliminação de ciclos limites. Vale esclarecer, desde o início, que as condições
relatadas a seguir são necessárias, mas não su fi ciente, para a eliminação do limite
X
níveis
Conversor de energia
DPWM
v em
+ 1 LSB
x (t) bin erro
Eu o + q ADC / 2
níveis Max (q DPWM, K EU.

Eu Σq q
ADC)
ADC)
0 0 bit
q ADC
DE ANÚNCIOS ADC
X ref bin erro
sinal de porta
x (k) - q ADC / 2
_
d (k) d
(k)(k) X ref
regulador - 1 LSB
DPWM bin erro
digital ε x ( k) +
a) q PWM b)
FIGURE3.6: ( a) conversor de energia controlado digitalmente com ADC e DPWMquantization; (B) de quantização de variável de
estado x (t) e efeitos de quantização DPWM.
oscilações de ciclo. Portanto, a presença real e amplitude de Lcos são normalmente controladas por meio de simulações no domio
do tempo. Esta pode ser uma investigação demorada, pois a presença de LCOS depende fortemente do ponto de funcionamento do
conversor, por exemplo, sobre os níveis atuais de carga e tensão de entrada. Em alguns casos, o sistema não mostrar LCOS, com
exceção de um pequeno conjunto de valores de corrente de saída. Além disso, um ciclo limite às vezes pode ser desencadeada
apenas por alguns transientes particulares, ter uma amplitude muito particular. Portanto, não é tão fácil de garantir a eliminação real
de LCoS.
No entanto, a fim de rever as condições fundamentais para a eliminação de LCOS, vamos considerar o conversor de
energia controlado digitalmente mostrado na Fig. 3.6 (a), onde assumimos que os efeitos da quantização dominantes derivam da
ADC eo DPWM, enquanto o efeitos de arredondamento nos o algoritmo de controle são negligenciados. Por uma questão de
fato, a fi xa-point aritmética eo coeficiente de arredondamento pode desempenhar um papel relevante na precisão da frequência
de controlador de resposta de fi nição e na ampli fi cação de ruído de quantização. No entanto, uma abordagem de concepção
prática é muitas vezes baseada na suposição de resolução no controlador finito e no veri fi cação, a posteriori, por meio de
simulações no domio do tempo e experiências.
o primeiro condição é para garantir que a variação de um nível DPWM, ou seja, um bit menos significativo da
representação digital de ciclo de trabalho, como aqui denotado q DPWM, não dá uma variação da variável de saída controlada x (t), em
condições de estado estacionário, maior do que o nível de quantização x (t), aqui indicado como q ADC. Assim, se de fi ne como G (s) a
função de transferência entre o ciclo de trabalho, d, e a variável controlada, x (t), a condição necessária primeiro para a eliminação
de Lcos é
q DPWM G dc < q ADC, (3,5)

Onde G dc é o ganho de estado estacionário (isto é, G cc = L (j 0)). A condição (3,5) indica que o efeito na variável X da etapa DPWM
quantização, determinada pelo ganho de estado estacionário do conversor G dc, deve ser menor que theADCquantization etapa. É
interessante notar que este raciocínio é aplicável ao controlo de quantidades de corrente contínua, enquanto que a análise, e até mesmo
a interpretação, de ciclos limite na presença de referências que variam no tempo (como conversores INDC / ac) pode ser ligeiramente
diferente.
o segundo condição é a presença de uma acção integral no controlador. Esta condição tem sido formalmente
demonstrada em [5]. No entanto, a sua motivação pode ser explicado considerando que, se apenas um termo proporcional
(ou um termo derivado proporcional) está incluído no controlador adotada, um erro quantizado mínimo sobre a variável
controlada x (t) determina uma variação na tensão de saída do conversor média que é igual a G dc · K P · q ADC ( mesmo
considerando a quantização da DPWM ser infinito). Desde a G dc · K P é geralmente muito maior do que 1, esta variação é
muito maior do que q ADC e, consequentemente, a condição (3,5) não é satisfeita. Portanto, a fim de cumprir com (3.5), um
inferior ampli fi cação do erro quantizado mínimo sobre a variável de entrada deve ser assegurada. Isso sempre acontece
quando uma ação integral está incluído no algoritmo de controle. Nesse caso, o ganho integral induz um menor efeito de
quantização na DPWM, uma vez que a variação mínima do ciclo de trabalho, devido ao erro quantizado mínimo sobre x
(t), agora é igual a K Eu · q ADC, com K Eu normalmente muito menor do que K P.
Isto garante que (3,5) é tipicamente satisfeita. É claro que, em adição a isso, a seguinte condição tem que ser
satisfeita, assim,
K Eu G dc < 1, (3,6)
que, na verdade, impõe um limite superior aos K EU. A simultânea veri fi cação de condições (3.5), onde podemos agora definem
o DPWMresolution como o máximo entre a sua fisica, quantização hardware e o que temos chamado de induzido quantização,
determinado pelo termo integral, e (3,6), é necessário efectuar a eliminação de Lcos teoricamente possível. Uma representação
esquemática de estas considerações também é dada na Fig. 3.5 (b). No entanto, mesmo se as duas condições acima estão
satisfeitas, oscilações de ciclo limite pode ainda estar presente, essencialmente devido ao efeito de não-linearidade do
quantizador no circuito fechado de realimentação.
Este possível instabilidade pode ser analisado usando descrevendo técnicas de função, incluindo a quantização
ADC e possivelmente um do DPWM. Então, o terceiro condição para eliminação LCO é que o sistema de circuito fechado é
estável do ponto de vista da função que descreve. Infelizmente, a abordagem da função descritiva é uma aproximação
válida apenas no caso de oscilações de ciclo-limite que são bem aproximadas por formas de onda sinusoidais.
Em conclusão, podemos dizer que a previsão analítica da ocorrência de ciclos limites, de sua amplitude, ea
sua frequência é um problema muito complicado. Em qualquer caso, o uso de simulação é altamente recomendado,
uma vez que o cumprimento das três condições acima, como explicamos, não garante a ausência de LCoS. No
entanto, é importante sublinhar
que, mesmo que um ciclo limite é detectado, um projeto adequado do controlador eo caminho aquisição de sinal geralmente podem
trazer a sua amplitude e frequência para níveis praticamente aceitáveis.
3.2 IMPLEMENTAÇÕES BASICDIGITALCURRENTCONTROL

Nesta secção, são apresentadas as implementações básicas do controlador de corrente digital para a VSI
representada na Fig. 3.1. Vamos discutir diferentes algoritmos de controlo e os critérios de projeto relacionados,
com a intenção de themerits destacando e as limitações de cada solução. A discussão irá referir-se a uma aplicação
controlador ideal, onde os efeitos da quantização acima mencionados podem ser considerados negligenciáveis. Em
vez disso, vamos concentrar a nossa atenção sobre o desempenho permitido pelas diferentes soluções e sobre o
impacto da implementação controlador digital na resposta dinâmica do conversor, considerando, em particular,
figuras de mérito como o atraso de resposta para a etapa mudanças no atual referência, ou a erro de seguimento
residual na presença de sinais de corrente de referência sinusoidal. Ao longo da discussão,
3.2.1 O controlador proporcional integral: Overview

O controlador digital primeiro discutimos é o proporcional integral, ou PI, controlador. Na última parte do Capítulo 2,
descrevemos em detalhe uma possível implementação analógica desta solução. Nós nowmove a uma implementação digital
observando que, em geral, pode ser bastante conveniente para derivar um controlador digital de um design analógico
existente. Este procedimento, que é chamado
discretização controlador, tem a vantagem de exigir apenas um conhecimento mínimo da teoria de controle digital a ser
aplicada com êxito. Tudo o que é necessário é um projeto do controlador analógico satisfatória e a aplicação de um dos
vários discretizationmethods possíveis para ligar o controlador analógico em um digital. Como veremos a seguir, embora
geralmente satisfatória, a aplicação deste método implica alguma perda de precisão, em comparação com um design
digital direta, principalmente devido às aproximações envolvidas no próprio processo de discretização e na representação
em tempo contínuo equivalente a atrasos.
Fazendo referência à Fig. 3.7, podemos ver o diagrama de blocos do circuito de controlo. Como pode ser visto, que
replica a organização do diagrama de blocos da Fig. 2,10, com a diferença notável que alguns dos blocos são agora tempo
discreto blocos. Em particular, podemos ver como os blocos do controlador e modulador são agora dentro do domínio digital,
a área sombreada, que representa uma placa de microcontrolador ou DSP. Os modelos de inversores e transdutor em vez
disso são exatamente iguais aos da Fig. 2.10 e, como tal, modelos de tempo contínuo. A ligação entre os dois domínios do
tempo é representado pelo amostrador ideal na entrada do controlador e pelo modulador de largura de impulso digital, que
gera a saída do controlador e, como já explicado, inerentemente

()s G
Inverter ganho de Carga admissão

controlador PI Digital
KP
1
ε EU( k) + . Eu O ( t)
Eu FIA ( k) m (k) d (t)
DPWM 2V DC R1 S
+
+ . + s 1RL
- SS
K Eu ZS
z-T
1
ganho ADC
()k I ENTÃO
G TI
FSR 1
Figura 3.7: diagrama de blocos da malha de controle de corrente digital com regulador PI.
implementa o interpolador, ou suporte, função. Todas estas características implicam que estamos realmente lidando com um dados
amostrados sistema dinâmico.
Pelas razões que anteriormente explicado falando sobre a sincronização, assumimos que a operação controlador é
cronometrado pelo DPWM, ou seja, uma nova iteração do algoritmo de controle é iniciado assim que um período de modulação
começa. Assumimos também, para simplificar, que o modo de atualização único de operação é adotado, de modo que, durante
eachmodulation período, um único novo valor da saída do controlador é computado. O cálculo baseia-se na amostra de
corrente, adquirida no início do período e indicado pela Eu S
O( k). Uma vez que o funcionamento do controlador procede no momento

etapas que são múltiplos de T S, o período de modulação de amostragem e, em todos os sinais do controlador que simplesmente
com denotar k O instante k · T S desde a origem dos tempos. Assim, podemos dizer que, no k período de modulação th, a saída do
controlador, isto é, o sinal de modulação digital é
m (k). Por favor, note que, apesar de manter a identificação da saída do controlador por m, como no caso analógico, este já não
deve ser considerado um sinal analógico, mas em vez de uma sequência de códigos binários, isto é, um sinal de tempo discreta
quantificados. Claro, o mesmo vale para cada um dos outros sinais internos do controlador, como Eu OREF e Eu S
O.
Vale a pena notar que, a fim de fazer Fig. 3.7 mais realista, vamos modificar os ganhos estáticos do modulador e do
caminho de retorno em relação ao exemplo de design analógico da Fig. 2.10. De fato, em uma implementação digital, o
ganho estático modulador é representado pelo fator de escala numérica que transforma o código binário m (k) no ciclo de
trabalho correspondentes d (t).
Em geral, isso depende da forma como as variáveis são normalizados no algoritmo de controle. É possível verificar que,
assim que a normalização das variáveis é tal que m (k) é codificado como um número binário fraccionada, isto é, o valor de
binário máximo de m é feita equivalente a unidade, a

ganho estático modulador é também a unidade, ou seja, m (k) representa directamente o ciclo de trabalho, sem outros factores
de escala. A hipótese de normalização fractional também explica a presença do ganho ADC na entrada do controlador digital,
o que significa que um valor de entrada escala da ADC é normalizado para a unidade também. Sob estas premissas, e sem
perda de generalidade, vamos supor o ganho estático DPWM ser igual à unidade. Se um critério de normalização diferente é
adotado, o ganho estático modulador terão de ser ajustados em conformidade.
3.2.2 Simpli fi edDynamicModel de atrasos

Como brevemente y descrito acima, a aplicação de técnicas de discretização requer o desenhador para determinar um modelo de
tempo contínuo equivalente do seu sistema de dados amostrados, para utilizar na concepção de um controlador de tempo contínuo
de estabilização o loop de feedback e, finalmente, para ligar o controlador de tempo contínuo num tempo discreto um equivalente.
Portanto, antes de tudo, precisamos discutir a derivação de um equivalente, modelo de tempo contínuo para o sistema representado
na Fig. 3.7.
A abordagem típica livro de texto [2, 3] de dados amostrados sistemas dinâmicos controlar normalmente requer que
adequadamente modelo, no domínio do tempo contínuo, o sistema de tempo discreto incluídos entre o dispositivo de amostragem
ideal localizado na entrada do controlador e a saída do interpolador. Como explicamos na Seção 3.1.1, a maneira típica de fazer
isso é por considerar um modelo adequado do interpolador, por exemplo, algum tipo de suporte, e, depois que encontrando uma
representação em tempo contínuo equivalente para a conexão em cascata do ideal amostrador eo titular, que é chamado de amostragem
e retenção. Por favor note que este método, esquematicamente ilustrado pela Fig. 3.8, é realmente o que já utilizamos no Capítulo
2, modelando os diferentes tipos de DPWM. Uma vez que a amostragem e retenção é modelado, o desenhador pode operar a
síntese controlador no domínio do tempo contínuo, partindo do princípio que uma vez convertido de volta para um tempo discreto
equivalente e inserido entre o dispositivo de amostragem e o interpolador no sistema de dados de amostragem original, o
controlador irá manter as propriedades de ciclo fechado determinada pelo projecto tempo contínuo.
controlador PI Amostragem e retenção

Digital
Eu OREF Eu OREF
ld
Eu O Eu O
PI (z) DPWM ()s G +

IP
DPWM ()s L
+ KK
+ s
- -
G TI G TI
FSR 1 FSR 1
ganho ADC ganho ADC
transdutor de corrente transdutor de corrente
Figura 3.8: Procedimento para definir o equivalente tempo contínuo da malha de controle de corrente digital.
Isto é o que tem a ver com o sistema de dados amostrados da Fig. 3.7, com uma diferença significativa. A
diferença reside no facto de, neste caso, a função do interpolador é inerente ao DPWM, porque que é o bloco no qual a
conversão do digital para o domínio analógico tem lugar. Isto significa que uma vez que o efeito de suporte é
adequadamente modelada no DPWM, a conversão do sistema de dados amostrados para um equivalente, tempo
contínuo um estará completa. Isto pode parecer um detalhe menor, mas neste diferença reside a chave para a correcta
interpretação do sistema na Fig. 3.7 como um sistema de dados amostrados. No Capítulo 2, descrevemos vários modelos
equivalentes tempo contínuo para theDPWM. Considerando, por exemplo, o modelo (2,7), depois menores rearranjos e
assumindo que, como se explicou acima, c PK = 1, obtemos a seguinte expressão,
( e - s ( 1 - D) T S ) ( )
DPWM ( s) = 1 2+ e - s ( 1+ D) T S 2 = e - s T S 2 cos ω TS ~ = e - s TS 2, (3,7)
2 2D
que, como pode ser visto, mostra a equivalência do DPWM considerado a um atraso de meio período da modulação, em cascata para
uma função da frequência de novo. Considerando-se a largura de banda típica controlador de corrente a ser limitada bem abaixo da
frequência de modulação, um / T S, o termo ganho pode realmente ser aproximado por unidade, independentemente do ciclo de trabalho D, de
modo que a última parte (3,7) detém. Nos pressupostos acima, (3.7) mostra que podemos modelar com bastante precisão a DPWM
como, um atraso período de meia modulação puro. Por favor note que este exatamente coincide com o modelo de tempo contínuo do de
ordem zero segurar usualmente adotado em um projeto do controlador de dados amostrados. É claro que, se um DPWMmodel diferente
foram considerado, o resultado (3,7) representaria uma aproximação grosseira, mas ainda pode ser utilizado como uma representação
simplificada do efeito de atraso titular. Considerando agora a Pad' de primeira ordem
e aproximação de (3.7), um racional, tempo contínuo

função de transferência pode ser obtido,
4
e - s T 2S~ = 1 - s T S , (3,8)
1 + s TS
4
Onde T S é, naturalmente, o período de amostragem. A utilidade de (3.8) é que uma função de transferência racional é
claramente mais fácil de lidar do que a ex p função onential. Nós, na verdade, já se reuniu (3.8) no Capítulo 2, Fig. 2.10, onde
foi usado, basicall y sob as mesmas hipóteses, a, aproximadamente, modelar o atraso DPWM em um exemplo de criação
regulador analógico.
Agora estamos prontos para considerar o equivalente tempo contínuo do nosso sistema de dados amostrados. Isto é
mostrado na Fig. 3.9. Como pode ser visto, obtivemos exatamente o mesmo modelo da Fig. 2.10, com a única diferença de que o
ganho estático do modulador é agora considerado igual a 1 e que há um ganho adicional no caminho de feedback. Para simplificar
os seguintes desenvolvimentos deste resultado, assumimos FSR = c PK, de modo que o ganho de circuito aberto estática da Fig. 3,9
e que
modelo DPWM ()s G
controlador PI ganho estático efeito de atraso (Padé Inverter ganho de Carga admissão
aproximação)
Eu OREF - 1
. Eu O
IP
m s 14 t d
+ 1 2V DC R1
+ KK
s
S
+
- +
ss
s 1RL
SS
s 14 t
G TI
FSR 1
ganho ADC transdutor de corrente
Figura 3.9: Diagrama de blocos do equivalente de tempo contínuo do circuito de controlo da corrente digital.
da Fig. 2.10 são idênticos. Claro que, em geral, os dois ganhos de loop terá um valor dc diferente, o que vai exigir
algum ajuste simples dos parâmetros do controlador. Sob a hipótese de, em vez, o controlador PI analógico criamos
no Capítulo 2 representa um controlador de estabilização satisfatório também para o circuito da Fig. 3.9.
Portanto, agora estamos prontos para dar o último passo para o projeto do controlador de corrente digitais PI. Tudo o que
temos a fazer é aplicar um método de discretização adequada para o controlador analógico que já possuímos. A forma como isto
pode ser feito é o tema da próxima seção.
3.2.3 O controlador proporcional integral: Estratégias de discretização

De acordo com a teoria de controle digital, a aplicação de qualquer método de discretização implica sempre uma perda de desempenho em
relação a uma implementação de controle puramente analógico. Isto também é verdade para o nosso caso. De fato, se um controlador de
corrente analógica foram projetados para o sistema da Fig. 3.7, uma vez que o efeito de atraso do PWM analógico é desprezível, a largura de
banda do controlador poderia ser maior do que podemos alcançar uma vez que um modulador digital, que apresenta um atraso superior, é
usado.
No Capítulo 2, ter escolhido para projetar o controlador PI analógico considerando um modulador PWM digital e
modelagem de seu atraso exatamente como na Fig. 3.9. Essa escolha, juntamente com a escolha “educados” do valor
ADC FSR que foi feito na seção anterior, nos permitiu encontrar um controlador que, embora não seja ideal para a
aplicação analógica, está agora pronto para discretização sem mais ajustes. Do ponto de vista de um livro, este oferece
duas vantagens: para manter a apresentação mais compacta e para permitir que, no final, a comparação de dois
controladores praticamente idênticos, analógicos e digitais, e pondo assim em evidência o impacto da discretização no
desempenho final. No entanto, note que, no caso geral, o design analógico teria que ser iniciado a partir do zero, com
base no modelo equivalente da Fig. 3.8.
Na verdade, existem várias estratégias de discretização possíveis, alguns basedon a invariância da resposta dinâmica
aos sinais particulares (degraus, rampas, etc.) e os outros com base em numérica
backward
Euler
Euler
Atacante
T (k-1) S kT S (K + 1) T S t T (k-1) S kT S (K + 1) T S t
a) b)
FIGURA 3.10: ( a) Método de Euler integração (para a frente e para trás). método de integração (b) trapezoidal.
métodos de integração. Estes últimos são os que vamos considerar agora. O conceito básico por trás deles é muito
simples: queremos substituir o cálculo de tempo contínuo de integrais com alguma forma de aproximação numérica. Os
dois métodos básicos que podem ser aplicadas para este fim são conhecidos como a integração de Euler e o método de
integração trapezoidal. O princípio é ilustrado na Fig. 3.10.
Como se pode ver, a área sob a curva é aproximada como a soma das áreas rectangulares ou trapezoidais. O
método de integração Euler pode realmente ser implementada de duas maneiras, conhecida como frente e para trás integração
Euler, o significado sendo óbvia a partir da Fig. 3.10 (a). Escrevendo a regra para calcular a área como uma função
recursiva das amostras do sinal, aplicando Z- transformar a esta função área, e impondo a equivalência com a
transformada de Laplace operador integral, dá uma transformação direta da transformada de Laplace variável
independente s ao Z- transformar variável independente z.
A Tabela 3.1 mostra as transformações que são obtidos para os dois discretizationmethods, onde as duas versões
possíveis do integrationmethod Euler são considerados. Estes são chamados
Z-formas. O significado prático de cada Z- forma é como segue: a substituição do s variável na função de
transferência do controlador com a função indicada do z determina variáveis
Tabela 3.1: Métodos de discretização
MÉTODO Z- FORMA 3% DISTORTIONLIMIT

fS
backward Euler s = z - 1z · T S f> 20
fS
Atacante Euler s = z - 1T S f> 20
z-1 fS
Trapezoidal (Tustin) s =2 TS z+1 f> 10
Além 3. Discretização do PI Controlador atual
Em Além 2, nós determinamos os ganhos proporcional e integral de um controlador de corrente analógico PI. Estes
foram K P = 6.274 e K I = 1.8 × 10 4 ( rad s - 1). A função de transferência do controlador correspondente é dada pela
1 + s · KP
K Eu
PI ( s) = K Eu . (A3.1)
s
Procedemos agora para a discretização do controlador, considerando, a princípio, o método de integração Euler na para
trás versão. substituindo o s variável com a expressão indicada na linha primeiro da Tabela 3.1, que achar
KP
1+z-1 ·
z · TS K Eu zz - 1.
PI ( z) = K Eu = ( K P + K Eu · T S) · z - K P = K P + K Eu · T S · (A3.2)
z-1 z-1
z · TS
Como pode ser visto, obtivemos uma nova função de transferência racional que pode ser simpli fi cados para dar a
implementação em tempo discreto do controlador PI. O diagrama de blocos correspondente ao último expressão em (A 3.2) é
mostrado na Fig. A3.1, que representa a realização paralela do regulador de tempo discreto, seguida de uma possível muito
simples, modelo de cálculo do atraso,.
m P ( k)
KP
+ m (k) m (k-1)
ε EU( k)
z- 1
+ m EU( k)
+
K Eu T S
+
atraso de cálculo
z- 1
FIGUREA3.1: Bloco representação diagrama do controlador PI digital. Recordando o básico Z- propriedades de transformação,
podemos imediatamente anote o algoritmo de controle que pode ser usado para implementar o regulador PI em nosso
microcontrolador ou unidade DSP. Esta é a seguinte,
{ m EU( k) = K Eu · T S · ε EU( k) + m EU( k - 1)
(A3.3)
m (k) = m P ( k) + m EU( k) = K P · ε EU( k) + m EU( k),
Onde ε EU ( k) representa o erro de corrente no instante kT S. Por favor note que Fig. A3.1 na verdade representa uma descrição
mais detalhada do controlador PI digitais representado também na Fig. 3.7.

Da mesma forma, podemos aplicar a integração trapezoidal com base Z- forma, também conhecido como Tustin transformar.
Seguindo o mesmo procedimento acima, é fácil de derivar o algoritmo de controle que traduz o controlador PI discretizado. Nós
achar
•
•
m EU( k) = K Eu · T S · ε EU( k) + ε EU( k - 1) + m EU( k - 1)
2 (A3.4)
•
m (k) = m P ( k) + m EU( k) = K P · ε EU( k) + m EU( k).
Como pode ser visto, a estrutura de (A3.4) é semelhante ao de (A3.3); a única diferença é determinada pelo
cálculo da parte integrante que não se baseia em um único valor de erro atual, mas sim na média móvel das
duas amostras de erro atuais mais recentes.
Esta diferença é responsável pela baixa distorção resposta de freqüência do Tustin transformar. Vale a pena
notar que os ganhos proporcional e integral para as duas versões diferentes do controlador PI discretizada são
exatamente os mesmos. Como pode ser visto, em ambos os casos, encontramos que o ganho proporcional para
o controlador digital é exatamente igual ao do controle analógico, enquanto o ganho integral digital pode ser
obtida simplesmente multiplicando o ganho integral tempo contínuo e o período de amostragem. Por favor note
que também a aplicação de prewarping não muda muito os valores dos ganhos do controlador; especialmente
quando uma proporção relativamente elevada entre a frequência de amostragem e a frequência de entrada
desejada é possível. Este é também confirmados pelas curvas de Bode, mostrado na Fig. A3.2,
50
40
30
20
10
Magnitude [dB]
- 45 0
- 90
10 2 10 3 10 4 10 5
Frequência [rad / s]
FIGUREA3.2: Bode parcelas das diferentes realizações PI.

Phase [deg]
Como pode ser visto, com os nossos parâmetros de design e frequência de amostragem, as parcelas são praticamente indistinguíveis.
Em resumo, temos visto que, dado um regulador analógico PI adequadamente projetados, a aplicação de qualquer
das estratégias de discretização considerados simplesmente requer o cálculo dos ganhos PI digitais, como a seguir,
{ K Eu cavo = K Eu · T S
(A3.5)
K P = escavação K P,
ea implementação do algoritmo adequado controle (A3.3) ou (A3.4).

A última questão que precisamos discutir é o papel do modelo atraso cálculo que aparece na Fig. A3.1 (pontilhada z - 1 quadra).
Se o bloco de atraso unidade é adicionado ao diagrama de blocos do controlador, torna-se possível avaliar o efeito do
atraso no cálculo do desempenho de controlo e a estabilidade do sistema de circuito fechado. Isso pode ser feito usando
qualquer tipo de modelagem de sistema e software de simulação. Claro, a duração do atraso cálculo é, neste caso,
deveria ser igual a um período de amostragem, como um pior caso de aproximação. Mais importante, foi realizado o
projeto do controlador PI analógico original negligenciando o atraso de cálculo, por isso é provável que a sua inclusão no
modelo de controlador digital, no momento da veri fi cação, será significativamente afetar o desempenho dinâmico. Para
compensar isto, o desenho análogo deve ser corrigida considerando-se um atraso equivalente controlo de circuito igual a
(3/2) T S
em (3.8).
a transformação do controlador de tempo contínuo numa equivalente um tempo discreto, a equivalência estar no
sentido da aproximação integrante explicado acima.
Uma vez que os métodos de integração numérica implica um certo grau de aproximação, se compararmos a resposta do
controlador de frequência antes e depois de discretização, algum grau de distorção, também conhecida como efeito de deformação
de frequência, pode sempre ser observados. A Tabela 3.1 mostra também a condição que tem que ser satisfeita para fazer a
distorção mais baixa do que 3%, a uma dada frequência f. A condição é expressa como um limite para a relação entre a frequência de
amostragem
f S = 1 / T S ea freqüência de interesse, f. Como pode ser visto, o integrationmethod trapezoidal, que gera o assim chamado Tustin Z-
forma, é mais preciso do que o método de Euler, e, como tal, garante uma distorção mais pequena em cada frequência ou, de
modo equivalente, um maior limite de distorção de 3%, a qual é tão alta quanto um décimo da frequência de amostragem.
Idealmente, é também possível prewarp a função de transferência do controlador, de modo a compensar a distorção de
frequência induzida pelo método de discretização e obter uma fase exacta e fósforo amplitude do tempo contínuo e
controladores de tempo discretos em 1 dada frequência, que é normalmente a frequência de entrada desejada.
Eu O Eu O
14
15
13
10
12
[UMA]
[UMA]
05
11
-5 10
- 10
78
- 15 6
0 0,002 0,004 0,006 0,008 0,01 0,012 0,014 0,016 0,0099 0,0099 0,01 0,0098 0,0101 0,0101 0,0101 0,0102
[S] t t
a) b) [S]
FIGURA 3.11: Simulação da VSI com o controlador concebido de acordo com o procedimento relatado em Além 3. A variável
representada é a corrente de saída VSI Eu O. ( a) Resposta controlador para uma mudança de amplitude de referência passo. (B) Dados
da figura anterior. É possível ver que nenhum efeito de atraso de cálculo foi incluído na simulação.
No entanto, este método implica alguns cálculos mais envolvidos e, portanto, facilmente aplicável somente se podemos
usar algum software de cálculo de implementação das técnicas de discretização. Como mostramos no Além 3, no caso de
aplicação típica, a diferença na resposta de frequência controlador podemos chegar é geralmente pequena, de modo que a
aplicação de métodos de discretização mais complexo que o Euler um raramente é motivada, pelo menos para o controlador PI .
Para concluir a discussão de técnicas de discretização, nós agora apresentar os resultados da simulação da
nossa VSI com o controlador digital, obtida seguindo o procedimento delineado no Além 3 e execução do algoritmo
descrito por (A3.3). Estas são mostradas na Fig. 3.11.
É interessante comparar estes resultados com aqueles relatados na Fig. 2.11. Como pode ser visto, há muito pouca diferença
no desempenho alcançado. Acompanhando com muito cuidado, no entanto, é possível observar um ligeiro aumento no desvio de fase
entre a corrente de saída e a sua referência, uma consequência da largura de banda ligeiramente inferior conseguido pelo controlador
digital (um efeito frequência empenamento).
3.2.4 Efeitos da ComputationDelay

Na discussão acima, mostramos como o efeito de atraso associado com a operação DPWM podem ser tomadas de cuidados. Uma
complicação adicional que tem que lidar com está representado pelo facto de que o diagrama de blocos da figura 3.7, na verdade,
esconde uma segunda fonte, independente de atraso:. Este é o atraso computação algoritmo de controlo, ou seja, o tempo
requerido pelo processador para calcular uma Novo m valor, dado a amostra variável de entrada. Embora processadores de sinais
digitais e microcontroladores estão ficando mais e mais rápido, na prática, o tempo de computação de um digitais
controlador de corrente sempre representa uma fracção significativa do período de modulação, variando tipicamente de 10% a
40% dele. Uma consequência directa desta limitação do hardware é que, em geral, não podemos calcular a entrada para o
modulador durante o mesmo período de modulação quando tem de ser aplicado. Em outras palavras, a entrada de modulador,
em qualquer dado período de modulação, deve ter sido calculado durante a iteração do algoritmo de controlo anterior.
Dinamicamente, isto significa que o algoritmo de controlo determina, na verdade, um atraso adicional de um período de
modulação.
Pode-se considerar nesta análise a ser um pouco pessimista, porque microcontroladores poderosos
andDSPs estão disponíveis hoje, que permitem o cálculo de uma rotina PID inmuch menos de um microssegundo.
No entanto, é importante ter em mente que, em aplicações industriais, o fator custo é fundamental: a otimização de
custos requer normalmente o uso do hardware mínimo que pode ful fi ll uma dada tarefa. A disponibilidade de
recursos de hardware em excesso, em relação ao que é estritamente necessário, simplesmente identifica um projeto
de sistema pobre, onde pouca atenção tem sido dada ao fator custo. Portanto, o designer de controle digital vai lutar
para fi t sua rotina de controle para um microcontrolador mínimo complexidade muito mais frequentemente do que
ele ou ela irá experimentar a situação oposta,
A abordagem convencional para resolver o problema consiste em considerar que um período de controlo inteiro é
dedicado aos cálculos, como se mostra na Além 3, Fig. A3.1. Neste caso, a fim de obter a partir do controlador digital um
desempenho satisfatório o efeito de atraso de cálculo tem de ser incluído desde o início no projeto do controlador
analógico. Praticamente, isso pode ser feito através do aumento do efeito de delay representado pelo Pad'
e aproximação da Fig. 2.10
e a Fig. 3.9 pela T S. Depois disso, o processo descrito em Além 3 para a síntese controlador através discretização pode ser
reaplicado. É importante sublinhar oncemore que, se o controlador analógico não é redesenhado e uma signi fi cativa
calculationdelay é associatedwith o algoritmo implementado, o desempenho alcançado pode ser muito menos do que
satisfatória. Um exemplo desta situação é mostrada na Fig. 3.12 (a), em que um atraso de cálculo igual a um período de
modulação é considerado. Note como a resposta ao degrau tende a ser subamortecido. No outro caso, em vez disso, como é
mostrado na Fig. 3.12 (b), a resposta dinâmica do controlador redesenhado é mais suave, mas pode ser observada uma
redução significativa da sua velocidade. Por favor, note que o resultado tenha sido obtido através da redução da frequência de
transição para f S / 15, mantendo a mesma margem de fase do projeto original. O exemplo anterior mostra que, quando o
desempenho máximo é necessária, esta abordagem convencional pode ser excessivamente conservador. Penalizar a largura
de banda do controlador para lidar com o atraso de computação, o procedimento de síntese irá inevitavelmente levar a um
desempenho pior, com respeito aos controladores analógicos convencionais. Esta é a razão por que, em alguns casos, uma
modelagem diferente do controlador digital pode ser considerado que leva em

Eu O 14 Eu O 14
13
13
12
12
11
[UMA] 10 [UMA]
11 10
9
9
78
0,01 0,0102 0,0104 0,0106 0,0108 0,011 0,01 0,0102 0,0104 0,0106 0,0108
a) [S] t b) [S] t
FIGURA 3.12: Simulação do VSI com o controlador PI digital, incluindo o atraso cálculo. (A) Dados sobre a resposta do controlador a uma mudança
de amplitude de referência passo sem nenhuma modificação: Undershoot e resposta oscilante. (B) Detalhes de resposta do controlador com o
redesenho: Undershoot reduzida, reduzida velocidade de resposta, aumento de mudança de fase.
contabilizar a duração exacta do atraso de computação e assim, usando modi fi cado Z- transformar, exatamente modelos a
atualização instantânea ciclo de trabalho dentro do período de modulação. Desta forma, a penalização do controlador digital
com respeito ao análogo pode ser minimizada e uma melhoria de desempenho significativa, no que diz respeito ao caso da
Fig. 3.12 (b), pode ser alcançada. Este será o tema da Seção 3.2.6.
3.2.5 Derivação de um Discrete Time Domain Converter DynamicModel

O que temos descrito até agora é uma abordagem muito simples projeto do controlador digital. Ele baseia-se na transformação do
sistema de dados amostrados para um equivalente de tempo contínua, que é utilizada para conceber o regulador com as técnicas bem
conhecidas de design de tempo contínuo. A abordagem simétrica também é possível. Neste caso, o sistema de dados de amostragem
é transformado em um equivalente de tempo discreto, que pode ser utilizado para a concepção do controlador directamente no domínio
de tempo discreto. Vamos agora apresentar uma breve revisão desta estratégia.
modelos de tempo discretos para circuitos de potência electrónico, têm sido amplamente discutidas no passado (ver, por
exemplo, [6-8]). O modelo do conversor tempo discreto detalhado e exacto é geralmente baseado na integração da equações
espaço de estado linear invariante no tempo e, associado a cada interruptor con fi guração (isto é, ligar e de desligar). Em seguida,
as evoluções de tempo variável de estado, obtida separadamente para cada estado topológico ou alternar, são ligados um ao
outro explorando a continuidade da variável de estado, ou seja, impondo o estado fi nal de um con fi guração ser a
estado inicial do seguinte. Esta abordagem, que requer o uso de matrizes exponenciais, leva a um modelo discreto geral espaço
de estado do tempo e representa precisamente o comportamento dinâmico do sistema no domínio do tempo discreto. Portanto, em
princípio, representa uma aproximação muito boa modelagem para circuitos eletrônicos de potência controlado digitalmente. No
entanto, não é muito utilizada, principalmente, para os dois motivos seguintes: (i) o modelo de tempo discreto obtido depende do
tipo particular de modulador adoptada, como a sequência de integrações variável de estado, uma para cada estado topológico,
depende da o modo modulador da operação (de ponta, o bordo de fuga, etc.); (Ii) o cálculo da matriz exponencial é relativamente
complexa e, por conseguinte, nem sempre é prático para a concepção de controladores electrónicos de circuito de alimentação.
Um equivalente, a abordagem mais directa, a modelagem conversor tempo discreto é descrita nas Figs. 3.13 e 3.14 (a),
onde o PWMmodulator é representado usando o modelo de domínio de frequência, PWM ( s), derivado no capítulo anterior, G (s), a
função de transferência do conversor, é obtida a partir do modelo de sinal pequena conversor de tempo contínua, e X s ( t) é a
variável de saída amostrado, que tem de ser controlado pelo algoritmo digital. Para contabilizar o tempo requerido pela
conversão AD e pela computação algoritmo de controle no DSP (ou μ C), um tempo de atraso T d é em cascata para a função de
transferência do controlador Reg ( z). Mais explicitamente, em um PWM uniformemente amostrados, tempo T d representa o
atraso entre a amostragem variável de saída e os instantes de actualização de ciclo de trabalho. Quando isso é igual a um
período de modulação, uma simples z - 1
bloco pode ser substituído no circuito de controlo.
Além 4. PI controlador de corrente com Integral Anti-wind-up
Em Além 3, que tenham concluído o projeto de um controlador digital de corrente PI. Esta exceção é dedicado a um
problema de implementação típica, ou seja, o controle da parte integrante wind-up. Este fenômeno pode ocorrer a qualquer
momento o sinal de controlador PI entrada, ou seja, o erro regulamentação, é diferente de zero para quantidades
relativamente grandes de tempo. Isto normalmente acontece na presença de grandes variações de amplitude de referência
ou outros transientes, causando a saturação inversor. O problema é determinada pelo fato de que, se não tomar qualquer
medida preventiva, a parte integral do controlador estará acumulando a integral do erro para toda a duração transitória.
Portanto, quando o novo ponto de ajuste é atingido, o controlador integrante será muito longe do estado estacionário e
transiente serão gerados na variável controlador, que tipicamente tem a forma de uma ultrapassagem. É fundamental
sublinhar que esta superação não está relacionado com a pequena estabilidade de sinal do sistema. Mesmo se a margem
de fase é alta o suficiente, o transitório será sempre gerado, pois é apenas devido à forma como o controlador integrante
reage ao conversor de saturação. Um exemplo deste problema é mostrada na Fig. A4.1 (um).
FIGURA A4.1: comportamento dinâmico do controlador PI durante a saturação: (a) sem anti-vento-up; (B) anti-wind-up.
A solução para este problema é baseada na limitação dinâmica da saída do controlador integrante durante
transientes. Transientes podem ser detectadas monitorando a saída da parte proporcional do controlador: em
uma implementação básica, qualquer momento presente é maior do que um determinado limite, a saída da parte
integrante do controlador pode ser ajustado para zero. A integração é recomeçada apenas quando a variável
regulado é de novo próximo do seu ponto de ajuste, ou seja, quando a saída da parte proporcional fica abaixo do
limite especi fi cado. implementações mais sofisticadas deste conceito também são possíveis, onde a limitação da
parte integrante é feito de forma gradual, por exemplo, mantendo a soma das saídas proporcional e integral em
qualquer caso, inferior ou igual a um limite NED prede fi. Neste caso, mostrado na Fig. A4.2, em cada iteração de
controlo,
Anti-wind-up
m MAX
m P ( k)
KP
+ M (k)
ε EU( k)
eu EU( k)
+ +
K Eu T S
+ m EU( k)
z- 1
FIGUREA4.2: Bloco representação diagrama do controlador PI digital com ação anti-vento para cima.
Esta implementação, é claro, requer um esforço computacional ligeiramente mais elevada, o que equivale a
determinação da quantidade seguinte, onde m MAX é o limite de saída do controlador de:
| eu EU( k) | = m MAX - | K p ε EU( k) |. (A4.1)
No entanto, o resultado pode ser bastante eficaz, como mostrado na Fig. A4.1 (b). Por favor, note que as disposições semelhantes podem
ser também adotada para limitar as variáveis de estado de qualquer outro tipo de regulador digital.
Largura de Pulsoh Modulator r função de

controlador
LLR Computação
transferência
digital demora
Converter
X SREF ( t) sx ( t mt)sr ( t) m sr m ss (( t)t)
ε X ) (
+ x (t) X s ( t)
Reg (z)
Reg (z) e- STD ZOH
+ G (s)
-
-
c (t)
FIGURA 3.13: Modelo do circuito de controlo para conversores controlados digitalmente.
Antes de continuar com essa discussão, temos que esclarecer dois pontos-chave, fundamentais para estabelecer uma
relação correta entre a nossa abordagem de modelagem e teoria de controle digital padrão. Em primeiro lugar, a função hold de
ordem zero (ZOH) que, quando em cascata para um amostrador ideal, os modelos a conversão de variáveis de tempo amostrados
em variáveis de tempo contínuo é, no nosso caso, interna ao PWMmodel e, portanto, não aparece logo após o amostrador. Como
consequência, lembrando que um amostrador ideal tem, por si só, um ganho igual a 1 / T S [ 1], se queremos representar
corretamente a função de transferência entre a variável tempo de entrada amostrado e a variável contínua saída tempo do
modulador, um ganho igual a T S tem de ser adicionado para a função de transferência de PWM modulador ( s). Tendo clarificado
isso, a função de transferência de tempo discreto
G T ( z), que representa exactamente as variáveis discretas equações de estado de tempo dinâmicos é dada pela
G T ( z) = Z [ e - s T d T S PWM ( s) G (s)]. (3,9)
a) m sr ( k) X s ( k)
T
e- STD PWM (s) G (s)
G T ( z)
m sr ( k) X s ( k)
b) z- 1 ZOH G (s)
G T ( z)
FIGURE3.14: modelo dinâmico equivalente de atraso de computação, a função de transferência de PWM, o conversor, e o amostrador: (a)
forma geral, (b) representação simplificada, em que o PWM é aproximada como uma retenção de ordem zero (ZOH) e o atraso de controlo
é igual a um período de modulação.

este z- abordagem domínio é muito poderoso: na verdade, é capaz de quantificar correctamente a diferença na dinâmica
do conversor determinadas pelos diferentes implementações moduladores uniformemente amostrados (bordo de fuga, borda, de
modulação da portadora triangular, etc conduzindo), uma vez que leva em conta o dever exacta instantânea atualização -Ciclo. No
entanto, existem dois motivos fortes para simplificar o processo de discretização e a avaliação de (3.9) No caso de modulação da
portadora triangular: (i) o atraso de controlo é geralmente igual a um período de modulação, e um simples z - 1
bloco pode ser usada para representar isso; (Ii) a função de transferência PWMmodulation T S · PWM ( s) se parece muito com a de um
porão de ordem zero, como (3.7) mostra claramente. Por conseguinte, uma aproximação, mas, método discretização ZOH mais intuitiva
pode ser utilizado para obter a função de transferência de tempo discreto malha aberta. Esta é dada por
G T ( z) = z - 1 Z [C (s) L (s)], (3,10)
Onde H (s) = ( 1 - e - s T S) / s é a função de transferência ZOH. Além disso, assumindo que G (s) é bem aproximada por um integrador
puro, como é o caso do nosso exemplo de controlo de corrente com R S = 0,
isto é, L (s) = 2 V DC / s G S, e supondo T d = T S, não há diferença entre (3,9) e (3,10). Na verdade, reescrevendo (3.10),
encontramos que
[ 1 - e - s TS ] = 2 V DC [1 ] = 2 V DC T S
2 V DC 1
G T ( z) = z - 1 Z z - 1 ( 1 - z - 1) Z
s s GS eu S s2 eu S z (z - 1),
(3.11)
enquanto, reescrevendo (3.9), obtemos
[ ] = 2 V DC T S [ PWM ( s) s ] = 2 V DC T S
1
G T ( z) = Z e - s T S T S PWM ( s) 2 V DC z-1 Z
s GS eu S eu S z (z - 1),
(3.12)
onde PWM ( s) é a função de transferência dada por (2,7), com c PK = 1. A equivalência entre as duas abordagens é
facilmente justificada se considerarmos que a variação de corrente de saída só depende da integrante da tensão inversor,
ou seja, apenas sobre o valor médio da tensão gerada pelo PWM, e não sobre a destinação específica do pulso PWM
durante o período de modulação.
Seguindo o mesmo raciocínio, o extensionof o z- pequeno domínio signalmodel derivação para o caso do
sistema multisampled, descrito na Seção 2.2.4, é simples,
G T ( z) = Z [ e - s T d T S (3.13)
N PWM ( s) G (s)],
onde o Z- transformação é tomado com um período de amostragem igual a T S / N. Modelo (3.12) pode ser usado para o design tempo
discreto direta do controlador atual, simplesmente decidir a alocação de pólos de malha fechada.
3.2.6 Minimização do ComputationDelay

Como descrito anteriormente, um dos factores mais importantes que limitam o desempenho dinâmico de conversores de potência
com controlo digital é o atraso computacional entre o instante de amostragem e a actualização instantânea ciclo de trabalho. Nós
já descreveu como, a fim de evitar fi ltros de anti-serrilhamento, uma prática comum é para provar a corrente do indutor no meio
de tanto o turn-on ou os tempos de desligamento, garantindo assim que seu valor médio é obtido automaticamente. No entanto,
esta disposição geralmente introduz um atraso no ciclo de controlo, o que limita fortemente a largura de banda possível. O atraso
de controlo pode ser reduzido para metade no modo de actualização dupla, onde as variáveis de entrada são amostrados tanto no
meio de ligar e o desligar de tempo e o ciclo de trabalho é actualizado duas vezes em um período de comutação.
No entanto, o aumento do poder computacional de DSPs, microcontroladores, e FPGAs, que são agora capazes de
completar o cálculo algoritmo de controlo em fracções menores e menores do período de comutação, torna possível a redução
adicional do atraso de controlo. Isto pode ser obtido deslocando o instante de amostragem atual em direção ao instante
atualização ciclo de trabalho, deixando apenas o tempo suficiente para a ADC para gerar a nova amostra de entrada e para o
processador para o cálculo algoritmo de controle.
A situação sob investigação é retratado inFig. 3,15, onde T d é, mais uma vez, o tempo necessário por conversão AD e
cálculos. Tempo T C em vez disso é disponível para outras funções não criticas, ou circuitos de controlo externos. Como pode ser
visto, uma vez T d T S, com T S sendo themodulation

período, a amostragem da variável de estado x (t), ou seja, no nosso caso da corrente do indutor Eu O ( t),
é atrasada com respeito às organizações controlador convencional e deslocada para o instante de actualização de PWM, conforme
mostrado na Fig. 3.15. Do ponto de vista do controlador, isto implica uma redução do atraso loop de feedback.
portadora PWM
c (t)
sinal de motorista
t fora t em t fora
atualização
atualização
PWM x (t) de PWM
amostragem
TC Td
FIGURA 3,15: Amostragem de variável x (t) deslocada para a atualização PWM.

Para quantificar a eficácia desta redução, é necessário um modelo de tempo discreto preciso. Para este propósito,
pode-se considerar o diagrama de blocos da Fig. 3.14 (a), e substituir o bloco de PWM com uma retenção de ordem zero
(ZOH), que, como já vimos, representa uma aproximação muito boa, especialmente no caso da forma de onda portadora
triangular. Agora, se o atraso de controle
T d é um submúltiplo do período de amostragem T S, o sistema contínuo é facilmente convertível num modelo de tempo discreto usando
convencional Z- transformar e considerando T d como o período de amostragem. No nosso caso, o atraso T d é uma fracção do período de
amostragem genérico T S e, por conseguinte, modi fi cado
Z- transformar tem que ser usado para modelar corretamente o sistema. As noções básicas de modi fi cado Z- transformar estão brie fl y lembrou a
seguir. Vamos de fi ne
p = 1 - Td (3,14)
TS
onde 0 ≤ p ≤ 1. Se g (t) é a resposta ao impulso G (s), denotamos, como fizemos antes, o Z-

transformar da versão idealmente amostrados de g (t) ( isto é, Z [ eu - 1 [ G (s)] (k T S)]) simplesmente como Z [G (s)],
com eu - 1 sendo o inverso da transformada de Laplace. Consequ en tly, o modelo de tempo discreto do sistema contínuo da Fig.
3.7 pode ser expressa como
• •
Σ
Z • H (s) L (s) e - s pT S • = ∞ z - k g 1 ( kT S - T d) = Z m [ G 1 ( s)] = L 1 ( z, p) (3,15)
} {{}
k=0
G 1 ( s)
Onde g 1 ( t) é a resposta ao impulso G 1 ( s), e G 1 ( z, p) ( ou Z m [ G 1 ( s)]) é a modi fi cado

Z- transformada de G 1 ( s). No caso particular do porão de ordem zero, H (s) = ( 1 - e - s TS) / s e (3,15) se torna
• •
[ G (s) ]=z-1 [ G (s) ]
• 1 - e - s TS •
G T ( z, p) = Z • G (s) e - s pT S • =z-1 e - sp T S .
• s
• zZ s z Zm s
} {{}
H (s)
(3.16)
O ed modi fi Z- Transformar mantém as propriedades do convencional Z- transformar, uma vez que é simplesmente definida
como a Z- transformar de um sinal retardado; ver (3.15). Os resultados da modi fi cado Z- transformar aplicação a casos específicos de
interesse são geralmente disponíveis em tabelas de referência [9].
No caso do nosso exemplo, a função de transferência de tempo discreto entre o sinal de modulação
H (z), entrada do DPWM, eo atrasado corrente do indutor Eu O ( z) pode ser escrita como
Eu O ( z) H (z) = 2 V DC T S zp - ( p - 1)
· . (3,17)
eu S z (z - 1)
TABELA 3.2: Realizáveis Loop de Corrente Bandwidth BW

Eu Versus p uma
p 0 0,5 0,8
BW Eu f s / 13,4 fs/ 9 f s / 6.2

uma margem de fase é de 50 ◦ eo regulador atual é
puramente proporcional.
Pode ser interessante observar que, no caso de costume, onde p = 0, ou seja, a amostragem
e atraso computação eleva-se a um período de modulação completa, (3,17) reduz-se a
Eu O ( z) H (z) = 2 V DC T S 1
· (3,18)
eu S z (z - 1),
que, como pode ser veri fi cado, é igual a (3,11) e (3,12). Para quantificar as vantagens de modelar exatamente o atraso,
ou seja, de considerar p> 0, vamos ter em conta, como um parâmetro de referência, o realizáveis corrente do circuito b e W IDþ.
Supomos, para simplificar, que o regulador atual é puramente proporcional e que a margem de fase é mantida constante,
por exemplo, para
+ 50 ◦. Para este fim, nós olhamos para a freqüência onde (3.17) mostra uma - 130 ◦ a rotação de fase, e que definem que, como a largura
de banda de circuito de corrente realizável (BW Eu ). Os resultados são apresentados na Tabela 3.2. Por favor, note como, simplesmente
deslocando o instante de amostragem para o instante atualização ciclo de trabalho, pode ser obtida uma melhoria significativa na largura
de banda loop de corrente alcançável. Também é possível notar que apenas com p = 0 (amostragem no meio do tempo de turn-off) ou
p = 0,5 (amostragem no meio de tesão tempo) a corrente de amostragem é a corrente média indutor, ao passo que, para
outros valores de p, algum tipo de algoritmo é necessário para a compensação da ondulação atual, possivelmente
representando efeitos em tempo morto também. Por esta razão, a aplicação do conceito aqui descrito para o controle atual é
bastante complicado, enquanto ele pode ser muito mais conveniente para o controle de outras variáveis do sistema, onde a
ondulação de comutação é menor. Este pode ser o caso, por exemplo, de controle de tensão de saída em um Uninterruptible
Power Supply, uma aplicação particular da VSI vamos discutir no Capítulo 5.
3.2.7 O controlador de previsão

Passamos agora a uma abordagem de controle totalmente diferente, descrevendo o preditiva, ou dead-beat,
aplicação de controlo de corrente [10, 11]. A organização básica deste controlador é mostrado na Fig 3.16:. Que se assemelha
estreitamente a um mostrado na Fig 3,7 com twomajor diferenças, a presença de uma entrada adicional para o controlador e a
ausência do bloco de atraso modelar a amostra e suspensão do processo.. As motivações para estas diferenças será dado em
breve.
()
Gs
Inverter ganho de Carga admissão
Eu FIA ( k) ε EU( k)
1
. Eu O
algoritmo de controle batida m (k)
2V DC R1
mortos, eq. (3.2.16)
S
+
s 1RL
SS
()k I ENTÃO
G TI
ES ES
S
k ()
G TE
transdutor de tensão
FIGURA 3.16: Diagrama de blocos do circuito de controlo da corrente morto-bater.
Em princípio, a estratégia de controle dead-beat que vamos discutir é nada além de um caso de aplicação
particular de tempo discreto de feedback estado dinâmico e alocação direta pólo, e, como tal, a sua formulação para o
nosso modelo VSI, como derivado de Além 1, pode ser obtida aplicando a teoria de controle digital padrão. No entanto,
este teórico abordagem não é o que vamos seguir aqui. Em vez disso, apresentaremos uma derivação diferente,
completamente equivalente ao teórico, mas mais perto da operação do conversor e um modulador de física. Vamos
discutir a equivalência das duas abordagens em Além 5, mas nós sentimos que o físico é um pouco mais fácil de explicar
e melhor coloca em evidência os méritos e limitações do controlador preditivo. Por esta razão, nós escolhemos para
começar nossa discussão exatamente do fisica abordagem.
3.2.7.1 Derivação do controlador preditivo

O raciocínio por detrás da abordagem física para controlo de corrente preditivo é bastante simples e pode ser explicada com
referência à Fig. 3,17, o que representa um modelo de média a VSI e a sua carga. Em um determinado iteração controle,
queremos achar a tensão média de saída do inversor, V OC,
que canmake a corrente média indutor, Eu O, atingir a sua referência até ao final do período de modulação Segue aquele em
que todos os cálculos são executadas. Em outras palavras, no instante
k · T S realizamos o cálculo do V OC valor que, uma vez gerada pelo inversor, durante o período de modulação ( k + 1) · T
S para ( k + 2) · T S, fará a igual corrente média para a sua referência no instante ( k + 2) · T S. Por favor note que, fazendo
isso, a computação e modulação
Eu OREF
Eu O
Eu O
eu S RS + V DC
V OC
V OC
+ +
Eu O
V OC ES
- V DC
kT S T limite (K + 1) T S (K + 2) T S t
TS
a) b)
FIGURA 3.17: ( um) circuito equivalente médio para a VSI da Fig. 3.1. (B) formas de onda idealizadas instantâneo médio do
conversor da Fig. 3.1.
atrasos são inerentemente cuidado, e a resposta dinâmica do controlador, como estamos indo para mostrar, acaba por ser
equivalente a um atraso período de dois modulação puro.
Seguindo este raciocínio, a equação de controle pode ser facilmente derivada. Examinando a Fig. 3.17 (a) a
corrente média indutor no instante ( k + 1) T S É dado por
[ V OC ( k) - E S ( k)] ,
Eu O ( k + 1) = Eu O ( k) + T S · (3,19)
eu S
onde a resistência R S foi considerado insignificante, como é frequentemente o caso. A equação (3.19) simplesmente expressa o
facto física que a variação da corrente em um indutor é proporcional ao integral da tensão aplicada indutor. esta tensão em Tegral
foi calculado exploradora, mais uma vez, a regra de integração numérica Euler. Em outras palavras, estamos considerando aqui
novamente um de ordem zero segurar discreto equivalente a tempo do sistema dinâmico representado na Fig. 3.17 (a). Tenha
em atenção que, em (3.19) e de acordo com a Fig. 3.17 (b), V OC ( k) indica que a tensão média do inversor a ser gerado no
período de modulação Segue o instante de amostragem k · T S, quando todos os cálculos são executados.
Em princípio, a partir de (3.19) que seria possível calcular a V OC ( k) valor necessário para fazer Eu O ( k + 1) igual Eu FIA
( k), conseguindo-se assim uma resposta dinâmica um atraso do ciclo para o sistema de controlo de circuito fechado. Na
prática, uma vez que o cálculo de tensão V OC ( k) valor ocupa parte do período de modulação, não é possível garantir que,
em todos os casos, os cálculos será mais antes da tensão de saída tem de mudar o seu estado de negativo para positivo,
instante indicado pela T limite na Fig. 3.17 (b). Por favor note que, em todos os casos quando a média tensão a ser aplicada
é fortemente positiva, instant T limite vai ser muito perto de instant k · T S,
deixando assim muito pouco tempo para cálculos.

A maneira mais simples para resolver estes problemas de tempo é mover o objetivo da computação um passo para a
frente, ou seja, em vez de computação V OC ( k), agora vamos achar a expressão de
V OC ( k + 1). Isso nos dará um período de modulação inteira para completar os cálculos. Por favor note que nós seguimos
exatamente a mesma abordagem quando nós modelamos o atraso de cálculo para o controlador PI digitais, considerando
que ele seja igual a um período de modulação. Também à semelhança do caso do PI digitais, abordagens de modelagem
mais sofisticadas, tendo em conta a atribuição exacta atraso computação e update-ciclo instantânea dentro do período de
modulação são de fato possível, mas não vamos considerá-los aqui. Portanto, reescrevendo (3.19) um passo em frente,
temos
[ V OC ( k + 1) - E S ( k + 1)]
Eu O ( k + 2) = Eu O ( k + 1) + T S ·
eu S
[ V OC ( k + 1) + V OC ( k) - E S ( k + 1) - E S ( k)] , (3,20)
= Eu O ( k) + T S ·
eu S
Onde Eu O ( k + 1) foi re p atado por seus expre ss de iões (3,19). Supondo agora que a voltagem de fase E S é um sinal de
variação lenta, como é frequentemente o caso, cuja largura de banda é muito menor do que a modulação e amostragem fre qu
rência, é possível considerar E S ( k + 1) ~ = E S ( k),
obtendo-se assim a seguinte equação de controle aperiódico,
[ Eu O ( k + 2) - Eu O ( k)] + 2 · E S ( k) ,
V OC ( k + 1) = - V OC ( k) + L S · (3,21)
TS
Onde Eu O ( k + 2) pode ser substituído por Eu FIA ( k), o ponto de ajuste desejado. A equação (3.21) pode ser usado para determinar o ciclo
de trabalho, para o período de modulação de partida no instante ( k + 1) · T S,
que fará com que a corrente do indutor atingir o seu REFERÊ nc e no instante ( k + 2) · T S, com um atraso período de duas modulação. Se
este detém, e de facto o faz, uma aplicação de (3,21) faz com que o sistema de circuito fechado dinâmica equivalente resposta a um
atraso puro, isto é, garante uma acção de controlo mortos-batida.
Como é possível observar, a aplicação de (3,21) exige que a tensão de fase E S para ser medido a cada período de
amostragem, de modo que, de forma diferente a partir do controlador de corrente PI, o controlador de previsão, pelo menos
nesta implementação básica, requer a detecção e conversão de analógico para digital não só da variável regulado, isto é, a
corrente de saída, mas também a tensão de fase.
Outra, menos evidente, ponto em relação a (3,21) é que, em geral, o ponto de referência para a tensão média de saída do
inversor que nos fornece terá que ser correctamente dimensionados para baixo, de modo a encaixa-lo para o modulador de largura de
impulso digital. A fi tting é normalmente realizada normalizando
a saída do controlador para o ganho de tensão inversor. Em adição a isto, a equação de controlo tem de ser modi fi cado também de
tomar em consideração os ganhos de transdutor de ambos os sensores de corrente e de tensão. É fácil verificar que uma equação
de controle equivalente, tendo em conta o transdutor

Eu O Eu O
14
15
13
10
11
[UMA] [UMA] 12
05
10
-5
89
- 10
- 15
0 0,002 0,004 0,006 0,008 0,01 0,012 0,014 0,016 9,8 9,85 9.9 9.95 10 10.05 10.1 10.15 10.2
a) [S] t b) [S]
x 10- 3 t
FIGURE3.18: Simulação do VSI com o controlador preditivo. A variável representada é a corrente de saída VSI Eu O. ( a) Resposta controlador
para uma mudança de amplitude de referência passo. (B) Dados da figura anterior.
ganhos e normalização da tensão, é como se segue,
1 2 · G TI · V 1 2 · G TE · V
m (k + 1) = - m (k) + L S · [ Eu S
FIA ( k) - Eu S O( k)] + 2 · E SS ( k), (3,22)
TS DC DC
Onde m (k) é a entrada de sinal de modulação do PWM digital e todas as variáveis estão agora
interno variáveis, devidamente reduzida para fi t para a unidade de microprocessador aritmética. Por favor note que (3,22) também
assume que o sinal de modulação é bipolar, variando entre mais e menos de metade da escala total de entrada do modulador. Como
fizemos para o PI digital, este é assumido como sendo igual à unidade, sem qualquer perda de generalidade. Partindo destes
pressupostos, (3,22) pode ser transformado em um algoritmo de controlo, para ser programada na unidade de microcontrolador ou DSP.
Um exemplo do desempenho dinâmico controlador de previsão é mostrado na Fig. 3.18. Em particular, a Fig. 3.18 (a)
mostra a capacidade de seguimento de referência do controlador na presença de uma mudança de passo na referência actual.
Uma vista mais detalhada do transitório é mostrado na Fig. 3.18 (b). É interessante comparar este lote com Figs. 3.11 e 3.12.
Como pode ser observado, apesar do atraso de cálculo, a resposta dinâmica é mais rápida do que a obtida com o controlador
PI e acompanhamento de referência é retomado quase exactamente após apenas dois períodos de modulação da intervenção
controlador primeiro.
A simples melhoria da estratégia de controle apresentada torna possível derivar uma equação de estimativa que nos
permite salvar a medição da tensão de fase E S. Como no caso de equação de controle, a equação de estimativa pode ser
derivada por considerações físicos simples, basicamente, referindo-se (3.19). Na verdade, reescrevendo (3.19) um passo para
trás obtemos
Eu O ( k) - Eu O ( k - 1) = T S · [ V OC ( k - 1) - E S ( k - 1)], (3,23)
eu S
a partir do qual podemos extrair uma estimativa de E S ( k - 1). manipulações simples de (3,23) rendimento
Ê S ( k - 1) = V OC ( k - 1) - eu S
E · [ Eu O ( k) - Eu O ( k - 1)]. (3,24)
TS
A equação (3.24) representa a equação estimativa de base para o controlo de previsão da corrente de saída VSI. É
normalmente possível para melhorar a qualidade da estimativa usando alguma forma de interpolação ou fi ltragem que pode
remover p OS instabilidades estimador veis.
3.2.7.2 Robustez do controlador preditivo

A derivação controlador de previsão assume que a Eq. (3.19) é um modelo válido do VSI e sua carga. Embora este seja um
pressuposto geralmente sólido, em certas condições, a validade de (3,19) pode ser prejudicada. Não pode haver pelo menos duas
razões diferentes para que isso aconteça, nomeadamente incompatibilidades modelo e incertezas dos parâmetros.
Além 5. Derivação da Predictive Controlador ThroughDynamic Feedback Estado
O VSI representada na Fig. 3.1 pode ser descrita no espaço de estado pelo seguinte conjunto de equações,
{˙
x = Ax + Bu y = Cx
(A5.1)
+ Du,
que, como se lembrar da discussão relatada em Além 1, pode ser usado para relacionar variáveis elétricas do inversor
média. Nesse caso x = [I O] é o vector de estado, u = [V OC, E S] T é o vector de entrada, y = [I O] é a variável de saída, e as
matrizes são de estado
A = [ - R S / eu S], B = [ 1 / eu S, - 1 / eu S], C = [ 1], D = [ 0, 0]. (A5.2)
É possível calcular um de ordem zero segurar discreto equivalente do tempo de (A5.1), considerando o seguinte sistema,
{ x (k + 1) = x (k) + U (k) Y (k) = Cx (k) +
(A5.3)
Du (k),
onde, por definição, = e UMA · T S e = ( - EU) · UMA - 1 · B. cálculo de e rendimentos
= e UMA · T S = e - R S eu S · T S ----
RS → 0
→1
• •
]
eu S · T S - 1
e - ReuS S · T S - 1 RS → 0 (A5.4)
= • - e - RS • ---- → [ T S - TS ,
RS RS eu S eu S
em que ambas as matrizes foram calculados para a condição de limite onde o R S valor é insignificante. Naturalmente, esta
aproximação não é estritamente necessário para executar os seguintes cálculos e poderiam ser evitados. No entanto, uma
vez que queremos comparar os resultados previstos

pela abordagem teórica com os fornecidos pela abordagem física, que necessitam para funcionar sob as mesmas
condições, o que motiva o pressuposto de uma insignificante R S valor.

Dada (A5.3), podemos derivar o controlador preditivo como um caso particular de realimentação de estado e de alocação de pólos.
A fim de mostrar que podemos considerar de novo (A5.3), reescrevendo as equações de estado explicitamente. Temos o seguinte
resultado:
•
•
Eu O ( k + 1) = Eu O ( k) + T S · V OC ( k) - T S · E S ( k)
: eu S eu S (A5.5)
•
y (k) = I O ( k).
Por favor, note que a equação primeira em (A5.5) é exatamente igual a (3.19). É fácil verificar que (A5.5) é exatamente equivalente
à parte do fo ll bloco que é devido di agram indicado pela . Como pode ser visto, o diagrama de blocos que inclui o controlador de
feedback bem. Esta representação esquemática coloca em evidência algumas características interessantes do sistema de tempo
discreto considerado. No lugar primeiro, o diagrama revela como o E S de entrada pode ser considerada um distúrbio exógeno, cuja
compensação pode ser obtido através da adição de um sinal adequado, idealmente o E S próprio sinal, para a entrada de controle V OC.
Como veremos a seguir, o atraso computação tornará impossível para obter uma compensação perfeita da perturbação, e,
consequentemente, a compensação apenas parcial será alcançado. Além disso, a diagrama de blocos que mostra como o
controlador de feedback é em si um sistema dinâmico. Diferentemente fromwhat é muitas vezes feito em aplicações de realimentação
de estado, estamos usando aqui realimentação de estado dinâmico em vez de uma simples estático comentários.
ES
V OC - + I O (k ) y=O Eu
1
z- 1
+ + LTSS +
1
Σ
compensação
compensação
perturbação ES
ES perturbação ideal
aproximada
K3
V OC ( k) 1
+ + - Eu OREF
z- K1
+
K2
controlador com
Σ UMA atraso cálculo
FIGUREA5.1: diagrama de blocos dos modelos de tempo discreto para o VSI eo controlador dead-beat.
Isso é feito tomake themodeling do direta computationdelaymore. Neste caso, referindo-se ao diagrama, podemos
representar o controlador por meio da equação de estado seguinte,
V OC ( k + 1) = K 2 · V OC ( k) + K 1 · [ Eu FIA ( k) - Eu O ( k)], (A5.6)
onde, é claro, a identidade I O = y foi usado. A interligação de ea

feedback do controlador gera um novo aumentada sistema, dinâmico, indicado por UMA. Isto é descrito pelo seguinte e
quations,
•
••
•• Eu O ( k + 1) = Eu O ( k) + T S · V OC ( k) - T S · E S ( k)
•• eu S eu S
V OC ( k + 1) = K 2 · V OC ( k) + K 1 · [ Eu FIA ( k) - Eu O ( k)] + K 3 · E S ( k)
UMA : ] (A5.7)
••
••
•• y (k) = [ 1 0] · [ Eu O ( k) ,
V OC ( k )
o que corresponde ao aumento do vector de estado de X A = [ Eu O V OC] T, para o novo vector de entrada você A = [ E S Eu OREF]
Te ao aproximado compensação da perturbação exógena, regido pelo ganho K 3. As matrizes de estado
correspondentes são os seguintes:
• • • •
TS ||||||||||
1 - TS 0
A=
• eu S •, A = [A1 |||| A2] =
• eu S •, C A = [ 1 0], D A = [ 0 0].
- K1K2 K3 K1
(A5.8)
Com base em (A5.8) é possível determinar parâmetros K 1, K 2, e K 3 para obter a alocação de pólos desejado e
compensação perturbação. É fácil verificar que a escolha
K 1 = eu S , K2= - 1 (A5.9)
TS
os valores próprios de UMA mover-se para a origem do plano complexo. Como é bem conhecido, esta é uma
condição su fi ciente para atingir um aperiódico resposta de circuito fechado do sistema controlado.
Alternativamente, a posição dos pólos no comple xp pista pode ser escolhida para alcançar um comportamento
diferente de circuito fechado, por exemplo um equivalente ao de um tempo contínuo, de primeira ordem, o
sistema estável, caracterizado por qualquer constante de tempo desejado. De fato, com o design tempo discreto
direta do regulador, o designer tem, em princípio, total liberdade na escolha da alocação de pólos preferido. É
possível demonstrar que a atribuição de pólos na origem do plano complexo faz com que o comportamento
fechado sistema de circuito muito peculiar, tendo qualquer semelhança com qualquer um de sistema de tempo
contínuo. Isso é porque a posição dos pólos no domínio de tempo contínuo correspondentes à origem do plano
complexo no domínio do tempo discreto é de menos infinito, que não é fisicamente realizável, é claro. No
domínio do tempo discreto em vez disso,
a uma combinação linear de atrasos puros ordem diferente. Para verificar esta propriedade com o nosso exemplo, nós agora
calcular a função de transferência de malha fechada entre a entrada Eu OREF e de saída Eu O. Aplicando teoremas de feedback estado
padrão e depois de cálculos simples, podemos achar
Eu O
( z) = C UMA · ( zI - A) - 1 · A2 = 1 (A5.10)
Eu OREF z 2,
que corresponde, como esperado, a uma resposta dinâmica equivalente a um atraso período de duas modulação puro. Da
mesma forma, podemos calcular a função de transferência de anel fechado a partir da perturbação para a saída. Nós achar
Eu O
( z) = C UMA · ( zI - A) - 1 · A1 = 1 · ( - z - 1 + K 3). (A5.11)
ES z 2 · T Seu S
Como pode ser visto, não há nenhum valor de K 3 que pode garantir uma função de transferência zero a partir
perturbação para a saída. Isto é devido ao fato de que o termo de compensação da equação controlador (A5.7) é o ne
etapa atrasada com respeito à º ec o ntrol saída e, como tal, só é aproximada. Sob essas condições, o melhor que
podemos fazer é minimizar a função de transferência (A5.11). É fácil verificar que a escolha K três = 2 atinge essa
minimização. Reescrevendo (A5.11) no domínio do tempo e impondo K três = 2, encontramos
Eu O ( k) = T S · [ - E S ( k - 1) + E S ( k - 2)], (A5.12)
eu S
que, sob o pressuposto de que varia lentamente E S, garante o efeito mínima perturbação da saída. Tendo
determinado os parâmetros do controlador K 1, K 2, e K 3, agora estamos prontos para escrever explicitamente o eq
controle você ção, o que acaba por ser
V OC ( k + 1) = - V OC ( k) + L S · [ Eu FIA ( k) - Eu O ( k)] + 2 · E S ( k). (A5.13)

TS
Como pode ser visto, (A5.13) é igual a (3,21).
Para completar esta discussão teórica do controlador preditivo, precisamos adicionar uma observação fi nal sobre a
estimativa de tensão de fase. T ele derivação aqui apresentada refere-se à aplicação controlador de previsão de base, onde a
tensão de fase E S Assume-se que ser medida. Se quisermos considerar o uso de um estimador de tensão de saída, cuidados
adicionais devem ser tomados. A equação de estimativa pode ser directamente obtida a partir da variável de estado Eu O equação
de atualização (A5.5). No entanto, utilizando a tensão estimada
E S em vez da uma medida no controle

equação determina um aumento da ordem do sistema, porque E S é uma função de entrada
e os valores das variáveis de estado. Como regra geral, isso faz com que as propriedades mortos-beat e estabilidade do sistema
controlado mais sensível para modelar e desencontros de parâmetros, reduzindo a sua robustez.
Um exemplo do primeiro tipo é representado por componentes do circuito não properlymodeled (como R S) que, assumida
como sendo insignificante, vir a ser comparável com os outros componentes do circuito. O efeito ofmodel desemparelhamentos é
normalmente muito grave: uma vez que a equação de controlo é baseado em um determinado systemmodel, qualquer desvio do
sistema físico de themodel faz com que o controlador de interacção com o sistema físico imprevisível nos seus efeitos.
incompatibilidades menores determinar desvios do desempenho dinâmico esperado, mais importantes ainda pode determinar as
respostas circuito fechado instáveis ou levemente amortecidas.
incertezas dos parâmetros, em vez disso, são tipicamente determinados por tolerâncias de construção ou desvios de valores de
parâmetros, tais como os que são devidos a condições variáveis físicas ambientais ou de funcionamento (corrente, temperatura). O seu efeito
sobre o desempenho dinâmico do sistema de circuito fechado pode ser grave, que varia a partir de diferentes graus de degradação do
desempenho do sistema à instabilidade.
A análise formal de incompatibilidades modelo vai além do escopo de nossa discussão, o que requer uma sólida formação
em teoria de identificação do sistema. Em vez disso, podemos brevemente y discutir o efeito do parâmetro incerteza e fornecer uma
estimativa da robustez controlador preditivo a variações de parâmetros. Considerando (3.22), vemos que vários parâmetros contribuir
para a definição de algoritmo COEF fi coeficientes, cada um deles sendo uma fonte potencial de incompatibilidade. Para dar um
exemplo do procedimento de análise podemos aplicar para estimar a sensibilidade do controlador para a incompatibilidade,
começamos por referir, por simplicidade, a (3.21), onde o único parâmetro é preciso ter em conta é indutor eu S. Claro que, o ganho de
transdutor ou dc variações de tensão de ligação pode ser tratada de forma semelhante. Podemos facilmente modelar erros ou
variações de parâmetro eu S distinguindo o valor utilizado no modelo de VSI do que é utilizado na equação de controlador de previsão.
A fim de fazer isso, podemos reescrever (3.21) da seguinte forma,
V OC ( k + 1) = - V OC ( k) + L S ± eu S · [ Eu O ( k + 2) - Eu O ( k)] + 2 · E S ( k), (3,25)

TS
onde parâmetro eu S foi substituído por eu S ± eu S, pondo assim em evidência a possível presença de um erro, eu S, implicitamente
definida como uma quantidade positiva. A análise do impacto da eu S sobre a estabilidade do sistema requer a computat ion de
valores próprios do sistema. Referindo-se ao procedimento delineado em Além 5, podemos imediatamente achar a matriz de
estado correspondente a (3,19) e (3,25). Este acaba por ser
]
TS
1
'A=[ eu S
. (3,26)
- eu S ± eu
TS
S -1
' UMA. Estes são dados pela seguinte

É agora imediato a fi nd os valores próprios da matriz
expressão:
√ √ eu S
λ 1,2 = ± eu S ⇒ | λ 1,2 | = . (3,27)

eu S eu S
Eu O, Eu OREF 14
12
10
Eu OREF
[UMA]
Δ eu S = 0 Δ eu S = 0.95.L S
8
Δ eu S = 0.5.L S
4
2
0,0096 0,0098 0,01 0,0102 0,0104 0,0106 0,0108
t
[S]
FIGURA 3,19: Simulação do VSI com o controlador preditivo e nível diferente de incompatibilidade no parâmetro eu S. A figura mostra a
resposta a uma alteração de referência passo da corrente de saída amostrado VSI Eu O.
De (3.27), vemos que a magnitude dos valores próprios do sistema de circuito fechado é limitado à raiz quadrada do erro relativo em eu
S. Isto significa que a menos que um erro superior a 100% é feita sobre a estimativa de eu S ou, de modo equivalente, a menos que
uma variação de 100% eu S ocorre, devido a mudanças nas condições de operação, o controlador preditivo irá manter o sistema
estável. Por favor note que, curiosamente, este resultado é independente da frequência de amostragem. Claro que, mesmo se a
instabilidade requer maior do que valores próprios unidade, as boas propriedades de rastreamento de referência do controlador
preditivo são susceptíveis de se perder, mesmo para menor do que os valores unidade do erro relativo. Podemos visualizar o efeito de eu
S considerando a Fig. 3.19. Por favor note que, diferentemente de figuras anteriores, Fig. 3.19 mostra a corrente amostrados e sua
referência para melhor pôr em evidência o efeito da incompatibilidade parâmetro. Nós podemos ver imediatamente como a presença
de uma incompatibilidade determina uma resposta oscilatório. Por favor, note que o undershoot não é afetado pela quantidade de
incompatibilidade, enquanto o fator de amortecimento é. Com um desfasamento de 95% a resposta é levemente amortecido e apenas
aceitável para aplicações práticas.
Como se poderia esperar, a robustez do controlador preditivo de desajustes fica pior se a estimativa da
tensão de fase é usado em vez de sua mensuração. A investigação analítica deste caso é um pouco mais
complicado do que o anterior, mas ainda administrável com cálculos lápis e papel. O procedimento consiste em
escrever o sistema (3,19), controlador (3,21), e estimador (3,24) equações, quer resolvê-los usando Z- transformar de
encontrar
a referência a função de transferência de saída, ou, equivalente, organizando-os para obter a matriz de estado, e,
finalmente, examinar o polinômio característico do sistema. Seguindo o procedimento anterior, obtemos
λ ( z) = z 3 ± 3 · eu S · z ± 2 · eu S . (3,28)
eu S eu S
É agora possível traçar os zeros do polinómio característica, ou seja, os valores próprios sistema de circuito fechado, tal como
as funções de eu S. Considerando apenas os sinais negativos em (3.28), que encontre os resultados apresentados na Fig. 3.20. As
mostras figura que apenas dois 0% erro é permitido antes de ocorrer instabilidade do sistema. É interessante notar que este resultado é
independente da frequência de comutação desde que (3.28) é apenas uma função do erro de incompatibilidade eu S. Além disso, é
interessante notar que o pólo instável é a metade da frequência de amostragem, uma vez que se situa no eixo real. Em vez disso,
tendo em conta os sinais positivos em (3.28) uma situação semelhante podem ser encontrados, onde a variação mínima necessária
para induzir instabilidade é um pouco maior do que o anterior. Fig. 3.20, por conseguinte, representa a condição de pior caso.
Os resultados que acabamos encontrados parecem minar completamente a aplicabilidade prática do controlador de
corrente mortos-beat, especialmente quando a estimativa tensão de saída é considerada. Felizmente, este não é o caso. A
razão é que é possível, com algumas modi fi cações da estrutura do controlador, como as sugeridas em [10, 11], a melhorar
fortemente a robustez do controlador, tornando-se perfeitamente apto para aplicações práticas.
Im (z)
(B)
(C)
(B) (uma)
(C)
1
1
Re (z)
(C)
(b)
-1
FIGURA 3,20: Lote de valores próprios sistema de circuito fechado como funções do parâmetro eu S incompatibilidade. (uma) eu S = 0. (b) eu S = 0,2 · eu S. ( c)
eu S = 0,3 · eu S.
3.2.7.3 Efeitos do conversor mortos-Times
Converter mortas vezes são outra característica não ideal do VSI que não é levado em conta pelo modelo que o
controlador preditivo se baseia. Em certo sentido, a sua presença pode ser considerado um caso particular do modelo de
incompatibilidade. Sabemos da Seção 2.1.4 que a presença de mortos vezes implica um erro sistemático na média
tensão gerada pelo inversor. O erro tem uma amplitude que depende diretamente da relação de duração de tempo morto
e período de modulação e um sinal de que depende do sinal de corrente de carga. Como fizemos na Seção
2.3.1, podemos modelar o efeito do tempo morto como uma perturbação de onda quadrada tendo uma amplitude relativamente pequena
(cerca de uma pequena percentagem da tensão do circuito intermédio) e fase oposta em relação à corrente de carga. Podemos considerar
esta perturbação como um componente indesejado que se resume, na entrada do sistema, para a média tensão solicitado pelo algoritmo
de controle atual.
Como tal, a perturbação deve ser, pelo menos parcialmente, rejeitado pelo controlador de corrente. A eficácia da
capacidade de rejeição de entrada perturbação depende da baixa frequência ganhar o controlador é capaz de determinar para o
sistema de circuito fechado. E é aí que o controlador caloteiro mostra outro ponto fraco. Vimos como a ação dead-beat tende a
obter a partir da planta de ciclo fechado uma resposta dinâmica que está perto de um atraso puro. Infelizmente, isso implica uma
capacidade de rejeição muito pobre para qualquer perturbação de entrada. Para clarificar este ponto que pode novamente Além
referem-se a 5, Fig. A5.1, e calcular a função de transferência de anel fechado a partir da perturbação exógena E S para a
produção Eu O. Na verdade, esta é a função de transferência experimentada pelo tempo morto perturbação de tensão induzida, e.
rendimento cálculos simples
Eu O
( z) = 1 · ( z + 1), (3,29)
ES z 2 · T Seu S
whichmeans que a saída é proporcional para as duas amostras de entrada de forma diferente retardados SumOf. Em termos de
rejeição perturbação os res você lt é desapontante. Conspirando a resposta de (3,29) freqüência, encontramos que é practic todos y
fl em f ro m Z e ro-se para a frequência de Nyquist; isto é, não existe rejeição das perturbações de tensão média inversor.
Consequentemente, não podemos esperar que o controlador dead-beat para compensar o efeito de tempo
morto. Isto significa que a menos que alguma estratégia de remuneração externo, adicional é adotada, uma certa
quantidade de distorção de corrente é susceptível de ser encontrado. Um exemplo típico é mostrado na Fig. 3.21,
onde a corrente de saída amostrada e a sua referência são mostrados. Podemos ver claramente o duplo efeito de
mortos vezes descompensada: (i) um erro de amplitude sistemática e (ii) um fenômeno distorção crossover. A razão
para o primeiro é uma consequência óbvia da capacidade de rejeição negligenciável do controlador aperiódico. Este
último pelo contrário, é devido à inversão de sinal da perturbação de tensão, tendo lugar no momento da passagem da
corrente pelo zero, o que o controlador tenta compensar. Nós também podemos observar como, por causa da
amplitude do ripple atual,
Eu OREF
Eu O, Eu OREF
15 Eu O
10
[UMA]
05
-5
- 10
- 15
0 0,002 0,004 0,006 0,008 0,01 0,012 0,014 0,016
[S] t
FIGURE3.21: Simulação do VSI com o controlador preditivo e mortas vezes. Os efeitos em tempo morto são como se segue: (i) distorção de
cruzamento, visível na inserção; (Ii) erro de estado estacionário entre a amplitude da corrente do conversor e a sua referência. A corrente de
saída amostrada é mostrado, em vez de a um instantâneo para eliminar a ondulação, o que pode mascarar o erro. Mortas-tempos são ajustados
para 5% do período de modulação de, apenas para aumentar o efeito.
whichmakes a duração transitória mais tempo. Vale a pena notar que a Fig. 3.21 é obtido partindo do princípio que a
duração do tempo-morto é de cerca de 5% do período de modulação. Este é um valor exagerado, que é usado na
simulação de propósito, só para ampliar a distorção atual. Em situações práticas, mortas vezes estão no intervalo entre 1%
e 2% do período de modulação e o efeito global sobre a corrente de saída do conversor é consequentemente menor.
Existem diferentes possiblemethods para compensar o tempo morto de saída induzido distorção de corrente, que são, por
vezes, também utilizadas em conjunto com os reguladores, tais como o controlador PI, que apresentam uma capacidade de
rejeição fi cativa de baixa frequência signi. Isso ocorre porque tais reguladores ainda estão expostos ao cruzamento distorção que
pode ser inaceitável para algumas aplicações, como, por exemplo, acionamentos elétricos de alta qualidade. No caso do
controlador dead-beat alguma forma de compensação em vez disso é obrigatória. métodos de compensação pode ser dividido em
(i) loop ou on-line e (ii) de circuito aberto ou fechado off-line. O melhor desempenho é oferecido pelo circuito fechado de
compensação de tempo morto, o que exige, no entanto, a medição da tensão de saída do inversor média real. A sua comparação
com o ponto de ajuste da tensão fornecida ao modulador

dá sinal e amplitude dos mortos-tempo induzida erro de tensão média, que pode, portanto, ser compensada com um
atraso mínimo somando simplesmente para o ponto de ajuste para o seguinte período de modulação o oposto do erro
medido. A necessidade de medir a tipicamente alta tensão inversor de saída requer uma atenção especial. A estimativa
da tensão de saída média do inversor é normalmente feito através da medição da duração da tensão de alta tensão e
de baixa partes do período de modulação, isto é, calculando a dever-ciclo real de saída, eficaz.
No entanto, muchmore muitas vezes, off-line são usadas estratégias de compensação. Estes oferecem uma
compensação menor qualidade, mas pode ser completamente incorporado na rotina de modulação programados no
microcontrolador (ou DSP), sem necessidade de medida. A compensação off-line de deadtimes é baseado em um
pior caso estimativa da duração do tempo morto e no conhecimento do sinal da corrente de saída, que normalmente
é inferida a partir do sinal de referência (não a partir da corrente de saída medida, a evitar qualquer complicação
devido à ondulação de alta frequência). Dado ambos os dados, é possível adicionar ao set-point tensão de saída de
um termo de compensação que equilibra os mortos-time erro induzido. O método normalmente requer algum ajuste,
a fim de evitar efeitos de subtensão ou sobrecompensação. Os resultados são normalmente bastante satisfatórios,
3.2.7.4 Comparação com o controlador PI
Uma observação fi nal é necessária para resumir as principais características do atual controlador preditivo mortos-beat e
comparar a sua performancewith o de controlador thePI. O controlador preditivo é capaz de uma resposta dinâmica muito
rápida, o melhor entre os atuais controladores digitais e claramente superior ao alcançado por qualquer controlador PI digital.
Portanto, é muito bem adequado para aquelas aplicações de VSIS onde é requerida a capacidade de acompanhamento de
sinais de referência correntes rapidamente variáveis. Exemplos destas aplicações pode ser os activos lters poder fi e os
accionamentos de velocidade ajustável de alto desempenho. Por outro lado, o controlador de previsão, pelo menos na sua
implementação básica, requer a medição da tensão de carga, que geralmente complica o hardware necessário para a sua
implementação bem além do que é exigido por um controlador PI. Vimos também como técnicas de estimativa pode ser
empregada para evitar a medição de tensão, mas precisamos ressaltar que (i) a estimativa faz com que o controlador mais
sensível para modelar e desencontros de parâmetros, e (ii) o desempenho dinâmico é agravado, embora ele geralmente
permanece superior à de um regulador PI convencional. Finalmente, vimos como a remuneração dos mortos vezes é
praticamente obrigatório para o controlador dead-beat, que não tem ação integral inerente, embora possa não ser exigido
pelo PI, a menos que as formas de onda de corrente muito baixa distorção são exigidos pelo aplicativo . Além disso, a
sensibilidade do controlador preditivo ao ruído de medição é certamente maior do que a do controlador PI, o que exige um
cuidado especial na concepção do sinal condicionado circuito.

Referências 79
REFERÊNCIAS
[1] AV Oppenheim, RW Schafer e JR Buck, Discreta Tempo de Processamento de Sinais, 2º
edição. Englewood Cliffs, NJ: Prentice-Hall, 1999. [2] K., Ogata Discreta Sistemas de Controle de Tempo, Englewood
Cliffs, NJ: Prentice-Hall, 1987. [3] KJ Astrom e B. Wittenmark, Sistemas controlados por computador: Theory and
Design, 3ª
edição. Englewood Cliffs, NJ: Prentice-Hall, 1997.
[4] AV Peterchev e SR Sanders “, resolução de quantização e ciclismo limite em digitalmente
conversores PWM controlada” IEEE Trans. Poder Electron., Vol. 18, No. 1, pp. 301-308, Jan.
2003.doi.org/10.1109/TPEL.2002.807092
[5] H. Peng, D. Maksimovic, A. Prodic e E. Alarcon, “Modelação de efeitos de quantização
nos conversores DC-DC controlados digitalmente,” IEEE PESC'04, Aachen, Alemanha, 2004. [6] DM Van de
Sype, K. DeGusseme, AR Van den Bossche e JA Melkebeek, “Small
Signal Analysis Z-domínio de conversores de comando digital “, IEEE Trans. no Poder Electron., Vol. 21, No.
1, pp. 470-478, 2006.
[7] GC Verghese, ME Elbuluk e JG Kassakian, “Uma abordagem geral para a dados amostrados
modelagem para circuitos eletrônicos de potência,” IEEE Trans. Poder Electron., Vol. 1, pp. 76-89, Abril de 1986.
[8] JG Kassakian, MF Schlecht e GC Verghese, Princípio de Eletrônica de Potência. Ler-

ing, MA: Addison-Wesley, 1991. [9] BK Kuo, Sistemas de controle digital. Champaign, IL: SRL Publishing
Company, 1977. [10] L. Malesani, P. Mattavelli e S. Buso, “controle de corrente mortos-beat robusto para PWM
ers fi retos e fi ltros ativa” IEEE Trans. Indust. Appl., Vol. 35, No. 3, pp. 613-620, Maio / Junho
1999.doi.org/10.1109/28.767012
[11] GH Bode, PC Loh, MJ Newman e D. G.Holmes, “Uma melhor preditivo robusto
algoritmo actual regulamento,” IEEE Trans. Indust. Appl., Vol. 41, N ° 6, pp. 1720-1733, Nov./Dec.
2005.doi.org/10.1109/TIA.2005.858324
80
81
CAPÍTULO 4
Extensão para Inversores Trifásicos
Neste capítulo apresentamos os meios possíveis para a aplicação de inversores trifásicos do que acabamos de ver
sobre o controle digital de corrente de fase única VSIS. Quando o conversor trifásico é caracterizado por quatro fios,
isto é, três fases e neutro, a aplicação é simples, uma vez que um sistema trifásico de quatro fios é totalmente
equivalente a três sistemas monofásicos independentes. Naturalmente, esta situação particular não merece
qualquer discussão. Por outro lado, é preciso aplicar um pouco mais de cautela quando estamos lidando com um
sistema trifásico com neutro isolado, isto é, com um sistema trifásico de três fios. O objetivo deste capítulo para dar
o conhecimento básico necessário para estender os princípios de controle já anteriormente descritos para esses
tipos de sistemas. αβ transformação e (ii) o espaço vectormodulation (SVM).
Na primeira parte deste capítulo, nós estamos indo para ilustrar os princípios de ambos. Em seguida, vamos mostrar
como, em determinadas hipóteses, o modelo dinâmico sistema trifásico pode ser transformado em um sistema de duas fases
equivalente, com componentes independentes. Veremos como, neste caso particular, o projeto do controlador para o sistema
de duas fases é idêntico ao de uma de uma fase única.
Na parte fi nal deste capítulo iremos discutir um determinado tipo de controlador de duas fases, conhecido como rotativa
controlador quadro de referência, que apresenta as vantagens e limitações desta solução.
4.1 A αβ TRANSFORMAÇÃO
o αβ transformação representa uma ferramenta muito útil para a análise de andmodeling sistemas eléctricos trifásica. Em
geral, um sistema eléctrico linear trifásico pode ser adequadamente descrito em termos matemáticos apenas por escrever
um conjunto de equações dinâmicas tridimensionais (integral e / ou diferencial), fornecendo um modelo matemático
auto-consistente para cada fase. Em alguns casos, porém, a existência de restrições físicas faz com que os três modelos
não independentes um do outro. Nestas circunstâncias, a ordem do modelo matemático pode ser reduzida sem qualquer
perda de informação. Vamos ver um exemplo notável deste a seguir.
Supondo que é fisicamente significativa para reduzir a ordem do modelo matemático de três para dois dimensões, o
αβ transformação representa a relação mais comumente usado para realizar a redução de ordem. Para explicar a forma
como ele funciona, podemos considerar um vetor tridimensional X ABC = [ X uma X b X c] T que pode representar qualquer trio de
variáveis elétricas do sistema (tensões ou correntes). agora podemos considerar a transformação linear, T αβγ,
• • • • • • •
Xα X uma 1 - 1/2 - 1/2 0 √ 3/2 -√ 3/2 X uma
• • • • • • • •
• Xβ • = T αβγ • Xb • =√2 • 1/√21/√21/√2 • • • Xb • , (4,1)
3
Xγ Xc Xc
que, em termos geométricos, representa uma mudança a partir do conjunto de eixos de referência denotado como abc
para o equivalente indicado como um αβγ. Esta mudança de referenc e eixos tak e s lugar, porque o padrão R 3 base de
orthonormal B abc,
B ABC = {[ 1 0 0] T, [0 0 1] T, [0 0 1] T}, (4,2)
é substituído pela nova base B αβγ,
B αβγ = √ 2/3 {[1 - 1/2 - 1/2] T, [0 √ 3/2 -√ 3/2] T, [1 / √ 2 1 / √ 2 1 / √ 2] T}
(4,3)
o B αβγ base é mais uma vez ortonormal, ou seja, os seus vectores têm norma unidade e são ortogonais entre
si graças à presença do √ 2/3 coeficiente, que também aparece em (4.1). Este coeficiente é, por vezes omitidos
quando a manutenção do ortonormalidade de base não é considerada essencial. No entanto, ortonormalidade implica
que (i) o inverso da T αβγ transformação é igual à matriz transposta, isto é, T - 1
αβγ = TT αβγ e (ii) o cálculo dos componentes> eléctricos

= < e αβγ, Eu αβγ >,
poderes é independente a partir da transformação das coordenadas, ou seja, < e abc, Eu abc
onde o " <> ”Operador representa o produto escalar dos vectores, e é um vector de tensão e Eu é um vector corrente. A
última propriedade justifica o fato de que (4,1) é às vezes chamado de “poder invariante” transformação. A interpretação
geométrica de (4.1) é mostrado na Fig. 4.1 (a).
o T αβγ transformação tem uma propriedade interessante adicional, o que se torna claro quando levamos em
conta a condição
X a + X b + X c = 0 ⇒ X γ = 0, (4,4)
cujo significado é a operar a restrição do espaço tridimensional a um plano π A Fig. 4.1 (a) Examinar (4.3) e (4.4),
podemos ver como o primeiro de dois componentes de base B αβγ mentir sobre π, enquanto o terceiro é ortogonal π. Isto
significa que os dois primeiros componentes de B αβγ

na verdade, representar uma base ortonormal para avião π, enquanto o terceiro componente não tem projecção sobre π. Esta
observação é fundamental para a nossa conclusão: cada vez que a restrição (4.4) é
INVERTERS EXTENSIONTOTHREE-PHASE 83
γ
β
b
π ≡ X uma + X b + X c = 0
α uma
uma
α
c β
c
a) b)
Figura 4.1: ( a) Representação gráfica do T αβγ transformação de coordenadas.
significativo para um sistema tridimensional, a transformação de coordenadas T αβγ nos permite descrever o mesmo sistema em um
espaço bidimensional, sem qualquer perda de informação. Isto é porque qualquer vector em conformidade com (4.4) está, na verdade,
encontra-se no plano π e, como tal, pode ser expressa como uma combinação linear de vectores de base definida para π. Podemos,
portanto, de fi ne o chamado αβ
transformação da seguinte forma:

• • •
[ X α ] = T αβ X uma
[ 1 - 1/2 - 1/2 0 √ 3/2 -√ 3/2 ] • X uma
• • • •
• Xb • =√2 • Xb • , (4,5)
Xβ 3
Xc Xc
e o seu inverso como

• • • • • •
X uma Xα 1 0
] = TT [ Xα ]
• • • • • •
• Xb • = T T αβγ • Xβ • =√2 • - 1/2 √ 3/2 • [ Xα αβ
. (4,6)
3 Xβ Xβ
Xc 0 - 1/2 -√ 3/2
A equação (4.6) pode ser facilmente obtida explorando o ortonormalidade base e considerando a matriz transposta de
(4.5). Em termos geométricos (4.5) simplesmente d e termines a projecção de qualquer vetor X ABC = [ X uma X b X c] T no avião π. Precisamos
sublinhar mais uma vez que este é fisicamente significativa apenas se o γ componente do vector X ABC = [ X uma X b X c] T é zero. o
γ componente, como pode ser facilmente veri fi cado, não é senão a média aritmética dos valores dos componentes de
três vector, também conhecido como o modo comum componente vector. Quando isso não for zero, a aplicação do αβ transformação
implica a perda da informação associada com o modo comum. Também é interessante notar que a projeção no plano π da
base B abc
determina três 120 ◦ eixos em ângulo, como se mostra na Fig. 4.1 (b), o que faz com que a matriz de (4,5) fácil de lembrar.
É muito útil para visualizar o efeito da aplicação de T αβ para alguns casos particulares. Começamos apresentando o
caso de sinais de tensão senoidais. Se considerarmos um trio de simétrica
sinais senoidais como
e a = você M pecado( ω t), e b = você M pecado( ω t
- 2 π / 3), (4,7)
e c = você M pecado( ω t + 2 π / 3),
é fácil verificar que
eα= √ 3
2 você M pecado( ω t),
(4,8)
eβ= - √ 3
2 você M cos ( ω t).
É possível ver que o espaço vetorial e abc, uma s sociated com (4.7), satisfaz a restrição (4.4) e que, como tal, pode ser
descrito sem eu oss de informação no αβ quadro de referência. Nesse quadro, o vector e αβ, pode ser interpretado como um √ 32
você M amplitude do vector de rotação, a velocidade de rotação angular sendo igual a ω.
4,2 SPACEVECTORMODULATION
modulação vector espaço (SVM) é um método utilizado frequentemente para implementar PWM em conversores trifásicos
de comutação, com um neutro isolado. Permite-nos não só para simplificar a organização de controle, mas também
tomaximize a exploração do hardware conversor, inerentemente realizar um terceiro mecanismo de injeção harmônica. Os
princípios básicos por trás SVM pode ser explicada referindo-se ao inversor de tensão-fonte trifásica idealizada da Fig. 4.2
Como pode ser visto, a estrutura é uma extensão direta da monofásico que temos vindo a considerar até agora. Suas
características e modos de operação são analisados em detalhe em cada Power Electronics livro (como [1] e [2]), por isso
não vamos gastar muitas palavras sobre ele. Contudo,
E Sa
eu Sa R Sa
Eu uma +
V uma
+ Eu b eu Sb R Sb + E Sb
V DC Vb N
-
eu Sc R Sc
Vc Eu c +
E Sc
Figura 4.2: Trifásico VSI esquemática simplificada.

INVERTERS EXTENSIONTOTHREE-FASE 85
três características fundamentais, essenciais para a compreensão do que se segue, tem que ser sublinhado: (i) o conversor
tem uma isto é, o nó neutro isolado, o circuito indicado por N na figura 4.2 é flutuando, (ii) existe uma única entrada. DC fonte
de tensão, o que faz com que as tensões de fase
V uma , V b, V c, referido nó G, unipolar, e (iii) a carga é geralmente simétrico e equilibrado,

ou seja, todas as impedâncias têm os mesmos valores e E Sa, E Sb, e E Sc são tensões sinusoidais simétricos e equilibrados.
A aplicação do SVM requer a tensão de saída do inversor instantânea, representada pelo vector V ABC = [ V uma V b V c] T ser
estar projetado no αβ quadro de referência, conforme definido na secção anterior. Da Fig. 4.2 é imediatamente reconhecido
que, em qualquer instante a tensão de cada fase inversora pode ser zero ou igual à tensão do circuito intermédio V DC. Portanto,
o inversor de saída de tensão vector pode assumir, em qualquer instante, apenas um em cada oito valores diferentes. Os
possíveis valores dos vectores de tensão de saída e os seus projecções no avião π são mostrados na Fig. 4.3. Como pode ser
visto, existem duas possibilidades diferentes para impor uma tensão nula fase-a-fase na carga. Esta propriedade pode ser
explorada na implementação de SVM, por exemplo, para minimizar o número de comutações de switch.
A idéia por trás SVM é bastante simples [3, 4]. Um vector de tensão de saída desejado, representado na αβ quadro de
referência, é obtido a partir da sobreposição dos vectores de saída do inversor, de modo que, em média, no final de qualquer
período de modulação de tensão igual a um desejado terá sido gerado. O procedimento pode ser explicada com referência à
Fig. 4.4. O vector desejado, V *
αβ,
é projetada sobre os dois vetores de estado mais próximos de saída do inversor, ou seja, V 100 e V 110, no exemplo da figura 4.4. Claro, a
posição de V *
αβ considerado neste exemplo é arbitrária; No entanto, exatamente
O mesmo raciocínio pode ser aplicado a diferentes locais do vetor. O comprimento de cada projecção,
V 1 e V 2, determina a fracção δ do período de modulação que irá ser ocupada por cada vector de saída, de acordo
com a seguinte relação:
δ 1 = | V |1 | | δ 2 = | V |2 | |. (4,9)
| | | |
| V 100 | | V 110 |
A aplicação do vector de tensão zero para uma fracção δ 3 do período de modulação é normalmente necessária para
satisfazer a condição seguinte:
δ 1 + δ 2 + δ três = 1, (4,10)
que simplesmente expressa o fato de que o período de modulação deve ser totalmente ocupado por vetores tensão de saída.
Após este procedimento, a tensão de saída do inversor média V o será dada pela
V o = δ 1 V 100 + δ 2 V 110 + δ 3 V 111 = V 1 + V 2 = V * αβ,

(4.11)
como esperado. Por favor note que (i) o vetor zero pode ser tanto V 111 ou equivalente, V 000, ( ii) a ordem de aplicação dos
vectores de saída do inversor é arbitrária e pode ser usado como um grau de

Vector 100: V a = V DC V b = 0 V c = 0 Vector 110: V a = V DC V b = V DC V c = 0
V 110
V uma V uma
V 100
+ +
- V DC - V DC
Vc Vc
GV b GV b
Vector 010: V a = 0 V b = V DC V c = 0 Vector 011: V a = 0 V b = V DC V c = V DC
V 010
V uma V uma
V 011
+ +
- V DC - V DC
Vc Vc
GV b GV b
Vector 001: V a = 0 V b = 0 V c = V DC Vector 101: V a = V DC V b = 0 V c = V DC
V uma V uma
+ +
- V DC - V DC
Vc Vc
V 001
V 101
GV b GV b
Vector 111: V a = V DC V b = V DC V c = V DC Vector 000: V a = 0 V b = 0 V c = 0
V uma V uma
V 111 V 000
+ +
- V DC - V DC
Vc Vc
GV b GV b
Figura 4.3: vectores de tensão de saída do inversor de três fases e a sua projecção sobre o plano π.
V 110 V 110
V 1 = 1δV 110 V α* β
V1 V α* β
V 100
V2 V 100
V 3 = 3δV 000 V 2 = 2δV 100
Figura 4.4: Geração do vector de referência de tensão por sobreposição de vectores de saída do inversor.
liberdade na implementação de SVM (veja Além 6), e (iii) a comutação de V 1 para

V 2 sempre requer a comutação de uma única fase do inversor, não importa o setor do hexágono do vetor de
referência está deitado.
A implementação do processo acima descrito requer uma certa quantidade de computação. Em todo o período de
modulação, tendo em conta a α e β componentes do vector de referência de tensão V *
αβ uma tem a (i) localizar os dois vectores de saída do inversor mais próximas, ou seja, o sector hexágono onde V *
αβ é deitado no, (ii) determinar a amplitude de V 1 e V 2, e (iii) calcular os valores de δ 1, δ 2, δ 3, utilizando (4,9) e
(4,10). Naturalmente, a maneira mais simples de realizar esses cálculos é usando um microcontrolador ou DSP. Esta é a
razão pela qual SVM é quase sempre associada com controle digital. Em Além 6, vamos discutir algumas questões de
implementação de SVM.
Vimos na seção anterior que a projeção no αβ quadro de referência de um tripleto de, sinusoidais, tensões de fase
simétricos é uma amplitude de rotação constante do vetor. Por conseguinte, cada vez que o nosso trifásico VSI tem que
gerar um tripleto de tensões sinusoidais de fase, o que acontece muito frequentemente, o SVMprocedurewill têm para
sintetizar o vector de referência de rotação que lhe corresponde. Isso irá determinar um ajustamento período por período
dos vectores de saída e do δ 1, δ 2, δ 3 valores. Pode ser interessante identificar o locus dos vectores de referência de amplitude
de rotação constante que podem ser gerados pelo conversor sem distorção. Isto é representado pelo círculo inscrito no
hexágono vector (Fig. 4,4). É fácil verificar que cada vetor que se encontra dentro do círculo gera um válido δ 1, δ 2, δ 3 triplete.
Em vez disso, um vector que se encontra parcialmente fora do círculo não pode ser gerada pelo inversor, porque a soma
dos correspondentes δ 1, δ 2, δ 3 torna-se maior do que a unidade. Esta situação é chamada inversor saturação
e, geralmente, provoca a distorção da tensão de saída.
Se considerarmos (4.5) e Fig. 4.4, é fácil calcular a amplitude você Mmáx o tripleto de tensão (4,7), o que
corresponde a um vector de rotação tendo uma amplitude igual ao raio do círculo inscrito. Nós descobrir que
√3 √ 3 2 ⇔ você Mmax = 2
V DC
√3 (4.12)
2 você Mmax = √ 2 3 V DC 2 ~ = 1.15 V DC 2,
V 110
V 111
2
V 1DC
V 011
V 010
- 2
V 1DC
V 000 V 101
V 100
V 001
Figura 4.5: vista tridimensional do hexágono de espaço vectorial.
que mostra um facto muito interessante: a aplicação de SVM aumenta a gama das possíveis tensões de saída sinusoidais
em 15% com respeito ao que poderia ser esperado olhando para o esquema da figura 4.2.. A razão pela qual isto acontece
é que os vectores de tensão de saída do inversor da Figura 4.3. não respeitar a restrição (4.4), como é fácil de verificar. Por
conseguinte, o que é usado para sintetizar o vector de tensão de saída desejada V *
αβ não é a sobreposição de vectores

encontrando-se no plano π como na Fig. 4.4 pode sugerir. Uma representação mais realista dos vetores de saída do inversor, o que
coloca em evidência a sua γ componente, é mostrado na Fig. 4.5.
Além 6. Implementação do Espaço VectorModulation
Vamos agora considerar um possível algoritmo de implementação para a modulação space vector, que pode ser diretamente
programado no amicrocontroller ou um processador de sinal digital. O primeiro problema em SVMimplementation é a identificação do
sector de hexágono, onde o vector de referência é deitado. Isto pode ser feito através da implementação de uma vez uma mudança
de base do αβ quadro de referência para um novo conjunto de três quadros de referência diferentes. Fig. A6.1 mostra o conjunto
considerado.
Z 1a Z 2y Z 2x Z 3x
23 1
456 Z 1x Z 3a
FIGUREA6.1: Jogo de três quadros de referência bidimensionais.

Como pode ser visto, cada quadro refere-se a um par particular de sectores hexágono. O método propomos simplesmente
requer a projecção do vector de referência de tensão de saída do inversor V *
αβ
para cada um dos três quadros de referência hexágono. Isto é facilmente implementado com o seguinte conjunto de matrizes de
mudança de base de referência:

• • • • • •
1 2
• 1 - 1 √ 3 0• • 1 √3 • • 0 √3 •
M1= • • M2= • • M três = • • , (A6.1)
• 2 • • 1 • • •
√3 -1 √3 -1-1 √3
que mapear o conjunto de eixos ortogonais α e β sobre os três conjuntos, nonorthogonal Z. É interessante notar que
o algoritmo necessário para implementar as três projeções é bastante simples. Aqui propomos um pos sequen
operação vel ce que dá a seis Z com p onents:
β
tmp = V * √ 3; salvar a um registo temporário
Z1x= V * α- tmp; Z 1 X encontrado
Z 2 y = - Z 1 x; Z 2 y encontrado
Z 1 y = 2 tmp; Z 1 y encontrado
Z 3 x = Z 1 y; Z 3 X encontrado
Z2x= V * α+ tmp; Z 2 X encontrado
Z 3 y = - Z 2 x; Z 3 y encontrado
Como pode ser visto, a seqüência implica a execução de apenas uma multiplicação. Uma vez o
Z ix Z iy componentes são conhecidos, é simples para determinar o setor de hexágono, verificando seu sinal. O
procedimento descrito no gráfico de fl uxo da Fig. A6.2 realiza esta tarefa. A seqüência de assinar cheques pode ser fi
cientemente ef implementado com operações lógicas na rotina modulador. No final, com algumas linhas de código que
tenha sido determinado que (i) a posição do vector de referência no hexágono e (ii) os comprimentos das saliências dos
dois vectores de tensão de saída adjacentes (representadas por um dos três calculado Z ix Z iy casais). Estamos, portanto,
pronto para programar o PWMmodulator para gerar tais vetores, além de um dos dois possíveis vetores nulos. Existem
apenas duas questões fi nal que precisam ser tomadas de cuidados: a seqüência de geração de vectores e a possível
ocorrência de saturação.
No que respeita ao primeiro problema está em causa, são apresentados dois exemplos de sequências de geração
possíveis na Fig. A6.3. Dependendo das características do sistema controladas, pode-se ser mais vantajoso do que o outro.
Na medida em que este último está em causa, não há uma única maneira simples de lidar com saturação.
Todas as estratégias implica a aceitação de algum grau de distorção da tensão de saída. Uma vez que a saturação é
detectado, o que pode ser feito facilmente (as durações vetor de saída, somados juntos, exceder a duração do período de
modulação), algumas estratégias reduzir proporcionalmente cada

sim Não
Z 1x. Z 1a < 0
sim Não
Z 1x > 0
1 st 4º
sim Não
Z 2x. Z 2y < 0
sim Não
Z 2x > 0
2 nd 5º
sim Não
Z 3x > 0
3 rd 6º
FIGUREA6.2: Fluxograma do algoritmo fi cação setor identi.
VDC
Va Va
VDC VDC
vb vb
2 VCC
VDC VDC
Vc Vc
V100 V110 V111 V 111 V110 V 100 V 000

3s T/ V100 V110 V111 V110 V 100 V000
δ δ 1T δ 3T s δ 3T s δ δ δ δ δ 1T δ 3T ss δ s 1T δ δ 3 sT / 2
2T s s 1T s 2T s 2T s 2T s
Ts Ts Ts Ts
FIGURA A6.3: Duas sequências de aplicação diferentes para os mesmos vectores de tensão de saída. A sequência à esquerda implica
uma minimização do número de comutações. A sequência à direita implica a minimização da amplitude da ondulação de corrente
(pulsos de voltagem tem ainda simetria). Note-se que cada estratégia desenvolve em dois períodos de modulação adjacentes.
duração até uma quantia igual à duração do período de modulação é obtido. Outras estratégias considerar a redução de
apenas um componente (o mais curto dos dois), de modo a obter a sua soma novamente para ser igual à duração do
período de modulação. A última estratégia, é claro, implica a perda não só da amplitude vetor correto, mas também de sua
fase. Outra questão de alguma saturação interesse preocupante é a mudança automática de linear para modulação de
seis etapas [5], que pode ser necessário em condições de saturação pesados. É fácil verificar que isso é inerentemente
alcançado pela segunda estratégia de saturação que acabamos de descrever.

Portanto, qualquer tempo um dos vectores de tensão de saída do inversor é gerada, um não nulo γ
componente é produzida sobre a carga, o que, sendo ortogonais π não é visível na decomposição do vetor da Fig. 4.4.
Fazendo referência à Fig. 4.2, isto significa que SVM implica uma modulação especial da tensão entre os nós N e L, V NG.
Isto é devido ao componente de modo comum dos vectores de tensão de saída do inversor. Na verdade, é fácil
demonstrar que, no caso de uma estrutura de carga simétrica, quase sempre encontrado na prática, V NG é
instantaneamente e exatamente igual ao γ componente da tensão de saída do inversor. A implicação mais importante
desse fato é que a fase de tensão de neutro da carga será sempre insensível a qualquer componente de modo comum
da tensão de saída do inversor, ou seja, pode livremente adicionar componentes de modo comum para o V abc vector,
sem perturbar a tensão de carga.
Este é exatamente o SVM faz implicitamente. Seu efeito, do ponto de vista do inversor, pode ser provado ser muito
semelhante ao da terceira injecção harmônica, às vezes empregada em implementações analógicas PWM trifásicos. Um
aumento de 15% da gama de tensão de amplitude que corresponde a uma operação de conversor linear, ou seja, com a
ausência de qualquer fenómeno de saturação, obtém-se, como (4,12), demonstra claramente.
Esta observação conclui nossa apresentação essencial do SVM. Estamos bem cientes de que várias outras questões
interessantes poderiam ser abordados, mas nós sentimos que o que temos apresentado é mais do que suficiente para permitir-nos
para discutir os seguintes exemplos de aplicação de controle digital. O leitor interessado pode fi Informação adicional nd muito útil
sobre SVM nos papéis fundamentais [3] e [4] e em vários outros que, em tempos mais recentes, têm contribuído para o
desenvolvimento de estratégias de PWM para conversores de multifase.
4.2.1 Controladores Espaço VectorModulation base

A organização típica de um controlador de VSI de três fases baseado em SVM é mostrado na Fig. 4.6. Como pode ser visto, o
controlador toma vantagem da aplicação de αβ transformações para operar em duas variáveis amostradas em vez de três. Isto
não só fi simpli es o algoritmo de controlo, mas também permite gerar directamente os componentes de tensão de referência
para a SVM no αβ quadro de referência. A partir destes componentes, um processo de modulação adequado, como o descrito em
Além
6, será capaz de determinar os ciclos de trabalho fase, a gestão de saturação do inversor, se necessário. Pode-se perguntar se
a aplicação de αβ Transformações para os sinais de entrada do controlador, em geral, modi fi ca a função de transferência ou
modelo de espaço de estado a concepção controlador é baseado em. Claramente, se este for o caso, passando a partir do
sistema de três fases para o eletricamente equivalente de duas fases um implica a necessidade de um redesenho controlador
completo. Felizmente, este não é o caso. Sob a hipótese de carga equilibrada e simétrica, podemos realmente demonstrar que
o design do α - ou β- controlador eixo é exactamente idêntico ao de um controlador de corrente monofásica operando em uma
das três fases do inversor. Para mostrar isso, precisamos de definir o modelo de espaço de estado em tempo contínuo do
inversor e sua carga. Isto é

ES
eu S RS
+
Eu abc +
N
V DC
-
V1
ab c
V2
αβ
SVM
V Eu
β Eu
α
β * Vα*
-
α - controlador Eu α_ ref
+
-
β - controlador
Eu
β _ref
+
DSP
Figura 4.6: Organização de um controlador digital de corrente trifásica com base em SVM.
fácil verificar que esta é dada por

• • • • • • • •
Eu uma 100010 Eu uma 2-1-1 V uma
d • • • • • • 1 3 eu• • • •
• Eu b• = - RS • 001 ••• Eu b• + • -1 2-1 • • • Vb •
dt eu S S
Eu c Eu c -1-1 2 Vc
• • •
100010 E Sa
• • • •
-1 • 0 0 1 ••• E Sb • (4,13)
eu S
E Sc
onde o instantânea neutro a expressão de tensão de terra V NG = 13 ( V a + V b + V c) foi usado. Agora, se aplicam à dife ré vectores
nt em (4.13) a T αβ transformação, ou seja, nós substituir cada vetor X abc com T T
αβ X αβ, depois de algum rearranjo, obtemos

• •
2-1-1
d dt Eu αβ = - R S • •
T αβ Eu 3 Tαβ
T
Eu αβ + 1 T αβ • - 1 2-1 • T αβ
T
V αβ - 1 T αβ Eu 3 Tαβ
T
E S αβ,
eu S 3 eu S eu S
-1-1 2
(4,14)
Onde Eu 3 é o 3 × 3 matriz identidade. Simplificar os produtos da matriz, nós achar o seguinte resultado:
d dt Eu αβ = - R S
Eu 2 Eu αβ + 1 Eu 2 ·? V αβ - 1 Eu 2 E S αβ, (4,15)
eu S eu S eu S
Onde Eu 2 representa a dois × 2 matriz identidade. Por favor note que a contribuição de V NG para a dinâmica do sistema,
conhecido como interferência de fase, foi cancelada pela aplicação do
T αβ transformação, como esperado. A equação (4.15) mostra que as equações para os dois eixos estão agora totalmente
desacoplados, ou seja, totalmente independente uma da outra. Além disso, a estrutura e os parâmetros do sistema de dois
eixos são idênticos aos do sistema de três fases inicial. Consequentemente, sob a suposição de carga simétrico e
equilibrado, não é necessário ter qualquer ajuste do modelo e o projeto do regulador de corrente para o α e β eixos pode ser
feito exatamente como em um inversor monofásico.
Este resultado muito importante implica que tudo o que dissemos sobre PI e controle digital de corrente preditivo
no capítulo anterior pode ser imediatamente utilizada também em inversores trifásicos. Os únicos elementos adicionais
que temos de ter em conta são a implementação de um algoritmo SVM adequado e do αβ transformação.
4.3 THEROTATINGREFERENCE FRAMECURRENTCONTROLLER

Uma vez que o inversor trifásico da Fig. 4.2 foi provou ser completamente equivalente a um par de inversores monofásicos
independentes, outras perguntas podem ser feitas. De fato, pode-se perguntar se o mapeamento do sistema no αβ quadro de
referência pode ser de alguma forma explorada para
melhorar o atual desempenho dinâmico controlador.

Enquanto isso não é possível para o controlador de mortos-beat, que já fornece a melhor resposta dinâmica
possível entre os reguladores atuais digitais, no caso do controlador de corrente PI a resposta para a pergunta acima é
af fi rmative. A implementação do chamado rotativa referencial controlador de fato permite uma melhoria significativa
das capacidades de rastreamento de referência do regulador PI. Esta seção é, portanto, dedicada à ilustração dos
princípios básicos por trás desta solução.
O conceito primeiro temos de introduzir é a de transformação de Park, uma ferramenta muito bem conhecido por projetistas de
máquinas elétricas.
4.3.1 Transformação de Park

A idéia por trás da transformação do parque é bastante simples. Em vez de mapeamento do inversor trifásico e a sua carga numa
fixada estrutura de referência de dois eixos, esta transformação mapeia para um referencial em rotação síncrona de dois eixos. Isso
praticamente significa passar de um estática transformação de coordenadas para um dinâmico, ou seja, a uma transformação linear
cuja matriz tem tempo variando COEF fi coeficientes.
Antes de entrar em detalhes matemáticos, que pode se referir a Fig. 4.7 para ter uma idéia do significado da transformação
de Park. A transformação define um novo conjunto de eixos de referência, chamado

q
q β
Vr
b β
d
φ
θ
α uma θ2 d
θ1
c
α
Figura 4.7: diagramas de vetor para a transformação do parque.
d e q, que giram em torno da estática αβ quadro de referência a uma frequência angular constante ω.
Fazendo referência à Fig 4,7., O que significa que θ = ω t.
Vimos na seção 4.1 que a aplicação do αβ transformação de um tripleto de sinais sinusoidais simétricos e
equilibrados (4,7) transforma-os em um par de 90 ◦ modulados sinais sinusoidais (4.8), cuja interpretação geométrica
pode ser a do vector de rotação, V.
O vector de velocidade angular de rotação é igual a frequência angular do tripleto inicial de tensão, pode-se considerar o
whichwe fundamental frequência de nosso sistema trifásico. Agora, se a velocidade angular do vetor de rotação é igual a ω, o
que acontece é que, no dq quadro de referência, o vetor
V não está se movendo em tudo! Referindo novamente a Fig. 4.7, o que acabamos de ver implica que os ângulos
θ 1 e θ 2 serão ambas aumentam com frequência angular ω, enquanto ângulo φ será constante e assim serão os comprimentos de vector V projecções
sobre o d e q eixos.
A vantagem de usar a transformação do Parque é representado exatamente pelo fato de que os sinais senoidais
com frequência angular ω será visto como constante sinais no dq quadro de referência. Vimos como um controlador PI,
especialmente um controlador PI digital pode ser afetado por um erro de rastreamento nonnegligible com respeito a sinais
de referência senoidais, que é devido ao ganho de malha fechada limitados na frequência de interesse. Em contraste, um
controlador PI pode garantir de zero erro de rastreamento de sinais constantes, graças à ação integral embutido. Portanto,
se um controlador PI é implementado no dq trama de refercia, sem qualquer fornecimento adicional, o erro de seguimento
em relação aos sinais sinusoidais possuindo frequência angular igual ω, i.e., to the frequency of Park’s transformation, will
become equal to zero. As we will see in the following, this principle is exploited in the implementation of the so-called
synchronous frame current controllers, where the Park’s transformation angular speed is chosen exactly equal to the
three-phase system fundamental frequency.

Livro - Traduzido - Pag - 1-100

Enviado por

Dados do documento

Título original

Direitos autorais

Formatos disponíveis

Compartilhar este documento

Compartilhar ou incorporar documento

Opções de compartilhamento

Você considera este documento útil?

Este conteúdo é inapropriado?

Direitos autorais:

Formatos disponíveis

Livro - Traduzido - Pag - 1-100

Enviado por

Direitos autorais:

Formatos disponíveis

Controle Digital em Eletrônica de

Controle Digital em Eletrônica de Potência

Simone Buso e Paolo Mattavelli

ISBN-10: 1598291122 brochura

ISBN-10: 1598291130 ebook

ISBN-13: 9781598291131 ebook

Uma palestra na Morgan & Claypool Series Síntese

Editor da Série: Jerry Hudgins, da Universidade de Nebraska-Lincoln

Série ISSN: 1930-9525 impressão

Série ISSN: 1930-9533 eletrônico

Impresso nos Estados Unidos da América

Administração de Engenharia de Udine, Itália

Palestras sobre POWER ELECTRONICS # 2

potência, eletrônica de potência

1. Introdução: Aplicação de Controle Digital para alimentar os circuitos eletrônicos. . . . . . . . . . . .

1.1 Eletrônica de Potência modernos. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

1.2 Por Controle Digital. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

1.4 O que está neste livro. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

2. O caso de teste: um inversor monofásico de tensão Fonte. . . . . . . . . . . . . . . . . . . . . . . . . . . .

2.1 O inversor fonte de tensão. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

2.1.2 obrigatórios Eletrônica adicionais: Condução de veículos e Sensing. . . . . . . . . . . . . . . . .

2.1.3 Princípio da Operação. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

2.2 controle de baixo nível do Inversor Fonte de tensão: PWMModulation. . . . . . . . .

2.3 Controlo analógico abordagens. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

2.3.1 Linear Controle atual: PI Solution. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

3. Digital atual Controle Mode. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

3.1.2 A sincronização entre a amostragem e PWM. . . . . . . . . . . . . . . . . . . . . . .

3.2.3 O controlador proporcional integral: Estratégias Discretization. . . . . . . . .

3.2.5 Derivação de um conversor de modelo de domínio dinâmico Discrete Time. . . . .

4. Extensão para inversores trifásicos. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

4.3.1 Transformação de Park. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

4.3.2 Projeto de um quadro PI Rotating referência do controlador atual. . . . . . . . . .

5. Controlo externo Loops. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

5.1 Modelagem da Interno Corrente de Loop. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

5.2 projeto de controladores de tensão. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

5.2.1 Estratégias possíveis: grandes e estreitas Controladores de largura de banda. . . . . . . . . .

5.3 grandes controladores de largura de banda. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

5.4.1 O controlador de tensão repetitiva-base. . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Introdução: Aplicação de Controle

amostrados sistemas dinâmicos.

hoje entre as ferramentas eo designmethodology de engenheiros de electrónica de potência e as de analógicas e / ou designers de

estratégias de controle analógico parecem ter sido completamente explorado.

muito signi nas densidades de energia viável.

considerados modernos eletrônica de potência.

exigido pelas fontes de alimentação da próxima geração,

ajuste automático, muito difícil ou impossível de aplicar analogicamente.

1.3 TENDÊNCIAS ANDPERSPECTIVES

desenvolvimento de controladores digitais que distinguem as diferentes áreas de aplicação.

sinal, com funções de controlo de baixo nível.

forma como conversores de baixa potência são projetados.

1.4 O QUE É Inthis LIVRO

possíveis soluções para qualquer problema considerado, nem

contexto, uma quantidade significativa de técnicas de controle e detalhes de implementação relacionados.

O caso de teste: a Monofásico

2.1 THEVOLTAGE INVERTER FONTE

bridge.We vai agora analisar a organização do conversor de energia em algum detalhe.

FIGURA 2.1: Half-ponte do inversor fonte de tensão.

2.1.1 Componentes Fundamentais

“desligado” e vice ocorre em uma quantidade nula de tempo.

tensão, e controlados ers recti fi.

2.1.2 obrigatórios Eletrônica adicionais: Condução e Sensing

flutuantes, por exemplo, com base em condensadores de bootstrap.

medir correntes sem interferir com o circuito de potência.