Escolar Documentos
Profissional Documentos
Cultura Documentos
NOME:__________________________________________
Sistemas Digitais
Relatório de Prática no
LABORATORIO
Aula 06 Aula 07 e 08
1a parte: Decodificador e Display
2ª etapa Projeto Prático Somador e
Subtrator
1
1. Projeto Final do Laboratório
Trata-se do projeto de uma calculadora BCD (Bynare Coded Decimal – Quatro bits
representam um algarismo decimal) sendo dividido para a implementação em oito partes
descritas abaixo e mostradas no diagrama de blocos funcionais Fig 1.
Projeto Final: Calculadora BCD
a
1 parte: Decodificador e Display
2a parte: Somador e Subtrator
3a parte: Correção BCD e Sinal
4a parte: Seletor
5a parte: Chaves sem Rebatimento – Pulso 1 e Pulso 2
6a parte: Contador BCD
7a parte: Gerador de Sinais de Controle
8a parte: Registrador A e B
SINAL DISPLAY
DECODIFICADOR
SELETOR 3:1
MONITOR
SOMADOR / GERADOR
SUBTRATOR BCD DE SINAIS
DE
CONTRÔLE
REG B REG A
MODO
+/- PULSO 2
2
AULA 6
Projeto final etapa 1 (Circuito Decodificador e Display)
Implementar o Decodificador e Display conforme figura 1.
1. Fundamentos Teóricos: conforme Referência Livro Texto: Capítulo 9.2
2. Projetos de decodificador BHEXA e BCD propostos nas aulas 10 e 11 da PRELEÇÃO
como AED.
0 0 0 0
0 0 0 1
0 0 1 0
.. .. .. ..
L3 L2 L1 L0
0 0 1 1
0 1 0 0
AA BB CC DD
0 1 0 1 1 1 1 1
A B C D
0 0 0 0
0 1 1 0
0 1 1 1
1 0 0 0 SINAL DISPLAY
fig 1
1 0 0 1
etapa 1
DECODIFICADOR
Decodificador
1 0 1 0
SELETOR 3:1
1 0 1 1 MONITORES
GERADORES
SOMADOR /
DOS SINAIS
1 1 0 0 SUBTRATOR
BCD
DE
CONTROLE
REG A REG B
1 1 0 1 PULSOS 2
MODO
`+/-
1 1 1 0
PULSOS 1 CONTADOR BCD
1 1 1 1
3
EXPERIENCIA 2: Montar e testar o Decodificador BCD e Display de 7 seguimentos
Procedimentos experimentais
d
e c d
e e
c c
e d c d e d c
n/c n/c
Nunca ligar direto na fonte + 5V - Para testar os displays sem o usar um dos CIs monte o
fios de +5V (Vcc) e 0V (terra) no módulo com um resistor de 360 OHM.
+
5
v
0 conectado 1 em aberto
4
3. Testar o circuito preenchendo com as figuras na tabela verdade abaixo a coluna
resultado CI e compare com os resultados previstos no projeto do CI (coluna
previsto)
PREVISTO CHAVES RESULTADO
CI mod B3 B2 B1 B0
BCD Hexa A B C D CI MOD
0 0 0 0
0 0 0 1
0 0 1 0
.. .. .. ..
L3 L2 L1 L0
0 0 1 1
0 1 0 0
AA BB CC DD
0 1 0 1 1 1 1 1
A B C D
0 0 0 0
0 1 1 0
0 1 1 1
fig 1
1 0 0 0 SINAL DISPLAY
etapa 1
1 0 0 1
DECODIFICADOR
Decodificador
1 0 1 0
SELETOR 3:1
1 0 1 1 MONITORES
GERADORES
SOMADOR /
DOS SINAIS
1 1 0 0 SUBTRATOR
BCD
DE
CONTROLE
REG A REG B
1 1 0 1 PULSOS 2
MODO
`+/-
1 1 1 0
PULSOS 1 CONTADOR BCD
1 1 1 1
Questões
1. Comparando agora os resultados previstos no projeto desenvolvido na teoria (AED da
preleção) com os do teste do CI da experiência 1 dec BHEXA. São diferentes? _____
Por quê?
5
AULA 7
Circuitos XOR e XNOR; Aplicações.
Objetivo: Circuitos XOR e XNOR; Aplicações: Gerador e Teste de paridade; Circuitos T/C.
Procedimentos experimentais
Testar o funcionamento do módulo ou kit de montagem
Colocar o(s) CI(s) no módulo ou kit de montagem e testar as portas do CI 7486
Layout abaixo (roteiro Aula 1)
chaves gerador de paridade PAR
A B C D
paridade
P
prev res.
A B C D S S
0 0 0 0 0
0 0 0 1 1
0 0 1 0 1
0 0 1 1 0 Vcc
0 1 0 0 1
0 1 0 1 0 14 13 12 11 10 9 8
0 1 1 0 0
0 1 1 1 1
7486
1 0 0 0 1
1 0 0 1 0
1 0 1 0 0 1 2 3 4 5 6 7
1 0 1 1 1
1 1 0 0 0
1 1 0 1 1
1 1 1 0 1
1 1 1 1 0
6
Experiência 2: CIRCUITO True / Complement – T / C
Vcc
14 13 12 11 10 9 8
7486
1 2 3 4 5 6 7
Procedimentos Experimentais
7
Considerando que K é chave do modo T/C verifique o funcionamento do circuito
preenchendo as colunas K = 0 e K = 1 da tabela a seguir:
14 0 0 0 1
13 0 0 1 0
12 0 0 1 1
11 0 1 0 0
10 0 1 0 1
0 1 1 0
0 1 1 1
1 0 0 0
1 0 0 1
10 1 0 1 0
11 1 0 1 1
12 1 1 0 0
13 1 1 0 1
14 1 1 1 0
15 1 1 1 1
8
AULA 8
Projeto final etapa 2 (Circuito somador e subtrator)
Objetivo: Montar e testar CI 74283 Somador Binário Paralelo de 4 bits (Layout Fig 2) e
implementar um circuito somador / subtrator (fig 1) com um CI 74283 e um CI 7486 (usado
na etapa 1 como T/C)
Fundamentos Teóricos: conforme Referência Livro Texto: Capítulo 4.6 a 4.8 e cap 6
SINAL DISPLAY
DECODIFICADOR
SELETOR 3:1
MONITOR
SOMADOR / GERADOR
SUBTRATOR BCD DE SINAIS
etapa 2 DE
CONTRÔLE
REG B REG A
MODO
+/- PULSO 1
16 15 14 13 12 11 10 9
Vcc B2 A2 S2 A3 B3 S3 Cout
S1 B1 A1 S0 A0 B0 Cin Gnd
1 2 3 4 5 6 7 8
Fig 2 - LAY OUT CI 74283
9
Procedimentos experimentais:
CI 74283
10
EXPERIENCIA 2: CIRCUITO SOMADOR / SUBTRATOR DE 4 Bits
CI 74283
B3
B2
B1
B0
11
CI 74283
B3
B2
B1
B0
A= B= A= B= A= B=
S= A - B A = B S= A - B A > B S= A - B A < B
12