ESDRAS DO ESPIRITO SANTO

CONVERSOR ESTÁTICO DE FREQUÊNCIA CONTROLADO POR

MODULAÇÃO PWM SENOIDAL

TOLEDO
2019
 ESDRAS DO ESPIRITO SANTO

CONVERSOR ESTÁTICO DE FREQUÊNCIA CONTROLADO POR

MODULAÇÃO PWM SENOIDAL

Trabalho de Conclusão de Curso apresentado ao Curso de

Engenharia Eletrônica da Universidade Tecnológica Federal do
Paraná - UTFPR Campus Toledo, como requisito parcial para a
obtenção do título de Bacharel em Engenharia Eletrônica.

Orientador: Prof. Dr. Alberto Vinicius de Oliveira

TOLEDO
2019
 Ministério da Educação
Universidade Tecnológica Federal do Paraná
Campus Toledo
Coordenação do Curso de Engenharia Eletrônica

TERMO DE APROVAÇÃO
Título do Trabalho de Conclusão de Curso No 89

Conversor Estático de Frequência Controlado por Modulação PWM

Senoidal
por
Esdras do Espirito Santo

Esse Trabalho de Conclusão de Curso foi apresentado às 11h10 do dia 18 de Junho de 2019
como requisito parcial para a obtenção do título de Bacharel em Engenharia Eletrônica.
Após deliberação da Banca Examinadora, composta pelos professores abaixo assinados, o
trabalho foi considerado APROVADO.

Prof. Dr. Alberto Yoshiriro Nakano

UTFPR

Prof. Dr. Felipe Walter Dafico Pfrimer

UTFPR

Prof. Dr. Alberto Vinicius de Oliveira

UTFPR

Prof. Dr. Fábio Risental Coutinho

UTFPR
O termo de aprovação assinado encontra-se na coordenação do curso

Toledo, 18 de Junho de 2019

Aos meus pais, que pavimentaram meu caminho
até aqui.
 AGRADECIMENTOS

Agradeço especialmente aos meus pais, Amadeu e Lígia, pelo apoio e suporte proporci-
onado ao longo de todos estes anos de graduação, sem os quais esta não seria possível.
Ao meu irmão, Gabriel, pela amizade eterna e incondicional.
À minha namorada, Laísa, pela paciência e apoio nos momentos difíceis.
Ao professor Alberto Vinícius de Oliveira, pela orientação segura e perene.
As coisas têm sua forma no tempo, não apenas
no espaço. Alguns blocos de mármore têm es-
tátuas dentro deles, esculpidas em seu futuro.
(Alan Moore, Watchman, 1987).
 RESUMO

Conversores de frequência são conversores de energia que possuem inúmeras aplicações, dentre
as quais se destacam aquelas em sistemas de: transporte, geração distribuída e automação indus-
trial. Nesta última, o conversor de frequência tem particular importância, pois permite o controle
de processos industriais que fazem amplo uso de máquinas de indução. Nos últimos anos este
tipo de conversor também tem sido largamente utilizados em aparelhos eletrodomésticos como
geladeiras e sistemas de refrigeração com vistas ao aumento da eficiência energética e da vida
útil do conjunto. Neste contexto, este trabalho abordou os principais conceitos envolvendo os
conversores de frequência, seus blocos constituintes e técnicas de modulação PWM (Pulse-Width
Modulation) senoidal para a produção do sinal de saída do inversor. Além disso, foi imple-
mentado um retificador com filtro capacitivo, a fim de atenuar a ondulação de tensão entregue
ao barramento CC (Corrente Contínua) do inversor, o qual apresenta uma topologia em ponte
completa. Seu controle é realizado por meio de uma técnica SPWM (Sinusoidal Pulse-Width
Modulation) codificada em um microcontrolador. O conversor foi capaz de fornecer uma potência
superior a 100 W e apresentou uma THD (Total Harmonic Distortion) de aproximadamente
16,8% sem a utilização de um filtro em sua saída.

Palavras-chave: Eletrônica de potência. Inversor monofásico. Conversor de frequência. PWM

senoidal.
 ABSTRACT

Frequency converters are power converters that have numerous applications, such as: transport
systems, distribuited generation systems and industrial automation systems. In the latter, the
frequency converter has a particular importance, as it allows the control of industrial processes
that extensively use induction machines. In recent years this type of converter has also been
widely used in appliances, such as: refrigerators and refrigeration systems to increase the ener-
getic efficiency, and the lifespan of the system. In this context, this work addressed the main
concepts involving frequency converters, their constituint blocks and sinusoidal PWM (Pulse-
Width Modulation) techniques for producing the output signal from the inverter. Additionally,
a rectfier with capacitive filter was implemented in order to attenuate the voltage ripple delive-
red to the DC (Direct Current) bus of the inverter, which presented a full-bridge topology. Its
control was accomplished by means of SPWM (Sinusoidal Pulse-Width Modulation) technique
coded in a microcontroller. The converter was able to deliver a power greater than 100 W and
presented a THD (Total Harmonic Distortion) about 16,8 % without the use of a filter in its output.

Palavras-chave: Power electronics. Single phase inverter. Frequency converter. Sinusoidal

PWM.
 LISTA DE FIGURAS

Figura 1 – Conversor de Frequência: Blocos Fundamentais. . . . . . . . . . . . . . . . 18

Figura 2 – Ponte Retificadora Monofásica. . . . . . . . . . . . . . . . . . . . . . . . . 19
Figura 3 – Sinal de entrada, de saída, corrente de saída e tensões reversas sobre os diodos. 20
Figura 4 – Estágios de condução do VSI em meia ponte: (a) condução pelo dispositivo
Q1 ; (b) condução pelo dispositivo Q2 . . . . . . . . . . . . . . . . . . . . . . 21
Figura 5 – VSI em ponte completa. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22
Figura 6 – Estágios de Condução: (a) condução por Q1 e Q2 ; (b) condução por D3 e D4 ;
(c) condução por Q3 e Q4 ; (d) condução por D1 e D2 . . . . . . . . . . . . . . 23
Figura 7 – PWM implementado com comparador com diferentes sinais de portadora: (a)
sinais de referência r(t), portadora c(t) e comparador; (b) portadora dente de
serra; (c) portadora dente de serra invertida; (d) portadora triangular. . . . . 25
Figura 8 – Sinal de saída do inversor e seu valor médio. . . . . . . . . . . . . . . . . . 25
Figura 9 – Conexão típica de um IR2110 a um circuito em meia ponte. . . . . . . . . . 29
Figura 10 – PWM com índice de modulação ma = 0,3: (a) sinal da portadora dente de
serra; (b) sinal de referência; (c) sinal PWM. . . . . . . . . . . . . . . . . . 30
Figura 11 – PWM com índice de modulação ma = 0,7: (a) sinal da portadora dente de
serra; (b) sinal de referência; (c) sinal PWM. . . . . . . . . . . . . . . . . . 31
Figura 12 – SPWM com índice de modulação ma = 0,7: (a) sinal da portadora dente de
serra; (b) sinal de referência senoidal; (c) sinal SPWM. . . . . . . . . . . . 32
Figura 13 – Implementação microcontrolada de PWM de duty-cycle variável. . . . . . . 33
Figura 14 – SPWM com índice de modulação ma = 0,7: (a) sinal da portadora dente de
serra; (b) primeira parte do sinal de referência; (c) primeira parte do sinal
SPWM. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33
Figura 15 – SPWM com índice de modulação ma = 0,7: (a) sinal da portadora dente de
serra; (b) sinais de referência; (c) saída em cada pino do microcontrolador. . 34
Figura 16 – Circuitos do conversor implementado. . . . . . . . . . . . . . . . . . . . . 36
Figura 17 – Valor médio na saída do retificador para uma potência de saída de 100 W. . 37
Figura 18 – Ondulação no barramento CC para uma potência de saída de 100W. . . . . . 38
Figura 19 – Ondulação no barramento CC em função da potência de saída. . . . . . . . 38
Figura 20 – Potência de saída em função da potência de entrada do retificador. . . . . . 39
Figura 21 – Sinais de controle do chaveamento da ponte inversora. . . . . . . . . . . . . 40
Figura 22 – Tempo morto de 25 µs. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40
Figura 23 – Saída do inversor com barramento CC alimentado com 180 V e controlador
ajustado para frequência fundamental de 60 Hz. . . . . . . . . . . . . . . . 41
Figura 24 – Espectro do sinal de saída do inversor com escala de frequência em 500 Hz/div. 42
Figura 25 – Espectro do sinal de saída do inversor com escala de frequência em 85 Hz/div,
evidenciando a componente fundamental. . . . . . . . . . . . . . . . . . . 42
Figura 26 – Rendimento do inversor, dado pelo coeficiente angular da curva abaixo. . . . 43
Figura 27 – Circuito retificador e filtro para alimentação do barramento CC. . . . . . . . 46
Figura 28 – Diagrama do controlador SPWM. . . . . . . . . . . . . . . . . . . . . . . . 47
Figura 29 – Diagrama da ponte inversora com drivers. . . . . . . . . . . . . . . . . . . 48
Figura 30 – ATmega328P: Diagrama de blocos. . . . . . . . . . . . . . . . . . . . . . . 49
Figura 31 – ATmega328P: Pinagem com encapsulamento PDIP-28. . . . . . . . . . . . 50
 LISTA DE ABREVIATURAS E SIGLAS

BJT Bipolar Junction Transistor

CC Corrente Contínua

CSI Current Source Inverter

DF Fator de Distorção

DSP Digital Signal Processor

FFT Fast Fourier Transform

HFn Fator harmônico do n-ésimo harmônico

IGBT Insulated Gate Bipolar Transistor

LED Light Emitting Diode

LOH Harmônico de mais baixa ordem

MOSFET Metal Oxide Semiconductor Field Effect Transistor

PWM Pulse-Width Modulation

RMS Root Mean Square

SPWM Sinusoidal Pulse-Width Modulation

SVM Space Vector Modulation

THD Distorção Harmônica Total

UPS Uninterruptible Power Supply

UPWM Uniform Pulse-width Modulation

VSI Voltage Source Inverter

 LISTA DE SÍMBOLOS

Vs Tensão da fonte que alimenta o conversor

Vp Valor de pico da tensão da fonte que alimenta o conversor

Vsmédio Valor médio da tensão da fonte que alimenta o conversor

VsRMS Valor eficaz da tensão da fonte que alimenta o conversor

ω Frequência angular

δ Ciclo de trabalho (Duty cycle)

T Período de um sinal

Vr Amplitude da tensão de ondulação no barramento CC

C Capacitância do barramento CC

f Frequência

VD,on Queda de tensão no diodo quando polarizado diretamente

Q Dispositivo semicondutor de chaveamento

D Diodo

ma Índice de modulação

Ar Amplitude do sinal de referência

Ac Amplitude da portadora

mf Razão de frequência de modulação

fc Frequência da portadora

fr Frequência do sinal de referência

VL Tensão de saída do retificador

VLmédio Valor médio da tensão de saída do retificador

VLRMS Valor RMS da tensão de saída do retificador

IL Corrente de saída do retificador

Vo Tensão de saída do inversor

fs Frequência de chaveamento

VDD Tensão Lógica de alimentação

VSO Offset da tensão de alimentação flutuante no lado superior

VB Alimentação flutuante para o lado superior

VSS Referência lógica

VCC Alimentação fixa para o lado inferior

SD Entrada lógica para desligamento (shutdown)

COM Retorno do lado inferior

HIN Entrada lógica para do lado superior

LIN Entrada lógica para do lado inferior

HO Saída lógica para do lado superior

LO Saída lógica para do lado inferior

 SUMÁRIO

1 INTRODUÇÃO . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15
1.1 Problemas e Premissas . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16
1.2 Objetivos . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17
1.2.1 Objetivo Geral . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17
1.2.2 Objetivos Específicos . . . . . . . . . . . . . . . . . . . . . . . . . . . 17
1.3 Justificativa . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17

2 REVISÃO DA LITERATURA . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18
2.1 Conversores Estáticos de Frequência . . . . . . . . . . . . . . . . . . . . . . . 18
2.2 Retificador Monofásico e Barramento CC . . . . . . . . . . . . . . . . . . . . 19
2.3 Voltage Source Inverter: Topologia em Ponte Simples . . . . . . . . . . . . . . 21
2.4 Voltage Source Inverter: Topologia em Ponte Completa . . . . . . . . . . . . . 21
2.4.1 Estágios de Condução do VSI em Ponte Completa . . . . . . . . . . . . 22
2.5 Modulação por Largura de Pulso . . . . . . . . . . . . . . . . . . . . . . . . . 23
2.5.1 Modulação por Largura de Pulso Único . . . . . . . . . . . . . . . . . 24
2.5.2 Modulação por Largura de Pulsos Múltiplos . . . . . . . . . . . . . . . 24
2.5.3 Modulação por Largura de Pulsos Senoidal - SPWM . . . . . . . . . . 25
2.6 Parâmetros de Performance do Inversor . . . . . . . . . . . . . . . . . . . . . 26
2.6.1 Fator Harmônico n-ésimo Harmônico - HFn . . . . . . . . . . . . . . . 26
2.6.2 Distorção Harmônica Total - THD . . . . . . . . . . . . . . . . . . . . 27
2.6.3 Fator de Distorção - DF . . . . . . . . . . . . . . . . . . . . . . . . . . 27
2.6.4 Harmônico de Mais Baixa Ordem - LOH . . . . . . . . . . . . . . . . 27

3 MATERIAIS E MÉTODOS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28
3.1 Retificador e Barramento CC . . . . . . . . . . . . . . . . . . . . . . . . . . . 28
3.2 Ponte Inversora . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28
3.3 Driver para MOSFETs e IGBTs . . . . . . . . . . . . . . . . . . . . . . . . . 29
3.4 Modulação PWM Senoidal . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30
3.5 Microcontrolador . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35
3.6 Testes e Medidas . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35

4 ANÁLISE E DISCUSSÃO DOS RESULTADOS . . . . . . . . . . . . . . . . . . 36

4.1 Retificador e Barramento CC . . . . . . . . . . . . . . . . . . . . . . . . . . . 36
4.1.1 Tensão de Ondulação . . . . . . . . . . . . . . . . . . . . . . . . . . . 37
4.1.2 Rendimento do retificador . . . . . . . . . . . . . . . . . . . . . . . . 38
4.2 Controlador SPWM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39
 4.2.1 Medição do Tempo Morto . . . . . . . . . . . . . . . . . . . . . . . . 39
4.2.2 Variação da Frequência Fundamental do Sinal de Saída . . . . . . . . . 40
4.3 Inversor . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 41
4.3.1 Conteúdo Harmônico . . . . . . . . . . . . . . . . . . . . . . . . . . . 41
4.3.2 Rendimento do Inversor . . . . . . . . . . . . . . . . . . . . . . . . . 43

5 CONCLUSÃO . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44
5.1 Trabalhos Futuros . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44
5.2 Considerações Finais . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44

Referências . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 45

APÊNDICE A CIRCUITO RETIFICADOR . . . . . . . . . . . . . . . . . . . . . 46

APÊNDICE B CONTROLADOR SPWM . . . . . . . . . . . . . . . . . . . . . . . 47

APÊNDICE C PONTE INVERSORA . . . . . . . . . . . . . . . . . . . . . . . . . 48

ANEXO A Diagrama de Blocos ATmega328P . . . . . . . . . . . . . . . . . . . . . 49

ANEXO B Pinagem ATmega328P . . . . . . . . . . . . . . . . . . . . . . . . . . . 50

 15

1 INTRODUÇÃO

Os inversores de frequência são conversores de energia cada vez mais presentes em

inúmeras aplicações. Na indústria eles são largamente utilizados no acionamento e controle
de máquinas de indução, em sistemas UPS (Uninterruptible Power Supply) e em fornos de
indução. A busca por uma maior eficiência energética também disseminou o uso de inversores
em aparelhos eletrodomésticos, tais como geladeiras, aparelhos de ar-condicionado, máquinas
de lavar roupas e portões eletrônicos (MOHAN; UNDELAND; ROBBINS, 2003). Os inversores
também são componentes indispensáveis em sistemas de geração de energia eólica e em sistemas
de geração fotovoltaicos, sendo responsáveis por sincronizar o sinal gerado com o sinal da rede
elétrica (TRZYNADLOWSKI, 2016). Em sistemas de transporte, os inversores são utilizados no
acionamento e controle de motores em veículos elétricos (RASHID, 2011).
Neste contexto, este trabalho apresenta os principais conceitos envolvendo conversores
de frequência, seus blocos constituintes e as técnicas de modulação PWM (Pulse-Width Modula-
tion) para a produção do sinal de saída. As técnicas de modulação PWM são importantes, pois
elas permitem o controle da tensão e da frequência do sinal de saída do inversor por meio do
chaveamento de interruptores de estado sólido, tipicamente BJTs (Bipolar Junction Transistors),
MOSFETs (Metal Oxide Semiconductor Field Effect Transistors) ou IGBTs (Insulated Gate
Bipolar Transistors), de modo a gerar o sinal de saída com as características desejadas (RASHID,
1999; MOHAN; UNDELAND; ROBBINS, 2003).
A técnica de modulação desenvolvida neste trabalho consiste na modulação PWM
senoidal, ou SPWM (Sinusoidal Pulse-Width Modulation). Em resumo, esta técnica de modulação
controla o intervalo de tempo e a sequência de chaveamento das chaves de estado sólido, com o
objetivo de modular a tensão do barramento CC (Corrente Contínua) em um sinal senoidal na
saída do inversor. Embora o sinal de saída não seja exatamente uma senoide pura, sua componente
fundamental se comportará como tal.
A modulação PWM, por muito tempo, foi implementada utilizando-se de circuitos
analógicos e circuitos integrados dedicados. Hoje, existe a tendência de se utilizar microcon-
troladores ou DSPs (Digital Signal Processors) devido a sua menor susceptibilidade a ruídos
quando comparada com as técnicas analógicas e maior flexibilidade de projeto. Neste trabalho foi
desenvolvida uma técnica de modulação SPWM implementada com microcontrolador aplicada
aos inversores do tipo VSI (Voltage Source Inverter) monofásicos.
Neste ponto do texto, vale esclarecer uma diferença fundamental entre os termos inversor
de frequência e conversor de frequência, pois embora eles sejam normalmente utilizados como
sinônimos, não o são. Embora todo inversor de frequência seja um conversor de energia, o termo
inversor é mais preciso para referir-se à etapa que converte tensão CC para CA. Semelhantemente,
o termo conversor de frequência é mais preciso para referir-se ao sistema que realiza a conversão
de uma tensão CA de dada frequência, para uma tensão de CA de outra frequência. Portanto o
 16

inversor de frequência é um subsistema de um conversor de frequência (FRANCHI, 2012).

Os inversores de frequência podem ser classificados basicamente em relação ao tipo
de fonte de energia formada pelo barramento CC, a quantidade dessas fontes e a quantidade de
fases de saída.
Quanto ao tipo de fonte de energia os inversores são classificados basicamente como VSI
(Voltage Source Inverter) ou CSI (Current Source Inverter). Inversores do tipo VSI apresentam
em seu barramento CC uma capacitância em paralelo suficientemente grande para que a tensão
CC fornecida ao inversor seja aproximadamente constante. Os inversores CSI apresentam uma
indutância em série no barramento CC a fim de garantir que a corrente seja aproximadamente
constante (RASHID, 1999).
Em relação ao número de fontes de energia presentes no barramento CC, os inversores
podem ser classificados como multiníveis ou não. Os inversores multiníveis são aqueles em
que várias fontes de tensão e células inversoras são combinadas de forma a obter-se uma onda
senoidal com menor conteúdo harmônico (TRZYNADLOWSKI, 2016). Tipicamente eles são
empregados em sistemas de média e alta tensão e também permitem a utilização de menores
frequências de chaveamento.
No tocante ao número de fases, os inversores mais comuns são o monofásico e o
trifásico, mas eles podem ser construídos com quantas fases desejar-se.
Isto posto, o escopo deste trabalho consiste no estudo, desenvolvimento e implemen-
tação de um inversor do tipo VSI, de um nível, monofásico, empregando a topologia ponte
completa e a realização microcontrolada da modulação SPWM.

1.1 PROBLEMAS E PREMISSAS

Considerando o emprego cada vez mais comum de conversores estáticos de frequência

nas mais diversas aplicações, torna-se importante o desenvolvimento de técnicas robustas,
versáteis e flexíveis para implementação do controle destes sistemas.
Essas premissas permitem identificar a solução microcontrolada para a implementação
da modulação SPWM como uma solução adequada. Microcontroladores apresentam circuitos
que permitem implementar sinais PWM com grande robustez e baixa sensibilidade ao ruído,
bem como apresentam alta versatilidade e flexibilidade, pois uma mudança nas características
desejadas do sinal de saída se traduz em uma modificação do código gravado no microcontrolador,
ao contrário de uma mudança nos componentes físicos do circuito que seria exigida por outras
formas de implementação.
Neste trabalho, portanto, propõe-se resolver o problema de obter-se uma realização
microcontrolada da modulação SPWM.
 17

1.2 OBJETIVOS

Esta seção apresentará os objetivos que buscou-se alcançar ao longo do desenvolvimento

deste trabalho.

1.2.1 OBJETIVO GERAL

Este trabalho tem como objetivo o desenvolvimento de uma implementação microcon-

trolada de uma modulação SPWM, a fim de controlar um inversor monofásico com topologia
ponte completa. Além disso, destacam-se os objetivos específicos apresentados na seção 1.2.2

1.2.2 OBJETIVOS ESPECÍFICOS

Prevê-se os seguintes objetivos específicos:

• projetar um retificador e filtro capacitivo que forneça ao inversor um nível CC cuja
ondulação máxima seja de 5%;
• projetar um circuito inversor buscando um baixo conteúdo harmônico quando comparado
a um inversor de onda quadrada;
• projetar o conversor para ser capaz de fornecer uma potência de ao menos 100 W na saída;
• desenvolver o código embarcado que implementará a modulação SPWM por meio de
microcontrolador.

1.3 JUSTIFICATIVA

No presente, conversores estáticos de frequência têm adquirido uma importância cres-

cente em função da preocupação cada vez maior com a eficiência dos aparelhos eletrodomésticos,
da tendência de automatização da indústria, da expansão das energias renováveis e da lenta, con-
tudo inevitável, revolução dos veículos elétricos. Esta conjuntura desenha um cenário motivador
à busca de formas eficientes, econômicas ou inovadoras de realização destes sistemas eletrônicos
e também caracteriza claramente a relevância deste tema dentro da engenharia elétrica.
Com base nestas considerações e nos objetivos apresentados na seção 1.2.1, justifica-se
a realização deste trabalho, que situa-se na busca por uma implementação simples, robusta e
versátil deste importante sistema eletrônico.
 18

2 REVISÃO DA LITERATURA

A eletrônica de potência, campo da engenharia elétrica que engloba a temática dos

conversores de energia é edificada interdisciplinarmente sobre a intersecção dos três ramos
principais desta engenharia, a saber: controle, potência e eletrônica (AHMED, 2000). Portanto,
os conceitos e teorias destes ramos que sejam necessários ao desenvolvimento do conversor de
frequência proposto serão descritos ao longo das próximas subseções.

2.1 CONVERSORES ESTÁTICOS DE FREQUÊNCIA

Converter a frequência de uma fonte de energia é um problema antigo e cada vez

mais recorrente na engenharia elétrica. Historicamente, começou a ser desenvolvido na França
em 1880 por René Trury, um sistema de conversão de energia baseado na combinação de
máquinas elétricas CC (Corrente Contínua) e CA (Corrente Alternada). Ele utilizava geradores
CC com as armaduras conectadas em série e acionados por motores CA como sistema retificador.
Como inversor, ele utilizava motores CC conectados em série no acionamento de geradores CA
conectados em paralelo. Esse esquema foi utilizado na transmissão de energia elétrica por meio
de um elo CC (LABEGALINI et al., 1992).
A definição de conversor estático surge em oposição a esses conversores compostos
por máquinas elétricas rotativas. Portanto, o termo conversor estático é utilizado para designar
sistemas eletrônicos baseados em dispositivos semicondutores cuja sequência e tempo de cha-
veamento são controlados, a fim de realizar uma conversão de energia. O conversor estático de
frequência pode operar tanto na mudança do valor da tensão elétrica eficaz, quanto na variação
da frequência do sinal.

Figura 1 – Conversor de Frequência: Blocos Fundamentais.

Fonte: Autoria própria.

 19

Na Figura 1 é apresentado o diagrama de blocos dos componentes básicos de um

conversor estático de frequência.
O retificador é responsável por alimentar o bloco subsequente em tensão contínua
pulsante. O barramento CC, composto de elementos armazenadores de energia, é responsável
por atenuar a ondulação da tensão retificada. Por fim, há um arranjo de chaves semicondutoras
acionadas por um controlador SPWM, a fim de modular a tensão CC do barramento em um sinal
senoidal de frequência e valor eficaz diferentes daqueles com o qual o conversor foi alimentado.

2.2 RETIFICADOR MONOFÁSICO E BARRAMENTO CC

Um circuito retificador em ponte de diodos é mostrado na Figura 2. Na saída do

retificador é acoplado um capacitor suficientemente grande para que a tensão vista pela carga
(RL ) seja aproximadamente constante.

Figura 2 – Ponte Retificadora Monofásica.

Fonte: Autoria própria.

Durante o semiciclo positivo da tensão de entrada, a carga é transferida ao capacitor

pelos através dos diodos D1 e D2 , e durante o semiciclo negativo, o capacitor carrega por meio
de D3 e D4 . A tensão da fonte é dada por

Vs = Vp sen(ωt), (1)

onde ω representa a frequência angular do sinal em rad/s. Deste modo, a tensão de pico inversa
sobre cada diodo será aproximadamente –Vp . A Figura 3 apresenta em sequência as formas de
onda da tensão de entrada do retificador, da tensão de saída, da corrente de saída e das tensões
reversas sobre os diodos quando eles não estão conduzindo.
A tensão média da saída do retificador com filtro capacitivo é obtida integrando-se a
Equação 1 sobre o período T = π rad do sinal de saída do retificador VL , tem-se portanto que:

ZT /2
2 2Vp
VLmédio = Vp sen(ωt)d(ωt) = . (2)
T π
0
 20

De maneira similar o valor RMS (Root Mean Square) da saída do retificador é obtido
de:
v
u T /2
u Z
u2 Vp
VLRM S =t [(Vp sen(ωt)]2 d(ωt) = √ . (3)
T 2
0

Figura 3 – Sinal de entrada, de saída, corrente de saída e tensões reversas sobre os diodos.

Fonte: Adaptado de Rashid (2011).

De acordo com Razavi (2010), a tensão de ondulação (Vr ) em um retificador de onda

completa em ponte pode ser descrita por

1 Vp − 2VD,on
Vr = , (4)
2 RL Cf
onde VD,on representa a queda de tensão no diodo quando ele está polarizado diretamente.
Pode-se interpretar (Vp - 2VD,on )/RL como a corrente IL na carga e aproximar a Equação
4 por

1 IL
Vr ≈ , (5)
2 Cf
 21

onde C é o valor da capacitância no barramento CC e f o valor da frequência da fonte Vs . Esta

equação pode ser utilizada para dimensionar o valor da capacitância necessária no barramento
CC em função da ondulação admissível para o projeto.

2.3 VOLTAGE SOURCE INVERTER: TOPOLOGIA EM PONTE SIMPLES

A estrutura de VSI apresentada na Figura 4 é conhecida como topologia meia ponte

(half bridge) ou ponte simples. Nesta topologia, os dispositivos semicondutores de chaveamento
Q1 e Q2 são acionados alternadamente, fazendo com que a corrente percorra a carga em sentidos
opostos a cada acionamento. Vale ressaltar que, para inversores em ponte, é importante que seja
introduzido um tempo, conhecido como tempo morto, entre o acionamento de dois dispositivos
de chaveamento de um mesmo braço de um inversor, durante o qual ambos estão desligados,
assegurando que não ocorra um curto-circuito entre o barramento CC e o terra.

Figura 4 – Estágios de condução do VSI em meia ponte: (a) condução pelo dispositivo Q1 ; (b)
condução pelo dispositivo Q2 .

Fonte: Autoria própria.

2.4 VOLTAGE SOURCE INVERTER: TOPOLOGIA EM PONTE COMPLETA

A Figura 5 apresenta o circuito de um inversor VSI de saída monofásica e topologia

ponte completa (full bridge), que pode ser entendido como a associação de dois VSIs em meia
ponte. Este circuito é constituído de quatro chaves semicondutoras, tipicamente MOSFETs ou
IGBTs, arranjadas em ponte e conectadas em anti-paralelo com diodos de roda-livre (freewheeling
diodes). Caso a carga apresente uma característica indutiva, estes diodos fornecem um caminho
alternativo para a corrente durante a comutação das chaves.
Um inversor tem como função produzir um sinal de tensão de saída simétrico, de
frequência e amplitude fixa ou variável (RASHID, 1999). Para isto, os dispositivos de chavea-
mento são comutados aos pares. Duas chaves de um mesmo braço da ponte nunca podem ser
 22

acionados simultaneamente, isto provocaria um curto-circuito entre os terminais da fonte que

alimenta o inversor e danificaria o circuito. Desta forma, quando Q1 e Q2 estão ligadas, Q3 e Q4
devem estar desligadas, sendo o contrário também verdadeiro.

Figura 5 – VSI em ponte completa.

Fonte: Autoria própria.

Para aplicações de potência mais elevada, esta topologia é preferida em relação a

topologia em meia ponte (half bridge). Isso se deve ao fato de que para a mesma tensão de
entrada, a máxima tensão de saída do inversor em ponte completa é duas vezes maior que a
do inversor em meia ponte. Portanto, para uma potência igual, a corrente de saída é a metade
daquela do inversor em meia ponte (MOHAN; UNDELAND; ROBBINS, 2003).

2.4.1 ESTÁGIOS DE CONDUÇÃO DO VSI EM PONTE COMPLETA

A Figura 6 retrata os estágios de condução, aos quais o inversor será submetido se a

carga apresentar uma característica RL, ou seja, equivalente a um resistor (R) em série com um
indutor (L). Caso a carga seja puramente resistiva, o processo se torna mais simples e os únicos
estágios de condução que ocorrem são os apresentados na Figura 6a e na Figura 6c.
Segundo Ahmed (2000), no primeiro estágio de condução, apresentado na Figura 6a, os
dispositivos Q1 e Q2 conduzem e a tensão sobre a carga é a tensão da fonte (E). Neste momento,
a corrente na carga cresce, armazenando energia no campo magnético do indutor. O sentido da
corrente neste estágio é adotado como referencial positivo para as análises que se seguem.
No estágio de condução seguinte, representado pela Figura 6b, os dispositivos Q1 e Q2
são desligadas abrindo o circuito em seus respectivos ramos. Neste momento, a polaridade da
tensão na carga se inverte, polarizando dos diodos D3 e D4 . A tensão na carga agora é -E e a
corrente passa a decrescer pois a energia armazenada no indutor retorna à fonte CC.
A seguir, no estágio de condução retratado pela Figura 6c, quando a corrente de saída
chegar a zero os dispositivos Q3 e Q4 podem entrar em condução. Quando isso acontece, a
corrente na carga passa a crescer novamente, mas em sentido contrário ao apresentado no
primeiro estágio de condução. Neste estágio, a tensão na carga é -E em relação ao referencial
adotado como positivo.
 23

Figura 6 – Estágios de Condução: (a) condução por Q1 e Q2 ; (b) condução por D3 e D4 ; (c)
condução por Q3 e Q4 ; (d) condução por D1 e D2 .

Fonte: Autoria própria.

No último estágio de condução, apresentado na Figura 6d, os dispositivos Q3 e Q4

são desligados, bloqueando a condução em seus respectivos ramos e provocando a inversão da
polaridade da tensão sobre a carga e a consequente polarização dos diodos D1 e D2 . A tensão na
carga passa a ser E e a corrente na carga passa a decrescer novamente.
Todo o processo se repete quando a corrente na carga se anula e os dispositivos Q1 e Q2
são ligados outra vez.

2.5 MODULAÇÃO POR LARGURA DE PULSO

A modulação por largura de pulso (PWM) é a forma mais básica de controle na

eletrônica de potência, a vasta maioria dos circuitos conversores é controlada por meio desta
técnica. Os curtos tempos de subida e descida, proporcionadas pelas técnicas PWM, asseguram
que os dispositivos semicondutores de chaveamento sejam ligados e desligados rapidamente
minimizando perdas durante os estados transitórios.
Os três tipos de formas de onda mais utilizadas como portadoras são apresentados
na Figura 7 onde r(t) é o sinal de referência e c(t) é o sinal da portadora. Primeiramente, na
 24

Figura 7b, observa-se uma portadora dente de serra. Neste caso, a borda de subida do sinal PWM
ocorre em instante fixos, enquanto a borda de descida é modulada em função da variação do sinal
modulante. Para a portadora dente de serra invertida, retratado na Figura 7c ocorre o contrário.
A borda de descida do sinal de saída PWM ocorre em instantes fixos, enquanto o instante da
borda de subida muda em função da variação do sinal de referência. Por último, para a portadora
triangular apresentada na Figura 7d, tanto a borda de subida quanto a borda de descida do sinal
PWM de saída são modulados em função do sinal de referência (VASCA; IANNELLI, 2012).
De acordo com Buso e Mattavelli (2006), a implementação analógica do PWM é extre-
mamente simples e requer apenas a geração de uma portadora adequada, tipicamente um sinal
dente de serra ou triangular e o uso de um comparador analógico. Este tipo de implementação é
conhecida como PWM naturalmente amostrado (naturally sampled PWM).
Quando realiza-se uma implementação digital, o sinal de referência é amostrado, o
gerador da portadora é substituído por um contador e a comparação é efetuada digitalmente.
Esta realização é conhecida como PWM regularmente ou uniformemente amostrado (regularly
sampled PWM).
Na implementação digital, um contador é incrementado a cada pulso de clock. Toda vez
que o valor do contador for igual ao valor do duty-cycle programado, o sinal de controle de porta
do dispositivo de chaveamento é colocado em zero. Este sinal é colocado em nível alto no início
de toda contagem (BUSO; MATTAVELLI, 2006). Uma interrupção também ocorre quando o
contador estoura seu valor final, isto resulta no reinício da contagem.

2.5.1 MODULAÇÃO POR LARGURA DE PULSO ÚNICO

No controle por meio da modulação por largura de pulso único, um único pulso é
aplicado por semiciclo e a forma de onda da saída é quadrada. A largura desse pulso δ pode
variar a fim de controlar a tensão de saída do inversor (Vo ). Assim, (Vo ) pode ser ajustada
linearmente de zero até seu valor máximo E (Figura 5). Esta técnica é tipicamente realizada pela
comparação de um sinal de referência retangular com uma portadora triangular (AHMED, 2000;
RASHID, 1999).

2.5.2 MODULAÇÃO POR LARGURA DE PULSOS MÚLTIPLOS

Uma alternativa para a redução do conteúdo harmônico do sinal de saída do inversor

é a utilização de múltiplos pulsos a cada semiciclo do sinal. Esta técnica também é conhecida
como modulação por largura de pulso uniforme ou uniform pulse-width modulation (UPWM) e
costuma ser empregada pela comparação de um sinal de referência retangular com uma portadora
triangular. A frequência do sinal de referência estabelece a frequência de saída enquanto a
frequência da portadora define o número de pulsos por semiciclo (RASHID, 1999).
 25

Figura 7 – PWM implementado com comparador com diferentes sinais de portadora: (a) sinais
de referência r(t), portadora c(t) e comparador; (b) portadora dente de serra; (c)
portadora dente de serra invertida; (d) portadora triangular.

Fonte: Adaptado de Vasca e Iannelli (2012).

2.5.3 MODULAÇÃO POR LARGURA DE PULSOS SENOIDAL - SPWM

Na modulação por largura de pulsos senoidal (SPWM), a tensão de saída pode ser
controlada por meio da variação da largura dos pulsos (δ) proporcionalmente à amplitude de
uma onda senoidal de referência, ou seja, a largura dos pulsos (δ) é menor onde a onda senoidal
tem menor amplitude e atinge seu valor máximo no pico da onda senoidal de referência. Assim,
na saída do inversor, o valor médio do sinal de saída (Vo ) quando avaliado durante um dado
intervalo de tempo menor que um semiciclo será aproximadamente o valor de médio de uma
senoide avaliada no intervalo correspondente, como retrata a Figura 8.

Figura 8 – Sinal de saída do inversor e seu valor médio.

Fonte: Adaptado de Rashid (2011).

 26

Neste técnica de modulação, o fator de distorção e o conteúdo harmônico de baixa

ordem são reduzidos sobremaneira. O sinal modulado pode ser gerado a partir da comparação de
um sinal de referência senoidal com uma portadora triangular ou dente de serra. A frequência
fundamental de saída (fo ) do inversor é determinada pela frequência do sinal de referência (fr ). O
índice de modulação ma , também chamado de razão de modulação de amplitude, é definido por

Ar
ma = , (6)
Ac
onde Ar é a amplitude do sinal de referência e Ac é a amplitude da portadora. Ele determina
a largura dos pulsos. Assim, pode-se controlar a tensão eficaz de saída do inversor (RASHID,
1999; AHMED, 2000).
A razão de frequência de modulação mf é definida por

fc
mf = , (7)
fr
onde fc é a frequência da portadora e fr é a frequência do sinal senoidal de referência, ou seja,
a frequência fundamental que se deseja obter na saída do inversor (MOHAN; UNDELAND;
ROBBINS, 2003). A razão de frequência de modulação determina o número de pulsos em cada
semiciclo do sinal saída do inversor (AHMED, 2000). A medida que aumenta-se os valores de
mf , as amplitudes dos harmônicos de mais baixa ordem serão reduzidas, contudo, as amplitudes
de alguns dos harmônicos de mais alta ordem poderão aumentar. Entretanto, tais harmônicos de
ordem elevada são mais facilmente eliminados por filtros, além disso, esses harmônicos muitas
vezes são desprezíveis (RASHID, 1999).

2.6 PARÂMETROS DE PERFORMANCE DO INVERSOR

De acordo com Rashid (1999), a performance de um inversor pode ser avaliada em

relação ao conteúdo harmônico de seu sinal de saída, de acordo com os seguintes parâmetros:
fator harmônico do n-ésimo harmônico, distorção harmônica total, fator de distorção e harmônico
de mais baixa ordem.

2.6.1 FATOR HARMÔNICO N-ÉSIMO HARMÔNICO - HFN

O fator harmônico do n-ésimo harmônico é uma medida do harmônico individual e é

dado por

Vn
HFn = , (8)
Vf und
onde Vn é o n-ésimo componente harmônico e Vfund é a componente fundamental (RASHID,
1999).
 27

2.6.2 DISTORÇÃO HARMÔNICA TOTAL - THD

De acordo com Rashid (1999), a distorção harmônica total (THD) é uma medida da
proximidade entre uma forma de onda e sua componente fundamental e é descrita por
v
∞
u X
1 u
T HD = t Vn2 . (9)
Vf und n=2,3...

2.6.3 FATOR DE DISTORÇÃO - DF

O fator de distorção fornece uma medida da quantidade de distorção harmônica restante

em uma forma de onda após os harmônicos terem sofrido uma atenuação de segunda ordem. Ou
seja, o fator de distorção mede a eficiência da redução de harmônicos indesejados e, de acordo
com Rashid (1999), é dado por
v
u X∞  2
1 u Vn
DF = t , (10)
Vf und n=2,3... n2

e para um componente harmônico individual o fator de distorção é descrito por

Vn
DFn = . (11)
Vf und n2

2.6.4 HARMÔNICO DE MAIS BAIXA ORDEM - LOH

O harmônico de mais baixa ordem é definido como o componente harmônico cuja

frequência está mais próxima da fundamental, e cuja amplitude é de magnitude igual ou maior a
3% da componente fundamental (RASHID, 1999).
 28

3 MATERIAIS E MÉTODOS

Este capítulo trata dos materiais e métodos empregados no desenvolvimento do projeto.

Os componentes utilizados para implementar o sistema, conforme apresentado no diagrama de
blocos da Figura 1, foram escolhidos de acordo com o requisito estabelecido do conversor ser
capaz de fornecer uma potência de 100 W na saída.

3.1 RETIFICADOR E BARRAMENTO CC

O retificador e barramento CC apresentam a topologia em ponte apresentada na Figura 2.

Este bloco do conversor é composto por diodos 6A10, escolhidos por suportarem uma tensão
reversa de 1000 V e uma corrente média retificada máxima de 6 A, suficientes para atender os
requisitos de projeto (DIODES INCORPORATED, 2003).
Os capacitores responsáveis por suavizar a ondulação do sinal retificado e fornecerem
um nível de tensão aproximadamente constante na saída do inversor devem suportar uma tensão
maior do que a tensão de pico na saída do retificador e foram dimensionados de acordo com
a Equação 4 para um sinal de entrada de frequência de 60 Hz. Admitindo-se uma ondulação
máxima de 5% e uma tensão de pico na saída do retificador de 180 V, de acordo com a Equação
4 o valor da capacitância no barramento CC para uma potência de 100 W na saída do inversor
será dado por

1 180 − 2 × 0,9
C= = 509,3 µF. (12)
2 324 × 9 × 60
Utilizou-se um autotransformador de secundário variável (Variac) entre a rede elétrica e
a entrada do retificador, de modo a permitir a diminuição da amplitude do sinal de entrada, a
fim de facilitar o desenvolvimento do projeto e prover mais segurança aos procedimentos de
trabalho. Para a medição do valor da tensão de ondulação no barramento CC foram utilizados
osciloscópios da marca Keysight modelo DSO1012A.

3.2 PONTE INVERSORA

A topologia de ponte inversora implementada foi a topologia em ponte completa (full

bridge) apresentada previamente na Figura 5. Para realizar esta implementação foi escolhido
o MOSFET de potência IRF840, pois este dispositivo atende ao requisitos de projeto. Este
dispositivo é capaz de suportar uma tensão entre dreno e fonte de até 500 V e uma corrente
contínua de 5,1 A a uma temperatura de 100 ◦ C. O MOSFET em questão apresenta um diodo de
roda-livre em antiparalelo, facilitando a construção do circuito (VISHAY, 2016).
 29

3.3 DRIVER PARA MOSFETS E IGBTS

Devido ao fato de a topologia do inversor ser do tipo ponte completa, em cada braço da
ponte utilizou-se dois MOSFETs conectados entre a carga e a referência, chamados de chaves
inferiores (low side switches). Utilizou-se também dois MOSFETs conectados entre a carga e o
barramento CC, conhecidos como chaves superiores (high side switches) conforme a Figura 5.
A presença das chaves superiores requer a utilização de um driver capaz de operar na
configuração conhecida como bootstrap. A operação de bootstrap consiste em fornecer à porta
(gate) do MOSFET uma tensão igual a soma do VGS nominal do dispositivo e da tensão sobre a
carga.
O driver selecionado é o IR2110. Este circuito integrado, projetado para operação de
bootstrap, é um driver de alta tensão, operacional até 500 V, e de alta velocidade para MOSFETs
e IGBTs. Ele possui dois canais de saída independentes para chaves inferiores e chaves superiores
de um circuito inversor em meia ponte. Para o caso de uma topologia em ponte completa serão
necessários dois destes drivers. A Figura 9 retrata a conexão típica de um IR2110 a um circuito
em meia ponte, seus terminais são descritos a seguir (INTERNATIONAL RECTIFIER, 2005).
• VDD : tensão lógica de alimentação;
• VSO : offset da tensão de alimentação flutuante no lado superior;
• VB : alimentação flutuante para o lado superior;
• VSS : referência lógica;
• VCC : alimentação fixa para o lado inferior;
• SD: entrada lógica para desligamento (shutdown);
• COM: retorno do lado inferior;
• HIN: entrada lógica para do lado superior (HO);
• LIN: entrada lógica para do lado inferior (LO);
• HO: saída lógica para do lado superior;
• LO: saída lógica para do lado inferior.

Figura 9 – Conexão típica de um IR2110 a um circuito em meia ponte.

Fonte: Adaptado de International Rectifier (2005).

 30

3.4 MODULAÇÃO PWM SENOIDAL

A modulação SPWM foi implementada digitalmente com a utilização de um microcon-

trolador. Um sinal PWM apresenta duas propriedades fundamentais, sua frequência, relacionada
ao seu período e seu duty-cycle (ciclo de trabalho), que é definido como a fração do período que
o sinal apresenta nível alto. Assim, se ton é o tempo em nível alto e T é o período do sinal, então
o duty-cycle (δ) é dado por

ton
δ= . (13)
T
O duty-cycle determina o valor médio do sinal, se este sinal for filtrado por um filtro
passa baixa, pode-se obter um nível médio tão próximo de um nível CC constante quanto melhor
for o filtro em questão.

Figura 10 – PWM com índice de modulação ma = 0,3: (a) sinal da portadora dente de serra; (b)
sinal de referência; (c) sinal PWM.

Fonte: Autoria própria.

Como já citado na seção 2.5, um sinal PWM pode ser gerado pela comparação entre
um sinal dente de serra e um sinal de referência constante. As Figuras 10 e 11 apresentam
dois sinais PWM gerados com índices de modulação diferentes, ou seja, amplitudes do sinal de
referência diferentes. Ressalta-se que nestas duas figuras, assim como nas Figuras 12, 14 e 15, as
amplitudes dos sinais são representadas de forma adimensional, pois no microcontrolador essas
 31

grandezas serão apenas valores armazenados em registradores. Adicionalmente, nestas figuras as

unidades de medida de tempo não estão explicitas, pois o tempo está expresso como uma fração
do período do sinal de referência.

Figura 11 – PWM com índice de modulação ma = 0,7: (a) sinal da portadora dente de serra; (b)
sinal de referência; (c) sinal PWM.

Fonte: Autoria própria.

A partir dessas figuras é possível perceber que se o duty-cycle de um sinal PWM for
variado de forma sistemática, podem ser obtidos sinais PWM que apresentem diferentes formas
quando filtrados. Isso fica mais claro observando–se a Figura 12. O sinal de referência neste
caso é uma senoide, assim o duty-cycle do sinal PWM varia proporcionalmente à amplitude da
senoide ao longo do tempo. Quando o valor da amplitude da senoide é maior, a largura do pulso
correspondente no sinal PWM será maior. O contrário também é verdadeiro.
Uma abordagem tradicional para a implementação desta técnica de modulação em mi-
crocontroladores baseia-se na utilização de contadores/temporizadores e interrupções disparadas
por eventos de comparação. Nesta abordagem, retratada na Figura 13, o sinal de comutação do
dispositivo de chaveamento começa em nível alto. Este sinal somente é colocado em nível baixo
na ocorrência de um evento de comparação entre o sinal da portadora, representado por um
contador incremental, e uma amostra de um sinal de referência. Ou seja, a mudança de estado, de
nível alto para nível baixo, no sinal de comutação, só ocorre quando o valor do contador for igual
ao valor da amostra atual do sinal de referência. Quando o contador atinge seu valor máximo,
 32

Figura 12 – SPWM com índice de modulação ma = 0,7: (a) sinal da portadora dente de serra; (b)
sinal de referência senoidal; (c) sinal SPWM.

Fonte: Autoria própria.

ocorre uma interrupção que reinicia o contador e coloca o sinal de comutação novamente em
nível alto. O processo se repete, sendo a comparação seguinte, realizada com a próxima amostra
do sinal de referência.
O tempo que o contador leva para atingir seu valor máximo, partindo de seu valor
mínimo, definirá o período e a frequência de chaveamento do PWM. Por exemplo, para o caso
de uma contagem de 0 a 16000, em um microcontrolador trabalhando em uma frequência f de
16 MHz e o incremento sendo realizado a cada pulso de clock, a frequência de chaveamento fs
será dada por

16 M Hz
fs = = 1 kHz. (14)
16000
Neste cenário, os valores dos sinais de referência constantes das Figuras 10 e 11 são
os valores a ser comparados ao sinal da portadora dente de serra a cada incremento. A cada
início de contagem do contador o pino de saída do sinal PWM é colocado em nível alto e só é
colocado em nível baixo quando a operação de comparação resultar em valor lógico verdadeiro.
Variando-se a amplitude do sinal de referência em relação a amplitude do sinal da portadora
pode-se variar o ton do sinal PWM de saída e seu duty-cycle.
Se o sinal de referência for descrito por uma tabela ou vetor preenchido com valores de
 33

Figura 13 – Implementação microcontrolada de PWM de duty-cycle variável.

Fonte: Adaptado de Buso e Mattavelli (2006).

Figura 14 – SPWM com índice de modulação ma = 0,7: (a) sinal da portadora dente de serra; (b)
primeira parte do sinal de referência; (c) primeira parte do sinal SPWM.

Fonte: Autoria própria.

uma senoide, então o duty-cycle do PWM mudará de acordo com os valores desta senoide em
cada instante, como retratado na Figura 12. Neste caso, é dito que foi realizada uma modulação
SPWM e o sinal senoidal pode ser recuperado a partir do sinal modulado por meio de um filtro.
Na Figura 12, o sinal da portadora dente de serra tem uma frequência trinta vezes maior
 34

que o sinal de referência. Nesta figura pode-se observar pulsos negativos, o que não é possível
de se realizar com o microcontrolador que será utilizado. Este problema é contornado com a
utilização de dois pinos de saída do microcontrolador. Para isto, é necessário que o sinal de
referência senoidal seja dividido em dois sinais separados, como retratado nas Figuras 14b e 15b.
Na Figura 14b, pode-se observar que o sinal de referência é uma senoide, no intervalo de 0 a 0,5,
e é igual a zero, no intervalo de 0,5 a 1. Na Figura 15b, por outro lado, o sinal de referência é
igual a zero, no intervalo de 0 a 0,5, e é uma senoide deslocada em π radianos no intervalo de
0,5 a 1.
Nesta abordagem, um pino de saída do microcontrolador fornecerá o sinal SPWM
durante o intervalo correspondente à sua primeira parcela, como retratado na Figura 14c, e outro
pino de saída fornecerá o sinal SPWM durante o intervalo correspondente à sua segunda parcela,
como retratado na Figura 15c.
Cada uma dessas parcelas do sinal SWPM é gerada por meio da comparação entre o
sinal da portadora, representada por um contador, e amostras dos sinais de referências retratados
nas Figuras 14b e 15b armazenadas na memória do microcontrolador.

Figura 15 – SPWM com índice de modulação ma = 0,7: (a) sinal da portadora dente de serra; (b)
sinais de referência; (c) saída em cada pino do microcontrolador.

Fonte: Autoria própria.

 35

3.5 MICROCONTROLADOR

O microcontrolador escolhido para implementar a técnica apresentada na seção 3.4 foi

o ATmega328P da família AVR. A escolha se deve ao dispositivo atender as necessidades de
projeto e por ter sua utilização largamente difundida e portanto ser facilmente encontrado no
mercado.
O microcontrolador ATmega328P possui uma arquitetura de 8 bits do tipo RISC (Re-
duced Instruction Set Computer) e apresenta desempenho superior ao da maioria das outras
tecnologias de 8 bits (LIMA, 2010). Este dispositivo apresenta 32 registradores de propósito
geral, três temporizadores/contadores com modo de comparação e captura , interrupções internas
e externas, memória de programa do tipo Flash de 32 kB, 6 saídas PWM e diversos outros
periféricos e funcionalidades. Quando operando a 20 MHz, este microcontrolador pode executar
até 20 milhões de instruções por segundo (MIPS) (ATMEL, 2016). A Figura 30, exibida no
Anexo A, e a Figura 31, exibida no Anexo B, apresentam respectivamente, o diagrama de blocos
básico do dispositivo e o mapa de seus 28 pinos.

3.6 TESTES E MEDIDAS

Após o desenvolvimento e implementação do hardware e do software, o sinal SPWM

obtido foi avaliado com relação ao seu conteúdo harmônico com a utilização de um osciloscópio
com a função FFT (Fast Fourier Transform). Foram realizadas medidas das amplitudes das
harmônicas dominantes, de forma a possibilitar o cálculo aproximado da distorção harmônica
total (THD). Medidas das potências de entrada e de saída foram realizada a fim de determinar o
rendimento do sistema.
 36

4 ANÁLISE E DISCUSSÃO DOS RESULTADOS

Este capítulo apresenta os resultados obtidos ao longo do desenvolvimento deste projeto.

Primeiramente, são apresentados os resultados relativos ao circuito retificador e ao filtro para
alimentação do barramento CC. A seguir, serão mostrados os resultados alcançados com a
realização microcontrolada da técnica SPWM. Em sequência, serão exibidos os resultados
obtidos na implementação da ponte inversora. A Figura 16 apresenta a implementação física
obtida do conversor proposto neste trabalho.

Figura 16 – Circuitos do conversor implementado.

Fonte: Autoria própria.

4.1 RETIFICADOR E BARRAMENTO CC

O circuito retificador, implementado para a alimentação do barramento CC, é exibido

na Figura 27 (Apêndice A) e apresenta uma topologia em ponte completa, com filtro capacitivo
em sua saída. O retificador foi alimentado pela rede elétrica através de um Variac ajustado para
fornecer em sua saída o mesmo valor da entrada. A tensão de saída do retificador apresentou
um valor próximo ao valor de pico da rede elétrica, ou seja, algo em torno de 180 V, pois a rede
em questão apresenta uma tensão de 127 V RMS. O Variac foi utilizado com o objetivo de, ao
conectar-se o retificador à rede, elevar-se gradualmente a tensão aplicada à entrada do retificador,
evitando correntes elevadas nos capacitores descarregados durante seu ligamento.
 37

4.1.1 TENSÃO DE ONDULAÇÃO

Pela razão de que a tensão de ondulação presente no barramento CC causará um

impacto negativo no conteúdo harmônico do sinal de saída do conversor, contribuindo com uma
harmônica na frequência do sinal de saída do retificar (120 Hz), faz-se mister que a amplitude
dessa ondulação seja tão pequena quanto possível.

Figura 17 – Valor médio na saída do retificador para uma potência de saída de 100 W.

Fonte: Autoria própria.

A fim de assegurar que uma baixa tensão de ondulação seja fornecida ao inversor, foi
utilizada como filtro na saída do retificador, uma associação de capacitores cuja capacitância
equivalente atingiu um valor de 1020 µF, isso garantiu que mesmo no pior caso, a tensão de
ondulação nunca superasse o valor percentual máximo admitido de 5%.
A Figura 17 apresenta o valor médio de 171 V obtido no barramento CC para uma
potência de saída de 100 W. Por outro lado, a Figura 18, exibe a amplitude da ondulação no
barramento CC para esta mesma potência de saída. Pode-se constatar que para a potência de
saída de 100 W projetada para o conversor, o valor da ondulação máxima é de aproximadamente
4 V. Isso corresponde a uma ondulação de aproximadamente 2,36%, abaixo do valor máximo
estipulado para o projeto de 5%, garantido que a contribuição da ondulação no barramento CC
para o conteúdo harmônico do sinal de saída do inversor seja reduzida.
A Figura 19 exibe o gráfico da ondulação no barramento CC em função da potência
de saída drenada do circuito retificador. É possível observar que com o aumento da potência
de saída, a amplitude da ondulação no barramento aumenta de forma proporcional. Isso ocorre
devido ao fato de que quando essa potência aumenta, a corrente drenada do barramento CC
também aumenta, causando a descarga dos capacitores, que são em seguida recarregados pela
 38

Figura 18 – Ondulação no barramento CC para uma potência de saída de 100W.

Fonte: Autoria própria.

Figura 19 – Ondulação no barramento CC em função da potência de saída.

7
Tensão de Ondulação (V)

0
0 20 40 60 80 100 120 140 160 180 200
Potência Ativa de Saída (W)

Fonte: Autoria própria.

corrente fornecida pela rede elétrica através da ponte retificadora. Esse processo cíclico de carga
e descarga origina a ondulação no barramento CC.

4.1.2 RENDIMENTO DO RETIFICADOR

O rendimento do retificador pode ser calculado a partir da curva da potência ativa

de saída pela potência ativa de entrada do retificador. Essa curva, obtida experimentalmente
variando-se uma carga resistiva (reostato linear) conectado à saída do circuito, é exibida no
 39

gráfico da Figura 20 e o rendimento do retificador é dado pelo coeficiente angular dela.

O circuito retificador apresentou um rendimento ao redor de 95%, e este rendimento
variou pouco com a variação da potência de saída, embora tenha apresentado uma leve melhora
com o aumento dela, que pode ser comprovada calculando-se o coeficiente angular ponto a ponto
ao longo da curva. Essa melhoria deve-se ao fato de que a medida que a carga aumenta diminui o
percentual que as perdas nos diodos representam em relação ao total da potência ativa convertida
pela retificador.

Figura 20 – Potência de saída em função da potência de entrada do retificador.

200
180
Potência Ativa de Saída (W)

160
140
120
100
80
60
40
20
0
0 20 40 60 80 100 120 140 160 180 200
Potência Ativa de Entrada (W)

Fonte: Autoria própria.

4.2 CONTROLADOR SPWM

O circuito implementado para a realização da modulação SPWM digital é exibido na

Figura 28 (Apêndice B). Esse circuito foi implementado segundo os métodos apresentados na
Seção 3.4 e utiliza saídas digitais do microcontrolador ATmega328P para fornecer os sinais de
controle SPWM que comandam o chaveamento dos MOSFETs da ponte inversora. A Figura 21
apresenta os sinais resultantes da implementação microcontrolada da técnica SPWM. A frequên-
cia de chaveamento utilizada foi de 4 kHz. Essa frequência foi escolhida por ser de comum
utilização em inversores comerciais

4.2.1 MEDIÇÃO DO TEMPO MORTO

O tempo morto foi implementado no código de forma que possa ser facilmente alterado.
A Figura 22 apresenta uma medida para o caso de um tempo morto configurado para 25 µs. Para
realizar a medição foi utilizada uma saída digital do microcontrolador, que ao início da contagem
do tempo foi colocada em nível alto e ao final da contagem colocada novamente em nível baixo,
permitido a aferição do tempo morto por meio de um osciloscópio.
 40

Figura 21 – Sinais de controle do chaveamento da ponte inversora.

Fonte: Autoria própria.

Figura 22 – Tempo morto de 25 µs.

Fonte: Autoria própria.

4.2.2 VARIAÇÃO DA FREQUÊNCIA FUNDAMENTAL DO SINAL DE SAÍDA

Ao realizar-se a variação da frequência fundamental do sinal de saída dentro do intervalo

programado de 6 Hz a 120 Hz observou-se um desvio absoluto médio entre a frequência de saída
ajustada e medida de 4,2%. Esse resultado poderia ser melhorado com a implementação de um
 41

controlador em malha fechada para realizar o ajuste da frequência.

4.3 INVERSOR

O circuito inversor é exibido na Figura 29 (Apêndice C) e retrata, além do circuito da

ponte inversora, a circuitaria de disparo dos MOSFETs que a compõem. Na Figura 23 é exibido
o sinal de saída do inversor com o barramento CC alimentado com uma tensão de 180 V e
controlador ajustado para frequência fundamental de 60 Hz.

Figura 23 – Saída do inversor com barramento CC alimentado com 180 V e controlador ajustado
para frequência fundamental de 60 Hz.

Fonte: Autoria própria.

A Figura 24 exibe o espectro do sinal de saída do inversor. Nesta figura fica evidenciada
a componente fundamental do sinal de saída, em 60 Hz, e a frequência de chaveamento, em
torno de 4 kHz. Desta figura pode-se inferir que para recuperar o sinal senoidal cuja frequência
é a frequência fundamental do sinal de saída, basta um filtro passa-baixas cuja frequência de
corte seja muito menor que a frequência de chaveamento e cuja banda passante compreenda
em seu intervalo a frequência fundamental do sinal de saída. A a Figura 25 exibe o espectro do
sinal de saída do inversor com a escala de frequência ajustada para uma melhor visualização da
componente fundamental.

4.3.1 CONTEÚDO HARMÔNICO

Os resultados apresentados ao longo desta subseção foram obtidos com o retificador

discutido na Seção 4.1 alimentando o barramento CC da ponte a partir da rede elétrica (127 V
RMS), resultando em uma tensão continua de aproximadamente 180 V neste barramento.
 42

Figura 24 – Espectro do sinal de saída do inversor com escala de frequência em 500 Hz/div.

Fonte: Autoria própria.

Figura 25 – Espectro do sinal de saída do inversor com escala de frequência em 85 Hz/div,

evidenciando a componente fundamental.

Fonte: Autoria própria.

Para estimar a distorção harmônica total (THD) do sinal de saída do inversor, foram
realizadas medidas das 6 harmônicas de mais baixa ordem desse sinal, além de sua componente
fundamental. Duas razões levaram à escolha destas harmônicas para a realização desta estimativa.
A primeira, consiste no fato de que estas seriam as harmônicas mais relevantes remanescentes
 43

após a aplicação, na saída do inversor, de um filtro passa baixas com frequência de corte
menor que a frequência de chaveamento. E a segunda, em razão destas serem harmônicas mais
indesejáveis na maioria das aplicações, como o acionamento de motores de indução, por exemplo.
O resultado obtido mostra que a THD deste sinal é aproximadamente 16,8%. Este
resultado é considerado razoavelmente bom, visto que, para efeitos de comparação, a THD obtida
analiticamente para uma forma de onda quadrada, muito comum em inversores comerciais, é de
aproximadamente 48,3% (BLAGOUCHINE; MOREAU, 2011).
Adicionalmente, a distorção harmônica total poderia ser ainda mais reduzida com a
utilização de um filtro na saída do inversor. Tipicamente, utilizam-se filtros passa-baixas do tipo
LC para este propósito.

Tabela 1 – Medidas das amplitudes das harmônicas e da componente fundamental.

Harmônicas (V) Fundamental (V) THD (%)
a
3 12,3
5a 3,2
7a 14,3
124,5 16,8
9a 1,6
11a 7,8
13a 3,3

4.3.2 RENDIMENTO DO INVERSOR

O rendimento do inversor foi estimado pelo levantamento da curva da potência de saída

pela potência de entrada, sendo o seu valor médio dado pelo coeficiente angular desta curva. Os
cálculos resultaram em um rendimento médio de aproximadamente 80%.

Figura 26 – Rendimento do inversor, dado pelo coeficiente angular da curva abaixo.

160

140
Potência RMS de Saída (W)

120

100

80

60

40

20

0
0 20 40 60 80 100 120 140 160 180
Potência RMS de Entrada (W)

Fonte: Autoria própria.

 44

5 CONCLUSÃO

O desenvolvimento deste trabalho resultou no projeto e construção de um sistema que

atendeu ao objetivos elencados na seção 1.2.1, conforme demonstrado na seção 4, resultando em
uma realização microcontrolada de um inversor monofásico com topologia ponte completa.
O conversor e os seus subsistemas foram testados com cargas que vão além da potência
definida como objetivo a ser alcançado (100 W). Além disso, a implementação microcontrolada
da modulação SPWM mostrou-se versátil, e o código desenvolvido pode ser facilmente alterado
para operar com diferentes frequências de chaveamento e produzir sinais de saída de diferentes
frequências fundamentais.
Quando comparou-se o conteúdo harmônico de uma forma de onda quadra, comum
em inversores comerciais, com o resultados apresentados pela técnica SPWM empregada neste
trabalho, observou-se que ela proporciona uma redução da distorção harmônica total, podendo
ser facilmente obtida a realização de um inversor de onda senoidal pura (THD < 3%) com a
utilização adicional de filtros na saída do inversor.

5.1 TRABALHOS FUTUROS

A partir do exposto nos parágrafos anteriores, acredita-se que esse trabalho pode ser
estendido e aprimorado de diversos formas sendo utilizado como ponto de partida para diversos
outros trabalhos, dentre os quais elencam-se:
• aplicação de filtros na saída do inversor obtendo-se um inversor de onda senoidal pura;
• substituição do conjunto retificador e filtro por um conversor buck-boost e realização do
controle em malha fechada do nível de tensão de saída;
• controle em malha fechada da frequência do sinal de saída do inversor;
• implementação de circuitos de proteção contra sobrecorrentes, sobretensões, temperatura
e curto-circuito.

5.2 CONSIDERAÇÕES FINAIS

O conversor desenvolvido neste trabalho foi implementado de forma modular, para

que cada um de seus subsistemas possa ser facilmente utilizado com objetivos didáticos no
laboratório de eletrônica de potência. Por fim, vale ressaltar que desenvolver este trabalho exigiu
do autor o emprego de habilidades e competências desenvolvidas ao longo do curso de graduação
em engenharia eletrônica, no projeto e implementação de circuitos eletrônicos analógicos e
digitais e a solução dos problemas técnicos que se apresentaram ao longo do caminho contribuiu
para enriquecer ainda mais a sua formação.
 45

REFERÊNCIAS

AHMED, A. Eletrônica de Potência. São Paulo: Pearson Prentice Hall, 2000.

ATMEL. ATmega328/P Datasheet Complete. [S.l.], 2016.

BLAGOUCHINE, I. V.; MOREAU, E. Analytic method for the computation of the total harmonic
distortion by the cauchy method of residues. IEEE Transactions on Communications, p. 2478–
2491, 2011.

BUSO, S.; MATTAVELLI, P. Digital Control in Power Electroncs. first. [S.l.]: Morgan Clay-
pool, 2006.

DIODES INCORPORATED. 6.0A Silicon Rectifier. [S.l.], 2003. Rev. 9 - 2.

FRANCHI, C. M. Inversores de Frequência: Teoria de Aplicações. second. [S.l.]: Érica, 2012.

INTERNATIONAL RECTIFIER. IR2110(-1-2)(S)PbF/IR2113(-1-2)(S)PbF High and Low

Side Driver. [S.l.], 2005.

LABEGALINI, P. roberto et al. Projetos Mecânicos das Linhas Aéreas de Transmissão.

second. [S.l.]: Editora Edgard Blucher, 1992.

LIMA, C. B. de. Técnicas de Projetos Eletrônicos com os Microcontroladores AVR. first.

[S.l.]: Editora do autor, 2010.

MOHAN, N.; UNDELAND, T.; ROBBINS, W. Power Electronics: Converters, Applications

and Design. third. [S.l.]: John Wiley and Sons, 2003.

RASHID, M. Eletrônica de Potência: Circuitos, Dispositivos e Aplicações. second. [S.l.]:

Makron Books, 1999.

RASHID, M. Power electronics Handbook. third. [S.l.]: Elsevier, 2011.

RAZAVI, B. Fundamentos de Microeletrônica. first. [S.l.]: Editora LTC, 2010.

TRZYNADLOWSKI, A. M. Introduction to Modern Power Electronics. third. [S.l.]: Wiley,

2016.

VASCA, F.; IANNELLI, L. Dynamics and Control of Switched Electronic Systems. first.
[S.l.]: Springer, 2012.

VISHAY. IRF840 Power MOSFET. [S.l.], 2016.

 1 2 3 4 5

A A

F1
Fusivel 3A 250VAC

B D1 D2 B
P1 6A10 6A10
Borne 2 polos 10 A
1
2 D3 D4
6A10 6A10
P2
C2 C4 C6 Borne 2 polos 10 A
680uF 680uF 680uF
1
2

C1 C3 C5
680uF 680uF 680uF

Fonte: Autoria própria.

C C
APÊNDICE A – CIRCUITO RETIFICADOR

D D

TITLE:
Retificador e Filtro REV:

Company:
Figura 27 – Circuito retificador e filtro para alimentação do barramento CC.

Sheet:
Date: Drawn By: Esdras do E. Santo
1 2 3 4 5
46
 1 2 3 4 5

+5V ASP
+5V Gravador_USBasp
+5V VCC MISO MISO
GND SCK SCK
GND RST RESET
R1 GND NC
10k GND MOSI MOSI
A A
RESET R2 ADC0
10k

3
4
SW2
SWITCH-6X6X5_TH

1
2
+5V
U1
ATMEGA328P-PU
1 PC6 RESET PC0 ADC0 23
RESET ADC0
PC1 ADC1 24
2 PD0 RXD PC2 ADC2 25
3 PD1 TXD PC3 ADC3 26
SAIDAS_DIGITAIS_AUXILIARES
PC4 ADC4 27 WJ2EDGVC-5.08-3P
X1 +5V 9 PB6 XTAL1 PC5 ADC5 28
16MHZ
XTAL1 10
B XTAL2 PB7 XTAL2 PD2 1 B
XTAL1 XTAL2 DIG2 PD2 4 PD2 PD3 2
7 VCC PWM DIG3 PD3 5 PD3 PD4 3
20 AVCC DIG4 PD4 6
C1 C2 21 PD4
22pF 22pF AREF PWM DIG5 PD5 11
PWM DIG6 PD6 12
C3 DIG7 PD7 13
100nF C4
100nF DIG 8 PB0 14
PWM DIG9 PB1 15
PB1 SPWM
8 GND PWM DIG10 PB2 16 WJ2EDGVC-5.08-2P
17 PB2
PWM DIG11 PB3 MOSI
22 GND DIG12 PB4 18 PB1 1
19 MISO PB2 2
DIG13 PB5 SCK

Fonte: Autoria própria.

C C

7 V - 25 V
7 V - 25 V U2 +5V
D1 LM7805EE ALIMENTACAO
Figura 28 – Diagrama do controlador SPWM.

1N4007
APÊNDICE B – CONTROLADOR SPWM

+5V WJ2EDGVC-5.08-3P
IN OUT
1

GND
2
C5 C7 C6 3
47u 47u 100n

D D

TITLE:
Controlador SPWM REV:

Company: Sheet:
Date: Drawn By: Esdras do E. Santo
1 2 3 4 5
47
 1 2 3 4 5

C9
+12V +12V C10
A D3 D6 A
33u 1N4937 1N4937 33u
+5V Barramento CC +5V

U1 C1 C2 C4 C3 U2
33u 100n R2 R5 100n 33u
IR2110 IR2110
10 10
9 VDD HO 7 Q1 Q3 7 HO VDD 9
10 HIN VB 6 D1 IRF840 IRF840 D4 6 VB HIN 10
PB1 11 PB2
SD VS 5 1N4148 1N4148 5 VS SD 11
12 R3 CARGA R7
PB2 LIN 1k 1k LIN 12 PB1
NC 14 14 NC

1
2
13 VSS VCC 3 3 VCC VSS 13
4 NC COM 2 2 COM NC 4
8 NC LO 1 1 LO NC 8
R1 R6
10 10
Q2 Q4
D2 IRF840 IRF840 D5
B 1N4148 1N4148 B
R4 R8
1k 1k

Fonte: Autoria própria.

C +12V +5V C
U3
LM7805EE
IN OUT Barramento CC +12V TERRA
SPWM +12V

GND
BARRAMENTO_CC 1
C8 C5 C7 C6 PB1 1 1 2
1
100n 47u 47u 100n PB2 2 2 3
2
APÊNDICE C – PONTE INVERSORA

Figura 29 – Diagrama da ponte inversora com drivers.

D D

TITLE:
Ponte Inversora REV:

Company: Sheet:
Date: Drawn By: Esdras do E. Santo
1 2 3 4 5
48
 49

ANEXO A – DIAGRAMA DE BLOCOS ATMEGA328P

Figura 30 – ATmega328P: Diagrama de blocos.

Fonte: Atmel (2016).

 50

ANEXO B – PINAGEM ATMEGA328P

Figura 31 – ATmega328P: Pinagem com encapsulamento PDIP-28.

Fonte: Atmel (2016).