QUESTÕES

AULA 11 TEORÍA

Problema 11.1. Projete a FSM usando memoria ROM para gerar os próximos estados e
saída F. Obtenha as dimensões da memoria ROM a partir do diagrama de estados
usando: A=0 B=0 B=0

a) Codificação Binária. B=1

A=1 A=1
b) Codificação One-Hot. E0 E1 E2 E3
A=0
Solução: a) 16 linhas de 3 bits. F=0 F=1 F=0 F=1

b) 64 linhas de 5 bits.
B=1

Problema 11.2. Obtenha o diagrama de estados da FSM a partir do conteúdo da
memoria ROM da Figura. Solução: A=0 A=0 A=0

’1’ CE
ROM
Conte RST
údo R A=1 A=1
OM Endereço Dados
A A0 D0 F
s0 n0
A2A1A0
000
D2D1D0
001
00 01 10
001 011
A1 D1 F=1 F=1 F=0
8 palabras

010 011
n1
s1 011 101
REG A2 D2 100 100
101 000 A=—
Reset Estado Próximo 110 111 A=1
111 111
Atual Estado

Clock

11

F=1

Problema 11.3. Considere o seguinte diagrama de estados de um circuito sequencial

síncrono, caracterizado por 4 entradas (W,X,Y,Z) e 2 saídas (Q,P). Pretende-se
implementar este circuito através de uma FSM micro-programada constituída por uma
ROM e um registo como mostrado na Figura.

a) Obtenha uma codificação possível para os diferentes estados do circuito.

b) Identifique a largura (nº bits) dos sinais representados no diagrama: n1 a n5.
c) Determine o conteúdo da fracção da ROM que permite implementar todas as
transições do diagrama de estados que saem do estado A (indique o endereço e o
valor das correspondentes posições da memória).

Solução: Y=0 Mem Enable CE P
001 Q
B
Y=1 010 Clk C1
W=1 11
000 A C
3 n2
0
Address Bus

1D MUX
10 00
Data Bus

n1
1
REG ROM
EPROM n3 SEL
n5
Z=1 W=0
3 3 SEL
Z=0 n4 MUX 1
011 0 1 2 3

F c) D
W X Y Z
11 01
E 2
101 X=1 Y=1
00 2
100 Y=0 Endereço Dados
X=0 n1 n4 n3 n2 Q P
A2A1A0 D9D8D7D6D5D4D3D2D1D0
000 0000101110
 Problema 11.4. Considere o seguinte diagrama de estados de um circuito sequencial
síncrono, caracterizado por 4 entradas (A,B,C,D) e 2 saídas (Q,P). Pretende-se
implementar este circuito através de uma FSM micro-programada constituída por uma
ROM e um registo como mostrado na Figura.

a) Obtenha uma codificação possível para os diferentes estados do circuito.

b) Identifique a largura (nº bits) dos sinais representados no diagrama: n1 a n5.
c) Determine o conteúdo da ROM (indique o endereço e o valor das
correspondentes posições da memória).
Solução:


000 A=1 B=0 Mem Enable CE P
Q
S0 S1 A=0 S2 Clk C1

10 11 01
010 3
0
001 n2

Address Bus
1D MUX

Data Bus
n1
1
D=1 B=1 REG ROM
EPROM n3
C=0 SEL

D=0 100 3 3
n5 1
S5 S4 S3
00 B=0 01 C=1 10 n4
SEL MUX
0 1 2 3

2
101 B=1 011 W BX
A CY Z
D

Endereço Dados

A2A1A0 D9D8D7D6D5D4D3D2D1D0
000 0000100110
001 0000101011
8 palabras

010 0101101001
011 1010001010

100 0110010101
101 1100000100
110 0000000000
111 0000000000

Problema 11.5. Obtenha o diagrama de estados da FSM a partir do conteúdo da
memoria ROM da Figura.

ROM D0 X
Cont
eúdo
Mem Enable CE D1 Y ROM
Endereço Dados

n0_0 MUX2:1 A1A0 D6D5D4D3D2D1D0

}0
D2 00 0010000
4 palabras

n1_0 n0 01 1100101

{
s0 D3 10 0111011
A0 n0_1 n1
s1 11 1001111

}1
D4
REG A1 n1_1
Reset
D5

Clock Teste
D6 MUX2:1
0 1

I0 I1

Solução: I0=0 I1=0 I0=0
I1=0

RST
I0=1 I1=1 I0=1
10 11
00 01

YX=00 YX=01 YX=11 YX=11

I1=1
Problema 11.6 (Prova 2019.2). Para a FSM da Figura com entrada X de um bit e saída Y
de 4 bits:
(a) Projete o diagrama de estados a partir da informação da memória.
(b) Identifique o funcionamento do circuito a partir do diagrama de estados obtido.
Endereço Conteúdo ROM
ROM
D0 Y0 A2 A1 A0 D5 D4 D3 D2 D1 D0
’1’ CE S1 S0 n1 n0 Y3 Y2 Y1 Y0
D1 Y1 X
0 0 0 1 1 0 0 0 0
D2 Y2 0 0 1 0 1 0 0 0 0
X A0

8 palabras
D3 0 1 0 0 0 0 1 0 0
Y3
0 1 1 1 0 0 1 0 0
s0 n0 1 0 0 0 1 1 0 0 0
A1 D4 1 0 1 1 1 1 0 0 0
1 1 0 1 0 1 1 0 0
s1 n1 1 1 1 0 0 1 1 0 0
REG A2 D5

Reset Estado Próximo

Atual Estado

Clock

Solução:
a) X=1

A B
EA s1 s0
A 0 0 X=0
Y=0000 Y=0100
B 0 1
C 1 0
D 1 1
X=1 X=0 X=0 X=1

Estado atual (EA)=s1s0

X=0
Proximo Estado (PE)=n1n0
D C
Entrada=X
Saída=Y=y3y2y1y0 Y=1100 Y=1000
X=1

b) Sequenciador ascendente com saída Y com valores 0—> 4 —> 8 —> 12 cíclico para X=0,
e descendente para X=1.