Universidade Federal do Rio Grande Norte

Centro de Tecnologia
Departamento de Computação e Automação

Lista 1 - Unidade 1

Vitor Gabriel da Silva Alves - 20180135702

Questões Resolvidas → 1,2,3,4,5,6,7,8,9,10,11,12,14,15,16,17,18,19,20,

22,24,25,26,28,38,39

Circuitos Digitais - DCA0212.0 (Teoria)

Natal/RN
2023.1
1 A figura ilustrada na questão nos mostra um transis-
tor do tipo pMOS esse transistor funciona da seguinte
00 00 01 10 11 10 10 forma :

x = 0 → 1º transistor conduz
2 x = 1 → 1º transistor não conduz
y = 0 → 2º transistor conduz
00 01 11 10000000000} 10
| {z y = 1 → 2º transistor não conduz
indica que virá uma sequencia sem compressão

3
a) 1282 → 10000000 6
b) 1286 → 80
c) 1283 → 11202 a) F = ab + b̄c
d) 1285 → 1003
e) 12815 → 88

4
M CD
A 50ms 1ms
B 20ms 2ms
C 20ms 1ms
b) F = b(a + c) + d(c + e)
40 transações/s
1 /40 = 0.0025s = 25ms/transações
Para particionar as tarefas para serem realizadas pelo
micrprocessadorr ou e pelo circuito digital de forma
a minimizar o uso de circuito digitais personalizados,
deve-se realizar uma transação a um tempo menor ou
igual a 25ms, para isso podemos faze-lo da seguinte
forma:

• Implementamos A com o CD B com o CD e C c) F = b(a + c) + d(c + e)

com o microprocessador.
A + B + C = 23ms

• Outra opção seria implementamos A com o

CD B com o microprocessador e C com o CD.
A + B + C = 22ms

5
O transistores do tipo CMOS são nMOS e pMOS:

7

M = 1 → movimento detectado
→ liga sirene
L = 0 → não é dia
liga sirene → B = 1
B = M · L‘

2
 d) F (a, b, c) = c′

10
8 F = (ab′ + b) + (a′ c)
F = abd′ + acd

F′ = (abd′ + acd)′ = (abd′ )′ · (acd)′

11
F′ = (a′ + b′ + d) · (a′ + c′ + d′ )
F′ = a′ +  a′ a′
c′ +  d′ + 
b′
a′ + b′ c′ + b′ d′ +′ + dc′ +
da ′ a) F( a, b, c) = ā + bc̄
dd
F′ = a′ + b′ (c′ d′ ) + dc′
a b c F
0 0 0 1
0 0 1 1
9 0 1 0 1
0 1 1 1
a) F (a, b, c) = a′ bc + ab 1 0 0 0
1 0 1 0
1 1 0 1
1 1 1 0

b) F( a, b, c) = ab + ac̄ + bc

a b c F
0 0 0 1
0 0 1 1
b) F (a, b, c) = a′ b 0 1 0 1
0 1 1 1
1 0 0 1
1 0 1 1
1 1 0 0
1 1 1 1

c) F( a, b, c) = ab + ac + abc + c̄

c) F (a, b, c) = abc + ab + a + b + c a b c F
0 0 0 1
0 0 1 0
0 1 0 1
0 1 1 0
1 0 0 1
1 0 1 1
1 1 0 1
1 1 1 1

d) F( a, b, c, d) = ābc + d¯

3
 a b c d F A partir da tabela verdade conseguimos extrair as
0 0 0 0 1 seguintes equações:
0 0 0 1 0
0 0 1 0 1
0 0 1 1 0 L = S0′ S1′ S2′ + S0′ S1′ S2 + S0′ S1 S2′
0 1 0 0 1
Em seguida partindo das equações conseguimos obter
0 1 0 1 0
o seguinte circuito combinacional:
0 1 1 0 1
0 1 1 1 1
1 0 0 0 1
1 0 0 1 0
1 0 1 0 1
1 0 1 1 0
1 1 0 0 1
1 1 0 1 0
1 1 1 0 1
1 1 1 1 0

12
F = a′ b′ c + abc′ + abc → a′ b′ c + ab
(c′
+c)
 15
′ ′
F = a b c + ab L
XN OR → A B

A B Y
0 0 1
0 1 0
1 0 1
1 1 1

13
14
Descrevendo o comportamento é desejavel que o De-
tector de nível de gasolina que vai de 0 (000) ote
7(111) indique L=1 quando o nível de gasolina estiver
abaixo de 3(010). Portanto tomando esta informação
16
como premissa temos que: Um decodificador tem como função é decodificar um
Tabela Verdade número binário de n bits de entrada resultando ape-
S0 S1 S2 L nas uma das 2n saídas em 1
0 0 0 1
0 0 1 1
0 1 0 1 • z0 = a′ b′ c′ • z4 = ab′ c′
0 1 1 0
• z1 = a′ b′ c • z5 = ab′ c
1 0 0 0
1 0 1 0 • z2 = a′ bc′ • z6 = abc′
1 1 0 0
1 1 1 0 • z3 = a′ bc • z7 = abc

4
17

O multiplexador tem como função a partir de N en-

trados, permitir que apenas 1 seja obtida na saída. o
controle da saida é feita por um seletor. Um MUX
4x1 possui dois seletores, S0 e S1 , quatro entradas e
uma saida:

18
C
D
S1
R1
Q

MUX 4x1 19
Um latch D sensivel ao nível e um flip-flop D sensível
à borda são ambos circuitos capazes de armazenar um
Para qualquer valor de S0 e S1 , apenas uma porta bit. Enquanto a entrada do clock for 1, a latch D irá
AND terá dois bits iguais a 1 de seleção, deixando guardar o valor da entrada após um certo período.
passar para a porta OR o valor da sua entrada de Usando 4 Mux’s encadeados irémos obter o seguinte
dados. circuito:

5
 C
D
Q1
Qf f

20

clk
D1
Q1
D2
Q2
D3

Q3
Comparando com o flip flop D:

Q2
D3

D3

6
21
22
a3 ... a0 11 | 14 | 8 | 1 | 5 | 9 | 15 | 15 | 3 | 3 | 9 | 14 | 0 | 0 | 0 | 7 | 2 | 7

b3 ... b0 ? 14 5 15 9 0 2

c3 ... c0 ? ? 14 5 15 9 0

d3 ... d0 ? ? 14 5 15 9 0

23

24
Entrada → B
Saída → s1 , s0

• s1 s0 = 00 → hora

• s1 s0 = 01 → alarme

• s1 s0 = 10 → cronometro 26
• s1 s0 = 11 → data 1. Maquina de estados

Para garantir que as transições só ocorram quando o o

botão for liberado, será necessario criarmos uma vari-
ação dos estados principais como segue no diagrama:

2. Arquitetura

25
Entrada gent → g
Saída → xyz

7
 3. Lógica Combinacional 1. obtemos 000000000 invertendo os bits

n1 = s′1 s′0 a′ b′ + s′1 s0 ab′ + s′1 s0 ab + s1 s′0 a′ b′ + 2. somando-se 1 ao numero invertido temos
s1 s′0 a′ b + s1 s′0 ab 000000000 + 1 = 000000001
n0 = s′1 s′0 a′ b + s′1 s0 a′ b′ + s′1 s0 a′ b + s1 s′0 a′ b +
3. 000000001 = −1
s1 s′0 ab + s1 s′0 ab
y = s′1 s0 (a′ b′ + a′ b + ab′ + ab) + s1 s′0 (a′ b′ + c) 100000000 = −256
a′ b + ab′ + ab)

4. d) 110000000 = −128

27 e) 111111110 = −2

28
Se aplicarmos operações AND para cada par de tran-
39
sição de E0 vamos obter as seguintes equações:
a) 6 = 110 ⇒ 110 = 00000110
a·a′ b = (a·a′ )b = 0·b = 0 a′ b·b′ = a′ ·0 = 0 , Portanto 6|2 = 3, resto 0
a · b′ ̸= 0 logo demonstra-se que tanto o estado de a e 3|2 = 1, resto 1
b’ podem ser verdadeiras simultaneamente. 1|2 = 0, resto 1

Já se aplicarmos operações OR para cada par de b) 26 = 00011010

transição de E0 vamos obter as seguintes equações:
26|2 = 13, resto 0
a + a = 1 Para → E1 Para → E1 Observa-se que
′ 13|2 = 6, resto 1
E1 não satisfaz completamente pois não é possivel 6|2 = 3, resto 0
aplicar uma operação já que o estado de transição 3|2 = 1, resto 1
de E2 depende apenas de b e se b for igual a será 0. 1|2 = 0, resto 1
Para resolvermos esse problemas basta indicar para c) −8 = 11111000
permanecer no mesmo estado em b’.
1. 8 = 00001000
38
a) 011111111 2. obtemos 11110111 invertendo os bits

3. somando-se 1 ao numero invertido temos

O 0 no inicio nos indica que é um numero positivo,
11110111 + 1 = 11111000
portanto:
0·28 +1·27 +1·26 +1·25 +1·24 +1·23 +1·22 +1·21 +1·20 = d) −30 = 11100010
255
b) 111111111 e) −60 = 11000100

O 1 no inicio nos indica que é um numero negativo,

portanto: f) −90 = 10100110