ÍNDICE

PREFÁCIO xi
1 REPRESENTAÇÃO DIGITAL DE INFORMAÇÃO 1
1.1 Bases de Numeração 3
1.1.1 Representação de Números Inteiros em Base b 3
1.1.2 Representação de Números em Base 2 5
1.1.3 Representação de Números Fraccionários em Base 2 8
1.1.4 Representação de Números em Bases Potências de 2 10
1.2 Operações Aritméticas em Bases 2, 8 e 16 14
1.2.1 Somas em Base 2 14
1.2.2 Multiplicações em Base 2 16
1.2.3 Operações Aritméticas em Outras Bases 18
1.3 Códigos 20
1.3.1 Codificação 20
1.3.2 Códigos Numéricos 22
1.3.3 Códigos Reflectidos 24
1.3.4 Códigos Alfanuméricos 26
1.4 Representação Digital da Informação 28
2 FUNÇÕES LÓGICAS 35
2.1 Álgebra de Boole Binária 37
2.1.1 Funções Lógicas de Uma Variável 38
2.1.2 Funções de Duas Variáveis 40
2.1.3 As Funções and e or 40
2.1.4 Função Conjunção 40
2.1.5 Função Disjunção 42
2.1.6 Princípio da Dualidade 44
2.1.7 Prioridade na Execução de Operações 44
2.1.8 Teoremas Envolvendo Conjunção e Disjunção 45
2.1.9 Definição Formal de Álgebra de Boole 47
2.1.10 Funções nand e nor 49
2.1.11 Função xor 50
2.1.12 Funções de n Variáveis 52
2.1.13 Manipulação de Expressões Lógicas 54
2.2 Representação de Funções Lógicas 57
2.2.1 Forma Canónica Normal Disjuntiva 58
2.2.2 Forma Canónica Normal Conjuntiva 61
2.2.3 Representação de Funções Usando Um só Tipo de Função 64
2.3 Minimização de Expressões Lógicas 67
 ÍNDICE

2.3.1 Método de Karnaugh 69

2.3.2 Método de Quine-McCluskey 91

3 REALIZAÇÃO FÍSICA DE CIRCUITOS LÓGICOS 107

3.1 Circuitos Integrados Digitais 109
3.1.1 Famílias Lógicas 109
3.1.2 Portas Básicas 113
3.1.3 Níveis de Tensão e Níveis Lógicos 116
3.1.4 Atrasos 118
3.1.5 Energia 119
3.1.6 Dispositivos Especiais 120
3.2 Realização de Funções Lógicas Usando Portas Básicas 127
3.2.1 Lógica Positiva e Negativa 127
3.2.2 Lógica de Polaridade 131
3.3 Detecção de Falhas 137
3.3.1 Tipos de Falhas em Circuitos Digitais 139
3.3.2 Ponta de Prova Lógica 141
3.3.3 Estratégias para Detecção de Falhas 142
3.3.4 Exemplos de Localização e Detecção de Falhas 146
3.4 Características Temporais 148
3.4.1 Análise de Atrasos em Circuitos 150
3.4.2 Transições Espúrias em Circuitos Combinatórios 153
3.5 Realização Directa 156
3.5.1 Realização Usando ROM 157
3.5.2 Realização Usando Matrizes Lógicas Programáveis 163

4 MÓDULOS COMBINATÓRIOS DE MÉDIA COMPLEXIDADE 173

4.1 Modularidade 175
4.2 Descodificadores 181
4.2.1 Descodificadores Binários 181
4.2.2 Interligação de Descodificadores 185
4.3 Codificadores 187
4.3.1 Codificadores Binários 188
4.4 Multiplexadores 190
4.4.1 Realização de Multiplexadores 191
4.4.2 Tipos de Multiplexadores 195
4.4.3 Expansão de Multiplexadores 196
4.4.4 Multiplexagem e Desmultiplexagem 199
4.5 Realização de Funções Lógicas com Módulos de Média Complexidade 201
4.5.1 Realizações com Descodificadores 201
4.5.2 Realizações com Multiplexadores 202

ii
 ÍNDICE

4.6 Circuitos Iterativos 204

5 CIRCUITOS ARITMÉTICOS 213

5.1 Somadores 215
5.1.1 Semi-somador de 1 Bit 216
5.1.2 Somador de 1 Bit 218
5.1.3 Interligação em Cadeia de Circuitos Somadores 220
5.1.4 Somadores Rápidos 222
5.2 Números com Sinal 227
5.2.1 Codificação 228
5.2.2 Extensão de Sinal 231
5.2.3 Operações com Números em Complemento para 2 233
5.2.4 Excesso 234
5.3 Subtractores 237
5.3.1 Circuito Subtractor 238
5.3.2 Subtracção Usando Somadores 240
5.3.3 Circuito Somador/Subtractor 240
5.4 Multiplicadores e Divisores 241
5.4.1 Multiplicação de Números sem Sinal: Multiplicador em Matriz 242
5.4.2 Análise do Circuito Multiplicador em Matriz 244
5.4.3 Multiplicação de Números com Sinal 245
5.4.4 Divisores 250
5.5 Vírgula Fixa 253
5.5.1 Representação em Vírgula Fixa 253
5.5.2 Operações em Vírgula Fixa Usando Unidades Inteiras 254
5.5.3 Limitações da Representação em Vírgula Fixa 257
5.6 Representações em Vírgula Flutuante 258
5.6.1 Mantissa e Expoente 258
5.6.2 Operações em Vírgula Flutuante 259
5.6.3 A Recomendação IEEE-754 260

6 CIRCUITOS SEQUENCIAIS BÁSICOS 267

6.1 Comportamento Sequencial de Circuitos 270
6.2 Básculas Sensíveis ao Nível 271
6.2.1 Báscula SR 272
6.2.2 Realização de Básculas SR com Sinal de Activação 276
6.2.3 Báscula D 279
6.3 Sinal de Relógio 279
6.3.1 Circuitos Sequenciais Síncronos e Assíncronos 281
6.3.2 Características do Sinal de Relógio 282
6.4 Básculas Actualizadas no Flanco do Relógio 283

iii
 ÍNDICE

6.4.1 Tipos de Amostragem 283

6.4.2 Tipos de Básculas 287
6.4.3 Sinais de Controlo Imediato 292
6.4.4 Parâmetros Temporais das Básculas 295
6.5 Registos 297
6.5.1 Registos Básicos 297
6.5.2 Sinais de Controlo de Registos 299
6.5.3 Registos de Deslocamento 303
6.5.4 Sinais de Estado de Registos 308
6.6 Contadores 309
6.6.1 Contadores Assíncronos 310
6.6.2 Contadores Síncronos 314
6.6.3 Interligação de Contadores 326
6.6.4 Aplicações de Contadores 327
6.7 Métodos de Interligação de Registos 328
6.7.1 Interligação Usando Multiplexadores 329
6.7.2 Interligação Usando um Barramento Único 330
6.7.3 Bancos de Registos 331
6.8 Memórias 333
6.8.1 Memórias de Acesso Directo 334
6.8.2 Memórias Dinâmicas 339
6.8.3 Memórias FIFO 341

7 ANÁLISE E PROJECTO DE CIRCUITOS SEQUENCIAIS 345

7.1 Circuitos Sequenciais Síncronos e Assíncronos 347
7.1.1 Máquinas de Mealy e de Moore 350
7.2 Projecto de Circuitos Sequenciais Síncronos 353
7.2.1 Diagramas de Estados 353
7.2.2 Minimização do Número de Estados 362
7.2.3 Especificação Usando Fluxogramas 370
7.3 Realização de Circuitos Sequenciais Síncronos 376
7.3.1 Codificação de Estados 376
7.3.2 Tabela de Transição de Estados 379
7.3.3 Síntese do Circuito 379
7.4 Técnicas para Realização de Circuitos Sequenciais Complexos 386
7.4.1 Controladores Realizados com Lógica Discreta 387
7.4.2 Controladores Baseados em Contadores 389
7.4.3 Controladores Microprogramados 392

8 CIRCUITOS PARA TRANSFERÊNCIA DE DADOS 407

8.1 Níveis de Abstracção 410

iv
 ÍNDICE

8.2 Separação entre Circuito de Dados e Circuito de Controlo 412

8.2.1 Exemplo de Motivação 413
8.2.2 Circuito de Dados 415
8.2.3 Unidade de Controlo 418
8.3 Linguagem de Descrição de Hardware 419
8.3.1 Linguagem de Transferência entre Registos 419
8.3.2 Exemplo: Máximo Divisor Comum 423
8.4 Unidades Lógicas e Aritméticas 427
8.4.1 Estrutura de uma ULA 430
8.4.2 Bits de Estado 432
8.4.3 Unidade Aritmética 432
8.4.4 Unidade Lógica 435
8.4.5 Unidade de Deslocamento 436
8.4.6 Tabela de Controlo da ULA 439
8.4.7 Exemplo Revisitado: Máximo Divisor Comum 441

9 ARQUITECTURA DE UM COMPUTADOR 451

9.1 Perspectiva Histórica 453
9.2 Tipos de Computadores 455
9.3 Tipos de Processadores 456
9.4 Organização Interna de um Computador 457
9.5 Estrutura Interna de um Processador 459
9.6 Interacção com o Exterior 461
9.7 Níveis de Abstracção de um Computador 462
9.8 Componentes de um Computador 465

10 CONJUNTOS DE INSTRUÇÕES 469

10.1 Linguagens de Programação 471
10.2 Instruções Assembly 474
10.3 Especificação dos Operandos 478
10.3.1 Registos Internos 478
10.3.2 Constantes Especificadas na Própria Instrução 478
10.3.3 Memória e Portos de Entrada/Saída 479
10.3.4 Modos de Endereçamento 480
10.3.5 Utilização de Pilhas 482
10.3.6 Tipos de Operandos 484
10.4 Codificação das Instruções 486
10.5 Controlo da Sequência de Execução 490
10.5.1 Instruções de Salto 490
10.5.2 Chamadas a Subrotinas 493
10.5.3 Interrupções 495

v
 ÍNDICE

10.6 Conjunto de Instruções do Processador P3 497

10.6.1 Instruções Aritméticas 498
10.6.2 Instruções Lógicas 501
10.6.3 Instruções de Deslocamento 502
10.6.4 Instruções de Controlo 503
10.6.5 Instruções de Transferência de Dados 505
10.6.6 Outras Instruções 506
10.6.7 Exemplos de Utilização 507
10.7 Formato das Instruções do Processador P3 508
10.7.1 Instruções sem Operandos 510
10.7.2 Instruções com Um Operando 511
10.7.3 Instruções com Dois Operandos 512
10.7.4 Instruções de Controlo 512
10.7.5 Exemplos de Codificação 513
10.8 Um Assembler para o Processador P3 514

11 PROGRAMAÇÃO EM LINGUAGEM ASSEMBLY 523

11.1 Tradução de Linguagem de Alto Nível para Assembly 525
11.1.1 Variáveis 525
11.1.2 Manipulação de Dados 536
11.1.3 Estruturas de Controlo 541
11.1.4 Chamadas a Sub-rotinas 545
11.2 Técnicas de Programação em Assembly 551
11.2.1 Programação Estruturada 551
11.2.2 Comentários 553
11.2.3 Constantes 553
11.3 Exemplos de Programação 555
11.3.1 Manipulação de Listas 555
11.3.2 Máquina de Estados 560
11.4 Exemplo Ilustrativo Completo 566

12 ESTRUTURA INTERNA DE UM PROCESSADOR 577

12.1 Circuito de Dados 579
12.1.1 Banco de Registos 581
12.1.2 Unidade Lógica e Aritmética 582
12.1.3 Registo de Instrução 583
12.1.4 Registo de Estado 584
12.1.5 Barramentos de Interligação 585
12.1.6 Controlo do Circuito de Dados 585
12.2 Unidade de Controlo 588
12.2.1 Formato das Microinstruções 589

vi
 ÍNDICE

12.2.2 Microssequenciador 591

12.2.3 Teste de Condições 594
12.2.4 Unidade de Mapeamento 596
12.2.5 Controlo do Banco de Registos 599
12.2.6 Circuito de Controlo 601
12.3 Microprogramação 602
12.3.1 Carregamento do Registo de Instrução 604
12.3.2 Carregamento dos Operandos 605
12.3.3 Execução das Instruções 608
12.3.4 Escrita do Resultado 610
12.3.5 Teste de Interrupções 611
12.3.6 Geração do Microcódigo 612

13 SISTEMAS DE MEMÓRIA 619

13.1 Organização de Sistemas de Memória 621
13.1.1 Planos de Memória 622
13.1.2 Mapas de Memória 627
13.1.3 Geração dos Sinais de Controlo 630
13.2 Hierarquia de Memória 632
13.2.1 Caches 634
13.2.2 Memória Virtual 637
13.3 Organização de Sistemas de Cache 638
13.3.1 Mapeamento de Dados em Caches 639
13.3.2 Blocos de Cache 643
13.3.3 Políticas de Substituição 645
13.3.4 Políticas de Escrita 647
13.3.5 Bits de Controlo 648
13.4 Memória Virtual 648
13.4.1 Tabelas de Páginas 649
13.4.2 Política de Substituição 653
13.4.3 Política de Escrita 653
13.4.4 Bits de Controlo 654
13.4.5 Translation Lookaside Buffers 655
13.4.6 Interligação da Memória Virtual com as Caches 655

14 ENTRADAS, SAÍDAS E COMUNICAÇÕES 663

14.1 Arquitectura de Entradas/Saídas 666
14.1.1 Interfaces 667
14.1.2 Tipos de Endereçamento dos Portos 669
14.2 Periféricos 672
14.2.1 Teclados 672

vii
 ÍNDICE

14.2.2 Monitores 674

14.2.3 Discos Magnéticos 677
14.3 Comunicação Paralela 679
14.3.1 Interfaces sem Sincronização 681
14.3.2 Protocolos de Sincronização 683
14.3.3 Interfaces Síncronas 688
14.4 Comunicação Série 689
14.4.1 Comunicação Assíncrona 690
14.4.2 Comunicação Síncrona 693
14.5 Sistema de Interrupções 696
14.5.1 Funcionamento das Interrupções 697
14.5.2 Linhas de Interrupção Independentes 698
14.5.3 Linha de Interrupção Partilhada 699
14.6 Modos de Transferência de Dados 705
14.6.1 Transferência Controlada por Programa 705
14.6.2 Transferência Controlada por Interrupções 706
14.6.3 Acesso Directo à Memória 709
14.6.4 Transferência Usando Um Processador de Entrada/Saída 716

15 TÓPICOS AVANÇADOS DE ARQUITECTURA DE COMPUTADORES 723

15.1 Desempenho de Microprocessadores 725
15.1.1 Factores Limitativos do Desempenho 727
15.1.2 Computadores CISC e RISC 729
15.2 O Processador P4 734
15.2.1 Modos de Endereçamento 734
15.2.2 Conjunto de Instruções do Processador P4 734
15.3 O Pipeline do Processador P4 743
15.3.1 Andares do Pipeline do Processador P4 743
15.3.2 Pipeline Completo do Processador P4 747
15.3.3 Conflitos Estruturais 749
15.3.4 Conflitos de Dados 750
15.3.5 Conflitos de Controlo 754
15.4 Comparação do Desempenho entre o P3 e o P4 759
15.5 Técnicas Avançadas de Exploração de Paralelismo 761

A O PROCESSADOR P3 771
A.1 Conjunto de Instruções do P3 773
A.1.1 Registos 773
A.1.2 Bits de Estado 773
A.1.3 Memória 774
A.1.4 Entradas/Saídas 774

viii
 ÍNDICE

A.1.5 Interrupções 774

A.1.6 Conjunto de Instruções 775
A.1.7 Modos de Endereçamento 776
A.2 Implementação do P3 778
A.2.1 Assembler 778
A.2.2 Periféricos 778
A.2.3 Placa P3 781
A.2.4 Simulador 784
ÍNDICE REMISSIVO 787

ix