Eletrônica Digital

Número, coisa banal que usamos sempre. Mas se alguém pergunta: o que é número? Bem, pode ser
dito que é um símbolo que representa uma coleção de objetos iguais.

Seja, por exemplo, o objeto representado por *, que chamamos de estrela. Assim a coleção ***
seria representada por 3*, a coleção ***** por 5*, etc. Simples não? Mas imagine a tecnologia sem
números. Seria impossível. A seguir, alguns conceitos mais avançados.

Veja, na tabela 1.1, a coluna B com os números do nosso dia-a-dia: notar que, de 0 a 9, foi usado
um símbolo novo (0, 1, 2, etc) para representar cada coleção, mas, a partir deste último, foram
usados dois símbolos já existentes (10, 11, etc) para representar a coleção (naturalmente, se
avançar mais, serão três, quatro, etc). Tal método é necessário pois, caso contrário, haveria infinitos
símbolos diferentes.

Esses conceitos e procedimentos formam um sistema de numeração. Os símbolos elementares são

os dígitos ou algarismos e a quantidade deles é a base do sistema de numeração.

Portanto, um sistema de numeração permite representar qualquer coleção com uma quantidade
finita de símbolos elementares. E o nosso sistema de uso corrente é o decimal por ter a base 10.
A COLEÇÃO

C OCTAL D HEXADECIMAL E BINÁRIO

Tabela 1.1B DECIMAL
0 0 0 0
* 1 1 1 1
** 2 2 2 10
*** 3 3 3 11
**** 4 4 4 100
***** 5 5 5 101
****** 6 6 6 110
******* 7 7 7 111
******** 8 10 8 1000
********* 9 11 9 1001
********** 10 12 A 1010
*********** 11 13 B 1011
************ 12 14 C 1100
************* 13 15 D 1101
************** 14 16 E 1110
*************** 15 17 F 1111
**************** 16 20 10 10000
***************** 17 21 11 10001
****************** 18 22 12 10010

Mas podemos ter sistemas de qualquer base, desde que maior que 1.

Veja a coluna C. Nesta foram usados apenas os dígitos de 0 a 7 (portanto, em quantidade de 8 e

chamada de sistema octal). E observe que, a partir do 7, não há mais coincidência com a decimal.

Lembrar também que poderiam ser usados outros símbolos em lugar dos algarismos decimais mas
isto traria muita confusão. Com esses, já estamos habituados.

Na coluna D, ocorre outra situação. A base é maior que a decimal e, para facilitar, os símbolos
adicionais foram retirados do alfabeto com as letras de A a F, totalizando 16 e chamado de sistema
hexadecimal.

Na coluna E foi usada a menor base possível. Apenas 2 símbolos, 0 e 1, formando, portanto, o
sistema binário. Notar que, quanto menor a base, maior a quantidade de dígitos necessária para
representar a mesma coleção.

2-) Convenções e conversões (início da página)

Conforme já visto, para evitar uma proliferação de símbolos de difícil memorização, sistemas de
outras bases usam os mesmos dígitos do decimal e é necessária alguma indicação para evitar
confusão (por exemplo 11 decimal é diferente de 11 octal).

A convenção clássica é númerobase: 1110, 1216, etc. Mas, por questão de simplicidade, aqui é adotada
a convenção da linguagem C de programação:

Decimal sem indicação (12, 350, etc) Octal prefixo 0 (035, 012, etc)
Hexadecimal prefixo 0x (0x11, 0xCC, etc) Binário sem indicação (11, 1101, etc)

Assim, não será usado zero à esquerda, que numericamente não tem sentido, a não ser para indicar
base octal. Mas não poderá haver confusão entre o decimal e o binário? (por exemplo: 11 decimal é
bem diferente de 11 binário). É evidente que sim. Entretanto, na prática, valores não são expressos
em binário. Simplesmente, porque são muito extensos (se 16 em binário é 10000 imagine, por
exemplo, 250000!). Assim, nesta página, os valores em binário serão explicitamente informados.

A conversão de decimal para binário, octal, hexadecimal ou vice-versa dá um pouco de trabalho mas
é fácil. De binário para octal, hexadecimal ou vice-versa, ela é ainda mais fácil porque guarda
relações com potências de 2 (8 = 23 e 16 = 24):

Decimal para binário Divide-se o número sucessivamente por 2 até que o quociente seja 1,
que será o dígito binário mais significativo e os demais serão os restos
da divisão, em ordem inversa. Exemplo: seja o número decimal 13.

13/2 = (resto 1) 6. 6/2 = (resto 0) 3. 3/2 = (resto 1) 1.

Então, 13 em binário é 1101.

Binário para decimal Multiplicam-se os dígitos binários por 2 elevado à potência
correspondente à respectiva posição, considerando 0 para o dígito
menos significativo. Exemplo: seja o número binário 1101.

1 x 23 + 1 x 22 + 0 x 21 + 1 x 20 = 8 + 4 + 0 + 1 = 13.
Octal para binário Juntam-se os binários equivalentes a cada dígito. Exemplo 013 ( 1
octal é 10 binário e 3 octal é 11 binário). Assim 013 = 1011.
Binário para octal Separam-se os grupos de 3 dígitos da direita para a esquerda e
juntam-se os equivalentes octais. Exemplo: 1011  1 011 e, como
zero à esquerda é desprezado, 1 11 ou em octal 1 3 ou 013 conforme
convenção.
Hexadecimal e binário De forma semelhante ao octal mas, na conversão do binário, são
separados grupos de 4. Exemplos: 0x1A = 11010 e de 11010 para
hexadecimal: 1 = 1 hexa (ou 0x1) e 1010 = A hexa (ou 0xA) e
portanto 0x1A.

3-) Uma introdução à eletrônica digital (início da página)

O processamento de informações em escala ampla por circuitos eletrônicos só é possível na prática

se elas estiverem na forma de números binários.

Seja um exemplo: alguém deseja um circuito que processe grandezas de 1 a 1 000 000. Então pode-
se considerar 1 volt para cada unidade. Assim tal circuito deveria trabalhar com tensões de 0 a 1
milhão de volts! Não é possível (nem seguro) na prática. Mas pode-se imaginar um circuito que
trabalhe na faixa de 0 a 100 volts e considerar 100/1 000 000 cada unidade. Mas 100/1 000 000 =
0,0001 volt. Seria muito difícil e instável algo para reconhecer variações tão pequenas de tensão.

Isto é apenas um exemplo grosseiro. Existem muitas outras funções que não podem ser executadas
por circuitos de variações contínuas, chamados analógicos. Mas não significa o desaparecimento
deles. Pelo contrário. Certas funções só podem ou são melhor executadas pelos mesmos.
A facilidade do processamento de números binários decorre da existência de apenas dois dígitos, 0 e
1, que podem ser representados por 2 níveis de grandezas como tensão ou corrente (exemplo 0 = 0
volt e 1 = 5 volts). Na realidade, tais níveis não são valores únicos, mas sim faixas. Veja exemplo
com um componente eletromecânico:

Um relé de bobina com tensão nominal de 6 V certamente irá acionar com tensões na faixa de
5 a 7 V e não acionará com tensões de 0 a 2 V. Então o nível lógico 0 será a faixa de 0-2 V e o nível
1, a faixa de 5-7 V. A faixa intermediária, 2 a 5 V, será provavelmente instável (a bobina poderá
acionar ou não) e o projeto do circuito não deve permitir tensões nessa faixa, o que não é difícil.
Com componentes eletrônicos ocorre algo semelhante. Operando desta forma, o circuito se torna
altamente imune a interferências, diferenças de características de componentes, variações de
temperatura e outros.

A contrapartida da facilidade é a necessidade de muitos circuitos pois, como já visto, base pequena
implica muitos dígitos. Mas isso foi contornado pela integração em larga escala dos mesmos.

3-) Informações binárias e processamento (início da página)

Na Eletrônica Digital, o conceito de número binário conforme primeiro tópico é ampliado para
informação binária. Ou seja, o conjunto de 0s e 1s não é necessariamente um número. Pode
representar uma instrução, um caractere ou qualquer outra informação. Isto só dependerá do
projeto do circuito e das instruções que lhe forem dadas.

Uma analogia: se você mora no sexto andar de um prédio e seu apartamento tem o "número" 601,
isto não significa necessariamente que abaixo do seu andar existem 600 apartamentos do prédio! O
mais provável é que 6 identifique o andar e 01, um apartamento neste.

Quanto ao processamento, é natural que todos esperem da eletrônica digital operações como soma,
multiplicação, comparação, memorização e tantas outras. Mas todas têm seu ponto de partida nas
funções lógicas elementares, objeto de estudo nos próximos tópicos.

4-) Blocos lógicos e funções lógicas (início da página)

A figura 4.1 representa um bloco lógico (ou porta lógica) genérico, ou seja, um circuito
simbolizado pelo quadrado, com uma ou mais entradas lógicas A, B, etc e uma ou mais saídas
lógicas S1, S2, etc.

As entradas e saídas lógicas só assumem valores correspondentes aos níveis

lógicos 0 e 1. Em termos absolutos, considerando o escopo desta matéria, não
interessa saber quais os valores de tensões e correntes, pois isso depende do
projeto do circuito. Assim, dizemos que entradas e saídas só podem ser 0 ou 1.

Um bloco lógico executa uma determinada função lógica para a qual foi
projetado. Essa função determina os valores que as saídas assumem para cada
combinação de valores das entradas. Tais relações são muitas vezes exibidas
em forma de tabelas de verdade.

Fig 4.1

Abaixo, exemplo de uma tabela de verdade hipotética para um circuito com duas entradas, A e B, e
uma saída S.

A Notar que o número de linhas (sem contar o cabeçalho) da tabela de verdade

depende do número de entradas pois todas as combinações devem ser
consideradas. No exemplo dado, com duas entradas, 2 2 = 4. Assim, no caso de
Tabela S 3, haveria 23 = 8 linhas.
4.1B
Os blocos lógicos são em geral circuitos integrados. Na figura são dadas,
 apenas para ilustração, uma tensão de alimentação e terra (GND).
0 0 0
0 1 0
1 0 0
1 1 1

Desde que o foco da matéria desta página é a parte lógica, elas não serão exibidas nos demais
circuitos, exceto em casos especiais.

Por via de regra, os blocos serão tratados como caixas pretas, ou seja, seus circuitos internos não
serão objetos de estudo. Apenas as funções que executam.

Além das tabelas de verdade, as funções lógicas podem ser representadas por funções algébricas,
que pertencem à chamada Álgebra de Boole, assunto de tópico mais adiante.

5-) A função E (AND) (início da página)

É definida como a função lógica de duas ou mais entradas e uma saída, tal que
o valor da saída é 1 se todas as entradas são 1 e 0 nos demais casos.

A Figura 5.1 dá um exemplo de um circuito com elementos eletromecânicos

(relés) que executam a função.

Fig 5.1

A A Tabela 5.1 ao lado é a tabela de verdade para a função E com duas variáveis
de entrada.

Tabela S A Figura 5.2 dá o símbolo usual para a função, com duas variáveis de entrada.
5.1B
0 0 0
0 1 0
1 0 0
1 1 1

A expressão conforme álgebra de Boole (ou expressão booleana) é dada por:

S = A . B (é comum a omissão do ponto. Assim, também pode ser escrita S

= AB).

Fig 5.2

6-) A função OU (OR) (início da página)

É definida como a função lógica de duas ou mais entradas e uma saída, tal que
o valor da saída é 1 se pelo menos uma entrada é 1 e 0 se todas as entradas
são 0.

A Figura 6.1 dá um exemplo de um circuito com elementos eletromecânicos

(relés) que executam a função.

Fig 6.1
A A Tabela 6.1 ao lado é a tabela de verdade para a função OU com duas
variáveis de entrada.

Tabela S A Figura 6.2 dá o símbolo usual para a função, com duas variáveis de entrada.
6.1B
0 0 0
0 1 1
1 0 1
1 1 1

A expressão conforme álgebra de Boole (ou expressão booleana) é dada por:

S = A + B (não confundir com soma algébrica comum. Não é equivalente).

Fig 6.2

7-) A função NÃO (NOT) (início da página)

É definida como a função lógica de uma entrada e uma saída tal que a saída é
1 se a entrada é 0 e 0 se a entrada é 1.

A Figura 7.1 dá um exemplo de um circuito com elemento eletromecânico

(relé) que executa a função.

Fig 7.1

A A Tabela 7.1 ao lado é a tabela de verdade para a função NÃO.

A Figura 7.2 dá o símbolo usual para a função (a função é também chamada de

Tabela S inversora e, quando situada numa entrada ou saída de um outro bloco lógico,
7.1 pode ser representada por um pequeno círculo).
0 1
1 0

A expressão conforme álgebra de Boole (ou expressão booleana) é dada por:

S = A.

Fig 7.2

8-) A função OU EXCLUSIVO (início da página)

A É definida como a função lógica de duas ou mais entradas e uma saída, tal que
o valor da saída é 1 se as entradas são diferentes e 0 se as entradas são
iguais.
Tabela S
8.1B A Tabela 8.1 ao lado é a tabela de verdade para a função OU EXCLUSIVO com
0 0 0 duas variáveis de entrada.
0 1 1
1 0 1
1 1 0
A Figura 8.1 dá o símbolo usual para a função, com duas variáveis de entrada.
A expressão conforme álgebra de Boole (ou expressão booleana) é dada por:

S = A  B.

Fig 8.1

9-) Funções derivadas (início da página)

Aqui são dadas duas funções derivadas de uso bastante comum, formadas pela combinação das
funções E e OU com a função NÃO. As tabelas de verdade são facilmente dedutíveis.

Função NÃO E (NAND):

S = (A . B).

Fig 9.1
Função NÃO OU (NOR):

S = (A + B).

Fig 9.2

10) Alguns fundamentos da álgebra de Boole (início da página)

Também chamada de álgebra Booleana, é um conjunto de propriedades, teoremas, etc que

permitem operações com expressões lógicas, de forma semelhante às operações aritméticas.

Variáveis booleanas ou lógicas são as que só podem assumir valores binários, ou seja, 0 ou 1. As
variáveis A, B, S dos itens anteriores são exemplos.

Expressões booleanas são as que indicam igualdades e operações com variáveis lógicas. São
exemplos as expressões nos itens anteriores.

A tabela abaixo dá algumas igualdades, propriedades, etc, que são úteis para a simplificação de
circuitos formados pela combinação de blocos lógicos elementares.

Tabela 10.1
Igualdades Propriedades Outros
A.0=0 A.B=B.A (A) = A
A.1=A A+B=B+A (A . B) = A + B
A.A=A A . (B . C) = (A . B) . C = A . B . C (A + B) = A . B
A.A=0 A + (B + C) = (A + B) + C = A + B + C A + (A . B) = A
A+0=A A . (B + C) = (A . B) + (A . C) A + (A . B) = A + B
A+1=1 (A + B) . (A + C) = A + (B . C)
A+A=A
A+A=1

11) Blocos com mais de duas entradas (início da página)

O bloco NÃO, por sua natureza, só admite uma entrada e uma saída. Os blocos E e OU (e seus
derivados) podem ter qualquer número (2) de entradas. Ou seja, o limite é apenas prático. Nas
figuras abaixo, exemplo de bloco E de 4 entradas (com uma inversora em B) e NÃO OU, também de
4 entradas.

Para o bloco da Figura 11.1:

S = ABCD

Para o bloco da Figura 11.2:

S = A+B+C+D

Fig 11.1 Fig 11.2

1-) Blocos lógicos elementares (início da página)

Abaixo tabelas para consulta.

Nome Símbolo Notação Tabela de Nome Símbolo Notação Tabela de
port/(ingl) usual algébrica verdade port/(ingl) usual algébrica verdade
A B A B S
0 0 0 0 1
E NÃO E
S=A.B 0 1 S = (A . B) 0 1 1
(AND) (NAND)
1 0 1 0 1
1 1 1 1 0

A B A B S
0 0 0 0 1
OU NÃO OU
S=A+B 0 1 S = (A + B) 0 1 0
(OR) (NOR)
1 0 1 0 0
1 1 1 1 0

A
NÃO
S=A 0
(NOT)
1 Alguns blocos lógicos aqui citados são formados
por combinações de blocos elementares, mas
A B são assim considerados pela importância de
OU 0 0 suas funções nos circuitos.
exclusivo S=AB 0 1
(XOR) 1 0
1 1

2-) Determinando circuitos a partir da tabela de verdade (início

da página)

Em geral, a primeira coisa que se faz no desenvolvimento de circuitos é determinar o

que ele deve fazer. Para circuitos lógicos, a tabela de verdade indica isso.

Comb A tabela ao lado representa um circuito de 3

entradas e uma saída (a coluna Comb significa
B C S combinação. É apenas uma numeração
Tabela seqüencial das combinações das entradas para
referências no texto).
 Deseja-se desenvolver um circuito lógico que
2.1A execute a tabela.
0 0 0 0 1
1 0 0 1 0
O procedimento a seguir descrito é
possivelmente um dos mais simples, embora
2 0 1 0 1 não seja o mais eficiente.
3 0 1 1 0
4 1 0 0 1
5 1 0 1 1
6 1 1 0 1
7 1 1 1 0

Em primeiro lugar, consideram-se somente as combinações de saída não zero. Elas são
as combinações 0, 2, 4, 5 e 6 (destacadas com azul na tabela).

Para cada combinação de saída não nula,

corresponde um bloco E com número de
entradas igual ao da tabela (3 neste caso).
Portanto, são 5 blocos E conforme Figura 2.1
ao lado.

Em cada bloco E, são adicionados inversores

(blocos NÃO) em cada entrada com valor zero
na combinação.

A saída de cada bloco E é ligada na entrada de

um bloco OU, cuja saída é a saída do circuito,
de acordo com a Figura 2.1.

Fig 2.1

Conforme já dito, este método não é dos mais eficientes. Os circuitos são grandes
demais e podem ser mais simples, simplificação esta que é objeto dos próximos tópicos.

3-) Diagramas de Veitch Karnaugh (início da página)

Comb O método de Veitch Karnaugh consiste em

representar graficamente os valores das variáveis
de entrada e, na sobreposição dos mesmos, os
Tabela B S correspondentes valores da saída.
3.1A
0 0 0 0 Seja a tabela de verdade simples ao lado, com
apenas duas entradas.
1 0 1 1
2 1 0 1
3 1 1 1
 Na Figura 3.1, os quadrados acima da linha
horizontal representam A=0 e abaixo, A=1. Os
quadrados à esquerda da linha vertical indicam
B=0 e à direita, B=1.

Por exemplo, o quadrado inferior esquerdo é a

sobreposição de A=1 e B=0, correspondendo à
combinação de número 2 da tabela. A saída
respectiva é S=1 e é indicada no quadrado.
Procede-se de forma análoga para as demais
combinações da tabela de verdade.

Uma vez inseridas todas as saídas, devem ser

identificados todos os pares não diagonais
possíveis de valores não nulos, mesmo que
Fig 3.1 sobrepostos.

Comb São portanto dois pares possíveis: vermelho

(equivalente a A) e verde (equivalente a B). E a
saída é uma função OU dos pares:
Tabela B S
3.2A S = A + B.
0 0 0 0
É um bloco OU simples, conforme era esperado
1 0 1 0
pelos valores da tabela de verdade (Tab 3.1).
2 1 0 0
3 1 1 1

E se alguma saída 1 não puder ser agrupada em

pares?

Na Figura 3.2 ao lado está o diagrama para uma

função E, conforme tabela de verdade acima (Tab
3.2).

A saída S = 1 está isolada e deve ser entendida

como uma função E das entradas sobrepostas, isto
é,

S=A.B

Fig 3.2

4-) Diagrama de Veitch Karnaugh para 3 variáveis (início da

página)

Comb A tabela de verdade ao lado é a mesma usada

no tópico 2 desta página.

Tabela B C S Na Figura 4.1, o diagrama para 3 variáveis e

4.2A com os valores de saída inseridos para essa
0 0 0 0 1 tabela.
1 0 0 1 0
Com 3 variáveis, devem ser identificadas
2 0 1 0 1 primeiro as quadras e depois os pares (mas
3 0 1 1 0 somente pares totalmente fora das quadras ou
4 1 0 0 1 com um elemento comum. Não valem pares
totalmente dentro das quadras).
5 1 0 1 1
6 1 1 0 1
7 1 1 1 0

Cabe ressaltar que a quadra é formada com elementos não adjacentes porque eles estão
na borda (ou seja, nesta situação, são considerados adjacentes). A mesma regra vale
para pares.

O único par é a interseção

de A e B e a única quadra
contém somente C.

E a saída é:

S = AB + C.

O circuito, conforme Figura

4.2, é significativamente
mais simples que o
desenvolvido pelo método
do tópico 2.

Fig 4.1 Fig 4.2

Notar que os diagramas de Veitch Karnaugh podem ser usados também para simplificar
expressões booleanas. Pelo circuito da Figura 2.1 (tópico 2), a saída é equivalente a

S = A B C + A B C + A B C + A B C + A B C. Basta, portanto, considerar cada parcela

como saída um no diagrama e os demais quadrados nulos e o resultado é o anterior.

5-) Diagrama de Veitch Karnaugh para 4 variáveis (início da

página)

Comb A tabela de verdade ao lado corresponde a

um circuito com 4 variáveis de entrada.

Tabela B C D S Pode-se desenvolver um circuito conforme

5.1A método do tópico 2, mas também é possível
0 0 0 0 0 0 imaginar que ele seria ainda maior do que o
exemplo dado, de 3 entradas.
1 0 0 0 1 1
2 0 0 1 0 1 Quanto ao diagrama, pelo que foi exposto nos
3 0 0 1 1 1 itens anteriores, pode-se concluir que, para 2
4 0 1 0 0 0 variáveis, podem existir elementos isolados e
pares. Para 3 variáveis, elementos isolados,
5 0 1 0 1 1
pares e quadras. Por analogia, pode-se supor
6 0 1 1 0 0 que, para 4 elementos, podem existir grupos
7 0 1 1 1 1 de oito ou oitavas.
8 1 0 0 0 1
Notar também que o elemento isolado
9 1 0 0 1 1 representa o maior número de variáveis e o
10 1 0 1 0 0 maior grupo, apenas uma variável. Portanto,
11 1 0 1 1 1 com 4 variáveis, uma oitava significa uma
variável (exemplo C) e um elemento isolado,
12 1 1 0 0 1
quatro (exemplo ABCD).
13 1 1 0 1 1
14 1 1 1 0 0
15 1 1 1 1 1
 Conforme dito no tópico
anterior, elementos nas
bordas podem formar
grupos. Isso deve ser
sempre verificado, pois
uma única omissão
invalida o resultado.

Na figura ao lado,
exemplos de pares e
quadras para o caso do
diagrama com quatro
variáveis de entrada.

Fig 5.1

E o resultado do diagrama para a tabela deste

tópico está na Figura 5.2.

São identificados 3 grupos: par A B C, quadra

A C e oitava D. Assim, a expressão booleana
do circuito é:

S=ABC+AC+D

Circuito conforme Figura 5.3 abaixo.

Fig 5.2
Fig 5.3

Display de 7 segmentos (início da página)

O display de 7 segmentos é um dispositivo A B C D a b c d e f g

bastante usado para indicação de valores 0 0 0 0 0 1 1 1 1 1 1 0
numéricos. 1 0 0 0 1 0 1 1 0 0 0 0
2 0 0 1 0 1 1 0 1 1 0 1
Desde que ele pode indicar dígitos de 0 a 9
(10 dígitos), a informação binária precisa 3 0 0 1 1 1 1 1 1 0 0 1
ter 4 dígitos binários, pois, com três, só 4 0 1 0 0 0 1 1 0 0 1 1
oito valores poderiam ser exibidos. Assim, 5 0 1 0 1 1 0 1 1 0 1 1
pode-se imaginar um circuito conforme Fig 6 0 1 1 0 1 0 1 1 1 1 1
1. 7 0 1 1 1 1 1 1 0 0 0 0
8 1 0 0 0 1 1 1 1 1 1 1
9 1 0 0 1 1 1 1 1 0 1 1
1 0 1 0 Ø Ø Ø Ø Ø Ø Ø
1 0 1 1 Ø Ø Ø Ø Ø Ø Ø
1 1 0 0 Ø Ø Ø Ø Ø Ø Ø
1 1 0 1 Ø Ø Ø Ø Ø Ø Ø
1 1 1 0 Ø Ø Ø Ø Ø Ø Ø
1 1 1 1 Ø Ø Ø Ø Ø Ø Ø
Neste circuito, ABCD são as quatro entradas binárias e abcdefg são as saídas para os
sete segmentos do display. A tabela de verdade é dada ao lado.

A notação Ø indica valor indiferente (pode ser 0 ou 1), uma vez que não há valor a
indicar acima da combinação 9 e o circuito que fornece as entradas deve evitar
combinações nesses casos (algumas vezes, as combinações que sobram, total de seis,
são usadas para sinal negativo, sinal de erro e outros).

Conforme mencionado na primeira página desta série, a informação binária não tem
necessariamente relação com o número binário que ela representa. Por exemplo, para
a combinação 0, abcdef tem 1111110. Esse número binário não é igual ao dígito
correspondente no display (0). Isso é na realidade um código para o display de sete
segmentos. E o circuito lógico que converte a entrada para o código é chamado
decodificador. A própria entrada de 4 bits ABCD, que tem relação direta com o valor
decimal, é também chamada de código BCD.

3--) Diagrama de Veitch Karnaugh para o decodificador do

display (início da página)
Na página anterior, foram dados exemplos de diagramas
de Veitch Karnaugh para circuitos com várias entradas e
uma saída. Neste caso são sete, mas, desde que são
eletricamente independentes, considera-se que cada
saída é um circuito e pode ser elaborado um diagrama
para cada.

Os valores indiferentes (Ø) devem ser colocados. Como

podem ser zero ou um, supõem-se valores convenientes
para formar grupos os maiores possíveis. Lembrar que,
conforme mencionado na página anterior, quanto maior o
grupo, menor o número de variáveis e o circuito é mais
simplificado.

a = A + C + BD + BD
 d = A + BD + CB + CD +
b = B + CD + CD c=B+C+D
BCD

e = BD + CD f = A + CD + CB + BD g = A + BC + BC + CD

4--) Circuito do decodificador para o display (início da página)

Na Fig 3 abaixo, os circuitos para os segmentos conforme diagrama anterior.

5--) Exemplo de circuito integrado (início da página)

É evidente que, com os integrados disponíveis, dificilmente alguém irá montar o

circuito anterior. Isso serve apenas para mostrar como funciona.
 A Fig 4 dá o diagrama de pinos do
decodificador para display CD4511BC da
Fairchild Semiconductor.

Notar as entradas ABCD e as saídas acbdefg.

VDD é a tensão de alimentação (3 a 15 V), VSS
é massa. LT é para teste, BI serve para
apagar ou modular por pulsos a intensidade
dos segmentos e LT permite armazenar o
código da entrada. Entradas não permitidas
(valor indiferente nas saídas) produzem
saídas nulas.
A adição de interfaces analógicas nas saídas (transistores de potência e/ou outros)
permite controlar displays de grande porte, como os construídos com lâmpadas
fluorescentes e outras.

Lógica combinatória e lógica seqüencial (início da página)

Obs: em algumas publicações, é usado o termo "combinacional" no lugar de

combinatório. O autor do website não o encontrou nos dicionários que dispõe e,
portanto, prefere não usar.
O exemplo da Fig 1 é um circuito lógico combinatório porque o
valor da saída depende apenas da combinação de valores das
entradas. Como igualdade booleana é dado por:

S = (A . B) . (C + D).
Por exemplo: se, no circuito acima, a combinação das entradas ABCD for 1100, a saída
será sempre 0.

Circuitos combinatórios permitem funções como decodificação, soma, subtração.

Entretanto, funções mais avançadas não podem ser implementadas com os mesmos.

O grande avanço da eletrônica digital foi dado pelos circuitos seqüenciais. Num
circuito seqüencial, o valor de uma saída depende não somente da combinação de
valores das entradas, mas também do valor anterior, isto é, o valor que a saída tinha
antes da aplicação da combinação de valores nas entradas.

3-) Lógica seqüencial: o bloco elementar (início da página)

O bloco elementar da lógica seqüencial é conhecido pelo seu nome em inglês, flip-flop.
Por definição, um flip-flop é um bloco que, conforme Fig 2,
contém:

Duas entradas principais, 1 e 2.

Uma entrada de controle (clock), CK.
Duas saídas complementares, Q e Q.
Uma entrada de pré-ajuste (preset), PR (opcional).
Uma entrada de apagamento (clear ou reset), CL (opcional).
Obs: as entradas de controle, pré-ajuste e apagamento serão, a partir de agora,
mencionadas pelo seus nomes em inglês por ser prática usual na área.

Existem vários tipos de flip-flops, cuja distinção se faz pelas letras que representam as
entradas 1 e 2.

4-) O flip-flop RS básico (início da página)

No arranjo da Fig 3, duas portas NÃO E são interligadas por uma realimentação
recíproca.
 Fica evidente que a realimentação fará o valor da saída depender
dos valores das entradas e do valor que tinha antes da aplicação
dos valores das entradas.

Para análise, monta-se uma tabela de todos os valores possíveis

das entradas e os valores possíveis das saídas antes da aplicação
das entradas.

Os valores anteriores das saídas são simbolizados por Qa e Qa.

A análise começa pela suposição que, no momento da aplicação dos valores das
entradas, os valores Qa e Qa estão presentes nas saídas.

Nos casos 0 e 1 (azul. S=0 e R=0), os valores das saídas são iguais aos seus
anteriores.

Nos casos 2 e 3 (lilás. S=0 e R=1), a situação 3 é impossível (Q não pode ser igual a
Q) e pode-se concluir que a saída será forçada para a situação estável (Q=0 e Q=1). E,
pelo mesmo motivo, pode-se concluir que, nos casos 4 e 5 (verde. S=1 e R=0), a saída
será Q=1 e Q=0.

Nos casos 6 e 7 (vermelho. S=1 e R=1), não há situação estável e devem ser
condições impossíveis para este tipo de circuito.
E, portanto, a Nº S R a b c d e f Qa Qa Q Q
tabela de verdade (S) (Qa) (a.b (Qa) (R) (d.e (c) (f)
para o flip-flop ) )
assim construído 0 0 0 1 1 1 0 1 0 0 1 0 1
será conforme 1 0 0 1 0 0 1 1 1 1 0 1 0
abaixo.
2 0 1 1 1 1 0 0 0 0 1 0 1
S R Q 3 0 1 1 0 0 1 0 0 1 0 1 1
0 0 Qa 4 1 0 0 1 0 0 1 0 0 1 1 1
0 1 0 5 1 0 0 0 0 1 1 1 1 0 1 0
1 0 1 6 1 1 0 1 0 0 0 0 0 1 1 1
1 1 * 7 1 1 0 0 0 1 0 0 1 0 1 1

5-) Adicionando as entradas de clock, preset e clear (início da

página)

Circuitos seqüenciais recebem em geral informações que mudam com o tempo.

Portanto, é conveniente uma forma de controlar o recebimento destas.
Na Fig 4, duas portas E foram colocadas nas entradas do
flip-flop do circuito anterior. Se a entrada de clock for 0,
temos sempre g=0 e h=0, independente dos valores de
S e R. Esta condição equivale aos casos 1 e 2 anteriores
e as saídas permanecem nos seus valores prévios.

Se a entrada de clock for 1, temos g=S e h=R e o

circuito se comporta como o do item anterior, com a
mesma tabela de verdade e o mesmo estado impossível.
Assim, a entrada de clock comanda a operação do bloco.
 Na Fig 4A foram adicionadas as entradas preset (PR) e
clear (CL).

Se ambas forem iguais a 1, o flip-flop opera sem

qualquer alteração. Estando a entrada clock em zero, a
saída Q assume valor 1 se preset for 0 e 0 se clear for 0.
Ou seja, estas entradas permitem definir um valor da
saída de forma independente das demais, o que pode
ser útil em muitos circuitos.

Os valores de PR e CL não podem ser simultaneamente

nulos, pois seria uma condição inválida (Q só pode ter
um valor).

6-) O flip-flop JK (início da página)

Um circuito com um estado impossível não terá

certamente aplicação prática. Para contornar a situação,
o tipo JK é o circuito anterior com portas E de 3 entradas
conforme Fig 5, isto é, com retorno das saídas para a
terceira entrada.

Notar que, à direita da linha vertical vermelha, o arranjo

é o mesmo do RS básico e, portanto, os valores
informados na tabela de análise abaixo são os
correspondentes à tabela de verdade do RS
(considerando CK=1. Se nulo, não há qualquer
mudança, similar ao item anterior).
Notar que na primeira e sexta m n
J K S R Q
linhas as saídas são, conforme (Qa) (Qa)
tabela do RS, os seus valores 0 0 1 0 0 0 Qa
anteriores. E a tabela de 0 0 0 1 0 0 Qa
verdade será:
0 1 1 0 0 0 0
J K Q 0 1 0 1 0 1 0
0 0 Qa 1 0 1 0 1 0 1
0 1 0 1 0 0 1 0 0 1
1 0 1 1 1 1 0 1 0 1
1 1 Qa 1 1 0 1 0 1 0
O resultado da tabela de verdade mostra que o flip-flop
JK eliminou o problema do estado impossível da
configuração simples RS.

Entretanto, ainda resta um outro: na maioria dos

circuitos práticos, a entrada de clock é uma sucessão de
pulsos conforme exemplo da Figura 6. Durante o
intervalo T (pulso no nível 1) o flip-flop pode mudar de
estado se as saídas mudarem.
Isto pode representar um inconveniente e o ideal seria um controle mais preciso como,
por exemplo, no ponto A, transição do nível 1 para 0. E a solução para isto é dada pelo
flip-flop mestre-escravo, objeto do próximo item.

7-) Flip-flop mestre-escravo (início da página)

A Figura 7 dá o arranjo básico. Na realidade, são dois flip-flops em cascata, o escravo

segue o mestre.

Suponha que o clock está inicialmente no nível zero. Nessa condição, o bloco mestre
está inativo e variações nas entradas J e K não produzem mudanças na saída.
Quando o clock passa para 1, o circuito escravo é bloqueado, mantendo a saída Q
anterior. Variações nas entradas produzem variações em Qm e Qm mas não afetam a
saída porque CK é zero.

Quando o clock passa para zero, o mestre é bloqueado e o escravo, liberado. Assim, ele
assume a saída correspondente ao estado anterior à transição.
E a tabela de verdade é a
mesma do tipo anterior,
considerando que as
mudanças só ocorrem nas
transições de 1 para 0 do
clock.

J K Q
0 0 Qa
0 1 0
1 0 1
1 1 Qa

8-) Variações de flip-flops (início da página)

Tabela de verdade:
Um flip-flop tipo T é um JK com as
T Q
entradas interligadas e, portanto, seus
valores só podem ser iguais. 0 Qa
1 Qa

Um flip-flop tipo D é um JK com uma Tabela de verdade:

porta NÃO entre as entradas e, D Q
portanto, seus valores só podem ser 0 0
opostos. 1 1

9-) Aplicações de flip-flops (início da página)

As características de manter e interagir com os valores anteriores e do controle pelo

clock dão aos flip-flops recursos não disponíveis em circuitos simplesmente
combinatórios. Informações podem ser armazenadas, ou melhor, memorizadas e
recuperadas no instante adequado. O flip-flop é o bloco básico para operações lógicas
avançadas.

Aplicações comuns de flip-flops serão gradativamente inseridas nas atualizações

periódicas desta página.

10) Registradores de deslocamento (início da página)

 Seja o circuito da Fig 10
com 4 flip-flops mestres-
escravos ligados em
cascata e com clock
comum.

Desde que o flip-flop 3 é

tipo D e a saída de cada é
ligada à entrada do
seguinte, os valores
presentes nas entradas só
podem ser
complementares.
Nessas condições, conforme tabela de verdade, os
valores das saídas não dependem dos estados anteriores,
mas apenas dos valores nas entradas na transição do
clock de 1 para 0.

E o circuito atua como um conversor série/paralelo, isto

é, uma informação em série aplicada na entrada ES,
desde que devidamente sincronizada com os pulsos de
clock, será colocada nas saídas S0 a S3 após o 4º pulso
de clock.
Observar que, a cada pulso de clock, a informação se desloca da esquerda para a
direita, razão do nome registrador de deslocamento.

No exemplo da Fig 11, depois do 4º pulso, a saída será 1001.

11) Conversor paralelo/série (início da página)

Um arranjo similar ao registrador de deslocamento pode proporcionar a operação

inversa, isto é, a conversão de uma informação paralela em serial. O esquema é dado
na Fig 12, com o uso de flip-flops com entradas preset e clear.
Na situação inicial, clear =
1 e habilitar = 0. Para
iniciar o processo, dá-se
um pulso 0 em clear
(zerando todos os flip-
flops) e depois um pulso 1
em habilitar.

Quando habilitar = 1, se
uma entrada E for 0, o
respectivo PR será 1 e o
flip-flop terá valor 0 devido
à limpeza anterior.

Considerando ainda
habilitar = 1, se uma
entrada E for 1,
o respectivo PR será 0, o que faz a saída do flip-flop 1. Assim, essa operação transfere
os dados das entradas paralelas para os respectivos flip-flops. De forma similar ao item
anterior, os pulsos de clock deslocam a informação para a direita e a forma serial
estará presente na saída S.

Contadores assíncronos (início da página)

Contadores são dispositivos de múltiplas e importantes aplicações e, na Eletrônica

Digital, são facilmente implementados com flip-flops.

Esta página trata de contadores assíncronos, assim denominados porque as entradas

de controle (clock) dos diversos flip-flops que os compõem não trabalham na mesma
freqüência.

3-) Contador assíncrono básico (início da página)

A Figura 3.1 dá o esquema:

são usados 4 flip-flops tipo
mestre-escravo ligados em
cascata, com a saída Q de
cada ligada à entrada de
clock do seguinte.

As entradas J e K de cada
flip-flop são mantidas no
Fig 3.1: contador de pulsos tipo assíncrono básico nível 1.
Supondo que inicialmente
todos os flip-flops estão no
nível 0, o comportamento
pode ser visto pelos
gráficos da Figura 3.2.

Também é suposto que, a

partir de determinado
instante, uma seqüência de
pulsos retangulares é
aplicada na entrada de
clock E do flip-flop número
0, conforme gráfico
superior da Figura 3.2.

Na página anterior foi visto

que flip-flops tipo mestre-
escravo só mudam de
estado na descida
Fig 3.2: respostas das saídas aos pulsos de clock (transição de 1 para 0) dos
pulsos de clock.

Assim, a saída do flip-flop 0

não acompanha
exatamente
a entrada de clock e o resultado é uma seqüência de pulsos com o dobro da largura. E
de forma análoga para os demais.
E S3 S2 S1 S0 Na Tabela 3.1 os valores da
nada 0 0 0 0 coluna E são apenas
1 0 0 0 1
números seqüenciais dos
pulsos de entrada e as
2 0 0 1 0
demais colunas contêm os
3 0 0 1 1 níveis lógicos das saídas de
4 0 1 0 0 acordo com os gráficos
5 0 1 0 1 anteriores, considerando
6 0 1 1 0 S3 o dígito mais
7 0 1 1 1 significativo.
8 1 0 0 0
9 1 0 0 1
Pode-se notar que os
valores das saídas
10 1 0 1 0
correspondem às
 11 1 0 1 1 contagens em números
12 1 1 0 0 binários dos pulsos de
13 1 1 0 1
entrada. E o processo é
reiniciado após o décimo
14 1 1 1 0
sexto pulso.
15 1 1 1 1
16 0 0 0 0 Voltando aos gráficos da
Tab 3.1: tabela de verdade do contador Figura 3.2, pode-se
verificar que o circuito
opera também como um
divisor de freqüência:
S0 tem freqüência igual à metade da de entrada, S1 a metade da de S0 e assim
sucessivamente, ou seja, cada flip-flop divide a freqüência por 2.

4-) Contador assíncrono de década (início da página)

O circuito do tópico anterior conta seqüências de 16 pulsos e não é difícil concluir que
esse número é resultado de 2n, onde n é o número de flip-flops (4 no caso). Entretanto,
em muitos casos, é necessário que a contagem seja feita em seqüências de 10 pulsos
(ou décadas), a base usual de numeração.
Desde que 10 não é
potência inteira de 2, pode
ser usado o artifício
indicado na Figura 4.1:
uma porta NAND com a
saída conectada nas
entradas CLEAR dos flip-
flops.

As entradas da porta
recebem os valores S3, S2
(equivalente a Q do flip-
flop 2), S1 e S0
(equivalente a Q do flip-
flop 0).
Fig 4.1: contador de década assíncrono
Assim, quando o valor
nessas entradas for igual a
1010 (10 em binário), as
entradas CLEAR serão
nulas, zerando
os flip-flops e reiniciando a contagem. Observar que o artifício pode ser ajustado para
qualquer tamanho da seqüência, desde que menor que 2 n, onde n é o número de flip-
flops.

5-) Contadores assíncronos decrescentes (início da página)

Os circuitos vistos até aqui

contam de forma
crescente. Algumas
aplicações exigem forma
contrária, isto é,
decrescente.

Na contagem decrescente,
as saídas são
Fig 5.1: contador assíncrono decrescente complementos dos valores
da tabela 3.1, ou seja,
1111, 1110, etc
Assim, um meio de se obter contagem decrescente é simplesmente considerar, no
circuito da Figura 3.1, as saídas S0 a S3 como as saídas Q dos respectivos flip-flops,
conservando as ligações entre Q e CK dos flip-flops adjacentes.

Outra forma é modificar o circuito para o da Figura 5.1: as entradas de clock recebem
as saídas Q e não Q, permanecendo estas últimas como saídas. A análise gráfica pode
ser feita de forma similar ao tópico 3 e, por isso, aqui não é colocada.
Havendo necessidade de
contagem crescente ou
decrescente, pode ser
usado um arranjo conforme
circuito da Figura 5.2.

Os três blocos B atuam

como chaves lógicas e o
circuito se comporta como
o da Figura 3.1 (crescente)
ou o da Figura 5.1
(decrescente), dependendo
do nível lógico da entrada
de controle C.
Fig 5.2: contador assíncrono crescente e decrescente

6-) Exemplo de circuito integrado (início da página)

A Figura 6.1 dá o diagrama lógico do CI

74HC/HCT93 da Philips. É um integrado de
14 pinos numerados conforme figura (os
pinos não indicados não são usados).

Funciona de forma similar ao circuito da

Figura 3.1, isto é, um contador de 4 flip-
flops (ou 4 bits), mas o flip-flop 0 (entrada
CP0) é separado dos demais (entrada
CP1). Assim, para funcionar como contador
de 4 bits, deve ser usada a entrada CP0 e
Fig 6.1: diagrama lógico do 74HC/HCT93 CP1 dever ser ligada externamente com a
saída Q0.
Se usada a entrada CP1, o circuito funciona como um contador de 3 bits, com saídas
Q1, Q2 e Q3.

As entradas de controle dos pinos 2 e 3 (MR, "master reset") zeram a contagem se

ambas estiveram no nível 1.

Contadores síncronos (início da página)

Conforme visto na página anterior, nos contadores assíncronos os flip-flops são ligados
em cascata e trabalham em diferentes freqüências. Na realidade, cada um opera na
metade da freqüência do anterior. Os circuitos são simples e, em princípio, pode parecer
que atendem todas as necessidades. Entretanto, os circuitos práticos apresentam
pequenas diferenças e variações de tempos de resposta e, assim, erros podem ocorrer
com freqüências mais altas.
Fig 2.1: circuito incompleto de um contador síncrono

Nos contadores síncronos, este problema é minimizado porque todos os flip-fops

recebem, nas entradas de clock, o mesmo sinal, isto é, os pulsos a contar.

O esboço de um contador síncrono de 4 dígitos binários é dado na Figura 2.1: cada flip-
flop recebe a mesma entrada E e as saídas Q são os dígitos resultantes da contagem, de
forma similar ao assíncrono. A tarefa agora é achar ligações e blocos lógicos entre os
flip-flops de forma que a contagem seja efetivada com a entrada de clock comum.

3-) Tabelas do flip-flop (início da página)

A Tabela 3.1 é a tabela de verdade do flip-flop JK, conforme matéria na página

Eletrônica Digital II.
Qa é o valor anterior da saída Q, antes da aplicação dos
valores das entradas J e K. A mesma coisa vale para o flip-flop tipo mestre-
escravo, lembrando que neste as mudanças somente ocorrem na variação
(descida) de 1 para 0 dos pulsos aplicados na entrada de clock.

Caso A partir da tabela de Casos

verdade, podemos
elaborar uma tabela
Tab K Q de transição, Tab Q J K
3.1J conforme 3.2 à direita: 3.2Qa
I 0 0 Qa são listados os valores I e II 0 0 0 Ø
II 0 1 0 anterior e atual III e IV 0 1 1 Ø
III 1 0 1 possíveis para a saída II e IV 1 0 Ø 1
e
IV 1 1 Qa I e III 1 1 Ø 0

os correspondentes valores que as entradas devem ter para ocorrer cada transição de
Qa para Q.

Observe a primeira linha de valores da Tab 3.2: a transição de Qa=0 para Q=0 só pode
ocorrer nos casos I e II da Tab 3.1 (nos demais casos, ou Q é 1 ou o inverso de Qa, o
que é contra a hipótese assumida de Qa=0 e Q=0). Assim, nos casos I e II de Tab 3.1,
a entrada J é sempre 0 e a entrada K, 0 ou 1, isto é, indiferente (simbolizado por Ø
conforme já visto em páginas anteriores). Raciocínio similar é usado para os demais
casos, resultando na tabela de transição 3.2.

4-) Tabela para um contador de década (início da página)

Pulso Consideramos agora que,

para circuito esboço da
Figura 2.1, desejamos um
Tab S2 S1 S0 J3 K3 J2 K2 J1 K1 J0 K0 meio de fazê-lo contar
4.1S3 repetidamente seqüências
de 10 pulsos. Assim, as
 saídas S3 a S0 devem
1 0 0 0 0 0 Ø 0 Ø 0 Ø 1 Ø
assumir valores binários
2 0 0 0 1 0 Ø 0 Ø 1 Ø Ø 1
de 0000 a 1001,
3 0 0 1 0 0 Ø 0 Ø Ø 0 1 Ø incrementados 1 a 1
4 0 0 1 1 0 Ø 1 Ø Ø 1 Ø 1 conforme Tabela 4.1.
5 0 1 0 0 0 Ø Ø 0 0 Ø 1 Ø
6 0 1 0 1 0 Ø Ø 0 1 Ø Ø 1 É evidente que, conforme
7 0 1 1 0 0 Ø Ø 0 Ø 0 1 Ø circuito, cada saída S é a
8 0 1 1 1 1 Ø Ø 1 Ø 1 Ø 1 mesma saída Q do
respectivo flip-flop.
9 1 0 0 0 Ø 0 0 Ø 0 Ø 1 Ø
10 1 0 0 1 Ø 1 0 Ø 0 Ø Ø 1
0 0 0 0

Consideramos que a primeira linha (pulso 1) corresponde à transição deste para o pulso
2. Assim, S3 (ou Q3) vai de 0 para 0 e, conforme tabela 3.2, J3 e K3 serão
respectivamente 0 e Ø. S2 e S1 também vão de 0 para 0 e, assim, os dados de J2/K2 e
J1/K1 também serão 0 e Ø. S0 muda de 0 para 1. Portanto, conforme Tab 3.2, J0 e K0
serão 1 e Ø respectivamente.

A tabela pode é completada com o uso procedimento similar, lembrando que, no pulso
10, a transição é para valores de S3 S2 S1 S0 iguais a 0000, ou seja, o reinício da
contagem.

Podemos concluir que o circuito da Figura 2.1 funcionará como um contador de década
síncrono se cada entrada J e K de flip-flop receber a saída de um circuito combinatório
de entradas S3 a S0 e tabela de verdade conforme Tab 4.1. Desde que são oito o total
de entradas J e K, serão necessários oito circuitos combinatórios, que podem ser
traçados com o uso dos diagrama de Veitch-Karnaugh, já vistos na página Eletrônica
Digital IA e Eletrônica Digital IB.

5-) Diagramas para o contador (início da página)

A Figura 5.1 dá os diagramas para as quatro primeiras entradas de flip-flops da tabela

do tópico anterior. Lembrar que o termo "entrada" se refere aos flip-flops. Na realidade,
também serão saídas de circuitos combinatórios com entradas S3 S2 S1 S0 conforme já
mencionado.

Desde que o circuito não opera com valores de S3 S2 S1 S0 acima de 1001, os valores
de saída nos diagramas devem ser considerados indiferentes (Ø) para maximizar a
simplificação.

Fig 5.1: diagramas de Veitch-Karnaugh para as entradas J3, K3, J2 e K2

Portanto: J3 = S2 S1 S0, K3 = S0, J2 = S1 S0 e K2 = S1 S0.

E a Figura 5.2 dá o diagrama para as entradas restantes.

Fig 5.1: diagramas de Veitch-Karnaugh para as entradas J1, K1, J0 e K0

Assim: J1 = S3 S0, K1 = S0, J0 = 1, K0 = 1.

6-) Circuito para o contador síncrono de década (início da página)

Com o uso de dois blocos E de duas entradas e um de três entradas, é possível aplicar
os valores nas entradas dos flip-flops de acordo com os resultados do tópico anterior. E
o circuito básico do contador é dado na Figura 6.1 abaixo.

Fig 6.1: esquema do contador síncrono de década

Procedimento similar pode ser usado para contadores de outras seqüências e contadores
que operam de forma crescente ou decrescente. Neste último caso, basta acrescentar
na tabela uma variável de controle que seja, por exemplo, 0 para a parte crescente e 1
para a decrescente. Com 4 flip-flops, a simplificação é mais trabalhosa, pois, neste caso,
os diagramas de Veitch-Karnaugh serão de 5 variáveis.

7-) Exemplo de circuito integrado (início da página)

A Figura 7.1 ao lado dá a identificação dos

pinos do circuito integrado 74F162A da
Fairchild Semiconductor.

É um contador de década síncrono, que

pode operar com freqüências de até 120
MHz. Tensão típica de alimentação (Vcc) na
faixa de 4,5 a 5,5 V.

É evidente que dispõe de características e

recursos não encontrados no circuito
Fig 7.1: pinos do 74F162A básico do tópico anterior.

Q3 Q2 Q1 Q0 são as saídas, equivalentes a S3 S2 S1 S0 do circuito da Fig 6.1. TC

(terminal count) indica o fim da contagem e é usado para implementar contadores em
vários estágios (exemplo: unidades, dezenas, centenas).

SR CP é a entrada dos pulsos a contar (clock).

P3 P2 P1 P0 são entradas paralelas cujos

Tab CET CEP Modo valores podem ser transferidos para as
7.1PE saídas Q3 Q2 Q1 Q0 mediante condição
0 Ø Ø Ø Limpar (reset) dada na tabela ao lado.
1 0 Ø Ø Carrega Pn  Qn
1 1 1 1 Contar Outros modos também são dados na
mesma tabela.
1 1 0 Ø Parar
1 1 Ø 0 Parar

Introdução aos conversores (início da página)

Na Eletrônica Digital, conversores são circuitos que transformam grandezas

analógicas em digitais ou vice-versa. Isto é uma necessidade imposta pela
prática. Em muitos casos, há grandezas analógicas que precisam ser
convertidas em digitais, como, por exemplo, a saída de tensão de um sensor de
temperatura de um termômetro digital. Em outros casos, a operação inversa é
usada.

Fig 2.1 Fig 2.2 Fig 2.3

As Figuras 2.1 e 2.2 dão os diagramas de blocos básicos dos conversores analógico-
digitais (AD) e digital-analógicos (DA). Em alguns casos, a entrada e saída são
analógicas e uma configuração como a indicada na Figura 2.3 pode ser aplicada.

Os conversores digital-analógicos são consideravelmente mais simples que os analógico-

digitais. Na realidade, vários tipos de conversores analógico-digitais usam conversores
digital-analógicos como parte do circuito. Portanto, estes últimos devem ser vistos em
primeiro lugar.

3-) Somador com amplificador operacional (início da página)

Embora um conversor digital-analógico possa ser implementado apenas com resistores

e diodos, é mais comum o uso do amplificador operacional para proporcionar tensões de
saída em níveis razoáveis, evitando valores muito baixos que ocorrem no caso de
resistores e diodos.

O circuito da Figura 3.1 é o básico de um somador

com amplificador operacional. Mais informações
sobre amplificadores operacionais são dadas na
página correspondente neste site. Nesta página
pode ser visto que a tensão de saída Vs deste
circuito é dada por:

Vs = -Rr [ (Va/Ra) + (Vb/Rb) + (Vc/Rc) ] #III.1#.

Se Ra = Rb = Rc = R, o circuito faz a soma, pois

Fig 3.1 Vs = -(Rr/R) ( Va + Vb +Vc ).

4-) Conversor digital-analógico tipo R-2nR (início da página)

As entradas Va, A (Va)

Vb, Vc e Vd são
as entradas
digitais do Tabela C (Vc) D (Vd) |Vs| (V)
conversor, 4.1B (Vb)
correspondendo 0 0 0 0 0,000
Va ao bit mais 0 0 0 1 0,625
significativo. 0 0 1 0 1,250
0 0 1 1 1,875
Assim, essas 0 1 0 0 2,500
entradas só
O circuito da Figura 4.1 é o mesmo podem ter 0 1 0 1 3,125
somador do tópico anterior, acrescido
valores 0 ou 1 0 1 1 0 3,750
de uma entrada para formar um em termos 0 1 1 1 4,375
conversor de 4 dígitos binários (4 lógicos. 1 0 0 0 5,000
bits). 1 0 0 1 5,625
O valor físico 1 0 1 0 6,250
Os resistores Ra, Rb ... têm valores depende do
1 0 1 1 6,875
relacionados com 2 (1R, R2, 4R, ...)projeto do
n

1 1 0 0 7,500
Fig 4.1 circuito. Aqui
1 1 0 1 8,125
consideramos
1 1 1 0 8,750
5V, isto é, nível
1 é igual a 5 V. 1 1 1 1 9,375

Adaptando a igualdade #III.1# do tópico anterior para o circuito da Figura 4.1, isto é,
adicionando uma entrada, temos: Vs = -Rr [ (Va/R) + (Vb/2R) + (Vc/4R) + (Vd/8R) ]
ou

Vs = -(Rr/R) [ (Va/1) + (Vb/2) + (Vc/4) + (Vd/8) ] #IV.1#.

Considerando um caso particular de Rr = R, a fórmula anterior fica:

Vs = - [ (Va/1) + (Vb/2) + (Vc/4) + (Vd/8) ]. Para este caso, é montada a tabela 4.1
acima, supondo, conforme já dito, que entrada lógica 0 é 0 V e 1 é 5 V (não considerado
o sinal negativo da saída pois o que interessa são os valores absolutos para demonstrar
o funcionamento).

Para a primeira linha de dados (0000) o valor da saída é naturalmente zero. Para a
segunda linha (0001) é | Vs | = 0/1 + 0/2 + 0/4 + 5/8 = 0,625 V. Para a terceira linha
(0010) temos:
| Vs | = 0/1 + 0/2 + 5/4 + 0/8 = 1,250.
Repetindo o cálculo para as demais linhas, o resultado é o informado na tabela. Pode-se
observar que os valores analógicos da saída são proporcionais aos valores digitais das
entradas, com intervalo de 0,625 V correspondendo ao intervalo 1 da entrada digital.

Notar que o intervalo (e, portanto, a máxima tensão de saída) depende da relação Rr/R
(1 neste exemplo) e que ela pode ser modificada para resultar em valores adequados ao
circuito.

O número de dígitos binários da entrada também pode ser modificado, bastando

adicionar ou remover resistências de entrada, obedecendo a relação 2 nR (exemplo: para
5 dígitos binários, a resistência da entrada adicional Ve seria 16 R).

5-) Conversor digital-analógico tipo R-2R (início da página)

O conversor do tópico anterior apresenta uma desvantagem de implementação: há

necessidade de várias resistências com valores múltiplos de potências inteiras de 2.
Considerando que, em geral, o número mínimo de bits com que se trabalha é oito, a
resistência da entrada do dígito menos significativo deve ser 256 vezes a do mais
significativo. Tanta diferença pode levar a correntes fora da faixa de operação dos
circuitos. Além, é claro, da necessidade de resistores com valores especiais. Mas se
pode imaginar usar apenas resistores de valor R e fazer séries destes para os demais.
Neste caso, o número deles seria consideravelmente aumentado.

O conversor da Figura 5.1 usa a

chamada malha R-2R, nome dado
em razão da existência de apenas
2 valores de resistências no
circuito de entrada (R e 2R).

Para análise do circuito, deve ser

lembrado que o ponto O tem
potencial nulo ou próximo. É o
chamado terra virtual, que pode
ser visto na página
Fig 5.1 Amplificadores Operacionais.
O circuito equivalente para a
entrada é dado na Figura 5.2: a
tensão de entrada para o
amplificador operacional pode ser
considerada a tensão entre o
ponto P e a massa.

Fig 5.2
Na análise, consideramos V a tensão do nível lógico 1. Para a situação 0000 (Va = Vb =
Vc = Vd = 0), temos naturalmente tensão nula na entrada e saída também nula.

Para a condição 0001 (Va = 0, Vb = 0, Vc = 0, Vd = V. Notar que Va é o dígito mais

significativo), podemos considerar as entradas nulas com o mesmo potencial da massa e
o circuito equivalente é dado na Figura 5.3.
Simplificando o circuito por
associações sucessivas de
resistências em paralelo e em
série, pode-se deduzir que a
resistência entre o ponto Z e a
massa é R. Assim, a tensão Vzo =
V/3.
Fig 5.3
A resistência entre o ponto Y e o ponto O é R e, portanto, a tensão Vyo = Vzo/3 = V/6.
De forma análoga pode-se concluir que Vxo = Vyo/2 = V/12 e Vpo = Vxo/2 = v/24.
A Figura 5.4 dá o diagrama
equivalente para a situação 0010
(Va = 0, Vb = 0, Vc = V, Vd = 0).

A resistência entra y e massa é R.

Assim Vyo = V/3. E, de forma
análoga à anterior, Vpo = V/12.
Fig 5.4
O mesmo procedimento pode ser repetido para as demais combinações, mas dá para
deduzir (e realmente ocorre) que para 0100 Vpo = V/6 e para 1000 Vpo = V/3.
A (Va) Para combinações com mais de
um dígito 1, a tensão resultante é
a soma do desmembramento.
Tabela C (Vc) D (Vd) Vpo (V) |Vs| (V) Exemplo: para 0011, Vpo é a
5.1B (Vb) soma do caso 0001 com o caso
0 0 0 0 0,00 0,00 0010, ou seja, Vpo = V/12 +
0 0 0 1 0,20 0,40 V/24.
0 0 1 0 0,40 0,80
0 0 1 1 0,60 1,20 A fim de simplificar as divisões,
0 1 0 0 0,80 1,60
consideramos a tensão do nível 1
V = 4,8 volts. E a resistência de
0 1 0 1 1,00 2,00
realimentação do circuito (Figura
0 1 1 0 1,20 2,40
5.1) Rr = 4R. De acordo com a
0 1 1 1 1,40 2,80 igualdade #III.1# (considerando,
1 0 0 0 1,60 3,20 conforme já dito, apenas uma
1 0 0 1 1,80 3,60 resistência de entrada igual a
1 0 1 0 2,00 4,00 2R), temos:
1 0 1 1 2,20 4,40 Vs = -Rr/2R (Vpo) = -2 Vpo.
1 1 0 0 2,40 4,80
E a Tabela 5.1 pode ser montada
1 1 0 1 2,60 5,20
com essas hipóteses e os valores
1 1 1 0 2,80 5,60
calculados.
1 1 1 1 3,00 6,00

6-) Exemplo de circuito integrado (início da página)

A Figura 6.1 dá a identificação dos pinos do

circuito integrado DAC7621. É um conversor
digital analógico de 12 bits fabricado pela Burr-
Brown, para aplicações como controle de
processos, periféricos de computadores,
instrumentos, etc.

As entradas digitais são marcadas por DB0 a

DB11 e existe um terra específico para as
mesmas (DGND). O pino AGND é o terra
analógico, para a saída analógica (Vout) e tensão
de alimentação.

Fig 6.1
Cada unidade binária de entrada corresponde a 1
mV de saída, que varia portanto de 0 V (000H na
entrada) até 4,095 V (FFFH na entrada).
As entradas digitais passam antes da conversão por dois registradores temporários:
registrador de entrada (Reg in) e do conversor (Reg DAC).
R/W E as entradas auxiliares (R/W, CS e LDDAC)
manipulam as operações conforme Tabela 6.1 ao
lado.
 A entrada CS ("chip select") é para o caso de
Tab LDD mais de um dispositivo no circuito.A entrada CLR
ela AC Reg In Reg DAC Modo
("clear") zera o dispositivo.
6.1
CS
Alimentação Vdd de 4,75 a 5,25 volts.
0 0 0 escreve escreve escrever
0 0 1 escreve mantém escr entr
1 0 1 lê mantém ler entr
Ø 1 0 mantém atualiza atualizar
Ø 1 1 mantém mantém manter

Conversor tipo paralelo (início da página)

É provavelmente a
forma mais simples e
direta de conversão. A
Figura 2.1 dá o
diagrama básico para
saída em três dígitos
binários.

Uma tensão de
referência (4,8 V no
exemplo) é aplicada na
série de divisores de
tensão formados por R1
a R7, de idênticos
valores (R).

Os blocos C1 a C7 são
comparadores: se o
sinal em (+) for maior
que em (-), a saída é 1
e nula nos demais
casos.

Suponhamos, por
exemplo, que 2 volts
são aplicados na
entrada analógica: C1,
C2 e C3 terão saída 1 e
C4, C5, C6 e C7 terão
saída 0. Ou, de baixo
para cima, 0001111.

Fig 2.1 X1 a X7 são blocos tipo

OU EXCLUSIVO, ou seja,
a saída é nula se as
entradas são iguais e 1
se as entradas são
diferentes (ver Tópico
1).

Considerando a entrada anterior (C1 a C7 = 0001111), temos as saídas X1 a X7 =

0010000. Portanto, um nível de tensão na entrada analógica é convertido em uma única
saída 1 nos blocos X1 a X7. Se a entrada analógica é nula (ou melhor, menor que 0,6 V
neste caso), todas as saídas X serão nulas e, portanto, as saídas digitais ABC também
serão nulas (devido a esta situação particular, são usados 7 comparadores e 7 portas
XOR e não 8).
Nos demais casos, apenas uma das saídas X têm valor 1, dependendo da faixa da
tensão analógica de entrada. Para a transformação em uma seqüência de dígitos
binários, os diodos nas saídas são suficientes, dispensando decodificadores mais
elaborados. Os números binários nas saídas dos diodos indicam a situação quando a
saída da respectiva porta X está em 1. Assim, tensões analógicas na entrada são
convertidas em números binários de 3 dígitos.

É evidente que a conversão se dá de forma escalonada, isto é, tensões que variam

dentro de valores consecutivos do divisor têm a mesma saída digital (exemplo: no
circuito dado, uma tensão de 0,8 V tem a mesma saída digital de uma tensão de 1,1 V).
Isso também ocorre com os outros tipos e o valor mínimo de variação que é perceptível
pelo circuito é chamado resolução do mesmo.

É também fácil concluir que a resolução depende do número de dígitos binários (bits) da
saída. No exemplo dado, de 3 bits, temos resolução = 1/2 3 = 0,125 ou 12,5%.

Este tipo de conversor é, conforme já mencionado, simples e eficiente. No caso de

variações rápidas da tensão de entrada, a resposta depende somente das características
dos circuitos comparadores e portas lógicas. Outro aspecto positivo: no exemplo dado,
R0 a R7 têm o mesmo valor e, portanto, a saída varia linearmente com a entrada. O uso
de valores adequadamente diferenciados permite conversões não lineares como, por
exemplo, logarítmicas. Embora isto seja possível com outros tipos, o processo não é tão
fácil quanto a simples seleção de valores de resistores.

Entretanto, o circuito apresenta uma limitação prática devido ao elevado número de

componentes necessários. Pelo circuito dado, pode-se concluir que o número de
resistores, comparadores e portas XOR (sem contar os diodos) é (2 n - 1) para cada,
onde n é o número de bits de saída. Considerando que o mínimo usual é 8 bits, esse
número seria 255. Para 16 bits, 65535. Assim, outros tipos foram desenvolvidos para
evitar essa limitação.

3-) Conversor tipo rampa digital (início da página)

 Este conversor usa um
artifício comum a vários
outros tipos: conforme
Figura 3.1, a saída de
um contador (de 4 bits
neste exemplo) é ligada
na entrada de um
conversor digital
analógico.

Supomos de início que a

entrada de clock do
contador é
continuamente
alimentada com uma
seqüência de pulsos.
Nesta situação, a tensão
Vcon na saída S do
conversor varia entre 0
e um valor Vmax, que
depende do contador e
das características do
conversor digital
analógico. Um ciclo
dessa variação pode ser
visto no gráfico na parte
inferior esquerda da
figura.

Mas no circuito há um
comparador e uma
porta E na entrada de
Fig 3.1 clock. Enquanto a
tensão Vcon for menor
que a da entrada
analógica Ea, a saída do
comparador é 1 e os
pulsos de clock são
dirigidos ao contador.

No momento em que Vcon se torna maior que Ea, a saída do comparador passa para 0,
bloqueando os pulsos de clock e, portanto, a contagem. Desde que a saída do
comparador também vai para a entrada de clock dos flip-flops (tipo mestre-escravo), o
valor digital da saída do contador é armazenado nos mesmos (lembrar que flip-flops tipo
mestre-escravo só permitem a mudança de estado na transição de 1 para 0 do clock).
Portanto, a saída digital armazenada nos flip-flops tem relação linear com a entrada
analógica Ea desde que, é claro, ela esteja dentro da faixa 0-Vmax.

O circuito básico apresentado não opera continuamente. A contagem pára após a

primeira interrupção. O reinício é dado pela aplicação do nível 0 na entrada clear do
contador, o que pode ser facilmente implementado de forma automática.

4-) Conversor tipo rastreamento (início da página)

 Usa o mesmo princípio
básico do tipo anterior,
mas o arranjo é mais
elaborado, resultando
em um circuito mais
simples.

Os pulsos de clock
alimentam
continuamente a
entrada do contador, o
qual dispõe de uma
entrada digital que
comuta, de acordo com
o nível lógico, o sentido
da contagem (crescente
ou decrescente),
conforme já visto nas
Fig 4.1 páginas
correspondentes
(Eletrônica Digital IIA e
Eletrônica Digital IIB).

Enquanto a entrada analógica Ea é maior que Vcon, a saída do comparador é 1 e o

contador opera de modo crescente. Quando Vcon se torna maior que Ea, a saída do
comparador vai para 0 e o contador opera de forma decrescente. Isto leva Vcon para
um valor imediatamente abaixo de Ea, invertendo o processo. Assim, considerando Ea
constante, o contador opera continuamente entre dois valores próximos de Ea, não
havendo necessidade dos flip-flops de armazenamento. Se o valor de Ea muda, o
patamar de operação também muda.