Eletrônica Digital Experimental – EMC-UFG

Aula 7

Somador Completo

Objetivo
• Construir um circuito somador completo utilizando o esquemático do Quartus.

Circuito Somador Completo

A Figura 1 mostra o circuito de um somador completo e a sua tabela verdade. Este circuito possui três
entradas (A, B e Cin) e duas saídas (S e Cout).

Onde:
S = A  B  C IN

COUT = C IN ( A  B) + AB

Como projetar este circuito é demostrado no capítulo 6 do livro de Sistemas Digitais do Tocci.

Tabela verdade circuito do somador completo

A B Cin Cout S
0 0 0 0 0
0 0 1 0 1 A
0 1 0 0 1 B S
0 1 1 1 0 Cin
1 0 0 0 1
1 0 1 1 0 Cout
1 1 0 1 0
1 1 1 1 1
Figura 1
Procedimento para criar o projeto no Quartus

1- Crie uma pasta com o nome SOMADOR

2- Abra o Quartus e crie um novo projeto na pasta SOMADOR com nome somador_4bits. Veja os passos
de como fazer nos roteiros anteriores.

1
Iniciar um novo projeto por meio do menu:

Buscar o diretório onde foi

criada a pasta SOMADOR

2
3
Name filter: EP2C35F672C6

Clique aqui
para selecionar
Ciclone II

Digite

Selecione este

Clique aqui para

selecionar o FPGA

4
3- Dentro do projeto criado, somador_4bits, crie um arquivo novo para desenhar o diagrama
esquemático do circuito somador completo.

File >> New -> Block Diagram/ Schematic File

Desenhe o diagrama esquemático de acordo com a Figura 2 na próxima página.

4- Salve o arquivo (.bdf)

Execute os comandos a seguir:
 File -> Save As...
-> Salvar na pasta: SOMADOR
-> Nome: somador_completo
-> Tipo: Block Diagram/Schematic File (*.bdf)
-> Clique em Salvar

5
Nomeia os pinos de entrada como: A , B , Cin e os pinos de saída: S , Cout

Nome do aluno:

A S
B

Cin
Cout

Figura 2: Diagrama esquemático do somador_completo

6
5- Fazendo o arquivo somador_completo.bdf como Top-level design Entity

Para fazer a compilação do circuito somador_completo, devemos primeiro mudar o Top-level design
entity para somador_completo.

Veja na figura abaixo que somador_4bits está como entidade principal do projeto (top-level-desing).

Tornando somador_completo como Top-level design entity.

Execute os seguintes passos:

 Clique na Aba Files

7
 Clique com a tecla direita do mouse em somador_completo.bdf
 Clique em Set as Top-Level Entity

8
6- Compile o projeto

Resultado da compilação

7- Abra o editor de forma de onda do simulador (Simulation Waveform Editor (vwf))

 File > New > University Programa VWF > OK

9
7.1- Importe todos os nós (pinos) de lista do projeto
Veja as Figuras abaixo:

Clique aqui com o botão

direito do mouse

1º Clique em List e os terminais de entrada e saída do projeto aparecerão no campo Nodes Found.
2º Clique no botão com o símbolo “>>” para selecionar todos os terminais criados no projeto.
3º Clique em OK e novamente em OK.
A janela Noder Finder com os terminais inseridos.

10
A figura abaixo mostra a janela do editor de formas de onda do simulador depois de importar os nós de
lista do projeto.
Obs:- Verifique se os pinos de entrada A , B , Cin e os de saída Cout , S estão na ordem mostrada na figura
abaixo. Se não estiver, ordene-os como está mostrado na figura.

Para colocar os pinos A, B, Cin , Cout e S na ordem mostrada faça:

 Clique em cima de cada pino, um de cada vez, e arraste para colocá-lo na ordem mostrada na figura.

7.2- Defina o tempo de simulação

Edit > Set End Time ... = 1 µs

7.3- Configure a largura do Grid

Edit > Grid Size ... = 100 ns

11
7.4- Edição das formas de onda para a simulação

Use o Overwrite Clock da seguinte forma:

2º Clique deste símbolo,
Overwrite Clock.

1º Clique em cima do pino A,

aparecerá marcado em azul.

Entrada A  Overwrite Clock -> Period -> 800 ns

Entrada B  Overwrite Clock -> Period -> 400 ns

Entrada Cin  Overwrite Clock -> Period -> 200 ns

Depois de atribuir as formas de onda dos sinais de entrada conforme mostrado, salve com o nome
somador_completo.vwf. É importante alterar o nome pré-fornecido pelo Quartus (Waveform.vwf)
para somador_completo.
 Clique em File -> Save As... -> para salvar o arquivo somador_completo.vwf

12
7.5- Agrupe as entradas (A, B , Cin) e as saídas (Cout , S), veja a figura.

 Com a tecla CTRL apertada selecione todas as entradas (A, B , Cin).

 Clique com o botão direito do mouse sobre as entradas, aparecerá uma janela,

-> Grouping -> Group name: Ent

 Faça o mesmo para as saídas (Cout , S) -> Group name: Out

13
8- Execute a simulação

8.1- Run Functional Simulation do somador_completo.vwf

Clique no ícone na barra de ferramentas do editor.

Após concluir a simulação abrirá a janela somador_completo.sim.vwf .

Analise as formas de ondas resultantes. Compare com a tabela verdade do somador completo.

Tabela verdade – somador completo

A B Cin Cout S
0 0 0 0 0
A
0 0 1 0 1 B S
0 1 0 0 1 Cin
0 1 1 1 0
1 0 0 0 1 Cout
1 0 1 1 0
1 1 0 1 0
1 1 1 1 1

Resultado da simulação:

Functional Simulation

14
9- Criando um bloco lógico

Um somador de 4 bits necessita de quatro somadores completos cascateados.

O Quartus permite a construção de blocos lógicos que podem ser aproveitados em outros esquemáticos.
Para a criação de um bloco somador completo verifique se o esquemático do circuito está aberto, ou
seja, o arquivo somador_completo.bdf deve estar aberto para criar o bloco lógico.

Execute os seguintes comandos:

 File >>Create/Update >> Create Symbol Files for Current File.

Salve o arquivo na pasta do projeto (SOMADOR) com o nome somador_completo.bsf.

A extensão bsf indica que o arquivo é um bloco lógico que pode ser utilizado em outros esquemáticos.

Veja as figuras a seguir:

15
10- Como abrir o bloco somador_completo

O novo símbolo estará disponível para uso em um novo diagrama esquemático dentro do projeto
somador_4bits. Abra um novo diagrama esquemático em:

 File >> New -> Block Diagram/ Schematic File -> OK

16
 Clique no ícone -> Clique -> Project -> Clique -> somador_completo

 Clique em Cancel
No próximo roteiro vamos trabalhar com o bloco somador_completo.

17