Apostila Sistemas Digitais 20081

CENTRO FEDERAL DE EDUCAÇÃO TECNOLÓGICA DO RIO GRANDE DO NORTE
Departamento Acadêmico de Tecnologia da Informação

Av. Sen. Salgado Filho, 1559, Natal/RN, 59015-000. Fone/FAX (84) 4005-2637
E-mail: datinf@cefetrn.br URL: http://www.cefetrn.br/datinf
Sistemas Digitais
Curso Tecnologia em Redes de Computadores
Walmy André C. Melo

PROFESSOR
1ª Edição
Março de 2008
CEFET-RN / DATINF Sistemas Digitais Página 2
1. Sistemas Digitais
Um sistema digital é uma combinação de dispositivos projetados para manipular informação lógica
ou quantidades físicas que são representadas no formato digital, ou seja, as quantidades podem
assumir apenas valores discretos.
A informação manipulada em um sistema digital pode ser uma imagem, um som ou um texto, mas
na verdade é um número que, de alguma forma, representa o dado em questão.
1.1.Representação em formato analógico e digital
Na representação analógica uma quantidade é representada por uma tensão, uma corrente ou
uma medida de movimento que seja proporcional ao valor da quantidade em questão, podendo
variar continuamente ao longo de uma faixa de valores.
Na representação digital as quantidades são representadas por símbolos denominados dígitos que
variam em saltos ou degraus.
Ilustração 1 - Representação analógica e digital de uma temperatura
2. Sistemas de Numeração
Existem vários sistemas numéricos, mas nos sistemas digitais os mais comuns são o sistema
decimal, o binário, o octal e o hexadecimal.
O sistema decimal é o mais utilizado no dia -a-dia e é, sem dúvida, o mais importante dos sistemas
numéricos. Trata-se de um sistema que possui dez algarismos, com os quais podemos formar
qualquer número através da lei de formação.
Infelizmente, o sistema de numeração digital não é conveniente para ser implantado em sistemas
digitais, pois seria difícil projetar um equipamento eletrônico capaz de operar com dez diferentes
níveis de tensão. Por outro lado é fácil projetar um circuito eletrônico que opere com apenas dois
níveis de tensão motivando o uso do sistema de numeração binário.
CEFET-RN / GEINF Eletrônica Digital Página 3
Além dos sistemas binário e decimal, dois outros sistemas de numeração (octal e haxadecimal)
encontram extensas aplicações em sistemas digitais como um meio eficiente de representar
números binários grandes.
Todos os números seguem uma lei de formação:
Número = an.bn +an-1 .bn-1 + ... + a0.b0

onde:
an = algarismo
b = base do número
n = quantidade de algarismos – 1
Exemplo: Represente a quantidade representada pelos números abaixo.
84917(10) = 8x104 + 4x103 + 9x102 + 1x101 + 7x100
1011(2) = 1x23 + 0x22 + 1x21 + 1x20
2.1.Sistema Binário de Numeração
O sistema binário possui apenas 2 algarismos (0 e 1), mas pode ser usado para representar
qualquer quantidade que possa ser representada no sistema decimal usando o agrupamento de
dígitos.
A denominação do digito binário é abreviado para Bit (Binary Digit)
Exemplo: 110(2) = 6(10)
Abaixo, é mostrada a seqüência numérica das quantidades de zero a quinze.
Decimal Binário Decimal Binário

0 0 8 1000
1 1 9 1001
2 10 10 1010
3 11 11 1011
4 100 12 1100
5 101 13 1101
6 110 14 1110
7 111 15 1111
2.2.Sistema Hexadecimal de Numeração
O sistema hexadecimal possui dezesseis algarismos, sendo sua base igual a 16. Os algarismos são
assim enumerados:
⇒ 0, 1, 2, 3, 4, 5, 6, 7, 8, 9, A, B, C, D, E e F.
Nota-se que os algarismos alfanuméricos (letras) representam as quantidades de dez a quinze.

A seguir, é mostrada a seqüência numérica das quantidades de zero a dezesseis:
Decimal Hexadecimal Binário

0 0 0000
1 1 0001
2 2 0010
3 3 0011
4 4 0100
5 5 0101
6 6 0110
7 7 0111
8 8 1000
9 9 1001
10 A 1010
11 B 1011
12 C 1100
13 D 1101
14 E 1110
15 F 1111
16 10 10000
2.3.Conversão Binário/Decimal
A conversão de um número em binário para decimal é feita aplicando a lei de formação dos
números.
Exemplo: 110(2) = 1x22 + 1x21 + 0x20 =4 + 2 + 0 = 6(10)
2.4.Conversão Decimal/Binário
O processo de conversão de um número decimal para binário se faz dividindo-se o número por 2
(base do sistema no qual se quer converter), sucessivamente, até que o quociente torne-se menor
que 2.
Exemplo: Converter 20(10) para base binária

20 ÷ 2 = 10 resto 0.
10 ÷ 2 = 5 resto 0.
5 ÷ 2 = 2 resto 1.
2 ÷ 2 = 1 resto 0
Ordenando o último quociente com os restos do último para o primeiro, teremos o número binário
correspondente:
21(10) = 10100 (2)
2.5.Conversão Decimal/Hexadecimal
Segue-se a mesma regra da conversão decimal/binário, onde, agora, divide-se o número por 16,
que é a base do sistema hexadecimal, até que o quociente seja menor que 16.
Exemplo:
Converter 65(10) para base hexadecimal
65 ÷ 16 = 4 resto 1
Logo: 65(10) = 41(16)
2.6.Conversão Binário/Hexadecimal
Percebe-se, pelas tabelas acima mostradas, que para cada algarismo hexadecimal, há quatro
algarismos binários correspondentes. Esta conversão deve ser efetuada agrupando o número em
quatro algarismos e usando a tabela de equivalência.
Exemplo: Converter 1101101(2) para base hexadecimal
1101101 = 0110 1101

6 D = 6D(16)
2.7.Conversão Hexadecimal/Decimal
Este processo segue o mesmo padrão de conversão de outros sistemas para decimal (lei de
formação), tomando-se, agora, a base do sistema sendo igual a 16.
Exemplo: Converter A40(16) para base decimal
A40 = Ax162 + 4x161 + 0x160 = 2560 + 64 + 0 = 2624(10)
2.8.Conversão Hexadecimal/Binário
É o processo reverso da conversão binário/hexadecimal. Devemos substituir cada algarismo

hexadecimal por quatro algarismos binários obtidos da tabela de equivalência.
Exemplo: Converter 1BC(16) para base binária
1BC = 0001 1011 1100 = 110111100(2)
3. Códigos Digitais
Uma grande parte dos sistemas digitais trabalha com níveis lógicos representando informações
codificadas, isto é, a informação manipulada (números, letras, sons, etc) é representada através
de CÓDIGOS DIGITAIS.
3.1.Código BCD 8421
O código BCD 8421 ou simplesmente, BCD (Binary Coded Decimal), que significa Decimal
codificado em Binário, é composto por quatro bits, tendo cada bit um peso diferente. Ele é
bastante usado para codificação de números decimais pela sua facilidade de conversão para
binário mesmo em números grandes.
Decimal BCD 8421

A B C D
0 0 0 0 0
1 0 0 0 1
2 0 0 1 0
3 0 0 1 1
4 0 1 0 0
5 0 1 0 1
6 0 1 1 0
7 0 1 1 1
8 1 0 0 0
9 1 0 0 1
Até o digito nove o código é igual ao código binário que já conhecemos. A diferença é que a partir
do número dez, a conversão para o sistema binário é diferente da conversão para o código BCD.
Veja os exemplos:
Exemplo: O número 14 em decimal é:

1110 no sistema binário. (obtido por divisões sucessivas)
0001 0100 no código BCD 8421
Exemplo: O número 2538 em decimal é:

100111101010 no sistema binário.
0010 0101 0011 1000 no código BCD 8421
3.2.Código ASCII
O código ASCII (American Standard Code for Information Interchange) que significa Código
Americano Padrão para Intercâmbio de Informações, foi criado para padronizar a troca de
informações ou dados entre computadores e seus periféricos (teclado, monitor, etc)
O ASCII padrão é composto por sete bits que codificam várias informações diferentes: números,
letras, símbolos matemáticos, símbolos especiais e sinais de controle de transmissão e formatação.
0 1 2 3 4 5 6 7 8 9 A B C D E F
0 NUL SOH STX ETX EOT ENQ ACK BEL BS TAB LF VT FF CR SO SI
1 DLE DC1 DC2 DC3 DC4 NAK SYN ETB CAN EM SUB ESC FS GS RS US
2 ! " # $ % & ' ( ) * + , - . /
3 0 1 2 3 4 5 6 7 8 9 : ; < = > ?
4 @ A B C D E F G H I J K L M N O
5 P Q R S T U V W X Y Z [ \ ] ^ _
6 ` a b c d e f g h i j k l m n o
7 p q r s t u v w x y z { | } ~
Na tabela anterior podemos relacionar o caractere ou comando com o seu código em hexadecimal.
Veja os exemplos:
Exemplo: O caractere “$” está na linha 2 e coluna 4, portanto o seu código é 24 em hexa.
$ = 2416 = 3610 = 0010 01002
Exemplo : A tecla ESC está na linha 1 e coluna B, portanto o seu código é 1B em hexa.
ESC = 1B16 = 2710 = 0001 10112
Exemplo: Qual a mensagem codificada pela seqüência de bits abaixo, sabendo que foi usado o
código ASCII:
1010010 1000101 1000100 1000101 1010011 0100001
Em adição ao ASCII padrão há o ASCII extendido, utilizando oito bits, cujos valores são
dependentes da plataforma de uso e podem variar entre países.
4. Funções e Portas Lógicas
Em 1854, o matemático inglês George Boole (1815-1864) apresentou um sistema matemático de

análise lógica conhecido como Álgebra de Boole.
Apenas em meados da década de 30 é que a teoria da álgebra de Boole foi utilizada para resolver
problemas de circuitos de telefonia com relés. Foi o início da eletrônica digital.
Este ramo da eletrônica utiliza como elementos básicos circuitos padronizados chamados de
portas lógicas. Através da utilização conveniente destas portas, podemos implementar todas as
expressões geradas pela álgebra de Boole.
As expressões booleanas utilizam variáveis, que podem assumir apenas os valores binários,
chamadas de variáveis lógicas, representando elementos antagônicos, como: verdadeiro e falso,
sim e não, passa e não passa, alto e baixo etc.
Eletricamente o valor booleano Falso ou 0 é representado por tensões entre 0 e 0,8V, enquanto
que o valor Verdadeiro ou 1 é representado por tensões elétricas entre 2 e 5V.
4.1.Função E/AND
A função é definida pela tabela dada ao lado:

A B S
0 0 0
A tabela ao lado, chamada de tabela verdade, mostra que a saída da função 0 1 0
S é igual a 1, só quando as entradas são 1 ao mesmo tempo. A representação 1 0 0
da função é: 1 1 1
S = A . B (lida como S é igual a A e B)
Em termos de circuito, representa-se a função AND pelo símbolo da porta lógica, como mostra a
figura abaixo. Estas portas estão disponíveis em Circuitos Integrados como o 7408 também
mostrado abaixo
Pode-se estender o conceito da tabela da verdade acima para qualquer quantidade de variáveis de
entrada. Como exemplo, vemos abaixo a tabela verdade para três variáveis:
Nota-se que a tabela verdade mostra todas as possíveis combinações de A B C S

valores para as variáveis de entrada e seus respectivos valores de saída. O 0 0 0 0
número de soluções possíveis é igual a 2N, onde N é o número de 0 0 1 0
variáveis de entrada. No exemplo: N=3∴23=8 possibilidades. 0 1 0 0
0 1 1 0
1 0 0 0
1 0 1 0
1 1 0 0
4.2.Função OU/OR
1 1 1 1
A função OU é caracterizada pelo fato de sua saída ser zero somente quando todas as entradas
forem, também, zero. Vê-se abaixo, a tabela verdade desta função:
A B S
0 0 0
0 1 1
1 0 1
1 1 1
A representação algébrica desta função é dada como:
S = A + B (lida como S é igual a A ou B)
O símbolo da porta lógica OU e o CI 7432 são vistos a seguir:
4.3.Função NÃO/NOT
A função NOT é aquela que inverte ou complementa o valor de uma variável lógica, A S
ou seja, se a variável estiver em 0, a saída vai para 1 e vice-versa. A tabela verdade 0 1
exemplifica este fato: 1 0
É representada algebricamente pela expressão:
S = A ou S = A’ (lida como S é igual a A barrado ou negado)
O símbolo da porta lógica e o CI 7404 são mostrados abaixo:

4.4.Função NE/NAND
Esta função é a junção das funções NOT e AND, de forma que a tabela da A B S
verdade fica como: 0 0 1
0 1 1
1 0 1
A expressão fica descrita como: 1 1 0
S = A.B
O símbolo da porta NAND é dado abaixo. No CI 7400 podemos encontrar quatro portas NAND:
4.5.Função NOU/NOR
Esta função é a junção das funções NOT e NOR, de forma que a tabela da A B S
verdade fica como: 0 0 1
0 1 0
1 0 0
A expressão fica descrita como:
1 1 0
S = A +B
O símbolo da porta NOR é dado a seguir. O CI 7402 contêm quatro portas NOR.
4.6.Bloco Lógico OU EXCLUSIVO/XOR

A B S
A função que este bloco executa é de fornecer 1 na saída, quando as entradas
forem diferentes entre si. Abaixo, a tabela da verdade deste bloco é mostrada. 0 0 0
0 1 1
1 0 1
Da tabela obtém-se a expressão característica: 1 1 0
S = AB + AB ∴ S = A⊕ B
O símbolo deste bloco é dado abaixo. O CI 7486 contêm quatro portas lógicas OU EXCLUSIVO.
4.7.Bloco Lógico COINCIDÊNCIA/XNOR
A função que este bloco executa é de fornecer 1 na saída, quando as entradas A B S

forem iguais entre si. Abaixo, a tabela da verdade deste bloco é mostrada. 0 0 1
0 1 0
1 0 0
Da tabela obtém-se a expressão característica: 1 1 1
S = AB + A.B ∴ S = A Θ B
O símbolo deste bloco é dado como:
5. Expressões Booleanas Obtidas de Circuitos Lógicos
Todo circuito lógico executa uma expressão booleana, e por mais complexo que seja, é formado
pela interligação das portas lógicas básicas. Podemos obter uma expressão que é executada por
um circuito lógico qualquer.
Exemplo: Determine as expressões decorrentes dos circuitos lógicos abaixo:
a) b)
A
B
C
D
c) d)
A
B
D
6. Circuitos Obtidos de Expressões Booleanas
O método para se obter um circuito obtido de uma expressão booleana consiste em se identificar
as portas lógicas na expressão e desenhá-las com as respectivas ligações, a partir das variáveis de
entrada.
Exemplo: Esboce os circuitos decorrentes das expressões abaixo
a) S = AB + CD + AB b) Y = (A + B).C.(B + D) c) S = A + (BΘC).(A.B.C) + (A.C + B )

7. Obtenção de Tabela Verdade
Tabela verdade é um mapa onde se colocam todas as situações possíveis de uma dada expressão
booleana. A quantidade de linhas é função do número de variáveis de entrada da expressão
booleana.
( ) (
Exemplo: Monte a Tabela verdade da expressão S = A.B + A + B )
A B (A.B ) (A + B ) ( ) (
S = A.B + A + B )
0 0 1 1 1
0 1 1 0 1
1 0 1 0 1
1 1 0 0 0
Exemplo: Monte a Tabela verdade das expressões abaixo:
a) S = A + B + A.B.C b) S = ( A + B).(B.C)
A B C S A B C S
0 0 0 0 0 0
0 0 1 0 0 1
0 1 0 0 1 0
0 1 1 0 1 1
1 0 0 1 0 0
1 0 1 1 0 1
1 1 0 1 1 0
1 1 1 1 1 1
Exemplo: Usando tabelas verdades prove que:
a) A.B ≠ A.B b) A + B ≠ A + B c) A + B = A.B

8. Mapa de Veitch-Karnaugh
Um mapa de Karnaugh (mapa K) é um diagrama que fornece uma área para representar todas
as linhas de uma tabela verdade. A utilidade do mapa K está no fato de que a maneira particular
de localizar as áreas torna possível simplificar uma expressão lógica por inspeção visual.
Cada linha da tabela verdade tem um endereço (célula) respectivo no mapa K. O total de células
depende do número de variáveis de entrada, de acordo com a relação abaixo:
Número de Variáveis de Entrada

Nº de Células = 2
O preenchimento das células é feito para os casos em que as combinações das variáveis de
entrada fornecem 1 na saída.
Exemplo 17: Monte os mapas K e suas respectivas expressões booleanas a partir das tabelas
verdades abaixo:
a)
A B S
0 0 1
0 1 1
1 0 1
1 1 0
b)
A B C S c) A B C D S
0 0 0 1 0 0 0 0 0
0 0 1 0 0 0 0 1 1
0 1 0 1 0 0 1 0 1
0 1 1 1 0 0 1 1 1
1 0 0 1 0 1 0 0 0
1 0 1 0 0 1 0 1 1
1 1 0 1 0 1 1 0 0
1 1 1 0 0 1 1 1 1
1 0 0 0 1
1 0 0 1 1
1 0 1 0 0
1 0 1 1 1
1 1 0 0 1
1 1 0 1 1
1 1 1 0 0
1 1 1 1 1
8.1.Simplificação pelo Mapa de Karnaugh
Feito o preenchimento de 1´s nas células, formam-se os agrupamentos respeitando as regras

abaixo:
a. Formar o mínimo possível de grupos.

b. Em cada grupo deve conter o máximo possível de 1´s.
c. Os grupos devem ser horizontais ou verticais, nunca diagonais.
d. As quantidades de 1´s que pode conter cada grupo varia em potência de dois (um,
dois, quatro, oito, dezesseis etc).
Com os grupos formados, faz-se a simplificação gerando uma expressão booleana formada por
uma soma de multiplicações lógicas. Cada multiplicação lógica corresponde à simplificação de um
grupo.
Para a simplificação de um grupo tomam-se somente as variáveis que não tiveram alteração em
seu valor dentro do mesmo agrupamento. Se o valor da variável for 0 ela vai para a expressão
final invertida. Se o valor da variável for 1 ela vai para a expressão final normal, sem inversão.
O mapa K pode ser visto como uma esfera, onde a linha inferior é vizinha da linha superior, e a
coluna da esquerda é vizinha da coluna da direita.
A seguir são mostrados exemplos de simplificação por mapa K com 2, 3 e quatro variáveis.
Exemplo: Simplifique a expressão S = A.B + A.B + A.B usando mapa K:
Supondo a expressão S = A.B + A.B + A.B
Para cada parcela (minitermo) é designado um endereço de célula no mapa K. Onde:
A.B = 00 A.B = 10 A.B = 11
Em cada endereço é alocado o número 1 no diagrama do mapa K:
Faz-se os grupos horizontais e/ou verticais, respeitando os limites de 1´s em cada
grupo:
Para cada grupo, extrai-se o seu minitermo simplificado:
1º Grupo ⇒ A 2 º Grupo ⇒ B
Deste modo, a expressão final simplificada fica: S = A + B
Exemplo: Simplifique a expressão S = A.B.C + A.B.C + A.B .C + A.B.C usando mapa K:
Alocam-se os 1´s no mapa K:

Agrupando-se os 1´s, temos:
Simplificando o grupo, obtém-se S=B
Exemplo: Simplifique a expressão abaixo usando mapa K:

S = A.B.C.D + A.B.C.D + A.B .C.D + A.B .C.D + A.B .C.D
Alocam-se os 1´s no mapa K e formam-se os grupos:
Extraindo os minitermos simplificados, vamos obter: S = A.C.D + B.C.D + A.B .D .
Exemplo: Obtenha as expressões simplificadas da tabela verdade abaixo usando mapas K:
ABC Y1 Y2
000 1 1
001 1 1
010 1 0
011 1 0
100 0 1
101 1 1
110 0 1
111 1 0
8.2.Expressões com Minitermos Incompletos
Quando há minitermos incompletos, ou seja, quando uma ou mais variáveis estão ausentes em
uma parcela, consideram-se, para efeito de mapeamento, as variáveis ausentes nos casos em que
são iguais a 0 e iguais a 1.
Exemplo: Simplifique as expressões abaixo
a) S = A.B.C + A.C + A
b) S = A.B.C + A + A.B .C
c) S = C + A.B .C + B.C + A.B.C + A.C
8.3.Irrelevância (Don’t Care)
Há casos em que algumas combinações das variáveis de entrada são impossíveis de acontecer ou
que tais combinações das variáveis de entrada não nos interessa.
Neste caso, temos situações irrelevantes em que não podemos assumir que as entradas têm valor
0 ou 1. Nas combinações em que este fato ocorre, substituímos os valores de saída por X (don’t
care), que corresponde a um valor irrelevante.
Os “don’t care” são alocados no mapa K como se fossem 1’s, mas na geração dos grupos são
seguidos alguns preceitos:
[ Só se agrupa um “don’t care” se este ajudar na maximização de um grupo;

[ Não se formam grupos apenas de “don’t care”.
Exemplo: Simplifique pelo mapa K a expressão:

S = A.B.C.D + A.B.C.D + A.B.C.D + A.B.C.D + A.B.C.D
onde as situações de entrada A.B.C.D , A.B .C.D , A.B.C.D , A.B.C.D , A.B .C.D e A.B .C.D são
inexistentes:
No mapa K alocam-se os 1´s e os don’t care, conforme vemos abaixo. Formam-se os grupos, de
formas a alocar os don’t care somente quando necessário:
Simplificando os grupos, teremos: S = C.D + C.D = C ⊕ D
Exemplo: Obtenha as expressões simplificadas da tabela verdade ao lado

usando mapas K: ABC Y1 Y2
000 0 1
001 0 1
010 1 0
011 X X
100 0 1
101 1 1
110 X 0
111 X X
9. Álgebra de Boole e Teorema de De Morgan
As simplificações das expressões lógicas também podem ser efetuadas usando os postulados,a s
identidades e as propriedades da Álgebra de Boole e ainda os Teoremas de De Morgan.
Exemplo : Usando a álgebra de Boole, prove que: A+A.B = A

Exemplo : Usando a álgebra de Boole, simplifique:
a) A.B + A.B + A.B b) A + A.B c) A + A.B d) J + K .J e) X + X.Y
Exemplo : Implemente a função A.B usando portas OR.
Exemplo : Implemente a função X + Y usando portas AND.
Exemplo: Usando a álgebra de Boole, prove que:
a) (A+B).(A+C)=A+B.C b) A + A.B = A + B
Exemplo: Usando a álgebra de Boole, simplifique S = (A + B + C).(A + B + C)

( )
Exemplo: Usando a álgebra de Boole, simplifique S =  A.C + B + D + C.(A.C.D)

10. Circuitos Seqüenciais e Flip-Flops
Os circuitos digitais podem ser classificados em circuitos combinacionais e seqüenciais.
Os circuitos combinacionais, estudados até agora, apresentam as saídas, única e

exclusivamente, dependentes das variáveis de entrada.
A
B
C Circuito Q = f(A,B,C,...,N)
Os circuitos seqüenciais têm as saídas dependentes das variáveis de entrada e/ou de seus
estados anteriores que permanecem armazenados, sendo geralmente, operados sob o comando
de uma seqüência de pulsos denominada de clock.
Clock
A
B
C Circuito QF = f(Clock, QA, A,B,C,...,N)
O primeiro circuito seqüencial que estudaremos é o FLIP-FLOP, também chamado de biestável

por possuir dois estados lógicos estáveis: 0 e 1. Este circuito é o elemento básico dos circuitos
registradores e contadores e tem como função armazenar níveis lógicos temporariamente, ou
seja, funciona como um elemento de memória.
Os flip -flops podem ter vários tipos de configurações, porém, todos eles apresentam duas saídas
complementares chamadas Q e Q .
Entrada 1 Flip-Flop Q (Saída Principal)

Clock
Entrada 2 Q
10.1. Flip-Flop RS Assíncrono (Básico)
Este flip-flop tem duas entradas denominadas reset (R) e set (S) e é assíncrono porque o tempo
necessário para a atualização das saídas Q e Q depende apenas do atraso das portas lógicas que
constituem o seu circuito.
Uma das formas de se implementar um flip-flop RS assíncrono está mostrada na figura abaixo.
(Set) S Q
(Reset) R Q
Devido a realimentação das saídas complementares Q e Q para as entradas das portas lógic as, só
é possível conhecer os níveis lógicos das saídas num instante futuro, conhecendo-se os níveis
lógicos das entradas R e S e das saídas Q e Q no instante atual, ou seja:
QF = S.Q A QF = R .Q A
A partir do circuito do flip -flop ou das equações podemos construir uma tabela -verdade para
representar o funcionamento do flip -flop da seguinte forma:
1. Atribuem-se níveis lógicos as entradas R e S para o instante atual.

2. Para cada condição de entrada, atribuem-se os níveis lógicos 0 1 e 1 0 às saídas QA e
Q A (instante atual)
3. Determinam-se os níveis lógicos das saídas QF e Q F (instante futuro).
Entradas Atuais Saídas Atuais Saídas Futuras

Comentários
R S QA QA QF QF
0 1 0 1 Saídas futuras iguais às saídas atuais
0 0
1 0 1 0
0 1 1 0 Saída futura QF igual a 1
0 1
1 0 1 0 independentemente de seu valor atual
0 1 0 1 Saída futura QF igual a 0
1 0
1 0 0 1 independentemente de seu valor atual
0 1 0 0 Erro lógico
1 1
1 0 0 0 QF = Q F
Análise resumida:
• Para R=S=0 (entradas reset e set desativadas), vê-se que as saídas futuras
sempre são iguais às atuais.
• Para R=0 e S=1 (entrada set ativada), a saída futura QF será igual a 1
independentemente do seu valor atual.
• Para R=1 e S=0 (entrada reset ativada), a saída futura QF será igual a 0
independentemente do seu valor atual.
• Para R=S=1 (ambas as entradas ativadas), vê-se que, independentemente do

valor atual das saídas, após a atualização elas se tornarão QF = Q F = 0, o que
caracteriza um erro lógico, e, portanto, esta condição de entrada não pode ser
utilizada.
Símbolo Lógico e Tabela Verdade do flip-flop RS.
R S QF
R Q
0 0 QA
0 1 1
S Q 1 0 0
1 1 Erro
10.2. Flip-Flop RS Síncrono
Este flip-flop apresenta, além das entradas reset e set, uma terceira entrada denominada CK
que, através de um sinal externo chamado pulso de clock (relógio), determina o instante de
atualização das saídas Q e Q .
(Set) S
Q
(Clock) CK
Q
(Reset) R
Neste circuito, quando a entrada CK está em nível lógico 0, as saídas Q e Q permanecem
inalteradas independente das variações das entradas R e S. A entrada CK inibe as entradas R e S.
Quando a entrada CK está em nível 1, as entradas R e S podem, juntamente com as saídas Q e

Q , definir estas saídas no instante futuro.
Símbolo Lógico e Tabela Verdade do flip-flop RS Síncrono.
R Q CK R S QF
CK 0 X X QA
S Q 1 0 0 QA
0 1 1
1 0 0
1 1 Erro
Portanto quem determina o instante que as entradas R e S podem atuar é o pulso de clock.
Exemplo: Dado as formas de onda das entradas, determine a forma de onda do sinal de saída do
flip-flop RS S íncrono abaixo.
CK
Para a determinação da forma de onda devemos seguir a tabela verdade do flip-flop considerando
o pulso de clock, isto é, quando o clock(CK) for 0 a entrada permanece no seu último estado.
10.3. Flip-Flop JK Mestre-Escravo (Master-Slave)
O flip-flop JK Mestre-Escravo é formado por dois flip-flops RS síncronos ligados em cascata com
um inversor entre a entrada de clock do primeiro (mestre) e a entrada de clock do segundo
(escravo), além de uma outra realimentação que vem das saídas Q e Q às portas lógicas de
entrada.
(Set) J X
Q
(Clock) CK
Q
(Reset) K Y
Mestre Escrav
o
O flip-flop estudado anteriormente, na condição R=S=1, apresentava uma erro na saída.
No flip-flop JK Mestre-Escravo, para J=K=1 tem-se o seguinte:
• Quando CK=1, o flip-flop mestre está habilitado e, então, X e Y complementam-se,

mas esta mudança não altera as saídas Q e Q , pois o flip-flop escravo encontra-se
desabilitado (CK=0). Portanto, não havendo mudança em Q e Q , que estão
realimentadas às entradas do circuito, X e Y não se alteram mais.
• Quando CK=0, o flip -flop escravo está habilitado (CK=1), provocando uma mudança
nas saídas Q e Q , não alterando novamente X e Y pela realimentação, pois, agora é o
flip-flop mestre que se encontra desabilitado.
Isto significa que, para J=K=1, na subida do pulso de clock, X e Y complementam-se apenas uma
vez e, na descida do pulso de clock, as saídas Q e Q complementam-se também apenas uma vez
Símbolo Lógico e Tabela Verdade do flip-flop JK Mestre-Escravo.
J K QF
CK
J Q
0 X X QA
CK
0 0 QA
K Q 0 1 0
1 0 1
1 1 QA
Este flip-flop tem como uma característica muito interessante: o fato de suas saídas se atualizarem
somente na descida do pulso de clock, sendo, por isso chamado de sensível a transição
negativa ou borda de descida.
Exemplo: O circuito abaixo com dois FF JK-MS ligados em série funciona como um divisor de
freqüência . Se a freqüência do clock for de 1 MHz qual a freqüência do sinal de saída QB ? Obtenha
as formas de onda nas saída dos flip-flops.
CK
QA QB
Os dois FFs estão com as entradas J e K iguais a um. O primeiro flip -flop complementa sua saída
QA a cada transição negativa do clock. O segundo flip-flop complementa sua saída QB a cada
transição negativa da saída QA , visto que o sinal a saída QA está ligada na sua entrada de clock.
CK
t
QA
QB tA
tB
Pelo gráfico podemos concluir que tB =4xt, então fB =f/4, resultando em que a freqüência do sinal
QB é de 250 kHz.
10.4. Flip-Flop JK Mestre-Escravo com entrada Preset e Clear
O flip-flop JK Mestre-Escravo pode ser melhorado introduzindo-se duas entradas muito úteis, o
Preset (PR) e o Clear (CL). Estas entradas atuam diretamente nas saídas Q e Q independente
do pulso de clock e dos níveis lógicos das entradas J e K.
(Preset) PR
(Set) J
Q
(Clock) CK
Q
(Reset) K
(Clear) CL
As entradas PR e CL são ativas em nível lógico 0 e têm a função de forçar a saída Q para 1
(preset ativo) ou para 0 (clear ativo).
Com as entradas preset e clear desativadas ( PR = CL =1), o flip-flop funciona normalmente.
Símbolo Lógico e Tabela Verdade do flip-flop JK Mestre-Escravo.
PR CL CK J K QF
J PR Q 1 0 X X X 0
0 1 X X X 1
CK
0 0 QA
K CL Q 0 1 0
1 1 1 0 1
1 1 QA
Obs.: As entradas preset e clear não podem ficar ativas simultaneamente (PR = CL =0), caso
contrário, teremos um erro lógico nas saídas.
Exemplo: Determine a forma de onda de saída do flip-flop JK mestre escravo a partir das
entradas com as formas de ondas abaixo:
CK
PR
CL
10.5. Flip-Flop D
O flip-flop D é um flip-flop JK mestre-escravo com um inversor entre suas entradas.
D J PR Q
CK D QF
CK
0 0
K CL Q 1 1
Deste modo, temos J= K , ou seja:
• Se D=0, então J=0 e K=1 (reset ativado) e, portanto, as saídas futuras do flip -flop
serão QF =0 e QF =1;
• Se D=1, então J=1 e K=0 (set ativado) e, portanto, as saídas futuras do flip -flop
serão QF =0 e QF =1;
Concluímos que após o pulso de clock, o flip-flop apenas armazenará o valor da entrada D, sendo
por isso chamado de latch (memória).
Exemplo: Determine a forma de onda de saída do flip-flop D a partir das entradas com as formas
de ondas abaixo:
CK
PR D PR Q
CK
CL
CL Q
Para determinar a forma de onda de saída, deve-se considerar a atuação das entradas preset e
clear em qualquer instante e o sinal D somente na descida de clock.
11. Registradores
O registrador é um circuito seqüencial constituído basicamente por flip-flops e que serve para a
manipulação e armazenamento de dados.
Os microprocessadores utilizam registradores para armazenar suas instruções e dados a serem

manipulados. Os registradores diferem das memórias em vários aspectos, mas podemos dizer que
o rápido acesso aos dados é um dos mais relevantes.
Os registradores podem ter quatro diferentes configurações dependendo de como os dados são
tratados, ou seja, se entram e saem de forma serial ou paralela.
Modo Serial:
A informação é recebida ou transmitida bit a bit em um único fio/FF.
A transferência completa de N bits de informação requer N pulsos de clock.
Modo Paralelo:
Todos os bits da informação são recebidos ou transmitidos simultaneamente com apenas
um único pulso de clock.
O número de fios e FFs é igual ao de bits de informação.
Configurações básicas de Registradores

Registrador série-série Registrador série-paralelo
Entrada Saída Entrada

Serial Serial Serial
Saída
Paralela
Registrador paralelo-paralelo Registrador paralelo-série

Entrada Entrada
Paralela Paralela Saída
Serial
Saída
Paralela
O número de bits que pode ser armazenado num registrador depende do número de flip-flops que
o compõe. Os primeiros sistemas digitais trabalhavam com 4 ou 8 bits (1 byte), mas hoje temos
sistemas com registradores de 16, 32, e até 64 bits.
Intel 4004 4 bits

Intel 8080 / Zilog Z80 8 bits
Intel 8088 16 bits
Intel 80386 / Motorola 68000 32 bits
Intel Pentium 64 bits
11.1. Registrador Série-Paralelo
Também chamado de conversor série paralelo, este circuito é bastante útil quando um sistema
recebe uma informação no modo serial e precisa utilizá-la no modo paralelo.
Q3 Q2 Q1 Q0
Entrada
Série D3 Q3 D2 Q2 D1 Q1 D0 Q0
CK CK CK CK
Q Q Q Q
Clock
Exemplo: Vamos aplicar a informação série I = 1010 (I3 I2 I1 I0) à entrada série do registrador e
analisar as saídas (Q3 Q2 Q1 Q0), após 4 pulsos de clock.
CK
ES
Q3 1
0
Q2
Q1 1
Q0 0
Após o 4º pulso de clock a informação I estará armazenada no registrador e aparecerá nas saídas
Q3, Q 2, Q 1 e Q0 como sendo uma informação paralela.
Devido a informação se deslocar a cada pulso de clock, este tipo de circuito também é chamado
de registrador de deslocamento.
11.2. Registrador Paralelo-Série.
Para entrarmos com uma informação paralela, necessitamos de um registrador que apresenta as
entradas Preset e Clear, pois será através destas que faremos com que o registrador armazene a
informação paralela.
PR3 PR2 PR1 PR0
Enable
Q3 Q2 Q1 Q0
Entrada
Série D3 PR Q3 D2 PR Q2 D1 PR Q1 D0 PR Q0
CK CK CK CK
CL Q CL Q CL Q CL Q
Clock
Clear
A entrada ENABLE controla o funcionamento do registrador. Quando ENABLE estiver em zero, as

entradas PRESET dos flip -flops assumirão valor 1, permitindo que o registrador atue normalmente,
como visto no item anterior.
Quando a entrada ENABLE estiver em nível 1, as entradas PRESET dos flip-flops assumirão
valores em função dos sinais presentes em PR3, PR2, PR1, e PR0.
Considerando que as saídas de todos os flip-flops foram zeradas pela entrada CLEAR, vamos
analisar o comportamento do flip-flop com a saída Q3.
Com ENABLE = 1 e PR3 = 0, a entrada PR do flip -flop irá assumir nível 1, logo o flip -flop manterá o
valor zero em sua saída Q3. Com ENABLE = 1 e PR3 = 1, a entrada PR do flip-flop irá assumir nível
0, logo o flip-flop será forçado a colocar a sua saída Q3 em 1.
Com isso podemos concluir que, se zerarmos o registrador (com a entrada CLEAR), e logo após
introduzirmos a informação paralela (I3, I2, I 1, I0) nas entradas PR3, PR2, PR1, e PR0, as saídas Q3,
Q2, Q 1 e Q 0 assumirão respectivamente os valores da informação, após a ativação do ENABLE.
Esta forma de entrada de dados é chamada de entrada paralela , sendo a entrada ENABLE
responsável por determinar QUANDO o registrador irá receber a informação.
Para que este registrador funcione como registrador paralelo -série, necessitamos efetuar as
seguintes operações:
1. Limpar os Flip -Flops através um pulso de sinal com nível lógico 0 na entrada CLEAR.
2. Aplicar a informação a ser armazenada nas entradas PR3, PR2, PR1, e PR0.
3. Aplicar um pulso de sinal com nível lógico 1 na entrada ENABLE.
4. Aplicar 4 pulsos de sinal com nível lógico 1 na entrada CLOCK para obter a informação
de forma serial (I0, I 1, I2 e I 3 ) na saída Q0.
11.3. Registrador Série-Série.
O circuito do item anterior pode ser utilizado como registrador série -série, isto é, a informação
pode entrar e sair de forma serial.
Neste caso, a entrada da informação será efetuada em D3, Após 4 pulsos de clock a informação
estará armazenada no registrador. Teremos então o registrador funcionando como memória.
Ao aplicarmos mais 4 pulsos de clock a informação irá deslocar e poderá ser retirada pela saída Q0.
11.4. Registr ador Paralelo-Paralelo
O circuito do item anterior também pode ser utilizado como registrador paralelo -paralelo, desde
que o clock seja inibido.
Desta forma a informação entra pelas entradas PR3, PR2, PR1, e PR0 e é retirada pelas saídas Q3,
Q2, Q 1 e Q 0 depois de um pulso de sinal com nível lógico alto na entrada ENABLE.
12. Contadores
O contador é um subsistema seqüencial que fornece em suas saídas um conjunto de níveis lógicos
numa seqüência predeterminada.
É usual denominar este conjunto de níveis lógicos de estados internos do contador.
Na construção dos contadores são usados flip-flops e portas lógicas, sendo a velocidade da
variação das suas saídas determinadas pela freqüência dos pulsos de clock.
Encontramos circuitos contadores em sistemas de contagem (relógios, cronômetros, placares),

divisão de freqüência, geração de formas de onda, conversão de sinais analógicos para digitais,
entre outros.
Os contadores são classificados em Assíncronos e Síncronos, dependendo de como o clock é

aplicado ao circuito. Ainda podemos classificar os contadores em Crescente e Decrescente
dependendo de sua contagem.
12.1. Contadores Assíncronos
Um contador assíncrono tem os seus flip-flops controlados por pulsos de clock não simultâneos.
Geralmente o sinal de clock é aplicado somente ao primeiro flip-flop. Os demais recebem na sua
entrada de clock um sinal de saída de um flip-flop anterior.
12.1.1. Contador Assíncrono crescente de 0 a 7.
+ 5V
T PR Q T PR Q T PR Q
CK CK CK
CLOCK CL Q CL Q CL Q
QA (LSB) QB QC (MSB)
O circuito é formado por flip-flops tipo “T” com nível lógico “1” aplicado as suas entradas. Com
isso as suas saídas serão invertidas (complementadas) a cada transição negativa do sinal aplicado
as suas entradas de controle (clock).
O flip-flop A recebe o sinal de clock externo. Com isso o sinal QA muda de valor a cada transição
negativa do clock. O flip-flop B recebe este sinal na sua entrada de controle, provocando a
mudança do estado de QB a cada transição negativa da saída QA . Com uma análise semelhante
para o flip-flop C teremos as formas de onda mostradas a seguir.
Se verificarmos os valores de QC (MSB), QB e QA (LSB) a cada pulso de clock, perceberemos que

é formada a seqüência do código binário de 0 a 7, com retorno automático ao estado inicial após o
fim da contagem.
Perceba que a velocidade de contagem é controlada pelo sinal de clock externo. Se este sinal for
retirado do circuito, os flip-flops permaneceram “congelados” nos seus últimos valores.
CK
QA 0 1 0 1 0 1 0 1 0
QB 0 0 1 1 0 0 1 1 0
QC
0 0 0 0 1 1 1 1 0
QC QB QA
0 0 0 0
1 0 0 1
2 0 1 0
3 0 1 1
4 1 0 0
5 1 0 1
6 1 1 0
7 1 1 1
Observando as formas de onda das saídas podemos verificar que a saída QA tem a metade da
freqüência do sinal externo de clock, assim como a saída QB tem um quarto de freqüência e QC ,
um oitavo da freqüência. Por isto este circuito também é chamado de divisor de freqüência.
Aumentado a quantidade de flip-flops, podemos aumentar a contagem, por exemplo com quatro
flip-flops podemos realizar a contagem hexadecimal.
12.1.2. Contador Assíncrono crescente de 0 a n.
Podemos interromper uma contagem de um circuito contador utilizando as entradas CLEAR dos
flip-flops.
A idéia é gerar um nível lógico zero, logo após a ocorrência do último estado interno desejado, e
aplica-lo as entradas CLEAR, forçando o contador a reiniciar a contagem.
Exemplo: Monte um contador de década a partir de um contador assíncrono crescente

hexadecimal.
No contador de década (0 a 9), devemos reiniciar a contagem logo após a ocorrência do 9. Deste
modo, quando tivermos nas saídas Q3Q2Q1Q0, os níveis 1010, referente ao estado 10, o CLEAR
deve receber o nível zero.
Para isto vamos usar uma porta NAND tendo com as entradas os sinais Q 3 Q 2 Q 1 Q 0 .
12.1.3. Contador Assíncrono decrescente.
O circuito que efetua a contagem decrescente é o mesmo circuito que efetua a contagem
crescente, com a única diferença de extrairmos as saídas dos terminais Q3 , Q2 , Q1 e Q0 .
Com isto, a saída do circuito é o inverso da saída do circuito contador assíncrono crescente visto
anteriormente.
Q3 Q2 Q1 Q0
15 1 1 1 1
14 1 1 1 0
13 1 1 0 1
12 1 1 0 0
11 1 0 1 1
10 1 0 1 0
09 1 0 0 1
08 1 0 0 0
07 0 1 1 1
06 0 1 1 0
05 0 1 0 1
04 0 1 0 0
O estado inicial 1111 pode ser obtido aplicando nível lógico “0” 03 0 0 1 1
na entrada IN ligada às entradas CLEAR dos flip-flops. 02 0 0 1 0
01 0 0 0 1
00 0 0 0 0
Exemplo: Monte um contador de 0 a 12 a partir de um contador assíncrono crescente

hexadecimal.
Exemplo: Monte, no EWB, o circuito contador assíncrono crescente/decrescente abaixo, verifique

o seu funcionamento e monte o seu diagrama de estados com o sinal de controle em nível lógico
“0” e “1”.
12.2. Contadores Síncronos
No contador síncrono o sinal de clock externo é aplicado a todas as entradas de clock dos flip-flops
simultaneamente, obrigando-os a atuarem de forma sincronizada.
Nestes tipos de contadores, as entradas J e K definem o valor futuro das saídas, em função da
contagem que se deseja obter. Com os contadores síncronos é possível obter contagens antes
impossíveis como números pares, ímpares, montagem do código jonhson e outros.
Exemplo: Determine o diagrama de estados para o contador síncrono abaixo, sabendo-se que, no
instante inicial, os flip-flops foram resetados.
Para analisar o circuito iremos montar uma tabela verdade, onde saberemos o valor das entradas J
e K e, a partir destas, definiremos os valores das saídas Q0, Q 1 e Q2.
Pelo circuito temos: J0 = 1 e K0 = Q 2.Q1 J1 = K1 = 1 J2 = K2 = Q 1
Devido ao RESET dos flip-flops a contagem começa em “0”, portanto a primeira linha da tabela
verdade seria a seguinte:
Estado Atual Estado Futuro J2 =K2 =Q1 J1 =K1 =1 K0= Q2.Q1

Q2 Q1 Q0 Q2 Q1 Q0 J2 K2 J1 K1 J0 K0
0 0 0 0 0 0 1 1 1 0
Como conhecemos as entradas dos flip-flops podemos definir o valor futuro das saídas.
Estado Atual Estado Futuro J2 =K2 =Q1 J1 =K1 =1 K0= Q2.Q1

Q2 Q1 Q0 Q2 Q1 Q0 J2 K2 J1 K1 J0 K0
0 0 0 0 0 1 1 0 0 1 1 1 0
Então a próxima saída é o valor 3 (011). Continuaremos a análise neste passo.
Estado Atual Estado Futuro J2 =K2 =Q1 J1 =K1 =1 K0= Q2 .Q1

Q2 Q1 Q0 Q2 Q1 Q0 J2 K2 J1 K1 J0 K0
0 0 0 0 0 1 1 0 0 1 1 1 0
1 0 0 1 0 0 1 1 1 0
2 0 1 0 1 1 1 1 1 0
3 0 1 1 1 0 1 1 1 1 1 1 0
Então a próxima saída é o 5 (101). Continuaremos a análise neste passo.

Q2 Q1 Q0 Q2 Q1 Q0 J2 K2 J1 K1 J0 K0
0 0 0 0 0 1 1 0 0 1 1 1 0
1 0 0 1 0 0 1 1 1 0
2 0 1 0 1 1 1 1 1 0
3 0 1 1 1 0 1 1 1 1 1 1 0
4 1 0 0 0 0 1 1 1 0
5 1 0 1 1 1 1 0 0 1 1 1 0
Então a próxima saída é o 7 (111). Continuaremos a análise neste passo.

Q2 Q1 Q0 Q2 Q1 Q0 J2 K2 J1 K1 J0 K0
0 0 0 0 0 1 1 0 0 1 1 1 0
1 0 0 1 0 0 1 1 1 0
2 0 1 0 1 1 1 1 1 0
3 0 1 1 1 0 1 1 1 1 1 1 0
4 1 0 0 0 0 1 1 1 0
5 1 0 1 1 1 1 0 0 1 1 1 0
6 1 1 0 1 1 1 1 1 1
7 1 1 1 0 0 0 1 1 1 1 1 1
Então a próxima saída é o 0 (000). Voltamos ao passo inicial terminando a análise.
O diagrama de estados seria: 3

0 5
7
Exemplo: Determine o diagrama de estados para o contador síncrono abaixo, sabendo-se que, no
instante inicial, os flip-flops foram resetados.
Q0 Q1 Q2
+ 5V
J PR Q J PR Q J PR Q
CK CK CK
K CL Q K CL Q K CL Q
CLOCK
Exemplo: Simule o funcionamento do circuito abaixo, no EWB, e monte uma tabela verdade com
as suas saídas.
12.3. Contadores em cascata
Em sistemas temporizadores, tais como relógios, cronômetros, timers é necessário a contagem de

zero a dezenas e centenas.
Em um relógio, por exemplo, temos contadores de 0 a 59 para segundos e minutos. Este contador
pode ser projetado de acordo com as técnicas mostradas anteriormente, mas seriam obtidos
circuitos com seis flip-flops ou mais (26 = 64).
Para simplificar os circuitos de contagem, inclusive os circuitos responsáveis pela visualização da

contagem, usamos contadores de década em cascata.
Q0 Q1 Q2 Q3 Q0 Q1 Q2 Q3
0a9 0a9
CLOCK A CLOCK B
Na figura acima o contador de década “A” recebe o sinal do clock externo e efetua a sua contagem
a cada transição negativa de clock. O contador “B”, por sua vez, só irá realizar a contagem quando
acontecer uma transição negativa na saída Q3 (MSB) do contador A. Isso só acontecerá quando o
contador “A” reiniciar a contagem. Portanto o contador B só avançará na sua contagem quando o
contador “A” for reinicializado. Desta forma teremos um contador de 0 a 99, sendo o contador “A”
responsável pelas unidades e o contador “B” pelas dezenas.
12.4. Circuito Integrado contador 7490
São encontradas comercialmente, dezenas de circuitos contadores em um único invólucro, prontos

para uso. Dentre estes se destaca o CI 7490.
Ck
A NC QA QD GND QB QC
14 13 12 11 10 9 8
1 2 3 4 5 6 7
Ck
B R01 R02 NC +V R91 R92
Este CI contém quatro FFs interconectados de modo a constituir um divisor por 2 e um divisor por
5. Os FFs são disparados na transição negativa do clock. Os dois divisores podem ser usados
independentemente, mas o RESET é comum a ambos. Se as duas entradas R01 e R02 receberem
nível lógico “1” as saídas irão para 0000. Se as entradas R91 e R92 receberem nível lógico “1” as
saídas irão para 1001.
As entradas de clock A e B são utilizadas em função do modo de operação desejado. Há três

modos:
a) Contador de década
Neste caso a entrada CK B deve ser ligada externamente à saída QA , e o sinal de clock
externo deve ser aplicado à entrada CKA .
b) Divisor simétrico por 10
Neste caso, a saída QD deve ser externamente conectada a entrada CKA e o sinal de
clock externo deve ser aplicado à entrada CKB. A saída QA fornecerá uma onda
quadrada com 1/10 da freqüência do clock.
c) Divisor por 2 e/ou divisor por 5 (contador de 0 a 4)
Neste caso nenhuma conexão externa é necessária. O flip-flop A é um divisor por 10 e os flip-
flops B, C e D formam o divisor por 5 (contador de 0 a 4).
Exemplo: Monte um contador de década utilizando o CI 7490.
Seguindo as instruções referente as ligações dos sinais de clock CLKA e CLKB temos o circuito
abaixo
Exemplo: Monte, no EWB, um contador de 0 a 6 usando o CI 7490.
Exemplo: Monte, no EWB, um contador de 0 a 59 usando o CI 7490 e implemente dois botões

com as seguintes funções:
Botão START/STOP: Deve interromper a contagem quando acionado e prosseguir quando

não pressionado.
Botão RESET: Deve zerar o contador enquanto pressionado.
13. Multiplexadores e Demultiplexadores
Os circuitos multiplexadores são utilizados nos casos em que necessitamos enviar um certo
número de informações, contidas em vários canais, em um só canal.
Os circuitos demultiplexadores efetuam a função inversa, ou seja, enviam as informações,

vindas de um único canal, a vários canais.
Ambos os circuitos são largamente empregados dentro de sistemas digitais, bem como na área de
Transmissão de Dados.
13.1. Circuitos Multiplexadores
O circuito multiplexador tem o esquema abaixo.
I1
Canais de
I2 Saída de
entrada de
informação
MUX S Informação
I3 Multiplexada
I4
A B Entradas de
seleção
A entrada de seleção tem como finalidade escolher qual das informações de entrada, ou quais dos
canais de informações deve ser ligado à saída. Portanto teremos a saída conectada a uma das
entradas, definida pelo valor das entradas de seleção.
São encontrados circuitos multiplexadores de 2 a 16 canais de entrada, contudo há uma relação

entre a quantidade de canais de entrada e o número das entradas de seleção.
n=2 m onde: n = número de canais de entrada e
m= número de entradas de seleção
Exemplo: Circuito Multiplex de 2 canais
O circuito abaixo efetua a função de um multiplex de dois canais.

I0 Tabela Verdade
S
A S
I1 0 I0
1 I1
A
Temos 2 informações de entrada I0 e I1, e uma variável de seleção A. Quando A for igual a 0,
teremos na saída a mesma informação que a entrada I0 (se I0 for igual a 0, S será igual a 0 e se
I0 for igual a 1, S será igual a 1). Neste caso a entrada I1 é bloqueada pela porta AND referente a
I1, devido a entrada A ser igual a 0.
Quando A for igual a 1, I0 será bloqueado e, analogamente, a informação I1 aparecerá na saída.
Exemplo: Circuito Multiplex de 4 canais
Para montar um circuito com quatro canais de entrada são necessárias duas entradas de seleção.
Tabela Verdade
I0
A B S
I1 0 0 I0
S
0 1 I1
1 0 I2
I2
1 1 I3
I3
A B
13.2. Circuitos Demultiplexadores
O circuito demultiplexador tem o esquema abaixo.
S1
Canais de
S2
Entrada de saída de
Informação E DEMUX informação
S3
Multiplexada
S4
A B Entradas de
seleção
As entradas de seleção têm como finalidade escolher qual o canal de informação de saída deve ser
ligado à entrada, ou seja, devem endereçar o canal de saída que a informação de entrada deve se
dirigir.
Os circuitos demultiplexadores sempre são usados em conjunto com os circuitos multiplexadores,

mantendo-se a relação entre a quantidade dos canais de saída e o número das entradas de
seleção.
Exemplo: Circuito Demultiplex de 2 canais
O circuito a seguir efetua a função de um Demultiplexador de dois canais.
I0
I1
A análise do funcionamento do circuito deve ser efetuada em função do valor assumido pela
variável de seleção A.
Se A=0: I0 irá assumir o valor da entrada de informações E, e I1 estará em 0.
Se A=1: I1 irá assumir o valor da entrada de informações E, e I0 estará em 0.
Uma tabela verdade para este circuito ficaria assim:
Variável Canais de
de Informação
Seleção
A I0 I1
0 E 0
1 0 E
13.3. MUX e DEMUX utilizados na transmissão de dados.
O sistema mostrado na figura abaixo efetua a transmissão da informação que entra através dos
canais de entrada I0 a I7 através da multiplexação de endereçamento seqüencial. Isso fará com
que tenhamos serialmente na saída S, os bits da informação. Essa informação chegará na entrada
E e será demultiplexada, também em endereçamento seqüencial.
Os bits da informação de entrada I0 a I7 sairão por S 0 a S7 , respectivamente. Isto se tivermos o

sincronismo entre os contadores 1 e 2, de transmissão e recepção.

Apostila Sistemas Digitais 20081

Enviado por

Dados do documento

Título original

Direitos autorais

Formatos disponíveis

Compartilhar este documento

Compartilhar ou incorporar documento

Opções de compartilhamento

Você considera este documento útil?

Este conteúdo é inapropriado?

Direitos autorais:

Formatos disponíveis

Apostila Sistemas Digitais 20081

Enviado por

Direitos autorais:

Formatos disponíveis

CENTRO FEDERAL DE EDUCAÇÃO TECNOLÓGICA DO RIO GRANDE DO NORTE

Departamento Acadêmico de Tecnologia da Informação

Walmy André C. Melo

1.1.Representação em formato analógico e digital

Ilustração 1 - Representação analógica e digital de uma temperatura

Todos os números seguem uma lei de formação:

Número = an.bn +an-1 .bn-1 + ... + a0.b0

Exemplo: Represente a quantidade representada pelos números abaixo.

84917(10) = 8x104 + 4x103 + 9x102 + 1x101 + 7x100

1011(2) = 1x23 + 0x22 + 1x21 + 1x20

2.1.Sistema Binário de Numeração

A denominação do digito binário é abreviado para Bit (Binary Digit)

Exemplo: 110(2) = 6(10)

Abaixo, é mostrada a seqüência numérica das quantidades de zero a quinze.

Decimal Binário Decimal Binário

2.2.Sistema Hexadecimal de Numeração

Nota-se que os algarismos alfanuméricos (letras) representam as quantidades de dez a quinze.

Decimal Hexadecimal Binário

Exemplo: 110(2) = 1x22 + 1x21 + 0x20 =4 + 2 + 0 = 6(10)

Exemplo: Converter 20(10) para base binária

Converter 65(10) para base hexadecimal

Exemplo: Converter 1101101(2) para base hexadecimal

1101101 = 0110 1101

Exemplo: Converter A40(16) para base decimal

A40 = Ax162 + 4x161 + 0x160 = 2560 + 64 + 0 = 2624(10)

É o processo reverso da conversão binário/hexadecimal. Devemos substituir cada algarismo

Exemplo: Converter 1BC(16) para base binária

1BC = 0001 1011 1100 = 110111100(2)

3.1.Código BCD 8421

Decimal BCD 8421

Exemplo: O número 14 em decimal é:

Exemplo: O número 2538 em decimal é:

4. Funções e Portas Lógicas

Em 1854, o matemático inglês George Boole (1815-1864) apresentou um sistema matemático de

A função é definida pela tabela dada ao lado:

S = A . B (lida como S é igual a A e B)

Nota-se que a tabela verdade mostra todas as possíveis combinações de A B C S

A representação algébrica desta função é dada como:

S = A + B (lida como S é igual a A ou B)

O símbolo da porta lógica OU e o CI 7432 são vistos a seguir:

É representada algebricamente pela expressão:

S = A ou S = A’ (lida como S é igual a A barrado ou negado)

O símbolo da porta lógica e o CI 7404 são mostrados abaixo:

4.6.Bloco Lógico OU EXCLUSIVO/XOR

4.7.Bloco Lógico COINCIDÊNCIA/XNOR

A função que este bloco executa é de fornecer 1 na saída, quando as entradas A B S

O símbolo deste bloco é dado como:

5. Expressões Booleanas Obtidas de Circuitos Lógicos

Exemplo: Determine as expressões decorrentes dos circuitos lógicos abaixo:

6. Circuitos Obtidos de Expressões Booleanas

Exemplo: Esboce os circuitos decorrentes das expressões abaixo

a) S = AB + CD + AB b) Y = (A + B).C.(B + D) c) S = A + (BΘC).(A.B.C) + (A.C + B )

7. Obtenção de Tabela Verdade

Exemplo: Monte a Tabela verdade das expressões abaixo:

Exemplo: Usando tabelas verdades prove que:

a) A.B ≠ A.B b) A + B ≠ A + B c) A + B = A.B

Número de Variáveis de Entrada

8.1.Simplificação pelo Mapa de Karnaugh

Feito o preenchimento de 1´s nas células, formam-se os agrupamentos respeitando as regras

a. Formar o mínimo possível de grupos.

Exemplo: Simplifique a expressão S = A.B + A.B + A.B usando mapa K:

Supondo a expressão S = A.B + A.B + A.B

Para cada parcela (minitermo) é designado um endereço de célula no mapa K. Onde: