AMPLIFICADORES OPERACIONAIS

Material didtico desenvolvido para parte da disciplina

ELT039 Aquisio e Converso de Sinais

Profs. Carlos Augusto Ayres e Kazuo Nakashima

UNIFEI 2014

Introduo

O Amplificador Operacional, AO, foi criado no final dos anos 50 e incio dos anos
60 e foi considerado, aps o desenvolvimento do transistor em 1947, o passo seguinte no
avano na eletrnica. Mesmo tendo mais de 50 anos, o AO ainda continua sendo um
componente eletrnico fundamental e muito utilizado, pois a maioria das grandezas
fsicas so analgicas e ele o grande responsvel pelo condicionamento desses sinais.
Isto faz com que o AO seja fundamental na rea de instrumentao. O nome operacional
dado em funo do AO poder realizar diversas operaes matemticas tais como: + , - ,
x , , , dx/dt , xn , x1/n ; e tambm muitas outras funes: comparadores, conversor V/I,
conversor V/F, reguladores PID, filtros ativos, geradores de forma de onda, etc.
O AO um amplificador diferencial de altssimo ganho, alta resistncia de entrada
(Rin) e baixa resistncia de sada (R o). Responde desde sinais CC (0Hz) at a faixa de
MHz, dependendo de seu ganho e do AO utilizado.
Na Fig. 1, temos o diagrama esquemtico do AO LM741, que um AO de uso
geral, onde podemos identificar:
- o estagio diferencial de entrada;
- os estgios intermedirios;
- o estgio push-pull de sada;
- os terminais 1 e 5 para fazer o ajuste de offset (OFFSET NULL);
- os dois terminais das fontes de alimentao;
- internamente o capacitor de 30pF que faz a compensao de resposta em
frequncia e garante a estabilidade do AO.

Terminais e Parmetros Bsicos do AO

A Fig. 2 mostra o smbolo do AO e seus terminais bsicos:
- 2 terminais de alimentao;
- 2 terminais de entrada;
- 1 terminal de sada;
- 2 terminais para ajuste de offset.
A seguir, ser feita uma anlise dos seus terminais bsicos ao mesmo tempo em
que sero apresentados parmetros do AO a eles relacionados.
Terminais das Fontes de Alimentao, +VCC e VCC
O AO possui dois terminais para a alimentao de seu circuito. Ele pode ser
alimentado com tenses simtricas (+V CC e VCC) ou ento de forma unipolar (+V CC e 0V
ou 0V e VCC). A escolha dos valores das fontes de alimentao vai depender dos valores
que desejamos ter para a tenso de sada. Os limites mximos da tenso de alimentao
do AO esto em 18V (ou +36V e 0V ou 0V e -36V) para os CIs na verso comercial e
chega a 22V (ou +44V e 0V ou 0V e -44V) para a verso militar. Lembrar que na verso
militar temos CIs com a mesma funo da verso comercial, mas com desempenho e
parmetros melhorados. O consumo de energia do AO normalmente menor que
500mW.

Fig. 1 Diagrama esquemtico e pinagem do AO LM741

Fig. 2 Smbolo do AO com seus terminais bsicos

Terminais das Entradas No-Inversora, (+) ou e +=, e Inversora, (-) ou e3

Em relao aos terminais de entrada, os limites de tenso aplicados so os

seguintes:
- a mxima tenso diferencial entre os terminais das entradas inversora e no
inversora est tipicamente em 30V. No entanto existem alguns AOs como o LM318 em
que esse valor deve ser menor que 1V.
- a mxima tenso instantnea nos terminais das entradas inversora e no
inversora est, tipicamente entre 15V.
Os parmetros relacionados com as entradas so:
Resistncia de entrada diferencial, Ri ou RiAO
a resistncia existente entre as entradas inversora e no-inversora, tambm
chamada de resistncia de entrada diferencial. Seu valor bem valor elevado: cerca de
1M para AOs projetados com tecnologia bipolar e na faixa de 10 12, com tecnologia
FET. Isto faz com que as correntes de polarizao, que entram (ou saem) nos terminais
(+) e (-), sejam muito pequenas: nA para tecnologia bipolar e pA para tecnologia FET.
Como as correntes que circulam pelas resistncias externas e na resistncia de carga
esto na faixa de A ou mA, na grande maioria das vezes, essas correntes podem ser
desprezadas na anlise dos circuitos com AO. Veja a Fig. 3.

Fig. 3 Resistncia de entrada diferencial do AO

Resistncia de modo comum, RiCM:
a resistncia vista dos terminais (+) e () ligados em comum em relao ao terra.
Como seu valor muito elevado (200M para AOs com tecnologia bipolar e >10 12M
para os AOs com entrada FET), normalmente essa impedncia pode ser desprezada sem
maiores prejuzos. Muitas vezes esse dado nem fornecido nas folhas de dados dos
AOs por seu elevadssimo valor e sua pouca influncia. Como os lados inversor e noinversor do AO devem apresentar caractersticas praticamente iguais, a R iCM o resultado
da associao paralela de duas resistncias iguais. Assim, de cada terminal de entrada
para o terra, teremos uma resistncia de 2 RiCM como mostrado na Fig. 4.

Fig. 4 Resistncia de entrada de modo comum

Terminal da Tenso de Sada, VO:

Em relao a esse terminal importante observar os seguintes parmetros:
equao da tenso de sada, CMRR, relao de rejeio de modo comum, impedncia de
sada, corrente de sada e tenso de saturao.
Equao da tenso de sada
Embora o AO devesse ser essencialmente um amplificador diferencial puro,
aparece na sua sada tambm um pequeno erro devido existncia de um ganho de
modo comum que amplifica o valor mdio das tenses aplicadas s suas entradas. Assim
a equao completa da tenso de sada do AO dada por:
Equao Completa do AO

V o Adif (e e ) ACM
(1)

(e e )
2

Essa segunda parcela da equao representa um pequeno erro existente no AO,

mas, como o ganho diferencial muito maior que o de modo comum, na grande maioria
das vezes, ela pode ser desprezada. Dessa forma, podemos utilizar a equao ideal ou
simplificada, na maior parte das situaes sem maiores prejuzos.
Equao Ideal ou simplificada do AO

V o Adif (e e) A (e e)
(2)

OBS: Daqui em diante, para maior facilidade, ao invs da nomenclatura A dif para o ganho
diferencial do AO, vamos empregar somente o A para expressar essa grandeza.
Relao de rejeio de modo comum, CMRR (Common Mode Rejection Ratio)
O CMRR a relao entre o ganho diferencial e o de modo comum e, nas folhas
de dados, normalmente fornecido em decibis, dB.

CMRR

Adif
ACM

(3)
5

CMRR 20 log

Adif
ACM

[dB]

(4)

Os valores tpicos do CMRR esto entre 60 a 120dB. Quanto maior for o seu valor,
melhor ser a qualidade do AO. Para o LM741, os valores tpicos do A e do A CM so
100.000 e 17, respectivamente. Assim, o CMRR do LM741 tem um valor em torno de 75
dB. J o LM725, que um amplificador de performance superior, tem um A de 3.000.000
e um CMRR tpico de 120dB.
Resistncia de sada, RoAO
Esta a resistncia na sada do AO em malha aberta (sem realimentao) e seu
valor tpico se situa entre 50 a 100.
Corrente de sada, Io
O AO um amplificador de tenso e no um amplificador de potncia e, na grande
maioria dos integrados, a corrente de sada no deve ultrapassar os 10 mA. Isto quer
dizer que a corrente no terminal de sada do AO que formada pela corrente da carga
somada corrente dos componentes externos do AO, no deve ser superior a 10mA em
um bom projeto. A Fig. 5 ilustra um exemplo onde a corrente total que entra no pino de
sada do AO de 6mA.

Fig. 5 - Exemplo ilustrativo do valor da corrente de sada no AO

Na sada do AO, temos uma proteo contra curto circuito. No caso do LM741,
esse valor limitado em cerca de 25mA. Pelo diagrama esquemtico do LM741 mostrado
na Fig. 1, podemos entender como funciona essa proteo contra curto-circuito: quando
a corrente de sada do AO passa pelo resistor R 9 de 25 e a queda de tenso nesse
resistor atinge um valor suficiente para ligar o Q 15, este ativado e rouba a corrente da
base do Q14, consequentemente limitando a sua corrente de coletor que a prpria
corrente de sada. Vemos que a queda da corrente de 25mA no resistor de 25 resulta
em 0,625V que a tenso de conduo do transistor Q15.
Tenso de saturao, VSAT
A tenso de saturao do AO o mximo valor que a tenso de sada pode atingir
sem que ocorra ceifamento na forma de onda. O seu valor depende basicamente das
tenses de alimentao e das perdas internas no AO. No LM741, essas perdas internas
6

so as quedas de tenso ocorridas no transistor Q 14 e R9 para as tenses superiores e

Q20 e R10 para as tenses inferiores. Observa-se que essas perdas so diretamente
proporcionais ao valor da corrente de sada (>I o >perda). As perdas internas do AO
normalmente se situam tipicamente entre 1 a 3V. A faixa possvel da excurso de tenso
pico a pico na sada sem ceifamento chamada de output swing.
+Vsat = +Vcc perdas internas

(5)

-Vsat = -Vcc + perdas internas

(6)

Exemplo:
- Se Vcc = 15V e as perdas forem de 2V +Vsat = +13V,
-13V < V0semdistoro < +13V.

-Vsat = -13V e

- Se +Vcc = 24V e -Vcc = 0V e as perdas forem de 1V +Vsat = +23V, -Vsat = +1V e

+1V < V0semdistoro < +23V.
Como existem muitas aplicaes com alimentao unipolar foi desenvolvido um
AO onde as perdas inferiores, prximas a V cc, so muito baixas. Isto evita a necessidade
de uma tenso de alimentao negativa quando necessitamos de tenses de sada
prximas de zero. Como exemplo temos o LM324 em que essas perdas internas so
menores que 0,1V. Isto permite que padres de tenso utilizados em instrumentao
como 1 a 5VDC sejam utilizados sem problemas para o LM324 com alimentao unipolar.
Na Fig. 6, temos os modelos do AO, incluindo a fonte de sada e as suas
resistncias de entrada e de sada. No modelo ideal, as resistncias de entrada so
consideradas infinitas e a de sada, zero como est ilustrado.
Outros parmetros importantes do AO
Resposta em freqncia do AO, BW AO (Bandwidth)
A largura da banda de frequncia do AO a dada pela mxima freqncia em que
o AO pode operar com ganho unitrio. Como exemplo temos o LM741 que tem uma
banda passante de 1 MHz. Para maiores valores de ganho, a freqncia de operao ou
corte ser menor. Ver a Fig. 7. Com a realimentao negativa, a freqncia de corte
dada por:

f C B . BW AO

(7)

Onde B: o fator de realimentao

Por definio, a frequncia de corte medida no ponto de meia potncia, ou seja,
quando a tenso na sada cai a 0,707 do seu valor em baixa freqncia. Aps a
freqncia de corte, a tenso atenua a uma taxa de 20 dB/dec, ou seja, 10 vezes a cada
dcada.

e B V o

(8)

(a)

(b)

(c)
Fig. 6 Modelo do AO com RiCM (a), sem RiCM (b) e ideal (c)

Fig. 7 Resposta em freqncia do LM741

Fator de realimentao, B
O fator de realimentao indica o quanto da tenso de sada foi realimentada ou
enviada de volta, para a entrada inversora. Para calcular o fator de realimentao nos
interessa apenas o efeito da tenso de sada no terminal inversor. Dessa forma, zeramos
a(s) tenso(es) de entrada do circuito e fazemos o divisor resistivo de V o na entrada
inversora.
8

Slew rate, SR
O slew rate indica a mxima variao da tenso de sada do AO por unidade de
tempo e dada em V/s. Como exemplo, temos: SRLM741 = 0,5 V/s e SRLM318 = 70 V/s. A
Fig. 8 ilustra o conceito apresentado aplicado a uma forma de onda quadrada.

Fig. 8 Slew rate

Dessa forma, o AO deve ter um SR maior que a mxima derivada da tenso na
sada para que no haja nenhuma distoro no sinal de sada. Se submetermos a tenso
de sada do AO a uma derivada maior do que seu slew rate teremos uma distoro na
tenso de sada, pois o AO no conseguir responder.

SR AO

V o
dV o

t max do circ
dt max do circ

(9)

Para um sinal senoidal Vo = Apo sen(2ft), basta derivar e igualar a zero para obter
a sua mxima derivada:

SR AO senoidal 2 f max APO cos 2ft

(10)

Como o mximo valor do cosseno 1, resulta:

SR AO senoidal 2 f max APO

Onde

(11)

fmax: a mxima freqncia em que se deseja operar;

Apo: mxima amplitude de pico da senide na sada do AO.

Fig. 9 Efeito do slew rate para forma de onda quadrada

Para formas de onda quadradas, algum tipo de distoro sempre vai ter, pois como
temos um degrau de variao na tenso, nenhum operacional consegue ter uma resposta
to rpida. Assim, para termos uma tenso de sada com um nvel de distoro aceitvel,
escolhe-se um AO onde o tempo de subida somado ao de descida seja pequeno em
relao ao perodo do sinal. Um valor que no ultrapasse 5 a 10% do perodo do sinal
para a variao de tenso pico a pico conduz a um resultado satisfatrio. Veja a Fig. 9
onde mostra a sada de um buffer considerando menos de 5% para o tempo de subida e
tambm menos de 5% para o tempo de descida.
Correntes de polarizao, IB+, IB- e Iio
As correntes de polarizao podem entrar, como mostrado na Fig. 10, ou sair dos
terminais (+) e (-), dependendo do tipo de transistor de entrada do amplificador
diferencial (NPN ou PNP; Fet canal N ou Fet canal P). Para transistores bipolares seu
valor tpico de nA, para Fets da ordem de pA. O valor da corente de polarizao do
LM741 est na faixa de cerca de 80 a 100nA. Na anlise simplificada essas correntes
podem ser desprezadas por serem muito menores que as correntes que circulam pelos
componentes externos do AO que so da ordem de A ou mA. Elas so importantes
quando se realiza o clculo do erro de offset ou DC. Teoricamente as correntes I B+ e IBdeveriam ter o mesmo valor, mas, devido dificuldade de se conseguir construir o lado
inversor exatamente idntico ao lado no-inversor, temos pequenas diferenas entre
essas correntes. Os fabricantes fornecem no catlogo o valor mdio da corrente de
polarizao, IB (bias current), e tambm o mximo desvio entre seus valores, I io (input
offset current), que normalmente no ultrapassa a 25% do valor mdio.

I B I B
IB
2

I io I B I B

(12)

(13)

Fig. 10 Correntes de polarizao I B+ e IB-

Tenso de offset das entradas, Vio (Input Offset Voltage)

Essa uma tenso de desbalaceamento ou desvio existente entre as entradas do
AO que surge por diferenas construtivas e de polarizao entre o lado inversor e noinversor. No LM741 a tenso de offset das entradas apresenta um valor mximo de 6mV.
Isto significa que ela pode ter qualquer valor entre -6mV e +6mV. O circuito equivalente
que representa a tenso Vio mostrado na Fig. 11, ou seja, basta colocar essa tenso no
10

terminal (+) de um AO ideal. Isto significa que, para qualquer circuito com AO, o efeito da
tenso Vio pode ser facilmente obtido colocando-se essa tenso no terminal (+) e
calculando-se a tenso resultante na sada. Quanto maior for o ganho (no-inversor),
maior ser seu efeito como ser mostrado no estudo de erro DC ou de offset do AO.

Fig. 11 Tenso Vio e seu circuito equivalente

Juntamente com as correntes de polarizao e o drift responsvel pelo erro DC
ou de offset que aparece na tenso de sada dos AOs.
Drift ou variao dos parmetros Vio e Iio com a temperatura
Este parmetro reflete o efeito da temperatura na polarizao do AO e dado nos
manuais do fabricante como Vio / T e Iio / T. Significa que, mesmo aps feito o
ajuste do erro DC, se houver variao da temperatura, haver o aparecimento de um
pequeno erro DC novamente. Os amplificadores de instrumentao, que so de melhor
qualidade, apresentam menor drift que os AOs de uso geral.
Ex:
Vio / T do LM741 de 15 V/C, do LM725 de 0,6 V/C e do LH0038 de 0,1V/C.
Iio / T do LM741 de 0,5nA/C, do LM725 de 35pA/C.
Erro de offset ou erro DC, Voffset
uma tenso DC que aparece indevidamente somada tenso de sada do AO
devido tenso de offset das entradas, s correntes de polarizao e ao drift. O clculo
do erro DC ser apresentado posteriormente.
Terminais de Ajuste do erro de offset
Muitos AOs possuem pinos especficos para fazer o ajuste de offset no AO. Neste
caso, basta seguir as recomendaes do fabricante. Para o LM741, a recomendao a
colocao de um potencimetro de 10k, ligando suas extremidades aos pinos 1 e 5 do
AO e o terminal do meio na fonte V cc. Veja a Fig. 12 a seguir. Caso o AO no possua
esses pinos de ajuste, possvel fazer o ajuste externo de offset onde o objetivo a
soma de uma tenso DC na sada que tenha a mesma amplitude do erro mas com
polaridade contrria ao erro de modo a zerar seu efeito.
Terminais para compensao externa em frequncia
A compensao em frequncia, seja interna ou externa, garante uma operao
estvel do AO, evitando que haja oscilaes indevidas no mesmo. Alguns AOs possuem
um capacitor j integrado na sua pastilha de silcio para realizar essa funo. Estes AOs
so chamados de AOs compensados internamente como o caso do LM741 e do LF351.
Na Fig. 1 que lustra o circuito interno do LM741 pode-se identificar o capacitor de 30pF
que realiza essa funo. No entanto, outros AOs dispem de pinos onde devem
colocados externamente capacitores ou uma malha de resistores e capacitores para fazer
11

essa compensao em frequncia. o caso do LM301 e do LM725. Os valores desses

componentes externos so recomendados pelo fabricante e podem variar de acordo com
a freqncia de operao e o ganho desejados. A Fig. 12 mostra essa informao para o
LM725.
A seguir temos uma tabela ilustrativa contendo os valores ideais e tpicos dos
principais parmetros dos AOs.

Fig. 12 Ajuste interno de offset para o 741

Fig. 12 Compensao em frequncia para o LM 725

PRINCIPAIS PARAMETROS DO AO.
PARMETRO
Equao da tenso de sada
Ganho diferencial
Ganho de modo comum
Relao de Rejeio de Modo Comum
Impedncia de entrada (entre e+ e e-)
Impedncia de entrada de modo comum
Impedncia de sada
Corrente de Sada
Resposta em freqncia
Slew rate
Corrente de polarizao
Desvio das correntes de polarizao
Tenso de offset das entradas
Desvio na tenso de offset das entradas
Desvio na corrente de offset das entradas

VALOR IDEAL

VALOR TPICO

Vo = Adif (e+ - e- )
Adif = A =
Acm = 0
CMRR = Adif / ACM =
Ri =
Ricm =
Ro = 0
Io =
BW AO = GBPAO =
SR =
IB = 0
Iio = 0
Vio = 0 mV
Vio /T = 0 V/C
Iio/T = 0 V/C

Vo = Adif (e+ - e- ) + Acm (e+ + e- ) / 2

Adif = A = 100.000 (LM741) = 3.106 (LM725)
Acm = 17 (LM741)
CMRR = 60 a 120 dB (103 a 106)
Rin = 1~2 M (BIP) ou 1012 (FET)
Ricm = 200 M (BIP) ou >1012 (FET)
Ro = 50 a 100
Io < 10mA
BW LM741 = 1 MHz , BW LF351 = 4 MHz
SR = 0,5 V/s (LM741)
IB = nA (BIP) ou pA (FET)
Iio = 20nA (LM741)
Vio = 6 mV (max) (LM741)
Vio /T = 15 V/C (LM741)
Iio/T = 0,5 nA/C

Tabela 1 Valores ideais e tpicos dos principais parmetros do AO

12

Aps a apresentao dos principais parmetros do AO, podemos implementar um

modelo mais completo do AO como mostrado na Fig. 13, onde foram adicionados I B-, IB+,
Vio.

Fig. 13 Modelo completo do AO

MODOS DE OPERAO DO AO
Podemos agrupar os circuitos com AO em 4 grupos bsicos de operao de
acordo com o tipo de realimentao do circuito:
1. MALHA ABERTA (ou sem realimentao): a sada fica sempre saturada (operao
instvel Vo = Vsat). Ex: Comparadores.
2. REALIMENTAO NEGATIVA: a sada no-saturada (indica operao estvel
Vo < Vsat, desde que projetado adequadamente). Neste grupo esto mais de 90%
das aplicaes com AO. Ex: amplificadores, conversores (V/I, I/V, V/F, F/V),
reguladores PID e outros.
3. REALIMENTAO POSITIVA: a sada fica sempre saturada (operao instvel
Vo = Vsat). Ex: Comparadores com histerese.
4. REALIMENTAES POSITIVA E NEGATIVA: a sada pode ser estvel ou instvel,
dependendo de qual tipo de realimentao prevalecer: Ex: Filtros ativos,
osciladores, etc
MODO DE OPERAO 1: MALHA ABERTA SEM NENHUMA REALIMENTAO
Em malha aberta, o AO apresenta uma sada sempre saturada, ou seja, +V sat ou -Vsat.
Isto acontece pois como o ganho do AO muito alto, uma mnima diferena entre as
entradas (+) e (-) j suficiente para que ocorra a saturao do AO. Considerando Vsat =
13V e A = 105, temos que:

V o A . (e e )

(14)

13

 13V 105 (e e )
(e e )

(15)

13V

10

(16)

(e e ) 130 V

(17)

Dessa forma, qualquer diferena de tenso entre as entradas maior ou igual a

130V ser suficiente para saturar o AO. Como 130V um nvel de tenso muito
pequeno, muito prximo de 0V, pode-se desprezar esse valor, resultando na seguinte
considerao:
Se (e+ - e- ) > 0 ou

e + > e-

Vo = +Vsat

(18)

Se (e+ - e- ) < 0 ou

e + < e-

Vo = -Vsat

(19)

Assim, em malha aberta, basta saber a polaridade da diferena de tenso entre

entradas do AO para saber se a saturao ser em +V sat ou -Vsat. Veja os exemplos
mostrados na tabela a seguir:
e+
+1V
-0,3V
+1V
0V

e+0,9V
-0,1V
-0,5V
0,001

(e+ - e- )
+0,1V
-0,2V
1,5V
-0,001V

Vo = A (e+ - e-)
+Vsat
-Vsat
+Vsat
-Vsat

Tabela 2: Anlise numrica do AO em malha aberta

A operao em malha aberta resulta nos comparadores inversor e no-inversor.
Comparador no-inversor
Esse comparador chamado de no-inversor, pois a tenso de entrada est
aplicada na entrada no inversora. Na entrada inversora colocada a tenso de
referncia com a qual queremos comparar a tenso de entrada, V in.
Assim:
Se (Vin - Vref ) > 0 ou

Vin > Vref

Vo = +Vsat

(20)

Se (Vin - Vref) < 0 ou

Vin < Vref

Vo = -Vsat

(21)

Na Fig. 14, temos o circuito do comparador no inversor, com um exemplo de

resposta no tempo e tambm a sua Figura de Lissajous. Neste caso, a tenso de entrada
14

 comparada com uma tenso de referncia de +5V. Uma outra forma interessante de
interpretar a resposta do comparador no inversor atravs da figura de Lissajous, ou
seja, VO em funo de Vin, onde pode-se ver claramente que se:
- a tenso de entrada for maior que a referncia, a saturao positiva.
- a tenso de entrada for menor que a referncia, a saturao negativa.
Sempre que se aplica a tenso de entrada no lado no inversor do AO, a
polaridade da tenso de sada ser a mesma da entrada. Caso a tenso de entrada seja
aplicada no lado inversor do AO, a polaridade da tenso de sada ser a contrria da
entrada como o caso do comparador inversor mostrado a seguir.
Comparador inversor
Esse comparador chamado de inversor, pois a tenso a qual queremos comparar
est aplicada na entrada inversora. Na entrada no-inversora colocada a tenso de
referncia a qual a tenso de entrada ser comparada.
Assim:
Se (Vref - Vin) > 0 ou Vin < Vref
Vo = +Vsat
(22)
Se (Vref - Vin) < 0 ou Vin > Vref

Vo = -Vsat

(23)

Na Fig. 15, temos o circuito, a resposta no tempo e a figura de Lissajous desse

comparador

Fig. 14 - Comparador no-inversor

15

Fig. 15 - Comparador inversor

MODO DE OPERAO 2: REALIMENTAO NEGATIVA
O AO operando com realimentao negativa, RN, o modo de operao mais
relevante por englobar mais de 90% dos circuitos existentes com AO. Dessa forma
muito importante que os conceitos envolvidos na RN sejam bem entendidos. A RN
tambm se caracteriza por apresentar uma relao estvel entre a entrada e a sada, ou
seja, possui uma sada no saturada, isto se o circuito foi projetado adequadamente. A
RN resulta em uma melhoria no desempenho do circuito, melhorando vrios de seus
parmetros, que ficam praticamente ideais.
Anlise de estabilidade dos circuitos com RN
A seguir apresentada a anlise dos circuitos operando em RN para comprovar
que a sada estvel e que no est saturada. Para o circuito da Fig. 16, temos as
seguintes equaes:

V o A . (e e )

(24)

V (e e ) (V in V f )

(25)

16

V f B .Vo

(26)

Fig 16 Anlise de estabilidade da RN

Partindo-se de uma determinada tenso de sada estvel e considerando-se V in
constante, vamos provocar uma pequena queda na tenso de sada e verificar como a
RN atua.
Se

Vo

=> Vf =>

V => Vo

Ou seja, se Vo tende a diminuir, a realimentao negativa reduz o valor da tenso

realimentada, o que leva a um aumento da tenso de erro, de maneira a aumentar V o,
levando-a novamente para o valor estvel anterior.
Caso a tendncia fosse de um pequeno aumento em V o, teramos um raciocnio
semelhante:
Se

Vo

=> Vf =>

V => Vo

Pode-se observar que a elevao do valor da tenso de sada provoca um

aumento na tenso de realimentao, que leva a uma reduo na tenso de erro,
reduzindo Vo e a conduzindo novamente para o valor estvel anterior.
Dessa forma vemos que foi possvel perceber a ao da RN para a estabilizao
da tenso de sada do circuito no seu valor original.
Conceito de potencial ou curto-circuito virtual
O conceito de potencial virtual ou curto-circuito virtual fundamental para a
anlise dos circuitos operando em RN. De uma forma bastante intuitiva, podemos
raciocinar que, se para o AO saturar, preciso ter uma diferena de pelo menos 130V
entre as suas entradas, como foi visto anteriormente para a operao em malha aberta,
podemos concluir que se o AO no satura, que o caso para a RN, tem-se uma diferena
de tenso entre suas entradas menor que 130V. Como 130V uma tenso muito
17

pequena, praticamente zero, pode-se afirmar que, na RN, a tenso da entrada noinversora praticamente a mesma tenso da entrada inversora, ou seja, e + e-. Na
anlise ideal, assume-se e + = e-. Surge ento o conceito de potencial virtual ou curtocircuito virtual, no qual as tenses das entradas inversora e no-inversora so as
mesmas porm o termo virtual se justifica pois existe entre elas uma alta impedncia,
descaracterizando o curto-circuito fsico ou real.
Anlise de circuitos com RN
Na anlise ideal de circuitos com RN, devemos seguir o seguinte raciocnio:
Se existe a RN, basta considerar que e + = e-, mas lembrando de que existe uma
alta impedncia entre esses terminais (o chamado potencial virtual). Como a resistncia
de entrada do AO muito alta podemos desprezar as correntes de polarizao dos
terminais inversor e no-inversor (i B+ = iB- = 0) na anlise do circuito. Como essas
correntes esto na ordem de nA ou pA e as correntes pelos componentes externos do AO
so da ordem de A ou mA, o erro cometido muito reduzido. Aps essas duas
consideraes bsicas basta utilizar as regras clssicas de anlise de circuitos que todos
parmetros desejados podem ser facilmente equacionados.
Assim podemos assumir o seguinte se o AO opera em RN:
- e+ = e- ;
- RiAO = ;
- iB+ = iB- = 0
- todos os outros parmetros listados na Tab. 1 sero considerados ideais (V io = 0,
A = , drift = 0, etc)
A seguir, sero apresentados alguns dos circuitos mais relevantes de AO em RN

AMPLIFICADOR NO INVERSOR
A Fig. 17 ilustra o circuito do amplificador no inversor e a sua resposta V o x Vin.
Como o prprio nome sugere o sinal de entrada est aplicado na entrada no inversora
e, consequentemente a tenso na sada ter a mesma fase da entrada.
A deduo da tenso de sada do amplificador no inversor pode ser feita
basicamente de duas formas: uma mais matemtica e uma outra analisando-se o que
realmente ocorre no circuito em termos das correntes e tenses no circuito.
Anlise usando mtodo algbrico.
Considerando o conceito do potencial virtual (e + = e-) e que a impedncia de
entrada muito grande (IB- = 0), temos:
- no terminal no-inversor est aplicada a tenso de entrada V in;
- no terminal inversor, basta fazer o divisor resistivo da tenso V o entre os
resistores Ri e Rf para obtermos a tenso nesse ponto.
18

e V in
e

(27)

Ri
Vo

R f Ri

(28)

Igualando-se as Eqs. 27 e 28, O ganho de tenso no amplificador no inversor

resulta em:

ANINV

Rf
Vo
1
V in

(29)

Ri

Fig. 17 Amplificador no-inversor e sua resposta Vo x Vi

Anlise usando o mtodo circuital

Considerando-se a existncia da RN, se e + = Vin, implica que e- = Vin.
Desprezando-se a corrente de polarizao I B-, a corrente I mostrada na Fig. 18 pode ser
expressa em funo de Vo e Vin como mostrado nas equaes a seguir:

Vo
R f Ri

(30)

19

I V in

Ri

(31)

Igualando-se essas duas equaes chegamos ao mesmo resultado indicado na

Eq. 29, j mostrada para o amplificador no-inversor

Fig. 18 Ilustrao para a deduo do ganho do amplificador no inversor

Uma outra forma de equacionamento pode ser feita utilizando-se a Fig. 16. Atravs
da manipulao das equaes bsicas do AO, temos:

Vo A .V

(32)

V (e e ) (V in V f )

ANINV

V f B .Vo

(34)

V o A . (V in B . V o )

(35)

A
1
1
V
o

1
1

A
B
V in
B B
A

Ri

Ri R f

(33)

Rf
1
Ri

(36)

Fator de sacrifcio, S
Na parte inicial da Eq. 36 temos:
20

A
Vo

V in 1 A B

(37)

Atravs da Eq. 37 observamos que o ganho de malha aberta do AO foi dividido

pelo fator (1 +AB), ou seja, sofreu uma reduo ou foi sacrificado. Surge ento a
definio do fator de sacrifcio, S, dado pela equao a seguir:

Amalhafechada

(1 A B )

(38)

Fator de realimentao do amplificador no inversor

O fator de realimentao para o amplificador no inversor pode ser facilmente
conseguido atravs do divisor resistivo entre R i e Rf. A Fig. 19 ilustra o circuito
equivalente para tal. Assim temos:

e B V o

Ri
Ri R f

Ri
Ri R f

(39)

Vo

(40)

(41)

Fig. 19 Circuito equivalente para o clculo do fator de realimentao

do amplificador no inversor
Resistncia de entrada do amplificador no inversor, R inNINV
21

Como no amplificador no inversor a tenso de entrada est aplicada diretamente

no terminal no inversor do AO, esperamos que a resistncia de entrada tenha um alto
valor. No entanto veremos que a RN aumenta bastante a resistncia de entrada desse
circuito. Atravs da Fig. 20, pela definio de resistncia de entrada temos:

Fig. 20 Circuito equivalente para o clculo da resistncia de entrada

do amplificador no inversor

RinNINV

V in

I in

(42)

Atravs da malha de tenso na entrada, pode-se escrever:

V in e ( e e) v f ( e e)

V in B V o (e e)

(43)

(44)

Substituindo-se a equao da sada do AO na Eq. 44, vem:

V in B A (e e) (e e)

V in (1 A B) (e e) S (e e)

(45)
(46)

Com a equao obtida para Vin, basta dividirmos por Iin para conseguirmos achar
RinNINV:

RinNINV

( )
V in S e e S RiAO

I in

RiAO

I in

( )
e e

I in

(47)

(48)

22

O fator colocado na Eq. 48 a prpria resistncia de entrada do AO. Assim,

resulta:

V in S
RinNINV
RiAO
I in

(49)

Pela equao acima vemos que a RN causa um aumento de S vezes na

impedncia do amplificador. Isto um fato muito positivo em se tratrando de um
amplificador de tenso. No entanto devemos lembrar que existe tambm a resistncia
2RiCM do terminal (+) para o terra. Se a levarmos em conta, ela entra em paralelo com o
efeito da RN, resultando a equao a seguir:

RinNINV S RiAO // 2 RiCM

(50)

Por outro lado, na maioria das vezes, podemos desprezar essa resistncia 2R iCM
pois se a incluirmos ou no, o resultado obtido estar na casa de centenas de M.

RinNINV S RiAO // 2 RiCM S RiAO

(51)

EX: Sendo A = 100000, ANINV= = 100, RiAO = 1M e RiCM = 200 M , calcule a RinNINV.

RinNINV S RiAO // 2 RiCM 1000 .1M // 400 M 286 M

Este valor muito alto e o fato de utilizarmos a equao exata (resultado de
286M) ou a simplificada (resultado de 1000 M) para calcular R inAO pouco influencia
uma vez que as resistncias externas ao AO esto na ordem de k e a diferena prtica
no resultado ser mnima.

Resistncia de sada do amplificador no-inversor, RoNINV

A RN tambm ter um efeito positivo na resistncia de sada, fazendo que
obtenhamos valores extremamente baixos da ordem de m. Para equacionar a
impedncia de sada do amplificador no-inversor, temos que seguir os seguintes
passos:
- primeiramente zeramos a tenso de entrada;
- em seguida, aplicamos uma tenso Vout na sada (no lugar da carga RL);
- calcular Iout no circuito equivalente resultante que est mostrado a seguir.

23

Fig. 21 Circuito equivalente para o clculo da resistncia de sada

do amplificador no inversor
Para a resistncia de sada temos:

RoNINV

V out
I out

(52)

A corrente Iout dada pelas correntes I1 e I2:

I out I 1 I 2

(53)

Como RiAO >> Ri, podemos desprezar a parcela de corrente que passaria por R iAO.
Desse modo, consideramos que a corrente I 1 circular somente por Ri e dada por:

I1

V out
Ri R f

(54)

A corrente I2 dada por:

V out
I2

A (e e) V out A (0 B V out ) V out (1 A B )

RoAO

RoAO

RoAO

(54)
Substituindo-se os valores de I1 e I2 , equacionamos Iout:

1
(1 A B )
V
V
out
out (1 A B )

V out

I out

Ri R f
RoAO
R oAO
Ri R f

(55)

24

I out V out

Ri R f

V out
RoNINV
I out

R oAO

V out

(1 A B )

V out

V out

1
1

R
Ri R f
oAO

(57)

1
1

R oAO
Ri R f

(56)

1
1

R oAO
Ri R f

R oAO R oAO
R oNINV ( Ri R f ) //
S

(58)

Isto mostra que a impedncia de sada do amplificador no inversor a

impedncia de sada do AO dividida pelo fator de sacrifcio, tendo um valor muito baixo,
da ordem de m.
Ex: Sendo A = 100000, ANINV= = 100 e RoAO = 75, calcule a RoNINV.

A
Amalhafechada

100000
1000
100

RoAO 75 75m
RoNINV
S
1000
Buffer
O amplificador no inversor com R f = 0 e Ri = resulta em um ganho unitrio com
uma resistncia de entrada muito alta e uma resistncia de sada muito baixa e
chamado de buffer ou reforador de tenso. Embora o ganho de tenso seja unitrio, o
buffer tem a capacidade de transformar uma fonte de tenso V com uma resistncia R em
uma fonte de tenso com o mesmo valor V, mas com uma resistncia praticamente igual
a zero, ou seja, a transforma em uma fonte de tenso muito prxima do ideal. A Fig. 22
ilustra essa aplicao do buffer. Como o buffer tem um fator de sacrifcio igual ao ganho
de malha aberta do AO pois seu ganho de malha fechada 1. Desse modo a sua
resistncia de entrada ser altssima e a sua resistncia de sada tende a . Veja os
valores numricos obtidos para o buffer.
5
5
Rin Buffer S Ri AO A Ri AO 10 1M 10 M
25

Ro Buffer

R o AO
S

Ro AO
A

75
5

10

750

Na anlise do circuito da Fig. 22, podemos escrever:

Rin Buffer
Rin Buffer

V V

V o e V

(59)

(60)

Fig. 22 - Circuito buffer

RESUMO DO AMPLIFICADOR NO INVERSOR

Vo Rf
1
V in Ri
Rin S . RiAO / / 2 RiCM S . RiAO

Ro

R oAO
S

S (1 AB)

Ri
R f Ri

f c B . GBP AO B . BW AO

SR 2 f A po , para sinais senoidais

SR

quadrados

V opp

T
20

para

sinais

26

CONVERSOR I/V
O circuito do conversor I/V est mostrado na Fig.23:
Relao entrada e sada do conversor I/V
O circuito a seguir tem a funo de converter a corrente de entrada em uma
tenso na sada. A fonte de corrente de entrada, I in, devido alta impedncia de entrada
do AO, no entra na entrada (-), seguindo para a sada atravs da resistncia R f. Dessa
forma, a tenso de sada dada pela queda de tenso em R f, pois a tenso no terminal
(-) do AO zero devido ao terra virtual criado pela RN:

V o e R f I in R f I in

(61)

ou seja:

Vo
Rf
I in

(62)

Fig. 23 Conversor I / V e circuito equivalente para obteno do B

Resistncia de entrada do conversor I/V, RinConI/V
A resistncia de entrada do conversor I/V dada pelo efeito Miller de R f na entrada
inversora, mas como seu valor muito baixo devido ao alto valor do ganho do AO,
podemos consider-la igual a zero sem maiores problemas.

RinConI / V

Rf
0
1 A

(62)

Resistncia de sada do conversor I/V, RoConI/V

A resistncia de sada do conversor I/V obtida da mesma maneira que foi feita
para o amplificador no-inversor, levando-se em conta as seguintes consideraes:
27

- a resistncia da fonte de corrente, Rp, muito alta, resultando em um fator de

realimentao unitrio como mostrado na Eq. 63;

Rp

1
R f Rp R f

(63)

- esse fato resulta no seguinte fator de sacrifcio:

S 1 A

(64)

Dessa forma, temos:

R oAO R oAO
R oConI / V
S
(1 A)

(65)

RESUMO DO CONVERSOR I/V

Vo
Rf
I in

RinConI / V
RoConI / V

Rf

1 A
RoAO RoAO
S
(1 A)

1
Rf

f c B . GBP AO B . BW AO

SR

2 f A po

, para

sinais senoidais

SR

S 1 A
quadrados

V opp

T
20

para

sinais

AMPLIFICADOR INVERSOR
O amplificador inversor mostrado a seguir obtido atravs do artificio de substituir
a fonte de corrente ideal do conversor I/V mostrado anteriormente por uma fonte corrente
criada atravs de uma tenso Vin e uma resistncia Ri. O principio de funcionamento
continua o mesmo do conversor I/V, mas teremos apenas um ponto negativo que a
baixa impedncia de entrada resultante pelo fato da fonte de corrente, criada atravs V in
e Ri , no ser ideal.

28

Fig. 24 Amplificador inversor e sua resposta Vo x Vi

Relao entrada/sada no amplificador inversor
A RN faz com que o potencial da entrada inversora seja o mesmo da entrada no
inversora, ou seja 0V. O fato do terminal (+) no amplificador inversor estar aterrado
comum se falar que existe no terminal (-) um terra virtual. O terra virtual nada mais do
que um caso particular do potencial virtual que ocorre no amplificador inversor.
Pelo circuito do amplificador inversor, temos que a corrente de entrada dada por:

V in e V in 0 V in

I in
Ri

Ri

Ri

(66)

Como a corrente de entrada segue para a sada atravs de R f, como ocorrido no

conversor I/V, resulta:

V o R f I in R f
AINV

Rf
V in

V in
Ri
Ri

Rf
Vo

V in
Ri

(67)

(68)

Resistncia de entrada do amplificador inversor, RinINV.

Comparando-se com o conversor I/V, temos a introduo da resistncia R i, assim a
resistncia de entrada vista pela tenso de entrada dada por:

RinINV Ri

Rf
Ri
1 A

(69)

29

A baixa resistncia de entrada do amplificador inversor o seu ponto negativo.

Caso precisemos de um amplificador inversor com alta resistncia de entrada basta
adicionar um buffer no estgio inicial e esse problema fica resolvido.

Resistncia de sada do amplificador inversor, RoINV

A resistncia de sada do amplificador inversor obtida da mesma maneira que foi
feita para o amplificador no-inversor e vemos que resulta exatamente no mesmo circuito
equivalente e, conseqentemente, no mesmo resultado:

R oAO R oAO
R oINV
S
(1 A B )

(70)

Fator de realimentao do amplificador inversor

Neste caso, exatamente como para o amplificador no inversor e foi mostrado na
Fig. 19, temos o divisor da tenso de sada entre o resistor de realimentao, R f, e a
resistncia de entrada, Ri:

e B V o
B

(71)

Ri
Ri R f

(72)

RESUMO DO AMPLIFICADOR INVERSOR

Vo Rf
V in
Ri

RinINV Ri

Rf
1 A

R
R oINV oAO

S 1 AB

Ri

Ri
R f Ri
f c B BW AO
SR 2 f A po , para sinais senoidais
B

30

SR
quadrados

V opp

T
20

para

sinais

AMPLIFICADOR SOMADOR
O somador ou mixer mostrado na Fig. 25 foi obtido a partir do amplificador inversor
introduzindo-se outras tenses de entrada com suas respectivas resistncias de entrada.
Cada tenso entrada gera a sua respectiva corrente de entrada. A tenso de sada ser
dada pela queda de tenso provocada pela soma dessas correntes de entrada em R f.

Fig. 25 Somador
As correntes de entrada so dadas de forma genrica pela equao a seguir:

I in n

V in n
Ri n

(73)

A tenso de sada ser dada por:

n

Vo Rf
1

V in n
Ri n

V in1 V in 2
V in n

...
Vo Rf
Ri 2
Ri n
Ri1

(74)

(75)

31

Fator de realimentao do somador

A Fig. 26 mostra o circuito para calcular o B do somador que obtido aterrando-se
as tenses de entrada e fazendo-se o divisor resistivo no terminal inversor:

Fig. 26 - Circuito equivalente para clculo do B do somador

Rieq
e

V o R f Rieq

(76)

onde Rieq = Ri1 // Ri2 // ... // Ri n

Resistncia de entrada do somador, RinSOM
No somador, a resistncia vista por cada fonte de tenso de entrada a sua
prpria resistncia de entrada, como visto no caso do amplificador inversor.

Rinn SOM

Rf
Rin Rin
(1 A)

(77)

Resistncia de sada do somador, RoSOM

No somador, a resistncia de sada tem a mesma frmula que a do inversor,
lembrando-se que o fator de realimentao do somador no o mesmo do inversor.

RoAO
RoSOM
S

(78)

RESUMO DO SOMADOR

32

V in1 V in 2
V in n

...
Vo Rf
Ri 2
Ri n
Ri1

Rinn Rin

Rieq
R f Rieq

onde Rieq = Ri1 //

Ri2 // ... // Ri n

R o R oAO

S 1 AB

f c B BW AO
SR 2 f A po

, para sinais

senoidais

SR
quadrados

V opp

T
20

para

sinais

CONVERSOR V/I
A Fig. 27 mostra o circuito do conversor V/I.

Fig. 27 Realimentao SS conversor V/I

Atravs da RN, imposta a tenso V in no terminal (-) e, por conseqncia, sobre o
resistor Ri. Como a corrente IB- desprezada por ser muito pequena, a corrente que
imposta em Ri a mesma corrente que passa por RL

Io

V in
R

(79)

Essa relao ser sempre vlida desde o AO no sature. A condio limite para
no saturar ocorre para a corrente mxima na sada, como mostrado na equao a
seguir:

V o ( Ri R L) I O max V sat

(80)

Atravs dessa equao, percebemos que existe um valor mximo para a

resistncia de carga para que a saturao no seja atingida:
33

RL max

V sat
Ri
I O max

(81)

Intuitivamente percebemos que, variando-se R L de zero at RLmax, o valor da

corrente de sada no varia, ou seja, temos uma fonte de corrente praticamente ideal.

Resistncia de entrada do conversor tenso corrente, R inConV/I

A resistncia de entrada do conversor V/I calculada da mesma forma que foi
feita para o amplificador no-inversor, lembrando que o fator de realimentao, neste
caso, dado por:

Ri
R L Ri

(82)

RinConV / I S.RiAO // 2RiCM S.RiAO

(83)

Resistncia de sada do conversor tenso corrente, RoConV/I

Para a obteno da resistncia de sada, devemos seguir o procedimento
semelhante ao usado anteriormente para o amplificador no inversor:
- zerar a fonte de tenso de entrada;
- substituir a carga RL por uma fonte de corrente Iout;
- calcular a resistncia de sada.
A Fig. 28 mostra o circuito resultante usado para o clculo da resistncia de sada
do conversor V/I. Na anlise da malha de tenso considerou-se que a corrente I out circula
somente por Ri e no por RiAO, pois RiAO >> Ri, assim resulta:

A (e e) R oAO I out V out Ri I out 0

(84)

Nos terminais (+) e (-) temos as seguintes tenses:

e Ri I out
e 0

(85)
(86)

Dessa forma a malha de tenso fica:

A ( Ri I out ) R oAO I out V out Ri I out 0

(87)
34

Resolvendo temos:

RoConV / I

V out (1 A)
Ri RoAO (1 A) Ri
I out
RoConV / I (1 A) Ri

(88)

(89)

Este resultado confirma o alto valor esperado para a resistncia de sada do

conversor V/I.

Fig. 28 Circuito resultante para a deduo da R oConV/I

RESUMO CONVERSOR V/I

Io

V in
R

R inConV

/I

S R iAO // 2

R oConV / I (1 A) Ri

S (1 A)

Ri
R L Ri
SB RBW
f c
RiCM
iAO AO

SR 2 f A po

SR

quadrados

, para sinais senoidais

V opp

T
20

para

sinais

AMPLIFICADOR DE CORRENTE

35

O amplificador de corrente est mostrado na Fig. 29. Vemos que a corrente de

entrada, devido alta resistncia do AO, segue em direo resistncia R f, provocando
no ponto A uma tenso negativa VA. Essa tenso faz com que surja a corrente I a
proveniente do terra. A corrente resultante na carga R L ser a soma das correntes Iin e Ia.
A seguir temos as equaes:

Fig. 29 Amplificador de corrente

V A R f I in
Ia

0 VA
Ra

I o I in I a (

(90)

R f I in
Ra

(91)

Rf
1) I in
Ra

(92)

I o ( R f 1)
I in R a

(93)

Essa relao ser sempre vlida desde o AO no sature mesmo na situao mais
crtica, ou seja, para Iomax:

V o V A R L I O max V sat
V o R f I in R L I O max

Vo Rf

V sat

I O max
R L I O max V sat
Rf
(
1)
Ra

(94)
(95)

(96)

36

V o

Ra R f
R L I O max V sat
( R f Ra )

(97)

V o Ra // R f R L I O max V sat

(98)

R L max

V sat
( Ra // R f )
I O max

(99)

Variando RL de zero a RLmax, o valor da corrente de sada no varia, ou seja, temos

uma fonte de corrente praticamente ideal.
Resistncia de entrada do amplificador de corrente, R inAmp Corr
Para facilitar a obteno da resistncia de entrada do amplificador de corrente
ser feita a transformao Y- como mostra a Fig. 30.
Dessa forma obtemos as resistncias do mostradas nas equaes a seguir,
resultando no circuito equivalente do amplificador de corrente mostrado na Fig. 31.

R f equiv

Ra R L Ra R f R f R L
Ra

(100)

Riequiv

Ra R L Ra R f R f R L
RL

(101)

Roequiv

Ra R L Ra R f R f R L
Rf

(102)

Assim a resistncia de entrada do amplificador de corrente ser o paralelo do

efeito Miller de Rf na entrada e a resistncia Rieq e ter um valor baixo dado por:

Rin Amp Corr

R f eq
(1 A)

// Ri eq 0

(103)

37

Fig. 30 - Transformao Y- no amplificador de corrente

Fig. 31 - Circuito do amplificador de corrente aps a transformao Y-

Fator de realimentao do amplificador de corrente

Atravs do circuito do amplificador de corrente aps a transformao Y- e
considerando a fonte corrente de entrada como ideal, ou seja, com uma resistncia
paralela infinita, temos que o fator de realimentao pode ser calculado utilizando-se a
Fig. 32 e ser dado por:

Riequiv // R p
Riequiv // R p R f equiv

Riequiv //
Riequiv // R f
equiv

Riequiv
Riequiv R f
equiv

(104)

38

Fig. 32 Circuito equivalente para clculo do B do amplificador de corrente

Resistncia de sada do amplificador de corrente, Ro Amp Corr

Para a obteno da resistncia de sada, devemos seguir o mesmo procedimento
usado anteriormente para o conversor V/I:
- zerar a fonte de tenso de entrada;
- substituir a carga RL por uma fonte de corrente Iout;
- calcular a resistncia de sada.
Dessa forma, temos o circuito resultante usado para o clculo da resistncia de
sada do amplificador de corrente mostrado na Fig. 33. Como (R iAO + Rf) >> Ra, a corrente
Iout deve circular por Ra, desprezando-se a parcela que iria para as resistncias R iAO e Rf.
Assim, o equacionamento semelhante ao feito anteriormente para o conversor V/I e
est mostrado nas equaes abixo.:

A (e e) R oAO I out V out R a I out 0

e R a I out

(106)

e 0

(107)

A ( R a I out ) R oAO I out V out R a I out 0

R o Amp Corr

V out (1 A)
R a RoAO (1 A) R a
I out

(105)

(108)

(109)

39

Ro Amp Corr (1 A) Ra

(110)

Vemos que o valor da resistncia de sada do amplificador de corrente alta,

como era esperado.

Fig. 33 Circuito resultante para a deduo da resistncia de sada

do amplificador de corrente

RESUMO DO AMPLIFICADOR DE CORRENTE

Io (

Rf
Ra

1) I in

Ra R L Ra R f R f R L
R f equiv
Ra
Ra R L Ra R f R f R L

Riequiv
RL
Ra R L Ra R f R f R L

Roequiv
Rf

R in Amp Corr

R o Amp Corr (1 A) R a

R f eq
(1 A)

Ri equiv //
Ri equiv // R f equiv

Ri equiv
Ri equiv R f equiv

f c B BW AO
SR 2 f A po , para sinais senoidais

SR

quadrados

V opp

T
20

para

sinais

S (1 AB )

// R i eq 0

AMPLIFICADOR INVERSOR MODIFICADO

40

O amplificador inversor modificado tambm chamado de amplificador inversor

com realimentao em T. Ele originrio do amplificador de corrente substituindo-se a
fonte de corrente por uma fonte de tenso e uma resistncia de entrada e colocando a
resistncia de carga conectada entre o terra e a sada do operacional. Veja o circuito
resultante para o amplificador inversor modificado na Fig. 34.a. Embora sua anlise seja
mais um pouco mais complexa que a do amplificador inversor bsico, este circuito
apresenta um ponto positivo: possvel obter ganho elevado e impedncia de entrada
razovel sem trabalhar com resistores de valor elevado no lao de realimentao. Isto
no seria possvel com o amplificador inversor bsico onde tal situao levaria a um alto
valor de Rf, o que traz o inconveniente de se ter um maior erro DC devido corrente de
polarizao.

(b)

(a)

Fig. 34 Amplificador inversor com realimentao em T e

seu circuito equivalente aps a transformao Y-
Pelo circuito do inversor modificado podemos escrever:

V A R f I in
Ia

0 VA
Ra

I in I a (

Rf
V in
Ri

R f I in
Ra

Rf
1) I in
Ra

V o V A R B ( I in I a )

(111)

(112)

(113)

(114)

41

V o R f I in R B (

Rf
1) I in
Ra

V in ( R f 1) V in
Vo Rf
RB
Ri
Ra
Ri
AINVMOD

(115)

(116)

R R R f R B R B Ra
Vo f a
V in
R a Ri

(117)

Uma outra forma de se obter o ganho do amplificador inversor modificado

aplicando-se a transformao Y-, como mostrado na Fig. 34.b, resultando:

R f equiv
Riequiv

Roequiv

Ra R B Ra R f R f R B
Ra
Ra R B Ra R f R f R B
RB

Ra R B Ra R f R f R B
Rf

(118)

(119)

(120)

A resistncia Riequiv no influencia na tenso de sada pois como e - = e+ = 0, no

passa nenhuma corrente por ela. Assim o ganho do amplificador inversor modificado
dado por:

AINVMOD

R f equiv
Ra R B Ra R f R f R B
V
o

V in
Ri
R a Ri

(120)

Fator de realimentao do amplificador inversor modificado

Atravs do circuito do amplificador inversor modificado aps a transformao Y-,
mostrado na Fig. 34b, temos que o fator de realimentao ser dado por:

Ri equiv // Ri
( Ri equiv // Ri ) R f equiv

(121)

Resistncia de entrada do amplificador inversor modificado, R inINVMOD

42

A resistncia de entrada do inversor modificado dada pela resistncia do

amplificador de corrente mostrado anteriormente somada resistncia R i, que resulta em
um valor praticamente igual Ri.

R f eq

// Ri eq Ri Ri
Rin INVMOD

(1 A)

(122)

Resistncia de sada do amplificador inversor modificado, RoINVMOD

A resistncia de sada do inversor modificado obtida de maneira semelhante ao
realizado para o amplificador no inversor e dada pela equao a seguir, lembrando-se
de utilizar o valor do B deste circuito:

RoINVMOD

RoAO
S

(123)

RESUMO DO AMPLIFICADOR INVERSOR MODIFICADO

AINVMOD

R f equiv
Ri

Vo

R f equiv
Ri

R f equiv
Riequiv

Roequiv

f
Ra RB Ra R f R f R BR in INVMOD
(1 A)

R a Ri
R oAO
R oINVMOD

V in

Ra R B Ra R f R f R B
R a Ri

Ra R B Ra R f R f R B
Ra

Ra R B Ra R f R f R B

RB

Ra R B R a R f R f R B
Rf

// R i eq R i R i

S
Ri equiv // Ri

V in

eq

( Ri equiv // Ri ) R f equiv

f c B BW AO
SR 2 f A po , para sinais senoidais

SR

quadrados

V opp

T
20

para

sinais

S (1 AB)

AMPLIFICADOR DIFERENCIAL
43

O amplificador diferencial interessante pois consegue amplificar uma diferena

de tenso entre dois pontos (que podem estar flutuando) e fornecer a tenso de sada
referenciada ao terra. Ele pode ser aplicado, entre outras possibilidades, em medies de
corrente atravs da amostra de tenso em um resistor shunt, como tambm em medies
de desbalanceamento em pontes de wheatstone. Alm disso, outro positivo deste
amplificador que todo rudo comum existente nas entradas V 2 e V1 totalmente
eliminado.

Fig. 35 Amplificador diferencial

Equao da tenso de sada do amplificador diferencial
A tenso de sada do amplificador diferencial pode ser obtida atravs do
equacionamento das tenses (+) e (-) do AO. A tenso em e + dada pelo divisor da
tenso V2 entre os resistores R e mR. A tenso em e - dada pelos efeitos superpostos
das tenses V1 e Vo nesse terminal atravs dos divisores entre os resistores R e mR,
como mostrado na Fig. 36 e nas equaes a seguir.

Fig. 36 Amplificador diferencial

mR
V
R mR

mR
R
V1
Vo
R mR
R mR

(124)

(125)

44

Igualando-se essas duas equaes, obtemos a tenso de sada do amplificador

diferencial que mostra que a diferena das tenses de entrada tero um ganho m:

V o m (V 2 V 1)

(126)

Uma outra maneira de obtermos esse resultado atravs do teorema da

superposio:
- aplicamos a tenso V1 com V2 = 0 e equacionamos o seu efeito na tenso de
sada;
- depois aplicamos V2 com V1 = 0 e equacionamos o seu efeito na tenso de sada;
- somando-se os dois efeitos individualmente, teremos a tenso resultante na
sada de V1 e V2.
Dessa forma, com V2 aterrado, o circuito resultante um amplificador inversor
como mostra a Fig. 37. Assim o efeito de V1 est apresentado na equao a seguir.

Fig. 37 - Efeito de V1 no amplificador diferencial com V2 = 0

V oV 1

mR
V1 m V1
R

(127)

Quando aterramos V1, a parcela da tenso V 2 que aparece em e + amplificada

pelo ganho do amplificador no inversor. Veja o circuito resultante na Fig. 38.

45

Fig. 38 - Efeito de V2 no amplificador diferencial com V1 = 0

V oV 2 e

V oV 2

mR

1
R

mR
V2
R mR

mR
V2
R mR

(128)

(129)

mR

1
R

V oV 2 m V 2

(130)

(131)

Dessa forma, a soma dos efeitos individuais de V1 e V2 leva equao do ganho

do amplificador diferencial:

V o V oV 1 V oV 2

(132)

V o m (V 2 V 1)

(133)

Resistncia de entrada do amplificador diferencial

A resistncia de entrada vista entre as tenses V 1 e V2 pode ser calculada
empregando-se a Fig. 39, onde temos ilustrado o caminho percorrido pela corrente I.
Analisando-se a malha entre Vin, os resistores R e curto virtual podemos escrever:

V in R I (e e) R I 2 R I

RinDIF

V in
2R
I

(134)

(135)

Resistncia de sada do amplificador diferencial

Para obter a resistncia de sada do amplificador diferencial seguimos o
procedimento usual:
- zeramos as tenses V1 e V2;
- aplicamos na sada uma tenso Vout;
- calculamos Iout.
46

Como o circuito resultante praticamente o mesmo obtido para caso dos

amplificadores inversor e no inversor, temos:

RoAO
RoDIF
S

(136)

Fig. 39 - Anlise da resistncia de entrada no amplificador diferencial

Fator de realimentao do amplificador diferencial

O fator de realimentao obtido pelo divisor resistivo da tenso de sada entre os
resistores R e mR ligados ao terminal (-).
B

R
R mR

(137)

Efeito da tenso Vref no amplificador diferencial

A Fig. 40 mostra o circuito equivalente para determinar o efeito da tenso V ref
aplicada na resistencia mR conectada ao terminal no inversor. Neste caso as tenses V 1
e V2 esto aterradas.

47

Fig. 40 - Anlise do efeito de Vref no amplificador diferencial

V oVref e

V oVref

mR

1
R

(138)

R
V ref
R mR

R
V ref
R mR

(139)

mR

1
R

V oVref V ref

(140)

(141)

Atravs desse resultado vemos que toda tenso aplicada em V ref aparece somada
tenso de sada com ganho unitrio. Dessa forma, a equao geral do efeito de V 1, V2 e
Vref ser:

V o m (V 2 V 1) V ref

(142)

48

Fig. 41 - Amplificador diferencial com entradas V1, V2 e Vref

Ajuste de modo comum no amplificador diferencial

Um dos pontos negativos do amplificador diferencial a necessidade do
casamento entre as resistncias R e mR. Isto importante pois sabemos que so as
resistncias que determinam o ganho do amplificador e qualquer diferena entre os
valores nominais dessas resistncias introduzem um erro na equao do ganho. Em
funo disso devemos utilizar resistores com tolerncia pequena (1%) para obtermos um
bom resultado. Outra possibilidade a realizao de um ajuste para realizar esse
casamento de resistncias empregando-se um potencimetro como mostra a Fig. 42.
Com um resistor fixo de valor 0,8 mR e um potencimetro de 0,4 mR ligados entre o
terminal (+) e o terra, conseguimos ajustar esse conjunto de 0,8mR a 1,2 mR. o
chamado ajuste de modo comum onde aplicada uma mesma tenso AC
simultaneamente nas entradas V1 e V2. Um sinal AC deve ser usado, pois se o sinal
fosse contnuo, na sada no saberamos se o sinal DC resultante seria do sinal ou do
erro DC do AO. Assim, com o mesmo sinal em V1 e V2, ajustamos o potencimetro at
que a tenso AC de sada seja zero. Isto feito o ajuste conseguido.

Amplificador diferencial melhorado ou de instrumentao

No amplificador diferencial temos ainda temos 2 pontos que podem ser

melhorados:
- a baixa resistncia de entrada;
- a dificuldade se conseguir ganho varivel pois no seria possvel variar os dois
resistores mR simultaneamente e de maneira exatamente igual.

49

Fig. 42 - Ajuste de modo comum no amplificador diferencial

A configurao mostrada na Fig. 43 consegue solucionar essas deficincias. Os buffers

colocados nas entradas solucionam o problema da baixa resistncia de entrada. Os
resistores R e o potencimetro aR resolvem o problema de se conseguir ganho ajustvel
ou varivel. Vejamos como isso obtido. Como e + = e-, nos terminais inversores dos
buffers iro resultar as tenses V 2 e V1 que esto aplicadas

nas suas respectivas

entradas no inversoras. Essas tenses estaro aplicadas sobre o potencimetro aR

ficar submetido a uma tenso igual a (V 2 V1). Supondo V2 > V1, ir circular pelo
potencimetro uma corrente I como indicada na Fig. 43 e dada por:

(V 2 V 1)
aR

(143)

50

Fig. 43 - Amplificador diferencial melhorado ou de instrumentao

Essa corrente sai do buffer inferior e entra no buffer superior. Dessa forma as
quedas de tenso nas resistncias R e no potencimetro aR resultam na tenso V
indicada na Fig. 43:
V (2 R aR ) I

V (2 R aR )
V (

(144)

(V 2 V 1)
aR

(145)

2
R ) (V 2 V 1)
a

(146)

Essa tenso V no est referenciada ao terra, ela est flutuando. Dessa forma foi
empregado um amplificador diferencial de ganho 1 (mas poderia ser de outro valor de
ganho tambm) que tem a funo de referenciar essa tenso V em relao ao terra
resultando:
Vo (

2
R ) (V 2 V 1)
a

(147)

Um amplificador de instrumentao propriamente dito deve apresentar um drift

reduzido. Assim, para se ter um bom resultado, a qualidade dos AOs empregados muito
importante. Isto implementado nos amplificadores de instrumentao integrados.
RESUMO DO AMPLIFICADOR DIFERENCIAL

V o m (V 2 V 1)

B R mR

R inDIF 2 R

R
R oDIF oAO

S (1 AB)

f c B BW AO
SR 2 f A po , para sinais senoidais

SR

quadrados

V opp

T
20

para

sinais

REALIMENTAO POSITIVA
51

A realimentao positiva, RP, se caracteriza por apresentar uma relao instvel

entre a entrada e a sada, ou seja, a sada est sempre saturada. Isto ser comprovado
as seguir atravs da anlise de estabilidade da RP. A caracterstica marcante dos
comparadores com histerese que eles possuem dois pontos de comparao ao invs
somente um como no comparador que opera em malha aberta. Este fato vai resultar em 2
vantagens em relao ao comparador bsico:
- maior imunidade a rudos: o comparador com histerese consegue trabalhar em
ambientes ruidosos sem ter chaveamentos indevidos devido ao rudo. Para tal
basta projetar uma histerese com amplitude maior que o valor do rudo pico a pico
em torno do ponto de comparao desejado. Mais adiante isto ser detalhado.
- aumento na velocidade de resposta: isto ocorre, pois, durante a transio de
+Vsat para -Vsat, ou vice-versa, temos um aumento gradativo do valor da tenso de
erro. Isto ocorre pois se a tenso de sada est variando, a tenso realimentada
para a entrada no inversora tambm varia. O aumento gradativo na tenso de
erro provoca uma maior tendncia de variao na tenso de sada em direo
saturao. No caso dos comparadores simples, a tendncia em direo
saturao menor, pois esta depende somente dos valores de V in e Vref que no
variam com a variao da tenso na sada.
Anlise de estabilidade dos circuitos com realimentao positiva
A seguir apresentada a anlise dos circuitos operando em RP para comprovar
que a sua sada instvel e apresenta uma sada sempre saturada. No circuito da Fig.
44, temos as seguintes equaes:

V o A . ( e e )

(148)

V (e e ) (V f V in )
V f B .Vo

(149)

(150)

52

Fig. 44 Realimentao positiva

Partindo-se de uma determinada tenso de sada de +V sat e considerando-se Vin

constante, vamos provocar uma pequena queda na tenso de sada e verificar como a
RP atua.
Se

Vo

=> Vf =>

V => Vo

Ou seja, se Vo tende a diminuir, a realimentao positiva reduz o valor da tenso

realimentada, o que leva a uma reduo da tenso de erro, de maneira a reduzir mais
ainda Vo. Assim entramos em um loop que tende a reduzir gradativamente o valor da
tenso Vo e est situao finaliza somente quando a sada atinge V sat.
Caso partssemos de uma tenso de sada de -Vsat e considerando-se Vin
constante, vamos provocar uma pequena elevao na tenso de sada, teramos um
raciocnio semelhante:
Se

Vo

=> Vf =>

V => Vo

Pode-se observar que a elevao do valor da tenso de sada provoca um

aumento na tenso de realimentao, que leva a um aumento na tenso de erro,
aumentando Vo e a conduzindo a tenso de sada para +Vsat.
Em funo da anlise apresentada conclumos que a sada do comparador com
histerese estar sempre saturada.
Anlise dos circuitos com realimentao positiva
Na anlise de circuitos com RP, devemos seguir o seguinte raciocnio: no exato
momento em que ocorre a transio (chaveamento de +V sat para -Vsat ou vice-versa), a
tenso em e+ ser, por um breve instante, igual tenso em e -. Nos circuitos com RN,
essa igualdade valida o tempo todo e na RP isto ocorre somente durante o
chaveamento. Logo, para determinar o valor de V in que provocar esse chaveamento,
basta fazer a anlise como foi feito no caso do equacionamento para a RN, ou seja, fazer
e+ = e-. No entanto na RN o parmetro buscado era a corrente ou a tenso de sada e, na
RP, o parmetro buscado a tenso de entrada que ir provocar o chaveamento na
tenso de sada. A seguir, temos os circuitos com RP:
COMPARADOR INVERSOR COM HISTERESE
Comparador inversor com histerese e tenso de referncia igual a zero

53

O comparador inversor com histerese e tenso de referncia igual a zero est

mostrado na Fig. 45. Equacionando-se as tenses e + e e- e igualando-se esses valores,
temos:

e V in
e

Ri
Vo
R f Ri

(151)

(152)

Logo:

V in

Ri
Vo

R f Ri

(153)

Como a tenso de sada pode ser +Vsat ou Vsat, teremos ento dois pontos de
comparao. Quando a tenso de sada est saturada positivamente, tem-se o ponto de
comparao superior, Vcomp sup, dado por:

V comp sup

Ri
V sat

R f Ri

(154)

Quando a tenso de sada est saturada negativamente, tem-se o ponto de

comparao inferior, Vcomp inf, dado por:

V comp inf

Ri
V sat

R f Ri

(155)

A diferena entre esses dois pontos de comparao chamada de histerese do

comparador. Esse nome surgiu pela semelhana de comportamento da curva de
histerese dos materiais magnticos dos transformadores (curva B x H induo
magntica pelo campo magntico) com a curva Vo x Vin do comparador no inversor com
histerese. A equao da histerese apresentada a seguir.

54

Fig. 45 Comparador inversor com histerese e referncia nula.

H V comp sup V comp inf

(156)

No caso particular de termos tenses de saturao simtricas, a histerese dada

por:

H 2

Ri
V sat

R f Ri

(157)

No caso genrico de termos tenses de saturao no simtricas, a histerese

calculada por:
55

Ri
V sat
V sat

R f Ri

(158)

Comparador inversor com histerese e tenso de referncia diferente de zero

A Fig. 46 ilustra a resposta no tempo e a figura de Lissajous do comparador
inversor com histerese com Vref diferente de zero. Equacionando-se as tenses nos
terminais de entrada do AO e igualando-se esses valores, temos:

e V in
e

V in

Rf
R f Ri

V ref

Rf
R f Ri

(159)

Ri
R f Ri

V ref

Vo

Ri
R f Ri

Vo

(160)

(161)

Quando a tenso de sada est saturada positivamente, tem-se o ponto de

comparao superior, Vcomp sup, dado pela Eq. 162:

V comp sup

Rf
R f Ri

V ref

Ri
R f Ri

V sat

(162)

Quando a tenso de sada est saturada negativamente, tem-se o ponto de

comparao inferior, Vcomp inf, dado pela Eq. 163:

V comp inf

Rf
R f Ri

V ref

Ri
R f Ri

V sat

(163)

56

A histerese agora no est posicionada em torno de zero e apresenta seu valor

central dado por:

V central

Rf
R f Ri

V ref

(164)

Fig. 46 Comparador inversor com histerese com tenso de referncia diferente de zero
Observe que o ponto central da histerese do comparador no dado somente pela
tenso de referncia, mas por um fator envolvendo as resistncias R f e Ri que multiplica a
tenso de referncia. Dessa forma, se quero o ponto central da histerese em +5V, a
tenso de referncia dever ser ajustada um pouco maior que +5V.

57

A histerese continua sendo a mesma dada pela Eq. 157, para tenses de
saturao simtricas e pela Eq. 158, para o caso de tenses de saturao no
simtricas.

COMPARADOR NO INVERSOR COM HISTERESE

Comparador no inversor com histerese e tenso de referncia igual a zero

O comparador no-inversor com histerese e tenso de referncia igual a zero
mostrado na Fig. 47. Equacionando-se as tenses e + e e- e igualando esses valores,
temos:

e 0
e

(165)

Rf
Ri
V in
Vo

R f Ri
R f Ri

Ri
V in
Vo
Rf

(166)

(167)

Quando a tenso de sada est saturada positivamente, tem-se o ponto de

comparao inferior, Vcomp inf, dado pela Eq. X:

Ri
V comp inf
V sat
Rf

(168)

Quando a tenso de sada est saturada negativamente, tem-se o ponto de comparao

superior, Vcomp sup, dado pela Eq. y:

V comp sup

Ri Ri
V sat
V sat
Rf
Rf

(169)

58

A histerese est centrada em torno do zero e dada pela diferena entre os

pontos de comparao superior e inferior como mostra a equao a seguir.

H V comp sup V comp inf

(170)

No caso de termos tenses de saturao simtricas, a histerese dada por:

H 2 Ri V sat
Rf

(171)

No caso de termos tenses de saturao no simtricas, a histerese calculada

por:

H Ri
Rf

V sat V sat

(172)

A Fig. 47 ilustra a resposta no tempo e a figura de Lissajous do comparador

inversor com histerese com Vref = 0.

59

Fig. 47 Comparador no inversor com histerese e Vref = 0

Comparador no inversor com histerese e tenso de referncia diferente de zero

O comparador no-inversor com histerese e tenso de referncia diferente de zero
mostrado na Fig. 48.
Equacionando-se as tenses e + e e- e igualando-se esses valores, temos:

e V ref
e

(173)

Rf
Ri
V in
Vo

R f Ri
R f Ri

V in

R f Ri
Ri
V ref
Vo
Rf
Rf

(174)

(175)

60

Fig. 48 Comparador no-inversor com histerese e Vref

Quando a tenso de sada est saturada positivamente, tem-se o ponto de

comparao inferior, Vcomp inf, dado por:

V comp inf

R f Ri
Ri
V ref
V sat
Rf
Rf

(176)

Quando a tenso de sada est saturada negativamente, tem-se o ponto de

comparao superior, Vcomp sup, dado por:

61

V comp sup

R f Ri
Ri
V ref
V sat
Rf
Rf

(177)

O seu valor central dado por:

R f Ri
V central
V ref
Rf

(178)

Observe que o ponto central do comparador no dado somente pela tenso de

referncia, mas por um fator envolvendo as resistncias R f e Ri que multiplica a tenso de
referncia. Dessa forma, se quero o ponto central da histerese em +5V, a tenso de
referencia dever um pouco menor que +5V.
As equaes para o clculo da histerese continuam as mesmas dadas pelas Eqs
171 e 172.

Como evitar rudo com o comparador com histerese

Pela Fig. 49 pode-se perceber que se um comparador simples for empregado em
um ambiente que possui rudo, teremos vrios chaveamentos indevidos na sada. Esses
chaveamentos indesejados podem acarretar problemas de contagem errada se essa
informao est indo para um contador ou causar repiques se a sada do comparador
estiver acionando um rel. Com o uso do comparador com histerese podemos evitar tais
problemas. Pode-se perceber que quando o sinal mais o rudo atingem o ponto de
comparao superior, Vcomp sup, isto provoca o chaveamento da sada de -V sat para +Vsat.
Logo aps esse momento, mesmo o sinal com rudo cruzando novamente a tenso
Vcompsup, a sada no chaveia, pois o ponto de comparao tambm mudou para o ponto
de comparao inferior, Vcomp inf, no momento em que a sada mudou de -Vsat para +Vsat.

62

Fig. 49 resposta do comparador simples, ideal e do comparador com histerese

63

Dessa forma, somente teramos um chaveamento indevido provocado pelo rudo

se a sua amplitude pico a pico fosse maior que a histerese. Assim basta projetarmos o
valor da histerese um pouco maior que o rudo pico a pico que no teremos problemas
com chaveamentos indevidos devidos ao rudo. Vale a pena observar que o fato de
introduzirmos uma pequena histerese em torno do ponto central de comparao provoca
um pequeno defasamento no momento de chaveamento. Em situaes em que esse
atraso importante uma anlise mais cuidadosa deve ser feita.

H V ruidopp

para evitar chaveamentos devido ao rudo.

COMPARADOR JANELA
Embora no se trate de um circuito com RP, apresentaremos em seguida um outro
tipo de comparador: o comparador janela. Veja o seu circuito na Fig. 50. O comparador
janela utilizado para indicar se uma tenso se encontra dentro ou fora de uma
determinada faixa de valores de referencia. Veja o circuito mostrado a seguir.
Considerando Vref sup = +4V e Vref inf = +2V na tabela 2, so apresentados os resultados
obtidos nesse comparador com alguns valores de tenso de entrada de modo a facilitar o
entendimento de seu funcionamento.

Fig. 50 - Comparador janela

Vin

Vref sup

Vref inf

VoAO1

VoAO2

Diodo
ligado

Vo

0V

+4V

+2V

-Vsat

+Vsat

D2

+Vsat VD2

+1V

+4V

+2V

-Vsat

+Vsat

D2

+Vsat VD2

+3V

+4V

+2V

-Vsat

-Vsat

0V

+5V

+4V

+2V

+Vsat

-Vsat

D1

+Vsat VD1

Tab. 2 - Exemplo numrico para o comparador janela

64

CIS COMPARADORES
Um AO pode operar como comparador, no entanto existem CIs especificamente
projetados para trabalhar como comparadores. Uma das vantagens de se ter um CI
comparador sua maior velocidade de chaveamento de +V sat para -Vsat e vice-versa.
Outra vantagem ter uma maior versatilidade nos nveis de tenso de sada, o que
facilita a interface com vrias famlias lgicas. Como exemplo de CI comparador
podemos citar o LM311, mostrado na Fig. 51, que apresenta as seguintes caractersticas:
- um tempo de resposta de 200ns (LM106 e LM710 apresentam 40ns), se fosse o
LM741, para variar de -10V a +10V levaria 40s, considerando o seu slew rate de
0,5V/s;
- a sua sada tem um transistor com coletor e emissor abertos;
- possui ajuste de offset;
- possui pino de strobe (faz transistor de sada cortar)

Fig. 51 Comparador LM311

A sada do LM311 dada da seguinte forma:

65

Se (e+ - e-) > 0 transitor ligado (saturado)

Se (e+ - e-) < 0 transitor desligado (cortado)
A Fig. 52 mostra uma ligao tpica para o LM311. Considerando que resistncia
de carga na sada seja muito maior que R, temos:
Se (e+ - e-) > 0 transitor ligado (saturado) Vo = Vcesat
Se (e+ - e-) < 0 transitor desligado (cortado)

Vo

RL
RL R

V V

Fig. 52 - LM311 com sada positiva e terra (lgica positiva)

Se o pino 1 estivesse ligado a uma fonte de -V, como mostrado na Fig. 53, a sada
seria:
Se (e+ - e-) > 0 transitor ligado (saturado) Vo = -V + Vcesat
Se (e+ - e-) < 0 transitor desligado (cortado)

Vo

RL
RL R

V V

Se alterarmos a conexo conforme mostrado na Fig. 54, temos uma inverso da

lgica:
Se (e+ - e-) > 0 transitor ligado (saturado) Vo = +V - Vcesat
Se (e+ - e-) < 0 transitor desligado (cortado) Vo = 0V
Na Fig. 55, temos mostrado o ajuste de offset recomendo para o LM311.
Na Fig. 56, temos mostrado o efeito do pino de strobe do LM311 que provoca o
abertura da chave na sada do comparador

66

Fig. 53 - LM311 com sada positiva e negativa (lgica positiva)

Fig. 54 - LM311 com sada +V e terra (lgica negativa)

Fig. 55 Ajuste de offset no LM311

67

Fig. 56 Pino de Strobe do LM311

REALIMENTAES POSITIVA E NEGATIVA

Neste caso existem os dois tipos de realimentaes, podendo prevalecer uma ou
outra. A seguir, temos alguns circuitos com RPN:
FILTRO BUTTERWORTH
O circuito a seguir ilustra um filtro passa baixa butterworth. Podemos ver que
existe ligao da sada com o lado inversor atravs de um curto e com o lado no
inversor atravs do capacitor 2C. Neste caso a RN prevalece e a resposta estvel.

fc

1
2

2 RC

(179)

Fig. 57 Filtros passa-baixa de fator de atenuao de 40 dB/dec

68

OSCILADOR
O circuito mostrado a seguir um oscilador no qual a RP prevalece (comparador
com histerese). O circuito RC se carrega quando a sada est em +V sat e se descarrega
quando a sada est em - Vsat.

V sat V ltp

T 1 RC Ln

V sat V utp

(180)

V sat V utp

V sat V ltp

(181)

T 2 RC Ln

T T1 T 2

(182)

1
T1 T 2

(183)

Fig. 58 Oscilador de relaxao ou free-running

ERRO DC OU ERRO DE OFFSET

69

Como j foi mencionado anteriormente, o erro DC ou de offset trata-se de uma

tenso DC que aparece indevidamente somada tenso de sada do AO. um erro
relacionado com a polarizao do AO e os parmetros causadores so a tenso de offset
das entradas (Vio), as correntes de polarizao (I B+, IB- e Iio) e o drift (Iio/T e Vio/T). Em
seguida, para maior facilidade de entendimento, ser feita a anlise do efeito de cada um
desses parmetros isoladamente, considerando-se todos os outros ideais e portanto sem
nenhuma influncia. Depois de analisarmos o efeito de todos os parmetros, calculamos,
usando o teorema da superposio, o efeito resultante total. Para fazer essa anlise ser
utilizado o circuito abaixo. Esse circuito poderia ser um amplificador inversor ou no
inversor, dependendo de onde o sinal de entrada aplicado. No entanto para a anlise
do erro DC o sinal de entrada no influencia, pois estamos fazendo a anlise de
polarizao ou DC. De modo geral, para se fazer a anlise DC de qualquer circuito com
AO, todas as tenses de entrada devem ser zeradas (caso a resistncia interna da
tenso entrada seja relevante ele deve ser considerada).

Fig. 59 - Circuito para anlise do erro DC

Anlise do efeito de IB- no erro DC
Neste caso todos os outros parmetros causadores do erro DC (V io, IB+ e o drift so
desprezados. A corrente IB- entra no terminal inversor vinda do resistor R f. Ela no circula
pelo resistor Ri pois a tenso sobre esse resistor ser zero devido ao terra virtual no
terminal (-). Com o sentido de circulao mostrado na Fig. 60 , a tenso de sada devido
corrente IB- ser:

V OIB R f I B

(184)

70

Fig. 60 Anlise do efeito de IB- no erro DC

Anlise do efeito de IB+ no erro DC
Neste caso todos os outros parmetros causadores do erro DC (V io, IB- e o drift so
desprezados. A corrente I B+ entra no terminal no inversor atravs do resistor R B como
mostra a fig. 61. Essa queda de tenso em R B ser amplificada pelo ganho do
amplificador no inversor como mostrado a seguir.

e R B I B
V OIB e ANINV

(185)

Rf

RB I B
1
Ri

(186)

Fig. 61 Anlise do efeito de IB+ no erro DC

Anlise do efeito de IB+ e IB- no erro DC

71

Considerando-se os efeitos individuais de I B+ e IB- somados resulta:

V OIB ,IB V OIB V OIB

(187)

Rf

1
Ri

V OIB , IB R f I B R B I B

(188)

Como os efeitos de IB+ e IB- so de polaridade contrria, um tende a anular o outro.

Para tal basta escolhermos o valor adequado para o resistor R B. O valor de RB deve ser
igual ao paralelo de todas as resistncias conectadas ao terminal inversor. Neste caso o
valor seria o paralelo de Ri com Rf. Fazendo isso, resulta:

V OIB ,IB R f I B

Rf
Ri R f
1
I B
Ri R f R i

V OIB ,IB R f ( I B I B)

V OIB , IB R f I io

(189)

(190)

(191)

Fig. 62 Anlise do efeito de IB+ e IB- no erro DC

Atravs do resultado obtido vemos que, com o valor adequado de R B, o erro DC
diminuiu pois Iio menor que 25% de I B. Vale a pena observar que o sinal na Eq. 191
indica que a Iio pode ser positiva ou negativa, pois no se pode afirmar qual corrente de
polarizao a maior e por isso devemos considerar as duas possibilidades.
72

Tanto o amplificador inversor ou o no inversor apresentados anteriormente no

tinham o resistor RB no seu circuito bsico mas a sua utilizao recomendada para a
reduo do erro DC devido s correntes de polarizao. Vale a pena enfatizar que o
resistor RB no altera o ganho original, pois tem efeito somente na parte de polarizao.
O resistor RB chamado de resistor de compensao das correntes de polarizao
e tem a funo de fazer com que a resistncia equivalente vista pelo terminal (+) seja a
mesma vista pelo terminal (-).
No caso de um somador o valor de RB seria:

R B somador Ri1 // Ri 2 // ... // Rin // R f

(191)

No caso do amplificador diferencial, o resistor R B no necessrio pois tanto o

lado inversor como o lado no inversor j enxergam a mesma resistncia, ou seja, mR
em paralelo com R.
Uma outra forma de reduzirmos o erro DC devido s correntes de polarizao
seria a utilizao de AOs com entrada FET que apresentam correntes de polarizao da
ordem de pA ao invs de nA dos AOs com tecnologia bipolar.
Obviamente podemos induzir que no devemos trabalhar com resistores muito
elevados em circuitos com AO pois isto aumentaria o erro devido s correntes de
polarizao. De um modo geral, em projetos com AOs, recomenda-se preferencialmente
o seguinte:

10 K Ri R f 100 K

(192)

O limite superior seria em funo do problema de se aumentar o erro DC devido s

correntes de polarizao. O limite inferior justificado pelo fato das correntes que
circulam pelos componentes externos do AO no ficarem muito grandes e somadas
corrente de carga no sobrecarreguem a sada do AO.
Anlise do efeito de Vio no erro DC
Como mostrado na Fig. 63, para obtermos o efeito da tenso de offset no erro DC
basta aplicar essa tenso no terminal (+) e ver o seu efeito na sada que ser o seu valor
multiplicado pelo ganho do amplificador no inversor.

V OVio

Rf
1
Ri

V io

(194)

73

Fig. 63 Anlise do efeito de Vio no erro DC

O sinal se deve ao fato da tenso de offset das entradas poder ser positiva ou
negativa.
Pela Eq. 194 podemos perceber que quanto maior o ganho, maior ser o erro DC
devido tenso Vio.
No caso da Vio a nica forma de resolver esse erro de polarizao fazendo o
ajuste de offset. Esse ajuste pode ser o ajuste interno se o AO possui os pinos para tal.
No caso do AO no possuir pinos para esse ajuste, teramos que implementar um ajuste
de offset externo que consiste em se somar uma tenso DC na sada com a mesma
amplitude mas com polaridade contrria a do erro de modo a anularmos o problema.
Anlise do efeito de IB+, IB-, Iio e Vio no erro DC
No circuito da Fig. 59, o erro DC total devido a I B+, IB-, Iio e Vio dado por:

V ODC

Rf
Rf
V io
1 R f I B R B I B
1
Ri
Ri

(195)

Caso seja empregado o valor adequado para o R B, resulta:

Rf
1 R f I io
Ri

V ODC V io

(196)

Pela equao resultante vemos que a parcela referente tenso V io maior

numericamente que o efeito das correntes de polarizao.

74

Anlise do efeito do drift no erro DC

Depois que o ajuste de offset foi realizado, o erro DC total devido a I B+, IB-, Iio e Vio
foi zerado. No entanto, se a temperatura variar, aparecer o erro DC devido ao drift. Para
o circuito utilizado como exemplo (com o valor adequado para R B), temos o seguinte
efeito se houver uma variao de temperatura de Temp C.

V io R f 1 Temp I io Temp

V ODC
Rf
T Ri
T
(197)

Para se reduzir o efeito do drift devemos utilizar AOs com baixa dependncia com
a temperatura, ou seja, AOs de instrumentao.
Ajuste de offset externo
O ajuste de offset externo tem a funo de somar uma tenso DC na sada do AO
com mesma amplitude mas com sinal contrria do erro DC. Isto tem que ser realizado
sem afetar o ganho original do circuito.
Ajuste de offset externo para o amplificador inversor
O ajuste pode ser conseguido como mostra a Figs. 64 e 65. Na Fig. 64, basta
adicionar uma entrada a mais utilizando-se o princpio do somador e o seu efeito dado
por:

V OFFSET V CC

R
f

V CC R f
R
Roff
off

(198)

75

Fig. 64 Ajuste externo do erro DC para o amplificador inversor

Fig. 65 Outro ajuste externo do erro DC para o amplificador inversor

Na Fig 65, aplicamos uma tenso no lado no inversor que ser amplificada pelo
ganho do amplificador no inversor. Neste caso o nico cuidado a ser tomado que a
resistncia Thevenin da tenso introduzida no afete o valor do resistor R B. Isto significa
que RTh deve ser muito menor que RB.

V OFFSET
(199)

Rf
1 V CC R1
R1 R2
Ri

Rf
1

Ri

RTh ( R1 // R2) RB

(200)

Ajuste de offset externo para o amplificador no inversor

76

Na Fig. 66 est mostrado um ajuste do erro DC para o amplificador no inversor

onde aplicada uma tenso Voff no resistor Ri. Essa tenso amplificada pelo ganho do
amplificador inversor.

V OFFSET

R1 R f
Rf
Rf
R
1

V off V CC
V CC
R1 R2 Ri
Ri
R1 R2 Ri

(201)
Para que a resistncia Thevenin da tenso V off no interfira no ganho do
amplificador no inversor devemos respeitar a Eq. 202. Caso isto seja difcil de se
conseguir, podemos inserir um buffer entre R1 e Ri.

RTh ( R1 // R2) Ri

(202)

Fig. 66 Ajuste externo do erro DC para o amplificador no inversor

Outra possibilidade para o amplificador no inversor a apresentada na Fig. 67,
onde usado o lado inversor. Aqui tambm temos que garantir que o ganho original do
amplificador no inversor no seja afetado. Para tal necessrio que R off seja muito
maior que Ri.

V OFFSET V CC

R
f

V CC R f
R
Roff
off

Roff Ri

Roff // Ri Ri

(203)

(204)

77

Fig. 67 Outro ajuste externo do erro DC para o amplificador no inversor

Ajuste de offset externo para o amplificador diferencial

No amplificador diferencial temos 3 possibilidades para adicionar uma tenso DC
na sada:
1) utilizar a entrada Vref, garantindo que a RTh da tenso inserida seja muito
menor que mR para no interferir no ganho do amplificador como
mostrado na Fig. 68.

V OFFSET V REF V off

(205)

RTh m R

(206)

2) utilizar o lado inversor do diferencial, V 1, garantindo que a RTh da tenso

inserida seja muito menor que R para no interferir no ganho do
amplificador como mostrado na Fig. 69.

V OFFSET m V OFF m V CC

R1 m
R1
V CC
R1 R2
R1 R2

(207)

RTh R

(208)

78

3) utilizar a entrada V2, garantindo que a RTh da tenso inserida seja muito
menor que R para no interferir no ganho do amplificador. Ver Fig. 70.
Neste caso as equaes so praticamente as mesmas do caso anterior.

V OFFSET m V OFF m V CC

R1 m
R1
V CC
R1 R2
R1 R2

(207)

RTh R

(208)

Caso seja difcil de obter a resistncia Thevenin pequena o suficiente, a soluo

a utilizao de um buffer para solucionar esse problema. A Fig. 71 ilustra essa situao
para aplicao da tenso Voff em V1.

Fig. 68 Ajuste externo do erro DC para o amplificador diferencial usando V ref

79

Fig. 69 Ajuste externo do erro DC para o amplificador diferencial usando V 1

Fig. 70 Ajuste externo do erro DC para o amplificador diferencial usando V 2

Fig. 71 Ajuste externo do erro DC para o amplificador diferencial

usando buffer em V1
80

INTEGRADOR
A Fig. 72 ilustra o circuito integrador. Se compararmos o integrador com o
amplificador inversor, houve a substituio do resistor R f do inversor pelo capacitor C f do
integrador. A corrente de entrada do integrador dada por:

V in
I in
Rin

(209)

A corrente de entrada segue para o capacitor devido alta resistncia de entrada

do AO. A tenso de sada ser dada pela tenso no capacitor com polaridade negativa.

V o V C

1
Cf

I in dt

1
Cf

V in
Ri

dt

(210)

Fig. 72 Integrador e sua resposta em freqncia

Vo

1
Ri C f

V in dt

(211)

A tenso de sada do integrador tambm pode ser dada pela equao a seguir:

Vo XCf
V in
Ri

(212)

81

Atravs dessa equao podemos traar a resposta em freqncia do integrador.

Como esperado a tenso de sada dimunui a uma taxa de 20dB/dec com o aumento da
freqncia. Para freqncias baixas temos um ganho elevado devido `a alta reatncia do
capacitor e em alta freqncia o ganho ser muito pequeno pois o capacitor tende para
um curto. A freqncia de cruzamento ou de ganho unitrio dada onde X Cf = Rf:

X C f Ri
f

cruz

(213)

1
2 Ri C f

(214)

Como em freqncias muito baixas o capacitor tende a ser um circuito aberto, o

ganho do integrador seria muito elevado, levando saturao do AO. Para evitar esse
problema, coloca-se um resistor Rf em paralelo com o capacitor como mostrado na Fig.
73. Veja a anlise do efeito de Rf no integrador:
- para freqncias mais baixas prevalece o efeito de R f em relao a Cf
(controlador proporcional):
XCf // Rf Rf A = - Rf/Ri
- quando XCf = Rf temos efeito proporcional e integral iguais e isto ocorre
na freqncia:

1
2 Rf Cf

(215)

- para freqncias muito altas prevalece o efeito de C f (controlador integral):

XCf // Rf Cf

A 0

Fig. 73 Integrador com resistor Rf e sua resposta em freqncia

82

DIFERENCIADOR
A Fig. 74 ilustra o circuito diferenciador. Temos que a corrente de entrada dada
por:

I in C i

d
V in
dt

(216)

A tenso de sada ser dada pela queda proporcionada por I in em Rf:

Vo R

I in R

Ci

d
V in
dt

(217)

A tenso de sada do integrador tambm pode ser dada pela equao a seguir:

Rf
Vo

V in
X Ci

(218)

Atravs dessa equao vemos que o ganho aumenta com o aumento da

freqncia. No entanto esse aumento fica limitado pela resposta em freqncia do
prprio AO. A freqncia de cruzamento ou de ganho unitrio do diferenciador dada
por:

cruz

1
2 R f Ci

(219)

Na freqncia em que a resposta do diferenciador encontra com a resposta do AO

uma regio que pode haver oscilao pois temos um subida de +20 dB/dec e uma
descida de -20 dB/dec. Na Fig. 75 vemos que um resistor em srie com C i limita o ganho
em alta freqncia e o ganho dado por:

Rf
Vo

X C i Ri
V in

(220)

- para freqncias mais baixas prevalece o efeito de C i (controlador

derivativo):
83

XCi + Ri XCi A = - Rf/ XCi

- quando XCi = C temos efeito derivativo e proporcional iguais e isto ocorre
na freqncia:

1
2 Ri C i

(221)

- para freqncias muito altas prevalece o efeito de X Ci (controlador

proporcional):
XCi + Ri Ri

A = - Rf/ Ri

Fig. 74 Diferenciador e sua resposta em freqncia

Fig. 75 Diferenciador com resistor Ri e sua resposta em freqncia

CIRCUITO COM DIODOS

A associao de diodos e AOs resulta em circuitos interessantes como
retificadores de preciso, limitadores, detetores de mximo e mnimo, etc
No retificador de meia onda no inversor mostrado na Fig. 76, temos que para o
diodo iniciar a conduo preciso ter 0,7V na tenso de sada e 0,7V dividido pelo ganho
84

A do AO na entrada. Isto significa que a barreira do diodo se reduziu para 7V, ou seja,
praticamente um diodo ideal. Aps o diodo entrar em conduo a RN fechada e a
tenso de sada fica igual da entrada.
se Vi > 0 D conduz e Vo = Vi
se Vi < 0 D no conduz e Vo = 0
No retificador de meia onda no inversor mostrado na Fig. 77, temos:
se Vi > 0 D1 conduz, fecha a RN e Vo = 0
se Vi < 0 D2 conduz, fecha a RN por Rf e A = - Rf/Ri

Fig. 76 Retificador de meia onda no inversor e sua resposta V o x Vi

Fig. 77 Retificador de meia onda inversor

85