Você está na página 1de 27

Srie de Eletrnica

SENAI

Sumrio
Introduo

O circuito RLC srie em corrente alternada

As tenses no circuito RLC srie

Impedncia do circuito RLC srie


A corrente no circuito RLC srie

13
15

Ressonncia

17

Circuito RLC srie na ressonncia

22

Largura da faixa
Apndice

25
27

Questionrio

27

Bibliografia

27

Espao SENAI

Misso do Sistema SENAI


Contribuir para o fortalecimento da indstria e o desenvolvimento
pleno e sustentvel do Pas, promovendo a educao para o trabalho e a
cidadania, a assistncia tcnica e tecnolgica, a produo e disseminao
de informao e a adequao, gerao e difuso de tecnologia.

Integrao Fortalecer o trabalho em equipe essencial para a


consecuo dos objetivos e satisfao dos clientes externos e internos.

Srie de Eletrnica

Introduo
Os aparelhos de som produzidos atualmente dispem de muitos recursos e
so ligados a caixas de som de alta qualidade, de forma que os sons graves so
reproduzidos em um alto-falante e os agudos em outro.
Como que esta separao entre graves e agudos acontece? Certamente
esta pergunta j foi feita inmeras vezes.
A resposta a essa pergunta est nos circuitos compostos por resistores,
capacitores e indutores, denominados de circuitos RLC.
Este fascculo tratar do circuito RLC srie e suas caractersticas, visando
a fornecer os fundamentos indispensveis para que seja possvel compreender
fenmenos como a separao de graves e agudos.

Para ter sucesso no desenvolvimento do contedo e atividades


deste fascculo, o leitor j dever ter conhecimentos relativos a:
Indutores.
Capacitores.
Representao fasorial de parmetros eltricos.

Circuito RLC srie em corrente alternada

O circuito RLC srie


em corrente
alternada
Um capacitor ligado em corrente alternada provoca a defasagem entre a
corrente e a tenso. A tenso atrasada 90 em relao corrente, como
ilustrado na Fig.1.
Ic
90

Ic

Vc
90 o
o

Vc

Fig.1 Defasagem entre corrente e tenso provocada por um capacitor.


Um indutor ligado em CA tambm provoca uma defasagem entre tenso e
corrente. A tenso adiantada 90 em relao a corrente, como mostrado na
Fig.2.
VL

90

VL

IL
o

90

IL

Srie de Eletrnica

Fig.2 Defasagem entre corrente e tenso provocada por um indutor.


Comparando os grficos fasoriais do capacitor e do indutor, verifica-se
que os efeitos so simtricos entre si. Em relao corrente, o capacitor atrasa a
tenso e o indutor adianta.
Esta oposio entre os efeitos faz com que os circuitos formados por um
resistor, um indutor e um capacitor ligados em srie tenham um comportamento
particular em CA.
Este comportamento pode ser estudado tomando-se como referncia o
circuito RLC srie mostrado na Fig.3.

C
L

Fig.3 Circuito RLC srie.


Como o circuito srie, a corrente eltrica tomada como referncia, por
ser nica em todo o circuito.
A corrente circulante provoca uma queda de tenso no resistor (VR = I R)
que est em fase com a corrente, como ilustrado na Fig.4.

VR = I R

VR
I
I

VR

Circuito RLC srie em corrente alternada

Fig.4 Queda de tenso em R.


A corrente provoca tambm uma queda de tenso no indutor (VL = I XL). A
queda de tenso no indutor est 90 adiantada em relao corrente, como
ilustrado na Fig.5.

I
R

C
L

VL

=IxXL

Fig.5 Queda de tenso no indutor.


Da mesma forma, ocorre uma queda de tenso no capacitor (VC = I XC).
A queda de tenso no capacitor est 90 atrasada em relao corrente, como
pode ser visto na Fig.6.
I
R

VC =I.XC

Fig.6 Queda de tenso no capacitor.

Srie de Eletrnica

As tenses no circuito
RLC srie
No circuito RLC srie existe uma nica corrente (I) e trs tenses
envolvidas (VR, VL e VC), conforme mostram os grficos senoidal e fasorial da
Fig.7.

Fig.7 Grficos senoidal e fasorial dos circuitos RLC srie.


Desses grficos, observa-se que a tenso no indutor e no capacitor esto
em oposio de fases.
Retirando dos grficos a corrente e a queda de tenso no resistor, pode-se
ver claramente na Fig.8 que VL e VC esto em oposio de fases.

Circuito RLC srie em corrente alternada

Fig.8 Queda de tenso no indutor e queda de tenso no capacitor em oposio


de fases.
As tenses VL e VC em oposio de fase atuam uma contra a outra,
subtraindo-se. Esta subtrao entre VL e VC pode ser observada na prtica,
medindo-se os valores de VC e VL isoladamente e depois medindo-se o
valor VC VL, como ilustrado na Fig.9.

VL

21V

L
VC -VL 43V

VC 64V

Fig.9 Tenso resultante VC - VL


Na Fig.9, a tenso resultante entre L e C capacitiva porque a tenso VC
maior que a tenso VL.
Com base na subtrao entre VL e VC, o sistema de trs fasores (VR, VL e
VC) pode ser reduzido para dois fasores : (VC VL) e VR ou (VL VC) e VR. Esse
comportamento pode ser visto nas Fig.10.

10

Srie de Eletrnica

(a)

(b)
Fig.10 (a) Circuito RLC onde o efeito capacitivo maior que o indutivo e
(b) circuito RLC onde o efeito indutivo maior que o capacitivo.
A partir do sistema de dois fasores defasados entre si de 90, a tenso total
VT pode ser determinada pelo Teorema de Pitgoras.

VT 2 VR 2 (VL VC ) 2
VT VR 2 (VL VC ) 2

(1)

Note que nesta equao, os termos VL e VC devem ser colocados sempre


na ordem: maior menos o menor (VL VC ou VC VL), de acordo com a situao.
Isto importante no momento em que for necessrio isolar um dos termos (VL
ou VC) na equao.
11

Circuito RLC srie em corrente alternada

A seguir so mostrados dois exemplos de utilizao da equao de tenso


total.
Exemplo 1:
Determinar a tenso total aplicada ao circuito da figura abaixo.
Soluo:
R

VT 2 VR 2 (VL VC )2
VT 50 2 (70 30) 2

VT = 64V

Exemplo 2:
Determinar o valor da queda de tenso no resistor.

12

VR = 50 V

VC = 70 V

VL = 30 V

Srie de Eletrnica

Soluo:
R

50 V

VL= 80 V

VC = 60 V

VT 2 VR 2 (VL VC ) 2
VT 2 (VL VC ) 2 VR 2
VR VT 2 (VL VC ) 2
VR 50 2 20 2

VR = 45,8V
Observe que (VL VC) foi tratado com um nico termo para o
dimensionamento da equao.

Impedncia do
circuito RLC srie
A equao para determinar a impedncia de um circuito RLC srie pode
ser encontrada a partir de um estudo do seu diagrama fasorial.
Dividindo-se cada um dos fasores VL , VR e VC pela corrente I, tem-se :
13

Circuito RLC srie em corrente alternada

XL

VL
I

VR
I

XC

VC
I

Os valores XL, R e XC do origem a um novo grfico fasorial ilustrado na


Fig. 11.
VL = I x X

R
d iv id id o
por I
VR = I x X

VC= I x X

Fig.11 Diagrama fasorial de XL, R e XC


Pelo novo grfico fasorial, observa-se que XL e XC esto em oposio de
fase.
Com base nesta observao, o sistema de trs fasores (XL, R e Xc) pode ser
reduzido apenas para dois, conforme ilustrado na Fig.12.

( X

(a)
14

- X

Srie de Eletrnica

( X
X

- X

(b)
Fig.12 (a) Circuito RLC onde XL > XC e (b) XC > XL
A partir do sistema de dois fasores defasados entre si de 90, a resultante
pode ser determinada pelo Teorema de Pitgoras :
Z R2 X L X C 2

(2)

Nesta equao, os termos XL e XC devem ser colocados na ordem, maior


menos o menor, conforme a situao (XL XC ou XC XL).

A CORRENTE NO CIRCUITO RLC SRIE

A corrente no circuito RLC srie depende da tenso aplicada e da


impedncia do circuito, conforme estabelece a Lei de Ohm para circuitos de
corrente alternada:
I

VT
Z

(3)

A seguir so mostrados dois exemplos que ilustram a utilizao das


equaes da tenso total e da corrente no circuito RLC srie.
Exemplo 3:
Determinar Z, I, VR , VL e VT no circuito da figura abaixo.
Soluo:
15

Circuito RLC srie em corrente alternada

120 V
60 Hz

XL = 2 f L XL = 6,28602
XC

1
2 f C

1 k

2H

2
F

XL = 754
X C 1.327

Z R 2 (X C X L )2
Z 1.000 2 (1.327 754) 2

Z = 1.153

VT
Z

120
1.153

I = 0,104A

VR =I R

VR = 0,104 1.000

VR = 104V

VL = I XL

VL = 0,104 754

VL = 78V

VC = I XC

VC = 0,104 1.327

VC = 138V

Os resultados podem ser conferidos aplicando-se os valores de VR, VL e VT


na Eq.(1) da tenso total :
VT VR 2 (VC VL ) 2 104 2 (138 78) 2

VT = 120,07V

16

Srie de Eletrnica

O resultado confere com o valor da tenso aplicada, comprovando que os


valores de VR, VL e VC esto corretos. A pequena diferena (0,07V) se deve aos
arredondamentos realizados nos clculos.
Exemplo 4:
Determinar Z, I, VR, VL e VC no circuito da figura abaixo.
Soluo:
XC

1
1.592
2 f C

50 V
1 kHz

1,2 k

100 nF

0,4 H

XL = 2 f L = 2.512
Z R 2 ( X L X C )2
Z

1.200 2 (2.512 1.592) 2

Z = 1.512
I

VT
Z

50
1.512

I = 0,0331A

VR =I R

VR = 0,0331 1.200

VR = 39,7V

VL = I XL

VL = 0,0331 2.512

VL = 83,1V

VC = I XC

VC = 0,0331 1.592

VC = 52,7V

Os resultados podem ser comprovados solicitando-se os valores de VR, VL


e VT na Eq.(1) da tenso total.
17

Circuito RLC srie em corrente alternada

Ressonncia
A reatncia de um indutor cresce medida que a freqncia da rede CA
aumenta. Por exemplo, para um indutor de 1H conectado a um gerador de sinais,
tem-se a relao apresentada na Tabela 1.
Tabela 1 Relao entre freqncia do gerador e reatncia de um indutor de 1H.
Freqncia do gerador
Reatncia do indutor
500 Hz
3.140
1000 Hz
6.280
1500 Hz
9.420
2000 Hz
12.560
Colocando-se os dados em um grfico, observa-se que a reatncia de um
indutor cresce linearmente com o aumento da freqncia, como ilustrado na
Fig.13.

XL (k)
10

0,5

1,5

f (khz)

Fig.13 Reatncia indutiva versus freqncia do gerador.

18

Srie de Eletrnica

A reatncia de um capacitor decresce com o aumento da freqncia do


gerador de CA.
Por exemplo, para um capacitor de 0,02F conectado a um gerador de
sinais, tem-se a relao apresentada na Tabela 2.
Tabela 2 Relao entre a freqncia do gerador e reatncia de um capacitor de
0,02F.
Freqncia do gerador
Reatncia do capacitor
500 Hz
15.923
1.000 Hz
7.961
1.500 Hz
5.307
2.000 Hz
3.980
A colocao dos valores num grfico mostra a queda da reatncia
capacitiva com o aumento da freqncia, como ilustrado na Fig.14.

XC (k )

15
10
5

0,5

1,5

f (kHz)

Fig.14 Reatncia capacitiva versus freqncia do gerador.

19

Circuito RLC srie em corrente alternada

Sobrepondo-se os grficos da reatncia capacitiva e reatncia indutiva,


verifica-se que existe uma determinada freqncia na qual XL e XC so iguais,
como mostrado na Fig.15.

(k)
XC

15

XL

10
5
0,5

1,5

f (khz)

Fig.15 Freqncia para qual XL e XC so iguais.


Esta freqncia onde XL = XC, determinada de freqncia de
ressonncia, representada pela notao fR.

Freqncia de ressonncia (fR) aquela em que XC e XL so


iguais.
Qualquer circuito que contenha um capacitor e um indutor (em srie ou
em paralelo) tem uma freqncia de ressonncia.
A equao para a determinao da freqncia de ressonncia de um
circuito LC pode ser deduzida a partir do fato de que XL = XC , ou seja :
2 f R L

1
2 f R C

Desenvolvendo-se a proporo, tem-se que:


fR

fR

onde

20

1
2 L C

1
2

4 L C

(4)

Srie de Eletrnica

fR = freqncia de ressonncia em hertz


L = indutncia em henry
C = capacitncia em farad.
Note que se a capacitncia for dada em F, a freqncia de ressonncia
em Hz ser calculada pela seguinte equao:
fR

1.000
2 L C

A seguir so apresentados dois exemplos de clculo da freqncia de


ressonncia.
Exemplo 5:
Determinar a freqncia de ressonncia do circuito da figura abaixo.
Soluo:

fR

0,5 H

1 F

1.000
1.000

2 L C 6,28 0,5 1

fR = 225,22Hz

Pode-se conferir o resultado calculando-se os valores de XL e XC em


225,22Hz.
1F em 225,22Hz

XC = 707,02

0,5H em 225,22Hz

XL = 707,19

21

Circuito RLC srie em corrente alternada

A pequena diferena se deve aos arredondamentos realizados nos


clculos.

Exemplo 6:
Determinar a freqncia de ressonncia do circuito da figura abaixo.
Soluo:
fR

1.000
2 L C

47 nF

fR

1.000
6,28 0,01 0,047

fR = 7.347,5Hz

22

10 mH

Srie de Eletrnica

Circuito RLC srie na


ressonncia
O comportamento de um circuito RCL srie na freqncia de ressonncia
pode ser estudado tomando-se como base um circuito RLC srie qualquer ligado
a uma fonte de CA. A Fig.16 mostra um circuito RLC srie.
R

Fig.16 Circuito RLC srie.


A impedncia do circuito RLC srie dada pela Eq.(2) :
Z R 2 ( X L X C )2

Se o gerador fornece uma CA na freqncia da ressonncia, tem-se:


23

Circuito RLC srie em corrente alternada

XL = XC
Z R2 ( X L X C )2 R2

Portanto, em circuito RLC na freqncia de ressonncia, Z = R.


A Fig.17 mostra o grfico do comportamento da impedncia de um
circuito RLC srie em CA.
f R = 251 Hz
Z = 470

Z()

470

1000
800

50 V

600

1 F

0,4 H

400
200
100

200

300

400

500 f (Hz)

Fig.17 Impedncia versus freqncia em circuito RLC srie em CA.


O que se verifica que na freqncia de ressonncia, capacitor e indutor
se anulam mutuamente, fazendo com que a impedncia seja mnima e igual ao
valor do resistor.

Um circuito RLC srie tem a impedncia mnima na


freqncia de ressonncia.
Isto significa que na ressonncia circula a corrente mxima em um
circuito RLC srie, conforme mostra o grfico da Fig.18.

fR

I (mA)
100

470

1 F

0,4 H

Imx = 106 mA

50V

80
60
40
20
100

24

200

300

400

500 f (Hz)

Srie de Eletrnica

Fig.18 Corrente mxima no circuito RLC srie na ressonncia.


A seguir mostrado um exemplo de clculo de circuito RLC srie na
ressonncia.
Exemplo 7:
Determinar a corrente mxima que
pode circular no circuito da figura abaixo
se a freqncia do gerador for varivel.
Determinar tambm as tenses VAB,
VBC e VAC na ressonncia. Considere 7.345 10 V
Hz como sendo a frequncia de
ressonncia.

220
A

0,047 H
B

Soluo:

10 nF

A corrente mxima do circuito RLC


srie ocorre na ressonncia, ou seja, onde
Z = R. Portanto:
I

VT
Z

Como na ressonncia Z = R, tem-se que:


I mx

10
220

VAB = VL = I XL

Imx = 45,45mA
XL = 2 f L = 6,28 7.345 0,047 = 2.169

VL= 0,04545 2.169 = 98,58V


VBC = VC = I XC

XC =2.169 (igual a XL)

VC = 0,04545 x 2.169 = 98,58V


VAC = VL - VC = 98,58 - 98,58 = 0
Conclui-se que a tenso fornecida pela fonte est aplicada sobre o resistor.

25

Circuito RLC srie em corrente alternada

VR = I R

VR = 0,04545 220

VR = 10V.

LARGURA DA FAIXA
A largura de faixa, denominada em ingls de bandwidth, definida como
a faixa de freqncia em que a corrente do circuito RLC srie se mantm em um
valor maior que 70,7% da corrente mxima (I = Imx 0,707).
A determinao da largura de faixa no grfico tpico de corrente do
circuito RLC srie aparece na Fig.19.

I
I mx

0,707 I mx

largura
da faixa
fR

Fig.19 Largura de faixa.


A largura de faixa depende da capacitncia do capacitor e da indutncia do
indutor.
De acordo com os valores utilizados, possvel estender ou comprimir a
largura de faixa de um circuito RLC, como mostrado na Fig.20.

26

Srie de Eletrnica
I

L a rg u ra
d a fa ix a
f

L a rg u ra
d a fa ix a

Fig.20 Variao da largura de faixa.


Esta caracterstica aproveitada para realizar a seleo de freqncias.
A Fig.21 mostra como possvel obter um circuito seletor de freqncia.

entrada

sada

Fig.21 Circuito seletor de freqncia.


Nesse circuito, a tenso de sada (VR) atinge o seu valor mximo na
freqncia de ressonncia, decrescendo medida que a freqncia aplicada a
entrada se afasta da freqncia de ressonncia. Este principio aproveitado em
filtros para caixas de som.

27

Circuito RLC srie em corrente alternada

Apndice
QUESTIONRIO
1. Esboce os grficos senoidal e fasorial das tenses e das correntes de um
circuito RLC srie em corrente alternada.
2. Como se determina a impedncia de um circuito RLC srie ?
3. O que se entende por frequncia de ressonncia ?
4. Para que frequncia ocorre a impedncia mnima em um circuito RLC srie ?

BIBLIOGRAFIA
DAWES, CHESTER L. Curso de Eletrnica; Corrente Alternada. A course
in electrical engineering Trad. de Joo Protsio Pereira da Costa. 18 a. ed.,
Porto Alegre, Lobo, 1979, vol.4.
VAN VALKENBURG, NOOGER & NEVILLE. Eletricidade Bsica. 5a. ed.,
Rio de Janeiro, Freitas Bastos, 1960, vol. 4 ilust.

28

Srie de Eletrnica

29