0.967652001330085126 130 Eletronica Digital PDF

Cópia não autorizada. Reservados todos os direitos autorais.
is.
r a
uto
a
os
eit
r
di
os
Eletrônica Digital todos
os
ad
r v
se
e
. R
da
a
riz
to
au
ão
n
ia
óp
C
130
Cópia não autorizada. Reservados todos os Edireitos autorais.
LETRÔNICA DIGITAL
4E
is.
r a
uto
a
os
eit
r
di
os
os
od
t
o s
a d
r v
s e
e
R
. Monitor Editorial Ltda.
Editora
Aline Palhares
a
d Rua dos Timbiras, 257/263 – São Paulo – SP – 01208-010
a Tel.: (11) 33-35-1000 / Fax: (11) 33-35-1020
Mediação pedagógica
Equipe Técnico Pedagógica r
iz atendimento@institutomonitor.com.br
do Instituto Monitor
to www.institutomonitor.com.br
Design gráfico au Impresso no Parque Gráfico do Instituto Monitor

Rua Rio Bonito, 1746 – São Paulo – SP – 03023-000
o
Equipe Técnico Pedagógica Tel./Fax: (11) 33-15-8355
nã
do Instituto Monitor grafica@monitorcorporate.com.br
i a Em caso de dúvidas referentes ao conteúdo, consulte o

e-mail: eletronica@institutomonitor.com.br
ó p
C Todos os direitos reservados
Lei nº 9.610 de 19/02/98
Proibida a reprodução total ou parcial, por qualquer meio,
principalmente por sistemas gráficos, reprográficos,
fotográficos, etc., bem como a memorização e/ou
recuperação total ou parcial, ou inclusão deste trabalho
em qualquer sistema ou arquivo de processamento de
dados, sem prévia autorização escrita da editora. Os
infratores estão sujeitos às penalidades da lei,
respondendo solidariamente as empresas responsáveis
4ª Edição - Março/2006
pela produção de cópias.
Índice r a i s.
u to
a
Apresentação............................................................................................................. 9
s
Lição 1 – Entendendo o Mundo Digital i to
ire
Introdução............................................................................................................... 11
d
1. Digital × Analógico........................................................................................ 11
s
1.1 Eletrônica Analógica............................................................................... 12
o
o s
1.2 Eletrônica Digital....................................................................................
Exercícios Propostos...............................................................................................
13
14
d
Lição 2 – Bases Numéricas to
o s
Introdução............................................................................................................... 15
a d
1. Bases Numéricas (2 e 10)............................................................................... 15
r v
2. Conversão entre Binário e Decimal............................................................. 17
s e
2.1 De Decimal para Binário........................................................................ 17
2.2 De Binário para Decimal........................................................................ 19
e
3. Bases Numéricas Binário,
. R Decimal e Hexadecimal .................................. 21
4. Conversão entre Binário, Decimal e Hexadecimal..................................... 22
4.1 De Binário para d a Hexadecimal ............................................................... 22
z
4.2 De Hexadecimal a para Binário .............................................................. 24
4.3 De Decimal i
r para Hexadecimal e Vice-versa ....................................... 25
5. Do Mundo t o Analógico para o Mundo Digital (Binário)............................... 25
a u
Exercícios Propostos. .............................................................................................. 29
o
Lição 3ã– Portas Lógicas
n
Introdução............................................................................................................... 35
a
i 1. O que é uma Porta Lógica?........................................................................... 35
p
ó 2. Funções Lógicas e Portas Lógicas................................................................ 35
C 3. Variáveis . ...................................................................................................... 36
4. Tabela da Verdade......................................................................................... 37
5. Expressão Booleana...................................................................................... 38
5.1 Função Inversora e Porta Inversora....................................................... 38
5.2 Função E e Porta E (AND)...................................................................... 38
5.3 Função OU e Porta OU (OR)................................................................... 39
5.4 Função NOU e Porta NOU (NOR).......................................................... 39
130/
Cópia não5.5autorizada. Reservados
Função NE e Porta todos os direitos autorais.
NE (NAND) ............................................................. 39
5.6 Função EXOU e Porta EXOU (EXOR) .................................................. 40
5.7 Função EXE e Porta EXE (EXAND) ..................................................... 40
Exercícios Propostos ............................................................................................. 41
Lição 4 – Circuitos Combinacionais

Introdução .............................................................................................................. 43
1. Funcionamento ............................................................................................. 43
i s.
a
r
Lição 5 – Localização das Portas Lógicas
u to
a
Introdução .............................................................................................................. 53
1. Circuitos Integrados (CIs) com Portas Lógicas ..........................................
o s 53
i t
1.1 Limitações das Portas Lógicas ............................................................... 57
r e
2. Famílias de Circuitos Integrados Lógicos................................................... 60
di
2.1 Família TTL (Transistor Transistor Lógica) .........................................
2.2 Família CMOS .........................................................................................
60
61
o s
s
Lição 6 – Álgebra de Boole e Minimização de o
Circuitos Lógicos Combinacionais o
d
t
s
Introdução .............................................................................................................. 65
do
1. Circuito Minimizado ..................................................................................... 65
2. Postulados da Álgebra de Boolea.................................................................. 65
r v
2.1 Aplicação Prática .................................................................................... 67
s e
e
Lição 7 – Mapas de Karnaugh
. R
a
Introdução .............................................................................................................. 71
2. Utilizando os z ad de Karnaugh ............................................................... 73

1. Conceito ......................................................................................................... 71
ri da Verdade para os Mapas de Karnaugh ............................. 73

Mapas
t o
2.1 Da Tabela
2.2 Agrupamentos e Considerações ............................................................. 75
a u
o
Lição 8ã– Interpretando os Mapas de Karnaugh
n
a
Introdução .............................................................................................................. 81
i 1. Cada Agrupamento é uma Parcela da Expressão Booleana ...................... 81
ó p
C
Lição 9 – Circuitos Multiplexadores e Demultiplexadores
Introdução .............................................................................................................. 89
1. Circuitos Multiplexadores ........................................................................... 89
2. Circuitos Demultiplexadores ....................................................................... 89

○ ○ ○ ○ ○
130/6
Cópia Lição
não10autorizada. Reservados
– Prática de Circuitos todos os direitos autorais.
Combinacionais
Introdução .............................................................................................................. 97
1. Fonte de Alimentação .................................................................................. 97
2. Aplicando a Eletrônica Digital .................................................................... 98
Exercícios Propostos ............................................................................................ 101
Lição 11 – Clock e Gerador de Clock

s.
Introdução ............................................................................................................. 103
i
r a
1. O que é Clock? .............................................................................................. 103
2. Gerador de Clock ......................................................................................... 105
to
u
Lição 12 – Flip-Flop a
os
Introdução ............................................................................................................. 109
it
1. Flip-Flop RS ................................................................................................. 109
e
r
di
2. Acessórios dos Flip-Flops ........................................................................... 111
2.1 Clear ........................................................................................................ 111
os
2.2 Preset ...................................................................................................... 111
os
2.3 Clock ....................................................................................................... 111
3. Flip-Flop JK ................................................................................................. 112
od
t
Lição 13 – Ligações do Flip-Flop JK
os
ad
Introdução ............................................................................................................. 117
1. Flip-Flop Tipo Toogle .................................................................................. 117
r v
2. Flip-Flop Tipo Data ..................................................................................... 117
se
3. Contadores Binários .................................................................................... 118
e
4. Preset e Clear Automáticos ........................................................................ 122
. R
4.1 Circuito 1 ................................................................................................ 122
a
4.2 Circuito 2 ................................................................................................ 122
d
a
5. Contadores Binários Encapsulados ............................................................ 123
iz
6. Contadores Binários Programáveis ............................................................ 124
r
o
6.1 Programando o Término da Contagem ................................................ 125
t
au
o
Lição 14 – Codificadores e Decodificadores
ã
Introdução ............................................................................................................. 131
n
1. Códigos em Sistemas Digitais ..................................................................... 131
ia
óp
1.1 BCD 8421 ................................................................................................ 131
1.2 Código Johnson ....................................................................................... 131
C 1.3 Código Excesso 3 (XS-3) ........................................................................ 132
2. Decodificadores ........................................................................................... 132
2.1 BCD to 7 Segment Decoder (CI 4511) ................................................... 133
2.2 BCD to Decimal Decoder (CI 4028) ...................................................... 135
Exercício Proposto ................................................................................................ 136

○ ○ ○ ○ ○
130/7
Lição 15 – Shift-Register ou Registrador de Deslocamento

Introdução ............................................................................................................. 137
1. Conceito ........................................................................................................ 137
2. Funcionamento ............................................................................................ 139
Lição 16 – Operações Aritméticas com Binários is.
r a
Introdução ............................................................................................................. 145
to
1. Soma de Binários ......................................................................................... 145
u
a
2. Subtração de Binários ................................................................................. 148
3. Unidade Lógica e Aritmética (ULA) .......................................................... 150
o s
it
r e
d i
Respostas dos Exercícios Propostos .................................................................... 152
s
Bibliografia ............................................................................................................ 165
o
o s
d
to
o s
a d
r v
s e
e
. R
d a
a
r iz
t o
au
ã o
n
ia
ó p
C

○ ○ ○ ○ ○
130/8
Apresentação is.
r a
O mundo contemporâneo já presenciou o desenvolvimento eto a
aplicação de diferentes tecnologias para a fabricação de aparelhos,
a u
instrumentos e equipamentos cada vez mais sofisticados que suprem
s
necessidades em diversas áreas da atividade humana.
ito
Dentre as mais fantásticas tecnologias que integram ireo mundo em
d
que vivemos está a Eletrônica Digital. Hoje, já não saberíamos mais
viver sem o telefone celular, o CD-player, o forno desmicroondas, o mi-
o
crocomputador... Portanto, é fácil perceber a importância da tecnologia
o
digital na vida prática do Técnico em Eletrônica.
s
od
Neste fascículo você dará um importantet passo, do mundo analógico
s
o sinais digitais de analógicos,
ao mundo digital. Aprenderá a diferenciar
a elaborar circuitos de contagem edarmazenamento de informação, a
converter dados e informações parav a códigos conhecidos, a diferenciar
as tecnologias de construção dee rcircuitos integrados.
es mundo digital e entender as revolu-
R
Vamos entrar neste fascinante
ções do mundo em que.vivemos, com suas fantásticas máquinas!
d a
Bons estudos!
iza
or
u t
a
o
nã
pia
ó
C
130/
lição
1 Entendendo o Mundo Digital is.

r a
Introdução to
○
u
○
a
Os relógios eram à corda e analógicos;
○
s
○
Veremos, nesta lição, algumas noções hoje, só encontramos relógios digitais.
○
básicas sobre o mundo digital, que abrirão as
to antigos tinham
○
i
○
rehoje seus painéis são di-
portas para começarmos a entender como Os fornos microondas
○
i
○
funciona um CD, um telefone celular, uma painéis analógicos,
d
○
antena parabólica digital e qualquer apare- gitais.
○
lho que apresente a palavra digital. ○

○
s
o de automóveis eram controla-
s
○
Os freios
o força da perna do motorista; hoje os
○
Após o estudo desta lição você saberá

d
dos pela
○
to ABS usam a tecnologia digital para

○
definir analógico e digital. freios

○
○
scontrolar a frenagem dos veículos.

○
1. Digital x Analógico o
○
d
○
Atualmente ouvimos na televisão, no ci- va

Microcomputadores são frutos da tecno-
○
○
r logia digital.
○
nema, nas rádios, lemos nos jornais, notamos e

○
es
○
na mídia em geral comentários sobre a tec- Todos estes aparelhos de alta tecnologia
○
nologia digital. R
○
são produto da eletrônica analógica e digital.

.
○
a
○
d rápido,
○
Em digital tudo é melhor, mais

ocupa um espaço menor, etc. za
Para entendermos o que é eletrônica di-
○
○
ri gital, precisamos lembrar o que é eletrôni-

○
o
○
ca analógica, que era o método como as

t
○
De onde vem tanta qualidade? Afinal, o

u coisas vinham sendo feitas no mundo até
○
que é digital?
a
○
então.
○
o de vinil são chamados

○
ã
○
Os antigos discos
de analógicos e n
No começo da eletrônica tudo era analó-
○
os CDs atuais são digitais.

○
ia gico, portanto não havia a necessidade de usar

○
óp
○
este termo. Quando surgiu a eletrônica digi-

○
Os primeiros telefones celulares que tal, houve uma revolução na prática de con-
C ao Brasil eram analógicos, hoje a
○
chegaram
○
trole e armazenamento de informações, e

○
maioria é digital.
○
estes termos agora andam juntos em nossa

○
vida cotidiana.
○
○
A antena parabólica comum recebe sinais

○
analógicos do satélite; as novas miniparabó-

○
Pelo dicionário Aurélio, Analógico é: [Do

○
licas recebem sinais digitais. gr. analogikós, pelo lat. analogicu.] Adj. 1.
○
○
Fundado na analogia. 2. Que tem analogia. 3.

○
O som dos cinemas antigamente era ana-

○
Cópia não autorizada. Reservados Fís.todos

Diz-se de
osumdireitos
sistema cuja expressão
autorais.
○
lógico, hoje é digital. matemática da relação existente entre suas

○
○
○ ○ ○ ○ ○
130/11
Instituto Monitor
Cópia nãograndezas
autorizada. Reservados
físicas é análoga todos
ou semelhante os
à mesma direitos
expressão de autorais.
um outro sistema. 4. Fís. Diz-se de uma informação fornecida por
um instrumento a um observador, na qual a medida de uma gran-
deza física é fornecida explicitamente pela medida de uma segun-
da grandeza que tem com a primeira uma relação biunívoca. 5.
Inform. Que pode assumir valores contínuos. [Nesta acepção, opõe-
se a digital1.]
is.
1.1 Eletrônica Analógica
r a
No caso da Eletrônica Analógica, isto significa que um sinal to
elétrico pode assumir infinitos valores de tensão para reproduzir, au
expressar, armazenar um fenômeno físico.
o s
Por exemplo, ao observarmos um sinal elétrico de áudio e it (músi-
ca ou voz) em um osciloscópio, observamos que este sinal
d ir elétrico
pode assumir diferentes valores de tensão no tempo.
os
o s
o d
t
o s
ad
r v
e
es
. R a uma música, visto em um osciloscópio.
Sinal elétrico referente
É preciso lembrard a que nós, seres humanos, somos analógicos.

iza distinguir mais de 16 milhões de tonalidades
Nossa visão consegue
o r
de cores diferentes. Nossa audição consegue ouvir sons de dife-
t
rentes freqüências. Nossa pele consegue sentir uma infinidade de
au
temperaturas, pressões, asperezas, etc.
ã o
n Anotações/dicas
ia
óp
C

○ ○ ○ ○ ○
130/12
Instituto Monitor
Cópia não1.2autorizada.
Eletrônica Digital Reservados todos os direitos autorais.
No que diz respeito à Eletrônica, analógico e digital são opos-

tos. Um trecho musical, se transportado para o mundo digital e
observado em um osciloscópio, seria:
is.
r a
uto
a
os
eit
Sinal elétrico de um trecho musical digitalizado.i
r
d
os
Note que agora só existem dois níveis de
o s tensão por onde o
sinal se alterna.
o d
t
Assim, no mundo analógico, o sinal elétrico pode variar sua
tensão entre infinitos níveis. Já no o
s
mundo digital, o sinal elétrico
pode variar sua tensão somenteaentre d dois níveis.
r v
Para se gravar uma música
s e em fita cassete, eram necessários
ção analógica). Hoje aR
e
metros e metros de fita enrolados em torno de um carretel (grava-
mesma música pode ser gravada em alguns
centímetros de umaCD . (gravação digital).
a d
riz
Mais recentemente,
com menos centímetros
o padrão MP3 pode gravar a mesma música
no mesmo CD, fazendo caber muito mais
músicas no
o
t mesmo espaço.
a u
oVocê perguntaria:
nã
ia sinal- Como é que se transforma um sinal elétrico analógico em
elétrico digital? Como pode um sinal que tem infinitos níveis
óp de tensão ser convertido para apenas dois níveis?
C
Este sinal com dois níveis de tensão utiliza a teoria matemá-
tica do binário (que é o nosso próximo assunto) para converter de
analógico para digital.
Os circuitos digitalizadores ou conversores de analógico para

digital e de digital para analógico trabalham com binários.
130/13
Exercícios Propostos s.
ai
r
1 - Assinale a alternativa que apresenta produtos nitidamente digitais.
uto
( ) a) Liquidificador, batedeira, aspirador de pó.
( ) b) Televisão, rádio, luminária.
a
( ) c) CD, vídeo-game, computador. os
( ) d) Automóvel, bicicleta, patins.
eit
r
di
( ) e) Câmeras, aparelho de som, termômetro.
2 - O que caracteriza a eletrônica digital é:

( ) a) só ter dois níveis de tensão.
os
( ) b) não passar corrente por ela. os
( ) c) ser feita com dígitos. od
( ) d) transistores, resistores e capacitores. t
( ) e) eletrônica analógica. o s
ad
3 - O ser humano é considerado analógico porque:
r v
e
( ) a) só pode sentir as coisas em dois níveis.
s
( ) b) pode sentir as coisas com uma infinidade de variações.
e
( ) c) não pode sentir as coisas.
. R
( ) d) usa transistores.
d a
( ) e) tem diferentes níveis de tensão.
z a
i
r significa:
4 - Digitalizar um sinal elétrico
( ) a) passar o dedo sobretoele.
( ) b) convertê-lo paraudois níveis de tensão.
a
( ) c) transformá-lo em analógico.
o
nãno osciloscópio.
( ) d) filtrar o sinal.
( ) e) observá-lo
pia
5 - Qual a óteoria matemática para converter de analógico para digital?
C
( ) a) monária.
( ) b) binária.
( ) c) trinária.
( ) d) quaternária.
( ) e) quinquinária.
130/14
lição
2 Bases Numéricas i s.
r a
Introdução Recordando: quando trabalhamos to com o nú-
○
u
○
mero 135, identificamos 1 centena, 3 dezenas
a
○
s (5 unidades).
e 5 unidades e lemos cento (1 centena) e trin-
○
Nesta lição você irá conhecer a teoria
○
ta (3 dezenas) e cinco o
Matemáticamente, oitnúmero 135 se apresen-
○
matemática que inspirou os cientistas a de-
○
re
senvolverem o mundo digital, e ainda verá de
○
ta assim: i
○
que forma um sinal analógico pode ser con-
d
○
○
vertido em um sinal digital e vice-versa.
1 × 10 +s3 × 10 + 5 × 10 =
○ 2 1 0
1 × 100o+ 3 × 10 + 5 × 1 =
○
s30 + 5 = 135
○
o
○
Conhecendo as formas de conversão, você 100 +

d
○
estará entrando neste mundo novo onde tudo

o
○
t O que nos interessa é como expressar um

○
o que é analógico se traduz em digital. As-

○
sim, você começará a compreender a diferen- s

○
número decimal, no formato de número bi-

o nário e vice-versa.
○
ça entre o funcionamento de um disco de vi- d

○
nil e um CD, de um relógio antigo e um reló- a

○
v
○
gio digital. r Vamos aplicar o que vimos ao binário,

○
e
○
s que está matematicamente relacionado à

○
e base 2.
○
Os objetivos desta lição são os deR expli-

○
car a conversão da base numérica .decimal

○
a
○
Expressamos o resultado de uma conta-

(analógica) para a binária (digital)de apresen-
○
a
0 1 2 3 4
gem em binário como: (2 ), (2 ), (2 ), (2 ), (2 ),
○
tar as formas de simplificação

iz por meio
dos números
○
etc., sempre a partir da esquerda para a di-

r
○
binários resultantes desta conversão

o
○
reita. Cada uma destas partes chama-se bit

t
○
da base numérica hexadecimal.

u (dígito binário).
○
a
○
○
o Já falamos em 8 bits, 16 bits, 32 bits; estas

○
1. Bases Numéricas (2 e 10)

ã
○
n expressões se referem a um conjunto de 8 dí-

○
○
ia gitos binários, 16 dígitos binários, 32 dígitos

○
Matematicamente falando, decimal está

p binários.
○
ó
○
relacionado à base 10.

C
○
○
Desta forma, o número binário 1011 (4

○
Expressamos o resultado de uma conta- bits), que dizemos: um, zero, um, um, é re-
○
○
gem em decimal como: (100), (101), (102), (103), presentado matematicamente por:
○
(104), etc.; ou seja, unidade, dezena, centena,

○
○
milhar, dezena de milhar, etc., respectiva- 1 × 23 + 0 × 22 + 1 × 21 + 1 × 20 =

○
○
mente, sempre a partir da direita para a 1×8+0×4+1×2+1×1=

○
esquerda.
○
8 + 0 + 2 + 1 = 11
○
○

○
○
○
○ ○ ○ ○ ○
130/15
Instituto Monitor
Cópia não
Chegamos autorizada.
a uma Reservados
incoerência: como 1011 todos os direitos
Vamos trazer autorais.
isto para a base binária.
○
○
pode ser igual a 11? São números de bases Contamos as coisas de 0 a 1 e dividimos esta
○
○
numéricas diferentes! contagem em bits, da mesma forma como em
○
decimal. Assim, contamos:
○
○
Para organizar esta situação, coloca-se
○
um índice ao lado do número que correspon- 0
○
○
de à sua base. Teremos então: 1
○
s.
○
10
i
○
10112 = número binário de base 2 11
a
○
r
○
100
to
○
1110 = número decimal de base 10
○
101
u
○
110 a
○
Agora sim, tudo fica mais claro: 1011 na
○
base 2 é igual a 11 na base 10. Ou 1011 em s 111
○
o
it
○
binário é igual a 11 em decimal. 1000
○
e
○
ir
○
Obs.: é normal você encontrar em livros o Perceba asdsemelhanças. Em decimal o
○
○
osdecimal, quando chegamos ao úl-

número expresso em decimal sem o índi- número cresce
○ para a esquerda, em binário
ce 10, pois é a forma do nosso cotidiano.
○
também. Em
s
○
Mas nunca podemos deixar de colocar o

o
timo algarismo, voltamos ao primeiro, ou seja,
○
índice quando nos referirmos a números

d
○
de 9 voltamos a 0. Em binário o mesmo ocorre:

deto
○
de outras bases.
○
1 voltamos a 0 (1 é o último algarismo de

○
suma base que só tem dois algarismos).

○
Nosso sistema de numeração é o decimal, o

○
d
○
fomos treinados a pensar em decimal, talvez

porque tenhamos 10 dedos nas mãos. Conta- va
○
A base binária combina perfeitamente

○
mos as coisas de 0 a 9 e dividimos esta conta-r

○
e com os transistores, que funcionam como cha-

○
gem em unidades, dezenas, centenas, milha- s ves. Transistor conduzindo é igual a chave fe-
○
e
○
res, etc.
R chada e corresponde ao binário 1 ou bit = 1.
○
.
○
Transistor cortado é igual a chave aberta e

Cada uma destas divisões variaade zero a
○
d
○
corresponde ao binário 0 ou bit = 0.

a
○
nove. Assim, contamos:

iz
○
r
○
o Como sabemos, os transistores desenvol-

○
0 unidades (nada)
t
○
1 unidade u vidos pelos Laboratórios da Bell Telefônica

○
2 unidadesa
○
(USA), apresentavam uma característica de

○
o
○
3 unidades controle de corrente elétrica. Portanto, tran-

ã
○
n
4 unidades sistores podem funcionar também como cha-
○
○
5a unidades ve eletrônica aberta ou fechada. Aberta, a cor-

i
○
óp7 unidades
6 unidades
○
rente elétrica não passa; fechada, a corrente

○
C 8 unidades elétrica passa.

○
○
○
9 unidades
○
○
10 = 1 dezena e 0 unidades Isto nos lembra dois estados: aberto ou

○
fechado. Dois em latim é bi, um sistema de

○
○
Perceba que a unidade voltou a zero (0) numeração binário, ou seja, composto somen-
○
○
quando completamos uma dezena. E assim te de dois dígitos.

○
acontece com as dezenas quando completamos

○
○
uma centena. E assim acontece com as cente- Pelo dicionário Aurélio dígito é: [Do lat.
○
Cópia
quandonão autorizada.
um milhar, Reservados todos os direitos autorais.
○
nas completamos etc. digitu, ‘dedo’.] S. m. 1. Poét. Dedo (1). 2. Arit.

○
○
○ ○ ○ ○ ○
130/16
Instituto Monitor
Cópia nãoQualquer
dos algarismos arábicos de 0 a 9.todos
3. Astron.os direitos
Cada uma das autorais.
12 partes iguais em que se dividem os diâmetros do Sol e da Lua,
para o cálculo dos eclipses. 4. Inform. Elemento de um conjunto de
caracteres numéricos ou daqueles que representam valores nu-
méricos.
Tudo muito bom, mas ainda somos humanos e pensamos em

decimal.
is.
Partimos agora para a conversão de bases decimal para biná- r
a
rio e de binário para decimal.
u to
a
2. Conversão entre Binário e Decimal s
ito
Vejamos como expressar um número decimal em formato
r e bi-
nário. Imaginemos uma tabela simples:
di
... 512 256 128 64 32 16 8 4 2 o1s Valor decimal
... 9
2 8
2 7
2 6
2 5
2 4
2 2 2 3
2s 2 2 1
Base 2 0
... do Binário (bits)

t o
s
A partir da direita temos a base 2 elevada ao expoente 0 e,
o Vamos caminhando para a
acima, o correspondente valor decimal.
esquerda, incrementando o expoente d
a da base 2 (2 , 2 , 2 ...). 0 1 2
v
rmesmo tempo multiplicando por 2 o
Notamos que estamos ao e
es2, 4, 8, 16...). Esta tabela pode ser tão
valor decimal anterior (1,
. R
comprida quanto necessário, e a forma de construí-la é extrema-
mente simples.
d a
iza
Vamos simplificá-la ainda mais até termos apenas o que real-
o r
mente interessa: binário e decimal.
t
... 512 256 au 128 64 32 16 8 4 2 1 Valor decimal
... ã o Binário (bits)
n
ia 2.1 De Decimal para Binário
óp
C De acordo com a tabela, só existe uma soma possível entre os
valores decimais que resultem no número decimal que você deseja
converter para binário. Para cada valor decimal que você utilizar
na soma, coloque o número 1 sob ele (bit = 1). Para cada valor deci-
mal não utilizado coloque o número 0 sob ele (bit = 0). Pronto!

○ ○ ○ ○ ○
130/17
Instituto Monitor
Cópia nãoExemplos:
autorizada. Reservados todos os direitos autorais.
1 - Como fica o número 12 expresso em binário?
... 512 256 128 64 32 16 8 4 2 1 Valor decimal

... 0 0 0 0 0 0 1 1 0 0 Binário (bits)
• 512 é muito, não entra na soma, senão estoura! Portanto, 0 sob ele.
is.
• 256 é muito, não entra, portanto, 0 sob ele.
r a
• 128 é muito, não entra, portanto, 0 sob ele.
uto
• 64 é muito, não entra, portanto, 0 sob ele. a
• 32 é muito, não entra, portanto, 0 sob ele. os
• 16 é muito, não entra, portanto, 0 sob ele. eit
r
• 8 entra na soma, portanto, 1 sob ele. di
os
• 4 entra na soma, portanto, 1 sob ele. Até agora temos: 8 + 4 = 12.
o s
• Pronto! Não precisamos de mais nada, então, 0 sob os restantes.
o d
Assim: 1100 = 12. Não representamos t os 0 à esquerda.
s
2
2 - Como fica o número 233 expresso o

d em binário?
va
... 512 256 128 64 32 16r 8
... 0 0 1 1 1 s0
e 1 04 02 11 Binário Valor decimal
(bits)
e
.
• 512 é muito, não entra Rna soma, senão estoura! Portanto, 0 sob ele.
• 256 é muito, não daentra, portanto, 0 sob ele.
a portanto, 1 sob ele.
zsoma,
• 128 entra na
r i
• 64 entrato
na soma, portanto, 1 sob ele.
au temos: 128 + 64 = 192, para 233 faltam 41.
Até agora
• 32oentra na soma, portanto, 1 sob ele.
nãAté agora temos 192 + 32 = 224, para 233 faltam 9.
ia • 16 é muito, não entra, portanto, 0 sob ele. Continuamos com 224.
óp • 8 entra na soma, portanto, 1 sob ele. Até agora temos 232, para
C 233 falta 1.
• 4 estoura, portanto, 0 sob ele.
Continuamos com 232.

○ ○ ○ ○ ○
130/18
Instituto Monitor
Cópia não• 1autorizada. Reservados

entra na soma, portanto, 1 sob ele. todos os direitos autorais.
Pronto: 232 + 1 = 233.
Assim: 111010012 = 233
3 - Como fica o número 170 expresso em binário?
... 512 256 128 64 32 16 8 4 2 1 Valor decimal is.

... 0 0 1 0 1 0 1 0 1 0 Binário (bits) r a
uto
a
• 512 é muito, não entra na soma, senão estoura! Portanto, 0 sob
os
ele.
eit
• 256 é muito, não entra, portanto, 0 sob ele. r
• 128 entra na soma, portanto, 1 sob ele. di
Já temos 128. os
os
o d
• 32 entra na soma, portanto, 1 sob ele. t
o
Até agora temos 128 + 32 = 160, para s 170 faltam 10.
a
• 16 estoura e não entra, portanto,d0 sob ele.
Continuamos com 160. r v
s
• 8 entra na soma, portanto,
e1 sob ele.
Até agora temos 160 + e
. R 8 = 168, para 170 faltam 2.
Continuamos com
a
d 168.
a
riz portanto, 1 sob ele.
• 2 entra na soma,
to + 2 = 170.
Pronto: 168
a u portanto, 0 sob ele.

• 1 estoura,
ã o
n
Assim: 10101010 = 170
ia 2
p
ó 2.2 De Binário para Decimal
C
Utilizamos a mesma tabela e encaixamos o binário a partir da
direita. Basta somar os valores decimais sobre cada binário igual
a 1. Pronto!

○ ○ ○ ○ ○
130/19
Instituto Monitor
Cópia nãoExemplos:
1 - Como fica o número 11100012 expresso em decimal?
... 512 256 128 64 32 16 8 4 2 1 Valor decimal

... 0 0 0 1 1 1 0 0 0 1 Binário (bits)
• Tem 1 sob o 64, portanto, entra na soma.

is.
Até agora temos 64.
r a
Até agora temos 64 + 32 = 96. uto
a
os
it
Até agora temos 96 + 16 = 112.
• Tem 0 sob o 8, portanto, não entra na soma. r e
Continuamos com 112. di
• Tem 0 sob o 4, portanto, não entra na soma.
os
os
• Tem 0 sob o 2, portanto, não entra na soma.
od
Continuamos com 112. t
o s
d
Terminamos com 112 + 1 = 113. Pronto!
a
r v
Assim: 1110001 = 113
2
s e
2 - Como fica o número e
. R 100111 expresso em decimal?
2
... 512 256 128 d64 a 32 16 8 4 2 1 Valor decimal

...
iza 0 1 0 0 1 1 1 Binário (bits)
toro 32, portanto, entra na soma.

• Tem 1 sob
au temos 32.
Até agora
o 0 sob o 16, portanto, não entra na soma.
• Tem
ã
n Continuamos com 32.
ia • Tem 0 sob o 8, portanto, não entra na soma.

óp Continuamos com 32.
C • Tem 1 sob o 4, portanto, entra na soma.
Ficamos com 32 + 4 = 36.
Ficamos com 36 + 2 = 38.
Terminamos com 38 + 1 = 39. Pronto!
Assim: 1001112 = 39
○ ○ ○ ○ ○
130/20
Instituto Monitor
Cópia não autorizada. Reservados

Para finalizar: o dígito todos
binário (bit) mais osdodireitos
à direita número é autorais.
chamado de dígito binário menos significativo, ou LSb, do Inglês
Lower Significant bit. Note a letra b minúscula indicando bit. Ve-
remos mais tarde que B maiúsculo significará byte.
O dígito binário (bit) mais à esquerda do número é chamado de

dígito binário mais significativo, ou MSb, do inglês Most Significant bit.
is.
Seja bem-vindo ao mundo digital, onde tudo que é analógico é
expresso em binário. A prática de conversão leva à rapidez, e, se o
ra
você tiver um microcomputador com o sistema operacional Windows u t
a
instalado, a calculadora que vem com este software pode funcio-
s
nar como uma ferramenta de conversão e agilizar ainda maisoo pro-
cesso. Para isso, proceda da seguinte maneira:
eit
r
Clique em iniciar programas acessóriosdi
calculadora exibir científicas
o
os
d
to
o s
ad
r v
s e
e
. R
d a
a
riz
t o
au
ã o
n
3. Bases Numéricas Binário, Decimal e Hexadecimal
ia
óp dorasFicou claro então que nós pensamos em decimal, e as calcula-
C e computadores utilizam o binário. A conversão entre estas
bases é o meio óbvio de comunicação entre homem e máquina. No
entanto, os números em binário muito longos tornaram-se difíceis
para nós. Então, surgiu a idéia de converter cada 4 bits em um nú-
mero de outra base.
Com 4 bits conseguimos os decimais de 0 a 15, totalizando 16

combinações. Está foi a base escolhida e utilizada até hoje quando
Cópia nãoseautorizada. Reservados todos os direitos
fala em sistemas digitais. autorais.
○ ○ ○ ○ ○
130/21
Instituto Monitor

A vantagem de utilizar todos
esta base é a de os direitos
poder escrever um nú- autorais.
mero binário longo (composto de vários bits) com poucos caracte-
res e ainda assim ficar fácil a visualização do binário original.
A base 16, ou hexadecimal, foi implantada aos sistemas digi-

tais. Hexa, do Grego, significa seis. Hexadecimal significa seis além
do decimal.
is.
O Sistema de Numeração Decimal é composto de 10 símbolos: a
0, 1, 2, 3, 4, 5, 6, 7, 8 e 9. O Sistema de Numeração Hexadecimal é or
u
composto de 16 símbolos: 0, 1, 2, 3, 4, 5, 6, 7, 8, 9, A, B, C, D, E e F. t
Foram colocadas as seis primeiras letras do alfabeto para comple- a
s
to
tar os símbolos do Hexadecimal e, em Decimal: A = 10, B = 11,
C = 12, D = 13, E = 14 e F = 15. i
ire
4. Conversão entre Binário, Decimal e Hexadecimal d
s
Vamos fazer uma pequena adaptação à nossaojá estudada tabe-
la. Separamos os bits de 4 em 4. É assim queosurge s a base hexade-
cimal. Chamaremos cada um desses blocos
o d de 4 bits de número
hexadecimal. t
o s
d
a 8 4 2 1 Valor decimal
... 512 256 128 64 32 16
r v
...
se Binário (bits)
e Hexadecimal
. R
d
O modo mais fácil a de se converter um número para qualquer
z a
outra das duas bases é a partir do binário.
o ri para Hexadecimal
t
4.1 De Binário
u
a converter de binário para hexadecimal, olhamos apenas
Para
o
asãlinhas binário e hexadecimal.
n
ia Encaixamos o número binário na tabela a partir da direita e a
óp cada bloco de 4 bits teremos um número em hexadecimal.
C Em cada bloco, o bit mais à direita (LSb) vale 1; o próximo à es-
querda vale 2; o próximo, 4 e o último mais à esquerda (MSb) vale 8.
Somam-se os valores cujos bits sejam 1, sem esquecer que:
• Não existe 10 em hexadecimal, mas sim A.

• Não existe 11 em hexadecimal, mas sim B.
○ ○ ○ ○ ○
130/22
Instituto Monitor
Cópia não• Não

existe 12 em hexadecimal, mas simtodos
C. os direitos autorais.
• Não existe 13 em hexadecimal, mas sim D.
• Não existe 14 em hexadecimal, mas sim E.
• Não existe 15 em hexadecimal, mas sim F.
Exemplos:
is.
1 - Qual o equivalente em hexadecimal para o binário 11011 ?2
r a
u to
... 1 1 0 1 1 a
Binário
... 1 B s
Hexadecimal
ito
ire
Iniciando pelo bloco mais à direita: d
os
• 1011 corresponde a 8 + 0 + 2 + 1 = 11. Mas em hexadecimal 11 não
existe, o que existe é B.
os
Para o bloco próximo da esquerda: o d
• 0001 corresponde a 0 + 0 + 0 + 1 = 1.s
t
Portanto: 11011 é equivalente aa1B do
2
r v 16
Note que aparece o 16 e

de um número da base e
s como índice para indicar que se trata
hexadecimal. Muitos livros técnicos, por
questões de impressão,Rpreferem colocar a letra h (minúsculo) ao
.
lado do número emavez do 16, para indicar número hexadecimal:
1B = 1Bh.
a d
z
16
2 - Qual o o ri
equivalente em hexadecimal para o binário 11111001 ?
t 2
... au 1 1 1 1 1 0 0 1 Binário
... ã o F 9 Hexadecimal
n
ia Começando pelo bloco da direita:
óp 1001 = 8 + 0 + 0 + 1 = 9
C
Passando para o bloco ao lado:
1111 = 8 + 4 + 2 + 1 = 15, mas 15 não existe em hexadecimal, o que

existe é F.
Portanto: 111110012 = F9h

○ ○ ○ ○ ○
130/23
Instituto Monitor
Cópia não3 -autorizada.

Qual o equivalenteReservados todos
em hexadecimal para os
o binário direitos
11011011002
? autorais.
... 1 1 0 1 1 0 1 1 0 0 Binário
... 3 6 C Hexadecimal
Começando pelo bloco da direita:

is.
1100 = 8 + 4 + 0 + 0 = 12, que em hexadecimal se escreve C.
r a
Para o bloco ao lado:
uto
a
0110 = 0 + 4 + 2 + 0 = 6
os
Para o próximo bloco: eit
r
0011 = 0 + 0 + 2 + 1 = 3 di
os
Portanto: 11011011002 = 36Ch
os
od
4.2 De Hexadecimal para Binário
t
os
Convertendo de hexadecimal para binário, encaixa-se o nú-
ad
mero hexadecimal na tabela a partir da direita. Coloca-se o cor-
r v
respondente binário sobre ele. Pronto!
s e
Exemplos: e
R
. binário:
1 - Converter A5h aem
a d
... 512 256 128
riz 64 32 16 8 4 2 1 Valor decimal
... to Binário
... au A 5 Hexadecimal
ã o
n
Começando a partir da direita:
ia 5 = 0 + 4 + 0 + 1, ou seja, 0101.
óp
C Para o número à esquerda:
A = 8 + 0 + 2 + 0, ou seja, 1010
Portanto: A5h = 101001012

○ ○ ○ ○ ○
130/24
Instituto Monitor
Cópia não2 -autorizada.

Converter 10h emReservados
binário: todos os direitos autorais.
... 512 256 128 64 32 16 8 4 2 1 Valor decimal

... 0 0 0 1 0 0 0 0 Binário
... 1 0 Hexadecimal
is.
Começando a partir da direita:
r a
0 = 0 + 0 + 0 + 0, ou seja, 0000.
uto
a
Para o número à esquerda:
os
1 = 0 + 0 + 0 + 1, ou seja, 0001. eit
r
Portanto: 10h = 000100002 di
os
4.3 De Decimal para Hexadecimal e Vice-versa
o s
o d
t
Para converter de decimal para hexadecimal, passe primeiro
para binário e depois para hexadecimal.
o s
Para converter de hexadecimala d para decimal, passe primeiro
r v Desta forma é muito mais fácil.
para binário e depois para decimal.
se
A base octal tem sidoe pouco utilizada, porém basta fazer outra
pequena adaptação emRnossa tabela. Assim como você separou de
a
4 em 4 bits para formar. um hexadecimal, separe de 3 em 3 bits, siga
se esqueça do z ad 8 aoe pé
o mesmo procedimento você terá a conversão para octal. Nunca
ri índice do número para que não seja confun-

o
dido com o decimal.
t
u
5. DoaMundo Analógico para o Mundo Digital (Binário)
ã o
n Lembrando a lição 1, um sinal analógico tem infinitos níveis de
ia tensão. Digitalizar um sinal elétrico analógico é recortá-lo em pe-
óp daço pelo equivalente número em binário.

quenos pedaços e expressar o valor do nível de tensão de cada pe-

○ ○ ○ ○ ○
130/25
Instituto Monitor

VALOR BINÁRIO CORRESPONDENTE A CADA NÍVEL
DIGITALIZADO
1010
1001
1000
0111
0110
0101
0100
0011
0010
0001
0000
is.
r a
to
ANALÓGICO
au
o s
Sinal senoidal recortado, e cada nível representado por um número
binário equivalente ao número do nível de tensão naquele ponto.
eit
d ir
Para trabalhar com os sinais digitais, precisamos de circuitos
os lógicas for-
eletrônicos chamados de portas lógicas. Estas portas
s simplesmente, cir-
marão os chamados circuitos lógicos digitais ou,
o
d como chaves contro-
cuitos lógicos. Cada porta é formada por um circuito eletrônico
o
t
que tem como base transistores funcionando
ladas. Assim:
o s
d
• Transistores formam portasalógicas.
rv
• Portas lógicas formam ecircuitos lógicos.
s
e sistemas digitais.
• Circuitos lógicos formam
. R
a
Sistemas digitaisdpodem ser:
iza
r
• Microcomputadores
o
t
au
• CD-players
• Videogames
ã o
n • Telefones celulares
ia • DVDs
óp • Relógios digitais
C • Etc.
Para sabermos como funciona um relógio digital ou outro sis-

tema digital qualquer, precisamos conhecer as técnicas digitais,
que nos mostram como ligar portas lógicas de modo a obtermos os
resultados desejados, dependendo de cada aplicação. Veremos isso
no próximo capítulo.
○ ○ ○ ○ ○
130/26
Exercícios Propostos is.

r a
1 - Converta os seguintes números decimais em binário e hexadecimal.
uto
a
a) 43
o s
... 512 256 128 64 32 16 8 4 2 1 it DECIMAL
Valor
e
...
irBINÁRIO
... d HEXADECIMAL
os
os
od
t
os
ad
r v
se
e
. R
b) 111 da
a
... 512 256 128riz64 32 16 8 4 2 1 Valor DECIMAL
... to BINÁRIO
... au HEXADECIMAL
o
nã
ia
óp
C

○ ○ ○ ○ ○
130/27
Instituto Monitor
Cópia
c) 200não autorizada. Reservados todos os direitos autorais.
... 512 256 128 64 32 16 8 4 2 1 Valor DECIMAL
... BINÁRIO
... HEXADECIMAL
is.
r a
uto
a
os
eit
r
d) 5 di
... 512 256 128 64 32 16 8 4 2 o1s Valor DECIMAL
... os BINÁRIO
od
...
t HEXADECIMAL
os
ad
r v
se
e
. R
da
a
riz
e) 127 to
au
... 512
o256 128 64 32 16 8 4 2 1 Valor DECIMAL
...
nã BINÁRIO
ia
... HEXADECIMAL
óp
C

○ ○ ○ ○ ○
130/28
Instituto Monitor
Cópia
f) 63 não autorizada. Reservados todos os direitos autorais.
... 512 256 128 64 32 16 8 4 2 1 Valor DECIMAL
... BINÁRIO
... HEXADECIMAL
is.
r a
uto
a
os
eit
r
g) 31 di
... 512 256 128 64 32 16 8 4 2 o1s Valor DECIMAL
... os BINÁRIO
... od HEXADECIMAL
t
os
ad
r v
se
e
. R
da
a
riz
h) 15
to
... 512 256 u 128 64 32 16 8 4 2 1 Valor DECIMAL
a
...
ão BINÁRIO
... n HEXADECIMAL
ia
ó p
C

○ ○ ○ ○ ○
130/29
Instituto Monitor
Cópia
i) 7 não autorizada. Reservados todos os direitos autorais.
... 512 256 128 64 32 16 8 4 2 1 Valor DECIMAL
... BINÁRIO
... HEXADECIMAL
is.
r a
uto
a
os
eit
dir
2 - Converta os seguintes números binários em decimal e hexadecimal:
os
a) 100000 2
o s
4 d2
... 512 256 128 64 32 16 8
to 1 Valor DECIMAL
... BINÁRIO
... os HEXADECIMAL
a d
r v
e
es
. R
da
iza
o r
b) 100 t
au
2
ã o
... 512 256 128 64 32 16 8 4 2 1 Valor DECIMAL
...
... a
n BINÁRIO
HEXADECIMAL
i
óp
C

○ ○ ○ ○ ○
130/30
Instituto Monitor
Cópia não
c) 101002
... 512 256 128 64 32 16 8 4 2 1 Valor DECIMAL
... BINÁRIO
... HEXADECIMAL
is.
r a
uto
a
os
eit
r
d) 111112 di
... 512 256 128 64 32 16 8 4 2 o1s Valor DECIMAL
... os BINÁRIO
od
...
t HEXADECIMAL
os
ad
r v
se
e
. R
da
a
riz
e) 1111 2
to
... 512 256 u 128 64 32 16 8 4 2 1 Valor DECIMAL
a
...
ão BINÁRIO
...
n HEXADECIMAL
ia
ó p
C

○ ○ ○ ○ ○
130/31
Instituto Monitor
Cópia
f) 111não
2
... 512 256 128 64 32 16 8 4 2 1 Valor DECIMAL
... BINÁRIO
... HEXADECIMAL
is.
r a
uto
a
os
eit
r
di
os
os
od
t
os
g) 101010 ad
2
v
... 512 256 128 64 32 16r 8
e 4 2 1 Valor DECIMAL
...
es BINÁRIO
...
. R HEXADECIMAL
da
iza
tor
au
ão
n
ia
ó p
C

○ ○ ○ ○ ○
130/32
Instituto Monitor
Cópia não
3 - Por que autorizada. Reservados
precisamos de circuitos que convertamtodos os binário?
decimal para direitos autorais.
___________________________________________________________________________
___________________________________________________________________________
___________________________________________________________________________
___________________________________________________________________________
___________________________________________________________________________
s.
4 - Por que precisamos de circuitos que convertam binário para decimal?
ai
r
to
___________________________________________________________________________
u
___________________________________________________________________________
a
___________________________________________________________________________
s
to
___________________________________________________________________________
i
re
___________________________________________________________________________
i
d
5 - O que significa Mundo Digital?
o s
___________________________________________________________________________
os
___________________________________________________________________________
d
to
___________________________________________________________________________
o s
___________________________________________________________________________
___________________________________________________________________________
a d
r v
s e
e
. R
d a
a
riz
to
au
ã o
n Anotações/dicas
ia
óp
C

○ ○ ○ ○ ○
130/33
lição
3 Portas Lógicas i s.
r a
Introdução Uma porta lógica nada mais toé que um cir-
○
u
○
a
cuito integrado de transistores, resistores e
○
s
○
Agora que você já conhece a lógica biná- capacitores encapsulados num único invólu-
○
ria do mundo digital, já aprendeu a conver-
to
cro que cumpre uma função lógica específi-
○
ca. Como o espaço iocupado por uma porta
○
re é muito pequeno, é
ter números decimais em binários, podemos
○
i
○
passar para o estudo das Portas Lógicas, ou lógica após a integração
d
○
seja, dos circuitos integrados de transistores, comum encontrarmos várias dessas portas
○
num mesmosCI.
○
resistores e capacitores, tecnologia que per-

o
○
mitiu o desenvolvimento dos microcomputa- s

○
o
○
dores.
d
○
ELEVAÇÃO
o
○
t
○
1. O que é uma Porta Lógica?

○
s
○
o
○
d
○
A lógica combinacional era muito utili-

zada na automatização de máquinas elétri- va
○
○
r
○
cas industriais, onde relés abriam e fechavam,e

○
es
○
numa seqüência lógica e ordenada, contro- 16 15 14 13 12 11 10 9

○
lando os motores e acionadores. R

○
.
○
a
○
d
○
Com o advento dos semicondutores eo

surgimento dos transistoresza
PLANTA
○
funcionando
○
ri
○
como chaves, a idéia era substituir os circui-

o
○
tos lógicos baseados em trelés por circuitos

○
au Ocupariam um es-
○
baseados em transistores.
○
○
o
paço menor, consumiriam menos energia, se-
○
1 2 3 4 5 6 7 8
riam mais baratos,ãteriam vida útil maior que
○
a dos relés, etc. n

○
○
ia Vistas de um Circuito Integrado

○
p seguinte na evolução era fabri-

○
ó
○
O passo
car umCcircuito completo miniaturizado. Já
○
2. Funções Lógicas e Portas Lógicas

○
○
que eram feitos de transistores, por que não

○
○
colocar os circuitos lógicos todos juntos e in- As principais funções lógicas são:
○
tegrá-los?
○
○
○
• INVERSORA (INVERTER)
○
Surgiram os primeiros circuitos integra-

○
dos (CIs), desenvolvidos para as calculado-

○
• E (AND)
○
ras que, mais tarde, se tornariam os micro-

○
Cópia não de autorizada. Reservados todos os direitos autorais.

○
computadores hoje. • OU (OR)

○
○
○ ○ ○ ○ ○
130/35
Instituto Monitor
Cópia não autorizada.

Combinando as funções lógicas Reservados
princi- todos os direitos
Com exceção do inversor, autorais.
que só tem
○
○
pais, temos: uma entrada, cada porta é composta de no
○
○
mínimo duas entradas e uma única saída.
○
• NE (NAND)
○
Cada entrada de uma porta receberá uma
○
• NOU (NOR) variável, que pode assumir valor 0 ou 1 (bi-
○
○
nário).
○
• EXE (EXCLUSIVE AND – EXAND)
○
s.
○
• EXOU (EXCLUSIVE OR – EXOR)
i
Chamaremos isso de nível lógico ou esta-
○
a
○
r
do lógico. Assim, quando a variável for 0, di-
○
Cada função lógica tem uma caracterís-
to
○
remos que ela está em “nível lógico zero” ou
○
tica e pode ser expressa por meio da Álgebra
u
○
“estado lógico zero” e, quando for 1, diremos
de Boole e sua expressão booleana. a
○
que ela está em “nível lógico um” ou “estado
○
s
○
Cada função lógica tem uma porta lógica o
lógico um”.
it
○
○
associada a ela, que tem um símbolo gráfico
e
○
que a representa em esquemas de sistemas A saída destairporta seguirá o nome da sua
○
função lógica, d
○
digitais. resultando em saída igual a 0
○
○
s
o um”.
ou 1. Respectivamente
○
“nível lógico zero” e

Cada porta lógica tem uma Tabela da
s
○
“nível lógico
o
○
Verdade que mostra como ela funciona, re-

d
○
o
○
lacionando as combinações entre as entra-

t Estas entradas de variáveis são represen-
○
das.
○
stadas através de letras maiúsculas (A, B, C,

○
o D, E, F, G, etc.).
○
Cada porta lógica tem um circuito inte- d

○
grado, onde nós a encontramos para formar va

○
○
r 3. Variáveis
○
circuitos lógicos digitais.

e
○
es
○
○
Vejamos tudo isso então:

R Variáveis representam qualquer coisa
○
.
○
que possa assumir somente duas condições

a
○
d
○
FUNÇÃO LÓGICA SÍMBOLO opostas.

a
○
iz
○
r
○
INVERSORA Exemplo: uma condição de lâmpada pode ser

o
○
t
○
uma variável, representada pela letra D. As

u
○
a
○
duas condições desta lâmpada podem ser:

○
E
o
○
ã
○
n - Boa ou Queimada (duas condições opostas).

○
OU
○
ia
○
D = 1 pode significar lâmpada boa e, portan-

p
○
ó NE to, D = 0 significará lâmpada queimada.

○
C
○
○
○
- Acesa ou Apagada (duas condições opostas).

○
NOU
○
D = 0 pode significar lâmpada acesa; por con-

○
○
seqüência, D = 1 significará lâmpada apagada.

○
EXE
○
○
○
Não importa a ordem 0 ou 1, mas sim que

○
EXOU
○
uma condição seja contrária à outra.

○

○
○
○
○ ○ ○ ○ ○
130/36
Instituto Monitor
Cópia nãomeio
Não existe autorizada. Reservados
termo em digitais: ou é todos
E assim os direitos autorais.
por diante.
○
○
um, ou é zero.
○
○
a) Tabela da Verdade para 1 variável:
○
Não importa quem seja considerado um,
○
A S
○
seu oposto será o zero, e você já estará apli-
○
0
○
cando a lógica.
○
1
○
s.
○
Se podemos ter somente duas condições
i
b) Tabela da Verdade para 2 variáveis:
○
(binário), é lógico que se uma condição é um
a
○
r
○
a outra será zero.
to
○
A B S
○
u
○
0 0
Ficou claro, não?!
a
○
0 1
○
s
○
4. Tabela da Verdade o 1 0
it
○
○
1 1
e
○
r
di para 3 variáveis:
○
A Tabela da Verdade relaciona as dife-
○
c) Tabela da Verdade
rentes combinações entre as variáveis, mos-
○
trando como fica a saída para cada uma destas os○

○
sA B C S
○
combinações.
o
○
d 0 0 0
○
o
○
A Tabela é composta de uma coluna para

t
○
0 0 1
○
cada variável e uma coluna para a saída. A

s 0 1 0
○
quantidade de linhas desta Tabela depende o

○
d 0 1 1
○
do número de variáveis que você tem.

a
○
1 0 0
v
○
r 1 0 1
○
Podemos calcular o número de linhas de e

○
uma tabela da verdade da seguinte forma:s

1 1 0
○
e
○
1 1 1
R
○
.
○
a
número de variáveis
Número de linhas = 2
○
ad se aplica
○
○
Este cálculo é o mesmo zque

○
ri de combi-
○
quando desejamos saber o número Construir uma Tabela da Verdade é sim-

o
○
t ples. Já sabendo do número de variáveis e cal-

○
nações possíveis entre um determinado nú-

sóupodem assumir dois
○
mero de variáveis quea culando o número de linhas, comece pela va-

○
○
riável mais à direita na tabela. Começando

valores. Assim: o
○
ã pelo 0, vá alternando com o 1 de linha para

○
n
○
1
• Para uma variável: 2 = 2 linhas ou 2 combi- linha. Passe para a próxima coluna à esquer-
○
ia
○
nações possíveis. da. Começando pelo 0, alterne com o 1 a cada

p
○
ó variáveis: 2 = 4 linhas ou 4 com- duas linhas. Repita o procedimento para a

○
2
C
• Para duas
○
próxima coluna, alternando de quatro em

○
binações possíveis.
○
quatro linhas. Repita para a próxima, alter-

○
○
• Para três variáveis: 23 = 8 linhas ou 8 com- nando de oito em oito linhas.

○
binações possíveis.
○
○
A alternância de 0 para 1 de coluna para

○
• Para quatro variáveis: 24 = 16 linhas ou 16

○
combinações possíveis. coluna segue a ordem: 1, 2, 4, 8, 16, 32, 64...

○
○
○
○

○
○
○
○ ○ ○ ○ ○
130/37
Instituto Monitor
Cópia não5.autorizada. Reservados todos os direitos autorais.

Expressão Booleana
George Simon Boole (1815-1864), matemático inglês, desen-
volveu estudos matemáticos sobre a lógica, a partir de Aristóteles.
A Álgebra de Boole relaciona símbolos e estabelece as funções

lógicas como expressões matemáticas.
is.
Aplicando este estudo aos sistemas digitais, temos:
r a
5.1 Função Inversora e Porta Inversora
uto
a
s
A função inversora, como o nome diz, inverte o estado lógico
o
da entrada.
e it
ir ela uma
Representamos uma variável invertida colocando sobre
d
barra. Dessa forma:
os
Se: A = 1, então S = 0
o s
Função Porta Lógica od
Expressão Tabela da Verdade
t
o s A S
Inversora
ad S=A 0 1
r v 1 0
e
es com valor 0, chamamos de barrado
Quando a variável aparecer
. R
e quando a variável aparecer com valor 1 chamamos de variável
sem barra.
d a
5.2 Função E eza
ri Porta E (AND)
t o E, como o nome diz, ativa a saída somente quando
A função
au e a outra estiverem ativas. Representamos a função E
uma entrada
o de um ponto (.).
através
ã
n Dessa forma: se A = 1 e B = 1, então S = 1, qualquer outra com-
a
i binação resulta em S = 0.
ó p
C Função Porta Lógica Expressão Tabela da Verdade
A B S
0 0 0
E S=A.B 0 1 0
1 0 0
1 1 1

○ ○ ○ ○ ○
130/38
Instituto Monitor
Cópia não5.3
Função OU e Porta OU (OR) todos os direitos autorais.
A função OU, como o nome diz, ativa a saída quando uma en-
trada ou a outra estiverem ativas. Representamos a função OU
através do sinal mais (+).
Função Porta Lógica Expressão Tabela da Verdade
A B is.
S
0 r
0 a 0
OU S=A+B 0
uto1 1
a
1 0 1
os 1 1 1
eit
r
5.4 Função NOU e Porta NOU (NOR)
di
A função NOU combina a função INVERSORA com a função os
s
OU. É o mesmo que colocar um inversor na saída da porta OU. Re-
o
d
presentamos a função NOU através de uma barra sobre toda a
o
função OU.
t
Função Porta Lógica o s Expressão Tabela da Verdade
ad
r v A B S
NOU se 0 0 1
e S=A+B 0 1 0
. R 1 0 0
da 1 1 0
a
iz
5.5 Função rNE e Porta NE (NAND)
to
u NE combina a função INVERSORA com a função E.
Aafunção
É oomesmo que colocar um inversor na saída da porta E. Represen-
ã a função NE através de uma barra sobre toda a função E.
ntamos
ia
p
óFunção Porta Lógica Expressão Tabela da Verdade
C
A B S
0 0 1
NE S=A.B 0 1 1
1 0 1
1 1 0

○ ○ ○ ○ ○
130/39
Instituto Monitor
Cópia não5.6autorizada. Reservados

Função EXOU e Porta EXOU (EXOR) todos os direitos autorais.
A função EXOU (exclusivamente OU) só ativa a saída quando

uma entrada estiver ativa ou a outra estiver ativa, excluindo os
outros casos. Representamos a função EXOU através de um círcu-
lo sobre o sinal de mais ( + ).
s.
Função Porta Lógica Expressão Tabela da Verdade
i
A Bra S
0 o0 0
EXOU S=A+B
t
0u 1 1
a1 0 1
não coincidência
= Exclusiva os 1 1 0
eit
r
5.7 Função EXE e Porta EXE (EXAND)
di
os
A função EXE (exclusivamente E) só ativa a saída quando as
s
entradas estiverem na mesma situação, excluindo os outros ca-
o
ponto ( . ). od
sos. Representamos a função EXE através de um círculo sobre o
t
Função Porta Lógica o s Expressão Tabela da Verdade
ad
r v A B S
EXE se S=A B .
0 0 1
0 1 0
e
(coincidência)
. R 1 0 0
1 1 1
da
a
riz que,
Vale lembrar como o inversor na saída inverte a tabela da
to
verdade, a função NEXOU é a função EXE.
u
Já conhecemos cada uma das portas lógicas, suas funções, sa-
bemosacomo representá-las através da Álgebra de Boole e como
ã o a Tabela da Verdade para cada uma delas.
fazer
n
ia Agora é que vem o interessante: vamos aprender a ligar essas
óp
portas umas nas outras, de modo a formar um circuito lógico.
C Isto recebe o nome de Circuito Lógico Combinacional.
Na prática, estas portas vêm encapsuladas em componentes

eletrônicos chamados CIs, Circuitos Integrados, e trabalham com
níveis de tensão representando níveis lógicos.
Nosso próximo assunto será como identificar estes CIs, como

Cópia nãoligá-los
autorizada.
e quais suas Reservados todospara
características e limitações os formar
direitos
um autorais.
circuito combinacional.
○ ○ ○ ○ ○
130/40

r a
1 - Porta Lógica é:
uto
a
( ) a) um circuito integrado de transistores, resistores e capacitores, encapsulados
num único invólucro que cumpre uma função lógica específica.
s
ito
( ) b)um circuito lógico de transistores, resistores e capacitores, encapsulados num
re
único invólucro que cumpre uma função integrada específica.
i
( ) c) um circuito integrado de transistores, resistores e capacitores, encapsulados
d uma função lógica.
num circuito único invólucro que cumpre especificamente
os integrados, encapsula-
( ) d)um circuito de transistores, de resistores e capacitores
dos num único invólucro de circuito que cumpresuma função lógica específica.
( ) e) um circuito integrado de transistores, resistoresoe capacitores, num único invó-
od
lucro que não cumpre uma função lógica específica.
t
s
o principal:
2 - Desenhe o símbolo e nomeie cada Porta Lógica
a d
r v
e
es
. R
da
iza
tor
au
ã o
n
ia
óp
C

○ ○ ○ ○ ○
130/41
Instituto Monitor
Cópia nãoconseguimos
3 - Como autorizada. Reservados
formar as Portas Lógicas NEtodos
e NOU? os direitos autorais.
____________________________________________________________________________
____________________________________________________________________________
____________________________________________________________________________
____________________________________________________________________________
s.
4 - Circuitos combinacionais são:
( ) a) formados por Kombis feitas no Brasil.
ai
( ) b)ligações entre portas lógicas. r
( ) c) circuitos que combinam analógico e digital.
uto
( ) d)cada uma das portas lógicas.
a
( ) e) combinações de transistores lógicos.
os
5 - Para que serve uma Tabela da Verdade? e it
rentradas da porta.
di
( ) a) Para mostrar como fica a saída da porta de acordo com as
( ) b)Para combinar Portas Lógicas.
( ) c) Para converter de analógico para digital. os
( ) d)Para determinar a entrada do circuito.
os
( ) e) Nenhuma das alternativas anteriores.
od
t
os
a d
r v
e
es
. R
da
iza
tor
au
ão
n
ia
óp
C

○ ○ ○ ○ ○
130/42
lição
4 Circuitos Combinacionais is.

r a
Introdução Desejamos que uma lâmpada to se acenda à
○
u
○
a
noite e fique apagada durante o dia.
○
s
○
Pegue suas variáveis e conecte-as às en-
○
tradas de suas portas. Ligue as saídas destas Variável: Ambiente
to externo
○
i
○
re
portas às entradas de outras portas. Reúna
○
Saída: Lâmpada
i
○
as saídas destas portas às entradas de uma
d
○
○
última porta. Teremos uma única saída que ○
s
A variável “Ambiente” pode assumir dois
está relacionada logicamente com as entra- valores: diaoou noite.
○
s
○
das. Pronto! Você já tem um circuito que

o
○
Adsaída lâmpada pode assumir dois valo-

○
combina portas lógicas, e a saída seguirá a

o
○
lógica destas portas.

t acesa ou apagada.
○
res:
○
s
○
o
○
Agora, como fazer com que a saída se

d Vamos chamar:
○
comporte de acordo com a nossa vonta- a

○
de? Esta é a importância de desenvolverr v

○
O ambiente de variável A
○
e
○
es
circuitos lógicos. Para auxiliar nesta ta-
○
A lâmpada de saída S
refa teremos o apoio da Álgebra de Boo-
○
R e
○
le, dos Diagramas de Veitch-Karnaugh .

○
dos Circuitos Multiplexadores. a

A lógica é a seguinte: se for durante o dia,
○
d
○
a lâmpada deve ficar apagada; se for durante

a
○
Nesta lição explicaremos iozfuncionamen-

a noite, a lâmpada deve ficar acesa.
○
r e os circui-
○
o
○
to dos circuitos combinacionais

t de Boole.
○
Vamos definir:
u
○
tos lógicos a partir da Álgebra

a
○
○
o A = 0 é noite
○
1. Funcionamento ã
○
n A = 1 é dia
○
○
ia o funcionamento dos cir-

○
Para entender S = 0 é lâmpada apagada

p
○
ó
cuitos combinacionais, vamos partir dos
○
S = 1 é lâmpada acesa
C mais simples de uso de portas lógi-
○
exemplos
○
○
cas até os mais complexos:

○
A expressão booleana é:
○
○
Exemplo 1
○
S=A
○
○
○
Ou seja, uma simples porta inversora re-

○
solve a situação.
○
○
○

○
○
○
○ ○ ○ ○ ○
130/43
Instituto Monitor
ACópia não
Tabela da autorizada.
Verdade é: Reservados todos ossolar:
A saída teto direitos
pode serautorais.
1 se estiver
aberto e 0 se estiver fechado.
A S Interpretação
0 1 É noite, portanto, lâmpada acesa. Esta distribuição de 1 ou 0 para qual caso
é você quem estipula. Uma vez determinado
1 0 É dia, portanto, lâmpada apagada.
quem é o que, não se muda mais.
Exemplo 2
s.
A lógica é a seguinte: se for dia e não
i
chove, então a saída teto solar deve estar
r a
aberto. Qualquer outra combinação entre as
to
variáveis resultará em teto solar fechado.
u
a
s
Chamemos as variáveis: chuva de A;
o
it
noite de B e o teto solar de S (saída).
e
r
A expressãoiBooleana é:
d
S = A .oB
s
s
Odocircuito lógico seria uma simples
to E.
porta
os
ad
r v
se
e
. R Interpretando: a saída só vai a nível lógico 1
d a quando a variável A e a variável B estiverem

em nível lógico 1 ao mesmo tempo.
a
riz
to parte do dia.
Desejamos que o teto solar de nossa Como tínhamos decidido anteriormente,
garagem fique aberto aumaior para:
a Então, se chover,
Mas pode ser que chova!
o
queremos que o teto solar se feche automa- S = 1 é teto solar aberto
éã
ticamente. Não n só isso. Desejamos que ele
a quando a noite chegar.
se feche também
i A = 1 é não chove
óp chuva e noite
Variáveis: B = 1 é dia
C
Saída: teto solar A Tabela da Verdade ficaria:
A B S Interpretação
A variável chuva: pode ser 0 se estiver
chovendo e 1 se não estiver chovendo. 0 0 0 Teto solar fechado, pois chove e é noite.
0 1 0 Teto solar fechado, pois chove e é dia.
A variável noite: pode ser 0 se for noite 1 0 0 Teto solar fechado, pois não chove e é noite.
1 se for dia.
eCópia não autorizada. Reservados 1 1 1todos
Teto solaros direitos
aberto, autorais.
pois é dia e não chove.
130/44
Instituto Monitor
Cópia3não
Exemplo autorizada. Reservados todosAos
• a variável direitos
for um, a variávelautorais.
B for zero e
○
○
a variável C for zero. Isto corresponde à
○
○
Sejam três variáveis quaisquer que pos- segunda parcela; OU
○
sam assumir somente duas condições, 1 ou 0.
○
• a variável A for um, a variável B for zero e
○
Seja uma saída que dependa da combinação
○
a variável C for um. Isto corresponde à ter-
○
entre essas variáveis e que também possa
ceira parcela; OU
○
assumir somente duas condições, 1 ou 0.
○
s.
○
• a variável A for um, a variável B for um e a
i
○
variável C for um. Isto corresponde à quarta
O comportamento da saída em relação a
a
○
r
○
cada uma das combinações entre as variáveis parcela.
to
○
○
é representado pela Tabela da Verdade.
u
○
a
A partir da expressão booleana o circui-
○
○
A B C S to desejado pelo clientesfica facilmente visí-
○
vel. Trata-se de umaoporta OU (OR) com
it quatro portas E (AND)
0 0 0 0
○
○
0 0 1 1
e
quatro entradas, mais
○
r uma, mais cinco portas
de três entradas icada
○
0 1 0 0
INVERSORASd(INVERTER), uma para cada
○
0 1 1 0
○
1 0 0 1 ○
o s na parcela.
variável barrada
○
1 0 1 1
s
○
o
○
1 1 0 0
d
○
o
○
1 1 1 1
t
○
○
s
○
Dizemos que a saída está ativa quando o

○
está em nível lógico 1 e dizemos que está de- ad

○
○
sativada ou desabilitada quando está em ní- v

○
r
○
vel lógico 0. e
○
es
○
○
Neste exemplo, vamos supor que R

○
as va-
.
○
riáveis A, B e C representam qualquera coisa De posse destas portas lógicas, basta ligá-
○
que possa assumir somente duasdcondições.

○
las conforme manda a expressão:

a
○
iz
○
A Tabela da Verdade nos foi passada por um

r
○
A B C
o
cliente. Ele deseja que implementemos um
○
t que cumpra a
○
circuito lógico combinacional

u
○
a que não nos inte-

○
Tabela da Verdade. Note

○
ressa saber o que sãoo as variáveis A, B e C,

○
ã
○
n
somente a Tabela da Verdade.
○
○
ia S
○
p considerando apenas as situa-

Da Tabela escrevemos a expressão boole-
○
ósaída
○
ana para a
ções emCque a saída está ativa (nível lógico 1):
○
○
○
○
○
S=A.B.C+A.B.C+A.B.C+A.B.C
○
○
Pronto! Este é o circuito combinacional

○
Interpretando: a saída S estará ativa quando:

○
das variáveis de entrada A, B e C que con-

○
○
• a variável A for zero, a variável B for zero e trolam a saída S, seguindo a Tabela da Ver-
○
dade dada.
○
a variável C for um. Isto corresponde à pri-

○
Cópia não OU autorizada. Reservados todos os direitos autorais.

○
meira parcela;
○
○
○ ○ ○ ○ ○
130/45
Instituto Monitor
Cópia nãoExemplo
autorizada.
4 Reservados todos os direitos autorais.
Sejam quatro variáveis quaisquer que possam assumir somen-
te duas condições, 1 ou 0. Seja uma saída S que também possa as-
sumir somente duas condições, 1 ou 0.
Um cliente propõe a seguinte Tabela da Verdade:
is.
A B C D S
r a
to
0 0 0 0 0
0
0
0
0
0
1
1
0
0
0 au
0 0 1 1 0
os
0
0
1
1
0
0
0
1
1
1 eit
r
0 1 1 0 0
di
os
0 1 1 1 1
1 0 0 0 0
1 0 0 1 1
os
1 0 1 0 1
od
1 0 1 1 t1
1
1
1
1 o s0
0
0
1
0
0
1 1 a d 1 0 0
1 1r v 1 1 1
e
A expressãoesbooleana para a saída será:
R
S =aA..B.C.D + A.B.C.D + A.B.C.D +
A.B.C
a d.D + A.B.C.D + A.B.C.D + A.B.C.D
riza saída S estará ativa quando:
o
Interpretando:
t
au A for zero, a variável B for um, a variável C for zero e
• a variável
aovariável D for zero; OU
ã
n a variável A for zero, a variável B for um, a variável C for zero e
•
ia a variável D for um; OU
óp • a variável A for zero, a variável B for um, a variável C for um e a
C variável D for um; OU
• a variável A for um, a variável B for zero, a variável C for zero e
a variável D for um; OU
• a variável A for um, a variável B for zero, a variável C for um e a
variável D for zero; OU
• a variável A for um, a variável B for zero, a variável C for um e a
variável D for um; OU
○ ○ ○ ○ ○
130/46
Instituto Monitor
Cópia não• autorizada. Reservados

a variável A for um, todos
a variável B for um,a osC for
variável direitos
um e a autorais.
variável D for um.
A partir da expressão, fica fácil visualizar o circuito lógico.

Ele é composto de:
• uma porta OU (OR) de 7 entradas (uma para cada parcela da

expressão booleana);
is.
• 7 portas E (AND) de 4 entradas cada uma (uma para cada variá-
r a
vel);
u to
• 11 portas INVERSORAS (INVERTER) (uma para cada variável a
barrada da parcela). s
ito
ire
d
os
os
d
to ligá-las conforme diz a
De posse destas portas lógicas, basta
expressão:
o s
A B C D
a d
r v
s e
e
. R
a
zad
ori
ut S
a
o
nã
ia
óp
C
Poderíamos seguir dando exemplos para 5 variáveis, 6 variá-
veis, 7 variáveis, etc.
O procedimento é sempre o mesmo: analisa-se a situação a ser

controlada; anotam-se quantas variáveis estão envolvidas; monta-
Cópia nãoseautorizada. Reservados
uma Tabela da Verdade; todosbooleana
escreve-se a expressão os direitos
e mon- autorais.
ta-se o circuito lógico.
○ ○ ○ ○ ○
130/47

r a
to
1 - Num sistema com 5 variáveis, qual a quantidade de linhas da Tabela da Verdade?
u
( ) a) 5
a
( ) b)10
s
( ) c) 16
ito
re
( ) d)32
( ) e) 64
di
os
2 - Uma variável em lógica digital é definida como um evento que pode assumir:
( ) a) somente dois estados, um oposto ao outro.
osigual.
( ) b) somente três estados, um oposto ao outro e outro
( ) c) somente um estado. o d
( ) d) diversos estados, um oposto ao outro. t
( ) e) somente quatro estados. os
d
a caso:
v
3 - Monte a expressão booleana para o seguinte
r
e
Chamaremos de A a variável umidade.
es
. R
A = 0 é seco
da
za
A = 1 é molhado
r i
Chamaremos de B a o variável tempo.
ut
B = 0 é dia a
ão
B = 1 é noite
n
ia
Chamaremos de S a saída secador.
óp
C S = 0 é secador desligado
S = 1 é secador ligado

○ ○ ○ ○ ○
130/48
Instituto Monitor
Cópia não éautorizada.

A situação a seguinte: Reservados todos os direitos autorais.
Ligar o secador somente se for noite e estiver molhado.
is.
r a
uto
a
os
eit
r
di
os
os
od
t
os
ad
4 - Monte a expressão booleana a partir vda Tabela Verdade passada pelo cliente.
e r
A B C D S
es
0 0 0 0 0
0 0 0 1 0 . R
0 0 1 0 0 d a
0 0 1 1 0 a
0 1 0 0 1ri
z
0 1 0 1 to1
0 1 1 0 u 0
0 1 1 a1 1
o
1 0 ã0 0 0
1 0n 0 1 1
1 ia0 1 0 1
ó11p 01 10 10 10
C
1 1 0 1 0
1 1 1 0 0
1 1 1 1 1

○ ○ ○ ○ ○
130/49
Instituto Monitor
is.
r a
uto
a
os
eit
r
di
os
os
5 - Para a expressão booleana S = A . B . C + A . B o
d+ A . B . C + A . B . C + A . B . C
.C
+ A . B . C:
t
s
o E (AND) de 3 entradas
( ) a) 1 Porta OU (OR) de 18 entradas, 12 Portas
e 8 INVERSORES (INVERTER). ad
( ) b)2 Portas OU (OR) de 5 entradas, r5vPortas E (AND) de 3 entradas
e 7 INVERSORES (INVERTER).
s e
e 6 Portas E (AND) de 3 entradas
( ) c) 1 Porta OU (OR) de 5 entradas,
R
.
da
( ) d)1 Porta OU (OR) de 6 entradas, 6 Portas E (AND) de 3 entradas
a
( ) e) 6 Portas OU (OR)zde 3 entradas, 1 Porta E (AND) de 6 entradas
i
e 8 INVERSORES
tor (INVERTER).
au
ã o
n
i a
óp
C

○ ○ ○ ○ ○
130/50
Instituto Monitor

6 - Desenhe Reservados
o circuito lógico para todos
a seguinte expressão os direitos autorais.
booleana:
S=A.B.C + A.B.C+A.B.C+A.B.C+A.B.C+ A.B.C
is.
r a
uto
a
os
eit
r
di
os
os
od
t
os
ad
r v
se
e
. R
da
a
riz
to
au
ão
n
ia
óp
C

○ ○ ○ ○ ○
130/51
lição
Localização
5 das Portas Lógicas is.
r a
Introdução 1. Circuitos Integrados (CIs) to
○
u
○
com Portas Lógicas a
○
s combinacionais
○
Nesta lição você irá conhecer algumas
○
o
it lógicas. Mas onde es-
portas lógicas e seus circuitos integrados, suas Para formar circuitos
○
○
características e condições de operação. Co-
e
precisamos de portas
○
tão estas portasirlógicas? Em circuitos inte-
○
nhecerá, ainda, as diversas famílias de portas
d algumas delas:
○
lógicas, suas funções e limitações práticas.
○
grados. Vejamos
○
○
os
s
○
o TTL
○
Família de Portas Lógicas d

○
o
○
14 13 12 11 10 9 t 8
○
14 13 12 11 10 9 8 14 13 12 11 10 9 8
○
s
○
Vcc
o NC
○
Vcc Vcc
d
○
a
○
7400 v
7408 7413
○
r
○
e
○
s
○
e
Gnd Gnd NC Gnd
○
R1 2 3 4 5 6 7
○
1 2 3 4 5 6 7 1 2 3 4 5 6 7
.
○
Quad Two-Input NAND Gate

a Quad Two-Input AND Gate Dual Four-Input NAND Schmitt Trigger
○
d
○
a 14 13 12 11 10 9 8
○
14 13 12 11 10 9 8 14 13 12 11 10 9 8
z
○
ri
○
Vcc Vcc Vcc

o
○
t
○
7402 au
○
7410 7414
○
○
o Gnd
○
ã Gnd Gnd
○
1 2 3 4 n5 6 7
○
1 2 3 4 5 6 7 1 2 3 4 5 6 7
○
a
i NOR Gate
○
p
Quad Two-Input Triple Three-Input NAND Gate Hex Inverter Schmitt Trigger
○
ó 12 11 10 9 8
○
C
○
14 13 14 13 12 11 10 9 8 14 13 12 11 10 9 8
○
○
Vcc Vcc Vcc NC

○
○
○
7404 7411 7420

○
○
○
Gnd Gnd NC Gnd

○
○
1 2 3 4 5 6 7 1 2 3 4 5 6 7 1 2 3 4 5 6 7
○
○
Hex Inverter Triple Three-Input AND Gate Dual Four-Input NAND Gate
○

○
○
○
○ ○ ○ ○ ○
130/53
Instituto Monitor

Família todos
de Portas Lógicas TTL os direitos autorais.
14 13 12 11 10 9 8 14 13 12 11 10 9 8
Vcc NC Vcc NC NC NC
7430 1 B Vcc 16
7421 2 C f 15
NC Gnd Gnd
3 LT
7 igs
. 14
4ora a
1 2 3 4 5 6 7 1 2 3 4 5 6 7
4 BI/RBO 13
Dual Four-Input AND Gate Eight-Input NAND Gate
5 RBI
ut b
4 12
14 13 12 11 10 9 8 14 13 12 11 10 9 8
a
Vcc Vcc
6 D
s 8 c 11
7
itAo d 10
7425 7432 8r
e Gnd
di e 9
os
Gnd Gnd
1 2 3 4 5 6 7 1 2 3 4 5 6 7
Dual Four-Input NOR Gate With Strobe Quad Two-Input OR Gate
os BCD to-7-Segment Decoder
8 d
to
14 13 12 11 10 9 8 14 13 12 11 10 9 14 13 12 11 10 9 8
Vcc Vcc
os Vcc
7427 7437a d 7486

r v
Gnd
e Gnd Gnd
1 s
1 2 3 4 5 6 7
eTwo-Input
2 3 4 5 6 7 1 2 3 4 5 6 7
Triple Three-Input NOR Gate
. R
Quad NAND Buffer Quad 2-Input Exclusive OR Gate
da
14 a
1 CLR1 Vcc
iz 1 CK1 K1 16 1 CP1 CP2 14
2 D1 CLR2
to13r 2 PRE1 Q1 15
2 MR1 NC 13
au 12 7 Q1 14
3 CLR1
3 CK1
7 D2 3 MR 2
7 Q0 12
4 ãoCK2 11 4 Gnd 13
4 J1
4 PRE1 4 NC 4 Q3 11
n 5 Vcc 7 K2 12
a 7 9
pi 4 Q2 9
5 Q1 PRE2 10 5 Vcc Gnd 10
6 Q1 ó
6 CK2
6 Q2 11 6 0 9
MR1 Q1
7
C
Gnd Q2 8
7 PRE2 Q2 10
7 MR 2 Q2 8
8 CLR2 J2 9
Dual D-Type Positive

Dual JK Flip-Flop Decade Counter
Edge-Triggered Flip-Flop

○ ○ ○ ○ ○
130/54
Instituto Monitor

Família todos
1 CP1 CP0 14 1 DS Vcc 14
2 NC NC 13 2 P0 O0 13
12 is
.
3 NC
7 Q0 12 3 P1
7 O1
a
4 NC 4 Q3 11 4 P2 4 O2 or11
t
5 Vcc 9 Gnd 10 5 P3 9 a O 3u 10
6 MR1 2 Q1 9 6 S 5os CK1 9

eit
7 MR2 Q2 8 7 Gnd
r CK2 8
di
Decade Counter
os4-Bit Shift-Register
os
8o
d
14 13 12 11 10 9 8 14 13 12 11 10 9
t 14 13 12 11 10 9 8
Vcc Vcc
o s Vcc
74125 74126a d 74132

r v
Gnd
se Gnd Gnd
1 2 3 4 5 6 7 1 e2 3 4 5 6 7 1 2 3 4 5 6 7
Quad 3-State Buffers
. RQuad 3-State Buffers QUAD 2-Input Schmitt Trigger NAND Gate
da
iza 1 A 0 Vcc 16
16 15 14 13 12 11 10 9o
r
t
2 A 1 O 0 15 16 15 14 13 12 11 10 9
au
Vcc 3 A 2
7 O 1 14 Vcc NC
o 4 O D 3 2 1 9
ã
4 E 1 2 13
4 74147 A
74135
n 5 E
1 O 12
a 2 3 5 6 7 8 C B
p i Gnd 6 E 3
3 O 4 11 Gnd
1 2ó 3 4 5 6 7 8 8 O
C 7 O 7 5 10 1 2 3 4 5 6 7 8
Quad Exclusive OR/NOR Gate 8 Gnd O6 9 10-line-to-4-line and 8 line-3-line

Priority Encoder
1 of 8 Decoder/Demultiplexer

○ ○ ○ ○ ○
130/55
Instituto Monitor

Família todos
1 I3 Vcc 16 1 MR Vcc 16
2 I2 I4 15 2 O0 O3 15
3 I1 7 I5 14 3 O0 7 O3 14
4 I0 4 I6 13 4 D0 4 D3 13
is.
5 Z
1 I7 12 5 D1
1 D r
12
a
5 7
2
o
O t 11
6 Z
1
S0 11 6 O1
5
u
2
aO 10
7 E S1 10
o s
7 O1 2
8 Gnd S2 9 8 Gnd
it CK 9
ireD Flip-Flop
8-Input Multiplexer
d
Quad
os
s
Família de Portas Lógicas CMOS
o
d
VDD toV DD
os
4001 ad 4011
v
Vs
er VSS
e
SS
Quad Two-Input NOR Gate .

R Quad Two-Input NAND Gate
da
a
VDD
r iz V DD
4049 to
au 4070
ã o V SS
n VSS
ia
óp Hex Inverter Quad Two-Input Exclusiv OR Gate
C
VDD VDD
4071 4081
VSS VSS

Quad Two-Input OR Gate Quad Two-Input AND Gate
○ ○ ○ ○ ○
130/56
Instituto Monitor

1.1 Limitações das Portas Lógicas
1ª) Na prática, em Digitais, não podemos deixar entradas em vazio.

Isto significa que sempre devemos garantir um nível lógico à
entrada de uma porta, seja um ou zero.
2ª) Teoricamente, cada saída de porta lógica pode se ligar a infini-

is.
tas entradas de outras portas lógicas. Na prática o que ocorre é
r a
to
que os componentes internos (transistores) não suportam for-
necer tanta corrente elétrica, ficando sua conexão limitada a
apenas 3 ou 4 outras entradas. Esta característica chama-se fan- au
out que é a capacidade de uma saída de porta se ligar a outras
os
entradas de portas. Por exemplo: uma saída de porta com fan-
out = 3 pode ser conectada a, no máximo, 3 entradas de outras eit
r
portas lógicas.
di
os
3ª) Conforme a família de circuitos integrados lógicos com que se
s
trabalha, os valores de tensão são bem específicos. A figura a
o
d
seguir mostra as características de operação de uma porta lógica
o
t
pertencente à família TTL. É importante observar a faixa não per-
os
mitida e de indeterminação para as tensões que representam os
níveis lógicos de entrada e saída; operando dentro destas faixas,
ad
não há garantia de operação segura.
r v
se
e
. R
da
a
riz
t o LÓGICO
NÍVEL
au 1 NÍVEL LÓGICO
1
o VOH
Tã
(min)
nE
VNH
VIH
a
(min)
i N Faixa de
óp
Faixa de
S indeterminação indeterminação
VIL
C Ã
O VOL
VNL
(máx)
(máx)
NÍVEL LÓGICO NÍVEL LÓGICO

0 0
Faixas de tensão Níveis de tensão na

na saída entrada
○ ○ ○ ○ ○
130/57
Instituto Monitor

Comparando os Níveis de Tensãotodos os direitos autorais.
de Chaveamento
5V VCC 5V VCC 5V VCC

4,44 VOH
3,5 VIH
3,3V VCC
is. VCC
2,5 VIND 2,4 V 2,4 V 2,4 V 2,5V
r a
o
OH OH OH
2,3 V
V ut
2,0 V 2,0 V IH IH
OH
1,6 V 1,7
a
IH IH
1,5 VIL 1,5 V 1,5 V 1,5 V
s
IND IND IND
1,4 1,2 V IND
0,7to V
V IL
0,8 V 0,8 V
0,5 VOL 0,4 V 0,4 V 0,4 V
IL
e i V IL IL
GND ir 0
OL OL OL
0,2 OL
0 GND 0 GND 0 GND 0

d GND
5V CMOS ETL 5VTTL LVTTLs 2,5V CMOS
Rail-to-Rail 5V Larger Noise Standard TLL o
LVT, LVC, ALVC, ALVT
HC, AHC, AC Margins ABTE ABT, AHCT, ALVC,sLV, ALVT
HCT
d o
V : tensão de alimentação. to
V : tensão mínima que garante nívels1 na entrada.
CC
IH
d o
V : tensão máxima que garante nível
IL
v a 0 na entrada.
V : Nível de tensão indeterminado
IND
er (valor não permitido).
V : tensão mínima que garante
OH
e s nível 1 na saída.
OL
. R
V : tensão máxima que garante nível 0 na saída.
I : corrente de entrada correspondente ao nível alto.
IH
d
I : corrente de entrada
a correspondente ao nível baixo.
IL
I : corrente ide
a
z saída correspondente ao nível alto.
OH
I : corrente
r
o de saída correspondente ao nível baixo
OL
t
au Família TTL AC
o
nã
Condições de Operação Recomendada
ia SN54ACCT00 SN74ACT00
óp
UNIT
MÍN MÁX MÍN MÁX
CV CC
Supply voltage 4,5 5,5 4,5 5,5 V
VIH High-level input voltage 2 2 V
VIL Low-level input 0,8 0,8 V
VI Input voltage 0 VCC 0 VCC V
VO Output voltage 0 VCC 0 VCC V
IOH High-level output current -24 -24 mA
IOL Low-level or current 24 24 mA
∆t/∆v Input transition rise our fall rate 0 8 0 8 ns/V
Cópia não autorizada. Reservados todos os direitos autorais. o
TA Operating free-air temperature -55 125 -40 85 C
○ ○ ○ ○ ○
130/58
Instituto Monitor

Observe nota do fabricante: todos
pinos de entrada os
não direitos
utilizados de- autorais.
vem ser colocados em nível alto (high) ou baixo (low) para preveni-
los de flutuação (isto é, incerteza entre nível lógico um ou zero).
Família CMOS
Características em Corrente Contínua (CD4001BM, CD4011BM)
.
sUnits
Símbolo Parâmetro Condições
-55o C +25oC
Máxa
i
+125oC
or
Mín Máx Mín Typ Máx Mín
Quiescent Device VDD = 5V, VIN = VDD or VSS 0.25 0.004 0.25
t 7.5 µA
au
IDD Current VDD = 10V, VIN = VDD or VSS 0.50 0.005 0.50 15 µA
VDD = 15V, VIN = VDD or VSS 1.0 0.005 1.0 30 µA
os
it
Low Level VDD = 5V 0.05 0 0.05 0.05 V
VOL Output Voltage VDD = 10V O < 1 µA 0.05 0
e
0.05
r
0.05 V
di
VDD = 15V 0.05 0 0.05 0.05 V
os
High Level VDD = 5V 4.95 4.95 5 4.95 V
VOH Output Voltage VDD = 10V O < 1 µA 9.95 9.95 10 9.95 V
VDD = 15V 14.95
os
14.95 15 14.95 V
Low Level VDD = 5V, VO = 4.5V 1.5

od 2 1.5 1.5 V
VIL Input Voltage VDD = 10V, VO = 9.0V 3.0
t 4 3.0 3.0 V
VDD = 15V, VO = 13.5V
os 4.0 6 4.0 4.0 V
High Level VDD = 5V, VO = 0.5V 3.5

ad 3.5 3 3.5 V
v
VIH Input Voltage VDD = 10V, VO = 1.0V 7.0 7.0 6 7.0 V
r
VDD = 15V, VO = 1.5V
e
11.0 11.0 9 11.0 V
es
Low Level Output VDD = 5V, VO = 0.4V 0.64 0.51 0.88 0.36 mA
IOL Current
(Note 3) . R
VDD = 10V, VO = 0.5V
VDD = 15V, VO = 1.5V
1.6
4.2
1.3
3.4
2.25
8.8
0.9
2.4
mA
mA
da - 0.64 - 0.51 - 0.88 - 0.36 mA
za
High Level Output VDD = 5V, VO = 4.6V
IOH
i
Current VDD = 10V, VO = 9.5V - 1.6 - 1.3 - 2.25 - 0.9 mA
or
(Note 3) VDD = 15V, VO = 13.5V - 4.2 - 3.4 - 8.8 - 2.4 mA
t
au
IIN Input Current VDD = 5V, VIN = 0V - 0.10 - 10 -5
- 0.10 - 1.0 µA
VDD = 10V, VIN = 15V 0.10 10 -5
0.10 1.0 µA
ã o
n As especificações do quadro referem-se às características com
ia sui blocos lógicos com construção em coletor aberto (open collec-
CIs operando em coletor fechado (toten-pole). A família TTL pos-
óp tor), que são semelhantes aos blocos que operam em coletor fechado
C (totem-pole), com a única diferença de não terem o resistor de co-
letor quando ligados ao +VCC (resistor de pull-up).
Observe também que nos CIs da família CMOS, VDD equivale

ao Vcc do TTL e VSS equivale ao GND.

○ ○ ○ ○ ○
130/59
Instituto Monitor
○
Tempo de atraso Consumo de
○
Identificação
Versão Família TTL de propagação potência por porta Observações
○
da série
○
por porta (ns) (mW)
○
○
Standard 54 / 74 10 10 comum
○
○
Low power 54L / 74L 33 1 baixíssimo
○
consumo
○
○
.
○
High speed 54H / 74H 6 22 alta velocidade
is
○
a
○
Schottky 54S / 74S 3 20 altíssima
r
○
velocidade
to
○
○
u
○
Low Power Schottky 54LS / 74LS 10 2 baixíssimo
a
○
consumo
○
s
○
to
○
i
○
Obs.: a linha 54XX é de uso militar, com limites de tensão, corrente e temperatura
e mais rígidos.
○
A linha 74XX é de uso geral civil. ir
○
d
○
○
O fan-out é também denominado fator de ○
Sempre um s dos transistores estará saturado.
o que a saída apresente tensão de
○
carga, sendo definido como o número máxi- Isto faz com

+5 volts,ssendo reconhecida a saída com nível
○
mo de entradas de circuitos lógicos que uma

oum e capaz de fornecer corrente de
○
d
○
saída pode alimentar de maneira confiável. lógico

o da ordem de alguns miliampères (mA).
○
Por exemplo, uma porta lógica com fan-out t

saída
○
○
de 10, pode alimentar até 10 entradas lógicas sQuando a situação se inverte, teremos um
○
o
○
padrão. Fan-out: 10 (típico).

d transistor saturado com o emissor aterrado,
○
a capaz de receber corrente externa da ordem

○
v
○
2. Famílias de Circuitos r de alguns miliampères.

○
Integrados Lógicos e
○
s
○
e Vcc
○
R
2.1 Família TTL (Transistor Transistor Logic)
+
○
.
5V
○
a
○
d de Jun-
○
No princípio, o Transistor Bipolar

a
○
ção (TBJ) era a única opção para z fabricar cir-

○
i
or
○
cuitos integrados lógicos. Surgiu então a Fa-

○
mília TTL (Transistor t

○
Transistor Logic).
u
○
a
Estes Circuitos Integrados foram padroniza-
○
saída
○
dos para trabalhar ocom tensão de alimenta-

○
ã
○
ção de +5 volts e interpretar que nível lógico

zero é 0 volt (ou n
○
GND) e que nível lógico um é

○
ia
○
+5 volts. A tolerância destes componentes era

p
○
ó
○
de +/- 10%. Estes CIs consomem muita ener-

C
○
gia, esquentam muito, são sensíveis à altera-

○
○
ção da tensão de alimentação. Outra carac-

○
gnd
○
terística é a configuração das saídas no que

○
diz respeito à parte eletrônica.

○
Totem-Pole
○
○
○
2.1.1 Toten-Pole
○
Este é o tipo de saída mais comumente

○
A figura a seguir mostra como é a saída

○
encontrado, porém também contamos com as

○
Cópia
de não
uma porta em autorizada. Reservados
toten-pole (coletor fechado). todos
saídas os direitos autorais.
em open-collect
○
○
○
○ ○ ○ ○ ○
130/60
Instituto Monitor
○
○
2.1.2 Open-Collector 2.2 Família CMOS
○
○
○
A figura a seguir mostra a saída com um Os avanços dos semicondutores desenca-
○
○
coletor de transistor sem conexão alguma, dearam uma nova técnica na fabricação de
○
○
chamado coletor aberto (open-collector). transistores, os Transistores de Efeito de
○
Este tipo de saída pede que coloquemos ex- Campo (FET- Field Effect Transistor). Os CIs
○
s.
○
ternamente ao CI um resistor de pull-up. de portas lógicas fabricados com estes tran-
i
○
a
sistores permitem uma gama de tensões de
○
r
○
alimentação, indo de +3 V até +15 V. Seu con-
to
○
Vcc
○
+
sumo de energia é extremamente reduzido,
u
○
5V
a
aquecem pouco ou nada e são baratos.
○
○
s
○
o
it
○
Resistor de Antigamente, eram sensíveis a qualquer
○
e
descarga elétrica e queimavam ao simples to-
○
Pull-up
r
di
○
que das mãos. Atualmente já vêm com prote-
○
○
ção de diodos contra descargas elétricas e
os
Saída ○
tornaram-se confiáveis. Constituem a base

○
s
○
dos modernos microprocessadores Intel, Mo-

o
○
d
○
torola, Zilog, National, etc.

o
○
t No mercado a família destes CIs é conhe-

○
○
scida como 40XX.

○
o
○
d
○
gnd
a
○
v
○
Open-Collector
r As informações sobre estes CIs são forne-
○
e cidas pelos seus fabricantes através dos data

○
s
○
e books, que são livros de dados ou livros de in-

○
R
○
O resistor de pull-up é colocado entre o +5 formações. Neles encontramos todos os deta-

.
○
a
V e a saída da porta. Sua função é fornecer um lhes elétricos, informações sobre como ligá-los,
○
caminho para a corrente elétrica.d Quando o

○
quais os limites de tensão, corrente e tempe-

a
○
iz
○
transistor está cortado, não flui corrente en- ratura. Qual o invólucro, pinagem, etc.
tre coletor e emissor. Assim, rno pino de saída,
○
o
○
teremos a tensão de +5 V,t que é interpretada Com a Internet você acessa facilmente
○
au o transistor está
○
estas informações através dos sites dos fa-

○
como nível lógico 1. Quando

○
saturado, a correnteoflui entre coletor e emis- bricantes: http://www.ti.com (Texas Instru-

○
sor limitada pelo ã ments) e http://www.national.com (National

○
n resistor de pull-up, e a ten-

○
Instruments Semiconductors).
○
a
são medida na saída é aproximadamente 0,3
i
○
p
volts, que corresponde a um VCE saturado e é
○
ó Por fim, vale lembrar que a pinagem de

○
interpretada como nível lógico 0.

C
○
um CI qualquer segue um padrão:

○
○
No mercado é conhecida como a Família

○
• Marca de referência apontada para a es-

○
74XX. Esta família evoluiu e agregou melho-

○
querda.
○
ramentos, surgindo as sub-famílias 74LXX,

○
74LSXX, 74HXX e 74SXX. • O pino inferior esquerdo é o pino de número 1.

○
○
○
○
○
○

○
○
○
○ ○ ○ ○ ○
130/61
Instituto Monitor
Cópia não• Seguindo

em sentido todos
anti-horário, temos oscrescente
a ordem direitosda autorais.
numeração dos pinos.
Veja a figura:
16 15 14 13 12 11 10 9
is.
r a
uto
a
1 2 3 4 5 6 7 8
os
eit
r
14 13 12 11 10 9 8 di
os
os
od
t
o s
1 2 3 4 ad 5 6 7
r v
se
7 e6
8
. R 5
da
a
riz
to
au
ão 1 2 3 4
n
ia
óp
C

○ ○ ○ ○ ○
130/62

r a
1 - Onde encontramos as portas lógicas?
uto
( ) a) Em lojas de material para construção.
a
( ) b)Nos espaços lógicos.
os
it
( ) c) Em circuitos integrados.
( ) d)Em transistores.
r e
di
os
2 - Os tipos de tecnologia empregados na fabricação de portas lógicas são:
( ) a) TTL (Transistor Transistor Logic) e CMAIS.
( ) b)TTL (Transistor Transistor Logic) e CMENOS. os
( ) c) TTL (Transistor Transistor Logic) e CMOS. od
t
( ) d)TTL (Transistor Transistor Logic) e TTL (Transistor Transistor Logic).
o s
( ) e) TTL (Transistor Transistor Logic) e SEMOS.
a d
3 - Por que não podemos deixar entradas
r v portas lógicas digitais sem conexão?
de
( ) a) Para não nivelar a entrada comea saída.
es nívelerrada
( ) b)Para garantir um indeterminado lógico para elas.
. R
( ) c) Para que não haja uma interpretação do nível lógico de entrada.
( ) d)Para que não haja uma interpretação correta do nível lógico de saída.
d a anteriores.
( ) e) Nenhuma das alternativas
z a
i
or
4 - Numere os pinos dos CIs dados:
t
au
ão
n
ia
óp
C

○ ○ ○ ○ ○
130/63
Instituto Monitor
Cópia não
5 - Qual é a autorizada.
diferença de tensãoReservados todos
de alimentação para os edireitos
os CIs TTL CMOS? autorais.
_____________________________________________________________________________
_____________________________________________________________________________
_____________________________________________________________________________
_____________________________________________________________________________
_____________________________________________________________________________
s.
_____________________________________________________________________________
i
r a
to
6 - O que é um data book?
u
_____________________________________________________________________________
a
_____________________________________________________________________________
s
to
_____________________________________________________________________________
i
re
_____________________________________________________________________________
i
d
_____________________________________________________________________________
s
_____________________________________________________________________________
o
7 - Qual é a diferença entre os CIs da Família 54XX e os
74XX?
d
to
_____________________________________________________________________________
o s
_____________________________________________________________________________
_____________________________________________________________________________
ad
_____________________________________________________________________________
r v
se
_____________________________________________________________________________
_____________________________________________________________________________
e
. R
d a
a
riz
to
au
ã o
n
ia
óp
C

○ ○ ○ ○ ○
130/64
Álgebra de Boole e
lição
Minimização de Circuitos
6 Lógicos Combinacionais is.
r a
Introdução to pode ser
Para descobrir se um circuito
○
u
○
a
minimizado, utilizaremos algumas técnicas:
○
s
○
Já sabemos expressar uma situação lógi-
○
ca entre variáveis para uma única saída, atra- o
1ª) Álgebra de Boole: ttrabalhando
○
matemati-
i
○
re
vés da Tabela da Verdade. camente com as expressões booleanas,
○
i
○
tentaremos reduzi-las e, portanto, redu-
d lógico final.
○
Já sabemos desenhar o circuito combi-
○
zir o circuito
nacional entre portas lógicas através das ex- ○
○
os
pressões booleanas que vieram das Tabelas s de Veitch e Mapas de Karnau-
○
2ª) Diagramas
:o
○
da Verdade.
ghd
○
quando trabalhar com equações mate-

o
○
tmáticas torna-se difícil, uma solução pode

○
Já sabemos onde estão estas portas lógi-

○
s ser utilizar mapas e tabelas na minimiza-

○
cas para que possamos montar um circuito o

○
d circuito lógico final.

ção da expressão booleana e, portanto, do
○
lógico eletrônico digital.

a
○
v
○
r
○
Progredindo, a pergunta é: será possível e

○
s 3ª)Circuitos Multiplexadores: quando uma

○
e
fazer um circuito lógico que utilize menos
○
solução simples e econômica é necessá-

portas lógicas para a mesma Tabela da R Ver-
○
. Isto ria, dispensamos a expressão booleana e

○
dade? A resposta é: algumas vezes sim!

a
○
d trabalhamos apenas com a Tabela da Ver-

○
se chama minimizar (reduzir) o circuito lógi-

a chama-
○
dade.
z
co. O resultado desse procedimento
○
ri
○
se Circuito Equivalente Minimizado.

o
○
t Cada uma destas técnicas têm sua apli-

○
au
○
Nesta lição vamos apresentar as técnicas cação na Eletrônica Digital, mas nenhuma de-
○
○
las é definitiva a ponto de dispensar as outras.

o
para minimizar os circuitos lógicos a fim de
○
nã
Comecemos, nesta lição, com a Álgebra de
○
torná-los mais simples e operacionais.

○
Boole.
○
a
1. Circuito iMinimizado
○
p
○
ó 2. Postulados da Álgebra de Boole

○
C
○
Chamamos de Circuito Minimizado aque-

○
○
le circuito que cumpre a mesma Tabela da Boole, matemático inglês, escreveu 10

○
○
Verdade que outro, de forma que não seja postulados (proposições) que, se aplicados
○
possível reduzi-lo ainda mais. às expressões booleanas, podem reduzi-las.

○
○
○
○
○
○
○
○

○
○
○
○ ○ ○ ○ ○
130/65
Instituto Monitor

POSTULADO LEI EXPRESSÃO DEMONSTRAÇÃO
S=A.B.C S = A . (B . C) = (A . B) . C = B .(A . C)
1º Associativa
S=A+B+C S = A + (B + C) = (A + B) + C = B + (A + C)
S=A.B S=B.A
2º Comutativa
S=A+B S=B+A
3º Identidade A=B=C is.
Se A = B e B = C, então A = C
A=A.A.A.A A=A o
ra
4º Idempotente
ut
A=A+A+A A=A
a
s
to
Supondo A = 1, então: S = 1 . 0 = 0
SupondoeAi = 0, então: S = 0 . 1 = 0
S=A.A=0
r
di A = 1, então: S = 1 + 0 = 1
5º Complementação
Supondo
os A = 0, então: S = 0 + 1 = 1
S=A+A=1
Supondo
osSupondo A = 1, então: S = 1 . 1 = 1 = A
S=A.1=A
od Supondo A = 0, então: S = 0 . 1 = 0 = A
t
os Supondo A = 1, então: S = 1 . 0 = 0
S=A.0=0
ad Supondo A = 0, então: S = 0 . 0 = 0
6º Constante
r v Supondo A = 1, então: S = 1 + 1 = 1
S = Ae+ 1 = 1
es Supondo A = 0, então: S = 0 + 1 = 1
. R Supondo A = 1, então: S = 1 + 0 = 1 = A
da S=A+0=A Supondo A = 0, então: S = 0 + 0 = 0 = A
iza
Dupla Negaçãor
Supondo A = 1, então: S = 1
7º
t o S=A
Supondo A = 0, então: S = 0
8º au S = A . (A + B) = (A . A) + (A . B)
Distributiva semelhante à matemática
ã o
n S = A . (A + B) = (A . A) + (A . B),
ia
9º óp Absorção S = A . (A + B) = A
portanto: S = A + (A . B) = A
Supondo A = 1, então: S = 1 = A
C Supondo A = 0, então: S = 0 = A
independentemente do valor de B
Dualidade S=A.B=A+B S=A.B=A . B=A+B

10º (Teorema de
De Morgan) S=A+B=A.B S=A+B=A + B=A.B

○ ○ ○ ○ ○
130/66
Instituto Monitor
Cópia não2.1autorizada.
Aplicação PráticaReservados todos os direitos autorais.
Aplicando a Álgebra de Boole na minimização de circuitos ló-
gicos temos:
Dada a Tabela da Verdade
A B C S
0 0 0 0
0 0 1 1
is.
0 1 0 1
r a
0
1
1
0
1
0
1
0 uto
1 0 1 1 a
1 1 0 0
os
1 1 1 1
eit
A expressão booleana será:
d ir
S = A . B . C + A . B . C + A . B . C + A . B . Cs+ A . B . C
o
Aplicando a Lei da Distribuição, isolamos
os a variável C (colo-
carmos em evidência): d
S=A.B.C +C.(A.B + A.B to + A . B + A . B )
s
Podemos escrever então que: o
d
S = A . B . C + C .v[a A (B + B) + A (B + B)]
S = A . B . C +e Cr. [ A + A]
es
Aplicando a Lei da Complementação dentro dos parênteses, o
. R
resultado será 1 para qualquer valor de A e B.
da S=A.B.C +C
a
iz
Esta é a rexpressão booleana minimizada. Ela responde à mesma
o
Tabela datVerdade e, assim, a um circuito lógico minimizado com um
au da Álgebra
número menor
a validade
de portas lógicas. Comparando os resultados, verificamos
de Boole na minimização de circuitos lógicos.
o
nã
CIRCUITO NORMAL CIRCUITO MINIMIZADO
ia A B C
óp
C A B C
Cópia nãoSautorizada.
= A . B . C + A . B . C + A . B .Reservados
C+A .B.C +A.B.C todos
S = A . B os
. C + Cdireitos autorais.
○ ○ ○ ○ ○
130/67
Instituto Monitor

Por este exemploReservados todos
você talvez tenha sentido os
uma direitos
certa dificul- autorais.
dade em visualizar as aplicações das Leis de Boole, mas garanti-
mos que com o tempo e sucessivos exercícios você adquirirá um
domínio e facilidade de minimização de expressões booleanas. Tudo
na vida é assim! Quanto mais você repete, mais se exercita em algo,
mais rápido e melhor consegue fazer o que pretende.
Porém, para um mundo globalizado, onde a rapidez é indis-

is.
pensável, a utilização de outros meios e técnicas para atingir o
mesmo objetivo é mais do que válida. r a
u to
Aprenderemos como minimizar circuitos lógicos aplicandoaos
Mapas de Karnaugh, na próxima lição.
os
eit
r
di
os
os
od
t
o s
ad
r v
e
es
. R
d a
iza
tor
au
ão
n
ia
óp
C

○ ○ ○ ○ ○
130/68

r a
1 - Minimize as expressões booleanas abaixo:
uto
a
a) S = A + A
os
eit
r
di
os
b) S = A . B + A . B os
od
t
os
a d
r v
s e
c) S = A . B . C + A . B . C
e
. R
d a
a
riz
to
d) S = A . B . C . D u
a+ A . C . D . B + A . B . C . D
ã o
n
ia
ó p
C
e) S = A . (A + B) + A . (A + B)

○ ○ ○ ○ ○
130/69
lição
7 Mapas de Karnaugh is.

r a
Introdução Exemplo to
○
u
○
a
○
s
○
Os mapas de Karnaugh são “tabelas” com- O cálculo das combinações possíveis entre
○
postas de linhas e colunas. A união de uma li- variáveis é:
to
○
i
○
re possíveis
nha com uma coluna forma uma célula, e cada
○
2 i
variáveis
= combinações
○
célula representa uma das combinações entre
d
○
as variáveis. Assim, o Mapa de Karnaugh será
○
tão grande quanto for o número de combina- •○

○
Quando
o s
temos uma variável só (A): 2 = 2 1
teremos duas células no mapa. Uma repre-

s
○
ções possíveis entre as variáveis.

o
○
sentará a variável em nível lógico zero e a

d
○
o
outra a variável em nível lógico um.
○
1. Conceito
t
○
○
s• Quando tivermos 2 variáveis (A e B):

○
o
○
Os Mapas de Karnaugh foram idealiza- d 2 = 4 células. 2

○
dos a partir das Lei da Absorção e Comple- a

○
v • Quando tivermos 3 variáveis (A, B e C):

○
mento de Boole. Portanto, ainda estamosr

○
e
○
utilizando os postulados de Boole, só quesde

3
2 = 8 células.
○
e
○
forma gráfica.
R
○
.
○
a
○
Assim:
d
○
A za
○
○
r i A
○
o
○
t
○
Diagrama de
u
○
a A 1 variável
○
A
○
o
○
ã
○
n
○
○
ia
○
A A A A
p
○
ó
○
C B
○
B
○
○
A.B A.B A.B.C A.B.C A.B.C A.B.C

○
○
○
B
○
B
○
A.B A.B A.B.C A.B.C A.B.C A.B.C

○
○
C C C
○
Diagrama de
○
○
2 variáveis
Diagrama de
○

○
3 variáveis
○
○
○ ○ ○ ○ ○
130/71
Instituto Monitor

Note que o diagrama todos
é dividido em partes iguaisos direitos
para cada va- autorais.
riável e para cada condição de variável. Em cada célula você en-
contra a combinação entre as variáveis. Até quatro variáveis (A, B,
C e D), os mapas de Karnaugh são bem utilizados.
A A
is.
A.B. C.D A . B . C .D A . B . C .D A . B . C .D
D
r a
B
uto
a
D
os
eit
r
di
B
osD
A.B. C.D A . B . C .D A . B . C .D
os A . B . C .D
C C C
od
t
os
Acima de quatro variáveis os admapas de Karnaugh se tornam
tão incômodos quanto as expressões
r v booleanas, sendo pouco utili-
zados.
s e
e
. R
a
Ad E E
A
a A A
r iz
.o
D D
B
A . B. C .D A . B . C . D A
ut B. C .D A . B . C . D A . B . C. D A . B . C .D A . B . C. D A . B . C .D
B
a
A . B . C . D Aã
o
. B . C . D A . B. C .D A . B . C . D A . B . C. D A . B . C .D A . B . C. D A . B . C .D
n D D
i a
A BpC . D A . B . C . D A . B . C . D A . B . C . D
. . A . B . C. D A . B . C .D A . B . C. D A . B . C .D
B ó B
C
D D
A . B. C .D A.B.C.D A . B. C .D A.B.C.D A.B. C.D A . B . C .D A.B. C.D A . B . C .D
C C C C C C
Diagrama para 5 variáveis (A, B, C, D e E)

○ ○ ○ ○ ○
130/72
Instituto Monitor

A A E E A A
D D
A .B.C.D A. B.C.D A .B.C.D A .B.C.D A .B.C.D A .B.C.D A .B.C.D A.B.C.D
B B
A .B.C.D A. B.C.D A .B.C.D A .B.C.D A .B.C.D A .B.C.D A .B.C.D A.B.C.D

D D
A .B.C.D A. B.C.D A .B.C.D A .B.C.D A .B.C.D A .B.C.D A .B.C.D

i
A.B.C.Ds.
B B
r a
A .B.C.D A. B.C.D A .B.C.D A .B.C.D
D
A .B.C.D A .B.C.D A .B.C.D
uto D
A.B.C.D
C C C C C a C
F os
eit
F E E
r
A A A
di A
A .B . C. D A .B.C.D A .B . C. D A. B.C.D
D
os
A .B.C.D A .B.C.D A .B.C.D A.B.C.D
D
B B
os
od
A .B . C. D A .B.C.D A .B . C. D A. B.C.D
D t A .B.C.D A .B.C.D A .B.C.D A.B.C.D
D
o s
B
A .B . C. D A .B.C.D
d
A .B . C. D
a
A. B.C.D
B
A .B.C.D A .B.C.D A .B.C.D A.B.C.D
Dr v D
se
A .B . C. D A .B.C.D A .B . C. D A. B.C.D A .B.C.D A .B.C.D A .B.C.D A.B.C.D
C C Ce C C C
R
. para 6 variáveis (A, B, C, D, E e F)
a
Diagrama
d
a
riz
o
2. Utilizando os tMapas de Karnaugh
u
Cada célulaarepresenta uma combinação possí-
ã o
vel entre variáveis, bastando ver a intersecção entre A B C S
n
as variáveis. Assim, colocamos um número 1 na célu- 0 0 0 0
ia
la correspondente à parcela da expressão booleana 0 0 1 1
ou àp 0 1 0 1
ó Tabela da Verdade cuja saída seja 1.
C 0
1
1
0
1
0
1
0
Lembramos que só nos interessa quando a saída
está ativa, portanto saída em nível lógico 1. 1 0 1 1
1 1 0 0
2.1 Da Tabela da Verdade 1 1 1 1
para os Mapas de Karnaugh Tabela da verdade
Peguemos o exemplo dado anteriormente, com a

Cópia não
Tabela autorizada.
da Verdade a seguir: Reservados todos os direitos autorais.
○ ○ ○ ○ ○
130/73
Instituto Monitor

O Mapa de Karnaugh todos
é para 3 variáveis (A, B eos
C). direitos autorais.
A A
B
A . B.C A . B.C A . B.C A . B.C
is.
B
r a
A . B.C A . B.C A . B.C A . B.C
uto
C C C a
os
t
imapa
Teremos que colocar cada saída em nível lógico 1 no
r e de
i
Karnaugh, basta encontrar a célula correspondente, lembrando que
quando a variável aparecer com valor 0, chamamosdde barrado, e
quando a variável aparecer com valor 1, chamamos osde variável sem
barra. Assim:
o s
o d
A saída está ativa quando:
t
• A for barrado, B for barrado e C o
s
for sem barra; OU
d
a e C for barrado; OU
v
• A for barrado, B for sem barra
r e C for sem barra; OU
• A for barrado, B for sem e barra
s
• A for sem barra, B forebarrado e C for sem barra; OU
R
• A for sem barra, B. for sem barra e C for sem barra.
d a
iza de Karnaugh:
Note cinco saídas iguais a nível lógico 1 na tabela e cinco nú-
or
meros 1 no Mapa
t
au A A
o
nã B 1 1
ia
óp
A .B .C A .B .C A . B .C A .B .C
C B 1 1 1
A .B .C A .B .C A . B .C A .B .C
C C C
Cada número 1 no mapa ou na tabela significa que a saída

está ativa e podemos observar a situação de cada variável para
Cópia nãoesta
autorizada.
saída. Reservados todos os direitos autorais.
○ ○ ○ ○ ○
130/74
Instituto Monitor
Cópia não2.2autorizada. Reservados todos os direitos autorais.

Agrupamentos e Considerações
Nos Mapas de Karnaugh, tentaremos agrupar os números 1 em

laços internos ou ao redor.
Um laço deve envolver os números 1 em linha, coluna ou bloco

fechado. Só são permitidos agrupamentos de 1, 2, 4, 8, 16, 32, 64,
etc.
is.
Sempre tentaremos o maior agrupamento primeiro, pois isso r
a
renderá uma maior minimização. Assim, se tivermos 4 variáveis, to
tentaremos agrupar 16. au
os
t nú-
Se não for possível, tentaremos 8, que é o próximo maior
i
re
mero na seqüência.
i
d maior nú-
Se não for possível, tentaremos 4, que é o próximo
mero na seqüência. os
s
Se não for possível, tentaremos 2, que éoo próximo maior nú-
od
mero na seqüência.
t
s
Se não for possível, então seráoconsiderado isolado, entrando
nas considerações. a d
r v
se
e
Laços
. R
A A A A
a A A A A A A
1d
B 1 1
B 1
a B 1 B B 1
1 1 B
r iz B 1 B 1
o
B B 1 1
t
au Agrupamentos Internos
ã o
n
Aa
A
pi A A A A A A A A
1ó 1 B 1 1 B 1 B B 1
B
C B B 1 1 B
B 1 1 B 1 1
Agrupamentos ao redor
Exemplos de agrupamentos equivalentes internos e ao redor

para Mapas de Karnaugh de 2 variáveis.
○ ○ ○ ○ ○
130/75
Instituto Monitor

A A A A A A
B 1 1 1 1 B 1 1 1 1 B 1 1 1 1
B 1 1 1 1 B 1 1 1 1 B 1 1 1 1
C C C C C C C C C
Agrupamento de 8 INTERNO e seus equivalentes AO REDOR
is.
r a
A A A A A A
uto
A A
B 1 1 B 1 1 B 1 1 B a 1 1
B 1 1 os
B 1 1 B 1 1
it B 1 1
C C Cre C C C
di
C C C C C C
os
Agrupamento de 4 INTERNO e seus equivalentes AO REDOR
A A
os
B 1 1
od
B 1 1 t
o s
Agrupamento de 4,
só possível AO REDOR.
C C C
ad
r v
A A s e
e
B 1 1 R
Esta .distribuição de 1 pelo Mapa de Karnaugh não permite
B 1 1 1 d a
agrupamento de 8, nem agrupamento de 4. Três agrupamentos
za
de 2 e um isolado é a única opção.
C C C
ri
to
a u
Exemplos de agrupamentos equivalentes internos e ao redor para
mapas de Karnaugh de 3 variáveis.
o
nã
ia
óp
C

○ ○ ○ ○ ○
130/76
Instituto Monitor
A A A A A A A A
1 1 1 1 D 1 1 D 1 1 D 1 1 D
B B B B
1 1 1 1 1 1 1 1 1 1
D D D D
1 1 1 1 1 1 1 1 1 1
s.
B B B B
1 1 1 1 D 1 1 D 1 1 D 1 1 D
C C C C C C C C C C
i
Ca C
Agrupamento de 16 2 agrupamentos de 4 Agrupamento de 8 r
oREDORde
Agrupamento
t
au
8 AO
A A A A A A
os A A
1 1 1 1 D D 1 1 D it 1 1 D
B B
1 1 1 1
B
1 1 ire B 1 1
1 1d
D D D D
1 1 1 1 1 1 1 1
B
1 1 1 1 D
B B s
1o 1 D
B
1 1 1 1
D D
C C C C C C C oCs C C C C
Agrupamento de Agrupamento de o d
2 agrupamentos de 4 2 agrupamentos de 8
t
8 AO REDOR 8 INTERNO
os
ad
A v
A
1 1
A
1
A
r
e D
1
A A
1 D 1
A A
1 1 D
B
D
B
e s B
1 1
B
D
. R D D D
B
1 1
B
d
1
a 1 D
B
1 1 D
B
1 1 1 1 D
D
a 1
C C C
riz C C C C C C C C C
Agrupamento de
to Agrupamento de 4, 1 agrupamento de 4 e 3 agrupamentos de 4
4 AO REDOR
au só permitido se os 2 agrupamentos de 2
ã o 4 cantos forem 1
n Exemplos de agrupamentos equivalentes internos e ao redor para

ia mapas de Karnaugh de 4 variáveis.
óp
C
Resumindo: os agrupamentos devem ser de células vizinhas ou ao redor,
formando blocos de 16, 8, 4, 2, ou isolado. Sempre tentamos agrupar o máxi-
mo possível dentro destas regras e exemplos vistos.

○ ○ ○ ○ ○
130/77

r a
1 - Faça os agrupamentos corretos para cada Mapa de Karnaugh dados:
uto
a
a) b) c) d)
os
A A A A
eit A A
1 1 D 1 1 D
irB 1 1 D
B
1 1
B
1 1 1 1
A A
d 1 1
os
D B 1 1
D D
1 1 1 1 B
B
1 D
B
1 1 D os B
1 1 D
C C C C C C
od C C C
t
os
e) f)
A A a d g) h)
A A
Dr v A A 1 D
B 1
B 1
A
1 1
A
1
e
sD B 1 1
B
1 1
B 1 1 1R e B 1 1 1
D
C C C
B
a. 1 D C C C
B
D
C dC C
a C C C
r iz
i) toj) k) l)
au A A A A A A
A A
ão B
1 D
B
1 1 D
B
1 1 1 1 D
B 1 1 n 1 1
D
1 1 1 1
D
ia
B 1 1 1
D
B
1 1 1 1 1
óp
B B
1 D 1 1 D 1 1 1 1 D
C C C C C C C C C C

○ ○ ○ ○ ○
130/78
Instituto Monitor
Cópia
2 - A não autorizada.
partir da Reservados
Tabela da Verdade todos
dada, monte o Mapa os direitos autorais.
de Karnaugh.
A A
A B C D S
0 0 0 0 0
0 0 0 1 1
A.B.C.D A.B.C.D A.B.C.D A.B.C.D is. D
0 0 1 0 1
B r a
to
0 0 1 1 1
0 1 0 0 0
0 1 0 1 1 au
A.B.C.D A.B.C.D A.B.C.D A.B.C.D
0 1 1 0 0 s
0 1 1 1 1
ito D
1 0 0 0 0
r e
1 0 0 1 1 i
A B C D A . B . C . DdA . B . C . D A . B . C . D
. . .
os
1 0 1 0 1 B
1 0 1 1 1
1 1 0 0 0
os D
A.B.C.D d
1 1 0 1 1
A.B.C.D A.B.C.D A.B.C.D
1 1 1 0 0
to
1 1 1 1 1 Cs C C
do
va
e r
es
. R
da
a
riz
to
au
ão
n
ia
óp
C

○ ○ ○ ○ ○
130/79
lição
Interpretando os
8 Mapas de Karnaugh is.
r a
Introdução envolvidas, eliminando aquelas toque não afe-
○
u
○
a
tam a saída com sua condição.
○
s
○
Nesta lição você irá aprender a interpre-
○
Tomando por baseo
tar corretamente os Mapas de Karnaugh, a
tque:
o agrupamento de 8 da
○
i
○
re
escrever a expressão booleana minimizada e figura dada, notamos
○
i
○
o correspondente circuito minimizado.
• A saída está d
○
ativa quando a variável B é 1,
○
1. Cada Agrupamento é uma Parcela ou quandosela é 0, portanto B não afeta a

○
o
○
da Expressão Booleana saída sneste agrupamento.

○
o está ativa quando a variável C é 1,

○
d
○
• A saída
touo quando ela é 0, portanto C não afeta a
○
Após o agrupamento correto no Mapa de

○
Karnaugh, cada agrupamento é uma parcela

○
s saída neste agrupamento.

○
da expressão booleana minimizada. Assim, se o

○
d • A saída está ativa quando a variável D é 1,

○
você conseguiu três agrupamentos, a expres-

a
○
são booleana terá três parcelas apenas. v

○
r ou quando ela é 0, portanto D não afeta a

○
e saída neste agrupamento.

○
s
○
Exemplo 1:
e
○
R • A saída está ativa (= 1) quando a variável A

○
.
○
é 0 (barrada), e quando a variável é 1, a saí-

A A
a
○
dD
○
da está desativada (= 0).

a
○
1 1
iz
○
B
r
○
Conclusão: para este agrupamento a parcela

1to 1
○
1 1
○
é A. Tomando agora o agrupamento de 4 da

u
○
a D figura teremos:
○
○
1 1o
○
ã
○
B • A saída está ativa quando a variável A é 1

1 n1
○
ou quando ela é 0, portanto A não afeta a

○
ia D
○
saída neste agrupamento.

p
○
ó C C C
○
C
○
• A saída está ativa quando a variável C é 1

○
○
Neste mapa foram feitos apenas dois ou quando ela é 0, portanto C não afeta a
○
○
agrupamentos, portanto a expressão boolea- saída neste agrupamento.

○
na minimizada terá apenas duas parcelas

○
○
contra dez parcelas da expressão booleana • A saída está ativa quando a variável B é
○
○
original. barrada e a variável D não é barrada.

○
○
○
Você deve analisar o agrupamento como Conclusão: para este agrupamento a parcela
○

é Btodos os direitos autorais.
○
sendo a saída ativa e observar as variáveis . D.

○
○
○ ○ ○ ○ ○
130/81
Instituto Monitor

Assim, a expressão todos
booleana minimizada é: os direitos autorais.
S=A+B.D
O circuito minimizado será:

A B C D
is.
S
r a
uto
a
Vale dizer que este circuito responde à mesma Tabela da Ver-
os
dade que gerou o Mapa de Karnaugh acima.
eit
r
Exemplo 2
di
Seja a Tabela da Verdade: os
A B C S os
0 0 0 0 od
0 0 1 1 t
0 1 os 0 1
0 1
a d 1 1
1
r v0 0 0
1
1 s e 0
1
1
0
1
0
e
. R1 1 1 1
d a
A expressão booleana será:
z a
ri A . B . C + A . B . C + A . B . C + A . B . C
S = A . B . Co+
u t
a
Minimizando pela Álgebra de Boole, resulta:
o
ã NORMAL
CIRCUITO CIRCUITO MINIMIZADO
n
ia
A B C
A B C
óp
C
S
Cópia
. .
não
. .
autorizada.
. . . .
Reservados todos
. . . .
os direitos autorais.
S=A B C+A B C+A B C+A B C +A B C S=A B C+C
○ ○ ○ ○ ○
130/82
Instituto Monitor

Gerando o seguinte todos os direitos autorais.
Mapa de Karnaugh:
A A
B
1 1
A.B.C A.B.C A.B.C A.B.C
is.
B 1 1 1
r a
to
A.B.C A.B.C A.B.C A.B.C
C C C au
os
Este agrupamento resulta
eit
a parcela A . B
r
di
os
Este agrupamento resulta
o s a parcela C
od
t
mos que: o s
Tomando por base o agrupamento de 4 da figura acima, nota-
a d
• A saída está ativa quando av variável B é 1 ou quando ela é 0,
er neste agrupamento.
portanto B não afeta a saída
es a variável A é 1 ou quando ela é 0,
• A saída está ativa quando
.
portanto A não afeta Ra saída neste agrupamento.
da(= 1) quando a variável C é 1 (não barrada).
• A saída está ativa
iza
or este agrupamento a parcela é C.
Conclusão: para
t
au por base o agrupamento de 2 da figura, notamos que:
Tomando
•ã
o
A saída está ativa quando a variável C é 1 ou quando ela é 0,
n
portanto C não afeta a saída neste agrupamento.
a
i • A saída está ativa (= 1) quando a variável A é 1 (barrada) e a
óp
C variável B é 0 (não barrada).
Conclusão: para este agrupamento a parcela é A . B. Portanto, a

expressão minimizada será:
S=A.B + C

○ ○ ○ ○ ○
130/83
Instituto Monitor

O circuito minimizado ficará: todos os direitos autorais.
A B C
S
is.
r a
uto
a
os
e it
Ambas as respostas estão corretas considerando que
d ir houve re-
dução no uso de portas lógicas para uma mesma Tabela da Verda-
de. Porém, através dos Mapas de Karnaugh,oficou s mais fácil
s
visualizar a redução pelo número de agrupamentos.
o
d
Pronto! Agora basta aplicar as leis eoregras vistas para mini-
t
mizar circuitos lógicos.
os
ad
r v
e
es
. R
d a
iza
tor
au
ão
n
ia
óp
C

○ ○ ○ ○ ○
130/84

r a
1 - Escreva a expressão booleana minimizada para cada Mapa de Karnaugh dado:
u to
a
s
a) A A b) A ito
A
1 1 D 1 1ir
e D
B
1 1
B d
1s 1 1 1
1 1
D o
Bs 1 1
D
B
1 D
d o 1 1 D
C C C to C C C
4 agrupamentos de 2 s
o 1 agrupamento de 8 e 1 agrupamento de 4
a
sempre 4 agrupamentos de 2.
d
Este exemplo aceita outro tipo de arranjo, mas no final serão
r v
e
es
. R
d a
iza
c) A Ar d)
o
1t 1
A A
B u 1 1 D
Ba
B
o 1 1
nã1 agrupamento de 2
D
ia B
D
óp 1 1
C C C
C
2 agrupamentos de 4

○ ○ ○ ○ ○
130/85
Instituto Monitor
e) A A f) A A
B 1 1 1 1 D
B
B 1 1 1
s.
C C C 1
D
ai
B r
1 agrupamento de 4 e 1 agrupamento de 2 1 D to
C C C au
Não é possível agrupar. Sãos4 isolados.
ito
ire
d
o s
o s
d
to
g) A A os A h) A
B 1 1 ad 1 D
B 1 1 r v B
se 1 1
D
C C C e 1
2 agrupamentos de 2 .
R B
D
d a C C C
a
riz Não é possível agrupar. São 4 isolados.
t o
a u
o
nã
ia
óp
C

○ ○ ○ ○ ○
130/86
Instituto Monitor
i) A A j) A A
B 1 1 1 1 D
B
s.
B 1 1 1
1 1
D
ai
2 agrupamentos de 2 r
D to
B
1 1
C C C au
os
it
Não é possível agrupar. São 8 isolados.
r e
di
os
os
od
t
k) A A os
1 1 1 1 D
ad
B
1 1 1 1 r v
1
D
se
1 1
e
B
1 1 1 1 D. R
C C Cd
a
a
rizde 8
4 agrupamentos
to
au
ã o
n
ia
óp
C

○ ○ ○ ○ ○
130/87
lição
Circuitos Multiplexadores
9 e Demultiplexadores is.
r a
to
○
Introdução A partir daqui, alguns u
○
circuitos lógicos
a fechado, e o
○
virão encapsulados num bloco
s
○
○
Continuando os trabalhos de minimiza- que nos importa é saber o como utilizá-los, e
não como formá-los.it
○
○
ção de circuitos lógicos, nesta lição você irá
re
○
conhecer os circuitos multiplexadores e de- i
○
dSAÍDA ENTRADA SAÍDAS
○
multiplexadores, que são bastante utilizados ENTRADAS
○
em Eletrônica Digital, microprocessadores e ○
○
1o
s 1
microcomputadores. 2
s
○
2
o
○
d34 pólo
○
3
1. Circuitos Multiplexadores o
pólo
○
t
○
4
5
○
5
s
○
São combinações de portas lógicas encap-

o
○
suladas num único conjunto de várias entra- d MULTIPLEXADOR DEMULTIPLEXADOR

○
a
○
das e uma única saída. v

○
r
○
e Chave Elétrica de Onda 1 X 5

○
Um circuito multiplexador se assemelha s

○
etem
○
a uma chave elétrica de onda, ou seja, Rentra- Tudo em “Digitais” é numerado a partir
○
.
○
um pólo e várias posições. Tem várias do zero. Portanto, as entradas de um circuito

a
○
das, mas uma única saída. d MUX (forma reduzida de multiplexador) co-
○
a
○
z meçam pelo número zero.

○
i
or
2. Circuitos Demultiplexadores
○
○
t Temos MUX com 2 entradas, 4 entradas,

○
São combinações deu

○
a portasdelógicas encap- 8 entradas, 16 entradas, e assim por diante.

○
○
suladas num único conjunto várias saídas

o
○
ã
e uma única entrada. Como tudo que o MUX faz o DEMUX (for-
○
n
○
ma reduzida de demultiplexador) desfaz, e

○
ia
○
O controle de qual saída será conectada teremos DEMUX com 2 saídas, 4 saídas, 8 sa-
à entrada épfeito por linhas de seleção.
○
ó ídas, 16 saídas, e assim por diante.

○
C
○
○
○
Um circuito demultiplexador se asseme- Num multiplexador as variáveis A, B, C,

○
lha à mesma chave elétrica de onda, sendo o etc., controlam qual entrada do MUX será
○
○
pólo agora a entrada. conectada à saída.

○
○
○
○
○
○
○
○

○
○
○
○ ○ ○ ○ ○
130/89
Instituto Monitor

O bloco MUX funciona todos
como ilustramos os direitos autorais.
a seguir:
I0 I0 I0
I1 I1 I1
MUX
I2 I2 I2
O
s.
I3 I3 MUX I3
I4 ai
r
A B I4 O
I5 I5
uto
MUX de 4 canais I6 I6 aMUX
Is
I7 o 7
eit I O
r I
A B C 8
di 9
os
I10
MUX de 8 canais
os I11
od I12
t I13
os I14
I = Input = Entrada
ad
O = Output = Saída r v I15
e
es
A B C D
. R
d a
za MUX de 16 canais
ori
Cada tentrada é conectada à saída, desde que nas linhas de se-
au B, C, etc.) tenhamos o correspondente número binário
leção (A,
desta entrada.
ão
n O bit menos significativo vale um e está sempre mais à direita.
ia Logo, teremos, para cada MUX, o número de entradas igual ao nú-
óp mero de combinações possíveis entre as variáveis (A, B, C, etc.) das
C linhas de seleção. Veja a seguir a Tabela da Verdade para cada
MUX da figura dada:
A B S
0 0 I0
0 1 I1
1 0 I2
1 1 I3
Cópia não autorizada. Tabela
Reservados
da Verdade para todos
MUX os direitos autorais.
de 4 canais (2 linhas de seleção A e B)
○ ○ ○ ○ ○
130/90
Instituto Monitor
C direitos
A B os
Cópia não autorizada. Reservados todos D S autorais.
A B C S 0 0 0 0 I0
0 0 0 I0 0 0 0 1 I1
0 0 1 I1 0 0 1 0 I2
0 1 0 I2 0 0 1 1 I3
0 1 1 I3 0 1 0 0 I4
1 0 0 I4 0 1 0 1 I5
is.
1 0 1 I5 0 1 1 0 I6 r a
1 1 0 I6 0 1 1 1 I7
uto
1 1 1 I7 1 0 0 0 I8 a
Tabela da Verdade para MUX 1 0 0 1
os I9
de 8 canais (3 linhas de seleção A, B e C) 1 0 1
eit
0 I10
r
di
1 0 1 1 I11
1 1 0 0 I12
1 os
1 0 1 I13
o s
1 1 1 0 I14
od 1 1 1 1 I15
t Tabela da Verdade para MUX
os16 canais (4 linhas de seleção A, B, C e D)
de
ad entre entrada e saída, mas as

Para os DEMUX, teremos o inverso
r
linhas de controle continuam as vmesmas. Veja os exemplos a seguir:
se
e 0
DEMUX 1
0
. R 1
0
1
I 2
da 2 2
a DEMUX 3 3
iz
3
A B I 4
r
4
t o 5 5
au
DEMUX de 4 canais 6
7
DEMUX 6
7
ã o A B C
I 8
n 9
a
10
i DEMUX de 8 canais
óp
11
12
C 13
14
I = Input = Entrada 15
O = Output = Saída A B C D
DEMUX de 16 canais

○ ○ ○ ○ ○
130/91
Instituto Monitor

Para cada um deles todos
teremos as seguintes os
Tabelas da direitos
Verdade: autorais.
A B O0 O1 O2 O3
0 0 I
0 1 I
1 0 I
1 1 I
is.
Tabela da Verdade para DEMUX
de 4 canais (2 linhas de seleção A e B) r a
uto
a
os
A
0
B
0
C
0
O0 O1 O2 O3 O4 O5 O6 O7
I eit
r
0 0 1 I
di
os
0 1 0 I
0 1 1 I
1 0 0 I
os
1 0 1 I
od
1 1 0 I t
1 1 1
o s I
d
Tabela da Verdade para DEMUX de
a
v
8 canais (3 linhas de seleção A, B e C)
r
s e
e
R
A B C D O 0 O 1 O 2 .O 3 O 4 O 5 O 6 O 7 O 8 O 9 O10 O11 O12 O13 O14 O15
0 0 0 0 I d a
I a
0 0 0 1
i z I
0 0 1 0
or
0 0 1 1 t I
0 0 u
0 1
a I
0 1
o
0 1 I
n1ã 1
0 1 1 0 I
0 1 I
1 ia
0 0 0 I
1óp 0 0 1 I
C
1 0 1 0 I
1 0 1 1 I
1 1 0 0 I
1 1 0 1 I
1 1 1 0 I
1 1 1 1 I
Tabela da Verdade para DEMUX de 16 canais (4 linhas de seleção A, B, C e D)

○ ○ ○ ○ ○
130/92
Instituto Monitor

Na minimização Reservados
de circuitos lógicos todos os direitos
combinacionais, o MUX autorais.
é a solução mais econômica, mais simples e a que ocupa menos
espaço.
Para utilizar o MUX na minimização, trabalharemos apenas

com a Tabela da Verdade, podendo-se esquecer Mapas de Karnau-
gh e Álgebra de Boole. Basta encontrar um MUX com um número
de entradas igual ao número de linhas da Tabela da Verdade a ser
is.
seguida quando forem feitas as ligações.
r a
Exemplo:
uto
a
Seja a Tabela da Verdade:
os
eit
r
+ 5V
di
os
A
0
B
0
C
0
S
0 I0 os
Id
0
0
0
1
1
0
1
1
o
tI
1
0 1 1 1 os 2
I3
1 0 0 0
ad I4 MUX O
1 0 1 1
r v I 5
1
1
1
1
0
1
0
1 se I 6
e I 7
. R
d1 a
za
+ 5V = Nível Lógico A B C
ri
GND = Nível lógico 0
t o
a u GND
ã o
n Note que cada saída com nível lógico 1 tem sua corresponden-
ia saída com nível lógico 0 tem sua correspondente entrada ligada ao
te entrada ligada ao +5V que corresponde a nível lógico 1. Cada
óp GND, que corresponde a nível lógico 0.

C
Comprovando:
• Na primeira linha da Tabela da Verdade, os valores das variáveis

são 0002, que corresponde ao decimal zero. Sua entrada corres-
pondente no MUX é a entrada zero (I0).
Cópia não• conectamos

Pela Tabela, quando A, B e C forem zero, a saída é zero; assim,
a entrada I ao GND.
0
○ ○ ○ ○ ○
130/93
Instituto Monitor
Cópia não• autorizada. Reservados

Na segunda linha da todos
Tabela, os valores os direitos
das variáveis são 0012, autorais.
que corresponde ao decimal um. Sua entrada correspondente no
MUX é a entrada um (I1).
• Pela Tabela, quando A e B forem zero e C for um, a saída é um;

assim, conectamos a entrada I1 ao +5V.
O procedimento é simples e absolutamente visual. Sem cálcu-

is.
los, sem mapas, econômico, ocupa menor espaço, mais barato, etc.
r a
uto
a
os
eit
r
di
os
os
od
t
os
ad
r v
se
e
. R
da
a
riz
to
au
ão
n
ia
óp
C

○ ○ ○ ○ ○
130/94

r a
toacordo
1 - Faça as conexões corretas no MUX para termos um circuito minimizado, de
u
com a Tabela da Verdade abaixo:
a
s
a)
ito
re
+ 5V
d i
A B C D S
0 0 0 0 1 I o
s0
0 0 0 1 1
o sI 1
0 0 1 0 1
od I 2
0 0 1 1 1
t I 3
0 1 0 0 0
0 1 0 1 1 o s I 4 O
0 1 1 0 0 ad I 5
0 1 1 1 0 r v I 6
1 0 0 0 1 e I 7MUX
es
I 8
1 0 0 1 0
1 0 1 0 1
. R I
I 9
1 0 1 1 1
da I
10
1 1 0 0 0
a
11
1 1 0 1 1 iz I 12
1 1 1 0 0r I
t o I
13
1 1 1 1 1
a u I
14
15
ã o A B C D
n GND
ia
óp = Nível Lógico 1
+ 5V
C GND = Nível lógico 0

○ ○ ○ ○ ○
130/95
Instituto Monitor
Cópia
b) não autorizada. Reservados
+ 5V todos os direitos autorais.
A B C S
I0
0 0 0 1
I1
0 0 1 1
0 1 0 1 I2
s.
0 1 1 1 I3 MUX
1 0 0 0 I4
O
ai
1 0 1 1 I5
r
1
1
1
1
0
1
0
1
I6
I7 uto
a
os
Ci
t
A B e
r
di
os
+ 5V = Nível Lógico 1
GND
os
od
t
o s
2 - Dada a Tabela da Verdade, escolha um MUX adadequado e faça as ligações corretas para obter-
mos um circuito minimizado.
r v
s e
e
. R
A B C D S
0 0 0 0 0 d a
a
0 0 0 1 1
0 0 1 0 1 riz
0 0 1 1 1 to
0 1 0 0 0u
a
0 1 0 1 1
0 1 1 ã
o
0 0
0 1 1 n1 1
1 0 ia 0 0 0
1 ó p
0 0 1 1
1C0 1 0 1
1 0 1 1 1
1 1 0 0 0
1 1 0 1 1
1 1 1 0 0
1 1 1 1 1

○ ○ ○ ○ ○
130/96
lição
Prática de
10 Circuitos Combinacionais is.
r a
Introdução to e estabi-
gitais é de tensão contínua, filtrada
○
u
○
lizada em 5 volts.
a
○
s
○
Vamos pôr em prática os conhecimentos
○
o encontramos fa-
it
○
adquiridos, montando uma fonte de alimen- No mercado eletrônico,
○
tação especial para circuitos digitais. Tam- cilmente fontes deealimentação para circui-
○
ir rádios, walkmans, CD
○
bém faremos experiências com portas tos eletrônicos como
d
○
○
lógicas. ○
players, etc.,smas nenhuma para circuitos de
o
○
estudos digitais.
s
○
o
○
Esta lição prática visa a fixação da teoria

d
○
Chamamos de tensão compatível TTL uma

até aqui aprendida. Aliás, toda teoria estu-
o
○
t
○
dada deve levar a um uso prático, finalidade tensão contínua de +5 volts ± 10%.
○
s O esquema abaixo mostra uma fonte com-

○
última de nossos estudos. o

○
d posta de um transformador de 6-0-6 x 1A/

○
a
○
1. Fonte de Alimentação v
○
r 110-220, diodos retificadores, capacitor ele-

○
e
○
esdi-
trolítico servindo de filtro para ripple e um
○
○
A fonte de alimentação para circuitos regulador de tensão 7805.

R
○
.
○
a
○
d
○
a
○
iz
○
r
○
Transformador
o
○
t 6 - 0 - 6 x 1A
○
Regulador
u Fusível
○
110/220 Volts 7805

Chavea
○
○
1o
220 IN OUT + 5 Volts
○
7805
ã x2 6
○
+
n
○
50 mA GND
○
ia
○
110 0 GND
p
○
ó (0 Volt)
○
Capacitor Capacitor
C
○
○
Fusível Eletrolítico Cerâmico

○
0
6 2.200 µF 100 nF
○
○
○
100 mA Diodos
○
○
1N4007
○
○
Esquema Elétrico da Fonte de Alimentação para

○
Circuitos Digitais compatíveis TTL

○
○
○

○
○
○
○ ○ ○ ○ ○
130/97
Instituto Monitor
Cópia não
Montada, autorizada.
ficaria assim: Reservados todos os para
Placa padrão direitos autorais.
CI 20 terminais.
PLACA PADRÃO
20 PINOS
is.
r a
uto
a
os
eit
r
Um esquema mais simples pode ser
conseguido com pilhas, conforme mostra di
a figura. os
os
od
t
os
ad De posse desse pequeno material, já
aproximadamente
4,6 volts
r v podemos aplicar nossos conhecimentos de
4 pilhas de 1,5 volt = 6 volts se Eletrônica Digital em circuitos lógicos.
Cada diodo de silício e
consome 0,7 volts
. R
a
Para visualizar os resultados
mos leds (diodos emissores de zluz), ad utilizare-
o esquema a seguir: r i conforme
t o
au
ã o LED
n
Cátodoia
óp
C Ânodo
2. Aplicando a Eletrônica Digital
Resistor
de 330 Ω
Experiência 1: A Porta NAND
- + A partir de um CI com portas NAND po-

demos implementar todas as outras portas.
130/98
Instituto Monitor

A
B
S S=A.B
A S S=A
A S=A.B=A.B
S
B
A is.
S
S=A.B=A.B=A+B
r a
to
B
A au
B
S
o s S=A.B=A+B
e it
r
Alimente o CI pelos pinos Vcc (VDD) e GND (Vss). diSolde os fios
conforme o esquema a seguir. O número do pino do
lado de cada terminal. os CI aparece ao
o s
o d
t
+Vcc s
oAo com
lado de cada pino temos seu número
a d relação ao Circuito Integrado.
7400 r v Faça as ligações corretas.
s e LED aceso é saída em Nível Lógico 1

e GND LED apagado é saída em Nível Lógico 0
. R
a
PORTA E (AND)
2
d
1
INVERSORA
+ 5V + 5V
iza
14 14
tor
in 1 3
out
A
in 1 3
4
6
out
au
A S S
B
2 2 5
R R
ã o LED LED
n 7 7
ia GND GND
óp
PORTA OU (OR)
PORTA NOU (NOR)
3 + 5V 4 + 5V
C 14 14
in 4 6 in 4 6
out A out
A 5 1 5 1 3 13 11
3
S S
B 9 2 B 9 2 12
8 R 8 R
10 10
7 LED 7 LED
GND GND
○ ○ ○ ○ ○
130/99
Instituto Monitor

Cada entrada deverá todos
ser conectada ao + 5 voltsos direitos
quando dese- autorais.
jarmos nela nível lógico 1, e cada entrada deverá ser conectada ao
GND quando desejarmos nela nível lógico 0. Nunca deixe entradas
sem conexão!
Para cada circuito, faça o ensaio e preencha as Tabelas da

Verdade abaixo:
is.
A S A B S A B S A B S
r a
to
0 0 0 0 0 0 0
1 0
1
1
0
0
1
1
0
0
1
1
0 au
1 1 1 1
o s
1 1
it
Compare as Tabelas da Verdade com as estudadaseanterior-
ir qual-
mente. Baseado nestas experiências, você já pode montar
d
quer outra.
os
o s
od
t
o s
ad
r v
e
es
. R
da
iza
tor
au
ã o
n
ia
óp
C

○ ○ ○ ○ ○
130/100

r a
1 - Numere os pinos abaixo, de acordo com o CI:
uto
a
os
Vcc Vcc
eit
dir
7404 7432
os
os GND
GND
od
t
+ 5V
os + 5V
a d
A
r vB A
B
C
S s
e C
D e D
R
S
E
a.
d
za
GND GND
i
tor OU (OR)
CIRCUITO EMULA PORTA
DE 4 ENTRADAS
CIRCUITO EMULA PORTA OU (OR)
DE 5 ENTRADAS
au
o
nã
+ 5V + 5V + 5V
A ia A
B
C ó
p B
C
DC
S
D
S
E
GND
GND GND
CIRCUITO EMULA PORTA NOU (NOR) CIRCUITO EMULA PORTA NOU (NOR)
DE 4 ENTRADAS DE 5 ENTRADAS
○ ○ ○ ○ ○
130/101
lição
Clock e
11 Gerador de Clock is.
r a
Introdução
u to
a
s
A parte dinâmica da Eletrônica Digital evoluiu muito no final
to
do século passado. Microcomputadores, telefonia fixa, telefonia
celular, CD, DVD, som digital, pedaleiras de guitarra, iteclados
i re
musicais, cartões musicais, injeção eletrônica de automóveis, air
bags, freios ABS, automação industrial, fliperamas, d videogames,
televisão digital, satélite de comunicação, etc. s
o
s
O ponto de partida para o entendimentooe aplicação desta tec-
nologia é o clock. o d
t
Como você verá a seguir, o clock s
oé um conceito tão básico para
ad
a eletrônica digital que costuma ser considerado o coração do cir-
v
cuito. É indispensável conhecê-lo.
r
s e
1. O que é Clock?
e
R
Clock, traduzido. do inglês, significa relógio. No entanto, em
a
tecnologia digitaldo conceito de relógio é insuficiente.
za
i
O Clock rfunciona como o coração do circuito. Se ele bater mais
rápido, asto“coisas” ocorrem mais rapidamente; se ele bater mais
lento, asu“coisas” ocorrem mais lentamente.
a
o
nã
Eletronicamente falando, clock é um sinal elétrico que varia
sua tensão no tempo em apenas dois níveis de tensão: 0 volt e +Vcc
ia (entenda +Vcc como a tensão de alimentação necessária. Se for
óp para a família TTL, é de +5 volts; se for para a CMOS, pode ser de 3
C a 15 volts). Clock é uma seqüência de pulsos no tempo.

○ ○ ○ ○ ○
130/103
Instituto Monitor

A figura mostra como interpretar o sinaltodos os direitos
elétrico chamado clock. autorais.
IDEAL REAL
B D B D
is.
r a
A C A C
uto
a
os
Simétrica: tempo em 1 é igual ao tempo em 0 (50%)
eit
r
IDEAL di
REAL
B D os B D
os
od
t
o s
A C A C
ad
r v
e
Assimétrica: tempo ems1 é maior que o tempo em 0 (>50%)
e
. R
a
IDEALad REAL
B Dri
z B D
t o
a u
ão
A nC A C
pia
ó
C
Assimétrica: tempo em 1 é menor que o tempo em 0 (<50%)
A Borda de subida (transição de 0 para 1)

B Nível lógico 1
C Borda de descida (transição de 1 para 0)
D Nível lógico 0
130/104
Instituto Monitor

Nos gráficos Reservados
está convencionado que o todos os direitos autorais.
○
nível lógico 1. Obviamente, o restante do tem-
○
tempo passa da esquerda para a direita. A fi-
○
po estará em nível lógico 0.
○
gura mostra os gráficos comparativos entre o
○
clock ideal e o clock real.
○
2. Gerador de Clock
○
○
○
O clock ideal não apresenta atraso em sua
○
subida, que ocorre imediatamente. Já o clock Qualquer circuito eletrônico capaz de
○
s.
gerar um sinal elétrico no chamado formato
○
real está limitado à velocidade da física dos
i
○
onda quadrada é um gerador de Clock.
componentes reais, que nunca conseguem se
a
○
r
○
descarregar imediatamente. Sempre haverá
toDigital é pre-
○
Para aplicá-lo na Eletrônica
○
um tempo, por menor que seja, para que ocor-
ciso adequar seus níveis de u
○
tensão aos níveis
ra a descarga elétrica de um componente. Isto a (Família TTL é
○
de tensão do circuito digital
○
força o sinal elétrico a ter uma aparência tra- s
○
to
+5 volts e 0 volt (GND)).
○
pezoidal. Mesmo assim, o tempo de subida ou
i
○
re circuitos eletrônicos ge-
descida no clock real é da ordem de alguns mi-
○
Vejamos algunsi
○
crossegundos ou nanossegundos, ou seja, é
d
○
radores de clock.
○
muito rápido. ○
○
o s
s
○
Um pulso de clock é dividido em quatro SAÍDA

o
○
d
○
partes: +
o
○
100µF
t
○
○
a) Borda de subida – Intervalo de tempo mui-

s
○
to reduzido que é marcado pela transição o

○
d
○
do nível lógico 0 para o nível lógico 1. a

○
v
○
r
○
b)Nível lógico 1 – Tempo em que o sinal elé- e +

100µF
○
s
○
trico apresenta +Vcc sem variação noe in-

○
R SAÍDA
○
tervalo de tempo.
. 1KΩ
○
a
○
1KΩ
c) Borda de descida – Intervalod de tempo
○
za pela transi-
○
○
muito reduzido que é marcado

i
ção de nível lógico 1 para rnível lógico 0.
○
GERADOR DE CLOCK
o
○
COM PORTAS NAND (CMOS)

t
○
au em que o sinal elé-

○
○
d)Nível lógico 0 – Tempo

○
trico apresenta 0ovolt (GND) sem variação

○
no intervalo de ã
○
n tempo.
○
○
a
Podemosi ajustar os pulsos de clock com
+ 5V
○
p
○
relação aoóseu nível lógico 1 (+3 volts, +5 volts,

1KΩ
○
1 8
C relação ao intervalo de tempo em
○
2 7
○
etc.) e com 555

○
3 6
que fica em nível lógico 1 ou nível lógico 0.
○
4 470KΩ
SAÍDA 5
○
Chamamos isto de duty cycle, que é a por-

○
○
centagem de tempo em que o sinal fica em

○
nível lógico 1 durante todo o período do pul- + 470µF

○
○
so de clock.
○
GND
○
○
Exemplo: um clock de 30% significa que GERADOR DE

○
Cópia não autorizada. Reservados todos os direitos

COM CI 555autorais.
○
30% do período do pulso de clock está em CLOCK

○
○
○ ○ ○ ○ ○
130/105
Instituto Monitor

São circuitos bemReservados todos
simples. O primeiro tem suaos direitos
freqüência de autorais.
clock fixada pelos valores dos componentes. Aumente o valor do ca-
pacitor e diminuirá a freqüência. Diminua o valor do capacitor e
aumentará a freqüência.
O segundo circuito tem sua freqüência de clock ajustada atra-

vés do potenciômetro de 470K. Diminua o valor do potenciômetro e
atinja freqüências maiores. Aumente o valor do potenciômetro e
is.
consiga freqüências bem baixas (1Hz; 0,5Hz; etc.).
r a
Há vários outros tipos de geradores de clock ou de pulsos de to
clock. au
os
Resumindo, o gerador de clock é um circuito eletrônico
i t que
gera um sinal elétrico chamado onda quadrada, que varia
r e sua ten-
são de saída no tempo em apenas dois níveis. Um cicloicompleto ou
um pulso completo de clock tem borda de subida, d nível lógico 1,
borda de descida e nível lógico 0 fechando o pulsos
o ciclo.
ou
o s
o demvariando
Podemos alterar a largura destes pulsos o seu duty
t
cycle, que é a porcentagem de período total que a saída fica em
nível lógico 1.
os
a
Montado com poucos componentesd de fácil aquisição, temos
um circuito que impulsionará vnossos circuitos lógicos digitais di-
nâmicos. er
es
.R
Agora você entende aquelas propagandas de microcomputa-
dores que falam emaPentium II 500MHz de clock!
a d
riz
to
au
ão
n
ia
óp
C

○ ○ ○ ○ ○
130/106

r a
toquanto
1 - Se o período de um pulso de clock é de 100 ms e seu duty cycle é de 75%,
u
tempo o pulso fica em nível lógico 1?
a
( ) a) 75 ms
s
( ) b)25 ms
ito
re
( ) c) 57 ms
( ) d)100 ms
d i
( ) e) 50 ms
s
oduty cycle é de 10%.
s
2 - Desenhe um pulso de clock de 50 ms, sabendo que seu
o
d
to
os
ad
r v
s e
e
. R
d a
a
r iz
to
au
ã o
n
ia
ó p
C

○ ○ ○ ○ ○
130/107
Instituto Monitor
Cópia não
3 - Um autorizada.
pulso Reservados
de clock simétrico apresenta: todos os direitos autorais.
( ) a) Tempo em nível lógico 1 igual ao tempo em nível lógico 0.
( ) b)Uma borda de subida e nenhuma borda de descida.
( ) c) Dois níveis lógicos 1.
( ) d)Dois níveis lógicos 0.
( ) e) Tempo da borda de descida igual ao tempo da borda de subida.
4 - A definição de clock é:
is.
( ) a) relógio.
( ) b)sinal elétrico chamado onda quadrada. r a
( ) c) sinal elétrico chamado onda triangular.
uto
( ) d)carrilhão. a
( ) e) sinal elétrico senoidal.
os
eit
r
di
os
os
od
t
os
ad
r v
se
e
. R
da
a
riz
to
au
ão
n
ia
óp
C

○ ○ ○ ○ ○
130/108
lição
12 Flip-Flop is.
r a
Introdução o
tFLIP-FLOP
○
u RS
○
a (RESET/SET)
○
s
○
Já reparou que os modernos aparelhos
○
o
it
eletroeletrônicos têm um botão de liga e des-
○
S
○
Q
liga diferente dos convencionais? Não são
e
○
r
di
○
mais chaves tipo gangorra, faca ou de pres-
○
são que se retraem e somente voltam ao nor-
○
os
○
mal quando pressionadas novamente. ○
s
○
Q
o
○
Os botões power são do tipo “contato R

d
○
o
○
momentâneo”: apertou, o contato se fecha;

t
○
soltou, o contato se abre.

○
s
○
o
○
d
○
Como o aparelho fica ligado com um sim-

ples clicar do botão? Como o aparelho se des- va
○
○
r S
Q
○
liga ao simples clicar do botão? Chamamos e

○
es
○
este efeito de flip-flop.

○
R
○
Você já deve ter percebido que,.passo a

○
a prá-
○
d
○
passo, nos aproximamos das aplicações

aNo entanto, Q
○
R
ticas da teoria que aprendemos. z
○
i
or não deve ser
○
o fato de saber que os circuitos estudados são

○
t
○
encontrados prontos no mercado

u do conhecimen-
○
a
motivo para você descuidar
○
○
o e a prática,desses
to teórico sobre o funcionamento cir-
○
ã
○
cuitos. Entre a teoria é preciso

n
○
alcançar um equilíbrio. S Q
○
ia
○
p
○
ó RS
1. Flip-Flop
○
C
○
○
○
O circuito a seguir mostra como cons-

○
R Q
○
truir um flip-flop utilizando portas lógicas

○
NAND.
○
○
○
SET = Ativa a Saída

○
Trata-se de um flip-flop tipo RS, ou seja,

○
RESET = Desativa a Saída

set (liga) e reset (desliga).
○
Q = Saída
○
○
Cópia não autorizada. Reservados todos os direitos autorais. Q = Complemento da Saída (Barrada)
○
○
○
○ ○ ○ ○ ○
130/109
Instituto Monitor

Preste atenção Reservados
agora! Liga a saída colo- todos osdadireitos
Esta Tabela autorais.
Verdade parece meio es-
○
○
cando-a em nível lógico 1 (set). Desliga a saí- tranha a princípio, mas trata-se de uma abor-
○
○
da colocando-a em nível lógico 0 (reset). dagem lógica. As considerações iniciais estão
○
nela: zero no set e um no reset, a saída vai a
○
○
Os termos não existem na Língua Portu- nível lógico zero; um no set e zero no reset, a
○
○
guesa, mas sim no dialeto dos eletrônicos: saída vai a nível lógico um.
○
setar significa colocar a saída em nível lógi-
○
s.
○
co 1; resetar significa colocar a saída em ní- As novidades são: zero no set e zero no
i
○
vel lógico 0.
a
reset, a intenção é clara. Não desejamos ligar
○
r
○
e nem desligar a saída. Ou seja, desejamos
to
○
○
Vamos entender que só existe uma saída “deixar como está”. Portanto, escrevemos
u
○
para os flip-flops, nomeada de Q. Toda saída a
que permanece o estado lógico da saída.
○
○
de flip-flop tem este nome. Q barrado é o com- s
○
o
it
○
plementar da saída. • Se a saída está em zero, permanecerá em
○
e
zero.
○
r
iem
○
Chamamos de complementar binário o
d
○
• Se a saída está um, permanecerá em um.
○
binário inverso. Assim o complementar de 1
oscombinação é considerada iló-
○
é 0 e vice-versa.
○
A última
s não podemos ligar-desligar algo
○
o
○
gica, porque
d tempo. Não existe algo cheio-va-
○
Então, memorize: a saída é o pino Q.

ao mesmo
o
○
t
○
zio, vivo-morto, apagado-aceso, etc. A isso se

○
Acompanhando o primeiro circuito da fi-

saplica o termo ilógico.
○
gura, colocando nível lógico 1 na entrada set o

○
e nível lógico 0 na entrada reset, tornamos ad

○
○
clara nossa intenção de ligar a saída, ou seja, v

Se você montar o circuito a seguir, verá
○
r que ele não “queima”, mas os dois leds esta-

○
colocá-la em nível lógico 1. e

○
es
rão acesos quando set e reset estiverem em
○
○
nível lógico 1 ao mesmo tempo. Isto é ilógico,

R
○
Se pensarmos:
. pois se Q é a saída e Q barrado é o seu com-
○
a
○
d plemento, como ambos poderão estar em ní-

○
• desejo ligar a saída: nível lógico 1 no set e

a
○
vel lógico 1?
z
○
ri lógico 0 no set
nível lógico 0 no reset.
○
o
○
MONTAGEM de FLIP-FLOP RS com

t
• desejo desligar a saída: nível
○
PORTAS NAND e INVERSORES

u
○
e nível lógico 1 no reset.

a
○
○
+ 5V + 5V
o
○
nãa saída, ou seja, colocá-la

Colocando nível lógico 1 no reset, nossa
○
○
intenção é resetar
○
ia 0.
em nível lógico 14 14
○
óp da Verdade para o flip-flop RS

○
○
1 2 1 Q
C
○
A Tabela S 3
2
○
é a seguinte:
○
○
○
○
5 Q
6
○
S R Q Q 3 4 4
○
R
0 0 Permanece
○
R R
○
0 1 0 1
○
7 7
○
1 0 1 0 LED LED
○
1 1
○
Ilógico
○
○
GND GND
○
○ ○ ○ ○ ○
130/110
Instituto Monitor

Os fabricantes de CIs consideramReservados
vanta- todos os
Este tempo direitos
chama-se delay autorais.
time, tradu-
○
○
joso encapsular flip-flops já montados, bas- zido como atraso de propagação. É o tempo
○
○
tando a você apenas utilizá-los. A partir de necessário para que uma informação na en-
○
agora, portanto, os flip-flops serão tratados trada atinja a saída, alterando-a.
○
○
em nossas lições apenas como “caixinhas”.
○
○
Assim o clock em um flip-flop faz o papel
○
2. Acessórios dos Flip-Flops de chaveador. Podemos ter:
○
s.
○
i
○
Podemos considerar os flip-flops RS como
a
• Flip-flop chaveado na borda de subida do
○
r
○
modelos básicos aos quais é possível juntar clock.
tode descida do
○
○
acessórios. Os acessórios são:
• Flip-flop chaveado na borda u
○
a
○
clock.
○
2.1 Clear s
○
• Flip-flop chaveado o
t no nível lógico um do
○
i
○
re no nível lógico zero do
É um pino prioritário que deve ser ativado clock.
○
i
○
momentaneamente e depois desativado, para
d
• Flip-flop chaveado
○
○
que o flip-flop possa funcionar normalmente. ○
○clock.
o s
s
A figura nos mostra alguns exemplos:
○
Sua função é colocar a saída em nível lógico

o
○
d
○
zero, independentemente das entradas S e R.

to FLIP-FLOP
○
○
RS e seus ACESSÓRIOS
○
Enquanto o clear estiver ativo, as entra-

s (PRESET, CLEAR e CLOCK)
○
das S e R são ignoradas pela saída, que se o

○
d
○
mantém em nível lógico zero. a

○
v
○
r S Q
○
2.2 Preset e
○
s Flip-flop RS simples,
○
e
○
sem acessórios.
R
○
Também um pino de ordem prioritária

. ser ati-
○
R
a
sobre as entradas S e R, o preset deve Q
○
vado momentaneamente e depoisddesativado

○
za
○
○
i
para que o flip-flop funcione normalmente.
r
○
o
○
t PRESET
○
Sua função é colocar a saída em nível lógi-

au das entradas S e R.
○
S Q
○
co um independentemente Flip-flop RS
○
o
○
com preset e clear.

ã estiver ativo, as entra-
○
n
Enquanto preset
○
R Q
○
a
das S e R são ignoradas pela saída que se
mantém em inível lógico um.
○
CLEAR
óp
○
○
C
○
○
2.3 Clock
○
○
○
Pino de entrada, o clock controla a leitu- PRESET

○
○
ra das entradas S e R para alterar a saída. S Q

○
○
CLOCK Flip-flop RS com preset,

○
Como vimos no ensaio com flip-flop feito clear e clock.

○
○
com portas NAND, a saída Q e seu comple- R Q

○
mento levam um tempo para estabilizar o re-

○
CLEAR
○
sultado na saída.
○
○
○ ○ ○ ○ ○
130/111
Instituto Monitor
○
○
O símbolo de entrada de clock em flip- J
○
Q
○
flops é um triângulo (∆).
○
Flip-flop JK Simples
○
Borda de Descida
○
3. Flip-Flop JK
○
○
○
No processo de evolução das técnicas di- K Q
○
s.
○
gitais, pensou-se em transformar a tal com-
i
○
binação ilógica em algo útil. Foram então
a
○
r
○
colocadas mais algumas portas lógicas, de
to
○
○
forma a não se ter mais uma combinação iló-
u
○
PRESET
gica. Como conseqüência disso, não poderí- a
○
J Q
○
amos continuar chamando este novo flip-flop s
○
o
t Clear Borda
○
de RS. Assim ele foi batizado com o nome
i Flip-flop JK Com Preset e
○
flip-flop JK. e de Descida
○
r
diQ
○
○
K
○
O J se assemelha ao S e o K se assemelha
os
○
CLEAR
ao R, mas quando J e K estiverem em nível
○
s
○
lógico 1, a saída inverte seu estado atual.

o
○
d
○
o
○
Assim, supondo Q = 1 e seu complemento

t e sem
Na figura observamos a entrada de clock
○
○
igual a 0, ao colocarmos J e K em nível lógico

scom uma “bolinha” na frente. Esta “bo-
○
1, após o delay time a saída Q passa para 0 e o

○
seu complemento para 1. Esta inversão sem- ad

linha” é o símbolo de inversor incorporado.
○
○
pre ocorrerá e é chamada de toogle ou inver- v

○
r Neste caso, pode ser aplicado ao clock,

○
são. e
○
s preset e clear, indicando que esta entrada é

○
FLIP-FLOP JK e seus ACESSÓRIOS e

ativa em nível lógico zero ou na borda de des-
○
R
○
(PRESET, CLEAR e CLOCK) . cida do clock.

○
a
○
d
○
a Note que os fabricantes também acharam

○
iz
○
J Q economicamente vantajoso encapsular flip-

r
○
oFlip-flop JK Simples
○
flops JK totalmente montados em CIs. Para

t
○
u conhecer as opções oferecidas pelos fabrican-

○
a Borda de Subida
○
tes, basta consultar um data book.

○
o
○
Q ã
○
K Vejamos alguns exemplos de Tabela da

n
○
Verdade para flip-flops JK:

○
ia
○
óp
○
○
Preset J K Q Q
C
○
1 0 0 1 0
○
PRESET
○
J 1 0 1 1 0
○
Q
○
1 1 0 1 0
○
Flip-flop JK Com Preset e 1 1 1 1 0

○
○
Clear Borda de Subida 0 0 0 Permanece

○
○
0 0 1 0 1
○
K Q 0 1 0 1 0
○
○
CLEAR
0 1 1 Toogle
○

○
Flip-flop JK com preset ativo em nível lógico um

○
○
○ ○ ○ ○ ○
130/112
Instituto Monitor
Cópia não autorizada. Reservados todos

Clock J
os Kdireitos
Q Q
autorais.
Clear J K Q Q 0 0 Permanece
1 0 0 0 1 0 1 Permanece
1 0 1 0 1 1 0 Permanece
1 1 0 0 1 1 1 Permanece
1 1 1 0 1
0 0 Permanece
s.
0 0 0 Permanece
0 1 0 1
0 0 1 0 1
ai
0 1 0 1 0 1 0 1
r0
0 1 1 Toogle 1 1 to
Toogle
u
Flip-flop JK com clear ativo em
nível lógico um
a na
Flip-flop JK com clock chaveado
borda de subidas
ito
Obs.: representamos borda de subida através de umare seta para
cima e borda de descida com uma seta para baixo. d i
os
os
o d
t
os
ad
r v
e
es
. R
da
iza
tor
au
ã o
n
ia
óp
C

○ ○ ○ ○ ○
130/113

r a
to
1 - Analise o funcionamento do circuito abaixo e preencha a Tabela da Verdade.
u
MONTAGEM de FLIP-FLOP RS com a
PORTAS NAND e INVERSORES s
+ 5V + 5V ito
ire
d
14 14
o s
S
1 2 1
2
3 Q
os
od
t
3 4
5
4 6 Q
os
R
a d
R
r v R
7 7
se LED
LED
e
GND GND
. R
S R Q Q
da
0 0 a
0 1 riz
1 0
1 1 u
to
a
o
2 - Qual o significado de setar?
nã a entrada em nível lógico 1.

( ) a) Colocar a entrada em nível lógico 0.
( ) b)Colocar
ia
( ) c) Colocar a saída em nível lógico 0.
p
( )ód)Colocar a saída em nível lógico 1.
( C) e) Borda de subida do clock.
3 - Qual o significado de resetar?

( ) b)Colocar a entrada em nível lógico 1.
( ) d)Colocar a saída em nível lógico 1.
( ) e) Borda de subida do clock.
○ ○ ○ ○ ○
130/114
Instituto Monitor
Cópia nãoserve
4 - Preset autorizada.
para: Reservados todos os direitos autorais.
( ) b)Colocar a entrada em nível lógico 1.
( ) d)Colocar a saída em nível lógico 1.
5 - Clear serve para:

is.
(
(
) a) Colocar a entrada em nível lógico 0.
) b)Colocar a entrada em nível lógico 1. r a
uto
( ) d)Colocar a saída em nível lógico 1. a
os
6 - Entrada de clock em um flip-flop serve para: eit
r
( ) b)Colocar a entrada em nível lógico 1. di
( ) c) Ler a entrada S e R somente em uma borda de clock. os
( ) d)Ler a saída S e R somente em uma borda de clock.
os
od
t
7 - Por que foi criado o flip-flop JK ?
os
_____________________________________________________________________________
ad
_____________________________________________________________________________
r v
e
_____________________________________________________________________________
s
e
_____________________________________________________________________________
R
. binário ?
8 - O que é complemento de um
da
( ) a) É o número binário inverso do binário em questão.
( ) b)É o que falta paraz1.a
ri 0.
( ) c) É o que falta para
o
t o número.
( ) d)É o que completa
( ) e) É o clock.au
o
9 - O que fazãa função toogle?
n quando J e K forem a nível lógico 1.
( ) a) Nada,
a
( ) b) iMuita coisa, quando J e K forem a nível lógico 1.
( )óc)pInverte a saída e seu complemento, quando J e K forem a nível lógico 1.
( C) d) Fixa a saída e seu complemento, quando J e K forem a nível lógico 1.
( ) e) É ilógica, quando J e K forem a nível lógico 1.

○ ○ ○ ○ ○
130/115
lição
13 Ligações do Flip-Flop JK is.

r a
Introdução to
Os fabricantes acharam vantajoso encap-
○
u
○
sular flip-flops tipo toogle em
a CIs.
○
Os flip-flops JK são a base dos modernos
s
○
○
computadores, calculadoras, videogames, 2. Flip-Flop Tipo Data
to
○
i
○
modems, internet, etc.
re inversor entre J e K e
○
Conectando ium
○
chamando J ded
Duas ligações dos flip-flops JK são extre-
○
entrada de dados ou data, for-
○
mamente empregadas: ligação tipo Toogle e
ligação tipo Data.
○
çamos
○
o
o s
flip-flop a trabalhar nas funções de
s
set e reset da Tabela da Verdade.
○
o
○
Com esta lição aprofundaremos nosso

d se na entrada data tivermos nível
○
o
○
conhecimento sobre os flip-flops, iniciado na Assim,

t 1, com o pulso de clock esta informação
○
lição anterior. lógico

○
s
○
1. Flip-Flop Tipo Toogle o será enviada à saída. Se na entrada data tiver-

○
d
○
mos nível lógico 0, com o pulso de clock esta

Conectando J e K num mesmo terminal, va
○
informação será enviada à saída.Enquanto não

○
r
○
forçamos o flip-flop a trabalhar nas funções e houver pulso de clock, a saída e seu comple-
○
permanece (J = 0 e K = 0) e toogle (J = 1 e K =s1).

○
mento permanecem inalterados.

e
○
R
○
.
○
a
○
d
○
a
○
z
○
i
or
○
Flip - Flops JK e suas Ligações Tipo T e D

○
t
○
au
○
TOOGLE
○
DATA
○
J Q
o T Q J Q D Q
○
ã
○
n
○
○
Ka Q
i
○
Q K Q Q
p
○
ó
○
C
○
FLIP-FLOP JK SIMPLES FLIP-FLOP TIPO T FLIP-FLOP JK SIMPLES FLIP-FLOP TIPO D

○
BORDA DE SUBIDA TIPO TOOGLE BORDA DE SUBIDA TIPO DATA

○
LIGAÇÃO TIPO TOOGLE BORDA DE SUBIDA LIGAÇÃO TIPO DATA BORDA DE SUBIDA
○
○
TOOGLE DATA
○
J Q T Q J Q D Q
○
○
○
○
○
K Q Q K Q Q
○
○
○
FLIP-FLOP JK SIMPLES FLIP-FLOP TIPO T FLIP-FLOP TIPO D

Cópia
BORDAnão autorizada. ReservadosFLIP-FLOP
todos JK SIMPLES
os direitos autorais.
○
DE DESCIDA TIPO TOOGLE BORDA DE DESCIDA TIPO DATA

○
LIGAÇÃO TIPO TOOGLE BORDA DE DESCIDA LIGAÇÃO TIPO DATA BORDA DE DESCIDA
○
○ ○ ○ ○ ○
130/117
Instituto Monitor
Cópia não3.autorizada. Reservados todos os direitos autorais.

Contadores Binários
Interligando os flip-flops tipo toogle, formamos um contador
de pulsos de clock com saída no formato binário.
Veja como se faz:
s.
CONTADOR BINÁRIO COM FLIP-FLOPs JK
Q0 Q1
i
a Q2
r
CONTA / PAUSA
uto
a
J Q J Q
osJ Q
eit
r
di
PULSOS DE
CONTAGEM
K Q K Q K Q
os
CL CL CL
o s
CLEAR
o d
t
s
CONTADOR BINÁRIO COM FLIP-FLOPs TIPO T
o
Q0
a d Q1 Q2
CONTA / PAUSA
r v
se
T Q e T Q T Q
. R
a
ad
PULSOS DE
Qz
CONTAGEM
CL ri
Q Q
CL CL
to
CLEAR au
ão
n Anotações/dicas
ia
ó p
C

○ ○ ○ ○ ○
130/118
Instituto Monitor

O sentido da contagem, todos
progressiva ou os édireitos
regressiva, determi- autorais.
nado pela borda de chaveamento do clock e se as próximas entra-
das de clock estão conectadas na saída Q ou no seu complemento.
Vejamos um exemplo:
CONTADOR BINÁRIO COM FLIP-FLOPs JK

s.
Q0 Q1 Q2
ai
r
to
CONTA / PAUSA
aQu
J Q J Q J
os
eit
r
di K CL Q
PULSOS DE
CONTAGEM
K Q K Q
os
CL CL
CLEAR o s
o d
Borda de SUBIDA, CLOCK ligado no Q,t contagem regressiva
o s
(UP = subida)
a d
v
r COM FLIP-FLOPs TIPO T
e
CONTADOR BINÁRIO
s
e
Q0
. R Q1 Q2
CONTA / PAUSA
da
iza
T
toQr T Q T Q
PULSOS DE au
CONTAGEM
ão Q Q
n CL CL CL
Q
ia
óp
CLEAR
C
Borda de DESCIDA, CLOCK ligado no Q, contagem progressiva
(DOWN = descida)
Note que as ligações do circuito se repetem a cada flip-flop

colocado na seqüência. Assim podemos ter um contador binário de
1 bit (contando de 0 até 1, este circuito é utilizado no power dos
Cópia nãoaparelhos),
autorizada.de 2 bits (contando de 0 até 3), de 3 bits (contando de 0 a
Reservados todos os direitos
7), de 4 bits (contando de 0 a 15, este circuito é chamado de conta-
autorais.
○ ○ ○ ○ ○
130/119
Instituto Monitor
Cópia nãodorautorizada. Reservados

hexadecimal e é muito todosdeos
utilizado em sistemas direitos autorais.
microproces-
sadores, microcomputadores); enfim, de quantos bits você quiser.
Para cada bit é colocado um flip-flop na seqüência.
Vejamos pela primeira vez um gráfico que mostra as altera-

ções do circuito lógico no tempo.
s.
CARTA DE TEMPO (TIME CHART) DO CONTADOR DOWN (REGRESSIVO)
CLOCK
BORDA DE SUBIDA - CLOCK LIGADO NA SAÍDA Q
ai
0 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 15 14 13 12 11 r
u to
a
Q0
s
to
0
i
Q1
ire
0
d
Q2
os
0
os
Q3
od
0
t
os
d
CARTA DE TEMPO (TIME CHART)aDO CONTADOR UP (PROGRESSIVO)
BORDA DE DESCIDA -vCLOCK LIGADO NA SAÍDA Q
e r
CLOCK
0 1 2 3 4 5 6 7 8
e s 9 10 11 12 13 14 15 0 1 2 3 4 5
. R
Q0
d a
a
0
Q1 riz
0
to
Q2 au
0
ão
Q3 n
0
ia
óp
C Obs.: Time Chart é o nome em inglês, traduzido para Carta de
Tempo ou Gráfico de Tempo do circuito lógico.
É necessário que você se acostume a utilizar, a ler e a enten-

der termos técnicos em inglês. As fontes tecnológicas estão todas
nesse idioma, e o uso de termos técnicos traduzidos para o portu-
guês às vezes cria confusão e mau entendimento. No decorrer des-
Cópia nãote texto estamos passando lentamente a utilizar os termos técnicos
autorizada. Reservados todos os direitos
como eles são em inglês.
autorais.
○ ○ ○ ○ ○
130/120
Instituto Monitor
Cópia nãográfico
O primeiro autorizada. Reservados
é uma combinação de verátodos
que todasos direitos
as saídas autorais.
terminaram em ní-
○
○
gráficos do clock e de cada saída Q. vel lógico 1.
○
○
○
Os flip-flops são chaveados na borda de A conclusão é que um contador formado
○
○
subida (transição de nível lógico 0 para nível por quatro flip-flops tem quatro saídas de Q0
○
○
lógico 1); isto significa que a saída de um flip- até Q3 e apresentou como resultado 11112,
○
flop só alterará seu estado quando houver tal que em decimal é 15. Após o segundo pulso,
○
s.
○
transição em seu pino de entrada de clock. apresentou 11102, que em decimal é 14. Após
i
○
a
o terceiro pulso, apresentou 11012, que em
○
r
○
Olhe para o gráfico de Q0 e compare com decimal é 13, e assim por diante.
to
○
○
o gráfico do clock. Note que a saída Q0 só se
u
○
altera quando o clock vai de 0 para 1. A contagem é claramente a regressiva, indo
○
○
s se repete indefi-
de 15 até 0. Note que o ciclo
○
o
t é 0 o próximo pulso
○
Olhando para o circuito, você vê que o nidamente, pois quando
i
○
clock do segundo flip-flop é a saída do pri- levará ao 15. Chamamose este efeito de reci-
○
r
di
○
meiro flip-flop. Assim, a saída do segundo flip- clagem automática.
○
○
flop só se alterará quando a saída do primeiro
os circuito que gerou o segundo
○
flip-flop for de 0 para 1. Caso contrário ele O segundo

○
conjuntosde gráficos tem seus flip-flops cha-

○
mantém sua saída no estado anterior.

veadosoagora na borda de descida (lembre-se
○
d
○
queoa borda de chaveamento do flip-flop é de-

○
Voltando ao gráfico e aplicando este con-

t
○
○
ceito, você deve comparar os gráficos dois a

sterminada na hora da escolha do CI através
○
dois. o do data book do fabricante).

○
d
○
a
○
Cada saída tem um valor correspondente v

○
r Este foi o único item alterado, todo o res-

○
em decimal. Assim: e to das ligações são idênticas às anteriores.

○
s
○
e Mas o efeito produzido na contagem foi o in-

○
• Q0 equivale a 20, que corresponde aR1 em

○
verso. Agora nós temos um contador up (pro-

.
○
decimal. a gressivo), que conta de 0 a 15 e recicla

○
d a 2 em
○
automaticamente.
a
• Q1 equivale a 21, que corresponde
○
iz
○
decimal.
r
○
o Podemos então criar uma tabela para este

○
t
• Q2 equivale a 22, que corresponde
○
a 4 em tipo de contador.
u
○
decimal. a
○
○
• Q3 equivale a 23,oque corresponde a 8 em

Chaveamento do CLOCK ligado CONTAGEM
○
ã Flip-Flop no...
○
decimal. n
○
Borda de Subida Q DOWN

○
ia
○
• Q4 equivale a 24, que corresponde a 16 em Borda de Descida Q DOWN

p
○
Borda de Subida Q
ó UP
○
decimal.
C
○
Borda de Descida Q UP
○
○
Note que o índice da saída corresponde Na tabela vemos que, alterando apenas
○
○
ao expoente da base 2. uma das opções, o sentido da contagem se

○
○
inverte.
○
Este conceito é muito aplicado no curso

○
○
de microprocessadores. Utilizando flip-flops com clear, podemos

○
○
forçá-los a iniciar a contagem a partir do

○
Olhando verticalmente após o primeiro zero, assim que a alimentação do circuito for
○

○
pulso de contagem ou pulso de clock , você feita; e utilizando flip-flops com preset po-
○
○
○ ○ ○ ○ ○
130/121
Instituto Monitor
Cópia nãodemos
forçá-los a iniciar todos
a contagem a partir os alto
do mais direitos
valor, autorais.
assim que a alimentação do circuito for feita.
Para que isso ocorra utilizamos um circuito muito simples,

chamado acionador automático.
4. Preset e Clear Automáticos

is.
Este circuito é composto apenas de um resistor e um capaci-
tor. Observe as figuras: r a
uto
4.1 Circuito 1 a
os
it
CIRCUITO DE PRESET OU CLEAR AUTOMÁTICO
+Vcc
VOLT NÍVEL LÓGICO UM ir
e
+Vcc
d
C
o s
SAÍDA o s
d
R to LÓGICO ZERO
NÍVEL
o s TEMPO
0
a d
Circuito para PRESET ou CLEAR
r v ativos em nível lógico 1
e
Assim que a alimentaçãoes é ligada, o capacitor se comporta como
se fosse um curto-circuito.
. R Desta forma, na saída teremos a tensão
+Vcc, que é entendida
da como nível lógico 1.
a
riz e o ecapacitor
Passa o tempo vai se carregando, até estar com-
o
pletamente carregado se tornar um circuito-aberto. Com isso, a
saída ficatconectada ao GND via resistor de pull-down, que é en-
tendidoaucomo nível lógico 0.
ã o
n Circuito 2
4.2
ia CIRCUITO DE PRESET OU CLEAR AUTOMÁTICO
óp +Vcc
C +Vcc
VOLT
NÍVEL LÓGICO UM
R
SAÍDA
C
NÍVEL LÓGICO ZERO
TEMPO
0
Circuito para PRESET ou CLEAR ativos em nível lógico 0
○ ○ ○ ○ ○
130/122
Instituto Monitor

Assim que a alimentação todos
é ligada, o capacitor os direitos
se comporta como autorais.
se fosse um curto-circuito. Desta forma, teremos a saída conecta-
da ao GND, que é entendida como nível lógico 0.
Passa o tempo e o capacitor vai se carregando, até estar com-

pletamente carregado e se tornar um circuito-aberto. Com isso a
saída fica conectada ao +Vcc via resistor de pull-up, que é enten-
s.
dido como nível lógico 1.
ai
5. Contadores Binários Encapsulados r
u to
Novamente os fabricantes de CIs acharam vantajoso encapsu-
a
s
lar circuitos contadores completos. Dentre os disponíveis no mer-
cado, citamos, entre outros:
ito
• CI 74LS192 – Contador binário decimal (conta de 0 air9),e pode ser
programado para iniciar a contagem a partir de um ddeterminado
o s
número. Pode ser programado para realizar a contagem de modo
em cascata com outros 74LS192 através dos ospinos carry (vai um)
progressivo ou regressivo (up ou down). Permite ser interligado
e borrow (empresta um). Permite zerar da contagem a qualquer

momento através do pino clear. to
• CI 74LS193 e 74LS192 – Contadores o s binários hexadecimal (con-
ta de 0 a F) e decimal (conta aded0 a 9), respectivamente. Podem
r
ser programados para iniciar v a contagem a partir de um deter-
minado número. Tambémepodem ser programados para realizar
es
a contagem de modo progressivo ou regressivo (up ou down). Per-
R
mitem ser interligados em cascata com outros 74LS193 ou
. pinos carry (vai um) e borrow (empresta
74LS192 atravésados
um). Permitemdzerar a contagem a qualquer momento através
izaSuas entradas de clock (up ou down) são sensíveis
do pino clear.
à borda der subida.
to
au
CONTADOR DECIMAL
ã o 3 2 6 7 16 8
n
ia Q0 Q1 Q2 Q3 +Vcc GND
óp
C 12 CARRY OUT 74LS192 BORROW OUT 13
A B C D UP DOWN LOAD CLEAR
15 1 10 9 5 4 11 14

○ ○ ○ ○ ○
130/123
Instituto Monitor
Cópia não autorizada. CONTADOR

Reservados todos os direitos autorais.
HEXADECIMAL
3 2 6 7 16 8
Q0 Q1 Q2 Q3 +Vcc GND
12 74LS193 BORROW OUT 13

s.
CARRY OUT
ai
A B C D UP DOWN LOAD CLEAR
r
uto
15 1 10 9 5 4 11 14
a
os
e
• CI 4040 – Contador BCD - binário apenas com 12 saídas,
it gera
11
dir combi-
números binários de 0 até 2 , o que corresponde a 2.048
s
nações, equivalentes aos decimais de 0 até 2.047. Não permite
programação alguma. Sua contagem é sempreoprogressiva (up).
Permite zerar a contagem a qualquer momento
o s através do pino
reset.
od
V Q Q Q Q t RESET ∅ 1 Q
DD 11 10
os 8 9 1
16 15 14 13 d 12 11 10 9
V v a
DD
er
e s
R
.CD4040BM/CD4040BC
d a
a
riz
to
au V ss
ã o 1 2 3 4 5 6 7 8
n Q12 Q6 Q5 Q7 Q4 Q3 Q2 Vss
ia
óp Você pode encontrar outras opções consultando os data books
C dos fabricantes e escolher a que melhor se aplica ao seu projeto.
6. Contadores Binários Programáveis

Você já deve ter visto o lançamento de foguetes em contagem re-
gressiva, ou relógios digitais contando 60 segundos de 0 a 59. Afinal,
como programar o contador para que ele faça esse tipo de contagem?
○ ○ ○ ○ ○
130/124
Instituto Monitor

6.1 Programando o Término da Contagem
Um contador conta pulsos. Estes pulsos podem vir de um gera-

dor de pulsos de clock ou de sensores do tipo abre-fecha contatos.
Não entrando pulsos, o contador não conta. Óbvio!, você diria.

Então responda: como fazer para que um circuito contador pare de
is.
contar? Simples! Tire dele os pulsos de contagem!
r a
Lembre-se da porta lógica AND de duas entradas. A saída só to
estará em nível lógico 1 quando as duas entradas estiverem em au
nível lógico 1. Com isso montamos nosso bloqueador de pulsos
o s de
contagem.
e it
ir
CIRCUITO BLOQUEADOR DE PULSOS
d
os
+ 5V
o s
14
od
3t
Entrada 1 Saída
PULSOS
2
o s
de
a d R
CONTAGEM
r v
s e PARA
7
LED
e
CONTA
. R+ 5V
d a GND
a
riz
to
O funcionamento é bem simples: quando a chave está ligada ao
au
+5V (nível lógico 1), a saída da porta só depende do que está na
ão
outra entrada. Assim, quando o pulso for 1, na saída teremos 1,
n
quando o pulso for 0, na saída teremos 0. Ou seja, os pulsos de con-
ia tagem passam direto. Chamamos isso de bypass.

óp Agora, quando a chave está ligada ao GND (nível lógico 0), a
C saída permanece o tempo todo em 0. Ou seja, bloqueamos os pulsos
de contagem e o contador pára de contar.
Vamos fazer agora a parada de contagem em um número qual-

quer. Devemos saber primeiro em que número desejamos que a
contagem pare.
Façamos uma combinação lógica entre as saídas do contador

Cópia nãodeautorizada. Reservados todos os direitos autorais.
modo a produzir um sinal quando este número aparecer.
○ ○ ○ ○ ○
130/125
Instituto Monitor
Cópia nãoExemplo
autorizada.
Contador: up (progressivo)
Início de contagem: 0
Término de contagem: 12 (em hexadecimal é “C”)
CI contador = 74LS193
is.
r a
2 6 7 16
+ 5V
8 uto
3
a
Q0 Q1 Q2 Q3 + Vcc GND
os
it
12 13
CARRY OUT 74LS193 BORROW OUT
r e
A B C D UP DOWN LOAD CLEAR di
15 1 10 9 5 4 11
o14s R
os C
R R R R + 5V
od
t
os
a d
r v PULSOS DE
se CONTAGEM
e
. R
Ao ligarmos a a alimentação do circuito, o capacitor C se com-
porta como um a d
curto-circuito, colocando o pino 14 em nível lógico
z
1 e zerando oicontador (todas as saídas vão a NL = 0).
tor
au 1, só indo a nível lógico 0 quando Q0 = 0 e Q1 = 0 e Q2 = 1
A saída da porta NAND de quatro entradas fica o tempo em
nível lógico
e Q3o= 1, representando o decimal 12. Em outras palavras, quando
nãsaídas formarem o decimal 12, a saída da porta NAND vai a nível
as
ia lógico 0, travando (parando) o contador no número 12.
óp
C A porta AND de 2 entradas é o nosso bloqueador de pulsos. As
demais ligações são determinadas pelo fabricante em seu data book.
Conectar a entrada down em NL = 1; desabilitar load colocan-

do-o em NL = 1; desabilitar o clear colocando-o em NL = 0 (o cir-
cuito automático já faz isso).

○ ○ ○ ○ ○
130/126
Instituto Monitor
Cópia nãoExemplo
autorizada.
Contador: down (regressivo)
Início de contagem: 9
Término de contagem: 0
CI contador = 74LS193
is.
r a
+ 5V
uto
3 2 6 7 16 8
a
os
12
13
eit
r
A B C D UP DOWN LOAD CLEAR di
15 1 10 9 5 4 11
os14
R
os C
od
R R R R + 5V t
o s
a d
r v
s e PULSOS DE
e CONTAGEM
. R
d a
za diferenças
Existem poucas em relação ao circuito anterior. Ao
ri
ligarmos a alimentação, o capacitor se comporta como um curto-
t o
circuito, levando o pino 11 a nível lógico 0 e ativando o load que
au Q0, Q1, Q2 e Q3.

transfere os níveis lógicos das entradas A, B, C e D para as respec-
tivas saídas
ã o
n Conclusão: ao ligarmos o circuito, ele se inicia com o número 9,
ia que é a combinação entre as entradas A, B, C e D.
óp
C A saída da porta NAND de quatro entradas fica o tempo todo
em NL = 1 até o momento em que todas as saídas estejam em NL = 0,
quando então vai a NL = 0, parando a contagem.
Você pode “brincar” com este circuito básico e fazê-lo contar

a partir de qualquer número e parar em qualquer número.

○ ○ ○ ○ ○
130/127

r a
uto
1 - Faça as ligações para que o circuito abaixo seja progressivo. Inicie a contagem a
a
partir do número 5 (em binário) e pare a contagem no número 15 (“F” em hexadeci-
mal). Explique como o circuito funciona.
s
ito
ire
+ 5V d
3 2 6 7 16 8o
s
Q0 Q1 Q2 Q3 + Vcc
o
GNDs
od
12
CARRY OUT 74LS193 t BORROW OUT 13
o s
ad LOAD CLEAR
A B C D UP
r v 4
DOWN
15 1 10 9 5
e 11 14
es
. R
da R C
z a
R R Rri R
t o
au + 5V
ão
n
ia
óp
C PULSOS DE
CONTAGEM
Explicação: __________________________________________________________________
_____________________________________________________________________________
_____________________________________________________________________________
_____________________________________________________________________________
_____________________________________________________________________________
_____________________________________________________________________________
○ ○ ○ ○ ○
130/128
Instituto Monitor
Cópia
2 - Onão autorizada.
que significa bypass? Reservados todos os direitos autorais.
( ) a) sinal lógico 1 que vira 0.
( ) b) sinal lógico da entrada que vai direto para a saída.
( ) c) sinal lógico da saída que vai direto para a entrada.
( ) d) sinal lógico que não vai para lugar nenhum.
3 - Uma seqüência de flip-flops tipo T (toogle) interligados, formando um contador

is.
binário. Sendo eles sensíveis à borda de descida e tendo as entradas de clock, a
partir do segundo flip-flop, ligadas no complemento da saída anterior, a contagem r a
será:
uto
( ) a) progressiva. a
( ) b) regressiva.
os
( ) c) compulsiva.
( ) d) equilibrada. eit
r
( ) e) não haverá contagem.
di
os
os
od
t
os
ad
r v
se
e
. R
da
a
riz
to
au
ão
n
ia
óp
C

○ ○ ○ ○ ○
130/129
lição
Codificadores e
14 Decodificadores is.
r a
Introdução to
○
u
○
a
Em sistemas digitais podemos citar al-
○
s
○
Vamos dar uma paradinha estratégica nos guns códigos para representar um número
○
flip-flops e olhar um pouco os decodifica- decimal:
to
○
i
○
re
dores.
○
i
○
• Código BCD 8421
d
○
Na lição anterior você projetou um
○
contador binário, programou-o a seu modo, ○
o s
• Código Johnson
○
etc. Mas a frustração era imaginar a tal s

• Código Gray
○
o Excesso 3 (XS-3)
○
contagem em decimal, pois o contador é

d
○
• Código
o outros...
○
binário.
• tentre
○
○
s
○
Binário, Decimal, Hexadecimal, entre o

○
d Acompanhe, a seguir, a descrição de al-

○
outros, são códigos. Apesar de conhecermos

a
○
a palavra, podemos perguntar: o que signifi- v guns desses códigos.

○
r
○
ca “código”? e
○
s 1.1 BCD 8421

○
e
○
Esta lição visa introduzir o aluno noRmun-

○
. di- BCD significa Binary Coded Decimal. As-

○
do dos códigos empregados em sistemas

a
○
d sim, BCD 8421 representa os números deci-

○
gitais. Para tanto, é preciso começar pelo pró-

a
○
mais de 0 a 9 com 4 bits (binary digits). O LSb

prio sentido da palavra “código”.z
○
ri vale 1 e o MSb vale 8.

○
o
○
1. Códigos em Sistemas t Digitais

○
u
○
1.2 Código Johnson

a
○
○
o
No Dicionário Aurélio, a palavra código
○
ã Este código utiliza-se de 10 bits (binary

○
significa:
n
○
digits) para representar um número decimal

○
ia ou sistema de sinais conven-

○
• Vocabulário de 0 a 9. Assim:
p
○
cionaisóou secretos utilizados em corres-

○
C
○
0000000001 = 0
pondências e comunicações.
○
0000000010 = 1
○
0000000100 = 2
○
• Informática: sistema de símbolos com que

○
0000001000 = 3
se representam dados e instruções de pro-
○
0000010000 = 4
○
grama, de modo a tornar possível seu 0000100000 = 5

○
○
processamento por computador. 0001000000 = 6

○
0010000000 = 7
○
○
0100000000 = 8
○
1000000000 = 9
○

○
○
○
○ ○ ○ ○ ○
130/131
Instituto Monitor
Cópia
1.3 Código não
Excessoautorizada.
3 (XS-3) Reservados todos os
o acendimento direitos
de cada autorais.
um destes segmentos
(leds), podemos formar números de 0 a 9.
Este código é composto pelo BCD 8421
com excesso de 3.
0,5
Assim, em XS-3 (na língua inglesa “X”

tem som de “ex” e “S” tem som de “és”.
16,24
18,06
14,22
Juntando temos o som da palavra excess,
que significa excesso). is.
r a
0011 = 0
0100 = 1 8 4
uto 1,25
0101 = 2 a
0110 = 3
os
it
0111 = 4
1000 = 5 a
r e 2,54
di
1001 = 6
f b
1010 = 7
os
1011 = 8 g
1100 = 9
e c
Note que apesar de utilizarmos binários, os d o ∅ 1,68 D.P.

não podemos colocar a base 2, pois se trata od
de um código que utiliza o binário. t
os
2. Decodificadores
ad
r v a
Você mesmo pode inventar um código
s
utilizando binários, de modo a representar
e b
e f
os números decimais.
. R
d a
Um homem pensou assim e patenteou a g ÂNODO
COMUM
a
iz financeiras
idéia da “criptografia” no mundo da infor
e
r
mática. Hoje nossas transações
osão todas cripto c
t
e de segurança via Internet
grafadas para evitar ufraudes. O Código
a
utilizado é um segredo de cada banco ou
d
o
nã
instituição financeira. ESTRUTURA INTERNA DE UM
DISPLAY DE 7 SEGMENTOS
Mas issoiaé só um comentário. O que nos
p
interessaósão os circuitos decodificadores, a
C estes códigos e decodificam no-

que pegam b
f
vamente para o decimal.
Para visualizarmos um número de 0 a 9, g CÁTODO

COMUM
utilizamos um dispositivo chamado display
de 7 segmentos (display em inglês significa e
mostrador). Ele é composto de 7 leds arran- c
jados de modo a formar um 8. Controlando
Cópia não autorizada. Reservadosd todos os direitos autorais.
130/132
Instituto Monitor

Observe o circuito todos
a seguir feito de diodos osdisplay
e um de 7 autorais.
direitos
segmentos.
a
a
b f b
c g
d
e e c
f
g d
s.
r ai
(1)
to
(2) +5 volts
au
(3)
os
it
re
di
os
s
do
Pos. 1 Pos. 2 Pos. 3 to
s
• Ao acionarmos a chave para a posição 1, aparece no display o

do
número 0.
va
• Na posição 2, aparece no display o número 6.

er
es
• Na posição 3, aparece a letra A. Lembra-se dos hexadecimais?

.R
Os diodos utilizados servem para evitar o retorno de corrente

da
elétrica.Caso eles não estivessem ali, todos os segmentos acende-

za
riam ao mesmo tempo.

ri
to
Você pode expandir esse circuito e montar um decodificador

au
de Código Johnson para decimal via display de 7 segmentos (não

nos referimos ao ponto decimal como segmento).
o
nã
Os principais decodificadores também são encontrados em

ia
um único CI. Dentre eles destacamos: BCD to 7 Segment Decoder

óp
(no CI 4511) e BDC to Decimal Decoder (no CI 4028). Vamos

C
conhecê-los
2.1 BCD to 7 Segment Decoder (CI 4511)
Trata-se de um CI com entradas para código BCD e saída para

display de 7 segmentos do tipo cátodo comum (reveja o exemplo).
Converte BCD em saída decimal via display de 7 segmentos.
○ ○ ○ ○ ○
130/133
Instituto Monitor

Vdd f g a b c d e
4511
B C LT BI LE D A Vss
is.
r a
to
Consultando o data book, temos:
• Vdd = 3V a 15V. au
os
• a, b, c, d, e, f, g são as saídas para os segmentos do display CC
(cátodo comum).
e it
• A, B, C, D são as entradas BCD, sendo A o LSb e Dio r MSb (esta
d
ordem é dada pelo fabricante, uma vez que não existe norma ou
regra dizendo que A deve ou não ser o LSb). os
• Vss = GND (0 V).
o s
• LT = Lamp Test. Quando este pino está o dhabilitado, todos os seg-
mentos devem se acender. Serve paratverificar se algum display
apresenta segmento queimado. os
a
• BI = Blank in. Quando este pino
d está habilitado, todos os seg-
r
mentos devem ficar apagados. v Serve para apagar, por exemplo,
se do número.
os números zero à esquerda
e
• LE = Latch Enable.RQuando este pino é habilitado, ele trava a
última informação. presente nas saídas. Ou seja, quando ele é
a de observar a entrada e mantém a saída.
habilitado, o CIddeixa
a
zum
Serve para “fotografar” uma informação que está presente nas
r
entradas pori intervalo de tempo muito pequeno. Muito utili-
zado emt osistemas microprocessados onde a velocidade do clock
au de MHz (1:1.000.000 segundos).
é da ordem
ã oSua Tabela da Verdade é:

n
LT
i
BIa LE D C B A a b c d e f g DISPLAY
óp
0 1 X X X X X 1 1 1 1 1 1 1 8
1
1 C 0
1
X
1
X
X
X
X
X
X
X
X
0 0 0 0 0 0
Mantém as saídas no momento do LATCH
0
1 1 0 0 0 0 0 1 1 1 1 1 1 0 0
1 1 0 0 0 0 1 0 1 1 0 0 0 0 1
1 1 0 0 0 1 0 1 1 0 1 1 0 1 2
1 1 0 0 0 1 1 1 1 1 1 0 0 1 3
1 1 0 0 1 0 0 0 1 1 0 0 1 1 4
1 1 0 0 1 0 1 1 0 1 1 0 1 1 5
1 1 0 0 1 1 0 1 0 1 1 1 1 1 6
1 1 0 0 1 1 1 1 1 1 0 0 0 0 7
1 1 0 1 0 0 0 1 1 1 1 1 1 1 8
1 1 0 1 0 0 1 1 1 1 1 0 1 1 9
○ ○ ○ ○ ○
130/134
Instituto Monitor

A ordem dos segmentos todos
segue um padrão. os direitos
Por exemplo, o seg- autorais.
mento “a” sempre será o segmento superior horizontal e no senti-
do horário.
Note que o Lamp Test e o Blank in são ativos (habilitados) em

nível lógico 0 e precisam estar em nível lógico 1 para liberar o fun-
cionamento do decoder.
is.
2.2 BCD to Decimal Decoder (CI 4028)
r a
Este CI tem quatro entradas (A, B, C e D) e dez saídas (0, 1, 2, 3, to
4, 5, 6, 7, 8, 9). Cada saída irá a nível lógico 1 quando o respectivoau
binário estiver nas entradas.
o s
eit
8 r
di
Vdd 3 1 B C D A
4028 os
os
5d 6
4 2 0 7 9
to Vss
o s
D C B A 0 1 2 ad 3 4 5 6 7 8 9
0 0 0 0 1 0 v
r0 00 00 00 00 00 00 00
0 0 0 1 0 1 e0
0 s 1
0e
0 0 1 0 0 0 0 0 0 0 0 0
0
0
0
1
1
0
1
0
0
0
. R0 0 0 1 0 0 0 0 00
0 1 0 0 0 0 0
0 1 0 1 0a 0 0 0 0 1 0 0 0 0
d
1 a0
0 1 1 0 0 0 0 0 0 0 1 0 0 0
0 1 1
iz 0 0 0 0 0 0 0 0 1 00
0 0 0 0 0 0 1 0
o1r 0 0 0 0 0 0 0 0 0 1
1 0 0 0
1 0 0
t
u 0previstos
Outros casos de entrada sem significado como DECODER na saída
1
1
0
0 o 1
a1
1
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
1
0
0
1
1 1ã 0 0 0 0 0 0 0 0 0 0 1 0
1 n1 0 1 0 0 0 0 0 0 0 0 0 1
1
ia 1 1 0 0 0 0 0 0 0 0 0 1 0
óp
1 1 1 1 0 0 0 0 0 0 0 0 0 1
C
Você pode construir qualquer circuito codificador ou
decodificador, incluindo os que vimos nesta lição, utilizando por-
tas lógicas. As variáveis serão as mesmas, porém teremos 7 saídas
e 10 saídas. Para cada saída teremos um circuito digital responsá-
vel por controlá-la.
Perceba a vantagem de se trabalhar com decoders montados

Cópia nãoemautorizada.
CIs.
Reservados todos os direitos autorais.
○ ○ ○ ○ ○
130/135
Exercício Proposto is.

r a
to pronto
1 - Faça as ligações entre o 4511 e o display de 7 segmentos, de modo a deixá-lo
u
a
para receber as entradas A, B, C e D. Obs.: os resistores de 330 ohms têm a função
s
de limitar a corrente que vai para o led, evitando queimar o CI e o próprio led.
Resistores de 330 ohms são um padrão para tensão de alimentaçãoode +5V.
eit
dir
os
a
b
f
os
od
g t
os
e
c ad
r v
d
e
es
. R
d a
iza
330 Ω
330 Ω
330 Ω
330 Ω
330 Ω
330 Ω
330 Ω
t or
au
ã o
n
i a Vdd f g a b c d e
ó p
C 4511
B C LT BI LE D A Vss

○ ○ ○ ○ ○
130/136
Shift-Register ou
lição
Registrador de Deslocamento
15 is.
r a
Introdução o
lizam binários no formato tparalelo e são
○
u
○
a
indicados como microprocessador de 16
○
s
○
Encerrando neste fascículo a parte que bits, 32 bits, 64 bits; videogames de 32
○
trata de circuitos digitais, veremos o que são bits,etc.
to
○
i
○
re este termo
os registradores de deslocamento e qual o seu
○
• Serial: utilizamos para nos re-
i
○
emprego na Eletrônica Digital.
d
ferir a uma informação binária que apare-
○
○
O objetivo principal desta lição é trans- ○

○
ce na saída
passar do
s chamada serial, bit a bit com o
o tempo.
mitir ao aluno conhecimentos sobre a trans- s
○
ocontadores que estudamos anterior-

○
formação de informação paralela em infor-

d
○
Os
to têm em suas saídas uma “palavra” bi-
○
mação serial, de importante aplicação na

mente
○
Informática.
○
snária no formato paralelo. Enxergamos todos

○
o
○
1. Conceito d os bits que compõem a saída de uma única vez.

○
a
○
v
○
r Os modems utilizam a linha telefônica

○
Os registradores de deslocamento são e

○
formados exclusivamente por flip-flops s

para enviar dados. Como a linha telefônica
○
e JK só tem dois fios, precisamos enviar a tal “pa-

○
R
ligados na configuração tipo data ou simples-
○
. lavra” binária um bit de cada vez. Ou seja,

○
mente flip-flops tipo D.

a
○
uma série de pulsos compõe tal “palavra”.

d
○
a um ligada à
○
Ligados em cascata (saída zde

○
i
entrada do outro e assim porr diante), servem
Quem transforma informação paralela em
○
o paralela de bits
○
serial são os circuitos chamados shift-

t
○
para converter uma seqüência

u registers ou registradores de deslocamento.
○
em uma seqüência serial

a de pulsos binários.
○
Mas registrar o deslocamento de quem? Res-

○
o
○
posta: dos bits da tal “palavra” binária.

ã
○
• Paralelo: utilizamos este termo para nos

referir a umanquantidade de bits que de-
○
○
ia Vejamos os Circuitos EP/SS (Entrada

○
vem ser trabalhados juntos. Exemplos: os

ópcomputadores e videogames uti-
○
Paralela/Saída Serial) e ES/SP, (Entrada

○
modernos
Serial/Saída Paralela):
C
○
○
○
○
○
○
○
○
○
○
○
○
○
○

○
○
○
○ ○ ○ ○ ○
130/137
Instituto Monitor

ENTRADA PARALELA bit = 1
SAÍDA PARALELA
Q0 Q1 Q2
J PR Q J PR Q J PR Q is.
SAÍDA a
or
SERIAL
t
au
K Q K Q K Q
CL CL CL
o s
eit
CLOCK PARA
d ir
TRANSFERÊNCIA
os
os
Este é um circuito EP/SS formado com flip-flops JK e inverso-
o d fica mais “limpo”.

res. Pergunta: para que fazer tanta ligação se já existem os flip-
flops tipo D (data)? Resposta: assim o circuito
t
os
a d
r v
s e SAÍDA PARALELA
e
R
. Q0
d a Q1 Q2
a
r iz D PR Q D PR Q D
PR
Q
to SAÍDA
au
SERIAL
Q Q Q
o CL CL CL
nã
ia
óp TRANSFERÊNCIA
CLOCK PARA
C ENTRADA PARALELA bit = 0
Neste exemplo temos uma “palavra” binária de 3 bits, mas é

fácil observar que, conforme colocamos mais flip-flops em cascata,
o tamanho da “palavra” binária aumenta para 4 bits, 5 bits, 6 bits,...,
32 bits... Enfim, para quantos precisarmos.

○ ○ ○ ○ ○
130/138
Instituto Monitor
Cópia não2.autorizada.
FuncionamentoReservados todos os direitos autorais.
Antes de enviar a tal “palavra” binária no formato serial, pre-
cisamos carregá-la no circuito EP/SS. Isto é feito ativando o preset
quando o bit correspondente for 1 ou ativando o clear quando o bit
correspondente for 0.
Uma vez carregada a “palavra” binária, as saídas apresentam

is.
uma cópia da informação, e a saída do último flip-flop será a saída
serial. r a
u to
O pulso de clock agora tem a função de transferir a informação a
de um flip-flop para o próximo. s
ito
Lembre-se do delay time (atraso de propagação). Como
r e todas
ponto, todos lerão suas entradas no mesmo instante dienum
as entradas de clock de todos os flip-flops estão juntas único
durante o
tempo da borda de chaveamento. os
o s
Como vimos, o tempo de uma borda, seja
o dtime.
ela de subida ou de
t
descida, é muitas vezes menor que o delay Isto implica que,
s
quando um flip-flop recebe a borda do clock, ele gastará um tempo
maior para colocar a informação daoentrada na saída. Até que isto
a d
ocorra, o tempo da borda já acabou.
r v
Exemplo
s e
e
+ 5V . R
d a
R
a
riz
C t
o Q0 Q1 Q2
au
o D PR Q D PR Q D PR Q
nã
SAÍDA
FF-0 FF-1 FF-2
SERIAL
ia CL Q CL Q CL Q
óp
C
CLOCK PARA
TRANFERÊNCIA
CLOCK
Q0
Q1
Q2 Reservados todos os direitos autorais.
○ ○ ○ ○ ○
130/139
Instituto Monitor

Ao ligarmos o circuito, o capacitor setodos
comportaos direitos
como um cur- autorais.
to-circuito, levando preset do FF-0 a nível lógico 0, ativando-o e
fazendo sua saída ir para nível lógico 1; levando clear dos FF-1 e
FF-2 a nível lógico 0, ativando-os e fazendo suas saídas irem para
nível lógico 0.
Então, nossa palavra de 3 bits é 100.
is.
Podemos observar isso no Diagrama de Tempos da figura. An-
tes do primeiro pulso de clock borda de subida, as saídas estão Q0 r a
= 1, Q1 = 0 e Q2 = 0.
uto
a
s
Na primeira borda de subida do clock, todos os flip-flops fa-
o
eit
zem a leitura de suas entradas. Mas perceba que esta leitura é muito
rápida e termina antes que os flip-flops consigam colocar suas lei-
r
di
turas em suas saídas. Isto quer dizer que cada flip-flop lê o estado
de cada saída antes do pulso de clock.
os
Após a primeira borda de subida:
os
o dpara a saída.
t
• o FF-0 lê sua entrada que é 0 e a manda
• o FF-1 lê sua entrada que é a saídasdo FF-0 que está em 1, pois a
d
nova informação ainda não chegou. o
a
• o FF-2 lê sua entrada que é avsaída do FF-1 que está em 0, pois a
nova informação ainda nãoe rchegou.
es
R de subida:
Após a segunda borda
.
d a que é 0 e a manda para a saída.
• o FF-0 lê sua entrada
i
• o FF-1 lê suazaentrada que é a saída do FF-0 que está em 0.
r
• o FF-2 tlêosua entrada que é a saída do FF-1 que está em 1.
au
ã oApós a terceira borda de subida:
n
• o FF-0 lê sua entrada que é 0 e a manda para a saída.
ia • o FF-1 lê sua entrada que é a saída do FF-0 que está em 0.
óp • o FF-2 lê sua entrada que é a saída do FF-1 que está em 0.
C
Com isso a “palavra” binária 100 foi transferida para a saída
serial bit a bit.
Para recuperar uma “palavra” binária enviada no formato serial,

precisamos, além do sinal serial, o sinal de clock que originou o
sinal serial. Chamamos isso de sincronismo. Sem sincronismo não
Cópia nãoconseguimos
recuperar ou converter um todos os
sinal serial emdireitos
paralelo. autorais.
○ ○ ○ ○ ○
130/140
Instituto Monitor

Assim, o circuitoReservados todos
ES/SP também precisa os direitos
dos pulsos de clock autorais.
de modo sincrônico que originou o sinal serial.
Vejamos:
SAÍDA PARALELA
+ 5V
is.
Q0 Q1 Q2 r a
uto
ENTRADA
D PR Q D PR Q D PR Q a
SERIAL
FF-0 FF-1 FF-2
os SAÍDA
it
SERIAL
CL Q CL Q
r e
CL Q
di
os
CLOCK PARA
os
TRANFERÊNCIA
od
CLOCK t
Q0 o s
ad
Q1
r v
Q2
se
e
. R
Este circuito d
a
desfaz o que o circuito anterior fez, ou seja, é um
a
iz
conversor serial-paralelo.
r
t o é bastante lógica e depende muito do sincronismo.
A situação
au
ãoPense! Se você utilizou três pulsos de clock (três bordas de su-
n
bida) para converter de paralelo para serial, você precisará dos mes-
ia mos três pulsos de clock para converter de serial para paralelo.
óp Observando a figura e o gráfico, note que após a terceira borda

C de subida teremos nas saídas a “palavra” binária 100.
Se não houver o sincronismo, não haverá recuperação da “pa-

lavra” binária original, mas de outra “palavra” binária qualquer
sem o significado ou sentido esperado.
Uma aplicação maior destes circuitos é feita em microcom-

putadores.
○ ○ ○ ○ ○
130/141

r a
to111, no
1 - Faça as ligações para transformar uma “palavra” binária de três bits, sendo
u
formato serial.
a
s
+ 5V
ito
ire
d
R
o s
os
d
C Q0
to Q1 Q2
o s
D
PR
Q Da
dPR Q D
PR
Q
r v SAÍDA
s e SERIAL
e
CL
Q
. R CL
Q
CL
Q
da
iza
tor
au
CLOCK PARA
TRANFERÊNCIA
ã o
2 - Por quennos modems precisamos transformar uma palavra binária em formato serial?
ia
( ) a) Porque, nos computadores, o formato das palavras é paralelo e no telefone só
p
ó temos 2 fios.
( C) b)Porque, nos computadores, o formato das palavras é serial e no telefone só te-
mos 2 fios.
( ) c) Porque, nos computadores, o formato dos telefones é paralelo e no telefone só
temos 2 fios.
( ) d)Porque, nos computadores, o formato das palavras paralelo e serial só tem 2 fios.
( ) e) Porque, nos computadores, o formato da serial é paralelo e no telefone só temos
2 fios.

○ ○ ○ ○ ○
130/142
Instituto Monitor
Cópia
3 - Anão
maior autorizada. Reservados
aplicação de circuitos todos
shift-register ocorre em: os direitos autorais.
( ) a) bancos.
( ) b)postos.
( ) c) computadores.
( ) d)casas lotéricas.
( ) e) televisores.
4 - ES/SP e EP/SS significam:

is.
a
_____________________________________________________________________________
r
to
_____________________________________________________________________________
u
5 - Complete: a
os
Por causa do delay time, os dados da _____________ demoram __________________ que
a borda de _______________ para atingir a ___________________ : it
i re
( ) a) entrada - mais - subida - saída. d
( ) b)saída - mais - subida - entrada.
os
( ) c) entrada - menos - subida - saída.
( ) d)entrada - mais - descida - saída. os
( ) e) saída - menos - descida - saída. d
to
os
ad
r v
s e
e
. R
d a
a
r iz
t o
au
ã o
n
ia
óp
C

○ ○ ○ ○ ○
130/143
lição
Operações Aritméticas
16 com Binários is.
r a
Introdução Note este outro exemplo:to
○
u
○
256 a
○
65s
○
Nesta última lição, para você relembrar, re-
○
+o
tomamos o trabalho com os números binários,
t
○
i321
○
tratando de operações aritméticas com eles.
e
○
r
di é onze; coloca-se o número
○
○
Os sistemas digitais às vezes devem ope- • Seis mais cinco
○
○ um e “vai s
um” para o cinco lá em cima.
rar dois números binários.
o
○
• Cinco s
○
com “um que foi” é seis, mais seis é

o
○
Podemos somar e subtrair binários. Mul-

d o dois lá emo cima.
○
doze; coloca-se número dois e “vai um”

o
○
tiplicar e dividir binários já é algo mais com-

tpara
○
plexo que demanda um processamento de

○
s
○
dados. Requer, portanto, o uso de computa- o • Dois mais “um que foi” é três. Três mais
○
d
○
dores. Vamos lá!

a nada é três.
○
v
○
r
○
• Resultado: trezentos e vinte e um.

1. Soma de Binários e
○
esser
○
○
Você já deve ter percebido que todo R Com os circuitos lógicos somadores ocor-
○
.
○
humano só consegue operar dois números por

a re a mesma coisa. Neles entram dois bits e
○
d
○
vez. Vejamos o exemplo de adição abaixo: sai o resultado.

a
○
z
○
ri
○
Às vezes acontece o “vai um” e o circuito

713 o
○
t
○
manda um bit para o próximo circuito.

au
○
+ 24
○
○
o 737 Primeiro vejamos como somar em biná-

○
ã
○
n o processo de adição, no- rio, depois o circuito que faz isso.

○
○
a do ser humano em traba-

Se você analisar
i
○
p Exemplo:
○
tará essa limitação

lhar com ó
○
apenas dois números de cada vez:

C
○
○
Some 10001 com 1001 :

○
• Três mais quatro é sete. 2 2

○
○
• Um mais dois é três. O processo de arranjar os números para

○
○
• Sete mais nada é sete. o cálculo da adição é igual ao que utilizamos

○
○
para somar números decimais. Ora, somos

○
• Resultado: setecentos e trinta e sete. seres humanos!

○
○
○
○

○
○
○
○ ○ ○ ○ ○
130/145
Instituto Monitor

10001
+ 1001
Muitos acham difícil somar ou subtrair números binários. Faça

então a conta em decimal e só no final converta para binário:
⇒ 17 is.
⇒ 9
+
r a
26 ⇒ 11010
uto
a
Mas assim não vale! Assim você não aprende a somar binários!
os
Expliquemos então como ocorre a soma em binário:
eit
r
Em binário: di
0+0=0 os
0+1=1
os
1+0=1
od
1 + 1 = 0 e “vai um” t
o s
d
Este último é o principal item da adição de binários. Portanto:
a
r v 100011
s e 10001 1001
e + 1001
. R 11010
d a
izéazero e “vai um” para o alto na casa da esquerda.
r
• Um mais um
ozero
ut
• Um mais é um e um mais zero é um. Colocamos o um.
• Zeroamais zero é zero. Colocamos o zero.
•ã
o
Zero mais um é um. Colocamos o um.
n
ia • Um mais nada é um.
óp • Resultado: 11010 2

○ ○ ○ ○ ○
130/146
Instituto Monitor

Em inglês nos referimos todos osdedireitos
ao “vai um” chamando-o carry, e o autorais.
circuito lógico que faz isso é:
A RESULTADO
CARRY is.
r a
uto
a
Sua Tabela da Verdade é:
o s
A B RESULTADO CARRY
eit
0
0
0
1
0
1
0
0 d
ir
o1s
1 0 1 0
1 1 0
o s
od da Verdade de uma
t
Note que é praticamente a mesma Tabela
s
porta EXOR (ou EXCLUSIVA). Chamamos este circuito de half
adder (meio somador), pois ele nãooreconhece vinda de carry.
a d
Um circuito completo cujaventrada reconhece um carry é:
e r
A
es
B
. R RESULTADO
d a
za
CARRY
IN
i
tor
au CARRY
OUT
o
nã
ia
óp
C Note que existe aqui uma entrada de “vai um”, o carry. Existe
também uma saída de carry resultante.
• se o bit A for 1 e o bit B for 1, gera carry.

• se o bit A for 1 e a entrada de carry for 1, gera carry.
• se o bit B for 1 e a entrada de carry for 1, gera carry.
○ ○ ○ ○ ○
130/147
Instituto Monitor

O resto do circuito todos os direitos autorais.
é igual ao anterior.
Novamente os fabricantes acharam lucrativo produzir circui-

tos integrados completos de somadores de 4 bits expansíveis para
8, 16, 32 ..., ficando assim:
A0
s.
B0 S0
ai
r
uto
a
os
eit
r
di
osS
A1
B1
s
1
do
to
os CARRY OUT
ad
r v
s e
Circuito Somador Completo para 2 bits, expansível
e
R
. somadores em cascata e cuidar para entrar
Basta interligaraos
com o bit certo em
a d cada entrada.
2. Subtraçãor izde Binários
t o
au aplicar aqui o mesmo conceito de soma de binários, ope-
Vamos
o somente dois números por vez.
rando
ã
n
ia nário.
Na dúvida, faça a conta em decimal e depois converta para bi-
óp Lembrando que, na subtração, existe o “empresta um”.
C Em binário:
0–0=0
1–0=1
1–1=0
0 – 1 = 1 e “empresta um”

○ ○ ○ ○ ○
130/148
Instituto Monitor
Cópia nãoExemplo:
1 0 0 0
- (1) (1) (1) 1
0 1 1 1
• Zero menos um é um e “empresta um” para a casa de baixo à is.

esquerda. r a
• Zero menos “um que veio” é um e “empresta um” para a casa de t
o
baixo à esquerda. au
s
to
• Zero menos “um que veio” é um e “empresta um” para a casa de
baixo à esquerda. i
• Um menos o “um que veio” é zero. ire
d
• Resultado: 0111 ou simplesmente 111 .
2
os 2
O circuito que faz isto é: o s

d
to
A
os
B
ad RESULTADO
BORROW
r v
IN
e
es
. R BORROW
d a OUT
iza
tor
au que:
Note
ão
n A = 0 e B = 1 gera borrow (“empresta um”).
•
a
i • A = 0 e borrow in = 1 gera borrow (“empresta um”).
p
ó • B = 1 e borrow in = 1 gera borrow (“empresta um”).
C

○ ○ ○ ○ ○
130/149
Instituto Monitor

Um circuito maior todos
é composto de ligações os direitos
em cascata. Veja: autorais.
A0
B0 S0
is.
r a
uto
a
os
it
A1
B1
r eS
1
di
os
os BORROW
od OUT
t
o s
d
Circuito Subtrator Completo para 2 bits, expansível.
a
r v
s e
3. Unidade Lógica e Aritmética (ULA)
e
. R
Os fabricantes acharam lucrativo produzir CIs completos com
nários de 4 bits. d
a
somadores e subtratores, além de incluir funções lógicas entre bi-
iza
r
Este CIoapresenta duas entradas de números binários de 4 bits
t
au saída de 4 bits (S0 ~ S3) e suas funções lógicas ou arit-
(A0 ~ A3) para operar com outro número binário de 4 bits (B0 ~ B3).
Apresenta
o são selecionadas através das combinações entre os outros
méticas
ã
n
pinos.
ia
óp
C

○ ○ ○ ○ ○
130/150

r a
1 - Faça a soma binária entre 111012 e 111012. O resultado é:
uto
( ) a) 1111112
a
( ) b)1111012
os
it
( ) c) 1110012
( ) d)11101012
r e
di
( ) e) 1110102
2 - Faça a subtração binária entre 111112 e 111012. O resultado é:

os
( ) a) 0
( ) b)1 os
( ) c) 2 od
( ) d)10 t
( ) e) 11 os
ad
r v
se
e
. R
da
a
riz
to
au
ão
n
ia
óp
C

○ ○ ○ ○ ○
130/151
Respostas dos Exercícios Propostos is.

r a
Lição 1
uto
a
1) C
os
2) A
eit
r
di
3) B
os
4) B
5) B
os
Lição 2
od
t
1) a) 1010112 e 2Bh
os
b) 11011112 e 6Fh
ad
c) 110010002 e C8h
d) 1012 e 5h r v
e) 11111112 e 7Fh se
e
f) 1111112 e 3Fh
g) 111112 e 1Fh . R
h) 11112 e Fh
da
i) 1112 e 7h a
2) a) 32 e 20h riz
b) 4 e 4h to
c) 20 e 14h au
d) 31 e 1Fh
ão
e) 15 e Fh
f) 7 e 7h n
ia
óp informações do mundo analógico para o mundo digital.
g) 42 e 2Ah
3)
C
Para enviar
4) Para trazer informações do mundo digital para o mundo analógico.
5) Onde tudo que é analógico é expresso em números binários (um ou zero).

○ ○ ○ ○ ○
130/152
Instituto Monitor
Cópia
Lição 3 não autorizada. Reservados todos os direitos autorais.
1) A
2) Porta Inversora - Porta E - Porta OU
3) Ligando uma porta inversora na saída de uma porta E, formando a porta NE, e ligando uma
porta inversora na saída de uma porta OU, formando uma porta NOU.
4) B is.
5) A r a
uto
Lição 4 a
os
1) D
eit
2) A r
3) S=A.B di
4) S=A.B.C.D+A.B.C.D+A.B.C.D+A.B.C.D+A.B.C.D+A.B.C.D+A.B.C.D os
5) D os
od
6)
t
A B C
os
ad
r v
se
e
. R
da
a
riz S
to
au
ão
n
ia
óp
C
S=A.B.C + A.B.C + A.B.C + A.B.C + A.B.C + A.B.C

○ ○ ○ ○ ○
130/153
Instituto Monitor
Lição
Cópia 5 não autorizada. Reservados todos os direitos autorais.
1) C
2) C
3) C
4)
is.
8r
a 7
to9
1 14
u
2 13 6
14 13 12 11 10 9 8 7 6 5 4 3 2 1
3 12 a 10 5
4 11
os 11 4
5 10
e it 12 3
8 9 10 11 12 r13 14
i
6 9 13 2
1 2 3 4 5 6 7
7 8 d 14 1
os
o s
to os CIs CMOS trabalham com qualquer tensão de o
d
5) Os CIs TTL trabalham exclusivamente com tensão de alimentação de +5 volts ±10%, enquan-
t alimentação de +3 volts até +15 volts.
s
6) Livro de Dados ou Informações sobre CIs, explicando desde a alimentação até como utilizá-
los corretamente devido às suas limitações. do
a 74XX em termos de pinagem, porém para os
7) A Linha 54XX é totalmente equivalente àvLinha
r
54XX os limites de tensão, corrente eetemperatura são mais rígidos, específicos para o uso
es
militar que trabalha com altas variações de temperatura e precisões maiores.
. R
Lição 6
d a
a
a) S = A + A
riz
t o
Aplicando a Lei da Complementação.
S =1 au
o
b) S = A . B + Aã. B
n
a
Não há iMINIMIZAÇÃO, neste caso.
p
c) S = Aó. B . C + A . B . C
C
Colocando C em evidência teremos:
S = C . (A . B + A . B). Não há MINIMIZAÇÃO, neste caso.
d) S=A.B.C.D + A.C.D.B + A.B.C.D
Aplicando o Teorema de De Morgan (dualidade), teremos:
S = (A não
Cópia + B) . (C + D) + A . B . (C + Reservados
autorizada. D) + A + B + C + D todos os direitos autorais.
○ ○ ○ ○ ○
130/154
Instituto Monitor

S = ((C + D) . ((A + B) + A . B)) + A + B + C + D
=1
Aplicando a Lei da Complementação:
S=C+D+A+B+C+D
s.
e) S = A . (A + B) + A . (A + B)
Aplicando as Leis: Distributiva, Complementação e Idempotente:
ai
r
S=A.A + A.B + A.A + A.B
uto
S= 0+A.B+A+A.B
a
S=A+A.B
os
S = A . (1 + B)
eit
r
=1 di
S=A
os
Lição 7 os
od
1) t
o s
a) A A
ad A b)
A
1 1 D
r v 1 1 D
B
1 1 se B
1 1 1 1
D e D
B
1 1
. R B 1 1
1 aD 1 1 D
aCd
C C
iz C C C
or
4 agrupamentos de 2 1 agrupamento de 8 e 1 agrupamento de 4
t
Este exemplo aceita outro tipo de arranjo, mas no final serão
au
sempre 4 agrupamentos de 2.
ã o
c)
n A A d)
A A
ia B 1 1 1 D
óp
B 1
B 1 1
C D
1 agrupamento de 2 B
1 1 D
C C C
2 agrupamentos de 4

○ ○ ○ ○ ○
130/155
Instituto Monitor
e) A A f) A A
B 1 1 1 1 D
B
B 1 1 1
s.
C C C 1
D
ai
B
1 D o
r
1 agrupamento de 4 e 1 agrupamento de 2
t
C C C au
Não é possível agrupar. Sãos4 isolados.
ito
e
g) A A h) A ir A
d
B 1 1
B o s 1 D
1
B 1
o s1 1
D
C C C d 1
to
B
D
2 agrupamentos de 2
os C C C
ad
r v Não é possível agrupar. São 4 isolados.
i) A A se j) A A
e
B 1 1
. R B
1 D
B 1
d a D
a
iz de 2
1 1
or
2 agrupamentos B
1 D
t
au C C C
ão
n A A
k) ia l) A A
óp
1 1 D
B 1 1 1 1 D
C 1 1
D
B
1 1 1 1
1 1 D
B 1 1 1
1 1 D B
1 1 1 1 D
C C C
C C C
Não é possível agrupar. São 8 isolados. 4 agrupamentos de 8

○ ○ ○ ○ ○
130/156
Instituto Monitor

2)
A A
1 1 D
B
1 1 1 1
D
s.
1 1 1 1
B
D
ai
r
C C C
uto
a
os
eit
Lição 8 r
di
os
a) S = A . B . D + B . C . D + A . B . D + A . B . C
b) S = A + B . D
os
c) S = B
od
d) S = B . C + C . D t
o s
e) S = C + A . B
d
f) S = A . B . C . D + A . B . C . D + A . B . Cv. a
D + A.B.C.D
g) S = A . C + A . C e r
s
h) S = A . B . C . D + A . B . C . D + A e .B.C.D + A.B.C.D
. R
da
i) S = A + B
j) S = A . B . C . D + A . B . C .aD + A . B . C . D + A . B . C . D + A.B.C.D + A.B.C.D +
+ A . B . C . D + A . B . C i. zD
r
k) S = A + B + C + D to
au
ã o
n
ia
ó p
C

○ ○ ○ ○ ○
130/157
Instituto Monitor
Cópia
1) a)
+ 5V
A B C D S
0 0 0 0 1 I0
is.
0
0
0
0
0
1
1
0
1
1
I1
r a
to
I2
0 0 1 1 1
0 1 0 0 0
I3
au
I4 O
0 1 0 1 1 I5
os
0
0
1
1
1
1
0
1
0
0
I6
eit
I7
r
di
MUX
1 0 0 0 1 I8
1 0 0 1 0
os
I9
1 0 1 0 1
1 0 1 1 1
I10
I11 os
1 1 0 0 0
I12
od
1 1 0 1 1
I13 t
I s
1 1 1 0 0
1 1 1 1 1 o
dI
14
va 15
e
GND
r A B C D
es
. R
da
a + 5V
iz
b)
o r
A uBt C D I 0
0a 0 0 1 I
o
1
0 0 1 1
nã 0 1 0 1
I 2
I 3 MUX
ia 0 1 1 1 I
p
4
1 0 0 0 O
ó 1 0 1 1
I 5
C 1 1 0 0
I 6
I7
1 1 1 1
GND = Nível lógico 0 A B C

GND todos os direitos autorais.
○ ○ ○ ○ ○
130/158
Instituto Monitor
2)
+ 5V
A B C D S is.
0 0 0 0 0
I0
r a
to
I1
0 0 0 1 1
0 0 1 0 1 I2
au
0 0 1 1 1 I3
0 1 0 0 0 I4 O os
0 1 0 1 1 I5
eit
I6
r
di
0 1 1 0 0
0 1 1 1 1 I7 MUX
1 0 0 0 0
os
I8
1 0 0 1 1
1 0 1 0 1
I9
o
I10
s
1 0 1 1 1 Id
o
1 1 0 0 0 tI
11
1 1 0 1 1
os 12
I13
1 1 1 0 0
ad I14
1 1 1 1 1
r v I15
e
es
A B C D
GND
. R
da
iza
tor
au
ão
n
ia
óp
C

○ ○ ○ ○ ○
130/159
Instituto Monitor
Cópia
Vcc Vcc
7404 7432
i s.
GND r aGND
uto
+ 5V + 5Va
os
A
1
3 14 A
1
2
3
4
eit 14
B
2 4
5
6
9
B 5
6
ir9 8 13
C
10
8
S
C
D d 10
11
os
D 12 S
E
7
7
os
GND
od GND
t
CIRCUITO EMULA PORTA OU (OR)
DE 4 ENTRADAS os CIRCUITO EMULA PORTA OU (OR)
DE 5 ENTRADAS
d
r va
+ 5V
se + 5V + 5V + 5V
A
1
2
3
4 14 R 14
e A
1
2
3
4
8.1
B 6 B 6 14 14
5 9 5 9
C
D
10
da 2
S
C
D
10
8
13 11 1 2
za7
12 S
E
ri 7
to 7 7
au GND GND
GND GND
o
CIRCUITOãEMULA PORTA NOU (NOR) CIRCUITO EMULA PORTA NOU (NOR)
n DE 4 ENTRADAS DE 5 ENTRADAS
i a
óp
C

○ ○ ○ ○ ○
130/160
Instituto Monitor
Cópia
1) A
5 ms 45 ms
2)
is.
r a
uto
5 5 5 5 5 5 5 5 5 5
a
os
50 ms
eit
r
10% de 50 ms é 5 ms,
di
os
tempo em que o pulso fica em nível lógico 1
os
od
3) A t
4) B
o s
a d
Lição 12 v
er
1)
S R Q Q es
0 0 Qa Qa
. R
0 1 Apagado Aceso a
Aceso Apagadod
za
1 0
1 1 Aceso i
Aceso
orem seu estado anterior, ou seja, não foi alterada ou
Obs.: Qa significa a saídatQ
PERMANECEU.
au
ã o
2) D n
3) C ia
p
4) D ó
C
5) C
6) C
7) Para aproveitar a combinação ilógica do flip-flop RS em uma função útil.
8) A
9) C
○ ○ ○ ○ ○
130/161
Instituto Monitor
Cópia
1)
+5V
s.
3 2 6 7 16 8
ai
r
12
13
uto
a
s
CLEAR i
to
re14
A B C D UP DOWN LOAD
15 1 10 9 5 4 11
di
os
R o s C
d
to
os
R R R R
a d
+5V r v
se
e
. R
da
a
r iz PULSOS DE
to CONTAGEM
au
Ao ligarmos a alimentação, o capacitor se comporta como um curto-circuito li-
ão
gando o pino 11 ao GND e ativando o LOAD, que por sua vez transfere a combinação
n
entre A, B, C e D para as respectivas saídas Q0, Q1, Q2 e Q3. Com isso a contagem já
ia
inicia com o número 5 em binário na saída do contador.
óAp cada pulso a contagem aumenta, pois os pulsos entram no pino UP. Somente
C
quando todas as saídas Q0, Q1, Q2 e Q3 forem nível lógico 1 é que a saída da porta
NAND muda para nível lógico 0, parando a contagem em 15 ou “F” em hexadecimal.
Não precisamos dos inversores, neste exercício.
2) C
3) B
○ ○ ○ ○ ○
130/162
Instituto Monitor
Cópia
1)
a
b
f
is.
g r a
uto
a
e
os
c
eit
r
d di
os
os
od
t
os
a d
r v
330Ω
330Ω
330Ω
330Ω
330Ω
330Ω
330Ω
s e
+5V
e
. R
da
a
riz g
Vss
tof a b c d e
au
ã o 4511
n
ia
óp B C LT BI LE D A Vss
C
D C B A
○ ○ ○ ○ ○
130/163
Instituto Monitor
Cópia
1)
+5V
R
is.
r a
C Q0 Q1 uto
Q2
a
os
D PR Q D PR Q it
D PR Q
e
r
di
SAÍDA
SERIAL
Q Q os Q
CL CL
os CL
od
t
os
CLOCK PARA
ad
TRANSFERÊNCIA
r v
s e
e
2) A . R
d a
3) C
a
riz Paralela e Entrada Paralela.
4) Entrada Serial com Saída
5) A to
au
Lição 16
ã o
n
1) E
ia
2) D
óp
C

○ ○ ○ ○ ○
130/164
Bibliografia is.
r a
Eletrônica Digital CAPUANO, Francisco G. / t o
IDOETA, Ivan
Malitron Ind. Com. Prod. Eletrônicos, 1981 G.
a u
Elementos de Eletrônica Digital
s
FERREIRA, Aurélio Buarque de Holanda
Novo Aurélio Século XXI – CD-ROM
to
São Paulo: Érica, 1984
i
Rio de Janeiro: Nova Fronteira, 2001 LEACH, DonaldirP.
e
d no Laboratório
Eletrônica Digital
National Instruments s
São Paulo: Mc
o Graw-Hill, 1993
Databooks – CD-ROM s A. P. / LEACH, Donald P.
Para aquisição, consultar: o
MALVINO,
d
www.national.com/order/databooks.html
to
Eletrônica
ções
Digital - Princípios e Aplica-
Texas Instruments s
o São Paulo: Mc Graw-Hill, 1988
Databooks – CD-ROM d
a SZAJNBERG, Mordka
Para aquisição, consultar: www.ti.com
r v
se Eletrônica Digital
ZUIM, Edgar Rio de Janeiro: LTC, 1980
e
Eletrônica Digital
. R
Para ter acesso a este e outros arquivos, TOCCI, Ronald J.
consultar: www.ezuim.com da Sistemas Digitais - Princípios e Aplicações
za Rio de Janeiro: LTC, 2000
Bibliografia Recomendada r i
to
a u
BIGNELL,James W. / DONOVAN, Robert L.
Eletrônica Digital: Lógica e Seqüencial
São Paulo: Makronã oBooks, 1995
n
pia
ó
C
130/165
Pesquisa de Avaliação
130 - Eletrônica Digital
Caro Aluno:
Queremos saber a sua opinião a respeito deste fascículo que você acaba de estudar.
s.
Para que possamos aprimorar cada vez mais os nossos serviços, oferecendo um
a i
r
to
material didático de qualidade e eficiente, é muito importante a sua avaliação.
Sua identificação não é obrigatória. Responda as perguntas a seguir assinalandou

a
a alternativa que melhor corresponda à sua opinião (assinale apenas UMA
s
to
alternativa). Você também pode fazer sugestões e comentários por escrito no
i
re
verso desta folha.
Na próxima correspondência que enviar à Escola, lembre-se deijuntar sua(s)

d
pesquisa(s) respondida(s).
o s
O Instituto Monitor agradece a sua colaboração.
os
o d A Editora.
t
s
Nome (campo não obrigatório): _______________________________________________________________
o
o
d
N de matrícula (campo não obrigatório): _____________________
a
Curso Técnico em:
r v
Eletrônica
s eSecretariado Gestão de Negócios
Transações Imobiliárias
e Informática Telecomunicações
Contabilidade
. R
QUANTO AO CONTEÚDO
d a
a
iz muito a compreensão da matéria estudada.
1) A linguagem dos textos é:
r
a) sempre clara e precisa, facilitando
o e precisa, ajudando na compreensão da matéria estudada.
t
b) na maioria das vezes clara
au
c) um pouco difícil, dificultando a compreensão da matéria estudada.
ã o
d) muito difícil, dificultando muito a compreensão da matéria estudada.
e) outros: ______________________________________________________
n
a
2) Os temas abordados nas lições são:
a) atuais eiimportantes para a formação do profissional.
ópmas sua importância nem sempre fica clara para o profissional.
b) atuais,
C mas sem importância para o profissional.
c) atuais,
d) ultrapassados e sem nenhuma importância para o profissional.
e) outros: ______________________________________________________
3) As lições são:
a) muito extensas, dificultando a compreensão do conteúdo.
b) bem divididas, permitindo que o conteúdo seja assimilado pouco a pouco.
c) a divisão das lições não influencia Na compreensão do conteúdo.
d) muito curtas e pouco aprofundadas.
e) outros: ______________________________________________________
QUANTO AOS EXERCÍCIOS PROPOSTOS
Cópia não
4) Os exercícios autorizada.
propostos são: Reservados todos os direitos autorais.
a) muito simples, exigindo apenas que se decore o conteúdo.
b) bem elaborados, misturando assuntos simples e complexos.
c) um pouco difíceis, mas abordando o que se viu na lição.
d) muito difíceis, uma vez que não abordam o que foi visto na lição.
e) outros: ______________________________________________________
s.
5) A linguagem dos exercícios propostos é:
a) bastante clara e precisa.
ai
b) algumas vezes um pouco complexa, dificultando a resolução do problema proposto.
r
c) difícil, tornando mais difícil compreender a pergunta do que respondê-la.
d) muito complexa, nunca consigo resolver os exercícios. uto
e) outros: ______________________________________________________ a
os
QUANTO À APRESENTAÇÃO GRÁFICA
eit
r
di o estudo bastante agradável.
6) O material é:
a) bem cuidado, o texto e as imagens são de fácil leitura e visualização, tornando
os
b) a letra é muito pequena, dificultando a visualização.
c) bem cuidado, mas a disposição das imagens e do texto dificulta a compreensão do mesmo.
o s
d) confuso e mal distribuído, as informações não seguem uma seqüência lógica.
e) outros: ______________________________________________________ d
to
7) As ilustrações são:
o
a) bonitas e bem feitas, auxiliando na compreensão e fixação
s do texto.
c) malfeitas, mas necessárias para a compreensão v
ad do texto.
b) bonitas, mas sem nenhuma utilidade para a compreensão
e fixação do texto.
d) malfeitas e totalmente inúteis. e r
es
e) outros: ______________________________________________________
. R seus comentários e sugestões, bem como apontar

Lembre-se: você pode fazer
a encontrado no fascículo. Sinta-se à vontade!
algum problema específico
d
iza
o r PAMD1
Sugestões e comentáriosut
a
o
nã
○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○
a
○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○
i
óp
○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○
○ ○
C
○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○
○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○
○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○
○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○
○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○

○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○

0.967652001330085126 130 Eletronica Digital PDF

Enviado por

Direitos autorais:

Formatos disponíveis

Você também pode gostar

0.967652001330085126 130 Eletronica Digital PDF

Enviado por

Dados do documento

Título original

Direitos autorais

Formatos disponíveis

Compartilhar este documento

Compartilhar ou incorporar documento

Opções de compartilhamento

Você considera este documento útil?

Este conteúdo é inapropriado?

Direitos autorais:

Formatos disponíveis

0.967652001330085126 130 Eletronica Digital PDF

Enviado por

Direitos autorais:

Formatos disponíveis

Cópia não autorizada. Reservados todos os direitos autorais.

Design gráfico au Impresso no Parque Gráfico do Instituto Monitor

i a Em caso de dúvidas referentes ao conteúdo, consulte o

Cópia não autorizada. Reservados todos os direitos autorais.

Lição 4 – Circuitos Combinacionais

2. Utilizando os z ad de Karnaugh ............................................................... 73

ri da Verdade para os Mapas de Karnaugh ............................. 73

Cópia não autorizada. Reservados todos os direitos autorais.

Lição 11 – Clock e Gerador de Clock

Cópia não autorizada. Reservados todos os direitos autorais.

Lição 15 – Shift-Register ou Registrador de Deslocamento

Cópia não autorizada. Reservados todos os direitos autorais.

Cópia não autorizada. Reservados todos os direitos autorais.

1 Entendendo o Mundo Digital is.

lho que apresente a palavra digital. ○

Após o estudo desta lição você saberá

to ABS usam a tecnologia digital para

definir analógico e digital. freios

scontrolar a frenagem dos veículos.

Atualmente ouvimos na televisão, no ci- va

nema, nas rádios, lemos nos jornais, notamos e

são produto da eletrônica analógica e digital.

Em digital tudo é melhor, mais

ri gital, precisamos lembrar o que é eletrôni-

ca analógica, que era o método como as

De onde vem tanta qualidade? Afinal, o

o de vinil são chamados

os CDs atuais são digitais.

ia gico, portanto não havia a necessidade de usar

este termo. Quando surgiu a eletrônica digi-

trole e armazenamento de informações, e

estes termos agora andam juntos em nossa

A antena parabólica comum recebe sinais

analógicos do satélite; as novas miniparabó-

Pelo dicionário Aurélio, Analógico é: [Do

Fundado na analogia. 2. Que tem analogia. 3.

O som dos cinemas antigamente era ana-

Cópia não autorizada. Reservados Fís.todos

lógico, hoje é digital. matemática da relação existente entre suas

É preciso lembrard a que nós, seres humanos, somos analógicos.

Cópia não autorizada. Reservados todos os direitos autorais.

No que diz respeito à Eletrônica, analógico e digital são opos-

Os circuitos digitalizadores ou conversores de analógico para

2 - O que caracteriza a eletrônica digital é:

Cópia não autorizada. Reservados todos os direitos autorais.

Conhecendo as formas de conversão, você 100 +

estará entrando neste mundo novo onde tudo

t O que nos interessa é como expressar um

o que é analógico se traduz em digital. As-

sim, você começará a compreender a diferen- s

número decimal, no formato de número bi-

ça entre o funcionamento de um disco de vi- d

nil e um CD, de um relógio antigo e um reló- a

gio digital. r Vamos aplicar o que vimos ao binário,

s que está matematicamente relacionado à

Os objetivos desta lição são os deR expli-

car a conversão da base numérica .decimal

Expressamos o resultado de uma conta-