Escola de Engenharia de São Carlos

Departamento de Engenharia Elétrica e de Computação

SEL 415 Introdução a Organização de Computadores

Profa. Luiza Maria Romeiro Codá

Atividade nº5 Parte 2

1. – Para o circuito de seleção da figura 1 determine:

1.1 no decodificador I, a faixa de endereços (em hexadecimal) para a saída que contém o
endereço 68F3H;
1.2 usando o decodificador I1, faça a divisão em blocos de 2 kbytes, para a saída encontrada
no item 1.1, anote na Figura 1;
1.3 Qual o tamanho do bloco em hexadecimal das saídas de I2?
1.4 usando o decodificador I3, faça a divisão em blocos de 1 byte, para a saída do
decodificador I2 que contém o endereço 4CH, anote na Figura 1.
1.5 determine a faixa de endereços (em hexadecimal) para os dispositivos D1 e D2,
especificando as faixa de endereços fantasmas, se houver e caso positivo, quantas faixas
fantasmas são geradas

Figura 1

Resposta :

1.1 faixa em hexadecimal : 6000h a 7FFFh

1.3 Bloco em hexadecimal das saídas de I2: 8x 8

1.5 Faixas do Dispositivo D1 = 6000h a 63FFh faixa espelho D1: não tem

Quantidade de faixas fantasmas geradas para D1: zero

Faixas do Dispositivo D2 = 28H a 2FH faixa espelho D2: 2C a 2Fh

Quantidade de faixas fantasmas geradas para D1: uma
A15 A1 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0
4
0 1 1 0 1 0 0 0 1 1 1 1 0 0 1 1 68F3H Y3
0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 6000h Faixa de
0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 7FFFh I1
0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 6000H Faixa
0 1 1 0 0 1 1 1 1 1 1 1 1 1 1 1 63FFH D1
1 1 1 1 1 1 1 1 1 1 1 0FFFH D1
0 1 0 0 1 1 0 0 4Ch Y9
0 0 0 0 0 1 1 1 8x8 Bloco I2
0 0 1 0 1 0 0 0 28H Faixa
0 0 1 0 1 1 1 1 2FH D2

Fazer exercício e continuar tarefa 5 parte 2 a partir daqui

4
2. Considere um microprocessador com duto de endereço de 17 bits e duto de dados de 8
bits, com dois espaços para mapeamento, um para memorias e outro para I/O (512x8).
Para o circuito de seleção da Figura 2, determine :
2.1 as faixas de endereços (em hexadecimal) para as saídas ( CS ¿/CS) especificadas na
Figura 2
2.2 a faixa de endereços (em hexadecimal) para o dispositivo D1, especificando também a
faixa de endereços fantasmas se houverem.
Figura 2

/CS1: 19000H a 197FFH Faixa do dispositivo D1: 0C000H a 0DFFFh

/CS2: 0D8H a 0DFH Espelho do Dispositivo D1: 0D000h a 0DFFFh

/CS3: 0C8H a 0C9H Quantas faixas espelho tem o dispositivo D1:

A16 A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0

Y3 0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0C000H a
0 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 0DFFFH
D1 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 00FFFH
Y6 1 1 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 CS1:
1 1 0 0 1 0 1 1 1 1 1 1 1 1 1 1 1 19000H a
197FFH
/CS2 0 1 1 0 1 1 0 0 0 0D8H
1 1 0 1 1 1 1 1 0DFH
/CS3 0 1 1 0 0 1 0 0 0 0C8H
1 1 0 0 1 0 0 1 0C9H

3. Utilizando os decodificadores 7442 ou 74154, Figura 3 e portas lógicas básicas ( AND,

OR e NOT) quando necessário, faça o projeto (circuito) da lógica de seleção Absoluta
para dividir o espaço de endereço de um microprocessador de 16 linhas de endereços e
8 bits de dados com mapeamento em memória, da seguinte forma:
3.1 Ligue corretamente duas memórias EEPROM uma de 8K x 8 e outra de 2K x 8.
3.2 Em seguida, divida o bloco que inicia no endereço 6000H, em blocos de 2Kbytes e o
bloco que inicia no endereço E000H em blocos de 512 bytes.

3.3 Ligue apropriadamente duas memórias RAMs, uma de RAM de 1K x 8 e a outra de

2Kx8.

3.4 Divida a faixa que contém o endereço EBAFh em faixas menores possíveis para ligar
posteriormente dispositivos de I/O
3.5 Desenhe o circuito final da lógica de seleção e o Mapeamento do microprocessador
comas memórias alocadas indicando endereço inicial e final de cada uma.
Obs: Utilize os sinais /MEMR e /MEMW no circuito da lógica de seleção.

Figura 3

Resolução:
A EEPROM deve ser alocada no endereço inicial do mapeamento. E como tem-se 2
EEPROMs uma de 8Kx8 e outra de 2Kx8, utiliza-se o decodificador 74154 para dividir o
espaço total de 64kx8 em espaços de 8Kx8, ligando-se A15 a A13 nas entradas C,B e A ,
respectivamente. Na saída Y0 liga-se a EEPROM de 8kx8 (que é a organização maior) e
na saída Y1 liga-se uma porta OR adicionando as outras linhas de endereços A12 e A11
que não constam no endereçamento da memória EEPROM de 2Kx8 e nem nas
entradas do decodificador, para que a lógica de seleção seja absoluta, ou seja, espaço
selecionado seja igual ao tamanho da organização ligada(2kx8). E as EEPROMs devem
ser ligadas sequencialmente.

O endereço 6000h pertence à saída Y3 do primeiro decodificador 74154, Liga-se a essa

saída outro decodificador com as entradas de endereços A12 e A11 para que a saída
selecione espaço de 2kx8.

Como a opção de ligar a RAM é livre, utiliza-se a saída Y0 (ou qq outra ) do 7442 para
ligar primeiro a RAM de 2kx8 que é a maior organização e depois a RAM de 1kx8
através da saída seguinte (Y1) por meio de uma porta OR com a entrada de endereço
A10 que não pertence ao endereçamento da RAM de 1kx8 para que a seleção seja
exatamente do tamanho da memória.
 O endereço EBAFh pertence à saída Y7 do primeiro decodificador (74154). Então ligar à
ele outro decodificador 74154 para que a faixa das saídas sejam as menores possíveis.
Pode ser ligada então linhas de A9 a A12 , então o bloco de cada saída do
decodificador é de 512x8 , podendo então ligar organizações com endereçamento de
A0 a A8

A1 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0

5
0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0000h EEPROM
0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1FFFh 8kx8
0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 2000h EEPROM
0 0 1 0 0 1 1 1 1 1 1 1 1 1 1 1 27FFh 2kx8
0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 6000H Y3
0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 6000 a Faixa
0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 7FFFh de Y3
0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 6000h RAM
0 1 1 0 0 1 1 1 1 1 1 1 1 1 1 1 a 67FFh 2Kx8
0 1 1 0 1 0 0 0 0 0 0 0 0 0 0 0 6800h RAM
0 1 1 0 1 0 1 1 1 1 1 1 1 1 1 1 a 6BFFh 1Kx8
1 1 1 0 1 0 1 1 1 0 1 0 1 1 1 1 EBAFh Y7
1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 E000H Faixa
1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 FFFFH de Y7

Circuito Final:

Mapeamento: