UNIVERSIDADE FEDERAL DA PARAÍBA

CENTRO DE INFORMÁTICA
DISCIPLINA: Arquitetura de Computadores I
PROFESSOR: Ewerton Salvador

LISTA DE EXERCÍCIOS II
“Memória, Barramentos, Dispositivos de Entrada/Saída e Lógica Digital”

1. Quais das organizações de memória relacionadas a seguir são possíveis? Quais são razoáveis?
Justifique sua resposta.

a. 10 bits no campo de endereço, 1024 células, células de 8 bits

b. 10 bits no campo de endereço, 1024 células, células de 12 bits
c. 9 bits no campo de endereço, 1024 células, células de 10 bits
d. 11 bits no campo de endereço, 1024 células, células de 10 bits
e. 10 bits no campo de endereço, 10 células, células de 1024 bits
f. 1024 bits no campo de endereço, 10 células, células de 10 bits

2. Encontre a codificação de Hamming com paridade par para os dígitos decimais de 0 a 9.

3. A velocidade de transferência de dados entre o processador e a memória ligada a ele é ordens de

magnitude maior que a velocidade de transferência entre o processador e os dispositivos de E/S.
Explique como essa diferença de velocidade pode causar ineficiência. Como a ineficiência pode ser
evitada?

4. Um fabricante de terminais anuncia que seu terminal colorido mapeado a bit pode exibir 224 cores
diferentes. Acontece que ele também anuncia que o hardware usa somente um byte para cada pixel.
Como isso é possível?

5. Considere um texto ASCII com paridade par sendo transmitido assincronamente à velocidade de
2880 caracteres por segundo, usando um modem de 28.800 bps. Nessa situação, pergunta-se: qual a
porcentagem dos bits recebidos que efetivamente carregam informação?

6. Considere a tabela-verdade abaixo para a função F de 3 variáveis:

A B C F
0 0 0 0
0 0 1 1
0 1 0 1
0 1 1 0
1 0 0 1
1 0 1 0
1 1 0 0
1 1 1 1

a) Represente a função F acima na notação de equação booleana

b)Desenhe o diagrama lógico da função F

7. Desenhe o diagrama lógico para um demultiplexador de 2 bits, um circuito cuja única linha de
entrada é diretamente relacionada para uma das quatro linhas de saúda dependendo do estado das duas
linhas de controle.

8. Um chip MSI comum é um somador de 4 bits. Um exemplo de uso desse tipo de chip é a conexão
de quatro desses chips para formar um somador de 16 bits. Quantos pinos você espera que tenha o chip
do somador de 4 bits? Por quê?

9. Uma ULA de 16 bits é composta de 16 ULAs de 1 bit, cada uma com um tempo de adição de 10
nanossegundos. Se houver 1 nanossegundo adicional de atraso de propagação de uma ULA para a
seguinte, quanto tempo leva para aparecer o resultado de uma soma de 16 bits

10. Qual a diferença entre um latch e um flip-flop?