16F630 Português

Machine Translated by Google
PIC16F630/676
Ficha de dados
14 pinos baseado em FLASH de 8 bits
Microcontroladores CMOS
ÿ 2003 Microchip Technology Inc. DS40039C

Observe os seguintes detalhes do recurso de proteção de código em dispositivos Microchip:

•
Os produtos Microchip atendem às especificações contidas em sua Folha de Dados Microchip específica.
•
A Microchip acredita que sua família de produtos é uma das famílias mais seguras de seu tipo no mercado hoje, quando usada na
forma pretendida e em condições normais.
•
Existem métodos desonestos e possivelmente ilegais usados para violar o recurso de proteção do código. Todos esses métodos, até onde sabemos, requerem o uso
dos produtos Microchip de uma maneira fora das especificações operacionais contidas nas Folhas de Dados da Microchip. Muito provavelmente, a pessoa que faz isso está
envolvida em roubo de propriedade intelectual.
•
A Microchip está disposta a trabalhar com o cliente que está preocupado com a integridade de seu código.
•
Nem a Microchip nem qualquer outro fabricante de semicondutores podem garantir a segurança de seu código. A proteção do código não significa que estamos garantindo o
produto como “inquebrável”.
A proteção do código está em constante evolução. Nós da Microchip estamos comprometidos em melhorar continuamente os recursos de proteção de código de nossos
produtos. Tentativas de quebrar o recurso de proteção de código do microchip podem ser uma violação da Lei de Direitos Autorais do Milênio Digital. Se tais atos
permitir o acesso não autorizado ao seu software ou outro trabalho protegido por direitos autorais, você pode ter o direito de processar judicialmente sob essa Lei.
As informações contidas nesta publicação sobre o dispositivo Marcas registradas
aplicações e afins destina-se apenas por sugestão

e pode ser substituído por atualizações. É sua responsabilidade O nome e o logotipo Microchip, o logotipo Microchip, KEELOQ, MPLAB, PIC,
certifique-se de que seu aplicativo atende às suas especificações. Não PICmicro, PICSTART, PRO MATE e PowerSmart são marcas registradas da
representação ou garantia é dada e nenhuma responsabilidade é assumida por Microchip Technology Incorporated nos EUA e em outros países.
Tecnologia Microchip Incorporada no que diz respeito à precisão

ou uso de tais informações, ou violação de patentes ou outros
FilterLab, microID, MXDEV, MXLAB, PICMASTER, SEEVAL e The Embedded
direitos de propriedade intelectual decorrentes de tal uso ou de outra forma.
Control Solutions Company são marcas registradas da Microchip Technology
Uso dos produtos da Microchip como componentes críticos na vida
Incorporated nos EUA
sistemas de suporte não está autorizado, exceto com autorização expressa por escrito
aprovação da Microchip. Nenhuma licença é transmitida, implícita ou
Accuron, dsPIC, dsPICDEM.net, ECONOMONITOR, FanSense,
caso contrário, sob quaisquer direitos de propriedade intelectual.
FlexROM, fuzzyLAB, In-Circuit Serial Programming, ICSP, ICEPIC, microPort,
Migratable Memory, MPASM, MPLIB, MPLINK, MPSIM, PICC, PICkit, PICDEM,
PICDEM.net, PowerCal , PowerInfo, PowerTool, rfPIC, rfLAB, Select Mode,
SmartSensor, SmartShunt, SmartTel e Total Endurance são marcas comerciais da
Microchip Technology Incorporated nos EUA e em outros países.
Serialized Quick Turn Programming (SQTP) é uma marca de serviço da

Tecnologia Microchip Incorporada nos EUA
Todas as outras marcas registradas aqui mencionadas são propriedade de seus

respectivas empresas.
© 2003, Microchip Technology Incorporated, Impresso no

EUA, todos os direitos reservados.
Impresso em papel reciclado.
A Microchip recebeu a certificação do sistema de

qualidade QS-9000 para sua sede mundial, design
e instalações de fabricação de wafer em Chandler
e Tempe, Arizona, em julho de 1999 e Mountain
View, Califórnia, em março de 2002.
Os processos e procedimentos do sistema de qualidade
da empresa são compatíveis com QS-9000 para seus
MCUs PICmicro® de 8 bits, dispositivos de salto de
código KEELOQ®, EEPROMs seriais, microperiféricos,
memória não volátil e produtos analógicos. Além disso,
o sistema de qualidade da Microchip para o projeto e
fabricação de sistemas de desenvolvimento é certificado
pela ISO 9001.
DS40039C - página ii ÿ 2003 Microchip Technology Inc.

PIC16F630/676
Microcontrolador CMOS de 8 bits baseado em FLASH de 14 pinos
CPU RISC de alto desempenho: Características de baixa potência:
• Apenas 35 instruções para aprender • Corrente em espera:
- Todas as instruções de ciclo único, exceto ramificações - 1 nA @ 2,0 V, típico
• Velocidade de operação: • Corrente de Operação:
- DC - 20 MHz oscilador/entrada de clock - 8,5 µA @ 32 kHz, 2,0 V, típico
- DC - ciclo de instrução de 200 ns - 100 µA @ 1 MHz, 2,0 V, típico
• Capacidade de interrupção • Corrente do Temporizador Watchdog
• Pilha de hardware profunda de 8 níveis - 300 nA @ 2,0 V, típico
• Modos de endereçamento direto, indireto e relativo • Corrente do oscilador Timer1:
- 4 µA @ 32 kHz, 2,0 V, típico

Características especiais do microcontrolador:
• Opções de oscilador interno e externo Características periféricas:
- Oscilador interno de precisão de 4 MHz calibrado de fábrica • 12 pinos de E/S com controle de direção individual
para ±1%
• Dissipador/fonte de alta corrente para acionamento direto de LED
- Suporte de oscilador externo para cristais e • Módulo comparador analógico com:
ressonadores
- Um comparador analógico
- 5 µs de despertar do SLEEP, 3.0V, típico
- Módulo de referência de tensão do comparador no chip
• Modo SLEEP de economia de energia programável (CVREF)
• Ampla faixa de tensão operacional - 2,0 V a 5,5 V - Multiplexação de entrada programável do dispositivo
• Faixa de temperatura industrial e estendida entradas
• Reinicialização ao ligar de baixa potência (POR) - A saída do comparador é acessível externamente
• Temporizador de Inicialização (PWRT) e Temporizador de Inicialização • Módulo conversor analógico-digital (PIC16F676):

do Oscilador (OST) - Resolução de 10 bits
• Detecção de escurecimento (BOD) - Entrada programável de 8 canais
• Watchdog Timer (WDT) com oscilador independente para - Entrada de referência de tensão
operação confiável • Timer0: temporizador/contador de 8 bits com 8 bits
• MCLR/pino de entrada multiplexado prescaler programável
• Mudança de interrupção no pino • Temporizador aprimorado1:
• Pull-ups fracos programáveis individuais - Temporizador/contador de 16 bits com prescaler

• Proteção de código programável - Modo de entrada de portão externo
• Célula FLASH/EEPROM de alta resistência - Opção de usar OSC1 e OSC2 no modo LP como oscilador
- Resistência FLASH de 100.000 gravações Timer1, se o modo INTOSC for selecionado
- Resistência de EEPROM de 1.000.000 de gravação
- Retenção de FLASH/Dados EEPROM: > 40 anos • In-Circuit Serial ProgrammingTM (ICSPTM) através de dois pinos
Programa
Memória de dados
Memória A/D de 10 bits Temporizadores
Dispositivo E/S Comparadores
FLASH SRAM EEPROM (canal) 8/16 bits
(palavras) (bytes) (bytes)
PIC16F630 1024 64 128 12 – 1 1/1
PIC16F676 1024 64 128 12 8 1 1/1
ÿ 2003 Microchip Technology Inc. DS40039C-página 1

PIC16F630/676
Diagramas de pinos
PDIP de 14 pinos, SOIC, TSSOP
PIC16F630 VDD
RA5/T1CKI/OSC1/CLKIN
RA4/T1G/OSC2/CLKOUT
RA3/MCLR/VPP
12
4
14
13
12
11
VSS
RA0/CIN+/ICSPDAT
RA1/CIN-/ICSPCLK
RA2/COUT/T0CKI/INT
RC5 5 10 RC0
RC4 6 9 RC1
RC3 7 8 RC2
PIC16F676 VDD
RA5/T1CKI/OSC1/CLKIN
RA4/T1G/OSC2/AN3/CLKOUT
RA3/MCLR/VPP
1
3
14
13
12
11
VSS
RA0/AN0/CIN+/ICSPDAT
RA1/AN1/CIN-/VREF/ICSPCLK
RA2/AN2/COUT/T0CKI/INT
RC5 4 10 RC0/AN4
RC4 5 9 RC1/AN5
RC3/AN7 67 8 RC2/AN6
DS40039C-página 2 ÿ 2003 Microchip Technology Inc.

PIC16F630/676
Índice
1.0 Visão geral do dispositivo ............................................. .................................................. .................................................. ......................... 5 2.0 Organização da
Memória ........................ .................................................. .................................................. ....................................... 7 3.0 Portas A e
C ...... .................................................. .................................................. .................................................. ................ 19 4.0 Módulo
Timer0 .............................. .................................................. .................................................. ......................................... 29 5.0 Módulo Timer1 com Controle de
Gate ... .................................................. .................................................. ......................... 32 6.0 Módulo
Comparador ........ ....................... .................................................. .................................................. .............................. 37 7.0 Módulo conversor analógico-digital (A/
D) (somente PIC16F676) .................................................. ......................................... 43 8.0 Memória EEPROM de
Dados............................................. .................................................. .................................................. .......... 49 9.0 Recursos especiais da
CPU .................................. .................................................. .................................................. ............... 53 10.0 Resumo do Conjunto de
Instruções .............................. .................................................. .................................................. ......................... 71 11.0 Suporte ao
Desenvolvimento ....................... .................................................. .................................................. ....................................... 79 12.0 Especificações
Elétricas ....... .................................................. .................................................. ......................................... 85 13.0 Gráficos e Tabelas de Características DC e
AC ............................................. .................................................. ......................... 107 14.0 Informações de
Embalagem ........................ .................................................. .................................................. ......................... 117 Apêndice A: Histórico de Revisão da Folha de
Dados ....... .................................................. .................................................. ......................... 121 Apêndice B: Diferenças de
Dispositivo .............. .................................................. .................................................. ......................... 121 Apêndice C: Migrações de
dispositivos ....... . .................................................. .................................................. ............................................. 122 Apêndice D: Migrando de outros dispositivos
PICmicro® ............................................. .................................................. ......................... 122
Índice ......................... .................................................. .................................................. .................................................. .......... 123 Suporte On-
Line ........................ .................................................. .................................................. ......................................... 127 Informações de Sistemas e Linha Direta de
Atualização .................................................. .................................................. ....................................... 127 Resposta do
Leitor ........ .................................................. ....................... .................................................. ......................................... 128 Sistema de Identificação do
Produto ... .................................................. .................................................. .................................................. .. 129
AOS NOSSOS VALIOSOS CLIENTES

É nossa intenção fornecer aos nossos valiosos clientes a melhor documentação possível para garantir o uso bem-sucedido de seus produtos Microchip. Para
isso, continuaremos aprimorando nossas publicações para melhor atender às suas necessidades. Nossas publicações serão refinadas e aprimoradas à
medida que novos volumes e atualizações forem introduzidos.
Se você tiver dúvidas ou comentários sobre esta publicação, entre em contato com o Departamento de Comunicações de Marketing por e-mail em
docerrors@mail.microchip.com ou envie por fax o Formulário de Resposta do Leitor no verso desta folha de dados para (480) 792-4150.
Congratulamo-nos com o seu feedback.
Folha de dados mais atual

Para obter a versão mais atualizada desta folha de dados, registre-se em nosso site mundial em:
http://www.microchip.com
Você pode determinar a versão de uma folha de dados examinando seu número de literatura encontrado no canto inferior externo de qualquer página.
O último caractere do número da literatura é o número da versão (por exemplo, DS30000A é a versão A do documento DS30000).
Errata
Uma folha de errata, descrevendo pequenas diferenças operacionais da folha de dados e soluções recomendadas, pode existir para os dispositivos atuais. À
medida que os problemas do dispositivo/documentação se tornarem conhecidos por nós, publicaremos uma folha de errata. A errata especificará a revisão do
silício e a revisão do documento ao qual se aplica.
Para determinar se existe uma folha de errata para um determinado dispositivo, verifique com um dos seguintes: • Site
mundial da Microchip; http://www.microchip.com • Seu escritório de vendas local da Microchip (veja a última página) • O
Microchip Corporate Literature Center; FAX dos EUA: (480) 792-7277 Ao entrar em contato com um escritório de vendas
ou centro de literatura, especifique qual dispositivo, revisão de silício e folha de dados (incluir número de literatura) você
está usando.
Sistema de Notificação do Cliente

Registre-se em nosso site em www.microchip.com/cn para receber as informações mais atuais sobre todos os nossos produtos.

PIC16F630/676
NOTAS:

PIC16F630/676
1.0 VISÃO GERAL DO DISPOSITIVO Sheet e é uma leitura altamente recomendada para um melhor
entendimento da arquitetura do dispositivo e do funcionamento dos
Este documento contém informações específicas do dispositivo para módulos periféricos.
o PIC16F630/676. Informações adicionais podem ser encontradas
Os dispositivos PIC16F630 e PIC16F676 são cobertos
no PICmicroTM Mid-Range Reference Manual (DS33023), que pode
por esta Folha de Dados. Eles são idênticos, exceto que o PIC16F676
ser obtido com seu representante de vendas local da Microchip ou
possui um conversor A/D de 10 bits. Eles vêm em pacotes PDIP,
baixado do site da Microchip. O Manual de Referência deve ser
SOIC e TSSOP de 14 pinos. A Figura 1-1 mostra um diagrama de
considerado um documento complementar a estes Dados
blocos dos dispositivos PIC16F630/676.
A Tabela 1-1 mostra a descrição da pinagem.
FIGURA 1-1: PIC16F630/676 DIAGRAMA DE BLOCO
INT
Configuração
13 8 TRAZ
Barramento de dados
Contador de programas RA0

INSTANTÂNEO
1K x 14 RA1
Programa RAM RA2

Memória Pilha de 8 níveis 64
RA3
bytes
(13 bits) RA4
Arquivo
Registros RA5
Programa 14
Ônibus Endereço de RAM 9
Endereço MUX
Instrução reg
PORTO
Endereço Direto 7 Indireto
8 Endereço
RC0
RC1
FSR reg
RC2
RC3
STATUS reg
8
RC4
RC5
3
MUX
Energizar
Cronômetro
Instrução Oscilador
Decodificar & Temporizador de inicialização VAI
Ao controle
Ligar
8
Redefinir
Cronometragem
OSC1/CLKIN cão de guarda
Geração W reg
Cronômetro
Apagão
OSC2/CLKOUT
Detectar
interno
Oscilador
T1G VDD VSS

MCLR
T1CKI
Temporizador0 Temporizador1
T0CKI
Analógico
Conversor analógico para digital Comparador e EEDATA
(somente PIC16F676) referência 128 bytes
8
DADOS
EEPROM
EEADDR
CIN- CIN+ COUT

VREF AN0 AN1AN2 AN3 AN4 AN5 AN6AN7

PIC16F630/676
TABELA 1-1: DESCRIÇÃO DO PINOUT PIC16F630/676
Entrada Resultado
Nome Função Descrição
Modelo Modelo
RA0/AN0/CIN+/ICSPDAT RA0 E/S bidirecional TTL CMOS com pull-up programável e

Interrupção na mudança
AN0 AN — Entrada do canal A/D 0
CIN+ UM Entrada do comparador
E/S de dados de programação serial ICSPDAT TTL CMOS
RA1/AN1/CIN-/VREF/ RA1 E/S bidirecional TTL CMOS com pull-up programável e
ICSPCLK Interrupção na mudança
AN1 AN — Entrada do Canal 1 A/D
CIN- AN — Entrada do comparador
VREF AN — Referência de tensão externa
ICSPCLK ST — Relógio de programação serial
RA2/AN2/COUT/T0CKI/INT RA2 ST CMOS E/S bidirecional com pull-up programável e
AN2 AN — Entrada do Canal 2 A/D
COUT — Saída do comparador CMOS
T0CKI ST — Entrada do relógio Timer0
INT ST - Interrupção Externa
RA3/MCLR/VPP RA3 TTL — Porta de entrada com interrupção na mudança
MCLR ST - Mestre Clear
VPP AT — Voltagem de programação
RA4/T1G/AN3/OSC2/ RA4 E/S bidirecional TTL CMOS com pull-up programável e
CLK OUT Interrupção na mudança
T1G ST — Porta do temporizador1
AN3 AN3 — Entrada do Canal 3 A/D
OSC2 — Cristal XTAL/Ressonador
CLKOUT — Saída CMOS FOSC /4
RA5/T1CKI/OSC1/CLKIN RA5 E/S bidirecional TTL CMOS com pull-up programável e
T1CKI ST — Relógio do temporizador1
OSC1 XTAL — Cristal/Ressonador
CLKIN ST — Conexão de entrada de relógio externo/oscilador RC
RC0/AN4 RC0 E/S bidirecional TTL CMOS
RC4 RC4 E/S bidirecional TTL CMOS
RC5 RC5 E/S bidirecional TTL CMOS
VSS VSS Energia — Referência de aterramento
VDD VDD Energia - Fornecimento positivo
Legenda: Sombra = apenas PIC16F676
TTL = buffer de entrada TTL
ST = buffer de entrada do gatilho Schmitt

PIC16F630/676
2.0 ORGANIZAÇÃO DA MEMÓRIA 2.2 Organização da Memória de Dados
A memória de dados (veja a Figura 2-2) é dividida em dois bancos, que
2.1 Organização da Memória do Programa
contêm os registradores de uso geral e os registradores de função
Os dispositivos PIC16F630/676 possuem um contador de programa de especial. Os registradores de função especial estão localizados nas
13 bits capaz de endereçar um espaço de memória de programa de 8K primeiras 32 localizações de cada banco. Os locais de registro 20h-5Fh
x 14. Apenas o primeiro 1K x 14 (0000h - 03FFh) para os dispositivos são registradores de uso geral, implementados como RAM estática e
PIC16F630/676 é implementado fisicamente. Acessar um local acima mapeados em ambos os bancos. Todas as outras RAMs não são
desses limites causará uma quebra no primeiro espaço de 1K x 14. implementadas e retornam '0' quando lidas. RP0 (STATUS<5>) é o bit
de seleção de banco.
O vetor RESET está em 0000h e o vetor de interrupção está em 0004h
(veja a Figura 2-1). • RP0 = 0 Banco 0 é selecionado
• RP0 = 1 Banco 1 é selecionado
FIGURA 2-1: MAPA DE MEMÓRIA DO PROGRAMA
Nota: Os bits IRP e RP1 STATUS<7:6> são reservados e devem
E PILHA PARA O
sempre ser mantidos como '0's.
PIC16F630/676
PC<12:0>
2.2.1 REGISTRO DE PROPÓSITO GERAL
LIGUE, DEVOLVA 13
ARQUIVO
RETFIE, RETLW
O arquivo de registro é organizado como 64 x 8 nos dispositivos

Nível de pilha 1 PIC16F630/676. Cada registrador é acessado, direta ou indiretamente,
Nível de pilha 2 através do FSR File Select Register (ver Seção 2.4).
Nível de pilha 8
REINICIAR Vetor 000h
Vetor de interrupção 0004

0005
Programa no chip
Memória
03FFh
04:00h
1FFFh

PIC16F630/676
2.2.2 REGISTROS DE FUNÇÕES ESPECIAIS FIGURA 2-2: MAPA DE MEMÓRIA DE DADOS DE
O PIC16F630/676
Os registros de função especial são registros usados pela
CPU e funções periféricas para controlar a operação Arquivo Arquivo
desejada do dispositivo (consulte a Tabela 2-1). Esses Endereço Endereço
registradores são RAM estática. Endereço indireto(1) 00h Endereço indireto(1) 80h
Os registradores especiais podem ser classificados em dois TMR0 01h OPTION_REG 81h
conjuntos: núcleo e periférico. Os registradores de Função PCL 02h PCL 82h
Especial associados ao “núcleo” são descritos nesta seção. STATUS 03h STATUS 83h
As relacionadas à operação dos recursos periféricos são FSR 04h FSR 84h
descritas na seção desse recurso periférico. TRAZ 05h TRISA 85h
06h 86h
PORTO 07h TRISC 87h
08h 88h
09h 89h
PCLATH 0Ah PCLATH 8Ah
INTCON 0Bh INTCON 8Bh
PIR1 0Ch TORTA1 8 canais
0Dh 8º
TMR1L 0Eh PCON 8Eh
TMR1H 0 Fh 8Fh
T1CON 10h OSCCAL 90h
11h ANSEL(2) 91h
12h 92h
13h 93h
14h 94h
15h WPUA 95h
16h PIADA 96h
17h 97h
18h 98h
CMCON 19h VRCON 99h
1Ah EDTA 9Ah
1 Sra EEADR 9Bh
1 canal EECON1 9 canais
1º EECON2(1) 9 Dh
ENDEREÇO(2) 1Eh ENDEREÇO 2) 9Eh
ADCON0(2) 1Fh ADCON1(2) 9Fh
20h Ahh
Em geral
Propósito acessos
Registros 20h-5Fh
64 Bytes
5Fh DFh
60h E0h
7Fh FF
Banco 0 Banco 1
Locais de memória de dados não implementados, lidos como '0'.

1: Não é um registro físico.
2: apenas PIC16F676.

PIC16F630/676
TABELA 2-1: PIC16F630/676 SUMÁRIO DE REGISTOS ESPECIAIS BANCO 0
Valor ativado
Nome do Endereço Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 POR, Página
ESTE
Banco 0
00h INC O endereçamento deste local usa o conteúdo do FSR para endereçar a memória de dados (não um registrador físico) xxxx xxxx 18,61
01h TMR0 Registro do Módulo Timer0 xxxx xxxx 29
02h PCL Byte menos significativo do contador de programa (PC) 0000 0000 17
03h STATUS IRP(2) RP1(2) RP0 PARA PD A PARTIR DE DC C 0001 1xxx 11
04h FSR Ponteiro de endereço de memória de dados indireto xxxx xxxx 18
05h PORTA — — Registros de controle de E/S --xx xxxx 19
06h — —
— Não implementado
07h PORTC — — Registros de Controle de E/S --xx xxxx 26
08h — —
09h — —
0Ah PCLATH — — ---0 0000 17
— Buffer de gravação para os 5 bits superiores do contador de programa
0Bh INTCON GIE ASSIM T0IE NÃO CORTE T0IF INTF RAIF 0000 0000 13
0Ch PIR1 EEIF ADIF — — CMIF — — TMR1IF 00-- 0--0 15
0Dh — —
0Eh TMR1L Registro de retenção para o byte menos significativo do TMR1 de 16 bits xxxx xxxx 32
0Fh TMR1H Registro de retenção para o byte mais significativo do TMR1 de 16 bits xxxx xxxx 32
10h T1CON — T1GE T1CKPS1 T1CKPS0 T1OSCEN T1SYNC TMR1CS TMR1ON -000 0000 34
11h — —
12h — —
13h — —
14h — —
15h — —
16h — —
17h — —
18h — —
19h CMCON — COUT — CINV CEI CM2 CM1 CM0 -0-0 0000 37
1Ah — —
1 Sra — —
1 canal
— —
1º — —
1Eh ADRESH(3) 8 bits mais significativos do resultado A/D deslocado para a esquerda ou 2 bits do resultado deslocado para a direita xxxx xxxx 44
1Fh ADCON0(3) ADFM VCFG — CHS2 CHS1 CHS0 GO/DONE ADON 00-0 0000 45,61
Legenda: — = Locais não implementados lidos como '0', u = inalterado, x = desconhecido, q = valor depende da condição sombreado = não implementado
Nota 1: Outras reinicializações (sem energização) incluem reinicialização MCLR, detecção de brown-out e reinicialização do temporizador Watchdog durante a operação normal.
2: Os bits IRP e RP1 são reservados, sempre mantenha esses bits limpos.

PIC16F630/676
TABELA 2-2: PIC16F630/676 FUNÇÃO ESPECIAL REGISTROS RESUMO BANCO 1
Valor ativado
Nome do endereço Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 POR, Página
ESTE
Banco 1
80h INC O endereçamento deste local usa o conteúdo do FSR para endereçar a memória de dados (não um registrador físico) xxxx xxxx 18,61
81h OPTION_REG RAPU INTEDG T0CS T0SE PSA PS2 PS1 PS0 1111 1111 12,30
82h PCL Byte menos significativo do contador de programa (PC) 0000 0000 17
83h STATUS IRP(2) RP1(2) RP0 PARA PD A PARTIR DE DC C 0001 1xxx 11
84h FSR Ponteiro de endereço de memória de dados indireto xxxx xxxx 18

85h TRISA — — TRISA5 TRISA4 TRISA3 TRISA2 TRISA1 TRISA0 --11 1111 19
86h — —
87h TRISC — — TRISC5 TRISC4 TRISC3 TRISC2 TRISC1 TRISC0 --11 1111 —
88h — —
89h — —
8Ah PCLATH — — ---0 0000 17
— Buffer de gravação para os 5 bits superiores do contador de programa
8Bh INTCON GIE ASSIM T0IE NÃO CORTE T0IF INTF RAIF 0000 0000 13
8 canais TORTA1 ISTO FRANGO — — CMIE — — TMR1IE 00-- 0--0 14
8º — —
8Eh PCON — — — — — — POR ESTE ---- --qq 16
8Fh — —
90h OSCCAL CAL5 CAL4 CAL3 CAL2 CAL1 CAL0 — — 1000 00-- 16
91h ANSEL(3) ANS7 ANS6 ANS5 ANS4 ANS3 ANS2 ANS1 ANS0 1111 1111 46
92h — —
93h — —
94h — —
95h WPUA — 20
— WPUA5 WPUA4 — WPUA2 WPUA1 WPUA0 --11 -111
96h PIADA — - IOCA5 IOCA4 IOCA3 IOCA2 IOCA1 IOCA0 --00 0000 21
97h — —
98h — —
99h VRCON VREN — VRR — VR3 VR2 VR1 VR0 0-0-0000 42
9Ah EEDAT Registro de dados EEPROM 0000 0000 49
9Bh EEADR - Registrador de endereço EEPROM 0000 0000 49
9Ch EECON1 — — — — WRERR WREN WR RD ---- x000 50
9Dh EECON2 Registro de controle EEPROM 2 (não é um registro físico)
---- ----
49
9Eh ENDEREÇO(3) Menos significativos 2 bits do resultado deslocado para a esquerda ou 8 bits do resultado deslocado para a direita xxxx xxxx 44
9Fh ADCON1(3) — ADCS2 ADCS1 ADCS0 — — — — -000 ---- 45,61
Legenda: — = Locais não implementados lidos como '0', u = inalterado, x = desconhecido, q = valor depende da condição, sombreado = não implementado
Nota 1: Outras reinicializações (sem energização) incluem reinicialização MCLR, detecção de brown-out e reinicialização do temporizador Watchdog durante a operação normal.
2: Os bits IRP e RP1 são reservados, sempre mantenha esses bits limpos.

PIC16F630/676
2.2.2.1 Cadastro de STATUS Recomenda-se, portanto, que apenas BCF, BSF,
As instruções SWAPF e MOVWF são usadas para alterar o
O registro STATUS, mostrado no Registro 2-1, contém:
registro STATUS, pois essas instruções não
• o status aritmético da ALU
afetar quaisquer bits de STATUS. Para outras instruções não
• o status REINICIAR afetando quaisquer bits de STATUS, consulte o “Conjunto de instruções
• os bits de seleção de banco para memória de dados (SRAM) Resumo".
O registrador STATUS pode ser o destino de qualquer Nota 1: Bits IRP e RP1 (STATUS<7:6>) não são
instrução, como qualquer outro registro. Se o ESTADO usado pelo PIC16F630/676 e deve
registrador é o destino de uma instrução que afeta ser mantida como clara. Uso desses bits
os bits Z, DC ou C, então a gravação nesses três bits é não é recomendado, pois pode afetar
Desativado. Esses bits são definidos ou apagados de acordo com o compatibilidade ascendente com produtos futuros.
lógica do dispositivo. Além disso, os bits TO e PD não são
2: Os bits C e DC operam como um Borrow
gravável. Portanto, o resultado de uma instrução com o
e bit de empréstimo de dígitos, respectivamente, em
O registro de STATUS como destino pode ser diferente de subtração. Veja o SUBLW e o SUBWF
pretendido.
instruções para exemplos.
Por exemplo, CLRF STATUS limpará os três
bits e defina o bit Z. Isso deixa o registro STATUS
como 000u u1uu (onde u = inalterado).
REGISTRO 2-1: STATUS — REGISTRO DE STATUS (ENDEREÇO: 03h OU 83h)
Reservado Reservado R/W-0 R-1 R-1 R/Lx R/Lx R/Lx
IRP RP1 RP0 PARA PD A PARTIR DE DC C
pedaço 7 bit 0
pedaço 7 IRP: Este bit é reservado e deve ser mantido como '0'
bocado 6 RP1: Este bit é reservado e deve ser mantido como '0'
pedaço 5 RP0: Bit de seleção do banco de registradores (usado para endereçamento direto)
1 = banco 1 (80h - FFh)
0 = Banco 0 (00h - 7Fh)
bocado 4 PARA: Bit de tempo limite
1 = Após energização, instrução CLRWDT ou instrução SLEEP

0 = Ocorreu um tempo limite WDT
parte 3 PD: Bit de desligamento

1 = Após energização ou pela instrução CLRWDT
0 = Por execução da instrução SLEEP
parte 2 Z: bit zero
1 = O resultado de uma operação aritmética ou lógica é zero
0 = O resultado de uma operação aritmética ou lógica não é zero
pedaço 1 DC: bit de transporte/empréstimo de dígito (instruções ADDWF, ADDLW, SUBLW, SUBWF)
Para emprestar, a polaridade é invertida.
1 = Ocorreu um carry-out do 4º bit de baixa ordem do resultado
0 = Nenhum carry-out do 4º bit de baixa ordem do resultado
bit 0 C: Carry/borrow bit (instruções ADDWF, ADDLW, SUBLW, SUBWF)
1 = Ocorreu um transporte do bit mais significativo do resultado
0 = Não ocorreu carry-out do bit mais significativo do resultado
Nota: Para empréstimo a polaridade é invertida. Uma subtração é executada somando os dois
complemento do segundo operando. Para instruções de rotação (RRF, RLF), este bit é
carregado com o bit de ordem alta ou baixa do registrador de origem
Lenda:
R = bit legível W = bit gravável U = bit não implementado, lido como '0'
- n = Valor em POR '1' = Bit está definido '0' = Bit é apagado x = Bit é desconhecido

PIC16F630/676
2.2.2.2 OPÇÃO Cadastro
Nota: Para obter uma atribuição de pré-escalonador 1:1 para
O registrador OPTION é um registro legível e gravável
TMR0, atribua o prescaler ao WDT por
registrador, que contém vários bits de controle para
definindo o bit PSA para '1' (OPTION<3>). Ver
configurar:
Seção 4.4.
• Pré-escalador TMR0/WDT
• Interrupção RA2/INT externa
• TMR0
• Pull-ups fracos no PORTA
REGISTRO 2-2: OPTION_REG — OPÇÃO REGISTRO (ENDEREÇO: 81h)
R/W-1 R/W-1 R/W-1 R/W-1 R/W-1 R/W-1 R/W-1 R/W-1
PESQUISA INTEG T0CS T0SE PSA PS2 PS1 PS0
pedaço 7 bit 0
pedaço 7 RAPU: Bit de habilitação de pull-up PORTA

1 = pull-ups PORTA estão desabilitados
0 = pull-ups PORTA são habilitados por valores de trava de porta individual
bocado 6 INTEDG: Interromper o bit de seleção de borda
1 = Interromper na borda ascendente do pino RA2/INT
0 = Interromper na borda descendente do pino RA2/INT
pedaço 5 T0CS: Bit de seleção da fonte do relógio TMR0
1 = Transição no pino RA2/T0CKI
0 = Relógio do ciclo de instrução interno (CLKOUT)
bocado 4 T0SE: Bit de seleção de borda de origem TMR0
1 = Incremento na transição de alto para baixo no pino RA2/T0CKI
0 = Incremento na transição de baixo para alto no pino RA2/T0CKI
parte 3 PSA: bit de atribuição do pré-escalador
1 = Prescaler é atribuído ao WDT
0 = Prescaler é atribuído ao módulo Timer0
pouco 2-0 PS2:PS0: bits de seleção de taxa do pré-escalador
Valor de Bit Taxa TMR0 Taxa WDT
000 1: 2 1: 1
001 1: 4 1: 2
010 1:8 1: 4
011 1: 16 1:8
100 1: 32 1: 16
101 1: 64 1: 32
110 1: 128 1: 64
111 1: 256 1: 128
Lenda:

PIC16F630/676
2.2.2.3 Registro INTCON
Nota: Os bits de flag de interrupção são definidos quando uma interrupção
O registrador INTCON é um registro legível e gravável
condição ocorre, independentemente do estado de
registrador, que contém os vários bits de habilitação e sinalização
seu bit de habilitação correspondente ou o global
para estouro de registrador TMR0, alteração de PORTA e
bit de habilitação, GIE (INTCON<7>). Do utilizador
interrupções externas do pino RA2/INT.
software deve garantir a
bits de sinalização de interrupção são limpos antes de habilitar
uma interrupção.
REGISTRO 2-3: INTCON - REGISTRO DE CONTROLE DE INTERRUPÇÃO (ENDEREÇO: 0Bh OU 8Bh)
GIE ASSIM T0IE NÃO CORTE T0IF INTF RAIF
pedaço 7 bit 0
pedaço 7 GIE: bit de habilitação de interrupção global

1 = Habilita todas as interrupções não mascaradas
0 = Desativa todas as interrupções
bocado 6 PEIE: bit de habilitação de interrupção periférica

1 = Habilita todas as interrupções de periféricos não mascarados
0 = Desabilita todas as interrupções periféricas
pedaço 5 T0IE: bit de habilitação de interrupção de estouro TMR0

1 = Habilita a interrupção TMR0
0 = Desabilita a interrupção TMR0
bocado 4 INTE: Bit de habilitação de interrupção externa RA2/INT

1 = Habilita a interrupção externa RA2/INT
0 = Desabilita a interrupção externa RA2/INT
parte 3 RAIE: Bit de habilitação de interrupção de mudança de porta (1)

1 = Habilita a interrupção de alteração do PORTA
0 = Desabilita a interrupção de alteração do PORTA
parte 2 T0IF: Bit de sinalização de interrupção de estouro TMR0 (2)
1 = O registrador TMR0 transbordou (deve ser apagado no software)
0 = registrador TMR0 não estourou
pedaço 1 INTF: Bit de sinalização de interrupção externa RA2/INT
1 = Ocorreu a interrupção externa RA2/INT (deve ser apagada no software)
0 = A interrupção externa RA2/INT não ocorreu
bit 0 RAIF: Bit de sinalização de interrupção de mudança de porta
1 = Quando pelo menos um dos pinos PORTA <5:0> mudou de estado (deve ser apagado no software)
0 = Nenhum dos pinos PORTA <5:0> mudou de estado
Nota 1: O registro IOCA também deve estar habilitado.
2: O bit T0IF é definido quando o Timer0 passa. Timer0 permanece inalterado em RESET e deve
ser inicializado antes de limpar o bit T0IF.
Lenda:

PIC16F630/676
2.2.2.4 Registro PIE1
O registrador PIE1 contém os bits de habilitação de interrupção, como
Nota: O bit PEIE (INTCON<6>) deve ser configurado para
mostrado no Registro 2-4.
habilitar qualquer interrupção periférica.
REGISTRO 2-4: PIE1 - INTERRUPÇÃO PERIFÉRICA HABILITAR REGISTRO 1 (ENDEREÇO: 8Ch)
R/W-0 R/W-0 U-0 U-0 R/W-0 U-0 U-0 R/W-0
ISTO FRANGO — — CMIE — — TMR1IE
pedaço 7 bit 0
pedaço 7 EEIE: bit de habilitação de interrupção completa de gravação EE

1 = Habilita a interrupção completa de escrita EE
0 = Desabilita a interrupção completa de gravação do EE
bocado 6 ADIE: Bit de habilitação de interrupção do conversor A/D (somente PIC16F676)
1 = Habilita a interrupção do conversor A/D
0 = Desabilita a interrupção do conversor A/D
bocado 5-4 Não implementado: Leia como '0'
parte 3 CMIE: bit de habilitação de interrupção do comparador
1 = Habilita a interrupção do comparador
0 = Desabilita a interrupção do comparador
pouco 2-1 Não implementado: Leia como '0'
bit 0 TMR1IE: bit de habilitação de interrupção de estouro TMR1
1 = Habilita a interrupção de estouro TMR1
0 = Desabilita a interrupção de estouro TMR1
Lenda:

PIC16F630/676
2.2.2.5 Registro PIR1
O registrador PIR1 contém os bits de flag de interrupção, como Nota: Os bits de flag de interrupção são definidos quando uma interrupção
mostrado no Registro 2-5. condição ocorre, independentemente do estado de
seu bit de habilitação correspondente ou o global
bit de habilitação, GIE (INTCON<7>). Do utilizador
software deve garantir a
bits de sinalização de interrupção são limpos antes de habilitar
uma interrupção.
REGISTRO 2-5: PIR1 - REGISTRO DE INTERRUPÇÃO PERIFÉRICA 1 (ENDEREÇO: 0Ch)
R/W-0 R/W-0 U-0 U-0 R/W-0 U-0 U-0 R/W-0
EEIF ADIF — — CMIF — — TMR1IF
pedaço 7 bit 0
pedaço 7 EEIF: Bit sinalizador de interrupção da operação de gravação EEPROM

1 = A operação de gravação foi concluída (deve ser apagada no software)
0 = A operação de gravação não foi concluída ou não foi iniciada
bocado 6 ADIF: Bit de sinalização de interrupção do conversor A/D (somente PIC16F676)
1 = A conversão A/D está completa (deve ser apagada no software)
0 = A conversão A/D não está completa
parte 3 CMIF: Bit de sinalização de interrupção do comparador
1 = A entrada do comparador foi alterada (deve ser apagada no software)
0 = A entrada do comparador não foi alterada
bit 0 TMR1IF: Bit sinalizador de interrupção de estouro TMR1
1 = registrador TMR1 estourado (deve ser apagado no software)
0 = registrador TMR1 não estourou
Lenda:

PIC16F630/676
2.2.2.6 Registro PCON
O registrador Power Control (PCON) contém bits de flag

para diferenciar um:
• Reinicialização ao ligar (POR)

• Detecção de escurecimento (BOD)
• Redefinição do temporizador do watchdog (WDT)
• Reinicialização MCLR Externa
Os bits do registrador PCON são mostrados no registrador 2-6.
REGISTRO 2-6: PCON - REGISTRO DE CONTROLE DE POTÊNCIA (ENDEREÇO: 8Eh)
U-0 U-0 U-0 U-0 U-0 U-0 R/W-0 R/Lx
— — — — — - POR ESTE
pedaço 7 bit 0

pedaço 1 POR: Bit STATUS de reinicialização na inicialização
1 = Nenhuma reinicialização de inicialização ocorreu
0 = Ocorreu um Power-on Reset (deve ser definido no software após ocorrer um Power-on Reset)
bit 0 BOD: Bit de STATUS de detecção de brown-out
1 = Não ocorreu detecção de escurecimento
0 = Ocorreu uma Detecção de Brown-out (deve ser definida no software após ocorrer uma Detecção de Brown-out)
Lenda:
2.2.2.7 Registro OSCCAL
O registrador de calibração do oscilador (OSCCAL) é usado para

calibrar o oscilador interno de 4 MHz. Contém 6 bits
para ajustar a frequência para cima ou para baixo para atingir 4 MHz.
Os bits do registrador OSCCAL são mostrados no registrador 2-7.
REGISTRO 2-7: OSCCAL — REGISTRO DE CALIBRAÇÃO DO OSCILADOR INTERNO (ENDEREÇO: 90h)
R/W-1 R/W-0 R/W-0 R/W-0 R/W-0 R/W-0 U-0 U-0
CAL5 CAL4 CAL3 CAL2 CAL1 CAL0 — —
pedaço 7 bit 0
bocado 7-2 CAL5:CAL0: bits de calibração do oscilador assinado de 6 bits

111111 = Frequência máxima
100000 = Frequência central
000000 = Frequência mínima
Lenda:

PIC16F630/676
2.3 PCL e PCLATH 2.3.2 PILHA
O contador de programa (PC) tem 13 bits de largura. O byte baixo A família PIC16F630/676 possui uma pilha de hardware de 8 níveis x
vem do registrador PCL, que é um registrador legível e gravável. O 13 bits de largura (veja a Figura 2-1). O espaço da pilha não faz parte
byte alto (PC<12:8>) não é diretamente legível ou gravável e vem do do programa ou do espaço de dados e o ponteiro da pilha não é
PCLATH. legível ou gravável. O PC é empurrado para a pilha quando uma
Em qualquer RESET, o PC é apagado. A Figura 2-3 mostra as duas instrução CALL é executada ou uma interrupção causa um desvio. A
situações para o carregamento do PC. O exemplo superior na Figura pilha é POPed no caso de execução de uma instrução RETURN,
2-3 mostra como o PC é carregado em uma gravação para PCL RETLW ou RETFIE. PCLATH não é afetado por uma operação PUSH
(PCLATH<4:0> ÿ PCH). O exemplo inferior na Figura 2-3 mostra como ou POP.
o PC é carregado durante uma instrução CALL ou GOTO
(PCLATH<4:3> ÿ PCH). A pilha funciona como um buffer circular. Isso significa que após a
pilha ter sido empurrada oito vezes, o nono push sobrescreve o valor
que foi armazenado desde o primeiro push. O décimo push substitui
FIGURA 2-3: CARREGAMENTO DO PC EM o segundo push (e assim por diante).
SITUAÇÕES DIFERENTES
PCH PCL Nota 1: Não há bits de STATUS para indicar condições de

12 87 0 estouro de pilha ou de estouro de pilha insuficiente.
Instrução com
computador
PCL como
Destino
8 2: Não há instruções/mnemônicos chamados PUSH ou
PCLATH<4:0>
5 resultado ULA POP. São ações que ocorrem a partir da execução
das instruções CALL, RETURN, RETLW e RETFIE
PCLATH ou da vetorização para um endereço de interrupção.
PCH PCL
12 11 10 87 0
computador VAI, LIGUE
PCLATH<4:3> 11
2
Código de operação <10:0>
PCLATH
2.3.1 GOTO COMPUTADO

Um GOTO calculado é realizado adicionando um deslocamento ao
contador de programa (ADDWF PCL). Ao executar uma leitura de
tabela usando um método GOTO computado, deve-se ter cuidado se
a localização da tabela cruzar um limite de memória PCL (cada bloco
de 256 bytes). Consulte a Nota de Aplicação "Implementando uma
Leitura de Tabela"
(AN556).

PIC16F630/676
2.4 Endereçamento Indireto, INDF e Um programa simples para limpar a localização da RAM 20h-2Fh usando
o endereçamento indireto é mostrado no Exemplo 2-1.
Registros FSR
O registro INDF não é um registro físico. Endereçamento EXEMPLO 2-1: ENDEREÇO INDIRETO
o registrador INDF causará endereçamento indireto.
O endereçamento indireto é possível usando o INDF movlw 0x20 ;inicializar ponteiro

movwf FSR ;para RAM
registro. Qualquer instrução usando o registrador INDF
PRÓXIMO clrf INDF ;limpa registro INDF
realmente acessa os dados apontados pelo File Select
incf FSR ;inc ponteiro
registro (FSR). Ler o próprio INDF indiretamente
btfss FSR,4 ;tudo feito?
produzir 00h. Escrevendo no registro INDF indiretamente
vá para NEXT; não está claro próximo
resulta em nenhuma operação (embora os bits de STATUS possam ser
PROSSEGUIR ;sim continua
afetado). Um endereço efetivo de 9 bits é obtido por
concatenar o registrador FSR de 8 bits e o bit IRP
(STATUS<7>), conforme mostrado na Figura 2-4.
FIGURA 2-4: ENDEREÇO DIRETO/INDIRETO PIC16F630/676
Endereçamento direto Endereçamento indireto
RP1(1) RP0 6 De Opcode 0 IRP(1) 7 Registro FSR 0
Selecione o banco Selecione o local Seleção de banco Seleção de local
00 01 10 11
00h 180h
Dados Não usado

Memória
7Fh 1FFh
Banco 0 Banco 1 Banco 2 Banco 3
Para detalhes do mapa de memória, consulte a Figura 2-2.
Nota 1: Os bits RP1 e IRP são reservados; sempre mantenha esses bits claros.

PIC16F630/676
3.0 PORTAS A E C registrador são mantidos definidos ao usá-los como analógicos
entradas. Os pinos de E/S configurados como entrada analógica sempre lêem
Existem até doze pinos de E/S de uso geral '0'.
acessível. Dependendo de quais periféricos são
habilitado, alguns ou todos os pinos podem não estar disponíveis Nota: A ANSEL (9Fh) e CMCON (19h)
E/S de uso geral. Em geral, quando um periférico é registradores devem ser inicializados para configurar um
habilitado, o pino associado não pode ser usado como canal analógico como entrada digital. Alfinetes
pino de E/S de uso geral. configurado como entradas analógicas lerá '0'.
O registro ANSEL é definido para o
Nota: Informações adicionais sobre portas de E/S podem ser PIC16F676.
encontrado no PICmicro™ Mid-Range Reference
Manual, (DS33023) EXEMPLO 3-1: INICIALIZANDO PORTA
bcf STATUS,RP0 ;Banco 0
3.1 PORTA e os Registos TRISA clrf PORTA ;Iniciar PORTA
movlw 05h ;Configura RA<2:0>
PORTA é uma porta bidirecional de 6 bits de largura. O registrador
movwf CMCON para ;E/S digital
de direção de dados correspondente é TRISA. Definir um
bsf STATUS,RP0 ;Banco 1
O bit TRISA (= 1) fará com que o pino PORTA correspondente clrf ANSEL ;E/S digitais
uma entrada (ou seja, coloque o driver de saída correspondente em um movlw 0Ch ;Definir RA<3:2> como entradas
modo de alta impedância). Limpar um bit TRISA (= 0) movwf TRISA ;e defina RA<5:4,1:0>
faça do pino PORTA correspondente uma saída (ou seja, coloque ;como saídas
o conteúdo da trava de saída no pino selecionado). bcf ESTADO,RP0 ;Banco 0
A exceção é RA3, que é apenas entrada e seu TRIS
bit sempre será lido como '1'. O Exemplo 3-1 mostra como 3.2 Funções de pino adicionais
inicializar PORTA.
Cada pino PORTA no PIC16F630/676 tem um
A leitura do registrador PORTA lê o status do
opção de interrupção na mudança e cada pino PORTA,
pinos, enquanto escrever para ele irá escrever para a trava da porta. Tudo
exceto RA3, tem uma opção de pull-up fraca. Os próximos dois
operações de gravação são operações de leitura-modificação-gravação.
seções descrevem essas funções.
Portanto, uma gravação em uma porta implica que os pinos da porta são
lido, este valor é modificado e então escrito na porta 3.2.1 LEVANTAMENTO FRACO
trava de dados. RA3 lê '0' quando MCLREN = 1.
Cada um dos pinos PORTA, exceto RA3, possui um pull-up interno
O registrador TRISA controla a direção do
fraco configurável individualmente. Bits de controle
Pinos PORTA, mesmo quando usados como analógicos
WPUAx habilita ou desabilita cada pull-up. Referir-se
entradas. O usuário deve garantir que os bits no TRISA
Registre 3-3. Cada pull-up fraco é girado automaticamente
desligado quando o pino da porta está configurado como uma saída. o
pull-ups são desabilitados em um Power-on Reset pelo
Bit RAPU (OPÇÃO<7>).
CADASTRO 3-1: REGISTRO PORTA — REGISTRO PORTA (ENDEREÇO: 05h)

U-0 U-0 R/Lx R/Lx R/Lx R/Lx R/Lx R/Lx
— — RA5 RA4 RA3 RA2 RA1 RA0
pedaço 7 bit 0
bits 7-6: Não implementado: Leia como '0'

bit 5-0: PORTA <5: 0>: pino de PORTA de E/S
1 = O pino da porta é >VIH
0 = O pino da porta é <VIL
Lenda:

PIC16F630/676
CADASTRO 3-2: TRISA — REGISTRO PORTA TRISTATE (ENDEREÇO: 85h)
U-0 U-0 R/Lx R/Lx R-1 R/Lx R/Lx R/Lx
— — TRISA5 TRISA4 TRISA3 TRISA2 TRISA1 TRISA0
pedaço 7 bit 0

bit 5-0: TRISA <5: 0>: Bit de controle de três estados PORTA
1 = pino PORTA configurado como entrada (tri-state)

0 = pino PORTA configurado como saída
Nota: TRISA<3> sempre lê 1.
Lenda:
REGISTRO 3-3: WPUA - REGISTRO DE PULL-UP FRACO (ENDEREÇO: 95h)
U-0 U-0 R/W-1 R/W-1 U-0 R/W-1 R/W-1 R/W-1

— — WPUA5 WPUA4 — WPUA2 WPUA1 WPUA0
pedaço 7 bit 0

bocado 5-4 WPUA<5:4>: Bit de registro pull-up fraco
1 = Pull-up ativado
0 = Pull-up desabilitado
parte 3 Não implementado: Leia como '0'
pouco 2-0 WPUA<2:0>: Bit de registro pull-up fraco
1 = Pull-up ativado
0 = Pull-up desabilitado
Nota 1: O RAPU global deve ser habilitado para que os pull-ups individuais sejam habilitados.
2: O dispositivo pull-up fraco é desativado automaticamente se o pino estiver no modo de saída
(TRISA = 0).
Lenda:
3.2.2 INTERRUPÇÃO NA MUDANÇA Essa interrupção pode despertar o dispositivo do SLEEP. o

usuário, na Rotina de Serviço de Interrupção, pode limpar o
Cada um dos pinos do PORTA é configurável individualmente conforme
interromper da seguinte maneira:
um pino de interrupção na mudança. Ativação dos bits de controle IOCAx
ou desabilite a função de interrupção para cada pino. Referir-se a) Qualquer leitura ou escrita do PORTA. Isso vai acabar com o
condição de incompatibilidade.
Registre 3-4. A interrupção na mudança é desabilitada em um
Reinicialização de inicialização. b) Apague o bit de flag RAIF.
Para pinos de interrupção na mudança habilitados, os valores são Uma condição de incompatibilidade continuará a definir o bit de sinalização RAIF.
comparado com o valor antigo travado na última leitura de A leitura de PORTA encerrará a condição de incompatibilidade e
PORTA. As saídas de 'incompatibilidade' da última leitura são permitir que o bit sinalizador RAIF seja apagado.
OR'd juntos para definir, o sinalizador PORTA Change Interrupt

Nota: Se ocorrer uma mudança no pino de E/S
bit (RAIF) no registrador INTCON.
quando a operação de leitura está sendo executada
(início do ciclo Q2), então o RAIF
sinalizador de interrupção pode não ser definido.

PIC16F630/676
REGISTRO 3-4: IOCA — REGISTRO PORTA INTERRUPÇÃO NA MUDANÇA (ENDEREÇO: 96h)
U-0 U-0 R/W-0 R/W-0 R/W-0 R/W-0 R/W-0 R/W-0

— - IOCA5 IOCA4 IOCA3 IOCA2 IOCA1 IOCA0
pedaço 7 bit 0

pouco 5-0 IOCA<5:0>: bit de controle GATE de interrupção ao alterar
1 = Interrupção na mudança habilitada
0 = Interrupção na mudança desabilitada
Nota: A habilitação de interrupção global (GIE) deve ser habilitada para que interrupções individuais sejam
reconhecido.
Lenda:

PIC16F630/676
3.2.3 DESCRIÇÕES DO PIN E FIGURA 3-1: DIAGRAMA DE BLOCOS DE RA0
DIAGRAMAS E PINOS RA1
Analógico
Cada pino PORTA é multiplexado com outras funções. Barramento de dados Modo de entrada
Os pinos e suas funções combinadas são brevemente descritos D Q VDD
aqui. Para obter informações específicas sobre funções WR CK
Q Fraco
individuais, como o comparador ou o A/D, consulte a seção WPUA
apropriada nesta folha de dados.
RD PROCURAR
3.2.3.1 RA0/AN0/CIN+ WPUA
A Figura 3-1 mostra o diagrama para este pino. O pino RA0 é

configurável para funcionar como um dos seguintes: VDD
D Q
• uma E/S de uso geral •
WR CK
uma entrada analógica para A/D (somente PIC16F676) TRAZ
Q
• uma entrada analógica para o comparador

Pino de E/S
3.2.3.2 RA1/AN1/CIN-/VREF D Q
A Figura 3-1 mostra o diagrama para este pino. O pino RA1 é WR CK

TRISA Q VSS
configurável para funcionar como um dos seguintes:
Analógico
• como E/S de uso geral • uma RD Modo de entrada
entrada analógica para A/D (somente PIC16F676) • TRISA
uma entrada analógica para o comparador • uma

RD
entrada de referência de tensão para A/D (PIC16F676 TRAZ
só) D Q
Q D
WR CK
Q
PIADA
DENTRO
RD
PIADA Q D
DENTRO
RD PORTA
Para Comparador
Conversor A/D

PIC16F630/676
3.2.3.3 RA2/AN2/T0CKI/INT/COUT 3.2.3.4 RA3/MCLR/VPP
A Figura 3-2 mostra o diagrama para este pino. O pino RA2 é A Figura 3-3 mostra o diagrama para este pino. O pino RA3 é
configurável para funcionar como um dos seguintes: configurável para funcionar como um dos seguintes:
• uma E/S de uso geral • uma • uma entrada de propósito geral

entrada analógica para A/D (somente PIC16F676) • uma • como Master Clear Reset
saída digital do comparador • a entrada de clock para TMR0

• uma interrupção acionada por borda externa FIGURA 3-3: DIAGRAMA DE BLOCOS DE RA3
Barramento de dados
MCLRE
REDEFINIR
Pino de E/S
FIGURA 3-2: DIAGRAMA DE BLOCOS DE RA2
RD VSS
Analógico
TRISA
Barramento de dados Modo de entrada
D Q MCLRE VSS
VDD RD
TRAZ
WR CK
Q Fraco
WPUA D Q
Q D
WR CK
RD PROCURAR Q
PIADA
WPUA
DENTRO
Analógico
COUT RD
Entrada
Permitir Modo PIADA Q D
VDD
D Q
DENTRO
WR CK
Q Interrupção na mudança
TRAZ SAÍDA 1
0 RD PORTA
Pino de E/S
D Q
WR
CK
TRISA Q VSS
Analógico
RD Modo de entrada
TRISA
RD
TRAZ
D Q
Q D
WR CK
Q
PIADA
DENTRO
RD
PIADA Q D
DENTRO
RD PORTA
O TMR0
Para INT
Conversor A/D

PIC16F630/676
3.2.3.5 RA4/AN3/T1G/OSC2/CLKOUT 3.2.3.6 RA5/T1CKI/OSC1/CLKIN
A Figura 3-4 mostra o diagrama para este pino. O pino RA4 é A Figura 3-5 mostra o diagrama para este pino. O pino RA5 é
configurável para funcionar como um dos seguintes: configurável para funcionar como um dos seguintes:
• uma E/S de uso geral • uma • uma E/S de uso geral • uma
entrada analógica para A/D (somente PIC16F676) • uma entrada de relógio TMR1 •
entrada de porta TMR1 • uma conexão de cristal/ressonador uma conexão de cristal/ressonador •
• uma saída de clock uma entrada de relógio

INTOSC
Modo
Analógico
Modo de entrada TMR1LPEN(1)
CLK(1) Barramento de dados
Barramento de dados
Modos D Q VDD
D Q VDD
WR CK Fraco
WR Q
CK WPUA
Q Fraco
WPUA
PROCURAR
RD
RD PROCURAR
WPUA
WPUA Oscilador
Oscilador
O circuito
O circuito
OSC1 OSC2
VDD VDD
CLK OUT D Q
Permitir
WR CK
Q
ESCURO/4 1 TRAZ
D Q
0 Pino de E/S
WR CK Pino de E/S
Q D Q
TRAZ
CLK OUT
Permitir WR CK
TRISA Q VSS
VSS
D Q
INTOSC/ INTOSC
WR RC/EC(2) RD Modo
CK
TRISA Q TRISA
CLK OUT
(1)
Permitir RD
RD
TRISA TRAZ
Analógico
Modo de entrada D Q
RD Q D
TRAZ WR CK
Q
PIADA
D Q DENTRO
Q D RD
WR CK
Q PIADA
PIADA
DENTRO
Q D
RD
PIADA Q D DENTRO
DENTRO
Interrupção na mudança RD PORTA
RD PORTA Para TMR1 ou CLKGEN

Para TMR1 T1G
Conversor A/D
Nota 1: Oscilador LP Timer1 habilitado

Nota 1: Os modos CLK são XT, HS, LP, LPTMR1 e CLKOUT Enable.
2: Ao usar Timer1 com oscilador LP, o Schmitt Trigger é ignorado.
2: Com opção CLKOUT.

PIC16F630/676
TABELA 3-1: RESUMO DOS REGISTOS ASSOCIADOS A PORTA
Valor ativado
Valor em:
Nome do endereço Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 POR,
todos os outros
ESTE
REINICIA
05h TRAZ — — RA5 RA4 RA3 RA2 RA1 RA0 --xx xxxx --uuuuuu
0Bh/8Bh INTCON GIE ASSIM T0IE NÃO CORTE T0IF INTF RAIF 0000 0000 0000 000u
19h CMCON — COUT — CINV CEI CM2 CM1 CM0 -0-0 0000 -0-0 0000
81h OPTION_REG RAPU INTEDG T0CS T0SE PSA PS2 PS1 PS0 1111 1111 1111 1111
85h TRISA — — TRISA5 TRISA4 TRISA3 TRISA2 TRISA1 TRISA0 - -11 1111 - -11 1111
91h ANSEL(1) ANS7 ANS6 ANS5 ANS4 ANS3 ANS2 ANS1 ANS0 1111 1111 1111 1111
95h WPUA — — WPUA5 WPUA4 — WPUA2 WPUA1 WPUA0 --11 -111 --11 -111
96h PIADA — — IOCA5 IOCA4 IOCA3 IOCA2 IOCA1 IOCA0 --00 0000 --00 0000
Nota 1: apenas PIC16F676.

Legenda: x = desconhecido, u = inalterado, - = locais não implementados lidos como '0'. As células sombreadas não são usadas pelo PORTA.

PIC16F630/676
3.3 PORTO 3.3.2 RC4 E RC5
PORTC é uma porta de E/S de uso geral que consiste em 6 pinos Os pinos RC4 e RC5 são configuráveis para funcionar como
bidirecionais. Os pinos podem ser configurados para uma E/S de uso geral.
E/S digital ou entrada analógica para conversor A/D. Para específico
informações sobre funções individuais, como o FIGURA 3-7: DIAGRAMA DE BLOCOS DE RC4
comparador ou o A/D, consulte a seção apropriada E PINOS RC5
nesta Folha de Dados.
Barramento de dados
Nota: O registro ANSEL (9Fh) deve estar limpo para

configurar um canal analógico como digital VDD
D Q
entrada. Os pinos configurados como entradas analógicas
leia '0'. O registro ANSEL é definido para WR CK
PORTO Q
o PIC16F676.
Pino de E/S
EXEMPLO 3-2: INICIALIZANDO PORTA D Q

bcf STATUS,RP0 ;Banco 0 WR CK
clrf PORTC ;Init PORTC TRISC Q VSS
clrf ANSEL ;E/S digitais RD
movlw 0Ch ;Defina RC<3:2> como entradas TRISC
movwf TRISC ;e defina RC<5:4,1:0>
;como saídas RD
bcf ESTADO,RP0 ;Banco 0 PORTO
3.3.1 RC0/AN4, RC1/AN5, RC2/AN6, RC3/

AN7
Os pinos RC0/RC1/RC2/RC3 são configuráveis para

funcionar como um dos seguintes:
• uma E/S de uso geral

• uma entrada analógica para o conversor A/D
(somente PIC16F676)
FIGURA 3-6: DIAGRAMA DE BLOCOS DE

PINs RC0/RC1/RC2/RC3
Barramento de dados
VDD
D Q
WR CK
PORTO Q
Pino de E/S
D Q
WR CK
TRISC Q VSS
Entrada analógica
RD Modo
TRISC
RD
PORTO
Conversor A/D

PIC16F630/676
CADASTRO 3-5: PORTC — CADASTRO PORTC (ENDEREÇO: 07h)
U-0 U-0 R/Lx R/Lx R/Lx R/Lx R/Lx R/Lx
— — RC5 RC4 RC3 RC2 RC1 RC0
pedaço 7 bit 0

bit 5-0: PORTC<5:0>: Pino de E/S de uso geral
1 = O pino da porta é >VIH
0 = O pino da porta é <VIL
Lenda:
REGISTRO 3-6: TRISC — REGISTRO TRISTATE PORTC (ENDEREÇO: 87h)

U-0 U-0 R/W-1 R/W-1 R/W-1 R/W-1 R/W-1 R/W-1
— — TRISC5 TRISC4 TRISC3 TRISC2 TRISC1 TRISC0
pedaço 7 bit 0

bit 5-0: TRISC<5:0>: bit de controle de três estados PORTC
1 = pino PORTC configurado como entrada (tri-state)

0 = pino PORTC configurado como saída
Lenda:
TABELA 3-2: RESUMO DOS REGISTOS ASSOCIADOS A PORTC

Valor em todos
Valor em:
Nome do endereço Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 os outros
POR, BOD
REINICIA
07h PORTO — — RC5 RC4 RC3 RC2 RC1 RC0 --xx xxxx --uu uuuu
87h TRISC — — TRISC5 TRISC4 TRISC3 TRISC2 TRISC1 TRISC0 --11 1111 --11 1111
91h ANSEL(1) ANS7 ANS6 ANS5 ANS4 ANS3 ANS2 ANS1 ANS0 1111 1111 1111 1111

Legenda: x = desconhecido, u = inalterado, - = locais não implementados lidos como '0'. As células sombreadas não são usadas pelo PORTC.

PIC16F630/676
NOTAS:

PIC16F630/676
4.0 MÓDULO DE TEMPORIZADOR0 O modo contador é selecionado definindo o bit T0CS (OPTION_REG<5>).
Neste modo, o módulo Timer0 será incrementado em cada borda
O temporizador/contador do módulo Timer0 possui os seguintes ascendente ou descendente do pino RA2/T0CKI. A borda de incremento
recursos:
é determinada pelo bit de controle da borda de origem (T0SE)
• temporizador/contador de 8 bits (OPTION_REG<4>). Apagar o bit T0SE seleciona a borda de subida.
• Legível e gravável
• Prescaler programável por software de 8 bits

• Seleção de relógio interno ou externo Nota: O modo Contador tem requisitos específicos de relógio
externo. Informações adicionais sobre esses requisitos
• Interrupção no overflow de FFh a 00h • Seleção
estão disponíveis no PICmicroTM Mid-Range Reference
de borda para relógio externo Manual, (DS33023).
A Figura 4-1 é um diagrama de blocos do módulo Timer0 e do prescaler
compartilhado com o WDT.
4.2 Interrupção do Temporizador0
Nota: Informações adicionais sobre o módulo Timer0 estão
disponíveis no PICmicroTM Mid Range Reference Uma interrupção Timer0 é gerada quando o temporizador/contador do
Manual, (DS33023). registrador TMR0 transborda de FFh para 00h. Este estouro define o
bit T0IF. A interrupção pode ser mascarada limpando o bit T0IE
4.1 Operação do Temporizador0 (INTCON<5>). O bit T0IF (INTCON<2>) deve ser apagado em software
pela Rotina de Serviço de Interrupção do módulo Timer0 antes de
O modo temporizador é selecionado limpando o bit T0CS
reativar esta interrupção. A interrupção Timer0 não pode acordar o
(OPTION_REG<5>). No modo Timer, o módulo Timer0 incrementará a
processador do SLEEP, pois o temporizador é desligado durante o
cada ciclo de instrução (sem prescaler). Se TMR0 for escrito, o
SLEEP.
incremento é inibido para os dois ciclos de instrução seguintes. O
usuário pode contornar isso escrevendo um valor ajustado no registro
TMR0.
FIGURA 4-1: DIAGRAMA DE BLOCOS DO PRÉ-CALLER TIMER0/WDT
CLK OUT
(= ESCURO/4) Barramento de dados
0
8
1
SINCRONIZAÇÃO 2
1 TMR0
Ciclos
pino 0
T0CKI 0
T0SE T0CS 8 bits Definir o bit de sinalização
T0IF no estouro
Pré-escalador
PSA
1
8
PSA
PS0 - PS2 1
WDT
Tempo esgotado
cão de guarda 0
Cronômetro
PSA
WDTE
Nota 1: T0SE, T0CS, PSA, PS0-PS2 são bits no registrador Option.

PIC16F630/676
4.3 Usando Timer0 com um Relógio um pequeno atraso RC de 20 ns) e baixo para pelo menos 2TOSC
Externo (e um pequeno atraso RC de 20 ns). Consulte a parte elétrica
especificação do dispositivo desejado.
Quando nenhum prescaler é usado, a entrada de clock externa é
o mesmo que a saída do prescaler. A sincronização
do T0CKI, com os relógios de fase internos, é obtido pela amostragem Nota: A ANSEL (9Fh) e CMCON (19h)
da saída do prescaler no Q2 e registradores devem ser inicializados para configurar um
Q4 ciclos dos relógios de fase internos. Portanto, é canal analógico como entrada digital. Alfinetes
necessário que T0CKI seja alto por pelo menos 2TOSC (e configurado como entradas analógicas lerá '0'.
PIC16F676.
REGISTRO 4-1: OPTION_REG — OPÇÃO REGISTRO (ENDEREÇO: 81h)
PESQUISA INTEG T0CS T0SE PSA PS2 PS1 PS0
pedaço 7 bit 0
pedaço 7 RAPU: Bit de habilitação de pull-up PORTA

1 = pull-ups PORTA estão desabilitados
0 = pull-ups PORTA são habilitados por valores de trava de porta individual
bocado 6 INTEDG: Interromper o bit de seleção de borda
1 = Interromper na borda ascendente do pino RA2/INT
0 = Interromper na borda descendente do pino RA2/INT
pedaço 5 T0CS: Bit de seleção da fonte do relógio TMR0
1 = Transição no pino RA2/T0CKI
0 = Relógio do ciclo de instrução interno (CLKOUT)
bocado 4 T0SE: Bit de seleção de borda de origem TMR0
1 = Incremento na transição de alto para baixo no pino RA2/T0CKI
0 = Incremento na transição de baixo para alto no pino RA2/T0CKI
parte 3 PSA: bit de atribuição do pré-escalador
1 = Prescaler é atribuído ao WDT
0 = Prescaler é atribuído ao módulo Timer0
pouco 2-0 PS2:PS0: bits de seleção de taxa do pré-escalador
Valor de Bit Taxa TMR0 Taxa WDT
000 1: 2 1: 1
001 1: 4 1: 2
010 1:8 1: 4
011 1: 16 1:8
100 1: 32 1: 16
101 1: 64 1: 32
110 1: 128 1: 64
111 1: 256 1: 128
Lenda:

PIC16F630/676
4.4 Pré-escalador EXEMPLO 4-1: TROCA DO PRÉ-CALCADOR
(TIMER0ÿWDT)
Um contador de 8 bits está disponível como pré-escalador para o
Módulo Timer0, ou como um postscaler para o Watchdog bcf STATUS,RP0 ;Banco 0
Cronômetro. Para simplificar, este contador será referido como clrwdt ;Limpar WDT
“prescaler” ao longo desta Folha de Dados. O pré-escalador clrf TMR0 ;Limpar TMR0 e
atribuição é controlada em software pelo bit de controle ; prescaler
PSA (OPTION_REG<3>). Limpar o bit PSA irá bsf STATUS,RP0 ;Banco 1
atribua o prescaler a Timer0. Os valores de pré-escala são
selecionável através dos bits PS2:PS0 (OPTION_REG<2:0>). movlw b'00101111' ;Necessário se desejar
O prescaler não é legível ou gravável. Quando movwf OPTION_REG ; PS2:PS0 é ; 000 ou 001
clrwdt
atribuído ao módulo Timer0, todas as instruções escritas
;
para o registrador TMR0 (por exemplo, CLRF 1, MOVWF 1,
BSF 1, x....etc.) limpará o prescaler. Quando movlw b'00101xxx' ;Defina o postscaler para
atribuído ao WDT, uma instrução CLRWDT limpará o movwf OPTION_REG ; taxa WDT desejada
bcf STATUS,RP0 ;Banco 0
prescaler junto com o Watchdog Timer.
4.4.1 COMUTANDO O PRÉ-CALADOR Para mudar o prescaler do WDT para o TMR0

ATRIBUIÇÃO módulo, use a sequência mostrada no Exemplo 4-2. este
precaução deve ser tomada mesmo se o WDT estiver desabilitado.
A atribuição do pré-escalador está totalmente sob software
controle (ou seja, pode ser alterado “on the fly” durante
EXEMPLO 4-2: TROCA DO PRÉ-CALCADOR
execução do programa). Para evitar um dispositivo não intencional
RESET, a seguinte sequência de instruções (WDTÿTIMER0)
(Exemplo 4-1) deve ser executado ao alterar o
clrwdt ;Limpar WDT e
atribuição de prescaler de Timer0 para WDT.
; pós-escalador
movlw b'xxxx0xxx' ;Selecione TMR0,

; pré-escala, e ; fonte de
relógio
movwf OPTION_REG ; bcf
STATUS,RP0 ;Banco 0
TABELA 4-1: REGISTROS ASSOCIADOS A TIMER0

Valor ativado
Valor ativado
Endereço Nome Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 todos os outros
POR, BOD
REINICIA
01h TMR0 Registro do Módulo Timer0 xxxx xxxx uuuu uuuu
81h OPTION_REG SEARCH INTEDG T0CS T0SE PSA PS2 PS1 PS0 1111 1111 1111 1111
85h TRISA — — TRISA5 TRISA4 TRISA3 TRISA2 TRISA1 TRISA0 - -11 1111 - -11 1111
Legenda: — = Locais não implementados, lidos como '0', u = inalterado, x = desconhecido.

As células sombreadas não são usadas pelo módulo Timer0.

PIC16F630/676
5.0 MÓDULO DE TEMPORIZADOR 1 COM O registro de controle do Timer1 (T1CON), mostrado no Registro 5-1, é
usado para habilitar/desabilitar o Timer1 e selecionar os vários recursos
CONTROLE DE PORTA
do módulo Timer1.
Os dispositivos PIC16F630/676 possuem um temporizador de 16 bits.
Nota: Informações adicionais sobre módulos de temporizador estão
A Figura 5-1 mostra o diagrama de blocos básico do módulo Timer1.
disponíveis no PICmicroTM Mid-Range Reference
Timer1 tem os seguintes recursos:
Manual, (DS33023).
• Temporizador/contador de 16 bits (TMR1H:TMR1L)
• Legível e gravável
• Seleção de relógio interno ou externo
• Operação síncrona ou assíncrona • Interrupção em

overflow de FFFFh a 0000h • Despertar em overflow (modo
assíncrono) • Entrada de habilitação externa opcional (T1G) •
Oscilador LP opcional
FIGURA 5-1: DIAGRAMA DE BLOCO DO TIMER1
TMR1ON
TMR1GE
TMR1ON T1G
Definir bit de sinalização TMR1GE

TMR1IF ativado
Transbordar
TMR1
Sincronizado
0
TMR1L Entrada de relógio
TMR1H
Oscilador LP T1SYNC
OSC1 1
Sincronizar
Pré-
ESCURO/4 escalador 1, 2, 4, 8 Detectar
interno 0
OSC2 Relógio 2
Entrada SLEEP
T1CKPS<1:0>
INTOSC c/
o CLKOUT TMR1CS
T1OSCEN
LP

PIC16F630/676
5.1 Modos de Operação do Timer1 5.2 Interrupção do Temporizador1
O Timer1 pode operar em um dos três modos: O par de registradores Timer1 (TMR1H:TMR1L) é incrementado para
FFFFh e rolado para 0000h. Quando Timer1 rola
• Temporizador de 16 bits com pré-
over, o bit de flag de interrupção Timer1 (PIR1<0>) é definido. Para
escalador • Contador síncrono de 16
habilitar a interrupção no rollover, você deve definir estes bits:
bits • Contador assíncrono de 16 bits
• Bit de habilitação de interrupção do Timer1
No modo Timer, Timer1 é incrementado a cada ciclo de instrução. No
(PIE1<0>) • Bit PEIE (INTCON<6>) • Bit GIE
modo Contador, o Timer1 é incrementado na borda de subida da entrada
(INTCON<7>).
de clock externa T1CKI. Além disso, o relógio do modo Contador pode
ser sincronizado com o relógio do sistema do microcontrolador ou A interrupção é eliminada limpando o TMR1IF na Rotina de Serviço de
executado de forma assíncrona. Interrupção.
Nota: O par de registradores TMR1H:TTMR1L e o bit TMR1IF

Nos módulos Contador e Temporizador, o relógio do contador/ devem ser apagados antes de habilitar as interrupções.
temporizador pode ser acionado pela entrada T1G.
Se for necessário um oscilador de clock externo (e o microcontrolador

5.3 Temporizador1 Pré-escalonador
estiver usando o INTOSC sem CLKOUT), o Timer1 pode usar o oscilador
LP como fonte de clock.
Timer1 tem quatro opções de prescaler permitindo 1, 2, 4 ou 8 divisões
Nota: No modo Contador, uma borda descendente deve ser da entrada do relógio. Os bits T1CKPS (T1CON<5:4>) controlam o
registrada pelo contador antes da primeira borda contador de pré-escala. O contador de pré-escala não é diretamente
ascendente incrementada. legível ou gravável; no entanto, o contador do pré-escalador é apagado
após uma gravação no TMR1H ou TMR1L.
FIGURA 5-2: BORDA DE INCREMENTO DO TIMER1
T1CKI = 1
quando TMR1
Habilitado
T1CKI = 0
quando TMR1
Habilitado
Nota 1: As setas indicam incrementos do contador.

2: No modo Contador, uma borda descendente deve ser registrada pelo contador antes da primeira borda ascendente incrementada do
relógio.

PIC16F630/676
REGISTRO 5-1: T1CON — REGISTRO DE CONTROLE TIMER1 (ENDEREÇO: 10h)
U-0 R/W-0 R/W-0 R/W-0 R/W-0 R/W-0 R/W-0 R/W-0
— TMR1GE T1CKPS1 T1CKPS0 T1OSCEN T1SYNC TMR1CS TMR1ON
pedaço 7 bit 0
pedaço 7 Não implementado: Leia como '0'
bocado 6 TMR1GE: bit de habilitação da porta do Timer1

Se TMR1ON = 0:
Este bit é ignorado

Se TMR1ON = 1:
1 = Timer1 está ligado se o pino T1G estiver baixo

0 = Temporizador1 está ligado
bocado 5-4 T1CKPS1:T1CKPS0: Timer1 Input Clock Prescale Select bits

11 = 1:8 Valor de pré-escala
parte 3 T1OSCEN: Bit de controle de habilitação do oscilador LP

Se INTOSC sem oscilador CLKOUT estiver ativo:
1 = oscilador LP está habilitado para relógio Timer1
0 = oscilador LP está desligado
Senão:
Este bit é ignorado
parte 2 T1SYNC: Bit de controle de sincronização de entrada de relógio externo do Timer1

TMR1CS = 1:
1 = Não sincroniza a entrada do relógio externo

0 = Sincroniza a entrada do relógio externo
TMR1CS = 0:
Este bit é ignorado. Timer1 usa o relógio interno.
pedaço 1 TMR1CS: Bit de seleção da fonte do relógio do Timer1
1 = Relógio externo do pino T1OSO/T1CKI (na borda de subida)

0 = Relógio interno (ESCURO/4)
bit 0 TMR1ON: Temporizador1 em bit

1 = Ativa o Temporizador1
0 = Pára o temporizador1
Lenda:

PIC16F630/676
5.4 Operação do Timer1 no Modo 5.5 Temporizador1 Oscilador
Contador Assíncrono
Um circuito oscilador de cristal é embutido entre os pinos OSC1
Se o bit de controle T1SYNC (T1CON<2>) estiver definido, o (entrada) e OSC2 (saída do amplificador). Ele é habilitado por
a entrada do relógio não está sincronizada. O temporizador continua a configuração do bit de controle T1OSCEN (T1CON<3>). O oscilador
incremento assíncrono aos relógios de fase internos. é um oscilador de baixa potência classificado até 32 kHz. Será
O temporizador continuará a funcionar durante o SLEEP e pode continuar a correr durante o SONO. É destinado principalmente
gerar uma interrupção no estouro, que vai acordar para um cristal de 32 kHz. A Tabela 9-2 mostra o capacitor
seleção para o oscilador Timer1.
o processador. No entanto, cuidados especiais na
software são necessários para ler/escrever o temporizador
O oscilador Timer1 é compartilhado com o sistema LP
(Seção 5.4.1). oscilador. Assim, Timer1 pode usar este modo somente quando
o relógio do sistema é derivado do oscilador interno.
Tal como acontece com o oscilador LP do sistema, o usuário deve fornecer
Nota: A ANSEL (9Fh) e CMCON (19h) um atraso de tempo de software para garantir oscilador adequado
registradores devem ser inicializados para configurar um comece.
canal analógico como entrada digital. Alfinetes
Os bits TRISA5 e TRISA4 são definidos quando o Timer1
configurado como entradas analógicas lerá '0'.
oscilador está habilitado. RA5 e RA4 são lidos como '0' e
Os bits TRISA5 e TRISA4 são lidos como '1'.
PIC16F676.
5.4.1 TEMPORIZADOR DE LEITURA E ESCRITA 1 NO

MODO CONTADOR ASSÍNCRONO Nota: O oscilador requer uma inicialização e
tempo de estabilização antes do uso. Desta forma,
Lendo TMR1H ou TMR1L, enquanto o temporizador está em execução T1OSCEN deve ser definido e um
de um relógio assíncrono externo, garantirá um atraso observado antes de ativar o Timer1.
leitura válida (cuidada no hardware). No entanto, o
usuário deve ter em mente que a leitura do temporizador de 16 bits 5.6 Operação do Temporizador1 Durante o SONO
em dois valores de 8 bits, apresenta alguns problemas, uma vez que
O Timer1 só pode operar durante o SLEEP quando configurado em
o temporizador pode estourar entre as leituras.
Modo de contador assíncrono. Neste modo, um externo
Para gravações, é recomendado que o usuário simplesmente pare cristal ou fonte de clock pode ser usado para incrementar o
o temporizador e escreva os valores desejados. Uma contenção de
contador. Para configurar o temporizador para despertar o dispositivo:
escrita pode ocorrer escrevendo nos registradores do temporizador, enquanto
• Timer1 deve estar ligado (T1CON<0>)
o registrador é incrementado. Isso pode produzir um
valor imprevisível no registro do temporizador. • O bit TMR1IE (PIE1<0>) deve ser definido
• O bit PEIE (INTCON<6>) deve ser definido
A leitura do valor de 16 bits requer alguns cuidados.
Exemplos 12-2 e 12-3 no PICmicro™ Mid-Range O dispositivo será ativado em um estouro. Se o bit GIE
Manual de referência da família MCU (DS33023) mostra como (INTCON<7>) estiver definido, o dispositivo irá acordar e pular
para ler e escrever Timer1 quando estiver rodando em para a rotina de serviço de interrupção em um estouro.
Modo assíncrono.
TABELA 5-1: REGISTROS ASSOCIADOS AO TIMER1 COMO TEMPORIZADOR/CONTADOR

Valor ativado
Valor ativado
Nome do endereço Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 todos os outros
POR, BOD
REINICIA
0Ch PIR1 FEIE ADIF — — CMIF — — TMR1IF 00-- 0--0 00-- 0--0
0Eh Registro de retenção TMR1L para o byte menos significativo do registro TMR1 de 16 bits xxxx xxxx uuuu uuuu
0 Fh Registro de retenção TMR1H para o byte mais significativo do registro TMR1 de 16 bits xxxx xxxx uuuu uuuu
10h T1CON — TMR1GE T1CKPS1 T1CKPS0 T1OSCEN T1SYNC TMR1CS TMR1ON -000 0000 -uuu uuuu
8 canais TORTA1 EEEE FRANGO — — CMIE — — TMR1IE 00-- 0--0 00-- 0--0
Legenda: x = desconhecido, u = inalterado, - = não implementado, lido como '0'. As células sombreadas não são usadas pelo módulo Timer1.

PIC16F630/676
NOTAS:

PIC16F630/676
6.0 MÓDULO COMPARADOR Referência de tensão que também pode ser aplicada a uma entrada
do comparador. Além disso, o RA2 pode ser configurado
Os dispositivos PIC16F630/676 possuem um comparador analógico. As como saída do comparador. O Controle Comparador
entradas para o comparador são multiplexadas com Registro (CMCON), mostrado no Registro 6-1, contém
os pinos RA0 e RA1. Há um comparador no chip os bits para controlar o comparador.
REGISTRO 6-1: CMCON — REGISTRO DE CONTROLE DO COMPARADOR (ENDEREÇO: 19h)
U-0 R-0 U-0 R/W-0 R/W-0 R/W-0 R/W-0 R/W-0
— COUT — CINV CEI CM2 CM1 CM0
pedaço 7 bit 0

bocado 6 COUT: Bit de saída do comparador
Quando CINV = 0:
1 = VIN+ > VIN
0 = VIN+ < VIN
Quando CINV = 1:
1 = VIN+ < VIN
0 = VIN+ > VIN

bocado 4 CINV: Bit de inversão de saída do comparador
1 = Saída invertida
0 = Saída não invertida
parte 3 CIS: Bit de chave de entrada do comparador
Quando CM2:CM0 = 110 ou 101:
1 = VIN- conecta ao CIN+
0 = VIN- conecta ao CIN
pouco 2-0 CM2:CM0: bits do modo comparador

A Figura 6-2 mostra os modos do comparador e as configurações de bit CM2:CM0
Lenda:

PIC16F630/676
6.1 Operação do Comparador TABELA 6-1: ESTADO DE SAÍDA VS. ENTRADA
CONDIÇÕES
Um único comparador é mostrado na Figura 6-1, junto com
a relação entre os níveis de entrada analógica e CINV COUT
Condições de entrada
a saída digital. Quando a entrada analógica em VIN+ é menor
VIN- > VIN+ 0 0
do que a entrada analógica VIN-, a saída do comparador
é um nível baixo digital. Quando a entrada analógica em VIN+ é VIN- < VIN+ 0 1
maior que a entrada analógica VIN-, a saída do 1 1
VIN- > VIN+
comparador é um alto nível digital. As áreas sombreadas de
VIN- < VIN+ 1 0
a saída do comparador na Figura 6-1 representa
a incerteza devido a deslocamentos de entrada e tempo de resposta.
FIGURA 6-1: COMPARADOR ÚNICO
Nota: Para usar os pinos CIN+ e CIN- como analógicos
entradas, os bits apropriados devem ser
VIN+ +
programado no registrador CMCON (19h).
Resultado
VENHA
–
A polaridade da saída do comparador pode ser invertida

definindo o bit CINV (CMCON<4>). Limpando CINV
resulta em uma saída não invertida. Uma mesa completa
mostrando o estado de saída versus as condições de entrada e VENHA
o bit de polaridade é mostrado na Tabela 6-1.
VIN+
Resultado
Nota: O bit CINV (CMCON<4>) está limpo.

PIC16F630/676
6.2 Configuração do Comparador O modo do comparador é alterado, a saída do comparador
nível pode não ser válido por um período de tempo especificado.
Existem oito modos de operação para o comparador. Consulte as especificações na Seção 12.0.
O registrador CMCON, mostrado no registrador 6-1, é usado para
selecione o modo. A Figura 6-2 mostra os oito possíveis Nota: As interrupções do comparador devem ser desabilitadas
modos. O registrador TRISA controla a direção dos dados durante uma mudança no modo Comparador. Caso
dos pinos comparadores para cada modo. Se o contrário, uma falsa interrupção pode ocorrer.
FIGURA 6-2: MODOS DE OPERAÇÃO DE E/S DO COMPARADOR
Reinicialização do Comparador (Valor Padrão de POR - baixa potência) Comparador desligado (menor potência)
CM2:CM0 = 000 CM2:CM0 = 111
RA1/CIN UMA RA1/CIN D
RA0/CIN+ UMA
Desligado (ler como '0') RA0/CIN+ D Desligado (ler como '0')
RA2/COUT D RA2/COUT D
Comparador sem saída Comparador sem saída e com referência interna

CM2:CM0 = 010 CM2:CM0 = 100
RA1/CIN UMA RA1/CIN UMA
COUT COUT
RA0/CIN+ UMA RA0/CIN+ D
Do Módulo CVREF
Comparador com Saída e Referência Interna Entrada multiplexada com referência interna e saída
CM2:CM0 = 011 CM2:CM0 = 101
CEI = 0
COUT
RA0/CIN+ D RA0/CIN+ UMA CEI = 1 COUT
RA2/COUT D
RA2/COUT D
Do Módulo CVREF
Do Módulo CVREF
Comparador com Saída Entrada multiplexada com referência interna

CM2:CM0 = 001 CM2:CM0 = 110
CEI = 0
COUT
RA0/CIN+ UMA RA0/CIN+ UMA CEI = 1 COUT
Do Módulo CVREF
A = Entrada Analógica, as portas sempre lêem '0'

D = Entrada Digital
CIS = Chave de Entrada do Comparador (CMCON<3>)

PIC16F630/676
6.3 Considerações de Conexão de alcance em mais de 0,6 V em qualquer direção, um dos diodos
Entrada Analógica é polarizado diretamente e um travamento pode ocorrer. Uma
impedância de fonte máxima de 10 kÿ é recomendada para as
Um circuito simplificado para uma entrada analógica é mostrado fontes analógicas. Qualquer componente externo conectado a
na Figura 6-3. Como os pinos analógicos estão conectados a um pino de entrada analógica, como um capacitor ou um diodo
uma saída digital, eles possuem diodos com polarização reversa Zener, deve ter muito pouca corrente de fuga.
para VDD e VSS. A entrada analógica, portanto, deve estar
entre VSS e VDD. Se a tensão de entrada se desviar desta
FIGURA 6-3: MODO DE ENTRADA ANALÓGICA
VDD
VT = 0,6 V RIC
R$ < 10 mil
AIN
CPIN Vazamento
E VT = 0,6 V ±500 nA
5 pF
Vss
Lenda: CIN = Capacitância de entrada
VT = Tensão Limiar
VAZAMENTO = Corrente de fuga no pino devido a várias junções
RIC = Resistência de interconexão
RS = Impedância da fonte
E = Tensão Analógica
6.4 Saída do Comparador O bit TRISA<2> funciona como uma habilitação/desabilitação

de saída para o pino RA2 enquanto o comparador está no modo
A saída do comparador, COUT, é lida através do registrador de saída.
CMCON. Este bit é somente leitura. A saída do comparador
também pode ser enviada diretamente para o pino RA2 em três Nota 1: Ao ler o registrador PORTA, todos os pinos
dos oito modos possíveis, conforme mostrado na Figura 6-2. configurados como entradas analógicas serão
Quando em um desses modos, a saída em RA2 é assíncrona lidos como '0'. Os pinos configurados como
com o relógio interno. A Figura 6-4 mostra o diagrama de blocos entradas digitais converterão uma entrada
de saída do comparador. analógica de acordo com a especificação de entrada TTL.
2: Níveis analógicos em qualquer pino definido como

entrada digital podem fazer com que o buffer de
entrada consuma mais corrente do que o normal.
Especificadas.
FIGURA 6-4: DIAGRAMA DE BLOCO DE SAÍDA DO COMPARADOR MODIFICADO
RA0/CIN+
RA1/CIN
Para pino RA2/T0CKI
CVREF
Para Barramento de Dados Q D
RD CMCON
DENTRO
CINV CM2:CM0
Definir bit CMIF

Q D
DENTRO RD CMCON
REDEFINIR

PIC16F630/676
6.5 Referência do Comparador As equações a seguir determinam as tensões de saída:
O módulo comparador também permite a seleção de uma VRR = 1 (faixa baixa): CVREF = (VR3:VR0 / 24) x VDD
referência de tensão gerada internamente para uma das VRR = 0 (faixa alta): CVREF = (VDD / 4) + (VR3:VR0 x
entradas do comparador. O sinal de referência interno é VDD / 32)
usado para quatro dos oito modos do Comparador. O registro
VRCON, Registro 6-2, controla o módulo de referência de 6.5.2 PRECISÃO/ERRO DE REFERÊNCIA
tensão mostrado na Figura 6-5. DE TENSÃO
6.5.1 CONFIGURANDO A TENSÃO A gama completa de VSS a VDD não pode ser realizada
devido à construção do módulo. Os transistores do
REFERÊNCIA
superior e inferior da rede de resistores em escada (Figura
A referência de tensão pode produzir 32 níveis de tensão 6-5) impedem que o CVREF se aproxime de VSS ou VDD.
distintos, 16 em uma faixa alta e 16 em uma faixa baixa. A referência de tensão é derivada de VDD e, portanto, a
saída CVREF muda com flutuações em VDD. A precisão
absoluta testada da Referência de Tensão do Comparador
pode ser encontrada na Seção 12.0.
FIGURA 6-5: DIAGRAMA DE BLOCOS DE REFERÊNCIA DE TENSÃO DO COMPARADOR

16 Estágios
8R R R R R
VDD
8R VRR
16-1 Analógico
MUX
VREN
CVREF para
Comparador
Entrada
VR3:VR0
6.6 Tempo de Resposta do Comparador Enquanto o comparador estiver habilitado durante o SLEEP,
uma interrupção despertará o dispositivo. Se o dispositivo
O tempo de resposta é o tempo mínimo, após selecionar acordar do SLEEP, o conteúdo dos registradores CMCON e
uma nova tensão de referência ou fonte de entrada, antes VRCON não será afetado.
que a saída do comparador tenha um nível válido. Se a
referência interna for alterada, o atraso máximo da referência 6,8 Efeitos de um RESET
de tensão interna deve ser considerado ao usar as saídas
do comparador. Caso contrário, deve-se usar o atraso Um dispositivo RESET força os registradores CMCON e
máximo dos comparadores (Tabela 12-7). VRCON a seus estados RESET. Isso força o módulo
comparador a estar no modo Reset do Comparador,
CM2:CM0 = 000 e a referência de tensão ao seu estado
6.7 Operação durante o SONO desligado. Assim, todas as entradas de potencial são
entradas analógicas com o comparador e a referência de
Tanto o comparador quanto a referência de tensão, se tensão desabilitados para consumir a menor corrente possível.
habilitados antes de entrar no modo SLEEP, permanecem
ativos durante o SLEEP. Isso resulta em correntes SLEEP
mais altas do que as mostradas nas especificações de
desligamento. A corrente adicional consumida pelo
comparador e a referência de tensão são mostradas
separadamente nas especificações. Para minimizar o
consumo de energia no modo SLEEP, desligue o comparador,
CM2:CM0 = 111, e a referência de tensão, VRCON<7> = 0.

PIC16F630/676
REGISTRO 6-2: VRCON — REGISTRO DE CONTROLE DE REFERÊNCIA DE TENSÃO (ENDEREÇO: 99h)
R/W-0 U-0 R/W-0 R/W-0 R/W-0 R/W-0 R/W-0 R/W-0
VREN — VRR — VR3 VR2 VR1 VR0
pedaço 7 bit 0
pedaço 7 VREN: bit de habilitação CVREF

1 = circuito CVREF ligado
0 = circuito CVREF desligado, sem dreno IDD
bocado 6 Não implementado: Leia como '0'
pedaço 5 VRR: bit de seleção de intervalo CVREF
1 = Faixa baixa
0 = Alcance alto
bocado 4 Não implementado: Leia como '0'
pouco 3-0 VR3:VR0: Seleção do valor CVREF 0 ÿ VR [3:0] ÿ 15
Quando VRR = 1: CVREF = (VR3:VR0 / 24) * VDD
Quando VRR = 0: CVREF = VDD/4 + (VR3:VR0 / 32) * VDD
Lenda:
6.9 Interrupções do Comparador O usuário, na Rotina de Serviço de Interrupção, pode limpar o

interromper da seguinte maneira:
O sinalizador de interrupção do comparador é definido sempre que houver
a) Qualquer leitura ou gravação de CMCON. Isso vai acabar com o
uma mudança no valor de saída do comparador.
condição de incompatibilidade.
O software precisará manter informações sobre o
status dos bits de saída, conforme lido de CMCON<6>, para b) Apague o bit sinalizador CMIF.
determinar a mudança real que ocorreu. o Uma condição de incompatibilidade continuará a definir o bit de sinalização CMIF.
O bit CMIF, PIR1<3>, é o sinalizador de interrupção do comparador. A leitura do CMCON encerrará a condição de incompatibilidade e
Este bit deve ser redefinido no software limpando-o para '0'. permitir que o bit sinalizador CMIF seja apagado.
Como também é possível escrever um '1' neste registrador, um
Nota: Se houver alteração no registro CMCON (COUT)
interrupção simulada pode ser iniciada.
deve ocorrer quando uma operação de leitura é
O bit CMIE (PIE1<3>) e o bit PEIE sendo executado (início do ciclo Q2), então
(INTCON<6>) deve ser definido para habilitar a interrupção. Dentro o sinalizador de interrupção CMIF (PIR1<3>) pode não
Além disso, o bit GIE também deve ser definido. Se algum destes prepare-se.
bits são apagados, a interrupção não é habilitada, embora o
O bit CMIF ainda será definido se ocorrer uma condição de interrupção.
TABELA 6-2: REGISTROS ASSOCIADOS AO MÓDULO COMPARADOR

Valor ativado
Valor ativado
POR, BOD
REINICIA
0Bh/8Bh INTCON GIE ASSIM T0IE NÃO RAIE T0IF INTF RAIF 0000 0000 0000 000u
0Ch PIR1 EEIF ADIF — — CMIF — — TMR1IF 00-- 0--0 00-- 0--0
19h CMCON — COUT — CINV CEI CM2 CM1 CM0 -0-0 0000 -0-0 0000
8 canais TORTA1 EEIE ADIE — — CMIE — — TMR1IE 00-- 0--0 00-- 0--0
85h TRISA — — TRISA5 TRISA4 TRISA3 TRISA2 TRISA1 TRISA0 --11 1111 --11 1111
99h VRCON VREN — VRR — VR3 VR2 VR1 VR0 0-0- 0000 0-0- 0000
Lenda: x = desconhecido, u = inalterado, - = não implementado, lido como '0'. As células sombreadas não são usadas pelo módulo comparador.

PIC16F630/676
7.0 MÓDULO CONVERSOR A saída do sample and hold é conectada à entrada do conversor. O
conversor gera um resultado binário via aproximação sucessiva e
ANALÓGICO PARA DIGITAL (A/D) armazena o resultado em um registrador de 10 bits. A referência de
(SOMENTE PIC16F676) tensão usada na conversão é selecionável por software para
O conversor analógico-digital (A/D) permite a conversão de um sinal de

VDD ou uma tensão aplicada pelo pino VREF . A Figura 7-1 mostra o
entrada analógico para uma representação binária de 10 bits desse
diagrama de blocos do A/D no PIC16F676.
sinal. O PIC16F676 possui oito entradas analógicas, multiplexadas em
um circuito sample and hold.
FIGURA 7-1: DIAGRAMA DE BLOCO A/D
VDD
VCFG = 0
VREF VCFG = 1
RA0/YAN0
RA1/AN1/VREF
ADC
RA2/AN2
CONTINUAR/CONCLUIR
10
RA4/AN3
RC0/AN4 ADFM
RC1/AN5 10
ADORNO
RC2/AN6
ENDEREÇO ENDEREÇO
RC3/AN7
VSS
CHS2:CHS0
7.1 Configuração e Operação A/D 7.1.3 REFERÊNCIA DE TENSÃO
Existem três registradores disponíveis para controlar a funcionalidade do Existem duas opções para a referência de tensão para o conversor A/D:
módulo A/D: ou VDD é usado ou uma tensão analógica aplicada a VREF é usada. O
bit VCFG (ADCON0<6>) controla a seleção da referência de tensão. Se
1. ADCON0 (Registro 7-1)
VCFG estiver definido, então a tensão no pino VREF é a referência;
2. ADCON1 (Registro 7-2)
caso contrário, VDD é a referência.
3. ANSEL (Registro 7-3)
7.1.1 PINOS DA PORTA ANALÓGICA 7.1.4 RELÓGIO DE CONVERSÃO

Os bits ANS7:ANS0 (ANSEL<7:0>) e os bits TRISA controlam a operação O ciclo de conversão A/D requer 11 TAD. A fonte do relógio de conversão
dos pinos da porta A/D. Defina os bits TRISA correspondentes para é selecionável por software através do
definir o driver de saída do pino para seu estado de alta impedância. Da Bits ADCS (ADCON1<6:4>). Existem sete opções de relógio possíveis:
mesma forma, defina o bit ANS correspondente para desabilitar o buffer
de entrada digital.
• ESCURO/2
Nota: As tensões analógicas em qualquer pino definido como entrada • ESCURO/4
digital podem fazer com que o buffer de entrada conduza • ESCURO/8
excesso de corrente.
• ESCURO/16
• ESCURO/32
7.1.2 SELEÇÃO DE CANAIS
• ESCURO/64
Existem oito canais analógicos no PIC16F676, AN0 a AN7. Os bits
• FRC (oscilador interno dedicado)
CHS2:CHS0 (ADCON0<4:2>) controlam qual canal está conectado ao
circuito de amostragem e retenção. Para uma conversão correta, o clock de conversão A/D (1/TAD) deve
ser selecionado para garantir um TAD mínimo de 1,6 µs. A Tabela 7-1
mostra alguns cálculos de TAD para frequências selecionadas.

PIC16F630/676
TABELA 7-1: TAD vs. FREQUÊNCIAS DE OPERAÇÃO DO DISPOSITIVO
Fonte de relógio A/D (TAD) Frequência do dispositivo
Operação ADCS2:ADCS0 20MHz 5MHz 4MHz 1,25 MHz

2 ÁSPERO 000 100 ns(2) 400 ns(2) 500 ns(2) 1,6 µs
4 ÁSPERO 100 200 ns(2) 800 ns(2) 1,0 µs(2) 3,2µs
8 ÁSPERO 001 400 ns(2) 1,6 µs 2,0 µs 6,4 µs
16 ÁSPERO 101 800 ns(2) 3,2 µs 4,0 µs 12,8 µs(3)
32 ÁSPERO 010 1,6 µs 6,4 µs 8,0 µs(3) 25,6 µs(3)
64 ÁSPERO 110 3,2 µs 2 12,8 µs(3) 16,0 µs(3) 51,2 µs(3)
A/D RC x11 - 6 µs(1,4) 2 - 6 µs(1,4) 2 - 6 µs(1,4) 2 - 6 µs(1,4)
Legenda: as células sombreadas estão fora do intervalo recomendado.
Nota 1: A fonte A/D RC tem um tempo TAD típico de 4 µs para VDD > 3,0V.
2: Esses valores violam o tempo TAD mínimo necessário .
3: Para tempos de conversão mais rápidos, recomenda-se a seleção de outra fonte de clock.
4: Quando a frequência do dispositivo for maior que 1 MHz, a fonte de clock A/D RC só é recomendada se a conversão for realizada
durante o SLEEP.
7.1.5 INICIAR UMA CONVERSÃO conversão anterior. Após uma conversão abortada, um
2 atraso TAD é necessário antes que outra aquisição possa
A conversão A/D é iniciada configurando o
ser iniciado. Após o atraso, uma aquisição de entrada é
Bit GO/DONE (ADCON0<1>). Quando a conversão é
iniciado automaticamente no canal selecionado.
completo, o módulo A/D:
Nota: O bit GO/DONE não deve ser definido no
• Limpa o bit GO/DONE
mesma instrução que liga o A/D.
• Define o sinalizador ADIF (PIR1<6>)
• Gera uma interrupção (se habilitada). 7.1.6 SAÍDA DE CONVERSÃO
Se a conversão deve ser abortada, o bit GO/DONE
A conversão A/D pode ser fornecida em dois formatos: esquerda
pode ser apagado no software. O ADRESH:ADRESL
ou deslocado para a direita. O bit ADFM (ADCON0<7>) controla
os cadastros não serão atualizados com o preenchimento parcial
o formato de saída. A Figura 7-2 mostra os formatos de saída.
Amostra de conversão A/D. Em vez disso, o
Os registradores ADRESH:ADRESL manterão o valor do
FIGURA 7-2: FORMATO DE RESULTADO A/D DE 10 BITS
ENDEREÇO MORADA
(ADFM = 0) MSB LSB
pedaço 7 bit 0 pedaço 7 bit 0
Resultado A/D de 10 bits Não implementado: Leia como '0'
(ADFM = 1) MSB LSB
pedaço 7 bit 0 pedaço 7 bit 0
Não implementado: Leia como '0 Resultado A/D de 10 bits

PIC16F630/676
REGISTRO 7-1: ADCON0 — REGISTRO DE CONTROLE A/D (ENDEREÇO: 1Fh)
R/W-0 R/W-0 U-0 R/W-0 R/W-0 R/W-0 R/W-0 R/W-0
ADFM VCFG — CHS2 CHS1 CHS0 GO/DONE ADON
pedaço 7 bit 0
pedaço 7 ADFM: Bit de seleção formado pelo resultado A/D

1 = Justificado à direita
0 = justificado à esquerda
bocado 6 VCFG: bit de referência de tensão

1 = pino VREF
0 = VDD
pedaço 5 Não implementado: lido como zero

bocado 4-2 CHS2:CHS0: bits de seleção de canal analógico
000 =Canal 00 (AN0)
001 =Canal 01 (AN1)
010 =Canal 02 (AN2)
011 =Canal 03 (AN3)
100 =Canal 04 (AN4)
101 =Canal 05 (AN5)
110 =Canal 06 (AN6)
111 =Canal 07 (AN7)
pedaço 1 GO/DONE: bit de STATUS de conversão A/D
1 = Ciclo de conversão A/D em andamento. Definir este bit inicia um ciclo de conversão A/D.
Este bit é automaticamente apagado pelo hardware quando a conversão A/D é concluída.
0 = conversão A/D concluída/não em andamento
bit 0 ADON: bit de STATUS de conversão A/D
1 = módulo conversor A/D está operando
0 = conversor A/D está desligado e não consome corrente de operação
Lenda:
REGISTRO 7-2: ADCON1 — REGISTRO DE CONTROLE A/D 1 (ENDEREÇO: 9Fh)
U-0 R/W-0 R/W-0 R/W-0 U-0 U-0 U-0 U-0
— ADCS2 ADCS1 ADCS0 — ———
pedaço 7 bit 0
pedaço 7: Não implementado: Leia como '0'.

bits 6-4: ADCS<2:0>: bits de seleção de relógio de conversão A/D
000 = ESCURO/2
001 = ESCURO/8
010 = ESCURO/32
x11 =FRC (relógio derivado de um oscilador interno dedicado = 500 kHz máx.)
100 = ESCURO/4
101 = ESCURO/16
110 = ESCURO/64
bit 3-0: Não implementado: Leia como '0'.
Lenda:

PIC16F630/676
REGISTRO 7-3: ANSEL — REGISTRO DE SELEÇÃO ANALÓGICA (ENDEREÇO: 91h) (SOMENTE PIC16F676)

ANS7 ANS6 ANS5 ANS4 ANS3 ANS2 ANS1 ANS0
pedaço 7 bit 0
bit 7-0: ANS<7:0>: Analógico Selecione entre a função analógica ou digital nos pinos AN<7:0>, respectivamente.
1 = Entrada analógica. O pino é atribuído como entrada analógica.(1)
0 = E/S digital. O pino é atribuído à porta ou função especial.
Nota 1: Definir um pino para uma entrada analógica desabilita automaticamente os circuitos de entrada digital,
pull-ups fracos e interrupção na mudança, se disponível. O bit TRIS correspondente deve ser
configurado para o modo de entrada para permitir o controle externo da tensão no pino.
Lenda:

PIC16F630/676
7.2 Requisitos de Aquisição A/D Depois que o canal de entrada analógica for selecionado (alterado), esta
aquisição deve ser feita antes que a conversão possa ser iniciada.
Para que o conversor A/D atinja sua precisão especificada, o capacitor
de retenção de carga (CHOLD) deve ser totalmente carregado até o nível
Para calcular o tempo mínimo de aquisição, a Equação 7-1 pode ser
de tensão do canal de entrada. O modelo de entrada analógica é
usada. Esta equação assume que 1/2 erro LSb é usado (1024 passos
mostrado na Figura 7-3. A impedância da fonte (RS) e a impedância da
para o A/D). O erro de 1/2 LSb é o erro máximo permitido para o A/D
chave de amostragem interna (RSS) afetam diretamente o tempo
atingir sua resolução especificada.
necessário para carregar o capacitor CHOLD. A impedância da chave de
amostragem (RSS) varia com a tensão do dispositivo (VDD), consulte a
Figura 7-3. A impedância máxima recomendada para fontes analógicas Para calcular o tempo mínimo de aquisição, TACQ, consulte o PICmicro™
é de 10 kÿ. À medida que a impedância diminui, o tempo de aquisição Mid-Range Reference Manual (DS33023).
pode diminuir.
EQUAÇÃO 7-1: TEMPO DE AQUISIÇÃO
=
TACQ Tempo de estabilização do amplificador +
Tempo de carregamento do capacitor de retenção +
Coeficiente de temperatura
= TAMP + TC + TCOFF
=
2µs + TC + [(Temperatura -25°C)(0,05µs/°C)]
TC =
CHOLD (RIC + RSS + RS) In(1/2047) -
=
120pF (1kÿ + 7kÿ + 10kÿ) In(0,0004885) 16,47µs
=
2µs + 16,47µs + [(50°C -25°C)(0,05µs/°C ) 19,72µs
=
TACQ
=
Nota 1: A tensão de referência (VREF) não tem efeito na equação, pois ela se cancela.
2: O capacitor de retenção de carga (CHOLD) não é descarregado após cada conversão.
3: A impedância máxima recomendada para fontes analógicas é de 10 kÿ. Isso é necessário para atender o pino
especificação de vazamento.
FIGURA 7-3: MODELO DE ENTRADA ANALÓGICA
VDD
Amostragem
Trocar
VT = 0,6 V
ANx RIC ÿ 1K SS RSS
RS
CHOLD
E CPIN FUGA ± = capacitância DAC =
VT = 0,6 V 500 nA 120 pF
5 pF
VSS
Legendas do CPIN = capacitância de

6V
VT entrada = tensão limite 5V
EU VAZAMENTO = corrente de fuga no pino devido a VDD 4V
várias junções = 3V
RIC resistência de interconexão = 2V
SS interruptor de amostragem =
CHOLD capacitância de amostra/retenção (do DAC)
5 6 7 8 9 10 11
Chave de Amostragem
(kÿ)

PIC16F630/676
7.3 Operação A/D durante o SONO Quando a fonte do relógio A/D é algo diferente de
RC, uma instrução SLEEP causa a presente conversão
O módulo conversor A/D pode operar durante o SLEEP. ser abortado e o módulo A/D é desligado. o
Isso requer que a fonte do relógio A/D seja configurada para o O bit ADON permanece definido.
oscilador interno. Quando a fonte do relógio RC é
selecionado, o A/D espera uma instrução antes de iniciar 7.4 Efeitos do RESET
a conversão. Isso permite que a instrução SLEEP seja
executado, eliminando assim muito do ruído de comutação Um dispositivo RESET força todos os registradores ao seu RESET
da conversão. Quando a conversão estiver concluída, Estado. Assim, o módulo A/D é desligado e qualquer
o bit GO/DONE é apagado e o resultado é carregado a conversão pendente é abortada. O ADRESH:ADRESL
nos registradores ADRESH:ADRESL. Se o A/D registradores não são alterados.
interrupção está habilitada, o dispositivo desperta do SLEEP.
Se a interrupção A/D não estiver habilitada, o módulo A/D é
desligado, embora o bit ADON permaneça definido.
TABELA 7-2: RESUMO DOS REGISTROS A/D

Valor em
Valor em:
POR, BOD
REINICIA
05h PORTA — — PORTA5 PORTA4 PORTA3 PORTA2 PORTA1 PORTA0 --xx xxxx --uu uuuu
07h PORTC — — PORTC5 PORTC4 PORTC3 PORTC2 PORTC1 PORTC0 --xx xxxx --uu uuuu
0Bh, 8Bh INTCON GIE ASSIM T0IE NÃO CORTE T0IF INTF RAIF 0000 0000 0000 000u
1Eh ADRESH 8 bits mais significativos do resultado A/D deslocado à esquerda ou 2 bits do resultado deslocado à direita xxxx xxxx uuuu uuuu
1Fh ADCON0 ADFM VCFG — CHS2 CHS1 CHS0 GO ADON 00-0 0000 00-0 0000
85h TRISA — — TRISA5 TRISA4 TRISA3 TRISA2 TRISA1 TRISA0 --11 1111 --11 1111
87h TRISC — — TRISC5 TRISC4 TRISC3 TRISC2 TRISC1 TRISC0 --11 1111 --11 1111
8 canais TORTA1 ISTO ADIE — — CMIE — — TMR1IE 00-- 0--0 00-- 0--0
91h ANSEL ANS7 ANS6 ANS5 ANS4 ANS3 ANS2 ANS1 ANS0 1111 1111 1111 1111
9Eh ADRESL Menos Significativo 2 bits do Resultado A/D Deslocado à Esquerda ou 8 bits do Resultado Deslocado à Direita xxxx xxxx uuuu uuuu
9Fh ADCON1 — ADCS2 ADCS1 ADCS0 — — — — -000 ---- -000 ----
Legenda: x = desconhecido, u = inalterado, - = não implementado lido como '0'. As células sombreadas não são usadas para o módulo conversor A/D.

PIC16F630/676
8.0 MEMÓRIA EEPROM DE DADOS A memória de dados EEPROM permite leitura e escrita de bytes.
Uma escrita de byte apaga automaticamente a localização e
A memória de dados EEPROM é legível e gravável grava os novos dados (apagar antes de gravar). A EEPROM
durante a operação normal ( faixa VDD completa ). Esta memória a memória de dados é classificada para altos ciclos de apagamento/gravação. o
não é mapeado diretamente no espaço do arquivo de registro. o tempo de gravação é controlado por um temporizador no chip. A escrita
Em vez disso, é abordado indiretamente por meio do Special tempo irá variar com a tensão e temperatura, bem como
Registros de Função. Existem quatro SFRs usados para ler de chip em chip. Consulte as Especificações AC para
e escreva esta memória: limites exatos.
• EECON1
Quando a memória de dados é protegida por código, a CPU
• EECON2 (não um registrador implementado fisicamente) pode continuar a ler e escrever os dados EEPROM
• EDATA memória. O programador do dispositivo não pode mais acessar
• EEADR esta memória.
Informações adicionais sobre a EEPROM de dados são
EEDATA mantém os dados de 8 bits para leitura/gravação e
EEADR contém o endereço da localização da EEPROM disponível na referência de médio alcance PICmicro™
Manual, (DS33023).
sendo acessado. Os dispositivos PIC16F630/676 têm 128
bytes de dados EEPROM com um intervalo de endereços de 0h
a 7Fh.
REGISTRO 8-1: EEDAT — REGISTRO DE DADOS EEPROM (ENDEREÇO: 9Ah)
EEDAT7 EEDAT6 EEDAT5 EEDAT4 EEDAT3 EEDAT2 EEDAT1 EEDAT0
pedaço 7 bit 0
pouco 7-0 EEDATn: valor de byte para escrever ou ler da EEPROM de dados
Lenda:
REGISTRO 8-2: EEADR - REGISTRO DE ENDEREÇO EEPROM (ENDEREÇO: 9Bh)
U-0 R/W-0 R/W-0 R/W-0 R/W-0 R/W-0 R/W-0 R/W-0
— EADR6 EADR5 EADR4 EADR3 EADR2 EADR1 EADR0
pedaço 7 bit 0
pedaço 7 Não implementado: deve ser definido como '0'

pouco 6-0 EEADR: Especifica um dos 128 locais para operação de leitura/gravação de EEPROM
Lenda:

PIC16F630/676
8.1 EEADR da operação de leitura ou escrita. A incapacidade de limpar o
O bit WR no software evita o acidente, prematuro
O registo EEADR pode endereçar até um máximo de término de uma operação de gravação.
128 bytes de dados EEPROM. Apenas sete dos oito
O bit WREN, quando definido, permitirá uma operação de escrita.
bits no registro (EEADR<6:0>) são necessários. o
Ao ligar, o bit WREN está limpo. O bit WRERR
MSb (bit 7) é ignorado.
é definido quando uma operação de gravação é interrompida por um MCLR
O bit superior deve sempre ser '0' para permanecer para cima Reinicialização, ou uma reinicialização de tempo limite WDT durante
compatível com dispositivos que possuem mais dados EEPROM Operação. Nestas situações, após o RESET, o
memória. o usuário pode verificar o bit WRERR, limpá-lo e reescrever
a localização. Os dados e o endereço serão apagados,
8.2 REGISTOS EECON1 E portanto, os registros EEDATA e EEADR serão
EECON2 precisam ser reinicializados.
EECON1 é o registrador de controle com quatro bits de baixa ordem O bit sinalizador de interrupção EEIF no registrador PIR1 é definido quando
implementado fisicamente. Os quatro bits superiores não são a escrita está completa. Este bit deve ser apagado no software.
implementados e lidos como '0's. EECON2 não é um registro físico. Lendo EECON2
Os bits de controle RD e WR iniciam leitura e escrita, lerá todos os '0's. O registrador EECON2 é usado
respectivamente. Esses bits não podem ser apagados, apenas definidos, em exclusivamente na sequência de gravação da EEPROM de dados.
Programas. Eles são liberados no hardware na conclusão
REGISTRO 8-3: EECON1 - REGISTRO DE CONTROLE EEPROM (ENDEREÇO: 9Ch)

U-0 U-0 U-0 U-0 R/Lx R/W-0 R/S-0 R/S-0
— — — — WRERR WREN WR RD
pedaço 7 bit 0

parte 3 WRERR: Bit de sinalização de erro EEPROM
1 = Uma operação de gravação é encerrada prematuramente (qualquer reinicialização de MCLR, qualquer reinicialização de WDT durante
operação normal ou detecção de BOD)
0 =A operação de gravação foi concluída
parte 2 WREN: bit de habilitação de gravação de EEPROM
1 = Permite ciclos de gravação

0 = Inibe a gravação na EEPROM de dados
pedaço 1 WR: bit de controle de gravação
1 = Inicia um ciclo de gravação (O bit é apagado pelo hardware quando a gravação é concluída. O bit WR só pode ser
definido, não apagado, no software.)
0 = Ciclo de gravação nos dados EEPROM está completo
bit 0 RD: bit de controle de leitura
1 = Inicia uma leitura de EEPROM (a leitura leva um ciclo. RD é apagado no hardware. O bit RD
só pode ser definido, não apagado, no software.)
0 = Não inicia uma leitura de EEPROM
Lenda:
S = Bit só pode ser definido

PIC16F630/676
8.3 LEITURA DA MEMÓRIA DE DADOS EEPROM Após uma sequência de gravação ter sido iniciada, limpar o
O bit WREN não afetará este ciclo de gravação. O bit WR
ser inibido de ser definido, a menos que o bit WREN seja definido.
Para ler um local de memória de dados, o usuário deve escrever o
Na conclusão do ciclo de escrita, o bit WR é
endereço para o registrador EEADR e, em seguida, defina o bit de controle
desmarcado no hardware e o EE Write Complete
RD (EECON1<0>), conforme mostrado no Exemplo 8-1. Os dados
O bit de sinalização de interrupção (EEIF) é definido. O usuário pode tanto
está disponível, no próximo ciclo, no EEDATA
habilite esta interrupção ou pesquise este bit. O bit EEIF
registro. Portanto, pode ser lido no próximo
O registro (PIR<7>) deve ser limpo pelo software.
instrução. EEDATA mantém este valor até outra leitura,
ou até que seja gravado pelo usuário (durante uma gravação
8.5 ESCREVER VERIFICAR
Operação).
Dependendo da aplicação, uma boa programação
EXEMPLO 8-1: LEITURA DE EEPROM DE DADOS prática pode ditar que o valor gravado nos Dados
EEPROM deve ser verificado (ver Exemplo 8-3) para o
bsf STATUS,RP0 ;Banco 1 valor desejado a ser escrito.
movlw CONFIG_ADDR ;
movwf EEADR ;Endereço para ler
EXEMPLO 8-3: ESCREVER VERIFICAR
bsf EECON1,RD ;EE Ler
movf EEDATA, W ;Mover dados para W bcf STATUS,RP0 ;Banco 0
: ;Qualquer código
bsf STATUS,RP0 ;Banco 1 LER
8.4 ESCREVER PARA OS DADOS EEPROM movf EEDATA, W ;EEDATA não alterado ;da escrita
MEMÓRIA anterior
bsf EECON1,RD ;SIM, Leia o
Para escrever uma localização de dados EEPROM, o usuário deve primeiro
;valor escrito
escreva o endereço no registrador EEADR e os dados
xorwf EEDATA, W
para o registro EEDATA. Em seguida, o usuário deve seguir um
btfss STATUS,Z ;Os dados são os mesmos
sequência específica para iniciar a escrita para cada byte, conforme
vá para WRITE_ERR ;Não, trata o erro
mostrado no Exemplo 8-2. : ;Sim, continua
EXEMPLO 8-2: GRAVAÇÃO DE EEPROM DE DADOS

8.5.1 USANDO A EEPROM DE DADOS
bsf STATUS,RP0 bsf ;Banco 1
EECON1,WREN ;Ativar gravação O Data EEPROM é um array endereçável de bytes de alta resistência
bcf INTCON,GIE ;Desabilitar INTs que foi otimizado para o armazenamento de
movlw 55h ;Desbloquear gravação informações que mudam frequentemente (por exemplo,
movwf EECON2 ; variáveis ou outros dados que são atualizados com frequência).
Requeridos
Seqüência
movlw AAh ; Os valores que mudam com frequência normalmente serão atualizados
movwf EECON2 ; mais frequentemente do que as especificações D120 ou D120A. Se isso é
bsf EECON1,WR ;Inicia a escrita não for o caso, uma atualização de array deve ser executada. Por
bsf INTCON,GIE ;Habilitar INTS por esse motivo, variáveis que mudam com pouca frequência (como
constantes, IDs, calibração, etc.) devem ser armazenados em
Memória de programa FLASH.
A gravação não será iniciada se a sequência acima não for
exatamente seguido (escreva 55h para EECON2, escreva AAh para
8.6 PROTEÇÃO CONTRA ESCRITA ESPURIA
EECON2, então defina o bit WR) para cada byte. Nós fortemente
recomendamos que as interrupções sejam desabilitadas durante este
segmento de código. Uma contagem cíclica é executada durante o Existem condições em que o usuário pode não querer
sequência necessária. Qualquer número que não seja igual ao gravar na memória EEPROM de dados. Para proteger contra
ciclos necessários para executar a sequência necessária escritas espúrias na EEPROM, vários mecanismos têm
impedir que os dados sejam gravados na EEPROM. foi integrado. Ao ligar, WREN é apagado. Também o
Além disso, o bit WREN em EECON1 deve ser definido como O temporizador de inicialização (duração de 72 ms) evita
habilitar gravação. Este mecanismo evita acidentes EEPROM escrever.
grava em dados EEPROM devido a erros (inesperados) A sequência de início de gravação e o bit WREN juntos
execução de código (ou seja, programas perdidos). O usuário deve ajudar a evitar uma gravação acidental durante:
mantenha o bit WREN sempre limpo, exceto quando
• Apagão
atualização da EEPROM. O bit WREN não é apagado
por hardware. • falha de energia
• mau funcionamento do software

PIC16F630/676
8.7 OPERAÇÃO DA EEPROM DE DADOS DURANTE O
CODE PROTECT
A memória de dados pode ser protegida por código por programação

o bit CPD para '0'.
Quando a memória de dados é protegida por código, a CPU é

capaz de ler e gravar dados na EEPROM de dados. Isso é
recomendado para codificar proteger a memória do programa
quando o código protege a memória de dados. Isso impede
qualquer um de programar zeros sobre o existente
código (que será executado como NOPs) para alcançar um
rotina, programada na memória de programa não utilizada,
que emite o conteúdo da memória de dados.
Programar locais não utilizados para '0' também ajudará
impedir que a proteção do código de memória de dados se torne
violado.
TABELA 8-1: REGISTROS/BITS ASSOCIADOS A EEPROM DE DADOS

Valor em todos
Valor ativado
POR, BOD
REINICIA
9Ah Registro de dados EEDATA EEPROM 0000 0000 0000 0000
9Bh EEADR — Registro de Endereço EEPROM -000 0000 -000 0000
9 canais EECON1 — — — — WRERR WREN WR RD ---- x000 ---- q000

9 Dh EECON2(1) Registro de Controle EEPROM 2
---- ---- ---- ----
Legenda: x = desconhecido, u = inalterado, - = não implementado lido como '0', q = valor depende da condição.
As células sombreadas não são usadas pelo módulo Data EEPROM.
Nota 1: EECON2 não é um registrador físico.

PIC16F630/676
9.0 CARACTERÍSTICAS ESPECIAIS DA CPU O PIC16F630/676 possui um Watchdog Timer que é controlado por bits de
configuração. Ele funciona com seu próprio oscilador RC para maior confiabilidade.
Existem dois temporizadores que oferecem atrasos necessários na inicialização.
Certos circuitos especiais que lidam com as necessidades de aplicações em Um deles é o Oscillator Start-up Timer (OST), destinado a manter o chip em
tempo real são o que diferencia um microcontrolador de outros processadores. A RESET até que o oscilador de cristal esteja estável. O outro é o Power-up Timer
família PIC16F630/676 possui uma série desses recursos destinados a: (PWRT), que fornece um atraso fixo de 72 ms (nominal) apenas na energização,
projetado para manter a peça em RESET enquanto a fonte de alimentação se
estabiliza. Há também um circuito para redefinir o dispositivo se ocorrer uma queda
• maximizar a confiabilidade do sistema •
de energia, o que pode fornecer um RESET de pelo menos 72 ms. Com essas
minimizar o custo através da eliminação de componentes externos
três funções no chip, a maioria dos aplicativos não precisa de circuitos RESET
externos.
• fornecer modos de operação de economia de energia e oferecer
proteção do código.
Esses recursos são:

O modo SLEEP foi projetado para oferecer um modo Power-down de corrente
• Seleção do oscilador muito baixa. O usuário pode acordar do SLEEP através de:
• REDEFINIR
• REINICIALIZAÇÃO EXTERNA
- Reinicialização ao ligar (POR)
- Temporizador de inicialização (PWRT) • Despertar do Watchdog Timer • Uma
- Temporizador de inicialização do oscilador (OST) interrupção
- Detecção de Brown-out (BOD) • Várias opções de osciladores também são disponibilizadas para permitir que a
Interrupções • Watchdog Timer (WDT) • peça se ajuste à aplicação. A opção INTOSC economiza o custo do sistema,
enquanto a opção de cristal LP economiza energia. Um conjunto de bits de
SLEEP
configuração é usado para selecionar várias opções (consulte o Registro 9-1).
• Proteção de código •
Locais de identificação
• Programação serial em circuito

PIC16F630/676
9.1 Bits de configuração
Os bits de configuração podem ser programados (lidos como '0'), Nota: O endereço 2007h está além do programa do usuário
ou não programado (lido como '1') para selecionar vários espaço de memória. Pertence ao espaço de memória de
configurações do dispositivo, conforme mostrado no Registro 9-1. Esses configuração especial (2000h - 3FFFh),
bits são mapeados no local de memória do programa 2007h. que só pode ser acessado durante a programação. Veja
Programação PIC16F630/676
Especificação para mais informações.
CADASTRO 9-1: CONFIG — PALAVRA DE CONFIGURAÇÃO (ENDEREÇO: 2007h)
R/P-1 R/P-1 U-0 U-0 U-0 R/P-1 R/P-1 R/P-1 R/P-1 R/P-1 R/P-1 R/P-1 R/P-1 R/P-1
BG1 BG0 — — — CPD CP BODEN MCLRE PWRTE WDTE F0SC2 F0SC1 F0SC0
pedaço 13 bit 0
bit 13-12 BG1:BG0: Bits de calibração de Bandgap para tensão BOD e POR(1)
00 = Tensão de banda mais baixa
11 = Tensão de banda mais alta
bit 11-9 Não implementado: lido como '0'

bocado 8 CPD: bit de proteção de código de dados (2)
1 = A proteção do código de memória de dados está desabilitada
0 = A proteção do código de memória de dados está habilitada
pedaço 7 CP: Bit de proteção de código (3)
1 = A proteção do código de memória do programa está desabilitada
0 = A proteção do código de memória do programa está habilitada
bocado 6 BODEN: Bit de habilitação de detecção de brown-out (4)
1 = BOD ativado
0 = BOD desabilitado
pedaço 5 MCLRE: Seleção de função de pino RA3/MCLR(5)

1 = A função do pino RA3/MCLR é MCLR
0 = A função do pino RA3/MCLR é E/S digital, MCLR internamente vinculado ao VDD
bocado 4 PWRTE: bit de habilitação do temporizador de inicialização
1 = PWRT desativado
0 = PWRT ativado
parte 3 WDTE: bit de ativação do temporizador de watchdog

1 = WDT ativado
0 = WDT desabilitado
pouco 2-0 FOSC2:FOSC0: bits de seleção do oscilador

111 = oscilador RC: função CLKOUT no pino RA4/OSC2/CLKOUT, RC em RA5/OSC1/CLKIN
110 = oscilador RC: função I/O no pino RA4/OSC2/CLKOUT, RC no RA5/OSC1/CLKIN
101 = oscilador INTOSC: função CLKOUT no pino RA4/OSC2/CLKOUT, função I/O em RA5/OSC1/CLKIN
100 = oscilador INTOSC: função I/O no pino RA4/OSC2/CLKOUT, função I/O no pino RA5/OSC1/CLKIN
011 = EC: função I/O no pino RA4/OSC2/CLKOUT, CLKIN em RA5/OSC1/CLKIN
010 = oscilador HS: cristal/ressonador de alta velocidade em RA4/OSC2/CLKOUT e RA5/OSC1/CLKIN
001 = oscilador XT: Cristal/ressonador em RA4/OSC2/CLKOUT e RA5/OSC1/CLKIN
000 = oscilador LP: Cristal de baixa potência em RA4/OSC2/CLKOUT e RA5/OSC1/CLKIN
Nota 1: Os bits de Calibração Bandgap são programados de fábrica e devem ser lidos e salvos antes de apagar o dispositivo conforme especificado
na Especificação de Programação PIC16F630/676. Esses bits são refletidos em uma exportação da palavra de configuração. As
Ferramentas de Desenvolvimento de Microchip mantêm todos os bits de calibração nas configurações de fábrica.
2: Toda a EEPROM de dados será apagada quando a proteção do código for desligada.
3: Toda a memória do programa será apagada, incluindo o valor OSCCAL, quando a proteção do código for
desligado.
4: Ativar a detecção de escurecimento não ativa automaticamente o temporizador de inicialização.
5: Quando o MCLR é ativado no modo INTOSC ou RC, o oscilador de clock interno é desabilitado.
Lenda:
P = Programado usando ICSP
-n = Valor em POR 1 = bit está definido 0 = bit é apagado x = bit é desconhecido

PIC16F630/676
9.2 Configurações do oscilador FIGURA 9-2: ENTRADA DE RELÓGIO EXTERNO
OPERAÇÃO (HS, XT, EC,
9.2.1 TIPOS DE OSCILADOR OU LP OSC
O PIC16F630/676 pode ser operado em oito CONFIGURAÇÃO)

Modos de opção do oscilador. O usuário pode programar três
bits de configuração (FOSC2 a FOSC0) para selecionar Relógio de
OSC1
um destes oito modos: Sistema Externo
PIC16F630/676
• LP Cristal de baixa potência
OSC2(1)
• XT Cristal/Ressonador Abrir
• HS Cristal/Ressonador de Alta Velocidade

Nota 1: Funciona como RA4 no modo EC Osc.
• Resistor/Capacitor Externo RC (2 modos)
• Oscilador Interno INTOSC (2 modos)
• Entrada de Relógio Externo EC TABELA 9-1: SELEÇÃO DE CAPACITOR PARA
RESSONADORES CERÂMICOS
Nota: Informações adicionais sobre as configurações do
oscilador estão disponíveis no PICmicroTM Mid Faixas Caracterizadas:
Range Reference Manual, (DS33023).
Modo Frequencia OSC1(C1) OSC2(C2)
9.2.2 OSCILADOR DE CRISTAL / CERÂMICA XT 455 kHz 68 - 100 pF 68 - 100 pF
RESSONADORES 2,0 MHz 15 - 68 pF 15 - 68 pF
4,0 MHz 15 - 68 pF 15 - 68 pF
Nos modos XT, LP ou HS, um ressonador de cristal ou cerâmica
está conectado aos pinos OSC1 e OSC2 para estabelecer HS 8,0 MHz 10 - 68 pF 10 - 68 pF
oscilação (veja a Figura 9-1). O projeto do oscilador PIC16F630/676 16,0 MHz 10 - 22 pF 10 - 22 pF
requer o uso de um cristal de corte paralelo.
Nota 1: A capacitância mais alta aumenta a estabilidade do
O uso de um cristal de corte em série pode produzir uma frequência oscilador, mas também aumenta o tempo de partida.
fora das especificações dos fabricantes de cristal.
Esses valores são apenas para orientação de
Quando nos modos XT, LP ou HS, o dispositivo pode ter um
projeto. Como cada ressonador possui características
fonte de clock externa para acionar o pino OSC1 (veja
próprias, o usuário deve consultar o fabricante do
Figura 9-2). ressonador para valores adequados dos
componentes externos.
FIGURA 9-1: OPERAÇÃO DE CRISTAL (OU
RESSONADOR CERÂMICO)
(HS, XT OU LP OSC TABELA 9-2: SELEÇÃO DE CAPACITOR PARA
CONFIGURAÇÃO) OSCILADOR DE CRISTAL
OSC1 Modo Frequencia OSC1(C1) OSC2(C2)

C1(1) Para Interno
LP 32 kHz 68 - 100 pF 68 - 100 pF
Lógica
XTAL DORME XT 100 kHz 68 - 150 pF 150 - 200 pF

RF(3)
2MHz 15 - 30 pF 15 - 30 pF
OSC2
4MHz 15 - 30 pF 15 - 30 pF
RS(2)
C2(1) PIC16F630/676 HS 8MHz 15 - 30 pF 15 - 30 pF
10MHz 15 - 30 pF 15 - 30 pF
Nota 1: Consulte a Tabela 9-1 e a Tabela 9-2 para recomendações
valores de C1 e C2.
20MHz 15 - 30 pF 15 - 30 pF
2: Um resistor em série pode ser necessário para cristais de corte
Nota 1: A capacitância mais alta aumenta a estabilidade do
em tira AT.
3: RF varia com o modo Oscillator selecionado oscilador, mas também aumenta o tempo de partida.
(Valor aprox. = 10 Mÿ). Esses valores são apenas para orientação de
projeto. Rs pode ser necessário no modo HS, bem
como no modo XT, para evitar cristais de overdrive
com especificação de baixo nível de acionamento.
Como cada cristal possui características próprias, o
usuário deve consultar o fabricante do cristal para
valores adequados dos componentes externos.

PIC16F630/676
9.2.3 RELÓGIO EXTERNO 9.2.5 OSCILADOR INTERNO DE 4 MHz
Para aplicações onde um relógio já está disponível em outro Quando calibrado, o oscilador interno fornece um clock de
lugar, os usuários podem acionar diretamente o PIC16F630/676 sistema fixo de 4 MHz (nominal). Consulte Especificações
desde que esta fonte de relógio externa atenda aos requisitos Elétricas, Seção 12.0, para obter informações sobre variação
de temporização AC/DC listados na Seção 12.0. de tensão e temperatura.
A Figura 9-2 mostra como um circuito de clock externo deve
Duas opções estão disponíveis para este modo de oscilador
ser configurado.
que permitem que RA4 seja usado como E/S de uso geral ou
para saída FOSC/4.
9.2.4 OSCILADOR RC
Para aplicações em que a sincronização precisa não é um 9.2.5.1 Calibrando o oscilador interno
requisito, a opção de oscilador RC está disponível. A operação Uma instrução de calibração é programada no último local da
e a funcionalidade do oscilador RC dependem de várias memória do programa. Esta instrução é um RETLW XX, onde
variáveis. A frequência do oscilador RC é uma função de: o literal é o valor de calibração.
O literal é colocado no registrador OSCCAL para definir a
• Tensão de calibração do oscilador interno. O Exemplo 9-1 demonstra
como calibrar o oscilador interno.
alimentação • Valores do resistor (REXT) e capacitor
Para melhor operação, desacoplar (com capacitância) VDD e
(CEXT) • Temperatura de operação.
VSS o mais próximo possível do dispositivo.
A frequência do oscilador variará de unidade para unidade
Nota: Apagar o dispositivo também apagará o valor de
devido à variação normal dos parâmetros do processo. A
calibração interna pré-programado para o
diferença na capacitância do quadro de chumbo entre os tipos
oscilador interno. O valor de calibração deve ser
de pacote também afetará a frequência de oscilação,
especialmente para valores baixos de CEXT . O usuário salvo antes de apagar a peça conforme
especificado na especificação de programação
também precisa levar em conta a tolerância dos componentes externos R e C.
PIC16F630/676. As Ferramentas de
A Figura 9-3 mostra como a combinação R/C está conectada.
Desenvolvimento de Microchip mantêm todos os
bits de calibração nas configurações de fábrica.
Duas opções estão disponíveis para este modo de oscilador
que permitem que RA4 seja usado como E/S de uso geral ou EXEMPLO 9-1: CALIBRANDO O
para saída FOSC/4.
OSCILADOR INTERNO
FIGURA 9-3: MODO DE OSCILADOR RC bsf ESTADO, RP0 ;Banco 1

ligue para 3FFh ;Pega o valor cal
movwf OSCCAL ;Calibrar
VDD bcf ESTADO, RP0 ;Banco 0
PIC16F630/676
CERTO
RA5 / OSC1 / interno 9.2.6 CLKOUT
CLKIN
Relógio
Os dispositivos PIC16F630/676 podem ser configurados para
CEXT
fornecer um sinal de clock out nos modos INTOSC e RC
VSS Oscillator. Quando configurado, a frequência do oscilador
dividida por quatro (FOSC/4) é emitida no pino RA4/OSC2/
ESCURO/4
RA4/OSC2/CLKOUT
CLKOUT. O FOSC/4 pode ser usado para fins de teste ou para
sincronizar outra lógica.

PIC16F630/676
9.3 REINICIAR Eles não são afetados por uma ativação do WDT, pois isso é visto como a
retomada da operação normal. Os bits TO e PD são definidos ou apagados
O PIC16F630/676 diferencia entre vários
de forma diferente em diferentes situações de RESET, conforme indicado
tipos de RESET: na Tabela 9-4. Esses bits são
a) Power-on Reset (POR) b) WDT usado no software para determinar a natureza do RESET.
Consulte a Tabela 9-7 para obter uma descrição completa dos estados RESET de
Reset durante operação normal c) WDT Reset durante
todos os registradores.
SLEEP d) MCLR Reset durante operação normal e)
MCLR Reset durante SLEEP f) Brown-out Detect (BOD) Um diagrama de blocos simplificado do Circuito de Reinicialização On-
Chip é mostrado na Figura 9-4.
O caminho MCLR Reset possui um filtro de ruído para detectar e ignorar

pequenos pulsos. Consulte a Tabela 12-4 na Seção de Especificações
Alguns registradores não são afetados em nenhuma condição de RESET;
Elétricas para a especificação da largura de pulso.
seu status é desconhecido no POR e inalterado em qualquer outro RESET.
A maioria dos outros registradores são redefinidos para um “estado
RESET” em:
• Reinicialização ao ligar
• Reinicialização MCLR
• Reinicialização WDT
• Reinicialização do WDT durante o
SLEEP • Detecção de Brown-out (BOD)
FIGURA 9-4: DIAGRAMA DE BLOCOS SIMPLIFICADO DO CIRCUITO DE REINICIALIZAÇÃO NO CHIP
Externo
Redefinir
MCLR/
PIN VPP
DORME
WDT WDT
Módulo
Tempo esgotado
Redefinir
Aumento de VDD
Detectar
Reinicialização ao ligar
VDD
Apagão
Detectar S Q
CHÃO
OST/PWRT
OST
Chip_Reset
Contador de ondulação de 10 bits R Q
OSC1 /
pino
CLKIN
PWRT
No chip(1)
Contador de ondulação de 10 bits
RC OSC
Ativar PWRT
Consulte a Tabela 9-3 para situações de tempo limite.
Ativar OST
Nota 1: Este é um oscilador separado do oscilador INTOSC/EC.

PIC16F630/676
9.3.1 MCLR Para obter informações adicionais, consulte a Nota de Aplicação AN607
“Solução de Problemas de Inicialização”.
Os dispositivos PIC16F630/676 possuem um filtro de ruído no caminho
de reinicialização MCLR. O filtro detectará e ignorará pequenos pulsos. 9.3.3 TEMPORIZADOR DE LIGAÇÃO (PWRT)
O temporizador de inicialização fornece um tempo limite fixo de 72 ms

Deve-se notar que um WDT Reset não conduz
(nominal) somente na inicialização, a partir de POR ou detecção de brown-
Pino MCLR baixo.
out. O temporizador de inicialização opera em um oscilador RC interno.
O comportamento da proteção ESD no pino MCLR foi alterado em relação O chip é mantido em RESET enquanto o PWRT estiver ativo. O atraso
aos dispositivos anteriores desta família. PWRT permite que o VDD suba para um nível aceitável. Um bit de
As tensões aplicadas ao pino que excedem sua especificação podem configuração, PWRTE, pode desabilitar (se definido) ou habilitar (se
resultar em reinicializações de MCLR e corrente excessiva além da desenergizado ou programado) o temporizador de energização. O
especificação do dispositivo durante o evento ESD. temporizador de inicialização deve sempre ser ativado quando a detecção
Por esse motivo, a Microchip recomenda que o pino MCLR não seja mais de brown-out estiver ativada.
vinculado diretamente ao VDD. O uso de uma rede RC, como mostrado
na Figura 9-5, é sugerido.
O atraso do tempo de inicialização varia de chip para chip e devido a:
Uma opção MCLR interna é habilitada definindo o bit MCLRE na palavra
de configuração. Quando ativado, o MCLR é vinculado internamente ao • Variação de VDD
VDD. Nenhuma opção de pull-up interna está disponível para o pino
• Variação de temperatura •
MCLR.
Variação de processo.
FIGURA 9-5: MCLR RECOMENDADO Consulte os parâmetros DC para obter detalhes (Seção 12.0).
O CIRCUITO
9.3.4 TEMPORIZADOR DE INICIALIZAÇÃO DO OSCILADOR
VDD (OST)
PIC16F630/676
O temporizador de inicialização do oscilador (OST) fornece um atraso de

R1 1 kÿ (ou maior) 1024 ciclos do oscilador (da entrada OSC1) após o término do atraso
PWRT. Isso garante que o oscilador ou ressonador de cristal tenha
MCLR iniciado e estabilizado.
O tempo limite OST é invocado apenas para os modos XT, LP e HS e

apenas na reinicialização da inicialização ou no despertar do SLEEP.
C1 0,1
µf (opcional, não crítico)
9.3.2 REINICIALIZAÇÃO DE LIGAÇÃO (POR)
O circuito POR no chip mantém o chip em RESET até que o VDD atinja
um nível alto o suficiente para uma operação adequada. Para aproveitar
o POR, basta ligar o pino MCLR através de um resistor ao VDD. Isso
eliminará os componentes RC externos normalmente necessários para
criar o Power-on Reset. É necessário um tempo máximo de subida para
VDD . Consulte Especificações elétricas para obter detalhes (consulte a
Seção 12.0). Se o BOD estiver habilitado, a especificação de tempo de
subida máximo não se aplica. O circuito BOD manterá o dispositivo em
RESET até que o VDD atinja o VBOD (consulte a Seção 9.3.5).
Nota: O circuito POR não produz um RESET interno quando o VDD

diminui.
Quando o dispositivo inicia a operação normal (sai da condição RESET),

os parâmetros operacionais do dispositivo (ou seja, tensão, frequência,
temperatura, etc.) devem ser atendidos para garantir a operação. Se
essas condições não forem atendidas, o dispositivo deve ser mantido em
RESET até que as condições de operação sejam atendidas.

PIC16F630/676
9.3.5 DETECÇÃO DE BROWN-OUT (BOD) Em qualquer RESET (Power-on, Brown-out Detect, Watchdog, etc.),
o chip permanecerá em RESET até que o VDD fique acima do BVDD
Os membros PIC16F630/676 possuem circuito de detecção de Brown-
(veja a Figura 9-6). O Power-up Timer agora será invocado, se
out no chip. Um bit de configuração, BODEN, pode desabilitar (se
habilitado, e manterá o chip em RESET por mais 72 ms.
limpo/programado) ou habilitar (se configurado) o circuito de detecção
de brown-out. Se VDD ficar abaixo de VBOD para parâmetro maior
que (TBOD) na Tabela 12-4 (consulte a Seção 12.0), a situação de Nota: Uma detecção de brown-out não habilita o temporizador de
Brown-out reinicializará o dispositivo. Isso ocorrerá independentemente inicialização se o bit PWRTE na palavra de
da taxa de variação do VDD . Não é garantido que ocorra um RESET configuração estiver definido.
se o VDD ficar abaixo do VBOD para menos que o parâmetro (TBOD). Se o VDD cair abaixo do BVDD enquanto o temporizador de
inicialização estiver em execução, o chip voltará a uma detecção de
brown-out e o temporizador de inicialização será reinicializado.
Quando o VDD estiver acima do BVDD , o temporizador de
inicialização executará um RESET de 72 ms.
FIGURA 9-6: SITUAÇÕES DE BROWNOUT
VDD
INJEÇÃO
interno
REDEFINIR 72 ms(1)
VDD
INJEÇÃO
interno <72 ms
REDEFINIR 72 ms(1)
VDD
INJEÇÃO
interno
REDEFINIR 72 ms(1)
Nota 1: atraso de 72 ms somente se o bit PWRTE estiver programado para '0'.
9.3.6 SEQUÊNCIA DE TEMPO LIMITE 9.3.7 STATUS DE CONTROLE DE POTÊNCIA (PCON)

REGISTRO
Na energização, a sequência de tempo limite é a seguinte: primeiro,
o tempo limite PWRT é invocado após a expiração do POR. O registrador CONTROL/STATUS de potência, PCON (endereço
Em seguida, o OST é ativado. O tempo limite total varia de acordo 8Eh) possui dois bits.
com a configuração do oscilador e o status do bit PWRTE. Por
Bit0 é BOD (Brown-out). BOD é desconhecido em Power on Reset.
exemplo, no modo EC com o bit PWRTE apagado (PWRT
Ele deve então ser definido pelo usuário e verificado em RESETS
desabilitado), não haverá tempo limite. A Figura 9-7, a Figura 9-8 e a
subsequentes para ver se BOD = 0, indicando que ocorreu um brown-
Figura 9-9 representam as sequências de tempo limite. out. O bit BOD STATUS não importa e não é necessariamente
previsível se o circuito brown-out estiver desabilitado (definindo o bit
Como os tempos limite ocorrem a partir do pulso POR, se o MCLR for BODEN = 0 na palavra de configuração).
mantido baixo por tempo suficiente, os tempos limite expirarão. Então,
trazer MCLR alto começará a execução imediatamente (veja a Figura
Bit1 é POR (Power-on Reset). É um '0' na reinicialização ao ligar e
9-8). Isso é útil para fins de teste ou para sincronizar mais de um não é afetado de outra forma. O usuário deve escrever um '1' neste
dispositivo PIC16F630/676 operando em paralelo.
bit após um Power-on Reset. Em um RESET subsequente, se POR
for '0', isso indicará que um Power-on Reset deve ter ocorrido (ou
A Tabela 9-6 mostra as condições de RESET para alguns registros seja, o VDD pode estar muito baixo).
especiais, enquanto a Tabela 9-7 mostra as condições de RESET
para todos os registros.

PIC16F630/676
TABELA 9-3: TEMPO LIMITADO EM VÁRIAS SITUAÇÕES
Energizar Detecção de escurecimento

Acordar do
Configuração do oscilador
SONO
PWRTE = 0 PWRTE = 1 PWRTE = 0 PWRTE = 1
XT, HS, LP TPWRT + 1024•TOSC TPWRT + 1024•TOSC 1024•TOSC

1024•TOSC 1024•TOSC
RC, EC, INTOSC TPWRT — TPWRT — —
TABELA 9-4: BITS DE STATUS/PCON E SEU SIGNIFICADO
POR BOD PARA PD
0u11 Reinicialização ao ligar
1011 Detecção de escurecimento
uu0u Redefinir WDT
uu00 WDT Despertar
uuuu Reinicialização MCLR durante a operação normal
uu10 Redefinir MCLR durante o SONO
Legenda: u = inalterado, x = desconhecido
TABELA 9-5: RESUMO DOS REGISTOS ASSOCIADOS A BROWN-OUT
Valor em todos
Valor ativado
POR, BOD
REINICIA(1)
03h STATUS IRP RP1 RPO PARA PD A PARTIR DE DC C 0001 1xxx 000q quuu
8Eh PCON — — — — — — A BORDO ---- --0x ---- --uq
Legenda: u = inalterado, x = desconhecido, - = bit não implementado, lido como '0', q = valor depende da condição.
Nota 1: Outras reinicializações (sem energização) incluem reinicialização MCLR, detecção de brown-out e reinicialização do temporizador Watchdog
durante a operação normal.
TABELA 9-6: CONDIÇÃO DE INICIALIZAÇÃO PARA REGISTROS ESPECIAIS
Programa STATUS PCON

Doença
Contador Registro Registro
Reinicialização ao ligar 000h 0001 1xxx ---- --0x
Reinicialização MCLR durante a operação normal 000h 000 uuuu ---- -- Ei
Reinicialização do MCLR durante o SONO 000h 0001 0uuuu ---- -- Ei
Redefinir WDT 000h 0000 uuuu ---- -- Ei
Despertar WDT PC + 1 uuu0 0uuu ---- -- Ei
Detecção de escurecimento 000h 0001 1uuu ---- --10
Interromper o despertar do SONO PC + 1(1) uuu1 0uuu ---- -- Ei
Legenda: u = inalterado, x = desconhecido, - = bit não implementado, é lido como '0'.

Nota 1: Quando o despertar é devido a uma interrupção e o bit de habilitação global GIE é definido, o PC é carregado com o
vetor de interrupção (0004h) após execução de PC+1.

PIC16F630/676
TABELA 9-7: CONDIÇÃO DE INICIALIZAÇÃO PARA REGISTROS
• Reinicialização MCLR • Acordar do SLEEP através da

Ligar • Reinicialização WDT interrupção
Registro Endereço
Redefinir • Detecção de escurecimento(1) • Despertar do SLEEP através
do tempo limite do WDT
Dentro — xxxx xxxx uuuuuuuuuuuuuuuuuuuuuu uuuuuuuuuuuuuuuuuuuuuu
INC 00h/80h — — —
TMR0 01h xxxx xxxx uuuuuuuuuuuuuuuuuuuuuu uuuuuuuuuuuuuuuuuuuuuu
PCL 02h/82h 0000 0000 0000 0000 PC + 1(3)
STATUS 03h/83h 0001 1xxx 000q quuu(4) uau uau (4)

FSR 04h/84h xxxx xxxx uuuuuuuuuuuuuuuuuuuuuu uuuuuuuuuuuuuuuuuuuuuu
TRAZ 05h --xx xxxx --uuuuuuuuuuuuuuuuuuuuuuuuuuuu --uuuuuuuuuuuuuuuuuuuuuuuuuuuu
PORTO 07h --xx xxxx --uuuuuuuuuuuuuuuuuuuuuuuuuuuu --uuuuuuuuuuuuuuuuuuuuuuuuuuuu
PCLATH 0Ah/8Ah ---0 0000 ---0 0000 ---uuuu
INTCON 0Bh/8Bh 0000 0000 0000 000u uuuu uuqq(2)

PIR1 0Ch 00-- 0--0 00-- 0--0 qq --q--q(2,5)
T1CON 10h -000 0000 -uuuuuuuuuuuuuuuuuuuuuuuuu -uuuuuuuuuuuuuuuuuuuuuuuuu
CMCON 19h -0-0 0000 -0-0 0000 -uuuuuuuuuuuuuuuuuuuuuu
ENDEREÇO 1Eh xxxx xxxx uuuuuuuuuuuuuuuuuuuuuu uuuuuuuuuuuuuuuuuuuuuu
ADCON0 1Fh 00-0 0000 00-0 0000 uuuuuuuuuuuuuuuuuuuuuu
OPTION_REG 81h 1111 1111 1111 1111 uuuuuuuuuuuuuuuuuuuuuu
TRISA 85h --11 1111 --11 1111 --uuuuuuuuuuuuuuuuuuuuuuuuuuuu
TRISC 87h --11 1111 --11 1111 --uuuuuuuuuuuuuuuuuuuuuuuuuuuu
TORTA1 8 canais 00-- 0--0 00-- 0--0 e-- e--e
PCON 8Eh ---- --0x ---- --uu(1,6) ---- -- Ei
OSCCAL 90h 1000 00-- 1000 00-- ugh ugh--
ANSEL 91h 1111 1111 1111 1111 uuuuuuuuuuuuuuuuuuuuuu
WPUA 95h --11 -111 --11 -111 uuuuuuuuuuuuuuuuuuuuuu
PIADA 96h --00 0000 --00 0000 --uuuuuuuuuuuuuuuuuuuuuuuuuuuu
VRCON 99h 0-0-0000 0-0-0000 ugh- ugh
A DAMA 9Ah 0000 0000 0000 0000 uuuuuuuuuuuuuuuuuuuuuu
EEADR 9Bh -000 0000 -000 0000 -uuuuuuuuuuuuuuuuuuuuuuuuu
EECON1 9 canais ---- x000 ---- q000 ---- uuuu
EECON2 9 Dh ---- ---- ---- ---- ---- ----
MORADA 9Eh xxxx xxxx uuuuuuuuuuuuuuuuuuuuuu uuuuuuuuuuuuuuuuuuuuuu
ADCON1 9Fh -000 ---- -000 ---- -uuu ----
Legenda: u = inalterado, x = desconhecido, - = bit não implementado, lido como '0', q = valor depende da condição.
Nota 1: Se o VDD ficar muito baixo, o Power-on Reset será ativado e os registros serão afetados de forma diferente.
2: Um ou mais bits em INTCON e/ou PIR1 serão afetados (para causar despertar).
3: Quando o despertar é devido a uma interrupção e o bit GIE é definido, o PC é carregado com a interrupção
vetor (0004h).
4: Consulte a Tabela 9-6 para o valor RESET para condição específica.
5: Se o despertar foi devido à conclusão da gravação da EEPROM de dados, bit 7 = 1; Conclusão da conversão A/D, bit 6 = 1; Alteração
da entrada do comparador, bit 3 = 1; ou Timer1 rolando, bit 0 = 1. Todas as outras interrupções que geram um despertar farão com
que esses bits sejam = u.
6: Se RESET foi devido a brown-out, então bit 0 = 0. Todos os outros RESETS causarão bit 0 = u.

PIC16F630/676
FIGURA 9-7: SEQUÊNCIA DE TEMPO LIMITE NA LIGAÇÃO (MCLR NÃO LIGADO A VDD): CASO 1
VDD
MCLR
POR interno
TPWRT
Tempo limite PWRT TOST
Tempo limite OST
REINICIALIZAÇÃO INTERNA
FIGURA 9-8: SEQUÊNCIA DE TEMPO LIMITE NA LIGAÇÃO (MCLR NÃO LIGADO A VDD): CASO 2
VDD
MCLR
Interno POR
TPWRT
Tempo limite PWRT

TOST
Tempo limite OST
FIGURA 9-9: SEQUÊNCIA DE TEMPO LIMITE NA LIGAÇÃO (MCLR LIGADO A VDD)
VDD
MCLR
Interno POR
TPWRT
Tempo limite PWRT TOST
Tempo limite OST

PIC16F630/676
9.4 Interrupções O(s) bit(s) de sinalização de interrupção deve(m) ser apagado(s) no
software antes de reativar as interrupções para evitar múltiplas solicitações
O PIC16F630/676 possui 7 fontes de interrupção: de interrupção.
• Interrupção Externa RA2/INT •
Nota 1: Os bits de flag de interrupção individuais são definidos,
Interrupção de Overflow TMR0 • independentemente do status do bit de máscara
Interrupções de Alteração PORTA • correspondente ou do bit GIE.
Interrupção do Comparador • Interrupção 2: Quando uma instrução que limpa o bit GIE é executada,
A/D (somente PIC16F676) • Interrupção de quaisquer interrupções que estavam pendentes para
Overflow TMR1 • Interrupção de Gravação de execução no próximo ciclo são ignoradas. As interrupções
que foram ignoradas ainda estão pendentes para serem
Dados EEPROM
atendidas quando o bit GIE é definido novamente.
O registrador de controle de interrupção (INTCON) e o registrador de
interrupção periférica (PIR) registram solicitações de interrupção individuais
em bits de sinalizador. O registrador INTCON também possui bits de
habilitação de interrupção individuais e globais.
Um bit de habilitação de interrupção global, GIE (INTCON<7>) habilita (se

definido) todas as interrupções não mascaradas ou desabilita (se
desmarcado) todas as interrupções. Interrupções individuais podem ser
desabilitadas através de seus bits de habilitação correspondentes no
registrador INTCON e no registrador PIE. GIE é apagado em RESET.
O retorno da instrução de interrupção, RETFIE, encerra a rotina de

interrupção, bem como ativa o bit GIE, que reativa as interrupções não
mascaradas.
Os seguintes sinalizadores de interrupção estão contidos no

Registro INTCON:
• Interrupção de pino INT
• Interrupção de alteração de PORTA

• Interrupção de estouro TMR0
Os sinalizadores de interrupção de periféricos estão contidos no registrador

especial PIR1. O bit de habilitação de interrupção correspondente está
contido no Registro Especial PIE1.
Os seguintes sinalizadores de interrupção estão contidos no registrador

PIR:
• Interrupção de gravação de dados
EEPROM • Interrupção A/D • Interrupção
do comparador • Interrupção de estouro do
Timer1
Quando uma interrupção é atendida:
• O GIE é limpo para desabilitar qualquer interrupção adicional • O

endereço de retorno é colocado na pilha • O PC é carregado com 0004h
Uma vez na Rotina de Serviço de Interrupção, a(s) fonte(s) da interrupção

pode(m) ser determinada pelo polling dos bits de flag de interrupção. O(s)
bit(s) do sinalizador de interrupção deve(m) ser apagado(s) no software
antes de reativar as interrupções para evitar interrupções recursivas RA2/
INT.
Para eventos de interrupção externos, como o pino INT ou interrupção de

alteração de PORTA, a latência da interrupção será de três ou quatro
ciclos de instrução. A latência exata depende de quando o evento de
interrupção ocorre (veja a Figura 9-11). A latência é a mesma para
instruções de um ou dois ciclos. Uma vez na Rotina de Serviço de
Interrupção, a(s) fonte(s) da interrupção pode(m) ser determinada pelo
polling dos bits de flag de interrupção. o

PIC16F630/676
FIGURA 9-10: LÓGICA DE INTERRUPÇÃO
IOCA-RA0
IOCA0
JOCA-RA1
IOCA1
JOCA-RA2
IOCA2
IOCA-RA3
IOCA3
JOCA-RA4
IOCA4
JOCA-RA5
IOCA5
T0IF Despertar (se estiver no modo SLEEP)

T0IE
INTF
NÃO
TMR1IF Interrupção para CPU
RAIF
TMR1IE
CORTE
CMIF
CMIE
ASSIM
ADIF (1) GIE

FRANGO
EEIF
ISTO

PIC16F630/676
9.4.1 INTERRUPÇÃO RA2/INT 9.4.2 INTERRUPÇÃO TMR0
A interrupção externa no pino RA2/INT é acionada por borda; Um overflow (FFh ÿ 00h) no registrador TMR0
aumentando se o bit INTEDG (OPTION<6>) estiver definido, ou defina o bit T0IF (INTCON<2>). A interrupção pode
caindo, se o bit INTEDG estiver limpo. Quando uma aresta válida ser ativado/desativado configurando/limpando T0IE
aparece no pino RA2/INT, o bit INTF (INTCON<5>) bits. Para operação do módulo Timer0,
(INTCON<1>) está definido. Esta interrupção pode ser desabilitada por consulte a Seção 4.0.
limpando o bit de controle INTE (INTCON<4>). O INTF
bit deve ser apagado no software no Interrupt Service 9.4.3 INTERRUPÇÃO DA PORTA
Rotina antes de reativar esta interrupção. O RA2/INT
Uma alteração de entrada na alteração do PORTA define o RAIF
interrupção pode acordar o processador do SLEEP se o
(INTCON<0>) bit. A interrupção pode ser habilitada/
O bit INTE foi definido antes de entrar em SLEEP. O Estado
desabilitado configurando/limpando o RAIE (INTCON<3>)
do bit GIE decide se o processador
pedaço. Além disso, os pinos individuais podem ser configurados através do
ramifica para o vetor de interrupção após o despertar. Ver
Registro do COI.
Seção 9.7 para detalhes sobre SLEEP e Figura 9-13 para
tempo de despertar de SLEEP até RA2/INT Nota: Se ocorrer uma mudança no pino de E/S
interromper. quando a operação de leitura está sendo executada
(início do ciclo Q2), então o sinalizador de interrupção
RAIF pode não ser definido.
Nota: O ANSEL 9Fh) e CMCON (19h)
registradores devem ser inicializados para configurar um 9.4.4 INTERRUPÇÃO DO COMPARADOR
canal analógico como entrada digital. Alfinetes
Consulte a Seção 6.9 para descrição da interrupção do comparador.
configurado como entradas analógicas lerá '0'.
PIC16F676. 9.4.5 INTERRUPÇÃO DO CONVERSOR A/D
Após a conclusão de uma conversão, o sinalizador ADIF (PIR<6>)

está definido. A interrupção pode ser habilitada/desabilitada configurando
ou desmarcando ADIE (PIE<6>).
Consulte a Seção 7.0 para operação do conversor A/D

interromper.
FIGURA 9-11: TEMPO DE INTERRUPÇÃO DO PIN INT
Q1 Q2 Q3 Q4 Q1 Q2 Q3 Q4 Q1 Q2 Q3 Q4 Q1 Q2 Q3 Q4 Q1 Q2 Q3 Q4
OSC1
CLK OUT 3
4
pino INT
1
1
Sinalizador INTF 5 Interromper latência 2
(INTCON<1>)
bit GIE
(INTCON<7>)
FLUXO DE INSTRUÇÕES
computador computador PC+1 PC+1 0004h 0005h
Instrução
—
Buscado Inst (PC) Inst (PC+1) Inst (0004h) Inst (0005h)
Instrução
Inst (PC-1) Inst (PC) Ciclo fictício Ciclo fictício Inst (0004h)
Executado
Nota 1: O sinalizador INTF é amostrado aqui (todo Q1).

2: Latência de interrupção assíncrona = 3-4 TCY. Latência síncrona = 3 TCY, onde TCY = tempo de ciclo da instrução. Latência
é o mesmo se Inst (PC) for uma instrução de ciclo único ou de 2 ciclos.
3: CLKOUT está disponível apenas no modo RC Oscillator.
4: Para a largura mínima do pulso INT, consulte as especificações AC.
5: INTF está habilitado para ser definido a qualquer momento durante os ciclos Q4-Q1.

PIC16F630/676
TABELA 9-8: RESUMO DOS REGISTROS DE INTERRUPÇÃO
Valor em todos
Valor ativado
POR, BOD
REINICIA
0Bh, 8Bh INTCON GIE ASSIM T0IE NÃO CORTE T0IF INTF RAIF 0000 0000 0000 000u
8 canais TORTA1 ISTO ADIE — — CMIE — — TMR1IE 00-- 0--0 00-- 0--0
Legenda: x = desconhecido, u = inalterado, - = não implementado lido como '0', q = valor depende da condição.
As células sombreadas não são usadas pelo módulo de interrupção.
9.5 Salvamento de contexto durante interrupções 9.6 Temporizador Watchdog (WDT)

Durante uma interrupção, apenas o valor de retorno do PC é salvo O Watchdog Timer é um RC on-chip de execução gratuita
na pilha. Normalmente, os usuários podem querer salvar a chave oscilador, que não requer componentes externos. este
registradores durante uma interrupção (por exemplo, registrador W e O oscilador RC é separado do oscilador RC externo
registro de ESTADO). Isso deve ser implementado em do pino CLKIN. Isso significa que o WDT será executado,
Programas. mesmo que o relógio nos pinos OSC1 e OSC2 do
dispositivo foi parado (por exemplo, pela execução de
Exemplo 9-2 armazena e restaura o STATUS e W
uma instrução SLEEP ). Durante a operação normal, um WDT
registros. O cadastro do usuário, W_TEMP, deve ser definido
em ambos os bancos e deve ser definido no mesmo offset time-out gera um RESET do dispositivo. Se o dispositivo estiver em
modo SLEEP, um tempo limite WDT faz com que o dispositivo
do endereço base do banco (ou seja, W_TEMP é definido
em 0x20 no Banco 0 e também deve ser definido em 0xA0 despertar e continuar com a operação normal. O WDT
pode ser permanentemente desabilitado programando o
no Banco 1). O cadastro do usuário, STATUS_TEMP, deve ser
bit de configuração WDTE como claro (Seção 9.1).
definido no Banco 0. O Exemplo 9-2:
• Armazena o registrador W 9.6.1 PERÍODO WDT

• Armazena o registro STATUS no Banco 0
O WDT tem um período de tempo limite nominal de 18 ms, (com
• Executa o código ISR
sem pré-escalador). Os períodos de tempo limite variam com a
• Restaura o STATUS (e registro de bit de seleção de temperatura, VDD e variações do processo de peça para peça (consulte
banco) especificações DC). Se forem desejados períodos de tempo mais longos, um
• Restaura o registro W prescaler com uma razão de divisão de até 1:128 pode ser
atribuído ao WDT sob controle de software escrevendo
EXEMPLO 9-2: SALVAR O STATUS E para o registro OPÇÃO. Assim, períodos de tempo limite até
2,3 segundos podem ser realizados.
W REGISTOS NA RAM
MOVWF W_TEMP ;copia W para o registrador temporário, As instruções CLRWDT e SLEEP limpam o WDT
pode ser em qualquer banco
SWAPF STATUS,W ;swap status a ser salvo em W e o prescaler, se atribuído ao WDT, e evitar
BCF STATUS,RP0 ;muda para o banco 0 independente de ele de tempo limite e gerar um dispositivo RESET.
banco atual
MOVWF STATUS_TEMP ;salva status no banco 0 registrador O bit TO no registrador STATUS será apagado
:
um tempo limite do Watchdog Timer.
:(ISR)
:
SWAPF STATUS_TEMP,W;troca o registro STATUS_TEMP em 9.6.2 CONSIDERAÇÕES DE PROGRAMAÇÃO DO
W, coloca o banco no estado original WDT
ESTADO DO MOVWF ;move W para o registrador STATUS
SWAPF W_TEMP,F ;trocar W_TEMP Também deve ser levado em conta que, no pior caso,
SWAPF W_TEMP,W ;troca W_TEMP por W
condições (ou seja, VDD = Min., Temperatura = Max., Max.
prescaler WDT) pode demorar vários segundos até que um
O tempo limite do WDT ocorre.

PIC16F630/676
FIGURA 9-12: DIAGRAMA DE BLOCO DE TEMPORIZADOR DE WATCHDOG
CLK OUT
(= ESCURO/4) Barramento de dados
0
8
1
SINCRONIZAÇÃO 2
1 TMR0
Ciclos
T0CKI 0
alfinete
0
T0SE T0CS 8 bits Definir bit de sinalização T0IF
em estouro
Pré-escalador
PSA
1
8
PSA
PS0 - PS2 1
WDT
Tempo esgotado
cão de guarda 0
Cronômetro
PSA
WDTE
Nota 1: T0SE, T0CS, PSA, PS0-PS2 são bits no registrador Option.
TABELA 9-9: RESUMO DOS REGISTROS DO TEMPORIZADOR WATCHDOG

Valor em todos
Valor ativado
Endereço Nome Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 os outros
POR, BOD
REINICIA
81h OPTION_REG SEARCH INTEDG T0CS T0SE PSA PS2 PS1 PS0 1111 1111 1111 1111
2007h Config. bits CP BODEN MCLRE PWRTE WDTE F0SC2 F0SC1 F0SC0 uuuu uuuu uuuu uuuu
Legenda: u = Inalterado, as células sombreadas não são usadas pelo Watchdog Timer.

PIC16F630/676
9.7 Modo de Desligamento (SLEEP) uma interrupção periférica.
O primeiro evento causará um RESET do dispositivo. Os dois
O modo Power-down é inserido executando uma instrução SLEEP .
últimos eventos são considerados uma continuação da execução do
programa. Os bits TO e PD no registrador STATUS podem ser usados
Se o Watchdog Timer estiver habilitado: para determinar a causa do RESET do dispositivo.
• WDT será apagado, mas continua rodando • O bit O bit PD, que é definido na energização, é apagado quando SLEEP
PD no registrador STATUS é apagado • O bit TO é é invocado. O bit TO é apagado se WDT Wake-up ocorreu.
definido
• O driver do oscilador está desligado Quando a instrução SLEEP está sendo executada, a próxima instrução
(PC + 1) é pré-buscada. Para que o dispositivo acorde através de um
• As portas de E/S mantêm o status que tinham antes da
evento de interrupção, o bit de habilitação de interrupção
execução do SLEEP (condução alta, baixa ou alta
correspondente deve ser definido (habilitado). O despertar é
impedância).
independente do estado do bit GIE. Se o bit GIE estiver limpo
Para o menor consumo de corrente neste modo, todos os pinos de E/ (desabilitado), o dispositivo continua a execução na instrução após a
S devem estar em VDD ou VSS, sem circuito externo consumindo instrução SLEEP . Se o bit GIE estiver setado (habilitado), o dispositivo
corrente do pino de E/S e os comparadores e CVREF devem ser executa a instrução após a instrução SLEEP , então desvia para o
desabilitados. Os pinos de E/S que são entradas de alta impedância endereço de interrupção (0004h). Nos casos em que a execução da
devem ser puxados para cima ou para baixo externamente para evitar instrução após SLEEP não for desejável, o usuário deve ter um NOP
correntes de comutação causadas por entradas flutuantes. A entrada após a instrução SLEEP .
T0CKI também deve estar em VDD ou VSS para menor consumo de
corrente. A contribuição dos pull-ups on-chip no PORTA deve ser
Nota: Se as interrupções globais estiverem desabilitadas (o GIE
considerada.
está desenergizado), mas qualquer fonte de interrupção
tiver seu bit de habilitação de interrupção e os bits de
O pino MCLR deve estar em um nível lógico alto (VIHMC). sinalização de interrupção correspondentes definidos,
Nota: Deve-se notar que um RESET gerado por um tempo limite o dispositivo acordará imediatamente do SLEEP. A
WDT não leva o pino MCLR para baixo. instrução SLEEP é completamente executada.
O WDT é limpo quando o dispositivo desperta do SLEEP,

independentemente da fonte de ativação.
9.7.1 DESPERTAR DO SONO
O dispositivo pode acordar do SLEEP por meio de um dos seguintes

eventos:
1. Entrada de RESET externo no pino MCLR 2.

Despertar do temporizador Watchdog (se o WDT estiver ativado)
3. Interrupção do pino RA2/INT, mudança de PORTA ou
FIGURA 9-13: DESPERTAR DO SONO ATRAVÉS DA INTERRUPÇÃO
Q1 Q2 Q3 Q4 Q1 Q2 Q3 Q4 Q1 Q1 Q2 Q3 Q4 Q1 Q2 Q3 Q4 Q1 Q2 Q3 Q4 Q1 Q2 Q3 Q4
OSC1
CLKOUT(4) TOST(2)
pino INT
Sinalizador INTF
(INTCON<1>) Interromper latência
(Nota 3)
bit GIE
Processador em
(INTCON<7>)
DORME
FLUXO DE INSTRUÇÕES
computador computador PC+1 PC+2 PC+2 PC + 2 0004h 0005h
Instrução
Buscado Inst(PC) = SONO Inst(PC + 1) Inst(PC + 2) Inst(0004h) Inst(0005h)
Instrução
Inst(PC - 1) DORME Inst(PC + 1) Ciclo fictício Ciclo fictício
Executado Inst(0004h)
Nota 1: Modo oscilador XT, HS ou LP assumido.

2: TOST = 1024TOSC (desenho fora de escala). Atraso de aproximadamente 1 µs para o modo RC Oscillator. Consulte a Seção 12 para despertar do SLEEP
atraso no modo INTOSC.
3: GIE = '1' assumido. Neste caso, após o despertar, o processador salta para a rotina de interrupção. Se GIE = '0', a execução continuará em linha.
4: CLKOUT não está disponível nos modos XT, HS, LP ou EC Osc, mas é mostrado aqui para referência de tempo.

PIC16F630/676
9.8 Proteção do Código FIGURA 9-14: IN-CIRCUITO TÍPICO
PROGRAMAÇÃO SÉRIE
Se o(s) bit(s) de proteção do código não foram programados, a
CONEXÃO
memória do programa no chip pode ser lida para fins de verificação.
Ao normal
Nota: Toda a memória do programa EEPROM e FLASH de Conexões
Externo
dados será apagada quando a proteção do código Conector PIC16F630/676
for desligada. Os dados de calibração INTOSC Sinais
também são apagados. Consulte a Especificação de
+5V VDD
Programação do PIC16F630/676 para obter mais
informações. 0V VSS
VPP RA3/MCLR/VPP
9,9 Locais de identificação

RA1
CLK
Quatro locais de memória (2000h-2003h) são designados como

locais de identificação onde o usuário pode armazenar a soma de E/S de dados RA0
verificação ou outros números de identificação de código. Esses

locais não são acessíveis durante a execução normal, mas são VDD
legíveis e graváveis durante a Programação/Verificação. Apenas os
7 bits menos significativos das localizações de ID são usados. Ao normal
Conexões
9.10 Programação serial em circuito
Os microcontroladores PIC16F630/676 podem ser programados em
série enquanto estão no circuito de aplicação final. Isso é feito 9.11 Depurador em Circuito
simplesmente com duas linhas para clock e dados, e três outras Como a depuração no circuito requer a perda de clock, dados e
linhas para:
pinos MCLR, o desenvolvimento MPLAB® ICD 2 com um dispositivo
• potência de 14 pinos não é prático. Um dispositivo especial PIC16F676-ICD
de 20 pinos é usado com o MPLAB ICD 2 para fornecer pinos de
• terra •
clock, dados e MCLR separados e libera todos os pinos normalmente
tensão de programação
disponíveis para o usuário.
Isso permite que os clientes fabriquem placas com dispositivos não
Este dispositivo ICD especial é montado na parte superior do
programados e programem o microcontrolador imediatamente antes
cabeçalho e seus sinais são roteados para o conector MPLAB ICD
de enviar o produto. Isso também permite que o firmware mais
2. Na parte inferior do cabeçalho há um soquete de 14 pinos que se
recente ou um firmware personalizado seja programado.
conecta ao destino do usuário por meio do conector stand-off de 14
pinos.
O dispositivo é colocado no modo Programar/Verificar mantendo os
Quando o pino ICD no dispositivo PIC16F676-ICD é mantido baixo,
pinos RA0 e RA1 baixos, enquanto eleva o pino MCLR (VPP) de VIL
a funcionalidade In-Circuit Debugger é habilitada. Esta função
para VIHH (consulte Especificação de programação). RA0 torna-se
permite funções de depuração simples quando usada com MPLAB
os dados de programação e RA1 torna-se o relógio de programação. ICD 2. Quando o microcontrolador tem esta função habilitada, alguns
Ambos RA0 e RA1 são entradas Schmitt Trigger neste modo.
dos recursos não estão disponíveis para uso geral. A Tabela 9-10
mostra quais recursos são consumidos pelo depurador em segundo
Após o RESET, para colocar o dispositivo no modo Programação/ plano:
Verificação, o contador de programa (PC) fica na posição 00h. Um
comando de 6 bits é então fornecido ao dispositivo.
Dependendo do comando, 14 bits de dados do programa são então TABELA 9-10: RECURSOS DO DEBUGADOR
fornecidos para ou do dispositivo, dependendo se o comando foi
uma carga ou uma leitura. Para detalhes completos da programação Pinos de E/S ICDCLK, ICDDATA
serial, consulte a Especificação de Programação PIC16F630/676. Pilha 1 nível
Memória do programa O endereço 0h deve ser NOP

Uma conexão típica de programação serial em circuito é mostrada 300h - 3FEh
na Figura 9-14.
Para obter mais informações, consulte a Folha de informações do
cabeçalho MPLAB ICD 2 de 14 pinos (DS51299) disponível no site
da Microchip (www.microchip.com).

PIC16F630/676
NOTAS:

PIC16F630/676
10.0 RESUMO DO CONJUNTO DE INSTRUÇÕES Por exemplo, uma instrução CLRF PORTA lerá
PORTA, limpe todos os bits de dados e escreva o resultado de volta
O conjunto de instruções PIC16F630/676 é altamente ortogonal para PORTA. Este exemplo teria o involuntário
e é composto por três categorias básicas: resultado de limpar a condição que definiu o sinalizador RAIF.
• Operações orientadas a bytes
TABELA 10-1: CAMPO OPCODE
• Operações orientadas a bits
DESCRIÇÕES
• Operações literais e de controle
Cada instrução PIC16 é uma palavra de 14 bits dividida em um Campo Descrição

opcode, que especifica o tipo de instrução, e um f Endereço do arquivo de registro (0x00 a 0x7F)
ou mais operandos, que especificam ainda mais a operação
da instrução. Os formatos de cada
Dentro
Registro de trabalho (acumulador)
b Endereço de bit dentro de um registro de arquivo de 8 bits
categorias é apresentada na Figura 10-1, enquanto as
vários campos de opcode estão resumidos na Tabela 10-1. k Campo literal, dados constantes ou rótulo
A Tabela 10-2 lista as instruções reconhecidas pelo x Não importa a localização (= 0 ou 1).
Montador MPASMTM . Uma descrição completa de cada O montador irá gerar código com x = 0.
A instrução também está disponível no PICmicro™ Mid Range Reference É a forma de uso recomendada para compatibilidade
Manual (DS33023). com todas as ferramentas de software Microchip.
Para instruções orientadas a byte, 'f' representa um arquivo d Seleção de destino; d = 0: armazena o resultado em W,
registrador designador e 'd' representa um destino d = 1: armazena o resultado no registro do arquivo f.
designador. O designador de registro de arquivo especifica quais O padrão é d = 1.
registrador de arquivo deve ser usado pela instrução. computador
Contador de programas
O designador de destino especifica onde o resultado da PARA Bit de tempo limite
a operação deve ser colocada. Se 'd' for zero, o resultado é Bit de desligamento PD
colocado no registrador W. Se 'd' for um, o resultado é colocado
no registrador de arquivo especificado na instrução.
FIGURA 10-1: FORMATO GERAL PARA
Para instruções orientadas a bits, 'b' representa um campo de bits
INSTRUÇÕES
designador, que seleciona o bit afetado pelo
operação, enquanto 'f' representa o endereço do arquivo em Operações de registro de arquivo orientadas a byte
onde o bit está localizado. 13 876 0
CÓDIGO DE OPERAÇÃO d f (arquivo #)
Para operações literais e de controle, 'k' representa um
constante de 8 bits ou 11 bits, ou valor literal d = 0 para destino W
d = 1 para destino f
Um ciclo de instrução consiste em quatro períodos de oscilador;
f = endereço de registro de arquivo de 7 bits
para uma frequência de oscilador de 4 MHz, isso dá um
tempo de execução da instrução de 1 µs. Todas as instruções são
Operações de registro de arquivo orientadas a bits
executado dentro de um único ciclo de instrução, a menos que um
13 10 9 76 0
teste condicional é verdadeiro, ou o contador de programa é
CÓDIGO DE OPERAÇÃO
b (BIT #) f (arquivo #)
alterado como resultado de uma instrução. Quando isso ocorre,
a execução leva dois ciclos de instrução, com o b = endereço de bits de 3 bits
segundo ciclo executado como um NOP. f = endereço de registro de arquivo de 7 bits
Nota: Para manter a compatibilidade ascendente com

Operações literais e de controle
produtos futuros, não use a OPÇÃO
e instruções TRIS. Em geral
13 87 0
Todos os exemplos de instruções usam o formato '0xhh' para
representam um número hexadecimal, onde 'h' significa
CÓDIGO DE OPERAÇÃO
k (literal)
um dígito hexadecimal. k = valor imediato de 8 bits
10.1 OPERAÇÕES DE LEITURA-MODIFICAÇÃO-

Apenas instruções CALL e GOTO
GRAVAÇÃO
13 11 10 0
Qualquer instrução que especifique um registro de arquivo como parte de CÓDIGO DE OPERAÇÃO
k (literal)
a instrução executa um Read-Modify-Write (RMW)
k = valor imediato de 11 bits
Operação. O registro é lido, os dados são modificados,
e o resultado é armazenado de acordo com a instrução ou com o
designador de destino 'd'. Uma operação de leitura
é executado em um registrador mesmo se a instrução escreve
a esse registro.

PIC16F630/676
TABELA 10-2: CONJUNTO DE INSTRUÇÕES PIC16F630/676
Código de operação de 14 bits

Mnemônico, Status
Descrição Ciclos Notas
Operandos Afetado
MSb LSb
OPERAÇÕES DE REGISTRO DE ARQUIVO ORIENTADO A BYTE
JURAMENTO f, Adicione W e f 1 00 0111 dfff ffff C,DC,Z 1,2

EWF df, E W com f 1 00 0101 dfff ffff A PARTIR DE
1,2
CLRF df Limpar f 1 00 0001 ffff ffff A PARTIR DE 2
CLRW - Limpar W 1 00 0001 0xxx xxxx A PARTIR DE
COMF f, Complemento f 1 00 1001 dfff ffff A PARTIR DE

1,2
DECF df, Diminuir f 1 00 0011 dfff ffff A PARTIR DE
1,2
DECFSZ df, Decrementa f, Pule se 0 1(2) 1 00 1011 dfff ffff 1,2,3
INCF df, Incrementar f 1(2) 00 1010 dfff ffff A PARTIR DE
1,2
INCFSZ df, Incrementar f, pular se 0 1111 00 1111 dfff ffff 1,2,3
IORWF df, Inclusivo OR W com f 111 00 0100 dfff ffff A PARTIR DE
1,2
MOVF df, Mover f 11 00 1000 dfff ffff A PARTIR DE
1,2
MOVWF df Mover W para f 00 0000 ffff ffff
NOP - 00 0000 0xx0 0000
Nenhuma operação
RLF f, Girar para a esquerda f através de Carregar 00 1101 dfff ffff C 1,2
RRF df, Girar para a direita f através do transporte 00 1100 dfff ffff C 1,2
SUBWF df, Subtraia W de f 00 0010 dfff ffff C,DC,Z 1,2
SWAPF df, Trocar petiscos em f 00 1110 dfff ffff 1,2
XORWF df, d Exclusivo OU W com f 00 0110 dfff ffff A PARTIR DE
1,2
OPERAÇÕES DE REGISTRO DE ARQUIVO ORIENTADO A BIT
BCF f, Bit Limpar f 01 00bb bffff ffff 1,2

BSF bf, Conjunto de bits f 01 01bb bffff ffff 1,2
BTFSC bf, Teste de Bit f, Ignorar se Limpar 111 01 10bb bffff ffff 3
BTFSS bf, b Teste de Bit f, Ignorar se Definido (2) 1 (2) 01 11bb bffff ffff 3
OPERAÇÕES LITERAIS E DE CONTROLE
ADDW Adicione literal e W 1 11 111x kkkk kkkk C,DC,Z

ANDLW E literal com W 1 11 1001 kkkk kkkk A PARTIR DE
LIGAR kkk Chamar sub-rotina 2 10 0kkk kkkk kkkk

CLRWDT - 1 00 0000 0110 0100 PARA, PD
Limpar temporizador do watchdog
VÁ PARA Ir para o endereço 2 10 1 kkk kkkk kkkk
IORLW Literal OR inclusivo com W 1 11 1000 kkkk kkkk A PARTIR DE
MOVLW kkk Mover literal para W 1 11 00xx kkkk kkkk

RETFIE - 00 0000 0000 1001
Retorno da interrupção 2
RETIRAR k Retorno com literal em W 2 11 01xx kkkk kkkk

RETORNA - Retorno da Sub-rotina 2 00 0000 0000 1000
DORME - 00 0000 0110 0011
Entre no modo de espera 1 PARA, PD
SUBLW Subtrair W do literal 1 11 110x kkkk kkkk C,DC,Z
XORLW kk Literal OR exclusivo com W 1 11 1010 kkkk kkkk A PARTIR DE
Nota 1: Quando um registrador de E/S é modificado em função de si mesmo (por exemplo, MOVF PORTA, 1), o valor utilizado será aquele presente nos próprios
pinos. Por exemplo, se a trava de dados for '1' para um pino configurado como entrada e for baixado por um dispositivo externo, os dados serão
escritos de volta com um '0'.
2: Se esta instrução for executada no registrador TMR0 (e, quando aplicável, d = 1), o prescaler será zerado se atribuído ao módulo Timer0.
3: Se Program Counter (PC) for modificado, ou um teste condicional for verdadeiro, a instrução requer dois ciclos. O segundo ciclo é
executado como um NOP.
Nota: Informações adicionais sobre o conjunto de instruções de médio alcance estão disponíveis no Manual de referência da
família PICmicro™ Mid-Range MCU (DS33023).

PIC16F630/676
10.2 Descrições das Instruções
ADDW Adicione Literal e W BCF Bit Limpar f
Sintaxe: [rótulo] ADDLW k Sintaxe: [rótulo] BCF f,b
Operandos: 0 ÿ k ÿ 255 Operandos: 0 ÿ f ÿ 127

0ÿbÿ7
Operação: (W) + k ÿ (W)
Status Afetado: C, DC, Z Operação: 0 ÿ (f<b>)

Status Afetado: Nenhum
Descrição: O conteúdo do registrador W é
adicionado ao literal de oito bits 'k' e o Descrição: O bit 'b' no registrador 'f' é apagado.
resultado é colocado no registrador W.
JURAMENTO Adicione W e f BSF Conjunto de bits f
Sintaxe: [rótulo] ADDWF f,d Sintaxe: [rótulo] BSF f,b
Operandos: 0 ÿ f ÿ 127 Operandos: 0 ÿ f ÿ 127

d ÿ [0,1] 0ÿbÿ7
Operação: (W) + (f) ÿ (destino) Operação: 1 ÿ (f<b>)
Status Afetado: C, DC, Z Status Afetado: Nenhum
Descrição: Adicione o conteúdo do registrador W com Descrição: Bit 'b' no registrador 'f' é definido.
o registrador 'f'. Se 'd' for 0, o resultado é
armazenado no registrador W. Se 'd' for 1,
o resultado é armazenado de volta no
registrador 'f'.
ANDLW E Literal com W BTFSS Teste de Bit f, Ignorar se Definido
Sintaxe: [rótulo] ANDLW k Sintaxe: [rótulo] BTFSS f,b
Operandos: 0 ÿ k ÿ 255 Operandos: 0 ÿ f ÿ 127

0ÿb<7
Operação: (VARINHA. (k) ÿ (W)
Status Afetado: Z Operação: pule se (f<b>) = 1
Descrição: O conteúdo do registrador W é AND'ed
com o literal de oito bits 'k'. O resultado Descrição: Se o bit 'b' no registrador 'f' for '0', a
é colocado no registrador W. próxima instrução é executada.
Se o bit 'b' for '1', então a próxima instrução
é descartada e um NOP é executado em
seu lugar, tornando esta uma instrução de
2 ciclos.
EWF E W com f BTFSC Teste de Bits, Ignorar se Limpar
Sintaxe: [rótulo] ANDWF f,d Sintaxe: [rótulo] BTFSC f,b

d ÿ [0,1] 0ÿbÿ7
Operação: (VARINHA. (f) ÿ (destino) Operação: pule se (f<b>) = 0
Status Afetado: Z Status Afetado: Nenhum
Descrição: E o registrador W com registrador 'f'. Se Descrição: Se o bit 'b' no registrador 'f' for '1', a
'd' for 0, o resultado é armazenado no próxima instrução é executada.
registrador W. Se 'd' for 1, o resultado é Se o bit 'b', no registrador 'f', for '0', a
armazenado de volta no registrador 'f'. próxima instrução é descartada e um
NOP é executado em seu lugar, tornando
esta uma instrução de 2 ciclos.

PIC16F630/676
LIGAR Chamar sub-rotina CLRWDT Limpar temporizador do watchdog
Sintaxe: [ etiqueta ] LIGUE k Sintaxe: [rótulo] CLRWDT
Operandos: 0 ÿ k ÿ 2047 Operandos: Nenhum
Operação: (PC)+ 1ÿ TOS, Operação: 00h ÿ WDT

k ÿ PC<10:0>, 0 ÿ pré-escalador WDT,
(PCLATH<4:3>) ÿ PC<12:11> 1 ÿ PARA
1 ÿ DP
Status Afetado: TO, PD
Descrição: Chamar sub-rotina. Primeiro, o
endereço de retorno (PC+1) é colocado Descrição: A instrução CLRWDT reinicializa o
na pilha. O imediato de onze bits Watchdog Timer. Ele também redefine
o endereço é carregado nos bits do PC o prescaler do WDT.
<10:0>. Os bits superiores do PC são Os bits de STATUS TO e PD são definidos.
carregados do PCLATH. CALL é uma
instrução de dois ciclos.
CLRF Limpar f COMF Complemento f
Sintaxe: [rótulo] CLRF f Sintaxe: [ etiqueta ] COMF f,d

d ÿ [0,1]
Operação: 00h ÿ (f)
1ÿZ Operação: (f) ÿ (destino)
Status Afetado: Z Status Afetado: Z
Descrição: O conteúdo do registrador 'f' é Descrição: O conteúdo do registrador 'f' é

apagado e o bit Z é definido. complementado. Se 'd' for 0, o resultado
será armazenado em W. Se 'd' for 1, o
resultado será armazenado de volta no registrador 'f'.
CLRW Limpar W DECF Diminuir f
Sintaxe: [rótulo] CLRW Sintaxe: [rótulo] DECF f,d
Operandos: Nenhum Operandos: 0 ÿ f ÿ 127

d ÿ [0,1]
Operação: 00h ÿ (W)
1ÿZ Operação: (f) - 1 ÿ (destino)
Descrição: O registrador W é apagado. Bit zero (Z) Descrição: Decrementar o registro 'f'. Se 'd' for 0, o
está definido. resultado é armazenado no registrador
W. Se 'd' for 1, o resultado é armazenado
de volta no registrador 'f'.

PIC16F630/676
DECFSZ Decrementa f, Pule se 0 INCFSZ Incrementar f, pular se 0
Sintaxe: [ label ] DECFSZ f,d Sintaxe: [ label ] INCFSZ f,d

d ÿ [0,1] d ÿ [0,1]
Operação: (f) - 1 ÿ (destino); pule se Operação: (f) + 1 ÿ (destino),

resultado = 0 pule se resultado = 0
Status Afetado: Nenhum Status Afetado: Nenhum
Descrição: O conteúdo do registrador 'f' é Descrição: O conteúdo do registrador 'f' é

decrementado. Se 'd' for 0, o resultado é incrementado. Se 'd' for 0, o resultado é
colocado no registrador W. Se 'd' for 1, o colocado no registrador W. Se 'd' for 1, o
resultado é colocado de volta no registrador resultado é colocado de volta no registrador
'f'. 'f'.
Se o resultado for 1, a próxima instrução Se o resultado for 1, a próxima instrução
é executada. Se o resultado for 0, então é executada. Se o resultado for 0, um
um NOP é executado, tornando-o uma NOP é executado, tornando-o uma
instrução de 2 ciclos. instrução de 2 ciclos.
VÁ PARA Ramificação Incondicional IORLW Inclusivo OU Literal com W
Sintaxe: [ label ] GOTO k Sintaxe: [ label ] IORLW k
Operandos: 0 ÿ k ÿ 2047 Operandos: 0 ÿ k ÿ 255
Operação: k ÿ PC<10:0> Operação: (W) .OR. k ÿ (W)

PCLATH<4:3> ÿ PC<12:11>
Status Afetado: Z
Descrição: O conteúdo do registrador W é OR'ed com
Descrição: GOTO é uma ramificação incondicional. o literal de oito bits 'k'.
O valor imediato de onze bits é carregado O resultado é colocado no registrador
em bits de PC <10:0>. Os bits superiores W.
do PC são carregados de PCLATH<4:3>.
GOTO é uma instrução de dois ciclos.
INCF Incrementar f IORWF Inclusivo OR W com f
Sintaxe: [ etiqueta ] INCF f,d Sintaxe: [ label ] IORWF f,d

d ÿ [0,1] d ÿ [0,1]
Operação: (f) + 1 ÿ (destino) Operação: (W) .OR. (f) ÿ (destino)
Descrição: O conteúdo do registrador 'f' é Descrição: Inclusivo OR o registrador W com

incrementado. Se 'd' for 0, o resultado é registrador 'f'. Se 'd' for 0, o resultado é
colocado no registrador W. Se 'd' for 1, o colocado no registrador W. Se 'd' for 1, o
resultado é colocado de volta no registrador resultado é colocado de volta no registrador
'f'. 'f'.

PIC16F630/676
MOVF Mover f NOP Nenhuma operação
Sintaxe: [rótulo] MOVF f,d Sintaxe: [ etiqueta ] NOP
Operandos: 0 ÿ f ÿ 127 Operandos: Nenhum
d ÿ [0,1]
Operação: Nenhuma operação
Operação: (f) ÿ (destino) Status Afetado: Nenhum
Status Afetado: Z
Descrição: Nenhuma operação.
Descrição: O conteúdo do registrador f é
movido para um destino dependente do
status de d. Se d = 0, o destino é o
registrador W. Se d = 1, o destino é o
próprio registro de arquivo f. d = 1 é útil
para testar um registro de arquivo, pois o
sinalizador de status Z é afetado.
MOVLW Mover Literal para W RETFIE Retorno da interrupção
Sintaxe: [ etiqueta ] MOVLW k Sintaxe: [ etiqueta ] RETFIE
Operandos: 0 ÿ k ÿ 255 Operandos: Nenhum
Operação: k ÿ (W) Operação: TOS ÿ PC,

1 ÿ GIE
Descrição: O literal de oito bits 'k' é carregado no
registrador W. O don't cares será
montado como 0's.
MOVWF Mover W para f RETIRAR Retorno com Literal em W
Sintaxe: [ label ] MOVWF f Sintaxe: [ etiqueta ] RETLW k
Operandos: 0 ÿ f ÿ 127 Operandos: 0 ÿ k ÿ 255
Operação: (W) ÿ (f) Operação: k ÿ (W);

TOS ÿ PC
Descrição: Mova os dados do registrador W para
o registrador 'f'. Descrição: O registrador W é carregado com o literal
de oito bits 'k'. O contador de programa é
carregado do topo da pilha (o endereço
de retorno).
Esta é uma instrução de dois ciclos.

PIC16F630/676
RLF Girar para a esquerda f através de Carregar DORME
Sintaxe: [ etiqueta ] RLF f,d Sintaxe: [ etiqueta ] DORMIR
Operandos: 0 ÿ f ÿ 127 Operandos: Nenhum
d ÿ [0,1] 00h ÿ WDT,

Operação:
Operação: Veja a descrição abaixo 0 ÿ pré-escalador WDT,
Status Afetado: C 1 ÿ PARA,
0 ÿ DP
Descrição: O conteúdo do registrador 'f' é girado um bit
Status Afetado: TO, PD
para a esquerda através do Carry Flag. Se
'd' for 0, o resultado é colocado no Descrição: O bit de STATUS de desligamento,
registrador W. Se 'd' for 1, o resultado é PD é apagado. Bit de STATUS de tempo
armazenado de volta no registrador 'f'. limite, TO é definido. Watchdog Timer e
C seu prescaler são apagados.
Registre-se
O processador é colocado no modo
SLEEP com o oscilador parado.
RETORNA Retorno da Sub-rotina SUBLW Subtraia W de Literal
Sintaxe: [ etiqueta ] VOLTAR Sintaxe: [ etiqueta ] SUBLW k
Operandos: Nenhum Operandos: 0 ÿ k ÿ 255
Operação: TOS ÿ PC Operação: k - (W) ÿ (W)

Status Afetado: Nenhum Status Afetado: C, DC, Z
Descrição: Retorno da sub-rotina. A pilha é POPed e Descrição: O registrador W é subtraído (método do

o topo da pilha (TOS) é carregado no complemento de 2) do literal de oito bits
contador de programa. Esta é uma 'k'. O resultado é colocado no registrador
instrução de dois ciclos. W.
RRF Girar para a direita f através do transporte SUBWF Subtraia W de f
Sintaxe: [ etiqueta ] RRF f,d Sintaxe: [ label ] SUBWF f,d

d ÿ [0,1] d ÿ [0,1]
Operação: Veja a descrição abaixo Operação: (f) - (W) ÿ (destino)

Status Afetado: C Status C, DC, Z
Afetado:
Descrição: O conteúdo do registrador 'f' é girado
um bit para a direita através do Carry Flag. Descrição: Subtrair (método do complemento de 2)
Se 'd' for 0, o resultado é colocado no Registro W do registro 'f'. Se 'd' for 0, o
registrador W. Se 'd' for 1, o resultado é resultado é armazenado no registrador W.
colocado de volta no registrador 'f'. Se 'd' for 1, o resultado é armazenado de
volta no registrador 'f'.
C Registre-se

PIC16F630/676
SWAPF Trocar Nibbles em f XORWF Exclusivo OU W com f
Sintaxe: [ etiqueta ] SWAPF f,d Sintaxe: [rótulo] XORWF f,d

d ÿ [0,1] d ÿ [0,1]
Operação: (f<3:0>) ÿ (destino<7:4>), Operação: (W) .XOR. (f) ÿ (destino)
(f<7:4>) ÿ (destino<3:0>) Status Afetado: Z
Descrição: OR exclusivo o conteúdo do registrador
Descrição: Os nibbles superior e inferior do W com o registrador 'f'. Se 'd' for 0, o
registro 'f' são trocados. Se 'd' for 0, o resultado é armazenado no registrador
resultado é colocado no registrador W. Se 'd' for 1, o resultado é armazenado
W. Se 'd' for 1, o resultado é colocado de volta no registrador 'f'.
no registrador 'f'.
XORLW Exclusivo OU Literal com W
Sintaxe: [rótulo] XORLW k

Operandos: 0 ÿ k ÿ 255
Operação: (W) .XOR. k ÿ (W)

Status Afetado: Z
Descrição: O conteúdo do registrador W é

submetido a um XOR com o literal
de oito bits 'k'. O resultado é
colocado no registrador W.

PIC16F630/676
11.0 SUPORTE AO DESENVOLVIMENTO 11.1 Software de Ambiente de Desenvolvimento
Integrado MPLAB
Os microcontroladores PICmicro® são suportados com uma gama
completa de ferramentas de desenvolvimento de hardware e software: O software MPLAB IDE traz uma facilidade de desenvolvimento de
• Ambiente de desenvolvimento integrado software nunca vista no mercado de microcontroladores de 8/16 bits. O
MPLAB IDE é um aplicativo baseado em Windows® que contém:
- Software MPLAB® IDE •
Montadores/Compiladores/Linkers
• Uma interface para ferramentas de depuração
- Montador MPASMTM
- simulador
- Compiladores MPLAB C17 e MPLAB C18 C
- programador (vendido separadamente) -
- Ligador de Objetos MPLINKTM/
Bibliotecário de Objetos MPLIBTM emulador (vendido separadamente) -
- Compilador MPLAB C30 C depurador no circuito (vendido separadamente) •

Um editor completo com contexto codificado por cores
- Montador/Linker/Biblioteca MPLAB ASM30 • Simuladores
• Um gerente de projeto múltiplo •
- Simulador de software MPLAB SIM Janelas de dados personalizáveis com edição direta de
conteúdo
- Simulador de software MPLAB dsPIC30
• Emuladores • Depuração de código-fonte de alto nível •
Inspeção com o mouse sobre variáveis • Ampla
- Emulador em circuito MPLAB ICE 2000
ajuda on-line
- Emulador em circuito MPLAB ICE 4000
• Depurador em circuito O MPLAB IDE permite:
- MPLAB ICD 2 • Edite seus arquivos de origem (montagem ou C) • Montagem
• Programadores de dispositivos (ou compilação) com um toque e download para ferramentas de

emulador e simulador PICmicro (atualiza automaticamente todas
- Programador de dispositivo universal PRO MATE® II
as informações do projeto)
- Programador de Desenvolvimento PICSTART® Plus • Placas
de Demonstração de Baixo Custo • Depure usando:
- Placa de Demonstração PICDEMTM 1 - arquivos de origem (assembly ou C) -
- Placa de Demonstração PICDEM.netTM arquivo de listagem absoluta (assembly misto e C) - código

de máquina
- Placa de Demonstração PICDEM 2 Plus
- Placa de Demonstração PICDEM 3 O MPLAB IDE suporta várias ferramentas de depuração em um único
- Placa de Demonstração PICDEM 17 paradigma de desenvolvimento, desde simuladores econômicos, passando

por depuradores de circuito de baixo custo, até emuladores completos.
- Placa de Demonstração PICDEM 18R
Isso elimina a curva de aprendizado ao atualizar para ferramentas com
- Placa de Demonstração PICDEM LIN
maior flexibilidade e potência.
- Placa de demonstração USB PICDEM
• Kits de avaliação
11.2 Montagem MPASM
- KEELOQ®
- PICDEM MSC - O montador MPASM é um montador de macro universal completo para
microID® todos os PICmicro MCUs.
- POSSO O montador MPASM gera arquivos de objetos relocáveis para o vinculador

- PowerSmart® de objetos MPLINK, arquivos HEX padrão Intel®, arquivos MAP para
detalhar o uso de memória e referência de símbolos, arquivos LST
- Analógico
absolutos que contêm linhas de origem e código de máquina gerado e
arquivos COFF para depuração.
Os recursos do montador MPASM incluem:
• Integração em projetos MPLAB IDE • Macros

definidas pelo usuário para simplificar o código assembly • Montagem
condicional para fonte multiuso
arquivos
• Diretrizes que permitem controle total sobre o processo de

montagem

PIC16F630/676
11.3 MPLAB C17 e MPLAB C18 11.6 Montador, Linker e Bibliotecário MPLAB ASM30
Compiladores C
Desenvolvimento do Código MPLAB C17 e MPLAB C18 A montadora MPLAB ASM30 produz
Os sistemas são compiladores ANSI C completos para código de máquina da linguagem assembly simbólica para
A família PIC17CXXX e PIC18CXXX da Microchip de dispositivos dsPIC30F. O compilador MPLAB C30 usa o
microcontroladores. Esses compiladores fornecem poderosos assembler para produzir seu arquivo objeto. O montador
capacidades de integração, otimização de código superior e gera arquivos de objetos relocáveis que podem então ser
facilidade de uso não encontrada com outros compiladores. arquivados ou vinculados a outros arquivos de objetos realocáveis e
archives para criar um arquivo executável. Recursos notáveis
Para facilitar a depuração no nível do código-fonte, os compiladores fornecem
da montadora incluem:
informações de símbolo que são otimizadas para o MPLAB IDE
depurador. • Suporte para todo o conjunto de instruções dsPIC30F
• Suporte para dados de ponto fixo e ponto flutuante
11.4 Ligador de Objetos MPLINK/ • Interface da Linha de comando
Bibliotecário de Objetos MPLIB • Conjunto de diretivas ricas
O vinculador de objetos MPLINK combina • Linguagem de macro flexível

objetos criados pelo montador MPASM e o • Compatibilidade com MPLAB IDE
Compiladores MPLAB C17 e MPLAB C18 C. Ele pode ligar
objetos relocáveis de bibliotecas pré-compiladas, usando 11.7 Simulador de Software MPLAB SIM
diretivas de um script vinculador.
O simulador de software MPLAB SIM permite o desenvolvimento de
O bibliotecário de objetos MPLIB gerencia a criação e
código em um ambiente hospedado em PC, simulando a
modificação de arquivos de biblioteca de código pré-compilado. Quando Microcontroladores da série PICmicro em uma instrução
uma rotina de uma biblioteca é chamada de um arquivo fonte, apenas
nível. Em qualquer instrução, as áreas de dados podem ser
os módulos que contêm essa rotina serão vinculados em
examinados ou modificados e os estímulos podem ser aplicados a partir
com o aplicativo. Isso permite que grandes bibliotecas sejam
um arquivo, ou pressionamento de tecla definido pelo usuário, para
usado eficientemente em muitas aplicações diferentes.
qualquer pino. A execução pode ser realizada em Single-Step, Execute Until
Os recursos do vinculador/biblioteca de objetos incluem: Modo de interrupção ou rastreamento.
• Vinculação eficiente de bibliotecas únicas em vez de muitas O simulador MPLAB SIM suporta totalmente
arquivos menores depuração usando o MPLAB C17 e MPLAB C18
• Manutenibilidade de código aprimorada por agrupamento Compiladores C, bem como o montador MPASM. o
módulos relacionados juntos simulador de software oferece a flexibilidade de desenvolver e
código de depuração fora do ambiente de laboratório,
• Criação flexível de bibliotecas com fácil listagem, substituição,
tornando-o um software excelente e econômico
exclusão e extração de módulos
ferramenta de desenvolvimento.
11.5 Compilador MPLAB C30 C

11.8 Simulador de Software MPLAB SIM30
O compilador MPLAB C30 C é um compilador ANSI completo
O simulador de software MPLAB SIM30 permite
compatível, otimizando o compilador que traduz o padrão
desenvolvimento em um ambiente hospedado por PC, simulando
Programas ANSI C em linguagem assembly dsPIC30F
os microcontroladores da série dsPIC30F em uma instrução
fonte. O compilador também suporta muitas opções de linha de
nível. Em qualquer instrução, as áreas de dados podem ser
comando e extensões de linguagem para
examinados ou modificados e os estímulos podem ser aplicados a partir
vantagem dos recursos de hardware do dispositivo dsPIC30F e permite
um arquivo, ou pressionamento de tecla definido pelo usuário, para qualquer um dos pinos.
um controle preciso do código do compilador
gerador. O simulador MPLAB SIM30 suporta totalmente
depuração usando o compilador MPLAB C30 C e
MPLAB C30 é distribuído com um ANSI C completo
Montador MPLAB ASM30. O simulador é executado em qualquer
biblioteca padrão. Todas as funções da biblioteca foram validadas e
um modo de linha de comando para tarefas automatizadas ou de
estão em conformidade com o padrão de biblioteca ANSI C. o
IDE MPLAB. Este simulador de alta velocidade foi projetado para
biblioteca inclui funções para manipulação de strings,
depurar, analisar e otimizar o DSP demorado
alocação dinâmica de memória, conversão de dados, cronometragem
rotinas.
e funções matemáticas (trigonométricas, exponenciais e hiperbólicas).
O compilador fornece símbolos
informações para depuração de fonte de alto nível com o
IDE MPLAB.

PIC16F630/676
11.9 MPLAB ICE 2000 11.11 MPLAB ICD 2 In-Circuit Debugger
Universal de alto desempenho O In-Circuit Debugger da Microchip, MPLAB ICD 2, é uma
Emulador de circuito ferramenta de desenvolvimento em tempo de execução
O emulador de circuito universal MPLAB ICE 2000 é poderosa, de baixo custo, que se conecta ao PC host através
de uma interface RS-232 ou USB de alta velocidade. Esta
destina-se a fornecer ao engenheiro de desenvolvimento de
ferramenta é baseada nos MCUs FLASH PICmicro e pode
produto um conjunto completo de ferramentas de projeto de
ser usada para desenvolver para estes e outros
microcontroladores para microcontroladores PICmicro. O
microcontroladores PICmicro. O MPLAB ICD 2 utiliza o
controle de software do emulador de circuito MPLAB ICE
recurso de depuração no circuito integrado aos dispositivos
2000 é avançado pelo MPLAB Integrated Development
FLASH. Esse recurso, juntamente com o protocolo In-Circuit
Environment, que permite edição, construção, download e
Serial ProgrammingTM (ICSPTM) da Microchip , oferece
depuração de origem a partir de um único ambiente.
depuração FLASH econômica no circuito a partir da interface
O MPLAB ICE 2000 é um sistema emulador completo com gráfica do usuário do MPLAB Integrated Development
recursos aprimorados de rastreamento, disparo e Environment. Isso permite que um designer desenvolva e
monitoramento de dados. Módulos de processador depure o código-fonte definindo pontos de interrupção,
intercambiáveis permitem que o sistema seja facilmente variáveis de passo único e de observação, status da CPU e
reconfigurado para emulação de diferentes processadores. A registros de periféricos. A execução em velocidade máxima
arquitetura universal do emulador de circuito MPLAB ICE permite testar hardware e aplicativos em tempo real. O
permite a expansão para suportar novos microcontroladores PICmicro. MPLAB ICD 2 também serve como programador de desenvolvimento para dispo
O sistema emulador de circuito MPLAB ICE 2000 foi projetado
como um sistema de emulação em tempo real com recursos 11.12 Dispositivo Universal PRO MATE II
avançados que normalmente são encontrados em ferramentas Programador
de desenvolvimento mais caras. A plataforma do PC e o
O PRO MATE II é um programador de dispositivo universal
sistema operacional Microsoft® Windows de 32 bits foram
escolhidos para melhor disponibilizar esses recursos em um compatível com CE com verificação de tensão programável
aplicativo simples e unificado. em VDDMIN e VDDMAX para máxima confiabilidade. Possui
um display LCD para instruções e mensagens de erro e um
11.10 MPLAB ICE 4000 conjunto de soquete destacável modular para suportar vários
tipos de embalagens. No modo autônomo, o programador de
Universal de alto desempenho
dispositivos PRO MATE II pode ler, verificar e programar
Emulador de circuito
dispositivos PICmicro sem uma conexão com o PC. Ele
O emulador de circuito universal MPLAB ICE 4000 destina-se também pode definir a proteção de código neste modo.
a fornecer ao engenheiro de desenvolvimento de produtos
um conjunto completo de ferramentas de projeto de 11.13 Programador de Desenvolvimento
microcontroladores para microcontroladores PICmicro de PICSTART Plus
ponta. O controle de software do emulador de circuito MPLAB
O programador de desenvolvimento PICSTART Plus é um
ICE é fornecido pelo MPLAB Integrated Development
programador de protótipo fácil de usar e de baixo custo. Ele
Environment, que permite edição, construção, download e
se conecta ao PC através de uma porta COM (RS-232). O
depuração de origem a partir de um único ambiente.
software MPLAB Integrated Development Environment torna
O MPLAB ICD 4000 é um sistema emulador premium, o uso do programador simples e eficiente. O programador de
fornecendo os recursos do MPLAB ICE 2000, mas com maior desenvolvimento PICSTART Plus suporta a maioria dos
memória de emulação e desempenho de alta velocidade para dispositivos PICmicro de até 40 pinos. Dispositivos de
dispositivos dsPIC30F e PIC18XXXX. Seus recursos contagem de pinos maiores, como o PIC16C92X e o
avançados de emulador incluem disparo e temporização PIC17C76X, podem ser suportados com um soquete
complexos, até 2 Mb de memória de emulação e a capacidade adaptador. O programador de desenvolvimento PICSTART
de visualizar variáveis em tempo real. Plus é compatível com CE.
O sistema emulador de circuito MPLAB ICE 4000 foi projetado
como um sistema de emulação em tempo real com recursos
avançados que normalmente são encontrados em ferramentas
de desenvolvimento mais caras. A plataforma PC e o sistema
operacional Microsoft Windows de 32 bits foram escolhidos
para melhor disponibilizar esses recursos em um aplicativo
simples e unificado.

PIC16F630/676
11.14 Placa de Demonstração 11.16 PICDEM 2 Plus
PICDEM 1 PICmicro Quadro de Demonstração
A placa de demonstração PICDEM 1 demonstra as A placa de demonstração PICDEM 2 Plus suporta muitos
capacidades do PIC16C5X (PIC16C54 a PIC16C58A), microcontroladores de 18, 28 e 40 pinos, incluindo
PIC16C61, PIC16C62X, PIC16C71, PIC16C8X, PIC17C42, dispositivos PIC16F87X e PIC18FXX2. Todo o hardware e
PIC17C43 e PIC17C44. Todo o hardware e software software necessários estão incluídos para executar os
necessários estão incluídos para executar programas de programas de demonstração. Os microcontroladores de
demonstração básicos. Os microcontroladores de amostra amostra fornecidos com a placa de demonstração PICDEM
fornecidos com a placa de demonstração PICDEM 1 podem 2 podem ser programados com um programador de
ser programados com um programador de dispositivo PRO dispositivo PRO MATE II, programador de desenvolvimento
MATE II ou um programador de desenvolvimento PICSTART Plus. PICSTART Plus ou MPLAB ICD 2 com um adaptador de programador universal.
A placa de demonstração PICDEM 1 pode ser conectada Os emuladores de circuito MPLAB ICD 2 e MPLAB ICE
ao emulador de circuito MPLAB ICE para teste. Uma área também podem ser usados com a placa de demonstração
de protótipo estende o circuito para componentes de PICDEM 2 para testar o firmware. Uma área de protótipo
aplicação adicionais. Os recursos incluem uma interface estende o circuito para componentes de aplicativos
RS-232, um potenciômetro para entrada analógica simulada, adicionais. Alguns dos recursos incluem uma interface
interruptores de botão e oito LEDs. RS-232, um display LCD 2 x 16, um alto-falante piezo, um
sensor de temperatura integrado, quatro LEDs e
11.15 Placa de Demonstração de Internet/Ethernet microcontroladores FLASH de amostra PIC18F452 e PIC16F877.
PICDEM.net
11.17 Placa de Demonstração PICDEM
A placa de demonstração PICDEM.net é uma placa de
3 PIC16C92X
demonstração de Internet/Ethernet usando o microcontrolador
PIC18F452 e firmware TCP/IP. A placa suporta qualquer A placa de demonstração PICDEM 3 suporta o PIC16C923
dispositivo DIP de 40 pinos que esteja em conformidade e PIC16C924 no pacote PLCC. Todo o hardware e software
com a pinagem padrão usada pelo PIC16F877 ou necessários estão incluídos para executar os programas de
PIC18C452. Este kit apresenta uma pilha TCP/IP amigável, demonstração.
servidor web com HTML, um EEPROM serial 24L256 para
download de Xmodem para páginas web em um conector 11.18 Quadro de Demonstração do PICDEM 17
de interface Serial EEPROM, ICSP/MPLAB ICD 2, uma
A placa de demonstração PICDEM 17 é uma placa de
interface Ethernet, interface RS-232 e um Visor LCD de 16
avaliação que demonstra as capacidades de vários
x 2. Também está incluído o livro e CD-ROM “TCP/IP Lean,
microcontroladores Microchip, incluindo PIC17C752,
Web Servers for Embedded Systems”, de Jeremy Bentham
PIC17C756A, PIC17C762 e PIC17C766. Uma amostra
programada está incluída. O programador de dispositivo
PRO MATE II, ou o programador de desenvolvimento
PICSTART Plus, pode ser usado para reprogramar o
dispositivo para o desenvolvimento de aplicativos
personalizados pelo usuário. A placa de demonstração
PICDEM 17 suporta download e execução de programas
da memória FLASH interna externa. Uma área de protótipo
generosa está disponível para expansão de hardware do usuário.

PIC16F630/676
11.19 PICDEM 18R PIC18C601/801 Placa de 11.22 PICDEM USB PIC16C7X5
Demonstração Quadro de Demonstração
A placa de demonstração PICDEM 18R serve para auxiliar O PICDEM USB Demonstration Board mostra o
desenvolvimento da família PIC18C601/801 de Microchip capacidades do PIC16C745 e PIC16C765 USB
microcontroladores. Ele fornece implementação de hardware microcontroladores. Esta placa fornece a base para
de 8 bits multiplexado/desmultiplexado e de 16 bits futuros produtos USB.
Modos de memória. A placa inclui 2 Mb externos
memória FLASH e memória SRAM de 128 Kb, bem como 11.23 Ferramentas de
EEPROM serial, permitindo acesso a uma ampla gama de Avaliação e Programação
tipos de memória suportados pelo PIC18C601/801.
Além da série de circuitos PICDEM, a Microchip
tem uma linha de kits de avaliação e software de demonstração
11.20 Placa de Demonstração PICDEM
para estes produtos.
LIN PIC16C43X
• Ferramentas de avaliação e programação KEELOQ para
O poderoso kit de hardware e software LIN inclui um
Produtos de dados seguros HCS da Microchip
série de placas e três microcontroladores PICmicro.
• Kit de desenvolvedores CAN para aplicativos de rede
O tamanho pequeno PIC16C432 e PIC16C433 são
usados como escravos na comunicação LIN e apresentam automotiva
transceptores LIN integrados. UM PIC16F874 FLASH • Placas de design analógico e software de design de filtro
microcontrolador serve como o mestre. Todos os três • Avaliação de carregamento da bateria PowerSmart/
microcontroladores são programados com firmware para fornecer kits de calibração
Comunicação de barramento LIN. • Kit de desenvolvimento IrDA®
• desenvolvimento de microID e desenvolvimento de rfLabTM
11.21 PICkitTM 1 FLASH Starter Kit Programas
Um completo "sistema de desenvolvimento em uma caixa", o PICkit • Kit de designer SEEVAL® para avaliação de memória e cálculos
O FLASH Starter Kit inclui um conveniente multi-seção de resistência
placa para programação, avaliação e desenvolvimento • Placas de demonstração PICDEM MSC para fonte de alimentação
de microcontroladores FLASH PIC® de 8/14 pinos. Alimentado por de modo de comutação, driver IR de alta potência, delta sigma
USB, a placa opera em uma GUI simples do Windows. ADC e sensor de vazão
O PICkit 1 Starter Kit inclui o guia do usuário (no
Verifique a página da Web do Microchip e o Produto mais recente
CD ROM), software tutorial PICkit 1 e código para várias aplicações.
Cartão de linha para a lista completa de demonstração e
Também estão incluídos o software MPLAB® IDE (Ambiente de kits de avaliação.
Desenvolvimento Integrado), software
e hardware "Dicas e truques para FLASH PIC® de 8 pinos
Manual de microcontroladores" e uma interface USB
Cabo. Suporta todos os FLASH PIC atuais de 8/14 pinos
microcontroladores, bem como muitos futuros
dispositivos.

PIC16F630/676
NOTAS:

PIC16F630/676
12.0 ESPECIFICAÇÕES ELÉTRICAS
Classificações Máximas Absolutas†

Temperatura ambiente sob polarização ............................................. .................................................. ........... -40 a +125°C
Temperatura de armazenamento ................................................ .................................................. ......................... -65°C a +150°C
Tensão no VDD em relação ao VSS ............................................. .................................................. ........ -0,3 a +6,5V
Tensão no MCLR em relação a Vss ............................................. .................................................. .....-0,3 a +13,5V
Tensão em todos os outros pinos em relação ao VSS ........................................ ......................... -0,3V a (VDD + 0,3V)
Dissipação total de energia (1) .................................................. .................................................. ......................... 800 mW
Corrente máxima fora do pino VSS .................................................. .................................................. ....................... 300 mA
Corrente máxima no pino VDD ............................................. .................................................. ......................... 250 mA
Corrente do alicate de entrada, IIK (VI < 0 ou VI > VDD).................................... .................................................. .........................± 20 mA
Corrente do alicate de saída, IOK (Vo < 0 ou Vo > VDD).................................... .................................................. ...................± 20 mA
Corrente máxima de saída absorvida por qualquer pino de E/S........................................ .................................................. .......... 25 mA
Corrente máxima de saída originada por qualquer pino de E/S ........................................ .................................................. .... 25 mA
Corrente máxima afundada por PORTA e PORTC (combinado) ........................................ ......................... 200 mA
PORTA e PORTC de origem máxima de corrente (combinados) ........................................ ......................... 200 mA
Nota 1: A dissipação de energia é calculada da seguinte forma: PDIS = VDD x {IDD - ÿ IOH} + ÿ {(VDD-VOH) x IOH} + ÿ(VOl x IOL).
† AVISO: Estresses acima daqueles listados em 'Classificações Máximas Absolutas' podem causar danos permanentes ao dispositivo.
Esta é apenas uma classificação de estresse e a operação funcional do dispositivo nessas ou quaisquer outras condições acima das
indicadas nas listas de operação desta especificação não está implícita. A exposição a condições de classificação máxima por longos
períodos pode afetar a confiabilidade do dispositivo.
Observação: Picos de tensão abaixo de VSS no pino MCLR, induzindo correntes maiores que 80 mA, podem causar travamento.
Assim, um resistor em série de 50-100 ÿ deve ser usado ao aplicar um nível "baixo" ao pino MCLR, em vez de puxar esse
pino diretamente para o VSS.

PIC16F630/676
FIGURA 12-1: PIC16F630/676 COM A/D DESATIVADO GRÁFICO DE TENSÃO-FREQUÊNCIA, -40°C ÿ TA ÿ +125°C
5,5
5,0
4,5
4,0
VDD
(Volts)
3,5
3,0
2,5
2,0
0 4 8 10 12 16 20
Frequência (MHz)
Nota 1: A região sombreada indica as combinações permitidas de tensão e frequência.
FIGURA 12-2: PIC16F676 COM GRÁFICO DE TENSÃO-FREQUÊNCIA HABILITADO A/D,

-40°C ÿ TA ÿ +125°C
5,5
5,0
4,5
4,0
VDD
(Volts)
3,5
3,0
2,5
2,0
0 4 8 10 12 16 20
Frequência (MHz)

PIC16F630/676
FIGURA 12-3: PIC16F676 COM GRÁFICO DE TENSÃO-FREQUÊNCIA HABILITADO A/D, 0°C ÿ TA ÿ
+125°C
5,5
5,0
4,5
4,0
VDD
(Volts)
3,5
3,0
2,5
2.2
2,0
0 4 8 10 12 16 20
Frequência (MHz)

PIC16F630/676
12.1 Características DC: PIC16F630/676-I (Industrial), PIC16F630/676-E (Estendido)
Condições Operacionais Padrão (salvo indicação em contrário)
CARACTERÍSTICAS DC Temperatura de operação -40°C ÿ TA ÿ +85°C para indústria
-40°C ÿ TA ÿ +125°C para prolongado
Parâmetro
Sim Característica Tipo mín.† Unidades máximas Condições
Não.
VDD Tensão de Alimentação ESCURO < = 4 MHz:

D001 2,0 — 5,5 DENTRO PIC16F630/676 com A/D desligado
D001A 2.2 — 5,5 DENTRO
PIC16F676 com A/D ligado, 0°C a +125°C
D001B 2,5 — 5,5 DENTRO
PIC16F676 com A/D ligado, -40°C a +125°C
D001C 3,0 — 5,5 DENTRO 4MHz < FOSC <=10MHz
D001D 4,5 — 5,5 DENTRO
D002 Retenção de Dados RAM VDR 1,5* — — V Dispositivo no modo SLEEP

Voltagem(1)
D003 VPOR VDD Tensão inicial para garantir a — VSS — V Consulte a seção Power-on Reset para obter detalhes
inicialização interna
Redefinir sinal
D004 SVDD VDD Rise Rate para garantir o sinal de 0,05* — — V/ms Veja a seção sobre Power-on Reset para detalhes
Power-on Reset interno
D005 VBOD — 2.1 — V

*
Esses parâmetros são caracterizados mas não testados.
† Os dados na coluna "Typ" estão a 5,0 V, 25°C, salvo indicação em contrário. Esses parâmetros são para orientação de projeto
apenas e não são testados.
Nota 1: Este é o limite para o qual o VDD pode ser reduzido no modo SLEEP sem perder dados de RAM.

PIC16F630/676
12.2 Características DC: PIC16F630/676-I (Industrial)
Temperatura de operação -40°C ÿ TA ÿ +85°C para indústria
Condições
Parâmetro
Características do dispositivo Tipo mín.† Unidades máximas
Não.
VDD Observação
D010 Corrente de Fornecimento (IDD) - 9 16 µA 2,0 ESCURO = 32 kHz

- 18 28 3,0 Modo oscilador LP
µA
— 35 54 µA 5,0
D011 — 110 150 µA µA — 330 450 µA 2,0 ESCURO = 1 MHz

— 190 280 3,0 Modo oscilador XT
—
220 280 µA µA 5,0
D012 2,0 ESCURO = 4 MHz

- 0,6 1,4 mA 5,0
D013 — 70 110 µA µA — 2,0 ESCURO = 1 MHz

— 140 250 3,0 Modo oscilador EC
260 390 µA — 180 250 µA µA — 5,0
D014 580 850 µA — 340 450 µA µA 2,0 ESCURO = 4 MHz

5,0
D015 2,0 ESCURO = 4 MHz

— 500 780 3,0 Modo INTOSC
- 0,8 1,1 mA 5,0
D016 — 180 250 µA µA — 580 800 µA 2,0 ESCURO = 4 MHz

— 320 450 3,0 Modo EXTRC
5,0
D017 — 2,1 2,95 mA 4,5 FOSC = 20 MHz
- 2,4 3,0 mA 5,0 HS Modo oscilador
† Os dados na coluna 'Typ' estão a 5,0V, 25°C, salvo indicação em contrário. Esses parâmetros são para orientação de projeto
Nota 1: As condições de teste para todas as medições IDD no modo de Operação Ativa são: OSC1 = onda quadrada externa,
de trilho para trilho; todos os pinos de E/S tri-state, puxados para VDD; MCLR = VDD; WDT desativado.
2: A corrente de alimentação é principalmente uma função da tensão e frequência de operação. Outros fatores, como E/S
carregamento de pinos e taxa de comutação, tipo de oscilador, padrão de execução de código interno e temperatura também têm
impacto no consumo atual.

PIC16F630/676
12.3 Características DC: PIC16F630/676-I (Industrial)
Temperatura de operação -40°C ÿ TA ÿ +85°C para indústria
Condições
Parâmetro
Não. VDD Observação
D020 Corrente de base de desligamento — 0,99 700 n/D 2.0 WDT, BOD, Comparadores, VREF, 3.0 e
(IPD) - 1,2 770 n/D T1OSC desativados
- 2,9 995 n/D 5,0
D021 - 0,3 1,5 µA 2,0 Corrente WDT (1)
- 1,8 3,5 µA 3,0
- 8,4 17 µA 5,0
D022 — 58 70 µA 3.0 Corrente BOD(1)
— 109 130 µA 5,0
D023 — 3,3 6,5 µA 2.0 Corrente do Comparador(1)

- 6.1 8,5 µA 3,0
- 11,5 16 µA 5,0
D024 — 58 70 µA 2.0 Corrente CVREF (1)
— 85 100 µA 3,0
— 138 160 µA 5,0
D025 — 4,0 6,5 µA 2.0 T1 OSC Corrente(1)
— 4,6 7,0 µA 3,0
— 6,0 10,5 µA 5,0
D026 - 1,2 755 n/D 3,0 Corrente A/D(1)
— 0,0022 1,0 µA 5,0
Nota 1: A corrente periférica é a soma da base IDD ou IPD e a corrente adicional consumida quando esta
periférico está habilitado. A corrente periférica ÿ pode ser determinada subtraindo a base IDD ou IPD
corrente a partir deste limite. Os valores máximos devem ser usados ao calcular o consumo total de corrente.
2: A corrente de desligamento no modo SLEEP não depende do tipo de oscilador. A corrente de desligamento é
medido com a peça no modo SLEEP, com todos os pinos de E/S em estado de alta impedância e ligados ao VDD.

PIC16F630/676
12.4 Características DC: PIC16F630/676-E (Estendido)
Temperatura de operação -40°C ÿ TA ÿ +125°C para prolongado
Condições
Parâmetro
Não.
VDD Observação
D010E Corrente de Fornecimento (IDD) - 9 16 µA 2,0 ESCURO = 32 kHz

- 18 28 3,0 Modo oscilador LP
µA
— 35 54 µA 5,0
D011E — 110 150 µA µA — 330 450 µA 2,0 ESCURO = 1 MHz

—
220 280 µA µA 5,0
D012E 2,0 ESCURO = 4 MHz

- 0,6 1,4 mA 5,0
D013E — 70 110 µA µA — 2,0 ESCURO = 1 MHz

260 390 µA — 180 250 µA µA — 5,0
D014E 580 850 µA — 340 450 µA µA 2,0 ESCURO = 4 MHz

5,0
D015E 2,0 ESCURO = 4 MHz

— 500 780 3,0 Modo INTOSC
- 0,8 1,1 mA 5,0
D016E — 180 250 µA µA — 580 800 µA 2,0 ESCURO = 4 MHz

— 320 450 3,0 Modo EXTRC
5,0
D017E — 2,1 2,95 mA 4,5 FOSC = 20 MHz
- 2,4 3,0 mA 5,0 HS Modo oscilador
Nota 1: As condições de teste para todas as medições IDD no modo de Operação Ativa são: OSC1 = onda quadrada externa,
de trilho para trilho; todos os pinos de E/S tri-state, puxados para VDD; MCLR = VDD; WDT desativado.
2: A corrente de alimentação é principalmente uma função da tensão e frequência de operação. Outros fatores, como E/S
carregamento de pinos e taxa de comutação, tipo de oscilador, padrão de execução de código interno e temperatura também têm
impacto no consumo atual.

PIC16F630/676
12.5 Características DC: PIC16F630/676-E (Estendido)
Temperatura de operação -40°C ÿ TA ÿ +125°C para prolongado
Condições
Parâmetro
Características do dispositivo Min Typ† Max Units
Não. VDD Observação
D020E Corrente de base de desligamento — 0,00099 3,5 µA 2.0 WDT, BOD, Comparadores, VREF,
(IPD) — 0,0012 4,0 3,0 e T1OSC desabilitado
µA
— 0,0029 8,0 µA 5,0
D021E - 0,3 6,0 µA 2,0 Corrente WDT (1)
- 1,8 9,0 µA 3,0
- 8,4 20 µA 5,0
D022E — 58 70 µA 3.0 Corrente BOD(1)
— 109 130 µA 5,0
D023E — 3,3 10 µA 2.0 Corrente do Comparador(1)

- 6.1 13 µA 3,0
- 11,5 24 µA 5,0
D024E — 58 70 µA 2.0 Corrente CVREF (1)
— 85 100 µA 3,0
— 138 165 µA 5,0
D025E — 4,0 10 µA 2.0 T1 OSC Corrente(1)
— 4,6 12 µA 3,0
— 6,0 20 µA 5,0
D026E — 0,0012 6,0 µA 3,0 Corrente A/D(1)
— 0,0022 8,5 µA 5,0
Nota 1: A corrente periférica é a soma da base IDD ou IPD e a corrente adicional consumida quando esta
periférico está habilitado. A corrente periférica ÿ pode ser determinada subtraindo a base IDD ou IPD
corrente a partir deste limite. Os valores máximos devem ser usados ao calcular o consumo total de corrente.
2: A corrente de desligamento no modo SLEEP não depende do tipo de oscilador. A corrente de desligamento é
medido com a peça no modo SLEEP, com todos os pinos de E/S em estado de alta impedância e ligados ao VDD.

PIC16F630/676
Parâmetro
Sim Característica Mín. Typ† Max Units Condições
Não.
Baixa Tensão de Entrada

VAI Portas de E/S
D030 com buffer TTL VSS - 0,8 V 4,5 V ÿ VDD ÿ 5,5 V

D030A VSS — 0,15 VDD V Caso contrário
D031 com buffer de disparo Schmitt VSS — 0,2 VDD V Gama inteira
D032 MCLR, OSC1 (modo RC) VSS — 0,2 VDD V
D033 OSC1 (modos XT e LP) VSS - 0,3 V (Nota 1)
D033A OSC1 (modo HS) VSS — 0,3 VDD V (Nota 1)
Alta Tensão de Entrada
Portas de E/S de HIV —
D040 com buffer TTL 2,0 — VDD DENTRO 4,5 V ÿ VDD ÿ 5,5 V
D040A (0,25 VDD+0,8) — VDD DENTRO por outro lado
D041 com buffer de disparo Schmitt 0,8 VDD — VDD Gama inteira
D042 MCLR 0,8 VDD — VDD V
D043 OSC1 (modos XT e LP) 1,6 — VDD V (Nota 1)
D043A OSC1 (modo HS) 0,7 VDD - VDD V (Nota 1)
D043B OSC1 (modo RC) 0,9 VDD — VDD V
D070 IPUR PORTA Fraco Pull-up 50* 250 400* µA VDD = 5,0 V, VPIN = VSS
Atual
Corrente de Fuga de Entrada (3)

D060 IL Portas de E/S — ± 0,1 ±1 µA VSS ÿ VPIN ÿ VDD,
Pino em alta impedância
D060A Entradas analógicas — ± 0,1 ±1 µA VSS ÿ VPIN ÿ VDD
D060B VREF — ± 0,1 ±1 µA VSS ÿ VPIN ÿ VDD
D061 MCLR(2) — ± 0,1 ±5 µA VSS ÿ VPIN ÿ VDD
D063 OSC1 — ± 0,1 ±5 µA VSS ÿ VPIN ÿ VDD, XT, HS e
configuração LP osc
Baixa tensão de saída
Portas de E/S D080 VOL — - 0,6 V IOL = 8,5 mA, VDD = 4,5 V (Ind.)
D083 OSC2/CLKOUT (modo RC) — - 0,6 V IOL = 1,6 mA, VDD = 4,5 V (Ind.)
IOL = 1,2 mA, VDD = 4,5 V (Ext.)
Alta tensão de saída
Portas de E/S D090 VOH VDD - 0,7 — — V IOH = -3,0 mA, VDD = 4,5 V (Ind.)
D092 OSC2/CLKOUT (modo RC) VDD - 0,7 — — V IOH = -1,3 mA, VDD = 4,5 V (Ind.)
IOH = -1,0 mA, VDD = 4,5 V (Ext.)
* Esses parâmetros são caracterizados, mas não testados.
† Os dados na coluna 'Typ' estão a 5,0V, 25°C, salvo indicação em contrário. Esses parâmetros são apenas para orientação de projeto
e não são testados.
Nota 1: Na configuração do oscilador RC, o pino OSC1/CLKIN é uma entrada Schmitt Trigger. Não é recomendado usar
um relógio externo no modo RC.
2: A corrente de fuga no pino MCLR é fortemente dependente do nível de tensão aplicado. Os níveis especificados representam
condições normais de operação. A corrente de fuga mais alta pode ser medida em diferentes tensões de entrada.
3: A corrente negativa é definida como a corrente originada pelo pino.

PIC16F630/676
(Cont.)
Parâmetro
Não.
Especificações de carregamento
capacitivo nos pinos de saída
D100 pino COSC2 OSC2 — — 15* pF Nos modos XT, HS e LP quando o relógio externo é usado para
conduzir
OSC1
D101 CIO Todos os pinos de E/S — — 50* pF
Memória EEPROM de dados
D120 ED Resistência de bytes 100 mil 1M — E/W -40°C ÿ TA ÿ +85°C
D120A ED Resistência de bytes 10K 100K — E/W +85°C ÿ TA ÿ +125°C
D121 VDRW VDD para leitura/gravação VMIN — 5,5 V Usando EECON para ler/gravar
VMIN = Tensão mínima de
operação
D122 TDEW Erase/Write tempo de ciclo —5 6 EM
D123 Retenção de Característica TRETD 40 — — Ano Desde que nenhuma outra especificação seja violada
D124 TREF Número de Apagamento/Gravação Total 1 milhão 10M — E/W -40°C ÿ TA ÿ +85°C
Ciclos antes da atualização(1)
Programar Memória FLASH
D130 EP Resistência Celular 10K 100K — E/W -40°C ÿ TA ÿ +85°C
D130A ED Resistência Celular 1K 10K — E/W +85°C ÿ TA ÿ +125°C
D131 VPR VDD para leitura VMIN - 5,5V VMIN = Mínimo de operação
Voltagem
D132 VPEW VDD para Apagar/Gravar 4,5 - 5,5 V
D133 Tempo de ciclo de apagar/gravar TPEW —2 2,5 ms
D134 Retenção de Característica TRETD 40 — — Ano Desde que nenhuma outra especificação seja violada
*
Nota 1: Consulte a Seção 8.5.1 para obter informações adicionais.

PIC16F630/676
12.8 SIMBOLOGIA DO PARÂMETRO DE TEMPORIZAÇÃO
Os símbolos dos parâmetros de tempo foram criados com

um dos seguintes formatos:
1. TppS2ppS
2. TppS
T
F Frequência T Tempo
Letras minúsculas (pp) e seus significados:

pp
cc PCC1 osc OSC1
k CLK OUT rd RD
cs CS rw RD ou WR
a partir de SDI sc SCK
Faz SDO ss SS
dt Dados em t0 T0CKI
isto porta de entrada/saída
t1 T1CKI
mc MCLR wr WR
Letras maiúsculas e seus significados:

S
F Cair P Período
H Alto R Subir
EU
Inválido (alta impedância) DENTRO Válido

eu Baixo A PARTIR DE
Alta impedância
FIGURA 12-4: CONDIÇÕES DE CARGA
Condição de carga 1 Condição de Carga 2
VDD/2
RL
Alfinete
CL Alfinete CL
VSS VSS
RL = 464ÿ
CL = 50 pF para todos os pinos 15
pF para saída OSC2

PIC16F630/676
12.9 CARACTERÍSTICAS AC: PIC16F630/676 (INDUSTRIAL, ESTENDIDO)
FIGURA 12-5: CRONOGRAMA DE RELÓGIO EXTERNO
Q4 Q1 Q2 Q3 Q4 Q1
OSC1
1 3 3 4 4
2
CLK OUT
TABELA 12-1: REQUISITOS DE CRONOGRAMA DE RELÓGIO EXTERNO
Parâmetro
Não.
Frequência CLKIN Externa FOSC (1) DC — 37 kHz LP Modo Osc

DC — modo XT de 4 MHz
DC — modo HS de 20 MHz
DC — modo EC de 20 MHz
Frequência do oscilador(1) 5 - 37 kHz LP Modo Osc

— 4 — Modo INTOSC MHz
DC — Modo RC Osc de 4 MHz
0,1 — Modo XT Osc de 4 MHz
1 — Modo HS Osc de 20 MHz
1 Período CLKIN Externo TOSC(1) 27 — ÿ Modo µs LP Osc
50 — ÿ ns Modo Osc HS
50 — ÿ ns Modo EC Osc
250 — ÿ ns Modo XT Osc
Período do oscilador(1) 27 200 Modo µs LP Osc

— 250 — ns Modo INTOSC
250 — — ns Modo RC Osc
250 — Modo XT Osc de 10.000 ns
50 - 1.000 ns Modo Osc HS
2 TCY
Tempo de Ciclo de Instrução(1) 200 TCY DC ns TCY = 4/FOSC
3 TosL, CLKIN Externo (OSC1) Alto 2* — — oscilador LP µs, ciclo de trabalho TOSC L/H
TosH CLKIN externo baixo 20* — — ns oscilador HS, ciclo de trabalho TOSC L/H
100 * — — ns oscilador XT, ciclo de trabalho TOSC L/H
4 TosR, Aumento de CLKIN externo — — 50* ns oscilador LP
TosF Queda CLKIN Externa — — 25* oscilador ns XT
— — 15* ns oscilador HS
*
† Os dados na coluna 'Typ' estão a 5V, 25°C, salvo indicação em contrário. Esses parâmetros são apenas para orientação de projeto
Nota 1: O período do ciclo de instrução (TCY) é igual a quatro vezes o período base de tempo do oscilador de entrada. Todos os valores
especificados são baseados em dados de caracterização para esse tipo de oscilador específico sob condições operacionais padrão
com o código de execução do dispositivo. Exceder esses limites especificados pode resultar em uma operação instável do oscilador e/
ou consumo de corrente maior do que o esperado. Todos os dispositivos são testados para operar em valores 'min' com um clock
externo aplicado ao pino OSC1. Quando uma entrada de relógio externa é usada, o limite de tempo de ciclo 'máximo' é 'DC' (sem
relógio) para todos os dispositivos.

PIC16F630/676
TABELA 12-2: PARÂMETROS DO OSCILADOR INTERNO DE PRECISÃO
Parâmetro Frequencia
Não. Tolerância
F10 Calibrado Interno FOSC ±1 3,96 4,00 4,04 MHz VDD = 3,5 V, 25°C
Frequência INTOSC ±2 3,92 4,00 4,08 MHz 2,5 V ÿ VDD ÿ 5,5 V

0°C ÿ TA ÿ +85°C
±5 3,80 4,00 4,20 MHz 2,0 V ÿ VDD ÿ 5,5 V
-40°C ÿ TA ÿ +85°C (IND)
-40°C ÿ TA ÿ +125°C (EXT)
TIOSC — —6 8 µs VDD = 2,0V, -40°C a +85°C
F14 Despertar do oscilador de
ST
Tempo de inicialização do SLEEP* — —4 6 µs VDD = 3,0V, -40°C a +85°C
— —3 5 µs VDD = 5,0V, -40°C a +85°C
*

PIC16F630/676
FIGURA 12-6: CLKOUT E TEMPO DE E/S
Q4 Q1 Q2 Q3
OSC1
11
10
22
CLK OUT 23
13 12
19 18
14 16
Pino de E/S
(Entrada)
17 15
Pino de E/S Valor antigo Novo valor

(Resultado)
20, 21
TABELA 12-3: REQUISITOS DE TEMPORIZAÇÃO DE CLKOUT E E/S
Param
Sim Característica Mín. Typ† Condições de Unidades Máximas
No.
10 TosH2ckL OSC1ÿ para CLOUTÿ — 75 200 ns (Nota 1)

11 TosH2ckH OSC1ÿ para CLOUTÿ — 75 200 ns (Nota 1)
12 TckR CLKOUT tempo de subida — 35 100 ns (Nota 1)
13 TckF CLKOUT tempo de queda — 35 100 ns (Nota 1)
14 TckL2ioV CLKOUTÿ para portar válido — - 20 ns (Nota 1)
15 TioV2ckH Porta válida antes de CLKOUTÿ TOSC + 200 ns — — ns (Nota 1)
16 Porta TckH2ioI em espera após CLKOUTÿ 0 — — ns (Nota 1)
17 TosH2ioV OSC1ÿ (ciclo Q1) para portar válido — 50 150 * ns
— — 300 ns
18 TosH2ioI OSC1ÿ (ciclo Q2) para entrada de porta 100 — — ns
inválida (E/S em tempo de espera)
19 Entrada da porta TioV2osH válida para OSC1ÿ 0 — — ns
(E/S no tempo de configuração)
20 TioR Tempo de subida da saída da porta

— 10 40 ns
21 TioF Tempo de queda de saída da porta
— 10 40 ns
22 Tinp Tempo alto ou baixo do pino INT 25 — — ns
23 Trbp PORTA alterar INT tempo alto ou TCY — — ns
baixo
*
† Os dados na coluna 'Typ' estão a 5,0V, 25°C, salvo indicação em contrário.
Nota 1: As medições são feitas no modo RC onde a saída CLKOUT é 4xTOSC.

PIC16F630/676
FIGURA 12-7: RESET, WATCHDOG TIMER, OSCILADOR START-UP TIMER E
TEMPORIZADOR DO TEMPORIZADOR DE LIGAÇÃO
VDD
MCLR
30
interno
POR
33
PWRT
Tempo esgotado
32
OSC
Tempo esgotado
interno
REDEFINIR
cão de guarda
Cronômetro
Redefinir
31
34
34
Pinos de E/S
FIGURA 12-8: TEMPO E CARACTERÍSTICAS DE DETECÇÃO DE BROWN-OUT
VDD
BVDD (O dispositivo não está em detecção de escurecimento)
(Dispositivo em detecção de brown-out)
35
REINICIAR (devido a BOD)

tempo limite de 72 ms(1)
Nota 1: atraso de 72 ms somente se o bit PWRTE na palavra de configuração estiver programado para '0'.

PIC16F630/676
TABELA 12-4: REINICIALIZAÇÃO, TEMPORIZADOR WATCHDOG, TEMPORIZADOR DE INICIALIZAÇÃO DO OSCILADOR, TEMPORIZADOR DE LIGAÇÃO,
E REQUISITOS DE DETECÇÃO DE BROWN-OUT
Parâmetro
Não.
30 2 — — VDD = 5V, -40°C a +85°C

Largura de pulso TMCL MCLR (baixa) µs
11 18 24 EM Temperatura estendida
31 Tempo limite do temporizador do watchdog TWDT 10 17 25 EM VDD = 5V, -40°C a +85°C
Período 10 17 30 EM Temperatura estendida
(Sem pré-escalador)
32 Temporizador de inicialização de oscilação TOST — 1024TOSC — —TOSC = período OSC1

Período
33* Período do temporizador de inicialização do TPWRT 28* 72 132* EM VDD = 5V, -40°C a +85°C
A definir A definir A definir EM Temperatura Estendida
34 TIOZ Alta impedância de E/S do MCLR — — 2,0 µs

Reinicialização do temporizador baixo ou watchdog
Tensão de Detecção de Brown-out BVDD 2,025 - 2,175 V
Histerese acastanhada A definir — — —
35 TBOD Brown-out Detectar Largura de Pulso 100* — — µs VDD ÿ BVDD (D005)

*
† Os dados na coluna 'Typ' estão a 5V, 25°C, salvo indicação em contrário. Esses parâmetros são apenas para orientação de projeto

PIC16F630/676
FIGURA 12-9: TEMPORIZAÇÕES DE RELÓGIO EXTERNO TIMER0 E TIMER1
T0CKI
40 41
42
T1CKI
45 46
47 48
TMR0 ou
TMR1
TABELA 12-5: REQUISITOS DE RELÓGIO EXTERNO DE TIMER0 E TIMER1
Param
No.
40* Tt0H Largura de Pulso Alta T0CKI Sem pré-escalador 0,5 TCY + 20 — — ns
Com Pré-escalador 10 — — ns
41* Tt0L Largura de Pulso Baixa T0CKI Sem pré-escalador 0,5 TCY + 20 — — ns
Com Pré-escalador 10 — — ns
42* Tt0P Período T0CKI Maior de: — — ns N = valor de pré-escala (2, 4, ..., 256)
20 ou TCY + 40
N
45* Tt1H T1CKI High Time Synchronous, Sem Prescaler 0,5 TCY + 20 — — ns
Síncrono, com 15 — — ns
Prescaler
Assíncrono 30 — — ns
46* Tt1L T1CKI síncrono de baixo tempo, sem pré-escalador 0,5 TCY + 20 — — ns
Síncrono, 15 — — ns
com pré-escalador
Assíncrono 30 — — ns
47* Tt1P Entrada T1CKI Síncrono Maior de: — — ns N = valor de pré-escala (1, 2, 4, 8)
Período 30 ou TCY + 40
N
Faixa de 60 — — ns
Ft1 frequência de entrada do oscilador Timer1 DC — 200*kHz
assíncrono (oscilador habilitado pela configuração do bit T1OSCEN)
48 TCKEZtmr1 Atraso da borda do clock externo para o incremento do 2 GROSSO* — 7 GROSSO* —
*
temporizador Esses parâmetros são caracterizados, mas não testados.
† Os dados na coluna 'Typ' estão a 5V, 25°C, salvo indicação em contrário. Esses parâmetros são apenas para orientação do projeto e são
não testado.

PIC16F630/676
TABELA 12-6: ESPECIFICAÇÕES DO COMPARADOR
Condições Operacionais Padrão

Especificações do comparador
-40°C a +125°C (salvo indicação em contrário)
Sim Características Mín. Modelo Máx. Unidades Comentários
SUA Tensão de compensação de entrada — ± 5,0 ± 10 mV

VCM Tensão de Modo Comum de Entrada 0 - VDD - 1,5 DENTRO
CMRR +55* — —
Taxa de rejeição do modo comum banco de dados
TRT Tempo de Resposta(1) - 150 400* ns
Alteração do modo do comparador TMC2COV para

——
10* µs
Saída válida
*
Nota 1: Tempo de resposta medido com uma entrada do comparador em (VDD - 1,5)/2 enquanto a outra entrada transita de
VSS para VDD - 1,5V.
TABELA 12-7: ESPECIFICAÇÕES DE REFERÊNCIA DE TENSÃO DO COMPARADOR
Condições de operação padrão -40°C

Especificações de referência de tensão
a +125°C (salvo indicação em contrário)
Sim Características Mín. Modelo Máx. Unidades Comentários
Resolução — VDD/24* — LSb Faixa baixa (VRR = 1)

— VDD/32 — LSb Alcance alto (VRR = 0)
— — ± 1/2* LSb
Precisão absoluta Faixa baixa (VRR = 1)
— — ± 1/2* LSb Alcance alto (VRR = 0)
— 2k* — Oh
Valor do resistor da unidade (R)
Tempo de Liquidação(1)
——
10* µs
*
Nota 1: Tempo de acomodação medido enquanto VRR = 1 e VR<3:0> transitam de 0000 para 1111.

PIC16F630/676
TABELA 12-8: CARACTERÍSTICAS DO CONVERSOR A/D PIC16F676:
Param
Característica Sim Mín. Modelo† Unidades máximas Condições
No.
A01 Resolução NR — — 10 bits pedaço
A02 EABS Total Absoluto ——

±1 LSb VREF = 5,0 V
Erro*
A03 NÃO Erro Integral

——
A04 Erro Diferencial EDL — — ±1 LSb Sem códigos ausentes para 10 bits
VREF = 5,0 V
A05 Faixa de escala completa do EFS 2.2* — 5,5* DENTRO
A06 Erro de deslocamento EOFF ——

A07 Erro de ganho EGN ——

A10 - Monotonicidade — garantido(3) — —VSS ÿ VAIN ÿ VREF+
A20 — —
Tensão de Referência VREF 2,0 DENTRO
A20A 2,5 VDD + 0,3 Mínimo absoluto para garantir 10 bits

precisão
A21 VREF Referência V Alta VSS — VDD DENTRO
(VDD ou VREF)
A25 Entrada analógica VAIN VSS - VREF V
Tensão
A30 ZAIN Recomendado ——
10 kÿ
Impedância de
Tensão Analógica
Fonte
A50 Entrada IREF VREF 10 — 1000 µA Durante a aquisição VAIN .

Atual(2) Baseado no diferencial de VHOLD para VAIN.
— — 10 µA Durante o ciclo de conversão A/D.
*
Nota 1: Quando o A/D está desligado, ele não consumirá nenhuma corrente além da corrente de fuga. A especificação de corrente de desligamento
inclui qualquer vazamento do módulo A/D.
2: A corrente VREF é do pino VREF Externo ou VDD , o que for selecionado como entrada de referência.
3: O resultado da conversão A/D nunca diminui com o aumento da tensão de entrada e não possui códigos ausentes.

PIC16F630/676
FIGURA 12-10: PIC16F676 TEMPO DE CONVERSÃO A/D (MODO NORMAL)
BSF ADCON0, GO
1 TCY
134 (TOSC/2)(1) 131
Q4
130
A/D CLK
DADOS A/D 9 87 3 6 2 10
MORADA OLD_DATA NOVOS DADOS
ADIF 1 TCY
VAI FEITO
AMOSTRAGEM PARADA
AMOSTRA 132
Nota 1: Se a fonte do relógio A/D for selecionada como RC, um tempo de TCY será adicionado antes do início do relógio A/D. Isso permite que o
Instrução SLEEP a ser executada.
TABELA 12-9: REQUISITOS DE CONVERSÃO A/D PIC16F676
Parâmetro
Não.
130 Período do relógio TAD A/D 1,6 — — baseado em TOSC µs, VREF ÿ 3,0V
3.0* — — µs baseado em TOSC, VREF full range

130 TAD A/D RC Interno ADCS<1:0> = 11 (modo RC)
Período do oscilador 3,0* 6,0 9,0* µs Em VDD = 2,5V
2,0* 4,0 6,0* µs Em VDD = 5,0V

131 Tempo de conversão TCNV — 11 — TAD Configura o bit GO para novos dados no resultado A/D
(não incluindo registro
Tempo de Aquisição)(1)
132 11,5 —
Tempo de Aquisição TACQ (Nota 2) µs
5* — —
µs O tempo mínimo é o amplificador
tempo de assentamento. Isso pode ser usado
se a “nova” tensão de entrada não tiver mudado
em mais de 1 LSb (ou seja, 4,1 mV @ 4,096
V) da última tensão amostrada (conforme
armazenada em CHOLD).
134 TGO Q4 para relógio A/D — TOSC/2 — — Se a fonte de relógio A/D for selecionada como
Começar RC, um tempo de TCY é adicionado antes
do início do relógio A/D. Isso permite que o
*
† Os dados na coluna 'Typ' estão a 5,0V, 25°C, salvo indicação em contrário. Esses parâmetros são apenas para orientação de projeto
Nota 1: O registro ADRES pode ser lido no ciclo TCY seguinte .

2: Consulte a Tabela 7-1 para obter as condições mínimas.

PIC16F630/676
FIGURA 12-11: PIC16F676 TEMPO DE CONVERSÃO A/D (MODO SLEEP)
BSF ADCON0, GO
134 (1) 1 TCY
(TOSC/2 + TCY)
131
Q4
130
A/D CLK
DADOS A/D 9 8 7 3210 6
MORADA OLD_DATA NOVOS DADOS
ADIF 1 TCY
VAI FEITO
AMOSTRAGEM PARADA
AMOSTRA 132
Nota 1: Se a fonte do relógio A/D for selecionada como RC, um tempo de TCY será adicionado antes do início do relógio A/D. Isso permite que o
TABELA 12-10: REQUISITOS DE CONVERSÃO A/D PIC16F676 (MODO SLEEP)
Parâmetro
Não.
130 ENTÃO Período do relógio A/D 1,6 —

— µs VREF ÿ 3,0V
3,0* —
— µs VREF gama completa
130 TAD A/D RC Interno ADCS<1:0> = 11 (modo RC)
Período do oscilador 3,0* 6,0 9,0* µs Em VDD = 2,5V
2,0* 4,0 6,0* µs Em VDD = 5,0V

131 Tempo de conversão TCNV (não — 11 — ENTÃO
incluindo
Tempo de Aquisição)(1)
132 11,5 —
Tempo de Aquisição TACQ (Nota 2) µs
5* — —
µs O tempo mínimo é o tempo de estabilização do
amplificador. Isso pode ser usado se a
“nova” tensão de entrada não tiver mudado
em mais de 1 LSb (ou seja, 4,1 mV @ 4,096
V) da última tensão amostrada (conforme
armazenada em CHOLD).
134 TGO Q4 para relógio A/D — TOSC/2 + TCY — — Se a fonte de relógio A/D for selecionada
Começar como RC, um tempo de TCY é
adicionado antes do início do relógio A/D. este
permite que a instrução SLEEP seja
executado.
*
Nota 1: O registro ADRES pode ser lido no ciclo TCY seguinte .

2: Consulte a Tabela 7-1 para obter as condições mínimas.

PIC16F630/676
NOTAS:

PIC16F630/676
13.0 GRÁFICOS E TABELAS DE CARACTERÍSTICAS DC E AC
Os gráficos e tabelas fornecidos nesta seção são para orientação de projeto e não são testados.
Em alguns gráficos ou tabelas, os dados apresentados estão fora da faixa de operação especificada (ou seja, fora do VDD especificado
variar). Isto é apenas para informação e os dispositivos são garantidos para operar corretamente apenas dentro do intervalo especificado.
Os dados apresentados nesta seção são um resumo estatístico dos dados coletados em unidades de diferentes lotes durante um período
de amostras de tempo e matriz. 'Típico' representa a média da distribuição a 25°C. 'Max' ou 'min' representa
(média + 3ÿ) ou (média - 3ÿ), respectivamente, onde ÿ é o desvio padrão, em toda a faixa de temperatura.
FIGURA 13-1: IPD TÍPICO vs. VDD OVER TEMP (-40°C A +25°C)
IPD de linha de base típico
6.0E-09
5.0E-09
4.0E-09
-40
DPI
(A)
3.0E-09 0
25
2.0E-09
1.0E-09
0,0E+00
2 2,5 3 3,5 4 4,5 5 5,5
VDD (V)
FIGURA 13-2: IPD TÍPICO vs. VDD OVER TEMP (+85°C)
3.5E-07
3.0E-07
2.5E-07
2.0E-07
DPI
(A)
85
1.5E-07
1.0E-07
5.0E-08
0,0E+00
2,0 2,5 3,0 3,5 4,0 4,5 5,0 5,5
VDD (V)

PIC16F630/676
FIGURA 13-3: IPD TÍPICO vs. VDD OVER TEMP (+125°C)
4.0E-06
3.5E-06
3.0E-06
2.5E-06
DPI
(A)
2.0E-06 125
1.5E-06
1.0E-06
5.0E-07
0,0E+00
2,0 2,5 3,0 3,5 4,0 4,5 5,0 5,5
VDD (V)
FIGURA 13-4: IPD MÁXIMO vs. VDD OVER TEMP (-40°C A +25°C)
IPD máximo da linha de base
1.0E-07
9.0E-08
8.0E-08
7.0E-08
6.0E-08 -40
DPI
(A)
5.0E-08 0
4.0E-08 25
3.0E-08
2.0E-08
1.0E-08
0,0E+00
2 2,5 3 3,5 4 4,5 5 5,5
VDD (V)

PIC16F630/676
FIGURA 13-5: IPD MÁXIMO vs. VDD OVER TEMP (+85°C)
9.0E-07
8.0E-07
7.0E-07
6.0E-07
DPI
(A) 5.0E-07
85
4.0E-07
3.0E-07
2.0E-07
1.0E-07
0,0E+00
2,0 2,5 3,0 3,5 4,0 4,5 5,0 5,5
VDD (V)
FIGURA 13-6: IPD MÁXIMO vs. VDD OVER TEMP (+125°C)
9.0E-06
8.0E-06
7.0E-06
6.0E-06
DPI
(A)
5.0E-06
125
4.0E-06
3.0E-06
2.0E-06
1.0E-06
0,0E+00
2,0 2,5 3,0 3,5 4,0 4,5 5,0 5,5
VDD (V)

PIC16F630/676
FIGURA 13-7: IPD TÍPICO COM BOD ATIVADO vs. VDD OVER TEMP (-40°C A +125°C)
DIP de BOD típico
130
120
110
-40
100
0
90 25
(uA)
IPD
85
80
125
70
60
50
3 3,5 4 4,5 5 5,5
VDD (V)
FIGURA 13-8: IPD TÍPICO COM CMP ATIVADO vs. VDD OVER TEMP (-40°C A +125°C)
IPD Comparador Típico
1.8E-05
1.6E-05
1.4E-05
1.2E-05 -40
0
DPI
(A)
1.0E-05
25
8.0E-06
85
6.0E-06
125
4.0E-06
2.0E-06
0,0E+00
2,0 2,5 3,0 3,5 4,0 4,5 5,0 5,5
VDD (V)

PIC16F630/676
FIGURA 13-9: IPD TÍPICO COM A/D ATIVADO vs. VDD OVER TEMP (-40°C A +25°C)
DPI típico de A/D
5.0E-09
4.5E-09
4.0E-09
3.5E-09
3.0E-09 -40
DPI
(A)
2.5E-09 0
2.0E-09 25
1.5E-09
1.0E-09
5.0E-10
0,0E+00
2 2,5 3 3,5 4 4,5 5 5,5
VDD (V)
FIGURA 13-10: IPD TÍPICO COM A/D ATIVADO vs. VDD SOBRE TEMP (+85°C)
DPI típico de A/D
3.5E-07
3.0E-07
2.5E-07
2.0E-07
DPI
(A)
85
1.5E-07
1.0E-07
5.0E-08
0,0E+00
2 2,5 3 3,5 4 4,5 5 5,5
VDD (V)

PIC16F630/676
FIGURA 13-11: IPD TÍPICO COM A/D ATIVADO vs. VDD SOBRE TEMP (+125°C)
DPI típico de A/D
3.5E-06
3.0E-06
2.5E-06
DPI
(A)
2.0E-06
125
1.5E-06
1.0E-06
5.0E-07
0,0E+00
2 2,5 3 3,5 4 4,5 5 5,5
VDD (V)
FIGURA 13-12: IPD TÍPICO COM T1 OSC ATIVADO vs. VDD OVER TEMP (-40°C A +125°C),
32 kHz, C1 E C2 = 50 pF)
T1 IPD Típico
1.20E-05
1.00E-05
-40
8.00E-06
0
DPI
(A)
6.00E-06 25
85
4.00E-06
125
2.00E-06
0,00E+00
2,0 2,5 3,0 3,5 4,0 4,5 5,0 5,5
VDD (V)

PIC16F630/676
FIGURA 13-13: IPD TÍPICO COM CVREF ATIVADO vs. VDD OVER TEMP (-40°C A +125°C)
Típico CVREF IPD
160
140
-40
120
0
(uA)
IPD
100 25
85
80
125
60
40
2 2,5 3 3,5 4 4,5 5 5,5
VDD (V)
FIGURA 13-14: IPD TÍPICO COM WDT ATIVADO vs. VDD OVER TEMP (-40°C A +125°C)
Típico IPD WDT
16
14
12 -40
10 0
(uA)
IPD
8 25
6 85
4 125
0
2 2,5 3 3,5 4 4,5 5 5,5
VDD (V)

PIC16F630/676
FIGURA 13-15: FREQ INTOSC MÁXIMA E MÍNIMA vs. TEMPERATURA COM 0,1µF E
0,01µF DESACOPLAMENTO (VDD = 3,5V)
Oscilador Interno
Frequência vs Temperatura
4.20E+06
4.15E+06
4.10E+06
4.05E+06 -3sigma
Frequência
(Hz)
4.00E+06 média
3.95E+06 +3sigma
3.90E+06
3.85E+06
3.80E+06
-40°C 0°C 25°C 85°C 125°C
Temperatura (°C)
FIGURA 13-16: FREQ INTOSC MÁXIMA E MÍNIMA vs. VDD COM DESACOPLAMENTO DE 0,1µF E 0,01µF (+25°C)
Oscilador Interno
Frequência vs VDD
4.20E+06
4.15E+06
4.10E+06
4.05E+06 -3sigma
quente
Freio
y(Hz)
4.00E+06 média
3.95E+06 +3sigma
3.90E+06
3.85E+06
3.80E+06
2,0 V 2,5 V 3,0 V 3,5 V 4,0 V 4,5 V 5,0 V 5,5 V
VDD (V)

PIC16F630/676
FIGURA 13-17: PERÍODO TÍPICO DE WDT vs. VDD (-40°C A +125°C)
Tempo limite WDT
50
45
40
35 -40
30 0
25 25
Tempo
(mS)
20 85
15 125
10
5
0
2 2,5 3 3,5 4 4,5 5 5,5
VDD(V)

PIC16F630/676
NOTAS:

PIC16F630/676
14.0 INFORMAÇÕES DA EMBALAGEM
14.1 Informações de marcação do pacote
PDIP de 14 derivações (Skinny DIP) Exemplo

XXXXXXXXXXXX 16F630-I
XXXXXXXXXXXX
YYWNNNN 0215/017
14-Lead SEC Exemplo

XXXXXXXXX 16F630-E
XXXXXXXXX
YYWNNNN 0215/017
TSSOP de 14 derivações Exemplo

XXXXXXXX 16F630
AAAA 0215
NNN 017
Legenda: XX...X Informações específicas do cliente* Y Código do

ano (último dígito do ano civil)
YY Código do ano (últimos 2 dígitos do ano civil)
Código da semana WW (a semana de 1º de janeiro é a semana '01')
Código de rastreabilidade alfanumérico NNN
Nota: Caso o número de peça do Microchip completo não possa ser marcado em uma linha, ele será transferido
para a próxima linha, limitando assim o número de caracteres disponíveis para informações específicas
do cliente.
* A marcação padrão do dispositivo PICmicro consiste no número da peça do Microchip, código do ano, código da semana e código de
rastreabilidade. Para marcação de dispositivos PICmicro além disso, aplicam-se determinados acréscimos de preço. Por favor, verifique
com seu escritório de vendas da Microchip. Para dispositivos QTP, quaisquer adicionadores de marcação especiais estão incluídos no
preço do QTP.

PIC16F630/676
14.2 Detalhes do Pacote
As seções a seguir fornecem os detalhes técnicos do
pacotes.
Plástico de 14 derivações em linha dupla (P) - 300 mil (PDIP)
E1
n 1
uma
UMA
A2
eu
c
A1
b B1
eB
B p
Unidades POLEGADAS* MILÍMETROS

Limites de dimensão MIN NOME MÁX. MIN NOME MÁX.
Número de pinos n 14 14
Tom p 0,100 2,54
De cima para o avião sentado UMA .140 .155 .170 3,56 3,94 4,32
Espessura do pacote moldado A2 .115 .130 .145 2,92 3,30 3,68
Base para avião de assento A1 0,015 0,38

Largura ombro a ombro E 0,300 .313 .325 7,62 7,94 8,26
Largura do pacote moldado E1 .240 0,250 .260 6.10 6,35 6,60
Comprimento total D .740 .750 .760 18,80 19,05 19h30
Dica para o avião sentado eu .125 .130 .135 3,18 3,30 3,43
Espessura do Chumbo c 0,008 0,012 0,015 0,20 0,29 0,38
Largura do passo superior B1 0,045 0,058 0,070 1,14 1,46 1,78

Largura do passo inferior B .014 .018 .022 0,36 0,46 0,56
Espaçamento geral das linhas § eB .310 .370 .430 7,87 9,40 10,92
Ângulo de inclinação do molde uma 5 10 15 5 10 15
Topo Ângulo de inclinação do b 5 10 15 5 10 15
molde Inferior * Parâmetro de controle

§ Característica Significativa
Notas:
As dimensões D e E1 não incluem rebarbas ou saliências do molde. As rebarbas ou saliências do molde não devem exceder 0,010” (0,254
mm) por lado.
JEDEC Equivalente: MS-001
Desenho nº C04-005

PIC16F630/676
Contorno pequeno de plástico de 14 derivações (SL) - Estreito, 150 mil (SOIC)
E1
B n 1
uma
h
45°
c
UMA A2
Phi
A1
eu
Unidades POLEGADAS* MILÍMETROS

Tom p .050 1,27
Altura Geral UMA 0,053 .061 0,069 1,35 1,55 1,75
Espessura do pacote moldado A2 0,052 0,056 0,061 1,32 1,42 1,55
Impasse § A1 0,004 0,007 0,010 0,10 0,18 0,25

Largura total E .228 .236 .244 5,79 5,99 6,20
Largura do pacote moldado E1 .150 .154 .157 3,81 3,90 3,99
Comprimento total D .337 .342 .347 8,56 8,69 8,81

Distância do chanfro h 0,010 0,015 0,020 0,25 0,38 0,51
Comprimento do pé L 1,27 0,016 0,033 0,050 0,41 0,84
Ângulo do pé 048048
Espessura do Chumbo c .008 .009 0,010 0,25 0,20 0,23
Largura do condutor B .014 .017 0,020 0,51 0,36 0,42
Topo do ângulo de calado do molde

uma 0 12 15 0 12 15
Inferior do ângulo de inclinação do molde b 0 12 15 0 12 15

* Parâmetro de controle
Notas:
As dimensões D e E1 não incluem rebarbas ou saliências do molde. As rebarbas ou saliências do molde não devem exceder
0,010” (0,254 mm) por lado.
JEDEC Equivalente: MS-012
Desenho nº C04-065

PIC16F630/676
Contorno pequeno retrátil de plástico de 14 derivações (ST) - 4,4 mm (TSSOP)
E1
n 1
B
uma
UMA
Phi
A1 A2
b eu
Unidades POLEGADAS MILÍMETROS*

Tom p 0,026 0,65
Altura Geral UMA .043 1.10
Espessura do pacote moldado A2 0,033 0,035 .037 0,85 0,90 0,95
Impasse § A1 0,002 0,004 0,006 0,05 0,10 0,15

Largura total E .246 .251 .256 6,25 6,38 6,50
Largura do pacote moldado E1 .169 .173 .177 4,30 4,40 4,50
Comprimento do pacote moldado D .193 .197 .201 4,90 5,00 5.10
Comprimento do pé L .020 .024 .028 0,50 0,60 0,70
Ângulo do pé f 0 4 8 0 4 8
Espessura do Chumbo c 0,004 0,006 0,008 0,09 0,15 0,20
Largura do condutor B .007 0,010 .012 0,19 0,25 0,30
Topo do ângulo de calado do molde

uma 0 5 10 0 5 10
Inferior do ângulo de inclinação do molde b 0 5 10 0 5 10
* Parâmetro de controle
Notas:
As dimensões D e E1 não incluem rebarbas ou saliências do molde. As rebarbas ou saliências do molde não devem exceder 0,005” (0,127 mm)
por lado.
JEDEC Equivalente: MO-153
Desenho nº C04-087

PIC16F630/676
APÊNDICE A: FOLHA DE DADOS APÊNDICE B: DISPOSITIVO
HISTÓRICO DE REVISÃO DIFERENÇAS
As diferenças entre os dispositivos PIC16F630/676
Revisão A listados nesta folha de dados são mostrados na Tabela B-1.
Esta é uma nova folha de dados.
TABELA B-1: DIFERENÇAS DO DISPOSITIVO

Revisão B
Característica PIC16F630 PIC16F676
Adicionados gráficos de caracterização.
DE ANÚNCIOS Não Sim
Especificações atualizadas.
Notas adicionadas para indicar programadores de microchip

manter todos os bits de calibração com as configurações de fábrica e o
O registro ANSEL PIC16F676 deve ser inicializado para
configurar os pinos como E/S digital.

PIC16F630/676
APÊNDICE C: MIGRAÇÕES DE DISPOSITIVOS APÊNDICE D: MIGRAÇÃO DE
Esta seção destina-se a descrever o funcionamento e

OUTROS PICmicro®
diferenças de especificação elétrica ao migrar
DISPOSITIVOS
entre dispositivos funcionalmente semelhantes (como de um
Isso discute alguns dos problemas na migração de
PIC16C74A para um PIC16C74B).
outros dispositivos PICmicro para a família PIC16F6XX de
Não aplicável dispositivos.
D.1 PIC12C67X a PIC12F6XX
TABELA 1: COMPARAÇÃO DE RECURSOS
Característica PIC12C67X PIC16F6XX
Velocidade máxima de operação 10 MHz 20MHz
Memória máxima de programa 2048 bytes 1024 bytes

Resolução A/D 8 bits 10 bits
Dados EEPROM 16 bytes 64 bytes

Modos do oscilador 5 8
Detecção de escurecimento N S
Pull-ups internos RA0/1/3 RA0/1/2/4/5
Interrupção na mudança RA0/1/3 RA0/1/2/3/4/5
Comparador N S
Nota: Este dispositivo foi projetado para realizar

aos parâmetros de sua folha de dados. Tem
foi testado para uma especificação elétrica
projetado para determinar sua conformidade
com esses parâmetros. Devido ao processo
diferenças na fabricação deste
dispositivo, este dispositivo pode ter diferentes
características de desempenho do que o seu anterior
versão. Essas diferenças podem causar
dispositivo tenha um desempenho diferente em seu
aplicação do que a versão anterior deste
dispositivo.

PIC16F630/676
ÍNDICE Operação................................................. .................... 38 Operação
Durante o SONO................................. ......... 41
UMA
Saída .............................. .......................................... 40
DE ANÚNCIOS ............................................... ....................................... 43
Referência...... .................................................. ........... 41 Tempo de
Requisitos de aquisição ........ ................................... 47 Diagrama de
Resposta .................................. ....................... 41 Especificações do
Blocos......... ......................................... 43 Calculando o Tempo de
Comparador ........................ ......................... 102 Especificações de
Aquisição ....................... 47 Configuração e Operação.... .........................
Referência de Tensão do Comparador ........ 102 Bits de
43 Efeitos de um RESET .......... .......................................... 48 Interruptor
Configuração .. .................................................. ........... 54 Configurando a
de Amostragem Interno (Rss) Impedância................ 47 Operação
Referência de Tensão .............................. ... 41 Operação do
durante o SONO..................................... ............... 48 Características do
Cristal ............................................. ................... 55 D
Conversor PIC16F675 ....................... 103 Impedância da
Fonte ...... ......................................... 47 Resumo de
Registros ........................................ 48 Classificações Máximas Registros/bits associados à
Absolutas ............................................. .. 85 Características AC Industrial memória EEPROM de dados ............................................. 52 Proteção
de código ............................................. ........... 52 Registro
e Estendida ............................................. .... 96 Conexão de Entrada Analógica
Consid ............................ 40 Conversor Analógico-Digital. Veja A/D Assembler EEADR ............................................. ......................... 49 Registro
MPASM Assembler.............................. .......... 79 EECON1 .............................. ......................... 49 Registro
EECON2 ....................... ................................... 49 Registro
EEDATA............ ......................................... 49 Organização da Memória
de Dados... ........................................ 7 DC Características Estendidas e
Industriais............................................. 93
Industriais.............................................. ......................... 88
B
Depurador.............................. ......................................... 69 Placas de
Diagrama de bloco Demonstração PICDEM 1............................................... ......................... 82
Pré-escalador TMR0/WDT............................................. ... 29 PICDEM 17.......................... ....................................... 82 PICDEM 18R PIC18
Modo de entrada C601/801 ................................... 83 PICDEM 2
analógica de diagramas de blocos.............................. ......... 40 Modelo Plus........ .................................................. 82 PICDEM 3
de Entrada Analógica ........................................ ................ 47 Saída PIC16C92X............................................. .. 82 PICDEM LIN
do Comparador .............................. ......................... 40 Referência de PIC16C43X ............................................. 83 PICDEM USB
Tensão do Comparador ........................ .......... 41 Circuito de PIC16C7X5 ....................................... 83 PICDEM.net Internet/
reinicialização no chip ....................... ............... 57 Pinos RA0 e Ethernet......................... 82 Suporte ao
RA1 .............................. ....................... 22 Desenvolvimento.......... .............................................. 79 Diferenças do
RA2 ........................ .................................................. ... 23 dispositivo .................................................. .......... 121 Migrações de
RA3 ............................................. ......................... 23
dispositivos .................................. ......................... 122 Visão geral do
RA4................ .................................................. ........... 24 dispositivo ....................... ....................................... 5
RA5 ....................................... ....................................... 24 Modo
Oscilador RC...... .............................................. 56 RC0/ Pinos RC1/
RC2/RC3 ............................................. 26 Pinos RC4 E
E
RC5 ............................................. .... ... 26
Temporizador1.............................................. ......................... 32 Leitura de memória de dados
Temporizador do Watchdog .......... ....................................... 67 EEPROM ............................................. ......................... 51 Escrita
Registros Associados Brown-out ..... ............................................. 60 Detecção espúria ....................... ......................... 51 Verificação de
de escurecimento (BOD) ........................................................ ...... 59 Gravação .......... .................................................. ..... 51
Tempo e características de detecção de escurecimento ......... 99 C Escrevendo .......................................... .......................... 51
Especificações Elétricas.................. .................................... 85 Ferramentas
de Avaliação e Programação......... .......................... 83 F
Compiladores
C MPLAB C17 ............................................. .......... 80 MPLAB Instruções de Firmware ........................................ ......... 71
C18 .................................. ................................... 80 MPLAB G
C30 .............. .................................................. .. 80 Frequências RC
Arquivo de Registro de Uso Geral ............................................. 7 EU
Internas Calibradas ........................ 97
CLKOUT ..... .................................................. ......................... 56 Exemplos de
Locais de identificação ....................................... ........................ 69 Programação
código Alterando o Prescaler ....................... ......................... 31 Dados
EEPROM Leitura .................. ......................... 51 Gravação de dados na Serial em Circuito................... ......................... 69 Endereçamento Indireto,
EEPROM .......... ......................... 51 Inicializando o Registros INDF e FSR ................. .. 18 Formato de
PORTA.......... ............................................. 19 Inicializando Instrução ............................................. .......... 71 Conjunto de
instruções .................................. ....................................... 71
PORTC.. .................................................. ... 26 Salvando Registros de
ADDLW........ .................................................. .............. 73
STATUS e W na RAM .... 66 Verificação de
ADDWF .................................... ................................... 73
Gravação ................... ......................................... 51 Proteção do
ANDLW .............. .................................................. ........ 73
Código . .................................................. ................ 69
Comparador .............................. ......................................... 37 Registros ANDWF ........................................ .............................. 73
BCF .................. .................................................. ........ 73
Associados ...... ....................................... 42
BSF ....................................... ....................................... 73
Configuração.... .................................................. .......... 39 Efeitos de um
BTFSC........... .................................................. ........... 73
RESET ........................................ ......... 41 Modos de operação de E/
S ....................... ....................... 39 BTFSS ....................... .................................................. .. 73
CHAMADA................................................ ......................... 74
Interrupções ........................ ............................................. 42
CLRF ................... .................................................. ..... 74

PIC16F630/676
CLRW .................................................. ......................... 74 Funções
CLRWDT........................ ............................................. 74 de pinos adicionais do PORTA ............................................. 19
COMF ... .................................................. ................... 74 Interrupção na Mudança .......................................... 20 Fraco
DECF ................................... ............................................. 74 Puxar para cima ............................................... ....... 19
DECFSZ.. .................................................. ................... 75 IR Registros Associados ........................................ .......... 25 Descrições
PARA ................................... .......................................... 75 e Diagramas de Pinos .................................. 22 Registros PORTA
INCF..... .................................................. ...................... 75 e TRISIO ............................................. 19
INCFSZ .............................. ......................................... 75 PORTC . .................................................. ......................... 26 Registros
IORLW .... .................................................. .................. 75 Associados .......... ......................... 27 Controle de Energia/Registro
IORF .............................. .......................................... 75 de Status (PCON)......... ................... 59 Modo de desligamento
MOVF...... .................................................. .................. 76 (SLEEP) ................... ......................... 68 Reinicialização ao ligar
MOVLW .............................. ....................................... 76 (POR).................. ......................... 58 Temporizador de inicialização
MOVWF ........ ...... .................................................. ...... 76 (PWRT) ..... .............................................. 58 Pré-
NOP .......................................... ......................... 76 escalonador. .................................................. ............................ 31
RETFIE .............. .................................................. ....... 76 Comutação Pr Atribuição da escalar ....................... 31 Programador
RETIRADA ......................................... .............................. 76 de dispositivo universal PRO MATE II ......... ............. 81 Organização da
RETORNO .................. .................................................. 77 Memória do Programa.................................. ........... 7 Programação,
RLF .............................................. .............................. 77 Instruções do Dispositivo ........................ .... 71 R
RRF .................. .................................................. ......... 77
SONO ........................................ ......................... 77
Oscilador RC.............................................................. ....................... 56
SUBLW ............... .................................................. ...... 77
OPERAÇÕES DE LEITURA-MODIFICAÇÃO-GRAVAÇÃO .................... .........
SUBWF .............................................. .................................. 77
71 Registradores ADCON0 (Controle A/D) ....................... ............... 45
SWAPF ................... .................................................. .. 78
ADCON1 .............................. .................................... 45 CMCON
XORLW................................................ ......................... 78
(Controle Comparador) ........ .............................. 37 CONFIG
XORWF ........................ ........... ......................... 78 Tabela
(Palavra de Configuração) ............... .......... 54 EEADR (Endereço
Resumo .......... ......................................... 72 Oscilador interno de 4
EEPROM) .......................... ............ 49 EECON1 (Controle
MHz ............................................. ....... 56 Interruptor de Amostragem
EEPROM) ........................ ..... 50 EEDAT (Dados
Interna (Rss) Impedância ....................... 47
EEPROM) ........................................ ..... 49 INTCON (Controle de
Interrupções ......... .................................................. .......... 63 Conversor
Interrupção)......................................... .. 13 IOCA (Interrupt-on-
A/D .................................. ................................... 65
Change PORTA) ....................... 21 Mapas
Comparador .............. .................................................. 65 Salvando
PIC16F630 ......... .................................................. 8
o Contexto.............................................. .............. 66
PIC16F676 ............................................. ........... 8 OPTION_REG
PORTA .................................... ....................................... 65 RA2/
(Opção) .............................. ...... 12, 30 OSCCAL (O Calibração
INT ........ .................................................. ......... 65 Resumo dos
do oscilador) ......................... 16 PCON (Controle de
Registros .................................. .............. 66
Potência) ......... ......................................... 16 PIE1 (Habilitar
TMR0 .................................... ....................................... 65
Interrupção Periférica 1).... ....................... 14 PIR1 (Interrupção
M Periférica 1).................... ................... 15
MCLR ........................................................ ......................... 58 Dados de PORTA ................................... .......................................... 27
Organização da Memória Memória EEPROM........... ......................... 49 ESTADO ...... .................................................. .......... 11 T1CON
Migrando de outros dispositivos PICmicro ......... ................... 122 (Controle do Temporizador1) .............................. .............. 34
MPLAB ASM30 Montador, Linker, Bibliotecário ................... 80 MPLAB TRISC................................................ ......................... 27 VRCON
Depurador In-Circuit ICD 2................................ 81 MPLAB ICE 2000 High (Controle de Referência de Tensão).... .................... 42 WPUA
Performance Emulador Universal In- (Porta de pull-up fraco).................... .............. 20
Circuit ............................................. .................. 81 MPLAB ICE 4000 REINICIAR .................................... ......................................... 57
Emulador Universal In-Circuit de Alto Histórico de revisões. .................................................. .............. 121
Desempenho ....................... ....................................... 81 Software do S
Ambiente de Desenvolvimento Integrado MPLAB .... 79 Vinculador de
Objetos MPLINK/Bibliotecário de Objetos MPLIB .... 80 O
Simulador de Software (MPLAB SIM) ....................................... 80

Simulador de Software (MPLAB SIM30 ) ......................... 80 Recursos
Descrições dos Campos OPCODE.............................................. 71 especiais da CPU ......... ......................... 53 Registros de Funções
Configurações do oscilador ............................................. ...... 55 Especiais ......... .......................................... 8T
Temporizador de inicialização do oscilador (OST) ................................... .......
58 P Sequência de tempo limite ............................................. .............. 59
Embalagem ................................................. ......................... 117 Temporizador0................................. .............................................. 29
Detalhes ......................... ......................................... 118 Registros Associados .................................................. 31 Relógio
Marcação . .................................................. .......... 117 PCL e Externo ............................................. .............. 30
PCLATH ....................... ................................... 17 GOTO Interromper .................................... .................................... 29
computado .............. .................................................. 17 Operação............ .................................................. ...... 29
Empilhar .... .................................................. ......................... 17 T0CKI .......................................... ......................... 30 Registros
PICkit 1 FLASH Starter Kit ....................... ......................... 83 Programador Associados do Temporizador1............... ......................... 35 Modo Contador
de Desenvolvimento PICSTART Plus ....................... ..... 81 Descrições Assíncrono ........... ......................... 35 Lendo e
de Pinagem PIC16F630................................. ......................... 6 Escrevendo ......................... ......................... 35
PIC16F676..................... .............................................. 6 Interromper ......................... ............................................. 33

PIC16F630/676
Modos de operação ....................................................... .... 33
Operação durante o SONO..................................... .. 35
Oscilador.............................................. ......................... 35 Pré-
escalonador......................... ......................................... 33
Módulo Timer1 com Controle de Gate ....................................... 32
Diagramas de temporização CLKOUT e E/
S... .................................................. .... 98 Relógio
Externo .......................................... ......................... 96
Interrupção do Pino INT .................................. .........................
65 PIC16F675 Conversão A/D (Modo Normal)......... ... 104
PIC16F675 Tempo de Conversão A/D (Modo
SLEEP).................................... ......................... 105 RESET,
Watchdog Timer, Temporizador de Inicialização do Oscilador e
Temporizador de Inicialização ............ ......................... 99
Sequência de tempo limite na inicialização (MCLR não vinculado
ao VDD)
Caso 1 ................................................ ................ 62 Caso
2 .............................. ......................... 62
Sequência de tempo limite na
inicialização (MCLR vinculado ao VDD).................................... .........
62 Temporizador0 e Temporizador1 Relógio
Externo .......................... 101 Timer1 Incrementing
Edge.............................. 33 Simbologia do Parâmetro de
Temporização. ......................................... 95 Registros
TRISIO... .................................................. ........... 19 V
Precisão/Erro de Referência de Tensão .............................. 41 W
Cronômetro de vigilância
Resumo dos Registros ........................................................ 67
Temporizador de Watchdog (WDT) ............................................. ...........
66 WWW, Suporte On-Line ........................ ....................... 3

PIC16F630/676
NOTAS:

PIC16F630/676
SUPORTE ONLINE INFORMAÇÕES DOS SISTEMAS E
ATUALIZAR LINHA DE ATENDIMENTO
Microchip fornece suporte on-line no Microchip
Site da World Wide Web.
A Linha de Informações e Atualização de Sistemas fornece
O site é usado pela Microchip como meio de fazer usuários do sistema uma lista das versões mais recentes de todos os
arquivos e informações facilmente disponíveis para os clientes. Para Produtos de software de sistemas de desenvolvimento da Microchip.
visualizar o site, o usuário deve ter acesso à Internet Além disso, esta linha fornece informações sobre como os clientes
e um navegador da web, como Netscape® ou Microsoft® pode receber os kits de atualização mais atuais.
Explorador de Internet. Os arquivos também estão disponíveis para FTP Os números são:
download do nosso site FTP.
1-800-755-2345 para os EUA e a maior parte do Canadá, e
Conectando-se ao site da Microchip na Internet 1-480-792-7302 para o resto do mundo.
O site da Microchip está disponível no seguinte

URL:
092002
www.microchip.com
O site de transferência de arquivos está disponível usando um FTP

serviço para se conectar a:
ftp://ftp.microchip.com
O site e o site de transferência de arquivos fornecem uma variedade de

Serviços. Os usuários podem baixar arquivos para as últimas
Ferramentas de Desenvolvimento, Folhas de Dados, Notas de Aplicação,
Guias do usuário, artigos e programas de exemplo. Uma variedade de
informações comerciais específicas da Microchip também é
disponíveis, incluindo listas de escritórios de vendas da Microchip,
distribuidores e representantes de fábrica. Outros dados
disponível para consideração é:
• Últimos Comunicados de Imprensa da Microchip
• Seção de suporte técnico com perguntas frequentes

Perguntas
• Dicas de design
• Errata do Dispositivo
• Ofertas de trabalho
• Listagem de Membros do Programa de Consultores de Microchip
• Links para outros sites úteis relacionados a
Produtos de microchip
• Conferências de produtos, sistemas de desenvolvimento, informações

técnicas e muito mais
• Listagem de seminários e eventos

PIC16F630/676
RESPOSTA DO LEITOR
É nossa intenção fornecer a você a melhor documentação possível para garantir o uso bem-sucedido do seu produto Microchip. Se você deseja
fornecer seus comentários sobre organização, clareza, assunto e maneiras pelas quais nossa documentação
pode atendê-lo melhor, envie seus comentários por FAX para o Gerente de Publicações Técnicas em (480) 792-4150.
Liste as informações a seguir e use este esboço para nos fornecer seus comentários sobre este documento.
Para:
Gerente de Publicações Técnicas Total de páginas enviadas ________
RE: Resposta do Leitor
De nome
Companhia
Endereço
Cidade / Estado / CEP / País

- -
Telefone: (_______) _________ _________ FAX: (______) _________ _________
Aplicação (opcional):
Você gostaria de uma resposta? SN
Dispositivo: PIC16F630/676 Número da Literatura: DS40039C
Perguntas:
1. Quais são as melhores características deste documento?
2. Como este documento atende às suas necessidades de desenvolvimento de hardware e software?
3. Você considera a organização deste documento fácil de seguir? Se não, por quê?
4. Que acréscimos ao documento você acha que melhorariam a estrutura e o assunto?
5. Que exclusões do documento podem ser feitas sem afetar a utilidade geral?
6. Existe alguma informação incorreta ou enganosa (o quê e onde)?
7. Como você melhoraria este documento?

PIC16F630/676
SISTEMA DE IDENTIFICAÇÃO DO PRODUTO
Para encomendar ou obter informações, por exemplo, sobre preços ou entrega, consulte a fábrica ou o escritório de vendas indicado.
PARTE NO. X /XX XXX

Exemplos:
Dispositivo Padrão do pacote de temperatura a) PIC16F630 – E/P 301 = Extended Temp., PDIP
Variar pacote, 20 MHz, padrão QTP #301
b) PIC16F676 – I/SO = Temp. Industrial, SOIC
pacote, 20 MHz
Dispositivo : Faixa VDD padrão
T: (Fita e carretel)
Faixa de temperatura I = -40°C a +85°C

E= -40°C a +125°C
Pacote P = PDIP
SN = SOIC (asa de gaivota, corpo de 150 mil)
ST = TSSOP (4,4 mm)
Padrão Código de padrão de 3 dígitos para QTP (em branco caso contrário)
*
Dispositivos JW são apagáveis por UV e podem ser programados para qualquer configuração de dispositivo. Os dispositivos JW atendem aos requisitos elétricos de
cada tipo de oscilador.
Vendas e suporte
Folhas de dados
Os produtos suportados por uma folha de dados preliminar podem ter uma folha de errata descrevendo pequenas diferenças operacionais e soluções alternativas
recomendadas. Para determinar se existe uma folha de errata para um determinado dispositivo, entre em contato com um dos seguintes:
1. Seu escritório de vendas local da Microchip

2. O Microchip Corporate Literature Center FAX dos EUA: (480) 792-7277
3. O Site Mundial da Microchip (www.microchip.com)
Por favor, especifique qual dispositivo, revisão de silício e folha de dados (incluir literatura nº) você está usando.
Novo Sistema de Notificação de Clientes

Registre-se em nosso site (www.microchip.com/cn) para receber as informações mais atuais sobre nossos produtos.

VENDAS E SERVIÇOS MUNDIAIS
AMERICAS ÁSIA-PACÍFICO
Australia Tecnologia de Microchip do Japão Japão KK
Corporate Office Benex S-1 6F
2355 West Chandler Blvd. Microchip Technology Australia Pty Ltd
3-18-20, Shinyokohama
Chandler, AZ 85224-6199 Tel: Divisão de Suporte de Marketing Suite
Kohoku-Ku, Yokohama-shi
480-792-7200 Fax: 480-792-7277 Suporte técnico: 22, 41 Rawson Street Epping 2121,
Kanagawa, 222-0033, Japão Tel:
480-792-7627 Endereço da Web: http:// NSW Australia Tel: 61-2-9868-6733 81-45-471- 6166 Fax: 81-45-471-6122 Korea Microchip
www.microchip.com Fax: 61-2-9868-6755 China - Beijing
Microchip Technology Consulting (Shanghai) Technology Korea 168- 1, Edifício Youngbo. 3 Floor
Rocky Mountain Samsung-Dong, Kangnam-Ku Seul, Coréia 135-882
2355 West Chandler Blvd.
Tel: 82-2-554-7200 Fax: 82-2-558-5934 Singapore
Chandler, AZ 85224-6199 Tel: Microchip Technology Singapore Pte Ltd.
480-792-7966 Fax: 480-792-4338 Co., Ltd., Unidade de Escritório de
Ligação de Pequim 915 Bei Hai Wan Tai
Atlanta
Bldg.
3780 Mansell Road, Suíte 130 Nº 6 Chaoyangmen Beidajie Beijing,
Alpharetta, GA 30022 100027, Nº China Tel: 86-10-85282100
Telefone: 770-640-0034 Fax: 770-640-0307 Fax: 86-10-85282104 200 Middle Road
#07-02 Prime Center
Boston China - Chengdu
Singapore, 188980 Tel:
2 Lan Drive, Suíte 120 Microchip Technology Consulting (Xangai) 65-6334-8870 Fax: 65-6334-8850 Taiwan
Westford, MA 01886 Co., Ltd., Escritório de Ligação de
Tel: 978-692-3848 Fax: 978-692-3821 Microchip Technology (Barbados) Inc., Taiwan
Chengdu Rm. 2401-2402, 24º andar, Ming
Branch 11F-3, no. 207 Tung Hua North Road
Chicago Xing Financial Tower No. 88 TIDU Street
Taipei, 105, Taiwan Tel: 886-2-2717-7175 Fax:
Chengdu 610016, China Tel:
333 Pierce Road, Suíte 180 886-2-2545-0139
Itasca, IL 60143 86-28-86766200 Fax: 86-28-86766599
China - Fuzhou Microchip Technology Consulting
Telefone: 630-285-0071 Fax: 630-285-0075
(Xangai)
Dallas
4570 Westgrove Drive, Suíte 160
Co., Ltd., Fuzhou Liaison Office Unit EUROPA
Addison, TX 75001
28F, World Trade Plaza No. 71 Wusi Áustria
Telefone: 972-818-7423 Fax: 972-818-2924
Road Fuzhou 350001, China Tel:
Detroit 86-591-7503506 Fax: 86-591-7503521 Microchip Technology Austria GmbH
Durisolstrasse 2
Prédio de Escritórios Tri-Atria
A-4600 Poços
32255 Northwestern Highway, Suíte 190 China - Hong Kong SAR Áustria
Farmington Hills, MI 48334
Microchip Technology Hongkong Ltd. Telefone: 43-7242-2244-399
Telefone: 248-538-2250 Fax: 248-538-2260
Unidade 901-6, Torre 2, Metroplaza 223 Fax: 43-7242-2244-393
Kokomo Hing Fong Road Kwai Fong, NT, Hong Dinamarca
2767 S. Albright Road Kong Tel: 852-2401-1200 Fax:
Tecnologia de Microchip Nordic ApS
Kokomo, Indiana 46902 852-2401-3431
Centro de Negócios Regus
Tel: 765-864-8360 Fax: 765-864-8387 China - Shanghai Lautrup alto 1-3
Os anjos Microchip Technology Consulting (Xangai) Ballerup DK-2750 Dinamarca
Co., Ltda. Tel: 45 4420 9895 Fax: 45 4420 9910
18201 De Karman, Suíte 1090
Sala 701, Ed. B Far França
Irvine, CA 92612
East International Plaza No. 317
Tel: 949-263-1888 Fax: 949-263-1338 Tecnologia de Microchip SARL
Xian Xia Road Shanghai, 200051
Parque de Atividades Moulin de Massy
San Jose Tel: 86-21-6275-5700 Fax:
43 Rue du Saule Trapu
Microchip Technology Inc. 86-21-6275-5060 China - Shenzhen Microchip Technology
Edifício A - 1º Andar
2107 North First Street, Suite 590 San Consulting (Xangai) 91300 Massy, França
Jose, CA 95131 Tel: 408-436-7950 Fax: Tel: 33-1-69-53-63-20 Fax: 33-1-69-30-90-79
408-436-7955
Co., Ltd., Escritório de Ligação de Shenzhen Alemanha
Toronto Rm. 1812, 18/F, Edifício A, United Plaza No. 5022 Microchip Technology GmbH
6285 Northam Drive, Suíte 108 Binhe Road, Futian District Shenzhen 518033, Steinheilstrasse 10
Mississauga, Ontário L4V 1X5, Canadá China Tel: 86-755-82901380 Fax: 86-755-82966626 D-85737 Ismaning, Alemanha
Telefone: 905-673-0699 Fax: 905-673-6509 Telefone: 49-089-627-144-100
China - Qingdao Fax: 49-089-627-144-44
Rm. B505A, Fullhope Plaza, Itália
No. 12 Hong Kong Central Rd. Tecnologia Microchip SRL
Qingdao 266071, China Tel: Via Quasimodo, 12
86-532-5027355 Fax: 86-532-5027205 20025 Legnano (MI)
Índia Milão, Itália
Microchip Technology Inc. Tel: 39-0331-742611 Fax: 39-0331-466781
Divisão de Suporte de Reino Unido
Marketing do Escritório de Ligação Microchip Ltd.
da Índia Divyasree Chambers 1 505 Eskdale Road
Andar, Ala A (A3/A4) Winnersh Triangle
Nº 11, O'Shaugnessey Road Wokingham Berkshire,
Bangalore, 560 025, Índia Tel: Inglaterra RG41 5TU Tel: 44 118 921
91-80-2290061 Fax: 91-80-2290062 5869 Fax: 44-118 921-5820
02/12/03

16F630 Português

Enviado por

Dados do documento

Título original

Direitos autorais

Formatos disponíveis

Compartilhar este documento

Compartilhar ou incorporar documento

Opções de compartilhamento

Você considera este documento útil?

Este conteúdo é inapropriado?

Direitos autorais:

Formatos disponíveis

16F630 Português

Enviado por

Direitos autorais:

Formatos disponíveis

Machine Translated by Google

14 pinos baseado em FLASH de 8 bits

ÿ 2003 Microchip Technology Inc. DS40039C

Observe os seguintes detalhes do recurso de proteção de código em dispositivos Microchip:

As informações contidas nesta publicação sobre o dispositivo Marcas registradas

aplicações e afins destina-se apenas por sugestão

Tecnologia Microchip Incorporada no que diz respeito à precisão

Serialized Quick Turn Programming (SQTP) é uma marca de serviço da

Todas as outras marcas registradas aqui mencionadas são propriedade de seus

© 2003, Microchip Technology Incorporated, Impresso no

Impresso em papel reciclado.

A Microchip recebeu a certificação do sistema de

DS40039C - página ii ÿ 2003 Microchip Technology Inc.

CPU RISC de alto desempenho: Características de baixa potência:

• Apenas 35 instruções para aprender • Corrente em espera:

- Todas as instruções de ciclo único, exceto ramificações - 1 nA @ 2,0 V, típico

• Velocidade de operação: • Corrente de Operação:

- DC - 20 MHz oscilador/entrada de clock - 8,5 µA @ 32 kHz, 2,0 V, típico

- DC - ciclo de instrução de 200 ns - 100 µA @ 1 MHz, 2,0 V, típico

• Capacidade de interrupção • Corrente do Temporizador Watchdog

• Pilha de hardware profunda de 8 níveis - 300 nA @ 2,0 V, típico

• Modos de endereçamento direto, indireto e relativo • Corrente do oscilador Timer1:

- 4 µA @ 32 kHz, 2,0 V, típico

• Opções de oscilador interno e externo Características periféricas:

• Reinicialização ao ligar de baixa potência (POR) - A saída do comparador é acessível externamente

• Temporizador de Inicialização (PWRT) e Temporizador de Inicialização • Módulo conversor analógico-digital (PIC16F676):

• Pull-ups fracos programáveis individuais - Temporizador/contador de 16 bits com prescaler

- Resistência de EEPROM de 1.000.000 de gravação

(palavras) (bytes) (bytes)

PIC16F630 1024 64 128 12 – 1 1/1

PIC16F676 1024 64 128 12 8 1 1/1

ÿ 2003 Microchip Technology Inc. DS40039C-página 1

PDIP de 14 pinos, SOIC, TSSOP

DS40039C-página 2 ÿ 2003 Microchip Technology Inc.

AOS NOSSOS VALIOSOS CLIENTES

Folha de dados mais atual

Sistema de Notificação do Cliente

ÿ 2003 Microchip Technology Inc. DS40039C-página 3

DS40039C-página 4 ÿ 2003 Microchip Technology Inc.

FIGURA 1-1: PIC16F630/676 DIAGRAMA DE BLOCO

Contador de programas RA0

Programa RAM RA2

T1G VDD VSS

CIN- CIN+ COUT

ÿ 2003 Microchip Technology Inc. DS40039C-página 5

RA0/AN0/CIN+/ICSPDAT RA0 E/S bidirecional TTL CMOS com pull-up programável e

DS40039C-página 6 ÿ 2003 Microchip Technology Inc.

O arquivo de registro é organizado como 64 x 8 nos dispositivos

REINICIAR Vetor 000h

Vetor de interrupção 0004

ÿ 2003 Microchip Technology Inc. DS40039C-página 7

desejada do dispositivo (consulte a Tabela 2-1). Esses Endereço Endereço

Locais de memória de dados não implementados, lidos como '0'.

DS40039C-página 8 ÿ 2003 Microchip Technology Inc.

03h STATUS IRP(2) RP1(2) RP0 PARA PD A PARTIR DE DC C 0001 1xxx 11

04h FSR Ponteiro de endereço de memória de dados indireto xxxx xxxx 18

05h PORTA — — Registros de controle de E/S --xx xxxx 19

0Ch PIR1 EEIF ADIF — — CMIF — — TMR1IF 00-- 0--0 15

ÿ 2003 Microchip Technology Inc. DS40039C-página 9

84h FSR Ponteiro de endereço de memória de dados indireto xxxx xxxx 18

DS40039C-página 10 ÿ 2003 Microchip Technology Inc.

REGISTRO 2-1: STATUS — REGISTRO DE STATUS (ENDEREÇO: 03h OU 83h)

Reservado Reservado R/W-0 R-1 R-1 R/Lx R/Lx R/Lx