UEA/EST

Organização e Arquitetura de Computadores

Nome: Níckolas Javier Santos Livero

Matrícula: 2115310042

ATIVIDADE 4.1 – QUESTÕES DE REVISÃO

4.1. Quais são as diferenças entre acesso sequencial, acesso direto e acesso aleató-
rio?
RESPOSTA:
Sequencial: Possui registros para cada endereçamento. Para ler e escrever dados, é ne-
cessário passar por todos os registros da memória, até terminar no registro necessário.
exemplos: fitas cassetes – para requisitar uma informação do vídeo, é necessário pas-
sar por todos os “frames”.
Direto: O mecanismo de leitura e escrita é compartilhado. O endereçamento de regis-
tros é baseado em um local físico denominado setor, dentro deste setor, busca-se atra-
vés de um acesso sequencial padrão. Exemplo: discos rígidos magnéticos
Aleatório: Cada endereço de memória possui um endereçamento exclusivo baseado
no local específico e dedicado, fisicamente interligado, possuindo sequência cons-
tante. Exemplo: Solid state drives.

4.2. Qual é a relação entre tempo de acesso, custo de memória e capacidade?

RESPOSTA: O custo é inversamente proporcional ao tempo de acesso e sua capaci-
dade. Exemplo: 120 GB em um HD e 120 GB em um SSD, o SSD terá um custo
maior, da mesma forma que um HD de 120 GB e um HD de 240, o de 240 terá um
custo maior.

4.3. Como o princípio de localidade se relaciona com o uso de múltiplos níveis de

memória?
RESPOSTA: Utiliza-se baseada em níveis. A exemplo dos níveis de cache em um
processador, o cache L1 é a memória mais rápida: e é alocada os dados mais utiliza-
dos pelo processador, além de reduzir consideravelmente os erros devido aos algorit-
mos de substituição, enquanto os níveis subsequentes possuem menor velocidade e
utilizam os dados relativamente menos utilizados.
4.4. Quais são as diferenças entre mapeamento direto, mapeamento associativo e
mapeamento associativo em conjunto?
RESPOSTA:
Direto: Cada bloco da memória principal é mapeado para cada linha de cache, logo,
se um bloco está na memoria cache, ele está em um local específico.
Associativo: bloco de memória é carregado em uma linha de cache aleatória.
Associativo em conjunto: A memória cache é partilhada em vários conjuntos e cada
conjunto possui linhas de cache, e essas linhas determinam o bloco de memória prin-
cipal.

4.5. Para uma cache mapeada diretamente, um endereço de memória principal é

visto como consistindo em três campos. Liste e defina os três campos.
RESPOSTA: W bits: indentificam uma palavra ou um byte dentro de um bloco da
memória principal, S bits: especificam um dos blocos da memória principal, R bits:
parte mais significativa do cache.

4.6. Para uma cache associativa, um endereço de memória principal é visto como
consistindo em dois campos. Liste e defina os dois campos.
RESPOSTA: Tags: identifica o bloco de memória e o determina se está ou não na
cache.; palavra ou bytes: mapeada a partir de múltiplas linhas de cache.

4.7. Para uma cache associativa em conjunto, um endereço da memória principal

é visto como consistindo em três campos. Liste e defina os três campos.
RESPOSTA:
O primeiro campo identifica uma palavra ou byte dentro de um bloco de memória
principal.
O segundo especifica um dos blocos de memória principal e identifica um conjunto
de cache.
O terceiro especifica um dos blocos de memória principal e identifica um conjunto de
campo de tag.

4.8. Qual é a diferença entre localidade espacial e localidade temporal?

RESPOSTA:
Espacial: Probabilidade de maior acesso de dados e instruções nos endereços próxi-
mos aos acessados por último.
Temporal: Um dado recente possui mais chances de ser usado novamente em relação
a um mais antigo.
4.9. Em geral, quais são as estratégias para explorar a localidade espacial e a lo-
calidade temporal?
RESPOSTA:
A estratégia da localidade espacial é utilizada quando há necessidade de buscar dados
e instruções próximas as outras já requisitadas na memória cache, além de incorporar
mecanismos de pré-busca. Enquanto a estratégia da localidade temporal é utilizada
quando é necessário manter os valores de dados e instruções utilizados na memória
cache.