Introdução aos Sistemas

Computacionais
Disciplina: 113468

Prof. Marcus Vinicius Lamar

Portas Lógicas
 UnB/CIC 113468– Introdução aos Sistemas Computacionais

Tecnologia MOS
◼ Transistores tipo N em geral são mais eficientes e menores
que os tipo P
◼ Durante muitos anos, a tecnologia NMOS foi utilizada para
implementação de lógica digital
◼ Baseava-se no uso de transistores NMOS:
 Depleção: transistor com canal pré-definido,
pode ser usado como uma resistência
 Enriquecido: transistor funciona como uma
chave controlada por tensão positiva na porta

g
g=0 g=1

s d s d g s d
g s d
g=1 g=0
s d s d s d
3
 UnB/CIC 113468– Introdução aos Sistemas Computacionais

Transistor Depleção
Inversor NMOS
◼ Tabela verdade Equação: S=A
ഥ

A S S
0 1
1 0 A S A

Transistor NMOS

+
Vdd
-
S = 1 (Vdd)
S = 0 (Gnd)
A=1 A=0

4
 UnB/CIC 113468– Introdução aos Sistemas Computacionais

Lógica NAND (não-E)

◼ Tabela verdade Equação: S=A.B S
A B S B
0 0 1 A
0 1 1 S
B A
1 0 1
1 1 0

+
Vdd
S=1 -
S=1 S=1 S=0
B=0 B=1 B=0 B=1

A=0 A=0 A=1 A=1

5 5
 UnB/CIC 113468– Introdução aos Sistemas Computacionais

Lógica NOR (não-OU)

◼ Tabela verdade Equação: S=A+B
A B S
S
0 0 1
0 1 0
A B
1 0 0
1 1 0

S=1 S=0 S=0 S=0

A=0 B=0 A=0 B=1 A=1 B=0 A=1 B=1

6
 UnB/CIC 113468– Introdução aos Sistemas Computacionais

Lógica XOR (OU-exclusivo)

◼ Tabela verdade Equação: S= A⊕B
S
A B S
0 0 0 ഥ
A A
0 1 1
1 0 1
ഥ
B B
1 1 0

S=0 S=1 S=1 S=0

ഥ=1
A A=0 ഥ=1
A A=0 ഥ=0
A A=1 ഥ=0
A A=1

ഥ=1
B B=0 ഥ =0
B B=1 ഥ =1 ഥ =0
B B=0 B B=1

7
 UnB/CIC 113468– Introdução aos Sistemas Computacionais

Tecnologia MOS
Para Vdd=5V 0V
◼ Transistor PMOS
 Conduz bem o ‘1’: 5V 5V

0V

 Degrada o ‘0’: 0V 0,5 V

i
◼ Transistor NMOS 5V
 Conduz bem o ‘0’:
0V 0V
5V
 Degrada o sinal ‘1’:
5V 4,5 V

i
8
 UnB/CIC 113468– Introdução aos Sistemas Computacionais

Conexões MOS série

a b a b

X Y X Y

a=1 b=1 a=0 b=0

X Y X Y
a=1 b=0 a=0 b=1
X Y X Y

a=0 b=1 a=1 b=0

X Y X Y

a=0 b=0 a=1 b=1

X Y X Y

Função Lógica AND Função Lógica NOR

9
 UnB/CIC 113468– Introdução aos Sistemas Computacionais

Conexões MOS paralelo

X X
X X
X
a=0 b=1 a=1 b=1

a b a=0 b=0 a=1 b=0

Y Y
Y Y Y
Função Lógica OR
X
X

X X X
a=0 b=1 a=1 b=1

a b a=0 b=0 a=1 b=0

Y Y

Y Y Y
Função Lógica NAND
10
 UnB/CIC 113468– Introdução aos Sistemas Computacionais

Tecnologia CMOS
Complementary MOS

◼ A tecnologia NMOS tinha como aspecto positivo o

tamanho reduzido das células lógicas
◼ Entretanto, o uso de um transistor de depleção ligado a
Vdd provoca um maior consumo de energia
 Sempre que o valor lógico da saída é ‘0’, existe uma corrente
entre Vdd e Gnd, passando pelo transistor de depleção
◼ A necessidade de economizar energia impulsionou a
adoção da tecnologia CMOS em detrimento da NMOS

11
 UnB/CIC 113468– Introdução aos Sistemas Computacionais

Tecnologia CMOS
◼ Ideia: substituir o transistor de depleção NMOS por uma
lógica complementar em PMOS, para conectar a saída
em Vdd
 O pull-up é o circuito que liga a saída em Vdd
◼ usar transistores PMOS
 O pull-down é o circuito que liga a
saída no Gnd (terra)
◼ usar transistores NMOS

 lógica complementar:
◼ quando pull-up liga, pull-down desliga
◼ quando pull-down liga, pull-up desliga

12
 UnB/CIC 113468– Introdução aos Sistemas Computacionais

Inversor CMOS

◼ Equação: S=A Esquema Elétrico

Transistor PMOS
◼ Representação Lógica:

A S A S =A

◼ Tabela verdade Transistor NMOS

A S
0 1
1 0

13
 UnB/CIC 113468– Introdução aos Sistemas Computacionais

Inversor CMOS - Funcionamento

Aplicando tensão positiva Aplicando tensão zero
na entrada, transistor NMOS na entrada, transistor NMOS
liga e o PMOS desliga desliga e o PMOS liga

Conduz bem o ‘1’

A=1 S=0 A=0 S=1

Conduz bem o ‘0’

14
 UnB/CIC 113468– Introdução aos Sistemas Computacionais

NAND CMOS (não-E)

◼ Tabela verdade
A B S
A B Lógica NAND PMOS 0 0 1
para conectar em Vdd 0 1 1
S 1 0 1
A 1 1 0
Lógica AND NMOS
para conectar em Gnd
B A
S
B

Quando a lógica do pull-up conecta S ao Vdd Equação: S=A.B

a lógica do pull-down desconecta S de Gnd
e vice-versa

15
 UnB/CIC 113468– Introdução aos Sistemas Computacionais

NAND CMOS (não-E) ◼ Tabela verdade

A B S
0 0 1
Quando a lógica do pull-up conecta S ao Vdd 0 1 1
a lógica do pull-down desconecta S de Gnd 1 0 1
e vice-versa 1 1 0

A=0, B=0 A=0, B=1 A=1, B=0 A=1, B=1

A=0 B=0 A=0 B=1 A=1 B=0 A=1 B=1

S=1 S=1 S=1 S=0

A=0 A=0 A=1 A=1

B=0 B=1 B=0 B=1

16
 UnB/CIC 113468– Introdução aos Sistemas Computacionais

NOR CMOS (não-OU)

◼ Tabela verdade
A B S
A 0 0 1
0 1 0
Lógica NOR PMOS 1 0 0
B para conectar em Vdd
1 1 0

A
S
A B
Lógica OR NMOS B
para conectar em Gnd

Equação: S=A+B

17
 UnB/CIC 113468– Introdução aos Sistemas Computacionais

NOR CMOS (não-OU) ◼ Tabela verdade

A B S
0 0 1
Quando a lógica do pull-up conecta S ao Vdd 0 1 0
a lógica do pull-down desconecta S de Gnd 1 0 0
e vice-versa 1 1 0

A=0, B=0 A=0, B=1 A=1, B=0 A=1, B=1

A=0 A=0 A=1 A=1

B=0 B=1 B=0 B=1

S=1 S=0 S=0 S=0

A=0 B=0 A=0 B=1 A=1 B=0 A=1 B=1

18
 UnB/CIC 113468– Introdução aos Sistemas Computacionais

XOR CMOS (OU-exclusivo)

◼ Tabela verdade
A B S
ഥ
A A 0 0 0
0 1 1
Pull-up 1 0 1
B ഥ
B
1 1 0

ഥ
A A
A
S
Pull-down B
B ഥ
B

Equação: S= A⊕B

19
 UnB/CIC 113468– Introdução aos Sistemas Computacionais

XOR CMOS (OU-exclusivo)

A=0, B=0 A=0, B=1 A=1, B=0 A=1, B=1

ഥ=1
A A=0 ഥ=1
A A=0 ഥ=0
A A=1 ഥ=0
A A=1

B=0 ഥ=1
B B=1 ഥ=0
B B=0 ഥ=1
B B=1 ഥ=0
B

S=0 S=1 S=1 S=0

A=0 ഥ=1
A A=0 ഥ=1
A A=1 ഥ=0
A A=1 ഥ=0
A

B=0 ഥ=1
B B=1 ഥ=0
B B=0 ഥ=1
B B=1 ഥ=0
B

20
 UnB/CIC 113468– Introdução aos Sistemas Computacionais

XOR (OU-exclusivo)
Circuito mais eficiente
vcc

A g d

s
g d
B
s
g d
g d

s S
s
g d
g d

s
s

Escrever a tabela verdade

21
 UnB/CIC 113468– Introdução aos Sistemas Computacionais

Potência estática e dinâmica

◼ Principais causas de dissipação de potência em CMOS

◼ Estática: Ocorre mesmo sem alterações no circuito

 Corrente de fuga dos transistores (chave não ideal)
 Corrente reversa nos diodos

◼ Dinâmica: Dependente da frequência de operação

 Corrente de carga do capacitor MOS (corrente de gate)
 Curto-circuito de chaveamento (diferença de tempos de
chaveamento dos transistores NMOS e PMOS)

𝑓𝐶𝑉 2 Descarga do capacitor de gate não

𝑃𝑑𝑖𝑛â𝑚𝑖𝑐𝑎 =
2 causa consumo de energia!

22
 UnB/CIC 113468– Introdução aos Sistemas Computacionais

Exemplo:
◼ Um telefone celular tem uma bateria de 5000 mAh e opera a 1,2 V. Suponha
que, quando ele está em uso, funciona a 300 MHz e a capacitância média ao
comutar no chip num dado tempo é de 10 nF. Quando em uso, ele também
transmite 3 W de potência através da sua antena. Quando o telefone não está
em uso, a potência dinâmica cai para quase zero, porque o processamento de
sinal está desligado. Mas o telefone requer também a 40 mA de corrente de
repouso se ele está em uso ou não. Determinar a vida útil da bateria do
telefone (a) se ele não estiver sendo usado, e (b) se ele está sendo usado
continuamente.

Bateria de 5.000mAh x 1,2V logo Pbateria = 6Wh

(A) A potência estática Pestática = 0,040 A  1,2 V = 48 mW. Se o telefone não
estiver sendo usado, este é o único consumo de energia, de modo que a vida
útil da bateria é 6 Wh / 0,048 W = 125 horas
(B) Se o telefone estiver sendo usado, a potência dinâmica é
Pdinâmica = (0,5)(10×10-9 F)(1,2 V)2(300×106 Hz) = 2,16 W.
Juntamente com a potência estática e de transmissão, a potência total ativa é
Ptotal = 2,16 W + 0,048 W + 3 W = 5,2 W, de modo que a vida útil da bateria é de
6 Wh / 5.2 W = 1,15 horas.
23