Escolar Documentos
Profissional Documentos
Cultura Documentos
com
0,1µF 0,1µF
DVDD
VDD
VIÉS
REFIN+ REF
DRDY REFIN-
IDE ISENSOR
MAX31865 CABO RC
SCLK
HOSPEDAR
FORÇA+
INTERFACE
CS FORÇA2
CABO RC
SDO RTDIN+
NC
CI* IDT
CABO RC
RTDIN-
DGND
GND1
GND2
Nota 1: As resistências térmicas da embalagem foram obtidas utilizando o método descrito na especificação JEDEC JESD51-7, utilizando uma placa de quatro
camadas. Para obter informações detalhadas sobre considerações térmicas da embalagem, consultewww.maximintegrated.com/thermal-tutorial .
características elétricas
(3,0VPVDDP3,6 V, TA = -40NC a +125NC, salvo indicação em contrário. Os valores típicos são TA= +25NC, VDD = VDVDD = 3,3V.) (Notas 2 e 3)
Nota 2: Todas as tensões são referenciadas ao terra quando comuns. As correntes que entram no IC são especificadas como positivas.
Nota 3: Os limites são 100% de produção testada em TA= +25°C e/ou TA= +85°C. Os limites acima da faixa de temperatura operacional e da faixa
de tensão de alimentação relevante são garantidos pelo projeto e pela caracterização. Os valores típicos não são garantidos.
Nota 4: Para liquidação de 15 bits, é necessária uma espera de pelo menos 10,5 constantes de tempo da rede RC de entrada. O tempo máximo de inicialização é calculado
com um resistor de referência de 10kω e um capacitor de 0,1µF nas entradas do RTD.
Nota 5: A primeira conversão após ativar o modo de conversão contínua leva um tempo igual ao tempo de conversão única para a
respectiva frequência de notch.
Nota 6: Especificado sem carga no pino de polarização como a soma das correntes analógicas e digitais. Nenhuma comunicação ativa. Se a tensão de
entrada do RTD for maior que a tensão de referência de entrada, então um IDD adicional de 400 µA pode ser esperado.
Nota 7: Todas as especificações de temporização são garantidas pelo projeto.
Nota 8: Medido em VIH = 0,7V x VDVDD ou VIL = 0,3 x VDVDD e tempos máximos de subida e descida de 10ms.
Nota 9: Medido com carga de 50pF.
Nota 10:Medido em VOH = 0,7 x VDVDD ou VOL = 0,3 x VDVDD. Medido desde o ponto de 50% do SCLK até o VOH mínimo do SDO.
CS
tCC
SCLK
tCDD
tCDH tCDD
tDC
IDE A7 A6 A0
CDZ
SDO
D7 D6 D1 D0
CS
tCWH
tCC
tR
tCL TF tCCH
SCLK
tCDH
tCH
tCDH
tDC
IDE A7 A6 A0 D7 D0
4 4
MAX31865 toc01
MAX31865 toc02
3 3
ID ANALÓGICO D
(BIAS PIN UNLO ADED)
DDI (mA)
DDI (mA)
ANALOG IDD
2 2 (PIN DE BIAS DESCARREGADO)
1 1
D
IDENTIFICAÇÃO DIGITAL D
IDENTIFICAÇÃO DIGITAL
0 0
- 50 0 50 100 150 - 50 0 50 100 150
TEMPERATURA (°C) TEMPERATURA (°C)
CORRENTE DE FUGA POR PIN vs. TEMPERATURA (1 VOLT OPERAÇÃO DO FILTRO SINC
APLICADO AOS PINOS FORCE+, FORCE2, RTDIN+, RTDIN-) FREQUÊNCIA DE ENTRADA vs. RESPOSTA A RUÍDO
20
MAX31865 toc03
MAX31865 toc04
140
0
120
RESPOSTA A RUÍDO (dB)
100 - 20 50Hz 60 Hz
ATUAL (nA)
80
- 40
60
- 60
40
- 80
20
0 - 100
50 75 100 125 150 10 50 90 130 170
TEMPERATURA (°C) FREQUÊNCIA DE RUÍDO DE ENTRADA (Hz)
ERRO DE CONVERSÃO ADC vs. RESISTÊNCIA RTD ERRO DE CONVERSÃO ADC vs. RESISTÊNCIA RTD
(4kAhRREF, CONEXÃO DE 4 FIOS) (400AhRREF, CONEXÃO DE 4 FIOS)
MAX31865 toc05 MAX31865 toc06
0,488 0,488
- 40° C
0,244 0,244
+25°C
+25°C
- 40° C
ERRO (Ah)
ERRO (Ah)
˜ ±0,1°C ˜ ±0,1°C
0 0
ERRO ERRO
+100ºC
+100ºC
- 0,244 - 0,244
- 0,488 - 0,488
0 500 1000 1500 2000 2500 3000 3500 0 50 100 150 200 250 300 350
RRTD (Ah) RRTD (Ah)
Configurações de pinos
DGND
SCLK
SDO
VISTA DO TOPO
IDE
CS
15 14 13 12 11
GND116 10 GND2
NC 17 9 FORÇA-
MAX31865
DRDY 18 8 RTDIN-
DVDD 19 7 RTDIN+
VDD 20 PE 6 FORÇA2
+
1 2 3 4 5
VIÉS
REFIN+
FORÇA+
ISENSOR
REFIN-
TQFN
(5mm x 5mm)
VISTA DO TOPO
+
DRDY 1 20 NC
DVDD 2 19 GND
VDD 3 18 DGND
VIÉS 4 MAX31865 17 SDO
REFIN+ 5 16 CS
REFIN- 6 15 SCLK
ISENSOR 7 14 IDE
FORÇA+ 8 13 GND2
FORÇA2 9 12 FORÇA-
RTDIN+ 10 11 RTDIN-
SSOP
Descrição do alfinete
ALFINETE
NOME FUNÇÃO
TQFN SSOP
1 4 VIÉS Saída de tensão de polarização (VBIAS)
Unidade RTD do lado alto. Conecte ao FORCE2 ao usar a configuração de conexão de 3 fios.
5 8 FORÇA+
Protegido para ±45V.
Entrada positiva usada somente em 3 fios. Quando estiver na configuração de conexão de 3 fios, conecte ao
6 9 FORÇA2 FORCE+. Quando estiver na configuração de conexão de 2 ou 4 fios, conecte ao terra. Protegido para ±45V.
17 20 NC Não conecte
Saída ativa-baixa, push-pull e pronta para dados.DRDYdiminui quando um novo resultado de conversão está
18 1 DRDY disponível no registro de dados. Quando ocorre uma operação de leitura de um registro de dados de resistência RTD,
DRDYretorna alto.
Entrada de tensão de alimentação digital. Conecte a uma fonte de alimentação de 3,3 V. Bypass para DGND com um capacitor de
19 2 DVDD
bypass de 0,1µF.
Entrada de tensão de alimentação analógica. Conecte a uma fonte de alimentação de 3,3 V. Bypass para GND1 com um capacitor de
20 3 VDD bypass de 0,1µF.
- - PE Almofada exposta (lado inferior da embalagem). Conecte-se ao GND1. Aplica-se apenas ao pacote TQFN.
Diagrama de bloco
VDD DVDD
VDD VDVDD
VIÉS VBIAS
GERADOR
REFIN+
REFIN-
SCLK
SDO
SERIAL IDE
ISENSOR REGISTROS DE DADOS
LÓGICA
CS
FORÇA+
3 FIOS
APENAS
DIGITAL
50/60 Hz DIGITAIS COMPARADOR
RTDIN+
15 bits FILTRO SINC PARA
Σ∆ADC DETECÇÃO DE FALHA
PROTEÇÃO ±45V
INICIADO POR MESTRE
ESTADO DA ADC DRDY
DETECÇÃO DE FALHA
MÁQUINA
RTDIN- CICLO
FORÇA-
MAX31865
Descrição detalhada
O MAX31865 é um conversor RTD para digital sofisticado com RESISTÊNCIA DA IDT PT100
versus TEMPERATURA
um conversor analógico para digital (ADC) de 15 bits integrado,
450
proteção de entrada, um controlador digital, uma interface
400
compatível com SPI e lógica de controle associada. O circuito de
condicionamento de sinal é otimizado para funcionar com RTDs 350 LINHA RETA
PT100 a PT1000. Termistores também são suportados. 300 APROXIMAÇÃO
RESISTÊNCIA (Ah)
250
Conversão de temperatura
200
Detectores de temperatura de resistência (RTDs) são RESISTÊNCIA À IDT
sensores cuja resistência varia com a temperatura. A platina 150
é o material de fio mais comum e mais preciso; RTDs de 100
platina são chamados de PT-RTDs. Níquel, cobre e outros 50
metais também podem ser usados para fazer RTDs. As
0
características dos RTDs de platina incluem uma ampla faixa - 200 -100 0 100 200 300 400 500 600 700
de temperatura (até mais de +800NC), excelente precisão e TEMPERATURA (°C)
T = temperatura (NC) R(T) = Uma conexão de 2 fios (veja oCircuitos de aplicação típicos) pode
fornecer resultados aceitáveis quando o RTD estiver localizado
resistência em T R0 =
próximo ao MAX31865. Observe que, para um PT100, a resistência
resistência em T = 0NC em série de 0,4EUcausa um erro de aproximadamente 1NC.
IEC 751 especifica α = 0,00385055 e os seguintes valores Portanto, à medida que o comprimento do cabo aumenta, o erro
de coeficiente Callendar-Van Dusen: devido à resistência do cabo pode tornar-se excessivo.
Linearização de dados de temperatura detectado somente quando um ciclo de detecção de falha é solicitado
Para uma faixa de temperatura de -100NC a +100NC, uma boa pelo mestre. Durante um ciclo de detecção de falhas, o MAX31865 tem a
aproximação da temperatura pode ser feita simplesmente usando capacidade de desconectar a entrada FORCE de seu caminho de retorno
os dados RTD conforme mostrado abaixo: GND2 por meio de uma chave analógica interna.
Temperatura (NC) ≈ (código ADC/32) – 256 As condições que geram uma falha estão listadas abaixo, consulte Figura
4 para um fluxograma de detecção de falhas.
Esta equação dá 0NErro C em 0NC, -1,75NErro C em -100
NC e -1,4NErro C em +100NC (assumindo um RTD IEC751 • Detectado a qualquer momento
e RREF igual a quatro vezes o 0Nresistência C RTD). Para Condição de sobretensão (> VDD) ou subtensão (<
alta precisão, use a equação de Callendar-Van Dusen (no GND1) nos pinos FORCE+, FORCE2, RTDIN+, RTDIN- ou
Conversão de temperatura seção) ou uma tabela de FORCE-
consulta para corrigir a não linearidade previsível do
• Detectou todas as conversões ADC
RTD.
Resultado de conversão maior ou igual ao limite alto
Usando Termistores
Resultado de conversão menor ou igual ao limite baixo
Outros sensores resistivos, como termistores (NTCs ou PTCs)
• Detectado sob demanda iniciando um ciclo de detecção de
podem ser utilizados. Selecione um RREF que seja maior ou
falhas (bits de registro de configuração (D[3:2])
igual à resistência máxima do sensor na faixa de
temperatura de interesse. Os dados de saída são a razão VREFIN-> 0,85 x VBIAS
entre a resistência do sensor e a resistência de referência. VREFIN- < 0,85 x VBIAS quando a chave de entrada FORCE está aberta
diferenciais, REFIN+ e REFIN-. O código de saída representa a FORCE+, FORCE2, FORCE-, RTDIN+ e RTDIN- são protegidos
relação entre a tensão de entrada analógica e a tensão de contra tensões de entrada de atéP45V. Os sinais aplicados a
referência. Uma tensão de entrada negativa produz um código esses pinos são controlados por chaves analógicas que abrem
de saída 0. Uma tensão de entrada maior que a tensão de quando a tensão aplicada é normalmente maior que VDD +
referência produz uma saída em escala total. 100mV ou menor que GND1 - 400mV. Observe que quando
O ruído de entrada é atenuado por um filtro digital “sinc” de terceira ocorre uma falha de tensão, os circuitos de proteção podem
ordem. O ruído proveniente de fontes de energia de 50 Hz ou 60 Hz permitir aproximadamente 350FA do fluxo de corrente. Esta
(incluindo harmônicos da frequência fundamental da energia CA) é corrente de fuga induzida por falha não causa nenhum dano ao
atenuado em 82 dB. MAX31865.
Quando uma condição de sobretensão ou subtensão é detectada, o
Detecção de falhas e proteção de entrada
bit D2 do registro de status de falha é definido e o ADC interrompe
O MAX31865 detecta uma variedade de falhas que podem as atualizações de conversão até que a falha não seja mais
ocorrer com o RTD externo e cabos de 2, 3 ou 4 fios. Algumas detectada, ponto em que as conversões são retomadas.
falhas são detectadas em cada conversão, enquanto outras são
DETECÇÃO DE FALHA
É FORÇA +, É É
FORÇA2, FORÇA-, N RESISTÊNCIA À IDT RESISTÊNCIA À IDT
RTDIN+, RTDIN-, CONVERSÃO EXECUTAR
VALOR > ALTO
N VALOR < BAIXO
N
INICIADO CONVERSÃO
PINS > VDD OU < LIMITE LIMITE
GND REGISTRO REGISTRO
S S S
PROTEJA PINOS CONTRA
±45V DEFINIR BIT D7 DE FALHA DEFINIR BIT D6 DE FALHA
REGISTRO LSB
REGISTRO LSB
S S
REGISTRO DE STATUS
REGISTRO LSB
FEZ
MESTRE ESCRITA ENTRADA DE FORÇA ABRIR
É VREFIN- ESCRITA MESTRE É VREFIN-
100X100Xb PARA TROCAR 100µs N 100µs FORÇA- S 100µs N
> 100X110Xb PARA <
CONFIGURAÇÃO RESTOS ATRASO ATRASO ENTRADA ATRASO
0,85 x VBIAS CONFIGURAÇÃO 0,85 x VBIAS
REGISTRO FECHADO TROCAR
REGISTRO
S S
N
DEFINIR BIT D5 DE FALHA DEFINIR BIT D4 DE FALHA
REGISTRO DE STATUS
REGISTRO LSB
D7 D6 D5 D4 D3 D2 D1 D0
Conversão 3 fios Status de falha Filtro 50/60 Hz
VBIAS 1 tiro Detecção de falha
modo 1 = RTD de 3 fios Claro selecione
1 = LIGADO 1 = 1 tiro Controle de Ciclo
1 = Automático 0 = 2 fios ou 1 = Limpar 1 = 50 Hz
0 = DESLIGADO (limpeza automática) (ver Tabela 3)
0 = Normalmente desligado 4 fios (limpeza automática) 0 = 60Hz
3 fios (D4) Os bits do ciclo de detecção de falhas (D[3:2]) são apagados automaticamente para 00b após
Neste modo, a tensão entre FORCE+ e RTDIN+ é Para entrar no ciclo de detecção manual de falhas, primeiro certifique-se
subtraída de (RTDIN+ - RTDIN-) para compensar os erros de que o VBIAS esteja ativado por pelo menos 5 constantes de tempo. Em
IR causados pelo uso de um único fio para as conexões seguida, escreva 100X100Xb no registro Configuração. O ADC está agora
FORCE e RTDIN-. Ao usar conexões de 2 ou 4 fios, escreva no modo “Normalmente desligado”. O MAX31865 verifica falhas
0 neste bit. enquanto a chave de entrada FORCE está fechada e, quando a verificação
é concluída, a chave de entrada FORCE abre. Os bits do ciclo de detecção
Ciclo de Detecção de Falhas (D3:D2)
de falhas (D[3:2]) permanecem definidos como 10b. Novamente, espere
O ciclo de detecção de falhas iniciado pelo mestre possui dois
pelo menos 5 constantes de tempo e então escreva 100X110Xb no
modos de operação, temporização manual e automática. Se o
registro Configuração. O MAX31865 agora verifica falhas enquanto a
circuito de interface RTD externo incluir um filtro de entrada
chave de entrada FORCE está aberta; quando a verificação for concluída,
com uma constante de tempo superior a 100Fs, o tempo do ciclo
a chave de entrada FORCE fecha e os bits do Ciclo de Detecção de Falhas
de detecção de falhas deve ser controlado na operação em
(D[3:2]) se auto-limpam para 00b. Observe que se 1 for gravado em D5 (1-
modo manual. O ciclo de detecção de falhas verifica três falhas
Shot) e D2 ou D3 em uma única gravação, ambos os comandos serão
fazendo as seguintes comparações de tensão e definindo os bits
ignorados. Se 100X110Xb for definido sem o início prévio da primeira
associados no Registro de status de falha:
etapa manual (configuração 100X100Xb), o modo de detecção automática
1) A tensão no REFIN- é maior que 85% x VBIAS? (bit D5 do de falhas será executado.
registro de status de falha)
2) A tensão em REFIN- é menor que 85% x VBIAS quando a chave de Status de falha apagado (D1)
entrada FORCE- está aberta? (bit D4 do registro de status de
Escreva 1 neste bit enquanto escreve 0 nos bits D5, D3 e D2 para retornar
falha)
todos os bits de status de falha (D[7:2]) no registro de status de falha para
3) A tensão em RTDIN- é menor que 85% x VBIAS quando a chave de 0. Observe que o bit D2 no registro de falha e, subsequentemente, o bit
entrada FORCE- está aberta? (bit D3 do registro de status de D0 no registro RTD LSB pode ser definido novamente imediatamente
falha) após a reinicialização se uma falha de sobre/subtensão persistir. O bit D1
Observação:Todas as tensões são referenciadas ao GND1. de limpeza do status da falha é auto-limpado para 0.
OInformações sobre aplicações fornece tabelas para decodificar possíveis 50/60 Hz (D0)
causas de bits de status de falha definidos. Este bit seleciona as frequências de corte para o filtro de rejeição de
Para entrar no ciclo de detecção automática de falhas, escreva ruído. Escreva 0 neste bit para rejeitar 60Hz e seus harmônicos;
100X010Xb no registro Configuração. O ADC está agora no escreva 1 neste bit para rejeitar 50 Hz e seus harmônicos.
modo “Normalmente desligado”. O ciclo de detecção automática Observação:Não altere a frequência de notch enquanto estiver no
de falhas insere 100Fs antes da verificação de falhas, permitindo modo de conversão automática.
assim que o filtro de entrada externo se estabeleça. O
REGISTRO DE CONFIGURAÇÃO
D3 D2 ESCREVER AÇÃO LEIA O SIGNIFICADO
ESCREVER (BINÁRIO)
Execute a detecção de falhas com atraso manual O ciclo manual 1 ainda está em execução; esperando por
1 0 100X100Xb
(ciclo 1) usuário para escrever 11
Pedaço
214 213 212 211 210 29 28 27 26 25 24 23 22 21 20 -
Ponderação
Decimal
16384 8192 4096 2048 1024 512 256 128 64 32 16 8 4 2 1 -
Valor
LIMITE DE FALHA ALTO MSB (03h) REGISTRO LIMITE DE FALHA ALTO LSB (04h) REGISTRO
REGISTRO
LIMITE BAIXO DE FALHA MSB (05h) REGISTRO LIMITE BAIXO DE FALHA LSB (06h) REGISTRO
Pedaço D7 D6 D5 D4 D3 D2 D1 D0 D7 D6 D5 D4 D3 D2 D1 D0
IDT
Resistência MSB - - - - - - - - - - - - - LSB X
Dados
Pedaço
214 213 212 211 210 29 28 27 26 25 24 23 22 21 20 -
Ponderação
Decimal
16384 8192 4096 2048 1024 512 256 128 64 32 16 8 4 2 1 -
Valor
X = Não me importo
D7 D6 D5 D4 D3 D2 D1 D0
IDT alto IDT baixo REFIN-> REFIN- < 0,85 x VBIAS RTDIN- < 0,85 x Sobretensão/
x x
Limite Limite 0,85 x VBIAS (FORÇA- aberto) VBIAS (FORCE- aberto) falha de subtensão
X = Não me importo
ônibus. A polaridade do relógio inativo é programável em alguns e no SDI para uma operação de gravação. O byte de endereço é
microcontroladores. O MAX31865 acomoda automaticamente sempre o primeiro byte transferido apósCSé conduzido para
qualquer polaridade do clock amostrando SCLK quandoCStorna-se baixo. O MSB (A7) deste byte determina se o byte seguinte será
ativo para determinar a polaridade do relógio inativo. Os dados de escrito ou lido. Se A7 for 0, uma ou mais leituras de bytes
entrada (SDI) são travados na borda estroboscópica interna e os seguem o byte de endereço. Se A7 for 1, uma ou mais gravações
dados de saída (SDO) são deslocados na borda de deslocamento de bytes seguem o byte de endereço.
(consulteTabela 8 eFigura 5 ). Existe um clock para cada bit Para uma transferência de byte único, 1 byte é lido ou escrito e
transferido. Os bits de endereço e dados são transferidos em grupos entãoCSé levado para cima (vejaFigura 6 eFigura 7 ). Para uma
de oito, primeiro o MSB. transferência de múltiplos bytes, múltiplos bytes podem ser lidos ou
Endereço e bytes de dados escritos após o endereço ter sido escrito (vejaFigura 8). O endereço
continua a incrementar em todos os locais de memória enquantoCS
Os bytes de endereço e de dados são deslocados primeiro do MSB para a
permanece baixo. Se os dados continuarem a ser registrados dentro
entrada de dados seriais (SDI) e para fora da saída de dados seriais (SDO).
ou fora, o endereço fará um loop de 7Fh/FFh a 00h/80h. Endereços
Qualquer transferência requer o endereço do byte para especificar uma
de memória inválidos reportam um valor FFh. A tentativa de
gravação ou leitura, seguido por um ou mais bytes de dados. Os dados
escrever em um registrador somente leitura não resulta em
são transferidos para fora do SDO para uma operação de leitura.
nenhuma alteração no conteúdo desse registrador.
CS
MUDANÇA ESTROBE INTERNO
CPOL = 1
SCLK
CS
CPOL = 0
SCLK
CS
SCLK
IDE
A7 A6 A5 A4 A3 A2 A1 A0
SDO ALTO-Z
D7 D6 D5 D4 D3 D2 D1 D0
CS
SCLK
IDE
A7 A6 A5 A4 A3 A2 A1 A0 D7 D6 D5 D4 D3 D2 D1 D0
SDO ALTO-Z
CS
SCLK
ENDEREÇO
IDE
BYTE
LER
DRDY
REGISTRO DE IDT
CONVERSÃO n CONVERSÃO n+1 CONVERSÃO n+2
CONTEÚDO
CS
DADOS DE IDT
SDO
ENDEREÇO
DADOS DE IDT
IDE
Figura 9.DRDYOperação
Código ADC = resultados ADC de 15 bits dos registros de dados RTD determine a temperatura por meio de cálculos ou tabelas de
(01h–02h) pesquisa.
RREF = Resistência do resistor de referência No caso típico de um RTD PT100 com 400EUresistor de
Uma vez conhecida a resistência do RTD, as propriedades resistivas referência de baixa deriva de alta precisão,Tabela 9mostra
bem definidas do RTD selecionado podem ser usadas para exemplos de valores de temperatura e resistência com os
resultados do código ADC correspondentes.
Detecção de falhas no cabo RTDIN+ conversão. Um elemento RTD aberto também pode ser
Na configuração de conexão RTD de 3 e 4 fios, um cabo RTDIN+ detectado sob demanda testando VREFIN- > 0,85 x VBIAS. Um
quebrado ou desconectado resulta em uma entrada ADC+ elemento RTD em curto produz um resultado de conversão
imparcial no MAX31865. Isso causa resultados de conversão próximo de zero. Defina o limite para detecção de RTD em curto
ADC imprevisíveis, que podem ser influenciados pelo layout da nos registros Low Fault Threshold.
PCB, ruído do circuito externo e temperatura ambiente. Esta Tabela 10 ,Tabela 11 , eTabela 12 resumir como as falhas de RTD
condição de falha do cabo pode passar despercebida e de cabo são detectadas para configurações de 2, 3 e 4 fios e
dependendo dos valores definidos nos registros de limite de fornecer uma descrição da causa mais comum.
falha. Se esta condição for de interesse, adicione um resistor de Os bits de status de falha são travados até que o bit Fault Clear no
10Mω do pino RTDIN+ ao pino BIAS. Fazer isso resultará em registro de configuração seja definido. Isso permite que falhas
uma medição de resistência RTD em escala completa se o cabo intermitentes sejam capturadas.
RTDIN+ estiver quebrado ou desconectado.
Desacoplamento da fonte de alimentação
Decodificação de condições de falha de RTD e cabo
Para obter os melhores resultados ao usar o dispositivo, desacoplar o V
Um elemento RTD aberto ou um curto-circuito no elemento RTD DDe fontes de alimentação DVDD com capacitor de 0,1 µF. Use um
são detectados em cada conversão com base nos dados de capacitor de cerâmica de alta qualidade para montagem em superfície, se
resistência. Um elemento RTD aberto resulta em uma leitura possível. Os componentes de montagem em superfície minimizam a
completa. Defina o limite para detecção de elemento RTD aberto indutância do condutor, o que melhora o desempenho, e os capacitores
usando os registros High Fault Threshold. Se o resultado da cerâmicos tendem a ter resposta adequada de alta frequência para
conversão for maior ou igual ao valor limite, o bit RTD High no aplicações de desacoplamento.
registro de status de falha é definido no final do
Tabela 10. Decodificação de falhas de RTD para configurações de 2 fios quando bit de falha no registro LSB de dados
de RTD = 1
FALTA
DESCRIÇÃO DO POSSÍVEL DESCRIÇÃO DE
STATUS CONDIÇÃO DETECTADA
CAUSA DADOS RESULTADOS
CONJUNTO DE BICOS
D2 Falha de sobretensão ou subtensão Qualquer tensão de entrada protegida >VDD ou <GND1 Indeterminado
Tabela 11. Decodificação de falhas de RTD para configurações de 3 fios quando bit de falha no registro LSB de dados
de RTD = 1
FALTA
DESCRIÇÃO DO POSSÍVEL DESCRIÇÃO DE
STATUS CONDIÇÃO DETECTADA
CAUSA DADOS RESULTADOS
CONJUNTO DE BICOS
conectado ao RTD
D5 Força+ desconectado VREFIN-> 0,85 x VBIAS
Force+ em curto e não
Indeterminado
conectado ao RTD
RTDIN- em curto-alto
D4 RTDIN - em curto-circuito baixo VREFIN- < 0,85 x VBIAS (FORCE- aberto) Parece ser válido
Force+ em curto-circuito baixo
Tabela 12. Decodificação de falhas de RTD para configurações de 4 fios quando bit de falha no registro LSB de dados
de RTD = 1
FALTA
DESCRIÇÃO DO POSSÍVEL DESCRIÇÃO DE
STATUS CONDIÇÃO DETECTADA
CAUSA DADOS RESULTADOS
CONJUNTO DE BICOS
conectado ao RTD
Força- desconectado
Força+ desconectado
Force+ em curto e não
D5 conectado ao RTD VREFIN-> 0,85 x VBIAS
Forçado em curto-circuito alto e
Indeterminado
não conectado ao RTD
conectado ao RTD
RTDIN - em curto e conectado ao
D3 VRTDIN- < 0,85 x VBIAS (FORCE-aberto)
RTD
RTDIN - em curto e não Parece ser válido
conectado ao RTD
Força em curto-circuito baixo
D2 Falha de sobretensão ou subtensão Qualquer tensão de entrada protegida >VDD ou <GND1 Indeterminado
VDD VDD
CONEXÃO DO SENSOR DE 2 FIOS
0,1µF 0,1µF
DVDD
VDD
VIÉS
REFIN+ REF
DRDY REFIN-
IDE ISENSOR
MAX31865
SCLK
HOSPEDAR
FORÇA+
INTERFACE
CS FORÇA2
SDO RTDIN+
NC
CI* IDT
RTDIN-
DGND
GND1
GND2
VDD VDD
0,1µF 0,1µF
DVDD
VDD
VIÉS
REFIN+ REF
DRDY REFIN-
IDE ISENSOR
MAX31865 CABO RC
SCLK
HOSPEDAR
FORÇA+
INTERFACE
CS FORÇA2
CABO RC
SDO RTDIN+
NC
CI* IDT
CABO RC
RTDIN-
DGND
GND1
GND2
FORÇA-
Histórico de Revisão
Para obter informações sobre preços, entrega e pedidos, entre em contato com a Maxim Direct pelo telefone 1-888-629-4642 ou visite o site da Maxim Integrated em www.maximintegrated.com.
A Maxim Integrated não pode assumir responsabilidade pelo uso de quaisquer circuitos que não sejam circuitos totalmente incorporados em um produto Maxim Integrated. Nenhuma licença de
patente de circuito está implícita. A Maxim Integrated reserva-se o direito de alterar os circuitos e especificações sem aviso prévio a qualquer momento. Os valores paramétricos (limites mínimo e
máximo) mostrados na tabela de Características Elétricas são garantidos. Outros valores paramétricos citados nesta ficha técnica são fornecidos para orientação.
Maxim Integrated e o logotipo Maxim Integrated são marcas registradas da Maxim Integrated Products, Inc. © 2015 Maxim Integrated Products, Inc.