Eletrnica Digital

Mecatrnica 2 Etapa

Apostila de
Eletrnica Digital

Fevereiro de 2012
1

Eletrnica Digital
Mecatrnica 2 Etapa

Prefcio
Esta apostila tem por objetivo servir como referncia aos alunos do curso
de mecatrnica na disciplina de Eletrnica Digital, e no substitui, de forma
alguma, os diversos livros que tratam de tal assunto, e deve ser recebida pelo
aluno, apenas como material de referncia.
Em uma poca em que o desenvolvimento tecnolgico e intelectual
alcana nveis cada vez mais altos e com velocidade tambm cada vez maior,
importante que o aluno tenha conscincia que a busca de novos conhecimentos,
atualizao dos conceitos bsicos aqui apresentados, uma tarefa pessoal sendo
a escola apenas o meio que ir fornecer os instrumentos bsicos pra tal busca,
alm de procurar incentivar os alunos. Desta forma, espera-se que o aluno
desenvolva o habito de buscar incansavelmente sua atualizao, pois, desta
forma, suas chances de sucesso, profissional e tambm pessoal, em uma
sociedade cada vez mais competitiva sero aumentadas.
importante que os conhecimentos adquiridos aps a concluso deste
curso sejam aplicados em respeito aos limites da nossa sociedade e ao meio
ambiente de forma direta e indireta. Espera-se que todos estes conhecimentos
tragam frutos coletivos que iro promover o desenvolvimento de uma sociedade
mais humana, justa e pacfica onde os interesses coletivos prevaleam sobre os
individuais e os interesses financeiros, que muitas vezes, infelizmente, superam
a dignidade a sensatez dos homens, sejam dotados de menor importncia.

Eletrnica Digital
Mecatrnica 2 Etapa
1 Introduo
Um sistema digital um sistema no qual os sinais so compostos por um
conjunto finito de valores discretos. Isto se contrape aos sistemas analgicos, nos quais
os sinais possuem valores pertencentes a um conjunto infinito, ou seja, contnuo. Como
exemplo elementar, uma balana digital mede o peso atravs de sinais discretos que
indicam quilogramas e/ou gramas; por outro lado, uma balana analgica mede o peso
atravs de um sinal correspondente posio de um ponteiro sobre uma escala.
Os sistemas digitais so usados no processamento de informao, tambm
chamado de processamento de dados ou processamento de sinais, em que substituram
os sistemas analgicos anteriores. Alguns dos benefcios dos sistemas digitais so:

A representao digital bem adequada tanto para o processamento numrico

como para o no numrico de informao. Um exemplo de informao digital
no-numrica a linguagem escrita, na qual as letras tm valores do alfabeto
finito A, B, C,... etc.

O processamento da informao pode ser realizado atravs de um sistema para

propsitos gerais, por exemplo, um computador, que seja programado para uma
tarefa de processamento particular, eliminando a necessidade de haver um
sistema diferente para cada tarefa;

O nmero finito de valores num sinal digital pode ser representado por um vetor
de sinais com apenas dois valores, sinais binrios. Por exemplo, os dez
algarismos do sistema decimal podem ser representados pelos seguintes valores
em binrio:
Dgito
Valor
binrio

0000

0001

0010

0011

0100

0101

0110

0111

1000

1001

Esta representao permite implementaes nas quais todos os sinais so

binrios; conseqentemente, os dispositivos que processam estes sinais so
muito simples, fundamentalmente, apenas chaves com dois estados: aberto e
fechado;

Os sinais digitais so bastante insensveis a variaes nos valores dos parmetros

dos componentes e ao rudo eltrico, uma vez que so constitudos de dois
estados bem definidos, na maioria dos casos 0 V para o estado lgico zero e 5 V
para o estado lgico um;

Os avanos da tecnologia microeletrnica possibilitaram a fabricao de

sistemas digitais extremamente complexos que so pequenos, rpidos e baratos.

Mtodos de representao e processamento digitais so usados h muito tempo.

O desenvolvimento de artefatos digitais sofreu um dramtico aumento com a inveno
do computador digital por volta de 1940. Em comparao com os padres atuais,
naquela poca, os computadores apresentavam custo proibitivo, tinham pequeno poder
de processamento, eram pouco confiveis e difceis de programar e, consequentemente,
3

Eletrnica Digital
Mecatrnica 2 Etapa
operar. Desde ento, um extraordinrio progresso foi feito em todos estes aspectos,
tornando o computador indispensvel em quase todos os campos da sociedade moderna,
tornando-se um instrumento indispensvel em tal sociedade.
O desenvolvimento da tecnologia, em especial, da microeletrnica digital,
tornou possvel a produo eficiente e com custo reduzido de uma grande variedade de
sistemas digitais especializados. Alguns exemplos so relgios e cronmetros digitais,
calculadoras, videogames, mquinas fotogrficas, equipamentos de comunicao,
gravao digital de msica e vdeo, e etc. Esta tendncia prossegue, uma vez que novas
aplicaes para sistemas digitais so constantemente desenvolvidas, em alguns casos, as
novas aplicaes esto substituindo os sistemas analgicos, mas em muitos outros eles
esto tornando possveis aplicaes que no existiam anteriormente. Como
conseqncia necessrio o conhecimento sobre o projeto e o uso de sistemas digitais
numa grande variedade de atividades humanas.
1.1 Sinais digitais e analgicos
O sinal de tenso apresentado na Figura 1 chamado de sinal analgico. O nome
deriva do fato de tal sinal ser anlogo ao sinal fsico que representa. A amplitude de um
sinal analgico pode ter qualquer valor; isto , a amplitude de um sinal analgico exibe
uma variao contnua sobre sua faixa de atuao. A grande maioria dos sinais no
mundo analgica. Circuitos eletrnicos que processam tais sinais so conhecidos
como circuitos analgicos.

Figura 1 Sinal analgico.

Uma forma alternativa de representao de sinais por meio de uma seqncia

de nmeros discretizados, cada nmero representando um valor de sinal em cada
instante de tempo. O sinal resultante chamado de sinal digital. Para entender como um
sinal pode ser representado nessa forma, isto , como os sinais podem ser convertidos
da forma analgica para a forma digital, observe a Figura 2. Nela a curva representa um
sinal de tenso, idntico ao da Figura 1. Em intervalos iguais no eixo do tempo
marcamos os instantes t0, t1, t2 e assim por diante. Em cada um desses instantes
medida a amplitude do sinal, em um processo conhecido como amostragem. O sinal da
Figura 2 definido apenas nos instantes de amostragem; ele j no mais funo
contnua no tempo, em vez disso um sinal discreto no tempo. Contudo, visto que a
4

Eletrnica Digital
Mecatrnica 2 Etapa
amplitude de cada amostra pode ser tomada com valores em uma faixa contnua, sobre o
eixo v(t), o sinal da Figura 2 ainda um sinal analgico.

Figura 2 Sinal analgico discreto no tempo.

Agora, se representarmos a amplitude de cada amostra do sinal na figura anterior

por um nmero com dgitos finitos, ento a amplitude do sinal no ser mais contnua;
ao contrrio, ela ser considerada quantizada, discretizada ou digitalizada, Figura 3.
Ento o sinal digital resultante ser simplesmente uma seqncia de nmeros que
representa as amplitudes das sucessivas amostras do sinal.

Figura 3 Sinal digital.

A escolha do sistema numrico que representa as amostras do sinal analgico

afeta o tipo de sinal digital produzido e tem um impacto significativo na complexidade
dos circuitos digitais necessrios aos processamento e ao armazenamento de tais sinais.
Verifica-se que o sistema numrico binrio resulta em sinais digitais e circuitos de
processamento mais simples. No sistema binrio, cada dgito do nmero pode assumir
um de dois valores possveis, denominados 0 e 1. Por decorrncia, os sinais digitais
5

Eletrnica Digital
Mecatrnica 2 Etapa
em sistemas binrios necessitam apenas de dois nveis de tenso, denominados alto e
baixo, de acordo com a tabela a seguir:
Tabela 1 - Nveis de representao de um sinal digital.
Nvel
Baixo
Alto

Representao lgica
0 (zero)
1 (um)

Representao eltrica
0V
+5 V

Ressalta-se que na tabela anterior est apresentado apenas a representao

eltrica para o padro TTL1, na prtica existem outros padres que se diferenciam pelo
valor de tenso para cada um dos nveis lgicos. Em toda esta apostila ser considerado
o padro TTL.

TTL Transistor-Transistor-Logic, se referem aos circuitos integrados digitais compostos por transistores onde os nveis de tenso
permitidos so 0 V e +5 V, para os nveis lgicos zero e um, respectivamente.

Eletrnica Digital
Mecatrnica 2 Etapa
2

Sistemas de numerao

Os sistemas de numerao classificam-se em dois grupos bsicos que so os

sistemas de numerao posicional e os sistemas de numerao no posicional. No
sistema posicional o valor do dgito depende da posio que o mesmo ocupa no nmero.
Quando se considera o nmero 1987 como exemplo, pode-se afirmar que se o nmero
estiver escrito em decimal, pela ordenao dos quatro dgitos, 1, 2, 3 e 4 o
nmero 1 no representa uma unidade, mas mil unidades; o nmero um representaria
uma unidade somente se estivesse na posio mais direita, no lugar do sete. O nmero
1987 pode ser decomposto como a soma de 1000 (1x103) com 900 (9x102) com 80
(8x101) com 7 (7x100), ou seja, h um peso para cada posio do nmero, com o peso
crescendo da direita para a esquerda em potncias de 10, a partir de 100.
Na representao posicional obtm-se uma forma simplificada de escrita para os
nmeros. Ao invs de um smbolo para cada nmero, pode-se representar qualquer
nmero com um alfabeto restrito de dgitos ou smbolos. O sistema decimal tem um
alfabeto de dez dgitos: 0, 1, 2, 3, 4, 5, 6, 7, 8 e 9. Sendo que qualquer nmero pode
ser representado com estes dgitos. Da mesma forma, podemos definir um sistema
binrio, ou sistema de base dois, como aquele que tem um alfabeto de dois dgitos: 0
e 1. Analogamente a base 10, na qual o peso das posies potncias de 10, na base 2
os pesos so potncias de 2. O mesmo raciocnio pode ser utilizado para outras bases
como apresentado nos exemplos a seguir:
Exemplo 1: Sistema Posicional Decimal Base 10
Alfabeto = {0, 1, 2, 3, 4, 5, 6, 7, 8, 9}
Exemplo 2: Sistema Posicional Binrio Base 2
Alfabeto = {0, 1}
Exemplo 3: Sistema Posicional Octal Base 8
Alfabeto = {0, 1, 2, 4, 5, 6, 7}
Exemplo 4: Sistema Posicional Hexadecimal Base 16
Alfabeto = {0, 1, 2, 3, 4, 5, 6, 7, 8, 9, A, B, C, D, E, F}
Como sistema de numerao no posicional tem-se o sistema Romano, onde o
valor dos smbolos no guarda nenhuma relao com a posio destes em um nmero.
2.1 Mudana de base
A seguir so apresentados os procedimentos para se obter uma transformao da
base 10 para outra base qualquer ou de uma base qualquer para a base 10. Uma
transformao entre duas bases deferentes da base 10 pode ser feita passando-se
intermediariamente pela base 10.

Eletrnica Digital
Mecatrnica 2 Etapa

Transformao de decimal, base 10, para uma base qualquer:

Deve-se dividir o inteiro decimal repetidamente pela nova base, para a qual se
deseja a transformao. A cada diviso deve-se guardar o resto, que ser o dgito
correspondente do alfabeto da nova base. A diviso deve ser interrompida quando o
quociente inteiro for menor que o divisor. O ltimo quociente e os restos de cada
diviso, tomados no sentido do ltimo para o primeiro, representam o nmero
transformado, de acordo com os exemplos abaixo:
Exemplo 4 Decimal para a base 5: Transformar (342)10 para a base 5.

Ressalta-se que o processo de divises sucessivas interrompido no instante em

que se obtm o quociente menor que o divisor. Na ltima diviso (135) o quociente
obtido 2 menor que o divisor 5. Neste instante o processo interrompido. Lendo no
sentido do ltimo quociente para o primeiro resto tem-se 2332 e ento (342)10 = (2332)5.
Exemplo 5 Decimal para base 16: Transformar (2798)10 para a base 16.

Para a base 16 importante ressaltar que 10 equivale a A, 11 a B, 12 a C,

13 a D, 14 a E, 15 a F. Portanto, (2798)10 = (AEE)16.
Exemplo 6 Decimal para binrio: Transformar (55)10 para a base 2.

Desta forma (55)10 = (110111)2.

Transformao de uma base qualquer para decimal, base 10:

Neste tipo de transformao deve-se converter cada um dos algarismos que

compem o nmero em seu equivalente decimal, de acordo com a estrutura posicional,
8

Eletrnica Digital
Mecatrnica 2 Etapa
e efetuar as somas dos nmeros obtidos para obter o nmero na base decimal. Alguns
exemplos so apresentados a seguir:
Exemplo 1 Binrio para decimal: Transformar (1101)2 para a base 10.
(1101)2 = 1x23 + 1x22+0x21+1x20 = 8 + 4 + 1 = 13 (1101)2 = (13)10
Exemplo 2 - Octal para decimal: Transformar (23)8 para a base 10.
(23)8 = 2x81 + 3x80 = 16 + 3 = 19 (23)8 = (19)10
Exemplo 3 - Hexadecimal para decimal: Transformar (10B5)16 para a base 10.
(10B5)16 = 1x163 + 0x162 + 11x161 + 5x160 = 4277 (10B5)16 = (4277)10

Eletrnica Digital
Mecatrnica 2 Etapa
3

lgebra de Boole

George Boole (1814-1864), matemtico e filsofo britnico, no sculo XIX

investigou as leis fundamentais das operaes da mente humana ligadas ao raciocnio e
criou a lgebra Booleana, base da atual aritmtica computacional. O objetivo da
lgebra de Boole passa pela definio de uma srie de smbolos, com a finalidade de
representar objetivos ou fenmenos que, encadeados convenientemente, do lugar a
expresses matemticas mais complexas denominadas funes.
Enquanto que a lgebra tradicional opera com relaes quantitativas, a lgebra
de Boole opera com relaes lgicas. Como exemplo, podemos considerar os
operadores + e x , e verificar que possuem significados diferentes conforme sejam
utilizados na lgebra tradicional ou na lgebra Booleana, Tabela 2.
Tabela 2 - Diferena de significado dos operadores.
Operador
+
x ou g

lgebra tradicional
Adio
Multiplicao

lgebra Booleana
OU, OR
E, AND

Enquanto que na lgebra tradicional as variveis podem assumir qualquer valor,

na lgebra booleana, as variveis, aqui denominadas por variveis binrias, apenas
podem assumir um de dois valores binrios, 0 ou 1. Estes valores binrios no
exprimem quantidades, mas apenas, e somente, estados do sistema.
3.1 Funo lgica binria
A toda a varivel binria, cujo valor depende de uma expresso algbrica,
formada por outras variveis binrias relacionadas por operadores lgicos, d-se o nome
de funo lgica. Temos como exemplo a equao abaixo, onde Y representa a varivel
binria dependente e a, b e c as variveis binrias independentes.
Y = f (a, b, c) = a b + b c

Outra forma de representar uma funo lgica atravs da utilizao de um

circuito eltrico, Figura 4. Nesta representao, as variveis binrias so introduzidas
atravs de interruptores, chaves, com duas posies: ligada e desligada.

Figura 4 Circuito lgico.

Nestas topologias normal o uso de dois tipos de interruptores, Figura 5:

10

Eletrnica Digital
Mecatrnica 2 Etapa

Interruptor normalmente aberto, ou NA No estado natural, ou seja, sem

atuao o mesmo mantm o circuito aberto no permitindo a passagem de
corrente. Quando acionado fecha o circuito permitindo a passagem da
corrente;

Interruptor normalmente fechado, ou NF No estado natural o mesmo

mantm o circuito fechado permitindo a passagem de corrente. Quando
acionado abre o circuito interrompendo a passagem da corrente.

Figura 5 Tipos de interruptores.

3.2 Tabela verdade

Para uma funo Y = f (a,b, ...) a tabela verdade um quadro formado por tantas
colunas quantas so as variveis binrias independentes, as entradas (a, b, ), e uma
ltima coluna correspondente varivel binria dependente, a sada, Y.
O nmero de linhas de uma tabela verdade dado por 2N, onde N o nmero de
variveis binrias independentes, entradas, garantindo assim todas as combinaes
possveis destas variveis.
A tabela verdade representa o estado da sada, varivel binria dependente Y, em
funo das entradas, variveis binrias independentes. Para todas as combinaes
possveis de estados das variveis binrias independentes existe um estado da varivel
binria dependente, ou seja, para toda combinao das variveis de entrada existe um
valor, estado, para a varivel de sada. Como exemplo, podemos ver a Tabela 3 que
representa a funo lgica binria apresentada anteriormente, Y = f (a, b, c) = a b + b c .
O nmero de entradas 3 (a, b e c), logo a tabela tem 23 = 8 linhas.
Tabela 3 Tabela verdade.
a
0
0
0
0
1
1
1
1

b
0
0
1
1
0
0
1
1

c
0
1
0
1
0
1
0
1

Y
0
0
0
1
1
0
1
0

3.3 Funes Booleanas bsicas

A seguir so apresentadas as funes Booleanas bsicas, suas tabelas verdade,
smbolos e os diagramas eltricos equivalentes.
11

Eletrnica Digital
Mecatrnica 2 Etapa
3.3.1 Funo igualdade
a Y
0 0
1 1

Y (a) = a

3.3.2 Funo OU (OR)

a
0
0
1
1

Y ( a, b) = a + b

b
0
1
0
1

Y
0
1
1
1

3.3.3 Funo E (AND)

Y ( a, b) = a b

a
0
0
1
1

b
0
1
0
1

Y
0
0
0
1

3.3.4 Funo NO (NOT) ou funo inversora

Y (a) = a

a Y
0 1
1 0

3.3.5 Funo NO-E (NAND)

Y ( a, b) = a b

a
0
0
1
1

b
0
1
0
1

Y
1
1
1
0

3.3.6 Funo NO-OU (NOR)

Y ( a, b) = a + b

a
0
0
1
1

b
0
1
0
1

Y
1
0
0
0

12

Eletrnica Digital
Mecatrnica 2 Etapa
3.3.7 Funo OU-EXCLUSIVO (XOR)

Y ( a, b) = a b + a b

a
0
0
1
1

b
0
1
0
1

Y
0
1
1
0

3.4 Circuitos integrados que implementam portas lgicas

Neste item so apresentados alguns circuitos integrados que implementam as
portas lgicas apresentadas no item anterior. Sero apresentados os CIs, sigla para
Circuito Integrado, a disposio das portas no interior dos mesmos e,
consequentemente, a funes de cada um dos pinos dos mesmos.
3.4.1 Circuito integrado SN74LS32
Este circuito integrado composto por 4 portas OU (OR), sua aparncia fsica e a disposio
das portas no interior do mesmo so apresentados na

Figura 6.

Figura 6 - Circuito integrado SN74LS32.

3.4.2 Circuito integrado SN74LS08

Este circuito integrado composto por 4 portas E (AND), sua aparncia fsica e a disposio
das portas no interior do mesmo so apresentados na
Figura 7.

13

Eletrnica Digital
Mecatrnica 2 Etapa

Figura 7 - Circuito integrado SN74LS08.

3.4.3 Circuito integrado SN74LS04

Este circuito integrado composto por 6 portas NO (NOT), ou inversoras,
sua aparncia fsica e a disposio das portas no interior do mesmo so apresentados na
Figura 8.

Figura 8 - Circuito integrado SN74LS04.

3.4.4 Circuito integrado SN74LS00

Este circuito integrado composto por 4 portas NO-E (NAND), sua aparncia
fsica e a disposio das portas no interior do mesmo so apresentados na Figura 9.

Figura 9 - Circuito integrado SN74LS00.

3.4.5 Circuito integrado SN74LS02

Este circuito integrado composto por 4 portas NO-OU (NOR), sua
aparncia fsica e a disposio das portas no interior do mesmo so apresentados na
Figura 10.
14

Eletrnica Digital
Mecatrnica 2 Etapa

Figura 10 - Circuito integrado SN74LS02.

3.4.5 Circuito integrado SN74LS86

Este circuito integrado composto por 4 portas OU-EXCLUSIVO (XOR), sua
aparncia fsica e a disposio das portas no interior do mesmo so apresentados na
Figura 11.

Figura 11 - Circuito integrado SN74LS86.

Em relao aos circuitos integrados apresentados nos itens anteriores ressalta-se

que os pinos 1 e 14 tem a funo de alimentao destes componentes, desta forma,
deve-se aplicar nestes pinos uma diferena de tenso de 5 V, sendo que o pino 7
ligado ao negativo, GND, e o pino 14 no +5 V. Esta disposio dos pinos de
alimentao padro na famlia 74 de circuitos integrados que seguem o padro TTL.
3.5 - Formas Cannicas de uma funo lgica
Uma funo lgica binria Y (a, b,...) dita estar representada na 1 forma
cannica se Y estiver escrita como a soma de produtos, nos quais aparecem todas as
variveis binrias em cada um dos termos, denominados MINTERMOS, que constituem
a expresso, na forma direta ou negada, como apresentado abaixo:
Somas

Y (a, b, c) = (a b c) + (a b c) + (a b c)
15

Eletrnica Digital
Mecatrnica 2 Etapa

Produtos
Uma funo lgica binria Y (a, b,...) dita estar representada na 2 forma
cannica se Y estiver escrita como produto de somas, nos quais aparecem todas as
variveis binrias em cada um dos termos, denominados MAXTERMOS, que
constituem a expresso, em forma direta ou negada, como apresentado a seguir:
Produtos
s
Y (a, b, c) = (a + b + c) (a + b + c) (a + b + c)
Somas
Para obter a funo lgica nas suas formas cannicas diretamente da tabela de
verdade basta seguir as regras descritas abaixo:

1 forma cannica - Obtm-se somando todos os produtos lgicos, ou

mintermos, formados das linhas da tabela de verdade que do funo Y o
valor lgico 1, neste caso deve-se negar, ou barrar, todas as variveis da
linha em questo que possuem valor lgico 0;

2 forma cannica - Obtm-se multiplicando todas as somas lgicas, ou

maxtermos, formadas das linhas da tabela de verdade que do funo Y o
valor lgico 0, neste caso deve-se negar, ou barrar, todas as variveis da
linha em questo que possuem valor lgico 1;

Como exemplo considere a tabela verdade a seguir:

Linha 1
Linha 2
Linha 3
Linha 4
Linha 5
Linha 6
Linha 7
Linha 8

a
0
0
0
0
1
1
1
1

b
0
0
1
1
0
0
1
1

c
0
1
0
1
0
1
0
1

Y
1
0
0
0
0
1
1
0

Considerando que o valor lgico de Y 1 nas linhas 1, 6 e 7, a expresso de Y

na 1 forma cannica, soma de mintermos, :

Y (a, b, c) = (a b c) + (a b c) + (a b c)
E considerando que o valor lgico de Y 0 nas linhas 2, 3, 4, 5 e 8, a
expresso de Y na 2 forma cannica, multiplicao de maxtermos, :

Y (a, b, c) = (a + b + c) (a + b + c) (a + b + c) (a + b + c) (a + b + c)
3.6 Simplificaes de funes Booleanas
16

Eletrnica Digital
Mecatrnica 2 Etapa
A simplificao de funes lgicas Booleanas importante, pois, atravs de uma
expresso mais simples o circuito utilizado para representar esta funo tambm se
torna mais simples, utilizando, conseqentemente, um menor nmero de componentes.
importante ressaltar, que quanto menor for o nmero de componentes utilizados,
menor ser o custo final do circuito e menor ser o atraso entre o sinal de entrada e a
sada. Portanto, formas simplificadas para os circuitos so sempre utilizadas para
obteno do produto final, aumentando a eficincia do mesmo, reduzindo custos e
tempo de produo.
Uma forma de simplificar o nmero de termos de uma funo atravs do
mtodo grfico ou de Karnaugh. Outros mtodos, como o mtodo algbrico e o mtodo
numrico de Quine-McCluskey tambm podem ser utilizados, sendo que o algbrico
demanda maior experincia com os teoremas e postulados da lgebra de Boole e o
mtodo numrico, geralmente, aplicado quando o nmero de variveis elevado.
Nesta apostila ser abordado o mtodo grfico de Karnaugh.
3.6.1 Mtodo grfico de Karnaugh
Este mtodo relativamente simples e eficaz at quatro variveis, acima disto,
embora este mtodo possa ser utilizado, pouco prtico.
Um mapa de Karnaugh uma matriz com 2N clulas, sendo N o nmero de
variveis do problema e onde cada clula est associada a uma combinao possvel das
entradas, em outras palavras, a uma linha da tabela verdade. Para trs variveis, por
exemplo, o mapa de Karnaugh um conjunto de 8 clulas, j que existem 8 linhas na
tabela verdade. As clulas do mapa de Karnaugh so preenchidas de modo que as
combinaes de entrada logicamente adjacentes sejam, tambm, graficamente
adjacentes. Duas combinaes so logicamente adjacentes quando diferem pelo estado
lgico de apenas uma nica varivel, por exemplo, as combinaes m1 = A B C D e
m3 = A B C D , so logicamente adjacentes, pois diferem apenas pela varivel C, em m1 a
varivel C aparece negada e em m3 ela aparece no negada, as outras variveis
permanecem inalteradas.
3.6.2 Representao das funes nos Mapas de Karnaugh
Duas situaes podem ocorrer quando se representa uma funo no mapa de
Karnaugh: ou a funo est na 1 forma cannica ou ento na 2 forma cannica.
Quando a funo est na 1 forma cannica basta colocar 1 nas clulas associadas aos
mintermos que a compem e 0 nas restantes. Quando a funo est na 2 forma
cannica basta colocar 0 nas clulas associadas aos ndices de maxtermos que
compem a funo e 1 nas restantes.

Regra para montagem do mapa de Karnaugh:

1) Desenhar o mapa de acordo com o nmero de variveis de acordo com a
Figura 12:

17

Eletrnica Digital
Mecatrnica 2 Etapa

Figura 12 Montagem do mapa de Karnaugh.

2) Considerando o preenchimento a partir da tabela verdade, preencher com

0 ou 1 cada uma das clulas de acordo com a linha correspondente
na tabela:

Figura 13 - Preenchimento do mapa de Karnaugh.

Considerando a 1 forma cannica tm-se as seguintes regras para simplificao:

Regra para simplificao atravs da 1 Forma Cannica:

1) Identificar as clulas ocupadas por 1;
2) Formar os grupos de clulas ocupadas por 1, estes grupos devem conter o
maior nmero possvel de clulas, desde que este nmero seja sempre uma
potncia de 2, por exemplo, s permitida a formao de grupos que tenham
1, 2, 4, 8, 16, 32,... elementos;
3) Os grupos devem ter sempre a forma de quadrados ou retngulos;
4) A mesma clula pode participar da formao de dois ou mais grupos
diferentes;
5) Os elementos da coluna da esquerda so adjacentes aos elementos da coluna
da direita. Da mesma forma, os elementos da linha superior do mapa so,
tambm, adjacentes aos da linha inferior;
6) Sempre que um grupo formado, a varivel que muda de estado eliminada;
18

Eletrnica Digital
Mecatrnica 2 Etapa
7) A cada grupo de 1 corresponde um termo da expresso final;
8) A varivel representada na forma negada quando o valor lgico dela for
0, ou 1 quando o valor for direto, no negado.
Por exemplo, considere a tabela verdade apresentada a seguir:
a
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1

b
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1

c
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1

d
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1

Y
0
0
0
0
1
1
1
0
0
0
0
1
0
1
0
1

Que possui a seguinte expresso Booleana na 1 forma cannica:

Y (a, b, c, d ) = (a b c d ) + (a b c d ) + (a b c d ) + (a b c d ) + (a b c d ) + (a b c d )
Sua representao pelo mapa de Karnaugh e a expresso simplificada obtida
atravs do mesmo apresentada abaixo.

Y (a, b, c, d ) = (b c d ) + (a c d ) + (a b d )
Para segunda forma cannica o procedimento para montagem e preenchimento
do mapa so as mesmas, diferindo apenas na forma de interpretao do mesmo,
consequentemente no procedimento de simplificao.

Regra para simplificao atravs da 2 Forma Cannica:

1) Identificar as clulas ocupadas por 0;

19

Eletrnica Digital
Mecatrnica 2 Etapa
2) Formar os grupos de clulas logicamente adjacentes ocupadas por 0, estes
grupos devem conter o maior nmero possvel de clulas logicamente
adjacentes, desde que este nmero seja sempre uma potncia de 2, por
exemplo, s permitida a formao de grupos que tenham 1, 2, 4, 8, 16,
32,... elementos;
3) Os grupos devem ter sempre a forma de quadrados ou retngulos;
4) A mesma clula pode participar da formao de dois ou mais grupos
diferentes;
9) Os elementos da coluna da esquerda so adjacentes aos elementos da coluna
da direita. Da mesma forma, os elementos da linha superior do mapa so,
tambm, adjacentes aos da linha inferior;
5) Sempre que um grupo formado, a varivel que muda de estado
eliminada;
6) A cada grupo de 0 corresponde um termo da expresso final;
7) A varivel representada na forma negada quando o valor lgico dela for
1, ou 0 quando o valor for direto, no negado.
Como exemplo considere a tabela verdade do exemplo anterior, com a expresso
Booleana na 2 forma cannica abaixo:

Y (a, b, c, d ) = (a + b + c + d ) (a + b + c + d ) (a + b + c + d )
(a + b + c + d ) (a + b + c + d ) (a + b + c + d ) (a + b + c + d )
(a + b + c + d ) (a + b + c + d ) (a + b + c + d )
O mapa de Karnaugh, juntamente com sua expresso simplificada so
apresentados abaixo.

Y (a, b, c, d ) = (a + b) (a + c + d ) (a + b + c) (a + c + d ) (a + c + d )
Portanto, pode-se concluir atravs dos exemplos acima que a simplificao pela
1 forma levou a uma expresso mais simples e conseqentemente a um circuito com
um menor nmero de componentes para implementar a mesma funo lgica.

20

Eletrnica Digital
Mecatrnica 2 Etapa
4

Diagramas de tempo de circuitos digitais

Os diagramas de tempo de circuitos digitais consistem em uma forma de

representar a variao de sada de uma porta lgica, ou qualquer circuito digital mais
complexo, em funo do tempo. Estes diagramas so compostos por vrias linhas
representando cada uma das entradas e uma ou mais linhas que representa(m) a(s)
sada(s). No eixo vertical tem-se a informao da variao dos sinais de entrada e sada
e no eixo horizontal a informao de tempo. Um exemplo de diagrama de tempo
apresentado na Figura 14.

Figura 14 - Exemplo de um diagrama de tempo para um circuito digital.

Para interpretar este tipo de diagrama, em relao figura anterior, basta

considerar o valor das entradas em um determinado perodo de tempo e as sadas
pertinentes. Por exemplo, entre os instantes T0 e T1 a entrada a est em nvel alto, as
entradas b e c em nvel baixo, o que leva as sadas a e b aos estados alto e
baixo, respectivamente. Desta forma, pode-se avaliar o comportamento do circuito para
cada perodo de tempo de interesse.
No exemplo a seguir apresentada a variao do sinal de sada para uma porta
do tipo E (AND), Figura 15. Nesta figura possvel observar que o estado da sada
Y s foi a nvel alto, quando ambas as entradas a e b estavam em nvel alto, ou seja,
quando ambas as entradas so 1, este comportamento est de acordo com a tabela
verdade para este tipo de porta, conforme pode ser observado no item 3.3.3.

21

Eletrnica Digital
Mecatrnica 2 Etapa

Figura 15 - Diagrama de tempo para uma porta "E" ("AND").

22

Eletrnica Digital
Mecatrnica 2 Etapa
Primeira lista de Exerccios de Eletrnica Digital
Entrega:
1 Qual a principal diferena entre sinais analgicos e digitais?
2 Cite algumas vantagens do uso de sistemas digitais?
3 Qual a diferena entre um sinal contnuo e um sinal discreto no tempo?
4 Por que um sinal discreto no tempo no pode ser considerado como um sinal
digital? O que falta, neste caso, para que o sinal seja considerado digital?
5 verdadeira a afirmao de que no processo de digitalizao de um sinal existe
perda de informao? Por qu?
6 Por que o sistema de numerao binrio mais adequado aos sistemas digitais?
7 Realize as seguintes mudanas de base:
a) (1256)10 = ( ? )2
b) (753)10 = ( ? )2
c) (880)10 = ( ? )8
d) (569)10 = ( ? )8
e) (65535)10 = ( ? )16
f) (1024)10 = ( ? )16
g) (11001)2 = ( ? )10
h) (11011010)2 = ( ? )10
i) (562)8 = ( ? )10
j) (1023)8 = ( ? )10
k) (1AF)16 = ( ? )10
l) (255B)16 = ( ? )10
8 Represente as expresses booleanas a seguir atravs do seu circuito lgico, ou seja,
utilizando os smbolos das portas lgicas? Importante: Utilize apenas portas com duas
entradas e uma sada.
a) Y (a, b, c) = a + (b c)
b) Y (a, b, c) = (a b c) + (a c)
c) Y (a, b, c, d ) = (a + b) (c + d ) (a + d )

23

Eletrnica Digital
Mecatrnica 2 Etapa
10 Obtenha as expresses nas duas formas cannicas para as seguintes tabelas
verdades?
a)
b)
a
0
0
0
0
1
1
1
1

b
0
0
1
1
0
0
1
1

c
0
1
0
1
0
1
0
1

Y
0
0
1
0
1
1
1
0

a
0
0
0
0
1
1
1
1

b
0
0
1
1
0
0
1
1

c
0
1
0
1
0
1
0
1

Y
1
1
1
0
1
0
1
0

11 Simplifique a expresso Booleana abaixo (na 1 forma cannica), cuja tabela

verdade apresentada, atravs do mapa de Karnaugh.

Y (a, b, c, d ) = (a b c d ) + (a b c d ) +
+( a b c d ) + ( a b c d ) + (a b c d )

a
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1

b
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1

c
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1

d
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1

Y
0
0
0
0
0
1
0
0
0
0
1
0
0
1
1
1

12 - Simplifique a expresso Booleana abaixo (na 2 forma cannica), cuja tabela

verdade apresentada, atravs do mapa de Karnaugh.

Y (a, b, c, d ) = (a + b + c + d ) (a + b + c + d )
(a + b + c + d ) (a + b + c + d ) (a + b + c + d )
(a + b + c + d ) (a + b + c + d )

a
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1

b
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1

c
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1

d
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1

Y
1
0
1
0
0
1
0
1
1
0
1
0
0
1
1
1

13 Faa o diagrama de tempo para as portas AND, NAND, XOR, NOR e

NOT de acordo com as tabelas verdades das mesmas. Considere portas de duas
entradas e uma sada.
24

Eletrnica Digital
Mecatrnica 2 Etapa
8 Circuitos seqenciais
At o momento as ferramentas desenvolvidas so aplicveis aos circuitos
digitais conhecidos como combinacionais, ou seja, nesta classe de circuitos a(s) sada(s)
do sistema dependem apenas do estado das entradas. Nos circuitos seqenciais as sadas
so funes das entradas e do estado anterior das sadas, dando ao circuito a
caracterstica de continuidade, ou em outras palavras, seqncia. Nesta nova classe de
circuitos um elemento de grande importncia o latch que tem a propriedade de
armazenar o estado anterior de suas sadas, e conseqentemente, o elemento bsico,
juntos com as portas lgicas dos circuitos seqenciais.
8.1 Latches
O latch o principal elemento dos circuitos combinacionais e possui a
capacidade de armazenar um determinado estado de sua entrada e so os elementos
constituintes dos flip-flops. Os vrios flip-flops existentes se diferenciam pelo nmero
de entradas que possuem e na maneira pela qual tais entradas afetam o estado de sua
sada.
A seguir, sero estudados o latch RS, o latch RS controlado e o latch tipo
D.
8.1.1 O Latch RS
O latch RS o mais simples, ele pode ser construdo com o uso de duas portas
NOR de 2 entradas cada, conectadas conforme mostra a Figura 16. Note que h duas
entradas, chamadas R e S, e duas sadas, Q e Q . Note tambm que existe uma conexo
entre a sada Q e uma das entrada da NOR 2. Existe tambm uma conexo entre a sada
Q e uma das entradas da NOR 1. Conexes entre sada e entrada so denominadas
realimentaes, e no caso de circuitos digitais, so responsveis pela propriedade de
armazenamento apresentada pelo circuito.

Figura 16 - "Latch" RS.

A anlise do funcionamento do latch RS segue os passos abaixo:

Passo 1 - Identificao de uma combinao de entradas capaz de determinar o estado do
latch de maneira independente do estado anterior, se isso for possvel;

25

Eletrnica Digital
Mecatrnica 2 Etapa
Passo 2 - Assumindo o estado determinado no passo 1 como sendo o estado inicial,
aplicao de uma nova combinao de entradas para verificar como o
circuito se comporta, se muda de estado ou no;
Passo 3 - Repetio dos passos 1 e 2 para cada combinao de entradas capaz de
determinar o estado do circuito de maneira independente;
A partir do procedimento anterior encontrar-se- uma tabela de comportamento
denominada tabela de transio de estados, ou simplesmente, tabela de transio, a qual
caracterstica deste latch. Em particular, cada latch possui um comportamento que
pode ser expresso em termos de uma tabela de transferncia que lhe prpria.
Para o latch RS da Figura 16, imaginemos que sejam aplicados
simultaneamente os valores 1 e 0 s entradas R e S, respectivamente, no instante de
tempo t0. Considerando que o valor 1 aplicado a qualquer uma das entradas de uma
porta NOR determina o valor da sada desta porta como sendo 0, independente dos
valores das demais entradas. Logo, se for aplicado R = 1 e S = 0 em t0, a sada Q se
estabilizar com valor 0 em t0+tdNOR 1, onde tdNOR 1 o atraso da porta NOR 1. Como
existe uma ligao entre Q e uma das entradas da porta NOR 2, a partir do tempo
t0+tdNOR 1 ambas entradas desta porta estaro estabilizadas em 0. Ento, a partir do
tempo t0+tdNOR 1+ tdNOR 2, onde tdNOR 2 o atraso da porta NOR 2, a sada Q estar
estabilizada com o valor lgico 1.
Observe no pargrafo anterior que os valores exibidos pelas sadas Q e Q so
sempre complementares. justamente por esse motivo que elas recebem essas
denominaes. Entretanto, se aplicarmos as entradas R = 1 e S = 1, ambas sadas se
estabilizaro em 1, o que conflita com o que foi colocado anteriormente. Desta forma,
foi convencionado que esse seria um estado proibido, ou indeterminado, de modo que a
situao, R = 1 e S = 1, deve sempre ser evitada, no caso do latch RS.
Um latch pode assumir um dentre dois estados possveis para suas sadas.
Esses estados correspondem aos valores que uma varivel Booleana pode assumir, ou
seja, 0 e 1. O estado 0 tambm chamado estado reset e o estado 1 tambm
chamado estado set. Essas informaes podem ser resumidas pela Tabela 4 a seguir
para o latch RS:
Tabela 4 - Tabela de estados para para o "latch" RS.

1
0
0
0
1

0
0
1
0
1

0
0
1
1
0

Q
1
1
0
0
0

Descrio
Vai para o estado reset
Mantm estado reset (mantm estado anterior)
Vai para o estado set
Mantm estado set (mantm estado anterior)
Estado proibido

A tabela anterior pode ser escrita de maneira mais compacta, de modo a

incorporar a informao da dependncia temporal, conforme apresentado na Tabela 5.
Ressalta-se que para denominao dos estados na Tabela 4 e Tabela 5 considera-se
como referncia a sada Q apenas.
26

Eletrnica Digital
Mecatrnica 2 Etapa
Tabela 5 - Tabela de estados enfatizando a dependncia temporal do "latch" RS.

R
0
0
1
1

S
0
1
0
1

Qt+1
Qt
1
0
-

Descrio
Mantm estado anterior
Estado set
Estado reset
Proibido

A tabela anterior lista os valores possveis para as entradas nas colunas mais
esquerda, admitindo que esses valores esto sendo aplicados no instante presente t. Para
cada situao de entradas, o novo valor da sada, e portanto o novo estado do latch,
para o instante imediatamente posterior t+1 encontra-se na coluna mais direita. Como
a sada Q sempre exibe o complemento da sada Q, apenas o valor de Q listado,
ficando Q subentendido.
O comportamento de circuitos seqenciais pode tambm ser expresso por meio
de um diagrama denominado diagrama de estados. Sendo o latch RS um circuito
seqencial, pode-se usar um diagrama de estados para representar seu funcionamento,
conforme mostrado na Figura 17. Neste diagrama os estados reset e set esto
representados por nodos, crculos. A transio entre estados representada por uma
aresta, seta. A condio de entradas segundo a qual uma determinada transio pode
ocorrer est definida junto sua aresta. Por exemplo, estando o latch RS no estado
reset, para que ele v para o estado set necessrio que R = 0 e S = 1. Caso R = 0 e
S = 0, o latch RS ficar no estado em que se encontra.

Figura 17 - Diagrama de estados para o "latch" RS.

Para evitar que se tenha que desenhar o circuito completo toda a vez que houver
uma ocorrncia do latch RS, utiliza-se o smbolo apresentado na Figura 18.

Figura 18 - Smbolo do "latch" RS.

27

Eletrnica Digital
Mecatrnica 2 Etapa
8.1.2 O Latch RS controlado
No latch RS, cujo funcionamento foi descrito no item anterior, uma alterao
das entradas R e S pode acarretar uma troca de estado. Porm, em alguns casos pode
ocorrer que os sinais conectados s entradas R e S sofram variaes no desejadas,
sendo vlidos somente em alguns intervalos de tempo bem determinados. Nesse caso,
seria interessante que houvesse uma entrada de maior prioridade que fosse encarregada
de controlar a habilitao do latch, deixando-o sensvel ou no aos valores das
entradas R e S.
Nesse sentido, o latch RS controlado um aprimoramento do latch RS. Ele
construdo a partir do latch RS, pela colocao de um par de portas AND nas
entradas R e S, conforme mostra a Figura 19. A entrada C tem por objetivo habilitar ou
desabilitar o latch RS: caso C = 0, o latch mantm o estado, pois R1 = 0 e S1 = 0;
caso C = 1, o latch funciona normalmente. A tabela de transio deste latch
apresentada abaixo, Tabela 6. Observe que se C = 0, o latch mantm seu estado,
independente dos valores de R e S, os X indicam essa independncia, ou seja, no
importa. Repare tambm que h ainda outra situao em que o latch mantm o
estado, quando C = 1, mas R = 0 e S = 0.

Figura 19 - "Latch" RS controlado.

Tabela 6 - Tabela de estados do "latch" RS controlado.

C
0
1
1
1
1

R
X
0
0
1
1

S
X
0
1
0
1

Qt+1
Qt
Qt
1
0
-

Descrio
Mantm estado anterior
Mantm estado anterior
Estado de set
Estado de reset
Proibido

O diagrama de estados para o latch RS controlado muito semelhante ao

diagrama do latch RS, conforme mostra a Figura 20. Apenas as condies para troca
ou manuteno de estado so diferentes: no caso do latch RS controlado, as condies
so compostas. Por exemplo, para que o latch RS controlado se mantenha num
mesmo estado necessrio que C = 0 ou que C = 1 e R = 0 e S = 0.

28

Eletrnica Digital
Mecatrnica 2 Etapa

Figura 20 - Diagrama de estados para o "latch" RS controlado.

O smbolo adotado para o latch RS controlado apresentado na Figura 21.

Figura 21 - Smbolo do "latch" RS controlado.

8.1.4 O Latch tipo D

A necessidade de evitar a ocorrncia do estado proibido um detalhe que
dificulta o projeto de circuitos seqenciais com latches RS. O latch tipo D
construdo a partir do latch RS controlado, de tal maneira que, pela colocao de um
inversor entre as entradas S e R, fica assegurado que nunca ocorrer a situao de
entrada R = 1 e S = 1, responsveis pelo surgimento do estado proibido, Figura 22.
Desta forma, a tabela de transio do latch tipo D pode ser derivada da tabela do
latch RS controlado, onde as entradas R e S passam a ser a entrada D, com S = D.
Duas combinaes de entradas desaparecem: uma que resultava na manuteno do
estado e outra que resultava no estado proibido. A tabela de estados do latch D
mostrada a abaixo, Tabela 7.

Figura 22 - "Latch" tipo D.

Tabela 7 - Tabela de estados do "latch" tipo D.

Qt+1 Descrio
29

Eletrnica Digital
Mecatrnica 2 Etapa
0
1
1

X
0
1

Qt
0
1

Mantm estado anterior

Estado de reset
Estado de set

Na Figura 23 apresentado o smbolo do latch tipo D.

Figura 23 - Smbolo do "latch" tipo D.

8.2 Latches com lgica de ativao complementar

Os latches vistos at aqui apresentam lgica de ativao direta, isto , esto
ativados enquanto o controle estiver no nvel lgico 1 e desativados enquanto o controle
estiver no nvel lgico 0. possvel inverter-se essa lgica de ativao pela simples
insero de um inversor antes da entrada de controle. Assim, um latch com lgica de
ativao complementar, negada ou invertida, est ativo enquanto o controle vale 0 e
desativado enquanto o controle vale 1. A Figura 24 mostra os smbolos do latch RS
controlado e do latch D, ambos com lgica de ativao complementar. Repare que a
indicao da lgica de ativao complementar feita por meio de um crculo colocado
antes da entrada de controle.

Figura 24 - "Latches" RS controlado e tipo D com lgica de ativao complementar.

ATabela 8 e a Tabela 9 mostram o funcionamento destes latches com lgica

de ativao complementar. Comparando com as tabelas de estados dos latches
correspondentes com lgica de ativao direta, nota-se que as aes so as mesmas;
apenas o que muda o nvel do sinal de controle necessrio para ativ-los.
Tabela 8 - Tabela de estados para o "Latch" RS controlado
com lgica de ativao complementar.

C
1
0
0
0
0

R
X
0
0
1
1

S
X
0
1
0
1

Qt+1
Qt
Qt
1
0
-

Descrio
Mantm estado anterior
Mantm estado anterior
Estado de set
Estado de reset
Proibido
30

Eletrnica Digital
Mecatrnica 2 Etapa
Tabela 9 - Tabela de estados para o "latch" tipo D com lgica de
ativao complementar.

C
1
0
0

D
X
0
1

Qt+1
Qt
0
1

Descrio
Mantm estado anterior
Estado de reset
Estado de set

8.3 Flip-flops
Conforme visto os latches controlados D e RS so ativados ou controlados
pelo nvel lgico do sinal de controle. Isso significa que, enquanto o sinal de controle
estiver ativado o latch eventuais variaes das entradas D ou R e S sero percebidas
pelo latch e este poder mudar de estado. Essa caracterstica particularmente
imprpria para a construo de circuitos seqenciais sncronos, uma vez que em tais
circuitos qualquer troca de estado deve ocorrer de maneira sincronizada com o sinal de
relgio.
Os flip-flops so circuitos derivados dos latches, porm ativados pela transio
do sinal de controle (i.e., pela borda). Isso faz com que um flip-flop permanea ativado
apenas durante um intervalo de tempo muito pequeno, aps a ocorrncia de uma
transio do sinal de controle. Assim, uma eventual troca de estado s pode ocorrer
durante esse breve intervalo de tempo em que o flip-flop est ativado. Entre duas
transies sucessivas do mesmo tipo (ou subida ou descida) do sinal de controle, o flipflop mantm o ltimo estado adquirido.
Dependendo de sua construo, um flip-flop pode ser disparado pela transio
de subida ou pela transio de descida do sinal de controle. Diz-se ento, que flip-flops
so disparados pela borda (ascendente ou descendente, conforme for o caso), enquanto
que latches so sensveis ao nvel lgico (alto ou baixo, conforme for o caso). A
seguir, sero estudados os flip-flops mais utilizados.

31

Eletrnica Digital
Mecatrnica 2 Etapa
7.3.1 Flip-flop mestre escravo
O flip-flop D mestre-escravo composto por dois latches D conectados em
cascata, conforme mostra a Figura 25: o primeiro chamado de mestre e o segundo de
escravo. O sinal de controle externo est conectado diretamente ao controle do latch
mestre e ao inversor cuja sada est conectada ao controle do latch escravo.

Figura 25 - Flip-flop tipo D mestre escravo.

Analisando-se as conexes, possvel deduzir que os dois latches funcionam

de maneira complementar com relao ao sinal de controle externo: enquanto o controle
vale 1, o mestre est ativado e o escravo est mantendo seu estado anterior e enquanto o
controle vale 0, o mestre est mantendo seu estado anterior e o escravo est ativado.
Como a entrada do escravo est conectada sada do mestre, o ltimo valor lido durante
a ativao do mestre aparecer na sada do escravo no semiperodo seguinte.
Do ponto de vista externo, o flip-flop D mestre-escravo da Figura 25 funciona
como se fosse disparado pela borda descendente do sinal de controle: o ltimo valor de
D amostrado pelo latch mestre antes da borda descendente fica armazenado,
aparecendo na sada Q do latch escravo logo aps a mesma borda descendente.
8.3.2 Flip-flop disparados pela borda
Um flip-flop disparado pela borda, tambm referenciado por sensvel borda,
ignora o sinal de controle enquanto este se encontra estvel num dos dois nveis lgicos.
Porm, quando o sinal de controle passa por uma transio, o flip-flop disparado pela
borda fica ativado por um breve instante durante o qual as entradas podem, ou no,
determinar a troca de seu estado. Dependendo da maneira como construdo, o flip-flop
ser disparado ou somente pela borda ascendente ou somente pela borda descendente. A
Figura 26 mostra o circuito de um flip-flop D disparado pela borda ascendente, feito
com portas NAND de duas entradas.

32

Eletrnica Digital
Mecatrnica 2 Etapa

Figura 26 - Flip-flop D disparado pela borda ascendente.

A tabela de transio de um flip-flop D disparado pela borda ascendente

mostrada a seguir.
Tabela 10 - Tabela de transio de estados para o flip-flop D disparado
pela borda ascendente.

Na tabela anterior, o smbolo indica que a ativao do flip-flop instantnea e

s ocorre durante as bordas ascendentes do sinal de controle C. Por outro lado, entre
duas bordas ascendentes consecutivas do sinal de controle, o flip-flop mantm o estado
anteriormente armazenado. O smbolo do flip-flop D mostrado na Figura 27; o
tringulo colocado na entrada de controle C indica que a ativao se d pela borda
ascendente, e no pelo nvel lgico, como ocorre no latch D.

Figura 27 - Smbolo do flip-flop D disparado pela borda ascendente.

Alm do flip-flop D existe tambm o flip-flop JK, cujo funcionamento

mostrado na
Tabela 11. Note que seu funcionamento assemelha-se ao do latch RS, exceto que
a combinao de entradas (J = 1;K = 1) no leva a um estado proibido, mas sim
complementao do estado anterior. Da mesma forma que o flip-flop D, esse flip-flop
ativado instantaneamente durante a passagem de uma borda ascendente do sinal de
controle. Entre duas bordas ascendentes consecutivas, o flip-flop mantm o estado
anterior.
33

Eletrnica Digital
Mecatrnica 2 Etapa
Tabela 11 - Tabela de transio de estados para o flip-flop JK
disparado pela borda ascendente.

O smbolo do flip-flop JK disparado pela borda ascendente mostrado na Figura

28.
Tambm nesse smbolo, o tringulo na entrada de controle indica que a ativao
se d pela borda ascendente.

Figura 28 - Smbolo do flip-flop JK disparado pela borda ascendente.

8.3.3 Flip-flops disparados pela borda descendente

Um flip-flop disparado pela borda descendente ativado apenas no instante em
que o sinal de controle passa pela borda descendente. Nesse instante, o flip-flop amostra
os sinais das entradas (D ou JK), podendo mudar de estado conforme o valor destas
entradas. Entre duas bordas descendentes consecutivas, o flip-flop mantm o estado
anterior. A Tabela 12 e a
Tabela 13 mostram o funcionamento do flip-flop D e do flip-flop JK disparados
pela borda descendente, respectivamente.
Tabela 12 - Tabela de transio de estados para o flip-flop D
disparado pela borda descendente.

Tabela 13 - Tabela de transio de estados para o flip-flop JK

disparado pela borda descendente.

34

Eletrnica Digital
Mecatrnica 2 Etapa

A Figura 29 mostra os smbolos do flip-flop D e do flip-flop JK disparados pela

borda descendente. Note a existncia de um crculo antes da entrada de controle,
indicando que os flip-flops so disparados pela borda descendente.

Figura 29 - Smbolos para o flip-flop D (a) e para o flip-flop JK (b), ambos disparados pela
borda descendente.

Na Figura 30 apresentado um resumo das possveis lgicas de ativao para

latches e/ou flip-flops.

Figura 30 - Lgicas de ativao.

35

Eletrnica Digital
Mecatrnica 2 Etapa
9 Contadores
So sistemas seqenciais que contam o nmero de pulsos que ocorre em sua
entrada durante certo intervalo de tempo. A indicao da contagem em binrio, ou
seja, na base 2, e obtida atravs das sadas binrias do contador.
Existem dois tipos bsicos de contadores:
a) Os assncronos - nos quais as transies dos flip-flops no so simultneas;
b) Os sncronos nos quais as transies dos flip-flops so simultneas e geradas
por um sinal de clock.
9.1 Contadores assncronos
So caracterizados por no terem entradas de clock comuns. Essa se faz
apenas no primeiro flip-flop para os demais flip-flops o sinal de clock provm da
sada do flip-flop anterior, Figura 31.

Figura 31 - Contador assncrono.

Na figura anterior Q1, Q2, Q3 e Q4 so as sadas do contador e ENA o sinal de

habilitao para a operao de contagem na presena do sinal de clock.
9.2 Contadores sncronos
Neste tipo de contador todos os flip-flops so liberados na mesmo instante, pois
estes contadores possuem as entradas de clock interligadas, portanto, o clock aciona
todos os flip-flops simultaneamente. A indicao da contagem pode ser obtida
diretamente das sadas dos flip-flops ou atravs de circuitos combinacionais, Figura 32.

36

Eletrnica Digital
Mecatrnica 2 Etapa

Figura 32 - Contador sncrono.

Na figura acima Q1, Q2, Q3 e Q4 so as sadas do contador.

importante ressaltar que existe no mercado uma variedade muito grande de
circuitos contadores com as mais diversas caractersticas, como nmero de sadas,
presena do sinal de preset e clear, circuito de gerao de clock interno e outras.
A ttulo de exemplificao a seguir so apresentados os contadores CD4020, CD4040 e
CD4060, Figura 33.

Figura 33 - Circuitos integrado contadores comerciais.

Repare nas diferenas entre estes trs tipos de contadores, para maiores
informaes sobre os mesmos deve-se recorrer ao catlogo (data sheet) dos mesmos
disponibilizado pelo fabricante.
10 Multiplexadores e demultiplexadores
No nosso dia a dia lidamos com vrios sistemas que utilizam multiplexadores
(MUX) e demultiplexadores (DEMUX), o mais comum deles e o aparelho de som de
nossa residncia, em uma chave seletora, selecionamos qual fonte sonora utilizaremos
(Vinil, CD, Toca fitas, Radio, MD, etc.). A chave seletora ento especifica qual o canal
de comunicao que ser utilizado, conhecida tambm como via de dados, e assim, esta

37

Eletrnica Digital
Mecatrnica 2 Etapa
informao ser amplificada e transmitida para os auto-falantes. Assim de uma maneira
geral, o MUX, seleciona um entre vrios sinais de entrada e o envia para a sada.
10.1 Multiplexadores
Um multiplexador digital ou seletor de dados um circuito lgico que aceita
diversos dados digitais de entrada e seleciona um deles, em certo instante, para a sada.
O roteamento do sinal de entrada desejado para a sada controlado pelas entradas de
seleo.
O multiplexador atua como uma chave digital controlada de vrias posies,
onde o cdigo digital aplicado nas entradas de seleo controla qual ser a entrada de
dados chaveada para a sada. Por exemplo, a sada, Y, ser igual entrada de dados I0
para um determinado cdigo de seleo; e ser igual a I1 para outro cdigo de seleo; e
assim por diante, Figura 34. Em outras palavras, um multiplexador seleciona um entre
vrios dados de entrada e transmite o dado selecionado para um nico canal de sada.
Isto chamado de multiplexao.

Figura 34 Multiplexador.

10.2 Demultiplexadores
Um multiplexador recebe varias entradas e transmite uma delas para a sada. Um
demultiplexador realiza a operao inversa: ele recebe uma nica entrada, I, e a distribui
por vrias sadas, Y0 a Y7. Desta forma, como no multiplexador, o cdigo de seleo de
entrada determina para qual sada entrada de dados ser transmitida. Em outras palavras,
o demultiplexador recebe uma fonte de dados e seletivamente a distribui para uma entre
vrias sadas, como se fosse uma chave de varias posies, Figura 35.
As aplicaes desses dispositivos so inmeras desde sistemas de segurana a
sistemas complexos de telecomunicaes. Para todas as essas aplicaes os dois
dispositivos devem ser previamente sincronizados para que as sadas do
demultiplexador sejam as respectivas entradas do multiplexador.

38

Eletrnica Digital
Mecatrnica 2 Etapa

Figura 35 - Demultiplexador.

A seguir apresentado o circuito integrado comercial CD4051 este componente

pode ser utilizado tanto como multiplexador ou demultiplexador, esta capacidade se
deve ao fato de que suas entradas/sadas so bidirecionais, Figura 36. Maiores
informaes sobre este componente so obtidas no catlogo do mesmo.

Figura 36 - Circuito integrado CD4051.

11 Memrias
A principal vantagem dos sistemas digitais sobre os analgicos a capacidade
de armazenar, facilmente, grandes quantidades de informao e/ou dados por perodos
longos ou curtos de tempo. Esta capacidade de memria o que torna os sistemas
digitais to versteis e adaptveis s diversas situaes. Por exemplo, em um
computador digital, a memria principal armazena instrues que informam ao
computador o que fazer sob qualquer circunstncia possvel, de modo que o computador
realize sua tarefa com um mnimo de interveno humana.
Vamos estudar os tipos mais comuns desses dispositivos e sistema de memria.
J estamos bem familiarizados com o flip-flop, que um dispositivo eletrnico de
memria. Os avanos na tecnologia LSI (Large Scale Integration) e VLSI (Very
Large Scale Integration) tornaram possvel a obteno de um grande nmero de flipflops em um nico chip, organizados em vrios arranjos de memria.

39

Eletrnica Digital
Mecatrnica 2 Etapa
Ento as memrias so os dispositivos que armazenam informaes, essas por
sua vez codificadas, digitalmente, atravs de um cdigo binrio qualquer. Essas
informaes podem ser nmeros, letras, caracteres quaisquer, comandos de operaes,
endereos ou ainda qualquer outro tipo de dado. Essas informaes armazenam dados
para endereamento, programao e para constituir o conjunto de funes internas para
a funcionalidade do prprio sistema. Outro tipo de aplicao consiste em utiliz-las para
executarem quaisquer funes de circuitos combinacionais, e ainda, com o auxlio de
contadores comuns e conversores, gerarem formas de onda de diversas maneiras de
modo mais simples.
11.1 Classificao das memrias
As memrias podem ser classificas de acordo com as seguintes caractersticas:

Acesso;
Volatilidade;
Escrita/Leitura ou apenas de leitura;
Tipo de armazenamento.

Vamos analisar cada item:

Acesso - As memrias armazenam informaes em lugares denominadas
palavras, ou localidade de memria. Cada uma das palavras possui um conjunto
de bits que nos permite o seu acesso, a esse conjunto de bits damos o nome de
endereo. Esse conceito de fcil compreenso, pois como o prprio nome diz,
o conjunto de bits representa o endereo da palavra onde est armazenada uma
informao. O tempo de acesso de uma memria o tempo necessrio desde a
entrada de um endereo at o momento em que a informao aparece na sada.
Para as memrias de escrita/leitura tambm o tempo necessrio para a
informao ser gravada.
Podemos ter acesso a uma dada localidade de memria de duas maneiras
diferentes:
acesso seqencial;
acesso aleatrio;
Volatilidade - As memrias podem ser volteis ou no volteis. As memrias
volteis so aquelas que ao retirada a alimentao perdem as informaes
armazenadas. So memrias feitas, geralmente, a partir de semicondutores e na
maioria das vezes, possuem como elemento de memria o flip-flop. Um
exemplo tpico a memria RAM. As memrias no volteis so aquelas que
mesmo sem alimentao continuam com as informaes armazenadas. Dentre
essas se destacam as memrias magnticas e as eletrnicas: ROM, PROM e
EPROM;
Memrias de escrita/leitura ou memrias apenas de leitura - As memrias de
escrita/leitura so aquelas que permitem acesso a uma clula qualquer para
escrevermos a informao desejada, alm disso, permitem o acesso tambm para
a leitura do dado. As memrias RAM tambm se enquadraram nessa situao.
40

Eletrnica Digital
Mecatrnica 2 Etapa
Por sua vez, as memrias apenas de leitura, so aquelas em que a informao
fixa, s podendo efetuar-se a leitura de cada clula. So tambm conhecidas
como ROM (Read Only Memory);
Tipos de armazenamento - Quanto ao tipo de armazenamento as memrias
classificam-se em estticas e dinmicas. As memrias de armazenamento
esttico so aquelas em que uma vez inserido o dado numa clula, este l
permanece. As memrias de armazenamento dinmico so aquelas em que
necessitamos inserir a informao de tempos em tempos, pois de acordo com as
caractersticas de seus elementos internos essas informaes so perdidas aps
um determinado tempo.
As memrias de armazenamento esttico apresentam como vantagem a
simplicidade de utilizao quando comparadas s dinmicas. Em contrapartidas
as memrias estticas so mais lentas para acesso que as dinmicas.
11.2 Terminologia
O estudo dos sistemas e dos dispositivos de memria est repleto de termos.
de grande valia compreender o significado de alguns termos mais bsicos, que so
apresentados a seguir:
Clula de memria - Um dispositivo ou circuito eltrico utilizado para
armazenar um nico bit (0 ou 1). Exemplos de clula de memria incluem: um
flip-flop, um capacitor carregado e uma pequena regio numa fita ou disco
magntico;
Palavra de memria - Um grupo de bits (clulas) em uma memria que
representa instrues ou dados de algum tipo. Por exemplo, um registrador de
oito flip-flops pode ser considerado uma memria que esta armazenando uma
palavra de 8 bits. Os tamanhos de palavra nos computadores modernos variam
tipicamente de 4 a 64 bits, dependendo do porte do computador;
Byte - Um termo especial usado para um grupo de oito bits. Um byte sempre
constitudo de 8 bits. Tamanhos de palavra podem ser expressos em bytes assim
como em bits. Por exemplo, uma palavra de 8 bits tambm uma palavra de um
byte; uma palavra de 16 bits tem dois bytes, e assim por diante;
Capacidade - Uma maneira de especificar quantos bits podem ser armazenados
em um determinado dispositivo de memria ou num sistema de memria
completo. Para ilustrar, suponha que temos uma memria capaz de armazenar
4096 palavras de 20 bits. Isto representa uma capacidade total de 81920 bits
( 4096 20 = 81920 ). Poderamos tambm expressar essa capacidade de
memria como 4096 20 . Quando representada desse modo, o primeiro nmero
(4.096) o nmero de palavras, e o segundo nmero (20) o nmero de bits por
palavra (tamanho da palavra). O nmero de palavras em uma memria
freqentemente um mltiplo de 1024. comum usar a designao "1K" para
representar 1024 = 210 quando nos referimos capacidade de memria. Logo,
41

Eletrnica Digital
Mecatrnica 2 Etapa

uma memria com uma capacidade de armazenamento de 4 K 20 na verdade

uma memria de 4096 20 . O desenvolvimento de memrias maiores trouxe a
designao "1M" ou "1 mega" para representar 220 = 1048576. Assim, uma
memria que possui uma capacidade de 2 M 8 tem na verdade uma capacidade
de 2097152 8 . A designao "giga" se refere a 230 = 1073741824;
Densidade - Outro termo para capacidade. Quando dizemos que um dispositivo
de memria tem uma densidade maior do que outro, queremos dizer que ele
pode armazenar mais bits no mesmo espao, ou seja, ele mais de denso;
Endereo - um nmero que identifica a posio de palavra na memria. Cada
palavra armazenada em um dispositivo ou sistema de memria possui um
endereo nico. Endereos sempre existem num sistema digital como um
nmero binrio, embora, por convenincia, nmeros em octal, hexadecimal e
decimal sejam freqentemente utilizados para representar esses endereos,
Figura 37;

Figura 37 - Organizao da memria.

A Figura 37 ilustra uma pequena memria constituda de oito palavras.

Cada uma destas oito palavras tem um endereo especfico representado por um
nmero de trs bits que varia de 000 at 111. Sempre que nos referimos a uma
posio especfica na memria, utilizamos seu cdigo de endereo para
identific-la.
Operao de Leitura - Operao na qual a palavra binria armazenada numa
determinada posio (endereo) de memria detectada e ento transferida para
outro dispositivo. Por exemplo, se desejamos utilizar a palavra 4 da memria da
figura anterior para algum propsito, devemos realizar uma operao de leitura
no endereo 100. A operao de leitura freqentemente chamada de operao
de busca, pois a palavra est sendo buscada da memria. Utilizaremos os dois
termos indistintamente;
Operao de Escrita - Operao na qual uma nova palavra colocada numa
determinada posio de memria. Tambm chamada de operao de
armazenamento. Sempre que uma nova palavra escrita numa posio de
memria, ela substitui a palavra que estava previamente armazenada l;
42

Eletrnica Digital
Mecatrnica 2 Etapa

Tempo de Acesso - Uma medida da velocidade de operao de um dispositivo de

memria. o tempo necessrio para realizar uma operao de leitura. Mais
especificamente, o tempo entre a memria receber uma nova entrada de
endereo e os dados se tornarem disponveis na sada da memria.
Memria Voltil - Qualquer tipo de memria que necessita da aplicao de
energia, alimentao, para poder armazenar informao. Se a energia eltrica
removida, todas as informaes armazenadas na memria so perdidas. Muitas
das memrias semicondutoras so volteis, enquanto todas as memrias
magnticas so no-volteis, o que significa que elas podem manter a
informao sem energia eltrica;
Memria de Acesso Aleatrio (RAM Random Access Memory) - Memria
na qual a posio fsica real de uma palavra da memria no tem efeito sobre o
tempo necessrio para ler ou escrever nesta posio. Em outras palavras, o
tempo de acesso o mesmo para qualquer endereo na memria. A maioria das
memrias semicondutoras so de acesso aleatrio;
Memria de Acesso Seqencial (SAM Sequence Access Memory) - Um tipo
de memria no qual o tempo de acesso no constante, mas varia dependendo
do endereo. Uma determinada palavra armazenada encontrada percorrendo
todos os endereos at que o endereo desejado seja alcanado. Isto produz
tempos de acesso que so muito maiores do que os das memrias de acesso
aleatrio. Um exemplo de dispositivo de memria de acesso seqencial uma
fita magntica.
Para ilustrar a diferena entre SAM e RAM, considere a situao na qual
voc gravou 60 minutos de msica numa fita cassete de udio. Quando desejar
alcanar uma msica em particular, voc ter que retroceder ou avanar a fita at
a encontrar. O processo relativamente lento, e o tempo necessrio depende de
onde a msica desejada est gravada na fita. Isto SAM, j que voc percorreu
atravs das informaes registradas at encontrar o que estava procurando. A
contrapartida RAM para isso seria um CD ou MD de udio, no qual voc pode
rapidamente selecionar qualquer msica informando o cdigo apropriado, e ele
gasta aproximadamente o mesmo tempo, no importando a msica selecionada.
As memrias de acesso seqencial so utilizadas onde os dados a serem
acessados sempre vm numa longa seqncia de palavras sucessivas. A memria
de vdeo do microcomputador, por exemplo, deve fornecer seu contedo na
mesma ordem repetidamente para manter a imagem na tela.
Memria de Leitura e Escrita (RWM Read/Write Memory) - Qualquer
memria que possa ser lida ou escrita de maneira igualmente fcil;
Memria somente de Leitura (ROM Read-Only Memory) - Uma vasta classe
de memrias semicondutoras, projetadas para aplicaes nas quais a razo entre
as operaes de leitura e escrita muito alta. Tecnicamente, uma ROM pode ser
escrita (programada) apenas uma vez, e esta operao normalmente realizada
pelo fabricante da mesma. Depois disso, as informaes podem ser somente
43

Eletrnica Digital
Mecatrnica 2 Etapa
lidas da memria. Outros tipos de ROM so na verdade RMM (read-mostly
memories), nas quais se pode escrever mais de uma vez; porm a operao de
escrita mais complicada do que a de leitura, e no realizada freqentemente.
Todas as ROMs so no-volteis e mantm os dados quando a energia
removida;
Dispositivos de Memria Esttica - Dispositivos de memria semicondutora nos
quais os dados permanecem armazenados enquanto a energia est presente, sem
a necessidade de reescrever periodicamente os dados na mesma;
Dispositivos de Memria Dinmica - Dispositivos de memria semicondutora
nos quais os dados no permanecem armazenados, mesmo com a energia
presente, a menos que os dados sejam periodicamente reescritos. Sendo esta
operao de reescrita denominada de refresh;
11.3 Princpios de operao da memria
Embora cada tipo de memria seja diferente na sua operao interna, certos
princpios bsicos so comuns a todas elas.

Figura 38 - Operao da memria.

Todos os dispositivos de memria necessitam de diversos tipos diferentes de

linhas de entrada e de sada para realizar as seguintes funes, Figura 38:
1. Selecionar o endereo na memria que est sendo acessado para uma operao
de leitura ou escrita;
2. Selecionar uma operao de leitura ou escrita que ser realizada;
3. Fornecer os dados de entrada a serem armazenados na memria durante uma
operao de escrita;
4. Manter os dados de sada vindos da memria durante uma operao de leitura;
5. Habilitar (ou desabilitar) a memria de modo que ela responda (ou no) s
entradas de endereamento e ao comando de leitura/escrita.

44

Eletrnica Digital
Mecatrnica 2 Etapa
11.3.1 Entradas de endereo
Utilizando o bloco anterior como exemplo, a memria armazena 32 palavras,
logo a mesma possui 32 posies de armazenamento diferentes e, portanto possui 32
endereos binrios diferentes, variando de 00000 at 11111 (0 a 31 em decimal). Desta
forma, existem cinco entradas de endereo, A0 at A4. Para acessar cada uma das
posies de memria para uma operao de leitura ou escrita, o cdigo de
endereamento de cinco bits para essa posio aplicado nas entradas de endereo. De
um modo geral, N entradas de endereo so necessrias para uma memria que possui
uma capacidade de 2N palavras.
Podemos visualizar a memria da Figura 38 como um arranjo de 32
registradores, no qual cada registrador guarda uma palavra de quatro bits. Cada posio
mostrada contendo quatro clulas de memria que guardam 1s ou 0s, que formam a
palavra de dados armazenada nesta posio. Vejamos o seguinte exemplo, a palavra
0110 est armazenada no endereo 00000, a palavra de dados 1111 est armazenada no
endereo 00010, e assim por diante.
11.3.2 A entrada R/W
Esta entrada controla qual operao deve ser realizada na memria: leitura (R
read) ou Escrita (W write). A entrada identificada por R / W e, como no existe
a barra sobre R, isto indica que a operao de leitura ocorre quando R / W = 1. A barra
sobre W indica que a operao de escrita acontece quando R / W = 0 . Outros
identificadores (nomenclaturas de outros autores) so usados freqentemente para essa
entrada. Dois dos mais comuns so W (escrita) e WE (write enable - habilitao de
escrita). Novamente, a barra indica que a operao de escrita ocorre quando a entrada
est em nvel baixo, portanto, fica subentendido que a operao de leitura ocorre para
nvel alto.
11.3.3 Habilitao da memria

Muitos sistemas de memria tem algum modo de desabilitar completamente uma
parte ou toda a memria, de modo que ela no possa responder s outras entradas. Isto
representado na figura anterior pela entrada ME, embora ela possa ter nomes diferentes
nos vrios tipos de memria, tais como chip enable (CE) ou chip select (CS). Na
figura, ela mostrada como uma entrada ativa em nvel alto que habilita a memria, de
modo que ela no responder s entradas de endereo e de R / W quando estiver em
nvel baixo. Este tipo de entrada til quando vrios mdulos de memria so
combinados para formar uma memria maior.
12 Conversores A/D e D/A
12.1 Conversores A/D
A maioria dos dados obtidos de sensores comuns, tais como sensores de
temperatura, intensidade luminosa, posio, tenso, corrente e outros, fornecem sinais
analgicos, ou seja, uma tenso que proporcional grandeza medida e que varia de
45

Eletrnica Digital
Mecatrnica 2 Etapa
forma contnua numa faixa de valores. No entanto, a maioria dos equipamentos
modernos que fazem a aquisio de dados destes sensores, trabalha com tcnicas
digitais. Isso significa que o dado analgico, precisa ser convertido para a forma digital.
Para fazer esta converso so utilizados circuitos denominados conversores analgicodigital, ou simplesmente A/D. Este dispositivo como seu prprio nome indica, realiza a
converso de sinais, cuja amplitude varia continuamente em sinais digitais
correspondentes amplitude do sinal original.
Para converter se faz o uso de um comparador de tenso ou corrente - variando
de acordo com a aplicao - que ir comparar o sinal analgico com o valor de
referncia.
Desta forma os circuitos A/D devem preencher certos requisitos importantes
quanto ao seu desempenho so eles:
Quantizao;
Taxa de Amostragem;
Linearidade.
12.1.1 Quantizao
Entre os dois valores extremos da escala de valores analgicos que devem ser
convertidos para a forma digital existem infinitos valores intermedirios, o que
justamente caracteriza uma grandeza que varia de forma analgica. Entretanto, quando
passamos um valor qualquer entre os dois valores extremos incluindo-os, no podemos
representar qualquer quantidade, pois precisramos para isso de um nmero infinito de
bits.
Assim, por exemplo, se utilizarmos na converso 4 bits, teremos a possibilidade
de representar apenas 16 valores na escala total de valores analgicos, e se usarmos 8
bits poderemos representar 256 valores, conforme indica a Figura 39.
Se tivermos uma escala de 0 a 8 V, por exemplo, e usarmos 4 bits para a
converso, os "degraus" da escada de converso tero 0,5 V de altura, o que significa
que este conversor ter uma resoluo de 0,5 V. Se usarmos um conversor A/D de 8 bits
(256 "degraus" de resoluo) para fazer um voltmetro de 0 a 10 V por exemplo, a
resoluo deste voltmetro ser de 10/256 ou pouco menos de 0,04 V.

46

Eletrnica Digital
Mecatrnica 2 Etapa

Figura 39 - Escala de converso.

Este comportamento "digital" pode ser observado em muitos instrumentos

comuns, tais como os multmetros digitais em que, se a grandeza medida estiver num
valor intermedirio entre dois degraus da resoluo do conversor A/D, o valor
apresentado no display oscilar entre eles.
Evidentemente, para uma maior preciso na converso mais bits sero utilizados
pelo conversor. Tipos com 8 a 16 bits so comuns nas aplicaes industriais e em
medidas, dependendo da quantidade de "passos" desejados na converso, ou seja, a
resoluo do conversor.
12.1.2 Taxa de amostragem
Muitos processos de aquisio de dados de sensores, de processos ou de outras
aplicaes precisam ser rpidos. Um osciloscpio digital, por exemplo, deve medir as
tenses instantneas de um sinal em diversos pontos ao longo de um ciclo para poder
apresentar esta forma de onda com preciso na tela. Se a freqncia do sinal for alta,
isso implica a necessidade de se fazer amostragens num tempo extremamente curto.
Os conversores A/D podem ser encontrados em tipos que possuem freqncias
de amostragem numa ampla escala de valores. Os tipos mais rpidos tm suas
velocidades especificadas em MSPS (Mega Samples per Second ou Mega
Amostragens por Segundo).
Uma mquina industrial ou um instrumento de uso geral como um multmetro
pode usar conversores A/D relativamente lentos com taxas ou velocidades de
amostragens de at algumas unidades por segundo. Um multmetro digital comum, por
exemplo, faz de 1 a 10 amostragens por segundo apenas, dependendo do tipo. Todavia,
um osciloscpio digital ou virtual que precise observar uma forma de onda de 10 MHz,
deve, para ter uma definio razovel, realizar pelo menos 100 milhes de amostragens
por segundo (10 pontos por ciclo).
12.1.3 Linearidade
A curva de converso da grandeza analgica para a forma digital deve ser linear
para um bom conversor. Isso significa que no existem desvios na correspondncia
47

Eletrnica Digital
Mecatrnica 2 Etapa
entre o valor analgico e a sada digital ao longo da escala de valores em que o
conversor deve trabalhar. No entanto, na prtica podem ocorrer pequenos desvios, de
acordo com o que mostra a Figura 40.

Figura 40 - Linearidade da converso.

Isso quer dizer que, em determinadas faixas de valores, a converso pode ser
menos precisa. Esta impreciso mais grave nos tipos de maior definio, pois os
desvios podem ter a mesma ordem de grandeza que os "degraus" da escada de
converso, afetando assim a preciso final da mesma.
12.1.4 Princpio de funcionamento
Para fazer uma converso de sinais analgicos para a forma digital existem
diversas tcnicas que so empregadas nos circuitos comerciais, muitas delas
encontradas em circuitos integrados que so embutidos (embedded) em aplicaes
mais complexas, os quais fazem o controle de mquinas e equipamentos.
Com o objetivo de fazer uma apresentao inicial, e conseqentemente
superficial sobre o funcionamento do conversor A/D, apresentado o bloco comum a
todos os conversores, que o circuito de amostragem e reteno (sample and hold).
Para um estudo aprofundado sobre este assunto o leitor deve recorrer literatura
especfica.
O valor dos sinais analgicos que devem ser convertidos para a forma digital
corresponde a um determinado instante, cuja durao, em alguns casos, no vai alm de
alguns milionsimos de segundo.
Assim, um primeiro bloco importante do conversor um circuito que l o valor
do sinal a ser convertido num determinado instante e o armazena de modo que, mesmo
que o sinal varie depois, os circuitos que fazem a converso tm numa memria, neste
caso um capacitor, seu valor. Este circuito ilustrado em blocos na Figura 41.

48

Eletrnica Digital
Mecatrnica 2 Etapa

Figura 41 - Diagrama em blocos do conversor A/D.

O sinal a ser amostrado passa por um buffer de entrada cuja finalidade no

carregar o circuito externo, e ao mesmo tempo proporcionar isolamento do circuito de
converso.
Na sada deste circuito temos uma chave eletrnica ou chaveador, que determina
o instante exato em que a leitura do sinal deve ser feita. A chave fecha por uma frao
de segundo (numa freqncia que depende da velocidade de amostragem) permitindo
que o sinal carregue o capacitor C. Desta forma, quando a chave abre, esperando a
leitura seguinte, o capacitor tem armazenado o valor da grandeza analgica a ser
convertida. Esta tenso no capacitor mantida no circuito conversor atravs de um
buffer de sada durante o tempo que for necessrio.
Na Figura 42 temos um grfico que indica de que modo a tenso de entrada varia
e o circuito de amostragem e reteno mantm a sada constante durante os intervalos de
converso (que correspondem aos "degraus").

Figura 42 - Comparao entre a tenso de entrada e sada.

12.2 Conversores D/A

Os conversores digital/analgico so dispositivos que convertem um sinal digital
em um sinal analgico, para tal os mesmos recebem em sua entrada um conjunto de
bits, ou seja, uma palavra digital, e fornecem em sua sada um valor de tenso analgica
referente ao sinal de entrada. Este tipo de conversores so muito utilizados para
aplicaes de controle de dispositivos onde aps um processamento das informaes

49

Eletrnica Digital
Mecatrnica 2 Etapa
digitais necessrio atuar sobre algum dispositivo, como a intensidade de uma fonte de
luz, velocidade de um motor, posio de um atuador e outros.
Assim como nos conversores A/D estes dispositivos possuem as caractersticas
de resoluo, quantidade de bits por palavra, e de linearidade. Portanto, maiores
explicaes sobre estes conceitos so desnecessrias uma vez que foram apresentados
linhas acima para o conversor A/D e so os mesmos.

50

Eletrnica Digital
Mecatrnica 2 Etapa

Segunda lista de Exerccios de Eletrnica Digital

Entrega:
1 Qual a principal diferena entre os circuitos combinacionais e seqenciais?
2 Alm do valor das entradas em um determinado instante qual o outro fator que um
circuito seqencial considera para apresentar um valor de sada?
3 Quais os valores para a sada, Q, do latch RS para as entradas a seguir?
R
1
0
0
0
0
1
0

S
0
1
0
0
1
0
0

4 Qual a funo do sinal de controle do latch RS controlado?

5 Quais os valores para a sada, Q, do latch tipo D para as entradas a seguir?
C
1
0
0
0
1
1
0
1
1
0

D
0
1
0
1
1
0
1
0
1
0

6 Considerando o latch RS controlado, qual a funo do inversor inserido antes da

entrada R do mesmo e que d origem ao latch tipo D?
7 Em que consiste a lgica de ativao complementar para os latches?
8 O que so os dispositivos contadores?
9 Qual a diferena entre contadores sncronos e assncronos?
10 Em que consistem os circuitos multiplexadores e demultiplexadores?

51

Eletrnica Digital
Mecatrnica 2 Etapa
11 Explique por que existe a necessidade de se garantir o sincronismo entre os
multiplexadores e demultiplexadores durante a operao dos mesmos.
12 O que so dispositivos de memria?
13 Classifique, resumidamente, as memrias de acordo com:

Acesso;
Volatilidade;
Escrita/Leitura ou apenas de leitura;
Tipo de armazenamento.

14 - Um certo dispositivo de memria semicondutora especificado como 4 K 8 .

Quantas palavras podem ser armazenadas neste chip? Qual o tamanho da palavra?
Quantos bits este dispositivo pode armazenar no total?
15 Explique o que so conversores A/D e conversores D/A.

52