Escolar Documentos
Profissional Documentos
Cultura Documentos
Curitiba
2006
Centro Universitário Positivo
Núcleo de Ciências Exatas e Tecnológicas - NCET
Engenharia da Computação
Luiz Gustavo Dall’Igna Variani
Curitiba
2006
TERMO DE APROVAÇÃO
ii
SUMÁRIO
1. INTRODUÇÃO ............................................................................................................1
2. FUNDAMENTAÇÃO TEÓRICA ...................................................................................3
2.1. ECG ......................................................................................................................3
2.1.1. Fisiologia ........................................................................................................3
2.1.2. Características do sinal ..................................................................................5
2.1.3. Eletrodos ........................................................................................................5
2.1.4 Aquisição ECG ................................................................................................5
2.2. Amplificadores Operacionais ................................................................................6
2.2.1. Definição ........................................................................................................7
2.2.2. Ganho.............................................................................................................7
2.2.3. Saturação .......................................................................................................8
2.2.4. Modos operação.............................................................................................9
2.2.5. Freqüência de corte e taxa de atenuação ....................................................14
2.2.6. Tensão de offset...........................................................................................14
2.2.7. Slew-rate ......................................................................................................15
2.2.8. Rise-time ......................................................................................................16
2.2.9. Overshoot .....................................................................................................17
2.2.10. Drift.............................................................................................................17
2.2.11. Associação em cascata de estágios não-iteragentes.................................17
2.2.12. CMRR.........................................................................................................17
2.2.13 Amplificador de Instrumentação ..................................................................17
2.3. Filtros ..................................................................................................................18
2.3.1. Definição ......................................................................................................18
2.3.2. Classificação ................................................................................................19
2.3.3. Ressonância e Fator Qo e Seletividade .......................................................23
2.3.4. Defasagens em Filtros..................................................................................24
2.3.5. Ordem em Filtros..........................................................................................24
2.3.6. Filtros de Butterworth ...................................................................................25
2.3.7. Filtros de Chebyshev....................................................................................26
2.4. Protocolo SPI ......................................................................................................27
2.4. Protocolo I2C ......................................................................................................28
2.5. MultiMediaCard ...................................................................................................29
2.6. RTC (Real Time Clock) .......................................................................................30
3. TECNOLOGIA FPAA E dpASP .................................................................................32
3.1. Arquitetura ..........................................................................................................32
3.1.1. Célula de Entrada/Saída configurável ..........................................................34
3.1.2. Entrada/Saída multiplexável .........................................................................35
3.1.3. Célula de Saída ............................................................................................35
3.1.4. Bloco Analógico Configurável.......................................................................36
3.1.5. Tabela de busca (LUT – Look Up Table)......................................................37
3.1.6. Registrador de Aproximação Sucessiva (SAR) ............................................38
3.1.7. Tensão de referência....................................................................................39
3.2. Interface de configuração....................................................................................40
3.3. Interface de desenvolvimento .............................................................................41
4. ESPECIFICAÇÃO .....................................................................................................44
4.1. Especificação de Hardware ................................................................................45
4.1.1. Funções........................................................................................................45
4.1.2. Componentes ...............................................................................................46
4.1.3 Ambiente de desenvolvimento ......................................................................46
4.1.4. Requisitos.....................................................................................................46
4.1.5. Restrições ....................................................................................................47
4.1.6. Fluxograma ..................................................................................................47
4.2. Especificação de Software..................................................................................47
4.2.1. Funções........................................................................................................47
4.2.2. Ambiente de desenvolvimento .....................................................................48
4.2.3. Requisitos.....................................................................................................48
4.2.4. Restrições ....................................................................................................48
4.2.5. Fluxograma ..................................................................................................48
4.2.6. Protótipo de tela ...........................................................................................49
5. PROJETO..................................................................................................................50
5.1. Projeto de Hardware ...........................................................................................50
5.1.1. Sinais de Interface........................................................................................54
5.1.2. Características do sinal ................................................................................55
5.2. Projeto de Software.............................................................................................55
5.2.1. Diagrama de Casos de Uso .........................................................................55
5.2.2. Diagrama de Classes ...................................................................................56
5.2.3. Diagramas de Sequência .............................................................................57
6. RESULTADOS ..........................................................................................................59
7. CONCLUSÕES .........................................................................................................66
8. REFERÊNCIAS BIBLIOGRÁFICAS ..........................................................................67
9. ANEXOS.......................................................................Erro! Indicador não definido.
LISTA DE FIGURAS
vi
Figura 34 – Configuração típica de operação do RTC ..................................................31
Figura 35 – Arquitetura AN121E04 e AN221E04 ..........................................................33
Figura 36 – Célula de E/S configurável .........................................................................34
Figura 37 – Célula de E/S multiplexável ........................................................................35
Figura 38 – Célula de saída...........................................................................................36
Figura 39 – Bloco Analógico Configurável.....................................................................37
Figura 40 – Exemplo utilização A/D para linearização ..................................................39
Figura 41 – Gerador de referência ................................................................................39
Figura 42 – Ambiente ABK ............................................................................................40
Figura 43 – Carga da configuração no FPAA ................................................................41
Figura 44 – Interface de desenvolvimento: AnadigmDesigner2 ....................................42
Figura 45 – Interface de desenvolvimento: AnadigmFilter.............................................43
Figura 46 – Interface de desenvolvimento: AnadigmPID...............................................43
Figura 47 – Diagrama em blocos do sistema ................................................................44
Figura 48 – Estrutura de armazenamento MMC............................................................45
Figura 49– Fluxograma do Firmware.............................................................................47
Figura 50 – Fluxograma do Software ............................................................................48
Figura 51 – Protótipos de tela........................................................................................49
Figura 52 – Diagrama em blocos simplificado ...............................................................50
Figura 53 – Simulação do Filtro Passa Alta...................................................................51
Figura 54 – Diagrama em blocos detalhado ..................................................................52
Figura 55 – Filtro Corta Faixa de 60Hz..........................................................................53
Figura 56 – Filtro Passa Baixa de 100Hz ......................................................................53
Figura 57 – Esquemático da implementação em FPAA ................................................54
Figura 58 – Diagrama de Casos de Uso .......................................................................56
Figura 59 – Diagrama de Classes .................................................................................56
Figura 60 – Diagrama de seqüência – Ajustar Horário..................................................57
Figura 61 – Diagrama de seqüência – Visualizar Horário .............................................57
Figura 62 – Diagrama de seqüência – Abrir Arquivo .....................................................57
Figura 63 – Diagrama de seqüência – Capturar Arquivo...............................................58
Figura 64 – Diagrama de seqüência – Desenhar Gráfico..............................................58
Figura 65 – Acoplamento FPAA – Entrada....................................................................59
Figura 66 – Acoplamento FPAA – Saída.......................................................................60
Figura 67 – Ruído Composto por 60 e 120Hz ...............................................................60
Figura 68 – Ruído de 60Hz............................................................................................61
vii
Figura 69 – Sinal ECG Tratado .....................................................................................61
Figura 70 – ECG com Ganho 500 .................................................................................62
Figura 71 – ECG com Ganho 1000 ...............................................................................62
Figura 72 – ECG com Ganho 2000 ...............................................................................63
Figura 73 – ECG com Ganho 2000 e Ruído de 120Hz .................................................64
Figura 74 – Horário do Holter ........................................................................................64
Figura 75 – Protótipo do Holter......................................................................................65
viii
LISTA DE SIGLAS
ix
LISTA DE SÍMBOLOS
Ω - Ohm
dB – Decibéis
Hz – Hertz
KHz – Kilo Hertz
MHz – Mega Hertz
mV – Mili volts
µV – Micro volts
V – Volts
x
RESUMO
Assim como nos FPGA´s, a tecnologia FPAA tem como objetivo aumentar a
produtividade, reduzindo tempo e gastos no desenvolvimento, facilitando futuras
alterações com o mínimo de impacto no sistema em execução.
O foco deste projeto foi utilizar esta tecnologia, para a implementação de um
Holter de ECG, utilizando seus recursos para tratar o sinal a ser adquirido. Para a
aquisição de um sinal de ECG - sigla denominada para Eletrocardiograma – são
necessárias várias etapas envolvendo principalmente amplificação e filtragem do sinal.
O projeto contém também um microcontrolador que realiza a conversão do sinal
analógico para digital, armazenando-o em um cartão de memória para posteriormente
ser capturado por um microcomputador dotado de software específico para o projeto,
disponibilizando assim, as informações para análise de um profissional.
xi
ABSTRACT
xii
1
1. INTRODUÇÃO
2.1. ECG
2.1.1. Fisiologia
(a) (b)
A freqüência típica dos sinais que compõem o sinal de ECG variam entre 0,01 e
250Hz com amplitude entre 0,5 e 4mV (WEBSTER, 2002).
Eletrocardiogramas de alta resolução realizam a aquisição do sinal em um faixa
de freqüência maior, aproximadamente 300Hz. No entanto a aquisição na faixa entre
0,05 e 100Hz, retorna a maioria das informações necessárias para que o profissional
de saúde realize as análises necessárias.
Os principais ruídos que interferem no sinal de ECG são os sinais
eletromagnéticos do ambiente, normalmente com freqüência de 60Hz, assim como
sinais de biopotenciais gerados por movimentos dos músculos do paciente (EMG).
2.1.3. Eletrodos
2.2.2. Ganho
Eo
Av (dB) = 20 log (2.2)
Ei
2.2.3. Saturação
Também denominado como malha aberta (Figura 7), este modo não estipula
ganho no Amplificador Operacional, o ganho fornecido pelo AOP é o ganho
determinado pelas características físicas do componente.
Pelo fato de não possibilitar controle de ganho nesta configuração, este modo é
muito utilizado na construção de comparadores.
Circuito com ganho linear, sendo que seu sinal de saída é 180º defasado em
relação ao sinal de entrada. Tal fato é observado na Equação 2.4 abaixo, onde tem-se
um sinal negativo. A Figura 8 mostra tal configuração.
A impedância de entrada desta configuração é determinada por R1.
vo Rf
Avf = =− (2.4)
vi R1
vo Rf
Avf = = 1+ (2.5)
vi R1
vo Rf 0
Avf = = 1+ = 1+ = 1 (2.6)
vi R1 ∞
v v v
vo = − R f 1 + 2 + 3 (2.7)
R1 R2 R3
Se R1 = R2 = R3 = 3Rf
v +v +v
vo = − 1 2 3 (2.9)
3
v1 + v2 + v3
vo = (2.10)
3
R2
vo = (v2 − v1 ) (2.11)
R1
R1 ⋅ R f
Re = (2.12)
R1 + R f
2.2.7. Slew-rate
Figura 18 – Slew-rate
(adaptação de FRANCO, 2002)
2.2.8. Rise-time
Rise-time (Tr) ou tempo de subida, é o tempo gasto para que, o sinal de saída de
um AOP varie de 10 a 90% de seu valor final.
Figura 19 – Rise-time
17
2.2.9. Overshoot
2.2.10. Drift
vo vo1 vo 2 vo3 v
Av = = x x x...x o
vi vi vo1 vo 2 vo ( n−1) (2.13)
Av (dB) = Av (dB)1 + Av (dB) 2 + Av (dB) 3 + ... + Av (dB) n
2.2.12. CMRR
2R
vo = 1 + 3 (v1 − v2 ) (2.14)
Rg
2.3. Filtros
2.3.1. Definição
2.3.2. Classificação
No entanto, a resposta real dos filtros tem comportamento descrito pela Figura
23, onde é exibido o comportamento de um filtro passa baixa.
1
fc = (2.15)
2πRC
f0
Qo = (2.17)
BW
Isto indica que quanto maior o fator de qualidade, menor será a largura de faixa
(BW), ou seja, maior será a seletividade do circuito. Fazendo com que a banda de
passagem de freqüência diminua se aproximando da freqüência de ressonância (fc).
K – ganho máximo do filtro. Como são utilizados Amplificadores Operacionais é
possível construir filtros dotados de ganho.
Como os filtros não são ideais, os pontos de corte foram definidos como ponto
pontos de meia potência, pontos onde o ganho é de 0,707 (3dB), também denominado
ponto de atenuação 3dB, pois nesses pontos se tem uma queda de 3dB em relação ao
ponto de ganho máximo.
O conceito de seletividade tem muito significado nos filtros Passa Faixa e Rejeita
Faixa. A Figura 24 mostra que um alto fator de seletividade implica que apenas sinais
muito próximos da fo não serão atenuados, e quanto maior esta seletividade mais estes
sinais próximos de fo serão atenuados.
0,0
n=1
-20,0
Ganho (dB)
-40,0 n=2
n=6
-60,0
n=4
n=8
-80,0
-100,0
1 10 100 1000
Frequência
K
H(jω ) = (2.19)
2 ω 2
1 + E C
ωc
n
E = 10 PR/10 − 1 (2.20)
2
PR(dB) = 20log 1 + E (2.21)
onde,
K é o ganho máximo quando a freqüência w é nula.
PR é a amplitude da tensão de RIPPLE, sendo no máximo de 3dB.
A Figura 27 exibe as curvas de repostas de filtros de Chebyshev e Butterworth
de segunda e décima ordem.
Resposta em freqüência
Butterworth
-5 10ª ordem
Atenuação (dB)
-10
Butterworth
-15 2ª ordem
-20
Chebyshev
10ª ordem
-25
-30
100 1.000 10.000
Frequência (Hz)
(a) (b)
2.5. MultiMediaCard
A interface para estes dispositivos pode ser paralela ou serial. A figura acima
exibe a arquitetura de um RTC com interface I2C fabricado pela Dallas Semiconductors.
Outra característica, é que muitos RTC’s possibilitam a utilização de alarmes, para isso,
registradores específicos são programados conforme necessário.
31
O Anexo C contém os endereços para escrita e leitura dos registradores
utilizados para configurar o RTC DS1307. Os registradores são manipulados utilizando
o protocolo I2C explicado anteriormente.
(a) (b)
Figura 34 – Configuração típica de operação do RTC
O circuito básico para realização da interface com o RTC é ilustrado pela Figura
34 (b).
32
3. TECNOLOGIA FPAA E dpASP
3.1. Arquitetura
Uma Look Up Table de 256 bytes contém um contador de 8 bits, que quando
selecionado realiza contagem continua crescente, retornando para zero quando um
valor pré-definido for estabelecido. Cada valor deste contador é representado pela LUT
como um endereço. O valor apontado pelo endereço contido na LUT pode ser
armazenado em um ou dois destinos dentro da memória compartilhada SRAM
(Shadow SRAM).
A transferência dos dados da memória compartilhada (Shadow SRAM) para a
memória de configuração (Configuration SRAM) pode ocorrer em um dos seguintes
eventos:
1) quando o último byte de configuração for enviado (no máximo 2 bytes).
38
2) detecção interna de passagem por zero
3) resultado de um comparador
4) pino externo EXECUTE em nível alto. EXECUTE=1
Uma visão geral do sistema é mostrada pelo diagrama em blocos da Figura 47.
Tal diagrama será utilizado para descrever as funcionalidades e aplicabilidades que o
sistema dispõe.
...
byte 0 ... byte 447
bloco 46 dados
byte 448 ... byte 465
DATA/HORA
byte 466 ... byte 511
dados
4.1.1. Funções
4.1.2. Componentes
4.1.4. Requisitos
4.1.6. Fluxograma
4.2.1. Funções
4.2.3. Requisitos
4.2.4. Restrições
4.2.5. Fluxograma
f c = 0,5Hz
wo = 2πf c = 3,14159
C ≅ 1uF
4b
R1 =
[a + a + 8b(K − 1) ]ω C
2
c
4 ⋅1
R1 =
[1,414214 + 1,414214 + 8 ⋅1 ⋅ (1 − 1) ]⋅ 0,314159 ⋅1uF = 450kΩ
2
b 1
R2 = 2
= = 225kΩ
wc C R1 2
3,14159 1uF 2 450k
2
K ⋅ R1 1 ⋅ 450k
R3 = = =∞
K −1 1−1
R4 = 0
(a)
53
(b)
Figura 55 – Filtro Corta Faixa de 60Hz
(a) (b)
Não optou-se em utilizar formatos como o FAT e NTFS porque o cartão foi
utilizado apenas para armazenamento interno de dados do Holter. A transferência de
dados contidos no Holter foi realizada conectando-se o Holter no microcomputador, não
necessitando a retirada do cartão de memória para leitura.
A utilização do bootloader para a programação do microcontrolador, trouxe
grandes benefícios, reduzindo tempo para desenvolvimento do firmware.
Após a validação do sistema foi realizado um teste de monitoramento por
aproximadamente 30 minutos. O arquivo capturado do Holter teve aproximadamente
700KB.
FRANCO, SERGIO. Design With Operational Amplifiers and Analog Integrated Circuits.
Third Edition. Editora McGraw-Hill. New York, 2002.
http://www.ccs.uel.br/medicina/pbl/cardio/capitulo6.asp
72
ANEXO 2 – LISTA DE COMPONENTES