Escolar Documentos
Profissional Documentos
Cultura Documentos
Eletronica Digital PDF
Eletronica Digital PDF
Eletrnica Digital
Lgica Combinacional e Seqencial
Fortaleza-Cear
2004
SENAI/CE
Centro de Formao Profissional Waldyr Diogo de Siqueira CFP WDS
Ncleo de Educao Profissional NEP
Este projeto foi elaborado por colaboradores desta unidade de negcios cujos nomes esto
relacionados na folha de crditos.
Ficha Catalogrfica
S474
CDU 621.3
SENAI
Servio Nacional
de Aprendizagem
Industrial
Departamento
Regional do Cear
SUMRIO
1. SISTEMA DE NUMERAO
10
1.1 Introduo
10
10
10
11
13
14
16
17
18
18
19
20
21
2.1 Introduo
21
21
22
2.4 Funo OU ou OR
24
25
26
27
28
29
30
32
LGICOS
3.1 Introduo
32
32
3.3 Postulados
32
34
4. DIAGRAMAS DE VEITCH-KARNAUGH
36
36
36
37
38
39
40
40
4.8 Quadros
41
4.9 O Octeto
41
41
42
43
44
5.1 Introduo
44
44
45
46
48
6.1 Introduo
48
6.2 Cdigos
48
48
49
50
51
53
56
56
57
60
62
64
66
7.1 Introduo
66
66
67
68
70
70
71
72
73
74
75
75
77
7.14 Contadores
78
85
87
8.1 Introduo
87
8.2 Multiplex
87
88
89
89
8.5 Demultiplex
92
92
94
95
97
97
98
99
100
101
102
103
103
106
109
110
116
117
119
121
124
127
131
133
133
136
149
150
151
171
REFERNCIAS BIBLIOGRFICAS
1 SISTEMA DE NUMERAO
1.1 Introduo
O homem, atravs dos tempos, sentiu a necessidade da utilizao de sistemas
numricos.
Existem vrios sistemas numricos, dentre os quais se destacam: o sistema decimal,
o binrio, o octal e o hexadecimal.
O sistema decimal utilizado por ns no dia-a-dia e , sem dvida, o mais
importante dos sistemas numricos. Trata-se de um sistema que possui dez
algarismos, com os quais podemos formar qualquer nmero, atravs da lei de
formao.
Os sistemas: binrio, octal e hexadecimal so muito importantes na rea de tcnicas
digitais e computao.
1.2 O Sistema Binrio de Numerao
O sistema binrio de numerao um sistema no qual existem apenas dois
algarismos:
-
O algarismo 0 (zero), e
O algarismo 1 (um).
0 0
10
0 0
0 1
0 9
Algo familiar ocorre ao final do dcimo quilmetro. Quando a roda das unidades
comuta de 9 outra vez para 0, um pino nessa roda fora a roda das dezenas a
avanar de 1. por isso que o nmero muda para:
0 0
1 0
A roda das unidades foi colocada em 0 e enviou um vai-um para a roda das
dezenas. Chamemos esse processo familiar de zeragem e vai-um. As outras rodas
de um odmetro tambm so zeradas e enviam-um. Por exemplo, aps 999
quilmetro mostra:
0 0
9 9
O que o prximo quilmetro faz? A roda das unidades zerada e envia-um, a roda
das dezenas zerada e envia-um, roda das centenas zerada e envia-um, e a roda
dos milhares avana de 1, para obter:
0 1
0 0
0
11
0 0
Aps quatro quilmetro, a roda das unidades zera e envia-um, a segunda roda zera
e envia-um, e a terceira roda avana de 1:
0 1
Binrio
Decimal
Binrio
0000
1000
0001
1001
0010
10
1010
0011
11
1011
0100
12
1100
0101
13
1101
0110
14
1110
0111
15
111
12
dezena
unidade
10
102
101
100
5 x 100 + 9 x 10 + 4 x 1 = 594
Neste exemplo podemos notar que o algarismo menos significativo (4) multiplica a
unidade (1 ou 100), o segundo algarismo (9) multiplica a dezena (10 ou 101) e o
mais significativo (5) multiplica a centena (100 ou 102). A soma desses resultados ir
representar o nmero.
Podemos notar ainda, que a regra bsica de formao de um nmero consiste no
somatrio de cada algarismo correspondente multiplicado pela base (no exemplo o
nmero dez) elevada por ndice conforme o posicionamento do algarismo no
nmero.
Vamos agora utilizar um nmero binrio qualquer, por exemplo, o nmero 101. Pela
tabela notamos que este nmero equivale ao nmero 5 no sistema decimal.
13
21
20
1 x 22 + 0 x 21 + 1 x 20 = 5
1x4
0x2
1x1 =5
1 resto
47
23
2 resto
23
11
3 resto
11
4 resto
5 resto
ltimo quociente
MSB
LSB
ltimo 5
Quociente
1
4
resto
1
3
resto
1
2
resto
1
1
resto
resto
1011112 = 4710
Na prtica o bit menos significativo de um nmero binrio recebe a notao de LSB
(em ingls: Least Significant Bit) e o bit mais significativo de MSB (Most Significant
Bit).
Exerccios:
1 Converta o nmero 2110 em binrio.
2 Converta o nmero 55210 em binrio.
3 Converta o nmero 71510 em binrio.
1.7 O Sistema Octal de Numerao
O sistema octal de numerao um sistema no qual existem oito algarismos:
0, 1, 2, 3, 4, 5, 6, 7
Para representarmos
Octal
0
Decimal
10
Octal
12
11
13
12
14
13
15
14
16
15
17
16
20
17
21
10
18
22
11
19
23
82
1
81
80
1 x 82 + 4 x 81 + 4 x 80 =
1 x 64 + 4 x 8 + 4 x 1 = 64 + 32 + 4 = 10010
1448 = 10010
Exerccios
17
11
1 resto
2 resto
ltimo quociente
9210 = 1348
Exerccios
1 Converta o nmero 7410 em octal.
2 Converta o nmero 51210 em octal.
3 Converta o nmero 71910 em octal.
1.10 O Sistema Hexadecimal de Numerao
O sistema hexadecimal possui dezesseis algarismos, sendo sua base igual a 16. Os
algarismos so assim enumerados:
0, 1, 2, 3, 4, 5, 6, 7, 8, 9, A, B, C, D, E, F
Notamos que a letra A representa o algarismo A, que por sua vez representa a
quantidade dez. A letra B representa o algarismo B, que representa a quantidade
onze, e assim sucede-se at a letra F que representa a quantidade quinze.
18
Hexadecimal
0
1
2
3
4
5
6
7
8
9
A
B
C
D
E
Decimal
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
Hexadecimal
F
10
11
12
13
14
15
16
17
18
19
1A
1B
1C
1D
160
2 x 161 + F x 160 =
Sendo F16 = 1510, substituindo temos:
3 x 161 + 15 x 160 = 3 x 16 + 15 x 1 = 6310
3 F16 = 6310
19
Exerccios
1 Converta o nmero 1C316 em decimal.
2 Converta o nmero 23816.
3 Converta o nmero 1 FC916 em decimal.
1.12 Converso do Sistema Decimal para o Sistema Hexadecimal
Da mesma forma que nos casos anteriores, esta converso se faz atravs de
divises sucessivas pela base do sistema a ser convertido. Para exemplificar vamos
transformar o nmero 100010 em hexadecimal:
1 resto
1000
16
62
16
14
2 resto
ltimo quociente
100010 = 3E816
Exerccios
1 Converta o nmero 13410 para o sistema hexadecimal.
2 Converta o nmero 38410 para o sistema hexadecimal.
3 Converta o nmero 388210 para o sistema hexadecimal.
20
O estado 0 (zero) e
O estado 1 (um).
O estado 0 representar, Por exemplo: porto fechado, aparelho desligado,
ausncia de tenso, chave aberta, no, etc. O estado 1 representar, ento: porto
aberto, aparelho ligado, presena de tenso, chave fechada, sim, etc.
2.3 Funo E ou AND
A funo E aquela que executa a multiplicao de 2 ou mais variveis booleanas.
tambm conhecida como funo AND, nome derivado do ingls. Sua
representao algbrica para 2 variaes S = A . B, onde se l S = A e B.
Para melhor compreenso, vamos utilizar e analisar o circuito representativo da
funo E visto na figura.
Convenes:
chave aberta = 0
chave fechada = 1
Lmpada apagada = 0
lmpada acesa =1
22
Porta E ou AND
A porta E um circuito que executa a funo E, sendo representada na prtica,
atravs do smbolo visto na figura.
23
2.4 Funo OU ou OR
A funo OU aquela que assume valor 1 quando uma ou mais variveis da entrada
forem iguais a 1 e assume valor 0 se, e somente se, todas as variveis de entrada
forem iguais a 0. Sua representao algbrica para 2 variveis de entrada S = A +
B, onde se l S = A ou B.
O termo OR, tambm utilizado, derivado do ingls.
Para entendermos melhor a funo OU, vamos representa-la atravs do circuito da
figura.
24
Porta OU ou OR
a porta que executa a funo OU. Representaremos a porta OU atravs do
smbolo visto na figura.
25
Inversor
O inversor o bloco lgico que executa a funo NO.
Suas representaes simblicas so vistas na figura.
S
(antes de um outro bloco lgico)
Pela tabela da verdade, podemos notar que esta funo o inverso da funo E.
Porta NE ou NAND
A porta NE o bloco lgico que executa a funo NE.
Sua representao simblica vista na figura.
A
S
B
Podemos notar pela tabela da verdade que a funo NOU representa a funo Ou
invertida.
Porta NOU ou NOR
A porta NOU o bloco lgico que executa a funo NOU. Sua representao
simblica vista na figura.
28
A . B + A.B.
B, onde se l A
Smbolo Usual
Tabela da
Funo Lgica
Expresso
verdade
E
AND
0
0
1
1
0
1
0
1
0
0
0
1
Funo E:
Assume 1 quando
todas as variveis
S= AB
forem 1 e 0 nos
outros casos.
Funo OU:
OU
Assume 0 quando
0
1
0
1
0
1
1
1
todas as variveis
OR
0
0
1
1
S=A+B
forem 0 e 1 nos
outros casos.
30
NO NOT
Funo NO:
Inverte a varivel
aplicada
NE
NAND
NOU
NOR
Funo NE:
0
0
1
1
0
1
0
1
1
1
1
0
Inverso da funo
E.
Funo NOU:
0
0
1
1
0
1
0
1
1
0
0
0
Inverso da funo
OR
S = AB
S=A+B
OU.
Funo OU:
OU
EXCLUSIVE
sua
entrada.
INVERSOR
EXCLUSIVO
S=A
Exclusivo
assume 1
quando as
variveis
assumirem
S =A . B + A . B
S=AB
valores
diferentes entre
si
Funo
NOU
EXCLUSIVO
Coincidncia:
EXCLUSIVE
Assume 1
NOR
quando houver
COINCIDNCIA
coincidncia
entre os valores
S=A.B+A.B
S=A
das variveis
31
32
33
34
35
4 DIAGRAMAS DE VEITCH-KARNAUGH
4.1 Mtodo da Soma de Produtos
A figura abaixo mostra as quatro maneiras possveis de se fazer operao AND de
dois sinais de entrada que esto na forma complementada e no-complementada.
Essas sadas so chamadas produtos fundamentais.
A tabela lista cada produto fundamental ao lado das condies de entrada para a
produo de uma sada alta.
A
Produto Fundamental
AB
AB
AB
AB
B
0
0
1
1
0
0
1
1
C
0
1
0
1
0
1
0
1
Y
0
0
0
1
0
1
1
1
O que voc tem a fazer localizar cada sada na tabela-verdade e colocar por
escrito o produto fundamental. Por exemplo, a primeira sada 1 aparece para uma
entrada de A = 0, B = 1 e C = 1. O produto fundamental correspondente ABC. A
prxima sada 1 aparece para A = 1, B = 0 e C = 1. O produto fundamental
correspondente ABC. Continuando dessa forma, voc pode identificar todos os
produtos fundamentais, como mostrado na Tabela:
A
1 ABC
1 ABC
1 ABC
1 ABC
Produtos fundamentais
Para obter a equao da soma de produtos, voc tem de fazer a operao OR dos
produtos fundamentais da Tabela.
Y = ABC + ABC + ABC + ABC
4.3 Circuito Lgico
Aps ter obtido uma equao de soma de produtos, voc pode deduzir o
correspondente circuito lgico desenhando uma rede AND-OR:
37
A
A
38
A
A
39
AB
AB
AB
AB
AB
AB
AB
AB
(a)
AB 0
AB
AB 1
AB 0
1
(b)
(c)
40
4.8 Quadras
Uma quadra um grupo de quatro uns, que so adjacentes horizontalmente ou
verticalmente. Os uns podem estar lado a lado.
4.9 O Octeto
Alm de pares e quadras, h mais um grupo de uns adjacentes para procurar: o
octeto. Este um grupo de oito uns.
41
Como voc sabe, um par elimina uma varivel e seu complemento, uma quadra
elimina duas variveis e seus complementos, e um octeto elimina trs variveis e
seus complementos. Por causa disso, aps desenhar um mapa de Karnaugh,
circunde primeiro os octetos, em segundo as quadras e, por ltimo, os pares. Dessa
forma consegue-se a maior simplificao.
Y = A + BCD
42
vlido circundar os uns como mostrado na figura, mas o 1 isolado resulta em uma
equao mais complicada:
Y = A + ABCD
Por isto sobreponha grupos sempre que for possvel. Isto , use os uns mais de uma
vez para obter os grupos maiores que voc puder.
4.12 Enrolando o Mapa
Outra coisa, a saber, sobre o enrolamento. Olhe para a figura. Os pares resultam
nesta equao:
43
SITUAO
TABELA
DA
VERDADE
EXPRESSO
SIMPLIFICADA
CIRCUITO
Notamos que o circuito lgico pode possuir diversas variveis de entrada e uma ou
mais sadas conforme o caso do projeto.
5.3 Circuito com 2 Variveis
A figura representa o cruzamento das ruas A e B. Neste cruzamento, queremos
instalar um sistema automtico para os semforos, com as seguintes caractersticas:
45
A = 1.
A = 0 ou A = 1.
B = 1.
B = 0 ou B = 1.
V1 = 1.
V2 = 1.
g) Quando V1 = 1
h) Quando V2 = 1
V1 = 0, Vm2 = 0 e Vm1 = 1.
46
TOCA-DISCOS
TOCA-FITAS
RDIO FM
SA
CH 1
SB
CH2
SC
CH3
AMPLIFICADOR
Neste projeto, o circuito lgico receber as informaes das variveis de entrada A,B
e C, representando os aparelhos, e atravs das sadas SA, SB e SC comutaro as
chaves CH1, CH2 e CH3 para fazer a conexo conforme a situao requerida.
Convenes Utilizadas:
Variveis de entrada (A,B e C): aparelho desligado = 0 e ligado = 1.
Sadas (SA, SB e SC): S = 0
chave aberta e S = 1
chave fechada.
47
DECIMAL
BCD 8421
A
49
50
CHAVE
Ch0
Ch1
Ch2
Ch3
Ch4
Ch5
Ch6
Ch7
Ch8
Ch9
51
CDIGO 9876543210
D S9
S8
S7
S6
S5
S4
S3
S2
S1
S0
52
54
Characteres
Display
BCD 8421
Cdigo para 7
Segmentos
d e
g
0
1 1
0 1
0 0
1 1
0 1
1 1
0 1
1 1
0 1
1 1
0 1
1 1
1 1
0 0
1 1
1 1
55
para
construir
ULA
(Unidade
Lgica
Aritmtica)
dos
0
0
1
1
0
1
11
1
10
Transporte
Aps essa breve introduo, vamos montar uma tabela da verdade da soma de 2
nmeros binrios de 1 algarismo:
Ts
transporte de sada
Ts
(0 + 0 = 0
Ts = 0)
(0 + 1 = 1
Ts = 0)
(1 + 0 = 1
Ts = 0)
(1 + 1 = 0
Ts = 1)
56
Representando cada nmero por 1 bit, podemos, ento, montar um circuito que
possui como entradas A e B, e como sada, a soma dos algarismos (S) e o
respectivo transporte de sada (Ts). As expresses caractersticas do circuito,
extradas da tabela, so:
S=AB
Ts = AB
O circuito a partir destas expresses visto na figura.
MEIO
SOMADOR
B
Ts
1
+
1
Ts = 1Ts = 1Ts = 1
58
TE
TS
TE
(0 + 0 + 0 = 0
Ts = 0)
(0 + 0 + 1 = 1
Ts = 0)
(0 + 1 + 0 = 1
Ts = 0)
(0 + 1 + 1 = 0
Ts = 1)
(1 + 0 + 0 = 1
Ts = 0)
(1 + 0 + 1 = 0
Ts = 1)
(1 + 1 + 0 = 0
Ts = 1)
(1 + 1 + 1 = 1
Ts = 1)
transporte de entrada
S
SOMADOR
COMPLETO
B
TE
TS
Vamos, para exemplo de aplicao, montar um sistema em blocos que efetua soma
de 2 nmeros de 4 bits, conforme o esquema a seguir:
A3
A2
A1
A0
B3
B2
B1
B0
S4
S3
S2
S1
S0
Para efetuar a soma dos bits A0 e B0 dos nmeros (1 coluna), vamos utilizar um
Meio Somador, pois no existe transporte de entrada, mas para as outras colunas
utilizaremos Somadores Completos, pois necessitaremos considerar os transportes
provenientes das colunas anteriores. O sistema montado visto na figura.
0 - 0 = 0
e transporta 1 (empresta 1)
0 - 1 = 1
1 - 0 = 1
1 - 1 = 0
TS
(0 0 = 0
Ts = 0)
(0 1 = 1
Ts = 1)
(1 0 = 1
Ts = 0)
(1 1 = 0
Ts = 0)
Representando cada nmero por 1 bit, podemos montar um circuito com as entradas
A e B, e como sada, a subtrao (S) e o transporte de sada (Ts).
As expresses caractersticas do circuito, extradas da tabela, so:
S=AB
Ts = AB
O circuito a partir destas, visto na figura.
61
MEIO
SUBTRATOR
B
TS
62
TE
Ts
63
A
B
S
SUBTRATOR
COMPLETO
TE
TS
64
M
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
A
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
B
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
TE
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
S
0
1
1
0
1
0
0
1
0
1
1
0
1
0
0
1
Ts
0
0
0
1
0
1
1
1
0
1
1
1
0
0
0
1
Soma
Completa
(M = 0)
Subtrao
Completa
(M = 1)
B SUBTRATOR
COMPLETO
TE
TS
65
FLIP-FLOP
Q
66
Este dispositivo possui basicamente dois estados de sada. Para o flip-flop assumir
um destes estados necessrio que haja uma combinao das variveis e do pulso
de controle (clock). Aps este pulso, o flip-flop permanecer neste estado at a
chegada de um novo pulso de clock e, ento, de acordo com as variveis de
entrada, mudar ou no de estado.
Os dois estados possveis so:
1) Q = 0 Q = 1
2) Q = 1 Q = 0
Vamos, a seguir, analisar alguns circuitos de flip-flops e suas respectivas operaes.
7.3 Flip-Flop RS Bsico
Primeiramente, vamos analisar o flip-flop RS bsico, construdo a partir de portas NE
e inversores, cujo circuito visto na figura.
Notamos que estes elos de realimentao fazem com que as sadas sejam injetadas
juntamente com as variveis de entrada, ficando claro, ento, que os estados que as
sadas iro assumir dependero de ambas.
Para analisarmos o comportamento do circuito, vamos construir a tabela da verdade,
levando em considerao as 2 variveis de entrada (S e R) e a sada Q anterior (Qa)
aplicao das entradas:
67
S
0
0
0
0
1
1
1
1
R
0
0
1
1
0
0
1
1
Qa
0
1
0
1
0
1
0
1
Qf
0
1
0
0
1
1
1
1
Qf
1
0
1
1
0
0
1
1
fixa Qf = Qa
fixa Qf em 0
fixa Qf em 1
no permitido
Qf
Qa
A entrada S denominada Set, pois quando acionada (nvel 1), passa a sada para
1 (estabelece ou fixa 1), e a entrada R denominada Reset, pois quando acionada
(nvel 1), passa a sada para 0 (recompe ou zera o flip-flop). Estes termos so
muito usuais na rea de eletrnica digital, sendo provenientes do idioma ingls.
Este circuito ir mudar de estado apenas no instante em que mudam as variveis de
entrada. Veremos em seguida, como o circuito de um flip-flop RS que tem sua
mudana de estado controlada pela entrada de clock.
7.4 Flip-Flop RS com Entrada Clock
Para que o flip-flop RS bsico seja controlado por uma seqncia de pulsos de
clock, basta trocarmos os 2 inversores por portas NE, e s outras entradas destas
portas, injetarmos o clock. O circuito, com estas modificaes visto na figura.
68
Qf
QA
RS bsico
7.5 Flip-Flop JK
O flip-flop JK nada mais que um flip-flop RS realimentado da maneira mostrada na
figura.
K
0
1
0
Qf
Qa
0
1
Qa
PR
Qf
No permitido
Funcionamento normal
70
PR
J
Q
CLR
CLK
Flip-flop Mestre-Escravo.
71
Qf
Qa
Qa
CK
CK
K
Q
(a)
(b)
72
CK
PR
CLR
Q
Q
T
CK
PR
PR
CK
K
CLR
CLR
73
Qf
Qa
Qa
PR
CK
CLR
Q
Q
PR
CK
CLR
Q
Q
Qf
1
74
O funcionamento deste sistema, juntamente com suas aplicaes, ser visto nos
itens subseqente.
7.12 Conversor Srie-Paralelo
O Registrador de Deslocamento pode ser usado para converter uma informao
srie em paralela, ou seja, funcionar como Conversor Srie-Paralelo. A configurao
bsica nessa situao, para uma informao de 4 bits, vista na figura.
75
INFORMAO
0 1 0 1
10 11 12 13
SRIE
Q3
Q2
Q1
Q0
Entrada
Srie
REGISTRADOR DE
CLOCK
CK
DESLOCAMENTO
1 2 3 4
de clock
Q3
Q2
Q1
Q0
0 = 0
1 = 1
2 = 0
3 = 1
76
pelo motivo de deslocar a informao a cada pulso de clock que esse dispositivo
denominada Registrador de Deslocamento.
7.13 Conversor Paralelo-Srie
Para entrarmos com uma informao paralela, necessitamos de um registrador que
apresente entradas Prest e Clear, pois atravs destas que fazemos com que o
Registrador armazene a informao paralela. O registrador com estas entradas
visto na figura.
77
Para zerar (clear) o flip-flop (Q3 = 0), vamos inicialmente, aplicar nvel 0 entrada
clear.
Com enable = 0, a entrada PR do flip-flop ir assumir nvel 1 e este ir ter um
funcionamento normal como clula do registrador de deslocamento em questo,
mantendo a sada no estado em que se encontra.
Com enable = 1 e PR3 = 0, a entrada PR do flip-flop assumir nvel 1, logo, a sada
Q3 manter o seu estado (Q3 = 0). Com enable = 1 e PR3 = 1, a entrada PR do flipflop assumir nvel 0, forando a sada a assumir nvel 1 (Q3 = 1).
Aps essa analise, conclumos que, se zerarmos o registrador (aplicando 0
entrada clear), e logo aps introduzirmos a informao paralela (3, 2, 1 e 0) pelas
entradas PR3, PR2, PR1 e PR0, as sadas Q3, Q2, Q1 e Q0 assumiro
respectivamente os valores da informao.
Essa maneira de entrarmos com a informao no registrador chamada entrada
paralela de informao, sendo a entrada responsvel pela habilitao da mesma.
Para que o registrador de deslocamento funcione como Conversor Paralelo-Srie,
necessitamos zer-lo e em seguida, introduzir a informao como j descrito,
recolhendo na sada Q0 a mesma informao de modo srie.
fcil de notar que a sada Q0 assume primeiramente o valor 0 e a cada descida do
pulso de clock, ir assumir seqencialmente os valores 1, 2 e 3.
7.14 Contadores
Contadores so circuitos digitais que variam os seus estados, sob o comando de um
clock, de acordo com uma seqncia predeterminada. So utilizadas principalmente
para contagens diversas, divises de freqncia, medio de freqncia e tempo,
gerao de formas de onda e converso de analgico para digital.
78
79
Contador de Dcada
O contador de dcada o circuito que efetua a contagem em nmeros binrios de 0
a 910 (10 algarismos). Isso significa acompanhar a seqncia do cdigo BCD 8421
de 0000 at 1001.
Para que o contador conte somente de 0 a 9, deve-se jogar um nvel 0 na entrada
clear assim que surgir o caso 10 (1010), ou seja, no 10 pulso. O circuito de um
contador de dcada assncrono visto na figura.
80
Q3
Q2
Q1
Q0
CLR
10
Este contador poder ser utilizado como divisor de freqncia por 10 para uma onda
quadrada aplicada entrada clock, pois possui 10 estados de sada.
Contador Assncrono Crescente/Decrescente
Podemos construir um contador que execute a contagem crescente ou decrescente.
Para isso, utilizamos uma varivel de controle que quando assume 1, faz o circuito
executar contagem crescente e quando assume 0, faz a contagem decrescente.
Este circuito mostrado na figura.
81
82
Qf
Qa
Qa
(mantm o estado)
(fixa 0)
(fixa 1)
(inverte o estado)
Qf
1)
2)
3)
4)
Qf = 0), logo, se J = 0 e
Qf = 1), logo, se J = 1 e K = X,
Qf = Qa) ou fixar 0 (J =
para Qf = 0.
83
Qf = Qa) ou
passagem de Qa = 1 para Qf = 1.
De posse dos resultados das entradas J e K dos flip-flops para a seqncia
desejada, obtida da tabela, efetuamos as simplificaes e montamos um circuito
combinacional que em funo das sadas dos flip-flops ir atuar nestas entradas
para processar as mudanas de estado.
Genericamente, um contador sncrono possui o esquema visto na figura.
10
13
0.
84
CONTADOR
CONTADOR
CONTADOR DE
GERADOR DE
DE HORAS
DE MINUTOS
SEGUNDOS
FREQNCIA
(1 12)
(O 59)
(0 59)
(1H)
DECODIFICADOR
CODIFICADOR
SEGMENTOS
SEGMENTOS
SEGMENTOS
DISPLAY
MINUTOS
DISPLAY
SEGUNDOS
DISPLAY
HORAS
DECODIFICADOR
86
DE
INFORMAO
DE ENTRADA
2
SADA
S INFORMAO
MUX
MULTIPLEXADA
N
B C D
ENTRADA DE
SELEO
87
Sada
seleo
A
Situao na Sada:
Caso 00 (P0 = A . B)
S = 0
Caso 01 (P1 = A . B)
S = 1
Caso 10 (P2 = A . B)
S = 2
Caso 11 (P3 = A . B)
S = 3
88
Canais de
Informa
o
Variveis de
Seleo
MUX
2
3
89
Mux de 4 Canais
0
S0
MUX
1
1
MUX
3
MUX
2
S1
90
91
8.5 Demultiplex
Entende-se por demultiplex como sendo o bloco que efetua a funo inversa ao
multiplex, ou seja, a de enviar informaes contidas em um canal a vrios canais de
sada. A figura mostra um bloco demultiplex genrico.
1
2
E
ENTRADA
DEMUX
DA
CANAIS DE SADA
DE INFORMAES
INFORMAO
MULTIPLEXADA
B C
ENTRADA
Z
DE
SELEO
92
Canais de Sada
93
0
E
DEMUX
1
2
3
DEMUX DE 4 CANAIS
0
DEMUX
DEMUX
2
DEMUX
B
94
DEMUX
S1
A1
0
1
MUX
A2
2 Transmisso Srie
A configurao do circuito vista na figura.
95
LINHA DE TRANSMISSA
0
S
S0
MUX
DEMUX
S1
A1
A2
0
1
2
3
4
5
6
7
LINHA DE
TRANSMISSO
MUX
A B C
CONTADOR DE 0 a 7
1
DEMUX
S0
S1
S2
S3
S4
S5
S6
S7
A B C
CONTADOR DE 0 a 7
1
96
Logic)
CMOS
(Complementary
Metal
Oxide
OL
quando em nvel 1.
OH
quando em nvel 1.
97
Standard
Parmetros
Valores
Unidade
VIL
0,8
VOL
0,4
VIH
2,0
VOH
2,4
OL
16
mA
1,6
mA
400
40
A
98
Schimitt-Trigger
So tambm encontrados disponveis na famlia TTL, blocos configurados com
entradas Schimitt-Trigger (gatilho de Schimitt).
Este tipo de bloco possibilita tornar rpidas, as variaes lentas dos nveis de tenso
de determinados sinais aplicados sua entrada, causando na sada o aparecimento
de uma onda quadrada bem-definida.
Em outras palavras, este tipo de bloco, alm de realizar sua funo lgica, quadra o
sinal aplicado entrada, desde que sejam respeitados os parmetros mnimos e
mximos de tenso especificados para o bloco.
Para ilustrar, a figura apresenta um inversor TTL schimitt-trigger (a) e a ao sobre
um sinal de variao lenta aplicado sua entrada (b).
Tri-state
Conforme j visto, existem blocos que apresentam um terceiro estado de sada (tristate) caracterizado por uma alta impedncia.
9.3 Verses dos Circuitos TTL
Alm dos blocos comuns (Standard), a famlia TTL possui outras verses de
circuitos com a finalidade de atender a solicitaes de ordem prtica nos parmetros
relativos velocidade e consumo de potncia. A tabela apresenta um quadro
comparativo entre estas verses e as respectivas identificaes.
99
Verso
Identificao
Tempo de
da srie
atraso de
propagao potncia
tpico por
por porta
porta
de clock
mxima
para flipflop
Standard
54/74
10 ns
101 mW
35 MHz
Comum
Low
54L/74L
33 ns
1 mW
3 MHz
Baixssimo
power
High
consumo
54H/74H
6 ns
22 mW
50 MHz
speed
Schottky
Alta
velocidade
54S/74S
3 ns
19 mW
125 MHz
Altssima
velocidade
Advanced
54LS/74LS
1,5 ns
8,5 mW
200 MHz
Schottky
Altssima
velocidade e
baixo
consumo
Low
54LS/74LS
10 ns
2 mW
45 MHz
power
Baixssimo
consumo
Schottky
Advanced
54LS/74LS
4 ns
1 mW
70 MHz
Altssima
Low
velocidade e
power
baixssimo
Schottky
consumo
100
Alm destas, a famlia CMOS tambm possui verses de alta velocidade e melhor
desempenho: 74HC/74HCT (High-speed CMOS), sendo a HCT especialmente
desenvolvida para atuar com parmetros de tenses compatveis com TTL-LS, e as
apropriadas para operar com baixa tenso de alimentao: 74LV/74LVC (Low
Voltage CMOS).
A tabela apresenta os valores de tenses e correntes para a srie 4000B, operando
com VDD igual a 5V.
CMOS
4000B
Parmetros Valores
Unidade
VIL
1,5
VOL
0,05
3,5
VO
4,95
0,4
mA
0,4
mA
101
Alimentao:
Pino 14: +VCC
PINO 7: terra ou GND (ground)
102
Cortado
Low
Baixo
0V
0V
Conduz Saturado
High
Alto
5V
12V
Bloqueia
Uma porta lgica consiste num bloco que possui duas ou mais entradas que
assumem um dos dois estados, mostrados acima, denominados de BIT (Binary
Digit). A porta fornece na sada um nvel de acordo com o seu comportamento
lgico caracterstico, denominado de tabela verdade.
103
104
0
1
105
TTL
CMOS
5V 5%
5V a 15V
107
OBSERVAES:
1. Se necessrio usar combinaes de portas, para conseguir a lgica de uma porta
especifica;
2. Na montagem de um circuito lgico, implementar com CIs de uma mesma famlia
(CMOS ou TTL).
Procedimentos
1. Determine a tabela verdade do circuito lgico N1.
2. Escreva a expresso booleana do circuito lgico N1.
3. Monte o circuito lgico N1 e confira o resultado com a tabela da verdade
levantada.
4. Repita os procedimentos anteriores para os demais circuitos lgicos.
108
Atravs do domnio da lgebra Booleana, podemos obter uma maior viso para
soluo
de
determinados
circuitos,
bem
como
obteremos
margens
para
A
0
B
0
C Y1
0
Y2
110
2 Teorema: A + B = A
B
3 Teorema: A + AB = A
Y1
B Y1
Y2
Y2
4 Teorema: A + AB = A + B
5 Teorema: A + BC = (A + B)(A + C)
Y1
Y1
Y2
Y2
111
6 Teorema: AB = A + B
Y1 Y2
B Y1 Y2
7 Teorema: A(A + B) = A
8 Teorema: A(
A + B) = AB
A
Y1
Y2
112
114
TOCA-FITAS
SA
CH1
SB
CH2
RDIO FM
C
SC CH3
AMPLIFICADOR
115
116
117
Ti
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
Ts
118
Out Q
FF
in
Out Q
A entrada de controle, que na realidade uma seqncia de pulsos, faz com que o
FF mude seu estado de sada a cada pulso (clock).
Um FF tem a capacidade de armazenar um BIT por longos ou curtos intervalos de
tempo. No primeiro caso, o seu emprego em dispositivos de memria, como por
exemplo, a RAM de microcomputadores, no segundo caso so utilizados como
registradores ou contadores.
119
Sadas
Ck
Q/
X no importa
Sadas
Q\
120
121
122
Ck
S3
S2
S1
S0
Eq. Decimal
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
2. Complete o circuito do procedimento anterior de acordo com a figura abaixo.
123
Qf
Qa
Qa
125
Entradas
Chave A Chave B Q3
Sadas
Q2
Q1 Q0
126
In 0
Out 0
In 1
Out 1
In 2
MUX
Out
In
DEMUX
Out 2
Out N
In N
A B
Variveis de Seleo
127
Out
128
In
Q0 Q1 Q2 Q3
129
Seleo
Entradas de Dados
Controle
Sada de
Dados
seleo
Entrada
de dado
Controle
Sada de Dados
130
131
Procedimentos
1. Monte o circuito a seguir observando com cuidado a perfeita localizao de cada
entrada/sada. Alimentao VCC = 5V/GND
2. Armazene o dado
selecionando o modo de entrada pelo pino 9 (PE). Observe as sadas atravs dos
indicadores lgicos e comprove se a informao foi introduzida corretamente.
3. Utilizando o 4015, projete um registrador de deslocamento de 8 bits para entrada
serial e sada paralela.
132
Indicates types designed for special applications. Ratings and characteristics data for these types differ in
some aspects from the standardized data for. A- and B- series types. Refer to RCA data bulletin on these
types for specific differences. Data bulletin file numbers are shown on functional diagrams.
133
134
Indicates types designed for special applications. Ratings and characteristics data for these types differ in
some aspects from the standardized data for. A- and B- series types. Refer to RCA data bulletin on these
types for specific differences. Data bulletin file numbers are shown on functional diagrams.
135
136
Functional Diagrams
137
Functional Diagrams
138
Functional Diagrams
139
Functional Diagrams
140
Functional Diagrams
141
Functional Diagrams
142
Functional Diagrams
143
Functional Diagrams
144
Functional Diagrams
145
Functional Diagrams
146
Functional Diagrams
To be announced
147
Functional Diagrams
148
Ordering Information
PACKAGE
Dual-In-Line Welded-Seal or
Side-Brazed Ceramic
Dual-In-Line Frit-Seal Ceramic
Dual-In-Line plastic
TO-5 Style (CD4062A only)
Chip
H Suffix
COS/MOS Chip
SUFFIX
LETTERS
D
F
E
T
H
149
150
Min
Max
Unit.
types:
Supply voltage
VS
Input voltage
Vin
5,5
Tamb
70
Tamb
- 25
85
Storage temperature
Ts
- 65
150
RthSamb
150
K/W
Dynamic Data
The switching times of the individual devices determine the maximum operating
speed. Capacitive loading of the output and long lead lengths increase delay and
thereby reduce the speed. Measurement of the propagation delay times tpd is referred
to threshold voltage Vth = 1.5 V, and is measured brtween the input and output. The
rise time tTLH and the fall time tTHL of the pulse is determined between the 10% and
the and the 90% points.
Outline drawings of the TTL series
151
152
A. Gates
153
A. Gates
154
A. Gates
155
A. Gates
156
157
158
159
160
C. Shit-registers
161
C. Shit-registers
162
163
164
165
166
F. Adders
167
F. Adders
G. Miscel-Ianeous
168
G. Miscel-Ianeous
169
G. Miscel-Ianeous
170
Min
Max
Unit
Supply voltage
VS
18
Input voltage
Vin
18
Tamb
70
Tamb
-25
85
Storage temperature
TS
-65
150
RthSamb
150
K/W
171
A. Gates
172
A. Gates
173
A. Gates
B. Level Converters
174
D. Special Circuits
175
REFERNCIAS BIBLIOGRFICAS
Discrete
Semeconductors,
Integrated
Circuits,
Power
176
EQUIPE TCNICA
177