Escolar Documentos
Profissional Documentos
Cultura Documentos
Curso - Eletrônica Digital Básica PDF
Curso - Eletrônica Digital Básica PDF
10101010100111010100101011101
CURSO DE
01010011001111010100111010010
ELETRÔNICA
01010000111101010011101010010
DIGITAL
INTRODUÇÃO
Newton C. Braga
LIÇÃO 1
LIÇÃO 2
A ÁLGEBRA DE BOOLE
Na primeira lição do nosso curso Apesar da algebra de Boole, como rações ou decisões, como acender
aprendemos o significado das pala- foi chamada, poder resolver proble- um LED quando dois sensores são
vras Digital e Lógica empregadas na mas práticos de controle e fabricação ativados de uma determinada manei-
Eletrônica e nos computadores. Vimos de produtos, na época não havia Ele- ra ou quando uma tecla é pressiona-
que os computadores são denomina- trônica e nem as máquinas eram su- da, até girar no espaço uma imagem
dos digitais quando trabalham com ficientemente avançadas para utilizar tridimensional.
sinais discretos, ou seja, sinais que seus princípios.
não variam continuamente entre dois A álgebra de Boole veio a se tor- 2.2 - Os níveis lógicos
valores, mas que assumem determi- nar importante com o advento da Ele- Partimos então do fato de que nos
nados valores inteiros. Também vimos trônica, especificamente, da Eletrôni- circuitos digitais só encontraremos
que os computadores são máquinas ca Digital, que gerou os modernos duas condições possíveis: presença
lógicas, porque tomam decisões a computadores. ou ausência de sinal, para definir al-
partir de certos fatos, segundo regras Boole estabelece em sua teoria guns pontos importantes para o nos-
muito bem estabelecidas. Vimos que que só existem no universo duas con- so entendimento.
no caso dos circuitos digitais, como dições possíveis ou estados, para Nos circuitos digitais a presença
os usados nos computadores, a base qualquer coisa que se deseje anali- de uma tensão será indicada como 1
10 não é a mais apropriada e que sar e estes dois estados são opostos. ou HI (de HIGH ou Alto) enquanto que
estes equipamentos usam principal- Assim, uma lâmpada só pode es- a ausência de uma tensão será
mente o sistema binário e tar acesa ou apagada, uma torneira indicada por 0 ou LO (de LOW ou
hexadecimal. Aprendemos ainda só pode estar aberta ou fechada, uma baixo).
como fazer as conversões de base e fonte só pode ter ou não ter tensão O 0 ou LO será sempre uma ten-
ler os números binários e hexade- na sua saída, uma pergunta só pode são nula, ou ausência de sinal num
cimais. ter como resposta verdadeiro ou fal- ponto do circuito, mas o nível lógico 1
Nesta lição veremos de que modo so. Dizemos de maneira simples que ou HI pode variar de acordo com o
os circuitos digitais podem tomar de- na álgebra de Boole as variáveis lógi- circuito considerado (figura 1). Nos
cisões lógicas. Todas essas decisões cas só podem adquirir dois estados: PCs de mesa, a tensão usada para a
são baseadas em circuitos muito sim- alimentação de todos os circuitos ló-
ples e configurações que operam na 0 ou 1 gicos, por exemplo, é de 5 V. Assim, o
base 2 e que portanto, são fáceis de Verdadeiro ou Falso nível 1 ou HI de seus circuitos será
entender, porém muito importantes Aberto ou Fechado
para os leitores que pretendam tra- Alto ou Baixo (HI ou LO)
balhar com computadores, ou pelo Ligado ou Desligado
menos entender melhor seu princípio
de funcionamento. Na Eletrônica Digital partimos jus-
tamente do fato de que um circuito só
2.1 - A álgebra de Boole pode trabalhar com dois estados pos-
Em meados do século passado síveis, ou seja, encontraremos pre-
George Boole, um matemático inglês, sença do sinal ou a ausência do si-
desenvolveu uma teoria completa- nal, o que se adapta perfeitamente
mente diferente para a época, base- aos princípios da álgebra de Boole.
ada em uma série de postulados e Tudo que um circuito lógico digital
operações simples para resolver uma pode fazer está previsto pela álgebra Figura 1 - Nos circuitos digitais só
infinidade de problemas. de Boole. Desde as mais simples ope- encontramos um valor fixo de tensão.
0V
Falso
Desligado
Nível baixo ou LO
1 - 5 V (ou outra tensão positiva, Figura 5 - Poucos blocos básicos, mas reunidos em grande
conforme o circuito) quantidae podem realizar operações muito complexas.
Figura 6 - Em (a) o simbolo mais comum e em (b) o simbolo IEEE usado em muitas publicações
técnicas mais modernas dos Estados Unidos e Europa.
Figura 7 - Circuito simples para simular a
um grande número de pequenos blo- esta tabela aparece com o nome de função NÃO (NOT) ou inversor.
cos denominados portas ou funções Truth Table). A seguir apresentamos
em que temos entradas e saídas. a tabela verdade para a porta NOT Entrada: chave aberta = 0
O que irá aparecer na saída é de- ou inversora: chave fechada = 1
terminado pela função e pelo que Saída: lâmpada apagada = 0
acontece nas entradas. Em outras Entrada Saída lâmpada acesa = 1
palavras, a resposta que cada circui- 0 1
to lógico dá para uma determinada 1 0 2.5 - Função Lógica E
entrada ou entradas depende do que A função lógica E também conhe-
ele é ou de que “regra booleana” ele Os símbolos adotados para repre- cida pelo seu nome em inglês AND
segue. sentar esta função são mostrados na pode ser definida como aquela em
Isso significa que para entender figura 6. que a saída será 1 se, e somente
como o computador realiza as mais O adotado normalmente em nos- se, todas as variáveis de entrada fo-
complexas operações teremos de co- sas publicações é o mostrado em (a), rem 1.
meçar entendendo como ele faz as mas existem muitos manuais técnicos Veja que neste caso, as funções
operações mais simples com as de- e mesmo diagramas em que são lógicas E podem ter duas, três, qua-
nominadas portas e quais são elas. adotados outros e os leitores devem tro ou quantas entradas quisermos e
Por este motivo, depois de definir conhecê-los. é representada pelos símbolos mos-
estas operações lógicas, associando- Esta função pode ser simulada por trados na figura 8.
as à álgebra de Boole, vamos estudá- um circuito simples e de fácil entendi- As funções lógicas também são
las uma a uma. mento apresentado na figura 7. chamadas de “portas” ou “gates” (do
Neste circuito temos uma lâmpa- inglês) já que correspondem a circui-
2.4 - Função Lógica NÃO ou In- da que, acesa, indica o nível 1 na sa- tos que podem controlar ou deixar
versora ída e apagada, indica o nível 0. Quan- passar os sinais sob determinadas
Nos manuais também encontra- do a chave está aberta indicando que condições.
mos a indicação desta função com a a entrada é nível 0, a lâmpada está Tomando como exemplo uma por-
palavra inglesa correspondente, que acesa, indicando que a saída é nivel ta ou função E de duas entradas, es-
é NOT. 1. Por outro lado, quando a chave é crevemos a seguinte tabela verdade:
O que esta função faz é negar uma fechada, o que representa uma en-
afirmação, ou seja, como em álgebra trada 1, a lâmpada apaga, indicando Entradas Saída
booleana só existem duas respostas que a saída é zero. A B
possíveis para uma pergunta, esta Esta maneira de simular funções 0 0 0
função “inverte” a resposta, ou seja, lógicas com lâmpadas indicando a 0 1 0
a resposta é o “inverso” da pergunta. saída e chaves indicando a entrada, 1 0 0
O circuito que realiza esta operação é bastante interessante pela facilida- 1 1 1
é denominado inversor. de com que o leitor pode entender seu
Levando em conta que este circui- funcionamento. Na figura 9 apresentamos o modo
to diz sim, quando a entrada é não, Basta então lembrar que: de simular o circuito de uma porta E
ou que apresenta nível 0, quando a
entrada é 1 e vice-versa, podemos
associar a ele uma espécie de tabela
que será de grande utilidade sempre
que estudarmos qualquer tipo de cir-
cuito lógico.
Esta tabela mostra o que ocorre
com a saída da função quando colo-
camos na entrada todas as combina-
ções possíveis de níveis lógicos.
Dizemos que se trata de uma “ta-
bela verdade” (nos manuais em Inglês Figura 8 - Símbolos adotados para representar uma porta E ou AND.
usando chaves e uma lâmpada co- Figura 10 - Símbolos para as portas OU ou OR.
mum. É preciso que S1 e S2 estejam
fechadas, para que a saída (lâmpa- Vemos que a saída estará no ní- função E que é denominada NÃO-E
da) seja ativada. vel 1 se uma das entradas estiverem ou em inglês, NAND.
Para uma porta E de três entra- no nível 1. Na figura 12 temos os símbolos
das tabela verdade será a seguinte: Um circuito simples com chaves e adotados para representar esta fun-
lâmpada para simular esta função é ção.
Entradas Saída dado na figura 11. Observe a existência de um pe-
A B C S Quando uma chave estiver fecha- queno círculo na saída da porta para
0 0 0 0 da (entrada 1) a lâmpada receberá indicar a negação.
0 0 1 0 corrente (saída 1), conforme desejar- Podemos dizer que para a função
0 1 0 0 mos. Para mais de duas variáveis po- NAND a saída estará em nível 0 se, e
0 1 1 0 demos ter portas com mais de duas somente se, todas as entradas esti-
1 0 0 0 entradas. Para o caso de uma porta verem em nível 1.
1 0 1 0 OU de três entradas teremos a se- A tabela verdade para uma porta
1 1 0 0 guinte tabela verdade: NÃO-E ou NAND de duas entradas é
1 1 1 1 a seguinte:
Entradas Saída
Para que a saída seja 1, é preciso A B C S Entradas Saída
que todas as entradas sejam 1. 0 0 0 0 A B S
Observamos que para uma porta 0 0 1 1 0 0 1
E de 2 entradas temos 4 combinações 0 1 0 1 0 1 1
possíveis para os sinais aplicados. 0 1 1 1 1 0 1
Para uma porta E de 3 entradas te- 1 0 0 1 1 1 0
mos 8 combinações possíveis para o 1 0 1 1
sinal de entrada. 1 1 0 1 Na figura 13 temos um circuito
Para uma porta de 4 entradas, te- 1 1 1 1 simples com chaves, que simula esta
remos 16 e assim por diante. função.
2.7 - Função NÃO-E
2.6 - Função lógica OU As funções E, OU e NÃO (inver-
A função OU ou ainda OR (do in- sor) são a base de toda a álgebra
glês) é definida como aquela em que booleana e todas as demais podem
a saída estará em nível alto se uma ser consideradas como derivadas
ou mais entradas estiver em nível alto. delas. Vejamos:
Esta função é representada pelos Uma primeira função importante
símbolos mostrados na figura 10. derivada das anteriores é a obtida
O símbolo adotado normalmente pela associação da função E com a Figura 11 - Circuito para simular uma
em nossas publicações é o mostrado função NÃO, ou seja, a negação da porta OU ou OR de duas entradas.
em (a).
Para uma porta OU de duas en-
tradas podemos elaborar a seguinte
tabela verdade:
Entradas Saída
A B S
0 0 0
0 1 1
1 0 1
1 1 1 Figura 12 - Símbolos para as portas NÃO-E ou NAND.
b) Operação OU
Esta operação é representada
pelo sinal (+).
A operação de uma porta OU de
Figura 17 - Elaboração da função OU-exclusivo com inversores, portas AND e uma porta OR. entradas A e B e saída S pode ser
representada como:
A+B=S
c) Operação NÃO
Esta operação é indicada por uma
barra da seguinte forma:
A\ = S
5. Propriedades diversas:
A.A = A
A+A = A
A.0 = 0
A.1 = A Figura 20 - Obtendo um inversor ( Função NÃO ou NOT) a partir de uma porta NAND.
A+0 = A
A+1 = 1 saída depois de aplicá-la a uma por- saída certamente será:
A.A\= 0 ta NAND. a) 0 b) 1
A+A\= 1 c) Pode ser 0 ou 1
A+A.B = A 2.13 - Conclusão d) Estará indefinida
Os princípios em que se baseiam
6. Teoremas de De Morgan: os circuitos lógicos digitais podem 3. O circuito que realiza a opera-
parecer algo abstratos, pois usam ção lógica NÃO é denominado:
Aplicando a operação NÃO a uma muito de Matemática e isso talvez a) Porta lógica b) Inversor
operação E, o resultado obtido é igual desestimule os leitores. No entanto, c) Amplificador digital
ao da operação OU aplicada aos com- eles são apenas o começo. O esforço d) Amplificador analógico
plementos das variáveis de entrada. para entendê-los certamente será re-
____ _ _ compensado, pois estes princípios 4. Se na entrada de uma porta
A.B=A+B estão presentes em tudo que um com- NAND aplicarmos os níveis lógicos 0
putador faz. Nas próximas lições, e 1, a saída será:
Aplicando a operação NÃO a uma quando os princípios estudados co- a) 0
operação OU o resultado é igual ao meçarem a tomar uma forma mais b) 1
da operação E aplicada aos comple- concreta, aparecendo em circuitos e c) Pode ser 0 ou 1
mentos das variáveis de entrada. aplicações práticas será fácil entendê- d) Estará indefinida
los melhor.
____ _ _ Nas próximas lições, o que foi es- 5. Em qual das seguintes condi-
A+B=A.B tudado até agora ficará mais claro ções de entrada a saída de uma por-
quando encontrarmos sua aplicação ta OR será 0:
prática. a) 0,0 b) 0,1
2.12 - Fazendo tudo com portas c) 1,0 d) 1,1
NAND
As portas NÃO-E, pelas suas ca- QUESTIONÁRIO 6. Qual é o nome da função lógi-
racterísticas, podem ser usadas para ca em que obtemos uma saída 1
obter qualquer outra função que es- 1. Se associarmos à presença de quando as entradas tiverem níveis
tudamos. Esta propriedade torna es- uma tensão o nível lógico 1 e à sua lógicos diferentes, ou seja, forem 0 e
sas portas blocos universais nos pro- ausência o nível 0, teremos que tipo 1 ou 1 e 0.
jetos de circuitos digitais já que, na de lógica: a) NAND
forma de circuitos integrados, as fun- a) Digital b) Positiva b) NOR
ções NAND são fáceis de obter e ba- c) Negativa d) Booleana c) AND
ratas. d) Exclusive OR
A seguir vamos mostrar de que 2. Na entrada de uma função lógi-
modo podemos obter as funções es- ca NÃO aplicamos o nível lógico 0. A 7. Qual é a porta que pode ser
tudadas simplesmente usando portas utilizada para implementar qualquer
NAND. função lógica:
a) Inversor (NÃO)
b) AND
Inversor Figura 21 - POrta E obtida c) NAND
Para obter um inversor a partir de com duas NÀO-E (NAND). d) OR
uma porta NAND basta unir suas en-
tradas ou colocar uma das entradas Respostas da lição nº 1
no nível lógico 1, conforme figura 20. a) 0110 0100 0101
Uma porta E (AND) é obtida sim- b) 101101
plesmente agregando-se à função c) 25
NÃO-E (NAND) um inversor em cada d) Sem resposta (1101 não existe)
entrada, (figura 21). e) 131
A função OU (OR) pode ser obti- f) 131
Figura 22 - Porta OU obtida
da com o circuito mostrado na g) 334
com duas NÃO-E (NAND).
figura 22. O que se faz é inverter a
SABER ELETRÔNICA ESPECIAL Nº 8 - 2002 13
CURSO DE ELETRÔNICA DIGITAL
LIÇÃO 3
Na lição anterior conhecemos os 3.1 - O transistor como chave ser usado como entrada para outra,
princípios simples da Álgebra de eletrônica conforme a figura 1.
Boole que regem o funcionamento Um transistor pode funcionar Na figura 1 damos um exemplo
dos circuitos lógicos digitais encontra- como um interruptor deixando passar interessante de como podemos obter
dos nos computadores e em muitos ou não uma corrente, conforme a apli- um inversor usando um transistor.
outros equipamentos. Vimos de que cação de uma tensão em sua entra- Aplicando o nível 1 na base do
modo umas poucas funções simples da. transistor ele conduz até o ponto de
funcionam e sua importância na ob- Assim, na simulação dos circuitos saturar, o que faz, com que a tensão
tenção de funções mais complexas. que estudamos e em que usamos no seu coletor caia a 0. Por outro lado,
Mesmo sendo um assunto um pouco chaves, é possível utilizar transistores na ausência de tensão na sua base,
abstrato, por envolver princípios ma- com uma série de vantagens. que corresponde ao nível 0 de entra-
temáticos, o leitor pode perceber que No caso das chaves, o operador da, o transistor se mantém cortado e
é possível simular o funcionamento de era responsável pela entrada do si- a tensão no seu coletor se mantém
algumas funções com circuitos eletrô- nal, pois, atuando com suas mãos alta, o que corresponde ao nível 1.
nicos relativamente simples, usando sobre a chave, deveria estabelecer o Conforme observamos na figura
chaves e lâmpadas. nível lógico de entrada, mantendo 2, outras funções podem ser conse-
Os circuitos eletrônicos modernos, esta chave aberta ou fechada confor- guidas com transistores.
entretanto, não usam chaves e lâm- me desejasse 0 ou 1. Isso significa que a elaboração de
padas, mas sim, dispositivos muito Se usarmos um transistor teremos um circuito lógico digital capaz de rea-
rápidos que podem estabelecer os uma vantagem importante: o transis- lizar operações complexas usando
níveis lógicos nas entradas das fun- tor poderá operar com a tensão ou transistores é algo que pode ser con-
ções com velocidades incríveis e isso nível lógico produzido por uma outra seguido com relativa facilidade.
lhes permite realizar milhões de ope- função e não necessariamente por
rações muito complexas a cada se- uma pessoa que acione uma chave. 3.2 - Melhorando o desempenho
gundo. Assim, as funções lógicas No entanto, usar transistores em
Nesta edição veremos que tipo de implementadas com transistores têm circuitos que correspondam a cada
circuitos são usados e como são en- a vantagem de poderem ser interliga- função de uma maneira não padroni-
contrados na prática em blocos bási- das umas nas outras, pois o sinal que zada pode trazer algumas dificulda-
cos que unidos podem levar a elabo- aparece na saída de cada uma pode des.
ração de circuitos muito complicados
como os encontrados nos computa-
dores. Figura 1 - Um inversor (função NÃO
O leitor irá começar a tomar con- ou NOT) usando um transistor.
tato com componentes práticos das
famílias usadas na montagem dos
equipamentos digitais. São estes os
componentes básicos que podem ser
encontrados em circuitos digitais,
computadores e muitos outros.
Figura 5 - Faixas de tensão reconhecidas Figura 6 - As funções mais simples TTL Figura 7 - Corrente de entrada
como 0 e 1 (nível alto e baixo). são encontradas nestes invólucros. no nível baixo (0).
Veja então que podemos obter e saídas, definimos o FAN OUT como
uma capacidade muito maior de exci- o número máximo de entradas que
tação de saída de uma porta TTL podemos ligar a uma saída TTL.
quando ela é levada ao nível 0 do que Para os componentes da família
ao nível 1. TTL normal ou Standard que estamos
Isso justifica o fato de que em estudando, o FAN OUT é 10.
muitas funções indicadoras, em que Por outro lado, também pode ocor-
ligamos um LED na saída, fazemos rer que na entrada de uma função ló-
com que ele seja aceso quando a gica TTL precisemos ligar mais de
saída vai ao nível 0 (e portanto, a cor- uma saída TTL.
rente é maior) e não ao nível 1, con- Considerando novamente que cir-
Figura 8 - Corrente de forme a figura 11. culam correntes nestas ligações e que
entrada no nível alto (1). os circuitos têm capacidades limita-
- Fan In e Fan Out das de condução, precisamos saber
Estes são termos técnicos que até que quantidade de ligações po-
Esta corrente vai circular quando especificam características de extre- demos fazer.
a tensão de entrada estiver com um ma importância quando usamos cir- Desta forma o FAN-IN indica a
valor superior a 2,0 V. cuitos integrados da família TTL. quantidade máxima de saídas que
A saída de uma porta não precisa podemos ligar a uma entrada,
- Correntes de saída estar obrigatoriamente ligada a uma figura 13.
Quando a saída de um circuito TTL entrada de outra porta. A mesma saí-
vai ao nível 0 (ou baixo), flui uma cor- da pode ser usada para excitar diver-
rente da ordem de 16 mA, conforme sas portas.
observamos no circuito equivalente da Como a entrada de cada porta pre-
figura 9. cisa de uma certa corrente e a saída
Isso significa que uma saída TTL da porta que irá excitar tem uma ca-
no nível 0 ou baixo pode drenar de pacidade limitada de fornecimento ou
uma carga uma corrente máxima de de drenar a corrente, é preciso esta-
16 mA, ou seja, pode “absorver” uma belecer um limite para a quantidade
corrente máxima desta ordem. de portas que podem ser excitadas,
Por outro lado, quando a saída de veja o exemplo da figura 12.
uma função TTL está no nível 1 ou Assim, levando em conta as cor-
alto, ela pode fornecer uma corrente rentes nos níveis 1 e 0 das entradas
máxima de 400 µA, figura 10.
Figura 16 - Uma saída standard 3.6 - Compatibilidade entre as Observamos por esta tabela que
pode excitar 10 entradas LS. subfamílias uma saída 74 (Standard) pode exci-
Assim, temos: Um ponto importante que deve ser tar convenientemente 10 entradas
levado em conta quando trabalhamos 74LS (Low Power Schottky).
Família/Subfamília: TTL Standart com a família Standard e as subfa- Na figura 16 mostramos como isso
Tempo de programação (ns): 10 mílias TTL é a possibilidade de inter- pode ser feito.
ligarmos os diversos tipos.
Família/Subfamília: Low Power Isso realmente ocorre, já que to-
Tempo de programação (ns): 33 dos os circuitos integrados da família 3.7 - Open Collector e
TTL e também das subfamílias são Totem-Pole
Família/Subfamília: Low Power alimentados com 5 V. Os circuitos comuns TTL estuda-
Schottlky Devemos observar, e com muito dos até agora e que têm a configura-
Tempo de programação (ns): 10 cuidado, que as correntes que circu- ção mostrada na figura 14 são deno-
lam nas entradas e saídas dos com- minados Totem Pole.
Família/Subfamília: High Speed ponentes das diversas subfamílias Nestes circuitos temos uma confi-
Tempo de programação (ns): 6 são completamente diferentes, logo, guração em que um ou outro transis-
quando passamos de uma para ou- tor conduz a corrente, conforme o ní-
Família/Subfamília: Schottkly tra, tentanto interligar os seus com- vel estabelecido na saída seja 0 ou 1.
Tempo de programação (ns): 3 ponentes, as regras de Fan-In e Fan- Este tipo de circuito apresenta um
Out mudam completamente. inconveniente se ligarmos duas por-
- Dissipação Na verdade, não podemos falar de tas em paralelo, conforme a figura 17.
Outro ponto importante no projeto Fan-in e Fan-out quando interligamos Se uma das portas tiver sua saída
de circuitos digitais é a potência circuitos de famílias diferentes. indo ao nível alto (1) ao mesmo tem-
consumida e portanto, dissipada na O que existe é a possibilidade de po que a outra vai ao nível baixo
forma de calor. Quando usamos uma elaborar uma tabela, a partir das ca- (0),um curto-circuito é estabelecido na
grande quantidade de funções, esta racterísticas dos componentes, em saída e pode causar sua queima.
característica se torna importante tan- que a quantidade máxima de entra- Isso significa que os circuitos in-
to para o dimensionamento da fonte das de determinada subfamília pos- tegrados TTL com esta configuração
como para o próprio projeto da placa sa ser ligada na saída de outra nunca podem ter suas saídas interli-
e do aparelho que deve ter meios de subfamília. gadas da forma indicada.
dissipar o calor gerado.
Podemos então comparar as dis- Figura 17 - Conflitos de níveis em
sipações das diversas famílias, to- saídas interligadas.
mando como base uma porta ou gate:
Família/SubFamília: Standard
Dissipação por Gate (mW): 10
Figura 18 - Porta NAND (não-E) com Figura 19 - O resistor "pull up" serve para
saída em coletor aberto (Open Collector). polarizar os transistores das saídas das
funções "open colletor".
desligado, circuito aberto ou terceiro
No entanto, existe uma possibili- 3.8 - Tri-State estado. Isso é conseguido através de
dade de elaborar circuitos em que as Tri-state significa terceiro estado e uma entrada de controle denomina-
saídas de portas sejam interligadas. é uma configuração que também da “habilitação” em inglês “enable”
Isso é conseguido com a configura- pode ser encontrada em alguns cir- abreviada por EN.
ção denominada Open Collector mos- cuitos integrados TTL, principalmen- Assim, quando EN está no nível
trada na figura 18. te usados em Informática. Na figura 0, no circuito da figura 20, o transis-
Os circuitos integrados TTL que 20 temos um circuito típico de uma tor não conduz e nada acontece no
possuem esta configuração são indi- porta NAND tri-state que vai servir circuito que funciona normalmente.
cados como “open collector” e quan- como exemplo. Podem existir aplica- No entanto, se EN for levada ao
do são usados, exigem a ligação de ções em que duas portas tenham nível 1, o transistor satura, levando ao
um resistor externo denominado “pull suas saídas ligadas num mesmo cir- corte, ou seja, os dois passam a se
up” normalmente de 2000 Ω ou próxi- cuito, figura 21. comportar como circuitos abertos, in-
mo disso. Uma porta está associada a um dependentemente dos sinais de en-
Como o nome em inglês diz, o primeiro circuito e a outra porta a um trada. Na saída Y teremos então um
transistor interno está com o “coletor segundo circuito. Quando um circuito estado de alta impedância.
aberto” (open collector) e para funci- envia seus sinais para a porta, o ou- Podemos então concluir que a fun-
onar precisa de um resistor de polari- tro deve ficar em espera. ção tri-state apresenta três estados
zação. Ora, se o circuito que está em es- possíveis na sua saída:
A vantagem desta configuração pera ficar no nível 0 ou no nível 1, Nível lógico 0
está na possibilidade de interligarmos estes níveis serão interpretados pela Nível lógico 1
portas diferentes num mesmo ponto, porta seguinte como informação e Alta Impedância
figura 19. isso não deve ocorrer. As funções tri-state são muito usa-
A desvantagem está na redução O que deve ocorrer é que quando das nos circuitos de computadores,
da velocidade de operação do circui- uma porta estiver enviando seus si- nos denominados barramentos de
to que se torna mais lento com a pre- nais, a outra porta deve estar numa dados ou “data bus”, onde diversos
sença do resistor, pois ele tem uma situação em que na sua saída não circuitos devem aplicar seus sinais ao
certa impedância que afeta o desem- tenhamos nem 0 e nem 1, ou seja, mesmo ponto ou devem compartilhar
penho do circuito. ela deve ficar num estado de circuito a mesma linha de transferência des-
ses dados. O circuito que está funcio-
nando deve estar habilitado e os que
não estão funcionando, para que suas
saídas não influenciem nos demais,
devem ser levados sempre ao tercei-
ro estado.
Na figura 22 temos um exemplo
de aplicação em que são usados cir-
cuitos tri-state . Uma unidade de
processamento de um computador
envia e recebe dados para/de diver-
sos periféricos usando uma única li-
nha (bus). Todos os circuitos ligados
a estas linhas devem ter saídas do tipo
Figura 20 - Uma porta NAND TTL tri-state. tri-state.
20 SABER ELETRÔNICA ESPECIAL Nº 8 - 2002
CURSO DE ELETRÔNICA DIGITAL
LIÇÃO 4
Na lição anterior mostramos aos duas famílias correspondem pratica- cações em que é mais vantajoso usar
leitores que os circuitos integrados mente a tudo que pode ser feito em um tipo e aplicações em que o outro
digitais são organizados em famílias matéria de circuitos digitais, o seu tipo é melhor.
de modo a manter uma compatibili- conhecimento dará as bases neces- Os transistores de efeito de cam-
dade de características que permita sárias ao trabalho com este tipo de po usados nos circuitos integrados
sua interligação direta sem a neces- componente. CMOS ou MOSFETs têm a estrutura
sidade de qualquer componente adi- básica mostrada na figura 1 onde
cional. Vimos na ocasião que as fa- também aparece seu símbolo.
mílias contam com dezenas ou mes- OS CIRCUITOS Conforme podemos ver, o eletro-
mo centenas de funções que atuam INTEGRADOS CMOS do de controle é a comporta ou gate
como blocos ou tijolos a partir dos (g) onde se aplica o sinal que deve
quais podemos “construir” qualquer CMOS significa Complementary ser amplificado ou usado para
circuito eletrônico digital, por mais Metal-Oxide Semiconductor e se re- chavear o circuito. O transistor é po-
complexo que seja. Na verdade, os fere a um tipo de tecnologia que utili- larizado de modo a haver uma ten-
próprios blocos tendem a ser cada vez za transistores de efeito de campo ou são entre a fonte ou source (s) e o
mais completos, com a disponibilida- Field Effect Transistor (FET) em lugar dreno ou drain (d). Fazendo uma ana-
de de circuitos integrados que conte- dos transistores bipolares comuns logia com o transistor bipolar,
nham milhares ou mesmo dezenas de (como nos circuitos TTL) na elabora- podemos dizer que a comporta do
milhares de funções já interligadas de ção dos circuitos integrados digitais. MOSFET equivale à base do transis-
modo a exercer uma tarefa que seja Existem vantagens e desvanta- tor bipolar, enquanto que o dreno
muito utilizada. É o caso dos circuitos gens no uso de transistores de efeito equivale ao coletor e a fonte ao emis-
integrados VLSI de apoio encontrados de campo, mas os fabricantes conse- sor, figura 4.2.
nos computadores, em que milhares guem pouco a pouco eliminar as dife- Observe que entre o eletrodo de
de funções lógicas já estão interliga- renças existentes entre as duas famí- comporta, que consiste numa placa
das para exercer dezenas ou cente- lias com o desenvolvimento de de alumínio e a parte que forma o
nas de funções comuns nestes equi- tecnologias de fabricação, aumentan- substrato ou canal por onde passa a
pamentos. do ainda a sua velocidade e reduzin- corrente, não existe contato elétrico
Na lição anterior estudamos a fa- do seu consumo. De uma forma ge- e nem junção, mas sim uma finíssima
mília TTL e suas subfamílias muito ral, podemos dizer que existem apli- camada de óxido de alumínio ou óxi-
comuns na maioria dos equipamen-
tos eletrônicos, analisando as princi- Figura 1 - Um transistor CMOS
pais funções disponíveis e também de canal N (NMOS).
suas características elétricas.
No entanto, existem outras famíli-
as e uma muito utilizada é justamen-
te a que vamos estudar nesta lição: a
família CMOS. Se bem que as duas
famílias CMOS e TTL tenham carac-
terísticas diferentes, não são incom-
patíveis. Na verdade, conforme vere-
mos, elas podem ser interligadas em
Substrato
determinadas condições que o leitor
P
deve conhecer e que também serão
abordadas nesta lição. Como estas
22 SABER ELETRÔNICA ESPECIAL Nº 8 - 2002
CURSO DE ELETRÔNICA DIGITAL
CURSO BÁSICO DE
Assim, ELETRÔNICA
no tipo P uma tensão posi- DIGITAL
APLICAÇÕES DIGITAIS
tiva de comporta aumenta sua con-
dução, ou seja, faz com que ele satu- Da mesma forma que podemos
re e no tipo N, uma tensão negativa elaborar funções lógicas básicas
de comporta é que o leva à satura- usando transistores bipolares co-
ção. muns, também podemos fazer o mes-
Mais uma vez fazendo uma com- mo com base nos transistores de efei-
paração com os tipos bipolares, po- to de campo MOS. A tecnologia
demos dizer então que enquanto os CMOS (Complementary MOS) permi-
Figura 2 - Equivalência de funções dos transistores bipolares são típicos am- te que os dispositivos tenham carac-
eletrodos para transistores MOS e bipolares. plificadores de corrente, os FETs ou terísticas excelentes para aplicações
transistores de efeito de campo MOS digitais.
do metálico, que dá nome ao disposi- são típicos amplificadores de tensão. CMOS significa que em cada fun-
tivo (metal-oxide). Esta diferença leva o transistor de ção temos configurações em que tran-
A polaridade do material semi- efeito de campo MOS a apresentar sistores de canal N e de canal P são
condutor usado no canal, que é a par- características muito interessantes usados ao mesmo tempo, ou seja,
te do transistor por onde circula a cor- para aplicações em Eletrônica Digital usamos pares complementares, con-
rente controlada, determina seu tipo ou Analógica. forme diagrama do inversor lógico
e também a polaridade da tensão que Uma delas está no fato de que a mostrado na figura 5. Conforme ex-
a controla. impedância de entrada do circuito é plicamos no item anterior, a polarida-
Assim, encontramos na prática extremamente elevada, o que signifi- de da tensão que controla a corrente
transistores de efeito de campo tipo ca que precisamos praticamente só principal nos transistores de efeito de
MOS de canal N e transistores de efei- de tensão para controlar os dispositi- campo MOS depende justamente do
to de campo tipo MOS de canal P. vos CMOS. tipo de material usado no canal, que
Na verdade, os próprios transisto- Assim, é preciso uma potência pode ser do tipo P ou do tipo N.
res MOS podem ainda ser divididos extremamente baixa para o sinal que Assim, se levarmos em conta que
em dois tipos: enriquecimento e em- vai excitar a entrada de um circuito nos circuitos digitais temos dois níveis
pobrecimento que levam a dois tipos integrado CMOS, já que praticamen- de sinal possíveis, podemos perceber
de representação. Para nosso curso te nenhuma corrente circula por este que dependendo do nível deste sinal
é mais importante lembrar que exis- elemento. aplicado à comporta dos dois transis-
tem transistores MOS tipo P e tipo N. A outra está no fato de que, dife- tores ao mesmo tempo, quando um
Na figura 3 temos os símbolos rentemente dos transistores bipolares deles estiver polarizado no sentido de
adotados para representar os dois ti- que só começam a conduzir quando conduzir plenamente a corrente
pos de transistores. uma tensão da ordem de 0,6 V vence (saturado), o outro estará obrigatori-
Podemos dizer, de maneira geral, a barreira de potencial de sua junção amente polarizado no sentido de cor-
que estes transistores são equivalen- base-emissor, os FETs não têm esta tar esta corrente (corte).
tes aos tipos NPN e PNP bipolares. descontinuidade de características, o No circuito indicado, quando a
A corrente que circula entre a fon- que os torna muito mais lineares em entrada A estiver no nível baixo (0) o
te e o dreno pode ser controlada pela qualquer aplicação que envolva am- transistor Q2 conduz, enquanto Q1
tensão aplicada à comporta. Isso sig- plificação de sinais. permanece no corte. Isso significa que
nifica que, diferentemente dos transis- Na figura 4 temos as curvas ca- Vdd, que é a tensão de alimentação
tores bipolares em que a corrente de racterísticas de um MOSFET de ca- positiva, é colocada na saída, o que
coletor depende da corrente de base, nal N. corresponde ao nível alto ou 1.
no transistor de efeito de campo, a
corrente do dreno depende da tensão
de comporta.
Por outro lado, quando na entra- Figura 6 - A única corrente do circuito passa
da aplicamos o nível alto, que pela carga externa.
corresponde ao Vdd (tensão de ali-
mentação), é o transistor Q1 que con-
duz e com isso o nível baixo ou 0 V é
que será colocado na saída.
Conforme sabemos, estas carac-
terísticas correspondem justamente a
função inversora.
CONSUMO E VELOCIDADE
Analisando o circuito inversor to- é uma placa de metal fixada no mate- antes de chegar a um certo ponto em
mado como base para nossas expli- rial semicondutor e isolada por meio que ele seja necessário, e a soma
cações, vemos que ele apresenta de uma camada de óxido, funciona dos atrasos não for prevista poderá
duas características importantes. como a armadura ou placa de um haver diversos problemas de funcio-
A primeira é que sempre um dos capacitor, verifique a figura 7. namento.
transistores estará cortado, qualquer Isso significa que, ao aplicarmos Veja, entretanto, que a carga de
que seja o sinal de entrada (alto ou um sinal de controle a uma função um capacitor num circuito de tempo,
baixo) logo, praticamente não circula deste tipo, a tensão não sobe imedia- como o na figura 8 até um determi-
corrente alguma entre o Vdd e o pon- tamente até o valor desejado, mas nado nível de tensão depende tam-
to de terra (0 V). A única corrente que precisa de um certo tempo necessá- bém da tensão de alimentação.
irá circular será eventualmente a de rio para carregar o “capacitor” repre- Assim, com mais tensão, a carga
um circuito externo excitado pela saí- sentado pelo eletrodo de comporta. é mais rápida e isso nos leva a uma
da, figura 6. Se bem que o eletrodo tenha dimen- característica muito importante dos
Isso significa um consumo extre- sões extremamente pequenas, se le- circuitos CMOS digitais que deve ser
mamente baixo para este par de tran- varmos em conta as impedâncias en- levada em conta em qualquer aplica-
sistores em condições normais, já que volvidas no processo de carga e tam- ção: com maior tensão de alimen-
na entrada a impedância é elevadís- bém a própria disponibilidade de cor- tação, os circuitos integrados
sima e praticamente nenhuma corren- rente dos circuitos excitadores, o tem- CMOS são mais rápidos.
te circula. Este consumo é da ordem po envolvido no processo não é des- Assim, enquanto que nos manuais
de apenas 10 nW (nW = nanowatt = prezível e um certo atraso na propa- de circuitos integrados TTL encontra-
0,000 000 001 watt). gação do sinal ocorre. mos uma velocidade máxima única de
É fácil perceber que se integrar- O atraso nada mais é do que a di- operação para cada tipo (mesmo por-
mos 1 milhão de funções destas num ferença de tempo entre o instante em que sua tensão de alimentação é fixa
circuito integrado, ele irá consumir que aplicamos o sinal na entrada e o de 5 V), nos manuais CMOS encon-
apenas 1 mW! Na prática temos fato- instante em que obtemos um sinal na tramos as velocidades associadas às
res que tornam maior este consumo, saída. tensões de alimentação (já que os cir-
como por exemplo, eventuais fugas, Nos circuitos integrados CMOS tí- cuitos integrados CMOS podem ser
a necessidade de um ou outro com- picos como os usados nas aplicações alimentados por uma ampla faixa de
ponente especial de excitação que digitais, para um inversor como o do tensões).
exija maior corrente, etc. exemplo, este atraso é da ordem de 3 Um exemplo disso pode ser obser-
Mas, ao lado das boas caracterís- nanossegundos (3 ns). vado nas características de um circui-
ticas, ele também tem seus proble- Isso pode parecer pouco nas apli- to integrado CMOS formado por seis
mas: um deles está no fato de que o cações comuns, mas se um sinal ti- inversores (hex inverter) onde temos
eletrodo de controle (comporta) que ver de passar por centenas de portas as seguintes frequências máximas de
operação:
QUESTIONÁRIO
Respostas da Lição nº 2:
1-b 2-b 3-a 4-a 5-a 6-d 7-c
Respostas da Lição nº3:
1-a 2-c 3-d 4-b 5-d 6-c 7-d
Respostas desta edição:
1-c 2-c 3-d 4-b 5-a 6-c
LIÇÃO 5
Nas duas lições anteriores estu- Vimos, desta forma, que a tabela 0 1 1 = 3
damos as famílias lógicas CMOS e verdade para uma função AND de 1 0 0 = 4
TTL, analisando suas características duas entradas, como a representada 1 0 1 = 5
elétricas principais e a maneira como na figura 1, pode ser dada por: 1 1 0 = 6
os componentes são fabricados atra- 1 1 1 = 7
vés de alguns circuitos típicos. A B S
Nesta lição continuaremos a es- 0 0 0 O conhecimento da contagem bi-
tudar as funções lógicas, agora de 0 1 0 nária facilita bastante a elaboração de
uma forma mais completa. Analisare- 1 0 0 tabelas verdades, quando todas as
mos o que ocorre quando juntamos 1 1 1 combinações possíveis de níveis ló-
diversas funções lógicas, prevendo o gicos em 2, 3 ou 4 entradas devam
que acontece com suas saídas. Os Veja que nas colunas de entrada ser estudadas.
circuitos complexos, como os usados (A e B) para termos todas as combi- Assim, uma vez que o leitor conhe-
nos computadores, por exemplo, se nações possíveis, fazemos o equiva- ça o comportamento das principais
aproveitam das operações complica- lente à numeração binária de 0 a 3, já funções, sabendo o que ocorre na
das que muitas portas lógicas podem que: saída de cada uma quando temos
realizar em conjunto. Assim, é de fun- determinadas entradas e sabendo
damental importância para nosso es- 0 0 = 0 elaborar tabelas verdades, fica fácil
tudo saber analisar estas funções. 0 1 = 1 combinar funções e saber o que acon-
1 0 = 2 tece em suas saídas.
1 1 = 3
5.1 - As tabelas verdade 5.2 - Lógica Combinacional
Os diversos sinais de entrada apli- Para uma tabela verdade feita para Vamos partir de um exemplo sim-
cados a uma função lógica, com to- uma porta AND de 3 entradas tere- ples de lógica combinacional usando
das as suas combinações possíveis, mos: tabelas verdades para saber o que
e a saída correspondente podem ser ocorre na sua saída, com o circuito
colocados numa tabela. A B C S da figura 2.
Nas colunas de entradas coloca- 0 0 0 0 Este circuito faz uso de uma porta
mos todas as combinações possíveis 0 0 1 0 AND, um inversor e uma porta OR. O
de níveis lógicos que as entradas po- 0 1 0 0 resultado desta configuração é uma
dem assumir. Na coluna correspon- 0 1 1 0 função combinacional com três entra-
dente à saída colocamos os valores 1 0 0 0 das e uma saída.
que esta saída assume em função 1 0 1 0
dos níveis lógicos correspondentes na 1 1 0 0
entrada. 1 1 1 1
0 0 0 = 0
Figura 1 - Funções ou porta 0 0 1 = 1 Figura 2 - Circuito combinacional
AND (E) de duas entradas. 0 1 0 = 2 simples com três entradas.
Para elaborar a tabela verdade Sabemos que a tabela verdade Resultando na seguinte tabela:
para este circuito e assim determinar- para o inversor é:
mos todas as saídas possíveis em A B C S1 S2 S
função das entradas, devemos levar A S 0 0 0 1 0 1
em conta que ele é formado por duas 0 1 0 0 1 1 0 1
etapas. 1 0 0 1 0 1 0 1
Na primeira etapa temos a porta 0 1 1 1 1 1
AND e o inversor, enquanto que na Ora, como em nosso caso A é a 1 0 0 0 0 0
segunda etapa temos a porta OR. Isso entrada do inversor e S1 é sua saída, 1 0 1 0 0 0
significa que as saídas dos circuitos podemos partir para a determinação 1 1 0 0 0 0
da primeira etapa, que chamaremos de toda a coluna S1 simplesmente in- 1 1 1 0 1 1
de S1 e S2 são a entrada da segunda vertendo os valores de A, da seguin-
etapa. te forma: Trata-se de uma função bastante
Temos então de levar em conta interessante que pode ser definida
estas saídas na elaboração da tabe- A B C S1 S2 S como “a que fornece uma saída alta
la verdade que terá no seu topo as 0 0 0 1 somente quando a entrada A estiver
seguintes variáveis: 0 0 1 1 no nível baixo, não importando as
0 1 0 1 demais entradas ou ainda quando as
A B C S1 S2 S 0 1 1 1 três entradas estiverem no nível alto”.
1 0 0 0
A,B e C são as entradas dos cir- 1 0 1 0
cuitos. S1 e S2 são pontos intermediá- 1 1 0 0 5.3 - Como Projetar Um Circuito
rios do circuito que precisam ser ana- 1 1 1 0 Combinacional
lisados para a obtenção de S, que é O problema de saber o que acon-
a saída final do circuito. Para encontrar os valores da co- tece com a saída de um circuito for-
Começamos por colocar em A, B luna S2 devemos observar que ela mado por muitas funções lógicas
e C todas as suas condições possí- corresponde à tabela verdade da fun- quando suas entradas recebem diver-
veis, ou todas as combinações de ní- ção AND onde as entradas são B e C sas combinações de sinais não é o
veis lógicos que podem ser aplicadas e a saída é S2. mais importante para o projetista de
ao circuito: equipamentos digitais. Na verdade,
B C S2 muito mais importante que este pro-
A B C S1 S2 S 0 0 0 cedimento é justamente fazer o con-
0 0 0 0 1 0 trário, ou seja, projetar um circuito
0 0 1 1 0 0 que, em função de determinados si-
0 1 0 1 1 1 nais de entrada, forneça exatamente
0 1 1 na saída o que se deseja.
1 0 0 Temos então: O projeto de um circuito que te-
1 0 1 nha uma determinada função envol-
1 1 0 A B C S1 S2 S ve um procedimento de síntese em
1 1 1 0 0 0 1 0 algumas etapas.
0 0 1 1 0 Na primeira etapa deve ser defini-
O passo seguinte é colocar os va- 0 1 0 1 0 do o problema, estabelecendo-se exa-
lores possíveis de S1, que corres- 0 1 1 1 1 tamente qual a função a ser executa-
ponde à saída do inversor. 1 0 0 0 0 da, ou seja, quais as entradas e quais
1 0 1 0 0 as saídas.
1 1 0 0 0 Numa segunda etapa, coloca-se
1 1 1 0 1 o problema numa tabela verdade ou
ainda na forma de equações lógicas.
Finalmente, levando em conta O procedimento que abordaremos
que S1 e S2 são entradas de uma por- neste curso será basicamente o da
ta OR de duas entradas cuja saída é obtenção das funções a partir das ta-
S, podemos elaborar a coluna final de belas verdade e das equações lógi-
saídas (S) cas.
Finalmente, numa terceira etapa,
S1 S2 S obtemos o circuito que exercerá as
0 0 0 funções desejadas.
0 1 1 Na terceira etapa, um ponto impor-
Figura 3 - Duas formas de se 1 0 1 tante consiste na minimização do cir-
obter a mesma função.
1 1 1 cuito, já que na maioria dos casos
30 SABER ELETRÔNICA ESPECIAL Nº 8 - 2002
CURSO DE ELETRÔNICA DIGITAL
pode-se implementar a mesma fun- Vamos tomar como exemplo a ta- Substituindo pelos valores encon-
ção de muitas formas diferentes como bela verdade abaixo para determinar trados teremos:
atesta o circuito simples apresentado a função lógica correspondente: __ _ _ _
na figura 3. S = A.B.C + A.B.C + A.B.C + A.B.C
Veja que podemos ter o mesmo A B C Y linha
circuito com quantidades de portas 0 0 0 0 1 Esta é então a função lógica que
diferentes, na prática devemos sem- 1 0 0 1 2 representa a tabela verdade que pro-
pre levar este fato em conta. Não é 0 1 0 1 3 pusemos como parte inicial do pro-
apenas o número de portas que de- 1 1 0 0 4 blema e para a qual devemos encon-
terminará a configuração final, mas 0 0 1 1 5 trar um circuito equivalente.
sim, seu custo e a eventual utilização 1 0 1 0 6
em outras partes do circuito. 0 1 1 0 7 Passo 2 - Implementação dos
Por exemplo, se o circuito já esti- 1 1 1 1 8 Circuitos Combinacionais
ver usando dois inversores dos seis Conforme estudamos em lições
disponíveis num circuito integrado e Indicamos a linha na última colu- anteriores, é possível usar as portas
a nossa função tiver uma solução um na de modo a facilitar as explicações NAND e NOR como blocos lógicos
pouco maior, mas que use estes in- seguintes. universais a partir dos quais podemos
versores, será interessante adotá-la Observamos que temos saídas no elaborar qualquer outra função ou
para aproveitar os inversores ociosos. nível 0 para as linhas 0, 3, 5 e 6, en- mesmo funções mais complexas.
A seguir daremos um exemplo de quanto para as linhas 1, 2, 4 e 7 te- Para exemplificar vamos analisar
como obter os circuitos a partir de mos saídas 1. uma função um pouco mais simples
uma tabela verdade. Isso quer dizer que teremos a fun- do que a obtida no passo anterior.
ção OU para as linhas cuja saída é 1 Tomemos a expressão:
a) Passo 1 - Determinação das que podem ser encaradas como ope- _ _ _
equações lógicas rações OR com tabelas que teriam 1 S=A.B.C + A.B.C
Lembramos que para as funções na saída apenas nas linhas 1, 2, 4 e Podemos tentar implementá-la
estudadas temos as seguintes repre- 7, conforme mostrado a seguir: usando portas NAND e eventualmen-
sentações: ABC Y A B C S1 A B C S2 A B C S3 A B C S4
Função E (AND) 00 0 0 00 0 0 00 0 0 00 0 0 00 0 0
00 1 1 00 0 1 00 1 0 00 1 0 00 1 0
Y=A.B 01 0 1 01 0 0 01 0 1 01 0 0 01 0 0
01 1 0 = 01 1 0 + 01 1 0 + 01 1 0 + 01 1 0
Função Não E (NAND) 10 0 1 10 0 0 10 0 0 10 0 1 10 0 0
___ 10 1 0 10 1 0 10 1 0 10 1 0 10 1 0
Y=A.B 11 0 0 11 0 0 11 0 0 11 0 0 11 0 0
11 1 1 11 1 0 11 1 0 11 1 0 11 1 1
Função OU (OR)
Isso nos permite escrever as equa- te inversores, já que a barra sobre
Y=A+B cada letra indica sua negativa, con-
ções lógicas para cada uma das qua-
tro tabelas da seguinte forma: forme estudamos.
Função Não OU (NOR) A operação (.) pode ser realizada
_ _
____ utilizando-se uma porta NAND que li-
S1 = A . B . C que
Y=A+B gada a um inversor nos fornece uma
corresponde a A=0, B=0 e C=1
_ porta AND.
Função Não (NOT) ou inversor Assim, conforme a figura 4, po-
S2 = A . B . C que
__ demos implementar A.B.C usando
corresponde a A=0, B=1 e A=0
Y=A uma porta NAND de 3 entradas e um
_ _
S3 = A . B . C que inversor.
Função ou exclusivo Veja na figura 5 como a opera-
corresponde a A=1, B=0 e C=0
(Exclusive OR) ção A.B.C pode ser implementada.
S4 = A . B . C que A soma (+) pode ser implementa-
Y=A(+)B da com uma porta OR ligada a dois
corresponde a A=1, B=1 e C=1
inversores, figura 6.
Como a saída S é a combinação
das quatro funções temos:
S = S1 + S2 + S3 + S4
Figura 4 - A função A.B.C implementada. Figura 5 - Implementação da função A.B.C
5.5 - DIAGRAMAS DE
KARNAUGH
Um processo bastante interessan-
te para representar uma tabela ver-
dade e a partir dela obter uma simpli-
ficação dos circuitos utilizados para
sua implementação é o que faz uso
Figura 13 - O mesmo circuito
dos chamados diagramas ou mapas
Figura 12 - Dois tipos diferentes de usando um único tipo de porta.
de Karnaugh.
portas são usados neste circuito.
O diagrama de Karnaugh consis- cada quadro difere do adjacente em
casos em que podemos trabalhar com te numa tabela retangular com núme- apenas um dígito.
funções NAND ou NOR. ro de quadros que corresponde a 2 Dizemos que são adjacentes os
Como as duas soluções levam aos elevado ao expoente N, onde N é o termos que estão à direita e à esquer-
mesmos resultados, num projeto prá- número de variáveis do circuito. da de cada quadro e também os que
tico é interessante analisar as confi- Cada variável lógica ocupa no grá- estão acima e abaixo. Também são
gurações obtidas para um problema fico metade da sua extensão e seu adjacentes os que estiverem na mes-
nos dois casos. Adota-se então a so- complemento ocupa a outra metade. ma fila, mas um na primeira coluna e
lução que utilizar menos circuitos ou Na figura 13 temos o modo como outro na última.
que for mais conveniente, por exem- são elaborados os diagramas de Na figura 16 temos um mapa com
plo, aproveitando portas ociosas de Karnaugh para 1, 2 e 3 variáveis, com a identificação das adjacências.
um circuito integrado já utilizado no as expressões lógicas corresponden- Assim, o que fazemos é plotar a
mesmo projeto com outras finalida- tes a cada caso. tabela verdade da função que dese-
des. Estas expressões são obtidas de jamos implementar num mapa de
uma forma muito semelhante à usa- Karnaugh com o que será possível
5.4 - SIMPLIFICANDO E da no conhecido joguinho de “bata- identificar melhor as adjacências e
MINIMIZANDO lha naval” onde a posição de cada assim fazer as simplificações.
Uma consequência da possibilida- “tiro” é dada por duas coordenadas, Para que o leitor entenda como
de de construir funções complexas a uma correspondente às linhas e ou- “funciona” o mapa de Karnaugh numa
partir de portas básicas como OR e tra às colunas. simplificação de uma função, vamos
AND (OU e E) é a otimização de um Na figura 15 mostramos, como tomar como exemplo a função que é
projeto aproveitando poucos tipos de exemplo, de que modo um diagrama dada pela seguinte tabela verdade:
circuitos integrados básicos. de Karnaugh de 4 variáveis pode ser
Assim, se tivermos uma função obtido com a inclusão dentro de cada A B S
que seja obtida utilizando-se portas quadro da expressão corresponden- 0 0 1
AND e OR como a mostrada na figu- te. No diagrama (b) da figura 14 os 0 1 1
ra 12, ela terá o inconveniente de pre- quadros foram preenchidos com os 1 0 0
cisar de dois tipos diferentes de cir- valores 0 e 1 correspondentes às en- 1 1 1
cuitos integrados. tradas. Este diagrama é chamado
Se quisermos esta função com cir- também de diagrama de Veitch. Uma Desejamos expressar esta tabela
cuitos TTL, por exemplo, aproveitare- observação importante em relação a como a soma de produtos, o que sig-
mos três das três portas de três en- esta representação por 0 e 1 é que nifica que os valores adjacentes que
tradas de um circuito 7411 e também
precisaremos aproveitar uma das qua-
tro portas OR de duas entradas de um
circuito integrado 7432.
Evidentemente, estaremos usan-
do dois circuitos integrados, desper-
diçando 1/3 de um e 3/4 do outro.
Podemos simplificar consideravel-
mente este circuito se usarmos ape-
nas portas NAND com a configuração
equivalente mostrada na figura 13.
Este circuito, que apresenta a
mesma função do anterior, usa as três
portas de um circuito integrado 7410.
Utilizamos apenas um circuito inte-
grado que é totalmente aproveitado, Figura 14 - Diagrama de Karnaugh para uma (a) duas (b) e três (c) variáveis.
Figura 16 - Adjacências
no mapa de Karnaugh
para 4 variáveis. Figura 17 - A tabela verdade é
plotada no Mapa de Karnaugh.
LIÇÃO 6
OS ELEMENTOS BIESTÁVEIS
Na lição anterior analisamos os 6.2 - FLIP-FLOP R-S conduzindo, Q estará no nível baixo
modos segundo os quais podemos (0) e /Q estará no nível alto (1).
saber o que acontece quando combi- O Flip-Flop R-S (de Reset e Set) O processo que leva o flip-flop a
namos funções lógicas. Vimos os pro- tem sua configuração com transisto- este estado inicial pronto para funcio-
cedimentos utilizados para res mostrada na figura 1 e funciona nar é muito rápido, não demorando
implementar um circuito a partir de da seguinte maneira: mais do que alguns microssegundos.
uma tabela verdade ou ainda da ex- Quando alimentamos o circuito, Quando o flip-flop se encontra na
pressão da função lógica. No entan- dada as mínimas diferenças que po- situação indicada, com Q=0 e /Q=1,
to, as funções lógicas não consistem dem existir entre as características dizemos que ele se encontra “setado”
nos únicos blocos básicos usados nos dos dois transistores, um deles con- ou armado.
projetos de circuitos digitais. Além duzirá mais do que o outro. Supondo A mudança de estado do flip-flop
dessas funções, existem outras e um que este transistor seja Q1, há uma pode ser obtida aplicando-se um si-
grupo delas que executa funções de queda de tensão no seu coletor que nal conveniente na entrada. Como
relevante importância nos equipa- reduz em consequência a corrente usamos transistores NPN para comu-
mentos são as formadas pelos ele- que polariza a base de Q2 via R2. tar o flip-flop, temos de fazer conduzir
mentos biestáveis. Nesta lição vere- Nestas condições, a tensão do por um instante o transistor que está
mos como funcionam estes elemen- coletor de Q 2 se mantém alta, cortado, ou seja, devemos aplicar um
tos, os seus tipos e onde podem ser realimentando a base de Q1 via R3 e pulso positivo na entrada correspon-
usados. a situação final do circuito é dente.
estabelecida: Q1 satura e Q2 fica no Assim, estando o flip-flop na con-
corte. O flip-flop encontra seu estado dição indicada, se desejarmos mudar
estável inicial. o estado, aplicamos o pulso na entra-
6.1 - OS FLIP-FLOPS O flip-flop R-S tem duas saídas da SET. O transistor Q2 conduz por
representadas por Q e /Q, assim, na um instante, realimentando via R3 a
Os flip-flops são elementos de cir- condição inicial estável, com Q 1 base de Q1 que é cortado.
cuito que podem apresentar em seu
funcionamento apenas dois estados
estáveis. Não existem estados inter-
mediários entre estes dois estados.
A aplicação de um sinal de entra-
da pode mudar o dispositivo de um
estado para outro e como a qualquer
momento podemos saber qual é o
estado em que ele se encontra, é pos-
sível considerar este circuito como
uma memória capaz de armazenar
um bit.
O flip-flop é o elemento básico das
chamadas memórias estáticas.
Existem diversos tipos de flip-flops
encontrados nos circuitos digitais e
que analisaremos a partir de agora. Figura 1 - Um flip-flop R-S com transistores discretos.
R S Qn+1
Qn+1
0 0 1 1 Figura 4 - Um flip-flop R-S com portas NOR e sua tabela verdade.
0 1 0 1
1 0 1 0
1 1 Qn
Qn
da”.
Se a mudança de estado ou dis-
paro (gatilhamento) ocorre quando o
sinal de clock passa de 0 para 1, os
flip-flops são denominados “positive
edge-triggered”, enquanto que, se o
disparo ocorre quando o clock vai do
nível 1 para 0, ou seja, na queda do
nível lógico, os flip-flops são chama-
dos de “negative edge-triggered”.
Neste tipo de circuito é muito im-
portante levar em conta, num projeto
de maior velocidade, os tempos em
que todo o processo ocorre.
Assim, partindo do diagrama de
tempos da figura 9, vemos que a sa-
ída do flip-flop só completa sua mu-
dança de estado depois de um certo
tempo, do pulso de clock ter sido apli-
cado.
Dois tempos são importantes nes-
Figura 7 - Diagrama de tempos para o circuito da figura 6. te tipo de circuito.
a) tH: Hold Time ou Tempo de
Manutenção é o tempo em que a en-
trada deve permanecer ainda no cir-
cuito para que seu nível lógico seja
reconhecido pelo flip-flop.
b) tS: Setup Time ou tempo em
que a entrada do flip-flop deve per-
manecer no estado desejado antes da
transição do clock que vai provocar a
mudança de estado do circuito.
Duas entradas podem ser acres-
centadas neste circuito, verifique a fi-
gura 10, dotando-o de recursos im-
portantes para aplicações práticas.
Uma das entradas é denominada
PRESET (/PR) ou pré-ajuste e tem
Figura 8 - Flip-flop R-S Mestre-Escravo completo. por função levar imediatamente as
saídas do circuito a um estado deter-
minado (Q=1 e /Q=0), independente-
mente do que esteja acontecendo nas
demais entradas.
Sua ativação ocorre quando /PR
estiver em 0 e /CLR em 1, no caso
apresentado, pois a / sobre a identifi-
cação indica que ela está ativa no ní-
vel baixo.
A outra entrada denominada
CLEAR ou apagamento tem por fun-
ção levar as saídas aos estados Q=0
e /Q=1, independentemente do que
estiver ocorrendo nas demais entra-
das.
É importante observar que estas
duas entradas não podem ser
ativadas ao mesmo tempo, pois isso
levaria o circuito a um estado
Figura 9 - Tempos no flip-flop R-S. indeterminado que inclusive poderia
D Qn+1
Figura 16 - Símbolos do flip-flop D.
0 0
1 1
de tempos mostrado na figura 18. Este comportamento significa na
Quando a entrada T deste circuito realidade a divisão da frequência de
6.6 - FLIP-FLOP TIPO T está no nível baixo, o flip-flop se man- clock por dois. Em outras palavras,
tém em seu estado anterior, mesmo este circuito se comporta como um
O nome vem de “Toggle” ou com a aplicação do pulso de clock. divisor de frequência, encontrando
complementação, seu símbolo é mos- No entanto, quando a entrada T está aplicações práticas bastante impor-
trado na figura 17. no nível alto, o flip-flop muda de esta- tantes em Eletrônica Digital.
O que este circuito faz pode ser do. Se estava setado, ele resseta e Um exemplo de aplicação é dado
entendido facilmente pelo diagrama se estava ressetado, ele seta. na figura 19 em que associamos di-
6.7 - TRANSFORMANDO
FLIP-FLOPS
44
SABER ELETRÔNICA Nº 302/98 SABER ELETRÔNICA ESPECIAL Nº 8 - 2002
25
CURSO DE ELETRÔNICA DIGITAL
LIÇÃO 7
OS FLIP-FLOPS E FUNÇÕES
LÓGICAS EM CIRCUITOS INTEGRADOS
Na lição anterior aprendemos Low Power Shottky (74LS) o flip-flop resseta. A frequência máxi-
como funcionam os principais tipos de - 45 MHz ma de operação destes flip-flops é de
flip-flops, verificando que, dependen- High Speed (74H) - 50 MHz 20 MHz com um consumo por circui-
do dos recursos que cada um possua, (74S) - 125 MHz to integrado da ordem de 20 mA.
podem ser empregados de diversas É importante observar que para os
formas. Também vimos as entradas flip-flops TTL é preciso alguns cuida-
que estes dispositivos podem conter dos, como por exemplo, manter sem- b) 7474 - DUPLO FLIP-FLOP
para melhorar seu desempenho em pre as entradas CLEAR e PRESET TIPO D COM PRESET E CLEAR
determinadas aplicações, como por em níveis definidos. Deixando estas
exemplo, nos computadores. Estuda- entradas abertas, podem ocorrer ins- Os flip-flops contidos no invólucro
mos ainda nas primeiras lições do tabilidades de funcionamento. DIL de 14 pinos disparam com a tran-
curso as funções lógicas usadas em O nível em que elas devem ser sição positiva do sinal de clock
diversos circuitos. Tudo isso nos leva deixadas, ou seja, sua conexão no (Positive-Edge Triggered). A pinagem
à necessidade de contarmos com Vcc ou 0 V depende da aplicação. deste circuito integrado é mostrada na
estas funções na forma de circuitos figura 3.
integrados. De fato, existem muitos A tabela verdade que apresenta o
circuitos integrados TTL e CMOS con- a) 7473 - DUPLO funcionamento dos flip-flops deste
tendo flip-flops dos tipos estudados e FLIP-FLOP J-K COM CLEAR
todas as funções lógicas (portas e in-
versores e amplificadores) e será jus- Num único invólucro de 14 pinos
tamente deles que falaremos nesta Dual in Line temos 2 flip-flops do tipo
lição. J-K com entrada de Clear. A pinagem
deste circuito integrado é mostrada na
figura 1.
6.1 - OS FLIP-FLOPS TTL Os flip-flops são sensíveis ao ní-
vel de clock (Level Triggered) com
A família de circuitos integrados entrada de Clear assíncrono. O funcio-
digitais TTL conta com uma grande namento dos flip-flops deste circuito Figura 2 - Tabela verdade que
quantidade de flip-flops usados numa integrado pode ser melhor entendido descreve o funcionamento do 7473.
infinidade de aplicações práticas. pela tabela verdade da figu-
A diferença de cada tipo de circui- ra 2.
to integrado não está apenas no tipo Nesta tabela, o símbolo
de flip-flop que contém como também com a forma de um pulso de
nos seus recursos e na sua quantida- sinal representa um pulso de
de. Também devemos observar que clock positivo aplicado à en-
um fator importante na escolha de um trada correspondente.
flip-flop para uma determinada apli- Observe que quando J e
cação é a sua velocidade. Para as di- K estão aterradas, o clock
versas famílias TTL podemos especi- não tem efeito sobre o cir-
ficar as máximas velocidades dos cuito. Na operação normal,
seus flip-flops da seguinte maneira: a entrada Clear deve ser
Standard (74) - 35 MHz mantida no nível alto. Se a
Figura 1 - 7473 - Duplo flip-flop J-K.
Low Power (74L) - 3 MHz entrada Clear for aterrada,
Figura 5 - 7475 - Quatro flip-flops tipo D. Figura 7 - Dois flips-flops J-K- com Preset e Clear.
Figura 9 - 74174 - Seis flip-flops tipo D. Figura 11 - Oito flip-flops tipo D com clear.
48
38 SABER ELETRÔNICA
SABER ELETRÔNICA
ESPECIAL Nº
Nº8303/98
- 2002
CURSO DE ELETRÔNICA DIGITAL
Figura 13 - 74LS374 - Oito flip-flops tipo D. Figura 15 - 4013 - Dois flip-flops tipo D.
Figura 17 - 4027 - Dois flip-flops J-K. Figura 18 - Tabela verdade para os flip-flops do 4027.
SABER
SABER ELETRÔNICA
ELETRÔNICA Nº
ESPECIAL
303/98 Nº 8 - 2002 49
39
CURSO DE ELETRÔNICA DIGITAL
O invólucro é o DIL de 14 pinos Observe que temos acesso tanto podem ser levadas ao mesmo tempo
da figura 15. as saídas normais como complemen- ao nível alto, pois isso representa um
A tabela verdade para este circui- tares de cada um dos flip-flops e que estado não permitido.
to integrado está na figura 16. as saídas CLEAR E PRESET estão As saídas vão ao estado de alta
Pela tabela verdade vemos que as ativas no nível alto. No entanto, como impedância com a entrada EN (habi-
entradas CLEAR E PRESET são ati- nos demais flip-flops, estas saídas litação ou ENABLE) levada ao nível
vas no nível alto, mas que somente não podem ser ativadas ao mesmo baixo. Quando o nível da entrada EN
uma delas pode estar nesta condição tempo, pois levariam os flip-flops a é alto, as saídas são conectadas aos
de cada vez. Se as duas entradas uma condição não permitida. flip-flops, transferindo seus estados
PRESET e CLEAR forem colocadas Como no caso anterior, a frequên- para os circuitos externos.
no nível alto ao mesmo tempo, o flip- cia depende da tensão de alimenta- Como estes circuitos não usam
flop vai para uma condição não per- ção. Para uma tensão de alimentação clocks, eles não devem ser ligados em
mitida. de 10 V, a frequência máxima de ope- cascata para formar contadores ou
A informação presente na entra- ração é da ordem de 8 MHz. shift-registers.
da D é transferida para a saída, quan-
do as entradas assíncronas PRESET
E CLEAR estão inativas. c) 4043 - QUATRO FLIP-FLOPS d) 40174 - SEIS
É importante observar que a velo- S R-S (Lógica NOR) FLIP-FLOPS TIPO D
cidade de operação dos circuitos
CMOS depende da tensão de alimen- Este circuito integrado contém Este circuito integrado contém seis
tação, como já estudamos nas lições quatro flip-flops R-S independentes flip-flops tipo D disparados pela tran-
anteriores. com saídas tri-state. O invólucro DIL sição positiva do sinal de clock. Ape-
Nos manuais de circuitos integra- de 16 pinos é mostrado na figura 19. nas uma das saídas de cada flip-flop
dos CMOS os leitores poderão encon- Em cada um dos flip-flops, as en- é acessível externamente e o CLEAR
trar tabelas que trazem os diversos tradas SET e RESET podem normal- é comum a todos eles. O invólucro é
tempos de propagação dos sinais e mente ficar no nível baixo. Se a en- DIL de 16 pinos com a pinagem mos-
as frequências de operação em fun- trada SET for levada ao nível alto, a trada na figura 20. Todos os flip-flops
ção desta tensão de alimentação. saída irá e permanecerá no nível alto. são controlados por uma entrada co-
Podemos dizer apenas que, para uma Se a entrada RESET for levada ao mum de clock. A tabela verdade para
alimentação de 10 V, a frequência nível alto a saída irá e permanecerá os flip-flops deste circuito integrado é
máxima de clock será de 7 MHz. no nível baixo. As duas saídas não mostrada na figura 21.
uma alimentação de 10 V, a frequên- mostrada na figura 24 e cada unida- usadas de forma independente. A
cia máxima de clock é de 10 MHz. de exige uma corrente de 12 mA. pinagem é mostrada na figura 28.
O consumo por unidade é de apro-
ximadamente 4 mA.
7.3 - FUNÇÕES c) 7404 - Seis Inversores
LÓGICAS TTL (Hex Inverter)
g) 7432 - Quatro portas
Podemos contar com uma boa Os seis inversores deste circuito OR de duas entradas
quantidade de circuitos integrados integrado podem ser usados de for-
contendo as principais funções lógi- ma independente. A pinagem está na As portas OR deste circuito inte-
cas em tecnologia TTL. Damos a se- figura 25. grado podem ser usadas de modo in-
guir alguns dos mais importantes, já dependente e a corrente total exigida
que para obter informações sobre a é da ordem de 19 mA. A pinagem está
totalidade será interessante contar d) 7408 - Quatro Portas na figura 29.
com um manual TTL. AND de duas entradas
Figura 26 - Quatro portas AND de duas entradas. Figura 27 - Três portas NAND de três entradas.
CMOS. Daremos a seguir algumas d) 4023 - Três portas Dependendo dos níveis lógicos
das mais usadas. NAND de três entradas aplicados nestas entradas de progra-
mação, o circuito se comporta como
As três portas NAND deste circui- funções NOR, OR, NAND ou AND
a) 4001 - Quatro Portas to integrado podem ser usadas de com 8 entradas ou ainda de forma
NOR de duas entradas maneira independente. A pinagem é combinada, realizando ao mesmo
mostrada na figura 34. tempo funções de portas OR e AND
Este circuito integrado contém cada um de 4 entradas e outras que
quatro portas NOR em invólucro DIL são mostradas na figura 37.
de 14 pinos com a pinagem mostra- e) 4025 - Três portas NOR Assim, por exemplo, se colocar-
da na figura 31. de três entradas mos todas as três entradas de pro-
O consumo por circuito integrado gramação no nível alto (Ka,Kb e Kc=
é da ordem de 10 nW. Encontramos neste circuito inte- 111), o circuito se comporta como
grado três funções NOR que podem duas portas AND de quatro entradas
ser usadas de forma independente. A ligadas a uma porta OR de duas en-
b) 4011 - Quatro portas pinagem é mostrada na figura 35. tradas.
NAND de duas entradas Veja então que esta interessante
função pode servir de “coringa” em
Em invólucro DIL de 14 pinos en- 7.5 - A FUNÇÃO TRI-STATE muitos projetos, pois consegue simu-
contramos quatro portas NOR de EXPANSÍVEL DO 4048 lar a operação de diversas combina-
duas entradas de funcionamento in- ções de outros circuitos integrados
dependente. O invólucro com a iden- O circuito integrado 4048 tem ca- CMOS.
tificação dos terminais é mostrado na racterísticas muito interessantes para Internamente, o 4048 é bastante
figura 32. projetos CMOS envolvendo funções complexo contendo 32 funções inde-
lógicas. Conforme estudamos, usan- pendentes programadas pelos níveis
do combinações apropriadas de lógicos aplicados às entradas corres-
c) 4012 - Duas portas funções simples, é possível simular pondentes.
NAND de quatro entradas qualquer outra função mais comple-
xa. É justamente isso que faz o 4048
As quatro portas NOR de duas que tem a pinagem mostrada na fi- QUESTIONÁRIO
entradas deste circuito integrado po- gura 36.
dem ser usadas de forma indepen- Este circuito possui 8 entradas, 1. Qual é o conjunto de funções
dente. A identificação dos terminais uma saída e três entradas de “progra- que o leitor provavelmente não
deste circuito integrado está na figu- mação”. encontrará na forma de um circuito
ra 33.
Figura 28 - Duas portas NAND de quatro entradas. Figura 29 - Quatro portas OR de duas entradas.
Figura 35 - 4025 - Três portas NOR de três entradas. Figura 36 - 4048 - Função expansível de 8 entradas tri-state.
4. Um “latch” como o circuito TTL 5. Qual é a condição proibida nos d) Saídas ligadas às entradas D ou
7475 é usado para: flip-flops CMOS e TTL? Clear
a) Contagem binária a) Entradas J e K ligadas em paralelo
b) Divisão de frequência b) Preset e Clear ao mesmo tempo
c) Operação como porta AND ativos 1-a, 2-c, 3-c, 4-d, 5-b
d) Armazenamento de informação c) Preset e Clear ao mesmo tempo Respostas:
digital desativados
LIÇÃO 8
OS MULTIVIBRADORES
ASTÁVEIS E MONOESTÁVEIS
Na lição anterior aprendemos também são muito importantes em RC. Dizemos que este tipo de osci-
como funcionam os principais tipos de aplicações relacionadas com a Ele- lador é do tipo RC. Analisemos me-
flip-flops, verificando que dependen- trônica Digital. lhor como funciona a configuração
do dos recursos de cada um, eles mostrada na figura 1.
podem ser empregados de diversas Quando a alimentação é
formas. Também vimos as entradas 8.1 - MULVIBRADORES ASTÁVEIS estabelecida, um dos transistores
que estes dispositivos podem conter conduz mais do que outro e inicial-
para melhorar seu desempenho em Os circuitos digitais trabalham sin- mente podemos ter, por exemplo, Q1
determinadas aplicações, como por cronizados, em sua maioria, por sinais saturado, e Q 2 cortado. Com Q 1
exemplo, nos computadores. Vimos retangulares que precisam ser produ- saturado o capacitor C1 carrega-se via
também que os flip-flops são usados zidos por algum tipo de oscilador. O R1 de modo que a tensão no capacitor
como divisores de frequência ou cé- oscilador, que produz o sinal de sobe gradualmente até o ponto em
lulas de memória. Tudo isso nos leva “CLOCK” ou “relógio” deve ter carac- que, estando carregado, o transistor
à necessidade de contar com esta terísticas especiais e para isso podem Q2 é polarizado no sentido de condu-
função na forma de circuitos integra- ser usadas diversas configurações. zir. Quando isso ocorre, Q2 tem um
dos. De fato, existem muitos circuitos Uma das configurações mais in- dos seus terminais aterrado e descar-
integrados TTL e CMOS contendo flip- teressantes é justamente aquela que rega-se. Nestas condições Q1 vai ao
flops dos tipos estudados e será jus- parte de um circuito bastante seme- corte e Q2 satura. Agora é a vez de C2
tamente deles que falaremos nesta lhante aos flip-flops que estudamos carregar-se até que ocorra novamen-
lição. Também enfocaremos algumas na lição anterior. te uma comutação dos transistores e
configurações que em lugar de dois Este circuito recebe o nome de um novo ciclo de funcionamento.
estados estáveis possuem apenas multivibrador astável e se caracteriza As formas de onda geradas neste
um, além das configurações que não por não ter dois, nem um estado es- circuito são mostradas na figura 2,
possuem nenhum estado estável. tável. Este circuito muda constante- observando-se o ciclo de carga e des-
Estes circuitos denominados multivi- mente de estado, numa velocidade carga dos capacitores.
bradores astáveis e monoestáveis que depende dos valores dos com-
ponentes usados e que, portanto gera
um sinal retangular.
Da mesma forma que estudamos
os flip-flops partindo da configuração
básica com transistores, vamos estu-
dar o multivibrador astável.
Assim, caso tenhamos a configu-
ração mostrada na figura 1, usando
transistores, os capacitores propor-
cionam uma realimentação que leva
o circuito à oscilação.
O multivibrador astável é um cir-
cuito em que a frequência é determi-
Figura 1 - Multivibrador astável nada por um capacitor e um resistor,
usando dois transistores. ou seja, por uma constante de tempo Figura 2 - Formas de onda no circuito da
figura 1.
SABER ELETRÔNICA ESPECIAL Nº 8 - 2002 55
CURSO DE ELETRÔNICA DIGITAL
LIÇÃO 9
OS CONTADORES DIGITAIS
Na lição anterior analisamos o casos, o instante em que uma opera- números crescentes, ou seja, dos va-
princípio de funcionamento de um dos ção deve ser realizada é muito impor- lores mais baixos para os mais altos,
mais importantes blocos da Eletrôni- tante e isso implica em que os circui- como (1,2,3,4...). São também cha-
ca Digital, o flip-flop. Vimos que estes tos devam ser habilitados no instante mados pelo termo inglês de UP
blocos poderiam ter diversos tipos de em que os níveis lógicos são aplica- COUNTERS.
comportamento e que, quando reuni- dos em sua entrada. Os contadores podem ser RE-
dos, poderiam apresentar comporta- Isso significa que tais circuitos GRESSIVOS ou DECRESCENTES,
mentos interessantes como, por devem ser sincronizados por algum quando a contagem é feita dos valo-
exemplo, a capacidade de dividir tipo de sinal vindo de um circuito ex- res mais altos para os mais baixos
frequências, de armazenar informa- terno. E este circuito nada mais é do como (4,3,2,1...).O termo inglês é
ções (bits), além de outras. Nesta li- que um oscilador que produz um si- DOWN COUNTERS.
ção vamos nos dedicar justamente a nal de clock ou relógio. Se bem que possamos fazer con-
uma das funções mais importantes Os circuitos que operam com es- tadores usando funções lógicas co-
dos flip-flops que é a de fazer a con- tes sinais são denominados circuitos muns e mesmo flip-flops discretos,
tagem do número de pulsos, o que com lógica sincronizada. podemos contar na prática com cir-
corresponde em última análise a con- Para os contadores temos então cuitos integrados em lógica TTL ou
tagem de bits. A partir desta conta- diversas classificações que levam em CMOS que já possuam contadores
gem podemos usar estes circuitos conta estes e outros fatores, por completos implementados.
para a realização de operações mais exemplo:
complexas como somas, manipulação
de dados etc. 9.1 - CONTADOR ASSÍNCRONO
a) Classificação quanto
ao sincronismo: Conforme explicamos, neste tipo
9 - OS TIPOS DE CONTADORES Os contadores podem ser de contador, o sinal de clock é aplica-
ASSÍNCRONOS, quando existe o si- do apenas ao primeiro estágio, fican-
Em Eletrônica Digital devemos nal de clock aplicado apenas ao pri- do os demais sincronizados pelos
separar os circuitos lógicos sem meiro estágio. Os estágios seguintes estágios anteriores.
sincronismo daqueles que possuam utilizam como sinal de sincronismo a Na figura 1 temos a estrutura bá-
algum tipo de sincronismo externo, ou saída de cada estágio anterior. Estes sica de um contador deste tipo usan-
seja, que usam um sinal de CLOCK. contadores também são denomina- do flip-flops do tipo J-K.
Existem aplicações em que tudo dos Ripple Counters. Usamos três estágios ou três flip-
o que importa para o circuito é fazer Os contadores também podem ser flops ligados de tal forma que a saída
uma operação com determinados ní- SÍNCRONOS, quando existe um si- Q do primeiro serve de clock para o
veis lógicos aplicados à sua entrada, nal de clock único externo aplicado a segundo, e a saída Q do segundo ser-
quando eles estão presentes, não todos os estágios ao mesmo tempo. ve de clock para o terceiro.
importando quando isso ocorra. Tais Sabemos que os flip-flops ligados
circuitos não precisam de sincronismo da forma indicada funcionam como
algum e são mais simples de serem b) Classificação quanto divisores de frequência.
utilizados. ao modo de contagem Assim, o sinal de clock aplicado
No entanto, com circuitos muito Os contadores podem ser PRO- ao primeiro tem sua frequência divi-
complexos, como os utilizados em GRESSIVOS ou CRESCENTES, dida por 2.
computadores e em muitos outros quando contam numa sequência de A frequência estará dividida por 4
46 SABER ELETRÔNICA Nº 305/98
60 SABER ELETRÔNICA ESPECIAL Nº 8 - 2002
CURSO DEDE
CURSO BÁSICO ELETRÔNICA DIGITAL
ELETRÔNICA DIGITAL
Entrada QA QB QC Valor
Fig. 1 - Um contador Binário
assíncrono. 0 1 1 1 7
1 1 1 0 6
2 1 0 1 5
3 1 0 0 4
4 0 1 1 3
5 0 1 0 2
6 0 0 1 1
7 0 0 0 0
Entrada QC QB QA
0 0 0 0
1 0 0 1
2 0 1 0
3 0 1 1
4 1 0 0
5 1 0 1
6 1 1 0
7 1 1 1
SABER
SABERELETRÔNICA
ELETRÔNICANº 305/98 Nº 8 - 2002
ESPECIAL 49 63
CURSO DE ELETRÔNICA DIGITAL
CURSO BÁSICO DE ELETRÔNICA DIGITAL
decrescente. Assim, o que faze- assíncronos, os tempos de comuta- Assim, o primeiro flip-flop muda de
mos é colocar um circuito seletor nes- ção dos flip-flops influem no funcio- estado a cada pulso de clock. No en-
sas saídas, de tal modo que ele colo- namento final do circuito, pois eles são tanto, J do segundo flip-flop está liga-
que a saída Q de cada flip-flop na cumulativos. do à saída Q do primeiro. Isso signifi-
entrada de clock do seguinte, quan- Em outras palavras, cada estágio ca que o segundo flip-flop só mudará
do a contagem deve ser progressiva, precisa esperar o anterior completar de estado quando o primeiro flip-flop
e coloque a saída /Q na entrada do a operação antes de iniciar a sua. for ressetado, ou seja, a cada dois
seguinte, quando na contagem Usando lógica sincronizada, ou pulsos de clock.
descrescente. Três portas NAND para seja, um contador em que todos os Da mesma forma, com o uso de
cada estágio podem fazer isso a par- estágios são sincronizados por um uma porta AND, o terceiro flip-flop só
tir do sinal de comando UP/DOWN. clock único, este problema não existe vai mudar de estado quando as saí-
e podemos ter contadores muito mais das Q do primeiro e segundo flip-flop
rápidos, na verdade, contadores cuja forem ao nível 1, ou seja, a cada 4
9.4 - CONTADORES SÍNCRONOS velocidade independe do número de pulsos de clock.
etapas. Para 4 bits, utilizando 4 estágios,
Sincronizar a contagem por um Para mostrar como isso pode ser podemos usar o circuito mostrado na
clock único aplicado a todos os está- feito, vamos tomar como exemplo o figura 12.
gios não é apenas uma necessidade circuito da figura 11. Um problema que ocorre com este
dos circuitos mais complexos, princi- Este circuito utiliza flip-flops tipo J- tipo de configuração é que a partir de
palmente, os usados em Informática K ligados de uma forma denominada 3 estágios, a cada estágio que acres-
e Instrumentação. PARALLEL CARRY. centamos no contador devemos adi-
O sincronismo de todos os estági- Nesta forma de ligação, J e K do cionar uma porta AND cujo número
os pelo mesmo clock tem ainda van- primeiro flip-flop são mantidas no ní- de entradas vai aumentando.
tagens operacionais impor tantes. vel alto por meio de um resistor liga- Assim, para 4 estágios, a porta
Conforme vimos, nos contadores do ao positivo da alimentação (Vcc). deve ter três entradas, para 5 estági-
os, 4 entradas e assim por diante.
Uma maneira de não termos este
Fig. 11 - Contador síncrono problema consiste em usar uma con-
do tipo Parallel Carry figuração diferente de contador apre-
sentada na figura 13 e denominada
RIPPLE CARRY.
Neste circuito as portas usadas
sempre precisam ter apenas duas
entradas, o que é importante para a
implementação prática do contador.
No entanto, como desvantagem
deste circuito, temos uma limitação da
velocidade de operação, pois como o
sinal para os estágios vem da porta
anterior, temos de considerar seu
atraso.
SABER
SABERELETRÔNICA
ELETRÔNICANº 305/98 Nº 8 - 2002
ESPECIAL 5165
CURSO DE ELETRÔNICA
CURSO BÁSICO DIGITAL
DE ELETRÔNICA DIGITAL
A tabela verdade para este modo
de operação será:
Entrada QD QC QB QA
0 0 0 0 0
1 0 0 0 1
2 0 0 1 0
3 0 0 1 1
4 0 1 0 0
5 0 1 0 1
6 0 1 1 0
7 0 1 1 1
8 1 0 0 0
9 1 0 0 1
10 1 0 1 0
11 1 0 1 1
Fig. 14 - 7490 - Contador de
década/divisor por 10. Na segunda forma de operação, Fig. 15 - Contador BCD com o 7490.
ligamos a saída QD à entrada A. O
aplicado no CLK2 tem a circuito funcionará como um divisor si- 4018 - Contador/Divisor Por N
frequência dividida por 5. Na opera- métrico de frequência. A frequência
ção normal as entradas R0(1) e R0(2) do sinal de clock aplicado à entrada Este circuito integrado, que será
devem ser mantidas no nível baixo. B será dividida por 12 e o sinal terá melhor analisado na próxima lição,
um ciclo ativo de 50%. pode fazer a divisão ou contagem de
b) 7492 - Contador-Divisor por 12 Na operação sem nenhuma liga- pulsos em valores até 10 programa-
Este circuito integrado contém ção externa, o sinal aplicado à entra- dos pelas ligações externas.
quatro flip-flops ligados como um da A terá sua frequência dividida por Sua pinagem é mostrada na figu-
divisor por 2 e um divisor por 6 que 2 e o sinal aplicado na entrada B terá ra 19 e seu uso será visto posterior-
podem ser usados de maneira inde- sua frequência dividida por 6. mente.
pendente.
A pinagem deste circuito integra- QUESTIONÁRIO
do TTL é mostrada na figura 17. 9.7 - CONTADORES E
O disparo dos flip-flops ocorre na DIVISORES CMOS 1. Que tipo de contador tem cada
transição do sinal de clock do nível estágio controlado pelo anterior, com
alto para o nível baixo. Para ressetar Temos ainda diversos circuitos in- o sinal de clock aplicado apenas ao
o contador para 0000, basta aplicar o tegrados em tecnologia CMOS con- primeiro estágio?
nível lógico 1 nas entradas R0. tendo contadores e divisores.
Existem três modos de operação A seguir veremos um dos mais im- a) Síncrono
para este circuito integrado: portantes. b) Assíncrono
Como contador até 12, basta ligar Na operação normal, contando até c) Ripple Counter
a saída QA à entrada B. O sinal de 10, as entradas RST e EN devem ser d) Contador de década
clock é aplicado à entrada A. mantidas no nível baixo.
Levando-se a entrada RST ao ní-
vel alto, o contador é ressetado. Se a
entrada EN for levada ao nível alto, a
contagem é paralisada.
Na figura 18 temos as formas de
onda deste contador, mostrando de
que forma em cada instante temos
sempre apenas uma saída no nível
alto.
Como em todos os circuitos
CMOS, a frequência máxima de con-
tagem depende da tensão de alimen-
tação. Para 10 V, a frequência máxi-
ma é da ordem de 5 MHz.
Fig. 17 - 7492 -
Fig. 16 - Divisor por 10 simétrico. Contador/divisor por 12.
MONTAGEM,
MANUTENÇÃO E
CONFIGURAÇÃO DE
COMPUTADORES PESSOAIS
240 Páginas
www.revistapcecia.com.br
Autor: Edson D'Avila
Este livro contém informações
Fig. 18 - Forma de onda nas saídas do 4017. detalhadas sobre montagem de com-
putadores pessoais. Destina-se aos
2. Qual é o valor máximo de con- d) Não é possível fazer isso leitores em geral que se interessam
tagem de um contador que use 4 flip- pela informática. É um ingresso para
flops? 5. Qual dos contadores/divisores o fascinante mundo do Hardware dos
a) 4 abaixo relacionados tem saídas do Computadores Pessoais. Seja um
b) 8 tipo 1-de- 10? integrador. Monte seu computador
c) 16 a) 7400 b) 7490 de forma personalizada e sob medi-
d) 10 c) 74190 d) 4017 da. As informações estão baseadas
nos melhores produtos de informá-
3. Para um contador de 4 estági- Resp.:1-b, 2-c, 3-a, 4-b, 5-d tica. Ilustrações com detalhes requís-
os, um do tipo síncrono e outro simos irão ajudar no trabalho de
assíncrono, qual é o mais rápido? montagem, configuração e manuten-
a) O contador síncrono ção. Escrito numa linguagem sim-
b) O contador assíncrono ples e objetiva, permite que o leitor
c) Ambos têm a mesma velocida-
trabalhe com computadores pesso-
ais em pouco tempo. Anos de expe-
de
riência profissional são apresentados
d) Depende do modo como são
de forma clara e objetiva.
usados Preço: R$ 36,00
PEDIDOS
4. Podemos fazer a contagem até Verifique as instruções na
solicitação de compra da última
valores que não sejam potências de página. Maiores informações
2 usando que tipos de circuitos? pelo telefone Disque e
a) Contadores comuns sozinhos Compre (011) 6942-8055.
b) Contadores comuns e funções www.editorasaber.com.br
SABER PUBLICIDADE
lógicas E PROMOÇÕES LTDA.
c) Somente funções lógicas com- Rua Jacinto José de Araújo, 315
plexas Fig. 19 - 4018 - Divisor por n programável. Tatuapé - São Paulo - SP
SABER
SABERELETRÔNICA
ELETRÔNICANºESPECIAL
305/98 Nº 8 - 2002 53 67
CURSO DE ELETRÔNICA DIGITAL
LIÇÃO 10
APLICAÇÃO PARA OS
CONTADORES DIGITAIS/DECODIFICADORES
Na lição anterior estudamos os No entanto, usando recursos sim- tos externos, ou ainda pelos dois re-
contadores e divisores de frequências ples como portas, podemos alterar cursos. A programação consiste na
que consistem em blocos digitais utili- este comportamento e assim obter interligação de determinados pinos,
zando flip-flops, elementos fundamen- a divisão por qualquer número inteiro enquanto que o uso de portas con-
tais para o projeto de circuitos. Na que seja menor que o valor n da divi- siste na ligação de funções lógicas
mesma lição vimos o funcionamento são final do módulo ou contador, determinadas entre pinos previamen-
dos contadores em detalhes, analisan- figura 2. te fixados para esta finalidade.
do os diversos tipos possíveis e algu- Na prática, temos contadores e Nesta lição veremos alguns circui-
mas alterações que podem ser feitas divisores na forma de circuitos inte- tos práticos que podem ser usados na
no seu modo de ligação e na própria grados digitais que podem ser usa- divisão de frequência, sendo, entre-
utilização, de grande importância para dos na divisão por determinados tanto, interessante definir dois termos
os projetos práticos. números fixados por elementos inter- importantes que usaremos muitas
Nesta lição continuaremos a explo- nos do circuito e também podem ser vezes na definição das características
rar o assunto, com a análise de alguns usados na divisão por qualquer outro destes circuitos.
circuitos práticos que podem ser ela- valor, quer seja por meio de progra- a) Módulo - é o valor n ou valor
borados com base nos circuitos inte- mação, quer seja pelo uso de elemen- máximo que um contador pode con-
grados TTL e CMOS que consistem
em contadores e divisores de
frequência.
Será muito importante o leitor pres-
tar bastante atenção nestes blocos
pela sua utilidade no projeto de gran-
de quantidade de circuitos digitais e
para o entendimento de circuitos equi-
valentes encontrados em computado- Figura 1 - Cada etapa de um divisor
res e outras aplicações semelhantes. com flip-flops faz a divisão por 2.
10.1 - CONTADORES/DIVISORES
POR N
b) Divisores por 3
Divisores por 3 com base em flip-
flops TTL e portas são mostrados a
Figura 8 - Contador/divisor de ii
seguir. O primeiro, mostrado na figu-
módulo 3 - com saída
ra 8, usa dois flip-flops do 74107 e
decodificada.
uma porta NAND 7400.
Este circuito foi estudado na lição
anterior, consistindo num contador
decodificado com saída 1-de-3.
O segundo é mostrado na figura 9
e faz uso do mesmo circuito integra-
do 74107 e duas portas NOR do 7402.
Este circuito se caracteriza por ter
uma saída simétrica, ou seja, com ci-
clo ativo de 50%.
c) Divisores por 4
Na figura 10 temos três circuitos
práticos que permitem fazer a divisão
ou contagem até 4. Todos eles se ba- Figura 9 - Contador/
seiam em circuitos integrados TTL divisor de módulo 3.
comuns, que já estudamos na lição
anterior.
d) Divisores por 5
Usando circuitos integrados TTL e
CMOS, temos diversas possibilidades
de implementar divisores de fre-
quência ou contadores de módulo 5.
g) Divisores por 8
Na figura 14 temos quatro circui-
tos de contadores/divisores de
módulo 8 usando circuitos integrados
TTL e CMOS.
Em cada bloco temos o tipo de dis-
paro do circuito.
Assim, temos três configurações
em que o disparo ocorre na transição
negativa do sinal de clock e um cir-
cuito em que esse disparo ocorre na
transição positiva.
Nas aplicações práticas, é muito
Figura 12 - importante observar qual é o tipo de
Contadores/ sinal que fará o disparo, principalmen-
divisores de te, nas que operam com lógica sin-
módulo 6. cronizada.
Para os circuitos integrados 8281
e 7493, a contagem até 8 é normal,
pois esses consistem em divisores
com este módulo. No entanto, para o
8280 é preciso fazer uma programa-
ção. Assim, ele conta de 0 até 8 e
quando chega em 8, volta novamen-
te a zero.
h) Divisores por 9
Os circuitos contadores/divisores
com módulo 9 são mostrados na fi-
gura 15.
j) Divisores por 11
Divisores/contadores com módulo
11 podem ser elaborados com certa
Figura 13 - facilidade usando circuitos integrados
Contadores/ comuns. Na figura 17 temos quatro
divisores de exemplos de como isso pode ser fei-
módulo 7. to, destacando-se o que faz uso do
4018, que é o único que não precisa
de nenhum componente externo.
Conforme vimos, o 4018 é contador
regressivo e basta programar sua en-
trada para que ele faça a divisão pelo
módulo desejado, o que simplifica
i) Divisores por 10
Na figura 16 temos 5 circuitos de
divisores/contadores de módulo 10
usando integrados TTL e CMOS.
Figura 16 - Contadores/divisores
Figura 15 - Contadores/divisores de módulo 9. de módulo 10.
Figura 17 - Contadores/divisores de módulo 11.
bastante os projetos que fazem k) Divisores por 12 que outras duas comutam na transi-
seu uso. Quatro configurações de divisores ção positiva. Observe que apenas
Para os demais, temos como des- por 12 são mostradas na figura 18. uma delas, a que faz uso do circuito
taque o que faz uso do 74161 e 8288 Duas delas comutam na transição integrado 74161, necessita de um in-
que necessitam de portas externas. negativa do sinal de clock, enquanto versor externo.
l) Divisor por 13
A divisão pelo módulo 13 pode ser
feita com os dois circuitos mostrados
na figura 19.
A mais simples é a que faz uso
do contador regressivo 4018, que tem
a programação digital para este valor
nas entradas correspondentes. A uti-
lização do 8281 tem por desvantagem
a necessidade de alguns componen-
tes externos adicionais.
m) Divisor por 14
Figura 18 - Contadores/ A divisão por 14 pode ser feita
divisores de módulo 12. pelos circuitos integrados 8281 e
74161 na configuração mostrada na
figura 20.
Veja que nos dois casos precisa-
mos usar duas funções externas para
n) Divisão por 15
A divisão/contagem até 15 pode
ser feita com os circuitos mostrados
na figura 21.
Com o uso do 4018 temos a con-
figuração mais simples, já que não
precisamos de nenhum componente
externo, mas tão somente programar
as entradas de programação para di-
vidir pelo módulo desejado. Já com o
uso do 74161 (TTL) precisamos usar
um inversor externo.
vamente simples, pois se trata de va- acessíveis, o que pode ser muito im-
Os dois circuitos operam com a
lor normal para 4 flip-flops ligados em portante nas aplicações em que se
transição positiva do sinal de clock.
cascata. Assim, conforme observa- deseja a função de contador.
Em se necessitando de uma opera-
mos na figura 22, as configurações Dois dos circuitos operam com a
ção com a transição negativa, basta
de divisores/contadores com este transição positiva do sinal de clock,
agregar um inversor na entrada.
módulo são relativamente simples. enquanto que outros dois operam com
Os quatro divisores/contadores a transição negativa do sinal de clock.
o) Divisão por 16
possuem saídas com pesos 1-2-4-8
A divisão pelo módulo 16 é relati-
QUESTIONÁRIO
Respostas:
1-d, 2-d, 3-a,
(digi-10)
LIÇÃO 11
COMO FUNCIONAM OS REGISTRADORES
DE DESLOCAMENTO (SHIFT-REGISTERS)
SABER
SABERELETRÔNICA
ELETRÔNICANº 307/98 Nº 8 - 2002
ESPECIAL 3177
CURSO DE DE
CURSO BÁSICO ELETRÔNICA DIGITAL
ELETRÔNICA DIGITAL
série. Em outras palavras, este cir- Fig. 5 - Registrador tipo SISO (Serial-IN/Serial-OUT).
cuito tem entrada serial ou serial-in.
Exatamente como ocorre com a
porta serial de um computador, os
dados são “enfileirados” e entram um
após outro e vão sendo armazenados
em flip-flops, conforme o circuito da
figura 5. c) SIPO - Serial-In/Parallel-out Existem ainda os tipos bidirecio-
Da mesma forma, como verifica- nais como o mostrado na figura 9, em
b) PISO - Parallel-in/Serial out mos na figura 7, podemos carregar os que os dados podem ser deslocados
No entanto, existe uma segunda dados em série e fazer sua leitura em nas duas direções. Este é um regis-
possibilidade de operação para os paralelo. trador do tipo SISO.
shift-registers, que é a de operar com Os registradores que operam des- Veja que o sentido de deslocamen-
a entrada de dados em paralelo e sair ta forma podem ser também denomi- to é determinado por uma entrada que
com estes mesmos dados em série. nados conversores série-paralelo ou atua sobre portas que modificam o
Dizemos que se trata de um shift- paralelo-série, conforme o modo de ponto de aplicação dos sinais em
register com entrada paralela e saída funcionamento. cada flip-flop, exatamente como es-
serial. tudamos nos contadores up e down
Na figura 6 temos um diagrama d) PIPO - Parallel-in/Parallel-out das lições anteriores.
que usa 4 flip-flops tipo D e que tem Estes são circuitos em que os da- Com a aplicação de um nível lógi-
entrada de dados paralela e saída dos são carregados ao mesmo tem- co conveniente na entrada LEFT/
serial. po e depois lidos ao mesmo tempo RIGHT, podemos determinar o senti-
Analisemos como ele funciona: pelas saídas dos flip-flops, veja a fi- do de deslocamento dos dados no
Os dados são colocados ao mes- gura 8. Os registradores de desloca- circuito.
mo tempo na entrada, pois ela opera mento podem ainda ser classificados
em paralelo. Por exemplo, se vamos quanto à direção em que os dados
armazenar o dado 0110, esses dados podem ser deslocados. 11.3 - OPERANDO
são aplicados ao mesmo tempo nas Dizemos que se trata do tipo Shift- COM BINÁRIOS
entradas correspondentes (S) dos flip- Right, quando os dados são desloca-
flops. dos para a direita e que se trata de Conforme o leitor já percebeu, os
No primeiro pulso de clock, os flip- um tipo Shift-Left, quando os dados registradores de deslocamento po-
flops “armazenam” esses dados. As- são deslocados somente para a es- dem memorizar números binários,
sim, os flip-flops que possuem nível 1 querda. recebendo-os em série ou paralelo e
em sua entrada S passam esse nível
à saída (FF2, FF3). Por outro lado, os
que possuem nível 0 na sua entrada,
mantém este nível na saída (FF1 e
FF4).
Isso significa que, após o pulso de
clock, as saídas dos flip-flops apre-
sentarão os níveis 0110. Fig. 7 - Shift-register tipo SIPO (Serial-IN/Parallel-OUT).
32
78 SABER ELETRÔNICA
SABER ELETRÔNICA Nº8307/98
ESPECIAL Nº - 2002
CURSO DEDE
CURSO BÁSICO ELETRÔNICA DIGITAL
ELETRÔNICA DIGITAL
entregando-os depois em série ou
paralelo.
Nos computadores, esta configu-
ração é bastante usada tanto na con-
versão de dados de portas como nas
próprias memórias e outros circuitos
internos.
É interessante observar que na
configuração que tomamos como
exemplo, em que são usados 4 flip-
flops, os bits armazenados seguem
uma determinada ordem.
Assim, quando representamos o
número 5 (0101), cada um dos bits
tem um valor relativo, que depende
da sua posição no dado, conforme já
estudamos em lições anteriores.
SABER
SABERELETRÔNICA
ELETRÔNICA Nº 307/98 Nº 8 - 2002
ESPECIAL 3379
CURSO DE ELETRÔNICA DIGITAL
CURSO BÁSICO DE ELETRÔNICA DIGITAL
Fig. 10 - A ordem de
entrada é a ordem de saída.
74165 - SHIFT-REGISTER
DE 8 BITS
(Entrada Paralela, saída serial)
80 34 SABER ELETRÔNICA
SABER ELETRÔNICA Nº- 307/98
ESPECIAL Nº 8 2002
CURSO DE ELETRÔNICA DIGITAL
CURSO BÁSICO DE ELETRÔNICA DIGITAL
clock. Quando a entrada de controle
Fig. 14 - Shift-register de 8 bits (PISO).
está no nível alto, os dados são apli-
cados a cada etapa do shift-register
com a transição positiva do clock.
A frequência máxima de operação
deste tipo de circuito depende da ten-
são de alimentação. Para uma alimen-
tação de 10 V, esta frequência é da
ordem de 5 MHz, caindo para 2,5 MHz
com uma alimentação de 5 V.
4021 - SHIFT-REGISTER
DE 8 BITS
(Parallel in, Serial out)
2. Num shift-register do tipo SISO 4. Para obter um contador Johnson
Este circuito integrado, cuja temos que característica: que tipo de ligação fazemos num re-
pinagem é mostrada na figura 16, é gistrador de deslocamento?
semelhante ao 4014. a) A entrada e a saída são seriais
A diferença está no fato de que a a) Aterramos suas saídas comple-
carga (LOAD) pode ser feita de forma b) A entrada e a saída são paralelas mentares.
assíncrona. Isso significa que esta
entrada independe do sinal de clock. c) A entrada é serial e a saída parale- b) Ligamos a saída complemen-
la tar do último estágio à entrada do pri-
meiro.
QUESTIONÁRIO d) A entrada é paralela e a saída serial
c) Ligamos o CLEAR à entrada do
1. Para obter um registrador de primeiro estágio.
deslocamento, o que devemos fazer 3. A conversão de sinais Serial/
com um circuito divisor/contador digi- Paralela pode ser feita por qual tipo d) Ligamos o CLEAR à saída com-
tal? de shift-register? plementar do último estágio. n
a) Aterrar suas saídas comple- (Digi-11/curdi2)
mentares a) SISO
b) Inverter suas saídas normais b) SIPO 1-c, 2-a, 3-b, 4-b
c) Ligar sua saída à entrada c) PISO Respostas
d) Não utilizar o sinal de clock d) PIPO
SABER
SABER ELETRÔNICA
ELETRÔNICA Nº 307/98 Nº 8 - 2002
ESPECIAL 3581
CURSO DE DE
CURSO BÁSICO ELETRÔNICA DIGITAL
ELETRÔNICA DIGITAL
LIÇÃO 12
DECODIFICADORES E DISPLAYS
Fig. 5 - Demux com portas TTL. Fig. 6 - Um mux de 4 entradas (4 para 1).
40
SABER ELETRÔNICA ESPECIAL Nº 8 - 2002 SABER ELETRÔNICA Nº 308/98
83
CURSO DE ELETRÔNICA
CURSO BÁSICO DIGITAL
DE ELETRÔNICA DIGITAL
12.2 - DISPLAYS
Fig. 8 - Algarismos com 7
segmentos.
Um display é um dispositivo que
tem por finalidade apresentar uma
informação numa forma que possa ser
lida por um operador.
Podemos ter displays simples que
operam na forma digital como
sequências de LEDs, displays que
apresentam números (numéricos), e
displays que apresentam também
símbolos gráficos (letras e sinais) de-
nominados alfa-numéricos semelhan-
tes aos mostrados na figura 11.
Alguns mais sofisticados podem
até apresentar imagens de objetos ou
Fig. 10 - Como usar um decodificador BCD para 7 segmentos.
formas, como os usados em equipa-
mentos informatizados. O tipo mais
comum de display usado nos proje-
tos básicos de Eletrônica Digital é o
numérico de 7 segmentos, de que já
falamos no item anterior.
A combinação do acionamento de
7 segmentos possibilita o apareci-
Fig. 11 - Tipos de displays. mento dos algarismos de 0 a 9 e
www.sabereletronica.com.br
SABER ELETRÔNICA Nº 308/98 45
88 SABER ELETRÔNICA ESPECIAL Nº 8 - 2002