Escolar Documentos
Profissional Documentos
Cultura Documentos
474 Eletronica Circuitos Analogicos e Digitais
474 Eletronica Circuitos Analogicos e Digitais
circuitos
analógicos e
digitais
Eletrônica: circuitos
analógicos e digitais
Presidente
Rodrigo Galindo
Conselho Acadêmico
Alberto S. Santana
Ana Lucia Jankovic Barduchi
Camila Cardoso Rotella
Danielly Nunes Andrade Noé
Grasiele Aparecida Lourenço
Isabel Cristina Chagas Barbin
Lidiane Cristina Vivaldini Olo
Thatiane Cristina dos Santos de Carvalho Ribeiro
Revisora Técnica
Marley Fagundes Tavares
Editorial
Adilson Braga Fontes
André Augusto de Andrade Ramos
Leticia Bento Pieroni
Lidiane Cristina Vivaldini Olo
ISBN 978-85-522-0307-0
2018
Editora e Distribuidora Educacional S.A.
Avenida Paris, 675 – Parque Residencial João Piza
CEP: 86041-100 — Londrina — PR
e-mail: editora.educacional@kroton.com.br
Homepage: http://www.kroton.com.br/
Sumário
Lógica digital
Objetivos de aprendizagem
Após o estudo desta unidade, você será capaz de:
200 +
30 +
4+
234
1 1
111
+1
1000
23 22 21 20
1 0 0 1
x = 1⋅ 8 + 0 ⋅ 4 + 0 ⋅ 2 + 1⋅ 1 = 9
1001 2 = 9 10
X 10 Base
(1.3)
Resto Resultado
9 10 2
1° resto →1 4
4 10 2
2° resto →1 2
2 10 2
3° resto →1 1
MSB LSB
4° resto 3° resto 2° resto 1° resto
1 0 0 1
Fonte: elaborada pelo autor.
x10 = 8 + 6 = 1410
14 10 8
1° resto →6 1
1 10 8
2° resto →1 0
MSB LSB
2° resto 1° resto
(1.4)
1 6
1 6
11
66
∴ 168 = 0011102 = 11102
001110
NMÁX = baseDÍGITO −1
(1.5)
3
NMÁX = 2 − 1 = 7
2° grupo 1° grupo
1 110
2° grupo 1° grupo
001 110
1 6
001110
1 6
1 6
CC 55
∴ C516 = 101101012
1011 0101
2° grupo 1° grupo
1011 0101
C 5
Fonte: elaborada pelo autor.
9 5 2 (Decimal)
1001 0101 0010 (BCD)
Atividades de aprendizagem
1. Os microcontroladores possuem em seu circuito interno estágios
conhecidos como memória, nos quais são armazenados os dados de
instruções, dados para realizar alguma função e os dados que vêm das
entradas. Nos microcontroladores, é reservada uma certa faixa de memória
para guardar as instruções da lógica a ser implementada, via programação.
Os endereços reservados para a implementação dessa lógica são dados
em bytes (oito bits), normalmente em números hexadecimais. Um certo
microcontrolador tem a faixa armazenada para memória de instruções
de 1016 até AF16 . Quantos endereços de memórias de instrução esse
microcontrolador tem? Assinale a alternativa que apresenta essa quantidade.
a) 175 endereços de memórias.
b) 159 endereços de memórias.
c) 176 endereços de memórias.
d) 160 endereços de memórias.
e) 15 endereços de memórias.
Entrada Saída
Chave aberta = nível 0 Lâmpada apagada = nível 0
Chave fechada = nível 1 Lâmpada acessa = nível 1
A B S
0 0 0
0 1 0
1 0 0
1 1 1
Fonte: elaborada pelo autor.
A B S
0 0 0
0 1 1
1 0 1
1 1 1
Fonte: elaborada pelo autor.
A S
0 1
1 0
Fonte: elaborada pelo autor.
Figura 1.8 | Porta NAND: porta AND seguida de uma porta NOT
A B NAND
0 0 1
0 1 1
1 0 1
1 1 0
Fonte: elaborada pelo autor.
A B NOR
0 0 1
0 1 0
1 0 0
1 1 0
Fonte: elaborada pelo autor.
A B XOR
0 0 0
0 1 1
1 0 1
1 1 0
Fonte: elaborada pelo autor.
S = A ÅB (1.7)
A B S
0 0 1
0 1 0
1 0 0
1 1 1
Fonte: elaborada pelo autor.
S = A ÅB (1.8)
Atividades de aprendizagem
1. De acordo com as funções lógicas, analise as sentenças:
I. A porta lógica AND pode ter duas, três ou quatro entradas, no entanto, a
porta lógica NOT pode ter apenas uma entrada, e todas têm apenas uma
saída.
II. As portas XOR e XNOR possuem um diferencial em relação às outras
funções, pois são as únicas que permitem mais de duas entradas, enquanto
todas as outras funções permitem apenas uma ou duas entradas.
III. Basta apenas uma das entradas da porta lógica OR estar em nível alto para
que a saída também esteja em nível alto, no entanto, para a saída de uma
porta lógica AND fique em nível alto, é necessário que todas as entradas
estejam em nível alto.
Assinale a alternativa que apresenta a ordem correta de Verdadeiro (V) ou
Falso (F) para as sentenças.
a) I. F; II. F; III. V.
b) I. V; II. V; III. V.
c) I. V; II. F; III. V.
d) I. F; II. V; III. F.
e) I. F; II. V; III. V.
Até agora, foram vistos circuitos com duas variáveis. Para analisar
esses circuitos basta a tabela verdade que apresenta todas as
combinações possíveis de entradas e saídas.
Como visto, quando temos N variáveis, o número de combinações
possíveis será 2N . Como vimos, até duas entradas, então, o máximo
de combinação e de linhas da tabela verdade foi de 2N = 22 = 4 ,
mas há sistemas digitais com duas, três, quatro ou vinte entradas, e
como se implementa um circuito com tantas entradas e variáveis de
funcionamento?
Por exemplo, quando uma esteira de produção recebe um produto,
é necessário pesar esse produto e, dependendo do peso, um braço
mecânico é acionado para retirá-lo da linha de produção ou acionar um
motor para continuar, depois é visto o tamanho e suas dimensões e,
dependendo do tamanho, ele precisa seguir três caminhos diferentes,
e, por fim, precisa verificar a cor para que todos dentro da embalagem
tenham a mesma coloração. Cada um desses processos é composto
por sensores, como entradas, e uma combinação de atuadores, como
saídas.
Cada saída depende de uma combinação lógica de entrada, e com
o que foi visto até agora, a implementação se tornaria complexa, já que
cada saída depende de todos os estados possíveis das entradas.
Veremos, nesta seção, expressões lógicas obtidas das portas
lógicas, e depois uma técnica que consiste em obter funções lógicas
analisando a tabela verdade da aplicação final do circuito.
3.1 Expressões obtidas a partir de circuitos lógicos
Todo e qualquer circuito lógico pode ser implementado usando
as três funções lógicas básicas (AND, OR e NOT). Para explicar o
equacionamento de um sistema digital de uma forma didática,
considere o exemplo da Figura 1.16.
S1= B
S 2 = S1⋅ A = B ⋅ A
Saída = S 2 + C = B ⋅ A + C
Saída = A ⋅ B ⋅ (C + D ) (1.9)
A B C S
0 0 0 0
0 0 1 1
0 1 0 1
0 1 1 0
1 0 0 0
1 0 1 0
1 1 0 1
1 1 1 0
Fonte: elaborada pelo autor.
Tabela 1.15 | Marcação em uma tabela verdade das saídas em nível alto
A B C S
0 0 0 0
0 0 1 1
0 1 0 1
0 1 1 0
1 0 0 0
1 0 1 0
1 1 0 1
1 1 1 0
Fonte: elaborada pelo autor.
A B C 1
A B C 1
A B C 1
Fonte: elaborada pelo autor.
Atividades de aprendizagem
1. Uma máquina de corte de madeira é acionada pela saída X de um circuito
lógico, dado na figura a seguir.
A A
(1) A⋅0 = 0 0 (5) A+0= A A
0 0
A A
(2) A ⋅1= A A (6) A + 1= 1 1
1 1
A A
(3) A⋅ A = A A (7) A+A= A A
A A
(4) A⋅ A = 0 0 (8) A + A =1 1
A + A⋅B = A
0 + 0⋅0 = 0
0=0=A
2° Caso: para A = 1 e B = 0:
A + A⋅B = A
1 + 1⋅ 0 = 1
1= 1= A
3° Caso: para A = 0 e B = 1:
A + A⋅B = A
0 + 0 ⋅1= 0
0=0=A
4° Caso: para A = 1 e B = 1:
A + A⋅B = A
1 + 1⋅ 1 = 1
1= 1= A
2° Caso: para A = 1 e B = 0:
A + A⋅B = A + B
1+ 0 ⋅ 0 = 1+ 0
1= A + B
3° Caso: para A = 0 e B = 1:
A + A⋅B = A + B
0 + 1⋅ 1 = 0 + 1
1= A + B
4° Caso: para A = 1 e B = 1:
A + A⋅B = A + B
1+ 0 ⋅ 1 = 1+ 0
1= A + B
A B ( A × B) A+B
0 0 1 1+1
0 1 1 1+0
1 0 1 0+1
1 1 0 0+0
Fonte: elaborada pelo autor.
Esse teorema da Equação 1.11 pode ser aplicado para mais de duas
variáveis, ou seja:
( A ⋅ B ⋅ C ⋅ D... ⋅ N ) = A + B + C + D... + N
( A + B) = A ⋅ B (1.12)
A B ( A + B) A×B
0 0 1 1× 1
0 1 0 1× 0
1 0 0 0×1
1 1 0 0×0
( A + B + C + D... + N ) = A ⋅ B ⋅ C ⋅ D... ⋅ N
Atividades de aprendizagem
1. Dada a equação X = A ⋅ ( A ⋅ B + C ) ⋅ D , faça a simplificação, usando todos
os teoremas possíveis da álgebra booleana:
Fique ligado
Nessa unidade que está terminando, você conheceu os sistemas
de numeração e tem condições de implementar um sistema próprio,
entendendo como funciona a teoria dos números. Depois, viu as portas
lógicas e algumas de suas aplicações, e foram apresentados sistemas
com diversas variáveis, mostrando alguns mais complexos.
Por último, foram mostradas algumas técnicas para simplificação
desses sistemas complexos, de forma a otimizar a implementação de
circuitos lógicos.
Sistemas digitais
Objetivos de aprendizagem
Esta unidade tem como objetivo permitir que você tome
conhecimento e saiba projetar sistemas digitais básicos, por meio
do desenvolvimento de circuitos combinacionais e sequenciais.
Em um primeiro momento, o objetivo desta unidade é consolidar
os conhecimentos da primeira unidade, relacionados a sistemas
numéricos, portas lógicas e álgebra booleana. Além disso, são
apresentados os conceitos relacionados à segunda parte dos
sistemas digitais clássicos, que são circuitos sequenciais, baseados
nos flip-flops. Isso permite que você seja capaz de trabalhar com
todos os circuitos de lógica digital mais simples.
62 U2 - Sistemas digitais
Seção 1
Circuitos Combinacionais
Introdução à seção
U2 - Sistemas digitais 63
Tabela 2.1 | Tabela verdade da porta lógica NAND
A B S
0 0 1
0 1 1
1 0 1
1 1 0
Fonte: elaborada pelo autor.
A B S
0 0 1
0 1 0
1 0 0
1 1 0
Fonte: elaborada pelo autor.
64 U2 - Sistemas digitais
Figura 2.2 | Montagens equivalentes à porta NOT utilizando porta NOR
Figura 2.3 | Montagem equivalente à porta NOR utilizando portas NOT e AND
U2 - Sistemas digitais 65
1.1.4 Porta OR a partir de portas NOT e NAND
Tomando como base o caso anterior, com a aplicação de um
inversor na saída de cada um dos circuitos, será obtida a relação
A + B = A ⋅ B , que é equivalente a escrever A + B = A ⋅ B . Observando
a expressão, é perceptível que a parcela A + B representa uma porta
OR, e a parcela A ⋅ B representa uma montagem com dois inversores
ligados nas entradas de uma porta NAND. A equivalência citada está
apresentada de forma gráfica na Figura 2.4 (TOCCI; WIDMER; MOSS,
2011).
A B A⋅ B A+ B
0 0 1 1
0 1 1 1
1 0 1 1
1 1 0 0
Fonte: elaborada pelo autor.
66 U2 - Sistemas digitais
Figura 2.5 | Montagem equivalente à porta NAND utilizando portas NOT e OR
Figura 2.6 | Montagem equivalente à porta AND utilizando portas NOT e NOR
U2 - Sistemas digitais 67
algum efeito de memória dos circuitos. Estes circuitos são montados
com portas lógicas e utilizados para resolver um problema qualquer,
em que existe a necessidade de determinadas saídas, conforme a
combinação das entradas, justificando a sua nomenclatura (IDOETA;
CAPUANO, 2008).
Um engenheiro que trabalha com circuitos lógicos deve ser capaz
de projetar um circuito combinacional que reflita determinada situação
e resolva o problema conforme suas especificações. Este tópico
apresenta, com um exemplo, a forma em que um circuito de tal tipo
é projetado.
Usualmente o processo de desenvolvimento de um circuito lógico
combinacional possui o seguinte fluxo:
Verificação da situação e determinação dos requisitos de
1.
projeto.
2. Construção da tabela verdade.
3. Obtenção da expressão simplificada por álgebra booleana ou
mapa de Karnaugh.
4. Obtenção do circuito lógico equivalente.
Para exemplificar o desenvolvimento de um projeto de sistema
combinacional com três variáveis de entrada e três de saída, será
utilizado como exemplo um controlador para um amplificador de
áudio, adaptado do livro de Idoeta e Capuano (2008).
Considere um amplificador de áudio utilizado para reproduzir o
áudio de três equipamentos, um tocador MP3, um toca-CD e um rádio
FM. Os equipamentos devem possuir prioridade de reprodução um
em relação ao outro, conforme a ordem que foram apresentados. O
que indica que caso os três estiverem ligados ou desligados, o que
será reproduzido pelo amplificador será o tocador MP3, pois ele possui
prioridade em relação aos demais. E se, por exemplo, o toca-CD e o
rádio FM estiverem ligados, a conexão a ser feita com o amplificador
será do toca-CD. A Figura 2.7 ilustra essa relação entre os elementos.
68 U2 - Sistemas digitais
Figura 2.7 | Relação de prioridade de ligação ao amplificador
U2 - Sistemas digitais 69
determinado equipamento está ligado, representado por 1, ou
desligado, representado por 0.
• As saídas indicam o estado das chaves, CH1, CH2 e CH3, sendo
elas abertas, interrompendo a conexão do equipamento com
o amplificador, representada por 0, ou fechada, permitindo a
conexão, representada por 1.
• Por lógica, apenas uma chave deve estar ligada a cada instante,
já que, caso duas ou três estejam ligadas, o amplificador
somará os sinais internamente.
Sendo assim, é possível elaborar a tabela verdade relativa ao
problema, que será preenchida posteriormente. A tabela verdade está
apresentada na Tabela 2.5.
70 U2 - Sistemas digitais
CH2 = 1 e CH3 = 0.
• Situação 4: o toca-CD e o rádio FM estão ligados. Como o
toca-CD possui prioridade, a conexão dele com o amplificador é feita,
resultando em CH1 = 0, CH2 = 1 e CH3 = 0.
• Situação 5: apenas o tocador MP3 está ligado, portanto, sua
conexão com o amplificador é feita, resultando em CH1 = 1,
CH2 = 0 e CH3 = 0.
• Situação 6: o tocador MP3 e o rádio FM estão ligados. Como
o tocador MP3 possui prioridade, a conexão dele com o
amplificador é feita, resultando em CH1 = 1, CH2 = 0 e CH3 =
0.
• Situações 7 e 8: o tocador MP3 está ligado, como ele possui
prioridade sobre os demais, ele será conectado ao amplificador,
independentemente da situação dos demais, resultando em
CH1 = 1, CH2 = 0 e CH3 = 0.
Analisadas todas as situações, é possível preencher a tabela
verdade e prosseguir com a resolução do problema. A tabela verdade
preenchida está apresentada na Tabela 2.6.
U2 - Sistemas digitais 71
CH1 = B ⋅ C ⋅ ( A + A) + A ⋅ B ⋅ C + A ⋅ B ⋅ (C + C ) Postulado da adição
CH1 = B ⋅ C + A ⋅ B ⋅ C + A ⋅ B Propriedade distributiva
CH1 = B ⋅ C + A ⋅ (B ⋅ C + B ) Identidade auxiliar
CH1 = B ⋅ C + A ⋅ (C + B ) Teorema de De Morgan
CH1 = (B + C ) + A ⋅ (B + C ) Identidade auxiliar
CH1 = (B + C ) + A Teorema de De Mogan
CH1 = B ⋅ C + A .
Realizando a mesma análise para CH2, obtém-se o seguinte
equacionamento:
CH2 = A ⋅ B ⋅ C + A ⋅ B ⋅ C Propriedade distributiva
CH2 = A ⋅ B ⋅ (C + C ) Postulado da adição
CH 2 = A ⋅ B .
Por fim, como CH3 possui apenas uma situação em que se torna
ativo, a expressão booleana que o descreve é de fácil obtenção:
CH3 = A ⋅ B ⋅ C .
Com isso, é possível projetar o circuito equivalente simplificado que
resolve o problema, conforme está apresentado na Figura 2.9. Para
CH1, as entradas B e C passam por uma porta NOT e são colocadas
nas entradas de uma porta AND. A saída dessa porta AND é somada ao
sinal A por meio de uma porta OR. Já para CH2, o sinal A é invertido por
uma porta NOT e multiplicado com o sinal B por meio de uma porta
AND. Em CH3, são utilizados os sinais de A e B invertidos, juntamente
com o sinal C, nas entradas de uma porta AND. A figura apresentada
ilustra a montagem completa, das três saídas em um mesmo circuito.
Lembrando que o circuito poderia ser otimizado para a utilização de
uma menor diversidade de portas lógicas por meio das equivalências
que foram estudadas na Seção 1.1.
72 U2 - Sistemas digitais
Figura 2.9 | Circuito resultante para o exemplo de controlador do amplificador de
áudio
Atividades de aprendizagem
Considere o projeto de um circuito lógico combinacional que possui três
entradas, A, B e C, em que a saída deverá ir para nível alto somente quando
a maioria das entradas estiver em nível baixo.
1. Elabore a tabela verdade do projeto descrito e assinale a alternativa que
apresenta a expressão simplificada para a saída.
a) S = A ⋅ B + B ⋅ C + B .
b) S = A + A ⋅ C + B ⋅ C .
c) S = A ⋅ B + A ⋅ C + B .
d) S = A ⋅ B + A ⋅ C + B ⋅ C .
e) S = A ⋅ C + B ⋅ C + C .
U2 - Sistemas digitais 73
Seção 2
Circuitos sequenciais
Introdução à seção
74 U2 - Sistemas digitais
do circuito. Com isso, fica claro que o estado das saídas depende de
seus estados anteriores (IDOETA; CAPUANO, 2008).
Caso S R Qa Qf
1 0 0 0
2 0 0 1
3 0 1 0
4 0 1 1
5 1 0 0
6 1 0 1
7 1 1 0
8 1 1 1
Fonte: elaborada pelo autor.
U2 - Sistemas digitais 75
em um estado estável, em que a saída futura assumirá
o mesmo estado da saída anterior após a aplicação das
entradas, ou seja, 0.
• Caso 2: também é um caso considerado estável, com a saída
futura resultando em 1.
• Caso 3: outro estado considerado estável. Agora, Qf será 0.
• Caso 4: este caso apresenta uma situação instável. Isto ocorre,
pois a saída Q será alterada para 1, o que obriga a saída Q,
mesmo sendo 1, a ir para 0. Com isso, pode-se dizer que Qf =
0, pois esta condição torna o circuito estável.
• Caso 5: acontece novamente uma situação instável, em que
Q assumirá de forma forçada o valor de 1. Com isso, Qf = 1.
• Caso 6: é um estado estável, resultando em Qf = 1.
• Caso 7: é um estado instável, pois Q deverá assumir 1 de
forma forçada. Contudo, pela análise do circuito, nota-se
que Q também será 1. Assim, este é um caso que não deve
ser permitido nas entradas, por forçar as duas saídas a serem
iguais. Considera-se para esta situação Qf = 1.
• Caso 8: ocorre a mesma situação do caso anterior. Considera-
se Qf = 1.
A análise dos casos permite o preenchimento da tabela verdade,
resultando na Tabela 2.8. Em resumo, observa-se que nos casos 1 e 2,
Qf = Qa , nos casos 3 e 4 que Qf = 0, nos casos 5 e 6 que Qf = 1 e que
os casos 7 e 8 não são permitidos.
Caso S R Qa Qf Qf
1 0 0 0 0 1
2 0 0 1 1 0
3 0 1 0 0 1
4 0 1 1 0 1
5 1 0 0 1 0
6 1 0 1 1 0
7 1 1 0 1 1
8 1 1 1 1 1
Fonte: elaborada pelo autor.
76 U2 - Sistemas digitais
A partir da análise da tabela verdade, é possível delimitar o
funcionamento do flip-flop RS. As duas entradas possuem funções
específicas: a entrada S (set), ao ser acionada faz com que a saída vá
para nível alto; o acionamento da entrada R (reset) faz com que a saída
vá para nível baixo. Assim, este circuito terá as suas saídas alteradas
apenas se ocorrerem mudanças nas variáveis de entrada (IDOETA;
CAPUANO, 2008).
Apresentado o funcionamento do flip-flop RS básico, é possível
inserir um sinal de clock para o controle do circuito. Para isso, as portas
NOT da Figura 2.10 são substituídas por portas NAND, como pode ser
visto na Figura 2.11.
U2 - Sistemas digitais 77
de 1 para 0 as saídas vão se modificar (TOCCI; WIDMER; MOSS, 2011).
Esta característica é chamada por Idoeta e Capuano (2008) de mestre-
escravo. Assim, na Figura 2.12 pode-se considerar que o flip-flop RS
terá a sua saída modificada apenas na subida (01) do sinal de clock.
Desta forma, pode-se entender que, no momento da transição do sinal
de clock, o flip-flop avaliará o estado de suas entradas e modificará ou
não a sua saída. Caso haja modificações nas entradas no período entre
as bordas de subida do sinal clock, elas não serão consideradas. Dessa
forma, nesse caso, vale apenas o estado nas entradas no momento
da borda de detecção do sinal de clock. A Tabela 2.9 apresenta a
tabela-verdade com o funcionamento citado, em que Q0 é o nível de
saída anterior à subida ↑ de clock. Vale ressaltar que para esse caso a
borda de descida ↓ do sinal de clock não produz mudança na saída Q
(TOCCI; WIDMER; MOSS, 2011).
S R CLK Q Q
0 0 ↑ Q0 Q0
0 1 ↑ 1 0
1 0 ↑ 0 1
1 1 ↑ Ambíguo Ambíguo
Fonte: elaborada pelo autor.
2.1.2. Flip-flop JK
O flip-flop JK possui o seu funcionamento baseado no flip-flop
RS, já que ele é derivado deste elemento. Sua montagem interna está
78 U2 - Sistemas digitais
apresentada na Figura 2.13. Como pode-se perceber, ele é um flip-flop
RS realimentado com portas AND (IDOETA; CAPUANO, 2008).
J K Qa Qa S R Qf
0 0 0 1 0 0 0
0 0 1 0 0 0 1
0 1 0 1 0 0 0
0 1 1 0 0 1 0
1 0 0 1 1 0 1
1 0 1 0 0 0 1
1 1 0 1 1 0 1
1 1 1 0 0 1 0
Fonte: elaborada pelo autor.
U2 - Sistemas digitais 79
Figura 2.14 | Flip-flop JK
2.1.3. Flip-flop T
O flip-flop T é montado a partir de um flip-flop JK com as entradas
J e K unidas, de modo que o sinal aplicado a elas será o mesmo. Assim,
as únicas condições possíveis para a saída são: Qf = Qa quando J
= K = T = 0 e Qf = Qa , quando J = K = T = 1. A montagem do flip-
80 U2 - Sistemas digitais
flop T e seu diagrama representativo estão apresentados na Figura 2.16
(IDOETA; CAPUANO, 2008).
2.1.4. Flip-flop D
O flip-flop D é montado a partir de um flip-flop JK com a entrada
K ligada a J por meio de um inversor. A Figura 2.17 ilustra como a
montagem é feita e apresenta o digrama representativo deste flip-flop.
Como não é possível a existência de sinais iguais nas entradas J e K, as
únicas condições possíveis para a saída são: nível baixo quando J = 0,
K = 1 e, portanto, D=0; e nível alto quando J = 1, K = 0, sendo D = 1
(TOCCI; WIDMER; MOSS, 2011).
U2 - Sistemas digitais 81
Questão para reflexão
Após conhecimento de todos os modelos de flip-flop, é possível dizer
que todos os tipos podem ser obtidos a partir de montagens utilizando
o flip-flop JK?
2.2. Contadores
São circuitos lógicos digitais que variam seu estado conforme a
aplicação de pulsos de clock, realizando uma sequência preestabelecida,
que pode ser uma contagem, divisão de frequência, geração de formas
de onda, entre outros. Estes circuitos são divididos em dois tipos, os
síncronos e os assíncronos.
2.2.1. Contadores assíncronos
Nesse tipo de contador, os vários flip-flops utilizados não possuem
o mesmo sinal de clock, de forma que este sinal é aplicado somente
no primeiro dispositivo. Assim, o circuito funciona de forma assíncrona,
ou seja, sem a sincronia do sinal de clock.
Contador de pulsos
O contador de pulsos é um circuito que apresenta nas suas saídas
uma contagem do sistema binário em sequência. O circuito contador
de pulsos com 4 bits, que é montado com flip-flops T mestre-escravo,
está apresentado na Figura 2.18 (IDOETA; CAPUANO, 2008).
82 U2 - Sistemas digitais
Figura 2.18 | Contador de pulsos de 4 bits
Contador de década
Este contador é um circuito que efetua a contagem binária BCD, ou
seja, de 00002 a 10012 . Utilizando um contador de pulsos como base,
é necessário que o circuito seja reiniciado, por meio da aplicação de
um nível lógico baixo nas entradas clear dos flip-flops, no momento
em que a condição 10102 se tornar presente nas saídas. Para isso, é
utilizada uma porta NAND, conforme está apresentado na Figura 2.19,
que mostra a montagem do contador de década (FLOYD, 2007).
U2 - Sistemas digitais 83
Para saber mais
Um contador de década assíncrono também pode ser montado
utilizando flip-flops JK, ligando as entradas J e K em nível alto. Para
estudar essa montagem, consulte o Capítulo 8-1 do livro de FLOYD,
Thomas L. Sistemas digitais: fundamentos e aplicações. 9. ed. Porto
Alegre: Bookman, 2007.
84 U2 - Sistemas digitais
Figura 2.20 | Contador de 0 a 4
U2 - Sistemas digitais 85
Tabela 2.11 | Tabela verdade do flip-flop JK
J K Qf
0 0 Qa (mantém o estado)
1 1 Qa (inverte o estado)
Fonte: elaborada pelo autor.
86 U2 - Sistemas digitais
descreve a relação entre as saídas e cada uma das entradas. Nesta
tabela, as letras X indicam que o estado não importa, podendo assumir
0 ou 1 e, após o último estado da tabela com as saídas em 11112 , o
estado seguinte considerado foi o 00002 , já que a contagem deve ser
reiniciada.
U2 - Sistemas digitais 87
Montada a tabela verdade, para obter as expressões simplificadas,
é possível utilizar a álgebra booleana ou os diagramas de Karnaugh.
Neste caso, como existem vários estados de saída com X, que podem
ser considerados 0 ou 1, a resolução fica mais simplificada se forem
utilizados diagramas de Karnaugh. Isso ocorre, pois tal forma de
simplificação visa ao agrupamento do maior número de elementos
possível. Assim, os estados em X podem ser considerados para
os agrupamentos que se tornam maiores, reduzindo a expressão
resultante e, consequentemente, o circuito. As Figuras de 2.21 a 2.28
apresentam os oito diagramas, já com os agrupamentos equivalentes,
referentes a cada uma das entradas dos flip-flops, conforme a tabela
verdade da Tabela 2.12.
Q1 Q1
0 0 0 0 Q2
Q3
0 0 1 0
Q2
X X X X
Q3
X X X X Q2
Q0 Q0 Q0
88 U2 - Sistemas digitais
Figura 2.22 | Diagrama de Karnaugh para a entrada K3
Q1 Q1
X X X X Q2
Q3
X X X X
Q2
0 0 1 0
Q3
0 0 0 0 Q2
Q0 Q0 Q0
Q1 Q1
0 0 1 0 Q2
Q3
X X X X
Q2
X X X X
Q3
0 0 1 0 Q2
Q0 Q0 Q0
U2 - Sistemas digitais 89
Figura 2.24 | Diagrama de Karnaugh para a entrada K2
Q1 Q3
X X X X Q2
Q2
0 0 1 0
Q3
0 0 1 0
Q2
X X X X Q0
Q0 Q0 Q0
Q1 Q1
0 1 X X Q2
Q3
0 1 X X
Q2
0 1 X X
Q3
0 1 X X Q2
Q0 Q0 Q0
90 U2 - Sistemas digitais
Figura 2.26 | Diagrama de Karnaugh para a entrada K1
Q1 Q1
X X 1 0 Q2
Q3
X X 1 0
Q2
X X 1 0
Q3
X X 1 0 Q2
Q0 Q0 Q0
Q1 Q1
1 X X 1 Q2
Q3
1 X X 1
Q2
1 X X 1
Q3
1 X X 1 Q2
Q0 Q0 Q0
U2 - Sistemas digitais 91
2.28 | Diagrama de Karnaugh para a entrada K0
Q1 Q1
X 1 1 X Q2
Q3
X 1 1 X
Q2
X 1 1 X
Q3
X 1 1 X Q2
Q0 Q0 Q0
92 U2 - Sistemas digitais
A elaboração desse circuito sequencial mostrou que o processo
não é simples, contudo, ele segue sempre o fluxo apresentado. Assim,
caso seja necessário projetar outro circuito contador síncrono, deve-
se seguir os mesmos passos, em que o circuito final será sempre
uma montagem com flip-flops JK e um circuito combinacional que
alimenta as entradas J e K desses flip-flops.
Atividades de aprendizagem
1. Assinale a alternativa correta sobre flip-flops.
a) Todos os modelos de flip-flops possuem entrada de clock.
b) A entrada preset de um flip-flop faz com que a saída se torne nível alto,
independentemente do sinal de clock.
c) A entrada clear de um flip-flop faz com que a saída se torne nível alto,
independentemente do sinal de clock.
d) No flip-flop mestre-escravo as mudanças na saída podem ocorrer em
qualquer nível do sinal de clock.
e) O flip-flop T pode ser montado a partir de um flip-flop JK com as entradas
J e K ligadas em 1 e 0, respectivamente.
Fique ligado
Nesta unidade, foram apresentados os seguintes tópicos:
• Síntese de circuitos combinacionais.
• Equivalência entre blocos lógicos: porta NOT a partir de NAND
U2 - Sistemas digitais 93
e NOR; porta NOR a partir de NOT e AND; porta OR a partir de NOT
e NAND; porta NAND a partir de NOT e OR; e porta AND a partir de
NOT e NOR.
• Conversão de tabela verdade em expressão booleana.
• Simplificação de expressões booleanas.
• Conversão de expressão booleana em circuito lógico.
• Projeto de circuitos combinacionais.
• Funcionamento e características dos flip-flops.
• Flip-flops RS, JK, T e D.
• Sinais de clock, preset e clear em flip-flops.
• Definições e aplicações de contadores com flip-flops.
• Contadores assíncronos: de pulso, década e sequencial.
• Contadores síncronos: gerador de código binário.
94 U2 - Sistemas digitais
Atividades de aprendizagem da unidade
1. A equivalência entre portas lógicas é muito utilizada para reduzir a
quantidade de portas lógicas diferentes em um circuito combinacional, o
que pode evitar a existência de portas lógicas não utilizadas em um circuito.
Considere o circuito lógico apresentado pela Figura 2.30. Este circuito é
constituído por três tipos de portas lógicas diferentes, contudo, se deseja
montá-lo com apenas um tipo de porta. Assim, assinale a alternativa que
descreve o circuito equivalente utilizando apenas portas lógicas NAND.
a)
b)
c)
U2 - Sistemas digitais 95
d)
e)
96 U2 - Sistemas digitais
esperado ( Q3Q2Q1Q0 = 1010), quando um novo pulso de clock chegar.
a) J3 = X e K3 = 0; J2 = 1 e K2 = X; J1 = X e K1 = 0; J0 = 1 e K0 = X.
b) J3 = X e K3 = 1; J2 = X e K2 = 0; J1 = 1 e K1 = X; J0 = 0 e K0 = X.
c) J3 = X e K3 = 0; J2 = 0 e K2 = X; J1 = 1 e K1 = X; J0 = X e K0 = 1.
d) J3 = 1 e K3 = X; J2 = 1 e K2 = X; J1 = X e K1 = 1; J0 = X e K0 = 1.
e) J3 = 0 e K3 = X; J2 = 0 e K2 = X; J1 = 0 e K1 = X; J0 = X e K0 = 1.
U2 - Sistemas digitais 97
b) Caso J = 0 e K = 1, o estado encontrado na saída será, necessariamente,
nível alto quando um pulso de clock for detectado.
c) Caso J = 1 e K = 0, o estado encontrado na saída será mantido quando um
pulso de clock for detectado.
d) Caso J = 1 e K = 0, o estado encontrado na saída será invertido quando
um pulso de clock for detectado.
e) Independentemente de J e K, a saída será sempre nível alto caso não haja
pulsos de clock.
98 U2 - Sistemas digitais
Referências
FLOYD, Thomas L. Sistemas digitais: fundamentos e aplicações. 9. ed. Porto Alegre:
Bookman, 2007.
IDOETA, Ivan Valeije; CAPUANO, Francisco Gabriel. Elementos de eletrônica digital. 40.
ed. São Paulo: Érica, 2008.
TOCCI, Ronald J.; WIDMER, Neal S.; MOSS, Gregory L. Sistemas digitais: princípios e
aplicações. 11. ed. São Paulo: Pearson, 2011.
U2 - Sistemas digitais 99
Unidade 3
Objetivos de aprendizagem
Após o estudo desta unidade, você será capaz de:
•
Conhecer o amplificador operacional e o seu circuito
interno.
rC
Av = − (3.1)
rE'
rC = RC || RL
25mV
rE' =
IE
Ai @ b (3.3)
P =V ⋅I
AP = Av ⋅ Ai (3.4)
VL 2
PL =
RL
0, 707 ⋅ VPP
VL ( RMS ) = 0, 707 ⋅ VP = (3.5)
2
VPP 2
PL = (3.6)
8 ⋅ RL
PL (max)
η
h= ×100% (3.8)
PF
Em que:
VCC
I1 =
R1 + R2
I2 = ICQ
RL
Av = (3.10)
RL + re'
rB
zsaída = re' + (3.12)
β
b
Ai @ b
β
Figura 3.4 | (a) Circuito equivalente de um amplificador classe B; (b) Forma de onda
da saída com distorção de cruzamento (crossover)
VPP 2
PL = (3.14)
8 ⋅ RL
VCEQ 2
PL(max) = (3.15)
2 ⋅ RL
VPP 2
PD (max) = (3.16)
40 ⋅ RL
IF = I1 + I2
0, 318 ⋅ VCEQ
I2 = (3.17)
RL
Em que:
VCC
I1 =
R1 + R2
PL (max)
η
h= ×100%
PF
PL (max) VL2 / 2 ⋅ RL ππ
ηη = ×100% = ×100% = ×100%
PF VCC ⋅ ((2 / π ) ⋅ I ) 4
Figura 3.8 |
(a) Dissipador de calor por pressão; (b) transistor de potência com
aleta metálica; (c) transistor de potência com o coletor conectado ao
encapsulamento
Gerador de
dente de serra –
Comparador Filtro
Amplificador Vo
passa-baixo
+
Vi
Realimentação
Atividades de aprendizagem
1. O circuito amplificador emissor-comum, a seguir, apresenta R1 = 10kΩ,
R2 = 2,2k, Rc = 3,6k, Re = 1k, Rg = 1k e RL = 1,5k. Com Vcc = +10V, rE' = 22, 7Ω ,
VPP = 2, 34V , VCEQ = 4, 94V , ICQ = 11 , mA e com um ganho βb = 150 . Calcule
Av , Ai , AP , PL(max) , PD(max) , IF , PF e o rendimento ηh% .
V2
GdB = 20 ⋅ log10 (3.21)
V1
GV = 20 ⋅ log10 AvT
Ganho de Tensão
VO / VIN Nível em dB
0,5 –6
0,707 –3
1 0
2 6
10 20
40 32
100 40
1000 60
10.000 80
Fonte: elaborado pelo autor.
1
XC = (3.23)
2⋅π
p ⋅ f ⋅C
R ⋅ Vent
Vsaída =
R + XC
R ⋅ Vent
Vsaída =
R 2 + XC 2 (3.26)
Vsaída 1
AV = = = 0, 707 |XC =R (3.27)
Vent 2
1
f= (3.27)
2⋅π
p ⋅ R ⋅C
Figura 3.15 | Amplificador TBJ com carga e os capacitores que afetam a frequência
de corte inferior
1
fCS = (3.28)
2 ⋅π
p ⋅ (RS + Ri ) ⋅ CS
Em que:
Ri = R1 || R2 || β
b ⋅ re
1 1
fCC = = (3.29)
2 ⋅ p ⋅ (RC + RL ) ⋅ CC 2⋅π
p ⋅ ((RC || rO ) + RL ) ⋅ CC
1
fCE = (3.30)
2⋅π
p ⋅ Re ⋅ CE
Em que:
R'
Re = RE || S + re
β
b
RS' = RS || R1 || R2
1
Cout ( M ) = 1− ⋅ CRealimentação ≅ CRealimentação (3.32)
Av
1
fHi = (3.33)
2⋅π
p ⋅ RTh1 ⋅ Ci
RTh1 = RS || R1 || R2 || Ri (3.34)
1
fHo = (3.36)
2⋅π
p ⋅ RTh 2 ⋅ CO
RTh 2 = RC || RL || rO (3.37)
Figura 3.28 |
Tipos de ligação de fonte de alimentação de amp-ops: (a) Fonte
simétrica; (b) Tensão de saída limitada por diodo zener; (c) Divisor
resistivo
Amplificador inversor
R2
Av
R1
V R
AV Ro 1 2
Vi Av Vi 2 R1
Vo
R1
Amplificador não inversor
R2
R2 R4 Vi 1 R V
1 R
Vo V 3 i2
I2 AV o 1 R1 2 R3 R4 R3 R4
R1 I1 R Vi R1
Av 2
R1
Vi 1 Vi 2
R2RR 2 R4 Vi 1
V0 R3 Vi 2
1
AvV o R 1 R R2 R
R R
V R R
R 1 1 3 4 3 4
AV o 1 2somador não in-
Amplificador
Vi R1
versor
R2 R4 Vi 2 R V
R VVoo 1R12 Vi2
R1ViR
2 i1
Av AVV20
RR11 R 3 R R R1 R2
RR Vi R V R V
4
Vo 1 1 2 4 1i 1 2 3 i 2
R1 R3 R4 R3 R4
1
VoV
AV
VoR(t2) R2R- R
oV1o 11 2C V4Vii(1Vt )i 2 dtR3RV2 i 2Vi1
4R
R
Vi V R1VR1R1 R3R3 R
4R4 R3R1 R 4R2
V0 R i 1 i 2
Amplificador R1 R2
somador inversor
dV ( t )
R2Vo (t )R V4 i 1-C R i
Vi 1Vi 2 R3dtVi 2
1
1V0V
Vo R
o (t) -
Vi (t ) dt
R R1 R 3R
R C1V R4R2 R
R R3 VR4
Vo 1 2 4 i 2 2 i 1
R1 R3 R4 R1 R2
V VR R dVi(Vt ) R V
V0 RVoV o (i 1t )1 i -C
2 2 R
dt 2 i1
4 i2
1 1 RR
R 2 1
R3 R4 R1 R2
C R
Vo (t ) - Vi (t ) dt
Amplificador subtrator
VR R1 4 Vi 2V (t )R 2dtVi 1
V
o 1
o (t ) -
) R i R R
2
R dV Ci (t
R R
Vo (t ) -C 1R 3 4 1 2
dt
dV ( t )
Vo (t1) -C R i
C R
Vo (t ) - Vi (t ) dt dt
R R V R V
Vo 1 2Vi 1 Vi42 i 2 2 i 1
V0 R R1R RR3 R4 R1 R2
Amplificador integrador
1 2
1
Vo (t ) - R2 Vi (Rt )4 dt
Vi 2 R V
Vo 1 C R 2 i1
R1 R3 R4 R1 R2
dV ( t )
Vo (t ) -C R1 i
dt
C R
R Vo (t ) - Vi (t ) dt
Amplificador diferenciador
C
Vi dVi (t )
Vo (t ) -C R
Vo dt
Atividades de aprendizagem
1. O amplificador operacional ideal possui algumas características que na
maioria das aplicações podem ser adotadas. Considere as características
e marque quais delas são verdadeiras (V) e quais são falsas (F) para o
amplificador operacional ideal.
I- ( ) Impedância de entrada nula e impedância de saída infinita.
II- ( ) Resposta de frequência infinita.
III- ( ) O ganho se altera com a mudança de temperatura.
IV- ( ) Ganho de tensão infinito em malha aberta.
a) AV = 6.
b) AV = −3 .
c) AV = 3000 .
d) AV = 14 .
e) AV = 10 .
Fique ligado
Nesta unidade, foi possível verificar o funcionamento dos
amplificadores de potência, conhecer as suas topologias e aplicações.
Além disso, foi mostrado a sua limitação em relação à frequência, a
qual o sinal de entrada está associado.
Por último, foram mostrados os amplificadores diferenciais e os
operacionais, algumas características que são importantes nos projetos
que se utiliza os amplificadores operacionais, além de uma revisão das
topologias de realimentação negativa, servindo como base para a
realimentação positiva que será trabalhada adiante.
Circuitos eletrônicos e
aplicações
Giancarlo Michelino Gaeta Lopes
Objetivos de aprendizagem
Esta unidade tem como objetivo principal permitir que você tome
conhecimento de circuitos eletrônicos complexos, estudando o seu
funcionamento de forma aprofundada e elucidando questões sobre
tais circuitos ainda não estudados. Em um primeiro momento, o
objetivo é compreender os detalhes de funcionamento de circuitos
com realimentação, estudando as diferenças e as características da
realimentação positiva e negativa. A partir da realimentação positiva,
tem-se também o objetivo de estudar o funcionamento de circuitos
osciladores. Em um segundo momento, o objetivo é saber projetar
e diferenciar os diferentes tipos de reguladores de tensão e corrente
existentes.
Sinal de Sinal de
entrada saída
Amplificar realimentado
Fonte: Boylestad e Nashelsky (2013, p. 626).
Vi = Vs − Vf
Vo
= Vs − β ⋅ Vo
A
Vo = A ⋅ Vs − A ⋅ β ⋅ Vo
(1+ A ⋅ β ) ⋅ Vo = A ⋅ Vs
Vo A
Af = = 4.1
Vs 1 + A ⋅ β
R2
β=
R1 + R2
1 R
Af ≅ = 1+ 1
β R2
Vo
β= =1
Vf
O ganho A é igual a:
1 1
f = ⋅
2π ⋅ R ⋅ C 6 + 4(RC / R )
R R
hfe > 23 + 29 ⋅ + 4⋅ C
RC R
1
f =
2π ⋅ R ⋅ C ⋅ 6
1
fo = .
2 ⋅π ⋅ R ⋅C
10
R ⋅ C1 ≥
f
E o resistor RF1 deve ser ao menos dez vezes maior que o resistor
R. Tais medidas para o integrador são feitas a fim de evitar a saturação
do amplificador operacional e, consequentemente, a distorção do sinal
de saída.
Atividades de aprendizagem
1. (BOYLESTAD; NASHELSKY, 2013, p. 633) Calcule o ganho final do
amplificador da figura para um ganho do amp-op de A = 100.000 e
resistências R1 = 1,8 kΩ e R2 = 200 Ω.
Esta seção tem por objetivo estudar diversos circuitos que realizam
a regulação de tensão e corrente em fontes de alimentação ou outras
aplicações. Assim, estão apresentados diversos circuitos, com diferentes
topologias, que visam obter níveis estáveis de tensão e controle da
corrente. Para tanto, são considerados como básicos conhecimentos
de eletrônica relacionados ao funcionamento de diodos, transistores e
amplificadores operacionais.
2.1 Parâmetros de regulação
Existem basicamente três parâmetros que determinam a qualidade
de um circuito de regulação de tensão: a regulação da carga; regulação
de linha; e resistência de saída.
A regulação de carga indica o quanto a tensão da carga varia
quando a corrente desta aumenta, ou seja, a capacidade da fonte em
manter uma tensão constante, mesmo com o aumento da carga. Por
definição, a regulação de carga é dada por (MALVINO; BATES, 2016):
VNL − VFL
Regulaçãodecarga = × 100%
VFL
Vin − Vout
IS =
RS
R1 + R 2
Vout = × VZ
R1
Vout = VZ − VBE
R1 + R 2
Vout = (VZ + VBE )
R1
Atividades de aprendizagem
1. (Adaptado de: Malvino e Bates (2016, p. 966)) Para o circuito da figura,
calcule o valor da tensão de saída e corrente na carga, para Vin = 15 V, RS =
10 Ω, VZ = 9,1 V, VBE = 0,8 V e RL = 40 Ω.
Fique ligado
Nesta unidade, foram apresentados os seguintes tópicos:
• Realimentação: conceitos e tipos de conexão.
• Fluxogramas lineares.
• Circuitos práticos de realimentação.
• Considerações sobre fase e frequência em um amplificador
com realimentação.
• Multivibradores e osciladores.