IAC Aula22 MIPS-SingleCycle2

04/06/2021
μArquitetura MIPS: Single-cycle - II

Unidade de Controlo
Entradas e Saídas
Descodificador da ALU
Exemplo de ALU
Descodificador Principal
Instruções de tipo-R: or
Instruções de tipo-I: lw/sw e beq
Exercício
Execução da instrução or
Suporte para instruções Adicionais
addi e jump
A. Nunes da Cruz / DETI - UA Junho / 2021
Datapath Single-Cycle (SC) - Unidade de Controlo

MemToReg
Control
MemWrite
Unit
Branch
ALUControl2:0 PCSrc
31:26
Op ALUSrc
5:0
Funct RegDst
RegWrite
CLK CLK
CLK
25:21 WE3 SrcA Zero WE
0 PC' PC Instr A1 RD1
A RD 0
ALU
1 ALUResult ReadData
A RD 1
Instruction 20:16
A2 RD2 0 SrcB Data
Memory
A3 1 Memory
Register WriteData
WD3 File WD
20:16
0
15:11
1
WriteReg4:0
+
SignImm
4 15:0 Sign Extend <<2
PCBranch
+
PCPlus4
Result
ISA limitado a: lw, sw, tipo-R e beq

© A. Nunes da Cruz IAC - MIPS - Single-cycle - II 1/28
1
04/06/2021
Unidade de Controlo (1) - Entradas e Saídas
4. Unidade de Controlo
A Unidade de Controlo (UC)
Gera os sinais de controlo do datapath, usando como entradas
os bits de opcode e de funct da instrução.
Control • A maior parte das saídas de controlo
Unit MemToReg
é derivada do opcode; as instruções
MemWrite
Opcode5:0 Main Branch do tipo-R precisam ainda de usar o
Decoder ALUSrc campo funct para determinar a ope-
RegDst
ração da ALU.
RegWrite
ALUOp1:0 31:26 25:21 20:16 15:11 10:6 5:0
0 rs rt rd shamt funct Tipo-R
31:26 25:21 20:16 15:0
Funct5:0 ALU
ALUControl2:0 opcode rs rt imm16 Tipo-I
Decoder
31:26 25:0
opcode imm26 Tipo-J
Retomamos a matéria dada na 1ª aula sobre Assembly (codificação de instruções).

Unidade de Controlo (2) - Decoders: Main + ALU

A Unidade de Controlo
Está dividida em dois* blocos de lógica combinatória:
Control • O Main Decoder usa o Opcode5:0

Unit MemToReg
MemWrite
da instrução, para gerar todos os
Opcode5:0 Main Branch sinais de saída e ainda o código
Decoder ALUSrc
RegDst
de operação da ALU (ALUOp1:0).
RegWrite
ALUOp1:0
• O ALU Decoder usa o ALUOp1:0
Funct5:0 ALU
juntamente com o campo Funct5:0
ALUControl2:0
Decoder para gerar o sinal ALUControl2:0, o
qual controla a operação da ALU.
*Para simplificar o projeto.

2
04/06/2021
UC (3) - ALU Decoder (1) - Entrada ALUOp

O ALU Decoder é a parte da UC responsável por descodificar o
4.1 ALU Decoder

campo da instrução Funct5:0. Usa o sinal ALUOp gerado pelo
Main Decoder, como entrada auxiliar.
Control
Unit MemToReg
• Os valores do bus ALUOp1:0
MemWrite têm o seguinte significado:
Opcode5:0 Main Branch
Decoder ALUSrc ALUOp1:0 Descrição
RegDst
00 Add
RegWrite
01 Subtract
ALUOp1:0
10 Look at Funct5:0 Tipo-R
Funct5:0 ALU 11 Not Used (yet)

ALUControl2:0
Decoder
UC (4) - ALU Decoder (2) - Saída ALUControl

• O ALU Decoder gera o bus ALUControl2:0 o qual controla a
operação da ALU.
Control
Unit MemToReg ALUOp1:0
MemWrite
Opcode5:0 Main Branch
Decoder ALUSrc
RegDst Funct5:0 ALU ALUControl2:0
RegWrite Decoder
ALUOp1:0
32 Zero
ALU
Funct5:0 ALU Control Unit 32

ALUControl2:0
Decoder
32 ALUResult
3
04/06/2021
UC (5) - ALU Decoder (3) - Exemplo de ALU

A ALU (Arithmetic and Logic Unit) é a unidade combinató-
ria que implementa as funções aritméticas e lógicas.
F2:0 Função (Y)
ALUControl2:0 (F2:0) 000 A & B
ALUOp1:0
3 001 A | B
N 010 A + B
B Funct5:0 ALU ALUControl2:0
N 011 not used Decoder

ALU
Y 100 A ^ B
32 Zero
ALU
Control Unit 32
N
A 101 ~(A | B) 32 ALUResult
110 A - B
111 SLT
A ALU pode facilmente ser implementada em linguagens de descrição de hardware (HDL) do tipo VHDL
ou Verilog.
UC (6) - ALU Decoder (4) - Tabela Verdade

• Quando ALUOp é 00 ou 01, a ALU soma ou subtrai, respectiva/.
• Quando ALUOp é 10, o campo Funct é examinado para determinar
o valor de ALUControl.
ALUOp1:0 Funct5:0 ALUControl2:0
ALUOp1:0
00 X 010 (Add)
01 X 110 (Subtract)
Funct5:0 ALUControl2:0 10 100000 (add) 010 (Add)
ALU
Decoder
10 100010 (sub) 110 (Subtract)
10 100100 (and) 000 (And)
10 100101 (or) 001 (Or)
10 101010 (slt) 111 (SLT)
(Para as instruções do tipo-R, os dois primeiros bits do campo Funct são sempre 10, poden-
do ser ignorados aquando da implementação).
4
04/06/2021
UC (7) - Main Decoder (1) - Seleção de Multiplexers

• O Main Decoder gera dois tipos de sinais: entradas de Seleção
4.2 Main Decoder

dos Multiplexers e de Enable da Memória, do Banco de Registos
e de ainda outra lógica. RegDst
rt 0
Control Mux WriteReg RegDst: Activo seleciona rd
5
Unit RegDst como WriteReg do RF.
5
rd 1
ALUSrc
5
Opcode5:0 Main MemToReg
ALUSrc
Decoder MemWrite
RegWrite
RD2 0 SrcB
Branch 32 ALUSrc: Activo seleciona SignImm
ALUOp1:0 Enable SignImm 32 como SrcB da ALU.
1
32
Funct5:0 ALU MemToReg

ALUControl2:0
Decoder ALUResult
0 Result
32 MemToReg: Activo seleciona ReadData
ReadData 32 como Result a escrever no RF.
1
32
Os sinais de controlo necessários a cada instrução já foram vistos durante a construção do datapath.
UC (7) - Main Decoder (2) - Sinais de Enable
Control
Unit RegDst
Mux • MemWrite - Enable de escrita da
ALUSrc Memória de Dados
Opcode5:0 Main MemToReg
Decoder MemWrite
RegWrite
Branch
• RegWrite - Enable de escrita do
ALUOp1:0 Enable Banco de Registos
Funct5:0 ALU
Decoder
ALUControl2:0 • Branch - Activo só para a instrução
beq (ou bne)
5
04/06/2021
UC (8) - Main Decoder (3) - Tabela de Verdade

Sinais de saída em função do opcode da instrução.
Instruction Opcode5:0 RegWrite RegDst AluSrc Branch MemWrite MemToReg ALUOp1:0
R-type 000000 1 1 0 0 0 0 10
lw 100011 1 0 1 0 0 1 00
sw 101011 0 X 1 0 1 X 00
beq 000100 0 X 0 1 0 X 01
1. tipo-R: Todas as instruções usam os mesmos

Main
RegWrite valores dos sinais, só diferem no código
RegDst (ALUControl) gerado pelo ALU Decoder.
Decoder
ALUSrc
Opcode5:0 Branch 2. Se não escrevem no Banco de Registos:
MemWrite
Os sinais RegDst e MemToReg são don’t
MemToReg
cares (X), dado que o sinal RegWrite é zero.
ALUOp1:0
(Exs: sw e beq).
Em seguida, analisamos em detalhe cada tipo de instrução...
31:26 25:21 20:16 15:11 10:6 5:0

UC (9) - Main Decoder (4) - tR - or 0 rs rt rd 0 37
Instruction Op5:0 RegWrite RegDst AluSrc Branch MemWrite MemToReg ALUOp1:0

R-type 000000 1 1 0 0 0 0 10
lw 100011
sw 101011
beq 000100
PCSrc RegWrite RegDst ALUSrc ALUControl2:0 Branch MemWrite MemToReg
Mais detalhes: Exer-
cício slides 19..24. 001 CLK
CLK 1
0 CLK (or) 0
25:21 WE3 SrcA Zero WE 0
A RD 0
ALU
1 0 ALUResult ReadData
A RD 1
Instruction 20:16
A2 RD2 0 SrcB Data
Memory
A3 1 Memory
Register WriteData
WD3 File WD
1
20:16
0
15:11
1
WriteReg4:0
+
SignImm
PCBranch
+
PCPlus4
Result
*Eliminando o símbolo da Unidade de Controlo para melhorar a visibilidade. or rd, rs, rt

6
04/06/2021
31:26 25:21 20:16 15:0

UC (10) - Main Decoder (5) - lw 35 rs rt imm16

R-type 000000 1 1 0 0 0 0 10
lw 100011 1 0 1 0 0 1 00
sw 101011
beq 000100
CLK 010 CLK

CLK 1 0
0 (add)
SrcA 1
25:21 WE3 Zero WE
0 PC' PC Instr A1 RD1 0
A RD
ALU
A RD 1
Instruction 20:16
A2 RD2 0 SrcB Data
Memory
A3 1 Memory
Register WriteData
WD3 WD
File 0
20:16
0
15:11
1
WriteReg4:0
+
SignImm
PCBranch
+
PCPlus4
Result
lw rt, imm(rs)
31:26 25:21 20:16 15:0

UC (11) - Main Decoder (6) - sw 43 rs rt imm16

R-type 000000 1 1 0 0 0 0 10
lw 100011 1 0 1 0 0 1 00
sw 101011 0 X 1 0 1 X 00
beq 000100
010
CLK 0 (add) CLK 1
0 CLK
SrcA X
25:21 WE3 Zero WE
A RD
ALU
A RD 1
Instruction 20:16
A2 RD2 0 SrcB Data
Memory
A3 1 Memory
Register WriteData
WD3 WD
File X
20:16
0
15:11
1
WriteReg4:0
+
SignImm
PCBranch
+
PCPlus4
Result
sw rt, imm(rs)
7
04/06/2021
31:26 25:21 20:16 15:0

UC (12) - Main Decoder (7) - beq 8 rs rt imm16

R-type 000000 1 1 0 0 0 0 10
lw 100011 1 0 1 0 0 1 00
sw 101011 0 X 1 0 1 X 00
beq 000100 0 X 0 1 0 X 01
110
CLK (sub) CLK 0
CLK 0
1
SrcA Zero WE X
Instr 25:21 WE3
0 PC' PC A1 RD1 0
A RD
ALU
A RD 1
Instruction 20:16
A2 RD2 0 SrcB Data
Memory
A3 1 Memory
Register WriteData
WD3 File X WD
20:16
0
15:11
1
WriteReg4:0
BTA = (PC+4) + (SignImm<<2)
+
SignImm
PCBranch
+
PCPlus4
Result
beq rs,rt,imm
Exercício - OR (1) - tipo-R

Determinar os valores dos sinais de controlo e as zonas
5. Exercício: instrução or
do datapath durante a execução da instrução.

MemToReg
Control
MemWrite
Unit
Branch 0
ALUControl2:0 PCSrc
31:26
Op ALUSrc
5:0
Funct RegDst
RegWrite
CLK 001 CLK

CLK 1 0
0 (or)
SrcA 0
25:21 WE3 Zero WE
A RD
ALU
A RD 1
Instruction 20:16
A2 RD2 0 SrcB Data
Memory
A3 1 Memory
Register WriteData
WD3 File WD
1
20:16
0
15:11
1
WriteReg4:0
PCPlus4
+
SignImm
PCBranch
+
Result
or rd, rs, rt
8
04/06/2021
Exercício - OR (2) - Fetch da Instrução

MemToReg
or rd, rs, rt
Control
MemWrite
Unit
Branch 0
ALUControl2:0 PCSrc
31:26
Op ALUSrc
5:0
Funct RegDst
RegWrite
CLK 1 001 CLK 0

CLK
0 0
A RD 0
ALU
A RD 1
Instruction 20:16
A2 RD2 0 SrcB Data
Memory
A3 1 Memory
Register WriteData
WD3 WD
File 1
20:16
0
15:11
1
WriteReg4:0
PCPlus4
+
SignImm
PCBranch
+
Result
1. O PC aponta para a posição de memória que contém a instrução;

esta fica disponível na saída RD (Instr).
10:6
Exercício - OR (3) - Ler Operandos
31:26 25:21 20:16 15:11 5:0
0 rs rt rd 0 37
MemToReg
or rd, rs, rt
Control
MemWrite
Unit
Branch 0
ALUControl2:0 PCSrc
31:26
Op ALUSrc
5:0
Funct RegDst
RegWrite
CLK 1 001 CLK 0

CLK
0 0
A RD 0
ALU
A RD 1
Instruction 20:16
A2 RD2 0 SrcB Data
Memory
A3 1 Memory
Register WriteData
WD3 WD
File 1
20:16
0
15:11
1
WriteReg4:0
PCPlus4
+
SignImm
PCBranch
+
Result
2. Os campos da instrução Instr25:21 e Instr20:16 são os endereços dos

registos rs e rt dentro do RF, respectiva/. O conteúdo destes registos
aparece nas saídas RD1 e RD2.
9
04/06/2021
Exercício - OR (4) - Exec. na ALU

31:26 25:21 20:16 15:11 10:6 5:0
0 rs rt rd 0 37
MemToReg
or rd, rs, rt
Control
MemWrite
Unit
Branch 0
ALUControl2:0 PCSrc
31:26
Op ALUSrc
5:0
Funct RegDst
RegWrite
CLK 001 CLK

CLK 1 0
0 (or)
SrcA 0
25:21 WE3 Zero WE
A RD 0
ALU
A RD 1
Instruction 20:16
A2 RD2 0 SrcB Data
Memory
A3 1 Memory
Register WriteData
WD3 WD
File 1
20:16
0
15:11
1
WriteReg4:0
PCPlus4
+
SignImm
PCBranch
+
Result
3.1 SrcA = RD1 e SrcB = RD2 (ALUSrc = 0);

3.2 OR é do tipo-R logo ALUOp=10; o valor
de ALUControl depende de Funct, sendo
neste caso igual a 001 (ver ALU Decoder).
10:6
Exercício - OR (5) - Escrita no RF
31:26 25:21 20:16 15:11 5:0
0 rs rt rd 0 37
MemToReg
or rd, rs, rt
Control
MemWrite
Unit
Branch 0
ALUControl2:0 PCSrc
31:26
Op ALUSrc
5:0
Funct RegDst
RegWrite
CLK 001 CLK

CLK 1 0
0 (or)
SrcA 0
25:21 WE3 Zero WE
A RD 0
ALU
A RD 1
Instruction 20:16
A2 RD2 0 SrcB Data
Memory
A3 1 Memory
Register WriteData
WD3 WD
File 1
20:16
0
15:11
1
WriteReg4:0
PCPlus4
+
SignImm
PCBranch
+
Result
4.1 A instrução não escreve na Memória de Dados, MemWrite=0.

O resultado da operação vem direta/ da ALU, MemToReg=0.
4.2 O Result é escrito (RegWrite=1) no Banco de Registos. O registo
destino rd, o campo Instr15:11, é selecionado fazendo RegDst=1.
10
04/06/2021
Exercício - OR (6) - Atualização do PC

MemToReg
or rd, rs, rt
Control
MemWrite
Unit
Branch 0
ALUControl2:0 PCSrc
31:26
Op ALUSrc
5:0
Funct RegDst
RegWrite
CLK 001 CLK

CLK 1 0
0 (or)
SrcA 0
25:21 WE3 Zero WE
A RD
ALU
A RD 1
Instruction 20:16
A2 RD2 0 SrcB Data
Memory
A3 1 Memory
Register WriteData
WD3 WD
File 1
20:16
0
15:11
1
WriteReg4:0
PCPlus4
+
SignImm
PCBranch
+
Result
5. A atualização do valor de PC, i.e., PC' = PC + 4, está indicada com a

linha rosa tracejada
Finalmente, é de referir que também há fluxo de dados nas zonas não tracejadas,
todavia os sinais de controlo impedem que esses dados tenham qualquer influên-
cia no resultado.
Mais Instruções (1) - addi e j

6. Mais Instruções
Até aqui considerámos um subconjunto limitado de

instruções do MIPS.
Como adicionar novas instruções ao CPU (ou ao ISA)?
• Para ilustrar, vamos acrescentar suporte para
duas instruções addi e j.
• Veremos que para um tipo de instruções (addi)
basta adicionar algo à Tabela de Verdade do
Main Decoder, ao passo que para outras (j) o
datapath também precisa de ser alterado.
11
04/06/2021
Mais Instruções (2) - addi (1)

addi, 'add immediate':
6.1 Mais Instruções - addi

- Adiciona o valor imediato ao valor do registo rs e escreve o
resultado no registo rt.
31:26 25:21 20:16 15:0
8 rs rt imm addi rt,rs,imm
O datapath atual já é capaz de executar este tipo de tarefas

(i.e., somar e escrever o resultado no RF).
P: Quais as alterações necessárias a introduzir na Unidade
de Controlo para suportar addi?
R: Precisamos de acrescentar somente mais uma linha à
Tabela de Verdade do Main Decoder, para gerar os sinais
de controlo necessários à execução da instrução addi.
Mais Instruções (3) - addi (2) - Datapath

MemToReg
Control
MemWrite
Unit
Branch
ALUControl2:0 PCSrc
31:26
Op ALUSrc
5:0
Funct RegDst
RegWrite
CLK CLK
CLK
A RD 0
ALU
A RD 1
Instruction 20:16
A2 RD2 0 SrcB Data
Memory
A3 1 Memory
Register WriteData
WD3 WD
File
20:16
0
15:11
1
WriteReg4:0
PCPlus4
+
SignImm
PCBranch
+
Result
Não há necessidade de modificar o datapath!

12
04/06/2021
Mais Instr. (4) - addi (3) - Unidade de Controlo

addi rt,rs,imm
R-type 000000 1 1 0 0 0 0 10
lw 100011 1 0 1 0 0 1 00
sw 101011 0 X 1 0 1 X 00
beq 000100 0 X 0 1 0 X 01
addi 001000 1 0 1 0 0 0 00
1. O resultado tem de ser escrito no RF, RegWrite = 1.

2. O registo destino é especificado no campo rt, RegDst = 0.
3. O SrcB da ALU deriva do immediate, ALUSrc = 1.
4. A ALU deve somar, ALUOp = 00, e o valor de ALUControl = 010
(ver ALU Decoder)
5. A instrução não é um branch, nem escreve na memória,
Branch = MemWrite = 0.
6. O resultado vem da ALU, não da memória, MemToReg = 0.
Mais Instr. (5) - addi (4) - Datapath + Control

addi rt,rs,imm
MemToReg
Control
MemWrite
Unit
Branch 0
ALUControl2:0 PCSrc
31:26
Op ALUSrc
5:0
Funct RegDst
RegWrite
(add)
CLK 1 010 CLK 0
CLK
0 0
A RD 0
ALU
A RD 1
Instruction 20:16
A2 RD2 0 SrcB Data
Memory
A3 1 Memory
Register WriteData
WD3 WD
File 0
20:16
0
15:11
1
WriteReg4:0
PCPlus4
+
SignImm
PCBranch
+
Result
RegWrite=1, RegDst=0, ALUSrc=1 e MemToReg=0

13
04/06/2021
Mais Instruções (6) - j (1)

A instrução jump escreve um novo valor (PC') no PC .
6.2 Mais Instruções - j

31:26 25:0
2 imm26 j imm26
PC' = JTA = (PC + 4)31..28 : (Imm26 << 2)

• Os dois bits menos significativos são sempre 0, porque o valor
do PC é sempre word-aligned, (i.e., é múltiplo de 4 bytes);
• Os 26 bits seguintes são retirados do valor imediato da instru-
ção Instr25:0;
• Os 4 bits mais significativos são iguais aos 4 bits mais signifi-
cativos do (PC + 4).
➢ O datapath existente não é capaz de calcular este PC'.
P: Quais são as modificações a fazer, tanto ao datapath
como ao Main Decoder, para suportar a instrução j?
Mais Instruções (7) - j (2) - Datapath

R-1: Alteração ao Datapath: adicionamos hardware para calcular o valor do PC'.
Isto pode ser conseguido através de mais um multiplexer, controlado por um novo
sinal Jump (proveniente do Main Decoder), a cuja entrada_1 ligamos PCJump (JTA).
Jump MemtoReg
Control
MemWrite
Unit
Branch
ALUControl2:0 PCSrc
31:26
Op ALUSrc
5:0
Funct RegDst
RegWrite
CLK CLK
CLK
0 PC' 25:21 WE3 SrcA Zero WE
0 PC Instr A1 RD1 0 Result
1 A RD
ALU
A RD 1
Instruction 20:16
A2 RD2 0 SrcB Data
JTA Memory
A3 1 Memory
Register WriteData
WD3 WD
File
20:16
PCJump 0
15:11
1
WriteReg4:0
PCPlus4
+
SignImm
4 15:0 <<2
Sign Extend PCBranch
+
27:0 31:28
25:0
<<2 JTA = Concatenação de (PC+4)31:28 com Imm27:0
(note-se o SLL (<<2) extra para gerar Imm27:0)
14
04/06/2021
Mais Instruções (8) - j (3) - Main Decoder

R-2: Alteração à Tabela de Verdade
Instruction Op5:0 RegWrite RegDst AluSrc Branch MemWrite MemToReg ALUOp1:0 Jump
R-type 000000 1 1 0 0 0 0 10 0
lw 100011 1 0 1 0 0 1 00 0
sw 101011 0 X 1 0 1 X 00 0
beq 000100 0 X 0 1 0 X 01 0
addi 001000 1 0 1 0 0 0 00 0
j 000010 0 X X X 0 X XX 1
Acrescentamos mais uma linha à Tabela de Verdade do Main Decoder,
com os sinais de controlo para a instrução j, e uma nova coluna para o
sinal Jump:
• O sinal Jump é '1' para a instrução j e '0' para as demais.
• A instrução j não escreve no Banco de Registos nem na Memória,
logo RegWrite = MemWrite = 0.
• De fato, podemos ignorar o cálculo feito no datapath, donde
RegDst = ALUSrc = Branch = MemToReg =ALUOp = X.
15

IAC Aula22 MIPS-SingleCycle2

Enviado por

Dados do documento

Título original

Direitos autorais

Formatos disponíveis

Compartilhar este documento

Compartilhar ou incorporar documento

Opções de compartilhamento

Você considera este documento útil?

Este conteúdo é inapropriado?

Direitos autorais:

Formatos disponíveis

IAC Aula22 MIPS-SingleCycle2

Enviado por

Direitos autorais:

Formatos disponíveis

04/06/2021

μArquitetura MIPS: Single-cycle - II

A. Nunes da Cruz / DETI - UA Junho / 2021

Datapath Single-Cycle (SC) - Unidade de Controlo

ISA limitado a: lw, sw, tipo-R e beq

Unidade de Controlo (1) - Entradas e Saídas

Retomamos a matéria dada na 1ª aula sobre Assembly (codificação de instruções).

Unidade de Controlo (2) - Decoders: Main + ALU

Control • O Main Decoder usa o Opcode5:0

*Para simplificar o projeto.

UC (3) - ALU Decoder (1) - Entrada ALUOp

4.1 ALU Decoder

Funct5:0 ALU 11 Not Used (yet)

© A. Nunes da Cruz IAC - MIPS - Single-cycle - II 4/28

UC (4) - ALU Decoder (2) - Saída ALUControl

Funct5:0 ALU Control Unit 32

© A. Nunes da Cruz IAC - MIPS - Single-cycle - II 5/28

UC (5) - ALU Decoder (3) - Exemplo de ALU

N 011 not used Decoder

UC (6) - ALU Decoder (4) - Tabela Verdade

UC (7) - Main Decoder (1) - Seleção de Multiplexers

4.2 Main Decoder

Funct5:0 ALU MemToReg

UC (7) - Main Decoder (2) - Sinais de Enable

© A. Nunes da Cruz IAC - MIPS - Single-cycle - II 9/28

UC (8) - Main Decoder (3) - Tabela de Verdade

1. tipo-R: Todas as instruções usam os mesmos

31:26 25:21 20:16 15:11 10:6 5:0

Instruction Op5:0 RegWrite RegDst AluSrc Branch MemWrite MemToReg ALUOp1:0

*Eliminando o símbolo da Unidade de Controlo para melhorar a visibilidade. or rd, rs, rt

31:26 25:21 20:16 15:0

Instruction Op5:0 RegWrite RegDst AluSrc Branch MemWrite MemToReg ALUOp1:0

CLK 010 CLK

31:26 25:21 20:16 15:0

Instruction Op5:0 RegWrite RegDst AluSrc Branch MemWrite MemToReg ALUOp1:0

31:26 25:21 20:16 15:0

Instruction Op5:0 RegWrite RegDst AluSrc Branch MemWrite MemToReg ALUOp1:0

Exercício - OR (1) - tipo-R

do datapath durante a execução da instrução.

CLK 001 CLK

Exercício - OR (2) - Fetch da Instrução

CLK 1 001 CLK 0

1. O PC aponta para a posição de memória que contém a instrução;

© A. Nunes da Cruz IAC - MIPS - Single-cycle - II 16/28

CLK 1 001 CLK 0

2. Os campos da instrução Instr25:21 e Instr20:16 são os endereços dos

© A. Nunes da Cruz IAC - MIPS - Single-cycle - II 17/28

Exercício - OR (4) - Exec. na ALU

CLK 001 CLK

3.1 SrcA = RD1 e SrcB = RD2 (ALUSrc = 0);

CLK 001 CLK

4.1 A instrução não escreve na Memória de Dados, MemWrite=0.

Exercício - OR (6) - Atualização do PC

CLK 001 CLK

5. A atualização do valor de PC, i.e., PC' = PC + 4, está indicada com a

Mais Instruções (1) - addi e j

Até aqui considerámos um subconjunto limitado de

© A. Nunes da Cruz IAC - MIPS - Single-cycle - II 21/28

Mais Instruções (2) - addi (1)

6.1 Mais Instruções - addi

O datapath atual já é capaz de executar este tipo de tarefas

Mais Instruções (3) - addi (2) - Datapath

Não há necessidade de modificar o datapath!