Escolar Documentos
Profissional Documentos
Cultura Documentos
com
Microcontroladores de 28/40/44
• Os produtos Microchip atendem às especificações contidas em sua Folha de Dados Microchip específica.
• A Microchip acredita que sua família de produtos é uma das mais seguras do gênero no mercado hoje, quando utilizada da
maneira pretendida e em condições normais.
• Existem métodos desonestos e possivelmente ilegais usados para violar o recurso de proteção do código. Todos esses métodos, até onde sabemos,
requerem o uso dos produtos Microchip de uma maneira fora das especificações operacionais contidas nas Folhas de Dados da Microchip. Muito
provavelmente, a pessoa que o faz está envolvida em roubo de propriedade intelectual.
• A Microchip está disposta a trabalhar com o cliente que está preocupado com a integridade de seu código.
• Nem a Microchip nem qualquer outro fabricante de semicondutores pode garantir a segurança de seu código. A proteção do código não significa
que estamos garantindo o produto como “inquebrável”.
A proteção do código está em constante evolução. Nós, da Microchip, estamos comprometidos em melhorar continuamente os recursos de proteção de código de nossos produtos. As tentativas de
quebrar o recurso de proteção de código da Microchip podem ser uma violação da Lei de Direitos Autorais do Milênio Digital. Se tais atos permitirem o acesso não autorizado ao seu software ou
outro trabalho protegido por direitos autorais, você pode ter o direito de entrar com um processo para obter reparação nos termos dessa lei.
ISBN: 978-1-60932-175-8
A Microchip recebeu a certificação ISO / TS-16949: 2002 por sua sede mundial,
instalações de design e fabricação de wafer em Chandler e Tempe, Arizona;
Gresham, Oregon e centros de design na Califórnia e na Índia. Os processos e
procedimentos do sistema de qualidade da empresa são para seu PIC® MCUs e
dsPIC® DSCs, KEEeuOQ® dispositivos de salto de código, EEPROMs seriais,
microperiféricos, memória não volátil e produtos analógicos. Além disso, o
sistema de qualidade da Microchip para o projeto e fabricação de sistemas de
desenvolvimento é certificado pela ISO 9001: 2000.
Programa
Memória de Dados MSSP
Memória
Canais A / D(2)
Cronômetro de 16 bits
Comparador
(Meia Ponte)
Temporizador de 8 bits
(Full-Bridge)
BOR / LVD
Trava SR
EUSART
CTMU
10 bits
ECCP
ECCP
# Única palavra
I / O(1)
PCC
Instruções
EEPROM
Dispositivo
(Bytes)
(Bytes)
(Bytes)
SRAM
Clarão
eu2C ™
SPI
PIC18 (L) F23K22 8K 4096 512 256 25 19 2 1 2 2 2 2 2 Y Y Y 3 4
PIC18 (L) F24K22 16K 8192 768 256 25 19 2 1 2 2 2 2 2 Y Y Y 3 4
PIC18 (L) F25K22 32K 16384 1536 256 25 19 2 1 2 2 2 2 2 Y Y Y 3 4
PIC18 (L) F26K22 64k 32768 3896 1024 25 19 2 1 2 2 2 2 2 Y Y Y 3 4
PIC18 (L) F43K22 8K 4096 512 256 36 30 2 2 1 2 2 2 2 Y Y Y 3 4
PIC18 (L) F44K22 16K 8192 768 256 36 30 2 2 1 2 2 2 2 Y Y Y 3 4
PIC18 (L) F45K22 32K 16384 1536 256 36 30 2 2 1 2 2 2 2 Y Y Y 3 4
PIC18 (L) F46K22 64k 32768 3896 1024 36 30 2 2 1 2 2 2 2 Y Y Y 3 4
Nota 1: Um pino é apenas inserido.
RB7
RB6
RB5
RB4
28 27 26 2524 2322
RA2 1 21 RB3
RA3 2 20 RB2
RA4 3 19 RB1
RA5 / 4 PIC18 (L) F2XK22 18 RB0
VWL 5 17 VDD
RA7 6 16 VWL
RA6 7 15 RC7
8 9 1011121314
RC6
RC3
RC4
RC5
RC0
RC1
RC2
Nota 1: O pacote UQFN de 28 pinos está disponível apenas para PIC18 (L) F23K22 e PIC18 (L) F24K22.
PDIP de 40 pinos
TQFP de 44 pinos
RD3
RD2
RD1
RD0
RC4
RC3
RC2
RC1
NC
41
40
39
37
36
35
34
42
44
43
38
RC7 1 33 NC
RD4 2 32 RC0
RD5 3 31 RA6
RD6 4 30 RA7
RD7 5 29 VWL
VWL 6 PIC18 (L) F4XK22 28 VDD
VDD 7 27 RE2
RB0 8 26 RE1
RB1 9 25 RE0
RB2 10 24 RA5
RB3 11 23 RA4
12
13
14
15
16
17
18
19
20
21
22
RB6
RB7
RA3
RA0
RA1
RA2
RB5
RB4
NC
NC
44 pinos QFN
RD3
RD1
RD0
RC2
RC1
RC0
RD2
RC6
RC5
RC4
RC3
44
43
42
41
40
39
37
36
35
34
38
RC7 1 33 RA6
RD4 2 32 RA7
RD5 3 31 VWL
RD6 4 30 VWL
RD7 5 29 VDD
VWL 6 PIC18 (L) F4XK22 28 VDD
VDD 7 27 RE2
VDD 8 26 RE1
RB0 9 25 RE0
RB1 10 24 RA5
RB2 11 23 RA4
22
12
13
14
15
16
17
18
19
20
21
RB5
RB6
RB7
RA0
RA1
RA2
RB4
NC
RA3
RB3
Comparador
Referência
28-SPDIP
Interrupções
Trava SR
CTMU
EUSART
(E) CCP
MSSP
Básico
I/O
1 26 RE3 MCLR /
VPP
8 5 VWL
19 16 VWL
20 17 VDD
Observação 1: CCP2 / P2A multiplexado em fusíveis.
2: T3CKI multiplexado em fusíveis. P2B
3: multiplexado em fusíveis.
4: CCP3 / P3A multiplexado em fusíveis.
Comparador
Referência
Interrupções
Trava SR
44-TQFP
Cronômetros
44-QFN
Analógico
CTMU
EUSART
(E) CCP
MSSP
Básico
I/O
2 19 19 RA0 AN0 C12IN0-
3 20 20 RA1 AN1 C12IN1-
4 21 21 RA2 AN2 C2IN + VREF-
DACOUT
5 22 22 RA3 AN3 C1IN + VREF+
6 23 23 RA4 C1OUT SRQ T0CKI
7 24 24 RA5 AN4 C2OUT SRNQ HLVDIN SS1
14 31 33 RA6 OSC2 /
CLKO
13 30 32 RA7 OSC1 /
CLKI
33 8 9 RB0 AN12 SRI FLT0 INT0 Y
34 9 10 RB1 AN10 C12IN3- INT1 Y
35 10 11 RB2 AN8 CTED1 INT2 Y
36 11 12 RB3 AN9 C12IN2- CTED2 CCP2 / Y
P2A(1)
37 14 14 RB4 AN11 T5G COI Y
38 15 15 RB5 AN13 CCP3 / T1G COI Y
P3A(4) T3CKI(2)
39 16 16 RB6 COI Y PGC
40 17 17 RB7 COI Y PGD
15 32 34 RC0 P2B(5) SOSCO /
T1CKI
T3CKI(2)
T3G
16 35 35 RC1 CCP2(1) SOSCI
P2A
17 36 36 RC2 AN14 CTPLS CCP1 / T5CKI
P1A
18 37 37 RC3 AN15 SCK1 /
SCL1
23 42 42 RC4 AN16 SDI1 /
SDA1
24 43 43 RC5 AN17 SDO1
25 44 44 RC6 AN18 TX1 /
CK1
26 1 1 RC7 AN19 RX1 /
DT1
19 38 38 RD0 AN20 SCK2 /
SCL2
20 39 39 RD1 AN21 CCP4 SDI2 /
SDA2
21 40 40 RD2 AN22 P2B(5)
22 41 41 RD3 AN23 P2C SS2
27 2 2 RD4 AN24 P2D SD02
28 3 3 RD5 AN25 P1B
29 4 4 RD6 AN26 P1C TX2
CK2
30 5 5 RD7 AN27 P1D RX2 /
DT2
8 25 25 RE0 AN5 CCP3 /
P3A(4)
Observação 1: CCP2 multiplexado em fusíveis.
2: T3CKI multiplexado em fusíveis.
3: Os pinos são ativados apenas no derivado -ICE, caso contrário, eles são No Connects.
4: CCP3 / P3A multiplexado em fusíveis.
5: P2B multiplexado em fusíveis.
Comparador
Referência
Interrupções
Trava SR
44-TQFP
Cronômetros
44-QFN
Analógico
CTMU
EUSART
(E) CCP
MSSP
Básico
I/O
9 26 26 RE1 AN6 P3B
1 18 18 RE3 Y MCLR /
VPP
11 7 7,8 VDD
32 28 28, 29 VDD
12 6 6 VWL
31 29 30, 31 VWL
- 12(3) -
- 13(3) -
- 33(3) -
- 34 13 NC
Observação 1: CCP2 multiplexado em fusíveis.
2: T3CKI multiplexado em fusíveis.
3: Os pinos são ativados apenas no derivado -ICE, caso contrário, eles são No Connects.
4: CCP3 / P3A multiplexado em fusíveis.
5: P2B multiplexado em fusíveis.
Se você tiver dúvidas ou comentários sobre esta publicação, entre em contato com o Departamento de Comunicação de Marketing por e-mail em
docerrors@mail.microchip.com ou envie por fax Formulário de Resposta do Leitor no verso desta folha de dados para (480) 792-4150.
Agradecemos seu feedback.
Errata
Uma folha de errata, descrevendo pequenas diferenças operacionais da folha de dados e soluções alternativas recomendadas, pode existir para os dispositivos
atuais. Conforme os problemas do dispositivo / documentação forem conhecidos por nós, publicaremos uma folha de errata. A errata especificará a revisão do
silício e a revisão do documento ao qual se aplica.
Para determinar se existe uma folha de errata para um dispositivo específico, verifique com um dos seguintes:
• Site mundial da Microchip; http://www.microchip.com
• O escritório de vendas local da Microchip (consulte a última página)
• O Microchip Corporate Literature Center; FAX dos EUA: (480) 792-7277
Ao entrar em contato com um escritório de vendas ou centro de literatura, especifique qual dispositivo, revisão de silício e folha de dados (inclua o número da
literatura) você está usando.
Memória do programa (bytes) 8192 16384 32768 65536 8192 16384 32768 65536
Memória de Programa 4096 8192 16384 32768 4096 8192 16384 32768
TABELA 1-1:
(Instruções)
Memória de dados (bytes) 512 768 1536 3896 512 768 1536 3896
Portas de E / S de memória EEPROM de 256 256 256 1024 256 256 256 1024
dados (bytes) A, B, C, E(1) A, B, C, E(1) A, B, C, E(1) A, B, C, E(1) A, B, C, D, E A, B, C, D, E A, B, C, D, E A, B, C, D, E
Módulos de captura / comparação / 2 2 2 2 2 2 2 2
PWM (CCP)
Módulo analógico para digital de 10 2 internos 2 internos 2 internos 2 internos 2 internos 2 internos 2 internos 2 internos
bits (ADC) 17 entradas 17 entradas 17 entradas 17 entradas 28 entradas 28 entradas 28 entradas 28 entradas
Pacotes PDIP de 28 pinos PDIP de 28 pinos PDIP de 28 pinos PDIP de 28 pinos PDIP de 40 pinos PDIP de 40 pinos PDIP de 40 pinos PDIP de 40 pinos
SOIC de 28 pinos SOIC de 28 pinos SOIC de 28 pinos SOIC de 28 pinos 44 pinos QFN 44 pinos QFN 44 pinos QFN 44 pinos QFN
SSOP de 28 pinos SSOP de 28 pinos SSOP de 28 pinos SSOP de 28 pinos TQFP de 44 pinos TQFP de 44 pinos TQFP de 44 pinos TQFP de 44 pinos
28 pinos QFN 28 pinos QFN 28 pinos QFN 28 pinos QFN
UQFN de 28 pinos UQFN de 28 pinos
Fontes de interrupção 33
Timers (16 bits) 4
Comunicações Seriais 2 MSSP,
2 EUSART
Preliminares
Trava SR sim
Módulo de Unidade de Medição de sim
Tempo de Carga (CTMU)
Programável sim
Detecção de alta / baixa tensão (HLVD)
DS41412B-page 15
PIC18 (L) F2X / 4XK22
FIGURA 1-1: DIAGRAMA DE BLOCO FAMILIAR PIC18 (L) F2X / 4XK22
Barramento de dados <8>
8 8 Trava de dados
lógica inc / dec
Memória de Dados
21 PCLATU PCLATH
20 Trava de endereço
PORTA
PCU PCH PCL RA0: RA7
Contador de programa 12
Endereço de dados <12>
Pilha de 31 níveis
Trava de endereço 4 12 4
BSR FSR0 Acesso
Memória de Programa STKPTR Banco
(16/08/32/64 Kbytes) FSR1
PORTB
FSR2 12
Trava de dados
RB0: RB7
inc / dec
8 lógica
Trava de mesa
Endereço
Trava da ROM
Decodificar
Ônibus de instrução <16>
PORTC
IR RC0: RC7
8
Máquina de estado
Instrução
Decodificar e sinais de controle
Ao controle
PRODH PRODL
PORTD
8 x 8 Multiply RD0: RD7
3 8
BITOP C
8 8 8
OSC1(2) interno
Oscilador
Energizar
Cronômetro
8 8
Bloquear
PORTE
OSC2(2) Oscilador ALU <8>
LFINTOSC Temporizador de inicialização RE0: RE2
Precisão FVR
Apagão Band Gap
MCLR(1) Abastecimento Único
Timer1 Timer2
BOR Dados
EEPROM Timer0 Timer3 Timer4 CTMU DAC
HLVD Timer 5 Timer6
FVR ECCP1
CCP4 MSSP1
Comparadores EUSART1 ADC FVR
ECCP2(3) Trava SR
DAC C1 / C2 CCP5 MSSP2 EUSART2 10 bits
ECCP3
2: OSC1 / CLKIN e OSC2 / CLKOUT estão disponíveis apenas em modos de oscilador selecionados e quando esses pinos não estão sendo usados como E / S digital.
Referir-se Seção 2.0 "Módulo oscilador (com monitor de relógio à prova de falhas)" para obter informações adicionais.
3: Operação de ponte completa para PIC18 (L) F4XK22, operação de meia ponte para PIC18 (L) F2XK22.
SRI eu ST Latch.
Lenda: TTL = entrada compatível com TTL CMOS = entrada ou saída compatível com CMOS; ST = entrada Schmitt Trigger com níveis CMOS; I =
entrada; O = saída; P = potência.
Nota 1: Atribuição de pinos padrão para P2B, T3CKI, CCP3 e CCP2 quando os bits de configuração PB2MX, T3CMX, CCP3MX e CCP2MX são
definidos.
2: Atribuição de pino alternativo para P2B, T3CKI, CCP3 e CCP2 quando os bits de configuração PB2MX, T3CMX, CCP3MX e
CCP2MX estão claros.
Lenda: TTL = entrada compatível com TTL CMOS = entrada ou saída compatível com CMOS; ST = entrada Schmitt Trigger com níveis CMOS; I =
entrada; O = saída; P = potência.
Nota 1: Atribuição de pinos padrão para P2B, T3CKI, CCP3 e CCP2 quando os bits de configuração PB2MX, T3CMX, CCP3MX e CCP2MX são
definidos.
2: Atribuição de pino alternativo para P2B, T3CKI, CCP3 e CCP2 quando os bits de configuração PB2MX, T3CMX, CCP3MX e
CCP2MX estão claros.
Lenda: TTL = entrada compatível com TTL CMOS = entrada ou saída compatível com CMOS; ST = entrada Schmitt Trigger com níveis CMOS; I =
entrada; O = saída; P = potência.
Nota 1: Atribuição de pinos padrão para P2B, T3CKI, CCP3 e CCP2 quando os bits de configuração PB2MX, T3CMX, CCP3MX e CCP2MX são
definidos.
2: Atribuição de pino alternativo para P2B, T3CKI, CCP3 e CCP2 quando os bits de configuração PB2MX, T3CMX, CCP3MX e
CCP2MX estão claros.