Escolar Documentos
Profissional Documentos
Cultura Documentos
1. OBJETIVOS
Os objetivos deste experimento so avaliar o efeito do capacitor de derivao no emissor no ganho de tenso, verificar a influncia da carga sobre o ganho de tenso, a importncia do seguidor de emissor e comparar os resultados das medidas com simulaes e/ou clculos.
Materiais e equipamentos
Multmetro digital bancada 8045A; Multmetro digital Minipa ET-2510; Fonte de Tenso Marca Minipa MPL-3303 Resistores (Conforme Tabela 1); Capacitores: 1x 47F e 3x 10F Transistores: 3x BC 547 Matriz de contatos. Protoboard Cabos e fios para conexo.
Tabela 1 Resistores utilizados.
Resistor (Quant.) 3 3 1 1 1 1 1
2.2.
Procedimentos
A Figura 2 apresenta o circuito da Figura 1 com a adio do segundo estgio, que utiliza os transistores Q22 e Q23 na disposio Darlington, um estgio em coletor comum.
3. RESULTADOS E DISCUSSO
A Tabela 2 apresenta os valores de Vbe e =hfe medidos para os trs transistores.
Tabela 2 Parmetros dos transistores.
N VB VE VC
Aplicando as equaes em (1) foram obtidas as correntes em cada ramo na Tabela 4. IC = I R2 VC VE VC VE VE VE = ; IE = = ; I B = I E I C = I R1 I R 2 R1C 1500 R1e + R1ep 10 + 330
(1)
Os clculos tericos foram feitos com base nos circuitos da Figura 3 e nas equaes que se seguem. A valor de foi obtido da Tabela 8 no Anexo 3.
Vth =
R2 .Vcc R .R ; Rth = 1 2 ( R1 + R2 ) R1 + R2
Vcc 2
Vth = Rth.Ib + Vbe + VRe ; Vcc = Rc.Ic + Vce + VRe ; Ic = .Ib; Ie = Ib + Ic; Vce = Ib = Vth Vcc / 2 Vbe ( Rth + Rc. )
(7)
N VB VE VC
Estes erros so relativos s diferenas entre os valores nominais e reais dos componentes, os valores medidos no foram muito distantes dos valores tericos esperados. As figuras do Anexo 1 apresentam as formas de onda coletadas nos pontos Vs, Vi, Vep e Vo (Tabela 6) do circuito da Figura 1
Tabela 6 Tenses de pico a pico em amplificao com 1 estgio (Figura 1).
N VS Vi Vep Vo
A impedncia de entrada :
Vi Ri V .R = = Ri = i s = 143,3 Vs Ri + Rs Vs Vi
(8)
(9)
= 26, 6 ; AV exp =
(10)
Para o circuito da Figura 2, foram feitas as medies nos pontos Vs, Vi, Vep, Vint e Vo (Tabela 7). As figuras do Anexo 2.
Tabela 7 Tenses de pico a pico em amplificao com 2 estgios (Figura 2).
N VS Vi Vep Vint Vo
O ganho experimental
AV exp = Vo 4, 56Vpp = = 21,5 Vi 212mVpp
(11)
O segundo estgio no introduziu defasagem em relao sada do estgio 1. As impedncias de entrada e de sada no estgio emissor comum so dadas por:
(12)
4. CONCLUSO
O estgio amplificador em emissor comum foi responsvel por uma ganho de 9 vezes porm tambm foi responsvel por inverter a forma da onda da entrada em 180 . Ao ser acoplado com o estgio coletor comum houve um ganho de 2,6 vezes em relao sada do estgio anterior, resultando em um ganho total de aproximadamente 21 vezes. Entretanto, o valor da resistncia de sada baixa (~7,5 ) permitindo o casamento de impedncia entre entrada e sada e fornecendo uma alta corrente para a carga.
As figuras deste anexo apresentam as formas de onda respectivas aos pontos de medio da Figura 1. O canal 1 CH1, amarelo est fixamente com a entrada de tenso Vs, enquanto que o canal 2 CH2, azul varia entre os demais pontos. Na Figura 4 verifica-se a queda de tenso proporcional ao resistor de 2k2 na qual se nota algum rudo no sinal. Q Figura 5 mostra a tenso de sada Vo, onde j possvel verificar a amplificao do sinal e tambm a defasagem de 180 A Figura 6 . mostra a tenso no terminal emissor do transistor.
5.2.
Anexo 2
As figuras deste anexo apresentam as formas de onda respectivas aos pontos de medio da Figura 2. Na Figura 7 verifica-se a queda de tenso proporcional ao resistor de 2k2 e tal como no caso anterior, nota-se algum rudo no sinal. A Figura 8 mostra a tenso de sada Ve2 e Figura 9 mostra a tenso no terminal emissor do transistor, em ambos os casos a forma de onda est com acrscimo do nvel CC do amplificador, encontra-se antes do capacitor de sada. A Figura 10 mostra a sada do 2 estgio do amplificador onde tambm possvel verificar a amplificao do sinal e a defasagem de 180 .
10
11
5.3.
Anexo 3
Tabela 8 Parmetros da srie de transistores BC547, BC548 e BC549.