ARQUITETURA DE COMPUTADORES

AULA_22
 ARQUITETURA DE COMPUTADORES

MEMORIA VOLATIL SDRAM

CELULA
EXEMPLO DE SDRAM COM 16 BITS

SDRAM 1M X16

CLK REG. DE ARMAZENAMENTO

RAS
COMANDO CONTROLADOR
CAS INTERNO DA
#CE MEMORIA
#WE
MASKH REG. DE MODO
MASKL DE TRABALHO
D15...D0
A9...A0

SDRAM
 ARQUITETURA DE COMPUTADORES

MEMORIA VOLATIL SDRAM

BITS AINDA NÃO VISTOS WORD
MASKH , MASKL
16 BITS
MASKL=1 ARMAZENAMENTO
INIBE ACESSO AO BYTE MENOS
SIGNIFICATIVO DO WORD

-
+
MASKH=1
INIBE ACESSO AO BYTE MAIS
SIGNIFICATIVO DO WORD
 ARQUITETURA DE COMPUTADORES
COMANDOS – MEM. SDRAM
CPU
NDOS
CONTROLADOR COMA
EXTERNO
BARRAMENTOS DE
ENDEREÇOS E DADOS

LATENCIA
RAJADA

COMANDOS

MEMORIA NÃO
SELECIONADA
 ARQUITETURA DE COMPUTADORES
COMANDOS #CE RAS CAS #WE BARRAMENTO DE END.
MODO 0 0 0 0 CONFIG. DO MODO

LEITURA – MEM. SDRAM

AUTO REFRESH 0 0 0 1
PRE - CARGA 0 0 1 0
ATIVA LINHA 0 0 1 1 NO DA LINHA

SEQUENCIA DE EVENTOS PARA A LEITURA ESCRITA 0 1 0 0 NO DA COLUNA

LEITURA 0 1 0 1 NO DA COLUNA
DE UM DADO DA MEMORIA FIM DE RAJADA 0 1 1 0
NOP 0 1 1 1
INIBIR 1 0 0 0
LATENCIA =1
CPU
ND O S
CONTROLADOR COMA
4
1 2 DE MEMORIA
3
MOV AL,[BX] BUS CONTR:MEMRD
BUS END.: DS X16 + BX
BUS DADOS: [DS X16 +BX]
CL=1
TCLK TCLK TCLK TCLK TLCK
CONTEUDO 3
DO B.CONTR. B.CONTR. B.CONTR. B.CONTR.
ENDEREÇO
PRE-CARGA ATIVA LINHA LEIT COL NOP NOP

B.END. B.END. B.END. B.END.

END.LINHA END. COL

B.DADO B.DADO B.DADO B.DADO

5 DADO
 ARQUITETURA DE COMPUTADORES
COMANDOS #CE RAS CAS #WE BARRAMENTO DE END.

ESCRITA – MEM. SDRAM

MODO 0 0 0 0 CONFIG. DO MODO
AUTO REFRESH 0 0 0 1
PRE - CARGA 0 0 1 0
ATIVA LINHA 0 0 1 1 NO DA LINHA

SEQUENCIA DE EVENTOS PARA A ESCRITA ESCRITA 0 1 0 0 NO DA COLUNA

LEITURA 0 1 0 1 NO DA COLUNA
DE UM DADO NA MEMORIA FIM DE RAJADA 0 1 1 0
NOP 0 1 1 1
INIBIR 1 0 0 0
LATENCIA =1
CPU
CONTROLADOR
NDO S
COMA
DE MEMORIA 4
1 2 3
MOV [BX],AL BUS CONTR: MEMWR
BUS END.: DS X16 +BX
CL=1
BUS DADO: AL
TCLK TCLK TCLK TCLK TLCK
3
B.CONTR. B.CONTR. B.CONTR. B.CONTR.

PRE-CARGA ATIVA LINHA ESCR COL NOP NOP

B.END. B.END. B.END. B.END.

DADO
END.LINHA END. COL ESCRITO

B.DADO B.DADO B.DADO B.DADO

4 5
DADO
 ARQUITETURA DE COMPUTADORES
TEMPORIZAÇÃO SDRAM
A TEMPORIZAÇÃO DA MEMORIA É DADA ATRAVES DE UMA SERIE DE NUMEROS. ESTES NUMEROS INDICAM A
QUANTIDADE DE MINIMA DE PULSOS DE CLOCK QUE A MEMORIA PRECISA PARA FAZER UMA DETERMINADA
OPERAÇÃO. QUANTO MENOR O NUMERO, MAIS RAPIDA É A MEMORIA (PARA O MESMO PERIODO DE CLK).
CL – tRCD – tRP – tRAS – CMD TEMPOS MINIMOS
EX: 5 5 5 12 2 CL CAS LATENCIA

D C B A
tRCD RAS TO CAS DELAY
tRP RAS PRECHARGE
tRAS ACTIVE TO PRECHARGE DELAY
CMD COMMAND RATE

TRAS tRAS = C+D +E

2 5
CMD TRP
5
TRCD
5
CL

A TCLK BTCLK CTCLK DTCLK ETCLK

CONTROL
CONTROLE CONTROLE CONTROLE CONTROLE
...... CONTROLE

PRE CARGA ATIVA LINHA ATIVA COL PRE CARGA

NOP
END END END END END END

ENDEREÇO ENDEREÇO DE ENDEREÇO DE

LINHA COLUNA
DADO DADO DADO DADO DADO DADO

DADO
 ARQUITETURA DE COMPUTADORES

MEMORIA VOLATIL SDRAM

TEMPORIZAÇÕES DE MEMORIA SDRAM
A TEMPORIZAÇÃO DA MEMORIA É DADA ATRAVES DE UMA SERIE DE NUMEROS. ESTES
NUMEROS INDICAM A QUANTIDADE DE MINIMA DE PULSOS DE CLOCK QUE A MEMORIA
PRECISA PARA FAZER UMA DETERMINADA OPERAÇÃO. QUANTO MENOR O NUMERO, MAIS
RAPIDA É A MEMORIA (PARA O MESMO PERIODO DE CLK).

CL – tRCD – tRP – tRAS – CMD

CL (CAS LATENCY): TEMPO DE ESPERA ENTRE UM COMANDO DE LEITURA OU ESCRITA TER
SIDO ENVIADO PARA A MEMORIA E ELA COMEÇAR A RESPONDER.

tRCD ( RAS TO CAS DELAY) : TEMPO DE ESPERA ENTRE A ATIVAÇÃO DA LINHA (RAS) E A
COLUNA (CAS)

tRP (RAS PRECHARGE): TEMPO DE ESPERA ENTRE DESATIVAR O ACESSO A UMA LINHA DE
DADOS E INICIAR O ACESSO A OUTRA LINHA DE DADOS

tRAS ( ACTIVE TO PRECHARGE DELAY): TEMPO MINIMO PARA REALIZAR UMA LEITURA

CMD (COMMAND RATE) : TEMPO DE ESPERA ENTRE O CHIP DE MEMORIA TER SIDO ATIVADO
E O PRIMEIRO COMANDO A SER ENVIADO PARA A MEMORIA. ESTE COMANDO NEM SEMPRE
É INFORMADO. EM GERAL POSSUI O VALOR T1(1 CLOCK) OU T2(2 CLOCKS).
 ARQUITETURA DE COMPUTADORES

MÓDULOS DE MEMÓRIA (DIMM)

SÓ UM LADO DO MODULO PREENCHIDO COM
CIs DE MEMORIA
UNBUFFERED

MAIS ENDEREÇOS O CONTROLADOR EXTERNO

MEMORIA DADOS NÃO CONSEGUE “DRIVAR”
CLK MODULO COM MUITAS
BUFFERED MEMORIAS. POR ISTO NESTE
MODULO FOI COLOCADO
UM BUFFER (DAÍ DERIVA O
NOMEDE MODULO BUFFERED

CLK
 ARQUITETURA DE COMPUTADORES

MÓDULOS DE MEMÓRIA (DIMM)

DOIS LADOS UNBUFFERED

DOIS LADOS DO
MODULO PREENCHIDOS
COM CIs DE MEMORIA 1 SINAL
PARA CADO LADO CLK
CLK
DOIS LADOS BUFFERED

BUFFERED CLK
CLK
REGISTRADOR REGISTERED
EXTERNO
A MEMORIA

CLK CLK
 ARQUITETURA DE COMPUTADORES
MÓDULOS DE MEMÓRIA (DIMM)
COMPARAÇÃO
UNBUFFERED X BUFFERED X REGISTERED

CLK CLK CLK CLK

CLK CLK

MEM BUFFER + MEM MAX (BUFFER,MEM)

UM PERIODO DE COM O REGISTRADOR DE

COLOCANDO UM BUFFER COM
CLOCK PARA RETARDO GRANDE , DEVEMOS PIPELINE, PODEMOS DIMINUIR
ACESSAR A AUMENTAR O PERIODO DE CLOCK O PERIODO DE CLOCK.
MEMORIA PARA ACESSAR A MEMORIA TCLK= MAX(TBUFFER,TMEM)
 ARQUITETURA DE COMPUTADORES

USO DAS MEMORIAS

EM COMPUTADOR DE USO GERAL
BIOS – FLASH NOR
SETUP- EEPROM / SRAM COM BATERIA
CACHE – SRAM
DIMM – DDR- X
ARMAZENAMENTO DE MASSA – FLASH NAND
PEN DRIVE - FLASH NAND

EM COMPUTADOR DEDICADO
PROGRAMAS – FLASH/ EEPROM/EPROM/PROM/ROM
DADOS- EEPROM / SRAM / DDR
 EXERCÍCIO 38
PROJETE UM CONTROLADOR DE SDRAM ,USANDO CONTROLE ONE-HOT(UM FF POR ESTADO),
SABENDO QUE A LATENCIA É 1 E QUE A MEMORIA NÃO VAI TRABALHAR EM RAJADA.

CONTROLADOR

MEM
CPU
A17...A0
D7.....D0 A8...A0
MEMRD #CE
MEMWR RAS
CLK CAS
READY #WE
CLK
D7...D0