Faculdade de Engenharia de Ilha Solteira – Departamento de Engenharia Elétrica

Circuitos Digitais II – Profa. Suely Cunha Amaro Mantovani. –1o sem/2022

DYNAMIC RAM – DRAM

1 - Introdução
2- Características
3 - Estrutura e operação de uma DRAM
4- Arquitetura interna de uma DRAM
5 - Multiplexação de endereços em DRAMs
6 - Ciclos de Leitura/Escrita (Temporização das DRAMs)
7 - Operação de Resfresh das DRAMs
8- Métodos de Refresh
9 - Tipos de DRAM
10- Módulos de memórias

1. Introdução

Neste são estudadas as características e parâmetros de temporização das memórias

RAMs dinâmicas. Inicia-se o estudo pelos chips de memória, para depois estudar os
chamados “pentes” ou módulos que são as pequenas placas onde são colocados os chips de
memória DRAMs que formam o banco de memória principal nos computadores modernos.
A palavra “dinâmica” indica que os dados nas células de memória devem ser
continuamente acessados ou restaurados, para garantir que continuem válidos. A maioria
dos chips DRAMs era classificada como Nx1, indicando que armazenava 1 bit de dado em
N locais endereçáveis. AS DRAMs existem desde 1960 e desde então, a tecnologia fez
grandes melhorias em capacidade, densidade e velocidade, mas os princípios fundamentais
de operação permanecem os mesmos.

2. Características

As principais características são:

 Fabricadas com tecnologia MOS: alta capacidade, baixo consumo, moderada

velocidade de operação e menor custo; armazenam „1s‟ e „0s‟ como cargas em um pequeno
capacitor MOS (tipicamente, poucos picos Farads);
 Desvantagens: refrescamento, circuito externo de suporte, circuito interno de suporte, e
endereçamento mais complexo;
 Fuga de cargas: devido à fuga de cargas, depois de um período de tempo, as RAMs
dinâmicas necessitam de recargas periódicas para as células de memória. A estas recargas
periódicas dá-se o nome de refreshing. Nas modernas DRAMs, cada célula de memória
deve ser restaurada tipicamente a cada 2, 4, 8ms a 16ms ou o dado será perdido.
O circuito adicional externo representa uma desvantagem quando comparadas com
as SRAMs. Contudo, por ter grande capacidade e muito baixo consumo é usada em
sistemas que prevalecem estas questões (tamanho, custo e baixo consumo).

 As DRAMs são mais lentas que as SRAMs - as SRAMs são usadas em aplicações
onde velocidade e pequena complexidade são mais críticas do que custo, espaço e baixo
consumo e não necessitam de operação de refresh;
 As DRAMS possuem estrutura celular mais simples e tipicamente 4 vezes a
densidade das SRAMs;
 O custo/bit de armazenamento para a RAM dinâmica é menor do que as SRAMs (cerca
de 1/5 do valor que as SRAMs);
A memória principal interna da maioria dos PCs usa DRAM por causa da sua alta
capacidade e baixo consumo. Contudo, algumas vezes estes computadores usam pequena
quantidade de SRAM para funções que exigem alta velocidade, tais como: look-up tables e
memórias cache.
As SRAMs são normalmente usadas em áreas onde somente pequenas quantidades
de memórias são necessárias ou quando é exigida alta velocidade (instrumentos controlados
por microprocessador, osciloscópio com armazenamento digital, analisadores lógicos,
eletrodomésticos).
 O consumo de energia de uma RAM dinâmica normalmente está entre 1/6 e 1/2 da
energia consumida por uma RAM estática, possibilitando o uso de fontes de alimentação
menores e mais baratas;

 DRAMs com um tamanho de palavra de 4 bits (ou mais) tinha uma configuração de
células em estrutura quadrada onde cada posição na matriz continha 4 células, e cada
endereço aplicado selecionava um grupo de quatro células para uma operação de
leitura/escrita;

 Os chips DRAMs atuais variam em capacidade de palavras de 1k, 4k, 8k,16k,64k,128k,

256k e 1024k e com tamanho de palavras 1, 4 ou 8 bits. A quantidade e o tamanho das
palavras podem ser expandidos combinando-se chips de memórias em um arranjo
apropriado.

Resumindo: As RAMs estáticas são mais rápidas e simples de construir que as

dinâmicas, pois não precisam de circuitos auxiliares para percorrer toda a memória e
efetuar o refresh dos capacitores carregados (bits ativos). Todavia as DRAMs são bem
mais baratas e muito mais compactas, além de consumirem menos energia. Desta
forma, as memórias RAMs estáticas são empregadas em sistemas que precisam de
pouca memória, mas com alta velocidade como microcontroladores, processamento de
sinais em tempo real, memórias de cache e de vídeo, etc. As RAMs dinâmicas são
normalmente empregadas quando se tenta otimizar o volume de memória e o baixo
consumo, como no caso da memória principal dos computadores pessoais.

3. Estrutura e operação de uma DRAM

As memórias RAMs dinâmicas armazenam os „1s‟ e „0s‟ como cargas em pequenos

capacitores MOS. Como estes capacitores tendem a perder cargas com o decorrer do
tempo, as DRAMs precisam periodicamente recarregar as células de memórias. A célula de
memória de uma DRAM é constituída por um capacitor e circuitos associados para prover
os meios necessários para a atualização da célula. Nas Figuras 1(a) e (b) mostram-se duas
representações esquemáticas da célula de memória de uma DRAM.
 Figura 1- (a) Célula de memória de uma DRAM. (b) Uma DRAM MOS.

(a)

(b)
As chaves SW1 a SW4, na Figura 1(a) são MOSFET (Metal Oxide Semiconductor
Field Efect Transistor), controladas pelas várias saídas dos decodificadores de endereços e
sinais de leitura/escrita.

Operação de Escrita:
Os sinais do decodificador de endereço e da lógica de leitura/escrita fecham as
chaves, SW1, SW2 (ON) enquanto mantêm SW3, SW4 (OFF) abertas. Um nível lógico „1‟
na entrada de dados carrega o capacitor C, e um nível lógico „0‟ o descarrega. Logo depois,
as chaves são abertas de modo que o capacitor C seja desconectado do restante do circuito.

Operação de Leitura:
SW2, SW3, SW4 ON
SW1 OFF
O Amplificador Sensor (Sense Amplifier) atua sobre o bit da linha selecionada.
Compara a tensão da célula com uma tensão de referência para determinar se o valor lógico
armazenado é „0‟ ou „1‟, e fornece um valor de tensão de 0 ou 5V na saída de dados. Esta
tensão de saída é ligada à célula através das chaves SW2 e SW4, e restaura a tensão do
capacitor, carregando-o ou descarregando-o. Ou seja, o dado armazenado é restaurado
cada vez que a célula é lida.
Os capacitores não necessitam ser especialmente fabricados, são providos pela
capacitância de porta dos transistores MOS. Com esta técnica, apenas uns poucos
transistores são necessários por bit de armazenamento, tipicamente três. Isto permite
muito mais bits de armazenamento por pastilha do que as memórias estáticas.

4. Arquitetura interna de uma DRAM

Mostra-se na Figura 2 uma DRAM (16K x 1) de 16.384 células arranjadas em uma

matriz 128X128, onde cada célula ocupa uma posição única em uma linha e em uma coluna
, dentro da matriz. São necessários 14 bits de endereços para selecionar uma célula, os
endereços mais baixos A0 até A6 selecionam a linha e A7 até A13 selecionam a coluna. Esta
configuração (quadrada) já está obsoleta.
CIs de memória de alta capacidade necessitam de muitos pinos de endereço. Para
reduzir o número de pinos nas DRAMs de alta capacidade, os fabricantes utilizam a
Multiplexação de Endereços.
Figura 2- Arquitetura DRAM-14 endereços
5. Multiplexação de endereços em DRAMs

As DRAMs são fabricadas em chips de alta capacidade de armazenamento,

requerendo um grande número de bits de endereços. Para reduzir o número de pinos de
endereços de uma DRAM, os fabricantes empregam a multiplexação de endereços, onde
cada pino de entrada pode acomodar dois bits de endereço diferentes. Exemplos de CIs
DRAMs. Ilustra-se este conceito pela Figura 3a, e na Figura 3b apresenta-se o diagrama
bloco para a memória TMS44100.
Figura 3a- Diagrama de Blocos.

Fonte: Tocci, Widmer, Moss, 2018.

DRAM TMS44100, 4M X 1 (Texas Instruments).

Figura 3b- Diagrama de Blocos.

Fonte: Tocci, Widmer, Moss, 2019.

As linhas de endereços são multiplexadas e os 22 bits de endereços são apresentados

na entrada de endereços da DRAM em dois blocos de 11bits que vão para os registradores
de linhas e de colunas: o registrador de linhas armazena os 11bits superiores do endereço e
o registrador de colunas armazena os 11bits inferiores de endereços.

Dois sinais de entrada importantes fazem este controle:

RAS Row Address Strob: Gatilha o registrador de 11 bits de endereços de linha (A21- A11)
CAS Column Address Strobe: Gatilha o registrador de 11 bits de endereços de coluna
(A10 - A0).

Os 22 bits de endereços são aplicados na DRAM em duas etapas usando os sinais

RAS e CAS , ativos BAIXOS, conforme a Figura 4. A DRAM não possui uma entrada de
seleciona circuito (CS- Chip Select), normalmente. Os sinais RAS e CAS realizam a
função de seleciona- circuito, desde que os dois sinais sejam BAIXOS, para os
decodificadores selecionarem uma célula para leitura ou escrita.
 Figura 4-Temporização de RAS/CAS para uma DRAM.

sendo t0-t3 - tempo de latência: é o tempo necessário para as operações de multiplexação e

decodificação de endereço de linha e coluna na DRAM.

6. Ciclos de Leitura/Escrita (Temporização das DRAMs)

A temporização das operações de leitura e escrita para uma memória DRAM é mais
complexa que as operações de uma SRAM. Mostram-se nas Figuras 5(a) e (b) e Figuras
6(a) e (b) os sinais de temporização para as operações de leitura e escrita, respectivamente,
em uma DRAM.
 Figura 5- (a) Ciclo de Leitura. (b) Especificações dos tempos.

(a)

Tempo Evento
t0 MUX torna-se BAIXO para aplicar os bits de endereço de linha às entradas de endereço
da DRAM
t1 RAS é colocado BAIXO para carregar o endereço de linha na DRAM
t2 MUX torna-se ALTO para aplicar os bits de endereço de coluna às entradas de
endereço da DRAM
t3 CAS vai para nível BAIXO para carregar o endereço de coluna na DRAM
t4 DRAM coloca dados válidos da célula de memória selecionada na linha DATA OUT
(Saída de dados)
t5 RAS , CAS , MUX e DATA OUT voltam ao estado inicial

(b)

O sinal MUX, entrada de seleção do multiplexador, controla quais os bits de

endereços, se a parte superior ou inferior do endereço, será apresentada nas entradas de
endereços da MEM DRAM. O sinal de R / W não aparece na Figura, mas deve estar em
nível alto para a leitura.
 Figura 6- (a) Ciclo de Escrita. (b) Especificações dos tempos.

(a)

Tempo Evento
t0 MUX torna-se BAIXO para aplicar os bits de endereço de linha às entradas de endereço da
DRAM
t1 RAS é colocado BAIXO para carregar o endereço de linha na DRAM
t2 MUX torna-se ALTO para aplicar os bits de endereço de coluna às entradas de endereço da
DRAM
t3 CAS vai para nível BAIXO para carregar o endereço de coluna na DRAM
t4 Dados a serem escritos são colocados nos pinos de dados (DATA IN) da DRAM

t5 A entrada de controle R / W é pulsada BAIXO para escrever os dados na célula selecionada

t6 Os dados de entrada são removidos dos pinos de entrada de dados (DATA IN) da DRAM
t7 RAS , CAS , MUX e R / W voltam ao estado inicial.
(b)
7. Operação de Resfresh das DRAMs

Por causa da fuga de cargas, uma célula de uma memória DRAM é atualizada cada
vez que uma operação de leitura é realizada sobre a célula (entre 8ms a 16ms ou mais),
periodicamente, ou os dados serão perdidos. Para isso, deve haver ciclos de refresh
especiais.
As células não podem ser reavivadas individualmente em cada operação devido a
grande capacidade das DRAMs.
Ex: uma DRAM de 1Mx1 ou 220 =1.048.576 células, para garantir o refresh dentro de 4ms
(período de refresh ) deveria ter uma taxa de leitura por célula, de 4ns (
4ms
 3,81ns ).
1.048.576
Ou seja, seriam necessários 4ns para atualizar cada célula sucessivamente. Este
tempo é bastante pequeno para qualquer DRAM comercial, mas as memórias DRAMs são
projetadas e fabricadas de modo que sempre que uma operação de leitura é realizada
sobre uma célula, todas as células naquela linha são restauradas.
A taxa de refresh é calculada pelo tempo de refresh da linha, na leitura, dividido
pela quantidade de células na linha, veja quadro na Figura 7.

Figura 7- Quadro de DRAMs e taxas de refresh

Resumindo: A renovação (refresh) ou restauração das células é feita por linhas. O
acesso a uma linha renova todas as células daquela linha. Observe que a renovação
deve ser efetuada com a máquina em operação, ou seja, com o processador fazendo
acessos de leitura ou escrita. É função do circuito de atualização, restaurar o dado
sem interferir com o processamento normal da CPU - de preferência também sem
interferir com a velocidade de processamento.

8. Métodos de Refresh
Para garantir o refresh das células na linha, há a necessidade de circuitos externos à
DRAM ou como parte de seus circuitos internos que controlem o refresh. Em ambos os
casos, existem dois modos de refresh:
a. Refresh de Rajada (Burst refresh): a operação normal da memória é
interrompida e cada célula é restaurada sucessivamente, até todas as linhas
serem reavivadas. Com memórias maiores, isso pode levar um tempo
relativamente maior, desacelerando o sistema;
b. Refresh Distribuído (Distributed refresh): o refresh das linhas é intercalado com
a operação normal da memória (entre ciclos de leitura e escrita normais). Os
sistemas de computadores atuais usam esta estratégia.
Figura 8-Tipos de Refresh

Quanto aos controles de refresh, existem quatro modos diferentes para uma
DRAM padrão:
 Refresh SOMENTE-RAS (RAS - ONLY Refresh)
 Refresh CAS-ANTES-DE-RAS (CAS-BEFORE-RAS – CBR Refresh)
 Refresh OCULTO (HIDDEN Refresh)
 Auto Refresh
 Cada método pode ser usado nos modos distribuído ou rajada, dependendo de qual
atende melhor as necessidades do projeto. O método universal para reavivar a DRAM é o
refresh apenas com RAS .
Método de Refresh Somente-RAS (RAS-only refresh): é realizado habilitando-se um
endereço de linha com RAS, enquanto CAS e R/W permanecem no nível ALTO ao longo
do ciclo, Figura 9. Este método pode ser usado para realizar um refresh de rajada. Um
contador externo (controlador da DRAM chamado chip set) fornece os endereços de linha
sequencialmente, da linha 0 até a linha 1023 (para uma DRAM de 4M x 1) .

Figura 9 - Refresh apenas com RAS

9. Tipos de DRAM (quanto ao sincronismo)

DRAMs Assíncronas (convencional)

 Memória não sincronizada com o clock do sistema;
 Tipo usado nos IBM PCs originais;
 Eficientes com o bus de memória de baixa velocidade (<66 MHz).
Devido à rápida evolução dos microprocessadores surgiram as DRAMs síncronas
(Synchronous DRAM - SDRAM)

 Sincronizada com o clock do computador, por isso melhor controlada;

 Muito mais rápida que a DRAM assíncrona;
 Praticamente todos os computadores novos são vendidos com este tipo de memória.

Observação: A essência das DRAMs modernas permanece, mas a memória dinâmica

atual apresenta uma grande complexidade, devido ao número excessivo de
parâmetros envolvidos. Mas, para uma primeira abordagem e pequenos projetos, as
memórias antigas DRAMs atendem aos projetos básicos.
10. Módulos de Memórias DRAM

Para selecionar um tipo de memória DRAM em uma aplicação, algumas

características são desejadas:
 capacidade: deve ser a maior possível;
 velocidade: tão rápida quanto possível ;
 consumo de potência: tão baixo quanto possível ;
 preço: o menor possível;
 versatilidade: tão fácil de alterar quanto possível .

Uma memória DRAM comercial dificilmente atenderá todos estes requisitos. Os

fabricantes estão constantemente procurando encontrar a memória que tenha a combinação
perfeita das características listadas, para isso existem vários produtos no mercado para
diversas aplicações. O mercado de memórias encontra-se em permanente mudança, um
produto ora apresentado como uma novidade pode ficar fora do mercado em alguns meses.
Observa-se neste tópico, alguns desses termos independentes da tecnologia de RAM.
Vamos identificar alguns módulos DRAM usados em computadores e ver algumas das
evoluções na tecnologia que existem nas atuais sistemas DRAM.

10.1 Módulos de memória

Antigamente o usuário tinha que instalar manualmente os chips, o que causava

inúmeros problemas (terminais dobrados, terminais instalados fora do soquete, chips
instalados invertidos, etc). Os módulos de memória surgiram para eliminar este tipo de
inconveniente.
Os formatos SIMM e DIMM foram os primeiros padrões de cartões (pentes) de
memórias para a indústria de computadores pessoais. Usavam os conectores padrões das
placas dos computadores pessoais, fáceis de instalar e substituir.
Os termos SIMM (Single-In-Line Memory Module) e DIMM (Double-In-Line
Memory Module) referem-se ao tipo de socket (encapsulamento), o formato do suporte
onde é encaixada a memória RAM. Todos os sistemas atuais utilizam soquete DIMM, que é
aquele de encaixe reto. Antigamente, no tempo dos 486 e dos primeiros Pentium, o soquete
mais utilizado era o SIMM. E
SIMM - Single-In-line Memory Module

Os módulos do tipo SIMM foram os primeiros módulos a terem aceitação no

mercado podendo conter vários chips de DRAM, cujos contatos são funcionalmente
equivalentes de ambos os lados do cartão. Existem dois tipos: SIMM-30 de 8 bits e 30
terminais e o SIMM-72 de 32 bits e 72 terminais.
Os módulos SIMM-30 usam circuitos de memória DRAM com tecnologia FPM.
Este módulo de memória foi usado até o 486, quando então foi gradativamente substituído
pelo módulo SIMM-72 composto de 32 bits simultâneos no lançamento do processador
Pentium. O Pentium trabalha com memórias de 64 bits, portanto dois módulos SIMM-72
formam um banco de 64 bits. Na Figura 10, mostra-se um módulo SIMM padrão, 72
contatos.
Figura 10- Módulo SIMM de 72 contactos.

Estes módulos de memórias variam em capacidade de 1 a 32-Mbytes usam

somente memórias DRAMs de 5 Volts, que variam em capacidade de 1 a 16Mbits em
encapsulamento para montagem em superfície do tipo asa de gaivota ou pino J (TSOP
(Thin Small-Outline, gull-lead Package).
Os módulos SIMM-72 foram gradualmente sumindo do mercado até serem
completamente substituídos pelos módulos DIMM, que são de 64 bits.
Ilustrativo: Dependendo do número de bits que a CPU transfere por ciclo de clock
ou o tamanho do barramento de dados, um ou outro tipo de SIMM era usado, em uma
quantidade determinada: Por exemplo, se uma CPU tem barramento de dados de 32 bits, e a
placa-mãe suporta SIMM's de 30 pinos, ou seja, cada SIMM suporta 8 bits, então são
necessários quatro módulos SIMM's de modo a perfazer 32 bits. Este tipo de configuração
era visto em computadores antigos, onde havia dois bancos distintos de DRAM, cada um
com quatro slots para conexão de SIMM's. A CPU acessa cada banco, um de cada vez,
Figura 11.
Figura 11- Placa – mãe com soquetes SIMM-30 e SIMM-72

DIMM - Dual-In-line Memory Module

Cartão de memória para computadores pessoais, com 84 contatos funcionalmente

únicos, de ambos os lados do cartão variando de 168 pinos a 240 pinos , tensão de
alimentação igual a 5 a 3,3Volts, com ou sem buffers, conectados em barramentos de 64
bits como os encontrados nos PC modernos. A capacidade do cartão depende dos chips de
memória montados no cartão, e aumenta à medida que cresce a capacidade e o número de
chips de memória DRAM montados nele. O chipset e o projeto placa mãe usada em um
sistema determinam o tipo de DIMM a ser usado . Na Figura 12, tem-se um cartão DIMM,
padrão DE-4.
 Figura 12- Cartão DIMM, 4M x 64 pal. x bits.

(a)
Fonte: Própria do autor

Os módulos DIMM são de 64 bits, sendo comuns módulos de 64 MB, 128 MB, 256
MB, 512 MB, 1 GB, 2GB . Há uma versão de cartão DIMM para uso em computadores
portáteis, conhecido como SODIMM (Small-Outline DIMM), com 144 pinos e capacidade
de até 256MB.
A indústria de memórias está sempre desenvolvendo memórias que acompanhe a
velocidade cada dia maior do clock dos microprocessadores, enquanto mantém os custos
em níveis razoáveis, por isso, novos tipos de DRAMs estão sempre aparecendo no
mercado:

Memórias DDR SDRAM

Double Data Rate (DDR) SDRAM – DRAM síncrona (dois dados são transferidos
no mesmo ciclo de clock) teoricamente aumenta a velocidade de um PC100 para 200 MHz.
É acionada tanto pela borda de subida, quanto pela borda de descida do clock, dobrando
assim sua velocidade. Em essência, a DDR alcança taxas de transferência de rajada
algumas vezes mais rápidas que os antigos chips DRAMs.
 Os módulos de memórias com DDR SDRAM são facilmente distinguíveis, pois há
apenas uma divisão no encaixe do pente, enquanto que na memória SDRAM há dois.
Possuem 184 pinos (as tradicionais têm 168). A tensão de alimentação das DDR é 2.5V,
contra 3.3V das SDRAM, o que diminui o consumo de energia e gera menos calor. Podem
realizar duas operações por vez, assim, uma memória DDR de 266 MHz trabalha, na
verdade, com 133 MHz, mas, como podem realizar o dobro de operações é como se
trabalhasse a 266 MHz.
A tecnologia DDR passou por quatro gerações de melhorias, com a última
especificação DDR4, onde cada geração trouxe melhoras na velocidade da operação de um
computador. Mostra-se na Figura 13 uma DDR2 e DDR.
Figura 13- DDR2 e DDR formatos diferentes

Fonte: TEcmundo (2017)

Na Figura 14 apresenta-se a evolução e o tempo de uso das memórias DDR2 a

DDR4. Na Figura 15 tem-se um resumo de todas as memórias semicondutoras estudadas.
Figura 14- Tecnologias de memória DDR2 a DDR4 e a sua duração no mercado.

TEcmundo (2017)

Figura 15- Resumo das Memórias Semicondutoras estudadas.

Curiosidades: O acesso e transferência mais rápidos geram mais calor; uma película de
alumínio, chamada heat spreader, pode recobrir um módulo DRAM com a finalidade de
proteger os chips de superaquecimento (Figura 16).

Figura 16- DRAM em encapsulamento DIMM 168 pinos

. Fonte: Portnoi, 2020

Bibliografia

MEMÓRIAS RAMs. Disponível em: http://www.hardware.com.br/tutoriais/memoria-ram/memorias-sdr-

sdram.html. Acesso em: 11-05-2012.
MENDONÇA, A., ZELENOVSKY, R.Eletrônica Digital- Curso Prático e Exercícios 2a edição MZ Editora
Ltda.2007, 569p.
PORTNOI,Marcos. Memórias Semicondutoras: Tipos, Aplicações E Tecnologias. Disponível em:
https://www.eecis.udel.edu/~portnoi/academic/academic-files/memorias.html. Acesso: 20 julho 2020.

TOCCI, R.J.; WIDMER, N.S.; MOSS, G. L. Sistemas Digitais: Princípios e Aplicações. 12ª edição, Editora
Pearson Prentice Hall, 1056p, 2019.
TECMUNDO . Disponível em : http://www.tecmundo.com.br. Acesso em: 21 maio 2017.