Faculdade de Engenharia de Ilha Solteira – Departamento de Engenharia Elétrica

Circuitos Digitais II –Profa. Suely Cunha Amaro Mantovani. – 1osem/2012

DYNAMIC RAM - DRAM

O objetivo deste item é fazer um breve estudo de como trabalham as memórias

RAMs dinâmicas analisando suas características e parâmetros de temporização envolvidos
. Inicia-se o estudo pelos chips de memória, para depois estudar os chamados “pentes” ou
módulos que são as pequenas placas onde são colocados os chips de memória DRAMs que
formam o banco de memória principal nos computadores modernos.
A palavra “dinâmica” indica que os dados nas células de memória devem ser
continuamente acessados ou restaurados, para garantir-se que continuem válidos . A
maioria dos chips DRAMs era classificado como Nx1 , indicando que ela armazenava 1 bit
de dado em N locais endereçáveis.

1. Características Principais

 Fabricadas com tecnologia MOS: alta capacidade, baixo consumo, moderada

velocidade de operação e menor custo; armazenam ‘1s’ e ‘0s’ como cargas em um pequeno
capacitor MOS ( tipicamente, poucos picos farads);

 Desvantagens: refrescamento, circuito externo de suporte, circuito interno de suporte, e

endereçamento mais complexo;

 Fuga de cargas: devido a fuga de cargas depois de um período de tempo, as RAMs

dinâmicas necessitam recargas periódicas para as células de memória. A estas recargas
periódicas dá-se o nome de refreshing. Nas modernas DRAM, cada célula de memória deve
ser restaurada tipicamente a cada 2, 4, 8ms a 16 ms ou o dado será perdido.

 O circuito adicional externo representa uma desvantagem quando comparadas com as

SRAMs. Contudo, pela sua grande capacidade e muito baixo consumo são usadas em
sistemas que prevalecem questões como tamanho, custo e baixo consumo;

 As DRAMs são mais lentas que as SRAMs . As SRAMs são usadas em aplicações
onde velocidade e pequena complexidade são mais críticas do que custo, espaço e baixo
consumo e não necessitam de operação de refresh;
 As DRAMS possuem estrutura celular mais simples e tipicamente 4 vezes a densidade
das SRAMs;
 O custo/bit de armazenamento para a RAM dinâmica é menor do que as SRAMs (cerca
de 1/5 do valor que as SRAMs);

 A memória principal interna da maioria dos PCs ou Macs usam DRAM por causa da
sua alta capacidade e baixo consumo. Contudo, algumas vezes estes computadores usam
pequena quantidade de SRAM para funções que exigem alta velocidade, tais como: look-up
tables e memórias cache;

 As SRAMs são normalmente usadas em áreas onde somente pequenas quantidades de

memórias são necessárias ou quando é exigida alta velocidade (instrumentos controlados
por microprocessador, osciloscópio com armazenamento digital, analisadores lógicos ,
eletrodomésticos);

 O consumo de energia de uma RAM dinâmica normalmente está entre 1/6 e 1/2 da
energia consumida por uma RAM estática, possibilitando o uso de fontes de alimentação
menores e mais baratas;

 DRAMs com um tamanho de palavra de 4 bits (ou mais) têm uma configuração de
células em estrutura quadrada onde cada posição na matriz contém 4 células, e cada
endereço aplicado seleciona um grupo de quatro células para uma operação de
leitura/escrita;

 Os chips DRAMs atuais variam em capacidade de palavras de 1k, 4k, 8k,16k,64k,128k,

256k e 1024k e com tamanho de palavras 1, 4 ou 8 bits. A quantidade de palavras e
tamanho de palavras pode ser expandida combinando-se chips de memórias em um arranjo
apropriado;

Resumindo: As RAM estáticas são mais rápidas e simples de construir que as

dinâmicas, pois não precisam de circuitos auxiliares para percorrer toda a memória e
efetuar o refresh dos capacitores carregados (bits ativos). Todavia as DRAMs são bem
mais baratas e muito mais compactas, além de consumirem menos energia. Desta
forma, as memórias RAM estáticas são empregadas em sistemas que precisam de
pouca memória, mas com alta velocidade como microcontroladores, processamento de
sinais em tempo real, memórias de cache e de vídeo, etc. As RAMs dinâmicas são
normalmente empregadas quando se tenta otimizar o volume de memória e o baixo
consumo, como no caso da memória principal dos computadores pessoais.
 2. Estrutura e Operação de uma DRAM
As memórias RAM dinâmicas armazenam os 1s e 0s como cargas em pequenos
capacitores MOS. Como estes capacitores tendem a perder cargas com decorrer do tempo,
as DRAMs precisam periodicamente recarregar as células de memórias. A célula de
memória de uma DRAM é constituída por um capacitor e circuitos associados para prover
os meios necessários para o refrescamento da célula. Na Fig.1a mostra-se a representação
da célula de memória de uma DRAM. Na fig.1b mostra-se outra simbologia da célula.

Fig.1a-Célula de memória de uma DRAM

As chaves SW1 a SW4 são MOSFET (Metal Oxide Semiconductor Field Efect
Transistor), controladas pelas várias saídas dos decodificadores de endereços e sinais de
leitura/escrita.

Operação de Escrita:
Os sinais do decodificador de endereço e da lógica de leitura /escrita fecham as
chaves, SW1, SW2 (ON) enquanto mantêm SW3, SW4 (OFF) abertas. Um nível lógico 1
na entrada de dados carrega o capacitor C, e um nível lógico 0 o descarrega. Logo depois,
as chaves são abertas de modo que o capacitor C seja desconectado do restante do circuito.

Operação de Leitura:

SW2, SW3, SW4 ON

SW1 OFF

O Amplificador Sensor (Sense Amplifier) atua sobre o bit da linha selecionada.

Compara a tensão da célula com uma tensão de referência para determinar se o valor lógico
armazenado é 0 ou 1, e fornece um valor de tensão de 0 ou 5V na saída de dados. Esta
tensão de saída é ligada à célula através das chaves SW2 e SW4, e restaura a tensão do
capacitor, carregando-o ou descarregando-o. Ou seja, o dado armazenado é restaurado
cada vez que a célula é lida.
 Fig 1b – Uma célula de uma DRAM MOS

Os capacitores não necessitam ser especialmente fabricados, pois eles são providos

pela capacitância de porta dos transistores MOS. Com esta técnica, apenas uns poucos

transistores são necessários por bit de armazenamento, tipicamente três. Isto permite muito

mais bits de armazenamento por pastilha do que as memórias estáticas.

3. Arquitetura Interna de uma DRAM

Mostra-se na Fig.2 uma DRAM (16K x 1) de 16.384 células arranjadas em uma
matriz 128X128, onde cada célula ocupa uma posição única em uma linha e em uma
coluna dentro da matriz. São necessários 14 bits de endereços para selecionar uma célula,
os endereços mais baixos A0 até A6 selecionam a linha e A7 até A13 selecionam a coluna.
Esta configuração já está obsoleta. CIs de memória de alta capacidade necessitam de
muitos pinos de endereço. Para reduzir o número de pinos nas DRAMs de alta capacidade,
os fabricantes utilizam a Multiplexação de Endereços.
 Fig.2- Arquitetura DRAM-14 endereços

4. Multiplexação de Endereços em DRAMs

As DRAMs são fabricadas em chips de alta capacidade de armazenamento,

requerendo um grande número de bits de endereços. Para reduzir o número de pinos de
endereços de uma DRAM, os fabricantes empregam a multiplexação de endereços, onde
cada pino de entrada pode acomodar dois bits de endereço diferentes.
DRAM TMS44100, 4M X 1, Texas Instruments

Fig.3- Diagrama de Blocos

As linhas de endereços são multiplexadas e os 22 bits de endereços são apresentados

na entrada de endereços da DRAM em dois blocos de 11bits que vão para os registradores
de linhas e de colunas: o registrador de linhas armazena os 11bits superiores do endereço e
o registrador de colunas armazena os 11bits inferiores de endereços.

Dois sinais de entrada importantes fazem este controle:

RAS Row Address Strob : Gatilha o registrador de 11 bits de endereços de linha(A21- A11 )
CAS Column Address Strobe: Gatilha o registrador de 11 bits de endereços de coluna
(A10 - A0 )

Os 22 bits de endereços são aplicados na DRAM em duas etapas através do uso dos sinais
RAS e CAS , ativos BAIXOS, conforme a Fig.4 . A DRAM não possui uma entrada de
seleciona circuito (CS-Chip Select). Os sinais RAS e CAS realizam a função de seleciona
circuito, desde que os dois sinais sejam BAIXOS para os decodificadores selecionarem
uma célula para leitura ou escrita.
 Fig.4-Temporização de RAS/CAS para uma DRAM

t0-t3 - tempo de latência :– é o tempo necessário para as operações de multiplexação e

decodificação de endereço de linha e coluna na DRAM.

5. Ciclos de Leitura/Escrita (Temporização das DRAMs)

A temporização das operações de leitura e escrita para uma memória DRAM é mais
complexa que as operações de uma SRAM. Mostram-se nas figuras 5 e 6 os sinais de
temporização para as operações de leitura e escrita , respectivamente , em uma DRAM.
 Fig 5- Ciclo de Leitura

O sinal MUX, entrada de seleção do multiplexador, controla quais os bits de

endereços, se a parte superior ou inferior do endereço, será apresentada nas entradas de
endereços da MEM DRAM.
Tempo Evento
t0 MUX torna-se BAIXO para aplicar os bits de endereço de linha às entradas de endereço
da DRAM
t1 RAS é colocado BAIXO para carregar o endereço de linha na DRAM
t2 MUX torna-se ALTO para aplicar os bits de endereço de coluna às entradas de
endereço da DRAM
t3 CAS vai para nível BAIXO para carregar o endereço de coluna na DRAM
t4 DRAM coloca dados válidos da célula de memória selecionada na linha DATA
OUT(Saída de Dados)
t5 RAS , CAS , MUX e DATA OUT voltam ao estado inicial
 Fig.6- Ciclo de Escrita

Tempo Evento
t0 MUX torna-se BAIXO para aplicar os bits de endereço de linha às entradas de endereço da
DRAM
t1 RAS é colocado BAIXO para carregar o endereço de linha na DRAM
t2 MUX torna-se ALTO para aplicar os bits de endereço de coluna às entradas de endereço da
DRAM
t3 CAS vai para nível BAIXO para carregar o endereço de coluna na DRAM
t4 Dados a serem escritos são colocados nos pinos de dados (DATA IN) da DRAM

t5 A entrada R / W é pulsado BAIXO para escrever os dados na célula selecionada

t6 Os dados de entrada são removidos dos pinos de entrada de dados(DATA IN) da DRAM
t7 RAS , CAS , MUX e R / W voltam ao estado inicial.
 6. Operação de Refrescamento das DRAMs
Por causa da fuga de cargas , uma célula de uma memória DRAM é refrescada cada vez
que uma operação de leitura é realizada sobre a célula (entre 8ms a 16ms ou mais). Cada
célula deve ser refrescada periodicamente ou os dados serão perdidos (veja quadro, fig.7).
Para isso devem haver ciclos de refresh especiais.

As células não podem ser reavivadas individualmente em cada operação devido a

grande capacidade das DRAMs. Por exemplo, uma memória de 1M X 1, com período de
refrescamento de 4ms, precisaria de 4ns para refrescar cada célula sucessivamente. Este
tempo é bastante pequeno para qualquer DRAM comercial. As memórias DRAMs são
projetadas e fabricadas de modo que sempre que uma operação de leitura é realizada
sobre uma célula, todas as células naquela linha são refrescadas. Assim, é preciso fazer
somente uma operação de leitura sobre cada linha da DRAM em cada 4ms para garantir
que cada célula da matriz seja refrescada. A taxa de refresh é calculada pelo tempo de
refresh da linha na leitura versus a quantidade de células na linha .

Ex: uma DRAM de 1Mx1 ou 220 =1.048.576 células, para garantir o refresh dentro de
4ms
4ms deveria ter uma taxa de leitura por célula de 4ns (  3,81ns )
1.048.576
 Fig.7- Quadro de DRAMs e taxas de refresh

Resumindo: A renovação (refresh) ou restauração das células é feita por linhas . O

acesso a uma linha renova todas as células daquela linha.

Observe que a renovação deve ser efetuada com a máquina em operação, ou

seja, com o processador fazendo acessos de leitura ou escrita. É função do circuito de
renovação efetuar a renovação sem interferir com o processamento normal da CPU -
de preferência também sem interferir com a velocidade de processamento.

7. Métodos de Refrescamento

Para garantir o refresh das células na linha, há a necessidade de circuitos externos à

DRAM ou como parte de seus circuitos internos que controlem o refresh. Em ambos os
casos, existem dois modos de refresh:

 Refrescamento de Rajada (Burst refresh) : a operação normal da memória é

interrompida e cada célula é refrescada sucessivamente até toda as linhas
serem reavivadas.
 Refrescamento Distribuído (Distributed refresh): o refrescamento das linhas
é intercalado com a operação normal da memória (entre ciclos de leitura e
escrita normais).
 Fig.8-Tipos de Refresh

Quanto aos controles, existem quatro modos diferentes de realizar o refrescamento

de uma DRAM padrão:
 Refresh SOMENTE-RAS (RAS - ONLY Refresh)
 Refresh CAS-ANTES-DE-RAS (CAS-BEFORE-RAS Refresh)
 Refresh OCULTO (HIDDEN Refresh)
 Auto Refresh

Cada modo pode ser usado nos métodos distribuído ou rajada, dependendo qual
atende melhor as necessidades do projeto. Contudo, o método CBR Refresh (CAS-
BEFORE-RAS Refresh) é a escolha preferida devido a facilidade de implementação e a
economia de energia que proporciona.

 Método de Refresh Somente-RAS (RAS-only refresh): o refrescamento somente-RAS é

realizado habilitando um endereço de linha com RAS enquanto CAS e R/W permanecem
no nível ALTO ao longo do ciclo. Este método pode ser usado para realizar um
refrescamento de rajada. Um contador externo (controlador da DRAM -chip set) fornece os
endereços de linha sequencialmente, da linha 0 até a linha 1023 (para uma DRAM de 4M x
1 ) (fig.9).

Fig.9- Refresh apenas com RAS

 Método de Refresh CAS-antes-de-RAS (CAS before RAS)- este método, conhecido
como CBR REFRESH, é realizado fazendo CAS cair para o nível BAIXO, e depois, RAS
transitar para o nível BAIXO. CBR usa um contador interno da DRAM para obter o
endereço da linha a ser refrescada. Este contador é incrementado a cada refrescamento de
linha e ressetado quando todas as linhas forem refrescadas (fig .10)

Fig.10-CAS before RAS

 Método de Refresh Oculto (Hidden refresh)- neste método de refrescamento, uma linha
é refrescada enquanto os dados são mantidos válidos nos pinos de saída da memória. O
sinal CAS é mantido no nível BAIXO depois de um ciclo de leitura e então o sinal RAS é
pulsado para o nível BAIXO. Em cada pulso de RAS, uma linha é refrescada (fig.11).

Fig.11=Hidden Refresh
 Método de Auto Refresh (Self-refresh) - o método de Auto Refrescamento é
completamente automático e é realizado forçando o sinal CAS para o nível BAIXO antes
de RAS e então mantendo os dois sinais no nível baixo por determinado intervalo de tempo
(aproximadamente 100µs). Um oscilador interno gatilha o contador de endereços de linhas
até que todas as células sejam refrescadas (fig 12).

Fig.12=Self Refresh

O modo a ser escolhido pelo projetista do sistema depende do tempo de ocupação

da CPU.

8. Tipos de DRAM (Quanto ao Sincronismo)

Atualmente, devido a rápida evolução dos microprocessadores têm-se as DRAMs

assíncronas ou síncronas:

DRAM Assíncrona (convencional)

 Memória não sincronizada com o clock do sistema;

 Tipo que era usado nos IBM PCs originais;
 São eficientes com o bus de memória de baixa velocidade (<66 MHz).
DRAM Síncrona (Synchronous DRAM - SDRAM)

 Sincronizada com o clock do computador por isso melhor controlada;

 Muito mais rápida que a DRAM assíncrona;
 Praticamente todos os computadores novos são vendidos com um tipo de memória.

Observação: A essência das DRAMs modernas permanecem , mas a memória

dinâmica atual apresenta uma grande complexidade, devido ao número excessivo de
parâmetros envolvidos . Mas para uma primeira abordagem e pequenos projetos, as
memórias antigas DRAMs são ótimas. Aborda-se a seguir, as memórias FPM DRAM,
EDO DRAM , BEDO DRAM, SDRAM, RDRAM, DDRDRAM entre outras .

9. Memórias FPM, EDO E BEDO DRAM

As memórias DRAMs também se classificam quanto ao modo de trabalho e rapidez

no processamento, ou seja, podem ser FPM DRAM, EDO DRAM e BEDO DRAM. Todas
assíncronas .

Memórias FPM DRAM

As memórias Fast Page Mode - FPM - (Modo Página Rápida) permitem um acesso
aleatório rápido às posições da memória dentro de determinada "página". Por "página"
entendem-se uma faixa de endereços onde o endereço de linha - bits superiores é fixo e o
endereço de coluna - bits inferiores - varia. Para acessar dados na página corrente, apenas
as linhas menos significativas de endereço são alteradas. Isto reduz o tempo de acesso e
potência requerida (fig.13).
 Fig. 13- Temporização para uma FPM DRAM

Memórias EDO DRAM

As memórias Extended Data Output - EDO - (Saída de Dado Estendida) apresentam um

melhoramento em relação as FPM DRAMs: enquanto os dados estão presentes nos pinos de
saída, o sinal CAS pode completar seu ciclo, um novo endereço da página corrente pode ser
decodificado, e o caminho do circuito de dados pode ser ressetado para o próximo acesso.
Isto possibilita que os circuitos de controle da memória processem o próximo endereço ao
mesmo tempo em que a palavra corrente está sendo lida. Na Fig.14 mostra-se um ciclo de
leitura para uma EDO DRAM. Observe que os pinos de saída não ficam em alta
impedância entre uma leitura e outra. Isto torna estas memórias mais rápidas (cerca de 25%
mais rápida que uma DRAM normal), reduzindo a necessidade de memórias (de nível 2)
cache .

Fig. 14- Um ciclo de leitura para uma EDO DRAM.

Memórias BEDO DRAM

As memórias BEDO DRAM - Burst Extended Data Output DRAM (DRAM com
Saída de Rajada de Dados Estendida ) utilizam o fato que a maior parte de dados em uma
memória são acessados seqüencialmente. Este modo de acesso permite que os dados sejam
liberados em rajadas de um, dois, quatro, ou oito locações seqüenciais da memória, uma
após a outra. O endereço da coluna da primeira locação é decodificado do endereço de
coluna lido do barramento de endereço; os demais endereços de colunas subseqüentes são
gerados internamente na memória. Um pouco mais lenta no acesso da fileira que a FPM
DRAM.

Essas memórias necessitam de um relógio (clock) para incrementar um contador

interno de endereços de colunas e habilitar os dados de saída. Este clock é fornecido pelo
CAS sendo pulsado para ler sucessivos bytes da memória. Enquanto o último byte de uma
rajada está sendo habilitado por CAS, um novo endereço de coluna pode ser decodificado
sem provocar estados de espera (fig. 15). Veja que na fig. 15 apenas o endereço da
primeira coluna da página é decodificado do barramento de endereços.

Fig.15- Um Ciclo de leitura de uma Memória BEDO DRAM

 10. Módulos de Memórias DRAM
Para selecionar um tipo de memória DRAM em uma aplicação, algumas
características são desejadas:

 capacidade: deve ser a maior possível;

 velocidade: tão rápida quanto possível ;
 consumo de potência: tão baixo quanto possível ;
 preço: o menor possível ;
 versatilidade: tão fácil de alterar quanto possível .

Uma memória DRAM comercial dificilmente atenderá todos os requisitos acima. Os

fabricantes estão constantemente procurando encontrar a memória que tenha a combinação
perfeita das características listadas. Então, existem vários produtos no mercado para
diversas aplicações. O mercado de memórias encontra-se em permanente mudança, um
produto ora apresentado como uma novidade, pode ficar fora do mercado em alguns
meses.

10.1 Formatos SIMMs e DIMMs

Antigamente o usuário tinha que instalar manualmente os chips, o que causava

inúmeros problemas (terminais dobrados, terminais instalados fora do soquete, chips
instalados invertidos, etc). Os módulos de memória surgiram para eliminar este tipo de
inconveniente.

Os formatos SIMM e DIMM foram os primeiros padrões de cartões (pentes) de

memórias para a indústria de computadores pessoais. Usavam os conectores padrões das
placas dos computadores pessoais, fáceis de instalar e substituir.

Os termos SIMM (Single-In-Line Memory Module) e DIMM (Double-In-Line

Memory Module) referem-se ao tipo de socket (encapsulamento), o formato do suporte
onde é encaixada a memória RAM. Todos os sistemas atuais utilizam soquete DIMM, que é
aquele de encaixe reto. Antigamente, no tempo dos 486 e dos primeiros Pentium , o soquete
mais utilizado era o SIMM. E

SIMM - Single-In-line Memory Module

Os módulos do tipo SIMM foram os primeiros módulos a terem aceitação no

mercado. Estes módulos podem conter vários chips de DRAM Existem dois tipos de
módulo SIMM: SIMM-30 (fig.13), de 8 bits e 30 terminais, e SIMM-72, de 32 bits e 72
terminais (contatos funcionalmente equivalentes, de ambos os lados do cartão).
  Os módulos SIMM-30 são módulos de 8 bits e usam circuitos de memória DRAM
com tecnologia Fast Page Mode (FPM). Este módulo de memória foi usado até o
486, quando então foi gradativamente substituído pelo módulo SIMM-72;
 Os módulos SIMM-72,fornecem 32 bits simultâneo, apesar de serem mais práticos
que os SIMM-30, eram pouco utilizados, até o lançamento do processador Pentium.
O Pentium trabalha com memórias de 64 bits, portanto dois módulos SIMM-72
iguais formam um banco de 64 bits.

Dependendo do número de bits que a CPU transfere por ciclo de clock ou o

tamanho do barramento de dados, um ou outro tipo de SIMM precisa ser usado, em uma
quantidade determinada. Por exemplo, tome-se uma CPU com barramento de dados de 32
bits. Se a placa-mãe suporta SIMM's de 30 pinos, ou seja, cada SIMM suporta 8 bits, então
são necessários quatro módulos SIMM's de modo a perfazer 32 bits. Este tipo de
configuração é tipicamente de computadores antigos, onde havia dois bancos distintos de
DRAM, cada um com quatro slots para conexão de SIMM's. A CPU acessa cada banco um
de cada vez.

Estes módulos de memórias variam em capacidade de 1 a 32-Mbytes usam

somente memórias DRAMs de 5 Volts, que variam em capacidade de 1 a 16Mbits.

Fig13- Módulo SIMM-30

Na Fig.14, mostra-se um módulo SIMM padrão, 72 contatos, TSOP (Thin Small-Outline,

gull-lead-molde, Package), medidas em polegadas (milímetros).
 Fig.14- Módulo SIMM de 72 contactos.

Os termos TSOP (Thin Small-Outline, gull-lead, Package) e SOJ (Small-Outline, J-lead

package) referem-se aos pinos do chip de memória, conforme é mostrado na Fig.15.

Fig. 15- Formato dos pinos e como são fixados em uma placa de circuito impresso

A medida que a quantidade de chips de memórias aumenta no cartão, a disposição

dos CIs muda e obedece um padrão (DD) da indústria conforme o número de CIs de
memórias. A seguir, tem-se um cartão comercial com as várias capacidades possíveis.
Observe as capacidades disponíveis e a designação dos pinos na tabela 1.
 Tabela 1

Fig.16 Módulo SIMM-72

 Fig. 17-Placa –mãe com soquetes SIMM-30 e SIMM-72

Os módulos SIMM-72 foram gradualmente sumindo do mercado até serem

completamente substituídos pelos módulos DIMM, que são de 64 bits, DDR-DIMM e
RIMM.

DIMM - Dual-In-line Memory Module

Outro padrão de cartões de memória para computadores pessoais. Tem 84 contatos

funcionalmente únicos, de ambos os lados do cartão, e 168 pinos. Existem cartões com
tensão de alimentação igual a 5Volts e a 3,3Volts. A capacidade do cartão depende dos
chips de memória montados no cartão, e aumenta a medida que cresce a capacidade e
número de chips de memória. Na Fig.18, tem-se um cartão DIMM, padrão DE-4.

As memórias DIMM estão divididas basicamente em dois tipos: as SDR SDRAM e

DDR SDRAM. São classificadas também de acordo com a quantidade de vias que
possuem, por exemplo, a SDR SDRAM 168 vias (fig.168) e a DDR SDRAM possui 184
vias (fig.19). Ao contrário das memórias SIMM, estes módulos possuem contatos em
ambos os lados do pente, daí o nome DIMM . São módulos de 64 bits, não necessitando
mais utilizar o esquema de ligação das antigas SIMM, a paridade. São comuns módulos de
64 MB, 128 MB, 256 MB, 512 MB, 1 GB, 2GB . Há uma versão de cartão DIMM para uso
em computadores portáteis, conhecido como SODIMM (Small-Outline DIMM), com 144
pinos e capacidade de até 256MB.

A indústria de memórias está sempre procurando o tipo de memória que acompanhe

a velocidade cada dia maior do clock dos microprocessadores, enquanto mantém os custos
em níveis razoáveis. Então novos tipos de DRAMs estão sempre aparecendo no mercado.
Fig.18- Um cartão DIMM , capacidade 4M x 64 palavrasxbits (padrão DE-4).

Fig 19-Pente de memória Dimm DDR SDRAM da Kingston (184 vias)

Fig.20-Memória SDR SDRAM (168 vias)

Figura 21-Memória DDR SDRAM de 1GB, 400MHz PC3200 de 184 pinos.

10.2. Outros Tipos de DRAM

Memórias DRDRAM ou Rambus

A DRDRAM ou RDRAM (Direct Rambus DRAM) foi desenvolvida e

comercializada pela Rambus, Inc. Usava um método revolucionário para a arquitetura da
DRAM com um controle integrado muito maior no dispositivo de memória.
Extremamente rápida usava um "canal" de transmissão de dados, que era pelo
menos 10 vezes mais rápido que a DRAM padrão. Este canal era menor em largura, (16
bits versus 64 bits), o que tornava a RDRAM cerca de duas vezes mais rápida que a
SDRAM comum. A RDRAM operava tipicamente a 800MHz. A alta velocidade também
causa problemas, como a necessidade de fiação mais curta dentro do chip e maior
blindagem de modo a prevenir interferência eletromagnética.
A RDRAM era tecnologia proprietária da Rambus e Intel (que comprou os direitos
da tecnologia), portanto fabricantes deviam pagar royalties a essas duas empresas, e ainda
assim não tinham o controle sobre a tecnologia.

Memórias SLDRAM ou SyncLink DRAM

Esta memória passa a competir com a RDRAM, é suportada por um consórcio de

fabricantes, por ser um padrão aberto, seu uso não obriga o pagamento de royalties.
A SLDRAM se baseia em protocolo, que usa pacotes para transmitir endereços,
dados e sinais de controle. Pode operar em barramento mais veloz que o padrão SDRAM,
até cerca de 200MHz. E a saída de dados pode operar no dobro da velocidade do clock do
sistema, chegando a 400MHz ou até 800MHz num futuro próximo.
O método de trabalho da SLDRAM não requer o redesenho dos chips de memória, e
devido a sua operação em freqüências mais baixas que a RDRAM, há menos problemas de
ruído e interferências nos sinais. A SLDRAM também prevê a utilização de 16 bancos de
memória.

Memórias SDRAM

As memórias SDRAM - Synchronous DRAM ( DRAM Síncrona) ou SDR

SDRAM- os dados válidos são habilitados por um relógio interno do sistema (em lugar do
sinal CAS) em rajadas de locações da memória dentro da mesma página. As SDRAMs tem
dois bancos internos que são lidos de modo alternado, permitindo maior velocidade de
leitura. Seu circuito interno é mais complexo que os de outros tipos de memórias, tornando-
as mais caras, porém dispensam a necessidade de circuitos externos de suporte para as
outras funções da memória.
Memórias DDR SDRAM

Double Data Rate (DDR) SDRAM teoricamente aumenta a velocidade de um

PC100 para 200MHz. É acionada tanto pela borda de subida, quanto pela borda de descida
do clock, dobrando assim sua velocidade. Esses módulos de memórias são facilmente
distinguíveis: há apenas uma divisão no encaixe do pente, enquanto que na memória
SDRAM há dois. Possuem 184 pinos, 16 há mais que as memórias tradicionais, que tem
168. A tensão de alimentação das DDR é 2.5V, contra 3.3V das SDRAM, o que diminui o
consumo de energia e gera menos calor.

É importante ressaltar que as memórias DDR podem realizar duas operações por
vez. Assim, uma memória DDR de 266 MHz trabalha, na verdade, com 133 MHz. Mas
como podem realizar o dobro de operações é como se trabalhasse a 266 MHz, na verdade,
com 133 MHz.

Memórias DDR2 SDRAM

A memória DDR2 é uma evolução da memória DDR. Entre suas principais

características estão o menor consumo de energia elétrica, menor custo de produção, maior
largura de banda de dados e velocidades mais rápidas.
Trata-se de uma espécie de "substituto natural" das memórias DDR, com diversas
melhorias. Seu desenvolvimento foi feito pela JEDEC (Joint Electronic Devices
Engeneering Council ), um conselho criado por fabricantes para definir padrões de produtos
da indústria de semicondutores.
A memória DDR2 não é compatível com placas-mãe que trabalham com memória
DDR. Embora os pentes de memória de ambos os tipos pareçam iguais (pois possuem o
mesmo tamanho), na verdade, não são. O tipo DDR tem 184 terminais e o DDR2 conta
com 240 terminais. Além disso, a abertura entre os terminais está posicionada em um local
diferente nos pentes de memória DDR2, como mostrado na fig.22.
As memórias DDR são comumente encontradas nas freqüências de 266 MHz, 333
MHz e 400 MHz. Por sua vez, o padrão DDR2 trabalha com as freqüências de 400 MHz,
533 MHz, 667 MHz e 800 MHz (informações até 27/06/2005). Na verdade, tanto no caso
da memória DDR quanto no caso da memória DDR2, esses valores correspondem à
metade. A explicação para isso é que ambos os tipos podem realizar duas operações por
ciclo de clock, em outras palavras, é como se a velocidade dobrasse.
 Fig. 22- DDR2 e DDR formatos diferentes

Memórias DDR3 SDRAM

Mais recentes no mercado (informações de 23/05/2007) os módulos DDR3

utilizam os mesmos 240 pinos dos módulos DDR2 e mantém o mesmo formato. A única
diferença visível (fora etiquetas e códigos de identificação) é a mudança na posição do
chanfro, que passou a ser posicionado mais próximo do canto do módulo. O chanfro serve
justamente para impedir que os módulos de diferentes tecnologias sejam encaixados em
placas incompatíveis.
As memórias DDR2 demoraram quase 3 anos para se popularizarem desde a
introdução do chipset i915P, em 2004. As memórias DDR3 passaram por um caminho
similar, com os módulos inicialmente custando muito mais caro e caindo ao mesmo nível
de preço dos módulos DDR2 apenas por volta de 2009. Não existe nada de
fundamentalmente diferente nos módulos DDR3 (fig.23) que os torne mais caros para ser
produzido, o preço é determinado basicamente pelo volume de produção .
 Fig. 23- Memórias DDR3

11. Tempo de uso das Memórias

No quadro da fig.24 ilustra-se as diversas tecnologias de memória e a linha de

tempo, para mostrar desde que emergiram, a sua duração no mercado.
Na figura 25 apresentam-se diversos tipos de pente de memória DRAM e na figura
26, um resumo de todas as memórias semicondutoras estudadas.

Fig.24- Tempo de uso das memórias

Fig.25- Pente de diversos tipos de memórias
 Fig.26- Resumo das Memórias Semicondutoras

Curiosidades:

NVRAM
Significa Non-Volatile Random Access Memory, é um tipo de memória que retém
seu conteúdo mesmo quando a alimentação é desligada. Um tipo de NVRAM é a SRAM
que é feita não-volátil conectando-a em uma fonte de energia constante, tal como uma
bateria. Note que isto somente é possível, dada a alta tecnologia empregada em sua
fabricação, que lhe confere baixíssima perda de energia, dando-lhe um comportamento
típico de uma EEPROM. Outros tipos de memórias NVRAM usam uma EEPROM para
salvar seu conteúdo quando a fonte de energia é desligada. Neste caso, a NVRAM é
composta de uma combinação de memórias SRAM e EEPROM.

Bibliografia

[1]TOCCI, R.J., Sistemas Digitiais, Princípios e Aplicações.10ª edição, Editora Pearson Prentice Hall,
2007, 940p.
[2] MENDONÇA, A., ZELENOVSKY, R.Eletrônica Digital- Curso Prático e Exercícios 2a edição MZ
Editora Ltda.2007, 569p.
[3] Memórias. Disponível em http://www.laercio.com.br/artigos/hardware/hard-023/hard-023.htm
.Acessado em 23-10-2011
[3] Memórias RAMs. Disponível em : http://www.hardware.com.br/tutoriais/memoria-ram/memorias-
sdr-sdram.html. Acesso em 11=05=2012.