Escolar Documentos
Profissional Documentos
Cultura Documentos
10101010100111010100101011101
CURSO DE
01010011001111010100111010010
ELETRNICA
01010000111101010011101010010
DIGITAL
INTRODUO
Newton C. Braga
LIO 1
LIO 2
A LGEBRA DE BOOLE
Na primeira lio do nosso curso Apesar da algebra de Boole, como raes ou decises, como acender
aprendemos o significado das pala- foi chamada, poder resolver proble- um LED quando dois sensores so
vras Digital e Lgica empregadas na mas prticos de controle e fabricao ativados de uma determinada manei-
Eletrnica e nos computadores. Vimos de produtos, na poca no havia Ele- ra ou quando uma tecla pressiona-
que os computadores so denomina- trnica e nem as mquinas eram su- da, at girar no espao uma imagem
dos digitais quando trabalham com ficientemente avanadas para utilizar tridimensional.
sinais discretos, ou seja, sinais que seus princpios.
no variam continuamente entre dois A lgebra de Boole veio a se tor- 2.2 - Os nveis lgicos
valores, mas que assumem determi- nar importante com o advento da Ele- Partimos ento do fato de que nos
nados valores inteiros. Tambm vimos trnica, especificamente, da Eletrni- circuitos digitais s encontraremos
que os computadores so mquinas ca Digital, que gerou os modernos duas condies possveis: presena
lgicas, porque tomam decises a computadores. ou ausncia de sinal, para definir al-
partir de certos fatos, segundo regras Boole estabelece em sua teoria guns pontos importantes para o nos-
muito bem estabelecidas. Vimos que que s existem no universo duas con- so entendimento.
no caso dos circuitos digitais, como dies possveis ou estados, para Nos circuitos digitais a presena
os usados nos computadores, a base qualquer coisa que se deseje anali- de uma tenso ser indicada como 1
10 no a mais apropriada e que sar e estes dois estados so opostos. ou HI (de HIGH ou Alto) enquanto que
estes equipamentos usam principal- Assim, uma lmpada s pode es- a ausncia de uma tenso ser
mente o sistema binrio e tar acesa ou apagada, uma torneira indicada por 0 ou LO (de LOW ou
hexadecimal. Aprendemos ainda s pode estar aberta ou fechada, uma baixo).
como fazer as converses de base e fonte s pode ter ou no ter tenso O 0 ou LO ser sempre uma ten-
ler os nmeros binrios e hexade- na sua sada, uma pergunta s pode so nula, ou ausncia de sinal num
cimais. ter como resposta verdadeiro ou fal- ponto do circuito, mas o nvel lgico 1
Nesta lio veremos de que modo so. Dizemos de maneira simples que ou HI pode variar de acordo com o
os circuitos digitais podem tomar de- na lgebra de Boole as variveis lgi- circuito considerado (figura 1). Nos
cises lgicas. Todas essas decises cas s podem adquirir dois estados: PCs de mesa, a tenso usada para a
so baseadas em circuitos muito sim- alimentao de todos os circuitos l-
ples e configuraes que operam na 0 ou 1 gicos, por exemplo, de 5 V. Assim, o
base 2 e que portanto, so fceis de Verdadeiro ou Falso nvel 1 ou HI de seus circuitos ser
entender, porm muito importantes Aberto ou Fechado
para os leitores que pretendam tra- Alto ou Baixo (HI ou LO)
balhar com computadores, ou pelo Ligado ou Desligado
menos entender melhor seu princpio
de funcionamento. Na Eletrnica Digital partimos jus-
tamente do fato de que um circuito s
2.1 - A lgebra de Boole pode trabalhar com dois estados pos-
Em meados do sculo passado sveis, ou seja, encontraremos pre-
George Boole, um matemtico ingls, sena do sinal ou a ausncia do si-
desenvolveu uma teoria completa- nal, o que se adapta perfeitamente
mente diferente para a poca, base- aos princpios da lgebra de Boole.
ada em uma srie de postulados e Tudo que um circuito lgico digital
operaes simples para resolver uma pode fazer est previsto pela lgebra Figura 1 - Nos circuitos digitais s
infinidade de problemas. de Boole. Desde as mais simples ope- encontramos um valor fixo de tenso.
0V
Falso
Desligado
Nvel baixo ou LO
1 - 5 V (ou outra tenso positiva, Figura 5 - Poucos blocos bsicos, mas reunidos em grande
conforme o circuito) quantidae podem realizar operaes muito complexas.
Figura 6 - Em (a) o simbolo mais comum e em (b) o simbolo IEEE usado em muitas publicaes
tcnicas mais modernas dos Estados Unidos e Europa.
Figura 7 - Circuito simples para simular a
um grande nmero de pequenos blo- esta tabela aparece com o nome de funo NO (NOT) ou inversor.
cos denominados portas ou funes Truth Table). A seguir apresentamos
em que temos entradas e sadas. a tabela verdade para a porta NOT Entrada: chave aberta = 0
O que ir aparecer na sada de- ou inversora: chave fechada = 1
terminado pela funo e pelo que Sada: lmpada apagada = 0
acontece nas entradas. Em outras Entrada Sada lmpada acesa = 1
palavras, a resposta que cada circui- 0 1
to lgico d para uma determinada 1 0 2.5 - Funo Lgica E
entrada ou entradas depende do que A funo lgica E tambm conhe-
ele ou de que regra booleana ele Os smbolos adotados para repre- cida pelo seu nome em ingls AND
segue. sentar esta funo so mostrados na pode ser definida como aquela em
Isso significa que para entender figura 6. que a sada ser 1 se, e somente
como o computador realiza as mais O adotado normalmente em nos- se, todas as variveis de entrada fo-
complexas operaes teremos de co- sas publicaes o mostrado em (a), rem 1.
mear entendendo como ele faz as mas existem muitos manuais tcnicos Veja que neste caso, as funes
operaes mais simples com as de- e mesmo diagramas em que so lgicas E podem ter duas, trs, qua-
nominadas portas e quais so elas. adotados outros e os leitores devem tro ou quantas entradas quisermos e
Por este motivo, depois de definir conhec-los. representada pelos smbolos mos-
estas operaes lgicas, associando- Esta funo pode ser simulada por trados na figura 8.
as lgebra de Boole, vamos estud- um circuito simples e de fcil entendi- As funes lgicas tambm so
las uma a uma. mento apresentado na figura 7. chamadas de portas ou gates (do
Neste circuito temos uma lmpa- ingls) j que correspondem a circui-
2.4 - Funo Lgica NO ou In- da que, acesa, indica o nvel 1 na sa- tos que podem controlar ou deixar
versora da e apagada, indica o nvel 0. Quan- passar os sinais sob determinadas
Nos manuais tambm encontra- do a chave est aberta indicando que condies.
mos a indicao desta funo com a a entrada nvel 0, a lmpada est Tomando como exemplo uma por-
palavra inglesa correspondente, que acesa, indicando que a sada nivel ta ou funo E de duas entradas, es-
NOT. 1. Por outro lado, quando a chave crevemos a seguinte tabela verdade:
O que esta funo faz negar uma fechada, o que representa uma en-
afirmao, ou seja, como em lgebra trada 1, a lmpada apaga, indicando Entradas Sada
booleana s existem duas respostas que a sada zero. A B
possveis para uma pergunta, esta Esta maneira de simular funes 0 0 0
funo inverte a resposta, ou seja, lgicas com lmpadas indicando a 0 1 0
a resposta o inverso da pergunta. sada e chaves indicando a entrada, 1 0 0
O circuito que realiza esta operao bastante interessante pela facilida- 1 1 1
denominado inversor. de com que o leitor pode entender seu
Levando em conta que este circui- funcionamento. Na figura 9 apresentamos o modo
to diz sim, quando a entrada no, Basta ento lembrar que: de simular o circuito de uma porta E
ou que apresenta nvel 0, quando a
entrada 1 e vice-versa, podemos
associar a ele uma espcie de tabela
que ser de grande utilidade sempre
que estudarmos qualquer tipo de cir-
cuito lgico.
Esta tabela mostra o que ocorre
com a sada da funo quando colo-
camos na entrada todas as combina-
es possveis de nveis lgicos.
Dizemos que se trata de uma ta-
bela verdade (nos manuais em Ingls Figura 8 - Smbolos adotados para representar uma porta E ou AND.
usando chaves e uma lmpada co- Figura 10 - Smbolos para as portas OU ou OR.
mum. preciso que S1 e S2 estejam
fechadas, para que a sada (lmpa- Vemos que a sada estar no n- funo E que denominada NO-E
da) seja ativada. vel 1 se uma das entradas estiverem ou em ingls, NAND.
Para uma porta E de trs entra- no nvel 1. Na figura 12 temos os smbolos
das tabela verdade ser a seguinte: Um circuito simples com chaves e adotados para representar esta fun-
lmpada para simular esta funo o.
Entradas Sada dado na figura 11. Observe a existncia de um pe-
A B C S Quando uma chave estiver fecha- queno crculo na sada da porta para
0 0 0 0 da (entrada 1) a lmpada receber indicar a negao.
0 0 1 0 corrente (sada 1), conforme desejar- Podemos dizer que para a funo
0 1 0 0 mos. Para mais de duas variveis po- NAND a sada estar em nvel 0 se, e
0 1 1 0 demos ter portas com mais de duas somente se, todas as entradas esti-
1 0 0 0 entradas. Para o caso de uma porta verem em nvel 1.
1 0 1 0 OU de trs entradas teremos a se- A tabela verdade para uma porta
1 1 0 0 guinte tabela verdade: NO-E ou NAND de duas entradas
1 1 1 1 a seguinte:
Entradas Sada
Para que a sada seja 1, preciso A B C S Entradas Sada
que todas as entradas sejam 1. 0 0 0 0 A B S
Observamos que para uma porta 0 0 1 1 0 0 1
E de 2 entradas temos 4 combinaes 0 1 0 1 0 1 1
possveis para os sinais aplicados. 0 1 1 1 1 0 1
Para uma porta E de 3 entradas te- 1 0 0 1 1 1 0
mos 8 combinaes possveis para o 1 0 1 1
sinal de entrada. 1 1 0 1 Na figura 13 temos um circuito
Para uma porta de 4 entradas, te- 1 1 1 1 simples com chaves, que simula esta
remos 16 e assim por diante. funo.
2.7 - Funo NO-E
2.6 - Funo lgica OU As funes E, OU e NO (inver-
A funo OU ou ainda OR (do in- sor) so a base de toda a lgebra
gls) definida como aquela em que booleana e todas as demais podem
a sada estar em nvel alto se uma ser consideradas como derivadas
ou mais entradas estiver em nvel alto. delas. Vejamos:
Esta funo representada pelos Uma primeira funo importante
smbolos mostrados na figura 10. derivada das anteriores a obtida
O smbolo adotado normalmente pela associao da funo E com a Figura 11 - Circuito para simular uma
em nossas publicaes o mostrado funo NO, ou seja, a negao da porta OU ou OR de duas entradas.
em (a).
Para uma porta OU de duas en-
tradas podemos elaborar a seguinte
tabela verdade:
Entradas Sada
A B S
0 0 0
0 1 1
1 0 1
1 1 1 Figura 12 - Smbolos para as portas NO-E ou NAND.
b) Operao OU
Esta operao representada
pelo sinal (+).
A operao de uma porta OU de
Figura 17 - Elaborao da funo OU-exclusivo com inversores, portas AND e uma porta OR. entradas A e B e sada S pode ser
representada como:
A+B=S
c) Operao NO
Esta operao indicada por uma
barra da seguinte forma:
A\ = S
5. Propriedades diversas:
A.A = A
A+A = A
A.0 = 0
A.1 = A Figura 20 - Obtendo um inversor ( Funo NO ou NOT) a partir de uma porta NAND.
A+0 = A
A+1 = 1 sada depois de aplic-la a uma por- sada certamente ser:
A.A\= 0 ta NAND. a) 0 b) 1
A+A\= 1 c) Pode ser 0 ou 1
A+A.B = A 2.13 - Concluso d) Estar indefinida
Os princpios em que se baseiam
6. Teoremas de De Morgan: os circuitos lgicos digitais podem 3. O circuito que realiza a opera-
parecer algo abstratos, pois usam o lgica NO denominado:
Aplicando a operao NO a uma muito de Matemtica e isso talvez a) Porta lgica b) Inversor
operao E, o resultado obtido igual desestimule os leitores. No entanto, c) Amplificador digital
ao da operao OU aplicada aos com- eles so apenas o comeo. O esforo d) Amplificador analgico
plementos das variveis de entrada. para entend-los certamente ser re-
____ _ _ compensado, pois estes princpios 4. Se na entrada de uma porta
A.B=A+B esto presentes em tudo que um com- NAND aplicarmos os nveis lgicos 0
putador faz. Nas prximas lies, e 1, a sada ser:
Aplicando a operao NO a uma quando os princpios estudados co- a) 0
operao OU o resultado igual ao mearem a tomar uma forma mais b) 1
da operao E aplicada aos comple- concreta, aparecendo em circuitos e c) Pode ser 0 ou 1
mentos das variveis de entrada. aplicaes prticas ser fcil entend- d) Estar indefinida
los melhor.
____ _ _ Nas prximas lies, o que foi es- 5. Em qual das seguintes condi-
A+B=A.B tudado at agora ficar mais claro es de entrada a sada de uma por-
quando encontrarmos sua aplicao ta OR ser 0:
prtica. a) 0,0 b) 0,1
2.12 - Fazendo tudo com portas c) 1,0 d) 1,1
NAND
As portas NO-E, pelas suas ca- QUESTIONRIO 6. Qual o nome da funo lgi-
ractersticas, podem ser usadas para ca em que obtemos uma sada 1
obter qualquer outra funo que es- 1. Se associarmos presena de quando as entradas tiverem nveis
tudamos. Esta propriedade torna es- uma tenso o nvel lgico 1 e sua lgicos diferentes, ou seja, forem 0 e
sas portas blocos universais nos pro- ausncia o nvel 0, teremos que tipo 1 ou 1 e 0.
jetos de circuitos digitais j que, na de lgica: a) NAND
forma de circuitos integrados, as fun- a) Digital b) Positiva b) NOR
es NAND so fceis de obter e ba- c) Negativa d) Booleana c) AND
ratas. d) Exclusive OR
A seguir vamos mostrar de que 2. Na entrada de uma funo lgi-
modo podemos obter as funes es- ca NO aplicamos o nvel lgico 0. A 7. Qual a porta que pode ser
tudadas simplesmente usando portas utilizada para implementar qualquer
NAND. funo lgica:
a) Inversor (NO)
b) AND
Inversor Figura 21 - POrta E obtida c) NAND
Para obter um inversor a partir de com duas NO-E (NAND). d) OR
uma porta NAND basta unir suas en-
tradas ou colocar uma das entradas Respostas da lio n 1
no nvel lgico 1, conforme figura 20. a) 0110 0100 0101
Uma porta E (AND) obtida sim- b) 101101
plesmente agregando-se funo c) 25
NO-E (NAND) um inversor em cada d) Sem resposta (1101 no existe)
entrada, (figura 21). e) 131
A funo OU (OR) pode ser obti- f) 131
Figura 22 - Porta OU obtida
da com o circuito mostrado na g) 334
com duas NO-E (NAND).
figura 22. O que se faz inverter a
SABER ELETRNICA ESPECIAL N 8 - 2002 13
CURSO DE ELETRNICA DIGITAL
LIO 3
Na lio anterior conhecemos os 3.1 - O transistor como chave ser usado como entrada para outra,
princpios simples da lgebra de eletrnica conforme a figura 1.
Boole que regem o funcionamento Um transistor pode funcionar Na figura 1 damos um exemplo
dos circuitos lgicos digitais encontra- como um interruptor deixando passar interessante de como podemos obter
dos nos computadores e em muitos ou no uma corrente, conforme a apli- um inversor usando um transistor.
outros equipamentos. Vimos de que cao de uma tenso em sua entra- Aplicando o nvel 1 na base do
modo umas poucas funes simples da. transistor ele conduz at o ponto de
funcionam e sua importncia na ob- Assim, na simulao dos circuitos saturar, o que faz, com que a tenso
teno de funes mais complexas. que estudamos e em que usamos no seu coletor caia a 0. Por outro lado,
Mesmo sendo um assunto um pouco chaves, possvel utilizar transistores na ausncia de tenso na sua base,
abstrato, por envolver princpios ma- com uma srie de vantagens. que corresponde ao nvel 0 de entra-
temticos, o leitor pode perceber que No caso das chaves, o operador da, o transistor se mantm cortado e
possvel simular o funcionamento de era responsvel pela entrada do si- a tenso no seu coletor se mantm
algumas funes com circuitos eletr- nal, pois, atuando com suas mos alta, o que corresponde ao nvel 1.
nicos relativamente simples, usando sobre a chave, deveria estabelecer o Conforme observamos na figura
chaves e lmpadas. nvel lgico de entrada, mantendo 2, outras funes podem ser conse-
Os circuitos eletrnicos modernos, esta chave aberta ou fechada confor- guidas com transistores.
entretanto, no usam chaves e lm- me desejasse 0 ou 1. Isso significa que a elaborao de
padas, mas sim, dispositivos muito Se usarmos um transistor teremos um circuito lgico digital capaz de rea-
rpidos que podem estabelecer os uma vantagem importante: o transis- lizar operaes complexas usando
nveis lgicos nas entradas das fun- tor poder operar com a tenso ou transistores algo que pode ser con-
es com velocidades incrveis e isso nvel lgico produzido por uma outra seguido com relativa facilidade.
lhes permite realizar milhes de ope- funo e no necessariamente por
raes muito complexas a cada se- uma pessoa que acione uma chave. 3.2 - Melhorando o desempenho
gundo. Assim, as funes lgicas No entanto, usar transistores em
Nesta edio veremos que tipo de implementadas com transistores tm circuitos que correspondam a cada
circuitos so usados e como so en- a vantagem de poderem ser interliga- funo de uma maneira no padroni-
contrados na prtica em blocos bsi- das umas nas outras, pois o sinal que zada pode trazer algumas dificulda-
cos que unidos podem levar a elabo- aparece na sada de cada uma pode des.
rao de circuitos muito complicados
como os encontrados nos computa-
dores. Figura 1 - Um inversor (funo NO
O leitor ir comear a tomar con- ou NOT) usando um transistor.
tato com componentes prticos das
famlias usadas na montagem dos
equipamentos digitais. So estes os
componentes bsicos que podem ser
encontrados em circuitos digitais,
computadores e muitos outros.
Figura 5 - Faixas de tenso reconhecidas Figura 6 - As funes mais simples TTL Figura 7 - Corrente de entrada
como 0 e 1 (nvel alto e baixo). so encontradas nestes invlucros. no nvel baixo (0).
Veja ento que podemos obter e sadas, definimos o FAN OUT como
uma capacidade muito maior de exci- o nmero mximo de entradas que
tao de sada de uma porta TTL podemos ligar a uma sada TTL.
quando ela levada ao nvel 0 do que Para os componentes da famlia
ao nvel 1. TTL normal ou Standard que estamos
Isso justifica o fato de que em estudando, o FAN OUT 10.
muitas funes indicadoras, em que Por outro lado, tambm pode ocor-
ligamos um LED na sada, fazemos rer que na entrada de uma funo l-
com que ele seja aceso quando a gica TTL precisemos ligar mais de
sada vai ao nvel 0 (e portanto, a cor- uma sada TTL.
rente maior) e no ao nvel 1, con- Considerando novamente que cir-
Figura 8 - Corrente de forme a figura 11. culam correntes nestas ligaes e que
entrada no nvel alto (1). os circuitos tm capacidades limita-
- Fan In e Fan Out das de conduo, precisamos saber
Estes so termos tcnicos que at que quantidade de ligaes po-
Esta corrente vai circular quando especificam caractersticas de extre- demos fazer.
a tenso de entrada estiver com um ma importncia quando usamos cir- Desta forma o FAN-IN indica a
valor superior a 2,0 V. cuitos integrados da famlia TTL. quantidade mxima de sadas que
A sada de uma porta no precisa podemos ligar a uma entrada,
- Correntes de sada estar obrigatoriamente ligada a uma figura 13.
Quando a sada de um circuito TTL entrada de outra porta. A mesma sa-
vai ao nvel 0 (ou baixo), flui uma cor- da pode ser usada para excitar diver-
rente da ordem de 16 mA, conforme sas portas.
observamos no circuito equivalente da Como a entrada de cada porta pre-
figura 9. cisa de uma certa corrente e a sada
Isso significa que uma sada TTL da porta que ir excitar tem uma ca-
no nvel 0 ou baixo pode drenar de pacidade limitada de fornecimento ou
uma carga uma corrente mxima de de drenar a corrente, preciso esta-
16 mA, ou seja, pode absorver uma belecer um limite para a quantidade
corrente mxima desta ordem. de portas que podem ser excitadas,
Por outro lado, quando a sada de veja o exemplo da figura 12.
uma funo TTL est no nvel 1 ou Assim, levando em conta as cor-
alto, ela pode fornecer uma corrente rentes nos nveis 1 e 0 das entradas
mxima de 400 A, figura 10.
Figura 16 - Uma sada standard 3.6 - Compatibilidade entre as Observamos por esta tabela que
pode excitar 10 entradas LS. subfamlias uma sada 74 (Standard) pode exci-
Assim, temos: Um ponto importante que deve ser tar convenientemente 10 entradas
levado em conta quando trabalhamos 74LS (Low Power Schottky).
Famlia/Subfamlia: TTL Standart com a famlia Standard e as subfa- Na figura 16 mostramos como isso
Tempo de programao (ns): 10 mlias TTL a possibilidade de inter- pode ser feito.
ligarmos os diversos tipos.
Famlia/Subfamlia: Low Power Isso realmente ocorre, j que to-
Tempo de programao (ns): 33 dos os circuitos integrados da famlia 3.7 - Open Collector e
TTL e tambm das subfamlias so Totem-Pole
Famlia/Subfamlia: Low Power alimentados com 5 V. Os circuitos comuns TTL estuda-
Schottlky Devemos observar, e com muito dos at agora e que tm a configura-
Tempo de programao (ns): 10 cuidado, que as correntes que circu- o mostrada na figura 14 so deno-
lam nas entradas e sadas dos com- minados Totem Pole.
Famlia/Subfamlia: High Speed ponentes das diversas subfamlias Nestes circuitos temos uma confi-
Tempo de programao (ns): 6 so completamente diferentes, logo, gurao em que um ou outro transis-
quando passamos de uma para ou- tor conduz a corrente, conforme o n-
Famlia/Subfamlia: Schottkly tra, tentanto interligar os seus com- vel estabelecido na sada seja 0 ou 1.
Tempo de programao (ns): 3 ponentes, as regras de Fan-In e Fan- Este tipo de circuito apresenta um
Out mudam completamente. inconveniente se ligarmos duas por-
- Dissipao Na verdade, no podemos falar de tas em paralelo, conforme a figura 17.
Outro ponto importante no projeto Fan-in e Fan-out quando interligamos Se uma das portas tiver sua sada
de circuitos digitais a potncia circuitos de famlias diferentes. indo ao nvel alto (1) ao mesmo tem-
consumida e portanto, dissipada na O que existe a possibilidade de po que a outra vai ao nvel baixo
forma de calor. Quando usamos uma elaborar uma tabela, a partir das ca- (0),um curto-circuito estabelecido na
grande quantidade de funes, esta ractersticas dos componentes, em sada e pode causar sua queima.
caracterstica se torna importante tan- que a quantidade mxima de entra- Isso significa que os circuitos in-
to para o dimensionamento da fonte das de determinada subfamlia pos- tegrados TTL com esta configurao
como para o prprio projeto da placa sa ser ligada na sada de outra nunca podem ter suas sadas interli-
e do aparelho que deve ter meios de subfamlia. gadas da forma indicada.
dissipar o calor gerado.
Podemos ento comparar as dis- Figura 17 - Conflitos de nveis em
sipaes das diversas famlias, to- sadas interligadas.
mando como base uma porta ou gate:
Famlia/SubFamlia: Standard
Dissipao por Gate (mW): 10
Figura 18 - Porta NAND (no-E) com Figura 19 - O resistor "pull up" serve para
sada em coletor aberto (Open Collector). polarizar os transistores das sadas das
funes "open colletor".
desligado, circuito aberto ou terceiro
No entanto, existe uma possibili- 3.8 - Tri-State estado. Isso conseguido atravs de
dade de elaborar circuitos em que as Tri-state significa terceiro estado e uma entrada de controle denomina-
sadas de portas sejam interligadas. uma configurao que tambm da habilitao em ingls enable
Isso conseguido com a configura- pode ser encontrada em alguns cir- abreviada por EN.
o denominada Open Collector mos- cuitos integrados TTL, principalmen- Assim, quando EN est no nvel
trada na figura 18. te usados em Informtica. Na figura 0, no circuito da figura 20, o transis-
Os circuitos integrados TTL que 20 temos um circuito tpico de uma tor no conduz e nada acontece no
possuem esta configurao so indi- porta NAND tri-state que vai servir circuito que funciona normalmente.
cados como open collector e quan- como exemplo. Podem existir aplica- No entanto, se EN for levada ao
do so usados, exigem a ligao de es em que duas portas tenham nvel 1, o transistor satura, levando ao
um resistor externo denominado pull suas sadas ligadas num mesmo cir- corte, ou seja, os dois passam a se
up normalmente de 2000 ou prxi- cuito, figura 21. comportar como circuitos abertos, in-
mo disso. Uma porta est associada a um dependentemente dos sinais de en-
Como o nome em ingls diz, o primeiro circuito e a outra porta a um trada. Na sada Y teremos ento um
transistor interno est com o coletor segundo circuito. Quando um circuito estado de alta impedncia.
aberto (open collector) e para funci- envia seus sinais para a porta, o ou- Podemos ento concluir que a fun-
onar precisa de um resistor de polari- tro deve ficar em espera. o tri-state apresenta trs estados
zao. Ora, se o circuito que est em es- possveis na sua sada:
A vantagem desta configurao pera ficar no nvel 0 ou no nvel 1, Nvel lgico 0
est na possibilidade de interligarmos estes nveis sero interpretados pela Nvel lgico 1
portas diferentes num mesmo ponto, porta seguinte como informao e Alta Impedncia
figura 19. isso no deve ocorrer. As funes tri-state so muito usa-
A desvantagem est na reduo O que deve ocorrer que quando das nos circuitos de computadores,
da velocidade de operao do circui- uma porta estiver enviando seus si- nos denominados barramentos de
to que se torna mais lento com a pre- nais, a outra porta deve estar numa dados ou data bus, onde diversos
sena do resistor, pois ele tem uma situao em que na sua sada no circuitos devem aplicar seus sinais ao
certa impedncia que afeta o desem- tenhamos nem 0 e nem 1, ou seja, mesmo ponto ou devem compartilhar
penho do circuito. ela deve ficar num estado de circuito a mesma linha de transferncia des-
ses dados. O circuito que est funcio-
nando deve estar habilitado e os que
no esto funcionando, para que suas
sadas no influenciem nos demais,
devem ser levados sempre ao tercei-
ro estado.
Na figura 22 temos um exemplo
de aplicao em que so usados cir-
cuitos tri-state . Uma unidade de
processamento de um computador
envia e recebe dados para/de diver-
sos perifricos usando uma nica li-
nha (bus). Todos os circuitos ligados
a estas linhas devem ter sadas do tipo
Figura 20 - Uma porta NAND TTL tri-state. tri-state.
20 SABER ELETRNICA ESPECIAL N 8 - 2002
CURSO DE ELETRNICA DIGITAL
LIO 4
Na lio anterior mostramos aos duas famlias correspondem pratica- caes em que mais vantajoso usar
leitores que os circuitos integrados mente a tudo que pode ser feito em um tipo e aplicaes em que o outro
digitais so organizados em famlias matria de circuitos digitais, o seu tipo melhor.
de modo a manter uma compatibili- conhecimento dar as bases neces- Os transistores de efeito de cam-
dade de caractersticas que permita srias ao trabalho com este tipo de po usados nos circuitos integrados
sua interligao direta sem a neces- componente. CMOS ou MOSFETs tm a estrutura
sidade de qualquer componente adi- bsica mostrada na figura 1 onde
cional. Vimos na ocasio que as fa- tambm aparece seu smbolo.
mlias contam com dezenas ou mes- OS CIRCUITOS Conforme podemos ver, o eletro-
mo centenas de funes que atuam INTEGRADOS CMOS do de controle a comporta ou gate
como blocos ou tijolos a partir dos (g) onde se aplica o sinal que deve
quais podemos construir qualquer CMOS significa Complementary ser amplificado ou usado para
circuito eletrnico digital, por mais Metal-Oxide Semiconductor e se re- chavear o circuito. O transistor po-
complexo que seja. Na verdade, os fere a um tipo de tecnologia que utili- larizado de modo a haver uma ten-
prprios blocos tendem a ser cada vez za transistores de efeito de campo ou so entre a fonte ou source (s) e o
mais completos, com a disponibilida- Field Effect Transistor (FET) em lugar dreno ou drain (d). Fazendo uma ana-
de de circuitos integrados que conte- dos transistores bipolares comuns logia com o transistor bipolar,
nham milhares ou mesmo dezenas de (como nos circuitos TTL) na elabora- podemos dizer que a comporta do
milhares de funes j interligadas de o dos circuitos integrados digitais. MOSFET equivale base do transis-
modo a exercer uma tarefa que seja Existem vantagens e desvanta- tor bipolar, enquanto que o dreno
muito utilizada. o caso dos circuitos gens no uso de transistores de efeito equivale ao coletor e a fonte ao emis-
integrados VLSI de apoio encontrados de campo, mas os fabricantes conse- sor, figura 4.2.
nos computadores, em que milhares guem pouco a pouco eliminar as dife- Observe que entre o eletrodo de
de funes lgicas j esto interliga- renas existentes entre as duas fam- comporta, que consiste numa placa
das para exercer dezenas ou cente- lias com o desenvolvimento de de alumnio e a parte que forma o
nas de funes comuns nestes equi- tecnologias de fabricao, aumentan- substrato ou canal por onde passa a
pamentos. do ainda a sua velocidade e reduzin- corrente, no existe contato eltrico
Na lio anterior estudamos a fa- do seu consumo. De uma forma ge- e nem juno, mas sim uma finssima
mlia TTL e suas subfamlias muito ral, podemos dizer que existem apli- camada de xido de alumnio ou xi-
comuns na maioria dos equipamen-
tos eletrnicos, analisando as princi- Figura 1 - Um transistor CMOS
pais funes disponveis e tambm de canal N (NMOS).
suas caractersticas eltricas.
No entanto, existem outras famli-
as e uma muito utilizada justamen-
te a que vamos estudar nesta lio: a
famlia CMOS. Se bem que as duas
famlias CMOS e TTL tenham carac-
tersticas diferentes, no so incom-
patveis. Na verdade, conforme vere-
mos, elas podem ser interligadas em
Substrato
determinadas condies que o leitor
P
deve conhecer e que tambm sero
abordadas nesta lio. Como estas
22 SABER ELETRNICA ESPECIAL N 8 - 2002
CURSO DE ELETRNICA DIGITAL
CURSO BSICO DE
Assim, ELETRNICA
no tipo P uma tenso posi- DIGITAL
APLICAES DIGITAIS
tiva de comporta aumenta sua con-
duo, ou seja, faz com que ele satu- Da mesma forma que podemos
re e no tipo N, uma tenso negativa elaborar funes lgicas bsicas
de comporta que o leva satura- usando transistores bipolares co-
o. muns, tambm podemos fazer o mes-
Mais uma vez fazendo uma com- mo com base nos transistores de efei-
parao com os tipos bipolares, po- to de campo MOS. A tecnologia
demos dizer ento que enquanto os CMOS (Complementary MOS) permi-
Figura 2 - Equivalncia de funes dos transistores bipolares so tpicos am- te que os dispositivos tenham carac-
eletrodos para transistores MOS e bipolares. plificadores de corrente, os FETs ou tersticas excelentes para aplicaes
transistores de efeito de campo MOS digitais.
do metlico, que d nome ao disposi- so tpicos amplificadores de tenso. CMOS significa que em cada fun-
tivo (metal-oxide). Esta diferena leva o transistor de o temos configuraes em que tran-
A polaridade do material semi- efeito de campo MOS a apresentar sistores de canal N e de canal P so
condutor usado no canal, que a par- caractersticas muito interessantes usados ao mesmo tempo, ou seja,
te do transistor por onde circula a cor- para aplicaes em Eletrnica Digital usamos pares complementares, con-
rente controlada, determina seu tipo ou Analgica. forme diagrama do inversor lgico
e tambm a polaridade da tenso que Uma delas est no fato de que a mostrado na figura 5. Conforme ex-
a controla. impedncia de entrada do circuito plicamos no item anterior, a polarida-
Assim, encontramos na prtica extremamente elevada, o que signifi- de da tenso que controla a corrente
transistores de efeito de campo tipo ca que precisamos praticamente s principal nos transistores de efeito de
MOS de canal N e transistores de efei- de tenso para controlar os dispositi- campo MOS depende justamente do
to de campo tipo MOS de canal P. vos CMOS. tipo de material usado no canal, que
Na verdade, os prprios transisto- Assim, preciso uma potncia pode ser do tipo P ou do tipo N.
res MOS podem ainda ser divididos extremamente baixa para o sinal que Assim, se levarmos em conta que
em dois tipos: enriquecimento e em- vai excitar a entrada de um circuito nos circuitos digitais temos dois nveis
pobrecimento que levam a dois tipos integrado CMOS, j que praticamen- de sinal possveis, podemos perceber
de representao. Para nosso curso te nenhuma corrente circula por este que dependendo do nvel deste sinal
mais importante lembrar que exis- elemento. aplicado comporta dos dois transis-
tem transistores MOS tipo P e tipo N. A outra est no fato de que, dife- tores ao mesmo tempo, quando um
Na figura 3 temos os smbolos rentemente dos transistores bipolares deles estiver polarizado no sentido de
adotados para representar os dois ti- que s comeam a conduzir quando conduzir plenamente a corrente
pos de transistores. uma tenso da ordem de 0,6 V vence (saturado), o outro estar obrigatori-
Podemos dizer, de maneira geral, a barreira de potencial de sua juno amente polarizado no sentido de cor-
que estes transistores so equivalen- base-emissor, os FETs no tm esta tar esta corrente (corte).
tes aos tipos NPN e PNP bipolares. descontinuidade de caractersticas, o No circuito indicado, quando a
A corrente que circula entre a fon- que os torna muito mais lineares em entrada A estiver no nvel baixo (0) o
te e o dreno pode ser controlada pela qualquer aplicao que envolva am- transistor Q2 conduz, enquanto Q1
tenso aplicada comporta. Isso sig- plificao de sinais. permanece no corte. Isso significa que
nifica que, diferentemente dos transis- Na figura 4 temos as curvas ca- Vdd, que a tenso de alimentao
tores bipolares em que a corrente de ractersticas de um MOSFET de ca- positiva, colocada na sada, o que
coletor depende da corrente de base, nal N. corresponde ao nvel alto ou 1.
no transistor de efeito de campo, a
corrente do dreno depende da tenso
de comporta.
Por outro lado, quando na entra- Figura 6 - A nica corrente do circuito passa
da aplicamos o nvel alto, que pela carga externa.
corresponde ao Vdd (tenso de ali-
mentao), o transistor Q1 que con-
duz e com isso o nvel baixo ou 0 V
que ser colocado na sada.
Conforme sabemos, estas carac-
tersticas correspondem justamente a
funo inversora.
CONSUMO E VELOCIDADE
Analisando o circuito inversor to- uma placa de metal fixada no mate- antes de chegar a um certo ponto em
mado como base para nossas expli- rial semicondutor e isolada por meio que ele seja necessrio, e a soma
caes, vemos que ele apresenta de uma camada de xido, funciona dos atrasos no for prevista poder
duas caractersticas importantes. como a armadura ou placa de um haver diversos problemas de funcio-
A primeira que sempre um dos capacitor, verifique a figura 7. namento.
transistores estar cortado, qualquer Isso significa que, ao aplicarmos Veja, entretanto, que a carga de
que seja o sinal de entrada (alto ou um sinal de controle a uma funo um capacitor num circuito de tempo,
baixo) logo, praticamente no circula deste tipo, a tenso no sobe imedia- como o na figura 8 at um determi-
corrente alguma entre o Vdd e o pon- tamente at o valor desejado, mas nado nvel de tenso depende tam-
to de terra (0 V). A nica corrente que precisa de um certo tempo necess- bm da tenso de alimentao.
ir circular ser eventualmente a de rio para carregar o capacitor repre- Assim, com mais tenso, a carga
um circuito externo excitado pela sa- sentado pelo eletrodo de comporta. mais rpida e isso nos leva a uma
da, figura 6. Se bem que o eletrodo tenha dimen- caracterstica muito importante dos
Isso significa um consumo extre- ses extremamente pequenas, se le- circuitos CMOS digitais que deve ser
mamente baixo para este par de tran- varmos em conta as impedncias en- levada em conta em qualquer aplica-
sistores em condies normais, j que volvidas no processo de carga e tam- o: com maior tenso de alimen-
na entrada a impedncia elevads- bm a prpria disponibilidade de cor- tao, os circuitos integrados
sima e praticamente nenhuma corren- rente dos circuitos excitadores, o tem- CMOS so mais rpidos.
te circula. Este consumo da ordem po envolvido no processo no des- Assim, enquanto que nos manuais
de apenas 10 nW (nW = nanowatt = prezvel e um certo atraso na propa- de circuitos integrados TTL encontra-
0,000 000 001 watt). gao do sinal ocorre. mos uma velocidade mxima nica de
fcil perceber que se integrar- O atraso nada mais do que a di- operao para cada tipo (mesmo por-
mos 1 milho de funes destas num ferena de tempo entre o instante em que sua tenso de alimentao fixa
circuito integrado, ele ir consumir que aplicamos o sinal na entrada e o de 5 V), nos manuais CMOS encon-
apenas 1 mW! Na prtica temos fato- instante em que obtemos um sinal na tramos as velocidades associadas s
res que tornam maior este consumo, sada. tenses de alimentao (j que os cir-
como por exemplo, eventuais fugas, Nos circuitos integrados CMOS t- cuitos integrados CMOS podem ser
a necessidade de um ou outro com- picos como os usados nas aplicaes alimentados por uma ampla faixa de
ponente especial de excitao que digitais, para um inversor como o do tenses).
exija maior corrente, etc. exemplo, este atraso da ordem de 3 Um exemplo disso pode ser obser-
Mas, ao lado das boas caracters- nanossegundos (3 ns). vado nas caractersticas de um circui-
ticas, ele tambm tem seus proble- Isso pode parecer pouco nas apli- to integrado CMOS formado por seis
mas: um deles est no fato de que o caes comuns, mas se um sinal ti- inversores (hex inverter) onde temos
eletrodo de controle (comporta) que ver de passar por centenas de portas as seguintes frequncias mximas de
operao:
QUESTIONRIO
Respostas da Lio n 2:
1-b 2-b 3-a 4-a 5-a 6-d 7-c
Respostas da Lio n3:
1-a 2-c 3-d 4-b 5-d 6-c 7-d
Respostas desta edio:
1-c 2-c 3-d 4-b 5-a 6-c
LIO 5
Nas duas lies anteriores estu- Vimos, desta forma, que a tabela 0 1 1 = 3
damos as famlias lgicas CMOS e verdade para uma funo AND de 1 0 0 = 4
TTL, analisando suas caractersticas duas entradas, como a representada 1 0 1 = 5
eltricas principais e a maneira como na figura 1, pode ser dada por: 1 1 0 = 6
os componentes so fabricados atra- 1 1 1 = 7
vs de alguns circuitos tpicos. A B S
Nesta lio continuaremos a es- 0 0 0 O conhecimento da contagem bi-
tudar as funes lgicas, agora de 0 1 0 nria facilita bastante a elaborao de
uma forma mais completa. Analisare- 1 0 0 tabelas verdades, quando todas as
mos o que ocorre quando juntamos 1 1 1 combinaes possveis de nveis l-
diversas funes lgicas, prevendo o gicos em 2, 3 ou 4 entradas devam
que acontece com suas sadas. Os Veja que nas colunas de entrada ser estudadas.
circuitos complexos, como os usados (A e B) para termos todas as combi- Assim, uma vez que o leitor conhe-
nos computadores, por exemplo, se naes possveis, fazemos o equiva- a o comportamento das principais
aproveitam das operaes complica- lente numerao binria de 0 a 3, j funes, sabendo o que ocorre na
das que muitas portas lgicas podem que: sada de cada uma quando temos
realizar em conjunto. Assim, de fun- determinadas entradas e sabendo
damental importncia para nosso es- 0 0 = 0 elaborar tabelas verdades, fica fcil
tudo saber analisar estas funes. 0 1 = 1 combinar funes e saber o que acon-
1 0 = 2 tece em suas sadas.
1 1 = 3
5.1 - As tabelas verdade 5.2 - Lgica Combinacional
Os diversos sinais de entrada apli- Para uma tabela verdade feita para Vamos partir de um exemplo sim-
cados a uma funo lgica, com to- uma porta AND de 3 entradas tere- ples de lgica combinacional usando
das as suas combinaes possveis, mos: tabelas verdades para saber o que
e a sada correspondente podem ser ocorre na sua sada, com o circuito
colocados numa tabela. A B C S da figura 2.
Nas colunas de entradas coloca- 0 0 0 0 Este circuito faz uso de uma porta
mos todas as combinaes possveis 0 0 1 0 AND, um inversor e uma porta OR. O
de nveis lgicos que as entradas po- 0 1 0 0 resultado desta configurao uma
dem assumir. Na coluna correspon- 0 1 1 0 funo combinacional com trs entra-
dente sada colocamos os valores 1 0 0 0 das e uma sada.
que esta sada assume em funo 1 0 1 0
dos nveis lgicos correspondentes na 1 1 0 0
entrada. 1 1 1 1
0 0 0 = 0
Figura 1 - Funes ou porta 0 0 1 = 1 Figura 2 - Circuito combinacional
AND (E) de duas entradas. 0 1 0 = 2 simples com trs entradas.
Para elaborar a tabela verdade Sabemos que a tabela verdade Resultando na seguinte tabela:
para este circuito e assim determinar- para o inversor :
mos todas as sadas possveis em A B C S1 S2 S
funo das entradas, devemos levar A S 0 0 0 1 0 1
em conta que ele formado por duas 0 1 0 0 1 1 0 1
etapas. 1 0 0 1 0 1 0 1
Na primeira etapa temos a porta 0 1 1 1 1 1
AND e o inversor, enquanto que na Ora, como em nosso caso A a 1 0 0 0 0 0
segunda etapa temos a porta OR. Isso entrada do inversor e S1 sua sada, 1 0 1 0 0 0
significa que as sadas dos circuitos podemos partir para a determinao 1 1 0 0 0 0
da primeira etapa, que chamaremos de toda a coluna S1 simplesmente in- 1 1 1 0 1 1
de S1 e S2 so a entrada da segunda vertendo os valores de A, da seguin-
etapa. te forma: Trata-se de uma funo bastante
Temos ento de levar em conta interessante que pode ser definida
estas sadas na elaborao da tabe- A B C S1 S2 S como a que fornece uma sada alta
la verdade que ter no seu topo as 0 0 0 1 somente quando a entrada A estiver
seguintes variveis: 0 0 1 1 no nvel baixo, no importando as
0 1 0 1 demais entradas ou ainda quando as
A B C S1 S2 S 0 1 1 1 trs entradas estiverem no nvel alto.
1 0 0 0
A,B e C so as entradas dos cir- 1 0 1 0
cuitos. S1 e S2 so pontos intermedi- 1 1 0 0 5.3 - Como Projetar Um Circuito
rios do circuito que precisam ser ana- 1 1 1 0 Combinacional
lisados para a obteno de S, que O problema de saber o que acon-
a sada final do circuito. Para encontrar os valores da co- tece com a sada de um circuito for-
Comeamos por colocar em A, B luna S2 devemos observar que ela mado por muitas funes lgicas
e C todas as suas condies poss- corresponde tabela verdade da fun- quando suas entradas recebem diver-
veis, ou todas as combinaes de n- o AND onde as entradas so B e C sas combinaes de sinais no o
veis lgicos que podem ser aplicadas e a sada S2. mais importante para o projetista de
ao circuito: equipamentos digitais. Na verdade,
B C S2 muito mais importante que este pro-
A B C S1 S2 S 0 0 0 cedimento justamente fazer o con-
0 0 0 0 1 0 trrio, ou seja, projetar um circuito
0 0 1 1 0 0 que, em funo de determinados si-
0 1 0 1 1 1 nais de entrada, fornea exatamente
0 1 1 na sada o que se deseja.
1 0 0 Temos ento: O projeto de um circuito que te-
1 0 1 nha uma determinada funo envol-
1 1 0 A B C S1 S2 S ve um procedimento de sntese em
1 1 1 0 0 0 1 0 algumas etapas.
0 0 1 1 0 Na primeira etapa deve ser defini-
O passo seguinte colocar os va- 0 1 0 1 0 do o problema, estabelecendo-se exa-
lores possveis de S1, que corres- 0 1 1 1 1 tamente qual a funo a ser executa-
ponde sada do inversor. 1 0 0 0 0 da, ou seja, quais as entradas e quais
1 0 1 0 0 as sadas.
1 1 0 0 0 Numa segunda etapa, coloca-se
1 1 1 0 1 o problema numa tabela verdade ou
ainda na forma de equaes lgicas.
Finalmente, levando em conta O procedimento que abordaremos
que S1 e S2 so entradas de uma por- neste curso ser basicamente o da
ta OR de duas entradas cuja sada obteno das funes a partir das ta-
S, podemos elaborar a coluna final de belas verdade e das equaes lgi-
sadas (S) cas.
Finalmente, numa terceira etapa,
S1 S2 S obtemos o circuito que exercer as
0 0 0 funes desejadas.
0 1 1 Na terceira etapa, um ponto impor-
Figura 3 - Duas formas de se 1 0 1 tante consiste na minimizao do cir-
obter a mesma funo.
1 1 1 cuito, j que na maioria dos casos
30 SABER ELETRNICA ESPECIAL N 8 - 2002
CURSO DE ELETRNICA DIGITAL
pode-se implementar a mesma fun- Vamos tomar como exemplo a ta- Substituindo pelos valores encon-
o de muitas formas diferentes como bela verdade abaixo para determinar trados teremos:
atesta o circuito simples apresentado a funo lgica correspondente: __ _ _ _
na figura 3. S = A.B.C + A.B.C + A.B.C + A.B.C
Veja que podemos ter o mesmo A B C Y linha
circuito com quantidades de portas 0 0 0 0 1 Esta ento a funo lgica que
diferentes, na prtica devemos sem- 1 0 0 1 2 representa a tabela verdade que pro-
pre levar este fato em conta. No 0 1 0 1 3 pusemos como parte inicial do pro-
apenas o nmero de portas que de- 1 1 0 0 4 blema e para a qual devemos encon-
terminar a configurao final, mas 0 0 1 1 5 trar um circuito equivalente.
sim, seu custo e a eventual utilizao 1 0 1 0 6
em outras partes do circuito. 0 1 1 0 7 Passo 2 - Implementao dos
Por exemplo, se o circuito j esti- 1 1 1 1 8 Circuitos Combinacionais
ver usando dois inversores dos seis Conforme estudamos em lies
disponveis num circuito integrado e Indicamos a linha na ltima colu- anteriores, possvel usar as portas
a nossa funo tiver uma soluo um na de modo a facilitar as explicaes NAND e NOR como blocos lgicos
pouco maior, mas que use estes in- seguintes. universais a partir dos quais podemos
versores, ser interessante adot-la Observamos que temos sadas no elaborar qualquer outra funo ou
para aproveitar os inversores ociosos. nvel 0 para as linhas 0, 3, 5 e 6, en- mesmo funes mais complexas.
A seguir daremos um exemplo de quanto para as linhas 1, 2, 4 e 7 te- Para exemplificar vamos analisar
como obter os circuitos a partir de mos sadas 1. uma funo um pouco mais simples
uma tabela verdade. Isso quer dizer que teremos a fun- do que a obtida no passo anterior.
o OU para as linhas cuja sada 1 Tomemos a expresso:
a) Passo 1 - Determinao das que podem ser encaradas como ope- _ _ _
equaes lgicas raes OR com tabelas que teriam 1 S=A.B.C + A.B.C
Lembramos que para as funes na sada apenas nas linhas 1, 2, 4 e Podemos tentar implement-la
estudadas temos as seguintes repre- 7, conforme mostrado a seguir: usando portas NAND e eventualmen-
sentaes: ABC Y A B C S1 A B C S2 A B C S3 A B C S4
Funo E (AND) 00 0 0 00 0 0 00 0 0 00 0 0 00 0 0
00 1 1 00 0 1 00 1 0 00 1 0 00 1 0
Y=A.B 01 0 1 01 0 0 01 0 1 01 0 0 01 0 0
01 1 0 = 01 1 0 + 01 1 0 + 01 1 0 + 01 1 0
Funo No E (NAND) 10 0 1 10 0 0 10 0 0 10 0 1 10 0 0
___ 10 1 0 10 1 0 10 1 0 10 1 0 10 1 0
Y=A.B 11 0 0 11 0 0 11 0 0 11 0 0 11 0 0
11 1 1 11 1 0 11 1 0 11 1 0 11 1 1
Funo OU (OR)
Isso nos permite escrever as equa- te inversores, j que a barra sobre
Y=A+B cada letra indica sua negativa, con-
es lgicas para cada uma das qua-
tro tabelas da seguinte forma: forme estudamos.
Funo No OU (NOR) A operao (.) pode ser realizada
_ _
____ utilizando-se uma porta NAND que li-
S1 = A . B . C que
Y=A+B gada a um inversor nos fornece uma
corresponde a A=0, B=0 e C=1
_ porta AND.
Funo No (NOT) ou inversor Assim, conforme a figura 4, po-
S2 = A . B . C que
__ demos implementar A.B.C usando
corresponde a A=0, B=1 e A=0
Y=A uma porta NAND de 3 entradas e um
_ _
S3 = A . B . C que inversor.
Funo ou exclusivo Veja na figura 5 como a opera-
corresponde a A=1, B=0 e C=0
(Exclusive OR) o A.B.C pode ser implementada.
S4 = A . B . C que A soma (+) pode ser implementa-
Y=A(+)B da com uma porta OR ligada a dois
corresponde a A=1, B=1 e C=1
inversores, figura 6.
Como a sada S a combinao
das quatro funes temos:
S = S1 + S2 + S3 + S4
Figura 4 - A funo A.B.C implementada. Figura 5 - Implementao da funo A.B.C
5.5 - DIAGRAMAS DE
KARNAUGH
Um processo bastante interessan-
te para representar uma tabela ver-
dade e a partir dela obter uma simpli-
ficao dos circuitos utilizados para
sua implementao o que faz uso
Figura 13 - O mesmo circuito
dos chamados diagramas ou mapas
Figura 12 - Dois tipos diferentes de usando um nico tipo de porta.
de Karnaugh.
portas so usados neste circuito.
O diagrama de Karnaugh consis- cada quadro difere do adjacente em
casos em que podemos trabalhar com te numa tabela retangular com nme- apenas um dgito.
funes NAND ou NOR. ro de quadros que corresponde a 2 Dizemos que so adjacentes os
Como as duas solues levam aos elevado ao expoente N, onde N o termos que esto direita e esquer-
mesmos resultados, num projeto pr- nmero de variveis do circuito. da de cada quadro e tambm os que
tico interessante analisar as confi- Cada varivel lgica ocupa no gr- esto acima e abaixo. Tambm so
guraes obtidas para um problema fico metade da sua extenso e seu adjacentes os que estiverem na mes-
nos dois casos. Adota-se ento a so- complemento ocupa a outra metade. ma fila, mas um na primeira coluna e
luo que utilizar menos circuitos ou Na figura 13 temos o modo como outro na ltima.
que for mais conveniente, por exem- so elaborados os diagramas de Na figura 16 temos um mapa com
plo, aproveitando portas ociosas de Karnaugh para 1, 2 e 3 variveis, com a identificao das adjacncias.
um circuito integrado j utilizado no as expresses lgicas corresponden- Assim, o que fazemos plotar a
mesmo projeto com outras finalida- tes a cada caso. tabela verdade da funo que dese-
des. Estas expresses so obtidas de jamos implementar num mapa de
uma forma muito semelhante usa- Karnaugh com o que ser possvel
5.4 - SIMPLIFICANDO E da no conhecido joguinho de bata- identificar melhor as adjacncias e
MINIMIZANDO lha naval onde a posio de cada assim fazer as simplificaes.
Uma consequncia da possibilida- tiro dada por duas coordenadas, Para que o leitor entenda como
de de construir funes complexas a uma correspondente s linhas e ou- funciona o mapa de Karnaugh numa
partir de portas bsicas como OR e tra s colunas. simplificao de uma funo, vamos
AND (OU e E) a otimizao de um Na figura 15 mostramos, como tomar como exemplo a funo que
projeto aproveitando poucos tipos de exemplo, de que modo um diagrama dada pela seguinte tabela verdade:
circuitos integrados bsicos. de Karnaugh de 4 variveis pode ser
Assim, se tivermos uma funo obtido com a incluso dentro de cada A B S
que seja obtida utilizando-se portas quadro da expresso corresponden- 0 0 1
AND e OR como a mostrada na figu- te. No diagrama (b) da figura 14 os 0 1 1
ra 12, ela ter o inconveniente de pre- quadros foram preenchidos com os 1 0 0
cisar de dois tipos diferentes de cir- valores 0 e 1 correspondentes s en- 1 1 1
cuitos integrados. tradas. Este diagrama chamado
Se quisermos esta funo com cir- tambm de diagrama de Veitch. Uma Desejamos expressar esta tabela
cuitos TTL, por exemplo, aproveitare- observao importante em relao a como a soma de produtos, o que sig-
mos trs das trs portas de trs en- esta representao por 0 e 1 que nifica que os valores adjacentes que
tradas de um circuito 7411 e tambm
precisaremos aproveitar uma das qua-
tro portas OR de duas entradas de um
circuito integrado 7432.
Evidentemente, estaremos usan-
do dois circuitos integrados, desper-
diando 1/3 de um e 3/4 do outro.
Podemos simplificar consideravel-
mente este circuito se usarmos ape-
nas portas NAND com a configurao
equivalente mostrada na figura 13.
Este circuito, que apresenta a
mesma funo do anterior, usa as trs
portas de um circuito integrado 7410.
Utilizamos apenas um circuito inte-
grado que totalmente aproveitado, Figura 14 - Diagrama de Karnaugh para uma (a) duas (b) e trs (c) variveis.
Figura 16 - Adjacncias
no mapa de Karnaugh
para 4 variveis. Figura 17 - A tabela verdade
plotada no Mapa de Karnaugh.
LIO 6
OS ELEMENTOS BIESTVEIS
Na lio anterior analisamos os 6.2 - FLIP-FLOP R-S conduzindo, Q estar no nvel baixo
modos segundo os quais podemos (0) e /Q estar no nvel alto (1).
saber o que acontece quando combi- O Flip-Flop R-S (de Reset e Set) O processo que leva o flip-flop a
namos funes lgicas. Vimos os pro- tem sua configurao com transisto- este estado inicial pronto para funcio-
cedimentos utilizados para res mostrada na figura 1 e funciona nar muito rpido, no demorando
implementar um circuito a partir de da seguinte maneira: mais do que alguns microssegundos.
uma tabela verdade ou ainda da ex- Quando alimentamos o circuito, Quando o flip-flop se encontra na
presso da funo lgica. No entan- dada as mnimas diferenas que po- situao indicada, com Q=0 e /Q=1,
to, as funes lgicas no consistem dem existir entre as caractersticas dizemos que ele se encontra setado
nos nicos blocos bsicos usados nos dos dois transistores, um deles con- ou armado.
projetos de circuitos digitais. Alm duzir mais do que o outro. Supondo A mudana de estado do flip-flop
dessas funes, existem outras e um que este transistor seja Q1, h uma pode ser obtida aplicando-se um si-
grupo delas que executa funes de queda de tenso no seu coletor que nal conveniente na entrada. Como
relevante importncia nos equipa- reduz em consequncia a corrente usamos transistores NPN para comu-
mentos so as formadas pelos ele- que polariza a base de Q2 via R2. tar o flip-flop, temos de fazer conduzir
mentos biestveis. Nesta lio vere- Nestas condies, a tenso do por um instante o transistor que est
mos como funcionam estes elemen- coletor de Q 2 se mantm alta, cortado, ou seja, devemos aplicar um
tos, os seus tipos e onde podem ser realimentando a base de Q1 via R3 e pulso positivo na entrada correspon-
usados. a situao final do circuito dente.
estabelecida: Q1 satura e Q2 fica no Assim, estando o flip-flop na con-
corte. O flip-flop encontra seu estado dio indicada, se desejarmos mudar
estvel inicial. o estado, aplicamos o pulso na entra-
6.1 - OS FLIP-FLOPS O flip-flop R-S tem duas sadas da SET. O transistor Q2 conduz por
representadas por Q e /Q, assim, na um instante, realimentando via R3 a
Os flip-flops so elementos de cir- condio inicial estvel, com Q 1 base de Q1 que cortado.
cuito que podem apresentar em seu
funcionamento apenas dois estados
estveis. No existem estados inter-
medirios entre estes dois estados.
A aplicao de um sinal de entra-
da pode mudar o dispositivo de um
estado para outro e como a qualquer
momento podemos saber qual o
estado em que ele se encontra, pos-
svel considerar este circuito como
uma memria capaz de armazenar
um bit.
O flip-flop o elemento bsico das
chamadas memrias estticas.
Existem diversos tipos de flip-flops
encontrados nos circuitos digitais e
que analisaremos a partir de agora. Figura 1 - Um flip-flop R-S com transistores discretos.
R S Qn+1
Qn+1
0 0 1 1 Figura 4 - Um flip-flop R-S com portas NOR e sua tabela verdade.
0 1 0 1
1 0 1 0
1 1 Qn
Qn
da.
Se a mudana de estado ou dis-
paro (gatilhamento) ocorre quando o
sinal de clock passa de 0 para 1, os
flip-flops so denominados positive
edge-triggered, enquanto que, se o
disparo ocorre quando o clock vai do
nvel 1 para 0, ou seja, na queda do
nvel lgico, os flip-flops so chama-
dos de negative edge-triggered.
Neste tipo de circuito muito im-
portante levar em conta, num projeto
de maior velocidade, os tempos em
que todo o processo ocorre.
Assim, partindo do diagrama de
tempos da figura 9, vemos que a sa-
da do flip-flop s completa sua mu-
dana de estado depois de um certo
tempo, do pulso de clock ter sido apli-
cado.
Dois tempos so importantes nes-
Figura 7 - Diagrama de tempos para o circuito da figura 6. te tipo de circuito.
a) tH: Hold Time ou Tempo de
Manuteno o tempo em que a en-
trada deve permanecer ainda no cir-
cuito para que seu nvel lgico seja
reconhecido pelo flip-flop.
b) tS: Setup Time ou tempo em
que a entrada do flip-flop deve per-
manecer no estado desejado antes da
transio do clock que vai provocar a
mudana de estado do circuito.
Duas entradas podem ser acres-
centadas neste circuito, verifique a fi-
gura 10, dotando-o de recursos im-
portantes para aplicaes prticas.
Uma das entradas denominada
PRESET (/PR) ou pr-ajuste e tem
Figura 8 - Flip-flop R-S Mestre-Escravo completo. por funo levar imediatamente as
sadas do circuito a um estado deter-
minado (Q=1 e /Q=0), independente-
mente do que esteja acontecendo nas
demais entradas.
Sua ativao ocorre quando /PR
estiver em 0 e /CLR em 1, no caso
apresentado, pois a / sobre a identifi-
cao indica que ela est ativa no n-
vel baixo.
A outra entrada denominada
CLEAR ou apagamento tem por fun-
o levar as sadas aos estados Q=0
e /Q=1, independentemente do que
estiver ocorrendo nas demais entra-
das.
importante observar que estas
duas entradas no podem ser
ativadas ao mesmo tempo, pois isso
levaria o circuito a um estado
Figura 9 - Tempos no flip-flop R-S. indeterminado que inclusive poderia
D Qn+1
Figura 16 - Smbolos do flip-flop D.
0 0
1 1
de tempos mostrado na figura 18. Este comportamento significa na
Quando a entrada T deste circuito realidade a diviso da frequncia de
6.6 - FLIP-FLOP TIPO T est no nvel baixo, o flip-flop se man- clock por dois. Em outras palavras,
tm em seu estado anterior, mesmo este circuito se comporta como um
O nome vem de Toggle ou com a aplicao do pulso de clock. divisor de frequncia, encontrando
complementao, seu smbolo mos- No entanto, quando a entrada T est aplicaes prticas bastante impor-
trado na figura 17. no nvel alto, o flip-flop muda de esta- tantes em Eletrnica Digital.
O que este circuito faz pode ser do. Se estava setado, ele resseta e Um exemplo de aplicao dado
entendido facilmente pelo diagrama se estava ressetado, ele seta. na figura 19 em que associamos di-
6.7 - TRANSFORMANDO
FLIP-FLOPS
44
SABER ELETRNICA N 302/98 SABER ELETRNICA ESPECIAL N 8 - 2002
25
CURSO DE ELETRNICA DIGITAL
LIO 7
OS FLIP-FLOPS E FUNES
LGICAS EM CIRCUITOS INTEGRADOS
Na lio anterior aprendemos Low Power Shottky (74LS) o flip-flop resseta. A frequncia mxi-
como funcionam os principais tipos de - 45 MHz ma de operao destes flip-flops de
flip-flops, verificando que, dependen- High Speed (74H) - 50 MHz 20 MHz com um consumo por circui-
do dos recursos que cada um possua, (74S) - 125 MHz to integrado da ordem de 20 mA.
podem ser empregados de diversas importante observar que para os
formas. Tambm vimos as entradas flip-flops TTL preciso alguns cuida-
que estes dispositivos podem conter dos, como por exemplo, manter sem- b) 7474 - DUPLO FLIP-FLOP
para melhorar seu desempenho em pre as entradas CLEAR e PRESET TIPO D COM PRESET E CLEAR
determinadas aplicaes, como por em nveis definidos. Deixando estas
exemplo, nos computadores. Estuda- entradas abertas, podem ocorrer ins- Os flip-flops contidos no invlucro
mos ainda nas primeiras lies do tabilidades de funcionamento. DIL de 14 pinos disparam com a tran-
curso as funes lgicas usadas em O nvel em que elas devem ser sio positiva do sinal de clock
diversos circuitos. Tudo isso nos leva deixadas, ou seja, sua conexo no (Positive-Edge Triggered). A pinagem
necessidade de contarmos com Vcc ou 0 V depende da aplicao. deste circuito integrado mostrada na
estas funes na forma de circuitos figura 3.
integrados. De fato, existem muitos A tabela verdade que apresenta o
circuitos integrados TTL e CMOS con- a) 7473 - DUPLO funcionamento dos flip-flops deste
tendo flip-flops dos tipos estudados e FLIP-FLOP J-K COM CLEAR
todas as funes lgicas (portas e in-
versores e amplificadores) e ser jus- Num nico invlucro de 14 pinos
tamente deles que falaremos nesta Dual in Line temos 2 flip-flops do tipo
lio. J-K com entrada de Clear. A pinagem
deste circuito integrado mostrada na
figura 1.
6.1 - OS FLIP-FLOPS TTL Os flip-flops so sensveis ao n-
vel de clock (Level Triggered) com
A famlia de circuitos integrados entrada de Clear assncrono. O funcio-
digitais TTL conta com uma grande namento dos flip-flops deste circuito Figura 2 - Tabela verdade que
quantidade de flip-flops usados numa integrado pode ser melhor entendido descreve o funcionamento do 7473.
infinidade de aplicaes prticas. pela tabela verdade da figu-
A diferena de cada tipo de circui- ra 2.
to integrado no est apenas no tipo Nesta tabela, o smbolo
de flip-flop que contm como tambm com a forma de um pulso de
nos seus recursos e na sua quantida- sinal representa um pulso de
de. Tambm devemos observar que clock positivo aplicado en-
um fator importante na escolha de um trada correspondente.
flip-flop para uma determinada apli- Observe que quando J e
cao a sua velocidade. Para as di- K esto aterradas, o clock
versas famlias TTL podemos especi- no tem efeito sobre o cir-
ficar as mximas velocidades dos cuito. Na operao normal,
seus flip-flops da seguinte maneira: a entrada Clear deve ser
Standard (74) - 35 MHz mantida no nvel alto. Se a
Figura 1 - 7473 - Duplo flip-flop J-K.
Low Power (74L) - 3 MHz entrada Clear for aterrada,
Figura 5 - 7475 - Quatro flip-flops tipo D. Figura 7 - Dois flips-flops J-K- com Preset e Clear.
Figura 9 - 74174 - Seis flip-flops tipo D. Figura 11 - Oito flip-flops tipo D com clear.
48
38 SABER ELETRNICA
SABER ELETRNICA
ESPECIAL N
N8303/98
- 2002
CURSO DE ELETRNICA DIGITAL
Figura 13 - 74LS374 - Oito flip-flops tipo D. Figura 15 - 4013 - Dois flip-flops tipo D.
Figura 17 - 4027 - Dois flip-flops J-K. Figura 18 - Tabela verdade para os flip-flops do 4027.
SABER
SABER ELETRNICA
ELETRNICA N
ESPECIAL
303/98 N 8 - 2002 49
39
CURSO DE ELETRNICA DIGITAL
O invlucro o DIL de 14 pinos Observe que temos acesso tanto podem ser levadas ao mesmo tempo
da figura 15. as sadas normais como complemen- ao nvel alto, pois isso representa um
A tabela verdade para este circui- tares de cada um dos flip-flops e que estado no permitido.
to integrado est na figura 16. as sadas CLEAR E PRESET esto As sadas vo ao estado de alta
Pela tabela verdade vemos que as ativas no nvel alto. No entanto, como impedncia com a entrada EN (habi-
entradas CLEAR E PRESET so ati- nos demais flip-flops, estas sadas litao ou ENABLE) levada ao nvel
vas no nvel alto, mas que somente no podem ser ativadas ao mesmo baixo. Quando o nvel da entrada EN
uma delas pode estar nesta condio tempo, pois levariam os flip-flops a alto, as sadas so conectadas aos
de cada vez. Se as duas entradas uma condio no permitida. flip-flops, transferindo seus estados
PRESET e CLEAR forem colocadas Como no caso anterior, a frequn- para os circuitos externos.
no nvel alto ao mesmo tempo, o flip- cia depende da tenso de alimenta- Como estes circuitos no usam
flop vai para uma condio no per- o. Para uma tenso de alimentao clocks, eles no devem ser ligados em
mitida. de 10 V, a frequncia mxima de ope- cascata para formar contadores ou
A informao presente na entra- rao da ordem de 8 MHz. shift-registers.
da D transferida para a sada, quan-
do as entradas assncronas PRESET
E CLEAR esto inativas. c) 4043 - QUATRO FLIP-FLOPS d) 40174 - SEIS
importante observar que a velo- S R-S (Lgica NOR) FLIP-FLOPS TIPO D
cidade de operao dos circuitos
CMOS depende da tenso de alimen- Este circuito integrado contm Este circuito integrado contm seis
tao, como j estudamos nas lies quatro flip-flops R-S independentes flip-flops tipo D disparados pela tran-
anteriores. com sadas tri-state. O invlucro DIL sio positiva do sinal de clock. Ape-
Nos manuais de circuitos integra- de 16 pinos mostrado na figura 19. nas uma das sadas de cada flip-flop
dos CMOS os leitores podero encon- Em cada um dos flip-flops, as en- acessvel externamente e o CLEAR
trar tabelas que trazem os diversos tradas SET e RESET podem normal- comum a todos eles. O invlucro
tempos de propagao dos sinais e mente ficar no nvel baixo. Se a en- DIL de 16 pinos com a pinagem mos-
as frequncias de operao em fun- trada SET for levada ao nvel alto, a trada na figura 20. Todos os flip-flops
o desta tenso de alimentao. sada ir e permanecer no nvel alto. so controlados por uma entrada co-
Podemos dizer apenas que, para uma Se a entrada RESET for levada ao mum de clock. A tabela verdade para
alimentao de 10 V, a frequncia nvel alto a sada ir e permanecer os flip-flops deste circuito integrado
mxima de clock ser de 7 MHz. no nvel baixo. As duas sadas no mostrada na figura 21.
uma alimentao de 10 V, a frequn- mostrada na figura 24 e cada unida- usadas de forma independente. A
cia mxima de clock de 10 MHz. de exige uma corrente de 12 mA. pinagem mostrada na figura 28.
O consumo por unidade de apro-
ximadamente 4 mA.
7.3 - FUNES c) 7404 - Seis Inversores
LGICAS TTL (Hex Inverter)
g) 7432 - Quatro portas
Podemos contar com uma boa Os seis inversores deste circuito OR de duas entradas
quantidade de circuitos integrados integrado podem ser usados de for-
contendo as principais funes lgi- ma independente. A pinagem est na As portas OR deste circuito inte-
cas em tecnologia TTL. Damos a se- figura 25. grado podem ser usadas de modo in-
guir alguns dos mais importantes, j dependente e a corrente total exigida
que para obter informaes sobre a da ordem de 19 mA. A pinagem est
totalidade ser interessante contar d) 7408 - Quatro Portas na figura 29.
com um manual TTL. AND de duas entradas
Figura 26 - Quatro portas AND de duas entradas. Figura 27 - Trs portas NAND de trs entradas.
CMOS. Daremos a seguir algumas d) 4023 - Trs portas Dependendo dos nveis lgicos
das mais usadas. NAND de trs entradas aplicados nestas entradas de progra-
mao, o circuito se comporta como
As trs portas NAND deste circui- funes NOR, OR, NAND ou AND
a) 4001 - Quatro Portas to integrado podem ser usadas de com 8 entradas ou ainda de forma
NOR de duas entradas maneira independente. A pinagem combinada, realizando ao mesmo
mostrada na figura 34. tempo funes de portas OR e AND
Este circuito integrado contm cada um de 4 entradas e outras que
quatro portas NOR em invlucro DIL so mostradas na figura 37.
de 14 pinos com a pinagem mostra- e) 4025 - Trs portas NOR Assim, por exemplo, se colocar-
da na figura 31. de trs entradas mos todas as trs entradas de pro-
O consumo por circuito integrado gramao no nvel alto (Ka,Kb e Kc=
da ordem de 10 nW. Encontramos neste circuito inte- 111), o circuito se comporta como
grado trs funes NOR que podem duas portas AND de quatro entradas
ser usadas de forma independente. A ligadas a uma porta OR de duas en-
b) 4011 - Quatro portas pinagem mostrada na figura 35. tradas.
NAND de duas entradas Veja ento que esta interessante
funo pode servir de coringa em
Em invlucro DIL de 14 pinos en- 7.5 - A FUNO TRI-STATE muitos projetos, pois consegue simu-
contramos quatro portas NOR de EXPANSVEL DO 4048 lar a operao de diversas combina-
duas entradas de funcionamento in- es de outros circuitos integrados
dependente. O invlucro com a iden- O circuito integrado 4048 tem ca- CMOS.
tificao dos terminais mostrado na ractersticas muito interessantes para Internamente, o 4048 bastante
figura 32. projetos CMOS envolvendo funes complexo contendo 32 funes inde-
lgicas. Conforme estudamos, usan- pendentes programadas pelos nveis
do combinaes apropriadas de lgicos aplicados s entradas corres-
c) 4012 - Duas portas funes simples, possvel simular pondentes.
NAND de quatro entradas qualquer outra funo mais comple-
xa. justamente isso que faz o 4048
As quatro portas NOR de duas que tem a pinagem mostrada na fi- QUESTIONRIO
entradas deste circuito integrado po- gura 36.
dem ser usadas de forma indepen- Este circuito possui 8 entradas, 1. Qual o conjunto de funes
dente. A identificao dos terminais uma sada e trs entradas de progra- que o leitor provavelmente no
deste circuito integrado est na figu- mao. encontrar na forma de um circuito
ra 33.
Figura 28 - Duas portas NAND de quatro entradas. Figura 29 - Quatro portas OR de duas entradas.
Figura 35 - 4025 - Trs portas NOR de trs entradas. Figura 36 - 4048 - Funo expansvel de 8 entradas tri-state.
4. Um latch como o circuito TTL 5. Qual a condio proibida nos d) Sadas ligadas s entradas D ou
7475 usado para: flip-flops CMOS e TTL? Clear
a) Contagem binria a) Entradas J e K ligadas em paralelo
b) Diviso de frequncia b) Preset e Clear ao mesmo tempo
c) Operao como porta AND ativos 1-a, 2-c, 3-c, 4-d, 5-b
d) Armazenamento de informao c) Preset e Clear ao mesmo tempo Respostas:
digital desativados
LIO 8
OS MULTIVIBRADORES
ASTVEIS E MONOESTVEIS
Na lio anterior aprendemos tambm so muito importantes em RC. Dizemos que este tipo de osci-
como funcionam os principais tipos de aplicaes relacionadas com a Ele- lador do tipo RC. Analisemos me-
flip-flops, verificando que dependen- trnica Digital. lhor como funciona a configurao
do dos recursos de cada um, eles mostrada na figura 1.
podem ser empregados de diversas Quando a alimentao
formas. Tambm vimos as entradas 8.1 - MULVIBRADORES ASTVEIS estabelecida, um dos transistores
que estes dispositivos podem conter conduz mais do que outro e inicial-
para melhorar seu desempenho em Os circuitos digitais trabalham sin- mente podemos ter, por exemplo, Q1
determinadas aplicaes, como por cronizados, em sua maioria, por sinais saturado, e Q 2 cortado. Com Q 1
exemplo, nos computadores. Vimos retangulares que precisam ser produ- saturado o capacitor C1 carrega-se via
tambm que os flip-flops so usados zidos por algum tipo de oscilador. O R1 de modo que a tenso no capacitor
como divisores de frequncia ou c- oscilador, que produz o sinal de sobe gradualmente at o ponto em
lulas de memria. Tudo isso nos leva CLOCK ou relgio deve ter carac- que, estando carregado, o transistor
necessidade de contar com esta tersticas especiais e para isso podem Q2 polarizado no sentido de condu-
funo na forma de circuitos integra- ser usadas diversas configuraes. zir. Quando isso ocorre, Q2 tem um
dos. De fato, existem muitos circuitos Uma das configuraes mais in- dos seus terminais aterrado e descar-
integrados TTL e CMOS contendo flip- teressantes justamente aquela que rega-se. Nestas condies Q1 vai ao
flops dos tipos estudados e ser jus- parte de um circuito bastante seme- corte e Q2 satura. Agora a vez de C2
tamente deles que falaremos nesta lhante aos flip-flops que estudamos carregar-se at que ocorra novamen-
lio. Tambm enfocaremos algumas na lio anterior. te uma comutao dos transistores e
configuraes que em lugar de dois Este circuito recebe o nome de um novo ciclo de funcionamento.
estados estveis possuem apenas multivibrador astvel e se caracteriza As formas de onda geradas neste
um, alm das configuraes que no por no ter dois, nem um estado es- circuito so mostradas na figura 2,
possuem nenhum estado estvel. tvel. Este circuito muda constante- observando-se o ciclo de carga e des-
Estes circuitos denominados multivi- mente de estado, numa velocidade carga dos capacitores.
bradores astveis e monoestveis que depende dos valores dos com-
ponentes usados e que, portanto gera
um sinal retangular.
Da mesma forma que estudamos
os flip-flops partindo da configurao
bsica com transistores, vamos estu-
dar o multivibrador astvel.
Assim, caso tenhamos a configu-
rao mostrada na figura 1, usando
transistores, os capacitores propor-
cionam uma realimentao que leva
o circuito oscilao.
O multivibrador astvel um cir-
cuito em que a frequncia determi-
Figura 1 - Multivibrador astvel nada por um capacitor e um resistor,
usando dois transistores. ou seja, por uma constante de tempo Figura 2 - Formas de onda no circuito da
figura 1.
SABER ELETRNICA ESPECIAL N 8 - 2002 55
CURSO DE ELETRNICA DIGITAL
LIO 9
OS CONTADORES DIGITAIS
Na lio anterior analisamos o casos, o instante em que uma opera- nmeros crescentes, ou seja, dos va-
princpio de funcionamento de um dos o deve ser realizada muito impor- lores mais baixos para os mais altos,
mais importantes blocos da Eletrni- tante e isso implica em que os circui- como (1,2,3,4...). So tambm cha-
ca Digital, o flip-flop. Vimos que estes tos devam ser habilitados no instante mados pelo termo ingls de UP
blocos poderiam ter diversos tipos de em que os nveis lgicos so aplica- COUNTERS.
comportamento e que, quando reuni- dos em sua entrada. Os contadores podem ser RE-
dos, poderiam apresentar comporta- Isso significa que tais circuitos GRESSIVOS ou DECRESCENTES,
mentos interessantes como, por devem ser sincronizados por algum quando a contagem feita dos valo-
exemplo, a capacidade de dividir tipo de sinal vindo de um circuito ex- res mais altos para os mais baixos
frequncias, de armazenar informa- terno. E este circuito nada mais do como (4,3,2,1...).O termo ingls
es (bits), alm de outras. Nesta li- que um oscilador que produz um si- DOWN COUNTERS.
o vamos nos dedicar justamente a nal de clock ou relgio. Se bem que possamos fazer con-
uma das funes mais importantes Os circuitos que operam com es- tadores usando funes lgicas co-
dos flip-flops que a de fazer a con- tes sinais so denominados circuitos muns e mesmo flip-flops discretos,
tagem do nmero de pulsos, o que com lgica sincronizada. podemos contar na prtica com cir-
corresponde em ltima anlise a con- Para os contadores temos ento cuitos integrados em lgica TTL ou
tagem de bits. A partir desta conta- diversas classificaes que levam em CMOS que j possuam contadores
gem podemos usar estes circuitos conta estes e outros fatores, por completos implementados.
para a realizao de operaes mais exemplo:
complexas como somas, manipulao
de dados etc. 9.1 - CONTADOR ASSNCRONO
a) Classificao quanto
ao sincronismo: Conforme explicamos, neste tipo
9 - OS TIPOS DE CONTADORES Os contadores podem ser de contador, o sinal de clock aplica-
ASSNCRONOS, quando existe o si- do apenas ao primeiro estgio, fican-
Em Eletrnica Digital devemos nal de clock aplicado apenas ao pri- do os demais sincronizados pelos
separar os circuitos lgicos sem meiro estgio. Os estgios seguintes estgios anteriores.
sincronismo daqueles que possuam utilizam como sinal de sincronismo a Na figura 1 temos a estrutura b-
algum tipo de sincronismo externo, ou sada de cada estgio anterior. Estes sica de um contador deste tipo usan-
seja, que usam um sinal de CLOCK. contadores tambm so denomina- do flip-flops do tipo J-K.
Existem aplicaes em que tudo dos Ripple Counters. Usamos trs estgios ou trs flip-
o que importa para o circuito fazer Os contadores tambm podem ser flops ligados de tal forma que a sada
uma operao com determinados n- SNCRONOS, quando existe um si- Q do primeiro serve de clock para o
veis lgicos aplicados sua entrada, nal de clock nico externo aplicado a segundo, e a sada Q do segundo ser-
quando eles esto presentes, no todos os estgios ao mesmo tempo. ve de clock para o terceiro.
importando quando isso ocorra. Tais Sabemos que os flip-flops ligados
circuitos no precisam de sincronismo da forma indicada funcionam como
algum e so mais simples de serem b) Classificao quanto divisores de frequncia.
utilizados. ao modo de contagem Assim, o sinal de clock aplicado
No entanto, com circuitos muito Os contadores podem ser PRO- ao primeiro tem sua frequncia divi-
complexos, como os utilizados em GRESSIVOS ou CRESCENTES, dida por 2.
computadores e em muitos outros quando contam numa sequncia de A frequncia estar dividida por 4
46 SABER ELETRNICA N 305/98
60 SABER ELETRNICA ESPECIAL N 8 - 2002
CURSO DEDE
CURSO BSICO ELETRNICA DIGITAL
ELETRNICA DIGITAL
Entrada QA QB QC Valor
Fig. 1 - Um contador Binrio
assncrono. 0 1 1 1 7
1 1 1 0 6
2 1 0 1 5
3 1 0 0 4
4 0 1 1 3
5 0 1 0 2
6 0 0 1 1
7 0 0 0 0
Entrada QC QB QA
0 0 0 0
1 0 0 1
2 0 1 0
3 0 1 1
4 1 0 0
5 1 0 1
6 1 1 0
7 1 1 1
SABER
SABERELETRNICA
ELETRNICAN 305/98 N 8 - 2002
ESPECIAL 49 63
CURSO DE ELETRNICA DIGITAL
CURSO BSICO DE ELETRNICA DIGITAL
decrescente. Assim, o que faze- assncronos, os tempos de comuta- Assim, o primeiro flip-flop muda de
mos colocar um circuito seletor nes- o dos flip-flops influem no funcio- estado a cada pulso de clock. No en-
sas sadas, de tal modo que ele colo- namento final do circuito, pois eles so tanto, J do segundo flip-flop est liga-
que a sada Q de cada flip-flop na cumulativos. do sada Q do primeiro. Isso signifi-
entrada de clock do seguinte, quan- Em outras palavras, cada estgio ca que o segundo flip-flop s mudar
do a contagem deve ser progressiva, precisa esperar o anterior completar de estado quando o primeiro flip-flop
e coloque a sada /Q na entrada do a operao antes de iniciar a sua. for ressetado, ou seja, a cada dois
seguinte, quando na contagem Usando lgica sincronizada, ou pulsos de clock.
descrescente. Trs portas NAND para seja, um contador em que todos os Da mesma forma, com o uso de
cada estgio podem fazer isso a par- estgios so sincronizados por um uma porta AND, o terceiro flip-flop s
tir do sinal de comando UP/DOWN. clock nico, este problema no existe vai mudar de estado quando as sa-
e podemos ter contadores muito mais das Q do primeiro e segundo flip-flop
rpidos, na verdade, contadores cuja forem ao nvel 1, ou seja, a cada 4
9.4 - CONTADORES SNCRONOS velocidade independe do nmero de pulsos de clock.
etapas. Para 4 bits, utilizando 4 estgios,
Sincronizar a contagem por um Para mostrar como isso pode ser podemos usar o circuito mostrado na
clock nico aplicado a todos os est- feito, vamos tomar como exemplo o figura 12.
gios no apenas uma necessidade circuito da figura 11. Um problema que ocorre com este
dos circuitos mais complexos, princi- Este circuito utiliza flip-flops tipo J- tipo de configurao que a partir de
palmente, os usados em Informtica K ligados de uma forma denominada 3 estgios, a cada estgio que acres-
e Instrumentao. PARALLEL CARRY. centamos no contador devemos adi-
O sincronismo de todos os estgi- Nesta forma de ligao, J e K do cionar uma porta AND cujo nmero
os pelo mesmo clock tem ainda van- primeiro flip-flop so mantidas no n- de entradas vai aumentando.
tagens operacionais impor tantes. vel alto por meio de um resistor liga- Assim, para 4 estgios, a porta
Conforme vimos, nos contadores do ao positivo da alimentao (Vcc). deve ter trs entradas, para 5 estgi-
os, 4 entradas e assim por diante.
Uma maneira de no termos este
Fig. 11 - Contador sncrono problema consiste em usar uma con-
do tipo Parallel Carry figurao diferente de contador apre-
sentada na figura 13 e denominada
RIPPLE CARRY.
Neste circuito as portas usadas
sempre precisam ter apenas duas
entradas, o que importante para a
implementao prtica do contador.
No entanto, como desvantagem
deste circuito, temos uma limitao da
velocidade de operao, pois como o
sinal para os estgios vem da porta
anterior, temos de considerar seu
atraso.
SABER
SABERELETRNICA
ELETRNICAN 305/98 N 8 - 2002
ESPECIAL 5165
CURSO DE ELETRNICA
CURSO BSICO DIGITAL
DE ELETRNICA DIGITAL
A tabela verdade para este modo
de operao ser:
Entrada QD QC QB QA
0 0 0 0 0
1 0 0 0 1
2 0 0 1 0
3 0 0 1 1
4 0 1 0 0
5 0 1 0 1
6 0 1 1 0
7 0 1 1 1
8 1 0 0 0
9 1 0 0 1
10 1 0 1 0
11 1 0 1 1
Fig. 14 - 7490 - Contador de
dcada/divisor por 10. Na segunda forma de operao, Fig. 15 - Contador BCD com o 7490.
ligamos a sada QD entrada A. O
aplicado no CLK2 tem a circuito funcionar como um divisor si- 4018 - Contador/Divisor Por N
frequncia dividida por 5. Na opera- mtrico de frequncia. A frequncia
o normal as entradas R0(1) e R0(2) do sinal de clock aplicado entrada Este circuito integrado, que ser
devem ser mantidas no nvel baixo. B ser dividida por 12 e o sinal ter melhor analisado na prxima lio,
um ciclo ativo de 50%. pode fazer a diviso ou contagem de
b) 7492 - Contador-Divisor por 12 Na operao sem nenhuma liga- pulsos em valores at 10 programa-
Este circuito integrado contm o externa, o sinal aplicado entra- dos pelas ligaes externas.
quatro flip-flops ligados como um da A ter sua frequncia dividida por Sua pinagem mostrada na figu-
divisor por 2 e um divisor por 6 que 2 e o sinal aplicado na entrada B ter ra 19 e seu uso ser visto posterior-
podem ser usados de maneira inde- sua frequncia dividida por 6. mente.
pendente.
A pinagem deste circuito integra- QUESTIONRIO
do TTL mostrada na figura 17. 9.7 - CONTADORES E
O disparo dos flip-flops ocorre na DIVISORES CMOS 1. Que tipo de contador tem cada
transio do sinal de clock do nvel estgio controlado pelo anterior, com
alto para o nvel baixo. Para ressetar Temos ainda diversos circuitos in- o sinal de clock aplicado apenas ao
o contador para 0000, basta aplicar o tegrados em tecnologia CMOS con- primeiro estgio?
nvel lgico 1 nas entradas R0. tendo contadores e divisores.
Existem trs modos de operao A seguir veremos um dos mais im- a) Sncrono
para este circuito integrado: portantes. b) Assncrono
Como contador at 12, basta ligar Na operao normal, contando at c) Ripple Counter
a sada QA entrada B. O sinal de 10, as entradas RST e EN devem ser d) Contador de dcada
clock aplicado entrada A. mantidas no nvel baixo.
Levando-se a entrada RST ao n-
vel alto, o contador ressetado. Se a
entrada EN for levada ao nvel alto, a
contagem paralisada.
Na figura 18 temos as formas de
onda deste contador, mostrando de
que forma em cada instante temos
sempre apenas uma sada no nvel
alto.
Como em todos os circuitos
CMOS, a frequncia mxima de con-
tagem depende da tenso de alimen-
tao. Para 10 V, a frequncia mxi-
ma da ordem de 5 MHz.
Fig. 17 - 7492 -
Fig. 16 - Divisor por 10 simtrico. Contador/divisor por 12.
MONTAGEM,
MANUTENO E
CONFIGURAO DE
COMPUTADORES PESSOAIS
240 Pginas
www.revistapcecia.com.br
Autor: Edson D'Avila
Este livro contm informaes
Fig. 18 - Forma de onda nas sadas do 4017. detalhadas sobre montagem de com-
putadores pessoais. Destina-se aos
2. Qual o valor mximo de con- d) No possvel fazer isso leitores em geral que se interessam
tagem de um contador que use 4 flip- pela informtica. um ingresso para
flops? 5. Qual dos contadores/divisores o fascinante mundo do Hardware dos
a) 4 abaixo relacionados tem sadas do Computadores Pessoais. Seja um
b) 8 tipo 1-de- 10? integrador. Monte seu computador
c) 16 a) 7400 b) 7490 de forma personalizada e sob medi-
d) 10 c) 74190 d) 4017 da. As informaes esto baseadas
nos melhores produtos de inform-
3. Para um contador de 4 estgi- Resp.:1-b, 2-c, 3-a, 4-b, 5-d tica. Ilustraes com detalhes requs-
os, um do tipo sncrono e outro simos iro ajudar no trabalho de
assncrono, qual o mais rpido? montagem, configurao e manuten-
a) O contador sncrono o. Escrito numa linguagem sim-
b) O contador assncrono ples e objetiva, permite que o leitor
c) Ambos tm a mesma velocida-
trabalhe com computadores pesso-
ais em pouco tempo. Anos de expe-
de
rincia profissional so apresentados
d) Depende do modo como so
de forma clara e objetiva.
usados Preo: R$ 36,00
PEDIDOS
4. Podemos fazer a contagem at Verifique as instrues na
solicitao de compra da ltima
valores que no sejam potncias de pgina. Maiores informaes
2 usando que tipos de circuitos? pelo telefone Disque e
a) Contadores comuns sozinhos Compre (011) 6942-8055.
b) Contadores comuns e funes www.editorasaber.com.br
SABER PUBLICIDADE
lgicas E PROMOES LTDA.
c) Somente funes lgicas com- Rua Jacinto Jos de Arajo, 315
plexas Fig. 19 - 4018 - Divisor por n programvel. Tatuap - So Paulo - SP
SABER
SABERELETRNICA
ELETRNICANESPECIAL
305/98 N 8 - 2002 53 67
CURSO DE ELETRNICA DIGITAL
LIO 10
APLICAO PARA OS
CONTADORES DIGITAIS/DECODIFICADORES
Na lio anterior estudamos os No entanto, usando recursos sim- tos externos, ou ainda pelos dois re-
contadores e divisores de frequncias ples como portas, podemos alterar cursos. A programao consiste na
que consistem em blocos digitais utili- este comportamento e assim obter interligao de determinados pinos,
zando flip-flops, elementos fundamen- a diviso por qualquer nmero inteiro enquanto que o uso de portas con-
tais para o projeto de circuitos. Na que seja menor que o valor n da divi- siste na ligao de funes lgicas
mesma lio vimos o funcionamento so final do mdulo ou contador, determinadas entre pinos previamen-
dos contadores em detalhes, analisan- figura 2. te fixados para esta finalidade.
do os diversos tipos possveis e algu- Na prtica, temos contadores e Nesta lio veremos alguns circui-
mas alteraes que podem ser feitas divisores na forma de circuitos inte- tos prticos que podem ser usados na
no seu modo de ligao e na prpria grados digitais que podem ser usa- diviso de frequncia, sendo, entre-
utilizao, de grande importncia para dos na diviso por determinados tanto, interessante definir dois termos
os projetos prticos. nmeros fixados por elementos inter- importantes que usaremos muitas
Nesta lio continuaremos a explo- nos do circuito e tambm podem ser vezes na definio das caractersticas
rar o assunto, com a anlise de alguns usados na diviso por qualquer outro destes circuitos.
circuitos prticos que podem ser ela- valor, quer seja por meio de progra- a) Mdulo - o valor n ou valor
borados com base nos circuitos inte- mao, quer seja pelo uso de elemen- mximo que um contador pode con-
grados TTL e CMOS que consistem
em contadores e divisores de
frequncia.
Ser muito importante o leitor pres-
tar bastante ateno nestes blocos
pela sua utilidade no projeto de gran-
de quantidade de circuitos digitais e
para o entendimento de circuitos equi-
valentes encontrados em computado- Figura 1 - Cada etapa de um divisor
res e outras aplicaes semelhantes. com flip-flops faz a diviso por 2.
10.1 - CONTADORES/DIVISORES
POR N
b) Divisores por 3
Divisores por 3 com base em flip-
flops TTL e portas so mostrados a
Figura 8 - Contador/divisor de ii
seguir. O primeiro, mostrado na figu-
mdulo 3 - com sada
ra 8, usa dois flip-flops do 74107 e
decodificada.
uma porta NAND 7400.
Este circuito foi estudado na lio
anterior, consistindo num contador
decodificado com sada 1-de-3.
O segundo mostrado na figura 9
e faz uso do mesmo circuito integra-
do 74107 e duas portas NOR do 7402.
Este circuito se caracteriza por ter
uma sada simtrica, ou seja, com ci-
clo ativo de 50%.
c) Divisores por 4
Na figura 10 temos trs circuitos
prticos que permitem fazer a diviso
ou contagem at 4. Todos eles se ba- Figura 9 - Contador/
seiam em circuitos integrados TTL divisor de mdulo 3.
comuns, que j estudamos na lio
anterior.
d) Divisores por 5
Usando circuitos integrados TTL e
CMOS, temos diversas possibilidades
de implementar divisores de fre-
quncia ou contadores de mdulo 5.
g) Divisores por 8
Na figura 14 temos quatro circui-
tos de contadores/divisores de
mdulo 8 usando circuitos integrados
TTL e CMOS.
Em cada bloco temos o tipo de dis-
paro do circuito.
Assim, temos trs configuraes
em que o disparo ocorre na transio
negativa do sinal de clock e um cir-
cuito em que esse disparo ocorre na
transio positiva.
Nas aplicaes prticas, muito
Figura 12 - importante observar qual o tipo de
Contadores/ sinal que far o disparo, principalmen-
divisores de te, nas que operam com lgica sin-
mdulo 6. cronizada.
Para os circuitos integrados 8281
e 7493, a contagem at 8 normal,
pois esses consistem em divisores
com este mdulo. No entanto, para o
8280 preciso fazer uma programa-
o. Assim, ele conta de 0 at 8 e
quando chega em 8, volta novamen-
te a zero.
h) Divisores por 9
Os circuitos contadores/divisores
com mdulo 9 so mostrados na fi-
gura 15.
j) Divisores por 11
Divisores/contadores com mdulo
11 podem ser elaborados com certa
Figura 13 - facilidade usando circuitos integrados
Contadores/ comuns. Na figura 17 temos quatro
divisores de exemplos de como isso pode ser fei-
mdulo 7. to, destacando-se o que faz uso do
4018, que o nico que no precisa
de nenhum componente externo.
Conforme vimos, o 4018 contador
regressivo e basta programar sua en-
trada para que ele faa a diviso pelo
mdulo desejado, o que simplifica
i) Divisores por 10
Na figura 16 temos 5 circuitos de
divisores/contadores de mdulo 10
usando integrados TTL e CMOS.
Figura 16 - Contadores/divisores
Figura 15 - Contadores/divisores de mdulo 9. de mdulo 10.
Figura 17 - Contadores/divisores de mdulo 11.
bastante os projetos que fazem k) Divisores por 12 que outras duas comutam na transi-
seu uso. Quatro configuraes de divisores o positiva. Observe que apenas
Para os demais, temos como des- por 12 so mostradas na figura 18. uma delas, a que faz uso do circuito
taque o que faz uso do 74161 e 8288 Duas delas comutam na transio integrado 74161, necessita de um in-
que necessitam de portas externas. negativa do sinal de clock, enquanto versor externo.
l) Divisor por 13
A diviso pelo mdulo 13 pode ser
feita com os dois circuitos mostrados
na figura 19.
A mais simples a que faz uso
do contador regressivo 4018, que tem
a programao digital para este valor
nas entradas correspondentes. A uti-
lizao do 8281 tem por desvantagem
a necessidade de alguns componen-
tes externos adicionais.
m) Divisor por 14
Figura 18 - Contadores/ A diviso por 14 pode ser feita
divisores de mdulo 12. pelos circuitos integrados 8281 e
74161 na configurao mostrada na
figura 20.
Veja que nos dois casos precisa-
mos usar duas funes externas para
n) Diviso por 15
A diviso/contagem at 15 pode
ser feita com os circuitos mostrados
na figura 21.
Com o uso do 4018 temos a con-
figurao mais simples, j que no
precisamos de nenhum componente
externo, mas to somente programar
as entradas de programao para di-
vidir pelo mdulo desejado. J com o
uso do 74161 (TTL) precisamos usar
um inversor externo.
vamente simples, pois se trata de va- acessveis, o que pode ser muito im-
Os dois circuitos operam com a
lor normal para 4 flip-flops ligados em portante nas aplicaes em que se
transio positiva do sinal de clock.
cascata. Assim, conforme observa- deseja a funo de contador.
Em se necessitando de uma opera-
mos na figura 22, as configuraes Dois dos circuitos operam com a
o com a transio negativa, basta
de divisores/contadores com este transio positiva do sinal de clock,
agregar um inversor na entrada.
mdulo so relativamente simples. enquanto que outros dois operam com
Os quatro divisores/contadores a transio negativa do sinal de clock.
o) Diviso por 16
possuem sadas com pesos 1-2-4-8
A diviso pelo mdulo 16 relati-
QUESTIONRIO
Respostas:
1-d, 2-d, 3-a,
(digi-10)
LIO 11
COMO FUNCIONAM OS REGISTRADORES
DE DESLOCAMENTO (SHIFT-REGISTERS)
SABER
SABERELETRNICA
ELETRNICAN 307/98 N 8 - 2002
ESPECIAL 3177
CURSO DE DE
CURSO BSICO ELETRNICA DIGITAL
ELETRNICA DIGITAL
srie. Em outras palavras, este cir- Fig. 5 - Registrador tipo SISO (Serial-IN/Serial-OUT).
cuito tem entrada serial ou serial-in.
Exatamente como ocorre com a
porta serial de um computador, os
dados so enfileirados e entram um
aps outro e vo sendo armazenados
em flip-flops, conforme o circuito da
figura 5. c) SIPO - Serial-In/Parallel-out Existem ainda os tipos bidirecio-
Da mesma forma, como verifica- nais como o mostrado na figura 9, em
b) PISO - Parallel-in/Serial out mos na figura 7, podemos carregar os que os dados podem ser deslocados
No entanto, existe uma segunda dados em srie e fazer sua leitura em nas duas direes. Este um regis-
possibilidade de operao para os paralelo. trador do tipo SISO.
shift-registers, que a de operar com Os registradores que operam des- Veja que o sentido de deslocamen-
a entrada de dados em paralelo e sair ta forma podem ser tambm denomi- to determinado por uma entrada que
com estes mesmos dados em srie. nados conversores srie-paralelo ou atua sobre portas que modificam o
Dizemos que se trata de um shift- paralelo-srie, conforme o modo de ponto de aplicao dos sinais em
register com entrada paralela e sada funcionamento. cada flip-flop, exatamente como es-
serial. tudamos nos contadores up e down
Na figura 6 temos um diagrama d) PIPO - Parallel-in/Parallel-out das lies anteriores.
que usa 4 flip-flops tipo D e que tem Estes so circuitos em que os da- Com a aplicao de um nvel lgi-
entrada de dados paralela e sada dos so carregados ao mesmo tem- co conveniente na entrada LEFT/
serial. po e depois lidos ao mesmo tempo RIGHT, podemos determinar o senti-
Analisemos como ele funciona: pelas sadas dos flip-flops, veja a fi- do de deslocamento dos dados no
Os dados so colocados ao mes- gura 8. Os registradores de desloca- circuito.
mo tempo na entrada, pois ela opera mento podem ainda ser classificados
em paralelo. Por exemplo, se vamos quanto direo em que os dados
armazenar o dado 0110, esses dados podem ser deslocados. 11.3 - OPERANDO
so aplicados ao mesmo tempo nas Dizemos que se trata do tipo Shift- COM BINRIOS
entradas correspondentes (S) dos flip- Right, quando os dados so desloca-
flops. dos para a direita e que se trata de Conforme o leitor j percebeu, os
No primeiro pulso de clock, os flip- um tipo Shift-Left, quando os dados registradores de deslocamento po-
flops armazenam esses dados. As- so deslocados somente para a es- dem memorizar nmeros binrios,
sim, os flip-flops que possuem nvel 1 querda. recebendo-os em srie ou paralelo e
em sua entrada S passam esse nvel
sada (FF2, FF3). Por outro lado, os
que possuem nvel 0 na sua entrada,
mantm este nvel na sada (FF1 e
FF4).
Isso significa que, aps o pulso de
clock, as sadas dos flip-flops apre-
sentaro os nveis 0110. Fig. 7 - Shift-register tipo SIPO (Serial-IN/Parallel-OUT).
32
78 SABER ELETRNICA
SABER ELETRNICA N8307/98
ESPECIAL N - 2002
CURSO DEDE
CURSO BSICO ELETRNICA DIGITAL
ELETRNICA DIGITAL
entregando-os depois em srie ou
paralelo.
Nos computadores, esta configu-
rao bastante usada tanto na con-
verso de dados de portas como nas
prprias memrias e outros circuitos
internos.
interessante observar que na
configurao que tomamos como
exemplo, em que so usados 4 flip-
flops, os bits armazenados seguem
uma determinada ordem.
Assim, quando representamos o
nmero 5 (0101), cada um dos bits
tem um valor relativo, que depende
da sua posio no dado, conforme j
estudamos em lies anteriores.
SABER
SABERELETRNICA
ELETRNICA N 307/98 N 8 - 2002
ESPECIAL 3379
CURSO DE ELETRNICA DIGITAL
CURSO BSICO DE ELETRNICA DIGITAL
Fig. 10 - A ordem de
entrada a ordem de sada.
74165 - SHIFT-REGISTER
DE 8 BITS
(Entrada Paralela, sada serial)
80 34 SABER ELETRNICA
SABER ELETRNICA N- 307/98
ESPECIAL N 8 2002
CURSO DE ELETRNICA DIGITAL
CURSO BSICO DE ELETRNICA DIGITAL
clock. Quando a entrada de controle
Fig. 14 - Shift-register de 8 bits (PISO).
est no nvel alto, os dados so apli-
cados a cada etapa do shift-register
com a transio positiva do clock.
A frequncia mxima de operao
deste tipo de circuito depende da ten-
so de alimentao. Para uma alimen-
tao de 10 V, esta frequncia da
ordem de 5 MHz, caindo para 2,5 MHz
com uma alimentao de 5 V.
4021 - SHIFT-REGISTER
DE 8 BITS
(Parallel in, Serial out)
2. Num shift-register do tipo SISO 4. Para obter um contador Johnson
Este circuito integrado, cuja temos que caracterstica: que tipo de ligao fazemos num re-
pinagem mostrada na figura 16, gistrador de deslocamento?
semelhante ao 4014. a) A entrada e a sada so seriais
A diferena est no fato de que a a) Aterramos suas sadas comple-
carga (LOAD) pode ser feita de forma b) A entrada e a sada so paralelas mentares.
assncrona. Isso significa que esta
entrada independe do sinal de clock. c) A entrada serial e a sada parale- b) Ligamos a sada complemen-
la tar do ltimo estgio entrada do pri-
meiro.
QUESTIONRIO d) A entrada paralela e a sada serial
c) Ligamos o CLEAR entrada do
1. Para obter um registrador de primeiro estgio.
deslocamento, o que devemos fazer 3. A converso de sinais Serial/
com um circuito divisor/contador digi- Paralela pode ser feita por qual tipo d) Ligamos o CLEAR sada com-
tal? de shift-register? plementar do ltimo estgio. n
a) Aterrar suas sadas comple- (Digi-11/curdi2)
mentares a) SISO
b) Inverter suas sadas normais b) SIPO 1-c, 2-a, 3-b, 4-b
c) Ligar sua sada entrada c) PISO Respostas
d) No utilizar o sinal de clock d) PIPO
SABER
SABER ELETRNICA
ELETRNICA N 307/98 N 8 - 2002
ESPECIAL 3581
CURSO DE DE
CURSO BSICO ELETRNICA DIGITAL
ELETRNICA DIGITAL
LIO 12
DECODIFICADORES E DISPLAYS
Fig. 5 - Demux com portas TTL. Fig. 6 - Um mux de 4 entradas (4 para 1).
40
SABER ELETRNICA ESPECIAL N 8 - 2002 SABER ELETRNICA N 308/98
83
CURSO DE ELETRNICA
CURSO BSICO DIGITAL
DE ELETRNICA DIGITAL
12.2 - DISPLAYS
Fig. 8 - Algarismos com 7
segmentos.
Um display um dispositivo que
tem por finalidade apresentar uma
informao numa forma que possa ser
lida por um operador.
Podemos ter displays simples que
operam na forma digital como
sequncias de LEDs, displays que
apresentam nmeros (numricos), e
displays que apresentam tambm
smbolos grficos (letras e sinais) de-
nominados alfa-numricos semelhan-
tes aos mostrados na figura 11.
Alguns mais sofisticados podem
at apresentar imagens de objetos ou
Fig. 10 - Como usar um decodificador BCD para 7 segmentos.
formas, como os usados em equipa-
mentos informatizados. O tipo mais
comum de display usado nos proje-
tos bsicos de Eletrnica Digital o
numrico de 7 segmentos, de que j
falamos no item anterior.
A combinao do acionamento de
7 segmentos possibilita o apareci-
Fig. 11 - Tipos de displays. mento dos algarismos de 0 a 9 e
www.sabereletronica.com.br
SABER ELETRNICA N 308/98 45
88 SABER ELETRNICA ESPECIAL N 8 - 2002