Lab PDF

SISTEMAS DIGITAIS
MANUAL DE LABORATÓRIO
Carlos Sêrro
Guilherme Arroz
Versão 2.6
13 de Setembro de 2010
Instituto Superior Técnico

Departamento de Engenharia Electrotécnica
e de Computadores
TagusPark
Porto Salvo
Historial
25 de Julho de 2006 v0.0 Versão original

17 de Setembro de 2007 v1.0 Inclui capı́tulo sobre diagnóstico de falhas
24 de Setembro de 2007 v1.1 Introdução de correcções
24 de Setembro de 2008 v2.0 Inclui vários capı́tulos
29 de Setembro de 2008 v2.1 Corrige vários erros e altera o capı́tulo 2
02 de Outubro de 2008 v2.2 Refaz completamente o capı́tulo 3
05 de Outubro de 2008 v2.3 Corrige e completa o capı́tulo 4
08 de Outubro de 2008 v2.4 Corrige o capı́tulo 5
30 de Outubro de 2008 v2.5 Inclui o capı́tulo 7
13 de Setembro de 2010 v2.6 Actualiza vários capı́tulos e altera a filosofia anterior
que assentava na lógica de polaridade. Estas alterações são
da exclusiva responsabilidade do segundo autor.
Referências
Endereço de e-mail: guilherme.arroz @ ist.utl.pt

Endereço de e-mail: cas @ ist.utl.pt
Página da cadeira de Sistemas Digitais: http://sd.tagus.ist.utl.pt
Versão 2, revisão 6, de 13 de Setembro de 2010
Prefácio
Este texto foi desenvolvido a partir de um texto antigo que serviu de apoio, em
1984, às aulas de laboratório das disciplinas de Sistemas Digitais I e II da Li-
cenciatura em Engenharia Electrotécnica. Esse texto foi escrito em colaboração
como o Eng. José Figueiredo, autor de um capı́tulo sobre o teste de circuitos
combinatórios, e contou ainda com o apoio dos Engs. Nuno Mamede e José Fi-
gueiredo no que toca aos enunciados dos trabalhos de lab à altura. Há também
contribuições do Engo João Paulo Carvalho.
O presente Manual servirá de apoio às aulas de laboratório da disciplina de
Sistemas Digitais das Licenciaturas em Engenharia de Redes de Comunicações
(LERC), em Engenharia Electrónica (LEE) e em Engenharia Informática e de
Computadores-TP (LEIC-TP), todas a funcionar no primeiro ano no campus
do IST do Taguspark.
Dado tratar-se de um manual de apoio aos trabalhos de laboratório, pressupõe
que o aluno o acompanhe na preparação e execução desses trabalhos. Por outro
lado, presupõe ainda que esteja convenientemente estudada a matéria teórica e
prática de Sistemas Digitais.
Destina-se este Manual a fornecer ao aluno que vai frequentar a unidade curri-
cular de Sistemas Digitais, os conhecimentos práticos mı́nimos necessários para
o projecto dos circuitos digitais que lhe irão ser pedidos, bem como para a sua
implementação e teste.
Após a primeira aula de introdução, a cada enunciado corresponde, em aula, a
duração de 1,5 horas. Só é possı́vel cumprir este limite se o projecto vier prepa-
rado para ser montado e se o aluno possuir técnicas adequadas de montagem,
teste e desempanagem.
Os alunos estarão organizados em grupos geralmente com três elementos. Esses
elementos deverão realizar o projecto em conjunto antes das aulas de laboratório
onde se pretende montar o respectivo circuito.
A aula de laboratório destina-se, exclusivamente, à implementação e teste dos
circuitos.
O relatório do trabalho deve ser preparado aquando da execução do projecto,
ainda que seja provavelmente necessário alterá-lo ou completá-lo na própria aula
de laboratório. O relatório é entregue no fim da aula.
Para o projecto dos circuitos dispõem os alunos, neste guia, de informação
abundante que deverá ser, naturalmente, conjugada com a matéria ministrada
nas aulas teóricas.
3
4
Em particular fornecem-se:
• Descrição dos equipamentos disponı́veis no laboratório.

• Caracterı́sticas dos circuito integrados a utilizar, bem como informação
para facilitar a interpretação de uma folha de dados.
• Indicações sobre metodologia aconselhada de projecto e implementação de
circuitos digitais.
• Procedimentos adequados de teste e desempanagem.
• Cuidados a ter na elaboração de um relatório.
Organização do texto
A estrutura deste guia é a seguinte:

No capı́tulo 1 é apresentado o funcionamento da componente laboratorial da
unidade curricular de Sistemas Digitais.
No capı́tulo 2 é descrito o equipamento de laboratório disponibilizado aos alunos
e as suas caracterı́sticas. É conveniente que os alunos o leiam antes do primeiro
trabalho de laboratório e voltem a ele para referência sempre que julguem ne-
cessário.
No capı́tulo 3 são apresentadas as caracterı́sticas gerais dos integrados que os
alunos utilizarão. É ainda apresentada a estrutura das folhas de dados dos
integrados. Trata-se fundamentalmente de um capı́tulo para referência. É útil
para os alunos lerem-no antes do primeiro trabalho de laboratório.
No capı́tulo 4 são dadas indicações sobre os cuidados a ter com o projecto e
montagem de circuitos. É de leitura obrigatória!
O capı́tulo 5 descreve técnicas de teste e desempanagem de circuitos. Está
dividido numa parte geral e em secções mais especı́ficas.
A elaboração de um relatório é o assunto tratado no capı́tulo 6 e a sua leitura é
importante para evitar excesso de trabalho ou, pelo contrário, carências graves
nos textos entregues.
Notas à margem e ı́ndice remissivo
Espalhados pelo texto podemos encontrar três tipos de notas à margem:
— chamadas de atenção para partes do texto particularmente importantes, ge-

ralmente escritas em itálico; são referenciadas pelo sı́mbolo especial que se
mostra nesta margem, à esquerda;
Este é um comentário
— comentários em itálico destinados a complementar a matéria; serão incluı́dos
obviamente pouco inte- ao longo das sucessivas versões do texto, à medida que a reacção dos alunos
ressante. a determinados pontos mais obscuros ou difı́ceis justifique as suas inclusões;
e
— conceitos chave, em negrito.
Capı́tulo 1
Laboratório de Sistemas
Digitais: como funciona?
O Laboratório de Sistemas Digitais constitui a primeira oportunidade de colocar

os alunos em contacto com circuitos reais. Os alunos, através desta componente,
podem aplicar os conhecimentos adquiridos na componente teórica para reali-
zar pequenos ”projectos”, implementá-los e verificar o seu funcionamento. Será
também usado um simulador que poderá ser usado em qualquer momento pelos
alunos para testar um projecto antes de montar e será usado no último tra-
balho em vez de se realizar uma montagem que seria já muito mais complexa
para o tempo disponı́vel. Esse simulador será posteriormente usado na unidade
curricular de Arquitectura de Computadores.
Os alunos organizar-se-ão, durante a primeira sessão de laboratóro, em grupos
de três elementos, que se manterão até ao fim do semestre. Cada turno de
laboratório terá sete grupos no máximo.
Os enunciados dos trabalhos de laboratório são publicados regularmente na
página da unidade curricular. Os alunos devem estudar estes enunciados, inicial-
mente sozinhos, identificando as áreas da matéria teórica que terão de conhecer
para poder realizar o trabalho proposto.
É fundamental estudar essa matéria teórica por dois motivos. O primeiro, de
carácter metodológico resulta da necessidade de conhecer uma ferramenta antes
de a utilizar. O segundo, de carácter muito pragmático, resulta de que essa
matéria será, naturalmente, discutida com o docente que irá acompanhar a aula
de laboratório. Não é, portanto, útil descobrir apenas que uma determinada
estrutura pode resolver o problema. É fundamental perceber porquê, quais são
as alternativas e porque é a apresentada, a melhor.
Estudada a matéria, o projecto deve ser discutido em grupo até se definir a
estrutura da sua resolução. Naturalmente, esta estrutura começará, nos pri-
meiros trabalhos, por ser quase a resolução final, tendendo nos trabalhos mais
avançados a estar ainda longe do circuito final.
A partir daqui pode haver divisão de trabalho ficando as tarefas de projecto,
porém, muito bem definidas. Com base no trabalho do conjunto do grupo deve
resultar: 1) um esquema eléctrico do circuito, totalmente documentado, pronto
5
6CAPÍTULO 1. LABORATÓRIO DE SISTEMAS DIGITAIS: COMO FUNCIONA?
para a montagem; e 2) um relatório com a estrutura necessária, de acordo com

o formato publicado para cada trabalho na página.
Na aula o grupo deve estar organizado, com tarefas de montagem bem determi-
nadas, embora estas devam rodar de trabalho para trabalho. Por exemplo, um
elemento pode orientar a montagem, a partir do esquema, um segundo cortar e
descascar os fios nas dimensões adequadas e um terceiro proceder à montagem,
propriamente dita.
Um dos aspectos mais interessantes é a resolução de erros de montagem ou de
projecto que levam o circuito a não funcionar. Os docentes darão uma ajuda,
mas os alunos devem esforçar-se por compreender e adquirir as técnicas de
desempanagem (debug, em inglês) uma vez que o domı́nio da arte ou ciência
do debug, independentemente do tipo de objecto em análise, é uma necessidade
para qualquer engenheiro.
Durante a aula dedicada ao trabalho, o relatório pode ser completado ou, se for
necessário, alterado, e é entregue no final.
No final do semestre será realizada uma discussão com cada elemento do grupo,
na presença de todos os elementos, com classificação final individual. Avisa-se,
desde já, que os alunos que se detecte terem andado “pendurados”durante a
realização dos trabalhos serão naturalmente reprovados. Essa é, a este nı́vel,
a concretização de uma polı́tica de qualidade que será aplicada nesta unidade
curricular, e de que os alunos serão os principais beneficiários pela credibilidade
que esta polı́tica garante à qualidade dos seus conhecimentos nestas matérias.
Capı́tulo 2
Equipamento
Neste capı́tulo descrevem-se os equipamentos existentes no Laboratório de Siste-

mas Digitais (LSD), as suas funções e finalidades. Em particular, destacam-se:
1. as bancadas de ensaio;
2. as réguas de suporte dos componentes;
3. os circuitos integrados e as suas ligações; e
4. o equipamento de teste.
2.1 As bancadas de ensaio

As bancadas de ensaio não são todas iguais, e algumas delas possuem funções
adicionais ou funções ligeiramente diferentes das que se descrevem a seguir. Há,
pois, que inquirir, para cada caso, sobre as funções efectivamente desempenha-
das pelas bases que são usadas no LSD.
As bancadas usadas actualmente no laboratório são do modelo IDL-800 Digital
Lab da empresa K&H
(http://www.allproducts.com/manufacture2/khmfg/idl-800.html)
Como se pode ver na Figura 2.1, estas bancadas permitem trabalhar com réguas
de montagem (breadboards) onde serão montados circuitos que usam a base para
ser alimentados electricamente e para receber entradas e actuar saı́das.
As montagens não serão feitas na placa ilustrada na fotografia e sim em placas
descritas mais à frente.
7
8 CAPÍTULO 2. EQUIPAMENTO
Figura 2.1: Bancada de ensaio IDL-800

2.1. AS BANCADAS DE ENSAIO 9
As bancadas de ensaio possuem no mı́nimo:
1. uma fonte de alimentação múltipla, capaz de gerar tensões contı́nuas de

+5 V, +12 V e −12 V, e eventualmente +15 V e −15 V;
2. um conjunto de comutadores de duas posições;
3. um conjunto de Leds (“Light Emitting Diodes”);
4. um conjunto de displays de sete segmentos (tipicamente dois ou quatro) e
5. um berço para a colocação das réguas que hão-de suportar os componentes
electrónicos (circuitos integrados, fios, etc.) dos trabalhos desenvolvidos
pelos alunos.
Destes elementos, iremos utilizar todos eles no laboratório. Contudo, chama-

-se a atenção que apenas vai ser necessária a tensão de +5 V, que passamos a
designar por VCC , bem como a respectiva massa, ou GND (“Ground”), porque
é com essa tensão que vamos alimentar os circuitos integrados de que vamos
necessitar .
Na Figura 2.2 ilustra-se esquematicamente com mais pormenor os diversos dis-

positivos disponı́veis na base actual:
Figura 2.2: lay-out da bancada
1. Interruptor geral de alimentação. Quando ligado, este interruptor per-

mite o funcionamento das diversas fontes de alimentação da bancada e
dos diversos dispositivos activos. Quando ligado, mostra uma lâmpada
vermelha acesa.
2. A bancada tem um oscilador que permite gerar uma função periódica
com uma forma determinada por outro selector (5). Este selector (2)
permite regular a amplitude do sinal eléctrico gerado pelo oscilador. Para a
utilização que iremos fazer dele, deve estar regulado para um valor superior
a metade da amplitude.
3. Este selector permite definir a gama de frequências do oscilador. A fre-
quência corresponde ao número de vezes que um padrão é repetido por
unidade de tempo (se alguém ler esta explicação sou expulso da docência).
O selector permite escolher as gamas de frequência. Por exemplo, 1Hz -
10Hz é uma gama em que o oscilador repete a sua forma de onda (um
impulso, por exemplo) desde 1 vez por segundo (1Hz) até 10 vezes por
segundo (10Hz). O valor exacto é definido pelo selector (4).
4. Este selector permite, escolhida uma escala de frequência pelo selector (3),
regular de uma forma contı́nua entre o valor mı́nimo (selector todo para
a esquerda) e o máximo (selector todo para a direita).
5. Este selector permite escolher a forma de onda que se pretende que o os-
cilador produza. Na posição superior produz uma sinusóide, na posição
intermédia uma onda triangular e na posição inferior uma onda quadrada.
Utilizaremos, se nada for dito em contrário, a onda quadrada. Nota: A
onda quadrada não devia ter, como tem, uma parte negativa, mas por
razões que se prendem com os circuitos de protecção da entrada dos cir-
cuitos integrados, isso acaba por não ser relevante.
6. Entradas para os mostradores numéricos. Estes mostradores representam
algarismos decimais usando sete segmentos de dı́odos emissores de luz ou
leds (do inglês light emiting diodes).
7. Fontes de alimentação. A bancada tem fontes de alimentação fixas (ver
item (9)) e variáveis. Todas partilham a mesma referência de 0V (Gnd
de Ground, que, em inglês, significa Terra). O botão (7) permite regular
o valor da tensão variável positiva que é acessı́vel no terminal +V. A
tensão pode ser regulada entre 0V e +15V. A corrente máxima disponı́vel
é de 300mA. Todas as fontes estão equipadas com protecção contra curto-
circuito aos terminais.
Note que estas fontes não serão utilizadas nos laboratórios de Sistemas
Digitais.
8. Fontes de alimentação. O botão (8) permite regular o valor da tensão

variável negativa que é acessı́vel no terminal -V. A tensão pode ser regu-
lada entre 0V e -15V. A corrente máxima disponı́vel é de 300mA. Todas as
fontes estão equipadas com protecção contra curto-circuito aos terminais.
Note que estas fontes não serão utilizadas nos laboratórios de Sistemas
Digitais.
9. Fonte de alimentação fixa de +5V. É a fonte usada nos trabalhos de Siste-
mas Digitais. Para além do terminal indicado, existe um outro acima do
botão (7) com a mesma função. A corrente máxima disponı́vel é de 1A.
Há ainda uma fonte fixa de -5V com uma corrente máxima de 100mA que
não será utilizada. Todas as fontes estão equipadas com protecção contra
curto-circuito aos terminais.
10. Interruptores de função. Trata-se de dois interruptores (SWA e SWB)
de três posições. Quando na posição superior, o terminal respectivo tem
a tensão +5V. Quando na intermédia, a tensão é de 0V. Na inferior, a
tensão é de -5V. Na transição, não há uma mudança definida entre valores,
acontecendo um regime estacionário não controlado. Não se recomenda a
utilização destes interruptores em Sistemas Digitais porque as entradas dos
circuitos, embora protegidas, não devem ser sujeitas a tensões negativas.
11. Interruptores de impulso. Estes dois interruptores (A e B), usualmente
denominados “botões de pressão”, apresentam duas saı́das A e A, por
exemplo. Quando não premidos, as saı́das apresentam os seguintes valores:
A = 0, A = 1. Quando premidos, a situação inverte-se: A = 1, A = 0. Em
princı́pio, a transição entre os dois valors devia ser “limpa”. Infelizmente,
por deficiências no projecto das bases, isso nem sempre acontece e pode
ocorrer um “bounce”que será explicado mais adiante.
12. Interruptores de dados. Estes oito interruptores (SW0 a SW7) pemitem
introduzir sinais como entradas no circuito em que se trabalha. Cada um
deles coloca no seu respectivo terminal uma tensão de 5V se estiver na
posição superior e uma tensão de 0V se estiver na posição inferior.
13. Zona de colocação das réguas de montagem.
14. Ligações para fichas tipo banana. Trata-se de ligações entre contactos que
permitem usar os fios usados nas montagens e fichas para utilizar cabos
exteriores convencionais para ligação a outro equipamento de laboratório.
Em princı́pio não serão utilizadas nos trabalhos.
15. Mostradores Led. Estes oito Leds permitem visualizar até oito sinais ge-
rados pelo circuito em que se trabalha. Cada um deles está apagado se
não estiver ligado a nenhuma fonte de sinal ou se estiver ligado a um sinal
de tensão perto de 0V (nı́vel de tensão L). Se estiver ligado a um sinal de
tensão perto dos 5V (nı́vel de tensão H) acende com a cor vermelha.
16. Mostradores numéricos. Cada mostrador numérico tem uma entrada (D1 e
D2). Os dois mostradores têm uma entrada numérica comum (ver o ponto
6). Para que um deles mostre o algarismo que tem na entrada numérica,
a entrada D respectiva tem de estar ligada à terra ou, pelo menos, a uma
tensão baixa (nı́vel L).
Os interruptores que estão à esquerda, permitem desligar cada ou dos
segmentos dos mostradores. Não serão utilizados.
17. Selector de leque de tensões do voltı́metro digital. Este selector permite
seleccionar o leque de tensões que pode ser medido pelo voltı́metro digital
incorporado na bancada.
18. Entrada do voltı́metro digital. O voltı́metro mede a tensão introduzida
entre estes terminais.
19. Mostrador do voltı́metro digital.
2.1.1 Os comutadores da base
Os interruptores de dados (12) são comutadores binários que se destinam a fornecer

os nı́veis de tensão H ou L apropriados para aplicar às entradas dos circuitos
integrados (CIs).
O facto de o comuta- Em geral, esses comutadores são construı́dos como se indica na Figura 2.3.
dor estar, na figura, na
posição superior, e gerar Se o comutador estiver numa determinada posição, que na figura é a posição
os nı́veis nas saı́das in- superior, a saı́da SW L do comutador fica ligada à massa, pelo que essa saı́da
dicados, não quer dizer
que, na base, aconteça fornecerá, para o exterior, um nı́vel L (0 V) constante.
exactamente o mesmo.
Pode ser ao contrário! Quanto à saı́da SW H fica, nas mesmas condições, ligada aos +5 V através da
resistência R2, pelo que ela fornece para o exterior um nı́vel H, ou seja, uma
tensão próxima dos +5 V.
Figura 2.3: Estrutura básica de um comutador binário
Atenção, porém, que

Ou seja, as duas saı́das apresentam nı́veis de tensão complementares, o nı́vel H podı́amos ter trocado as
em SW H e o nı́vel L em SW L. saı́das e, nesse caso,
seria a saı́da SW H que
Quando o comutador for levado para a outra posição, que na figura é a posição geraria um L e a saı́da
SW L que geraria um
inferior, acontece o oposto: a saı́da SW H do comutador fica ligada à massa, H.
pelo que fornece para o exterior um nı́vel L, e a saı́da SW L fica ligada aos +5 V
por intermédio da resistência R1, pelo que fornece para o exterior um nı́vel H.
Ou seja, temos sempre dois nı́veis opostos nas duas saı́das de cada comutador,
nı́veis esses que podemos escolher mudando a sua posição. Para verificar o nı́vel
numa dada saı́da podemos ligá-la a um dos Leds através de um fio. Se o Led
acender, essa saı́da está a H e a outra está a L. Se ficar apagado, essa saı́da está
a L e a outra está a H.
O inconveniente da montagem da Figura 2.3 reside no facto de, quando se
muda a posição do comutador, a transição de um nı́vel de tensão para o outro
vir afectada de ruı́do, que se designa por “bounce”.
Idealmente, se não houvesse bounce, a transição seria como se indica na Fi-
gura 2.4(a) para o caso de uma mudança de H para L.
H
(a)
L
H
(b)
L
Figura 2.4: (a) Se não houvesse bounce, a transição entre dois nı́veis, por exem-
plo de H para L, seria como se indica. (b) Porque os contactos do comutador
são mecânicos, existe bounce na transição, que se traduz por uma oscilação da
saı́da antes de finalmente estabilizar no nı́vel final
O bounce é devido ao facto de os contactos do comutador, que são mecânicos, não

serem perfeitos. Quando o utilizador muda a posição do comutador, o contacto
não se estabelece francamente logo desde o inı́cio, verificando-se uma oscilação
no contacto até que, finalmente, se fixa na posição final. Naturalmente, quanto
mais imperfeitos forem os contactos mecânicos do comutador, mais longa é a
duração do bounce.
A duração tı́pica do bounce é de 10 a 50 ms, conforme a qualidade dos contac-

tos. Por exemplo, contactos não dourados ficam sujeitos a oxidação, o que faz
aumentar o bounce com o decorrer do tempo.
E, obviamente, existe bounce também nas transições de L para H.
O efeito do bounce vem ilustrado na Figura 2.4(b): o circuito que recebe na sua
entrada este sinal gerado pela mudança do comutador, vai interpretá-lo como
uma sequência de impulsos, em vez de uma simples transição. E a resposta
desse circuito vem certamente afectada, sobretudo se se tratar de um circuito
sequencial.
Há, portanto, a necessidade de eliminar o bounce dos contactos mecânicos, o que
se consegue à custa da inclusão, nas saı́das SW H e SW L, de um latch S R,
cujo funcionamento aprenderemos mais tarde, quando falarmos dos elementos de
memória e, em particular, dos latches (ver os Apontamentos das Aulas Teóricas,
Secção 12.1).
O circuito completo, com o comutador e o circuito de “debounce” à saı́da, está
na Figura 2.5.
Figura 2.5: Comutador com circuito de “debounce” colocado nas saı́das
Deve-se notar que os comutadores da base de alimentação podem ou não ter

circuitos de “debounce” à saı́da dos comutadores. Por outro lado, há bases de
alimentação, como as actualmente usadas nos laboratórios da unidade curricu-
lar, que possuem circuitos ainda mais simples associados aos comutadores, em
particular circuitos apenas com uma saı́da, em vez das duas das Figuras 2.3 e
2.5. Esses circuitos, infelizmente, não têm a fiabilidade dos circuitos apresenta-
dos na Figura 2.5.
Os alunos devem procurar saber o que se passa sobre esta questão para a base
especı́fica com que vão trabalhar.
2.1.2 Os Leds e os displays de 7 segmentos
Os Leds e os displays de 7 segmentos constituem os principais indicadores dos

nı́veis de tensão H e L nas saı́das dos circuitos integrados constituindo, por isso,
os dispositivos de saı́da da bancada de ensaio.
No caso da bancada usada na unidade curricular existem 8 LEDs (15) e 2 mos-
tradores de 7 segmentos (16).
Tipicamente, um Led é ligado entre a saı́da de um Buffer inversor e a tensão de

+5 V (Figura 2.6), o que faz com que um nı́vel L aplicado à entrada do Buffer
apague o Led (porque à saı́da do Buffer temos um H, isto é, aproximadamente
VCC ), e um nı́vel H à entrada do Buffer (L na sua saı́da) acenda o Led. A
resistência serve para limitar a corrente que passa através do Led e do Buffer.
Figura 2.6: Ligação tı́pica de um Led à saı́da de um Buffer inversor
Os displays de 7 segmentos, por seu turno, mais não são do que conjuntos de 7
Leds (ou 8, para incluir um ponto decimal), organizados matricialmente como
indica a Figura 2.7.
a
f b
e g c
d
Figura 2.7: Um display de 7 segmentos mais não é do que um conjunto de 7 ou

8 Leds organizados matricialmente; ilustra-se ainda o aspecto dos dı́gitos BCD
neste tipo de display.
No caso das bancadas de ensaio utilizadas nos laboratórios, estes displays são
“atacados” por um circuito integrado que recebe dı́gitos do código BCD em 4
entradas (6), e gera nas 7 saı́das um código em que os uns indicam os Leds a
acender em cada display e os zeros, os leds a apagar. Esses circuitos são, por
isso, transcodificadores de BCD para o código de 7 segmentos.
A Figura 2.7 ilustra os resultados dessa transcodificação à saı́da dos displays,
para cada um dos 10 dı́gitos BCD.
Alguns transcodificadores são mais elaborados, permitindo também a geração
de algumas letras nos displays de 7 segmentos. Tipicamente, geram todos os
dı́gitos hexadecimais 0 a F, o que permite visualizar nos displays as letras A a
F (Figura 2.8) para além dos dı́gitos BCD.
Nas bancadas de ensaio, então, é necesário, para mostrar num dos displays de 7
segmentos um dı́gito BCD, fazer duas coisas: (i) colocar a entrada D respectiva
Figura 2.8: Letras A a F num display de 7 segmentos, necessárias à visualização

dos dı́gitos hexadecimais A a F
(D1 ou D2, ver ponto (16) anterior) ao nı́vel L, isto é, à tensão da massa; e (ii)
aplicar às entradas (6) a palavra de código BCD correspondente ao dı́gito que
se quer visualizar.
2.1.3 As fontes de tensão
A base de alimentação possui diversas fontes de tensão contı́nuas reguladas e

protegidas contra curto-circuitos. Destas, destaca-se a tensão de +5 V ante-
riormente mencionada e a massa (GND) correspondente. É esta a tensão que
irá alimentar os circuitos integrados, que possuem tipicamente dois pinos, um
designado por VCC que deve ser ligado aos +5 V, e outro designado por GND
que deve ser ligado à massa.
Porque as fontes de tensão são protegidas, então a tensão contı́nua no terminal
designado por +5 V cairá a 0 V se se provocar um curto-circuito à saı́da da fonte
de alimentação, restabelecendo o valor normal de +5 V assim que a causa do
curto-circuito tiver sido eliminada.
Por outro lado, dadas as baixas correntes envolvidas nos circuitos que iremos
implementar, o perigo de choque eléctrico não se põe. Contudo, o aluno de-
verá ter o cuidado de ligar correctamente os circuitos integrados aos +5 V e
à massa, nos pinos correctos, sem os trocar . Uma alimentação incorrecta dos
CIs, embora não provoque danos na fonte de alimentação da base nem choque
eléctrico, poderá danificar irremediavelmente os integrados. Uma situação deste
tipo pode ainda fazer a temperatura do integrado atingir valores que provoquem
queimaduras se o integrado for tocado.
Os circuitos da série 74HCT que são utilizados no laboratório têm o pino 1
imediatamente à esquerda de uma cavidade que o identifica univocamente (na
realidade, todos os integrados). A cavidade é geralmente em forma de cı́rculo
ou de semi-cı́rculo (vendo o CI em planta), como ilustra a Figura 2.9.
Os restantes pinos são numerados por ordem até atingir o fim da fiada a que
pertence o pino 1, e passando em seguida para a outra fiada de pinos, pela
ordem inversa.
O exemplo que se apresenta na figura é de um integrado com 14 pinos, pelo que a
primeira das fiadas referidas contém os pinos 1 a 7, enquanto que a outra contém
os pinos 8 a 14. Embora haja CIs com mais pinos, o princı́pio de numeração
dos pinos é sempre o mesmo.
A maioria dos integrados da famı́lia 74HCT possui o pino de VCC na última
posição (posição 14 no caso de um integrado de 14 pinos, posição 16 para um
integrado com 16 pinos, etc.) e o pino de massa no canto oposto (pino 7 no caso
de um integrado com 14 pinos, pino 8 no caso de um integrado com 16 pinos,
etc.).
2.2. AS RÉGUAS DE MONTAGEM 17
Pin 14 (ligar, em geral, ao

VCC ou +5V)
9
8
14
13
12
11
10
1
2
3
4
5
6
7
Pin 7 (ligar, em geral, à
massa ou GND)
Figura 2.9: Vista em planta de um circuito integrado com 14 pinos devidamente

identificados. De notar que o pino 1 está sempre colocado imediatamente por
debaixo (numa vista em planta) de uma cavidade em cı́rculo ou em semi-cı́rculo
Mas há integrados da famı́lia que fogem a esta regra de identificação do VCC e
da massa. O melhor é verificar sempre pelo catálogo de integrados as posições
dos pinos de alimentação.
2.2 As réguas de montagem

Uma régua ou placa designa um suporte de plástico com contactos metálicos no
seu interior, alguns deles ligados, sobre a qual irão ser colocados os circuitos
integrados e demais componentes electrónicos que constituem o circuito digital
a montar e testar.
As réguas a usar no laboratório são de dois tipos:
1. as réguas de integrados; e
2. as réguas de barramentos.
As réguas de integrados são constituı́das por matrizes de orifı́cios espaçados de 0,1

polegadas (2, 54 mm aproximadamente) e numeradas nas linhas e nas colunas.
A Figura 2.10 mostra um exemplo de régua com 64 linhas e 10 colunas.
64
60
55
50
45
40
35
30
25
20
15
10
1
A
A
B
B
C
C
D
D
E
E
F
F
G
G
H
H
I
I
J
J
64
60
55
50
45
40
35
30
25
20
15
10
Figura 2.10: Uma régua para montagem de circuitos integrados e demais com-
ponentes
Nos orifı́cios da régua irão ser inseridos os pinos dos circuitos integrados (e,
possivelmente, outros componentes electrónicos como resistências), e também
os fios que irão estabelecer as ligações entre os pinos dos integrados.
As matrizes de orifı́cios encontram-se colocadas de um lado e outro de um sulco

disposto longitudinalmente, sobre o qual se inserem os integrados. O sulco
destina-se a facilitar a remoção dos integrados. Para CIs com um afastamento
normal entre fiadas de pinos igual a 0,3 polegadas, temos a situação descrita na
Figura 2.11.
64
60
55
50
45
40
35
30
25
20
15
10
1
A
A
B
B
C
C
D
D
E
E
F
F
G
G
H
H
I
I
J
J
64
60
55
50
45
40
35
30
25
20
15
10
1
Figura 2.11: Um CI com 14 pinos, montado numa régua de integrados
Para cada um dos lados do sulco central, os orifı́cios das linhas das matrizes (as
linhas estão identificadas pelos números 1 a 64 nas figuras deste texto) estão
ligados electricamente entre eles, como mostra a Figura 2.12. Contudo, deve
notar-se que as linhas que estão dos dois lados do sulco não estão ligadas entre
si.
64
60
55
50
45
40
35
30
25
20
15
10
1
A
A
B
B
C
C
D
D
E
E
F
F
G
G
H
H
I
I
J
J
64
60
55
50
45
40
35
30
25
20
15
10
1
Figura 2.12: Uma régua de integrados possui (no seu interior e, em geral, à
rectaguarda) ligações em cada linha de orifı́cios colocados para cada um dos
lados do sulco central. Porém, não existe ligação entre os dois lados do sulco.
As linhas estão numeradas de 1 a 64 nas réguas que servem de exemplo
Nestas condições, o integrado, montado como mostram as Figuras 2.11 e 2.12,

fica com mais quatro orifı́cios ligados a cada pino, tantos quantos se encontram
na meia linha em que o pino está inserido. Por exemplo, o pino 1, que está
inserido no orifı́cio F53, está automaticamente ligado aos orifı́cios nas posições
G53 a J53.
Nesses outros orifı́cios podemos, então, inserir fios ligados a outros componentes
electrónicos, aos comutadores da base (nas entradas dos integrados), aos leds
(nas saı́das dos CIs), à fonte de alimentação, etc.
Os circuitos integrados que utilizam fiadas de pinos com o dobro do espaçamento
(por exemplo, os CIs que têm 24, 28 ou 40 pinos, que possuem um espaçamen-
to entre pinos de 0, 6 polegadas, o dobro das 0, 3 polegadas habituais) podem
ainda assim utilizar a régua de integrados, porém disporão de menos ligações
nas linhas (Figura 2.13).
Uma régua de barramentos contém, em geral, dois orifı́cios por cada linha. Uma
régua de barramentos tı́pica é, então, formada por 2 colunas e por um número
de linhas que é semelhante ao número de linhas da régua de integrados (mas
não necessariamente igual). A ligação entre orifı́cios é agora feita de maneira
2.2. AS RÉGUAS DE MONTAGEM
64
19
60
55
50
45
40
35
30
25
20
15
10
1
A
A
B
B
C
C
D
D
E
E
F
F
G
G
H
H
I
I
J
J
64
60
55
50
45
40
35
30
25
20
15
10
1
Figura 2.13: Um integrado com 24 pinos, por exemplo, com um espaçamento
entre fiadas de pinos igual a 0,6 polegadas, tem menos ligações automáticas nas
linhas da régua
diferente: as linhas são, regra geral, divididas em dois conjuntos, e para cada
um deles as colunas estão todas ligadas entre si (Figura 2.14).
Figura 2.14: Uma régua de barramentos tı́pica, com as ligações internas indica-
das a cinzento. De notar que as ligações são, geralmente, entre cada uma das
colunas de cada meia régua
As colunas são, em geral, identificadas por duas barras coloridas, uma vermelha
e a outra azul, para facilitar a ligação ao VCC e à massa (vermelho para a ligação
ao VCC , azul para a ligação à massa).
Tipicamente, a cada régua de integrados vêm associadas duas réguas de barra-
mentos para as ligações às tensões de alimentação, como mostra a Figura 2.15.
Uma solução mais económica utiliza apenas uma régua de barramentos.
64
60
55
50
45
40
35
30
25
20
15
10
1
A
A
B
B
C
C
D
D
E
E
F
F
G
G
H
H
I
I
J
J
64
60
55
50
45
40
35
30
25
20
15
10
Figura 2.15: Uma configuração tı́pica, com uma régua de integrados e duas
réguas de barramentos, possui as ligações ao VCC e à massa que se ilustram
De notar as ligações intermédias externas entre metades da régua de barramen-

tos, que asseguram que os barramentos de VCC e de massa se estendem ao longo
de toda a régua.
De referir, contudo, que as réguas de barramentos não servem apenas para asse-
gurar as alimentações eléctricas dos integrados e demais componentes. Também

podem servir para distribuir sinais com muitas ligações, por exemplo sinais de
relógio em circuitos sequenciais, ou sinais de entrada que têm de ser ligados a
muitos pinos de circuitos integrados.
2.3 Os circuitos integrados e as suas ligações
Um circuito integrado é um pequeno cristal de silı́cio (há outras tecnologias, mas

o silı́cio é largamente dominante) onde se difundiram impurezas em determina-
das áreas dando origem a transı́stores, dı́odos, resistências e outros componentes
electrónicos interligados entre si, de modo a formarem circuitos electrónicos de
maior ou menor complexidade. Os circuitos integrados digitais são de fácil
concepção (para quem tem os meios adequados) e têm custos de produção rela-
tivamente baixos.
No laboratório iremos utilizar circuitos integrados usuais no mercado.
Fisicamente, um circuito integrado apresenta-se em vários formatos de enca-
psulamento, dos quais o que é utilizado mais frequentemente em laboratório é o
tipo DIL (do inglês, Dual In-Line). Este encapsulamento consiste numa caixa
de plástico ou cerâmica, paralelepipédica, onde existem duas filas de terminais
ao longo dos lados maiores do paralelepı́pedo. Estes terminais são usualmente
designado por pins. Na Figura 2.16 ilustra-se um circuito com 14 terminais. Há
circuitos com outro número de terminais mas sempre com este aspecto geral.
É importante ter em conta, porém, que, actualmente, a maior parte dos circuitos
integrados disponı́veis no mercado usa tipos diferentes de encapsulamento, que
permitem montagem superficial, um tipo de montagem que permite muito maior
AAAAAAAA
compactação e o uso de circuitos com um número de terminais muito mais
elevado. No entanto, não se adaptam bem ao tipo de trabalho de laboratório
AAAAAAAA
que irá ser realizado. Por isso usar-se-á este tipo de encapsulamento de utilização
mais fácil neste contexto.
AAAAAAAA
AAAAAAAA
AAAAAAAA
Figura 2.16: Aspecto fı́sico de um circuito integrado encapsulado em DIL
Os pins dos circuitos integrados são numerados para fácil identificação da fun-
cionalidade de cada um deles. A Figura 2.9 ilustra a numeração dos pinos.
Para circuitos integrados com mais terminais a regra de numeração é a mesma,
como já se referiu atrás.
Os CIs devem ser inseridos na régua de integrados por forma a que todos tenham
a mesma orientação, por exemplo colocando a cavidade de identificação do pino
1 sempre à esquerda, ou sempre à direita.
2.3. OS CIRCUITOS INTEGRADOS E AS SUAS LIGAÇÕES 21
Por outro lado, para facilitar a identificação de todos os integrados e o teste

do circuito que acabou de ser montado, é desejável que o integrado identificado
por U1 no seu esquema eléctrico seja colocado numa extremidade da régua, por
exemplo à esquerda, o integrado U2 imediatamente a seguir, depois o integrado
U3, etc.
Obtém-se, assim, uma implementação “limpa” do circuito, que permite utili-
zar uma régua de barramentos para a distribuição das massas e outra para a
distribuição das tensões de VCC , como exemplifica a Figura 2.17.
Vcc
U1 U2 U3
64
60
55
50
45
40
35
30
25
20
15
10
1
A
A
B
B
C
C
D
D
E
E
74HCT30 74HCT245 74HCT138
F
F
G
G
H
H
I
I
J
J
64
60
55
50
45
40
35
30
25
20
15
10
1
GND
Figura 2.17: Uma configuração tı́pica de réguas com alguns integrados montados
e alimentados electricamente
Não esquecer, contudo, que os pinos de alimentação dos integrados não estão
sempre nas mesmas posições relativas — 7 e 14 para os integrados de 14 pinos,
8 e 16 para os integrados de 16 pinos, etc. — embora o pino 1 seja sempre o
que se encontra por debaixo da cavidade de identificação (com o CI visto em
planta).
A inserção de um CI numa régua de integrados não merece quaisquer precauções
especiais, bastando que ela se faça exercendo sobre o integrado uma pressão
uniforme de cima para baixo até que todos os pinos estejam inseridos. Con-
tudo, ter em atenção a possibilidade de existirem pinos ligeiramente entortados
que, quando pressionados, ficarão sem contacto com os orifı́cios corresponden-
tes (para além de necessitarem de ser endireitados e correctamente alinhados no
exterior, o que nem sempre é muito fácil de conseguir).
Já a extracção de um CI requer cuidados especiais, devendo ser feita à custa de
uma pinça longa, fornecida no laboratório. Essa pinça deve ser inserida numa
das extremidades do circuito, por forma a levantá-lo ligeiramente. Em seguida
essa operação deve ser repetida do outro lado do integrado, até à sua completa
remoção.
Qualquer outra forma de extracção do CI poderá ter como efeito fazer dobrar um
ou mais pinos. E quando se tenta sucessivas vezes endireitar os pinos dobrados,
o mais certo é eles partirem, com a consequente inutilização do integrado.
A inserção e extracção dos fios de de ligação é facilitada pela utilização de pinças
longas. Os fios devem ser descascados nas pontas com uma alicate adequado, de
forma a deixarem a nu cerca de 0,5 cm de metal, que se deve apresentar direito.
Nunca tente introduzir nas réguas um fio com pontas torcidas. É preferı́vel
cortá-lo e descascá-lo de novo, para que a ponta de metal não fique dobrada
dentro do orifı́cio da régua, danificando-a ou fazendo um contacto indesejado
entre duas linhas de pinos.
Regra geral, é preferı́vel dispor os fios à volta dos integrados e não por cima
deles. Tal facilitará muito a fase de teste, no caso em que se torna necessário
retirar um integrado e substituı́-lo por outro.
Os fios devem ter a menor dimensão possı́vel e estar, tanto quanto possı́vel,
dispostos à superfı́cie da régua. Deverá procurar-se obedecer a um código de
cores para os fios, por exemplo fazendo todas as ligações de VCC com fio vermelho
e todas as de massa com fio azul. Na Figura 2.18 ilustra-se uma montagem bem
feita.
Figura 2.18: Uma montagem bem feita
Uma forma adequada de fazer as ligações consiste em começar por estabelecer as

alimentações de VCC e de massa, seguindo-se-lhes as ligações das entradas não
utilizadas (ver abaixo), em seguida os barramentos e, finalmente, as ligações de
controlo (normais). Isto porque as primeiras ligações a serem feitas são também
as que têm menor probabilidade de virem a ser modificadas.
As entradas não utilizadas não devem nunca ser deixadas “no ar”. Pelo con-
trário, deverão ser sistematicamente ligadas ao nı́vel de tensão que não afecte o
funcionamento dos circuitos.
Por exemplo, uma entrada de um AND ou de um NAND (em lógica positiva)
que não seja utilizada deverá ser ligada a H, porque o valor lógico 1 constitui o
elemento neutro do produto lógico, como sabemos da Álgebra de Boole binária
(ou seja, o H não interfere com o funcionamento do AND ou do NAND). Da
mesma forma, uma entrada não utilizada de um OR ou de um NOR (em lógica
positiva) deverá vir ligada a L.
De um modo geral, devemos atender ao nı́vel de actividade da entrada do cir-
cuito, e aplicar-lhe o nı́vel de tensão correspondente a esse nı́vel de actividade,
para que a função desempenhada pelo circuito possa ser efectivada.
Uma entrada não utilizada e que deva ser ligada a L pode, efectivamente, ser
ligada directamente à massa. Contudo, se a entrada deve vir ligada a H, é
2.4. OS EQUIPAMENTOS DE TESTE 23
preferı́vel não a ligar directamente ao VCC , mas colocar entre a entrada e o

VCC uma resistência limitadora de corrente, com um valor tı́pico de 1 kΩ. Uma
destas resistências pode, contudo, servir de limitadora de corrente a mais do
que uma entrada não utilizada.
Nunca é de mais realçar a necessidade de estabelecer as ligações de forma clara,
de modo a que seja fácil segui-las ponto a ponto na fase de teste e diagnóstico
de falhas. Ligações confusas e emaranhadas têm como consequência que a sub-
sequente inserção ou remoção de um fio pode fazer desligar ou soltar outros fios,
sem que ninguém se aperceba do facto.
É polı́tica do corpo docente da cadeira penalizar as montagens com ligações
confusas e emaranhadas, já que estas não podem servir de desculpa para o in-
correcto funcionamento do circuito ou para a impossibilidade de efectuar testes.
2.4 Os equipamentos de teste

De entre os vários equipamentos de teste de circuitos digitais destacam-se dois:
1. a ponta de prova; e
2. o pulsador lógico.
Neste texto abordaremos apenas a ponta de prova porque o nosso laboratório

não dispõe de pulsadores lógicos e, embora convenientes, não são imprescindı́veis.
2.4.1 A ponta de prova
Existem vários instrumentos de laboratório úteis para a localização de falhas

em circuitos. O mais comum é a ponta de prova lógica (em inglês, logic probe),
que permite observar o nı́vel de tensão (H ou L) presente num determinado nó
de um circuito (pino de um circuito integrado, entrada para um led ou display
de 7 segmentos, saı́da de um comutador binário).
O êxito da localização de falhas num circuito digital simples depende mais dos
procedimentos a realizar e da experiência de quem realiza o trabalho do que
da sofisticação e complexidade do equipamento. A ponta de prova lógica é um
pequeno (e barato) instrumento de desempanagem de circuitos digitais que, para
circuitos de baixa complexidade, é um auxiliar precioso. Consiste num pequeno
dispositivo que pode ser facilmente suportado na mão com uma ponta metálica
e alguns leds de sinalização. A Figura 2.19 ilustra um possı́vel formato. A
alimentação é garantida pela mesma fonte que alimenta o circuito em teste.
Vcc
CMOS
Pulse
Mem
L H
TTL
Gnd
Figura 2.19: Ponta de prova tı́pica
Os leds que equipam a ponta permitem conhecer o estado lógico de um terminal

onde a ponta seja encostada.
Uma ponta de prova tem habitualmente dois comandos, através de interruptores,

e três leds.
• Led H: Este led, tipicamente vermelho, ilumina-se apenas quando a ponta

está encostada a um terminal com nı́vel válido alto (H) para a famı́lia
lógica seleccionada.
• Led L: Este led, tipicamente verde, ilumina-se apenas quando a ponta está
encostada a um terminal com nı́vel válido baixo (L) para a famı́lia lógica
seleccionada.
• Led Pulse: led, tipicamente amarelo, destinado a assinalar a existência de
transições num terminal a que a ponta de prova esteja encostada.
• Selecção TTL/CMOS: Este interruptor permite seleccionar qual das famı́-
lias lógicas está em observação. É importante esta indicação para que a
ponta possa seleccionar quais os nı́veis de tensão limite do H e do L que
deve adoptar.
• Selecção memória/impulso: Um impulso muito curto pode não ser visto
nos leds por ser demasiado reduzido para ser detectado pelo olho durante
o tempo em que estão acesos, ou por ser demasiado curto para provocar
reacção do próprio led. Para evidenciar esses impulsos, a ponta detecta
flancos de transição de sinais entre os valores H e L e vice-versa. A forma
de indicar isso depende da posição deste selector.
– Impulso: Um impulso de duração visı́vel é mostrado no led auxiliar.

– Memória: A transição é memorizada, ficando o led aceso até o selector
deixar de estar na posição Memória.
Em qualquer dos casos, não há indicação do sentido da transição (se de L

para H, se de H para L).
Se nenhum dos led se iluminar, isso significa uma de duas coisas: ou se está
perante um nı́vel eléctrico que não corresponde a qualquer nı́vel lógico (zona
intermédia), ou não existe tensão aplicada ao contacto, por a ponta estar no
ar sem contacto com nenhum sinal ou por estar a detectar um sinal de alta
impedância.
2.5 Referências Bibliográficas

Sêrro, Carlos e Arroz, Guilherme — Sistemas Digitais: Apontamentos das Aulas
Teóricas, Versão 1.1, edição disponı́vel na página da cadeira, Tagus Park, 3 de
Agosto de 2005, Capı́tulos 6 e 7, Secção 12.1.
Sêrro, Carlos — Sistemas Digitais: Fundamentos Algébricos, IST Press, Lisboa,
Abril de 2003, Capı́tulos 6 e 7, Secção 12.1.
Capı́tulo 3
Dados sobre os circuitos

integrados digitais
A utilização de circuitos integrados digitais pressupõe o conhecimento das suas

caracterı́sticas e comportamento. Esses dados são fornecidos pelos fabricantes
em Folhas de Dados (conhecidas em inglês por data sheets).
Uma folha de dados tem toda a informação necessária para utilizar os com-
ponentes electrónicos. Se se analisar a folha de dados do circuito 74HC32,
por exemplo, que é acessı́vel na página do fabricante NXP (uma empresa do
grupo Philips) com o URL abaixo assinalado, encontra-se um documento de
vinte páginas. Trata-se de um documento produzido pelo fabricante com toda
a informação essencial para o uso do componente.
http://www.nxp.com/#/homepage/cb=[t=p,p=/50808]—pp=[t=pfp,i=50808]
25
26CAPÍTULO 3. DADOS SOBRE OS CIRCUITOS INTEGRADOS DIGITAIS
Considere-se a primeira página desta data sheet, representada na Figura 3.1
Figura 3.1: Primeira página da folha de especificações do 74HC32 da Philips
Na base, encontra-se a referência dos integrados que são cobertos pela folha de
dados. Neste caso estão cobertas duas sub-famı́lias (HC - 74HC32, a sub-famı́lia
27
mais comum em CMOS e HCT - 74HCT32, uma sub-famı́lia CMOS que mantém
nı́veis de entrada e saı́da compatı́veis com a famı́lia TTL LS, anteriormente
muito popular).
Note-se a descrição da funcionalidade do circuito. Quad 2-input OR gate.
Descreve-se, portanto, que este circuito integrado tem 4 (quad) portas OR de
2 entradas. A designação usada pressupõe a utilização de lógica positiva. De
facto, a funcionalidade que está descrita na Figura 3.2 está descrita em nı́veis
de tensão e não em valores lógicos. Para que esta tabela corresponda a um OR,
tem de se admitir o uso de lógica positiva.
Figura 3.2: Tabela funcional do 74HC32 da Philips
Muitos fabricantes indicam mais explicitamente, Quad 2-input positive OR

gates.
Ainda nesta página encontra-se uma decrição breve do funcionamento do cir-
cuito e algumas informações relevantes (Figura 3.3).
Figura 3.3: Breve descrição funcional do 74HC32 da Philips
Na página 3 encontra-se informação sobre o pin-out completo do circuito. Essa

informação é reproduzida na Figura 3.4.
Figura 3.4: pin-out do 74HC32 da Philips

Esta informação é completa mas não está no formato que mais nos interessa
para desenhar esquemas de circuitos. Na Figura 3.5 reproduzem-se dois de-
senhos da página 4 que representam graficamente a funcionalidade do circuito
integrado usando a nova versão da norma IEC 617-12 (à esquerda) e a versão
mais clássica (à direita). Na unidade curricular de Sistemas Digitais usar-se-á
preferencialmente a nova versão. Repare-se que os pins a que corresponde cada
entrada ou saı́da das portas estão, nesta versão, assinalados explicitamente no
sı́mbolo.
Figura 3.5: Duas versões dos sı́mbolos das portas incluı́das no 74HC32 da Philips
Esta é a parte mais relevante da folha de dados no contexto desta unidade cur-
ricular. No entanto, há uma série de outros dados que se revelam importantes.
Chama-se a atenção para três conjuntos de dados referidos na folha de dados.
Na Figura 3.6 mostram-se as condições recomendadas de operação.
Figura 3.6: Condições recomendadas de operação do 74HC32 da Philips
Para começar indica-se a tensão de alimentação (VCC ) que, no caso dos circuitos
74HCxx pode assumir valores entre 2, 0 V e 6, 0 V, e nos 74HCTxx é de 5V ±
10%. Do mesmo modo, no quadro encontra-se a temperatura de funcionamento
que varia entre os −40o e os +125o.
Nas páginas seguintes da folha de dados, existem vários quadros que descrevem
várias grandezas para condições diferentes de temperaturas e para as duas sub-
famı́lias. Na Figura 3.7 mostra-se um conjunto de dados referentes às tensões
de entrada e de saı́da para os dois nı́veis, para a famı́lia 74HCT.
VIH é a tensão de entrada (I de input ) que é considerada pelo integrado como
tensão alta (H). A indicação é que o valor mı́nimo é de 2V. Isto é, qualquer
tensão acima de 2V é considerada pela porta como um H. Do mesmo modo a
tensão VIL é a tensão de entrada que é considerada pelo integrado como tensão
29
Figura 3.7: Caracterı́sticas DC do 74HCT32 da Philips a 25o C
baixa (L). A indicação é de que o seu valor máximo é de 0,8V. Portanto qualquer
tensão menor ou igual a 0,8V é considerada como um L.
As duas tensões VOH e VOL são, respectivamente o valor da tensão de saı́da
(O de output ) no valor H e no valor L. Estes valores dependem da corrente de
saı́da do circuito. Os valores que são dados referem-se a condições particulares
especificadas no quadro.
No parâmetro VOH o fabricante garante que o valor mı́nimo de tensão é de
4,4V para uma corrente de −20µA. Isso quer dizer que a margem de ruı́do
(VOH − VIH ) é de, no mı́nimo 2,4V 1 . Repare-se que o fabricante informa que
o valor tı́pico deste valor é, porém, 4,5V. O valor máximo não é especificado
porque não tem interesse e porque o fabricante não considera, em consequência
necessário criar uma garantia suplementar que tem custos para ser cumprida.
Os valores de VOL podem ser consultados no quadro e a discussão do seu signi-
ficado deve ser agora já desnecessária.
O último quadro que se discutirá (Figura 3.8) é o das caracterı́sticas de co-
mutação.
Figura 3.8: Caracterı́sticas temporais do 74HC32 da Philips a 25o C
Neste quadro surge a especificação dos tempos de atraso das portas para várias
tensões de entrada, à temperatura de 25o C. Como é fácil de compreender no
quadro, é fornecido o tempo que passa desde que uma das entradas (A ou B)
comuta, até que a saı́da (Y) reaja.
1 Para a definição de margem de ruı́do, consulte a bibliografia recomendada
Repare-se que são especificados dois tempos: tpLH, tempo de atraso quando a
saı́da da porta passa de L para H e tpHL, tempo de atraso quando a saı́da da
porta passa de H para L. São iguais no caso deste circuito. Noutros circuitos
poderão ser diferentes e isso depende da estrutura interna do circuito.
Em cada um dos parâmetros é fornecido um valor máximo — o que o fabricante
garante — e um tempo tı́pico, o tempo que o fabricante indica como perto do
expectável na realidade e que é, naturalmente, menor.
As figuras citadas especificam um pouco melhor como são medidos os tempos,
em termos de formas de onda e o set-up experimental. Ilustram-se, apenas por
curiosidade, na Figura 3.9.
Figura 3.9: Figuras referenciadas na folha de dados do 74HC32 da Philips

Capı́tulo 4
Esquemas e procedimentos
de montagem
Quando se prepara um circuito para ser montado, há que começar, natural-
mente, por projectá-lo. O projecto é feito de acordo com as ferramentas que
são apresentadas na parte teórica da unidade curricular e que os alunos devem
conhecer previamente.
A primeira fase do projecto conduz portanto, em circuitos simples, a um logi-
grama, isto é a uma representação gráfica da função ou funções obtidas.
O simulador lógico disponı́vel na unidade curricular não é um simulador de
circuitos integrados e sim um simulador de módulos conceptuais. Sendo assim,
esta é a fase em que o circuito deve ser testado no simulador para detectar
possı́veis erros de projecto. No capı́tulo seguinte serão apresentadas algumas
técnicas aplicadas a circuitos que, com as necessárias adaptações, são válidas
na fase de simulação.
4.1 Preparação do esquema eléctrico
Admita-se, a tı́tulo de exemplo, um logigrama muito simples da função
F (A, B, C, D) = A C + A D + B C D
.
Concebido o logigrama (Figura4.1), há que decidir que circuitos integrados po-
dem ser usados para concretizar o circuito.
Neste caso, seria uma primeira ideia usar um integrado de ORs de 3 entradas,
um de ANDs de 2 entradas, um de ANDs de 3 entradas e um de NOTs. Em
primeiro lugar surge um problema com os ORs: não é fácil encontrar ORs de
três entradas. Claro que, graças à associatividade do OR, esta porta pode ser
substituı́da por duas portas OR de duas entradas e é fácil obter integrados com
essas portas.
31
32 CAPÍTULO 4. ESQUEMAS E PROCEDIMENTOS DE MONTAGEM
A B C D
1
&
1
& 1 F
&
Figura 4.1: Logigrama da função F (A, B, C, D) acima referida
Há, porém, outra questão: estar-se-ia a apontar para usar quatro circuitos inte-
grados. Usar-se-iam duas das quatro portas do OR de duas entradas, uma das
três portas que tem o integrado com ANDs de três entradas, duas das quatro
portas do AND de duas entradas e duas das seis portas do integrado com NOTs.
Muito material e muito desperdı́cio.
Uma solução mais simples consiste em procurar usar menos integrados. Usando
os princı́pios da lógica de polaridade é possı́vel transformar o circuito anterior
para usar apenas dois integrados diferentes.
Observe-se o resultado (Figura 4.2):
A B C D
&
&
&
& 1 F
&
Figura 4.2: Logigrama modificado para que o circuito use menos circuitos inte-
grados
Acontece que o OR com entradas activas a LOW é o mesmo circuito que o AND
com saı́da activa a LOW, uma vez que X + Y = X Y . Cada uma das portas de
três entradas será, portanto, parte de um integrado positive-NAND, 74HCT10.
As duas negações foram substituı́das por dois circuitos positive-NAND, por
causa da lei da idempotência (A · A = A). Os dois ANDs passaram a ter
saı́da activa a LOW e, portanto, serão, em conjunto com as duas negações,
implementados por um circuito 74HCT00.
Para transformar o logigrama em esquema eléctrico falta apenas referenciar os
4.2. PROCEDIMENTOS DE MONTAGEM 33
integrados e o número dos terminais, o que é feito na Figura 4.3.
A B C D U1
U1
1 & 3 9
&
8
2 4 & 10
6 U2
5 12 3
U1 & 1
11 4 6 F
13 5
U1
U1 - 74HCT00
1 U2 - 74HCT10
&
2 12
13
U2
Figura 4.3: Esquema eléctrico do circuito que implementa a função tomada

como exemplo
O esquema eléctrico deve conter as indicações mostradas, sendo utilizada a

simbologia definida na norma IEC 617 Parte 12.
De notar que todas as portas lógicas têm que estar identificadas com uma eti-
queta que indica o Circuito Integrado a que pertencem (por exemplo U1 iden-
tifica uma porta lógica que está num integrado 74HCT00), e que cada entrada
e saı́da têm que indicar o número do pino do integrado correspondente. Caso
existam vários integrados do mesmo tipo, então terão etiquetas distintas (por
exemplo, se para além das portas indicadas, forem necessárias mais 3 portas
positive-NAND de 2 entradas, então terá que se utilizar mais um integrado
74HCT00, podendo ser chamado U3).
Quando começarem a ser utilizados integrados mais complexos (como por exem-
plo contadores), é imprescindı́vel o uso de simbologia normalizada (facilita
imenso o sucesso da montagem), o que pode implicar o desenho dos circuitos à
mão se não dispuser de um editor de esquemas eléctricos com esses sı́mbolos.
O desenho do esquema eléctrico implica o acesso a determinadas informações.
Essas informações podem ser encontradas nos catálogos que estão no laboratório
e na biblioteca, na página da unidade curricular e nas páginas dos fabricantes
(para que serve o Google?).
4.2 Procedimentos de montagem

Para realizar uma montagem de forma rápida e que facilite a fase de debug do
circuito há um conjunto de cuidados a ter em conta.
Para começar, é muito importante que o esquema eléctrico esteja completamente
feito antes de iniciar a montagem. A marcação do esquema à medida que se
vão montando integrados e interligações, é o caminho para mais fácil para ob-
ter inconsistências, para haver enganos e para tornar o debug uma experiência
geradora de stress.
O esquema é o “mapa das estradas”e o GPS do circuito. Sem um esquema bem

feito que corresponda exactamente ao circuito montado, ninguém consegue, por
mais experiente que seja, resolver os diversos problemas que irão surgindo.
Portanto, aconselha-se a nunca iniciar a montagem de um circuito sem o es-
quema pronto, incluindo a referência de todos os integrados e o pin-out. É
também aconselhável, no esquema ou num documento à parte, a listagem das
ligações de alimentação dos circuitos integrados.
Como se disse já, a disposição dos circuitos integrados na placa deve seguir a nu-
meração no esquema. Desse modo, é muito fácil, quando se pretende encontrar
o integrado, fazer a correspondência entre o esquema e o circuito.
No caso que nos tem vindo a servir de exemplo, a Figura 4.4 ilustra o que temos
vindo a expor.
Vcc
U1 U2
64
60
55
50
45
40
35
30
25
20
15
10
1
A
A
B
B
C
C
D
D
E
E
74HCT00 74HCT10
F
F
G
G
H
H
I
I
J
J
64
60
55
50
45
40
35
30
25
20
15
10
1
GND
Figura 4.4: Implantação dos circuitos integrados no circuito que implementa a

função tomada como exemplo
É claro que os circuitos integrados podem ficar nos locais exemplificados ou

noutros quaisquer. A única coisa importante é a disposição relativa.
Um outro aspecto da montagem que tem importância e convém ter em conta
desde o inı́cio, é o relacionado com a disposição dos fios na placa e com as suas
pontas.
Há três cuidados a ter em conta:
• Quando se acaba a montagem e se inicia o teste, pode constatar-se ou

simplesmente suspeitar-se que um circuito integrado está avariado ou mal
inserido ou tem um terminal partido ou dobrado, sem penetrar no con-
tacto da placa de montagem. Convém, nessa altura poder inspeccioná-lo
visualmente e, muito provavelmente, substituı́-lo. Para isso, ele não deve
estar coberto de fios. Por isso é importante que os fios estejam dispostos
na placa de modo a não dificultar o acesso aos circuitos integrados e estes
devem ficar completamente descobertos.
• Não devem ser usados fios mais longos nem mais curtos que o estritamente
necessário. Se os fios forem muito curtos, ficam em tensão mecânica e
4.2. PROCEDIMENTOS DE MONTAGEM 35
podem acabar por sair ou, mesmo com aspecto de estarem ligados, não
garantirem o contacto e serem uma causa de avaria difı́cil de encontrar.
Particularmente difı́cil de detectar é a situação em que o fio está encostado
ao contacto sem estar introduzido. Por vezes não há contacto e há um
erro de funcionamento. Mas quando se procura a avaria e se toca no
fio este faz contacto e não revela ser ele a causa do problema. Por outro
lado, fios muito longos, para além de um certo mau aspecto, soltam-se com
facilidade por serem constantemente tocados e puxados inadvertidamente.
• As pontas descascadas dos fios não devem ser muito curtas nem muito
longas (7 mm é uma boa medida) e não devem estar amachucadas. Se se
vai utilizar um fio em que as pontas não estão em óptimo estado, há que as
cortar e as tornar a descascar. Uma ponta curta demais não faz contacto.
Uma ponta demasiado longa, pode, se forçada a entrar no contacto, fazer
contacto, não só com o ponto que se pretende como também com contac-
tos fora da fila de contactos pretendida, causando curto-circuitos difı́ceis
de detectar. Se a parte descascada fica fora do contacto da placa, pode
encostar-se a outra nas mesmas condições provocando curto-circuitos ex-
ternos. Uma ponta amachucada, para além de ser mais difı́cil de inserir,
pode partir-se e ficar a obstruir o contacto ou, pior ainda, pode cair para
dentro da placa produzindo curto-circuitos ocasionais ou permanentes en-
tre contactos.
Toda a montagem deve ser feita com a base de ensaio desligada ou com a régua
de montagem não ligada à base. Os circuitos integrados, suportam mal que
estejam parcialmente ligados.
Na montagem, a primeira coisa a ligar devem ser todas as alimentações e massas
dos diversos circuitos integrados.
A montagem propriamente dita, deve ser feita em equipa com cada um dos
elementos do grupo concentrado na sua tarefa.
Um dos elementos do grupo deve limitar-se a ler o esquema informar outro que
está a montar, quais os pontos a interligar.
Por exemplo, no nosso circuito exemplo, deve indicar algo de semelhante a: “liga
o pino 1 do integrado 1 ao pino 2 do mesmo integrado. Depois liga um deles
ao interruptor A. De seguida, liga o pino 3 do circuito 1 ao pino 9, também do
mesmo circuito e depois ao pino 12, ainda do mesmo circuito”. Cada ligação de
um pino deve ser totalmente feita a todos os pinos a que vai ligar.
À medida que as ligações vão sendo confirmadas pelo elemento que está fazê-
las, o primeiro assinala com um lápis sobre o esquema as ligações que vão sendo
feitas. Isto permite interromper a montagem a qualquer momento e reatá-la
sem que haja ligações que fiquem “perdidas”.
O elemento que monta não deve, nesta fase, tentar perceber o circuito. Deve
ir colocando os fios indicados e confirmando cada ligação terminada para que
o seu colega possa ir assinalando o esquema. Sempre que realizar uma ligação
deve ter o cuidado de verificar que não existe ainda nenhuma ligação no pino a
que vai ligar um fio. Se isso acontecer, deve ter havido um erro anterior e há
que procurar esclarecer o que aconteceu, vendo onde está ligada a outra ponta
do fio, e, recorrendo ao esquema, verificar o que correu mal e corrigir.
O terceiro elemento do grupo deve ir cortando fios à medida que lhe são pedidos
pelos colegas.
Como é evidente, ao longo de diversos trabalhos, os elementos do grupo devem
ir trocando de papel. Não se aconselha a mudar a meio de um trabalho porque
há um conhecimento difuso que cada um tem a certa fase, que não é possı́vel
transmitir e que facilita muito o processo de montagem.
Capı́tulo 5
Diagnóstico de falhas
Neste capı́tulo descreve-se um método simples para detectar e localizar possı́veis

falhas na implementação de um circuito combinatório. Antes, porém, definem-
-se os conceitos de falha, de erro e de avaria, e identificam-se os vários tipos de
falhas que esses circuitos podem apresentar. O objectivo consiste em perceber
quando e porque é que um circuito combinatório não funciona correctamente.
A percepção da existência de erros no funcionamento do circuito, a localização
das causas desses erros de funcionamento — isto é, a localização das falhas nos
componentes do circuito — e a correspondente tipificação constituem aquilo que
se designa por diagnóstico de falhas.
É objectivo deste capı́tulo, então, detectar possı́veis falhas de funcionamento dos
circuitos combinatórios e analisá-las, identificando os seus tipos. Naturalmente,
a substituição dos componentes em falha permitirá repor o correcto funciona-
mento do circuito combinatório. Recorre-se, para tanto, a um processo simples
que utiliza as tabelas de verdade desses circuitos.
5.1 Falhas, erros e avarias
Vamos de seguida definir os três conceitos de falha, de erro e de avaria.

Qualquer sistema, seja ele mais ou menos complexo, é construı́do com base numa
especificação. No caso de um circuito combinatório (isto é, o tipo de circuito
digital que iremos analisar neste capı́tulo), a especificação é feita, na forma mais
simples, através da sua tabela de verdade.
Como sabemos, a tabela de verdade de um circuito combinatório é única, ou
seja, a cada circuito deste tipo corresponde uma e só uma tabela de verdade.
pressupõe-se, neste capı́tulo a utilização de lógica positiva, isto é, que um 1 lógico
é sempre representado por um nı́vel eléctrico alto (H) e que um nı́vel lógico 0 é
sempre representado por um nı́vel eléctrico baixo (L). Quanto à representação
dos circuitos, usaremos logigramas e esquemas eléctricos.
Quando um circuito digital não cumpre a sua especificação, dizemos que está
avariado ou que avariou. Por exemplo, um somador binário não está a fazer
37
38 CAPÍTULO 5. DIAGNÓSTICO
correctamente a adição de dois números binários. Ou um circuito detector de

paridade está, na realidade, a detectar a paridade incorrecta.
No caso particular de um circuito combinatório que implementa uma deter-
minada função booleana, diz-se que está avariado se ele estiver a implementar
uma função diferente, ou se não implementar consistentemente a mesma função,
manifestando um comportamento errático.
A forma que temos de saber se um determinado circuito combinatório está ou
não avariado consiste, então, em comparar a sua tabela de verdade fı́sica real,
obtida após termos implementado o circuito, com a sua tabela de verdade fı́sica
teórica, correspondente à especificação. Se são diferentes, é porque ele está
avariado.
Em rigor, devemos fazer esse exercı́cio não só para a função que o circuito imple-
menta, mas também para todas as funções intermédias. Ou seja, para a função
à saı́da do circuito, mas também para as funções às saı́das das portas lógicas in-
termédias. Com efeito, só desta forma garantimos que essas funções intermédias
também estão a funcionar correctamente. Se não o fizermos, arriscamos a que
a função final possa estar correcta, mas que haja funções intermédias erradas,
cujos efeitos se cancelam mutuamente. E, desta forma, o circuito em questão
possuirá avarias internas que não conseguimos detectar externamente, já que a
saı́da do circuito está correcta.
Quando comparamos uma tabela de verdade fı́sica real com a tabela teórica
correspondente e verificamos que não são iguais, podemos identificar as linhas
que diferem. Os valores de tensão incorrectos nessas linhas constituem os erros
no funcionamento circuito. A causa da avaria do circuito são esses erros.
Naturalmente, os erros também têm causas. Essas causas são as falhas que
ocorreram em um ou mais componentes do circuito (portas lógicas, ligações
entre portas, etc.). E isso deve-se a uma de duas razões: ou esses componentes
estão, por sua vez, avariados, ou então ocorreram erros no processo de montagem
ou de projecto.
Em resumo, a causa ou causas de uma avaria são erros de montagem ou de cons-
trução do circuito, as causas desses erros são falhas em componentes, e estes, por
sua vez, podem estar avariados (um componente de um circuito combinatório,
por exemplo uma porta AND, é, por sua vez, constituı́do por componentes
electrónicos e, neste sentido, pode ser considerado como um circuito).
Desta forma, podemos estabelecer recursivamente relações de causa-efeito entre
falhas, erros e avarias como se esquematiza a seguir:
. . . −→ falha (no componente) −→ erro −→ avaria (no circuito) −→ erro −→ . . .
Em seguida vamos estudar os possı́veis tipos de falhas nos componentes de um

circuito digital.
5.2 Falhas nos componentes

As falhas nos componentes de um circuito combinatório (portas lógica ou fios
de ligação) podem ter diversas causas. Por exemplo, podem resultar de erros
5.3. MÉTODO SIMPLES DE DIAGNÓSTICO DE FALHAS 39
de projecto, ou ocorrerem em consequência de uma fabricação defeituosa ou de

deterioração dos seus componentes electrónicos.
As falhas podem ser permanentes ou transitórias. Apenas iremos estudar aqui
as consequências das falhas permanentes (os erros que elas causam), já que o
diagnóstico das falhas transitórias é muito mais complexo.
As falhas mais comuns são as que se enumeram a seguir.
1) Falta de alimentação eléctrica — Devem-se começar por assegurar as ligações
dos integrados às tensões VCC e GN D. Se tal não for feito, o comportamento
de todo o circuito torna-se errático, impossibilitando um futuro diagnóstico de
outras falhas.
2) Entrada de uma porta “no ar” — Neste caso, essa entrada não se encontra
ligada: (i) ao VCC ; (ii) ou à massa; (iii) ou à saı́da de outra porta lógica. O que
acontece a essa entrada depende da tecnologia utilizada, porém não podemos,
por omissão, assumir que ela esteja a H ou a L .
3) Entrada de uma porta forçada a H ou a L — Por lapso de montagem, ou por
defeito na electrónica da porta, a entrada está a H ou a L permanentemente.
4) Saı́da de uma porta forçada a H ou a L — Por lapso de montagem, ou por
defeito na electrónica da porta, a saı́da está a H ou a L permanentemente.
5) Fio quebrado — O fio que estabelece uma determinada ligação, por exemplo
entre duas portas lógicas, ou de uma entrada de uma porta lógica às linhas de
alimentação VCC ou GN D, está quebrado. Nesse caso, as duas extremidades do
fio possuem, eventualmente, tensões diferentes, o que não aconteceria se o fio
estivesse inteiro. Podemos, neste caso, ter duas situações:
1. a tensão H ou L de saı́da de uma porta lógica não chega à entrada da porta

seguinte, e esta vê essa entrada “no ar”, pelo que não podemos assumir
nada em relação à tensão eléctrica (nı́vel H ou L) na entrada;
2. a ligação de uma entrada de uma porta a VCC ou a GN D não vem efectu-
ada; mais uma vez, essa entrada vem “no ar”, pelo que não sabemos qual
o nı́vel de tensão na entrada.
6) Curto-circuito entre entradas ou saı́das de uma porta — Geralmente por lapso

de montagem, ou por defeito no circuito integrado, duas ou mais entradas de
uma porta estão em curto-circuito, ou então existe um curto-circuito entre a
saı́da e pelo menos uma das entradas da porta. Por outro lado, por erro de
montagem pode ter-se feito um curto-circuito entre nós longı́nquos, por exemplo
se se usarem barramentos para distribuir ligações e uma ou mais dessas ligações
tiverem sido incorrectamente executadas.
5.3 Método simples de diagnóstico de falhas

Nesta Secção vamos estudar um método simples que nos permite, a partir do
logigrama de um circuito combinatório e da tabela de verdade fı́sica corres-
pondente, detectar eventuais erros de funcionamento e localizar e tipificar os
componentes em falha. Colectivamente, estas três operações designam-se por
diagnóstico de falhas.
Comecemos, então, por considerar o logigrama de um circuito combinatório

arbitrário como o da Figura 5.1.
Figura 5.1: Logigrama de um circuito combinatório arbitrário
Tabela 5.1: Tabela de verdade fı́sica teórica para o circuito com o logigrama da
Figura 5.1
X Y Z A
L L L H
L L H H
L H L H
L H H H
H L L H
H L H H
H H L L
H H H L
Com este logigrama podemos estabelecer a tabela de verdade fı́sica para o cir-
Como obteve esta cuito, como mostra a Tabela 5.1. Naturalmente, esta tabela é meramente teórica,
tabela? já que não prevê uma implementação com componentes e montagem defeituosos.
Nós sabemos, contudo, que ambos são possı́veis, pelo que será de esperar que
a tabela que se obtém para o funcionamento real do circuito seja diferente da
teórica. O que iremos fazer é explorar as diferenças entre a tabela real e a teórica
(os erros no funcionamento do circuito) e, a partir dessas diferenças, localizar e
identificar os tipos de falhas nos componentes e nas ligações do circuito.
Admitamos, então, que montamos o circuito anterior mas que existem falhas
desconhecidas em um ou mais componentes ou ligações. E suponhamos que a
tabela de verdade fı́sica que realmente obtemos é a que se indica na Tabela 5.2.
Como podemos constatar, esta tabela difere da tabela teórica nas linhas 2 e 7.
Ou seja, a montagem apresenta dois erros.
O nosso objectivo, ao fazermos o diagnóstico de falhas, consiste em localizar
todas as falhas e perceber de que tipo são, para podermos corrigir os erros.
Para o fazermos, vamos proceder de forma sistemática do fim para o inı́cio do
logigrama, isto é, da função A para as variáveis de entrada, X, Y e Z. Por
outro lado, vamos concentrar a nossa atenção nas linhas da tabela de verdade
fı́sica onde ocorrem os erros.
Comecemos pela linha 2 da tabela. Nesta linha era suposto a função possuir
um nı́vel H, mas o que se obteve foi um nı́vel L. Vamos tentar perceber porquê.
Tabela 5.2: Tabela de verdade fı́sica real para o circuito anterior
X Y Z A
L L L H
L L H H
L H L L ⇐ Erro
L H H H
H L L H
H L H H
H H L L
H H H H ⇐ Erro
Para tanto, vamos impor ao circuito os nı́veis de tensão nas entradas que corres-
pondem a essa linha da tabela de verdade. Ou seja, vamos colocar nas entradas
os seguintes nı́veis de tensão: X = L, Y = H e Z = L. Obtemos, assim, a
situação teórica indicada na Figura 5.2 para as funções intermédias e final.
Figura 5.2: Logigrama que indica a situação nas entradas que correspondem à
linha 2 da tabela de verdade fı́sica teórica. Também se representam os nı́veis de
tensão nos nós intermédios e final
Mas esta situação é, mais uma vez, meramente teórica, apenas válida para o
caso de não haver falhas. Por exemplo:
• se X = L devemos ter o mesmo nı́vel L na outra extremidade do fio, isto

é, na entrada superior da porta G2;
• se Y = H devemos ter o mesmo nı́vel H na entrada inferior da porta G2;
• se a porta G2 tem por entradas os nı́veis H e L, a sua saı́da deve dar L

(já que se trata de um AND);
• etc.
Porém, se o fio que liga X à entrada superior de G2 estiver cortado, podemos

perfeitamente ter o nı́vel H nessa entrada da porta, em vez do nı́vel L. E, mesmo
que o fio esteja correcto, ou seja, que imponha o nı́vel L na entrada superior da
porta, pode acontecer que o AND esteja internamente com essa entrada forçada
a H, dando o nı́vel H na saı́da, em vez de L.
Em resumo, temos que verificar os nı́veis de tensão nos diversos nós (ligações)
do circuito, para podermos comparar a situação real com a teórica. E o que
fizemos com a linha 2 da tabela devemos fazê-lo igualmente para a outra linha
em erro (a linha 7), naturalmente impondo nas entradas, para cada erro, os
nı́veis de tensão adequados.
Suponhamos, então, que, com as entradas nos nı́veis que correspondem à análise
do erro da linha 2, obtivemos, por observação com a ponta de prova, nı́veis
reais diferentes dos esperados teoricamente, por exemplo os que se indicam na
Figura 5.3.
linha 2 da tabela de verdade fı́sica mas numa situação real, em que existe um
erro nessa linha (em vez de um nı́vel H na saı́da, temos um nı́vel L)
Começamos por constatar que a parte de baixo do circuito, que liga G1, G3 e
G5, está correcta. Logo, para o erro que estamos a analisar, a falha ou falhas que
existirem devem estar localizadas no caminho que liga G2, G4 e G5. E, como
se afirmou atrás, esse caminho deve ser percorrido da saı́da para as entradas.
A Figura 5.4 ilustra os caminhos para análise deste erro.
Figura 5.4: Caminho de diagnóstico para o erro da linha 2 na tabela de verdade

fı́sica
Analisemos, então, esses caminhos.
1. Sabemos que o L na saı́da está errado. Mas, olhando para as entradas do

OR (porta G5) e vendo que temos dois nı́veis L, o OR não é suspeito de
estar em falha (na verdade, com as duas entradas a L a saı́da do OR deve
vir a L).
2. Se agora percorrermos o fio que liga a saı́da de G4 à entrada superior de

G5, constatamos que possui dois nı́veis L nas extremidades. Logo, em
princı́pio, este fio também não é suspeito.
3. O inversor G4 também não é suspeito, já que produz um L na saı́da como

resposta a um H na entrada.
4. Também o fio que liga a saı́da de G2 à entrada de G4 não é suspeito, já

que possui dois nı́veis H nas extremidades.
5. Outro tanto acontece com a porta G2 (um AND), que produz um H na

saı́da como resposta a dois nı́veis H nas suas entradas.
6. O fio que liga a entrada Y à entrada inferior de G2 também está correcto,

pelo menos em princı́pio, já que possui dois nı́veis H nas extremidades.
7. Porém, o fio que liga a entrada X à entrada superior de G2 apresenta uma

anomalia, já que apresenta um nı́vel L na entrada e um nı́vel H à entrada
da porta.
Da análise do caminho, concluı́mos que a causa provável do erro está no fio

da entrada superior de G2, ou na própria entrada. A falha pode ser de um de
dois tipos; (i) a entrada do AND pode estar forçada a H, e nesse caso há que
substituir o integrado que contém G2; ou (ii) o fio que liga X à entrada superior
de G2 está cortado, a entrada está no ar e há que substituir o fio; ou (iii) com
muito menor probabilidade, ocorrem as duas falhas em simultâneo.
Após correcção do(s) componente(s) em falha, verificamos se a tabela de verdade
já ficou correcta. Se tal não aconteceu, devemos analisar o erro na linha 7
original, porque pode haver outras falhas no circuito.
A análise da linha 7 segue passos idênticos ao da análise anterior. Começamos
por aplicar às entradas os nı́veis correspondentes a essa linha da tabela, ou
seja, X = H, Y = H e Z = H. Obtemos, assim, a situação teórica indicada na
Figura 5.5 para as funções intermédias e final.
linha 7 da tabela de verdade fı́sica teórica. Também se representam os nı́veis de
tensão nos nós intermédios e final
Suponhamos, agora que, para esses nı́veis nas entradas, se obtiveram nı́veis reais
nos diversos nós diferentes dos nı́veis teóricos esperados, por exemplo os que se
indicam na Figura 5.6.
linha 2 da tabela de verdade fı́sica mas numa situação em que existe erro nessa
linha (em vez de um nı́vel H na saı́da, temos um nı́vel L)
Agora, o caminho superior no logigrama está correcto, e é o caminho inferior

que conduz ao erro na saı́da. A Figura 5.7 ilustra o caminho para análise deste
erro.
Figura 5.7: Caminho de diagnóstico para o erro da linha 7 na tabela de verdade

fı́sica
Vamos analisar esse caminho.
1. Sabemos que o H na saı́da está errado. Mas, olhando para as entradas do

OR (porta G5) e vendo que nelas temos dois nı́veis H, o OR não é suspeito
de estar em falha.
2. Se agora percorrermos o fio que liga a saı́da de G3 à entrada inferior de

G5, constatamos que possui dois nı́veis H nas extremidades. Logo, em
princı́pio, este fio também não é suspeito.
3. Outro tanto acontece com a porta G3 (um AND), que produz um H na
saı́da como resposta a dois nı́veis H nas suas entradas.
4. O fio que liga a entrada Z à entrada inferior de G3 também está correcto,
pelo menos em princı́pio, já que possui dois nı́veis H nas extremidades.
5. De forma idêntica, o fio que liga a saı́da de G1 à entrada superior de G3
também está correcto, pelo menos em princı́pio, já que possui dois nı́veis
H nas extremidades.
6. Porém, o inversor G1, com H na entrada gera um H na saı́da.
Da análise do caminho concluı́mos que a causa provável do erro está no inversor

G1, que tem a sua saı́da forçada a H.
Capı́tulo 7
Como escrever um relatório
7.1 Introdução
Um Relatório é um documento técnico, descrevendo um problema de engenharia

e o trabalho realizado para o resolver.
O Relatório deve ser organizado de forma a permitir uma compreensão fácil do
trabalho realizado, admitindo-se que o leitor possui conhecimentos básicos mas
não conhece o problema estudado.
O Relatório deve dar ao leitor, de forma gradual, a informação necessária para a
compreensão do problema, dos métodos usados e dos resultados obtidos. Assim,
não devem ser usados conceitos que não tenham sido anteriormente definidos
(excepto quando são de uso corrente).
Cada trabalho de laboratório deve dar origem a um relatório.
Nesse relatório, deve ser apresentado o trabalho feito, isto é, a preparação do
trabalho, os passos de projecto que deram origem ao circuito montado ou simu-
lado, o esquema do circuito ou o lay-out do simulador, o diagnóstico de falhas
surgidas durante o trabalho e a sua correcção, e as conclusões a tirar sobre o
conjunto do trabalho. É fundamental não esquecer de identificar quem produziu
o trabalho e o relatório.
A produção de relatórios tem ainda como objectivo melhorar as capacidades de
os alunos treinarem a comunicação escrita de resultados de trabalho.
Este capı́tulo inspira-se fortemente (e transcreve partes) em dois documentos
produzidos pelos Professores Luı́s Correia e João Paulo Carvalho.
7.2 Formato
O formato do papel deve ser A4. Todas as folhas de papel devem ser do mesmo
tipo (lisas, quadriculadas, pautadas).
As folhas são agrafadas.
45
46 CAPÍTULO 7. COMO ESCREVER UM RELATÓRIO
Nesta unidade curricular, o relatório pode ser dactilografado (em computador)

ou escrito e desenhado à mão. Esta última versão é preferı́vel para poupar aos
alunos tempo que é um recurso escasso para eles.
O relatório deve ter uma capa em que se indica:
• Nome da unidade curricular (Sistemas Digitais)
• Indicação do trabalho a que o relatório se refere.
• Identificação dos alunos (número, nome e licenciatura), do grupo e do

turno.
• Data
As páginas (a seguir à capa) devem ser numeradas.
7.3 Estrutura
A estrutura do relatório deve ser a seguinte:
• Capa
• Elementos que permitiram realizar o projecto
• Passos relevantes do projecto
• Esquema final do circuito a montar
• Lista de componentes necessários
• Análise de conformidade do circuito com o pedido incluindo, quando ne-

cessário as alterações realizadas ao projecto
• Diagnóstico de falhas detectadas e acções desenvolvidas para a sua cor-

recção
• Indicação de alguns parâmetros que seja necessário definir para o bom

funcionamento do circuito (por exemplo, frequência do relógio)
7.4 Aspectos Gerais

As siglas devem ser sempre definidas da primeira vez que são usadas no texto.
O texto deve ser escrito no tempo presente (excepto quando se relatam ex-
periências ou medidas) e na forma impessoal (e não na primeira pessoa do
singular ou do plural). Por exemplo:
Este texto trata da forma de como se deve escrever um relatório. Ninguém
deve ficar ofendido se muitas das sugestões aqui fornecidas são óbvias ou já
conhecidas.
7.5. PREPARAÇÃO 47
Evitar escrita telegráfica ou literária, isto é, não usar frases muito curtas ou
muito longas, e não utilizar uma forma de escrita pouco técnica.
Deve evitar-se usar adjectivos, excepto quando podem ser quantificados.
Ter o cuidado de dar um estilo coerente e uniforme ao relatório.
7.5 Preparação
O relatório deve ser feito antes da aula, deixando em branco somente as respostas
que envolvam resultados, observações, comentários e conclusões que dependam
das montagens de circuitos a realizar durante a aula de laboratório.
Para a produção dos esquemas consulte o capı́tulo sobre esse assunto incluı́do
neste Manual.

Lab PDF

Enviado por

Dados do documento

Título original

Direitos autorais

Formatos disponíveis

Compartilhar este documento

Compartilhar ou incorporar documento

Opções de compartilhamento

Você considera este documento útil?

Este conteúdo é inapropriado?

Direitos autorais:

Formatos disponíveis

Lab PDF

Enviado por

Direitos autorais:

Formatos disponíveis

SISTEMAS DIGITAIS

Instituto Superior Técnico

25 de Julho de 2006 v0.0 Versão original

Endereço de e-mail: guilherme.arroz @ ist.utl.pt

• Descrição dos equipamentos disponı́veis no laboratório.

A estrutura deste guia é a seguinte:

Notas à margem e ı́ndice remissivo

Espalhados pelo texto podemos encontrar três tipos de notas à margem:

— chamadas de atenção para partes do texto particularmente importantes, ge-

O Laboratório de Sistemas Digitais constitui a primeira oportunidade de colocar

para a montagem; e 2) um relatório com a estrutura necessária, de acordo com

Neste capı́tulo descrevem-se os equipamentos existentes no Laboratório de Siste-

2.1 As bancadas de ensaio

Figura 2.1: Bancada de ensaio IDL-800

As bancadas de ensaio possuem no mı́nimo:

1. uma fonte de alimentação múltipla, capaz de gerar tensões contı́nuas de

Destes elementos, iremos utilizar todos eles no laboratório. Contudo, chama-

Na Figura 2.2 ilustra-se esquematicamente com mais pormenor os diversos dis-

Figura 2.2: lay-out da bancada

1. Interruptor geral de alimentação. Quando ligado, este interruptor per-

8. Fontes de alimentação. O botão (8) permite regular o valor da tensão

2.1.1 Os comutadores da base

Os interruptores de dados (12) são comutadores binários que se destinam a fornecer

Figura 2.3: Estrutura básica de um comutador binário

Atenção, porém, que

O bounce é devido ao facto de os contactos do comutador, que são mecânicos, não

A duração tı́pica do bounce é de 10 a 50 ms, conforme a qualidade dos contac-

Figura 2.5: Comutador com circuito de “debounce” colocado nas saı́das

Deve-se notar que os comutadores da base de alimentação podem ou não ter

2.1.2 Os Leds e os displays de 7 segmentos

Os Leds e os displays de 7 segmentos constituem os principais indicadores dos

Tipicamente, um Led é ligado entre a saı́da de um Buffer inversor e a tensão de

Figura 2.6: Ligação tı́pica de um Led à saı́da de um Buffer inversor

Figura 2.7: Um display de 7 segmentos mais não é do que um conjunto de 7 ou

Figura 2.8: Letras A a F num display de 7 segmentos, necessárias à visualização

2.1.3 As fontes de tensão

A base de alimentação possui diversas fontes de tensão contı́nuas reguladas e

Pin 14 (ligar, em geral, ao

Figura 2.9: Vista em planta de um circuito integrado com 14 pinos devidamente

2.2 As réguas de montagem

As réguas de integrados são constituı́das por matrizes de orifı́cios espaçados de 0,1

As matrizes de orifı́cios encontram-se colocadas de um lado e outro de um sulco

Nestas condições, o integrado, montado como mostram as Figuras 2.11 e 2.12,

De notar as ligações intermédias externas entre metades da régua de barramen-

gurar as alimentações eléctricas dos integrados e demais componentes. Também

2.3 Os circuitos integrados e as suas ligações

Um circuito integrado é um pequeno cristal de silı́cio (há outras tecnologias, mas

Por outro lado, para facilitar a identificação de todos os integrados e o teste

Figura 2.18: Uma montagem bem feita

Uma forma adequada de fazer as ligações consiste em começar por estabelecer as

preferı́vel não a ligar directamente ao VCC , mas colocar entre a entrada e o

2.4 Os equipamentos de teste

Neste texto abordaremos apenas a ponta de prova porque o nosso laboratório

2.4.1 A ponta de prova

Existem vários instrumentos de laboratório úteis para a localização de falhas

Figura 2.19: Ponta de prova tı́pica

Os leds que equipam a ponta permitem conhecer o estado lógico de um terminal

Uma ponta de prova tem habitualmente dois comandos, através de interruptores,

• Led H: Este led, tipicamente vermelho, ilumina-se apenas quando a ponta

– Impulso: Um impulso de duração visı́vel é mostrado no led auxiliar.

Em qualquer dos casos, não há indicação do sentido da transição (se de L

2.5 Referências Bibliográficas

Dados sobre os circuitos