Projetos de Circuitos Analogico - Sergio Franco

F825p Franco, Sergio.
Projetos de circuitos analógicos : discretos e integrados

[recurso eletrônico] / Sergio Franco ; tradução: Rafael Silva
Alípio ; revisão técnica: Antonio Pertence Júnior. – Porto
Alegre : AMGH, 2016.
Editado como livro impresso em 2016.

ISBN 978-85-8055-553-0
1. Engenharia Elétrica. 2. Eletrônica. 3. Circuitos

analógicos. I. Título.
CDU 621.3.049.77
Catalogação na publicação: Poliana Sanchez de Araujo – CRB 10/2094

San Francisco State University
Tradução
Rafael Silva Alípio
Engenheiro Eletricista pelo Centro Federal de Educação Tecnológica de Minas Gerais (CEFET-MG)
Licenciado em Física pela Universidade Federal de Minas Gerais (UFMG)
Revisão técnica
Antonio Pertence Júnior, MSc
Mestre em Engenharia pela Universidade Federal de Minas Gerais
Pós-graduado em Processamento de Sinais pela Ryerson University, Canadá
Professor da Universidade FUMEC
Versão impressa
desta obra: 2016
2016
Obra originalmente publicada sob o título
Analog Circuit Design: Discrete & Integrated, 1st Edition
ISBN 9780078028199
Original edition copyright ©2015, McGraw-Hill Global Education Holdings LLC.,

New York, New York 10121. All rights reserved.
Portuguese language translation copyright ©2016, AMGH Editora Ltda., a Grupo A Educação S.A.
company. All rights reserved.
Gerente editorial: Arysinha Jacques Affonso
Colaboraram nesta edição:
Editora: Maria Eduarda Fett Tabajara
Capa: Márcio Monticelli
Imagem de capa: ©thinkstockphotos.com / ProVectors, Abstract light vector background
Leitura final: Jaqueline Fagundes Freitas
Editoração: Techbooks
Reservados todos os direitos de publicação, em língua portuguesa, à

AMGH EDITORA LTDA., uma parceria entre GRUPO A EDUCAÇÃO S.A. e McGRAW-HILL EDUCATION
Av. Jerônimo de Ornelas, 670 – Santana
90040-340 – Porto Alegre – RS
Fone: (51) 3027-7000 Fax: (51) 3027-7070
Unidade São Paulo

Av. Embaixador Macedo Soares, 10.735 – Pavilhão 5 – Cond. Espace Center
Vila Anastácio – 05095-035 – São Paulo – SP
Fone: (11) 3665-1100 Fax: (11) 3667-1333
SAC 0800 703-3444 – www.grupoa.com.br
É proibida a duplicação ou reprodução deste volume, no todo ou em parte, sob quaisquer

formas ou por quaisquer meios (eletrônico, mecânico, gravação, fotocópia, distribuição na Web
e outros), sem permissão expressa da Editora.
IMPRESSO NO BRASIL
PRINTED IN BRAZIL
Dedicatória
Em memória de meus pais
Luigia Braidotti e Luigi Franco

Esta página foi deixada em branco intencionalmente.
Prefácio
E
ste livro é destinado principalmente a engenheiros eletricistas/eletrônicos que visam a carreiras
industriais em eletrônica analógica. Também é útil para projetistas de circuitos integrados analó-
gicos, engenheiros de produto, de processo e de confiabilidade, engenheiros de teste e de desen-
volvimento e engenheiros de aplicações analógicas, de comercialização e de suporte ao cliente. O livro
é resultado de minha experiência como professor na San Francisco State University, onde, ao longo
dos anos, tenho contribuído para a formação de centenas de estudantes, agora empregados no Vale do
Silício em uma ampla gama de cargos relativos à eletrônica analógica. Aqui estão três características
importantes deste livro:
• Ambas as tecnologias bipolar e CMOS são abordadas. Embora a eletrônica digital seja dominada
pela tecnologia CMOS, a eletrônica analógica se baseia tanto na CMOS quanto na bipolar, sendo
a última a tecnologia de escolha em circuitos analógicos de alta qualidade, bem como uma parte
fundamental da tecnologia BiCMOS.
• Ambos os projetos discreto e integrado são abordados. Embora hoje a forma final de um sistema
analógico seja provavelmente do tipo circuito integrado, testes e aplicações em geral exigem fun-
ções auxiliares, como condicionamento e interfaceamento, que são mais facilmente implemen-
tadas com projetos discretos ad-hoc. (Qualquer pessoa familiarizada com o trabalho de líderes
reconhecidos em aplicações, testes e instrumentação analógica, como Jim Williams e Robert
Pease, irá concordar com isso.) Nesse sentido, TBJs discretos estão disponíveis em uma grande
variedade e podem ser utilizados em diversas aplicações, incluindo testes experimentais em la-
boratório. Além disso, por razões pedagógicas, é conveniente abordar circuitos discretos simples
antes de lidar com os circuitos integrados mais complexos.
• A teoria de semicondutores é apresentada com profundidade suficiente para refletir as necessida-
des de um engenheiro praticante na indústria. Cada função analógica está intimamente ligada a
um fenômeno físico, de modo que engenheiros que trabalham com eletrônica analógica, particu-
larmente projetistas de circuitos integrados e engenheiros de produto, de processo e de confiabili-
dade, precisam estar familiarizados com a física de semicondutores, de modo que os dispositivos
projetados funcionem de forma otimizada.
ORGANIZAÇÃO DO LIVRO
O livro está organizado em duas partes:
• A primeira parte aborda (1) Diodos, (2) TBJs e (3) MOSFETs. Dessa forma, é adequada para um
primeiro curso em eletrônica. A sequência de apresentação do material segue a evolução tecnoló-
gica da eletrônica. No entanto, o professor que desejar alterar a ordem de apresentação de TBJs e
MOSFETs pode fazê-lo facilmente, já que os dois capítulos são autônomos. Independentemente
da ordem, o último capítulo pode ser abordado mais rapidamente do que o anterior, uma vez
que o estudante já vai ter enfrentado os desafios de polarização cc e modelagem de pequenos e
grandes sinais.
• A segunda parte aborda (4) Blocos Construtivos de CIs Analógicos, (5) CIs Analógicos Repre-
sentativos, (6) Respostas em Frequência e Transitória e (7) Realimentação Negativa, Estabili-
dade e Ruído. Essa parte é apropriada para um curso com foco em análise e projeto de circuitos
integrados analógicos.
Cada capítulo fornece um material bastante abrangente sobre o assunto do título, então são ne-
cessariamente longos (>100 páginas cada). A quantidade total de material excede àquela de um curso
viii Prefácio
típico de dois semestres, de modo que o professor tem uma liberdade considerável na seleção do ma-
terial. Também, penso que o estudante precisa dominar completamente circuitos de baixas frequências
antes de prosseguir para as respostas em frequência e transitória mais desafiadoras do Capítulo 6.
Porém, o professor pode modificar a abordagem pulando tópicos apropriados da Parte I em favor de
temas selecionados do Capítulo 6.
Como mencionado, a primeira parte se concentra em circuitos básicos de transistores, enfatizan-
do a abordagem mais tradicional de projeto discreto. Pedagogicamente, faz sentido estudar circuitos de
um único transistor antes de avançar para circuitos de vários transistores – melhor ainda se essa parte
é acompanhada por um laboratório, onde é muito mais fácil investigar circuitos mais simples. Na ver-
dade, nesse nível, um laboratório (completo, incluindo fumaça!) provavelmente oferece um ambiente
de aprendizagem muito mais valioso do que aquele de simulações computacionais. Uma desvantagem
notória de circuitos discretos é a necessidade de capacitores de acoplamento e de passagem, que intro-
duzem um elemento de distração adicional, uma vez que leva tempo para o aluno desenvolver plena
compreensão sobre as funções desses capacitores. Ciente disso, tentei desmitificar os capacitores via
exemplos visuais detalhados (veja a Fig. 2.55, p. 159 e Fig. 3.60, p. 265).
Seguindo os circuitos discretos, o livro progride para os circuitos integrados. As abordagens
integrada e discreta são contrastadas na Seção 4.1, e uma fronteira intuitiva entre as duas é discutida
no Exercício 4.3, p. 314. A segunda parte é mais complexa e sofisticada, tratando dos blocos cons-
trutivos para os CIs analógicos representativos, da dinâmica de CIs e, finalmente, da operação de CIs
em realimentação negativa, junto com considerações de estabilidade, compensação de frequência e
ruído. Essa parte é destinada a projetistas de CIs, mas também a todas as outras categorias de enge-
nheiros envolvidos em fabricação, testes e aplicações. Engenheiros de aplicação, de longe o maior
grupo, precisam de uma familiaridade de trabalho tanto com a tecnologia (a fim de realizar seleções
adequadas) quanto com o funcionamento interno de CIs (a fim de otimizar sua aplicação). O obje-
tivo deste livro é promover um equilíbrio entre a capacidade de projetar no chip e a capacidade de
projetar na placa.
Acessando o site do Grupo A (www.grupoa.com.br), o professor pode fazer o download de
um manual com as soluções dos problemas propostos ao final dos capítulos e de apresentações em
PowerPoint® com o conteúdo do livro. Basta buscar pela página do livro, clicar em “Conteúdo online”
e cadastrar-se.
MOTIVAÇÃO
Depois de ter experimentado uma série de outros livros, eu decidi escrever o meu próprio em resposta
a uma série de questões levantadas pelos estudantes e para implementar minhas próprias ideias sobre a
melhor forma de atender as necessidades de nossos alunos, que geralmente seguem carreiras na indús-
tria. A seguir estão as questões mais comuns:
• Necessidade de ver muitos exemplos, especialmente práticos, com os quais engenheiros lidam
diariamente. Eu pensei cuidadosamente sobre cada exemplo ao longo do texto e problemas de
fim de capítulo com o objetivo de atender duas necessidades gerais: auxiliar o estudante a desen-
volver uma ideia das ordens de grandeza dos parâmetros em estudo (veja, por exemplo, o Exem-
plo 1.8, p. 38) e aprofundar a compreensão do estudante, seguindo a evolução de um circuito
por meio de diferentes estados ou por meio de níveis crescentes de complexidade (veja as Figs.
1.18−20, p. 14−15). Nesse sentido, esforcei-me para desenvolver uma metodologia sistemática
de resolução de problemas, enfatizando o raciocínio e a intuição física, em oposição a cálculos
mecânicos e repetitivos. Isso porque é na compreensão física, não em manipulações matemáti-
cas ou simulações de computador, que está enraizada a criatividade de projeto que o aluno será
convidado a exercer no trabalho. O livro contém valiosas regras práticas que engenheiros usam
diariamente (veja p. 46 e 48). Sempre que possível, o aluno é lembrado a usar a intuição e a per-
cepção física para antecipar o que esperar de cálculos ou simulações computacionais e verificar/
confrontar os resultados com base em argumentos físicos (para percepção física, veja o Exemplo
6.5, p. 511 e a Fig. 7.93, p. 689).
Prefácio ix
• Incorporar simulações do SPICE dentro do texto. O SPICE foi integrado tanto como um au-
xílio pedagógico para conferir uma compreensão mais imediata de um novo conceito (veja a
Fig. 4.66, p. 373) quanto como uma ferramenta de validação dos cálculos manuais. Se uma
discrepância razoável é encontrada entre os cálculos e as simulações, o aluno é desafiado a
explicar as possíveis causas (veja o Exemplo 5.2, p. 430). Finalmente, o SPICE é usado para
mostrar nuances que seriam muito complexas para cálculos manuais (veja o Exemplo 6.11, p.
527). Hoje, uma infinidade de versões do SPICE está disponível. Em vez de me comprometer
com uma versão particular, decidi manter os esquemáticos de circuito simples o suficiente para
que os estudantes pudessem implementá-los em questão de minutos em sua versão do SPICE
de preferência.
• Fornecer uma exposição prática de conceitos básicos de semicondutores. A maioria dos gra-
duados de minha própria instituição (uma universidade pública) segue carreiras industriais que
abrangem uma grande variedade de cargos, desde projetistas de CIs até engenheiros de produto
e de confiabilidade, engenheiros de testes e de desenvolvimento e engenheiros de aplicação e
de suporte ao cliente, em que um conhecimento, ou background, amplo é muito mais desejável
do que uma especialização. Uma compreensão básica dos princípios de semicondutores é um
componente necessário de tal conhecimento amplo, especialmente para futuros engenheiros de
produto e de confiabilidade.
• Fazer uso abundante de figuras seguindo as tendências atuais de aprendizagem visualmente
orientada. A maioria das figuras consiste em dois ou mais componentes colocados lado a lado
para visualizar diferentes facetas do mesmo conceito, sejam elas estados diferentes de um cir-
cuito, ou modelos, ou intervalos de tempo, ou relações de causa e efeito (veja a Fig. 1.59, p.
62). Além disso, as fórmulas mais relevantes que influenciam um dado processo analítico foram
colocadas em caixas para fácil visualização, especialmente quando o estudante deve fazer um
grande volume de questionários e testes. Quando apropriado, grupos inteiros de fórmulas foram
tabulados para facilitar sua comparação (veja a Fig. 3.50, p. 254).
Tentei abordar todas as questões anteriores retornando para um formato de livro essencial, sem
distrações e sem aspectos desnecessários. Cada capítulo começa com uma breve contextualização
histórica e um quadro motivacional, seguido de um breve resumo dos tópicos a serem abordados e,
finalmente, do próprio corpo do capítulo. Cada capítulo é concluído com uma série de problemas cui-
dadosamente elaborados, que enfatizam a intuição e a percepção física.
RESUMO DOS CONTEÚDOS

O Capítulo 1 começa com o diodo ideal como um veículo para introduzir a análise e a aplicação
de circuitos não lineares aos estudantes. Isso é seguido por uma revisão do amplificador opera-
cional para preparar o caminho para aplicações adicionais de diodos e, mais tarde, de transistores.
Após, é o momento de introduzir ao aluno o mais comum dispositivo físico que se aproxima da
função diodo, a junção pn. Depois de uma revisão intuitiva de semicondutores, a junção pn é discu-
tida em detalhes, utilizando regras práticas para destacar os aspectos aplicados que os engenheiros
usam diariamente no trabalho. A familiaridade com a junção pn é fundamental para o conhecimen-
to da física de transistores nos próximos dois capítulos. Finalmente, várias aplicações populares de
diodos são discutidas, muitas vezes usando o PSpice como um auxílio pedagógico para melhorar
a compreensão.
O Capítulo 2 introduz o transistor bipolar de junção (TBJ) como uma evolução tecnológica (e
histórica) da junção pn. De modo similar ao Capítulo 1, começamos com a estrutura física do TBJ,
passando pela dedução de suas características i-v, pelo desenvolvimento de modelos de grandes e
pequenos sinais, pela polarização cc, e finalmente chegando à análise e ao projeto de amplificadores e
seguidores (buffers) de um único transistor. A configuração emissor comum é apresentada como uma
implementação natural de amplificação de tensão, enquanto as configurações coletor comum e base
comum servem mais naturalmente como seguidores de tensão e de corrente, respectivamente. Grande
ênfase é dada sobre o papel do TBJ como um dispositivo de transformação de resistência (que, na ver-
x Prefácio
dade, forneceu a base para seu próprio nome). As equações de transformação estão convenientemente
tabuladas para fácil referência em capítulos posteriores.
O Capítulo 3 aborda o MOSFET de forma semelhante à utilizada na abordagem do TBJ no Ca-
pítulo 2. No entanto, os dois capítulos são independentes um do outro, de modo que a ordem de leitura
pode ser trocada, se desejado. O capítulo começa com uma discussão detalhada sobre a base física
do limiar nativo (native threshold), importante principalmente para aqueles estudantes que venham a
exercer carreiras como engenheiros de produto, de processo e de confiabilidade. Após, as característi-
cas i-v do MOSFET são deduzidas, e discutimos o desenvolvimento de modelos de grandes e peque-
nos sinais, a polarização cc e, finalmente, a análise e o projeto de amplificadores e seguidores (buffers)
de um único transistor. A configuração fonte comum é apresentada como uma implementação natural
de amplificação de tensão, enquanto as configurações dreno comum e porta comum servem como
seguidores de tensão e de corrente, respectivamente. O capítulo também aborda o inversor CMOS e
as portas lógicas CMOS básicas, de modo a proporcionar um tratamento mais equilibrado do tema do
capítulo, em atenção aos cursos de engenharia de computação (veja a ilustração da margem de ruído na
Fig. 3.44, p. 246, obtida via PSpice).
O Capítulo 4 traz o estudante para um nível mais elevado de sofisticação de circuitos ao introdu-
zir os blocos construtivos de CIs analógicos em uso mais amplo atualmente. Configurações “cascode”,
amplificadores diferenciais, espelhos de corrente de todos os tipos, cargas ativas e estágios de saída
push-pull são tratados em detalhes. Sempre que possível, TBJs e MOSFETs são abordados lado a lado,
de modo a apresentar ao leitor um tratamento uniforme e, assim, economizar espaço e esforço.
O Capítulo 5 coloca em uso os blocos do Capítulo 4 no projeto de uma combinação represen-
tativa de CIs analógicos em ambas as tecnologias, bipolar e CMOS: amplificadores de alto ganho,
como AOPs, comparadores de tensão e AOPs completamente diferenciais; referências de tensão e de
corrente, como referências de banda proibida; CIs de modo corrente, como transcondutores, OTAs e
amplificadores de realimentação de corrente; e, finalmente, circuitos a capacitor chaveado.
O Capítulo 6 trata das respostas em frequência e transitória de dispositivos individuais até cir-
cuitos complexos, como os CIs do Capítulo 5. A análise de frequência se baseia na aproximação de
Miller, bem como na técnica da constante de tempo de circuito aberto. Os tempos de comutação de
diodos pn e TBJs, injustificadamente ignorados pela maioria dos livros didáticos a despeito de sua
persistente relevância industrial, são investigados via análise de controle de carga enfatizando a per-
cepção física. Também são analisados os tempos de comutação de portas lógicas CMOS, em atenção
aos cursos de engenharia de computação. Esse é um capítulo que faz extenso uso do PSpice como uma
ferramenta de verificação de cálculos manuais.
O Capítulo 7 começa com um tratamento amplo da realimentação negativa aplicada aos circui-
tos eletrônicos abordados nos capítulos anteriores, desde estágios de um único transistor até amplifica-
dores operacionais. Tanto a técnica de duas portas quanto a técnica da razão de retorno são apresen-
tadas e comparadas por meio de uma variedade de exemplos cuidadosamente elaborados. Também, a
fórmula de impedância de Blackman e os métodos de injeção são apresentados de uma forma prática.
O capítulo prossegue com os temas de estabilidade e compensação de frequência para AOPs, tanto
bipolares como CMOS (aqui, novamente o PSpice se mostra uma ferramenta pedagógica muito útil).
O capítulo conclui com ruídos em circuitos integrados. Depois de uma introdução às propriedades
básicas de ruídos, às ferramentas analíticas e aos tipos de ruídos, são discutidos os modelos de ruído
de diodos e transistores. Finalmente, a análise de ruídos é aplicada a configurações representativas de
circuitos, como circuitos de AOPs e pares diferenciais.
UM CONSELHO PARA O ALUNO

Os cursos de eletrônica fornecem a base para a sua carreira em engenharia elétrica/eletrônica. O obje-
tivo desses cursos não é apenas introduzir novos dispositivos, como diodos e transistores, mas também
ajudá-lo a estabelecer um estilo de pensar e desenvolver uma metodologia de resolução de problemas,
que são únicos para esse campo desafiador, mas muito interessante. Ciente do fato de que uma grande
parte dos graduados em engenharia elétrica/eletrônica acaba trabalhando na indústria, enfatizei os as-
Prefácio xi
pectos práticos que são relevantes no ambiente industrial atual. Não importa que carreira você seguir,
seja como projetista de CIs, engenheiro de produto, engenheiro de testes ou engenheiro de aplicações
ou de suporte ao cliente; o material básico de seus primeiros cursos de eletrônica vai sempre ressurgir
em uma variedade de situações em constante mudança. Assim, é interessante investir mais tempo e
esforço nesses cursos básicos em relação ao que você normalmente investiria – os benefícios serão
muito recompensadores.
Embora diodos e transistores sejam dispositivos altamente não lineares, técnicas especiais foram
desenvolvidas para a análise desses dispositivos, as quais, na realidade, empregam grande parte dos
conhecimento adquirido nos cursos de circuitos lineares. Longe de ser um desperdício de tempo, as
ferramentas analíticas aprendidas nos cursos de circuito também serão amplamente aplicadas no estu-
do da eletrônica. Em particular, a Lei de Ohm, as Leis de Kirchhoff (LKC e LKT), as Análises Nodal e
de Malha, os Teoremas de Thévenin/Norton, o Princípio da Superposição e a Regra do Amplificador
Operacional continuarão a ser nossas preciosas ferramentas analíticas à medida que nos aventurarmos
no excitante mundo da eletrônica.
A eletrônica, assim como qualquer outro ramo da engenharia, lida com a realidade física de seus
dispositivos e sistemas. Usamos a matemática como uma ferramenta para compreender ou prever a
operação desses dispositivos e sistemas, bem como para projetar novos, e as simulações computacio-
nais como uma ferramenta de verificação. Qualquer dedução ou previsão conceitual deve ser funda-
mentalmente verificada tendo em conta argumentos físicos e nunca tomadas como corretas por conta
própria. O uso de raciocínio físico para corroborar qualquer processo conceitual, seja ele uma deriva-
ção matemática, seja uma simulação computacional, está no cerne dessa sequência inteira de curso.
Além de conhecimento sobre as técnicas de análise de circuitos lineares, espera-se que o estu-
dante tenha um conhecimento prático de conceitos básicos de cálculo, como inclinação e área sob a
curva, bem como de conceitos básicos de eletrostática, como o teorema de Gauss e as relações entre
campo e potencial elétricos. Além disso, a capacidade de realizar simulações de circuito via PSpice,
tema provavelmente abordado em cursos anteriores, vai se revelar extremamente útil para verificação
dos resultados de análises manuais.
AGRADECIMENTOS
Uma série de revisores forneceram comentários detalhados e muitas sugestões valiosas. Eu tentei incluir
suas recomendações sempre que possível, porém, na presença de pontos conflitantes, tive que traçar
uma linha e seguir meus próprios passos. Para todos que me deram um retorno, meus sinceros agrade-
cimentos. Em particular, gostaria de agradecer a Stephen Hubbard, da Clemson University; a Santosh
Pandey, da Iowa State University; e a Donna Ginger Yu, da North Carolina State University. Por fim,
gostaria de expressar minha gratidão a Diana Maio, minha esposa, por seu incentivo e apoio constante.
Sergio Franco
San Francisco State University
Esta página foi deixada em branco intencionalmente.
Sumário
Capítulo 1 Capítulo 3
䊉䊉
Diodos e a junção pn 1 Transistores de efeito de campo MOS 193
1.1 O diodo ideal 3 3.1 A estrutura física do MOSFET 195
1.2 Aplicações básicas do diodo 9 3.2 A tensão de limiar Vt 197
1.3 Amplificadores operacionais e aplicações do diodo 19 3.3 As características do canal n 207
1.4 Semicondutores 23 3.4 Características i-v de MOSFETs 216
1.5 A junção pn em equilíbrio 31 3.5 MOSFETs em circuitos cc resistivos 227
1.6 Efeito de uma polarização externa nos parâmetros da 3.6 O MOSFET como um amplificador/chave 239
RCE 36 3.7 Operação em pequenos sinais do MOSFET 246
1.7 A equação do diodo pn 39 3.8 Amplificadores de tensão básicos empregando
1.8 A junção pn inversamente polarizada 45 MOSFETs 254
1.9 Características do diodo diretamente polarizado 48 3.9 Seguidores de tensão e de corrente de MOSFETs 263
1.10 Análise cc de circuitos com diodos pn 53 3.10 O amplificador/inversor CMOS 269
1.11 Análise ca de circuitos com diodos pn 60 Apêndice 3A: Modelos do SPICE para MOSFETs 276
1.12 Operação na região de ruptura 68 Referências 278
1.13 Fontes de tensão cc 75 Problemas 278
Apêndice 1A: Modelos do SPICE para diodos 81
Referências 83 Capítulo 4
Problemas 83 䊉
Considerações de projeto em circuitos
Capítulo 2 monolíticos 292
䊉
4.1 Considerações de projeto em circuitos monolíticos 294
Transistores bipolares de junção 97 4.2 Revisão das características e dos modelos de TBJs 301
2.1 A estrutura física do TBJ 100 4.3 Revisão das características e dos modelos de
2.2 Operação básica do TBJ 104 MOSFETs 315
2.3 A característica i-v de TBJs 115 4.4 Configurações de Darlington, “cascode” e cascata 327
2.4 Regiões de operação e modelos do TBJ 120 4.5 Pares diferenciais 340
2.5 O TBJ como amplificador/chave 132 4.6 Razão de rejeição de modo comum em pares
2.6 Operação do TBJ em pequenos sinais 138 diferenciais 349
2.7 Polarização do TBJ para projeto de amplificadores 148 4.7 Tensão/corrente de offset de entrada em pares
2.8 Amplificadores de tensão bipolares básicos 155 diferenciais 356
2.9 Seguidores de tensão e de corrente bipolares 166 4.8 Espelhos de corrente 360
Apêndice 2A: Modelos do SPICE para TBJs 176 4.9 Pares diferenciais com cargas ativas 370
Referências 178 4.10 Estágios de saída bipolares 380
Problemas 178 4.11 Estágios de saída CMOS 387
Apêndice 4A: Editando Netlists do SPICE 391
Referências 392
Problemas 392
xiv Sumário
Capítulo 5 Capítulo 7
䊉䊉
Circuitos integrados analógicos 414 Realimentação, estabilidade e ruído 600
5.1 O amplificador operacional ␮a741 415 7.1 Aspectos básicos de realimentação negativa 602
5.2 Amplificador operacional CMOS de dois estágios 427 7.2 Efeitos da realimentação em distorção, ruído e faixa de
5.3 O amplificador operacional CMOS “cascode” passagem 609
dobrado 434 7.3 Topologias de realimentação e resistências de entrada e
5.4 Comparadores de tensão 439 saída de malha fechada 617
5.5 Referências de corrente e tensão 446 7.4 Configurações práticas e o efeito de carga 625
5.6 Circuitos integrados em modo corrente 456 7.5 Análise da razão de retorno 649
5.7 Amplificadores operacionais completamente 7.6 Fórmula de impedância de Blackman e métodos de
diferenciais 466 injeção 662
5.8 Circuitos a capacitores chaveados 474 7.7 Estabilidade em circuitos de realimentação
Apêndice 5A: Macromodelos do SPICE 484 negativa 668
Referências 485 7.8 Compensação de pólo dominante 676
Problemas 485 7.9 Compensação de frequência de AOPs monolíticos 683
7.10 Ruído 695
Capítulo 6 Referências 709
䊉 Problemas 710
Respostas em frequência e transitória 494
Índice 725
6.1 Modelo de TBJs em altas frequências 496
6.2 Modelo de MOSFETs em altas frequências 503
6.3 Resposta em frequência de amplificadores EC/FC 509
6.4 Resposta em frequência de amplificadores
diferenciais 519
6.5 Seguidores (buffers) de tensão e de corrente
bipolares 525
6.6 Seguidores (buffers) de tensão e de corrente MOS 531
6.7 Análise da constante de tempo de circuito aberto
(CTCA) 537
6.8 Resposta em frequência de amplificadores
“cascode” 546
6.9 Respostas em frequência e transitória de AOPs 551
6.10 Transitórios em chaveamento de diodos 560
6.11 Transitórios em chaveamento de TBJs 564
6.12 Resposta transitória de portas e comparadores de tensão
CMOS 571
Apêndice 6A: Função de transferência e diagramas de
Bode 582
Referências 588
Problemas 588
1
Diodos e a junção pn
Organização do capítulo
1.1 O diodo ideal
1.2 Aplicações básicas do diodo
1.3 Amplificadores operacionais e aplicações do diodo
1.4 Semicondutores
1.5 A junção pn em equilíbrio
1.6 Efeito de uma polarização externa nos parâmetros da RCE
1.7 A equação do diodo pn
1.8 A junção pn inversamente polarizada
1.9 Características do diodo diretamente polarizado
1.10 Análise cc de circuitos com diodos pn
1.11 Análise ca de circuitos com diodos pn
1.12 Operação na região de ruptura
1.13 Fontes de tensão cc
Apêndice 1A: Modelos do SPICE para diodos
Referências
Problemas
O
diodo é o dispositivo eletrônico mais básico. Na verdade, sua invenção, mais de um século
atrás, é considerada a inauguração da era da eletrônica. Assim como o resistor, o diodo possui
dois terminais. No entanto, ao contrário do resistor bidirecional, o diodo conduz corrente ape-
nas em um sentido. Para compreensão qualitativa de como isso pode acontecer, pense nos primeiros
diodos, que eram do tipo tubo de vácuo. Um diodo de vácuo tinha um filamento incandescente
chamado de catodo funcionando como uma fonte de elétrons livres e uma placa chamada de anodo
para controlar o fluxo de corrente. Ao aplicar uma tensão positiva no anodo em relação ao catodo,
os elétrons, que são carregados negativamente, são atraídos, produzindo fluxo de elétrons do catodo
para o anodo. Por outro lado, ao aplicar uma tensão negativa ao anodo, os elétrons são repelidos,
inibindo o fluxo de elétrons. Por analogia com a hidráulica, o diodo pode ser visualizado como uma
válvula de uma via.
O diodo de tubo de vácuo foi inventado por John A. Fleming em 1904. Apenas dois anos mais
tarde, em 1906, Greenlead W. Pickard inventou um tipo de diodo alternativo por meio da formação de
um ponto de contato com um bloco de silício, criando o primeiro dispositivo eletrônico de estado sólido.
No entanto, levou meio século para a indústria de semicondutores tornar-se uma realidade comercial, de
modo que a primeira metade do século XX foi dominada pela eletrônica de tubos de vácuo.
2 Projetos de Circuitos Analógicos
Atualmente, os diodos são feitos de materiais semicondutores, com vantagens significativas com
relação aos antigos diodos de tubo de vácuo em termos de miniaturização, confiabilidade, consumo de
potência e custo. O diodo mais comum hoje é a junção pn de silício, embora outros tipos de materiais
e junção também estejam em uso. A junção pn desempenha um papel fundamental na microeletrônica,
pois fornece não apenas a base para a construção dos diodos, mas também para a obtenção de outros
dispositivos importantes, como o transistor de junção bipolar (TBJ), o transistor de efeito de campo
de junção (JFET), além de outros dispositivos semicondutores, como o retificador controlado de si-
lício (SCR). A junção pn também está presente no transistor de efeito de campo de semicondutor de
óxido metálico (MOSFET), o dispositivo mais utilizado nos produtos microeletrônicos atualmente.
Além disso, em sua forma inversamente polarizada, a junção pn é utilizada para isolar entre si diferen-
tes dispositivos que coexistem em uma mesma pastilha semicondutora.
O estudante que vem de cursos em circuitos lineares vai perceber imediatamente que os diodos,
assim como os transistores que estudaremos em seguida, são dispositivos altamente não lineares. Fe-
lizmente, uma série de técnicas tem sido desenvolvida para a análise de dispositivos não lineares, e
essas técnicas empregam grande parte dos conhecimentos adquiridos nos cursos de circuitos lineares.
Longe de ser um desperdício de tempo, as ferramentas analíticas aprendidas nos cursos de circuito
também serão amplamente aplicadas no estudo da eletrônica. Em particular, a Lei de Ohm, as Leis de
Kirchhoff (LKC e LKT), as Regras dos divisores de tensão/corrente, os Teoremas de Thévenin/Norton
e o Princípio da Superposição continuarão a ser nossas preciosas ferramentas analíticas à medida que
nos aventurarmos no excitante mundo de dispositivos e sistemas eletrônicos.
DESTAQUES DO CAPÍTULO
O capítulo começa com o diodo ideal, um conceito utilizado para desenvolver uma primeira visão do
comportamento do diodo, bem como introduzir ao aluno técnicas de análise de circuitos não lineares,
a espinha dorsal de todos os dispositivos subsequentes. As aplicações abrangidas são retificadores de
diodos, portas lógicas de diodo, grampeadores de tensão, geradores de funções lineares por partes,
detectores de pico, restauradores cc e multiplicadores de tensão.
Em seguida, realizamos uma revisão dos princípios básicos do amplificador operacional, uma
vez que diodos (e, mais tarde, os transistores) oferecem um terreno fértil para a aplicação de ampli-
ficadores operacionais. A primeira aplicação de diodo juntamente com AOPs a ser considerada é a
retificação de onda completa, porém outras se seguirão à medida que prosseguirmos.
Como mencionado, atualmente os diodos são feitos de semicondutores, de modo que o próximo
objetivo é o estudo da teoria básica da junção pn. Após uma revisão dos conceitos básicos de semi-
condutores, normalmente abordados nos cursos de física básica, o capítulo desenvolve uma discussão
intuitiva da junção pn, destacando os aspectos práticos (regras práticas), que formam o conhecimento
de trabalho do engenheiro eletrônico no meio industrial moderno. Independentemente se o aluno
irá seguir uma carreira de projetista de circuitos integrados (CI) ou de engenheiro de produto ou de
processo ou, ainda, de engenheiro de teste ou de aplicações, a junção pn vai sempre ressurgir em
uma variedade de situações. Portanto, é apropriado abordá-la com certa profundidade. Tudo o que o
estudante precisa lembrar da física básica é o Teorema de Gauss, bem como a relação entre o campo
elétrico e o potencial,
A grande aplicação da teoria da junção pn é o conceito de um diodo real, um dispositivo que,

apesar de desviar do diodo ideal, ainda é analisado por meio de técnicas de linearização adequadas. Isso
permite introduzir ao aluno o modelo de grandes sinais, bem como o modelo de pequenos sinais para o
diodo, modelos que serão expandidos nos próximos capítulos, quando estudarmos os transistores.
A última parte do capítulo aplica os modelos anteriores para o estudo de uma série de circuitos
práticos muito utilizados, como retificadores, referências de tensão, circuitos não lineares básicos
com AOPs e fontes de alimentação cc. O Apêndice discute os parâmetros que influenciam o modelo de
diodo usado pelo SPICE.
Capítulo 1 • Diodos e a junção pn 3
Provavelmente o capítulo abrange mais conteúdo do que seria viável discutir em um curso típico
de eletrônica. Porém, o professor pode facilmente suprimir alguns tópicos específicos como, por exem-
plo, as seções sobre a teoria de semicondutores, sobretudo se esses tópicos são abordados em cursos
alternativos. Eu escrevi este capítulo com o intuito de ter todo (ou quase todo) o material pertinente
sobre diodos em um só lugar.
1.1 O DIODO IDEAL

O diodo é um dispositivo de dois terminais, projetado para conduzir corrente em apenas um sentido.
Diferentemente do resistor, que conduz em qualquer sentido, o diodo permite a circulação de corrente
apenas do terminal chamado de anodo (A) para o terminal chamado de catodo (C). Seu símbolo de
circuito, mostrado na Fig. 1.1a, utiliza uma ponta de seta para indicar essa característica direcional do
diodo. A tensão através do diodo é definida como positiva no anodo e negativa no catodo; portanto, em
consonância com a convenção de sinal passiva de outros dispositivos populares, como os resistores.
Quando convidado a conduzir corrente no sentido da ponta da seta (i 0), também chamado de
sentido direto (D), o diodo conduzirá imediatamente a corrente dada, comportando-se como um curto-
-circuito (v 0). Nesse caso, diz-se que o diodo está diretamente polarizado ou, simplesmente, ligado
(ON). No entanto, se tentarmos forçar uma corrente no sentido oposto, também chamado de sentido
inverso (I), o diodo imediatamente irá se opor ao fluxo de corrente, comportando-se como um circuito
aberto (i 0). Agora, diz-se que o diodo está inversamente polarizado ou em corte (CO), ou, ainda,
desligado. No modo de operação em corte, o diodo (ideal) irá sustentar qualquer tensão (v 0) que
seja imposta pelo circuito circundante.
A Fig. 1.1b mostra a característica i-v do diodo, que podemos expressar matematicamente como
v⫽0 para i 0 (1.1a)
i0 para v 0 (1.1b)
Também estão apresentados próximos às curvas os modelos do diodo (um curto-circuito e um circuito
aberto) correspondentes aos dois modos de operação. Um dispositivo com as características mostradas
é conhecido como diodo ideal. Como veremos, os diodos práticos vão apenas se aproximar dessas
curvas idealizadas.
Um diodo pode ser comparado a uma válvula de água de acordo com a analogia da Fig. 1.2. A
válvula se articula na parte superior e tem um batente na parte inferior. Fornecer corrente elétrica para
uma carga através de um diodo é como bombear água para um tanque através de um tubo equipado
com uma válvula. Se a pressão da bomba é aplicada no sentido direto, a válvula se abre e permite que
A A

ON 0

C C
0
CO v
A 0
A A

v i
0

C C C
(a) (b)
FIGURA 1.1 (a) Símbolo de circuito e convenção de sinal para o diodo. (b) Característica i-v do diodo ideal e
modelos do diodo nos modos de funcionamento ligado (ON) e desligado ou em corte (CO).
i 0
Fonte
Carga Carga Fonte

Bomba Tanque Tanque Bomba
(a) (b)
FIGURA 1.2 Analogia entre uma válvula e o diodo ideal: (a) operação direta e (b) operação inversa.
a água flua, como na Fig. 1.2a. No entanto, se a pressão é aplicada no sentido inverso, como na Fig.
1.2b, a válvula irá fechar e inibir o fluxo de água. Para compreendermos um pouco melhor a operação
do diodo, vamos considerar o nosso primeiro exemplo de circuito.
EXEMPLO 1.1
(a) No circuito da Fig. 1.3, sejam R1 1 k e R2 2 k. Se vS 3 V, encontre iS de modo que a
corrente que circula por D seja 1 mA. Mostre o circuito final.
(b) Se iS 3 mA, encontre vS de modo que a queda de tensão através de D seja 2 V. Mostre o circuito.
(c) Se iS 2 mA e vS 6 V, encontre R1 e R2 de modo que D opere na origem do plano i-v, onde v
0 e i 0.
D R2
iS R1 vS

FIGURA 1.3 Circuito do Exemplo 1.1.
Solução
(a) Em condução, D se comporta como um curto-circuito, então vA vC. Pela lei de Ohm e pela Lei
de Kirchhoff das Tensões (LKT), vA vC (2 k) (1 mA) (3 V) 5 V, fazendo com que
a corrente que circula pela resistência de 1 k seja (5 V)兾(1 k) 5 mA, fluindo para baixo.
A Lei de Kirchhoff das Correntes (LKC) fornece iS (1 mA) (5 mA) 6 mA, de modo que
temos o circuito final indicado na Fig. 1.4a.
1 mA
2 k 2 V 2 k
A C A C
6 mA 1 k 3V 3 mA 1 k 5V

(a) (b)
FIGURA 1.4 Circuitos para solução do Exemplo 1.1.

(b) Em corte, D se comporta como um circuito aberto, então a queda de tensão através da resistência
de 2 k é 0 V. Pela lei de Ohm, vA 3 1 3V. Pela LKT, a tensão no catodo é vC vA 2
3 2 5 V, de modo que vs vc 5 V, como mostrado na Fig. 1.4b.
(c) i 0 ⇒ vC vS 6 V; v 0 ⇒ vA vC 6 V e R1 vA兾iS 6兾2 3 k. Enquanto D estiver
em corte, o valor de R2 é irrelevante. R2 tem impacto apenas quando D está ligado ou conduzindo.

Encontrando o modo de operação de um diodo

Embora a característica do diodo possa ser descrita simplesmente por dois segmentos de reta, ainda
assim ela é não linear. (Na realidade, diz-se que ela é linear por partes.) No entanto, como demons-
trado no Exemplo 1.1, ainda podemos aplicar as técnicas analíticas aprendidas em cursos de circuitos
lineares, porque, em um dado momento qualquer, o diodo opera apenas em um de seus dois modos
possíveis (ON ou CO), onde ele admite um modelo (aberto ou curto-circuito) que é de fato linear. Por-
tanto, para realizar nossa análise, precisamos apenas determinar em qual dos dois modos o diodo está
operando em determinado instante.
Há muitas situações em que o diodo está inserido em um circuito linear, indicando que po-
demos simplificar nossa análise significativamente se substituirmos o circuito circundante por seu
equivalente de Thévenin. Após obter esse equivalente, chegamos ao circuito básico apresentado na
Fig. 1.5a, onde vOC é a tensão de circuito aberto que o circuito externo sustentaria entre os nós cor-
respondentes ao anodo e ao catodo, porém com o diodo removido. (Observe que a polaridade de vOC
é definida como positiva no ponto de conexão com o anodo!) Adicionalmente, Req é a resistência
equivalente do circuito externo, vista pelo diodo. As Figs. 1.5b e 1.5c mostram a característica i-v do
diodo, bem como a do circuito circundante, chamada de reta de carga. Como sabemos da teoria de
circuitos, a reta de carga é uma reta linear que intercepta o eixo v em v vOC e tem uma inclinação
de 1/Req. O ponto de operação do circuito encontra-se na interseção entre a curva do diodo e a reta
de carga, em que o diodo e o circuito circundante compartilham a mesma tensão e a mesma corrente.
É evidente que:
• Se vOC 0, o ponto de operação (QF) se encontra no segmento de reta ON, onde o diodo está
diretamente polarizado e, portanto, comporta-se como um curto circuito para fornecer
(1.2a)
• Por outro lado, se vOC 0, o ponto de operação (QR) se encontra no segmento de reta CO, onde
o diodo está inversamente polarizado e, portanto, comporta-se como um circuito aberto para
fornecer
i0 v vOC ( 0) (1.2b)
Vamos ilustrar esses conceitos por meio de um exemplo real.
i i
Reta de carga para vOC 0 Reta de carga para vOC 0

Req
QF

1冫Req 1冫Req
vOC
v i QR
0 v 0
v
0 vOC vOC 0
(a) (b) (c)
FIGURA 1.5 (a) Circuito básico com diodo e (b), (c) método gráfico para encontrar o ponto de operação.
EXEMPLO 1.2
(a) Encontre v e i no circuito da Fig. 1.6a, se vs 12 V, R1 10 k, R2 30 k e R3 R4 15 k.
(b) Repita o item anterior, porém com a resistência R2 reduzida de 30 k para 2,0 k.
(c) O que acontece se invertermos a orientação do diodo no item (a)? E no item (b)?
R1 R3 R1 R3 R1 R3
i

vS
vS
vOC
v
R2 R4 R2 R4 R2 Req R4
(a) (b) (c)
FIGURA 1.6 (a) Circuito do Exemplo 1.2. (b), (c) Subcircuitos para encontrar o equivalente de Thévenin da
rede circundando o diodo. Observe que o diodo foi removido.
Solução
(a) Removendo o diodo, obtemos o subcircuito da Fig. 1.6b, onde a regra do divisor de tensão
fornece
Substituindo os valores dados dos componentes, obtemos vOC 9 6 3 V. Uma vez que
vOC 0, o diodo está ligado e se comporta como um curto-circuito com v 0. Para encontrar i,
precisamos de Req. Com essa finalidade, retiramos a fonte de tensão para obter o subcircuito da
Fig. 1.6c. Por inspeção,
Req (R1//R2) (R3//R4)
Substituindo os valores dados dos componentes, obtemos Req 15 k. Consequentemente,

pela Eq. (1.2a), i 3兾15 0,2 mA. A situação final é apresentada na Fig. 1.7a, onde o es-
tudante pode encontrar todas as outras tensões e correntes no circuito como uma verificação.
(b) Com R2 reduzido para 2,0 k, obtemos vOC 2 6 4 V. Como agora temos vOC 0, o diodo
está em corte e se comporta como um circuito aberto com i 0. A situação final é ilustrada na
Fig. 1.7b.
10 k 15 k 10 k 15 k
0,2 mA 4 V
6V
12 V 12 V 2V
A C A C
30 k 15 k 2,0 k 15 k
FIGURA 1.7 Circuito do Exemplo 1.2a, onde o diodo está ligado, e do Exemplo 1.2b, onde o diodo está
desligado ou em corte.
(c) A inversão da orientação do diodo, de modo que o anodo agora está na direita e o catado na
esquerda, faz com que o diodo esteja em corte no item (a) e ligado no item (b). Assim, no item
(a) a corrente no diodo é zero e a tensão no diodo é 3 V. No item (b), temos Req (10//2)
(15//15) 55兾6 k, v 0 V e i 4兾(55兾6) 24兾55 mA, fluindo agora da direita para a
esquerda.

Abordagem por tentativa e erro

Se o diodo faz parte de um circuito não linear, como no caso de circuitos com vários diodos, geral-
mente não é possível realizar a redução de Thévenin dos circuitos circundantes. No entanto, sabendo
que o diodo deve estar ligado ou desligado, podemos usar nossa intuição para fazer uma suposição ra-
zoável e, em seguida, verificar se os resultados obtidos estão consistentes com nossa suposição inicial,
alterando-a, se necessário, até obtermos resultados consistentes. O circuito de dois diodos discutido a
seguir fornece um exemplo clássico da abordagem de tentativa e erro.
EXEMPLO 1.3
(a) O circuito da Fig. 1.8a é alimentado por uma fonte de alimentação cc de 6 V, que está mostrada
de forma concisa (isto é, sem desenhar as fontes de tensão cc reais) com o objetivo de reduzir o
cruzamento de linhas no diagrama do circuito. Encontre a corrente ID e a tensão VD para cada diodo.
(b) Repita o item anterior, porém permutando as resistências entre si.
6 V 6 V
1 k 1 k 6 mA
D1 D2 D1 4 mA D2 2 mA
3 k 3 k
6 V 6 V
(a) (b)
FIGURA 1.8 (a) Circuito do Exemplo 1.3a. (b) O circuito depois de resolvido.
Solução
(a) Sabendo que cada diodo deve estar em condução (ON) ou em corte (CO), temos quatro possibi-
lidades: (D1, D2) (CO, CO), (CO, ON), (ON, CO), (ON, ON). No entanto, considerando que
a fonte de 6 V tende a fornecer corrente para ambos os anodos e que a fonte de 6 V tende a
absorver corrente do catodo de D2, parece razoável assumir que ambos os diodos estão ligados
(conduzindo), ou (D1, D2) (ON, ON). Assim, substituindo ambos os diodos por um curto-
-circuito, chegamos à situação da Fig. 1.8b, onde as tensões nos diodos são:
Além disso, aplicando a lei de Ohm e, em seguida, a LKC, temos:

Ambos os diodos conduzem corrente no sentido direto, de modo que nossos resultados estão
consistentes com nossas suposições iniciais; portanto, o problema está resolvido e paramos
por aqui.
(b) Trocando as resistências, temos o circuito da Fig. 1.9a. Podemos novamente assumir o estado
(D1, D2) (ON, ON) e considerar o circuito da Fig. 1.9b para nossos cálculos. Pela lei de
Ohm, I3 k 6兾3 2 mA e I1 k [0 (6)]兾1 6 mA. Então, para satisfazer a LKC, D1
deve fornecer 4 mA no sentido para cima, isto é, no sentido reverso. Mas isso é impossível,
indicando que nossa suposição (D1, D2) (ON, ON) estava errada. Ainda, observamos que
D2 deve estar no estado ON, porque a fonte de tensão negativa absorve corrente de seu catodo.
Portanto, a única suposição plausível é (D1, D2) (CO, ON), como mostrado na Fig. 1.9c.
Agora temos:
Pela LKT, a tensão no nó comum aos anodos é 6 (3 3) 3 V, indicando que D1 está

de fato inversamente polarizado, como assumido no início de nossa segunda tentativa. Então
e
6 V 6 V 6 V
3 k 3 k 2 mA 3 k 3 mA
3 V
D1 D2 D1 4 mA D2 6 mA D1 0 mA D2 3 mA
1 k 1 k 1 k
6 V 6 V 6 V
(a) (b) (c)
FIGURA 1.9 (a) Circuito do Exemplo 1.3b. (b) Primeira tentativa (errada) e (c) segunda tentativa (bem-sucedida).

Exercício 1.1
Encontre ID e VD para cada diodo no circuito da Fig. 1.9a se (a) o sentido de D1 é invertido enquan-
to o de D2 é mantido como mostrado; (b) o sentido de D2 é invertido enquanto o de D1 é mantido
como mostrado; (c) o sentido de ambos os diodos na Fig. 1.9a é invertido.
Resposta. (a) ID1 4 mA, VD1 0, ID2 6 mA, VD2 0; (b) ID1 2 mA, VD1 0, ID2 0, VD2
6 V; (c) ID1 ID2 0, VD1 6 V, VD2 12 V.
Observações finais
Ainda que o diodo seja o componente eletrônico mais simples, ele oferece uma primeira visão de ca-
racterísticas importantes que são comuns a outros dispositivos eletrônicos mais complexos, como os
transistores que serão estudados mais tarde.
• O diodo é um exemplo clássico de elemento de circuito não linear.
• A rigor, as técnicas de análise aprendidas nos cursos de circuitos lineares não podem ser aplica-
das a elementos não lineares. No entanto, cada tentativa deve ser feita para aproximar as carac-
terísticas i-v por meio de segmentos lineares por partes. Assim, podemos criar modelos lineares
separados para o dispositivo, um para cada região de operação.
• Uma vez que sabemos em que região o dispositivo está operando em um dado momento, pode-
mos aplicar as usuais técnicas de análise de circuitos lineares para investigar seu comportamento
ao longo daquela região específica.
Muitas vezes, a abordagem tentativa e erro pode ser necessária para determinar a região real de
operação. Essa abordagem envolve os seguintes passos:
• Comece fazendo uma suposição razoável sobre a região de operação de cada dispositivo não linear.
• Substitua cada dispositivo com o modelo linear referente à região de operação suposta e proceda
com uma análise linear do circuito resultante.
• Verifique se os resultados são consistentes com suas suposições iniciais. Se eles são, a análise
está finalizada. Se não forem, precisamos modificar nossas suposições iniciais até que resultados
consistentes sejam obtidos.
Vamos encontrar muitos exemplos à medida que prosseguirmos. Por último, é importante men-
cionar que a simulação computacional, por exemplo, utilizando o PSpice, é uma ferramenta poderosa
não apenas para corroborar quaisquer suposições que façamos, mas também para fornecer refinamen-
tos e detalhes que uma aproximação linear por partes necessariamente perde na maioria das vezes.
1.2 APLICAÇÕES BÁSICAS DO DIODO

Uma vez introduzidos os aspectos fundamentais do comportamento de um diodo e da análise de circuitos
com diodos, estamos prontos para examinar algumas das aplicações mais comuns desse dispositivo.
Retificadores
A Figura 1.10a mostra uma das aplicações mais populares de diodos, que corresponde à retificação de
sinal. Durante as alternações positivas de vI, o diodo está ligado e o circuito fornece vO vI (veja a Fig.
1.10b). Durante as alternações negativas de vI, o diodo está cortado e o circuito fornece vO 0 V. (Veja
Fig. 1.10c). A Fig. 1.11a mostra a resposta vO para uma entrada senoidal vI. Dizemos que o circuito
passa para a carga R apenas as porções positivas da forma de onda de entrada, enquanto as porções ne-
gativas são barradas ou inibidas. Também observamos que, enquanto vI alterna em polaridade e possui
valor médio nulo, vO é unipolar e, portanto, exibe um valor médio diferente de zero, ou um componente
CC não nulo. Por essa razão, o circuito é chamado de retificador. Seu comportamento também pode
ser visualizado por meio da característica de transferência de tensão (CTT), representando o gráfico
de vO versus vI. Essa curva, matematicamente expressa por
vO vI para vI 0 (1.3a)
vO 0 para vI 0 (1.3b)
está apresentada na Fig. 1.11b. Como esperado, a presença do diodo resulta em uma CTT não linear.
O estudante pode verificar facilmente que, invertendo a conexão do diodo na Fig. 1.10a, temos como
resultado um retificador que deixa passar apenas as porções negativas da forma de onda de entrada.

vI R vO vI ( 0) R vO ( vI) vI ( 0) R vO ( 0)

(a) (b) (c)
FIGURA 1.10 (a) Retificador de meia onda e seus circuitos equivalentes para (b) vI 0 e (c) vI 0.
Entrada vI
0
vO
1 V冫V
Saída vO
0 vI
0
0
Tempo t
(a) (b)
FIGURA 1.11 Ilustração da retificação de meia onda por meio (a) das formas de onda da entrada e da saída
e (b) da CTT.
Uma vez que o circuito da Fig. 1.10a deixa passar apenas metade da onda de entrada, ele é chama-
do de retificador de meia onda. Por outro lado, um retificador de onda completa deixa passar ambas as
metades da onda de entrada, uma inalterada e a outra invertida. Também chamado de circuito de valor
absoluto, ele é implementado utilizando o arranjo de quatro diodos da Fig. 1.12a, conhecido como uma
ponte de diodos. Para entender sua operação, considere primeiro o caso vI 0 e depois o caso vI 0.
• Para vI 0, esperamos que a fonte de entrada vI forneça corrente para o anodo de D1 e absorva
corrente do catodo de D4, fazendo com que ambos os diodos estejam ligados, como ilustrado na
Fig. 1.12b. Sob essas circunstâncias, temos vO vI ( 0). Além disso, notamos que ambos os
diodos, D2 e D3, estão inversamente polarizados com uma tensão entre seus terminais igual a vO,
conforme também ilustrado na Fig. 1.12b. O caminho fechado de corrente é, portanto, fonte →
D1 → R → D4 → fonte.
• Para vI 0, esperamos que a fonte de entrada vI absorva corrente do catodo de D3 e forneça
corrente para o anodo de D2, fazendo com que ambos os diodos estejam ligados, como ilustrado
na Fig. 1.12c. Agora temos vO vI ou vO 0, já que vI 0. Além disso, ambos os diodos, D1 e
D4, estão agora inversamente polarizados, conforme também ilustrado na Fig. 1.12c. O caminho
fechado de corrente nesse caso é fonte → D2 → R → D3 → fonte. Observamos que a corrente
através de R flui em direção à direita em ambos os casos, confirmando a função de valor absoluto
mencionada anteriormente.
A Fig. 1.13a mostra a resposta vO para uma entrada senoidal vI, enquanto a Fig. 1.13b mostra a
CTT, que é expressa de forma concisa por
vO 兩vI 兩 (1.4)
Circuitos retificadores possuem aplicação em eletrônica de potência, comunicações e instrumentação.
D1 D3 D1 D3 D1 D3
i i
R
vI ( 0) vI ( 0)
vI

vO
vO vO
D2 D2 D4 D2 D4
D4
(a) (b) (c)
FIGURA 1.12 (a) Retificador de onda completa e seus circuitos equivalentes para (b) vI 0 e (c) vI 0.
Entrada vI
0 vO
1 V/V 1 V/ V
Saída vO
vI
0 0
Tempo t
(a) (b)
FIGURA 1.13 Ilustração da retificação de onda completa por meio (a) das formas de onda da entrada e da
saída e (b) da CTT.
EXEMPLO 1.4
(a) A Fig. 1.14 mostra um circuito simples – se não totalmente eficiente – para carregar uma bateria
de carro de 12 V. Assumindo que vS é uma fonte ca com um valor de pico de 24 V obtida a partir
da alimentação ca residencial por meio de um transformador abaixador, esboce vS assim como a
corrente da bateria i.
(b) Encontre a fração de cada ciclo ca durante o qual a bateria recebe corrente.
Solução
(a) É evidente que, enquanto 兩vS兩 12 V, todos os diodos estão em corte e i 0. No entanto, assim
que vS aumenta acima de 12 V, D1 e D4 começam a conduzir, estabelecendo o seguinte caminho
fechado de corrente
fonte → R → D1 → bateria → D4 → fonte
Por outro lado, quando vS cai abaixo de 12 V, D2 e D3 começam a conduzir estabelecendo o
seguinte caminho fechado de corrente
fonte → D2 → bateria → D3 → R → fonte
Em cada caso, temos
24 V
12 V
R vS
0
12
TON
D1 D3
12 V 24 V
vS 1A

D2 i D4 i
0
0 t1 t2 T冫2 T
Tempo t
(a) (b)
FIGURA 1.14 (a) Carregador de bateria simples, e (b) formas de onda de tensão e de corrente.
O valor de pico da corrente é (24 12)兾12 1 A. As formas de onda estão apresentadas na

Fig. 1.14b.
(b) Durante o primeiro ciclo, a corrente i começa a fluir através da bateria no instante t1 de modo que
ou t1 T/12, e para de conduzir em t2 T兾2 T兾12. Consequentemente, o intervalo de con-

dução é TON t2 t1 T兾3, ou TON (2兾3)(T兾2), onde T/2 é o período da forma de onda de
corrente. Em resumo, a bateria recebe corrente durante 2/3 do tempo.

Portas lógicas de diodos

As Figs. 1.15 e 1.16 mostram como diodos podem ser utilizados para implementar funções lógicas
elementares, que são a base dos sistemas digitais. As entradas A e B e a saída Y são tensões com valores
binários que podem ser ou nível baixo (L, do inglês low), como 0 V, ou nível alto (H, do inglês high),
como a tensão da fonte de alimentação VS (geralmente, 5 V). O comportamento do circuito é mais bem
compreendido examinando as linhas das tabelas-verdade correspondentes, uma de cada vez.
• Enquanto ambas as entradas, A e B, estão em nível baixo (0 V) na Fig. 1.15a, ambos os diodos
estão desligados, de modo que todas as tensões e correntes são zero e Y está em nível baixo.
No entanto, se levamos pelo menos uma entrada para nível alto (5 V), estaremos fornecendo
corrente para o anodo do diodo correspondente, ligando-o e, assim, levando a saída Y também
para nível alto, conforme ilustrado na Fig. 1.15b. Podemos resumir o comportamento do cir-
cuito dizendo que Y é alto se A ou B ou ambos são altos. Essa função lógica, apropriadamente
chamada de função OU (OR), é identificada pelo símbolo de porta lógica mostrado ao lado do
circuito na Fig. 1.15a. A tabela da Fig. 1.15b resume o comportamento do circuito e é chamada
de tabela-verdade.
DA
A B DA DB Y
A
DB L L CO CO L
A
B Y Y
B L H CO ON H
R H L ON CO H
H H ON ON H
(a) (b)
FIGURA 1.15 (a) Circuito com diodos implementando a função OU (OR) e (b) sua tabela-verdade.
VS
A B DA DB Y
R
L L ON ON L
DA
A L H ON CO L
A Y Y
B H L CO ON L
DB
B H H CO CO H
(a) (b)
FIGURA 1.16 (a) Circuito com diodos implementando a função E (AND) e (b) sua tabela-verdade.
• Enquanto pelo menos uma das entradas estiver em nível baixo (0 V) na Fig. 1.16a, o diodo cor-
respondente estará ligado, uma vez que estamos absorvendo corrente de seu catodo. Assim, Y
também é baixo. Somente se ambas as entradas, A e B, estiverem em nível alto, ambos os diodos
estarão cortados, fazendo com que a corrente através de R caia para zero. Com corrente zero, a
queda de tensão através de R também é zero, e dizemos que R leva Y para VS, ou nível alto, como
ilustrado na Fig. 1.16b. Esse comportamento pode ser resumido dizendo que Y é alto se A e B
são altos. Essa função lógica, apropriadamente chamada de função E (AND), é identificada pelo
símbolo de porta lógica mostrado ao lado do circuito na Fig. 1.16a. A tabela da Fig. 1.16b resume
o comportamento do circuito e é chamada de tabela-verdade.
Cada porta pode ser facilmente expandida para incluir mais do que apenas duas entradas por
meio da conexão de diodos adicionais, conforme necessário. As portas descritas, embora certamente
úteis, não são suficientes para construir um sistema digital completo, porque também precisamos, entre
outras, da função inversão (também chamada de NÃO ou NOT). Essa função requer a utilização de um
transistor, elemento que vamos estudar nos próximos dois capítulos.
Grampeadores de tensão
O comportamento de chave unidirecional do diodo pode ser explorado para estabelecer limites prescri-
tos para certas tensões em um circuito. Essa situação ocorre, por exemplo, na conexão com as entradas
para circuitos integrados (CIs), que devem ser mantidas dentro de limites como recomendado nas
folhas de dados, a fim de evitar que o CI não funcione de forma adequada ou, ainda pior, que ele sofra
danos permanentes. Como regra geral, não se deve permitir nunca que os níveis das tensões de entrada
para um CI ultrapassem o valor da tensão da fonte de alimentação do próprio CI.
A Fig. 1.17a ilustra a situação para um CI com alimentação de polaridade única (VS), assim
como um circuito digital da família CMOS ou um amplificador operacional (AOP) com alimenta-
ção única. No entanto, o princípio pode ser facilmente generalizado para sistemas com alimentação
múltipla, como amplificadores com alimentação de dupla polaridade ( VS). Tendo como referência
a Fig. 1.17a, percebemos prontamente que, enquanto a entrada externa vI encontra-se dentro da faixa
0 vI VS, ambos os diodos estão desligados, de modo que o sinal logo no pino de entrada do CI é
vCI ⬵ vI (assumindo que o CI absorve uma corrente desprezível, que de fato é o caso com circuitos da
família CMOS, assim como com os AOPs.) Entretanto, no caso de vI exceder a tensão de alimentação
VS, seja por um descuido por parte do usuário, seja por causa de um ruído de interferência superposto ao
próprio vI, o diodo D1 irá ligar, estabelecendo, assim, um curto entre vCI e VS. Dizemos que D1 grampeia
ou limita vCI em VS. Por raciocínio similar, no caso de vI cair abaixo do potencial de terra, D2 grampeia
ou limita vCI em 0 V. Como ilustrado na Fig. 1.17b, os diodos protegem o CI contra possíveis situações
de ultrapassagem dos níveis de tensão da entrada, limitando a tensão no pino de entrada dentro da faixa
0 vCI VS
VS
vI
D1
VS
R vCI
vI CI vO vCI
D2
0
Tempo t
(a) (b)
FIGURA 1.17 (a) Utilização de grampeadores de diodo para limitar a faixa da tensão de entrada de um CI e
(b) formas de onda.
Por essa razão, um circuito grampeador com diodo também é chamado de limitador, e, uma vez que
ele grampeia ou ceifa as porções da forma de onda de entrada que se encontram fora da faixa permiti-
da, também é chamado de grampeador ou ceifador de tensão.
A necessidade de proteção contra ultrapassagens dos níveis dos sinais de entrada é tão impor-
tante e tão comum que muitos CIs já vêm equipados com redes internas de diodos limitadores para
aliviar o usuário dessa preocupação. Nesse sentido, vale mencionar o MOSFET como um dispositivo
particularmente sensível a sobretensões de entrada quando manuseado por seres humanos. Uma vez
que o seu terminal porta (gate) é a placa de um capacitor extremamente pequeno, qualquer carga ele-
trostática que possa estar acumulada no corpo do usuário será transferida para esse capacitor durante o
contato manual, levando a tensões potencialmente elevadas (conforme V Q/C) que podem destruir o
dielétrico do capacitor. No entanto, na presença de diodos limitadores adequados, o corpo do usuário
descarregará através de um dos diodos, protegendo o dispositivo da provável danificação.
Exercício 1.2
No circuito da Fig. 1.17, seja R 10 k e VS 5 V. Considerando que o CI não absorve corrente
alguma em seus terminais de entrada, encontre a corrente através de R (valor e sentido) para os
seguintes valores de vI: (a) 1 V, (b) 8 V, (c) 2 V, (d) 4,5 V. (e) Se foi determinada uma corrente
através de R de 0,25 mA fluindo para a direita, o que você conclui sobre vI? ( f ) E no caso de
termos uma corrente através de R de 0,5 mA fluindo para a esquerda? (g) E se a corrente através
de R é zero?
Resposta. (a) 0 mA; (b) 0,3 mA (→); (c) 0,2 mA (←); (d) 0 mA; (e) vI 7,5 V; ( f ) vI 5 V;
(g) 0 vI 5 V.
Geradores de função linear por partes

A característica não linear do diodo pode ser explorada com o propósito de criar aproximações lineares
por partes para funções não lineares. Um exemplo de aplicação popular é a conversão de uma onda
triangular em uma onda senoidal. A Fig. 1.18a mostra um exemplo simples de um gerador de função
linear por partes. Sejam as seguintes observações:
• Com ambos os diodos desligados, os resistores de 10 k dividem a tensão de alimentação de 12
V em três quedas de tensão iguais, fornecendo, portanto, 4 V e 8 V, respectivamente. Isso está
ilustrado na Fig. 1.19a, na qual observamos que ambos os diodos estão desligados enquanto a
entrada é mantida dentro da faixa 4 V vI 8 V. Uma vez que não há corrente fluindo através do
resistor de 20 k, a queda de tensão nele é 0 V, de modo que o circuito fornece
vO v I para 4 V vI 8 V (1.5a)
12 V
10
10 k
D1 8
vO (V)
20 k 6
vO 10 k
vI 4

D2
10 k 2
0 2 4 6 8 10 12
vI (V)
(a) (b)
FIGURA 1.18 (a) Exemplo de gerador de função linear por partes e (b) sua CCT.
12 V 12 V 12 V
10 k 10 k 10 k
D1 D1 D1
8V vO
20 k 20 k 20 k
vO 10 k vO 10 k vO 10 k
vI vI vO vI
4V
D2 D2 D2
10 k 10 k 10 k
4 V vI 8 V vI 4 V vI 8 V
(a) (b) (c)
FIGURA 1.19 Circuitos equivalentes do gerador de função da Fig. 1.18 para diferentes condições de entrada.
• Se reduzirmos vI abaixo de 4 V, D2 ligará enquanto D1 permanecerá desligado, resultando na

situação da Fig. 1.19b. Pela LKC, temos
de onde podemos determinar facilmente vO como
vO 0,25vI 3 V para vI 4 V (1.5b)
• Se aumentarmos vI acima de 8 V, D1 ligará enquanto D2 permanecerá desligado, resultando na

situação da Fig. 1.19c. Pela LKC, temos
de onde podemos determinar facilmente vO como
vO 0,25vI 6 V para vI 8 V
A Fig. 1.18b mostra a CTT do circuito. Claramente, temos três regiões distintas de operação. Dentro
de cada região, a CTT é um segmento de reta cuja expressão analítica é obtida desenhando o circuito
equivalente correspondente, conforme Fig. 1.19, e submetendo-o às técnicas elementares de análise de
circuitos lineares. Esse tipo de procedimento é típico em circuitos com diodos.
A Fig. 1.20 mostra o efeito de “moldagem ou modelagem da onda” do circuito da Fig. 1.18 so-
bre uma onda triangular. Aqui, o objetivo é comprimir as partes superior e inferior do triângulo para
aproximar um seno. Claramente, este exemplo fornece uma aproximação bastante grosseira, mas não é
difícil imaginar que podemos melhorá-la utilizando segmentos adicionais. Isso normalmente é realizado
com diodos de junção pn. Como veremos mais adiante, a característica de um diodo pn tem um joelho
arredondado que ajuda a garantir uma transição mais suave de um segmento para o próximo da CTT.
12
vI
9
8
Volts
vO
4
3
0 FIGURA 1.20 Ilustração do efeito de “moldagem da onda” do

Tempo circuito linear por partes da Fig. 1.18a.
Detectores de pico
Outras aplicações interessantes surgem se um diodo D é empregado em conjunto com um capacitor C.
Como nosso primeiro exemplo, seja o circuito da Fig. 1.21a, conhecido como detector de pico. Para
compreender seu funcionamento, considere a forma de onda da Fig. 1.21b, em que se assume que C
está inicialmente descarregado. À medida que vI cresce positivamente, a corrente será fornecida para o
anodo, forçando D a conduzir e, portanto, carregar C. Já que D se comporta como um curto-circuito,
vO simplesmente segue vI. Depois que vI atingir o pico, o anodo ficará com um potencial negativo em
relação ao catodo, levando D ao corte e, assim, deixando C segurar a tensão previamente adquirida,
cujo valor coincide com o pico da entrada anterior. Essa ação de memória do capacitor persistirá até
vI aumentar novamente para um novo pico, maior do que o anterior. Quando isso acontecer, D ligará
novamente, carregando C para esse novo pico.
É evidente que a característica direcional do diodo faz com que a tensão no capacitor experi-
mente apenas aumentos, sendo essa a razão pela qual o circuito apresentado é chamado de detector
de pico positivo. Se invertermos a conexão do diodo no circuito, a tensão no capacitor experimen-
tará apenas decréscimos, obtendo-se, assim, um detector de pico negativo. Detectores de pico são a
base de demoduladores na detecção de sinais de áudio em receptores de rádio com modulação em
amplitude (AM).
O capacitor grampeador ou restaurador cc

No circuito da Fig. 1.22a, o diodo desempenha uma função de grampeamento que impede a saída vO
de se tornar negativa. Para compreender o funcionamento do circuito, considere a forma de onda da
Fig. 1.22b, em que a entrada é uma onda senoidal alternando entre Vm e Vm, e C é considerado
vO
D CO
D ON
D 0
vI
vI C vO

Tempo t
(a) (b)
FIGURA 1.21 (a) Detector de pico e (b) formas de onda ilustrativas.
2Vm
vO
Vm
C
0
vI

vI D vO Vm

0 t1 t2
D ON Tempo t
(a) (b)
FIGURA 1.22 (a) Capacitor grampeador e (b) formas de onda ilustrativas.

descarregado inicialmente. Durante a alternação positiva inicial de vI, simplesmente temos vO vI, já
que a tensão através de C é zero e o diodo está desligado. No entanto, à medida que vI assume valores
inferiores a 0 V pela primeira vez, a fonte de entrada irá absorver corrente do catodo de D através de C,
ligando D e forçando C a carregar. Quando vI atingir seu pico negativo de Vm em t t2, C terá sido
carregado com uma tensão igual a Vm, positiva na placa direita. Depois de t t2, o diodo não conduzirá
novamente e C reterá a tensão adquirida anteriormente, fornecendo, portanto,
vO vI Vm (1.6)
para t t2. Enquanto vI alterna entre Vm e Vm, e, portanto, com valor médio nulo, vO alterna entre 0
e 2Vm devido à tensão de deslocamento (offset) fornecida por C. Consequentemente, o valor médio
de vO é Vm, e, devido a esse componente cc diferente de zero em sua saída, o circuito é também co-
nhecido como restaurador cc.
Multiplicadores de tensão e simulação no PSpice

Uma propriedade interessante do circuito restaurador CC da Fig. 1.22a é que ele fornece uma saída
positiva com valor de pico que é o dobro daquele da entrada. Isso indica que, se alimentarmos um cir-
cuito detector de pico com a saída do circuito grampeador, poderemos sintetizar uma tensão cc de valor
2Vm, isto é, duas vezes a amplitude da entrada. Para compreender melhor o comportamento desse
circuito composto, ele foi simulado no PSpice. Adequadamente chamado de dobrador de tensão, o
circuito está apresentado na Fig. 1.23 para o caso de uma entrada senoidal de 10 V e 1 kHz. O circuito
utiliza diodos pseudoideais, cujos modelos do PSpice foram criados editando um dos modelos de dio-
do já disponíveis na biblioteca do PSpice e, em seguida, definindo os parâmetros Is e n com os valores
mostrados na tabela (para mais informações, veja o Apêndice 1A).
As várias formas de onda estão apresentadas na Fig. 1.24, na qual observamos que, depois de um
período transitório que dura menos do que 10 ciclos, a saída estabiliza no valor cc
v2 → 2Vm (1.7)
ou v2 20 V, neste exemplo. A razão pela qual a saída leva vários ciclos para atingir a situação dese-
jada de regime permanente é que C1 sofre um efeito de carga de C2. Se o circuito fosse implementado
com C1 C2, o regime permanente seria atingido basicamente no segundo pico positivo de vI. No en-
tanto, com capacitores iguais, que é como o circuito normalmente é implementado, a carga acumulada
por C1 em cada pico positivo de vI se redistribui igualmente entre C1 e C2, provocando uma redução em
v1 que, embora significativa no primeiro pico de vI, torna-se progressivamente menos relevante com
cada pico subsequente. Pode-se provar (veja o Exercício 1.3) que os valores alcançados por v2 em cada
pico de vI são 5 V, 12,5 V, 16,25 V, 18,125 V...
C1 v1 D2 v2
1 nF Dideal
vI
D1 Dideal C2 1 nF Dideal: Is 1 nA,
10 Vca n 0,001
FIGURA 1.23 Circuito do PSpice simulando um dobrador de tensão baseado em diodos pseudoideais. Os
parâmetros do modelo de diodo do PSpice estão indicados dentro da caixa à direita.
(2Vm) 20 v2
Formas de onda (V)

(Vm) 10 v1
vI
(Vm) 10
0 2 4 6 8 10
Tempo t (ms)
FIGURA 1.24 Formas de onda para o circuito do PSpice da Fig. 1.23.
Exercício 1.3
Denotando o valor de v2 que segue o k-ésimo pico de vI como v2(k), use o princípio de conser-
vação de carga para mostrar que v2(k) está relacionado com o valor v2(k 1) que segue o pico
anterior por
v2(k) 0,5v2(k 1) 10 V
k 2, 3, 4, ..., e v2(1) 5 V. Em qual pico de vI a tensão v2 atingiu cerca de 90% de 20 V? E 99%

de 20 V?
Resposta. Para 10%, k 3. Para 1%, k 6.
O princípio de funcionamento do dobrador de tensão pode ser generalizado para alcançar fatores
de multiplicação mais elevados. A Fig. 1.25 mostra um quadruplicador de tensão, cujas formas de
onda estão apresentadas na Fig. 1.26. Observamos novamente que, depois de um período transitório
que dura um certo número de ciclos, a saída v4 tende a se estabilizar no valor cc
v4 → 4Vm (1.8)
ou v4 40 V, neste exemplo. O leitor deve analisar cada forma de onda em detalhes para desenvolver
um sentimento sobre o funcionamento desse inteligente circuito.
Multiplicadores de tensão encontram aplicação em circuitos integrados, em que se deseja sinteti-
zar tensões específicas para polarizar diferentes circuitos dentro do CI, começando com uma tensão de
alimentação única, assim como a fornecida por uma bateria recarregável.
C1 C3
v1 v3
1 nF 1 nF
vI
D1 Dideal D2 Dideal D3 Dideal D4 Dideal
10 Vca
C2 C4
v2 v4
1 nF 1 nF
0
FIGURA 1.25 Quadruplicador de tensão.

(4Vm) 40 v4
v3
Formas de onda (V)
(2Vm) 20 v2
v1
0 vI
(Vm) 10
0 5 10 15 20
Tempo t (ms)
FIGURA 1.26 Formas de onda para o quadruplicador de tensão da Fig. 1.25.
1.3 AMPLIFICADORES OPERACIONAIS E APLICAÇÕES DO DIODO

À medida que avançarmos ao longo deste texto, veremos que a gama de aplicações para diodos e,
depois, para transistores, pode ser expandida significativamente se juntarmos esses dispositivos com o
amplificador operacional, ou simplesmente AOP. Lembre de seus cursos de circuitos, que um AOP é
um amplificador de tensão de alto ganho que possui duas entradas, chamadas de entrada inversora vN
e entrada não inversora vP, e fornece uma saída vO de modo que
vO a(vP vN) (1.9)
onde a (em V/V) é o ganho de tensão (veja a Fig. 1.27a). Para funcionar, um AOP precisa ser ali-
mentado. A Fig. 1.27a mostra duas fontes de alimentação de VS, porém uma única alimentação
também é comum. (Para evitar confusão no desenho dos circuitos, costuma-se omitir a represen-
tação explícita das fontes de alimentação.) Fisicamente, um AOP não pode ter uma saída vO supe-
rior a VS ou inferior a VS. Alimentar as entradas com níveis superiores de tensão, provocará a
saturação de vO em alguma tensão VOH próxima de VS ou em alguma tensão VOL próxima de VS.
Portanto, a Equação (1.9) é válida somente se vO estiver dentro da faixa VOL vO VOH, adequa-
damente chamada de faixa linear da saída. A Fig. 1.27b mostra a característica de transferência de
tensão (CTT) do AOP.
Mais adiante, veremos que, quanto maior for o ganho de tensão a, melhor (por exemplo, o famo-
so AOP 741 tem a 200.000 V/V, também expresso como a 0,2 V/␮V). Devido ao ganho extrema-
mente elevado, um AOP precisa apenas de uma infimamente pequena diferença vP vN na entrada para
manter uma dada tensão vO na saída (por exemplo, para manter 1 V na saída, um 741 precisa de apenas
vO
VS VOH
vP a 0
a vO 0
vP iO
vN 0 vP vN
vO a(vP vN) 0V vO
vN
VOL
VS para VOL vO VOH 0
(a) (b) (c)
FIGURA 1.27 (a) Símbolos do AOP. (b) O ganho a é a inclinação da característica de transferência de tensão
(CTT). (c) A tensão de entrada de um AOP ideal tende a 0 V. Além disso, as entradas do AOP não absor-
vem corrente alguma.
5 ␮V na entrada!). Reescrevendo a Equação (1.9) como (vP vN) vO兾a, obtemos, considerando um
AOP ideal, o seguinte resultando no limite de um ganho infinitamente elevado
Os AOPs são projetados para operar com realimentação negativa, um arranjo que permite ao am-
plificador influenciar a sua entrada inversora vN por meio de uma rede externa chamada de rede de
realimentação. Com esse ponto de vista em mente, expressamos a relação anterior como
(1.10)
que corresponde à base da importante regra que engenheiros utilizam para analisar circuitos com AOPs:
Regra de AOPs: Quando é dada a capacidade de influenciar sua própria entrada vN por meio da
realimentação negativa, um AOP ideal irá produzir qualquer que sejam uma tensão vO e uma cor-
rente iO necessárias para forçar vN a acompanhar vP. Além disso, o AOP vai fazer isso sem absorver
qualquer corrente em seus pinos de entrada (veja a Fig. 1.27c).
Vamos aplicar essa regra para revisar alguns dos mais populares circuitos com AOPs.
Circuitos básicos com AOPs

Os circuitos com AOPs mais populares são: o amplificador não inversor, o amplificador inversor, o
amplificador somador e o amplificador buffer ou seguidor de tensão.
• O amplificador não inversor: No circuito da Fig. 1.28a, o AOP influencia vN por meio do divi-
sor de tensão formado por R1 e R2 para fornecer
Pela regra do AOP, temos vN vP ( vI). Consequentemente, substituindo vN por vI na expressão

anterior e resolvendo para a relação vO/vI, temos
(1.11)
onde A representa o ganho de todo o circuito (não confundir com o ganho a (→ ) do AOP básico).
Já que vO tem a mesma polaridade que vI, o circuito é referido como amplificador não inversor.

R1 0V R2
0V vO

vI
R2 i1 i2
vI

vN ( vI )
vO
R1
(a) (b)
FIGURA 1.28 Configurações de AOPs (a) não inversora e (b) inversora.

• O amplificador inversor: No circuito da Fig. 1.28b, o AOP influencia vN por meio da resistência
R2 de realimentação e, uma vez que a regra do AOP implica que vN vP 0, referimos o nó
vN como um terra virtual. Qualquer corrente injetada por vI via R1 é desviada por vO via R2, ou
i1 i2. Usando a lei de Ohm,
Resolvendo novamente para a relação vO /vI, temos
(1.12)
Como a polaridade de vO é oposta àquela de vI, o circuito é chamado de amplificador inversor.

• O amplificador somador: Pela regra do AOP, o nó da entrada inversora na Fig. 1.29 está em um
terra virtual. Esse nó é chamado de junção somadora, porque ele soma as correntes que vêm das
fontes de entrada v1 e v2 e desvia essa soma para o nó de saída vO para fornecer
Resolvendo para vO,
(1.13)
Se R1 R2, o circuito fornece vO (R3兾R1)(v1 v2) e é apropriadamente chamado de ampli-

ficador somador.
• O buffer ou seguidor de tensão: Fazendo R2 0 e R1 no circuito da Fig. 1.28a, temos um
amplificador de ganho unitário (A 1 V/V). Sua principal aplicação é um seguidor de tensão
para eliminar (reduzir) o efeito de carga entre estágios de um circuito maior. Como um exemplo,
considere a Fig. 1.30a, em que uma fonte de sinal vI com resistência interna R1 deve alimentar
uma carga R2. Se conectarmos a fonte à carga por meio de um fio simples, R2 formará um divi-
sor de tensão com R1, fornecendo v2 v1兾(1 R1兾R2). Claramente, v2 é menor do que v1, uma
situação referida como efeito de carga, que decorre do fato de que R2 absorve corrente via R1;
portanto, há uma perda de tensão através de R1.
No entanto, se acoplarmos a fonte à carga por meio do seguidor de tensão, como na Fig.
1.30b, não haverá queda de tensão através de R1, porque o AOP é projetado para não absorver
corrente em seus terminais de entrada. Consequentemente, o buffer elimina o efeito de carga para
fornecer v2 v1. Claro que R2 absorve corrente, mas ela é fornecida pelo AOP, que, por sua vez,
R1 R3
v1

0V
R2

vO
v2

FIGURA 1.29 Amplificador somador.

VS
R1
R1
0V

v1
R2 v2 ( v1)
v1
0 R2 v2 ( v1)
VS
(a) (b)
FIGURA 1.30 Usando um seguidor de tensão de ganho unitário para eliminar o efeito de carga (polaridades
de corrente mostradas para v1 > 0).
a absorve da fonte de alimentação VS e não da fonte de sinal v1. (O exemplo se refere ao caso
v1 0; para v1 0, a corrente de carga irá fluir de R2 através do AOP para VS.)
As configurações acima aparecem tantas vezes, sejam elas próprias sejam como subcircuitos
de sistemas mais complexos, que vamos aplicar as Equações (1.10) a (1.13) com bastante frequência.
Nosso primeiro circuito de diodo/AOP

Uma vez revisados os aspectos básicos de AOPs, estamos prontos para investigar nosso primeiro cir-
cuito de diodo/AOP, mostrado na Fig. 1.31a. Por onde começamos? Como regra, comece com uma
simples inspeção para verificar se você consegue identificar subcircuitos familiares e, em seguida,
construa sua compreensão a partir daí, um passo de cada vez. Neste caso, observamos que D2 e R3
formam um retificador de meia onda do tipo da Fig. 1.10a, então podemos seguir a linha de raciocínio
desenvolvida anteriormente e analisar os casos vI 0 e vI 0 separadamente.
• Para vI 0, D2 está ligado, fazendo vP vI. Porém, pela regra do AOP, temos vN vP e, portanto,
vN vI. Isso faz com que D1 esteja desligado, como indicado na Fig. 1.32a. Na ausência de qual-
quer corrente através de R2, o AOP fornece vO vN, então
vO v I (1.14a)
• Para vI 0, D2 está desligado, fazendo vP 0 e, portanto, pela regra do AOP, vN 0. D1 está

agora ligado, como indicado na Fig. 1.32b, e o AOP funciona como um amplificador inversor
para fornecer
(1.14b)
R1 R2
vO
10 k 10 k
Formas de onda
D1
D2
vO 0 vI

vI
R3 10 k
Tempo t
(a) (b)
FIGURA 1.31 (a) Nosso primeiro circuito de diodo/AOP e (b) suas formas de onda de entrada e de saída.
R1 vN R2 R1 0V R2
10 k 10 k 10 k 10 k
D1 D1

D2 vP vO D2 0V vO

vI ( 0)
R3 10 k vI ( 0)
R3 10 k
(a) (b)
FIGURA 1.32 Redesenhando o circuito da Fig. 1.31a para (a) vI 0 e (b) vI 0.
• Combinamos as duas expressões escrevendo
vO 兩vI 兩 (1.15)
e afirmando que o circuito é um retificador de onda completa. A função é semelhante àquela

fornecida pelo circuito da Fig. 1.12a e representada graficamente na Fig. 1.13. Há uma diferença,
no entanto: no circuito da Fig. 1.12a, o sinal retificado aparece através de uma carga flutuante,
enquanto, na versão com o AOP da Fig. 1.31a, o sinal retificado é referenciado ao terra e, como
tal, pode ser aplicado a uma carga aterrada.
Exercício 1.4
Encontre vO no circuito da Fig. 1.31a se (a) R3 é dobrado; (b) R2 é dobrado; (c) R1 é dobrado; (d) o
sentido de cada diodo é invertido; (e) apenas o sentido de D1 é invertido.
Resposta. (a) vO 兩vI 兩; (b) vO vI para vI 0; vO 2vI para vI 0; (c) vO vI para vI 0,

vO 0,5vI para vI 0; (d) vO 兩vI 兩; (e) vO vI para vI 0, vO 0 para vI 0.
1.4 SEMICONDUTORES
O material mais utilizado atualmente pela indústria de semicondutores é o silício (Si), um elemento
do Grupo IV da tabela periódica dos elementos (veja a parte mostrada na Tabela 1.1). Os átomos dos
elementos do Grupo IV possuem quatro elétrons em sua camada eletrônica externa, também chamada
de banda de valência. Cada átomo compartilha esses quatro elétrons com seus átomos vizinhos mais
próximos para formar ligações covalentes. Essas ligações mantêm os átomos confinados a posições
fixas de uma estrutura espacial ordenada, conhecida como rede cristalina. A Fig. 1.33a mostra uma
representação bidimensional dessa estrutura. O número de átomos de silício por unidade de volume
(átomos/cm3), também chamado de densidade atômica, é
Nsi 5 1022 átomos/cm3 (1.16)
Devido à agitação térmica, uma ligação covalente pode, eventualmente, ser rompida, liberando
um elétron que se torna disponível para a condução. Consequentemente, diz-se que o “átomo pai” está
ionizado. Como sabemos, a carga do elétron é q, sendo
q 1,602 1019 C (1.17)
À medida que o elétron se afasta de uma região de ligações covalentes, ele deixa para trás uma “vaga”
tendo carga q, como mostrado na Fig. 1.33b. Um elétron de outra ligação covalente pode preencher
essa “vaga”, deixando para trás, por sua vez, outra vaga na região de ligações covalentes de origem.
TABELA 1.1 Porção da tabela periódica com os elementos

semicondutores e dopantes mais comuns
III IV V
5 6 7
B C N
Boro Carbono Nitrogênio
13 14 15
Al Si P
Alumínio Silício Fósforo
31 32 33
Ga Ge As
Gálio Germânio Arsênio
49 50 51
In Sn Sb
Índio Estanho Antimônio
Como esse processo se repete, estamos, na verdade, testemunhando o movimento de vagas com cargas
positivas, ou lacunas*, através do cristal.
Assim como a agitação térmica resulta na criação de pares elétron-lacuna livres, um elétron
e uma lacuna podem se recombinar e, portanto, desaparecem da piscina de cargas livres. A taxa de
recombinação é proporcional ao número de pares elétron-lacuna disponível, que, por sua vez, é for-
temente dependente da temperatura. Em equilíbrio térmico, a taxa de recombinação é igual à taxa de
geração, o que resulta em um equilíbrio entre a concentração (ou densidade) de elétrons n (elétrons/
cm3) e a concentração (ou densidade) de lacunas p (lacunas/cm3) de modo que
n p ni (1.18)
onde ni é chamada de concentração intrínseca. Para o silício, ni é tal que
(1.19)

Si Si Si Si Si Si

Si Si Si Si Si Si

Si Si Si Si Si Si

Par elétron-lacuna livre

(a) (b)
FIGURA 1.33 (a) Silício puro. (b) Criação de um par elétron-lacuna por agitação térmica.
* N. de T.: Em inglês, o portador de carga positivo em semicondutores é chamado de hole. No Brasil, na área de Engenharia
Elétrica, é comum traduzir esse termo como “lacuna”, enquanto na área de Física é comum traduzi-lo como “buraco”. Portanto,
neste contexto, ambas as traduções têm o mesmo significado.
onde T é a temperatura absoluta, em K, B é uma constante apropriada, VG0 1,205 V é a tensão da

banda proibida (bandgap voltage) para o silício, e
(1.20)
é um fator de escala dependente da temperatura, em V, que geralmente aparece na física de semicondu-

tores e é chamado de tensão térmica. Aqui, q é a carga do elétron e k 1,381 1023 J/K é a constante
de Boltzmann. Na temperatura ambiente (T 300 K), temos VT 25,86 mV ⬵ 26 mV.
Para o silício, a Equação (1.19) toma a seguinte forma
ni2 (T) 1,5 1033 T 3 e14,028兾T cm6 (1.21)
Note que ni é fortemente dependente da temperatura. Para T 300 K, temos ni2 2 1020 cm6, ou
ni 1,4 1010/cm3, o que indica que apenas um em cerca de 36 1012 átomos de silício está ionizado.
Por outro lado, em um bom condutor, cada átomo contribui com um ou mais elétrons para a condução.
É evidente que, à temperatura ambiente, o silício puro não se parece muito com um condutor.
Dopagem
As propriedades elétricas de um elemento do Grupo IV podem ser drasticamente alteradas pela subs-
tituição de alguns de seus átomos por átomos de elementos dos grupos adjacentes. Por exemplo, subs-
tituindo um átomo de silício por um de fósforo (P), que pertence ao Grupo V e, portanto, possui cinco
elétrons em sua camada externa, resulta na situação da Fig. 1.34a. Quatro dos cinco elétrons irão for-
mar ligações covalentes, assim como aqueles de um átomo de silício fariam; o quinto elétron, devido à
agitação térmica, vai passear por todo o cristal, não pertencendo a nenhum átomo particular e, assim,
estando livre e disponível para condução. Elementos do Grupo V são referidos como doadores, uma
vez que cada átomo contribui ou doa um elétron para o cristal de silício. Por outro lado, a substituição
de um átomo de silício por um de boro (B), que pertence ao Grupo III e, portanto, possui apenas três
elétrons em sua camada externa, levará à situação ilustrada na Fig. 1.34b. Aqui, a falta de um quarto
elétron resulta em uma lacuna e, já que lacunas, por sua vez, aceitam elétrons quando eles se recombi-
nam, elementos do Grupo III são referidos como receptores.
A substituição de átomos de silício por átomos doadores ou receptores é chamada de dopagem.
Uma vez que o silício dopado já não é mais puro, átomos doadores e receptores são coletivamente
referidos como impurezas. Dopando o silício com um número suficiente de impurezas, podemos trans-
formá-lo em um bom condutor – daí a razão para chamá-lo de semicondutor. A dopagem pode ser al-
cançada por diferentes maneiras. Com a difusão no estado sólido, o material de dopagem é depositado

Si Si Si Si Si Si

Si P Si Si B Si

Si Si Si Si Si Si

Elétron livre Lacuna livre
(a) (b)
FIGURA 1.34 Silício com (a) um átomo doador e (b) um átomo receptor.
sobre uma área selecionada do cristal de silício, que é então colocado em um forno de alta temperatura
para forçar os átomos da impureza a penetrarem e se difundirem para a região subjacente do cristal.
Com a implantação iônica, o cristal de silício é bombardeado com íons da impureza desejada que são,
então, incorporados ao cristal. Um silício dopado também pode ser diretamente construído como um
cristal, começando com uma mistura adequada de silício e átomos de impurezas do tipo desejado.
As concentrações (átomos/cm3) de doadores e receptores, também chamadas de densidades de do-
pagem, são denotadas como ND e NA, respectivamente*. Dependendo das exigências específicas, a dopa-
gem pode variar de valores baixos como 1014 átomos/cm3 até valores elevados como 1021 átomos/cm3, isto
é, em termos práticos, as densidades de impureza são sempre muito superiores à concentração intrínseca
de elétrons-lacunas à temperatura ambiente (ni 1,4 1010/cm3). Consequentemente, à temperatura
ambiente, o silício dopado com impurezas doadoras, também chamado de silício tipo n, tem n ND, en-
quanto o silício dopado com impurezas receptoras, também chamado de silício tipo p, tem p NA.
Independentemente do tipo e da quantidade de dopagem, as concentrações de elétrons e lacunas
sempre satisfazem a lei de ação das massas,
n p ni2 (1.22)
ou n p 2 1020 cm6 à temperatura ambiente (T 300 K). Consequentemente, no silício tipo n

temos
(1.23a)
enquanto que no silício tipo p temos
(1.23b)
Para termos uma ideia quantitativa, suponha que um silício tipo n foi dopado com ND 1016/cm3.
Então n ⬵ 1016/cm3 e p ⬵ 2 1020兾1016 2 104/cm3, indicando um material muito mais rico em
elétrons e muito mais pobre em lacunas do que um silício intrínseco (puro). Como n p, os elétrons
em um silício tipo n são apropriadamente chamados de portadores de carga majoritários, e as lacu-
nas de portadores de carga minoritários. Por outro lado, um silício tipo p com NA 1018/cm3 teria
p ⬵ 1018/cm3 e n ⬵ 2 102/cm3. Como agora p n, os portadores majoritários no silício tipo p são
lacunas e os portadores minoritários são elétrons.
Entende-se que a geração térmica de pares elétron-lacuna continua a ocorrer da mesma ma-
neira que no caso intrínseco. No entanto, com essa abundância de portadores majoritários, a chance
de recombinação para portadores minoritários é agora muito maior, sendo essa a razão para sua
concentração muito reduzida. Na verdade, o equilíbrio entre os dois tipos de carga é regido pela lei
de ação das massas.
Observe que as designações tipo n e tipo p identificam apenas o tipo de portadores majoritários
em um dado material. Essas designações não devem induzir o leitor ao erro, imaginando que um
material tipo n está negativamente carregado ou que um material tipo p está positivamente carregado.
Independentemente do tipo de dopagem, o material permanece sempre com carga neutra, porque, para
cada carga que tenha sido libertada, há a carga do átomo ionizado deixado para trás, que é de polarida-
de oposta. A Fig. 1.35 mostra uma representação de n e p para três casos representativos.
Correntes de deriva e de difusão

Existem dois tipos de mecanismos de condução em semicondutores, os quais normalmente coexistem:
deriva e difusão.
* N. de T.: O subscrito D se refere a donor, aqui traduzido como “doador”, e o subscrito A se refere a acceptor, aqui traduzido
como “receptor”. No Brasil, também é comum encontrar traduções para acceptor como “aceitador”.
Si puro Si tipo n Si tipo p

Lacuna
Elétron
(cm3) (cm3) (cm3)

n p
ND NA
p n ni
ni ni ni
p n
ni2冫ND ni2冫NA
0 x 0 x 0 x
0 L 0 L 0 L
(a) (b) (c)
FIGURA 1.35 Concentrações de cargas móveis em uma placa de (a) silício puro, (b) silício tipo-n e (c) silício
tipo-p. (As escalas verticais são logarítmicas.)
• A corrente de deriva: Para discutirmos o mecanismo de deriva, considere a parte superior da Fig.
1.36a, onde se assume que um bloco de um material tipo p está imerso em uma região com uma
intensidade de campo elétrico E (em V/cm). Esse campo pode ser produzido conectando uma
bateria externa através do bloco. Se o pedaço de material é homogêneo, como é assumido aqui, o
potencial v(x) irá variar linearmente através dele, como mostrado na parte inferior da Fig. 1.36a.
Das leis básicas da física, sabemos que o campo e o potencial são relacionados por
(1.24)
Consequentemente, E será uniforme ao longo de todo o bloco homogêneo.

Agora, sob o efeito de aceleração de E, as lacunas serão “arrastadas” no mesmo sentido do
campo, atingindo uma velocidade de deriva média vp (em cm/s), que é linearmente proporcional
à intensidade de campo elétrico,
vp ␮pE (1.25a)
Apropriadamente chamada de mobilidade da lacuna, a constante ␮p (em cm2/Vs) fornece uma

medida da velocidade de deriva média adquirida pelas lacunas para um dado campo aplicado. À
medida que as lacunas se deslocam, elas produzem uma corrente ip(deriva) dQp/dt, onde dQp é a
A A
dx
v(x) p(x)
Jp(deriva) Jp(difu)
dv(x)冫dx dp(x)冫dx
0 x 0 x
0 0
(a) (b)
FIGURA 1.36 Ilustração da (a) corrente de deriva e (b) corrente de difusão para o caso de lacunas.
quantidade de carga transferida durante o intervalo dt. Dado que, durante dt, as lacunas viajam à
distância dx vpdt, as lacunas que compõem dQp estão contidas dentro do volume Adx Avpdt e
o número delas é, assim, pAvpdt, onde p é a sua concentração (lacunas/cm3) e A é a área da seção
reta do bloco de silício (em cm2). Multiplicando esse número pela carga da lacuna q, temos
dQp qpAvpdt, de modo que
À medida que avançarmos, vamos perceber que é mais conveniente trabalhar com a corren-
te por unidade de área, ou densidade de corrente J (em A/cm2), em vez de com a corrente comum
i (em A). A densidade de corrente de deriva das lacunas é simplesmente Jp(deriva) ip(deriva)/A, ou
Jp(deriva) ⫽ qp␮p E (1.25b)
Considerações similares são válidas para um bloco de material tipo n, exceto que, nesse caso,
as cargas em movimento são os elétrons, cuja concentração e mobilidade são n e ␮n. Portanto, a
velocidade de deriva média dos elétrons é
vn ⫽ ␮nE (1.26a)
onde ␮n (em cm2/Vs) é a mobilidade do elétron e a densidade de corrente de deriva dos elétrons é
Jp(deriva) ⫽ qn␮n E
(1.26b)
A Equação (1.26b) é também a base de metais e condutores comuns como resistores de com-
posição, onde o único tipo de portador de carga disponível são os elétrons. Ambas as equações
indicam os ingredientes necessários para boa condução: alta concentração juntamente com alta
mobilidade.
• A corrente de difusão: O outro mecanismo para movimento de portadores de carga em semi-
condutores é a difusão – mecanismo não encontrado nos condutores comuns. À medida que
avançarmos, veremos que, em dispositivos semicondutores, é possível estabelecer e manter per-
manentemente perfis não uniformes para as densidades de cargas móveis. A Fig. 1.36b mostra
um exemplo de um perfil de densidade linear, assim como o encontrado na região da base de
um transistor de junção bipolar polarizado diretamente. Como as lacunas vagam aleatoriamente
devido à agitação térmica, elas tendem a difundir das regiões de maior densidade para as regiões
de menor densidade, ou em direção à direita em nosso exemplo. Esse fenômeno é similar às par-
tículas da fumaça de cigarro difundindo da área de fumantes para o resto da sala. Se as lacunas
são continuamente injetadas na esquerda enquanto são removidas para a direita, teremos como
resultado um fluxo de corrente sustentado. A densidade de corrente de difusão de lacunas é
(1.27a)
onde Dp é a constante de difusão ou difusividade de lacunas (em cm2/s). O sinal negativo decorre
do fato de que as lacunas fluem no sentido do negativo do gradiente de p. Da mesma forma, a
densidade de corrente de difusão de elétrons é
(1.27b)
onde Dn é a constante de difusão ou difusividade de elétrons (em cm2/s) e o sinal agora é positivo
devido à carga negativa dos elétrons.
Podemos notar fortes semelhanças entre as expressões para as correntes de deriva e de difusão.
De fato, substituindo a Equação (1.24) nas Equações (1.25b) e (1.26b), obtemos
que são ainda mais parecidas com as Equações (1.27a) e (1.27b). Essas equações indicam que:
• Para manter uma dada corrente, precisamos de um gradiente (um gradiente de tensão para sus-
tentar a corrente de deriva e um gradiente de densidade para sustentar a corrente de difusão).
• O fluxo de carga está no sentido de um gradiente decrescente.
• As difusividades Dp e Dn desempenham um papel semelhante às mobilidades ␮p e ␮n, no sentido
de que cada uma fornece uma medida da quantidade de corrente que resulta de um dado gradien-
te. De fato, verifica-se que as difusividades e as mobilidades estão relacionadas pela constante
de Einstein
(1.28)
onde VT ⬵ 26 mV é a tensão térmica da Equação (1.20).

As mobilidades e as difusividades são maiores quando o silício é puro, porém decrescem com a
dopagem, assim como com a temperatura. A Fig. 1.37 mostra a dependência de ␮n e ␮p em relação à
densidade de dopagem total (NA ND), à temperatura ambiente. A maior mobilidade (por um fator de
dois ou três) apresentada pelos elétrons, se comparados às lacunas, é a principal razão pela qual os ma-
teriais tipo n são geralmente preferidos em relação aos materiais tipo p, particularmente na fabricação
de dispositivos para operação em alta velocidade.
Por último, deve-se salientar que as relações lineares entre as velocidades e o campo elétrico, ex-
pressas por vn ⫽ ␮nE e vp ⫽ ␮pE, são válidas apenas até um dado valor de intensidade de campo elétrico,
geralmente da ordem de 5 kV/cm. Ultrapassado esse limite, as velocidades de elétrons e lacunas saturam
em cerca de 107 cm/s. Adequadamente chamada de velocidade de saturação, esse fenômeno estabelece um
limite superior para a velocidade de operação de dispositivos semicondutores, assim como os MOSFETs.
Um exemplo: circuito integrado de um diodo

A Fig. 1.38 ilustra os passos mais básicos envolvidos na fabricação do diodo de junção pn, um disposi-
tivo semicondutor que está na base da maioria dos dispositivos de circuito integrado (CI). Começando
com um bloco tipo n levemente dopado, de modo que ND 1015/cm3, uma difusão localizada de boro
1500
Mobilidade (cm 2ⲐVs) em 300 K
1000 1346
68 _____________ cm2/Vs
n
NA ND 0,71
1 (
_______
9,2 1016 )
500
427
45 _____________ cm2/Vs
p
NA ND 0,72
p 1 (
_______
2,2 1017 )
0
1014 1015 1016 1017 1018 1019 1020
NA ND (cm3)
FIGURA 1.37 Dependência das mobilidades em relação à densidade de dopagem total, à temperatura am-
biente, e fórmulas empíricas para determinação dessa dependência considerando átomos doadores de
fósforo e átomos receptores de boro.
Anodo Catodo
difusão p p n

Silício tipo n
volume tipo n n
(a) (b) (c)
FIGURA 1.38 Passos básicos de fabricação de um diodo CI: (a) material de início, (b) difusão tipo p e
(c) fornecimento de suas conexões para circuitos externos.
é feita para criar uma região tipo p. Claramente, a fim de superar a natureza tipo n dessa região, a den-
sidade de receptores NA deve exceder a densidade de doadores ND existentes ali. Então, nessa região,
temos
Uma difusão adicional é feita para criar uma região tipo n fortemente dopada para garantir um con-
tato ôhmico entre o bloco tipo n e um metal (falaremos mais adiante sobre isso no capítulo), e,
finalmente, deposições metálicas são feitas para permitir a interligação do dispositivo com circuitos
externos.
As dimensões do dispositivo anterior estão na faixa de micrometros (1 ␮m 106 m). Essas
dimensões minúsculas permitem a fabricação simultânea de um grande número de dispositivos na
mesma pastilha. Para evitar interferência entre diferentes dispositivos, devemos mantê-los eletricamen-
te isolados entre si. Curiosamente, uma maneira popular de obter o isolamento é por meio de junções
pn adicionais inversamente polarizadas, assunto que vamos discutir em detalhes quando estudarmos
a fabricação de transistores. O estudante interessado deve procurar na Internet alguns vídeos e artigos
que ilustram e descrevem o fascinante tema “fabricação de circuitos integrados”.
EXEMPLO 1.5
Encontre as concentrações de elétrons e lacunas n e p, assim como as mobilidades ␮n e ␮p e as di-
fusividades Dn e Dp nas três regiões da estrutura da Fig. 1.38, assumindo as seguintes densidades de
dopagem:
(a) volume tipo n: ND 1015 átomos de fósforo/cm3
(b) difusão tipo p: NA 1017 átomos de boro/cm3
(c) difusão tipo n: ND 1020 átomos de fósforo/cm3
Solução
(a) Temos n ⬵ ND 1015/cm3 e p ⬵ ni2 兾 ND 2 1020兾1015 2 105/cm3. Usando as fórmulas
empíricas da Fig. 1.37, temos
Usando a Equação (1.28), encontramos Dn 0,026 1362 35,4 cm2/s e Dp 0,026 463
12 cm2/s.
(b) Agora temos p ⬵ NA ND 1017 1015 ⬵ 1017/cm3 e n ⬵ ni2 兾(NA ND) ⬵ 2 103/cm3. Usan-
do novamente as fórmulas,
Além disso, Dn 0,026 719 18,7 cm2/s e Dp 8,3 cm2/s.

(c) Agora temos n ⬵ 1020 1015 ⬵ 1020/cm3, p ⬵ 2/cm3; ␮n 78 cm2/Vs, Dn 2 cm2/s; ␮p ⫽ 50
cm2/Vs e Dp ⫽ 1,3 cm2/s.

1.5 A JUNÇÃO pn EM EQUILÍBRIO

Quando uma região tipo p e uma região tipo n são unidas, dizemos que elas formam uma junção pn.
Embora na prática essas junções sejam fabricadas de forma contígua, como exemplificado na Fig.
1.38, de um ponto de vista didático é conveniente considerar dois blocos fabricados separadamente e
que só depois são colocados em contato, conforme ilustrado na parte superior da Fig. 1.39. Para ter-
mos uma ideia numérica das várias grandezas envolvidas, vamos trabalhar com o seguinte exemplo de
densidades de dopagem:
NA 1018/cm3 ND 1016/cm3 (1.29)
Suponha átomos doadores de fósforo e átomos receptores de boro, de modo que podemos usar as
fórmulas da Fig. 1.37, quando necessário. Usando o zero subscrito para identificar as concentrações
de equilíbrio, exploramos a Equação (1.23b) para encontrar as concentrações de lacunas e elétrons no
lado p
(1.30a)
e exploramos a Equação (1.23a) para encontrar as concentrações de lacunas e elétrons no lado n
(1.30b)
Assim que os dois blocos são colocados em contato, lacunas vão difundir do lado p, onde elas têm
alta concentração (1018 lacunas/cm3), para o lado n, onde elas têm concentração apenas moderada
(2 104 lacunas/cm3). Da mesma forma, elétrons vão difundir no sentido oposto. No entanto, cada
lacuna difundindo através da junção metalúrgica deixa para trás um íon carregado negativamente,
assim como cada elétron difundindo deixa para trás um íon carregado positivamente. Esses íons
estão ligados às suas posições fixas na estrutura cristalina e não contribuem para a corrente. Porém,
eles formam uma camada ou região de carga espacial (RCE), também chamada de camada de de-
pleção, porque ela é essencialmente desprovida de cargas móveis devido à difusão delas através da
junção. A RCE, por sua vez, estabelece um campo elétrico E no sentido oposto à difusão. À medida
que lacunas e elétrons permanecem difundindo, a RCE continua a aumentar até que uma condição
de equilíbrio é alcançada, na qual o campo elétrico E contrabalanceia exatamente a tendência de
lacunas e elétrons permanecerem difundindo. Daí em diante, a corrente líquida através da junção
será zero.
E
Lacuna Elétron

tipo p tipo n

Região de carga
Íon negativo espacial Íon positivo
3)
pp0 (1018) n, p (cm
nn0 (1016)
pn0 (2 104)
np0 (2 102)
0
x
xp0 0 xn0
(C/cm3)
qND
xp0
0
x
0 xn0

qNA
E (V/cm)
xp0 0 xn0
x
0
Em0
(V)
0
x
xp0 0 xn0
0
FIGURA 1.39 Condições de equilíbrio em um bloco pn.
Condições de equilíbrio
Expressamos as condições de equilíbrio escrevendo Jp(deriva) Jp(difu) 0 e Jn(deriva) Jn(difu) 0. Toman-
do a origem do eixo x no ponto de contato entre as regiões p e n, também chamada de junção metalúr-
gica, temos, pelas Equações (1.25) a (1.27),
(1.31a)
(1.31b)
em que estamos enfatizando que p, n e E são, agora, funções da posição x ao longo do bloco pn.
A situação de equilíbrio também é ilustrada na Fig. 1.39, onde a origem do eixo x foi tomada exa-
tamente na junção metalúrgica. As bordas da RCE estão localizadas em xp0 e xn0, respectivamente.
A densidade de cargas ␳ (em C/cm3), devido aos íons imóveis, é qND no lado n da RCE e qNA no
lado p. Denotando a área da seção transversal dos blocos p e n como A, encontramos a carga total da
RCE no lado n como Q qND Axn0, e a carga total da RCE no lado p como Q qNA Axp0. A
neutralidade da carga exige que Q Q ou qNDAxn0 qNAAxp0. Simplificando, obtemos
(1.32)
indicando que, em uma junção pn assimetricamente dopada, como a nossa (NA ND), a RCE se es-
tenderá de forma mais profunda no lado mais levemente dopado (xn0 xp0). Isso faz sentido, já que é
necessário um maior volume no lado levemente dopado para acomodar o mesmo número de íons que
o lado fortemente dopado. Tentamos transmitir essa ideia na ilustração da parte superior da Fig. 1.39.
Facilmente visualizamos a intensidade de campo elétrico E como uma função de x pela conta-
gem das linhas de campo. Cada linha começa em um íon positivo na direita e termina em um íon nega-
tivo na esquerda. O número de linhas é máximo na junção metalúrgica (x 0) e decresce linearmente
à medida que nos afastamos dela, chegando, finalmente, a zero nas bordas da RCE. As regiões fora
da RCE, onde o campo elétrico é zero, são apropriadamente chamadas de regiões neutras. Devido à
dopagem assimétrica, o perfil de E é um triângulo escaleno e os valores são negativos, uma vez que E
aponta para o sentido negativo do eixo x.
Imediatamente, encontramos uma relação entre a máxima intensidade Em0 e as bordas da RCE
xp0 e xn0 por meio do teorema de Gauss. No caso unidimensional, que corresponde ao caso em questão,
esse teorema é expresso como
(1.33)
onde ␧si é a permissividade do silício (␧si ⫽ 1,04 pF/cm). No lado direito da RCE, temos dE兾dx
Em0兾xn e ␳兾␧si qND兾␧si, de modo que Em0兾xn0 qND兾␧si. Aplicando considerações similares para o
lado esquerdo da RCE e resolvendo para Em0, obtemos
(1.34)
Potencial interno ␾0
Dos conceitos básicos de eletrostática, sabemos que um campo elétrico é sempre acompanhado por um
gradiente de potencial elétrico. Para a situação unidimensional como a nossa, a relação entre o campo
E e o potencial ␾ é, de acordo com a Equação (1.24), E d␾兾dx. Reescrevendo como ␾ ⫽ ⫺兰E dx,
visualizamos ␾ como o negativo da área delimitada pela curva E. Uma vez que E tem um perfil linear,
␾ terá um perfil quadrático, como mostrado na parte inferior da Fig. 1.39. Observe que, fora da RCE,
o perfil de ␾ é plano, já que E 0 nessas regiões. Os potenciais fora da RCE são denotados como ␾p
e ␾n, respectivamente. Queremos agora encontrar expressões para ␾p e ␾n, bem como para o potencial
interno ou a tensão interna ␾0, definida como
␾0 ␾ n ␾ p
Essa tensão funciona como uma barreira impedindo a difusão adicional de lacunas e elétrons e é o
resultado da redistribuição de cargas que ocorre automaticamente em ambos os lados da junção meta-
lúrgica quando a criamos. Resolvendo a Equação (1.31) para E(x) e usando as relações de Einstein da
Equação (1.28), obtemos
Usando novamente ␾(x) 兰E(x)dx e integrando de xp0 até xn0, temos
onde os limites de integração são, respectivamente, os valores de ␾, p e n em x xp0 e x xn0. Isso

fornece
(1.35)
Usando a Equação (1.10), também podemos escrever
(1.36a)
(1.36b)
(1.36c)
Observe que, como em junções práticas NA e ND são maiores do que ni, temos ␾n 0 e ␾p 0. Além
disso, como NA e ND aparecem no argumento de uma função logarítmica, os ␾s da Equação (1.36) não
são tão sensíveis a variações nas doses de dopagem.
EXEMPLO 1.6
(a) Encontre, à temperatura ambiente, os valores de ␾n, ␾p e ␾0 para uma junção com as dopagens da
Equação (1.29).
(b) Encontre ␾0 se ambas as doses de dopagem são aumentadas em uma ordem de grandeza.
Solução
(a) Temos ␾n (26 mV) ln [1016兾(1,4 1010)] 0,350 V, ␾p ⫽ ⫺0,470 V e ␾0 ⫽ 0,350 ⫺
(⫺0,470) ⫽ 0,820 V.
(b) Agora, ␾0 ⫽ 0,940 V, o que não é uma grande variação em decorrência da dependência loga-
rítmica. Vale a pena pensar em ␾0 como sendo próximo de 1 V, independentemente dos valores
particulares de dopagem.

O campo elétrico Em0, a largura da RCE Xd 0 e a carga da RCE Qj 0

Desejamos agora determinar uma expressão para todos os outros parâmetros pertinentes da junção em
equilíbrio.
O campo elétrico máximo Em0 é encontrado novamente por meio de 兰d␾(x) 兰E(x) dx, em que
a integração é realizada entre xp0 e xn0. O lado esquerdo da integral resulta simplesmente em ␾0, já o
lado direito representa o negativo da área do triângulo do campo elétrico. Consequentemente, temos
(1.37)
Mas, de acordo com a Equação (1.34),
(1.38)
Substituindo xp0 e xn0 na Equação (1.37), expressando ␾0 por meio da Equação (1.36) e resolvendo para
Em0, obtemos, finalmente,
(1.39)
Se inserirmos a Equação (1.39) de volta na Equação (1.38), obtemos as coordenadas das bordas
da RCE na condição de equilíbrio como
(1.40)
A soma das duas é adequadamente chamada de largura da RCE na condição de equilíbrio (ou largura
da camada de depleção), Xd0 ⫽ xp0 ⫹ xn0. Pela Equação (1.40),
(1.41)
A carga da junção na condição de equilíbrio, ou a carga armazenada na camada de depleção, é

Qj0 ⫽ Q qNDAxn0, onde A é a já mencionada área da seção transversal da junção. Usando a Equa-
ção (1.40),
(1.42)
EXEMPLO 1.7
Assumindo uma área da seção reta A (100 ␮m) (100 ␮m) para uma junção pn com as doses de
dopagem da Equação (1.29), encontre Em0, Xd0, xp0, xn0 e Qj0.
Solução
Do exemplo 1.6, ␾0 ⫽ 0,820 V. Também, uma vez que no nosso caso NA ND, podemos aproximar
NAND兾(NA ND) ⬵ ND 1016 cm3. Então, a Equação (1.39) fornece
e a Equação (1.41) fornece
De modo similar, a Equação (1.40) fornece xp0 0,003 ␮m e xn0 ⫽ 0,323 ␮m, confirmando que a
RCE se estende quase que totalmente para o lado mais levemente dopado, que em nosso exemplo é o
lado n. Finalmente, a área da junção é A ⫽ (100 ⫻ 10⫺4 cm)2 ⫽ 10⫺4 cm2 e a Equação (1.42) fornece
Qj0 5,23 pC.

Exercício 1.5
Mostre que
(1.43)
Assim, verifique que ␾(0) 0 apenas no caso de junções simetricamente dopadas (ND NA).
Caso contrário, ␾(0) 0 para ND NA e ␾(0) 0 para ND NA (como no caso da Fig. 1.39).
1.6 EFEITO DE UMA POLARIZAÇÃO EXTERNA NOS PARÂMETROS DA RCE

Vamos agora investigar o efeito da aplicação de uma tensão v através da nossa junção pn do modo indi-
cado na parte superior da Fig. 1.40. (Observe que a convenção de polaridade para v é positiva no lado
p e negativa no lado n; para v 0, dizemos que a junção pn está polarizada diretamente, e, para v 0,
v

E
tipo p tipo n

Xd
(C/cm3)
qND
xp
0
x
0 xn

qNA
E (V/cm)
xp 0 xn
x
0
Em
(V)
0
x
xp xn 0 v
FIGURA 1.40 Efeito de polarização direta de uma junção pn.

dizemos que ela está polarizada inversamente.) Pela LKT, a barreira de potencial através da camada
ou região de cargas espaciais (RCE) torna-se ␾0 v. Com um perfil de potencial modificado para ␾,
a intensidade de campo elétrico E também sofre modificação. Uma vez que as linhas de campo que
compõem E vêm dos íons descobertos da RCE, a largura da RCE Xd xn XP mudará. Em particular,
podemos afirmar que:
• Polarizando diretamente a junção (v 0), reduzimos a barreira de potencial, bem como o campo
elétrico, se comparados ao caso não polarizado, e, portanto, encolhemos Xd.
• Por outro lado, polarizando inversamente a junção (v 0), aumentamos a barreira de potencial
e o campo elétrico e, portanto, alargamos Xd. Para uma comparação visual, a Fig. 1.40 usa linhas
cinzas para mostrar a situação não polarizada.
Para investigar o efeito da polarização externa v quantitativamente, simplesmente substituímos
␾0 por (␾0 v) nas Equações (1.39) a (1.42). Assim, reescrevendo a Equação (1.39) com Em(v) no lu-
gar de Em0 e (␾0 v) no lugar de ␾0, obtemos a máxima intensidade de campo elétrico em função de v
Essa equação é expressa de forma mais concisa como
(1.44)
onde Em0, adequadamente chamado de valor de Em para polarização nula (v 0), foi deduzido na
Equação (1.39). Procedendo de modo similar para a largura da RCE, encontramos
(1.45)
onde Xd0 é o valor de Xd para polarização nula (v 0), que foi deduzido na Equação (1.41). A depen-
dência de Xd com a tensão é ilustrada na Fig. 1.41. Finalmente, a carga da junção é
(1.46)
onde Qj0 é o valor de Qj para polarização nula (v 0) como dado pela Equação (1.42).
Xd Cj
Cj0
Xd0
0 v 0 v
0 0 0 0
(a) (b)
FIGURA 1.41 Dependência em relação à tensão (a) da largura da RCE e (b) da capacitância da junção para
m ½.
A capacitância Cj da junção
Uma vez que a aplicação de uma tensão através de uma junção pn redistribui sua carga da RCE, a
junção apresenta um comportamento capacitivo. A capacitância da junção é Cj dQj兾dv. Derivando
a Equação (1.46) e rearranjando,
(1.47a)
onde
(1.47b)
é o valor de Cj para polarização nula (v 0) e m, chamado de coeficiente do gradiente, é ½ neste caso,

que assume uma junção abrupta. Junções práticas normalmente têm um perfil de dopagem graduado,
caso em que pode ser mostrado que um valor mais apropriado é m . O valor real de m pode ser
encontrado experimentalmente medindo Cj para diferentes para valores de v e, em seguida, utilizando
interpolação de dados para encontrar m indiretamente. A dependência de Cj em relação à tensão é
ilustrada na Fig. 1.41b.
Combinando as Equações (1.41), (1.45) e (1.47) com m ½, obteremos outra expressão para Cj
ainda mais intuitiva
(1.48)
Essa equação tem a mesma forma que a de um capacitor de placas paralelas, que consiste em duas
placas de área A separadas por um material dielétrico com permissividade ␧si e espessura Xd. Essa
equivalência é ilustrada na Fig. 1.42. No entanto, ao contrário de um capacitor fixo, este apresenta
uma separação das placas Xd(v) dependente da tensão, indicando um comportamento capacitivo não
linear, como indicado na Fig. 1.41b. Observamos, também, que a Equação (1.47a) prevê que Cj →
para v → ␾0. Isso, naturalmente, não pode acontecer na prática, o que indica que a Equação (1.47a),
cuja dedução é baseada em uma série de hipóteses simplificadoras, não é mais válida à medida que v
se aproxima de ␾0.
EXEMPLO 1.8
Encontre Cj0 para a junção do Exemplo 1.7. Em seguida, assumindo m ½, calcule Em, Xd, Qj e Cj para
(a) v 0,65 V e (b) v 5 V.
v v

A A
␧si
tipo p tipo n
Xd Xd
(a) (b)
FIGURA 1.42 (a) A capacitância da junção Cj e (b) seu equivalente de placas paralelas.
Solução
(a) Usando a Equação (1.47b) encontramos imediatamente Cj0 3,19 pF. Além disso,
indicando uma redução em Em, Xd e Qj, porém um aumento em Cj. De fato, em v 0.65 V
temos Em 5,03 104 0,455 2,29 104 V/cm, Xd 0,148 ␮m, Qj 2,38 pC e Cj
3,19兾0,455 7,01 pF.
(b) Agora Em, Xd e Qj vão aumentar e Cj irá reduzir de então Em 13,4
104 V/cm, Xd 0,869 ␮m, Qj 13,9 pC e Cj 1,20 pF.
Observação: vale a pena ter em mente as seguintes ordens de grandeza para junções de baixa potência:
␾0 ⬃ 1 V Em ⬃ 104 V/cm Xd ⬃ 1 ␮m Qj ⬃ 1 pC Cj ⬃ 1 pF

1.7 A EQUAÇÃO DO DIODO pn

A polarização direta de uma junção pn afeta não apenas os parâmetros de sua região de cargas espa-
ciais (RCE), mas também os perfis de concentração de seus portadores de carga nas regiões neutras,
e de forma bastante dramática, como veremos a seguir. Nosso ponto de partida é a Equação (1.35).
Tomando o logaritmo de ambos os lados e resolvendo para as concentrações minoritárias,
(1.49a)
(1.49b)
Essas equações relacionam as concentrações de lacunas e de elétrons em cada lado da RCE para a
situação de equilíbrio sem polarização (v 0). Se agora polarizarmos diretamente a junção (v 0), E
diminuirá, permitindo que lacunas difundam do lado p, através da RCE, para o lado n, e que elétrons
difundam do lado n para o p. Ainda podemos usar a Equação (1.49) para relacionar as concentrações
exatamente nas bordas da RCE, também chamadas de concentrações de fronteira, desde que se subs-
titua ␾0 por ␾0 v. O resultado é
(1.50a)
(1.50b)
A consideração da chamada injeção de baixo nível prevê que, mesmo depois da polarização, as con-
centrações de minoritários em ambos os lados da RCE continuam a ser muito menores do que as
concentrações de majoritários lá e, portanto, deixam as últimas essencialmente não perturbadas em
comparação com o caso não polarizado. Isso significa que podemos deixar pp(xp) pp0 e nn(xn) nn0
na Equação (1.50). Reutilizando a Equação (1.49), podemos escrever então
(1.51a)
(1.51b)
Conhecida como a lei da junção, a Equação (1.51) relaciona os valores de fronteira das concentrações
de minoritários com a tensão aplicada v. Embora as deduções tenham sido realizas para o caso de pola-
rização direta (v 0), essa lei também é válida para o caso de polarização inversa (v 0).
EXEMPLO 1.9
Assumindo as doses de dopagem da Equação (1.29), encontre as concentrações de minoritários e ma-
joritários em cada borda da RCE se a junção for polarizada diretamente com v 0,65 V. Comente os
seus resultados.
Solução
Pela Equação (1.30), pp(xp) pp0 ⬵ 1018/cm3 e nn(xn) ⬵ nn0 ⬵ 1016/cm3. Além disso, np0 ⬵ 2 102/
cm3 e pn0 ⬵ 2 104/cm3. Como exp(0,650兾0,026) ⬵ 7,2 1010, a Equação (1.51) fornece
pn(xn) ⬵ 2 104 7,2 1010 1,44 1015/cm3
np(xp) ⬵ 2 102 7,2 1010 1,44 1013/cm3
Esses valores de fronteira estão apresentados numericamente na Fig. 1.43. Observa-se que uma po-
larização direta de apenas 0,65 V provoca um aumento expressivo de pn(xn) de 2 104/cm3 para
v

(0,65 V)

tipo p tipo n

n, p (cm 3)
pn(xn)(1,44 1015)
pn(x)
np( xp)(1,44 1013)
np(x)
pn0 (2 104)
np0 (2 102) Lp
Ln 0 x
Wp xp 0 xn Wn
n , p (cm 3)
pn (xn)
np ( xp)
pn (x)
np (x)
0
x
Wp xp 0 xn Wn
Jn, Jp (A/cm2)
Jp(xn)
Jn( xp)
Jp(x)
Jn(x)
0
x
Wp xp 0 xn Wn
FIGURA 1.43 A polarização direta de uma junção pn cria um excesso de cargas minoritárias nas regiões
neutras. Essas cargas difundem através da RCE, dando origem a correntes de difusão.
1,44 1015/cm3! No entanto, esse valor ainda é menor do que a concentração de majoritários lá (1016/
cm3) confirmando, assim, a injeção de baixo nível. Da mesma forma, np(xp) saltou de 2 102/cm3
para 1,44 1013/cm3. Esse é também um número razoável, mas é muito menor do que as concentra-
ções de majoritários lá (1018/cm3), indicando novamente a injeção de baixo nível.

Concentrações de excessos de portadores minoritários

É evidente que a polarização direta da junção pn estabelece um excesso de portadores minoritários
em ambas as bordas da RCE. As concentrações dos excessos são pn (xn) pn(xn) pn0 na borda
direita e np (xp ) np(xp) np0 na borda esquerda. Pela Equação (1.51), esses excessos são ex-
pressos como
(1.52a)
(1.52b)
Uma vez estabelecidos os excessos de minoritários, os portadores vão difundir para fora da RCE em
direção a regiões de baixas concentrações de excessos (lacunas de xn para a direita e elétrons de xp
para a esquerda). Em ambos os casos, a difusão desses portadores minoritários se dá em um mar de
portadores majoritários de cargas opostas, indicando uma alta probabilidade de recombinação. De
fato, quanto mais longe vamos a partir das bordas da RCE, menor é a probabilidade de encontrarmos
excessos de portadores minoritários.
Esse processo de difusão e recombinação é governado pela equação de difusão, que, para exces-
so de lacunas, toma a forma
onde ␶p é o tempo médio de recombinação, também chamado de tempo de vida médio do excesso de
lacunas. Uma equação similar é válida para o excesso de elétrons, mas com ␶n como o tempo médio
de recombinação. A solução para a equação de difusão é um decaimento exponencial com x para as
lacunas e com x para os elétrons, do modo ilustrado na parte central da Fig. 1.43. Matematicamente,
o decaimento para lacunas é expresso como
(1.53)
onde a grandeza
(1.54a)
é chamada de comprimento de difusão de lacunas, em cm. Ela representa a distância a partir de xn na

qual pn(x) para 1/e (36,8%) de seu valor de fronteira pn(xn). Uma expressão similar é válida para o
excesso de elétrons no lado p, mas com o comprimento de difusão de elétrons
(1.54b)
Os comprimentos Lp e Ln geralmente são da ordem de 101 ␮m, de modo que temos Lp xn e Ln xp.
Note que pn → 0 na extremidade direita do bloco tipo n (x Wn), uma vez que as lacunas em ex-
cesso sofrem recombinação total com os elétrons do eletrodo metálico lá. Da mesma forma, nn → 0 na
extremidade esquerda do bloco tipo p (x Wp), uma vez que os elétrons em excesso sofrem remoção
total pelo eletrodo metálico lá.
Pela Equação (1.27a), a difusão das lacunas em excesso em direção à direita resulta na densidade
de corrente Jp(x) qDp dpn (x)/dx. Derivando a Equação (1.53) e substituindo, obtemos
(1.55a)
Uma expressão similar é válida para a densidade de corrente devido ao excesso de elétrons difundindo
em direção à esquerda, exceto que precisamos substituir x por x no expoente,
(1.55b)
Esperamos que as recombinações dentro da (fina) camada de depleção sejam desprezíveis, de modo
que Jp e Jn serão essencialmente constantes lá. Considerando a parte inferior da Fig. 1.43, encontramos
a densidade de corrente total dentro da RCE como Jtot Jp(xn) Jn(xp). Usando a Equação (1.55),
obtemos, prontamente,
(1.56)
Note que a parte inferior da Fig. 1.43 mostra apenas as correntes de difusão de portadores
minoritários. Para um quadro completo da condução, precisamos mostrar também as correntes
de difusão de portadores majoritários. Devido ao princípio de conservação da carga, Jtot deve ser
constante ao longo do bloco. Podemos, assim, obter cada componente de corrente de portadores
majoritários tomando a diferença gráfica entre a corrente total e o componente correspondente de
corrente de portadores minoritários, ou Jp Jtot Jn à esquerda de xp e Jn Jtot Jp à direita
de xn. O resultado, ilustrado na Fig. 1.44, mostra o quão fascinante é o processo de condução no
interior de um bloco pn.
Se analisássemos o bloco pn da esquerda para a direita, a nossa descrição da condução seria a
seguinte:
• Na extremidade esquerda, vemos uma corrente essencialmente de lacunas difundindo em direção
à direita em seu caminho para se recombinarem com elétrons. Algumas dessas lacunas desapa-
v

tipo p tipo n

(A兾cm2) Jtot
Jp
Jn
Jp(x)
Jn(x)
0 x
xp 0 xn
FIGURA 1.44 Densidades de corrente de portadores minoritários e majoritários no interior de um bloco pn.
recem por recombinação no próprio lado p; outras conseguem percorrer todo o caminho para a
RCE, de onde emergem como portadores minoritários no lado n. À medida que essas lacunas
progridem em direção à direita, elas são aniquiladas pelos elétrons.
• Movendo-se para mais perto da RCE, embora ainda no lado p, notamos que Jp diminuiu li-
geiramente, mas à custa de um aumento em Jn, de modo a assegurar a constância de Jtot. O
fato de que perto da RCE Jp tenha diminuído não implica necessariamente uma redução na
concentração de lacunas lá. De fato, o Exemplo 1.9 revelou que, em x xp, há 1018 lacunas/
cm3 pressionando a RCE, um grande número se comparado aos 1,44 1013 elétrons/cm3 lá
disponíveis. Dessas 1018 lacunas/cm3, apenas 1,44 1015 lacunas/cm3 conseguem emergir da
RCE, à direita.
• Movendo agora dentro da RCE, observamos um tráfego de mão dupla de lacunas e elétrons, difi-
cilmente recombinando entre si porque XD é muito mais curto do que os comprimentos de difusão
Lp e Ln. Devido à dopagem assimétrica, bem como devido às diferenças entre as difusividades
dos elétrons e das lacunas e entre os comprimentos de difusão, Jp e Jn são geralmente diferentes
dentro da RCE.
• À medida que caminhamos para fora da RCE na região n, nota-se que o excesso de lacunas de-
saparece, uma vez que elas são aniquiladas pela maioria de elétrons ali presentes. Por outro lado,
observamos uma corrente cada vez maior de elétrons movendo-se em direção à esquerda em seu
caminho ou para aniquilar lacunas ainda no lado n, ou para serem aniquilados por lacunas assim
que atravessarem a RCE e emergirem no lado p.
A equação do diodo
A corrente total i através de uma junção pn de área da seção transversal A é prontamente obtida a partir
de i AJtot. Usando as Equações (1.56), juntamente com a Equação (1.30), obtemos a equação comu-
mente chamada de equação do diodo
(1.57)
onde Is é um fator de escala chamado de corrente de saturação,
(1.58)
Esse fator dá uma indicação de quanta corrente i obtemos para uma determinada tensão aplicada v.
Para junções de baixa potência, Is geralmente é da ordem de femto-amperes (1 fA 1015 A). Obser-
vamos que Is depende:
• Da área da seção transversal A (quanto maior A, maior é a corrente – assim como com resistores
comuns).
• Da temperatura T, especialmente via ni2 (T).
• Das densidades de dopagem NA e ND, das difusividades Dp e Dn e dos comprimentos de difusão
Lp e Ln.
À medida que avançarmos, veremos que a maioria das junções práticas são fabricadas com um
lado muito mais fortemente dopado do que o outro. Quando esse é o caso, um dos termos entre parên-
teses na Equação (1.58) torna-se desprezível e Is é determinada principalmente pelo termo com menor
concentração de dopagem em seu denominador. Em nosso exemplo de junção pn, para o qual NA ND,
o termo dominante na Equação (1.58) é o primeiro, decorrente da injeção de lacunas no lado n mais
levemente dopado. Como sabemos, esse também é o lado para o qual a maior parte da RCE se estende.
Por razões óbvias, junções assimetricamente dopadas são também chamadas de junções unilaterais.
Um exemplo auxiliará a ilustrar melhor os aspectos anteriores.
EXEMPLO 1.10
(a) Estime i se a junção pn do Exemplo 1.7 é polarizada com v 0,65 V. Assuma Dp 10 cm2/s,
Lp 5 ␮m, Dn ⫽ 7 cm2/s e Ln ⫽ 10 ␮m. Comente os resultados.
(b) Encontre a área A necessária para a junção da parte (a) fornecer i 0,15 mA em v 0,65 V.
Solução
(a) Inserindo os dados do problema na Equação (1.58), temos
Como esperado de uma junção unilateral como a do exemplo, Is é determinada essencialmente

por um termo; nesse caso, o primeiro termo, representando injeção de lacunas. A injeção de
elétrons no lado p fortemente dopado tem pouca influência nesse caso. Finalmente, usamos a
Equação (1.57) para encontrar
i ⫽ 6,43 ⫻ 10⫺15(e650兾26 1) 463 ␮A
(b) Para reduzir i de 0,463 mA para 0,15 mA, precisamos diminuir A proporcionalmente, ou seja, de
10⫺4 cm2 para (0,15兾0,463) 104 cm2 ou para 0,324 104 cm2. Isso requer uma área quadrada
de cerca de (57 ␮m) (57 ␮m).

Diodos de base curta

No exemplo do diodo da Fig. 1.43, as regiões neutras são longas o bastante para fornecer uma distância
suficiente para as cargas minoritárias se recombinarem com as cargas majoritárias à medida que elas
difundem se afastando da RCE. Adequadamente chamado de diodo de base longa, essa estrutura ocor-
re quando o dispositivo é fabricado com dimensões Wn Lp e Wp Ln. À medida que avançarmos, ve-
remos que diodos pn também são fabricados com Wn Lp ou Wp Ln, ou ambos. Um exemplo popular
é a junção base-emissor de um transistor de junção bipolar, sendo essa a razão pela qual tal estrutura é
referida como diodo de base curta.
Com Wn Lp, as lacunas injetadas no lado n têm pouca chance de se recombinarem enquanto
difundem em direção à direita, indicando que Jp será essencialmente constante no lado n. Pela Equação
(1.27a), isso implica, por sua vez, em uma inclinação constante para pn(x), como representado na Fig.
1.45. Se a condição Wp Ln é válida, considerações similares se aplicam para Jn e np(x). Para encontrar a
característica i-v de um diodo de base curta, começamos com Jp qDp dpn(x)兾dx, onde pn(x) é a densi-
dade do excesso de lacunas no lado n. A inclinação do triângulo na Fig. 1.45 é prontamente obtida como
onde exploramos o fato de que usualmente xn Wn. Considerações similares são válidas para a incli-
nação do lado p dnp(x)兾dx. Procedendo como na dedução da Equação (1.58), percebemos facilmente
que um diodo de base curta ainda obedece a Equação (1.57), porém com a seguinte expressão para a
corrente de saturação,
(1.59)
Essa expressão é idêntica à Equação (1.58), exceto pelas substituições Lp → Wn e Lp → Wn. Conside-
rando que em um diodo de base curta os Ws são muito menores do que os Ls, é evidente que essa estru-
tura requer uma área da seção transversal A menor para atingir o mesmo valor de Is. Outra vantagem é
v

tipo p tipo n

n, p (cm 3)
pn(xn)
pn(x)
np( xp)
np(x)
pn0
np0
0 x
Wp xp 0 xn Wn
FIGURA 1.45 Concentrações de portadores minoritários em um diodo de base curta polarizado diretamente
fabricado com Wn Lp e Wp Ln.
que a quantidade de excesso de carga armazenada em um diodo de base curta polarizado diretamente é
muito menor do que em um dispositivo de base longa operando com a mesma corrente. Isso resulta em
tempos de chaveamento muito mais rápidos, como veremos no Capítulo 6.
EXEMPLO 1.11
Repita o Exemplo 1.10, mas para o caso em que o diodo foi fabricado com Wp 0,5 ␮m e Wn 1 ␮m.
Compare e comente.
Solução
Uma vez que temos uma junção unilateral com NA ND, esperamos que o primeiro termo dentro de
parênteses na Equação (1.59) domine, assim como sua contrapartida na Equação (1.58). Considerando
que o valor de Wn dado aqui é cinco vezes menor do que o valor de Lp dado no Exemplo 1.10, podemos
prever um aumento de cinco vezes em Is, ou Is ⬵ 6,41 5 ⬵ 33 fA. Com a mesma tensão aplicada v,
a corrente i também vai aumentar cinco vezes
i ⬵ 33 1015 e650兾26 ⬵ 2,4 mA
Para reduzir i de 2,4 mA para 0,15 mA, precisamos diminuir A proporcionalmente, de 104 cm2 para
(0,15兾2,4) 104 cm2 ou para 0,063 104 cm2. Isso pode ser obtido com uma área quadrada de
(25 ␮m) (25 ␮m).

1.8 A JUNÇÃO pn INVERSAMENTE POLARIZADA

A polarização inversa de uma junção pn aumenta ainda mais a barreira de potencial existente, inibindo,
assim, a difusão de lacunas e elétrons através da junção metalúrgica. Considerando essa forte preferên-
cia para conduzir no sentido direto, a junção pn exibe um comportamento de diodo, então a partir de
agora vamos utilizar os termos junção pn e diodo indistintamente.
Para valores suficientemente negativos da tensão aplicada v (digamos, para v 4VT ⬵ 0,1 V),
a Equação (1.57) prevê que i vai saturar em Is (por isso o nome corrente de saturação). Como é sabido,
para diodos de baixa potência, Is normalmente está na faixa de fA. No entanto, a corrente inversa* real
encontrada em uma junção pn, que denotaremos como IR, é algumas ordens de grandeza maior do que
Is, geralmente na faixa de pA a nA. Isso decorre da geração térmica de pares elétron-lacuna dentro da
região de cargas espaciais (RCE), que ignoramos ao longo de nossa análise. Na realidade, embora es-
tivéssemos nos referendo à RCE como a região de depleção, a geração térmica de pares elétron-lacuna
continua a ocorrer lá, e, uma vez gerados, os elétrons e as lacunas são impelidos em sentidos opostos
pelo forte campo elétrico local E, resultando em uma corrente de deriva combinada do lado n, através da
RCE, para o lado p. Intuitivamente, esperamos que IR seja proporcional ao volume AXd da RCE, e, uma
vez que Xd aumenta com a quantidade de polarização reversa, de acordo com a Equação (1.45), IR tam-
bém vai aumentar com a raiz quadrada da tensão inversa. Dependendo da qualidade de fabricação, uma
corrente de fuga também pode fluir através da superfície da junção pn, contribuindo ainda mais para IR.
A corrente inversa total é fortemente função da temperatura, um comportamento que os enge-
nheiros lembram por meio da seguinte regra prática:
A corrente inversa IR em uma junção pn dobra para cada aumento de 10°C de temperatura.
Conhecendo IR em uma dada temperatura de referência T0, podemos estimá-la em qualquer outra tem-
peratura T usando
(1.60)
EXEMPLO 1.12
Se em 25°C um certo diodo apresenta IR 1 pA, estime IR em (a) 125°C e (b) 25°C.
Solução
(a) Pela Equação (1.60), IR(125 °C) ⬵ 1012 2(125 25)兾10 ⬵ 1 nA. (b) De modo similar, IR(25 °C) ⬵
0,03 pA.

Ruptura inversa
Se aumentarmos gradualmente a polarização inversa de uma junção pn, uma tensão é alcançada, cha-
mada de tensão de ruptura (BV**), na qual a corrente inversa aumenta significativamente do valor
desprezível IR discutido antes para valores muito mais elevados. O nome decorre do fato de que a curva
i-v se inclina de forma acentuada ou se rompe. Isso não implica, necessariamente, um processo destru-
tivo – na realidade, essa corrente é sempre mantida dentro de níveis seguros introduzindo um resistor
adequado em série entre a fonte de alimentação e a junção inversamente polarizada. A Fig. 1.46 mostra
a característica i-v completa de uma junção pn típica.
A ruptura na curva i-v indica, evidentemente, a súbita disponibilidade de grandes quantidades de
cargas móveis para produzir o aumento acentuado nos níveis de corrente. Essa súbita disponibilidade é
o resultado de um dos seguintes mecanismos possíveis de ruptura: efeito Zener ou efeito avalanche. O
primeiro ocorre em junções fortemente dopadas, o último em junções levemente dopadas.
• Em junções fortemente dopadas, o campo elétrico no interior da RCE é bastante forte, de modo
que, quando ele é reforçado com vários volts de polarização inversa, há força suficiente para ar-
* N. de T.: Usualmente também chamada de corrente reversa.

** N. de T.: A sigla BV vem do inglês breakdown voltage.
ID QF
IR
VZ
0
v
0 VD
BV
QB IZ
1冫rz
FIGURA 1.46 Característica i-v completa de uma junção pn.
rancar elétrons das ligações covalentes e, assim, criar pares elétron-lacuna. Em seguida, o próprio
campo impele essas novas cargas livres para fora da RCE (lacunas para o lado p e elétrons para
o lado n), sustentando, assim, correntes muito superiores do que no caso em que há apenas a ge-
ração térmica. Esse fenômeno é chamado de efeito Zener e ocorre para valores de BV da ordem
de 6 V ou inferior.
• Em junções levemente dopadas, o campo elétrico não é forte o suficiente para quebrar ligações
covalentes diretamente. No entanto, com as maiores larguras de RCE disponíveis, o campo tem
mais espaço para acelerar quaisquer elétrons livres que venham a estar dentro da RCE. Com
energia cinética suficiente, esses elétrons vão libertar novos pares elétron-lacuna à medida que
eles colidirem com átomos da rede cristalina. Esses elétrons secundários podem, por sua vez,
libertar outros elétrons adicionais em um efeito apropriadamente chamado de efeito avalanche.
Esse efeito ocorre para valores de BV da ordem de 6 V ou superior. Nas vizinhanças de 6 V os
efeitos Zener e avalanche podem coexistir.
Quando projetado para operar intencionalmente na região de ruptura, um diodo em geral é refe-
rido como um diodo Zener, independentemente do mecanismo real de ruptura ser em função do efeito
Zener ou avalanche. As coordenadas de um ponto de operação QB na região de ruptura são conve-
nientemente designadas como IZ e VZ, respectivamente. A inclinação da curva do diodo na região
de ruptura é denotada como 1/rz, e, em um ponto suficientemente à esquerda do joelho ruptura, ela é
aproximadamente constante. Dependendo dos detalhes de fabricação, rz é da ordem de 101 a 103 .
O coeficiente de temperatura em um dado ponto de operação da região de ruptura QB(IZ, VZ) é
definido como
Novamente, podemos distinguir dois casos:

• No caso do efeito Zener, o aumento da temperatura aumenta a agitação térmica, facilitando
a quebra de ligações covalentes; por isso, precisamos reduzir um pouco a tensão aplicada VZ
se quisermos manter o mesmo nível de corrente IZ em uma temperatura mais elevada. Assim,
TC(VZ) 0 no caso do efeito Zener.
• No caso do efeito avalanche, a agitação térmica aumenta a frequência de colisão de elétrons
livres com átomos da rede cristalina, tornando mais difícil para os elétrons acelerarem e adqui-
rirem energia cinética suficiente para desencadear o mecanismo avalanche. Agora, precisamos
aumentar um pouco a tensão aplicada VZ, se quisermos manter o mesmo nível de corrente IZ, de
modo que TC(VZ) 0 no caso do efeito avalanche. Resumimos os dois mecanismos conforme
a seguir:
O efeito Zener ocorre em junções fortemente dopadas, VZ é inferior a cerca de 6 V e TC(VZ) 0.
O efeito avalanche ocorre em junções levemente dopadas, VZ é superior a cerca de 6 V e TC(VZ) 0.
Atuando nas concentrações de impurezas durante o processo de fabricação, é possível controlar

a BV de uma junção definindo um valor particular. Dois exemplos conhecidos são as junções base-
-emissor (BE) e base-coletor (BC), que formam o transistor de junção bipolar (BJT). A junção BE é
fortemente dopada e, assim, rompe pelo efeito Zener nas proximidades de 6 V. Esse baixo valor de BV
não apresenta nenhum problema quando o BJT é operado na região ativa direta, em que a junção BE
está diretamente polarizada. No entanto, na região ativa direta, a junção BC está inversamente polari-
zada. Para evitar que ela entre na região de ruptura, a região do coletor é levemente dopada, indicando
que a ruptura da junção BC é do tipo avalanche.
1.9 CARACTERÍSTICAS DO DIODO DIRETAMENTE POLARIZADO

Para tensões diretas suficientemente altas (na prática, para v 4VT ⬵ 0,1 V), podemos ignorar a uni-
dade na Equação (1.57) e escrever
(1.61)
onde estamos agora usando o subscrito D para indicar a operação na região direta. Essa equação repre-
senta uma característica i-v perfeitamente exponencial. Também chamada de equação do diodo ideal,
ela representa muito bem junções pn práticas em uma ampla faixa de correntes, tipicamente da ordem
de seis décadas, tornando-a uma das leis da eletrônica com maior poder de predição. A lei exponencial
desfruta de algumas propriedades fascinantes como veremos logo a seguir.
A Equação (1.61) pode facilmente ser reescrita como
(1.62)
Nessa forma, podemos determinar a queda de tensão vD necessária para sustentar uma dada corrente iD.
Propriedades da característica exponencial

A inclinação da curva do diodo em uma dada corrente de operação ID na região diretamente polarizada
é definida como gd diD兾dvD | ID, e é chamada de condutância dinâmica do diodo. Diferenciando a
Equação (1.61), obtemos
(1.63)
indicando que a inclinação é linearmente proporcional à corrente de operação ID. O recíproco de gd é

chamado de resistência dinâmica do diodo, ou rd 1兾gd VT兾ID. Ambos os parâmetros gd e rd abran-
gem uma ampla faixa de valores, dependendo da corrente de operação. Observe os seguintes valores
representativos:
rd (1 mA) 26 rd (1 ␮A) 26 k rd (1 nA) 26 M
Os parâmetros gd e rd formam a base da análise de circuitos com diodos para pequenos sinais, a ser
estudada mais adiante.
Dado um diodo conduzindo uma certa corrente ID, desejamos encontrar a variação de tensão
VD necessária para alterar a sua corrente de ID para mID, onde m é um fator multiplicativo. Usando a
Equação (1.62), encontramos essa variação de tensão como VD VT ln (mID兾Is) VT ln(ID兾Is) VT
ln[(mID兾Is)兾(ID兾Is)], ou
VD VT ln m
Dois casos populares são uma variação na corrente de uma oitava (m 2 1) ou de uma década (m
10 1), que fornecem, respectivamente, VD(oct) (26 mV) ( ln 2) ⬵ 18 mV e VD(dec) (26 mV)
( ln10) ⬵ 60 mV. Esses resultados formam a base das seguintes regras práticas importantes, ilustradas
graficamente na Fig. 1.47.
Para efetuar uma variação de uma oitava em ID, precisamos variar VD de 18 mV.
Para efetuar uma variação de uma década em ID, precisamos variar VD de 60 mV.
Uma característica conveniente das regras acima é que elas são independentes do ponto quies-
cente particular QF na curva do diodo onde as alterações são feitas. Por exemplo, considere um diodo
operando inicialmente em uma corrente quiescente de 10 ␮A. Se desejarmos dobrar essa corrente para
20 ␮A, precisamos de um aumento de VD 18 mV. Para efetuarmos a mudança de dez vezes 10 ␮A →
100 ␮A, precisamos de um aumento de VD 60 mV. Da mesma forma, a variação 10 ␮A → 1 ␮A
requer uma diminuição de VD 60 mV. Se você deseja alterar ID de 10 ␮A para 50 ␮A, assuma
primeiramente um aumento de 10 ␮A para 100 ␮A (VD 60 mV) e, em seguida, uma redução de 100
␮A para 50 ␮A (VD 18 mV), o que fornece uma variação líquida de VD 60 18 42 mV.
T aumentando
i i
Q10
10ID
2 mV/ C
Q2
2ID Q1
ID
v v
VD VD 60 mV
VD 18 mV
(a) (b)
FIGURA 1.47 Ilustração de algumas regras importantes para junções pn.

Dependência da temperatura
Independentemente de usarmos a Equação (1.61) ou a (1.62), é evidente que a característica do diodo
depende da temperatura por meio de VT bem como de Is. Uma maneira conveniente para caracterizar
a característica térmica global é por meio do coeficiente de temperatura da queda de tensão direta em
uma dada corrente de operação ID, definido como
(1.64)
Diferenciando a Equação (1.62), obtemos
(1.65)
De acordo com as Equações (1.58) e (1.59), Is n2i (T)D(T), onde ni é a concentração intrínse-
ca e D é a difusividade, ambos os parâmetros dependentes da temperatura T. Pela Equação (1.21),
onde VGO 1,205 V é a tensão de banda proibida para o silício. Pelas Equações
(1.20) e (1.28), D(T) (kT兾q)␮(T), onde ␮(T) é a mobilidade, por sua vez uma função da temperatura
do tipo ␮(T) T m, m ⬵ 1,5. Combinando todas as equações anteriores temos
Substituindo na Equação (1.65) e simplificando, finalmente obtemos
(1.66)
Assumindo VD 0,65 V e T 300 K, a Equação (1.66) fornece TC(VD) ⬵ 2,1 mV/°C. Usualmente,
os engenheiros lembram do comportamento térmico da junção pn por meio da seguinte regra prática,
graficamente ilustrada na Fig. 1.47b:
Na temperatura ambiente, a queda de tensão direta de um diodo pn flutua a cerca de 2 mV/°C.
Uma vez conhecida VD em alguma temperatura de referência, podemos estimá-la em qualquer outra
temperatura T usando
VD(T) ⬵ VD(T0) (2 mV) (T T0) (1.67)
EXEMPLO 1.13
Se a 25 °C um certo diodo apresenta VD 650 mV e ID 0,1 mA, estime VD em:
(a) T 70 °C e ID 0,1 mA.
(b) T 0 °C e ID 0,1 mA.
(c) T 50 °C e ID 0,02 mA.
(d) T 40 °C e ID 4 mA.
Solução
Usando as regras práticas aprendidas anteriormente, temos:
(a) VD ⬵ 650 2 (70 25) 650 90 560 mV.
(b) VD ⬵ 650 2 (0 25) 650 50 700 mV.
(c) Primeiro, suponha que a corrente ID se reduz de 0,1 mA para 0,01 mA (VD 60 mV) e, em
seguida, dobre-a (VD 18 mV) para chegar a 0,02 mA com um valor líquido VD ⬵ 650
60 18 608 mV. Finalmente, assuma um aumento da temperatura de 25°C para 50 °C para
uma variação adicional de VD 2 (50 25) 50 mV. O valor final é, portanto, VD ⬵
608 50 558 mV.
(d) Procedendo conforme o item (c), encontramos VD 650 60 18 18 2 (40 25)
716 mV.

Se um diodo diretamente polarizado é colocado em série com um diodo Zener inversamente

polarizado de coeficiente de temperatura oposto, ou TC(VZ) TC(VD) ⬵ 2mV, as variações tér-
micas dos dois dispositivos vão se anular mutuamente para produzir uma queda de tensão composta
VREF VZ VD, com coeficiente de temperatura aproximadamente nulo. Essa técnica é utilizada na
implementação de referências de tensão termicamente estáveis. A melhor estabilidade é conseguida
para VZ ⬵ 6,2 V, obtendo-se VREF ⬵ 6,2 0,7 6,9 V com TC(VREF) → 0.
Desvios da idealidade
Reescrevendo a Equação (1.62) como vD VT (lniD lnIs) ou
percebemos que, se traçarmos iD versus vD em uma escala semilogarítmica (vD no eixo linear e iD no
eixo logarítmico), obtemos uma curva do tipo
y (1兾VT)x y(0)
Essa é a equação de uma reta com inclinação (1/VT) e interseção com eixo iD (vD 0) em iD Is. Essa
característica se mostra muito conveniente para a caracterização de um diodo. Dado um conjunto de
dados de medição, podemos facilmente encontrar o melhor ajuste de reta; em seguida, encontramos
sua inclinação para obter o valor experimental de VT e extrapolamos a reta no limite vD → 0 para en-
contrar sua interseção com o eixo iD e, assim, obter o valor experimental de Is.
O gráfico semilogarítmico da característica de um diodo pn real de baixa potência é semelhante
ao ilustrado na Fig. 1.48. A curva é basicamente linear em uma ampla gama de valores de corrente,
geralmente de 1 nA até 1 mA, porém se distancia do comportamento ideal nos limites superior e infe-
rior do intervalo. Esses desvios são resultado de várias aproximações que foram supostas ao longo das
deduções que levam à equação do diodo ideal. Em particular, os desvios nos limites superiores da faixa
iD (escala logarítmica)
n2
1兾VT
n1
n2
Is
vD (escala linear)
0
FIGURA 1.48 Ilustração do efeito do coeficiente de emissão n em níveis baixos e altos de corrente.
de corrente são provocados pela presença da resistência de corpo nas regiões neutras, assim como os
efeitos de injeções de alto nível, enquanto os desvios na extremidade inferior são causados pela perda
de cargas móveis por recombinação dentro da região de carga espacial (RCE). Agora vamos examinar
essas aproximações mais detalhadamente.
• Em nossas deduções, assumimos um campo elétrico nulo no interior das regiões em ambos os la-
dos da RCE, de modo que a tensão aplicada através dos terminais é inteiramente transmitida para
as bordas da própria RCE. No entanto, como qualquer condutor, cada uma dessas regiões apresenta
uma resistência ôhmica diferente de zero – se pequena – chamada de resistência de corpo. Deno-
tando a resistência global (soma das resistências do lado p e do lado n) como rS, observamos que,
em resposta à tensão aplicada externamente vD, a tensão real vJ chegando à junção é, pela LKT,
vJ vD rS iD (1.68)
Quando o diodo é operado em baixos níveis de corrente, a queda de tensão através do material
é desprezível e vJ ⬵ vD. Por outro lado isso não acontece na extremidade superior da faixa de
corrente, em que essa queda pode se tornar significativa e provocar um desvio da característica
i-v real em relação à característica exponencial ideal. No gráfico semilogarítmico, esse desvio
aparece como uma curvatura para valores de iD da ordem de 1 mA ou superior.
• Se a tensão aplicada através da junção é aumentada a ponto de tornar as densidades de minoritá-
rios nas bordas da RCE comparáveis às densidades de majoritários lá existentes, a consideração
de injeção de baixo nível deixa de ser válida e a equação do diodo agora assume a forma
(1.69a)
onde n, chamado de coeficiente de emissão (que não deve ser confundido com a concentração
de elétrons n!), é tal que n → 1 em condições de injeção de baixo nível, mas n → 2 quando essas
condições já não são mais válidas. A equação inversa é agora
(1.69b)
Reescrevendo como
nota-se que a inclinação da curva semilogarítmica é agora 1/(nVT). Claramente, para n 2 a incli-
nação é apenas metade daquela para n 1. Podemos encontrar o valor experimental da quantida-
de nVT por meio de uma medição simples de inclinação no gráfico semilogarítmico.
• A Equação (1.69) com n → 2 também permanece válida na extremidade inferior da faixa de cor-
rente, porém por uma razão completamente diferente: a perda de cargas móveis por recombina-
ção dentro da RCE. Evidentemente, nossa suposição de densidades de corrente constantes dentro
da RCE não é válida. É importante mencionar que a perda por recombinação ocorre independen-
temente do ponto de operação na curva i-v, mas seu efeito é perceptível apenas na extremidade
inferior, em que a corrente direta é comparável ou mesmo menor do que aquela devido à perda.
No gráfico semilogarítmico, esse efeito aparece como uma curvatura para valores de iD da ordem
de 1 pA ou inferior.
EXEMPLO 1.14
Se uma junção pn com Is 1 fA fornece ID 1 mA em VD 725 mV, encontre rS.
Solução
Pela Equação (1.62), a tensão real da junção é VJ (26 mV) ln (103兾1015) 718,4 mV. Pela Equa-
ção (1.68), rS (725 718,4)兾1 6,6 .

1.10 ANÁLISE cc DE CIRCUITOS COM DIODOS pn

Uma tarefa que aparece a todo momento na análise de circuitos com diodos é encontrar um ponto quies-
cente do diodo Q Q(ID, VD). Como sabemos, caso o diodo esteja inserido em outro circuito linear, essa
tarefa é consideravelmente simplificada se substituirmos o circuito circundante por seu equivalente de
Thévenin e, assim, chegarmos à situação ilustrada na Fig. 1.49a. Aqui, VOC é a tensão de circuito aberto
que o circuito externo produziria entre os nós correspondentes ao anodo e ao catodo, porém com o dio-
do removido, e Req é a resistência equivalente do circuito externo, ou seja, a resistência vista pelo diodo.
Análise da reta de carga

O ponto de operação pode ser visualizado graficamente como a interseção entre a curva do diodo e
a reta de carga, como visto na Fig. 1.5b para o caso do diodo ideal. A situação está ilustrada na Fig.
1.49b para o caso de um diodo de junção pn diretamente polarizado. Embora a análise gráfica nos
auxilie a desenvolver uma ideia visual para o funcionamento de um circuito, normalmente precisamos
encontrar o ponto de operação Q numericamente, questão que vamos abordar no próximo tópico.
Análise iterativa
Tendo como referência a Fig. 1.49a, observamos que a corrente do diodo é, pela lei de Ohm,
(1.70)
Também, a tensão do diodo é, pela Equação (1.69b),
(1.71)
onde n é o coeficiente de emissão, 1 n 2. A seguir, vamos assumir n 1 por simplicidade, porém

a análise que se segue pode ser facilmente generalizada para o caso n 苷 1 substituindo VT por nVT.
Substituindo a Equação (1.70) na (1.71) temos:
(1.72)
Essa é uma equação transcendental, uma vez que ela não nos fornece uma expressão fechada para a in-
cógnita VD. No entanto, podemos resolvê-la por iterações. Para esse fim, começamos com uma estima-
tiva inicial razoável para VD, inserimos essa estimativa no lado direito da Equação (1.72) para chegar a
VOC
Req
Req
ID Q

VOC
VD ID
0 v
0 VD VOC
(a) (b)
FIGURA 1.49 Encontrando o ponto quiescente Q de um diodo de junção pn inserido em um circuito linear.
uma estimativa melhor e, em seguida, inserimos essa nova estimativa novamente no lado direito para
obter uma estimativa ainda melhor, repetindo o procedimento, se necessário, até que o resultado fique
dentro de uma resolução predeterminada.
EXEMPLO 1.15
No circuito da Fig. 1.49a, considere Req 1 k e que o diodo tenha n 1, VT 26 mV e Is 1 fA. Es-
time VD com uma resolução de mV, bem como ID, se (a) VOC 1,5 V, (b) VOC 3 V e (c) VOC 0,75 V.
Solução
(a) Nos vários exemplos de junção pn avaliados até agora, descobrimos que VD geralmente está na
faixa de 0,6-0,7 V; então vamos arbitrariamente começar com a estimativa inicial VD(0) 0,65 V.
Substituindo na Equação (1.72), temos a nova estimativa
Usando esse novo valor como estimativa inicial, encontramos
Realizando uma outra iteração, obtemos
Como o resultado não alterou dentro da resolução pretendida de 0,001 V ( 1 mV), concluímos
que VD 712 mV. Finalmente, a corrente é, pela Equação (1.70),
(b) Desta vez, vamos começar com a suposição inicial VD(0) 0,7 V. Então
Mais uma iteração confirma que esse realmente é o valor desejado, ou VD 740 mV dentro da
resolução de 1 mV. Assim, ID (3 0,74)兾1 2,26 mA.
(c) Começando novamente com VD(0) 0,65 V, encontramos
Mais três iterações confirmam o valor final VD 657 mV. Consequentemente, ID (0,75
0,657)兾1 93 A.
Observação 1: indo do item (a) para (b), dobramos VOC, e indo do item (a) para (c), reduzimos a me-
tade VOC; no entanto, ID dobrou não foi reduzido pela metade, uma vez que a presença do diodo torna
o circuito não linear.
Observação 2: nós poderíamos também ter encontrado ID usando a equação do diodo. Por exemplo, no
item (a) poderíamos ter calculado
Esse resultado não está de acordo com o valor de 0,788 mA encontrado por meio da Equação (1.70).
Isso é verdade, ambos os cálculos são afetados por erros de arredondamento, porém, mesmo assim,
qual resultado é o mais confiável dos dois? Aqui devemos ter em mente um importante ponto: devido
à alta sensibilidade da função exponencial mesmo para pequenas variações em seu expoente, o valor
de VD no expoente deve ser conhecido com grande exatidão. Por outro lado, o valor de VD na Equação
(1.70) linear não precisa ser tão exato e, ainda assim, ele vai levar a um valor confiável de ID. Conse-
quentemente, 0,788 mA é o valor mais exato em nosso exemplo.
Observação 3: é claro que, se usarmos a forma exponencial com um valor mais exato de VD, a corren-
te ID resultante também será mais exata. Na verdade, usando apenas mais um dígito significativo do
resultado da terceira iteração, que é VD(3) 0,7122 (em vez do valor truncado de 0,712 V), obtemos
ID 1015e712,2兾26 0,788 mA
Esse valor corresponde ao encontrado por meio da Equação (1.70). Se, por algum motivo, você preci-
sar usar a equação do diodo na sua forma exponencial, certifique-se de que você conhece o valor de VD
com um grau de exatidão adequado.

Aproximação linear por partes e modelos de diodo para grandes sinais

A análise por meio da reta de carga fornece um meio gráfico para visualizar o papel de um diodo em
um circuito e a análise iterativa fornece meios numéricos para o cálculo do ponto de operação de um
diodo. Na prática, quando analisamos um circuito existente com diodos ou quando projetamos um
novo, precisamos de técnicas de análise mais rápidas, ainda que aproximadas. Além disso, à medida
que aplicamos essas técnicas, desejamos extrair a riqueza dos conhecimentos adquiridos nos cursos de
circuitos lineares. Ambos os requisitos são alcançados aproximando a característica real da junção pn
da Fig. 1.46 por meio de uma aproximação linear por partes, como ilustrado na Fig. 1.50. Especifi-
camente, a curva real, mostrada sombreada, é aproximada por três segmentos de reta, cada um corres-
pondente a uma região diferente de operação, nomeadamente, região direta (ON), região cortada (CO)
e região de ruptura (BD). Sejam as seguintes observações:
• Quando a junção pn é polarizada diretamente, sua característica é exponencial, ou seja, uma curva
que, depois de um breve joelho, cresce muito rapidamente, não importando a faixa de corrente
que escolhemos para mostrar. As escalas das curvas das Figs. 1.47 e 1.49b foram modificadas para
uma melhor visualização dos detalhes em discussão, mas a curva real é, na verdade, como na Fig.
1.46 – bastante íngreme. Sabemos de uma das regras práticas estabelecidas anteriormente que um
A A A A

ON ID VD(on)

VZ0 C C C C
0 v
CO
0 VD(on)
C C BV
rz
IZ VZ BD

VZ0

1兾rz
A A
FIGURA 1.50 Aproximação linear por partes e modelos de grande sinais do diodo de junção pn em suas
três regiões de operação: direta (ON), corte (CO) e ruptura (BD).
aumento de VD de apenas 60 mV produz um crescimento de ID de dez vezes, enquanto uma redu-

ção de VD desses mesmos 60 mV leva a uma redução de ID de dez vezes, o que indica que, dentro
de uma faixa de VD 60 mV, ID sofre uma mudança de 100 para 1! Para fins práticos, quando
uma junção conduz apenas 1/100 de sua corrente normal, ela pode ser considerada como estando
em corte (em aplicações digitais, mesmo para uma relação de 10 para 1 a junção pode ser consi-
derada em corte). Considerando que uma junção de silício de baixa potência operando na faixa de
mA geralmente apresenta uma queda de tensão à temperatura ambiente de cerca de 0,7 V, pode-
mos aproximar a curva exponencial por um segmento vertical localizado em v VD(on) 0,7 V.
O modelo correspondente do diodo é, portanto, uma bateria de valor VD(on), como mostrado. Por
razões óbvias, esse modelo é chamado de modelo de queda de tensão constante. O leitor, que
pode achar essa aproximação não muito convincente, vai logo perceber que, na verdade, ela é
muito eficaz e nos fornece uma ideia rápida para o funcionamento de circuitos com diodos. Em
um segundo e mais detalhado passo, podemos sempre utilizar técnicas iterativas ou simulações
computacionais, como o PSpice, para refinar a análise e chegar a resultados com maior exatidão.
• Do joelho que conduz ao aumento exponencial até o joelho que leva à queda associada à ruptura,
a corrente é muito baixa, indicando que, para fins práticos, pode-se considerar a junção como
cortada (CO). O modelo correspondente do diodo é um circuito aberto, como mostrado. Observe
que a região de corte se estende para a direita da origem até o início do aumento exponencial.
Embora para v 0 a junção esteja, rigorosamente falando, polarizada diretamente, a corrente
real entre 0 V e o joelho que leva ao aumento exponencial é muito pequena para que a junção
possa ser considerada ligada (região de operação ON). Assim, assumimos uma junção fracamen-
te polarizada como estando efetivamente cortada.
• Bem na região de ruptura (BD), a característica é basicamente linear; portanto, aproximamos o
comportamento do diodo por meio de uma reta, como mostrado. Como pode ser visto na Fig.
1.46, a inclinação dessa curva é denotada como 1/rz, e o ponto de operação BD é denotado como
QB QB(IZ, VZ). Para indicar a operação na região BD, o símbolo de circuito para o diodo é
modificado, como mostrado no canto inferior esquerdo da Fig. 1.50. Além disso, o dispositivo é de-
senhado de cabeça para baixo para tornar VZ positiva na parte superior (catodo) e tornar IZ positiva
quando fluindo do catodo para o anodo. Esse artifício nos dispensa de ter que lidar com tensões e
correntes negativas. O modelo de diodo na região BD é uma bateria de valor VZ0 com uma resistên-
cia-série rz, onde VZ0 representa o local de interseção da curva linear extrapolada com o eixo v.
Novamente, o leitor iniciante pode pensar que a aproximação linear por partes é muito gros-
seira, especialmente na região próxima ao joelho que leva a região de corte à região de ruptura.
No entanto, verifica-se, na prática, que uma junção pn raramente é operada na região do joelho.
De modo geral, a junção pn encontra aplicação ou como uma chave de retificação ou como uma
referência de tensão.
• Quando usado como um retificador, um diodo é projetado para alternar entre os modos ON e
CO, sem nunca entrar na região de ruptura (BD). Na verdade, por questões de segurança, os re-
tificadores são implementados com diodos possuindo uma tensão de ruptura (BV) bem acima da
tensão reversa máxima, também chamada de tensão de pico inversa (PIV*), a que o dispositivo
fica submetido no circuito em questão.
• Quando usado como uma referência de tensão, um diodo é operado deliberadamente na região
de ruptura (BD) e suficientemente na parte inferior da reta que representa a região BD para evitar
que o ponto de operação fique muito próximo do joelho. Essa questão será abordada em mais
detalhes na Seção 1.12.
EXEMPLO 1.16
Repita o Exemplo 1.15, porém usando o modelo de queda de tensão constante para o diodo. Comente
os resultados obtidos.
* N. de T.: A sigla PIV se refere a peak inverse voltage, do inglês.

Solução
A Equação (1.70) agora se aproxima de
(1.73)
ou ID (VOC 0,7)兾1.
(a) Agora obtemos ID (1,5 0,7)兾1 0,8 mA, que está muito próximo do resultado de 0,788 mA
encontrado no Exemplo 1.15.
(b) Agora, ID (3 0,7)兾1 2,3 mA, que está ainda mais próximo do resultado de 2,26 mA no
Exemplo 1.15.
(c) Se tentarmos ID (0,75 0,7)兾1 50 ␮A, encontramos um resultado que difere significati-
vamente do valor de 93 ␮A obtido antes. É evidente que a Equação (1.73) fornecerá resultados
confiáveis somente se VOC VD(on). Se essa condição não é atendida, então o método iterativo é a
única alternativa razoável para cálculos manuais.

Observação: mais uma vez, é importante ressaltar a diferença entre VD e VD(on), conforme comentários
a seguir:
• VD é a queda de tensão real através do diodo e pode ser usada em cálculos críticos, como
ID ⫽ Is exp(VD 兾VT), desde que seja conhecida com um adequado grau de precisão, por exemplo,
dentro de milivolts.
• VD(on) é assumida ou suposta (~0,7 V) e, portanto, representa apenas um valor aproximado que
usamos em cálculos menos críticos, como ID [VOC VD(on)]兾Req, desde que VOC VD(on).
Um erro potencialmente catastrófico é escrever ID Is exp(VD(on)兾VT). Fique atento para nunca fazer isso!
Análise de circuitos utilizando a aproximação linear por partes

Considere a seguir um procedimento para a determinação do ponto de operação de um diodo pn para o
caso em que o dispositivo está inserido em um circuito linear:
• Primeiro, encontre a tensão de circuito aberto VOC produzida pelo circuito externo com o diodo
removido (lembre que a polaridade de VOC é definida positiva no nó conectado ao anodo).
• Em seguida, determine a região de operação do diodo conforme a seguir:
• Se VOC VD(on) (⬵ 0,7 V para um diodo de silício), o diodo está operando na região ON.
• Se VZ0 VOC VD(on), o diodo está cortado (CO).
• Se VOC VZ0, o diodo está operando na região BD.
• Finalmente, substitua o diodo pelo modelo referente à sua região de operação em particular,
como ilustrado na Fig. 1.50, e prossiga com a análise do circuito linear resultante utilizando téc-
nicas de análises já conhecidas.
Vamos ilustrar o procedimento com exemplos práticos.
O diodo de junção pn como um retificador

Para investigar o funcionamento do diodo de junção pn como um retificador, realizamos uma simula-
ção no PSpice de um retificador de meia onda usando o popular diodo pn de baixa potência 1N4148,
cujo modelo está disponível na biblioteca analógica do PSpice. Tendo como referência o circuito da
Fig. 1.51a, sejam as seguintes observações:
• Enquanto vI VD(on), o diodo está cortado (desligado) e o circuito se comporta como na parte
superior da Fig. 1.51b, fornecendo
vO 0 para vI VD(on) (1.74a)


vI ( VD(on))
R vO ( 0)

D1
D1N4148 VD(on)

vI R
vO
10 Vca 1k

vI ( VD(on))
R vO ( VI VD(on))

0
(a) (b)
FIGURA 1.51 Análise de um retificador de meia onda usando o diodo pn 1N4148: (a) circuito do PSpice e
(b) seus circuitos equivalentes quando o diodo está desligado (parte superior) e ligado (parte inferior).
• Enquanto vI VD(on), o diodo conduz e funciona como uma bateria VD(on) 0,7 V, como mostrado
na parte inferior Fig. 1.51b. Agora, a saída segue a entrada, mas com um desvio ou deslocamento
(offset) de 0,7 V, de acordo com a LKT. Assim,
vO vI VD(on) para vI VD(on) (1.74b)
O comportamento do circuito também é ilustrado por meio das formas de onda de entrada e de
saída na Fig. 1.52a e da característica de transferência de tensão (CTT) na Fig. 1.52b. Em comparação
com o diodo ideal, para o qual VD(on) 0, um diodo de silício requer cerca de 0,7 V para conduzir e, uma
vez ligado, introduz um “erro” sob a forma de um offset de 0,7 V na saída. Esse offset pode ou não ser
um problema, dependendo dos requisitos da aplicação em questão. Além disso, um olhar mais atento
em ambos os gráficos revela que a transição do diodo da região ligada para desligada (ou vice-versa)
não é abrupta como se conclui de nossa aproximação linear por partes, mas gradual devido ao joelho da
curva exponencial. Essa característica é bastante benéfica no caso de geradores de funções lineares por
partes, pois garante uma transição mais suave de um segmento para o próximo da CTT.
Agora que entendemos como um diodo de silício se comporta como um retificador de meia-
-onda, é fácil reexaminar todos os outros circuitos de diodo ideal investigados na Seção 1.2, como
retificadores de onda completa, grampeadores de tensão, geradores de funções lineares por partes,
capacitores grampeadores e multiplicadores de tensão, porém usando diodos de junção pn reais. Como
um exemplo, a Fig. 1.53 ilustra o retificador de onda completa. Uma vez que agora temos dois diodos
em série com a carga, o erro de offset da saída é 2VD(on) (⬵ 1,4 V).
VD(on) VD(on)
5 vI 5
Ideal
Formas de onda (V)
Saída vO (V)
vO Real
0 0
5 5
0 0,5 1,0 1,5 2,0 5 0 5
Tempo t (ms) Entrada vI (V)
(a) (b)
FIGURA 1.52 Gráficos do PSpice para o circuito da Fig. 1.51a. (a) Formas de onda de entrada e de saída e
(b) CTT.
2VD(on)
10 vI
Formas de onda (V)

D1 D3
5
D1N4148 R D1N4148
vI 1k vO
0
10 Vca vO
D2 D4 5
D1N4148 D1N4148
10
0 0,5 1,0 1,5 2,0
0 Tempo t (ms)
(a) (b)
FIGURA 1.53 (a) Circuito do PSpice para simular um retificador de onda completa usando diodos 1N4148 e
(b) as formas de onda de entrada e de saída.
Exercício 1.6
a. Considere diodos de silício com VD(on) 0,7 V. Assumindo níveis lógicos de entrada de 0 V
e 5 V na porta OU da Fig. 1.15, encontre os níveis lógicos da saída.
b. Repita o item anterior, porém para a porta E da Fig. 1.16.
c. Assumindo Vs 5 V no circuito integrado (CI) da Fig. 1.17, encontre a faixa de valores para
VCI.
Resposta. (a) 0 V e 4,3 V. (b) 0,7 V e 5 V. (c) 0,7 V vCI 5,7 V.
O superdiodo
Existem aplicações, como instrumentação de precisão, em que o offset de 0,7 V na saída do retifi-
cador é inaceitável e precisa ser eliminado de alguma forma. A única maneira de garantir isso, no
exemplo do retificador de meia onda da Fig. 1.51, é levar o anodo a um potencial cerca de 0,7 V
maior do que VI, de modo que a tensão no catodo será igual à própria entrada VI. Isso pode ser con-
seguido inserindo o diodo dentro do caminho de realimentação negativa de um amplificador opera-
cional (AOP), como representado no circuito do PSpice da Fig. 1.54a. As formas de onda principais
estão apresentadas na Fig. 1.54b.
VCC (6,5 V)
3 vI vA
7 6 5
vA
Formas de onda (V)
A741
vI 2
4 vO 0
5 Vca
D vO vI
D1N4148 0
0 VEE ( 6,5 V) vI
vA
5
R
vO
1k

0 5 10 15 20
0 Tempo t (ms)
(a) (b)
FIGURA 1.54 (a) Circuito do PSpice do superdiodo e (b) suas formas de onda.
vA ( 6 V)
vA ( vI VD(on))

vI ( 0) vI ( 0)
VD(on)

vO ( vI) vO ( 0)
R R
(a) (b)
FIGURA 1.55 Circuitos equivalentes para o superdiodo, quando o diodo está (a) ligado e (b) desligado.
Para analisar o circuito, lembre-se da regra conhecida do AOP que estabelece que, na operação
em realimentação negativa, um AOP irá fornece qualquer tensão de saída vO necessária para fazer com
que VN siga VP. Considere os casos VI 0 e VI 0 separadamente.
• Para vI 0, o AOP precisar fornecer corrente para R para fazer com que a tensão na entrada in-
versora (vO) siga a tensão da entrada não inversora (vI). O AOP pode fazer isso prontamente por
meio do diodo, cuja orientação está em conformidade com aquela necessária para circulação da
corrente. Para ligar o diodo, o AOP deve elevar sua saída (vA) para um nível de tensão igual a vO
mais uma queda de tensão do diodo. Por exemplo, com vI 1 V, o AOP obtém vO 1 V fazendo
com que o nível de tensão em sua saída seja de vA ⬵ 1,7 V. A situação durante as alternações po-
sitivas em vI está ilustrada na Fig. 1.55a.
• Para vI 0, o AOP deveria drenar corrente de R para fazer com que vO siga vI. Porém, isso é
impossível devido à incapacidade do diodo conduzir no sentido inverso. Assim, o diodo é “eli-
minado” e, consequentemente, desconecta R do circuito levando a tensão de saída para vO 0.
A situação é ilustrada na Fig. 1.55b. Desprovido do caminho de realimentação, o AOP não pode
mais influenciar sua entrada inversora e acaba funcionado no modo malha aberta. Como um
exemplo, considere o caso vI 1 V, de modo que a diferença de potencial nas entradas do AOP
é vP vN (1 0) 1 V. O AOP, em sua tentativa de amplificar essa tensão diferencial ne-
gativa de entrada pelo ganho de malha aberta, vai elevar a sua saída vA no sentido negativo tanto
quanto for possível. Na verdade, nesse exemplo, a saída satura na vizinhança de 6 V.
• Quando a entrada vI se torna novamente positiva, o AOP sai de sua região de saturação e volta a
fornecer uma saída vA igual a tensão de entrada vI acrescida de uma queda de tensão do diodo,
como observado na Fig. 1.55a.
1.11 ANÁLISE ca DE CIRCUITOS COM DIODOS pn

A aproximação linear por partes da Fig. 1.50 engloba a característica i-v completa do diodo pn. Há
uma outra forma importante de linearização em uso, mas que envolve apenas uma porção limitada
da característica da região direta. Como sabemos, essa característica é exponencial e, portanto, uma
curva altamente não linear. No entanto, se restringirmos a operação do diodo dentro de uma porção
suficientemente pequena, como destacado na Fig. 1.56a, então podemos aproximar essa porção por um
segmento de reta e, assim, aplicar as técnicas de análise de circuitos já conhecidas. Essa forma alterna-
tiva de linearização, adequadamente chamada de aproximação para pequenos sinais e representada em
uma forma expandida na Fig. 1.56b, baseia-se em duas premissas:
• Primeiro, polarizamos o diodo em um ponto de funcionamento adequado Q0 Q0(ID, VD) ao lon-
go da curva do diodo e estabelecemos a origem de um novo sistema de eixos i-v para variações
do sinal em relação a esse ponto.
• Então, variamos o ponto de operação do diodo para cima e para baixo ao longo da curva por quan-
tidades denotadas como id e vd, mantendo essas quantidades suficientemente pequenas de modo a
garantir que id seja linearmente proporcional a vd, assim como no caso de uma resistência comum.
iD iD
Q1
ID id
Tangente
id id
Q0
ID
Q0 1兾rd
ID vd
vd
0 vD 0 vD
0 VD 0 VD VD vd
(a) (b)
FIGURA 1.56 (a) Ilustração da operação de um diodo pn para pequenos sinais. (b) Visão expandida.
Para simplificar a “escrita”, os engenheiros desenvolveram uma forma especial de notação de

sinal que se mostrou conveniente não apenas para diodos, mas também para outros dispositivos não
lineares como os transistores, conforme veremos mais adiante. De acordo com essa notação, a tensão
e a corrente do diodo pn são expressas na forma
vD VD vd (1.75a)
iD ID id (1.75b)
onde:
• vD e iD se referem aos sinais totais (símbolos minúsculos com subscritos maiúsculos).
• VD e ID são seus componentes cc (símbolos maiúsculos com subscritos maiúsculos).
• vd e id são seus componentes ca (símbolos minúsculos com subscritos minúsculos).
Essa forma de decomposição de sinal é ilustrada na Fig. 1.57 para o caso da tensão vD, porém uma
figura similar também é válida para corrente iD.
A Fig. 1.58 mostra dois conjuntos de formas de onda obtidos via simulação no PSpice. O diodo
utilizado é tal que com VD 700 mV, ele fornece exatamente ID 1 mA. Além disso, para tornar mais
fácil de observar a olho nu qualquer distorção, escolhemos uma forma de onda triangular para a com-
ponente de tensão ca. Sejam as seguintes observações:
• Na Fig. 1.58a, o diodo está submetido a um componente de tensão ca (parte superior da
figura) com valores de pico de 5 mV, e ele responde com uma forma de onda de corrente
(parte inferior da figura) que é apenas um pouco distorcida. Em uma forma de onda verda-
deiramente não distorcida, as porções positivas e negativas são imagens especulares uma da
outra. No exemplo mostrado, a porção positiva é ligeiramente maior do que a negativa devido
à curvatura da característica i-v do diodo. Ainda assim, podemos afirmar que a distorção é
razoavelmente pequena.
• Na Fig. 1.58b, a tensão ca (parte superior da figura) foi elevada para valores de pico de 18 mV
e a resposta de corrente (parte inferior da figura) é agora altamente distorcida. A razão para a
vD VD vd
0 t 0 t 0 t
0 0 0
FIGURA 1.57 Ilustração da decomposição de um sinal em seus componentes cc e ca ou vD VD vd.

720 720
Tensão do diodo (mV)
Tensão do diodo (mV)

710 710
700 700
690 690
680 680
0 0,5 1,0 1,5 2,0 0 0,5 1,0 1,5 2,0
Corrente do diodo (mA)
Corrente do diodo (mA)

2,0 2,0
1,5 1,5
1,0 1,0
0,5 0,5
0 0,5 1,0 1,5 2,0 0 0,5 1,0 1,5 2,0
Tempo (ms) Tempo (ms)
(a) (b)
FIGURA 1.58 Formas de onda de tensão (parte superior) e formas de onda de corrente (parte inferior) de
duas tensões ca de acionamento diferentes.
escolha de 18 mV é que podemos determinar os valores de pico de corrente usando umas das
regras práticas anteriores. A saber, com vD (700 18) mV, iD dobra de 1,0 mA para 2,0 mA,
enquanto que com vD (700 18) mV, iD é dividida por dois, caindo de 1,0 mA para 0,5 mA.
A distorção pronunciada deriva do fato de que, ao aumentarmos a tensão ca, o ponto de operação
abrange uma porção mais ampla da curva exponencial. Como observado, as porções negativas
das formas de onda são comprimidas e as porções positivas são expandidas.
É evidente que, sob as condições de tensão de acionamento da Fig. 1.58a, o comportamento do diodo
pode ser considerado basicamente linear, o que não ocorre para o caso da Fig. 1.58b. Em seguida, va-
mos investigar quantitativamente a faixa de validade da aproximação de pequenos sinais.
Operação para pequenos sinais

Como sabemos, a função da fonte cc VD na Fig. 1.59a é polarizar o diodo em um ponto quiescente
específico Q0 Q0(ID, VD) ao longo da curva do diodo. Assumindo um coeficiente de emissão unitário
(n 1) por simplicidade, a corrente cc é
Se, agora, ligamos a fonte ca vd como na Fig. 1.59b, o ponto se moverá para cima e para baixo ao longo
da curva do diodo, produzindo uma corrente ca id. Na visão ampliada da Fig. 1.56b, mostramos uma
VD
vd ID
ID vD iD vd id
VD id

(a) (b) (c)
FIGURA 1.59 Análise sistemática da operação do diodo para pequenos sinais. O circuito real é mostrado no
centro (b), enquanto (a) mostra sua versão cc ou para grandes sinais e (c) mostra a sua versão ca ou para
pequenos sinais.
alternação positiva de vd, durante a qual o ponto de operação instantâneo do diodo é Q1 Q1(ID id,
VD vd). A equação do diodo fornece, em Q1,
ou
(1.76)
Realizando uma expansão em séries do termo exponencial, temos
ou
(1.77)
Essa equação indica uma relação não linear entre id e vd. Isso não é surpresa, dada a característica
exponencial e, assim, altamente não linear do diodo. No entanto, se mantivermos a amplitude vd
suficientemente baixa, então os termos quadráticos e de ordem superior em vd podem ser ignorados,
o que nos permite trabalhar com uma relação linear e, portanto, mais simples. Em particular, se es-
tabelecermos que
兩vd兩 2VT (⬵ 52 mV) (1.78)
então a Equação (1.77) é simplificada para id (ID/VT)vd. Isso pode ser colocado na forma da lei de
Ohm,
(1.79)
onde
(1.80)
é a resistência dinâmica do diodo. O recíproco dessa resistência, 1/rd, é simplesmente a inclinação da

curva do diodo calculada no ponto quiescente Q0. Considerando a Fig. 1.56b, percebemos que, se a
tensão vd é suficientemente pequena, a porção da curva de Q0 até Q1 pode ser aproximada por um seg-
mento de reta tangente à curva do diodo passando exatamente por Q0. Por razões óbvias, as variações
ca de vd e id são referidas como pequenos sinais. Por outro lado, VD e ID são referidos como grandes
sinais. A Equação (1.79) é chamada de aproximação de pequenos sinais e a Equação (1.78) quantifica
a validade dessa aproximação.
Ignorando os termos de ordem superior na Equação (1.77), estimamos o erro ε incorrido na apro-
ximação de pequenos sinais como
(1.81)
Isso equivale a cerca de 2% para cada 1 mV de vbe. Assim, se quisermos manter ε abaixo de 10% (erro
aceitável na maior parte das situações práticas), temos que garantir que
兩vbe兩 5 mV (1.82)
Essa deve ser a nossa condição de trabalho à medida que avançamos.

EXEMPLO 1.17
(a) Se ID 1 mA, encontre os valores de pico de id na Fig. 1.58a, onde vd tem valores de pico de
5 mV. Calcule os picos aproximadamente, por meio da Equação (1.79), e exatamente, por
meio da Equação (1.76). Qual é a porcentagem de erro incorrido na aproximação de pequenos
sinais?
(b) Repita, porém para o caso da Fig. 1.58b, onde vd tem valores de pico de 18 mV.
Solução
(a) Pela Equação (1.80), rd 26兾1 26 . Pela Equação (1.79), id tem valores de pico de
Pela Equação (1.76), os valores exatos dos picos positivo e negativo de id são, respectivamente,
id(pos pk) 103(e5兾26 1) 212 ␮A id(neg pk) ⫽ 10⫺3(e⫺5兾26 1) 175 ␮A
Observa-se que a aproximação de pequenos sinais subestima o pico positivo por (212 192)/192,
ou 10,3%, e superestima o pico negativo em (192 175)/192, ou 8,9%. Ambos os erros são con-
sistentes com a Equação (1.81), que prevê erros de aproximadamente 5/52 9,6%.
(b) A Equação (1.79) prevê
Usando a Equação (1.76), ou mais simplesmente a regra prática, encontramos os seguintes va-
lores de pico exatos: id(pos pk) 1.000 ␮A e id(neg pk) 500 ␮A. O erro de subestimação é agora
de 31% e o erro de superestimação é de 38%, sendo que ambos são geralmente inaceitáveis. A
distorção muito mais acentuada da Fig. 1.58b confirma isso.
Observação: os resultados acima, derivados para o caso de um coeficiente de emissão n 1, são facil-
mente generalizados se fizermos VT → nVT nas Equações (1.78), (1.80) e (1.81), e 5 mV → n5 mV na
Equação (1.82). Por exemplo, para n 1,5, a Equação (1.78) se torna 兩vd 兩 2 1,5 VT (⬵ 78 mV), e
a Equação (1.82) se torna 兩vd 兩 7,5 mV.

Modelo de diodo para pequenos sinais

As Equações (1.79) e (1.80) indicam que, sob a condição da Equação (1.78), um diodo pn se comporta
em relação a pequenos sinais vd e id como um simples resistor rd. O modelo de pequenos sinais para o
diodo, também chamado de modelo incremental, é mostrado na Fig. 1.60 (direita). Por conveniência,
também é mostrado o modelo de grandes sinais (esquerda). O leitor iniciante deve ter cuidado para
não confundir os dois! Nós utilizamos o modelo de grandes sinais para investigar a polarização cc,
por exemplo, para encontrar a corrente quiescente ID. Já o modelo de pequenos sinais é utilizado para
investigar a resposta do diodo a sinais ca de amplitude adequadamente pequena.
A A

ID VD(on) vd id

C C rd
FIGURA 1.60 Modelo de grandes sinais (esquerda) e modelo de pequenos sinais (direita) do diodo pn.
A decomposição da tensão e da corrente em componentes cc e ca separadas, juntamente com o

fato de que tanto o modelo de pequenos sinais quanto o de grandes sinais são lineares, permite que
realizemos as análises cc e ca separadamente, como ilustrado na Fig. 1.59a e na Fig. 1.59c. Em segui-
da, aplicamos o princípio da superposição e somamos os resultados cc e ca para obtermos o resultado
total. Um exemplo ilustrará melhor esse procedimento.
EXEMPLO 1.18
Considere que o diodo da Fig. 1.61 tem Is 1 fA e n 1. Encontre vD VD vd se vS VS vs 8
V (1 V) sen t. A condição da Equação (1.82) satisfaz?
10 k
vS
vD
(8 1 sen t) V
Solução
Vamos realizar as análises cc e ca separadamente para encontrar, respectivamente, VD e vd. Em seguida,
aplicamos o princípio da superposição para obter vD VD vd.
• Para análise cc, considere a versão cc da Fig. 1.62a, mostrando apenas os componentes cc VS e ID.
Os componentes ca (vs e vd) foram deliberadamente definidos iguais a zero uma vez que eles não
interferem na análise cc. Além disso, o diodo foi substituído por seu modelo de grandes sinais (a
bateria VD(on)). Temos
• Para análise ca, considere a versão ca da Fig. 1.62b, mostrando apenas os componentes ca vs e vd.
Os componentes cc (VS, ID, VD) foram deliberadamente definidos iguais a zero nesse caso. Além
disso, o diodo foi substituído por seu modelo de pequenos sinais (a resistência incremental rd).
Encontramos, facilmente,
R R
10 k 10 k

VS ID
VD(on) vs rd vd
8V 0,7 V (1 V) sen t

(a) (b)
FIGURA 1.62 Equivalentes (a) cc e (b) ca do circuito da Fig. 1.61.

Uma vez que 3,6 mV 5 mV 2VT (⬵ 52 mV), o erro de nossos cálculos ca aproximados é
menor do que 10%.
• Finalmente, aplicando o princípio da superposição, encontramos a tensão total do diodo como
vD (710 3,6 sen ␻t) mV
Exercício 1.7
Repita o Exemplo 1.18 se uma resistência de 6 k é conectada em paralelo com o diodo.
Sugestão: aplique o teorema de Thévenin ao circuito externo do diodo.
Resposta. vD ⫽ (706 ⫹ 4,2 sen ␻t) mV.
O diodo pn como uma resistência controlada por corrente

A relação rd VT/ID indica que o diodo pn operando com pequenos sinais funciona como uma resis-
tência variável, cujo valor pode ser programado por meio da corrente de polarização ID. Se fizermos
rd parte de um divisor de tensão, então obteremos uma atenuação controlada por corrente. De outra
forma, fazendo o diodo parte da rede de realimentação de um AOP, podemos obter uma amplificação
controlada por corrente. Esses conceitos encontram aplicação, entre outros, em controle automático
de ganho, em que um circuito controla o ganho de outro circuito.
A Fig. 1.63b mostra um atenuador controlado por corrente. O controle de corrente é fornecido
pela fonte ID, que também faz com que o diodo desenvolva a queda de tensão VD VTln(ID/Is). Para evi-
tar que a fonte de sinal vi perturbe as condições de polarização cc do diodo, interpomos um capacitor
de acoplamento ca C, como mostrado.
Sejam as seguintes observações sobre o capacitor:
• Em cc, a corrente drenada pelo capacitor C é nula e, portanto, ele funciona como um circuito
aberto. De fato, no equivalente cc da Fig. 1.63a, C foi omitido por completo.
• Quando a fonte é aplicada ao circuito, C irá carregar até suas placas atingirem a tensão cc de
circuito aberto entre os nós correspondentes. Assim, a placa da esquerda permanece em 0 V cc e
a placa da direita carrega até VD.
• C é escolhido suficientemente grande para garantir que a sua impedância seja desprezível se
comparada com R, atuando efetivamente como um curto ca. Isso requer que 1兾(␻C) R ou
C 1兾(␻R), onde ␻ é a frequência angular do sinal de entrada.
Para desenvolver o equivalente ca de nosso circuito, podemos substituir C por um curto-circuito
e o diodo pela resistência variável rd. O resultado é mostrado na Fig. 1.63c, onde ID foi omitida uma
C R R

VD ID vi vo ID vi rd vo

(a) (b) (c)
FIGURA 1.63 (b) Atenuador controlado por corrente e seus equivalentes (a) cc e (c) ca.
vez que é uma grandeza cc, tendo, portanto, um componente ca nulo. Aplicando a regra do divisor de
tensão, temos
indicando que o ganho do circuito é
(1.83)
EXEMPLO 1.19
No circuito da Fig. 1.63b, considere
vi ⫽ (5 mV) cos 106t
e assuma que ID varie na faixa
(10 ␮A) ID (1 mA)
(a) Especificar valores adequados para R e C de modo que, para ID 100 ␮A, o ganho seja 0,5 V/V.
(b) Se Is 2fA, mostre todas as tensões nodais (componentes cc e ca) no circuito do item (a).
(c) Trace o ganho vo/vi versus ID ao longo do intervalo de valores especificado de ID. Quais são os
valores de ganho e de VD nos extremos da faixa?
Solução
(a) Em ID 100 ␮A, temos rd ⫽ (26 mV)兾(100 ␮A) 260 . Para um ganho de 0,5 V/V, usamos
R 260 . Além disso, devemos ter C 1兾(␻R) 1兾(106 260) 3,8 nF. Por exemplo, es-
colha C 0,1 ␮F.
(b) A queda de tensão através do diodo é VD VT ln(ID兾Is) 0,026 ln[104兾(2 1015)] ⬵ 640 mV,
de modo que as tensões nesses nós estão apresentadas na Fig. 1.64a.
(c) Com os valores de componentes dados, a Equação (1.83) fornece
cujo gráfico é mostrado na Fig. 1.64b. Em ID 10 ␮A, a equação anterior fornece vo/vi 0,91
V/V. Além disso, pela regra prática, VD 640 60 580 mV. De modo similar, em ID 1 mA
obtemos vo 兾vi 0.091 V/V e VD 700 mV.
1
(640 5 cos 106 t) mV (640 2,5 cos 106 t) mV
Ganho vo/vi (V/V)
260
0,1 ␮F 0,5
(5 mV) cos 106t

100 ␮A
0
10 100 1000
Corrente de programação ID (␮A)
(a) (b)
FIGURA 1.64 (a) Circuito do Exemplo 10.3 em ID 100 ␮A e (b) a faixa de variação do seu ganho.


vo
vi

R

vo
vi

C R
ID
rd
(a) (b)
FIGURA 1.65 (a) Amplificador controlado por corrente e (b) seu equivalente ca para pequenos sinais.
A Fig. 1.65a mostra como um diodo pn pode ser usado juntamente com um AOP para imple-
mentar um amplificador controlado por corrente. Como no caso do atenuador controlado, a fonte ID
programa o valor de rd e o capacitor é usado para bloquear o componente de tensão cc VD desenvolvido
pelo diodo. O equivalente ca, mostrado na Fig. 1.65b, revela a conhecida configuração não inversora
de AOP, cujo ganho é
(1.84)
Nesse caso, a impedância de C deve ser desprezível se comparada a rd ao longo de toda a faixa de valo-
res de rd. É difícil satisfazer essa condição quando rd é minimizada, então devemos ter C 1兾[␻rd(min)].
EXEMPLO 1.20
No circuito da Fig. 1.65a, considere vi (5 mV) cos 104t e assuma que ID varia ao longo da faixa (0,1
mA) ID (1 mA). Especifique valores adequados para R e C de modo que para ID 1 mA, o ganho
seja 100 V/V. Qual é a faixa de variação do ganho de seu circuito?
Solução
Em ID 1 mA temos rd 26 . Para um ganho de 100 V/V, precisamos de um valor de R tal que
100 1 R/26, ou R 2574 . Além disso, devemos ter C Ⰷ 1兾[␻rd(min)] 1兾(104 26) 3,8 ␮F.
Por exemplo, escolha C 100 ␮F.
Em ID 0,1 mA temos rd 260 , de modo que o ganho é 1 2574/260 11,9 V/V. Assim, à
medida que ID é variada de 1 mA para 0,1 mA, o ganho varia de 100 V/V para 10,9 V/V.

1.12 OPERAÇÃO NA REGIÃO DE RUPTURA

A curva do diodo muito íngreme na região de ruptura (BD) sugere que podemos usar o diodo pn como
uma referência de tensão, ainda que aproximada. Uma referência de tensão corresponde a um circuito
que fornece uma tensão de saída constante VO a despeito de variações em sua própria tensão de ali-
mentação VI e na corrente da carga IL. Essa tensão é usada como referência por outros circuitos como
conversores de dados, multímetros e fontes de alimentação reguladas ou, também, para circuitos de
potência com requisitos de potência moderada, aos quais vamos nos referir de modo geral como carga
(LD). Como sabemos, o recíproco da inclinação da característica da região BD é denotado como rz,
sendo esse parâmetro chamado de resistência dinâmica na região BD. Quanto menor rz, mais íngreme
é a característica. De acordo com o modelo de diodo para a região BD ilustrado na Fig. 1.50, no limite
em que rz → 0, o diodo funcionaria como uma fonte de tensão perfeita VZ0.
Como sabemos, o efeito de ruptura é devido à dois mecanismos distintos: efeito Zener, para ten-
sões de ruptura menores do que cerca de 6 V, e efeito avalanche, para tensões de ruptura maiores do
que cerca de 6 V. Diodos especificamente projetados para operação na região de ruptura são chamados
de diodos Zener, independentemente do mecanismo de ruptura, e apresentam valores de rz da ordem de
poucos ohms até algumas dezenas de ohms. Diodos Zener comerciais estão disponíveis nos mesmos
valores que resistências de 10%, como 4,3 V, 4,7 V, 5,1 V, 5,6V, 6,2 V, 6,8 V, 7,5 V, 8,2 V, 9,1 V, 10 V....
As folhas de dados de fabricantes geralmente reportam VZ, bem como rz, para algumas correntes de
polarização específicas IZ bem abaixo na curva de BD, longe do joelho. Considerando o modelo para
região de ruptura da Fig. 1.50, podemos encontrar o valor extrapolado VZ0 indiretamente como
VZ0 VZ rz IZ (1.85)
EXEMPLO 1.21
Um dado diodo Zener é especificado para ter rz 10 e VZ 6,2 V e IZ 20 mA. Encontre VZ0, bem
como o valor de VZ em IZ 10 mA.
Solução
Pela Equação (1.85), VZ0 6,2 10 0,02 6,0 V. Ainda pela Equação (1.85), VZ VZ0 rz IZ
6,0 10 0,01 6,1 V.

O diodo zener como uma referência de tensão

A Fig. 1.66 ilustra a aplicação do diodo Zener como uma referência de tensão simples. Em geral, VI é
uma tensão pobremente definida, cujo valor é conhecido apenas dentro de uma faixa específica
VI(min) VI VI(max)
(Se VI fosse uma tensão estável e previsível, então ela própria seria uma referência de tensão!) Além
disso, o circuito é projetado para operar para qualquer corrente de carga até um valor de fundo de es-
cala IL(fs) especificado, ou
0 IL IL(fs)
A resistência série R tem duas funções: manter entre seus terminais a diferença de tensão entre a fonte
de entrada e o diodo e fornecer a corrente necessária para alimentar a carga, bem como garantir que
em todos os instantes o diodo opere suficientemente abaixo da curva da região de ruptura, onde a re-
Referência de tensão R
R II
IZ rz
VI VO LD IL

VI VO LD IL
VZ0

(a) (b)
FIGURA 1.66 (a) O diodo Zener como uma referência de tensão. (b) Para investigar o comportamento da
referência, substituímos o diodo Zener por seu modelo da região BD.
sistência rz é pequena. O ponto de operação do diodo deve ser impedido de se aproximar do joelho da
curva (para não mencionar que a operação não deve entrar na região de corte!), onde o diodo deixaria
de funcionar como uma fonte de tensão VZ0.
A função de R pode ser mais bem apreciada com o auxílio da Fig. 1.66b, em que o circuito foi
redesenhado com o diodo substituído por seu equivalente da região de ruptura (BD). É evidente que
Vo é uma função de VI, VZ0 e IL. De fato, usando o princípio da superposição, encontramos, facilmente,
(1.86)
EXEMPLO 1.22
(a) Considere que o circuito da Fig. 1.66a seja implementado com o diodo do Exemplo 1.21, para o
qual rz 10 e VZ0 6,0 V. Se VI (20 5) V e IL(fs) 10 mA, encontre a resistência R neces-
sária para garantir que a corrente do diodo IZ nunca caia abaixo de 5 mA.
(b) Assumindo que o circuito seja implementado com uma resistência-padrão de 5% com valor no-
minal próximo ao calculado no item (a), encontre os valores máximo e mínimo que VO pode
atingir sob as especificações do item (a). Qual é a variação percentual global em VO? Comente
seus resultados.
Solução
(a) Da Fig. 1.66b, é evidente que VO VZ, de modo que, em IZ 5 mA, temos VO VZ0 rz IZ
6,0 10 0,005 6,05 V. A corrente do diodo é minimizada quando VI é minimizada (15 V) e
IL é maximizada (10 mA). Então, R deve ser tal que
Os valores-padrão mais próximos são 620 e 560 . Sendo conservador, utilizaremos 560 .
(b) Novamente da Fig. 1.66b, notamos que VO é maximizada quando VI é maximizada (25 V) e IL é
minimizada (0 mA). Então, usando a Equação (1.86), encontramos
Por outro lado, VO é minimizada quando VI é minimizada (15 V) e IL é maximizada (10 mA).
Então
A variação total em VO é 6,333 6,060 0,273 V ou 0,273/6,2 4,4%. Dada a faixa muito
mais ampla de variação de VI bem como a variação do fundo de escala de IL, esse é um resultado
notável!

Regulação de linha e regulação de carga

A saída de uma referência de tensão deve ser independente de VI e IL; portanto, somente o segundo
termo do lado direito da Equação (1.86) é desejável. Os outros dois termos devem ser zero, uma con-
dição que este circuito poderia atingir apenas no limite em que rz → 0. A qualidade de uma referência
de tensão é especificada em termos de parâmetros “emprestados” da terminologia de reguladores de
tensão: (a) a regulação de linha, que representa a variação de mV em VO para cada variação de 1 V em
VI, e (b) a regulação de carga, que representa a variação de mV em VO para cada variação de 1 mA em
IL. Da Equação (1.86), encontramos, nesse circuito,
(1.87a)
(1.87b)
EXEMPLO 1.23
Encontre a regulação de linha e de carga do circuito do Exemplo 1.22. Expresse seus resultados em
mV/V e mV/mA, bem como na forma percentual.
Solução
Regulação de linha 10/570 17,5 mV/V. Como 17,5 mV representa 0,27% de 6,2 V, podemos
dizer que a regulação de linha 0,27%/V. De modo similar, regulação de carga (560//10)
9,8 mV/mA, ou 0,16%/mA.

Utilização de um AOP para melhorar o desempenho de uma referência de tensão

O desempenho de uma referência de diodo Zener pode ser significativamente melhorado com o auxílio
de um amplificador operacional (AOP). Como um primeiro passo, podemos isolar o diodo da carga
interpondo um amplificador não inversor entre os dois, conforme ilustrado na Fig. 1.67. Uma vez que
nenhuma corrente flui para o pino de entrada do AOP, a tensão através do diodo Zener é
(1.88)
indicando que a regulação de carga é zero – de fato, uma característica altamente desejável! A pre-
sença do AOP oferece a vantagem adicional de amplificar VZ para obter uma tensão VO, que pode ser
ajustada variando-se o ganho do amplificador. De fato, pela regra do amplificador não inversor, o
AOP fornece
(1.89)
de modo que podemos ajustar VO para qualquer valor que desejarmos (VO VZ), variando uma das
duas resistências, por exemplo, R2.
R

VI

VZ
R2 VO LD IL

R1
FIGURA 1.67 Utilização de um AOP para melhorar a regulação de carga.

R (1 k)
VI
VZ (6,2 V) VO (10,0 V)
741

1N753
R2 38 k LD IL
R1 62 k
FIGURA 1.68 Referência de tensão de 10 V autorregulada.
O circuito da Fig. 1.67 ainda possui uma regulação de linha pobre, uma vez que qualquer varia-
ção VI na entrada provocará uma variação VZ [rz兾(R rz)]VI através do diodo, que o AOP então
passa para a saída como VO (1 R2兾R1)VZ. Essa última fonte de erro é eliminada alimentando-se
o diodo Zener com a própria tensão VO que estamos tentando regular em primeiro lugar! Isso resulta
no circuito da Fig. 1.68, adequadamente chamado de referência de tensão autorregulada. Com essa
modificação, a Equação (1.88) se torna
Substituindo VZ na Equação (1.89) e resolvendo para VZ, obtemos
(1.90)
isto é, VO é agora independente tanto de VI quanto de IL! Claramente, tanto a regulação de linha quanto
a de carga foram levadas a zero. Se implementado com o popular AOP 741 como mostrado, o circuito
pode operar com VI variando de cerca de 12 V até cerca de 36 V, com uma corrente de saída de até
cerca de 25 mA. O estudante que tiver acesso a um laboratório pode testar esse circuito experimen-
talmente para apreciar em primeira mão o quão estável VO é em face de grandes variações em VI e IL.
Se forem observados quaisquer desvios, eles são incrivelmente pequenos devido, principalmente, às
eventuais não idealidades do comportamento do AOP. O circuito também pode ser simulado no PSpice
utilizando o modelo do 741, bem como um dos modelos de diodo Zener disponíveis na biblioteca de
avaliação da versão de estudante do PSpice. No entanto, testar o circuito real no laboratório é muito
mais gratificante!
O diodo polarizado diretamente como uma referência de tensão

A própria queda de tensão de um diodo polarizado diretamente é, às vezes, usada como uma referência
de tensão, especialmente em aplicações envolvendo circuitos integrados. O circuito mostrado na Fig.
1.69 fornece VO VD(on) ⬵ 0,7 V. Se, em vez de usar um único diodo, usarmos uma sequência de m dio-
dos idênticos em série, então VO mVD(on) ⬵ m0,7 V, indicando que essa aplicação de diodo é limitada

VI VO

FIGURA 1.69 Utilização da queda de tensão de um diodo polarizado direta-
mente como uma referência de tensão de cerca de 0,7 V.
a situações em que a saída desejada se encontra na vizinhança de múltiplos da queda de tensão de um

único diodo (por exemplo, 0,7 V, 1,4 V, 2,1 V e assim por diante).
EXEMPLO 1.24
No circuito da Fig. 1.69, considere que VI 5 V e assuma que o diodo tenha Is 1 fA e nVT 26 mV.
(a) Especifique R para uma corrente do diodo de 1 mA. Então, assumindo que as variações de linha
e de carga são suficientemente pequenas para justificar a aproximação do diodo para pequenos
sinais, encontre a regulação de linha e de carga para essa referência de tensão.
(b) Compare com o caso em que um resistor é usado em vez do diodo e comente.
Solução
(a) Temos R (VI VD(on))兾ID ⬵ (5 0,7)兾1,0 4,3 k. Além disso, VO (26 mV) ln(103兾1015)
0,718 V. Em ID 1 mA, o diodo tem rd 26/1 26 , de modo que regulação de linha
rd 兾(R rd) 26兾(4.300 26) 6 mV/V e regulação de carga R//rd ⬵ 26 mV/mA.
(b) Para atingir a mesma tensão de saída com um divisor de tensão, precisamos de um segundo re-
sistor de valor 0,718/1,0 0,718 k. Agora temos regulação de linha 718兾(4300 718)
143 mV/V e regulação de carga 4.300//718 ⬵ 615 mV/mA. Claramente, a referência do
diodo é muito melhor do que a do divisor de tensão.

Diodos Zener como grampeadores de tensão

O comportamento do diodo Zener como fonte de tensão na região de ruptura (BD) torna-o adequado
para aplicações envolvendo grampeadores de tensão estáveis. O exemplo da Fig. 1.70 é feito com base
em um par de diodos conectados “costa a costa” (back to back). Como eles estão em série, ambos estão
ou desligados ou ligados (um na região direta e outro na região BD). Temos três possibilidades:
• Para vI suficientemente positiva para ligar ambos os diodos, D1 irá operar na região BD e D2 na
região direta, como ilustrado na Fig. 1.71a. A saída é grampeada em VOH VZ1 VD2(on), sendo
que estamos ignorando a resistência do diodo Zener rz1 comparada a R. Claramente, essa situação
ocorre para vI VOH.
• Para vI suficientemente negativa, a situação inverte, com D1 agora operando na região direta e D2
na região BD. Como indicado na Fig. 1.71b, a saída é agora fixada em VOL (VD1(on) VZ2).
Essa situação ocorre para vI VOL.
• Para VOL vI VOH, não há tensão de alimentação suficiente para ligar os diodos, de modo que
ambos funcionam como circuitos abertos. A situação é mostrada na Fig. 1.71c, em que a não
circulação de corrente faz com que a queda em R seja 0 V, fazendo vO vI. Dizemos que, estando
agora “livre”, R leva vO para vI.
vI
VOH
R vO
vO
10 k 0
D1
vI VOL

D2
Tempo t
(a) (b)
FIGURA 1.70 Um grampeador do diodo Zener e o seu efeito sobre a forma de onda de entrada.
R R R
VOH VOL vO vI

VZ1 VD1(on)
vI VOH vI VOL VOL vI VOH

VD2(on) VZ2

(a) (b) (c)
FIGURA 1.71 Ilustração de três condições possíveis para o circuito da Fig. 1.70a.
O efeito de grampeamento é mostrado na Fig. 1.70b. Por exemplo, se D1 é um diodo Zener de 4,3
V e D2 é um diodo Zener de 6,8 V, a saída vO será fixada no sentido positivo em VOH 4,3 0,7 5,0
V e no sentido negativo em VOL (0,7 6,8) 7,5 V.
Existem situações em que é desejável que o grampeamento seja simétrico em torno de 0 V, ou
VOL VOH. Isso requer que os dois diodos Zener sejam casados. Também, podemos usar apenas
um diodo, mas juntamente com uma ponte de diodos para fazer com que ele realize a mesma ação de
grampeamento, tanto no sentido positivo quanto no sentido negativo. O circuito é mostrado na Fig.
1.72, onde temos novamente três possibilidades:
• Para vI suficientemente positiva para ligar o diodo Zener por meio da ponte de diodos, a corrente
flui no seguinte caminho
fonte → R → D1 → DZ → D4 → terra
A saída é grampeada em VOH VD1(on) VZ VD4(on) VZ 2VD(on). Claramente, essa situação

ocorre para vI (VZ 2VD(on)).
• Para vI suficientemente negativa, a corrente flui no seguinte caminho
terra → D2 → DZ → D3 → R → fonte
e isso ocorre para vI (VZ 2VD(on)). A saída é agora grampeada em VOL (VZ 2VD(on))
VOH.
• Para |vI| (VZ 2VD(on)) não há tensão de alimentação suficiente para ligar nenhum dos diodos,
então eles funcionam como circuitos abertos. A ausência de corrente permite que R leve vO para
vI, fornecendo, portanto, vO vI.
Por exemplo, usando um diodo Zener de 5,1 V teremos uma saída grampeada em (5,1 1,4)
6,5 V.
A Fig. 1.73a ilustra o uso do grampeador do diodo Zener para limitar a oscilação da saída de um
AOP (nesse caso, um amplificador do tipo inversor). Identificamos três possibilidades:
R
vO
10 k
vI D1 D3

DZ
D2 D4
FIGURA 1.72 Grampeador de tensão simétrico.

vO
D1 D2
VZ1 VD2(on)
R1 R2
R2兾R1
vI
vI

vO
(VD1(on) VZ2)
(a) (b)
FIGURA 1.73 Utilização de diodos Zener para limitar a oscilação da saída de um AOP.
• Enquanto ambos os diodos estão desligados, a regra do amplificador inversor indica que o cir-
cuito irá fornecer
Como mostrado na Fig. 1.73b, a característica de transferência de tensão (CTT) é uma reta com
inclinação igual ao ganho (R2/R1). Com ambos os diodos em corte, qualquer corrente através
de R1 flui diretamente através de R2.
• Para vI suficientemente positiva, ambos os diodos serão ligados (D1 diretamente e D2 em ruptu-
ra), estabelecendo assim uma queda de tensão fixa entre a entrada inversora do AOP, que está no
curto-circuito virtual, e a saída vO. Consequentemente, a saída é agora grampeada em
VOL (VD1(on) VZ2)
Por exemplo, se D2 é um diodo Zener de 4,3 V, a saída será grampeada em VOL (0,7 4,3)
5 V. À medida que aumentamos vI acima do valor correspondente ao início da ação de gram-
peamento, a corrente através de R2 permanece fixa em (VD1(on) VZ2)/R2, de modo que qualquer
corrente em excesso chegando via R1 será desviada para o terminal de saída por meio dos diodos.
• Para vI suficientemente negativa, a situação oposta ocorre (D1 em ruptura e D2 na região direta) e
a saída é agora grampeada em
VOH (VZ1 VD2(on))
Por exemplo, se D1 é um diodo Zener de 6,8 V, a saída será grampeada em VOH (6,8 0,7)
7,5 V.
Se um grampeamento simétrico é desejado, os diodos Zener precisam ser casados. De outra for-
ma, substituímos o par de diodos Zener “costas a costas” por um único Zener e uma ponte de diodos,
da forma discutida anteriormente, tendo como referência a Fig. 1.72.
1.13 FONTES DE TENSÃO cc

Como está implícito em seu nome, uma fonte de alimentação cc é um circuito que fornece uma tensão
cc específica para alimentar outros circuitos. A fonte é, por sua vez, alimentada por outra fonte de ener-
gia, que a seguir vamos assumir como sendo igual a 127 V rms, 60 Hz (tensão de alimentação típica de
tomadas residenciais no Brasil). Como a tensão ca da tomada é senoidal, precisamos convertê-la para
uma tensão cc. Como um primeiro passo, retificamos a tensão para eliminar suas alternações negativas
e, assim, garantir que a tensão seja sempre positiva. No entanto, o resultado é uma tensão pulsante, isto
é, uma tensão que periodicamente retorna para zero. Precisamos de um dispositivo armazenador de
energia para manter a tensão acima de um certo nível especificado durante os instantes de tempo em
D1N4002

vI C 150 ␮F
R vO
VOFF 0 1 k
VAMPL 10 V
FREQ 60 Hz
0
FIGURA 1.74 Circuito do PSpice para simular uma fonte de alimentação cc com uma carga R.
que a saída do retificador cairia para zero. Esse dispositivo é o capacitor, e o resultado é mostrado na
Fig. 1.74 para o caso mais simples de um retificador de meia onda (o retificador de onda completa será
discutido mais adiante) e uma carga que modelamos com um resistor R. Para facilitar, não foi mostrado
na figura um transformador, cuja função é abaixar a tensão ca de seu valor de pico de para o
valor requerido para a aplicação em questão (10 V no exemplo da Fig. 1.74).
As formas de onda mais importantes do circuito da Fig. 1.74 estão apresentadas na Fig. 1.75.
Sejam as observações a seguir sobre essas formas de onda:
• Quando a fonte é ligada, o diodo e o capacitor funcionam como um detector de pico e presenciamos
uma grande corrente de surto inicial para carregar C, assumido inicialmente descarregado, até o
valor de pico da entrada subtraída a queda de tensão do iodo (10 0,7 9,3 V em nosso exemplo).
• Quando vI atinge o valor de pico, o diodo é desligado, deixando o capacitor como a única fonte de
energia para a carga. Como R absorve corrente, C irá descarregar. No entanto, em uma fonte cc
bem projetada, o valor de C escolhido é grande o suficiente para manter a descarga relativamente
pequena durante os intervalos de tempo em que o diodo está desligado.
• Na próxima alternação positiva da entrada, quando vI supera a tensão do capacitor em pelo menos
uma queda de tensão do diodo, o diodo conduz novamente, recarregando o capacitor para o valor
de pico da entrada subtraída a queda de tensão no diodo.
• Daí em diante, todas as formas de onda se repetem, com a tensão de saída exibindo uma ondulação
ou ripple, e a corrente do diodo consistindo em pulsos durante os intervalos de condução do diodo.
10
5 vO
Tensão (V)
0
vI
5
10
0 10 20 30 40 50 60
Corrente do diodo iD (mA)
600
400
200
0
0 10 20 30 40 50 60
Tempo t (ms)
FIGURA 1.75 Formas de onda de tensão (parte superior) e corrente (parte inferior) para a fonte de alimenta-
ção cc da Fig. 1.74.
Ondulação (ripple), intervalo de condução e corrente de pico do diodo

Agora, queremos investigar a interdependência dos vários parâmetros que interferem no projeto de
uma fonte de alimentação cc. Fontes cc do tipo que está em discussão aqui dificilmente são sistemas
precisos; por isso, vamos considerar uma série de hipóteses simplificadoras para acelerar nossas esti-
mativas. Como mencionado, em uma fonte cc bem projetada, o capacitor escolhido é suficientemente
grande para garantir uma pequena ondulação em relação ao valor de pico Vp da entrada ca, ou
Vr V p
onde Vr denota a amplitude pico a pico da ondulação da saída. Além disso, é conveniente assumir
o diodo como ideal, ou VD(on) ⬵ 0. Com essas aproximações em mente, redesenhamos o circuito e a
porção repetitiva de suas formas de onda como na Fig. 1.76. Como pode ser observado, a descarga do
capacitor é aproximadamente linear e, portanto, governada pela regra Cv It, em que v é a on-
dulação (ripple) Vr, I é a corrente de carga média IL e t é o intervalo de tempo durante o qual o diodo
está desligado. Assim, CVr ⬵ ILTOFF. Resolvendo para a ondulação, obtemos
(1.91)
Tendo como referência a parte superior da Fig. 1.76b, aproximamos IL ⬵ (Vp 0,5Vr)兾R ⬵ Vp兾R e
TOFF ⬵ T 1兾f, onde f é a frequência da entrada. Consequentemente, a Equação (1.91) se torna
(1.92)
Se quisermos obter um maior grau de exatidão do valor médio da saída, também chamado de com-
ponente cc da saída e adequadamente denotado como VO, devemos ter em conta a queda de tensão do
diodo. Por inspeção,
VO Vp VD(on) 0,5 Vr (1.93)
vI vO
’
vO
Vp
Vr
vI
TON
TOFF
t
TON 0 T
D (ideal) iD
iL iD(max)
iD
vI iC C R vO

t
TON 0 T
(a) (b)
FIGURA 1.76 (a) Fonte de alimentação cc e (b) formas de onda de tensão e de corrente.
EXEMPLO 1.25
(a) Estime a ondulação no circuito da Fig. 1.74.
(b) Se VD(on) 0,7 V, qual é o componente cc da saída? Para qual valor devemos alterar Vp se deseja-
mos VO 10 V?
(c) Se o valor de Vp for alterado para 50 V e R para 10 k, encontre C para uma ondulação não supe-
rior a 2 V.
Solução
(a) Pela Equação (1.92),
que está em excelente concordância com a Fig. 1.75 (parte superior).

(b) Pela Equação (1.93), VO 10 0,7 0,5 1,1 8,75 V, também em excelente concordância
com a Fig. 1.75, parte superior. Para VO 10 V, precisamos elevar Vp para 10 0,7 0,5 1,1,
ou para Vp 11,25 V.
(c) Usando novamente a Equação (1.91), precisamos de
Agora, desejamos desenvolver expressões para o intervalo de condução TON do diodo e para a
corrente de pico do diodo iD(max). Para simplificar nossas estimativas, assumimos novamente VD(on) 0.
Tendo como referência a Fig. 1.76b, parte superior, expressamos a entrada como vI(t) Vp cos(2πft).
Impondo vO(TON) vI(TON) Vp Vr, obtemos
Vp cos[2␲f (⫺ TON)] ⫽ Vp ⫺ Vr
Rearranjando e expandido a função cosseno, podemos escrever
É evidente a partir da figura que a condição Vr Ⰶ Vp implica TON Ⰶ T (⫽1兾f ), de modo que podemos
ignorar termos de ordem superior na expansão em série. Resolvendo para TON, obtemos
(1.94)
Tendo como referência a Fig. 1.76a, observamos que, durante a condução do diodo, temos, pela
LKC,
(1.95)
A corrente do diodo é máxima no início do intervalo de condução, ou t TON. Nesse instante, temos
onde aproximamos sen x ⬵ x e usamos a Equação (1.94). Substituindo esse resultado na Equação
(1.95), juntamente com a aproximação iL ⬵ IL ⬵ Vp 兾R, finalmente obtemos
(1.96)
EXEMPLO 1.26
(a) Estime o intervalo de condução no circuito da Fig. 1.74 e expresse-o como uma porcentagem do
período T. Comente seu resultado.
(b) Encontre iD(max) para o mesmo circuito.
(c) Estime a corrente média do diodo iD(avg) durante o intervalo de condução TON e, novamente,
comente.
Solução
(a) Usando Vr 1,1 V do Exemplo 1.25, temos, pela Equação (1.94),
Como o período é T 1/60 16,7 ms, o diodo conduz durante 1,24/16,7 0,075, ou apenas
7,5% de cada ciclo, confirmando, assim, a validade da aproximação TOFF ⬵ T.
(b) Temos IL ⬵ Vp /R 10/1 10 mA. Pela Equação (1.96),
(c) Dada a forma aproximadamente triangular dos pulsos de corrente, estimamos iD(avg) ⬵ iD(max)兾2
140 mA. Observe que iD(avg) IL, uma consequência óbvia do fato de que a carga elétrica entregue
pelo capacitor para a carga durante o intervalo TOFF deve ser reposta através do diodo durante o
intervalo de condução muito mais curto TON.

Ao projetar uma fonte de alimentação cc, devemos selecionar um tipo de diodo com capacidade
de corrente adequada durante os breves pulsos de condução. Também é preciso assegurar que a tensão
de ruptura seja suficientemente maior do que a tensão de pico inversa (PIV), que é a máxima tensão
inversa que o diodo pode experimentar em um dado circuito. No circuito da Fig. 1.74, essa condição
ocorre quando VI atinge seu pico negativo, ponto no qual a tensão através do diodo é, pela LKT, vD
Vp vO ⬵ Vp Vp 2Vp. Consequentemente,
PIV ⬵ 2Vp (1.97)
Com os dados da Fig. 1.74, PIV 20 V. Para não arriscar, especifique um PIV pelo menos 50% maior
do que o valor calculado. No nosso caso, temos PIV 1,5 20 30 V.
Fontes cc com retificadores de onda completa

É evidente que, se usarmos um retificador de onda completa em vez de um de meia a onda, a
ondulação (ripple) será reduzida para cerca da metade, mantendo todo o restante igual. Também,
podemos garantir a mesma ondulação, porém com uma capacitância duas vezes menor, o que é
bastante desejável, uma vez que capacitores de grandes valores são volumosos. Como mencionado,
uma fonte cc que é alimentada por uma tensão ca residencial é precedida por um transformador,
cuja função é abaixar a tensão ca de 127 V para um valor mais adequado à aplicação em questão.
Podemos tirar vantagem disso e usar um transformador com derivação central juntamente com um
D1 vO
vO

R vO
vS C
vP

vS

t
D2 0 T兾2 T 3T兾2
(a) (b)
FIGURA 1.77 (a) Fonte de alimentação cc com um retificador de onda completa usando um transformador
com derivação central e (b) formas de onda de tensão.
par de diodos para obter a retificação de onda completa da maneira ilustrada na Fig. 1.77. Um enro-
lamento com derivação central pode ser visto como duas bobinas idênticas ligadas em série, porém
em oposição de fase, de modo que as tensões em seus terminais, em relação ao nó comum, são, res-
pectivamente, vS e vS. Como adicionamos dois diodos como mostrado, temos dois retificadores
de meia onda, porém operando em meios ciclos alternados, resultando em uma retificação de onda
completa. A Equação (1.91) ainda é válida. No entanto, na Equação (1.92) devemos substituir f por
2f para refletir o fato de que o período da tensão ca retificada de onda completa é metade daquele
da tensão original e a sua frequência é, portanto, 2f. Consequentemente, as Equações (1.92) e (1.96)
se tornam
(1.98)
(1.99)
indicando que, mantendo todo o resto igual, tanto Vr como iD(max) são reduzidos em cerca de metade, em
comparação com o caso de meia onda. No entanto, ainda temos PIV ⬵ 2Vp. O intervalo de condução
de cada diodo ainda é governado pela Equação (1.94), mesmo com o novo valor de Vr.
Uma notável desvantagem do transformador de derivação central é que seu enrolamento secun-
dário requer o dobro de espiras (voltas). A implementação alternativa da Fig. 1.78 utiliza um único
secundário, porém com uma ponte de diodos para obter a retificação de onda completa. Suas formas de
onda são semelhantes àquelas da Fig. 1.77b e as Equações (1.98) e (1.99) também são válidas para este
caso. No entanto, com duas quedas de tensão dos diodos, a Equação (1.93) é alterada para
VO Vp 2VD(on) 0,5Vr (1.100)
D1 D2

vp vS vO
C R

D3 D4
FIGURA 1.78 Fonte de alimentação cc usando uma ponte retificadora de diodos.

Além disso, agora temos
PIV ⬵ Vp (1.101)
Das várias opções disponíveis – meia onda, onda completa com derivação central ou onda completa
com ponte de diodos – um projetista irá avaliar as vantagens e desvantagens de cada uma e ficar com a
que melhor atenda às restrições de custo e complexidade da aplicação em questão.
Observação final
É importante perceber que as expressões das Equações (1.94), (1.96), (1.98) e (1.99) foram deduzidas
para o caso de entradas senoidais, uma vez que a maioria das fontes cc é alimentada a partir de toma-
das ca residenciais. No entanto, há casos específicos em que a forma de onda de entrada não é neces-
sariamente senoidal. É deixado como exercício, nos problemas do fim do capítulo, aplicar a mesma
linha de raciocínio para casos não senoidais e desenvolver expressões para TON, iD(max) e iD(avg). Também,
por simplicidade, a carga é geralmente simulada como uma resistência simples. Um modelo de carga
mais realista é um equivalente de Norton, que consiste em uma corrente de carga fixa em paralelo com
uma resistência.
APÊNDICE 1A Modelos do spice para diodos

SPICE (um acrônimo para Simulation Program with Integrated Cicuit Emphasis – Programa de Si-
mulação com Ênfase em Circuitos Integrados) é uma poderosa ferramenta de simulação computacio-
nal para ajudar a verificar circuitos complexos cuja análise poderia ser inviável por meio de cálculos
manuais. Hoje há uma infinidade de versões disponíveis do SPICE (uma pesquisa na Internet mostra a
existência de clubes on-line dedicados a versões particulares, em que os membros trocam informações
úteis). Em vez de me comprometer com uma versão particular, tentei manter os exemplos do SPICE
gerais e simples o suficiente para que os alunos possam testá-los usando sua versão preferida do SPI-
CE. Todos os exemplos foram implementados usando a Versão de Estudante do PSpice da Cadence.
Essa versão, disponível gratuitamente, é uma ferramenta pedagógica poderosa, especialmente para
iniciantes, uma vez que é possível aproveitar os vários exemplos do PSpice espalhados ao longo deste
capítulo e dos próximos.
Embora seja uma ferramenta poderosa, o SPICE não substitui o entendimento pleno dos circui-
tos analisados – entendimento do tipo obtido apenas por meio de raciocínio diligente e cálculos pa-
cientes utilizando papel e lápis. Mesmo quando a complexidade do circuito demanda o uso do SPICE,
ainda devemos ser capazes de analisar os resultados fornecidos pelo computador e avaliar de forma
geral a consistência deles por meio de uma combinação de cálculos manuais e percepção intuitiva.
Consequentemente, o SPICE é apenas um auxílio analítico – embora seja um poderoso auxílio.
Supõem-se que o aluno já está familiarizado com os aspectos básicos do SPICE, provavelmente
abordados em cursos anteriores de circuitos e de laboratórios (aspectos como criar um esquemático de
circuito usando elementos de bibliotecas internas do SPICE, como direcionar o SPICE para realizar
um tipo específico de análise dentre as várias possíveis e como exibir formas de onda utilizando a Son-
da ou Probe, o recurso similar a um osciloscópio disponibilizado pelo PSpice). O foco deste apêndice
são os modelos do SPICE para diodos.
Quando usamos um dispositivo semicondutor em um esquemático de circuito do SPICE,
precisamos especificar as características desse dispositivo. Essas características são expressas em
termos de uma lista de parâmetros que o SPICE usa para criar um modelo interno do dispositivo. A
Tabela 1A.1 mostra os parâmetros que influenciam a criação do modelo para diodos pn. O PSpice
vem com uma biblioteca de modelos para alguns dos dispositivos semicondutores mais populares.
Além disso, o usuário pode criar modelos adicionais editando adequadamente um dos modelos já
disponíveis.
TABELA 1A.1 Lista de parâmetros parciais do modelo de diodo do PSpice

Símbolo Nome Descrição do parâmetro Unidade Padrão Exemplo
Is Is Corrente de saturação A 10 fA 2 fA
n N Coeficiente de emissão 1 1,5
rS Rs Resistência de corpo 0 2
Cj0 Cjo Capacitância da junção em F 0 1,0 pF
polarização nula
m M Coeficiente de gradiente 0,5 0,33
␾0 Vj Potencial interno V 1V 0,8
␶T Tt Tempo de trânsito s 0 0,2 ns
VZ Bv Tensão no início da ruptura V 100 V
IZ Ibv Corrente no início da ruptura A 0,1 nA 100 ␮A
Como um exemplo, considere o circuito do PSpice da Fig. 1.51a, que utiliza o popular diodo pn
1N4148. Por convenção do PSpice, nomes de diodos devem começar com a letra D, de modo que o
nome do elemento foi designado como D1N4148. Para criar o circuito, usamos os comandos Place
→ Part para exibir na tela os vários componentes e os comandos Place → Wire para interconectá-los.
Quando se trata de inserir o diodo, este é importado da biblioteca do PSpice procurando-o na lista de
componentes e clicando com o botão esquerdo do mouse no elemento D1N4148. Para visualizar seu
modelo, primeiro clique com o botão esquerdo para selecionar o elemento e, depois, clique com o bo-
tão direito para ativar um menu com opções de ações possíveis. Clique com o botão esquerdo em Edit
PSpice Model e a seguinte lista irá aparecer:
.model D1N4148 D(Is=2.682n N=1.836 Rs=.5664 Ikf=44.17m Xti=3
+ Eg=1.11 Cjo=4p M=.3333 Vj=.5 Fc=.5 Isr=1.565n Nr=2
+ Bv=100 Ibv=100u Tt=11.54n)
Os valores dos parâmetros mostrados são projetados para corresponder da melhor forma possível
àqueles indicados nas folhas de dados de fabricantes. Podemos ver facilmente que esse tipo de diodo
particular tem Is 2,682 nA, n 1,836, rS 0,5664 , Cj 0 4 pF, m 0,3333, ␾0 0,5 V e ␶T ⫽
11,54 ns. Também observamos que o início da região de ruptura (joelho da curva i-v em polarização
reversa) é especificado para ser 100 V em 100 ␮A (VZ 100 V em IZ 100 ␮A). A lista completa
contém parâmetros adicionais representando efeitos de ordem superior que estão além de nosso esco-
po. Além disso, observe o uso de um espaço para separar parâmetros individuais e o uso do símbolo
para denotar continuidade quando a lista é muito longa para caber em uma única linha.
Se você deseja criar seu próprio modelo de diodo para experimentar, isso pode ser feito simples-
mente sobrescrevendo (editando) os valores dos parâmetros de um modelo de diodo existente, como o
D1N4148 considerado anteriormente. No entanto, para evitar a perda do modelo D1N4148 original,
um novo nome deve ser dado ao modelo recém-criado. Isso é o que foi feito quando criamos um mode-
lo para o diodo pseudoideal das Figs. 2.14 e 2.16. O modelo de diodo foi renomeado como Dideal e
a lista de parâmetros foi editada conforme a seguir:
.model Dideal D(Is=1n N=0.001)
Embora saibamos que uma junção pn prática tem 1 n 2, especificamos aqui um valor artifi-
cialmente pequeno de n para garantir que a curva i-v exponencial sobe de forma acentuada para
pequenos valores de v, aproximando, assim, um diodo ideal. (Para ter uma ideia, use a lei do diodo
logarítmica para verificar que, para sustentar i 1 mA, esse diodo requer apenas v 0,36 mV ⫺
quase 0 V e certamente muito menos do que a queda de tensão típica de 0,7 V!) Isso é tudo que pre-
cisamos para simular um diodo quase ideal, de modo que todos os outros parâmetros foram omitidos
da lista. Todos os parâmetros omitidos têm valores padrões automaticamente atribuídos, de acordo
com a Tabela 1A.1.
A biblioteca do PSpice também contém um modelo para o diodo Zener 1N750 de 4,7 V:
.model D1N750 D(Is=880.5E-18 Rs=.25 Ikf=0 N=1 Xti=3 Eg=1.11

1 Cjo=175p M=.5516 Vj=.75 Fc=.5 Isr=1.859n Nr=2 Bv=4.7
1 Ibv=20.245m Nbv=1.6989 Ibvl=1.9556m Nbvl=14.976
1 Tbv1=-21.277u)
* Vz = 4.7 @ 20mA, Rz = 300 @ 1mA, Rz = 12.5 @ 5mA, Rz =2.6 @ 20mA
A última linha, começando com um asterisco, é, por convenção, uma linha de comentário que resume
as características mais importantes. Essa linha informa que o diodo é especificado para fornecer VZ
4,7 V em IZ 20 mA. Adicionalmente, o recíproco da inclinação da curva i-v na região de ruptura, de-
notada como rz ao longo do texto, é especificada em diferentes pontos como rz ⫽ 300 em IZ 1 mA,
rz 12,5 em IZ 5 mA e rz 2,6 em IZ 20 mA. Claramente, quanto mais abaixo ao longo da
curva depois do joelho, mais íngreme é a inclinação.
O usuário pode facilmente editar o modelo anterior para criar um diodo Zener com uma especi-
ficação diferente. Por exemplo, alterando Bv=4.7 para Bv=6.2 vai transformar o modelo naquele de
um Zener de 6,2 V.
REFERÊNCIAS
1. R. F. Pierret, Semiconductor Fundamentals, Modular Se- 4. A. S. Sedra and K. C. Smith, Microelectronic Circuits, 6/E,
ries on Solid State Devices, 2/E, Vol. I, and G. W. Neude- Oxford University Press, 2010.
ck, The PN Junction Diode, Modular Series on Solid State 5. R. C. Jaeger and T. N. Blalock, Microelectronic Circuit De-
Devices, 2/E, Vol. II, G. W. Neudeck and R. F. Pierret, eds., sign, 3/E, McGraw-Hill, 2008.
Addison-Wesley, 1989. 6. G. W. Gordon and A. S. Sedra, SPICE for Microelectronic
2. R. S. Muller and T. I. Kamins, Device Electronics for Inte- Circuits, 2/E, Oxford University Press, 1996.
grated Circuits, 2/E, J. Wiley and Sons, 1986. 7. IRE Symbols Committee et al., “IEEE Standard Letter Sym-
3. R. T. Howe and C. G. Sodini, Microelectronics: An Integra- bols for Semiconductor Devices,” IEEE Transactions on
ted Approach, Prentice Hall, 1997. Electron Devices, Vol. 11, No. 8, pp. 392–397, August 1964.
PROBLEMAS
1.1 O diodo ideal 1.2 (a) No circuito da Fig. P1.1, considere vS 24 V, R1

300 , R2 200 , R3 400 . Encontre iS para
1.1 (a) No circuito da Fig. P1.1, considere vS 25 V, R1 2
uma corrente do diodo de 20 mA.
k, R2 3 k, R3 1 k e iS 4 mA. Encontre a
(b) Se iS 15 mA, encontre vS para uma queda de tensão
tensão e a corrente do diodo.
4 V através do diodo.
(b) Repita, porém com vS 10 V e iS 10 mA.
(c) Se iS 10 mA, encontre vS de modo que a tensão e a
(c) Repita, porém com vS 5 V e iS 3 mA.
corrente no diodo sejam ambos iguais a zero.
(d) Repita os itens (a) até (c), porém com uma quarta re-
(d) Encontre vS e iS para uma corrente de 30 mA através
sistência R4 1,8 k conectada em paralelo com o
da resistência de 200 e uma corrente de 20 mA
diodo. Liste os casos em que essa resistência adicio-
através da resistência de 300 . A solução é única?
nal faz diferença e os casos em que ela não faz.
1.3 Repita o Problema 1.2, porém com o diodo invertido,
de modo que o anodo agora está na direita e o catodo na
R1 D1 esquerda.
1.4 (a) No circuito da Fig. P1.1, considere R1 200 , R2
300 , R3 100 e iS 30 mA. Se a tensão vS é va-
vS R2 R3 iS
riada de 0 a 10 V, esboce, em função de vS, a corrente
i fornecida por vS e a tensão v através de iS. Mostre
todos os pontos de inflexão e as inclinações.
(b) Se vS 5 V e iS é variada de 0 a 60 mA, esboce, em
função de iS, a corrente i fornecida por vS e a tensão v
FIGURA P1.1 através de iS.
1.5 (a) Encontre a corrente e a tensão em cada diodo no cir- 10 V

cuito da Fig. P1.5.
(b) Repita o item (a) se a resistência de 10 k é alterada R1 10 k
para 30 k.
(c) Repita o item (a) se a resistência de 10 k é alterada
para 60 k. D1 D2
Sugestão: aplique o teorema de Thévenin para a rede vO
vista pelo anodo de D1.
vI D3 D4
(d) Repita o item (a) se a resistência de 15 k é removi- R3 10 k

da do circuito.
R2 10 k
15 V
10 V
FIGURA P1.8
30 k 10 k
1.9 (a) Para o circuito da Fig. P1.8, esboce vO versus vI ao
D1 D2 longo da faixa 10 V vI 10 V. Mostre todos os
pontos de inflexão e as inclinações.
Sugestão: se, começando de 0 V, você aumentar
gradualmente vI, em qual ponto D1 irá desligar? Se,
15 k 20 k D3 ao contrário, você diminuir gradualmente vI, em qual
ponto D3 irá desligar?
(b) Repita o item (a) se a resistência R3 é alterada para
30 k.
(c) Repita o item (a) se outra resistência de 10 k é co-
15 V
nectada entre os nós de entrada e de saída.
FIGURA P1.5 1.10 No circuito da Fig. P1.8, considere que i representa a cor-
rente que sai do terminal positivo da fonte vI.
1.6 Encontre a corrente e a tensão de cada diodo no circuito (a) Esboce i versus vI ao longo da faixa 10 V vI
da Fig. P1.5, se: 10 V. Mostre todos os pontos de inflexão e as incli-
(a) o diodo D1 é invertido, de modo que seu anodo está nações.
agora na direita e seu catodo na esquerda; (b) Repita o item (a) se uma resistência adicional R4 5
(b) o diodo D2 é invertido, de modo que seu anodo está k é conectada entre o nó identificado como vI e o nó
agora na esquerda e seu catodo na direita; identificado como vO.
(c) o diodo D3 é invertido, de modo que seu anodo está Sugestão: explore o fato de que o comportamento do cir-
agora na parte inferior e seu catodo na parte superior; cuito para vI 0 é simétrico àquele para vI 0.
(d) todos os diodos são invertidos simultaneamente. Use
a sugestão do Problema 1.5. 1.2 Aplicações básicas do diodo
1.7 No circuito da Fig. P1.5, encontre o valor para o qual: 1.11 Na Fig. P1.11, considere que iS é uma onda triangular com
(a) devemos alterar a resistência de 10 k se quisermos valores de pico de 1 mA e assuma R 5 k.
uma queda em D3 de 5 V; (a) Esboce vH, vL e vX se o nó Y está aterrado.
(b) devemos alterar a resistência de 20 k se quisermos (b) Esboce vH, vL e vY se o nó X está aterrado.
que D1 conduza uma corrente de 0,25 mA; Sugestão: considere os casos iS 0 e iS 0 separa-
(c) devemos alterar a resistência de 15 k se quisermos damente.
uma queda de 0 V e uma corrente de 0 mA em D1.
1.8 (a) No circuito da Fig. P1.8, encontre vO para os seguin- H
tes casos: vI 0 V, vI 3 V e vI 6 V.
(b) Repita o item (a) se a resistência R3 é alterada para D1 D3
30 k.
R
(c) Repita o item (a) se a resistência R1 é alterada para iS X Y
30 k.
(d) Repita o item (a) se a resistência R2 é removida do D2 D4
circuito.
FIGURA P1.11
1.12 (a) Mostre que o circuito da Fig. P1.12 fornece vO vI VS

para |vI| RLIS, vO RLIS para vI RLIS e vO RLIS
para vI RLIS.
(b) Assumindo RL 1 k e que vI é uma onda senoidal
com 1 kHz e valores de pico de 5 V, esboce vI e vO R2 D2
em função do tempo para os seguintes casos: IS 5 D1
mA, IS 2,5 mA e IS 0 mA.
(c) Você pode sugerir possíveis aplicações para esse R1
vO R4
circuito?
Sugestão: explore o fato de que o comportamento do cir- vI
cuito para vI 0 é simétrico àquele para vI 0.
D3
R3 D4
IS
VS
D1 D2
FIGURA P1.14
vO
vI D3 D4 1.15 Esboce a CTT do circuito do Problema 1.14 ao longo da

RL
faixa 6 V vI 6 V se:
(a) os sentidos dos diodos D2 e D4 são invertidos, de
modo que agora seus anodos estão na parte superior e
IS
os catodos na parte inferior;
(b) D2 e D4 são removidos do circuito;
(c) D2, D4 e R4 são removidos do circuito.
FIGURA P1.12 1.16 Redesenhe o circuito da Fig. P1.14, porém com uma resis-
tência adicional de 20 k entre o nó vO e o terra.
1.13 No circuito da Fig. P1.12, considere RL 1 k, IS 1 (a) Especifique valores adequados para VS e R1 a R4 para
mA e uma variação da entrada ao longo da faixa 2 V implementar uma CTT simétrica que passa pela ori-
vI 2 V. Esboce, em função de vI, a corrente i forne- gem e tem uma inclinação de 1/2 V/V para |vI| 6 V,
cida pela fonte de entrada, bem como a corrente através uma inclinação de 1/3 V/V para 6 V |vI| 12 V e
de cada diodo. Mostre todos os pontos de inflexão e as uma inclinação de 0 V/V para |vI| 12 V.
inclinações. Sugestão: explore a simetria da CTT, desenhe-a para
Sugestão: explore o fato de que em todos os instantes de o caso vI 0 e mostre o subcircuito correspondente a
tempo temos cada um de seus três segmentos.
(b) O que acontece com a CTT se D2 e D4 são removidos?
1.14 (a) No circuito da Fig. P1.14, considere R1 25 k,
(c) O que acontece com a CTT se o valor de VS é dobrado?
R2 R3 30 k, R4 120 k e VS 3 V. Es-
boce vI e vO em função do tempo se vI é uma onda 1.17 Em um circuito de capacitor grampeador do tipo da Fig.
triangular de 500 Hz com valores de pico de 5 V. 1.22a, considere que vI é uma onda triangular de 1 kHz
Mostre todos os pontos de inflexão e as inclina- com valores de pico de 10 V e 5 V e assuma que C
ções. Você pode sugerir uma possível aplicação 1 ␮F.
para esse circuito? (a) Esboce, em função do tempo, vI, vO e a corrente do
Sugestão: considere primeiro o caso vI 0 e mostre diodo iD. Assuma que C está inicialmente descarrega-
que D3 e D4 estão desligados e que, se vI é aumentada do e que t 0 é o instante em que vI começa a crescer
gradualmente de 0 V, chega-se a um ponto em que D1 a partir de 0 V.
é ligado e em seguida a um outro ponto em que D2 (b) Repita, porém com o sentido do diodo invertido, isto
é ligado. Em seguida, explore o fato de que o com- é, agora o anodo está na parte superior e o catodo está
portamento do circuito para vI 0 é simétrico àquele na parte inferior.
para vI 0. (c) O que acontece se a frequência é dobrada? E reduzida
(b) O que acontece se D1 e D4 são removidos? pela metade?
1.18 Considere C 1 ␮F e que ele está inicialmente descar- (b) Repita, se R2 3R1 e ambos os diodos são invertidos,
regado no circuito da Fig. P1.18. Esboce vO(t) se vI(t) é a de modo que eles apontem para a esquerda.
onda quadrada mostrada. Considere dois casos: R e 1.22 Esboce a CTT do circuito da Fig. P1.22.
R 5 k. Compare os dois casos e comente. Sugestão: se vI é alta o suficiente para manter D1 desligado,
para qual valor devemos reduzir vI para ligar D1?
C
R1 R2

vI D R vO 10 k 20 k

vI D1

vI (V)
R3
10 – D2
vO
30 k
3,0 V

0
t (ms)
0 1 2 3 4
FIGURA P1.22
10
1.23 Enquanto os dois diodos estiverem desligados, o circui-
FIGURA P1.18
to da Fig. P1.23 é um amplificador inversor fornecendo
vO (R2/R1)vI. Mas o que ocorre se algum diodo con-
1.19 (a) Redesenhe o circuito da Fig. P1.18, porém com a reduz? Analise o circuito e então esboce sua CTT ao longo
sistência R substituída por uma fonte de corrente de da faixa 10 V vI 10 V. Mostre todos os pontos de
1 mA fluindo para baixo. Assumindo C inicialmente inflexão e as inclinações.
descarregado, esboce vO(t) se vI(t) é a onda quadrada Sugestão: examine primeiro o caso, vI 0, e mostre que,
mostrada e C 1 ␮F. com vI 0 V, D1 está desligado, porém o aumento de vI
(b) Repita, porém com a fonte de 1 mA fluindo para irá eventualmente ligar D1. Em seguida, explore o fato de
cima. Compare os dois casos e comente. que o comportamento do circuito para vI 0 é simétrico
àquele para vI 0.
1.3 Amplificadores operacionais e aplicações do
diodo R3 R4
1.20 (a) Obtenha relações entre vO e vI para o circuito da Fig. VS
P1.20 se R2 R1 e VP 0. (10 V) 20 k 10 k
Sugestão: Considere os casos vI 0 e vI 0 sepa- D1
radamente. R1 R2
(b) Repita, se R2 2R1.
(c) Repita, se R2 4R1 e ambos os diodos são invertidos, 10 k 10 k
de modo que eles apontem para a esquerda. vI

–
vO
R2
D2
R1 D1
R5 R6
VS
D2 (10 V) 20 k 10 k
vI –
vO FIGURA P1.23

VP
1.24 Considere o circuito obtido daquele da Fig. P1.23 alteran-
do R2 de 10 k para 20 k e VS de 10 V para 12 V.
Usando a sugestão do Problema 1.23, esboce vI e vO em
FIGURA P1.20
função do tempo se vI é uma onda triangular de 500 Hz
com valores de pico de 9 V.
1.21 (a) Esboce a CTT do circuito da Fig. P1.20 se R2 2R1 e
VP 1,0 V. 1.25 Enquanto os dois diodos estiverem desligados, o circui-
Sugestão: se vI é alta o suficiente para manter D1 liga- to da Fig. P1.25 é um amplificador inversor fornecendo
do, para qual valor devemos reduzir vI para desligar D1? vO (R2/R1)vI. Mas o que ocorre se algum diodo con-
duz? Analise o circuito e então esboce sua CTT ao longo (e) silício tipo p com NA 1020/cm3 átomos de boro;
da faixa 7,5 V vI 7,5 V. Mostre todos os pontos (f) alumínio, para o qual ␳ 2,7 ␮ cm.
de inflexão e as inclinações. Sugestão: lembre da física básica, que R ␳L/A, onde
Sugestão: examine primeiro o caso, vI 0, e mostre que, L é o comprimento da barra, A é a área de sua seção
com vI 0 V, D2 está desligado, porém o aumento de vI transversal e ␳ 1兾[q(n␮n p␮p)] é sua resistividade;
irá eventualmente ligar D2. Em seguida, explore o fato de use as fórmulas empíricas da Fig. 1.37 para encontrar as
que o comportamento do circuito para vI 0 é simétrico mobilidades.
àquele para vI 0. 1.29 Um bloco do tipo da Fig. 1.36a tem comprimento de 20
␮m, espessura de 2 ␮m e largura de 5 ␮m (1 ␮m 104
R3 R4 cm) e foi uniformemente dopada com 1014/cm3 átomos de
VS fósforo. Se uma bateria de 1 V é conectada através do blo-
10 k 20 k (10 V) co, encontre:
D1 (a) o campo elétrico E no interior do bloco;
R1 R2 (b) as velocidades de deriva dos elétrons e das lacunas;
(c) as correntes de deriva dos elétrons e das lacunas
10 k 10 k (compare e comente);
vI (d) o tempo médio gasto por um elétron e uma lacuna

– para deriva ao longo de todo o comprimento do bloco;
vO
(e) a resistência do bloco. Use a sugestão do Problema
1.28.
D2 1.30 Um bloco de silício tipo p do tipo da Fig. 1.36b foi dopado
R5 R6 com NA 1016/cm3, tem um comprimento L 1 ␮m e
VS uma área da seção transversal A (20 ␮m) (50 ␮m).
10 k 20 k (10 V) Elétrons estão sendo injetados no bloco na esquerda
FIGURA P1.25 (x 0) e são removidos do bloco na direita (x L) de
maneira que se mantenha um perfil linear n(x) com os se-
guintes valores: n(L) n2i 兾NA e n(0) 1010n(L). Encontre
1.26 Considere o circuito obtido daquele da Fig. P1.25 alteran-
o valor e o sentido da corrente i. Use as fórmulas empíri-
do R2 de 10 k para 30 k e VS de 10 V para 2 V.
cas da Fig. 1.37 para encontrar as mobilidades.
Usando a sugestão do Problema 1.25, esboce vI e vO em
função do tempo se vI é uma onda triangular de 500 Hz 1.31 Um bloco de 5 ␮m de comprimento de silício tipo p do
com valores de pico de 2 V. tipo da Fig. 1.36b foi dopado de forma não uniforme ao
longo do eixo x de acordo com o perfil NA(x) 1014[1
103exp(x兾(1 ␮m)]兾cm3. Esboce NA(x) versus x e mos-
1.4 Semicondutores
tre que, mesmo que não seja parte de qualquer circuito, o
1.27 (a) Encontre as concentrações de elétrons e lacunas à bloco possui um campo elétrico interno E(x) diferente de
temperatura ambiente (300 K) para um bloco de silí- zero. Calcule E(0) e E(5 ␮m).
cio que foi primeiramente dopado com 4 1014/cm3 Sugestão: como o bloco não é parte de nenhum circuito,
átomos de boro e, em seguida, com 1015/cm3 átomos em equilíbrio devemos ter J(deriva) J(difu) 0.
de arsênio. O bloco é do tipo p ou do tipo n?
1.32 Um bloco de silício do tipo da Fig. 1.36b foi dopado com
(b) Encontre n e p se T é aumentada para 400 K.
ND 1016/cm3 átomos de fósforo. Lacunas estão sendo
(c) Se um bloco de silício tipo n com ND 1016/cm3 deve
injetadas no bloco na direita (x L) e são removidas do
ser transformado em um bloco tipo p com uma con-
bloco na esquerda (x 0) de maneira que se mantenha um
centração de lacunas p 5 1015/cm3, qual é a con-
perfil p(x) 1014[1 exp(x兾(10 m)]/cm3.
centração de receptores NA necessária?
(a) Esboce a concentração de lacunas p(x) e a densidade
(d) Encontre as mobilidades ␮n e ␮p do bloco tipo p do
de corrente Jp(x) para 0 x 50 ␮m.
item (c).
(b) Você perceberá que a densidade de corrente é maior
1.28 Para desenvolver uma ideia das propriedades condutivas onde a concentração é menor e vice-versa. Você vê
de diferentes materiais disponíveis na tecnologia de cir- alguma contradição nesse resultado? Explique!
cuitos integrados (CI), estime a resistência R de uma barra
do tipo da Fig. 1.36a se ela tem comprimento de 10 ␮m,
1.5 A junção pn em equilíbrio
espessura de 1 ␮m e largura de 2 ␮m, e é feita dos seguin-
tes materiais: 1.33 Esboce a densidade de carga ␳(x), o campo elétrico E(x) e
(a) silício puro; o potencial eletrostático ␾(x) para uma junção pn do tipo
(b) silício tipo n com ND 1016/cm3 átomos de fósforo; da Fig. 1.39 se a dopagem do lado p é mantida fixa em
(c) silício tipo p com NA 1018/cm3 átomos de boro; NA 1016/cm3, mas a dopagem do lado n é progressiva-
(d) silício tipo n com ND 1020/cm3 átomos de fósforo; mente aumentada da seguinte forma:
(a) ND 1016/cm3 (dopagem simétrica); (b) Repita, se v é alterada de 1 V para 2 V.

(b) ND 4 1016/cm3 (dopagem assimétrica); (c) Repita, se v é alterada de 3 V para 2 V. Compare
(c) ND 1017/cm3 (ainda mais assimétrica). Compare os e comente.
três casos. Comente.
1.34 Dado que um certo bloco de material de silício exibe a distri- 1.7 A equação do diodo pn
buição de densidade de carga da Fig. P1.34, esboce o campo 1.39 (a) Uma junção pn foi dopada com ND 1018/cm3 áto-
elétrico, bem como o potencial ␾(x). Assuma ␾(0) 0. mos de fósforo e NA 1016/cm3 átomos de boro, e a
tensão entre os seus terminais foi ajustada para uma
␳(C/cm3)
corrente no sentido direto de 1,0 mA. Se você tivesse
que observar essa corrente no interior da RCE, qual
105 fração dela seria devida ao fluxo de elétrons e qual
fração seria devida ao fluxo de lacunas?
Sugestão: use as fórmulas da Fig. 1.37 e assuma
0 1 2 ␶n/␶p 1 para simplificar.
x (␮m)
2 1 0 (b) Repita, se ND 1016/cm3 e NA 1018/cm3.
(c) Assumindo NA 1017/cm3 e ␮n 1,6␮p, encontre o
valor de ND necessário para tornar o fluxo de elétrons
105
e lacunas igual dentro da RCE.
FIGURA P1.34 1.40 (a) Duas junções pn tendo Is1 1 fA e Is2 5 fA são
conectadas em série e polarizadas diretamente por
1.35 (a) Para uma junção pn com uma área da seção transver- uma fonte comum de 1 V. Assumindo VT 26 mV,
sal A (10 ␮m) (20 ␮m), encontre as concentra- encontre as quedas de tensão individuais, assim como
ções de dopagem necessárias para garantir ␾0 0,7 a corrente comum.
V, bem como os valores resultantes de Em0, xp0, xn0 e Sugestão: use v VTln(i/Is).
Qj0, sob a condição ND NA. (b) Se os diodos são conectados em paralelo e polari-
(b) Repita, porém sob a condição ND 10NA. zados diretamente por uma fonte comum de 1 mA,
(c) Repita, porém sob a condição ND 0,1NA. Comente encontre as suas correntes individuais, bem como a
seus resultados. queda de tensão comum.
1.41 Considere um diodo de base curta que foi dopado com
1.6 Efeito de uma polarização externa nos ND 1017/cm3 átomos de fósforo e NA 1016/cm3 átomos
parâmetros da RCE de boro e que foi fabricado com Wp Wn 1 ␮m e com
área da seção reta de (25 ␮m) (50 ␮m).
1.36 Uma junção pn abrupta do tipo da Fig. 1.40 foi dopada (a) Encontre i se o dispositivo é polarizado diretamente
com NA 1016/cm3 e ND 1018/cm3. com v 700 mV.
(a) Encontre a tensão v necessária para fazer Xd 1 ␮m. (b) Estime o erro incorrido em se ignorar xp e xn compa-
Sugestão: explore o fato de que ND NA. rados a Wp e Wn.
(b) Esboce, em função de x, potencial resultante ␾(x):
assuma ␾(x xn) ␾n.
(c) Encontre a área da seção quadrada necessária para
1.8 A junção pn inversamente polarizada
obter Cj 1 pF na tensão do item (a). 1.42 (a) Assumindo que uma junção pn rompe quando seu
campo elétrico interno máximo atinge 300 kV/cm, estime
1.37 Um estudante está caracterizando uma junção pn por meio
a tensão de ruptura BV da junção pn do Exemplo 1.7.
da medição de sua capacitância CJ(v) CJ0 兾(1 v兾␾0)m
(b) Repita se ND é dobrado para 2 1016/cm3.
em diferentes tensões da junção v. Se foi encontrado que
Cj(0) 10 pF, Cj(2 V) 6,87 pF e Cj(8 V) 4,87 pF, 1.43 Quando formos estudar os BJTs, vamos ver que a junção
estime os valores de Cj0, ␾0 e m. base-coletor de um BJT npn é uma junção pn com o lado n
Sugestão: você pode achar conveniente expressar a rela- levemente dopado para garantir uma tensão de ruptura BV
ção acima na forma mlog(1 v/␾0) log(Cj0 /Cj). Essa alta. Assumindo que uma junção de silício rompe quando
função é do tipo abrupta ou gradual? seu campo elétrico interno máximo Em atinge 300 kV/cm,
qual é a dopagem ND necessária para resultar em
1.38 Uma junção pn abrupta do tipo da Fig. 1.40 tem área da
(a) BV 100 V?
seção transversal A (25 ␮m) (50 ␮m) e foi dopada
(b) BV 1 kV?
com NA 1017/cm3 e ND 1019/cm3.
Sugestão: explore o fato de que ND NA e que BV ␾0.
(a) Encontre a quantidade de carga transferida da fon-
te de alimentação para a junção (ou vice-versa?), se 1.44 Um estudante está caracterizando uma junção pn reali-
v é alterada de 0 para 1 V. Qual é a capacitância zando uma série de medições I-V. Os dados finais, or-
equivalente Ceq que provocaria a mesma quantidade ganizados em ordem crescente de nível de tensão, são:
de transferência de carga? (V, I) (600 mV, 4,8 ␮A), (700 mV, 100 pA), (800 mV,
0,81 mA), (9,900 V, 10 mA), (10,100 V, 30 mA). O estu- 5V

dante não se preocupou em registrar as polaridades das
tensões ou os sentidos das correntes, alegando que se po-
D1
deria deduzi-los por meio de raciocínio. Assumindo uma
característica da região direta do tipo I Isexp[V兾(nVT)], V
VT 26 mV e uma característica da região de ruptura do D2
tipo Iz (V VZ0)兾rz, use os dados acima para encontrar
n, Is, IR, VZ0 e rz.
FIGURA P1.47
1.9 Características do diodo diretamente polarizado
1.45 (a) Um estudante está usando uma fonte de corrente 1.48 Os diodos no circuito da Fig. P1.48 apresentam uma que-
constante IS 1 mA para polarizar diretamente um da de 700 mV em 1 mA e também possuem nVT 26 mV.
diodo D1 tendo nVT 50 mV. Qual é a resistência Se VS 3 V, encontre valores de resistência adequados
dinâmica rd do diodo? para polarizar os diodos em ID1 0,5 mA, ID2 0,2 mA e
(b) Se um segundo diodo idêntico D2 é conectado em ID3 0,1 mA.
paralelo com D1, quais são as resistências dinâmicas Sugestão: esse problema pode ser resolvido utilizando as
dos diodos individuais assim como a resistência dinâ- regras práticas.
mica global da estrutura formada pelos dois diodos?
(c) Se um terceiro diodo idêntico D3 é conectado em sé-
rie com a estrutura paralela do item (b), quais são as R1
resistências dinâmicas dos diodos individuais assim
como a resistência dinâmica global da estrutura for-
mada pelos três diodos? Comente. VS D1 D2 D3

1.46 Um certo diodo de potência com n 2 é acionado com R2 R3
uma corrente direta de 10 A. Imediatamente após a cor-
rente ser ligada, a queda de tensão através do diodo é 900
mV. No entanto, à medida que a temperatura cresce, devi- FIGURA P1.48
do à dissipação de potência interna, a tensão decresce e,
eventualmente, estabiliza-se em 750 mV.
1.49 Os diodos no circuito da Fig. P1.48 apresentam uma que-
(a) Usando a regra prática, estime o aumento de tempe-
da de 700 mV em 1 mA e também possuem nVT 26 mV.
ratura da junção.
Se VS 2,4 V, R2 84 e R3 360 , encontre R1 de
(b) Dado que o crescimento de temperatura por watt
modo que ID3 0,1 mA.
(°C/W) representa a resistência térmica, qual é a re-
Sugestão: comece do lado direito e prossiga em direção à
sistência térmica do diodo em questão em seu estado
esquerda usando as regras práticas.
final?
(c) O que acontece se outro diodo idêntico é conectado 1.50 Os diodos no circuito da Fig. P1.48 apresentam uma que-
em série com o diodo existente? da de 700 mV em 1 mA e também possuem nVT 26 mV.
(d) E em paralelo? Se R1 2 k, R2 336 e R3 1440 , encontre VS de
modo que ID2 0,1 mA.
1.47 (a) No circuito da Fig. P1.47, sabe-se que o diodo D2
Sugestão: o problema foi especificado de modo que ele
tem, na temperatura ambiente, Is 2 fA e nVT 26
possa ser resolvido por meio das regras práticas e usando
mV. Se é encontrado que V 340 mV, qual é a cor-
iterações para encontrar ID3.
rente inversa IR de D1?
(b) Se no circuito do item (a) um diodo D3 idêntico a D1 1.51 (a) Utilizando a relação VD VTln(ID/Is), mostre que o
é conectado em paralelo com o próprio D1 (anodo circuito da Fig. P1.51 produz VPTAT KT, onde K é
com anodo e catodo com catodo), qual é o novo va- uma constante de proporcionalidade independente
lor de V? da temperatura, e obtenha uma expressão para K em
(c) Se no circuito do item (a) um diodo D4 idêntico a D2 termos das correntes de saturação do diodo, Is1 e Is2
é conectado em paralelo com o próprio D2 (anodo e das correntes de polarização I1 e I2. Assuma n 1.
com anodo e catodo com catodo), qual é o novo va- A tensão VPTAT é proporcional à temperatura abso-
lor de V? luta (PTAT*) e, como tal, é a base de termômetros
(d) Retornando ao circuito original do item (a), se a tem- digitais e de outras instrumentações relacionais à
peratura é aumentada de 50 °C, qual é o novo valor temperatura.
de V?
Sugestão: como um bom engenheiro, resolva esse * N. de T.: A sigla PTAT se refere a Proportional To Absolute Tempera-
problema usando as regras práticas. ture, do inglês.
(b) Encontre o valor da constante de proporcionalidade K Is 5 fA e nVT 26 mV, encontre a tensão do diodo (em
se I1 I2 100 ␮A e D2 tem uma área da junção 10 mV) e a corrente do diodo (em ␮A), bem como a tensão v
vezes maior do que a de D1, de modo que Is2 10Is1. através da fonte de corrente e a corrente i através da fonte
(c) O que acontece se as correntes de polarização do item de tensão. Use tanto o método iterativo como o modelo do
(b) são inadvertidamente reduzidas para I1 I2 50 diodo de 0,7 V. Compare os resultados e comente.
␮A? O valor de VPTAT é alterado? 1.54 Considere o circuito obtido daquele da Fig. P1.1 invertendo
(d) Encontre o ganho pelo qual a tensão VPTAT do item a orientação do diodo de modo que o anodo agora está na
(b) precisa ser amplificada se queremos sintetizar a direita e o catodo na esquerda. Sejam vS 4 V, R1 2 k,
tensão V(T) (10 mV/°C)T. R2 3 k, R3 1 k e iS 4 mA. Assumindo que o diodo
tem Is 20 fA e nVT 35 mV, encontre a tensão do diodo
(em mV) e a corrente do diodo (em ␮A), bem como a ten-
são v através da fonte de corrente e a corrente i através da
I1 I2 fonte de tensão. Use tanto o método iterativo como o mode-
lo do diodo de 0,7 V. Compare os resultados e comente.
VPTAT
1.55 No retificador de meia onda da Fig. 1.10a, vI é uma onda
D1 D2 dente de serra de 500 Hz e valores de pico de 5 V. As-
sumindo VD(on) 0,7 V, encontre o valor médio de vO,
bem como a porcentagem do período durante o qual o
FIGURA P1.51 diodo conduz. Compare com o caso do diodo ideal de
VD(on) 0 V e comente.
1.52 A Fig. P1.52 mostra uma implementação alternativa do 1.56 No retificador de onda completa da Fig. 1.12a, vI é uma
conceito de VPTAT do Problema 1.51 e sua vantagem é que onda triangular de 250 Hz e valores de pico de 8 V. As-
VPTAT é agora referenciada ao terra em vez de ser a diferen- sumindo VD(on) 0,7 V, encontre o valor médio de vO, bem
ça de potencial entre dois nós flutuantes. Para esse circui- como a porcentagem do período durante o qual os dio-
to funcionar, devemos ter I1 I2. dos conduzem. Compare com o caso do diodo ideal de
(a) Mostre que o circuito da Fig. P1.52 produz VPTAT VD(on) 0 V e comente.
KT, onde K é uma constante de proporcionalidade 1.57 No projeto de geradores de sinais, surge a necessidade
independente da temperatura, e obtenha uma expres- de converter uma onda triangular vT em uma onda senoi-
são para K em termos das correntes de saturação do dal vS. A CTT de um conversor de onda triangular para
diodo, Is1 e Is2, e das correntes de polarização, I1 e I2. senoidal é mostrada na Fig. P1.57a para o caso em que
Assuma n 1. vT e vS tem a mesma inclinação na origem. Nesse caso,
(b) Encontre o valor da constante de proporcionalidade K pode-se provar facilmente que os valores de pico das
se I1 100 ␮A, I2 20 ␮A e D1 e D2 são casados. duas formas de onda estão relacionados por Vtm (π/2)
(c) Encontre o valor da constante de proporcionalidade Vsm. O circuito da Fig. P1.57b usa D1 para grampear a
K se I1 100 ␮A, I2 50 ␮A e D2 tem uma área da parte superior e D2 para grampear a parte inferior de vT.
junção duas vezes maior do que a de D1. Graças ao joelho arredondado da característica do diodo,
(d) Para as condições do item (b), use um AOP para o grampeamento ocorre gradualmente, fornecendo, as-
projetar um circuito que sintetize a tensão VO(T) sim, uma aproximação grosseira da CTT da Fig. P1.57a.
(10 mV/°C)T. Vamos arbitrariamente impor Vsm 700 mV para uma
corrente do diodo de 1 mA. Então, assumindo nVT 26
mV, precisamos de diodos com Is 2 fA. Além disso,
temos Vtm ⫽ (␲兾2)0,7 1,1 V, de modo que R (1,1
I1 0,7)兾1 0,4 k.
D2 (a) Use as regras práticas (18 mV/oitava e 60 mV/déca-
VPTAT da) para calcular vS, bem como vT RiD vS para os
seguintes valores de corrente do diodo: iD 1 ␮A,
D1 4 ␮A, 10 ␮A, 20 ␮A, 40 ␮A, 100 ␮A, 0,2 mA,
I2 0,4 mA, 0,5 mA, 0,8 mA e 1,0 mA.
(b) Usando os dados anteriores, trace vS versus vT e veri-
fique que o circuito da Fig. P1.57b fornece uma apro-
FIGURA P1.52 ximação, embora grosseira, da CTT da Fig. P1.57a.
(c) Simule o circuito utilizando o PSpice. Use uma onda
triangular de 1 kHz com valores de pico de 1,1 V e
1.10 Análise cc de circuitos com diodos pn mostre vT e vS em função do tempo.
1.53 No circuito da Fig. P1.1, sejam vS 5 V, R1 2 k, R2
3 k, R3 1 k e iS 2 mA. Assumindo que o diodo tem
vS dos que forneça o que você acha que é a melhor onda

senoidal.
Vtm (c) Usando o modelador de onda otimizado do item (b)
como base, projete um circuito que aceite uma onda
vT triangular com valores de pico de 5 V e produza
Vsm
vS uma forma de onda senoidal também com valores de
pico de 5 V.
0 Sugestão: na entrada, substitua R1 por um divisor de ten-
vT
0 são adequado para acomodar a onda triangular aumen-
Vtm Vtm
tada, sem deixar de atender às condições mencionadas
anteriormente. Na saída, use um amplificador adequado
Vsm implementado com um AOP do tipo 741.
Vtm
R1
(a)
R
D1 D2 D3 D5
400 vT
vS

vT D1 D2 vS R2 D4 D6

FIGURA P1.58
(b)
FIGURA P1.57 1.59 (a) Para o circuito da Fig. P1.59, esboce vO em função de
vI ao longo da faixa 5 V vI 5 V.
1.58 O conversor de onda triangular para senoidal da Fig. (b) Assumindo vD(on) 0,7, esboce vI, vO e vA em função
P1.57b pode ser consideravelmente melhorado pelo ar- do tempo se vI (5 V) sen t.
redondamento dos lados da onda de entrada triangular, Sugestão: use a regra do AOP e convença a si mesmo de
além do grampeamento de suas partes superior e inferior. que em qualquer instante de tempo um diodo está ligado e
O circuito da Fig. P1.58 fornece uma CTT com uma incli- o outro está desligado.
nação de 1 V/V próximo da origem, onde todos os diodos
estão desligados. À medida que o valor de vT aumenta e R2
se aproxima de uma queda do diodo, D1 ou D2 é ligado,
inserindo a resistência R2 no circuito. Nesse ponto, a incli- 10 k
nação da CTT diminui para cerca de R1/(R1 R2). Como o R1 D1
valor de vT continua aumentando e vS se aproxima de duas
quedas de diodo, ou o par D3-D4 é ligado grampeando a 10 k
parte superior da forma de onda, ou o par D5-D6 é ligado
vI – D2
grampeando a parte inferior da forma de onda. Vamos ar- vO
bitrariamente impor Vsm 2 0,7 1,4 V, de modo que vA
Vtm (π/2)1,4 2,2 V, e vamos assumir todos os diodos
com Is 2 fA e nVT 26 mV, de modo que em 0,7 V eles
absorvem 1 mA. Para encontrar valores adequados para FIGURA P1.59
R1 e R2, imponha arbitrariamente as seguintes condições:
(1) Quando vT alcança seu pico positivo Vtm, considere a 1.60 Repita o Problema 1.59, se o pino da entrada não inverso-
corrente através do par D3-D4 igual a 1 mA. (2) Quando vT ra do AOP é retirado do terra e alimentado por uma fonte
alcança metade de seu pico positivo, ou Vtm/2, considere de 2,5 V.
que a inclinação da CTT é igual àquela da função seno Sugestão: use a regra do AOP e investigue separadamente
nesse ponto, que se pode facilmente mostrar ser cos 45°, o caso no qual a corrente através de R1 flui em direção à
ou 0,707 V/V. direita e o caso no qual ela flui em direção à esquerda.
(a) Guiado pelas condições anteriores, encontre valores 1.61 Repita o Problema 1.59 se ambos os diodos são invertidos
adequados para R1 e R2. e R2 é aumentado para 20 k.
(b) Simule o circuito por meio do PSpice. Use uma onda 1.62 Considere o circuito obtido daquele da Fig. P1.59 aumen-
triangular de 1 kHz com valores de pico de 2,2 V e tando R2 para 20 k e conectando uma resistência adicio-
mostre vT e vS em função do tempo. Simule o circuito nal R4 5 k entre o terminal positivo da fonte vI e o nó
várias vezes e, em cada simulação, altere um pouco de saída vO. Desenhe o circuito modificado e então esboce
os valores de R1 e R2 até obter um conjunto de resulta- vO versus vI ao longo da faixa 5 V vI 5 V.
1.63 Analise o circuito da Fig. P1.63 e mostre que ele fornece (a) Desenhe o circuito equivalente para pequenos sinais,
vO |vI|. deduza a sua função de transferência H(j) e mostre
Sugestão: investigue os casos vI 0 e vI 0 separada- que sua frequência de 3 dB é 0 ID/(VTC).
mente. (b) Se C 33 nF, qual é o valor de 0 em ID 0,1 mA?
(c) Assumindo vi (5 mV) cos 105t, encontre vO (ampli-
tude e fase) em ID 2 mA. Se o diodo usado é tal que
R1 R2
em 700 mV ele fornece 1 mA, qual é o componente
10 k 10 k cc da saída?
vI (d) Repita o item (c), porém em ID 50 ␮A.

–
OA1 vO
C

R3 D
vi
vo ID
10 k

–
OA2 v2

FIGURA P1.66
FIGURA P1.63
1.67 O circuito mostrado na Fig. P1.67 é um elegante atenua-
1.64 Considere o circuito obtido daquele da Fig. P1.63 pela co- dor controlado por corrente baseado em um par de diodos
nexão de uma resistência adicional R4 entre o nó da entra- pn idênticos operando no modo de pequenos sinais.
da inversora de OA1 e o terra. Analise o circuito e especifi- (a) Assumindo que C é suficientemente grande para fun-
que valores adequados para R2 e R4 (mantendo R1 R3 cionar como um curto ca, desenhe o circuito equiva-
10 k) de modo que o circuito forneça vO 2|vI|. lente para pequenos sinais e mostre que seu ganho é
Sugestão: investigue os casos vI 0 e vI 0 separada- vO /vI I/IREF.
mente. (b) Se IREF 1 mA, encontre a corrente necessária para
os seguintes ganhos: 1 V/V, 0,75 V/V, 0,5 V/V, 0,25
1.11 Análise ca de circuitos com diodos pn V/V e 0 V/V. Quais são os valores correspondentes
1.65 O circuito da Fig. P1.65 utiliza um diodo pn operando no da resistência equivalente vista pelo capacitor?
modo de pequenos sinais para implementar um filtro pas- (c) Especifique um valor adequado para C de modo que
sa baixas RC com uma frequência de 3 dB que é contro- ele funcione como um curto ca em ␻ 1 Mrad/s para
lada por corrente. todos os possíveis ajustes de ganho.
(a) Desenhe o circuito equivalente para pequenos sinais,
deduza a sua função de transferência H(j) e mostre
que sua frequência de 3 dB é 0 ID /(VTC).
(b) Encontre C de modo que 0 100 krad/s em ID IREF
0,1 mA.
(c) Encontre ID de modo que o módulo de H(j) seja 6 vo
dB em 0 50 krad/s.
(d) Encontre ID de modo que a fase de H(j) seja 30° D1 D2
em 0 500 krad/s. C
vi I

vi C vo ID

FIGURA P1.67
FIGURA P1.65 1.68 Na operação para pequenos sinais, o arranjo de ponte de

diodos da Fig. P1.68 permite o acoplamento de sinais cc
1.66 O circuito da Fig. P1.66 utiliza um diodo pn operando no entre vi e vo sem a necessidade de nenhum capacitor de
modo de pequenos sinais para implementar um filtro pas- acoplamento ca. Ele também relaxa a condição de pe-
sa altas CR com uma frequência de 3 dB que é controla- quenos sinais. O aumento da complexidade vale a pena
da por corrente. levando-se em conta essas vantagens, especialmente em
implementações de circuitos integrados, onde grandes ca- 1.72 No circuito da Fig. P1.1, considere R1 R3 12 k,
pacitâncias são impraticáveis. R2 24 k e vS 6 V e assuma que o diodo é um
(a) Mostre que no modo de operação de pequenos sinais, Zener com VD(on) 0,7 V e VZ 10 V. Assumindo que
a ponte de diodos funciona como uma única resistên- rz é desprezível, esboce a tensão do anodo vA(t) e a tesão
cia controlada por corrente r 2VT /I. do catodo vC(t) se iS(t) é uma onda triangular de 250 Hz e
(b) Mostre que a restrição de pequenos sinais da Equação valores de pico de 1 mA.
(1.82) é agora mais relaxada e torna-se |vo| 10 mV. 1.73 Na referência de tensão da Fig. 1.66a, considere VL 18
(c) Se R 10 k e vi (1,0 V) cos t, encontre I para V, R 390 e IL 10 mA.
vo (10 mV) cos t. (a) Dado que o diodo exibe VZ 9,85 V em IZ 10 mA
e VZ 10,0 V em IZ 20 mA, encontre VO.
(b) Se todos os valores listados anteriormente possuem
uma tolerância de 10%, estime VO(max) e VO(min).
I
1.74 O circuito de referência de tensão da Fig. P1.74 usa um
equivalente de Norton como um modelo mais realista para
a carga. Considere que o diodo tem rz 12 e VZ 12 V
D1 D2 em IZ 25 mA.
(a) Assumindo VI (24 6) V, 2 k RL 5 k e
R
vo 0 IL 8 mA, especifique uma resistência-padrão
R de 5% para garantir uma corrente do diodo de
4 mA.
vi D3 D4
(b) Qual é a regulação de linha (em mV/V) e a regulação

de carga (em mV/mA) de seu circuito?
(c) Estime VO(max) e VO(min).
I
R VO ( 0)
VI ( VO)
FIGURA P1.68
D IL RL
1.69 (a) Usando uma ponte de diodos do tipo do Problema
1.68 como uma resistência controlada por corrente,
juntamente com um AOP, projete um circuito que
aceita um sinal de entrada (10 mV) cos t e amplifi-
ca-o com um ganho de 10 V/V para I 0,5 mA.
FIGURA P1.74
(b) Qual é a saída de seu circuito para I 1 mA? E para
I 0,1 mA?
1.70 Considere o circuito obtido daquele da Fig. P1.12 substi- 1.75 O circuito da Fig. P1.75 é uma referência de tensão nega-
tuindo RL por um capacitor C. tiva, porque ele aceita uma tensão negativa VI para forne-
(a) Assumindo que o diodos operam no modo de peque- cer uma tensão negativa VO. Além disso, a carga é modela-
nos sinais, mostre que a ponte de diodos funciona da com um equivalente de Norton. Considere que o diodo
como uma única resistência controlada por corrente tem rz 10 e VZ 6,2 V em IZ 20 mA.
r 2VT /IS. (a) Assumindo VI (15 3) V, 2 k RL 3 k e
(b) Desenhe o circuito equivalente para pequenos sinais, 0 IL 4 mA, especifique uma resistência-padrão R
deduza a sua função de transferência H(j) e mostre de 5% para garantir uma corrente do diodo de 3 mA.
que sua frequência de 3 dB é 0 ID /(2VTC). (b) Qual é a regulação de linha (em mV/V) e a regulação
(c) Especifique C de modo que 0 1 Mrad/s em IS de carga (em mV/mA) de seu circuito? Tome cuidado
0,1 mA. com a polaridade da regulação de carga!
(d) Se vi (10 mV) cos 106t, encontre vo (módulo e fase) (c) Estime VO(max) e VO(min).
para IS 1 mA e IS 10 ␮A.
1.12 Operação na região de ruptura

1.71 No circuito da Fig. P1.1, considere R1 R2 200 ,
R3 300 e iS 10 mA e assuma que o diodo é um D IL RL
Zener com VD(on) 0,7 V e VZ 5,6 V. Assumindo que
R
rz é desprezível, esboce a tensão de circuito aberto vOC(t) VI ( VO)
vista pelo diodo, bem como a forma de onda da corrente VO ( 0)
do diodo iD(t), se vS(t) é uma onda triangular de 250 Hz e
valores de pico de 20 V. FIGURA P1.75
1.76 A tensão de ruptura VZ varia com a temperatura e isso não (b) Para apreciar os benefícios trazidos por D1, suponha
é desejável, especialmente em aplicações de referência de que retiremos D1 do circuito, mantendo o restante da
tensão de precisão. Uma maneira popular de compensar mesma forma. Como a regulação de linha é afetada?
essa variação é usar um diodo avalanche, que tem TC Como a regulação de carga é afetada?
0, em série com um diodo comum diretamente polariza-
do, que tem TC 0, como ilustrado na Fig. P1.76. Como R1 R2
sabemos, o último tem TC 2 mV/°C, de modo que, se
usarmos um diodo avalanche com TC 2 mV/°C, os
TCs em oposição vão se cancelar mutuamente, resultando
em uma queda de tensão combinada muito estável. Dio- VI

D1 D2 VO LD IL
dos avalanche com TC 2 mV/°C caem na vizinhança

de 6,2 V, então a queda de tensão da combinação série é
cerca de 6,2 0,7 6,9 V.
(a) Assumindo VO ⬵ 6,9 V, especifique R para uma cor-
rente do diodo avalanche de 3 mA e VI 12 V e FIGURA P1.78
IL 2 mA.
1.79 Como mencionado no Problema 1.78, a função de D1 na
(b) Assumindo variações de linha e de carga suficien-
Fig. P1.78 é melhorar as capacidades de regulação de li-
temente pequenas para justificar a aproximação de
nha de D2. Além disso, as resistências R1 e R2 devem ser
pequenos sinais para D1, encontre a regulação de
pequenas o suficiente para garantir uma corrente mínima
linha e de carga (em mV/V e mV/mA) se rz 8 e
predeterminada através de cada diodo sob todas as possí-
nVT 26 mV.
veis condições de linha e de carga.
(a) Assumindo VI (30 5) V, VZ01 14,7 V, rz1
R 15 , VZ02 9,8 V, rz2 10 e 0 IL 10 mA,
especifique valores-padrão de 5% para R1 e R2 para
garantir IZ(min) 5 mA para cada diodo.
D1
(b) Estime a regulação de linha e de carga (em mV/V e
VI

VO LD IL
D2 mA/mV) de seu circuito.

1.80 No circuito da Fig. P1.80, considere R1 20 k e R2
10 k e assuma que ambos os diodos tem VZ 4,3 V e
VD(on) 0,7 V.
(a) Esboce a CTT.
FIGURA P1.76
(b) Repita se R1 é removida do circuito.
(c) Repita os itens (a) e (b) se D1 é substituído por um
1.77 Usando a combinação de diodos em série descrita no Pro- diodo Zener de 6,8 V, enquanto D2 não é modificado.
blema 1.76, juntamente com um par de AOPs do tipo 741,
projete um circuito de referência de tensão de saída com-
D1 D2
plementar autorregulada que forneça saídas de 10,0 V e
vO
10,0 V. Imponha uma corrente de polarização de 5 mA
para a combinação de diodos em série e assuma a dispo-
nibilidade de fontes de alimentação pobremente reguladas R1
de 15 V para alimentar os AOPs. vI R2

Sugestão: uma vez sintetizada a saída de 10,0 V, você
pode obter 10,0 V com um amplificador inversor
comum. FIGURA P1.80
1.78 Podemos melhorar muito a regulação de linha de um dio-
do de referência D2 se o precedermos por um outro diodo 1.81 Considere o circuito obtido daquele da Fig. P1.80 trocan-
de referência D1, como mostrado na Fig. P1.78. Para o do R2 pelo subcircuito composto de D1, D2 e R1 de modo
circuito funcionar adequadamente, VZ1 deve ser suficien- que agora R2 está entre vI e vO e o subcircuito está entre vO
temente maior do que VZ2, seja pelo menos 30% ou mais, e o terra. Considere R1 30 k e R2 10 k e assuma
e as resistências R1 e R2 devem ser pequenas o suficiente que ambos os diodos tem VZ 6,8 V e VD(on) 0,7 V.
para garantir que cada diodo permaneça na região BD sob (a) Desenhe o circuito modificado e esboce a sua CTT.
todas as possíveis condições de linha e de carga. (b) Repita o item (a) se o sentido de D1 é invertido.
(a) Se D1 é um diodo Zener de 10 V com rz1 15 (c) Repita o item (a) se o sentido de ambos os diodos é
e D2 é um diodo Zener de 6,2 V com rz2 10 , invertido.
encontre a regulação de linha e de carga (em mV/V (d) Repita o item (a) se ambos os diodos são colocados
e mA/mV) se VI 18 V, R1 1 k, R2 0,75 k em paralelo com R1, porém com sentidos opostos
e IL 2 mA. (anodo de D1 e catodo de D2 no nó saída e catodo de
D1 e anodo de D2 no terra).
1.82 No circuito da Fig. P1.82, considere R1 1,0 k e R2 (a) Especifique C para uma ondulação da saída de 1,5 V.
13 k. (b) Assumindo VD(on) 0,8 V, encontre VO assim como
(a) Assumindo que o diodo Zener tem VZ 5,1 V e que iD(max), iD(avg), TON e PIV.
todos os outros diodos apresentam VD(on) 0,7 V, es- (c) O que acontece se D4 é danificado e torna-se um
boce a CTT do circuito. circuito aberto, mantendo-se todo o resto do circui-
(b) Repita o item (a) se o sentido do diodo Zener é inad- to inalterado? Recalcule todos os parâmetros que
vertidamente invertido, de modo que o anodo está na são alterados em função da falha de D4, compare e
parte superior e o catodo na parte inferior. comente.
(c) Repita o item (a) se uma resistência R3 39 k é 1.86 O circuito capacitor-retificador da Fig. P1.86b é acionado
conectada em paralelo com o diodo Zener. pela entrada triangular assimétrica da Fig. P1.86a e ali-
menta uma carga que foi modelada com um equivalente
D1 D2 de Norton. A onda de entrada tem Vm 10 V e a carga tem
IL 10 mA e RL 1 k.
(a) Assumindo VD(on) 0,7 V, especifique C para uma
DZ ondulação da saída de 0,5 V.
(b) Esboce, em função do tempo, tanto vO como a corren-
te do diodo iD (esboce vO no mesmo gráfico de vI).
(c) Calcule VO, iD(max), iD(avg), TON e PIV.
D3 D4
Advertência: as equações do texto, deduzidas para o caso
R1 R2 de uma entrada senoidal e para uma carga puramente re-
sistiva não se aplicam aqui. Você precisa desenvolver suas
próprias equações por meio de raciocínio simples.
vI

vO
vI
Vm
FIGURA P1.82
3
1.83 Considere o circuito obtido daquele da Fig. P1.82 reti- 0 t (ms)
rando o pino da entrada não inversora do AOP do terra 0 1 2 4 5 6 7 8
e alimentando-o com uma fonte vI, enquanto o terminal
da esquerda de R1 é aterrado, transformando o circuito do Vm
AOP de uma configuração inversora para uma configura-
ção não inversora. (a)
(a) Desenhe o circuito modificado. Então, assumindo
D
que o diodo Zener tem VZ 5,1 V e que todos os ou-
tros diodos apresentam VD(on) 0,7 V, esboce a CTT
do circuito se R1 1,0 k e R2 13 k.
vI C vO IL RL
(b) Repita se uma resistência R3 39 k é conectada em

paralelo com o diodo Zener.
1.13 Fontes de tensão cc

1.84 No retificador de onda completa de derivação central da (b)
Fig. 1.77a, considere que vs é uma tensão ca de 60 Hz e 24
V (rms) e que R 1 k. FIGURA P1.86
(a) Especifique C para uma ondulação da saída de 2 V.
(b) Assumindo VD(on) 0,8 V, encontre VO assim como 1.87 A Fig. P1.87 mostra uma fonte de alimentação negativa.
iD(max), iD(avg), TON e PIV para cada diodo. Considere que vI é a forma de onda triangular assimétrica
(c) O que acontece se D1 é danificado e torna-se um cir- da Fig. P1.86a com Vm 12 V e que a carga absorve uma
cuito aberto, mantendo-se todo o resto do circuito corrente IL 10 mA.
inalterado? Recalcule todos os parâmetros que são al- (a) Assumindo que o diodo tem VD(on) 0,85 V, especifi-
terados em função da falha de D1, compare e comente. que C para uma ondulação da saída de 0,5 V.
1.85 No retificador de onda completa de ponte de diodos da (b) Esboce vO(t) no mesmo gráfico de vI(t) e a corrente do
Fig. 1.78, considere que vs é uma tensão ca de 60 Hz e diodo iD(t) em um diagrama separado.
18 V (rms) e que a fonte absorve uma corrente de 10 mA
(c) Calcule VO, iD(max), iD(avg), TON e PIV. Leia a advertência 1.89 Repita o Problema 1.88, porém para o caso em que vI é
do Problema 1.86. uma onda triangular simétrica com f 1 kHz e valores
de pico de 24 V.
D VO ( 0) 1.90 Um estudante decidiu projetar e construir a fonte de ali-
mentação cc de saída complementar da Fig. P1.90 para ali-
mentar um grupo de amplificadores operacionais. A fonte
vI C IL deve fornecer saídas cc de 12 V para cargas de até 100

mA cada e, ainda, com ondulações não superior a 0,5 V.
(a) Assumindo que os diodos possuem VD(on) 0,8 V, en-
contre a amplitude requerida da tensão senoidal atra-
vés de todo o enrolamento secundário, assim como os
FIGURA P1.87 valores requeridos de C1 e C2.
(b) Esboce as duas tensões de alimentação, mostrando
a ondulação e considerando a queda de tensão dos
1.88 No circuito da Fig. P1.88, considere que vI é uma onda
diodos.
dente de serra com valores de pico de 24 V e que R
(c) Calcule VO, iD(max), iD(avg), TON e PIV.
2 k.
Sugestão: concentre sua análise e cálculos na alimentação
(a) Assumindo que os diodos têm VD(on) 0,75 V, especi-
positiva, uma vez que a alimentação negativa é apenas o
fique C para uma ondulação da saída de 1 V.
simétrico da positiva.
(b) Assumindo que vI começa em 24 V em t 0 e cres-
ce para alcançar 24 V em t 1 ms, esboce, em 1.91 Um estudante deseja usar o circuito da Fig. P1.91 para
função do tempo, tanto vO como a corrente do diodo projetar uma referência de tensão de 15 V capaz de forne-
iD (esboce vO no mesmo gráfico de vI). cer uma corrente de carga máxima (IL e RL combinadas) de
(c) Calcule iD(max), iD(avg), TON e PIV. Leia a advertência do 25 mA. O diodo Zener D2 tem rz 10 e VZ 15 V em
Problema 1.86. IZ 25 mA e o diodo retificador D1 tem VD(on) 0,8 V.
(a) Tome uma decisão razoável para especificar a relação
de espiras n do transformador, a capacitância C, a re-
sistência série R e o diodo retificador D1 (iD(max), iD(avg)
D1 D2 e PIV).

(b) Qual é a quantidade de ondulação através da carga?
vI C R vO

D3 D4
FIGURA P1.88
12 V (cc)
D1 D2
C1 LD1 IL1

vS
120 V (rms)
60 Hz
vS
C2 LD2 IL2
D3 D4
12 V (cc)
FIGURA P1.90
D1 R

120 V (rms) D2 IL RL
vS C vO
60 Hz

FIGURA P1.91
2
Transistores bipolares de junção
2.1 A estrutura física do TBJ
2.2 Operação básica do TBJ
2.3 A característica i-v de TBJs
2.4 Regiões de operação e modelos do TBJ
2.5 O TBJ como amplificador/chave
2.6 Operação do TBJ em pequenos sinais
2.7 Polarização do TBJ para projeto de amplificadores
2.8 Amplificadores de tensão bipolares básicos
2.9 Seguidores de tensão e de corrente bipolares
Apêndice 2A: Modelos do SPICE para TBJs
Referências
Problemas
N
ão há dúvida de que a invenção do diodo de tubo de vácuo abriu caminho para uma série de apli-
cações úteis, que não seriam possíveis utilizando apenas os dispositivos lineares que estudamos
nos cursos introdutórios de circuitos. No entanto, os horizontes da eletrônica foram expandidos
para muito mais longe com a invenção de um tubo de vácuo de três elementos chamado de triodo. Em
1906, Lee DeForest modificou a válvula diodo de Fleming, discutida no início do Capítulo 1, por meio
da inserção de um terceiro elemento entre o catodo e o anodo, chamado de grade, que ele usou para
modular o fluxo de elétrons do catodo para o anodo. De fato, alimentando a grade com um sinal de
áudio de um microfone, ele obtinha um sinal muito mais forte no anodo (que renomeou como placa)
e, então, usava esse sinal para alimentar um par de fones de ouvido. Apropriadamente chamada de
“audion”, essa nova válvula era, na realidade, um amplificador que, posteriormente, ele aplicou no
projeto de detectores de sinais de rádio e osciladores. De fato, a eletrônica da próxima metade do sécu-
lo foi dominada por tubos de vácuo que, no decorrer dos anos, foram refinados incorporando-se grades
adicionais pra criar primeiro o tetraodo e, finalmente, o pentaodo. Durante esse período, uma série de
inovações marcantes ocorreram, como a evolução das estações de rádio (AM e FM), televisão, radar e,
finalmente, logo após a Segunda Guerra Mundial, os primeiros computadores digitais.
Um aspecto essencial para a operação do triodo foi a ideia de utilizar um de seus elementos (a
grade) para controlar o fluxo de corrente entre os outros dois (catodo e placa). Por analogia hidráulica,
o triodo poderia ser visto como uma válvula. De um ponto de vista de circuito, ele simplesmente im-
plementou o conceito de fonte controlada (ou dependente), que estudamos em cursos introdutórios de
circuitos. O próximo marco da era eletrônica ocorreu quando a função do triodo foi realizada por um pe-
daço de material semicondutor. Tal dispositivo, chamamos de transistor, foi inventado em 1947 por John
Barden, Walter Brattain e William Shockley nos Laboratórios Bell. O análogo mais próximo do triodo
é o que hoje chamamos de transistor bipolar de junção npn (TBJ npn). Ele consiste em uma pastilha de
material semicondutor tipo n com: (a) um lado dopado muito fortemente (tipo n) para funcionar como
uma fonte abundante de elétrons livres, chamado de emissor, (b) o lado oposto, projetado para funcionar
como a placa de um triodo, chamado de coletor, e (c) uma camada extremamente fina de material tipo p
imprensada entre o emissor e o coletor, chamada de base, projetada para atrair elétrons do emissor e dire-
cioná-los de forma controlada para o coletor – como a grade no triodo. O que fez os triodos e, depois, os
transistores tão úteis é que a energia sendo controlada pode ser muito mais elevada do que aquela gasta
na realização do próprio controle. Por essa razão, triodos e transistores são ditos dispositivos ativos e
também são referidos como amplificadores. Obviamente, energia não pode ser criada ou amplificada do
nada – o que queremos dizer com dispositivo ativo é simplesmente que ele é um dispositivo que usa pou-
ca energia para controlar a transferência de uma quantidade muito maior de energia a partir de uma fonte
de energia externa, como uma fonte de alimentação. Um exemplo clássico é o rádio de carro, em que um
receptor de rádio de baixa potência controla, via um amplificador de potência de áudio, a transferência de
uma quantidade muito maior de energia da bateria do carro para os auto-falantes. Na verdade, o próprio
nome do transistor foi estabelecido como uma contração das palavras transferência e resistor. Em resu-
mo, um transistor, por si, só é um dispositivo passivo; no entanto, quando usado em conjunto com uma
fonte externa de energia, ele pode funcionar como um dispositivo ativo.
O transistor recém-inventado logo foi colocado em uso como substituto para o tubo de vácuo,
muito mais volumoso, consumidor de energia e apenas moderadamente confiável. Na verdade, os pri-
meiros circuitos de transistores eram réplicas virtuais de protótipos de circuitos de tubos de vácuo, po-
rém com escala adequada das fontes de alimentação e demais componentes ao redor. A década de 1950
viu o surgimento do primeiro produto de consumo eletrônico usando esse novo dispositivo: o rádio de
mão construído totalmente com transistores. Perto do fim da década, também percebeu-se que a minia-
turização significativa e a economia de energia trazidas pelo transistor poderiam ser mais bem explora-
das fabricando-se circuitos inteiros (transistores, diodos, resistores e pequenos capacitores, juntamente
com suas interconexões) monoliticamente, isto é, no mesmo pedaço de material semicondutor, ou chip.
Chamado de circuito integrado (CI), foi implementado pela primeira vez em 1958 por Jack Kilby na Te-
xas Instruments, e, de forma independente, em 1959, por Robert Noyce na Fairchild Semiconductor. A
década de 1960 viu uma atividade intensa que resultou no desenvolvimento, dentre outros, do primeiro
CI amplificador operacional (CI AOP) pela Fairchild Semiconductor (Série ␮A), bem como as famílias
de circuitos integrados digitais conhecidas como lógica transistor-transistor (TTL*) pela Texas Instru-
ments (Série 7400) e a lógica de emissor acoplado (ECL**) pela Motorola (Série 10K).
Enquanto isso, nos primeiros anos de 1970, um outro tipo de transistor conhecido como tran-
sistor de efeito de campo metal-óxido-semicondutor (MOSFET) tornou-se uma realidade comercial.
Comparado ao seu antecessor, TBJ, o MOSFET podia ser fabricado em um tamanho ainda menor
e circuitos digitais de MOSFET podiam ser projetados para ter um consumo praticamente nulo de
energia em espera (standby). As primeiras calculadoras e relógios eletrônicos alimentados por bateria
utilizaram essa nova tecnologia. Também, uma nova família de circuitos integrados digitais conhecida
como MOS complementar (ou CMOS) foi introduzida pela RCA (Série 4000) como uma alternativa
de baixo consumo de energia para as famílias bipolares dos tipos TTL e ECL. Finalmente, a Intel usou
a tecnologia CMOS para desenvolver o primeiro microprocessador, em 1971. Desde então, a eletrô-
nica de circuitos integrados tem avançado de forma exponencial e entrado em praticamente todos os
aspectos da vida moderna. Esse crescimento impressionante tem sido governado pela lei de Moore,
que estabelece que, graças aos avanços contínuos no processo de fabricação de CIs, o número de
dispositivos que podem ser integrados em uma dada área de chip dobra aproximadamente a cada 18
meses. Originalmente formulada em 1965, essa lei se mantém até hoje, embora tenha sido salientado
que o avanço dessa tecnologia, no que diz respeito à inclusão de mais dispositivos em um mesmo chip,
é fixado pelos limites físicos que vão acabar por levar ao desaparecimento da lei.
O TBJ, depois de ter sido o dispositivo semicondutor dominante por quase três décadas, foi
ultrapassado pelo MOSFET, especialmente na eletrônica digital, graças às vantagens mencionadas
* Do inglês, transistor-transistor logic (TTL).

** Do inglês, emitter-coupled logic (ECL).
Capítulo 2 • Transistores bipolares de junção 99
anteriormente, de menor tamanho e menor consumo de energia. No entanto, o TBJ continua a ser o
dispositivo escolhido em várias áreas especializadas, como a eletrônica analógica de alto desempenho
e a eletrônica de radiofrequência. Os TBJs também são preferidos em modelos discretos, em função
da disponibilidade de uma grande variedade de dispositivos. TBJs e MOSFETs também podem ser
fabricados simultaneamente em um mesmo chip, desde que com um aumento no número de etapas e,
portanto, no custo de produção. A tecnologia resultante, apropriadamente chamada de tecnologia bi-
CMOS, explora as vantagens de ambos os tipos de transistores para fornecer possibilidades de projeto
ainda mais inovadoras. CIs contemporâneos geralmente combinam funções digitais e analógicas no
mesmo chip, sendo essa a razão para o nome sinal misto, ou CIs de modo misto.
Não há dúvida de que a microeletrônica é um dos campos mais excitantes, desafiadores e de rápi-
da evolução da atividade humana. O iniciante pode se sentir sobrecarregado por tudo isso, e com razão.
Porém, como vamos embarcar no estudos dos processos e dispositivos dominantes atualmente, vamos
tentar nos concentrar nos princípios gerais que transcendem o ambiente tecnológico específico do mo-
mento e que podemos aplicar no futuro para entender os novos processos e dispositivos, à medida que
eles se tornam disponíveis e comercialmente maduros. Concentrar-se em princípios gerais, juntamente
com o estudo contínuo, é uma necessidade para o jovem engenheiro determinado a estabelecer e man-
ter uma carreira satisfatória em um campo aparentemente em constante mudança.
Este capítulo começa com a estrutura física do TBJ, princípios básicos de semicondutores, caracterís-
ticas do dispositivo, regiões de operação e modelagem. Assim como no capítulo anterior, ênfase é dada
aos aspectos práticos de relevância para o ambiente industrial atual (regras práticas).
Em seguida, o TBJ é investigado em suas duas mais importantes classes de aplicações: como um
amplificador para eletrônica analógica e como uma chave para eletrônica digital. Os modelos de pe-
quenos sinais e grandes sinais desenvolvidos para a junção pn são agora expandidos para se adaptarem
ao dispositivo mais complexo TBJ.
Depois de uma discussão sobre as técnicas de polarização de TBJ, o restante do capítulo investiga
as três configurações básicas de amplificadores: emissor comum (EC), coletor comum (CC) e base co-
mum (BC). A configuração EC é apresentada como a implementação natural de amplificação de tensão,
enquanto que as configurações CC e BC são normalmente utilizadas como seguidores de tensão e de cor-
rente, respectivamente. Também, a devida ênfase é colocada sobre o papel do TBJ como um dispositivo de
transformação de resistência (que, na verdade, fornece a base para o seu próprio nome). As equações de
transformação são convenientemente tabuladas para fácil referência em capítulos posteriores.
Os amplificadores investigados neste capítulo são chamados de discretos, porque eles podem
ser construídos empregando componentes de prateleira (transistores, resistores e capacitores) e, como
tal, podem ser facilmente testados pelo estudante no laboratório. Embora hoje os circuitos eletrônicos
compreendam um grande número de transistores fabricados monoliticamente no mesmo chip semicon-
dutor, precisamos entender o funcionamento de um amplificador de único transistor antes de abordar
a complexidade dos CIs de multitransistores, um assunto que será apresentado no Capítulo 4. Nesse
sentido, um amplificador discreto oferece a vantagem pedagógica de que o transistor está cercado de
elementos de circuito mais familiares para o estudante (resistores e, quando necessário, capacitores).
Também, a separação entre os componentes cc e ca é geralmente mais evidente do que em implementa-
ções monolíticas mais complexas. Por último, deve-se dizer que, quando um engenheiro testa ou aplica
um CI, muitas vezes surge a necessidade de cercá-lo com circuitos auxiliares formados por componen-
tes discretos (um buffer, um acionador, um “booster” de potência, etc.). Em resumo, o objetivo deste
capítulo é apresentar ao estudante os conceitos básicos de amplificadores de um único transistor e, ao
fazer isso, estabelecer uma base sólida para o estudo de implementações monolíticas de multitransis-
tores nos próximos capítulos.
Este capítulo faz uso frequente do PSpice tanto como um osciloscópio “virtual” para visualização
das características de TBJs, curvas de transferência e formas de onda, quanto como uma ferramenta de
verificação para cálculos cc e ca.
2.1 A ESTRUTURA FÍSICA DO TBJ

A Fig. 2.1 mostra, de forma simplificada, a estrutura de um transistor bipolar de junção npn do tipo
encontrado em tecnologias tradicionais de circuitos integrados (CI). O dispositivo é fabricado por meio
de uma sequência complexa de passos, incluindo definição do padrão, crescimento de cristais, difu-
são, deposição de material e remoção de material, sobre uma pastilha de silício tipo p (p) levemente
dopada chamada de substrato. Essa pastilha proporciona suporte físico para o dispositivo em questão,
bem como para outros dispositivos do mesmo CI.
Um TBJ está equipado com três terminais denominados, respectivamente, emissor (E), base (B) e
coletor (C). Um quarto terminal (S) fornece acesso ao substrato, mas não tem qualquer função ativa, exce-
to garantir o isolamento elétrico entre os dispositivos adjacentes. Começando com uma pastilha p polida
mostrada na parte inferior, a fabricação de um TBJ npn prossegue de acordo com os seguintes passos:
• Primeiro, algum silício do tipo n (n) fortemente dopado é depositado na área a ser ocupada pelo
TBJ e, em seguida, é difundido para a pastilha para formar um caminho de baixa resistência co-
nhecido como camada enterrada.
• Em seguida, uma camada de cristal de silício tipo n (n) levemente dopado é crescida na parte
superior da camada enterrada n e da área da pastilha p circundante. Essa camada, conhecida
como camada epitaxial (ou epi), é projetada para formar a região de coletor.
• Uma difusão de material tipo p é feita na camada epi ao longo do perímetro da região destinada a ser
ocupada pelo TBJ, até a região se unir ao substrato tipo p localizado abaixo. Como veremos, essa
difusão, chamada de p iso, é projetada para fornecer isolamento de junção entre TBJs adjacentes.
• Uma outra difusão de material tipo p menos profunda é feita na camada epi para criar a região
de base do TBJ.
• Duas difusões de material tipo n fortemente dopado são feitas simultaneamente, uma na região
de base tipo p para formar a região de emissor n e outra na camada epi n para fornecer o que
é referido como um contato ôhmico entre a região n e o eletrodo do coletor. (Atualmente, a di-
fusão n para o coletor é feita para estender por todo o caminho até a camada enterrada abaixo.)
• Por fim, três deposições metálicas formam os eletrodos E, B e C. Uma conexão adicional é feita
para o substrato (S) que, no caso do TBJ npn mostrado, é sempre mantida no potencial mais ne-
gativo (MNV*) do circuito. (O estudante interessado pode buscar na Internet vídeos e artigos que
ilustram o fascinante tema de fabricação de transistores.)
Emissor Base Coletor

Isolação da junção
n p n
p Iso p Iso
Largura de base Camada epitaxial n
Camada enterrada n
Substrato p
Substrato
FIGURA 2.1 Estrutura física básica de um CI de TBJ npn.
* N. de T.: Do inglês, most negative voltage (MNV).

Visualizando as regiões de coletor como material tipo n circundado por regiões tipo p, identifica-
mos uma junção pn distribuída de vários tipos. Polarizando o substrato p (e, assim, as regiões p iso
externas) na MNV, garantimos que essa junção distribuída está em todos os instantes de tempo inver-
samente polarizada. Com exceção das correntes de fuga usualmente desprezíveis, os coletores de TBJs
adjacentes estão, portanto, mantidos isolados uns dos outros, permitindo diferentes TBJs operarem de
forma eletricamente independente.
Identificamos dois ingredientes básicos em um TBJ: (a) a junção pn formada pelas regiões base-
-emissor (BE) e (b) a junção pn formada pelas regiões base-coletor (BC). O modo mais comum de ope-
ração de um TBJ é com a junção BE polarizada diretamente e a junção BC polarizada inversamente.
Esse modo, que está na base de aplicações do TBJ como um amplificador, é chamado de modo ativo
direto (FA*). Resumidamente, o principal evento ocorrendo na operação do TBJ npn no modo ativo é:
Uma corrente de elétrons fluindo do emissor, através da base, para o coletor, sob controle pela
queda de tensão base-emissor vBE.
A situação é ilustrada na Fig. 2.2, em que observamos que, uma vez que os elétrons possuem carga
negativa, os sentidos das correntes terminais iE e iC são opostos ao sentido do fluxo de elétrons. Ainda,
fazemos as seguintes observações:
• Nem todos os elétrons injetados do emissor são coletados pelo coletor. À medida que eles tran-
sitam através da região de base tipo p, uma pequena fração recombina com as várias lacunas ali
presentes, indicando a existência de um componente de corrente de base de lacunas para susten-
tar esse processo de recombinação. Fazendo a região de base muito fina (frações de 1 ␮m), o
fabricante garante que o componente de recombinação é adequadamente pequeno.
• Como é o caso com todas as junções pn, a difusão de elétrons de E para B é acompanhada por
uma difusão de lacunas de B para E. Dopando-se o emissor muito mais fortemente do que a base
(normalmente por duas ou mais ordens de grandeza), o fabricante garante que o fluxo de elétrons
vBE vCB
E B C

(⬃0,7 V) (0,2 V)
iE iB iC

p n n

p Iso

Lacunas

p Iso
Camada

Elétrons epitaxial n

n

Substrato p
FIGURA 2.2 Correntes em um TBJ npn monolítico operando no modo ativo direto.
* N. de T.: Do inglês, forward active (FA) mode.

do emissor literalmente ofusque a difusão de lacunas da base, mantendo, assim, esse segundo
componente de corrente da base também adequadamente pequeno.
As razões para se desejar uma pequena corrente de base iB para uma dada corrente de cole-
tor iC é que a relação
(2.1)
que é chamada de ganho de corrente direto, representa uma figura de mérito do TBJ. Ela também
nos fornece uma flexibilidade adicional no sentido de que podemos operar o TBJ como uma fonte
de corrente controlada por tensão (iC controlada por vBE) ou como uma fonte de corrente controlada
por corrente (iC controlada por iB). TBJs de circuitos integrados geralmente têm ␤F ⬵ 250, embora
seja possível fabricar TBJs especiais, conhecidos como TBJs “superbeta”, com ␤F tão alto quanto
10.000. À medida que avançarmos, vamos examinar novamente o comportamento do TBJ de forma
muito mais detalhada.
TBJs pnp
Um TBJ pnp é obtido pela negação do tipo de dopagem de cada região de um TBJ npn, de modo que a
região de emissor é agora p, a base é n e o coletor é p. Esse é, de fato, o caso de TBJs pnp discretos,
isto é, dispositivos que são fabricados e embalados individualmente. No entanto, em tecnologia de CI
bipolar convencional, TBJs pnp são fabricados utilizando os mesmos passos de processamento como
no caso dos TBJs npn. Nessa tecnologia, duas estruturas TBJ são de uso comum: (a) o TBJ pnp lateral
e (b) o TBJ pnp vertical (veja a Fig. 2.3). Sejam as seguintes observações:
• Em ambos os tipos de TBJ pnp, a camada epi n, que serviu como a região de coletor no TBJ
npn, é agora utilizada como a região de base (a função da difusão n é apenas garantir um contato
ôhmico para o terminal externo B).
• Em ambos os tipos de TBJ pnp, a difusão do tipo p, que serviu como a região de base do TBJ
npn, agora é utilizada como a região de emissor, cuja função é atuar como uma fonte de lacunas.
vEB
E

(⬃0,7 V) vEB vBC iC
E B C
vBC

B C iE (⬃0,7 V) (0,2 V)
iE iB
iB (0,2 V) iC

n p p p p n p

p Iso p Iso p Iso

Camada epitaxial n
Camada

epitaxial n

Camada enterrada n
Substrato p
FIGURA 2.3 Estrutura física e corrente de TBJs pnp produzida por meio do processo planar: o pnp lateral (à
esquerda) e o pnp vertical (à direita).
• No TBJ pnp lateral, o papel do coletor é desempenhado por outra difusão do tipo p, fabricada
sob a forma de um anel em torno do emissor (visto de cima). Como mostrado, lacunas fluem
lateralmente para fora da região do emissor tipo p centralizado e para dentro do anel coletor
circundante tipo p.
• No TBJ pnp vetical, o papel do coletor é desempenhado pelo substrato p, de modo que agora as
lacunas fluem verticalmente do emissor (fabricado sob a forma de um anel circundando a região
de contato n), através da camada epi n, para o substrato p.
• Diferentemente do TBJs laterais, os TBJs verticais possuem a limitação de ter o seu coletor (for-
mado pelo substrato) conectado à MNV do circuito.
• Em qualquer estrutura pnp, a região de base não é tão fina quanto a da estrutura npn, indicando
um maior componente de corrente de base de elétrons recombinando com as lacunas em trânsito
através dessa base mais larga.
• Uma vez que os emissores do tipo p não são tão fortemente dopados como o emissor n da estru-
tura npn, a injeção de lacunas do emissor para a base não irá superar a injeção de elétrons da base
para o emissor tão significativamente.
• Por essas e outras razões, TBJs pnp oferecem ganhos de corrente mais baixos do que os npn (ge-
ralmente ␤F ⬵ 50). O processo de fabricação foi otimizado para a produção de dispositivos npn,
de modo que os TBJs pnp saem como dispositivos de segunda categoria. No entanto, se nenhuma
dessas restrições são impostas, os TBJs pnp podem de fato ser fabricados com características de
desempenho comparáveis com as dos TBJs npn, pelo preço de maior complexidade de processa-
mento e, portanto, maior custo.
O processo de fabricação que acabamos de discutir, adequadamente denominado processo pla-
nar bipolar de dupla difusão, junção isolada, é apenas um dos vários processos em uso atualmente.
Em aplicações de alta velocidade, processos empregando isolamento dielétrico são preferíveis, porque
eles estão isentos da capacitância parasita fornecida pela junção de isolação. Também, na tecnologia
BiCMOS, TBJs são fabricados por meio de processos compatíveis com a fabricação de MOSFETs. Fi-
nalmente, é possível fabricar tanto TBJs npn como pnp com desempenho de alta qualidade, pelo preço
de aumentar a complexidade de processamento e o custo final do dispositivo.
Símbolos de circuito para os TBJs

A Fig. 2.4 mostra os símbolos de circuito utilizados para os dois tipos de TBJ, juntamente com os sen-
tidos de corrente e polaridades de tensão. Em ambos os casos, o terminal com a seta é, por definição,
o emissor, e a própria seta indica o sentido da corrente do emissor. No TBJ pnp, em que a corrente
principal se deve às lacunas, a seta coincide com o sentido do fluxo de lacunas. No entanto, no BTT
C E

vCB iC vEB iE
i i
B B
B vCE B vEC

vBE iE vBC iC

E C
TBJ npn TBJ pnp
FIGURA 2.4 Símbolos do TBJ mostrando os sentidos de corrente e as polaridades de tensão corretos.
Observe que os dois dispositivos têm sentidos de corrente opostos, bem como polaridades de tensão
opostas. Para indicar os sentidos opostos de corrente, simplesmente invertemos as setas de corrente (por
exemplo, iC flui para dentro do TBJ npn, mas para fora do TBJ pnp). Para indicar as polaridades de tensão
opostas, simplesmente trocamos a ordem dos subscritos nas quedas de tensão. Ao fazer isso, evitamos
ter que trabalhar com quedas de tensão negativas. Por exemplo, utilizamos vBE > 0 para ligar o TBJ npn e
vEB > 0 (em vez de vBE < 0) para ligar o TBJ pnp.
npn, em que a corrente principal é devida aos elétrons, que possuem carga negativa, a seta do emissor
é oposta ao sentido do fluxo interno de elétrons.
Independentemente do tipo de dispositivo e do modo de operação, um TBJ deve satisfazer a LKC
em todos os instantes de tempo
iE iC iB (2.2)
Ao analisar um circuito de TBJ, vale a pena desenhar um círculo em torno do dispositivo e considerá-lo
com um supernó.
2.2 OPERAÇÃO BÁSICA DO TBJ

A Fig. 2.5, parte superior, mostra um corte vertical da estrutura emissor-base-coletor da Fig. 2.1, po-
rém girado de 90° no sentido anti-horário para facilitar a análise. Para desenvolver uma ideia das várias
grandezas físicas envolvidas, vamos assumir as seguintes densidades de dopagem:
Emissor (n): NDE 1020 átomos doadores/cm3 (2.3a)
Base (p): NAB 1018 átomos receptores/cm3 (2.3b)
Coletor (n): NDC 1016 átomos doadores/cm3 (2.3c)

À temperatura ambiente, praticamente todos os átomos dopantes estão ionizados, de modo que as con-
centrações de elétrons nas regiões de emissor e coletor são, respectivamente, nE0 ⬵ NDE e nC0 ⬵ NDC, e
Íon
Elétron Íon doador receptor B Lacuna
B-E SCL B-C SCL

E C

n EEB p ECB n
n, p (cm3)
nE0 (1020)
pB0 (1018)
nC0 (1016)
pC0 (2 104)
nB0 (2 102)
pE0 (2 100)
x
0 WB
FIGURA 2.5 Concentrações de equilíbrio de elétrons e lacunas dentro de um TBJ npn.

a concentração de lacunas na região da base é pB0 ⬵ NAB. Também conhecidas como concentrações de
portadores majoritários, elas são, portanto:
nE0 ⬵ 1020 elétrons/cm3 pB0 ⬵ 1018 lacunas/cm3 nC0 ⬵ 1016 elétrons/cm3 (2.4)
Em cada região, as concentrações de elétrons e lacunas n e p satisfazem a lei de ação de massas,
n p n 2i
em que ni é a concentração intrínseca de lacunas e elétrons no silício. Essa concentração é fortemente

dependente da temperatura e, para o silício, tem a seguinte forma
n 2i (T) 1,5 1033T 3e14028兾T cm6 (2.5)
À temperatura ambiente (T 300 K), a Equação (2.5) fornece n 2i 2 1020 cm6. As concentrações
de portadores minoritários são, então, obtidas como pE0 n2i 兾nE0, nB0 n 2i 兾pB0 e pC0 n 2i 兾nC0. Para
as densidades de dopagem anteriores, essas concentrações são
pE0 ⬵ 2 100 lacunas/cm3 nB0 ⬵ 2 102 elétrons/cm3 pC0 ⬵ 2 104 lacunas/cm3 (2.6)
Ambas as concentrações de majoritários e minoritários estão esquematizadas (sem escala) na parte

inferior da Fig. 2.5.
Durante o próprio processo de fabricação, os elétrons da região de emissor, rica em elétrons,
vão difundir espontaneamente para a região de base adjacente, carente de elétrons, deixando para trás
íons doadores positivamente carregados. Do mesmo modo, lacunas da região de base vão difundir
para a região de emissor adjacente, deixando para trás íons receptores negativamente carregados.
Ambos os tipos de íons estão ligados a posições fixas da rede cristalina e acabam formando uma
região de cargas espaciais (RCE) em cada lado da junção metalúrgica BE. No interior da RCE há
um campo elétrico EEB direcionado dos íons positivos para os íons negativos. Uma situação similar
ocorre na junção BC, em que o campo elétrico é denotado como ECB. No equilíbrio, as intensidades
de ambos os campos são tais que contrabalanceiam exatamente a tendência de elétrons difundirem
das regiões de emissor e coletor para a região de base e de lacunas difundirem da base para as regiões
de emissor e coletor.
Operação no modo ativo direto (FA)

O TBJ revela suas habilidades únicas quando perturbamos o equilíbrio descrito anteriormente, aplican-
do tensões adequadas através de suas junções. Como já mencionado, o modo mais útil de operação é o
modo ativo direto (FA), ou, simplesmente, modo ativo, que ocorre quando polarizamos diretamente a
junção BE e polarizamos inversamente a junção BC. Polarizar diretamente a junção BE com uma ten-
são vBE irá reduzir a barreira de potencial que impede a difusão de elétrons e lacunas através da junção.
Estamos particularmente interessados na situação na borda da base da RCE-BE, que foi tomada como
a origem do eixo x na Fig. 2.5. Pela lei da junção discutida em conexão com a Equação (1.51), o efeito
de se aplicar vBE é fazer com que a concentração de elétrons nB(0) na borda da RCE aumente de seu valor
de equilíbrio nB0 (⬵ 2 102 cm3) para o novo valor
(2.7)
onde VT kT/q é a tensão térmica (VT 25,9 mV ⬵ 26 mV em T 300 K). Para termos uma ideia,
com o valor típico vBE 700 mV, nB(0) aumenta de nB0 ⬵ 2 102 cm3 para
nB (0) ⬵ (2 102)e700兾26 ⬵ (2 102) 5 1011 1014 cm3
Isso é um grande aumento! No entanto, uma vez que ainda temos nB(0) pB0 (como 1014 1018), a
maior parte das cargas móveis lá continua a ser as lacunas. Referimo-nos a essa situação como injeção
de baixo nível (nesse caso, a injeção de elétrons a partir emissor).
Polarizando inversamente a junção BC com uma tensão vBC 0,2 V ou, de forma equivalente,
com uma tensão vCB 0,2 V, iremos, novamente de acordo com a lei da junção, alterar a concentração
de elétrons existente da borda da base da RCE-BE para o novo valor
(2.8)
em que WB denota a largura de base efetiva, definida como a distância entre as bordas da base das
duas RCE-BE. Com uma polarização inversa pequena como 0,2 V, a Equação (2.8) fornece nB(WB) ⬵
(2 102)e200兾26 ⬵ (2 102)兾2191 ⬵ 0,1 cm3, que, para fins práticos, pode ser considerada nula em
comparação com outras concentrações. Dado que a base é deliberadamente fabricada muito fina, a
distribuição de elétrons na base assume um perfil linear, como mostrado. Caso a base fosse fabricada
de forma mais larga, o perfil de distribuição seria um decaimento exponencial, indicando que a maioria
dos elétrons se recombinaria na base e, portanto, deixaria de ser coletada com sucesso pelo coletor.
Tendo em vista esses aspectos, podemos perceber por que é fundamental que a base seja fabricada
muito fina (geralmente uma fração de ␮m).
A corrente de coletor
É evidente que a operação do TBJ no modo ativo, como representado na Fig. 2.6, estabelece um exces-
so de portadores minoritários (elétrons, neste caso) em sua região de base. Essa distribuição de elétrons
em excesso, definida como
nB (x) nB(x) nB0
vBE vCB
B

(⬃0,7 V) (0,2 V)
iB

iBE iBC

iE iBB iC

E C

n EEB p ECB n
n, p (cm3)
nB (0) (1014)
pC0 (2 104)
nB0 (2 102)
nB (WB) (⬃0)
pE0 (2 100)
0
x
WE 0 WB
FIGURA 2.6 O TBJ npn operando no modo ativo: parte superior (correntes relevantes) e parte inferior (distri-
buições de portadores minoritários).
é mostrada na Fig. 2.7, juntamente com seus valores em x 0 e x WB. Uma vez injetado na base, o ex-
cesso de elétrons se difunde para a RCE da junção BC, em que o campo elétrico ECB varre os elétrons para
fora da base, através da RCE, em direção à região de coletor, de onde eles avançam para o eletrodo do co-
letor (veja a Fig. 2.6). A difusão de elétrons dentro da região de base é governada pela equação da difusão
(2.9)
em que Jn é a densidade de corrente de elétrons (em A/cm2), q é a carga do elétron e Dn é a constante de

difusão de elétrons, também chamada de difusividade de elétrons (em cm2/s). Calculando a inclinação
do triângulo, obtemos
em que o sinal negativo indica que o sentido de Jn é oposto a x, isto é, da direita para a esquerda. Isso
não é surpresa, já que a densidade Jn é devida ao fluxo de elétrons, que possuem carga negativa.
A corrente de coletor iC (em A) é obtida multiplicando-se a densidade de corrente Jn pela área do
emissor AE (em cm2 ) compartilhada pela difusão do emissor de estado sólido com a região de base na
Fig. 2.1. Escolher o sentido de iC da direita para a esquerda, como na Fig. 2.6, nos permite escrever iC
AEJn e, assim, evitar o sinal negativo de Jn. Usando também nB0 n2i 兾pB0 ⬵ n2i 兾NAB, colocamos iC na
forma intuitiva
(2.10)
em que
(2.11)
Chamada de corrente de saturação do coletor, Is é apenas um fator de escala, que fornece uma
medida da quantidade de corrente de coletor iC que um TBJ irá fornecer para uma dada tensão de acio-
namento vBE. Para TBJs de baixa potência, Is geralmente está na faixa de femto-amperes (1 fA 1015
A). Sejam as seguintes observações adicionais:
• Is é diretamente proporcional à área do emissor. Quanto maior for o emissor, mais corrente o
coletor irá absorver para uma dada tensão vBE. De fato, TBJs de potência têm emissores suficien-
temente grandes.
• Is é inversamente proporcional à largura da base WB. Quanto mais estreita a base, mais íngreme
é a distribuição da Fig. 2.7 para uma dada tensão vBE. Também, essa dependência com relação a
WB está nos fundamentos do efeito Early, que será discutido na Seção 2.3.
nB (x)
nB0 (evBE冫VT 1) Jn
Qn
FIGURA 2.7 Distribuição de portadores minoritários em exces-

nB0 x so na base. A corrente Jn é proporcional à inclinação, e a car-
0 WB ga em excesso Qn é proporcional à área.
• Is é fortemente dependente da temperatura, especialmente devido a n2i (T). Engenheiros quantifi-

cam essa dependência da temperatura por meio da seguinte regra prática útil:
A corrente de saturação do coletor Is dobra para cada aumento de cerca de 5°C na temperatura.
Tomando o logaritmo de ambos os lados da Equação (2.10) e resolvendo para vBE, obtemos
(2.12)
Essa equação nos permite encontrar a tensão vBE necessária para sustentar uma dada corrente iC.
EXEMPLO 2.1
Considere um TBJ com área do emissor AE (100 ␮m) (100 ␮m) e uma largura de base WB 0,5
␮m, juntamente com Dn 10 cm2/s e doses de dopagem da Equação (2.1).
(a) Encontre Is.
(b) Encontre iC se vBE 700 mV.
(c) Encontre vBE para iC 1,0 mA
(d) Entre a área quadrada AE necessária para alcançar iC 1 mA com vBE 700 mV.
Solução
(b) Pela Equação (2.10),
iC 0,64 1015e700兾26 0,316 mA
(c) Pela Equação (2.12),
(d) Do item (b) encontramos que a área AE precisa ser escalonada na proporção em que
As três componentes de corrente de base

Tendo como referência a parte superior da Fig. 2.6, observa-se que a corrente de base consiste em três
componentes, denotados como iBE, iBB e iBC. Vamos examinar cada um deles em detalhes.
• O componente iBE consiste em lacunas injetadas no emissor. Esse componente é a contrapartida
dos elétrons injetados na base, de modo que podemos adaptar as Equações (2.10) e (2.11) para o
caso de lacunas injetadas no emissor e escrever
(2.13)
em que Dp é a difusividade de lacunas e WE é a largura de emissor, também chamada de compri-

mento de emissor.
• O componente iBB consiste em lacunas recombinando com os elétrons que transitam do emis-
sor para o coletor. Para desenvolver uma expressão para esse componente, observamos que,
no modo de operação ativo, o TBJ sustenta uma nuvem de elétrons em excesso em sua região
de base. Vamos chamar essa carga total de Qn. Se um elétron transitando demora em média ␶n
segundos para recombinar com uma lacuna na região de base, então o excesso de carga perdido
por recombinação em um segundo é Qn/␶n e seu negativo é precisamente a corrente de lacunas iBB
necessária para repor as lacunas perdidas por recombinação.
Para obter uma expressão para Qn, seja a Fig. 2.8 e considere uma fatia vertical de espessura
dx. O volume dessa fatia é AEdx. Para encontrar a carga em excesso dQn(x) dentro dessa fatia,
primeiro multiplique seu volume por n’B(x) para encontrar o número de elétrons em excesso e,
depois, multiplique por q para encontrar a carga propriamente dita, ou dQn(x) nB (x)qAEdx.
A carga em excesso total dentro da região de base é então encontrada integrando-se ao longo do
comprimento dessa região
em que usamos geometria simples para encontrarmos a área do triângulo e, também, substituí-
mos nB0 n2i 兾NAE. Lembrando que iBB Qn/␶n, finalmente obtemos
(2.14)
em que ␶n é chamado de tempo de vida médio do elétron na base.

• O componente iBC tem em conta a geração térmica de pares elétron-lacuna dentro da RCE da
junção BC inversamente polarizada. Uma vez gerados, lacunas e elétrons são arrastados para
sentidos opostos pelo forte campo elétrico ECB presente na região. Dependendo da qualidade
de fabricação, a fuga de superfície pode também estar presente. Folhas de dados de TBJs ge-
ralmente reportam ICB0, a corrente de fuga CB com o emissor aberto. À temperatura ambiente,
ICB0 geralmente está na faixa de 1 nA a 1 pA e, uma vez que tal corrente é tão pequena, ela
normalmente é ignorada na realização de cálculos manuais. No entanto, essa corrente é muito
dependente da temperatura, dependência que os engenheiros quantificam por meio da seguinte
regra prática:
A corrente de fuga ICB0 dobra para cada aumento de cerca de 10°C na temperatura.
nB(x)
nB0 (evBE冫VT 1)

dQn
nB0 x
0 WB
dx
FIGURA 2.8 Cálculo da carga em excesso Qn na região de base.

Por consequência, se temperaturas de operação suficientemente elevadas são esperadas, pode

ser necessário levar em conta a corrente de fuga, mesmo no decorrer de nossas análises e cálculos
manuais.
Observando novamente a Fig. 2.6, notamos que todos os componentes de corrente de base con-
sistem de lacunas. No entanto, o eletrodo de base, que costuma ser feito de metal, conduz apenas pelo
fluxo de elétrons. Segue-se que, a fim de assegurar a continuidade entre os dois tipos de corrente, pares
de elétron-lacuna livres devem ser gerados automaticamente na interface metal-base. Uma vez gera-
dos, as lacunas progridem para a região de base para sustentar iBE iBB, enquanto os elétrons vão pelo
fio da base para sustentar iB.
Uma fração das lacunas necessárias para sustentar iBE iBB também vem do coletor, sob a forma
de iBC. Como mencionado, iBC aumenta com a temperatura. Vale ressaltar que podemos aumentar iBC
também por meio de incidência de luz sobre a RCE-BC. À medida que os fótons de luz colidem com
o cristal, eles fornecem energia suficiente para criar pares de lacuna-elétron livres, que são depois
arrastados para sentidos opostos pelo forte campo elétrico presente na região. Com luz suficiente, a
corrente de lacunas do coletor para a base pode ser aumentada a ponto de ligar de forma convincente
o TBJ, sem a necessidade de qualquer corrente iB fornecida externamente! Quando utilizado como um
dispositivo controlado por luz, o TBJ é chamado de fototransistor e encontra aplicação como parte de
um acoplador óptico ou opto-acoplador. Um acoplador óptico é constituído por um diodo emissor de
luz (LED) e um fototransistor montados na mesma estrutura. Quando uma corrente circula através do
LED, ele emite luz, o que, por sua vez, liga o TBJ. Uma vez que o LED e o TBJ são acoplados apenas
por meio de luminosidade, eles podem ser parte de circuitos separados e, portanto, fornecer isolação
galvânica entre esses circuitos. Também podemos acoplar um LED e uma TBJ por meio de uma fibra
óptica, permitindo a transmissão de informações de longas distâncias e com perda de sinal e interfe-
rência mínimas.
O ganho de corrente direto ␤F

A corrente de base no modo de operação ativo direto é iB iBE iBB iBC. Como mencionado, normal-
mente ignoramos iBC e escrevemos iB ⬵ iBE iBB. Usando as Equações (2.13) e (2.14), juntamente com
as Equações (2.10) e (2.11), colocamos iB na seguinte forma intuitiva
Comparando com a Equação (2.10), observamos que iB é linearmente proporcional a iC, uma relação
expressa como
em que ␤F é o ganho de corrente direto, mencionado anteriormente.
(2.15)
Essa expressão confirma os critérios já conhecidos para a fabricação de TBJs com altos valores de
ganho (␤F):
• Faça a largura WB pequena fabricando a base muito fina;
• Faça a relação NDE/NAB grande dopando o emissor muito mais fortemente do que a base.
A Equação (2.15) revela duas características adicionais que o fabricante pode explorar para maximizar
␤F: (a) fabricar o emissor longo (WE WD) para reduzir ainda mais iBE; (b) criar condições favoráveis
para um longo tempo de vida de portadores minoritários na base (␶n longo para TBJs npn e ␶p longo
para TBJs pnp) para reduzir ainda mais iBB.
EXEMPLO 2.2
Assumindo ␤F 100 no TBJ da Fig. 2.9a, encontre todas as correntes terminais (a) para o caso em
que o coletor é deixado desconectado e (b), em seguida, para o caso em que o coletor é conectado a
uma alimentação de 5 V, como mostrado. Discuta os vários componentes de corrente, bem como as
principais diferenças entre os dois casos.
5 V 5 V 5 V
IC
Não conectado
0,99 mA
IC
IB IB IB

1,0 mA 9,9 A
IE
4,3 k 4,3 k IE 4,3 k IE

1,0 mA 1,0 mA
5 V 5 V 5 V
(a) (b) (c)
Solução
(a) Deixar o coletor desconectado resulta em IC 0. A única parte em funcionamento no TBJ é ago-
ra a sua junção BE, que funciona como um diodo simples com a base como o anodo e o emissor
como o catodo. Assumindo uma queda de tensão típica de junção de 0,7 V, o emissor está em
0,7 V, de modo que a corrente do emissor é
Como IC 0 (coletor desconectado), devemos ter IB IE 1,0 mA. A situação é ilustrada na

Fig. 2.9b, em que observamos que tanto IE como IB consistem basicamente em elétrons injetados
do emissor para a região de base e que daí avançam para o terminal da base. Além disso, há uma
corrente de lacunas injetadas da base para o emissor, como é o caso de todas as junções pn, mas
esse componente é muito menor, devido à dopagem muito mais forte do emissor. Nessa situação,
o TBJ funciona como um diodo pn comum.
(b) Conectando o coletor à alimentação de 5 V, polarizamos inversamente a junção BC, tornando
possível que os elétrons injetados na base fina avancem para o coletor positivamente polarizado.
Alguns elétrons vão se recombinar com as muitas lacunas na base, mas a maioria vai se recombi-
nar no coletor. Agora, temos
ou
Neste caso, IB 1,0兾101 9,9 ␮A e IC 100 9,9 0,99 mA. A situação é mostrada na Fig.
2.9c, em que o principal evento agora é o fluxo de elétrons de E para C.
䊉
Exercício 2.1
Três estudantes estão discutindo se é possível sintetizar um TBJ simplesmente conectando duas
junções pn discretas “costas a costas”. O primeiro estudante propõe a criação de um TBJ npn
“caseiro” conectando em conjunto os anodos dos dois diodos discretos para obter a base tipo p e,
então, utilizando um dos catodos como o emissor tipo n e o outro como o coletor tipo n. O segundo
estudante alega que o dispositivo resultante não irá fornecer qualquer amplificação da corrente de
base. Por quê? Liste duas razões principais. Depois de ouvir os argumentos do segundo estudante,
o terceiro surge com uma alternativa melhor: usar a junção BE de um TBJ npn e a junção BC de
um TBJ npn diferente para garantir as restrições de dopagens relativas necessárias de um TBJ e,
então, conectar seus terminais de base juntos para formar a base do dispositivo composto (o ter-
minal coletor do primeiro TBJ e o terminal emissor do segundo TBJ são deixados desconectados).
O segundo estudante afirma que o dispositivo ainda não vai funcionar como um amplificador de
corrente. Por quê?
EXEMPLO 2.3
(a) Assumindo que a Equação (2.15) fornece ␤F 1兾(1兾150 1兾300) 100 para o TBJ da Fig.
2.9c, encontre IB, bem como os componentes de corrente da base IBE e IBB.
(b) O que acontece se o fabricante reduz WB pela metade? E se o fabricante dobra WB?
Solução
(a) Podemos facilmente encontrar
(b) Considerando que os termos do denominador na Equação (2.15) envolvem tanto WB quanto W2B,
é evidente que, reduzindo WB pela metade, temos
Refazendo cálculos similares, ainda obtemos IE 1,0 mA. No entanto, agora temos
IB 1,0兾241 4,15 ␮A, IC 0,996 mA, IBE 3,32 ␮A e IBB ⫽ 0,83 ␮A. Dobrando WB, temos
␤F ⫽ 1兾(1兾75 1兾75) 37,5, IB 1,0兾38,5 26 ␮A, IC 0,974 mA, IBE IBB 13 ␮A.
䊉
Uma aplicação prática: O TBJ como “booster” (intensificador) de corrente

Para começarmos a apreciar a utilidade do TBJ, vamos examinar o que poderia facilmente ser um pro-
jeto de amador: o projeto de uma fonte de alimentação regulada de 5 V e 200 mA a partir de uma fonte
de tensão não regulada, como uma bateria de 12 V. Com base no conhecimento adquirido até agora,
poderíamos começar com o projeto da Fig. 2.10a. Aqui, o diodo LM336-5.0 fornece uma referência
de tensão de 5 V de alta qualidade, que é utilizada para alimentar a carga por meio de um buffer (AOP
741 conectado como um seguidor de tensão). Esse circuito irá funcionar corretamente, mas apenas
para correntes de carga de até cerca de 25 mA, que é o valor que as folhas de dados reportam para
capacidade máxima de corrente de saída do AOP 741. Se o circuito que desejamos alimentar, denotado
aqui como uma carga LD, tentar absorver uma corrente IL superior a esse valor, a tensão de saída sim-
plesmente irá cair e a regulação será perdida.
Mas é justamente aí que o TBJ vem em nosso socorro! Se interpormos um TBJ entre o AOP
e a carga, como na Fig. 2.10b, a corrente de saída do AOP será intensificada por um fator de ␤F
1, como visto no Exemplo 2.2, fazendo com que uma corrente muito mais intensa flua da fonte
12 V 12 V
198 mA
3,0 k IL 3,0 k 1,98 mA
– –
741 741 F 100
VZ (5 V) VZ (5 V) ⬃5,7 V
LM336-5.0 VO (5 V) LM336-5.0 VO (5 V)
LD IL LD 200 mA
(a) (b)
FIGURA 2.10 Utilização de um TBJ para aumentar a capacidade de fornecimento de corrente de saída de
um AOP.
não regulada de 12 V, através do TBJ, para a carga. O comportamento do circuito é governado pela
já conhecida regra do AOP, que estabelece que o AOP irá fornecer qualquer tensão e corrente de
saída necessárias para fazer com que a tensão de sua entrada inversora (VO, nesse caso) acompanhe
a tensão de sua entrada não inversora (VZ). Em nosso caso, o AOP deve fornecer ao TBJ a corrente
que está dentro da capacidade de 25 mA do AOP 741. Assumindo uma queda de tensão típica da jun-
ção BE de cerca de 0,7 V, observamos que o AOP também deve fornecer a tensão de base
VB VBE VE ⬵ 0,7 5,0 5,7 V
Mas essa tensão também está dentro da capacidade de tensão de saída do 741.
Na aplicação que acabamos de ilustrar, o TBJ é empregado para intensificar ou aumentar a capa-
cidade de fornecimento de corrente de saída de um dispositivo de baixa potência, como um AOP. Nessa
função, o TBJ encontra aplicação em uma grande variedade de circuitos relacionados a potência, den-
tre os quais fontes de alimentação reguladas e amplificadores de potência de áudio são dois exemplos
comuns. Ainda que os reguladores de tensão estejam disponíveis na forma de CIs, é instrutivo para o
iniciante montar os circuitos da Fig. 2.10 e testá-los em laboratório.
A operação do TBJ pnp no modo de operação ativo direto

A Fig. 2.11 mostra as correntes relevantes no interior do TBJ pnp. Comparando-o com o npn da Fig.
2.6, notamos uma grande semelhança, exceto pela permuta de lacunas e elétrons, assim como pela
inversão das polaridades de tensão e dos sentidos de corrente. Como sabemos, o evento principal
agora é um fluxo de lacunas do emissor, através da base fina, para o coletor. Sem repetir as deduções,
podemos simplesmente aproveitar os resultados desenvolvidos para o TBJ npn e escrever
(2.16)
onde
(2.17)
Aqui, Dp é a difusividade de lacunas e NDB é a concentração de doadores na base. Além disso, temos
vEB vBC
B

(⬃0,7 V) (0,2 V)
iB

iEB
iBC

iE iBB iC

E C

p EBE n EBC p
FIGURA 2.11 Correntes relevantes em um TBJ pnp operando no modo ativo direto.
(2.18)
onde Dn é a difusividade de elétrons, NDB é a concentração de doadores na base, NAE é a concentração

de receptores no emissor e ␶p é o tempo de vida médio de lacunas na base.
As Equações (2.11) e (2.17) revelam uma característica adicional interessante: o fator de escala
Is é proporcional à difusividade (Dn ou Dp) das cargas que produzem a corrente principal no TBJ. Isso
não é surpresa, já que a corrente do coletor é do tipo difusão. Quando estudarmos os MOSFETs no
próximo capítulo, vamos encontrar um fator de escala similar, chamado de parâmetro de transcondu-
tância k, que, por sua vez, é proporcional à mobilidade (␮n ou ␮p) das cargas responsáveis pela corrente
principal no dispositivo. Isso ocorre porque, no caso do MOSFET, a corrente é do tipo deriva. A Fig.
1.37 mostra que, para uma dada densidade de dopagem, a mobilidade e a difusividade do elétron são
de duas a três vezes maior do que a mobilidade e a difusividade da lacuna, respectivamente. Por essas
razões, TBJs npn são geralmente preferíveis em relação aos pnp, e FETs de canal n são preferíveis em
relação aos de canal p.
Dependência de ␤F em relação a IC e T
O ganho de corrente ␤F não é constante, mas varia tanto com a corrente de operação IC como com a
temperatura T. Isso é ilustrado na Fig. 2.12 para o caso do popular TBJ 2N2222. Para um valor fixo
de T, seja T 25°C, ␤F é aproximadamente constante apenas nas vizinhanças de IC 100 ␮A para
esse dispositivo específico. Em níveis de corrente mais elevados, ␤F diminui devido à concentração de
300
iC
F
T 125 C
Ganho de corrente
200
Q T 25 C
VCE
Q2N2222 100
1V

iB T 55 C
0
1 10 100 103
0 IC ( A)
(a) (b)
FIGURA 2.12 (a) Circuito do PSpice para mostrar (b) a dependência de ␤F em relação a IC e T para o TBJ
2N2222.
corrente e aos efeitos de injeção de alto nível. Em níveis de corrente mais baixos, o ganho de corrente
diminui devido à recombinação de portadores no interior da RCE-BE. Isso resulta em um componente
de corrente de base adicional que, embora sempre presente, torna-se relevante apenas em níveis de
corrente baixos. A menos que seja dito o contrário, vamos assumir ␤F constante em todos os nossos
cálculos, para simplicar.
2.3 A CARACTERÍSTICA i-v DE TBJS

As características mais importantes de um TBJ npn no modo de operação ativo são o gráfico de iC versus
vBE e o gráfico de iC versus vCE, para diferentes condições de acionamento da junção BE. Como a junção
BE pode ser acionada tanto por tensão como por corrente, temos duas famílias de curvas, sendo que uma
é obtida traçando-se iC versus vCE para diferentes valores de VBE, e a outra traçando-se iC versus vCE para
diferentes valores de IB. Cada família oferece informações valiosas sobre a operação do TBJ. Também,
entende-se que o conjunto de conhecimentos que vamos adquirir para o TBJ npn, pode ser facilmente
estendido para o TBJ pnp permutando-se lacunas e elétrons assim como invertendo-se as polaridades de
tensão e os sentidos de corrente. As várias curvas i-v podem ser visualizadas ou no laboratório, por meio
de um osciloscópio equipado com um módulo que permita traçar curvas, ou em um monitor de computa-
dor por meio do PSpice. Nas explanações a seguir, vamos usar o popular TBJ npn 2N2222 como exemplo.
O leitor pode realizar uma busca na Internet por folha de dados de TBJs populares, como o 2N2222, e
consultá-las com frequência para desenvolver percepção do lado prático da teoria que vamos estudar.
A característica exponencial
A Fig. 2.13 mostra um circuito do PSpice para exibir a característica iC-vBE do TBJ npn 2N2222 usan-
do o modelo disponível na biblioteca do PSpice (veja o Apêndice 2A). O resultado, mostrado na Fig.
2.13b, é a familiar curva exponencial prevista pela Equação (2.10), embora com uma pequena modi-
ficação que discutiremos a seguir, em conexão com a Equação (2.11). O modelo do PSpice usa Is
14,34 fA. Lembre-se de que a junção BE funciona como um diodo pn comum, exceto que quase todos
os elétrons injetados na base vão para o coletor em vez de para o terminal da base. Consequentemente,
todas as propriedades exibidas pela junção pn também são válidas para a característica iC-vBE do TBJ.
Em particular, as seguintes regras práticas também são válidas para os TBJs:
• Para efetuar uma variação de uma oitava em iC, precisamos variar vBE de 18 mV (regra dos
18 mV).
• Para efetuar uma variação de uma década em iC, precisamos variar vBE de 60 mV (regra dos 60 mV).
10
Q
iC IC gm
iC (ma)
Q
Q2N2222 VCE
1V
vBE
VBE
0
500 600 700 800
0 vBE (mV)
(a) (b)
FIGURA 2.13 Utilização do PSpice para visualzar a curva i-v exponencial do TBJ 2N2222.
• A queda de tensão VBE exibe um coeficiente de temperatura de cerca de 2 mV/°C (regra dos
2 mV/°C).
A inclinação da curva iC-vBE em um ponto de operação particular Q Q(IC, VBE) é denotada
como gm e é chamada de transcondutância (em A/V),
(2.19)
Derivando a Equação (2.10), encontramos, facilmente,
(2.20)
que nos permite calcular a transcondutância de TBJs para qualquer corrente de polarização IC. Para
termos uma ideia, em IC 1 mA obtemos gm 38 mA/V, que muitas vezes é expresso na forma alter-
nativa gm 1/(26 ).
(O leitor que já teve algum contato com o MOSFET pode ter observado uma similaridade com a
transcondutância do MOSFET expressa na forma gm ID/(0,5VOV), em que VOV é a tensão de “overdri-
ve” ou tensão de trabalho necessária para manter uma dada corrente de dreno ID. Em geral, 0,5VOV
VT, de modo que, para a mesma corrente de polarização, um FET normalmente vai exibir uma trans-
condutância muito menor do que o TBJ. Esse é um problema notável dos FETs se comparados ao
TBJs, sobretudo no projeto de amplificadores de alto ganho.)
A característica iC-vCE para diferentes tensões VBE

A Fig. 2.14a mostra um circuito do PSpice para visualizar as curvas iC-vCE do 2N2222 para diferentes
tensões de acionamento VBE. No exemplo mostrado, VBE é variada de 650 mV até 710 mV em incre-
mentos de 10 mV. Da Fig. 2.14b, notamos que, para valores suficientemente positivos de vCE, as curvas
i-v são bastante planas e, assim, um indicativo de comportamento de fonte de corrente controlada por
tensão do TBJ. Essa é a região ativa direta (FA) de operação. Nessa região, o espaçamento entre as
curvas aumenta exponencialmente com os passos de VBE, de acordo com a Equação (2.10). (O leitor já
familiarizado com MOSFETs vai se lembrar de que o espaçamento entre as curvas aumenta apenas de
forma quadrática com cada passo de VGS.)
Para baixos valores de vCE, as curvas se inclinam para baixo, indicando uma redução progres-
siva de iC. Isso é devido ao fato de que, uma vez que o valor de vCE cai abaixo de VBE, a junção BC
torna-se diretamente polarizada, aumentando o componente de corrente iBC da região de base para
12
VBE 710 mV
8 VBE 700 mV
iC
iC (ma)
VBE 690 mV
Q 4 VBE 680 mV
Q2N2222 v VBE 670 mV
CE
VBE 660 mV
VBE
VBE 650 mV
0
0 0,2 0,4 0,6 0,8 1,0
0 vCE (V)
(a) (b)
FIGURA 2.14 Utilização do PSpice para visualizar as curvas iC-vCE do 2N2222 para diferentes valores de VBE
e 0 vCE 1V.
a região de coletor. Pela LKC, a corrente no terminal do coletor agora é iC Isexp(VBE 兾VT) iBC.
Como a junção BC se torna cada vez mais polarizada diretamente, iC decresce até cair a zero, quando
os dois termos se anulam de forma mútua. Isso ocorre para vCE próximo de 0 V, embora não necessa-
riamente em 0 V, uma vez que as correntes de saturação das duas junções em geral não são idênticas
em valor. Quando ambas as junções estão polarizadas diretamente, diz-se que o TBJ está operando
no modo de saturação (Sat). A razão para esse nome se tornará clara à medida que prosseguirmos.
O efeito Early
Se visualizarmos as curvas iC-vCE em uma escala horizontal mais compacta (comprimida), como na
Fig. 2.15, notamos que a inclinação das curvas na região ativa aumenta progressivamente com vBE.
Além disso, as extrapolações de todas as curvas se encontram em um ponto comum localizado em
vCE VA. Chamada de tensão Early em homenagem à James M. Early, quem primeiro investigou
esse fenômeno, VA geralmente está na faixa de 10 V até 100 V. O valor usado no modelo do PSpice para
o TBJ 2N2222 é VA 75 V.
A inclinação das curvas iC-vCE dá-se devido ao fato de que a largura de base eficaz WB diminui
com o aumento de vCE, um fenômeno adequadamente designado modulação da largura de base, ou
efeito Early. Para visualizar esse efeito, suponha que o TBJ está inicialmente polarizado em algu-
ma tensão vCE VCE1 na região ativa (veja a Fig. 2.16a). Para essa situação inicial, temos a largura
de base WB1, a densidade de corrente de elétrons Jn1 (veja a Fig. 2.16b) e a corrente de coletor IC1
(Jn1AE). Se aumentarmos vCE para o novo valor VCE2, a quantidade de polarização inversa através
da junção BC também vai aumentar, indicando um aumento correspondente no campo elétrico ECB
no interior de sua região de cargas espaciais (RCE). Considerando novamente a Fig. 2.5, podemos
afirmar que o aumento do número de linhas de campo somente pode ocorrer à custa de um alarga-
mento da RCE, de modo a descobrir mais íons. Consequentemente, a largura de base vai diminuir
para um novo valor WB2 (<WB1), como ilustrado na Fig. 2.16b. Porém, com uma largura de base
menor, a inclinação de n'B(x) aumenta, elevando a densidade de corrente para o novo valor Jn2 ( Jn1)
e, finalmente, a corrente de coletor para IC2 ( IC1). A cadeia de relações de causa e efeito é resumida
conforme a seguir:
(aumento de vCE) ⇒ (alargamento da RCE-BC) ⇒ (encolhimento de WB)
⇒ (aumento da inclinação de n'B) ⇒ (aumento de Jn)
É evidente que, embora a corrente iC seja controlada principalmente por vBE, ela também depen-
de, mesmo que fracamente, de vCE. Para indicar essa dependência, a Equação (2.10) é modificada como
(2.21)
15
10
iC (mA)
0
VA 0 10 20
vCE (V)
FIGURA 2.15 Ilustração do efeito Early e da tensão Early.

iC nB (x) (cm3)
Q2 VBE nB0 (evBE冫VT 1)

IC2
IC1
Q1
Jn1
Jn2
vCE nB0 x
0 VCE1 VCE2 0 WB2 WB1
(a) (b)
FIGURA 2.16 Ilustração do efeito de modulação da largura de base.
Observamos que, quanto mais estreita for a base com a qual o TBJ foi fabricado inicialmente,
mais pronunciado é o efeito Early e, portanto, menor o valor de VA. Estamos agora em condições de
avaliar a consistência (por amostragem) da simulação do PSpice da Fig. 2.13, uma tarefa que um en-
genheiro deve sempre executar como uma questão de bom hábito de trabalho. Assim, escolhendo, por
exemplo, VBE 700 mV, usamos a Equação (2.21) com VCE 1,0 V para encontrar
que está de acordo com o valor da curva da Fig. 2.13b.
A característica iC-vCE para diferentes correntes IB

Dado que o TBJ permite tanto controle de tensão como de corrente, uma forma alternativa de caracteri-
zá-lo é exibir suas curvas iC-vCE para diferentes correntes de acionamento IB. No exemplo da Fig. 2.17,
IB é variada de 0 a 60 ␮A em passos de 10 ␮A. Para IB 0, temos IC 0 e diz-se que o TBJ está cor-
tado (CO). Notamos que o espaçamento entre as curvas na região ativa é agora muito mais uniforme.
Também, como no caso de acionamento por tensão, as curvas são um pouco inclinadas devido ao efeito
Early. Uma vantagem desse tipo de característica é que ela nos permite encontrar ␤F em um dado ponto
de operação da região ativa. Por exemplo, considere o ponto QF situado sobre a curva IB 60 ␮A em
VCE 0,8 V. Uma leitura visual da corrente de coletor fornece aproximadamente IC 10,5 mA. Con-
12
IB 60 A
IB 50 A
8
iC
40 A
iC (ma)
IB
IB 30 A
Q 4
v IB 20 A
Q2N2222
CE
IB 10 A
IB
0 IB 0
0 0,2 0,4 0,6 0.8 1,0
0 vCE (V)
(a) (b)
FIGURA 2.17 Utilização do PSpice para visualizar as curvas iC-vCE do 2N2222 para diferentes valores de IB e 0 vCE 1V.
sequentemente, o ganho de corrente em um dado ponto de operação QF(IC, VCE) QF(10,5 mA; 0,8 V)
é 10,5/0,060 174.
Assim como no caso de acionamento por tensão, as curvas se curvam para baixo para valores
pequenos de vCE. Esse comportamento das curvas é, novamente, devido ao fato de que, uma vez que
o valor de vCE cai abaixo de VBE, a junção BC torna-se diretamente polarizada, absorvendo a corrente
iBC da base para o coletor. Esse novo componente de corrente subtrai das correntes existentes, tanto
na base como no coletor, de modo que a corrente líquida no terminal do coletor agora é iC ␤F(IB
iBC) iBC ␤FIB ⫺ (␤F 1)iBC. Como a junção BC se torna cada vez mais polarizada diretamente, iC
decresce até cair a zero, quando os dois termos se anulam mutuamente. Como o efeito de iBC é agora
amplificado por ␤F 1, é preciso uma quantidade menor de polarização direta para provocar o início
da saturação. Comparando com a Fig. 2.14b, as curvas agora começam a se curvar “mais cedo”, isto é,
ligeiramente mais para a direita.
O modo ativo reverso (RA)

Se permitirmos que vCE assuma valores negativos no circuito da Fig. 2.17a, então os papéis do emissor
e do coletor serão permutados (junção BC polarizada diretamente e junção BE inversamente polari-
zada). Quando opera nesse modo, chamado de modo ativo reverso (RA), o TBJ exibe um ganho de
corrente baixo, agora definido como
Isso está ilustrado na parte inferior esquerda da Fig. 2.18a para o popular TBJ 2N2222. O ganho menor
deriva do fato de que elétrons são agora injetados na base a partir da região de coletor levemente do-
pada e as lacunas são injetadas na região de coletor a partir da região de base mais fortemente dopada.
Claramente, as condições que eram críticas para assegurar um ganho elevado de corrente na região
direta ativa passam a ser prejudiciais para a operação na região ativa reversa. Transistores reais apre-
sentam valores de ␤R que vão desde valores mais altos como 10 até valores baixos como 0,1 ou ainda
menores (veja os problemas no fim do capítulo para ter exemplos de como medir ␤R).
Com a exceção de alguns casos especiais, a operação do TBJ na região ativa reversa dificilmente
oferece vantagens práticas. Vamos rever esse modo novamente no Capítulo 6, quando estudarmos o
tempo de armazenamento do TBJ em aplicações de chaveamento. Por conveniência, os quatro modos
de operação de um TBJ estão tabulados na Fig. 2.18b. Essa tabela se aplica tanto para o TBJ npn como
para o pnp.
4,0
Saturação
Ativa direta
iC (ma)
2,0
B-E B-C Modo
IB aumentando
R R CO
Corte
F R FA
1,0 0,5 0
IB aumentando R F RA
0 0,5 1,0
0,5 F F Sat
Ativa reversa vCE (V)
(a) (b)
FIGURA 2.18 (a) As quatro regiões de operação do popular TBJ npn 2N2222. (b) Os quatro modos de ope-
ração do TBJ (a letra F – forwad – está associada à polarização direta e a letra R – reverse – está associada
à polarização reversa).
Tensões de ruptura do transistor

Com polarização reversa suficiente, cada junção de TBJ pode ser levada à região de ruptura. Como o
lado do emissor é fortemente dopado, a junção BE (com o terminal do coletor) se rompe pelo mecanis-
mo Zener, normalmente em uma tensão de ruptura BVEBO ⬵ 6 V*. Esse modo, embora não necessaria-
mente destrutivo desde que seja limitada a dissipação de potência, deve ser evitado, uma vez que ele
tende a degradar, e muito, o valor de ␤F.
Por outro lado, para permitir a operação ao longo de uma adequada ampla faixa de valores de
vCE, o lado do coletor é dopado muito mais levemente, de modo que, nesse caso, a ruptura ocorre pelo
mecanismo avalanche. O processo de ruptura das características iC-vCE, ilustradas na Fig. 2.19, é muito
mais complexo do que aquele que ocorre em uma junção pn básica, devido à amplificação de corrente
provida pelo próprio TBJ. Qualquer corrente que entra na base, seja gerada termicamente na RCE-BC,
seja desencadeada pelo início do processo de avalanche, é amplificada por ␤F. Além disso, ␤F começa
baixo, porém cresce com a própria corrente, conforme Fig. 2.12. É suficiente dizer aqui que, devido à
amplificação de corrente, o valor de BVCEO é sensivelmente menor do que a tensão de ruptura da junção
pn sozinha, isto é, com o emissor aberto. É evidente que a operação do TBJ deve ser restringida a uma
faixa de valores de vCE menores do que BVCEO, considerando uma margem de segurança adequada. Se
um dado TBJ não satisfaz os requisitos da aplicação em questão, um tipo diferente com uma especifi-
cação de BVCEO superior deve ser selecionado. TBJs estão disponíveis em uma ampla faixa de valores
nominais de BVCEO, que vão desde seis volts para TBJs destinados a aplicações digitais, até muitas
centenas de volts para TBJs destinados a aplicações de potência.
iC
iB 0
FIGURA 2.19 Características de 0 vCE

ruptura do coletor-emissor. 0 BVCEO
2.4 REGIÕES DE OPERAÇÃO E MODELOS DO TBJ

Vamos examinar novamente os vários modos de operação do TBJ com mais detalhes e desenvolver
modelos do TBJ adequados para agilizar nossos cálculos manuais em análise cc. Por analogia com os
diodos pn, estipularemos que, para tornar um TBJ totalmente condutivo, ele necessita de uma queda de
tensão BE de aproximadamente 0,7 V. Expressamos isso escrevendo
VBE(on) 0,7 V (2.22a)
para um TBJ npn e VEB(on) 0,7 V para um TBJ pnp. Para fins de registro de nossos cálculos, estipula-
remos que para levar um TBJ para a fronteira de condução (EOC**) ele necessita de uma queda BE de
aproximadamente 0,6 V, ou
VBE(EOC) 0,6 V (2.22b)
* N. de T.: BV se refere a breakdown voltage, do inglês.

** N. de T.: Do inglês, edge of conduction (EOC).
para um TBJ npn e VEB(EOC) 0,6 V para um TBJ pnp. À medida que avançarmos, veremos que, quando
desejamos que um TBJ opere em saturação, sua corrente de base é feita de propósito consideravelmen-
te maior do que no modo ativo direto, para ser conservador. Consequentemente, a queda BE também
tende a ser ligeiramente maior. Vamos estipular
VBE(sat) 0,8 V (2.22c)
para um TBJ npn e VEB(sat) 0,8 V para um TBJ pnp. As diferenças acima são menores e muitos auto-
res usam o mesmo valor de 0,7 V para todos os casos. Porém, como mencionado, vamos manter essas
distinções principalmente para fins de registro de cálculos.
A região de corte (CO)

A região de corte (CO) é definida como
iC 0
nas características iC-vCE (veja a Fig. 2.20a). Um TBJ opera em corte (CO), quando nenhuma junção é
suficientemente polarizada diretamente para conduzir corrente significativa. Podemos, portanto, igno-
rar todas as correntes e dizer que, para efeitos práticos, as portas BE e CB funcionam como circuitos
abertos, como modelado na Fig. 2.20b. Porém, como sabemos, uma corrente reversa de junção dobra
para cada aumento de 10°C na temperatura; assim, se temperaturas de operação elevadas são espera-
das, o projetista deve verificar se as correntes de fuga reais afetam o desempenho do circuito no limite
superior da faixa de temperatura.
A região ativa direta (FA)

A região ativa direta, destacada na Fig. 2.21a, é definida como
iC 0 vCE VCE(EOS) (⬵0,2 V)
em que o subscrito EOS se refere à fronteira de saturação*. (Para um TBJ pnp, essas condições são
iC 0 e vEC VEC(EOS) ⬵ 0,2 V.) Para que um TBJ npn opere na região ativa, sua junção BE deve ser
polarizada diretamente em vBE VBE(on) ⬵ 0,7 V e sua junção BC deve ser polarizada inversamente ou,
quando muito, pode ser levemente polarizada diretamente, mas não o suficiente para conduzir qualquer
corrente direta significativa iBC. Julgando pelas características do 2N2222 da Fig. 2.17b, que são típi-
cas de TBJs de média e baixa potências, percebemos que esse TBJ tolera uma pequena quantidade de
polarização direta da junção BC e ainda fornece curvas planas ao longo de uma ampla faixa até vCE ⬵
0,2 V, em que vBC vBE vCE ⬵ 0,7 0,2 0,5 V.
C C
iC
B B
0
vCE E E
0 Região de corte
(a) (b)
FIGURA 2.20 A região de corte e o modelo para grandes sinais correspondente do TBJ npn.
* N. de T.: Do inglês, edge of saturation (EOS).

iC
QFA C
IC IB
IB aumentando
IB IC
IC
B C
IB
B VBE(on) F IB
0,7 V
VCE(EOS) VCE vCE

(0,2 V) E E
(a) (b)
FIGURA 2.21 A região ativa direta e o modelos de grandes sinais correspondente do TBJ npn.
As curvas na região FA são aproximadamente horizontais, indicando um comportamento de fon-

te de corrente. Assim, modelamos a porta CE como uma fonte de corrente controlada por corrente
(CCCS*) como na Fig. 2.21b
IC ␤F IB (2.23)
Alguns autores também incluem uma resistência ro de valor elevado em paralelo com a CCCS para mo-
delar a inclinação das curvas. Porém, no curso de cálculos cc, essa resistência, em geral, é ignorada para
facilitar o raciocínio; assim, vamos omiti-la. Como mostrado na figura, a porta BE é modelada como um
diodo pn comum, isto é, com uma fonte de tensão VBE(on) ⬵ 0,7 V. Como mencionado, o valor de ␤F em
qualquer ponto de operação QFA dentro da região ativa é encontrado como
(2.24)
Pela LKC, temos IE IB IC IB ␤F IB ou
IE (␤F 1)IB (2.25)
Também temos IC ␤F IB ␤F IE兾(␤F 1), ou
IC ␣F IE (2.26)
onde ␣F, conhecido como ganho de corrente direto de base comum, é
(2.27)
Por outro lado, ␤F é chamado de ganho de corrente direto de emissor comum. Se ␣F é conhecido, então
␤F é encontrado como
(2.28)
Como mencionado, um TBJ geralmente pode ter ␤F 100 e, portanto, ␣F 100/101 0,99. Da mes-
ma forma, se ␤F 250, então ␣F 0,996. Observamos que ␣F é menor que a unidade, embora muito
próximo dela. Uma pequena variação em ␣F geralmente resulta em uma variação muito maior em ␤F;
* N. de T.: Do inglês current controlled current source (CCCS).

assim, deve-se ter cuidado na aplicação da Equação (2.28). Em função da proximidade de ␣F da unida-
de, a Equação (2.26) geralmente é aproximada como IC ⬵ IE, mas apenas na região FA.
A região de saturação (Sat)

A região de saturação, destacada na Fig. 2.22a, é definida como
iC 0 0 vCE VCE(EOS) ⬵ 0,2 V
(Para um TBJ pnp, essas condições são iC 0 e vEC VEC(EOS) ⬵ 0,2 V). Como sabemos, na saturação
a junção BC se torna diretamente polarizada, absorvendo corrente para fora da região de base e, assim,
permitindo que apenas uma fração de IB seja amplificada por ␤F. Consequentemente, para uma dada
corrente de base IB, a corrente de coletor em qualquer ponto de operação Qsat na região de saturação
será sempre menor do que a corrente de coletor em um ponto de operação QFA na região ativa direta.
Em outras palavras, temos sempre IC(sat) ␤FIB. A relação IC(sat)/IB, adequadamente denotada como ␤sat,
é tal que
(2.29)
Essa desigualdade proporciona um teste alternativo para determinar se um TBJ está operando em
saturação.
As curvas na região de saturação são relativamente íngremes, indicando um comportamento de
fonte de tensão. Além disso, essas curvas estão agrupadas em algum ponto no meio da região de satu-
ração. Consequentemente, como ilustrado na Fig. 2.22b, modelamos a porta CE como uma fonte de
tensão
VCE(sat) ⬵ 0,1 V (2.30)
Alguns autores também incluem uma resistência RCE(sat) de valor adequadamente pequeno em série
com essa fonte para modelar a inclinação das curvas. Porém, no curso de cálculos cc, essa resistência
costuma ser ignorada para simplificar o raciocínio; assim, vamos omiti-la. Como mostrado na figura,
a porta BE é modelada como um diodo pn comum, porém com uma queda de tensão ligeiramente
maior VBE(sat) ⬵ 0,8 V para ter em conta o fato de que, em aplicações reais, um TBJ é operado em
saturação com uma corrente de base maior do que as usuais. É importante perceber que, devido à de-
sigualdade da Equação (2.29), as Equações (2.23) a (2.28) deixam de ser válidas quando o TBJ entra
em saturação. A região de validade dessas equações é apenas a região FA. No entanto, ainda temos,
pela LKC, IE IB IC.
iC
IB aumentando
IB C
IB IC(sat)
IC(sat)
B C
IC(sat) Qsat
IB VCE(sat)
B VBE(sat)
0,8 V 0,1 V
VCE(sat) VCE(EOS) vCE

(0,1 V) (0,2 V) E E
(a) (b)
FIGURA 2.22 A região de saturação e o modelo para grandes sinais correspondente do TBJ npn.
EXEMPLO 2.4
Suponha que um TBJ é polarizado na região ativa com VBE 700 mV e VCE 1 V, e é obtido que ␤F
100. Se VCE é gradualmente reduzida até que uma queda de 10% seja observada em ␤F, qual é o valor
de VCE? Para simplificar, assuma que as junções BE e BC têm valores idênticos de Is.
Observação: quando essa queda ocorre, diz-se que o TBJ está em saturação leve, uma condição tam-
bém referida como fronteira de saturação (EOS).
Solução
Em saturação leve, a junção BC se torna fracamente polarizada diretamente e conduz uma corrente IBC
苷 0. Para provocar uma queda de 10% em ␤F (IC/IB), IB deve ser aumentada cerca de 10%, e esse au-
mento é precisamente IBC. Impondo IBC ⬵ 0,1 IB 0,1(IC 兾100) IC 兾103 indica que IBC é três décadas
menor do que IC. Pela regra dos 60 mV, VBC VBE 3 60 mV 700 180 520 mV. Pela LKT,
VCE VBE VCE 0,18 V (⬵0,2 V geralmente assumido).
䊉
Modelos para grandes sinais para um TBJ pnp

Como já mencionado, o conjunto de conhecimentos pertencentes ao TBJ npn pode ser facilmente es-
tendido para o pnp, desde que invertamos todos os sentidos de corrente e as polaridades de tensão. Os
modelos pnp estão mostrados na Fig. 2.23. Para apontar as semelhanças e diferenças entre os dispositi-
vos npn e pnp, bem como para iniciar o leitor nas metodologias básicas de circuitos com TBJs, vamos
considerar um exemplo de circuito prático.
E E E E
IB IB
B VEB(on) B VEB(sat) VEC(sat)
F IB
0,7 V 0,8 V 0,1 V
IC IC(sat)
B C B C
IB IC
C C
(a) (b)
FIGURA 2.23 Modelos para grandes sinais do TBJ pnp na região (a) ativa direta e (b) de saturação.
EXEMPLO 2.5
No circuito da Fig. 2.24, encontre V1 de modo que V2 5 V. Mostre todas as tensões e correntes em
seu circuito final.
Solução
Vamos começar em V2 e fazer o caminho de volta para V1, um passo de cada vez. O resultado numérico
de cada passo é identificado pelo número do passo correspondente na Fig. 2.25.
1. Pela lei de Ohm, a corrente de coletor de Q2 é IC2 V2 兾R5 5兾1 5,0 mA, fluindo para fora do
dispositivo.
2. Assuma que Q2 está na região FA. Então, a corrente de seu emissor é IE2 IC2 兾␣F2 5兾(100兾101)
5,05 mA, fluindo para dentro de Q2.
3. Pela lei de Ohm e pela LKT, a tensão do emissor de Q2 é VE2 VCC R4 IE2 15 1,2 5,05
8,94 V.
4. Verificação: VEC2 VE2 VC2 8,94 5 3,94 V 0,2 V, confirmando, portanto, que Q2 está
na região FA.
VCC (15 V)
R4
R2 1,2 k
30 k
F1 F2 100
Q2
R1 VBE1(on) VEB2(on) 0,7 V
Q1
V2 VCE1(EOS) VEC2(EOS) 0,2 V
110 k
V1 R5
R3
18 k 1,0 k
15 V
R4 5,05 mA 2
7 0,225 mA R2
8,94 V 3
0,05 mA 5 0,7 V

3,94 V 4
8,24 V 6
8 0,275 mA Q2
13 2,75 A 5,0 V
12 5,7 V Q1
3,24 V 11
R1
0,7 V
5,0 V 10 R5 5,0 mA 1
14 6,0 V

9 0,278 mA R3
FIGURA 2.25 Circuito da Fig. 2.24 com cada tensão e corrente identificada pelo número do passo de cálcu-
lo correspondente no texto.
5. Como Q2 está na região FA, sua corrente de base é IB2 IC2兾␤F2 5兾100 0,05 mA, fluindo
para fora de Q2.
6. Pela LKT, a tensão da base de Q2 é VB2 VE2 VEB2(on) 8,94 0,7 8,24 V. Essa é também a
tensão de coletor VC1 de Q1.
7. Pela lei de Ohm, a corrente através de R2 é IR2 ( VCC VC1)兾R2 (15 8,24)兾30 0,225 mA.
8. Pela LKC, a corrente de coletor de Q1 é IC1 IR2 IB2 0,225 0,05 0,275 mA, fluindo para
dentro de Q1.
9. Assuma que Q1 está na região FA. Então, a corrente de seu emissor é IE1 IC1兾␣F1
0,275兾(100兾101) 0,278 mA, fluindo para fora de Q1.
10. Pela lei de Ohm, a tensão do emissor de Q1 é VE1 R3 IE1 18 0,278 5,0 V.
11. Verificação: VCE1 VC1 VE1 8,24 5 3,24 0,2 V, confirmando, portanto, que Q1 está na
região FA.
12. Pela LKT, a tensão de base de Q1 é VB1 VE1 VBE1(on) 5,0 0,7 5,7 V.
13. Como Q1 está na região FA, sua corrente de base é IB1 IC1 兾␤F1 0,275兾100 2,75 ␮A, fluin-
do para dentro de Q1.
14. Pela lei de Ohm e pela LKT, a tensão requerida é V1 R1 IB1 VB1 0,110 2,75 5,7 6,0 V.
O leitor é convidado a seguir cada passo em detalhes, consultando também os modelos da região
FA das Figs. 2.21b e 2.23a.
䊉
Encontrando o modo de operação de um TBJ

Uma tarefa frequente na análise cc de circuitos com TBJs é encontrar um modo de operação em deter-
minado circuito. Exceto o raramente utilizado modo ativo reverso, um TBJ pode estar nas regiões de
corte (CO), ativa direta (FA) ou de saturação (Sat). A seguir, apresentamos um caminho possível para
proceder caso um TBJ npn:
• Encontre a tensão de circuito aberto VBE(oc) produzida pelo circuito externo através da junção BC,
isto é, a tensão entre os nós B e E com o TBJ removido do circuito. Se VBE(oc) VBE(EOC) ⬵ 0,6 V,
então o TBJ está em corte (CO) e finalizamos. Caso contrário, ele está ligado e está operando ou
em FA ou em Sat.
• Assuma a operação na região FA. Usando o modelo do TBJ para grandes sinais na região FA, en-
contre o ponto de operação Q Q(IC, VCE) e verifique se a suposição estava correta examinando
VCE. Se VCE VCE(EOS) ⬵ 0,2 V, então o TBJ está de fato na região FA e finalizamos nossa análise.
• Por outro lado, se nosso cálculo fornece VCE VCE(EOS) ⬵ 0,2 V, o TBJ deve estar saturado e
precisamos recalcular IC, porém empregando o modelo de saturação, que utiliza VCE VCE(sat) ⬵
0,1 V. Como uma verificação final, determine a relação ␤sat IC 兾IB e verifique que de fato você
obtém ␤sat ␤F.
Esse procedimento também se aplica ao TBJ pnp, desde que invertamos todos os sentidos de
correntes e as polaridades de tensão. Especificamente, se VEB(oc) VEB(EOC) ⬵ 0,6 V, o dispositivo pnp
está em corte. Caso contrário, ele está ligado e precisamos examinar VE para informar o seu modo
de operação. Se nossos cálculos fornecerem VEC VEC(EOS) ⬵ 0,2 V, então o TBJ está na região FA.
Caso contrário, ele está saturado, e recalculamos IC empregando o modelo de saturação, que usa
VEC VEC(sat) ⬵ 0,1 V.
EXEMPLO 2.6
Considere que o TBJ da Fig. 2.26a tenha ␤F 125, bem como as tensões das Equações (2.22) e (2.30).
(a) Encontre todas as tensões e correntes do TBJ.
(b) Para que valor devemos aumentar RC para trazer o TBJ para a fronteira de saturação (EOS)?
(c) O que acontece se RC é aumentado para duas vezes o valor encontrado no item (b)?
Solução
(a) Uma vez que a base está em 0 V e RE está levando o emissor em direção à tensão de 5 V, é
evidente que o TBJ está ligado. Assuma que ele está na região ativa direta, de modo que VE
0,7 V. Então, IE [0,7 (5)]兾4,3 1,0 mA, IC (125兾126) 1,0 0,992 mA, VC
5 2 0,992 ⬵ 3,0 V e VCE VC VE 3 (0,7) 3,7 V.
Verificação: como VCE VCE(EOS) (3,7 V 0,2 V), o TBJ está de fato na região FA, como assumido em
nossa análise. A situação está resumida na Fig. 2.26b, que também mostra que IB 1,0兾126 8 ␮A.
Comentário: para o propósito de encontrar VC, poderíamos ter aproximado IC ⬵ IE 1,0 mA para ace-
lerar os nossos cálculos, obtendo resultados que ainda possuem boa exatidão.
(b) Na fronteira de saturação (EOS), todas as correntes ainda são como no caso FA, sendo que a
única diferença é que agora VCE VCE(EOS) 0,2 V. Como ilustrado na Fig. 2.26c, agora temos
VC VE VCE(EOS) 0,7 0,2 0,5 V. Portanto, o valor de RC que leva o TBJ para a EOS
é RC [5 (0,5)]兾0,992 ⬵ 5,5 k , como mostrado.
5 V 5 V 5 V 5 V
RC
IC 2 k 0,992 mA 5,5 k 0,992 mA 11 k 0,518 mA
2 k
3,0 V 0,5 V 0,7 V

8 A 8 A 0,459 mA
VCE 3,7 V 0,2 V 0,1 V

0,7 V 0,7 V 0,8 V
RE
4,3 k 1,0 mA 4,3 k 1,0 mA 4,3 k 0,977 mA
4,3 k
5 V 5 V 5 V 5 V
(a) (b) (c) (d )
FIGURA 2.26 (a) Circuito do Exemplo 2.6 e operação (b) na região ativa, (c) na EOS e (d) na região de saturação.
(c) Afirmamos que, com RC 2 5,5 11 k , o TBJ está saturado. Para nos convencermos, va-
mos imaginar que ele ainda está na região FA. Então, teríamos VC 5 11 0,992 5,9 V e
VCE 5,9 (0,7) 5,2 V, uma proposição impossível! Assim, o TBJ deve estar saturado
em VCE VCE(sat) 0,1 V e VBE(sat) 0,8 V.
Isso está ilustrado na Fig. 2.26d. Agora temos IE (5 0,8)兾4,3 0,977 mA, VC 0,8 0,1
0,7 V e IC 5,7兾11 0,518 mA. Pela LKC, a corrente de base é agora
IB IE IC 0,977 0,518 0,459 mA
um aumento significativo em relação ao valor na região FA de 0,008 mA!

Verificação: apenas para ter certeza, calcule ␤sat 0,518兾0,459 ⬵ 1,1. Como ␤sat ␤F (1,1 125), o
TBJ está de fato em saturação profunda!
䊉
No popular circuito da Fig. 2.27a, o divisor de tensão constituído por R1 e R2 estabelece uma ten-
são de polarização para a base, enquanto RE e RC definem o ponto de operação do TBJ. Para simplificar
a análise, é conveniente substituir o divisor de tensão por seu equivalente de Thévenin, que consiste na
fonte de tensão de circuito aberto
(2.31a)
e uma resistência-série
RB R1 //R2 (2.31b)
Então, o circuito se reduz ao equivalente da Fig. 2.27b ou da FIg. 2.27c, dependendo se o TBJ está
operando no modo ativo direto ou em saturação. Nesse sentido, fazemos as seguintes observações:
• No equivalente para o modo ativo direto da Fig. 2.27b, aplicamos a LKT e escrevemos
VBB RB IB VBE(on) RE(␤F 1)IB
Resolvendo para IB e em seguida multiplicando por ␤F, obtemos
(2.32)
VCC
VCC VCC
RC IC
RC IC RC IC
R1
IB IB
RB RB
VCE

VBB VBE(on) F IB VCE VBB VBE(sat) VCE(sat)
VE
R2
RE
( F 1)IB RE RE IE
(a) (b) (c)
FIGURA 2.27 (a) Circuito popular de um TBJ com uma única alimentação e seus equivalentes para o caso
do TBJ operando na região (b) ativa direta e (c) de saturação.
• No equivalente para o modo em saturação da Fig. 2.27c, aplicamos a LKC e escrevemos
(2.33)
Essa equação é facilmente resolvida para VE, após o que podemos encontrar todas as outras tensões e
todas as correntes no circuito pelo uso sistemático da LKT e da lei de Ohm.
EXEMPLO 2.7
No circuito da Fig. 2.27a, considere VCC 9 V, R1 30 k , R2 15 k , RC 3,0 k e RE 2,2 k
e assuma que o TBJ tem ␤F 100 e as tensões das Equações (2.22) e (2.30).
(a) Encontre todas as tensões e correntes do TBJ e mostre-as no circuito.
(b) Repita o item (a) se a resistência RE é reduzida para 0,75 k .
(c) Repita o item (a) se a resistência R2 é reduzida para 1,0 k .
9V 9V
3,0 k 0,99 mA 3,0 k 2,36 mA

30 k 30 k
6,0 V 1,9 V
0,01 mA 0,04 mA
2,9 V 2,6 V
2,2 V 1,8 V
15 k 15 k
2,2 k 1,0 mA 0,75 k 2,40 mA
(a) (b)
FIGURA 2.28 Circuitos para o Exemplo 2.6 mostrando a (a) operação na região ativa direta com ␤F 100 e
a (b) operação na região de saturação com ␤sat 59.
Solução
(a) Assuma que o TBJ está na região FA. Aplicando a Equação (2.31), obtemos
Usando a Equação (2.32), obtemos
Consequentemente, temos IB IC 兾␤F 0,99兾100 ⬵ 0,01 mA, IE IC 兾␣F 0,99兾(100兾101)

1,0 mA. Também,
VB VBB RB IB 3 10 0,01 2,9 V
VC VCC RC IC 9 3,0 0,99 ⬵ 6,0 V
VE VB VBE(on) 2,9 0,7 2,2 V
Todas as correntes e tensões estão mostradas na Fig. 2.28a.
Verificação: temos VCE VC VE 6,0 2,2 3,8 V. Como VCE VCE(EOS) (3,8 V 0,2 V), o TBJ
está de fato na região FA, como assumimos no início de nossa análise.
Observação: a tensão de base real (VB 2,9 V) é um pouco menor do que a tensão de circuito aberto
(VBB 3 V), por causa da pequena corrente de base, que faz o TBJ carregar o circuito de polarização
da base.
(b) Podemos começar novamente assumindo operação na região ativa direta. Repetindo os cálculos
anteriores, porém, com RE 0,75 k , temos IC ⬵ 2,7 mA, de modo que VCE ⬵ 9 3 2,7
0,75 2,7 1 V. Como isso implicaria VCE VCE(EOS) (1 V 0,2 V), concluímos que o TBJ
está agora saturado e não podemos mais usar as relações da região ativa, como IC ␤F IB e simi-
lares. Devemos, em vez disso, aplicar a Equação (2.33) e escrever
Resolvendo para VE, obtemos

VE 95,6兾53 1,8 V
VB 1,8 0,8 2,6 V
VC 1,8 0,1 1,9 V
Além disso,
(Observe, como uma verificação, que as correntes satisfazem a LKC.) Todas as tensões e correntes
estão indicadas na Fig. 2.28b.
Verificação: apenas para ter certeza, calcule ␤sat 2,36兾0,04 59. Como ␤sat ␤F (59 100), o TBJ
está de fato em saturação!
Observação: neste exemplo, levamos o TBJ para a região de saturação reduzindo RE e, portanto, au-
mentando IC. No Exemplo 2.5, levamos o TBJ para saturação aumentando RC. Ambas as alterações
reduziram VC ao ponto de tentar fazer VCE < VCE(EOS). Qualquer outra alteração no circuito que diminua
o valor de VCE tenderá a levar o TBJ para saturação. Exemplos possíveis são o aumento de VBB ou a
substituição do TBJ por outra unidade com um ␤F maior, ou uma combinação de ambos.
(c) Agora temos VBB [1兾(30 1)]9 0,29 V. Isso é insuficiente para ligar a junção BE de forma
convincente. O TBJ está agora cortado e todas as correntes são nulas para fins práticos. Além
disso, VB ⬵ 0,29 V, VE ⬵ 0 e VC ⬵ 9 V.
䊉
EXEMPLO 2.8
Assumindo que os TBJs no circuito da Fig. 2.29a tenham ␤F1 ␤F2 100 e quedas de tensão base-
-emissor de 0,7 V, encontre as tensões e as correntes nos terminais e mostre-as explicitamente.
Solução
Considere cada circuito de TBJ separadamente, um de cada vez. Começando com Q1 e seus resistores
associados, e efetuando a usual redução de Thévenin de seu circuito de polarização da base, chegamos
ao equivalente da Fig. 2.30a. Pela LKT, temos
VCC R3(␤F1 1)IB1 VEB1(on) RB1 IB1 VBB1
ou
12 18(100 1)IB1 0,7 75IB1 7,5
Isso fornece
IB1 2 ␮A IC1 100 2 200 ␮A IE1 101 2 202 ␮A
VCC (12 V) VCC (12 V)
R3 18 k 202 A
R1 18 k 120 k
120 k R5 8,35 V 1,6 k 2,52 mA
1,6 k 2 A
Q1 7,65 V Q1
8,0 V
25 A
200 A Q2
R2 Q2
200 k 3,5 V
200 k
2,8 V
R4 20 k 175 A
R6
20 k 1,1 k 2,54 mA
1,1 k
(a) (b)
FIGURA 2.29 (a) Circuito do Exemplo 2.7. (b) Todas as tensões e correntes do BJT mostradas explicitamente.
VCC (12 V)
VCC (12 V)
R3
( 1 1)IB1
18 k R5
1,6 k
IB1 VEB1(on)
IB2
Q1
RB1 Q2
75 k RB2
VC1(oc)
VBB1 20 k
VBB2
7,5 V R4 R6
4,00 V
20 k 1,1 k
(a) (b)
FIGURA 2.30 Passos intermediários na análise do circuito da Fig. 2.29a.

Além disso, temos

VB1 7,5 75 0,002 7,65 V
VE1 7,65 0,7 8,35 V
VC1(oc) 20 0,200 4,00 V
onde VC1(oc) é a tensão de circuito aberto no coletor de Q1. Assim que trouxermos Q2 de volta para o circui-
to, essa tensão irá funcionar como VBB2 para Q2 e R4 irá funcionar como RB2. Para efeitos de nossos cálculos
podemos, assim, substituir todo o circuito baseado em Q1 por seu equivalente de Thévenin e trabalhar com
o equivalente muito mais simples da Fig. 2.30b. Esse circuito é similar ao da Fig. 2.27b, de modo que
podemos prosseguir como no Exemplo 2.7 para obtermos as tensões e correntes mostradas na Fig. 2.29b.
Observação: devido a IB1, VB1 é um pouco maior do que VBB1 e devido a IB2, VB2 é um pouco menor do
que VBB2. Como sabemos, esses efeitos são normalmente referidos como efeito de carga.
䊉
O modo de operação diodo

Conectando entre si a base e o coletor de um TBJ, ele se torna um dispositivo de dois terminais. Para
encontrarmos as características i-v, submetemos o TBJ a uma tensão de teste v e examinamos sua res-
posta de corrente i, como mostrado na Fig. 2.31a. Pela LKC,
(2.34)
indicando que o dispositivo de dois terminais funciona como um diodo, tendo o terminal BC como o
anodo (A) e o terminal emissor como catodo (C) e Is/␣F (⬵Is) como a corrente de saturação. De fato,
em circuitos integrados essa é a forma como um diodo é normalmente criado, ou seja, usando um TBJ
com seus terminais B e C conectados entre si. A análise de circuitos incorporando um TBJ conectado
como diodo é feita como no caso de diodos comuns.
EXEMPLO 2.9
No circuito da Fig. 2.31b considere que o TBJ tenha Is 10 fA, ␤F 100 e VBE(on) 0,7 V.
(a) Encontre I se VCC 5 V e R 10 k .
(b) Repita o item (a), mas para VCC 0,75 V e R 1 k .
Solução
(a) Como VCC V, não precisamos conhecer V com grande exatidão de modo que aproximamos
V ⬵ VBE(on) 0,7 V e escrevemos
VCC
R I
A

v
i
V

FIGURA 2.31 TBJ conectado como um diodo.
C (a) Circuito teste para encontrar sua caracte-
(a) (b) rística i-v. (b) Circuito exemplo.
(b) Nesse caso, VCC está muito próximo de VBE(on) para procedermos como no item (a). Em vez
disso, precisamos aplicar a conhecida técnica iterativa para diodos e encontrar V em primeiro
lugar,
Começando com a estimativa inicial V 0,65 V encontramos, após algumas iterações, V

0,6078 V. Consequentemente, I (0,75 0,608)兾1 0,142 mA.
䊉
2.5 O TBJ COMO AMPLIFICADOR/CHAVE

Vamos agora investigar as duas aplicações mais importantes de TBJs: amplificação e chaveamento.
Para esse fim, considere o circuito básico da Fig. 2.32, em que RB tem a função de converter vI para a
corrente de base iB, e RC e Q podem ser vistos como formando um divisor de tensão do seguinte tipo:
RC tende a levar vO para cima em direção a VCC e Q tende a levar vO para baixo em direção ao terra.
Dependendo de qual ação prevalece, vO assume um valor entre o terra e VCC. O gráfico de vO versus vI,
chamado de curva de transferência de tensão (CTT) fornece muitas informações sobre as característi-
cas e capacidades desse circuito. A Fig. 2.33 mostra a CTT assim como outras curvas pertinentes para
o caso em que vI é variada de 0 V a 2 V e o TBJ possui as características indicadas na tabela da Fig.
2.32. Sejam as seguintes observações:
• Para vI < VBE(EOC) ⬵ 0,6 V, a junção BE é insuficientemente polarizada e o TBJ, portanto, está em
corte. Sem corrente sendo absorvida pelo coletor, a tensão através de RC é 0 V, indicando que RC
está levando vO para VCC. Expressamos isso escrevendo vO VOH, onde
VOH VCC 5 V (2.35)
• À medida que aumentamos vI para o valor
VI(EOC) ⬵ 0,6 V (2.36)
o TBJ alcança a fronteira de condução (EOC) e começa a levar vO para baixo, se distanciando
de VCC.
• Aumentando vI ainda mais leva o TBJ para condução completa. Enquanto vO VCE(EOS) ⬵ 0,2 V,
o TBJ está operando na região ativa direta (FA), onde ele fornece
iC ␤F iB 100 iB (2.37)
VCC (5 V)
RC
iC
1 k
vO
RB iB Q Qn: Is 2 fA, F 100, VA
10 k Qn
vI

FIGURA 2.32 Circuito do PSpice para investigar o TBJ como amplificador/chave.

150
Corrente de base iB ( A)
Saturação
100
50
EOC
Corte
0
0 0,5 1,0 1,5 2,0
5,0
Saturação
Corrente de coletor iC (mA)
IC (sat)
EOS
2,5 FA
Corte
0
0 0,5 1,0 1,5 2,0
5,0
Corte
VOH
Saída vO (V)
2,5 FA
VOL
Saturação
0
0 0,5 1,0 1,5 2,0
Relação entre correntes iC 冫iB
F EOS
100
sat
50
0
0 0,5 1,0 1,5 2,0
VI(EOC) VI(EOS)
Entrada vI (V)
FIGURA 2.33 Gráficos para o circuito da Fig. 2.32 mostrando as variações de iB, iC, vO e beta ( iC/iB) à medi-
da que o TBJ é varrido da região de corte (CO), para a fronteira de condução (EOC), passando pela região
ativa direta (FA), chegando à fronteira de saturação (EOS) e, finalmente, à saturação plena (sat).
Além disso, usando a LKT juntamente com a lei de Ohm e a característica vBE-iC do TBJ,
escrevemos
Com os valores de resistência e os parâmetros do TBJ da Fig. 2.32, essa expressão se torna
(2.38)
que pode ser usada para encontrar a entrada vI necessária para sustentar uma dada saída vO no
região FA.
• Quando a tensão do coletor cai para vO VCE(EOS) ⬵ 0,2 V, o TBJ alcança a fronteira de saturação
(EOS). Essa designação deriva do fato de que a corrente de coletor começa a saturar, como mostrado.
Substituindo vO 0,2 V na Equação (2.38), percebemos que o valor correspondente de vI é
VI(EOS) ⬵ 1,22 V (2.39)
Elevando vI acima de VI(EOS) leva o TBJ para saturação completa, onde iC eventualmente se esta-
biliza com o valor
(2.40)
Por conseguinte, vO se estiliza no valor
VOL VCE(sat) ⬵ 0,1 V (2.41)
• Ultrapassada a fronteira de saturação (EOS), iB continua a aumentar com vI, enquanto iC perma-
nece constante em iC ⬵ IC(sat). É evidente que a relação iC/iB diminui à medida que levamos o TBJ
mais para a região de saturação, de modo que denotamos essa relação como ␤sat ( ␤F!). Quanto
mais profundamente levamos o BKT na região de saturação, menor é o valor de ␤sat. Por exem-
plo, para vI 5 V, obtemos iB (VCC VBE(sat))兾RB ⬵ (5 0,8)兾10 0,42 mA e, portanto, ␤sat
IC(sat) 兾iB 4,9兾0,42 ⬵ 12. É importante perceber que, apesar de ␤F ser um parâmetro intrínseco
do TBJ, o valor de ␤sat é estabelecido pelo usuário, dependendo de quão profundamente levamos
o TBJ na região de saturação.
É importante salientar que, com o objetivo de simplificar os nossos cálculos e, assim, facilitar a
comparação entre dados calculados e simulados, assumimos VA . Na prática, o efeito de um valor de VA
não infinito irá alterar um pouco as curvas, porém nossas observações gerais ainda permanecem válidas.
O TBJ como amplificador

A inclinação da CTT representa o ganho de tensão, denotado como a. Derivando ambos os lados da
Equação (2.38) em relação a vI, obtemos
Depois de simplificar, obtemos, para os valores de parâmetros da Fig. 2.32,
(2.42)
A Fig. 2.34 mostra a CTT assim como a inclinação a. Nas regiões de corte e de saturação, temos a
0. No entanto, existem dois pontos, denotados como VIL e VIH, tal que para VIL vI VIH temos |a| > 1
V/V, indicando que o circuito pode ser usado como um amplificador. Como pode ser observado, o ga-
nho de tensão atinge um valor máximo de cerca de 9 V/V, logo antes da fronteira de saturação (EOS).
5,0
Corte
Saída vO (V)
a
2,5
Saturação
0
0 0,5 1,0 1,5 2,0
VIL VIH
0
1
Ganho de tensão a (V冫V)
5
10
0 0,5 1,0 1,5 2,0
Saída vI (V)
FIGURA 2.34 A curva de transferência de tensão (CTT) e sua inclinação, representando o ganho de tensão a.
Um circuito cujo ganho não é constante, mas varia com o valor do próprio sinal, é não linear.
Além disso, a CTT não passa pela origem, mas é deslocada tanto ao longo do eixo vI quanto ao longo
do eixo vO. Como podemos fazer esse circuito trabalhar como um amplificador de tensão? A resposta
baseia-se em duas premissas, que estão ilustradas na Fig. 2.35.
• Em primeiro lugar, polarizamos o TBJ em um ponto quiescente adequado Q0 Q0(VI, VO) na
região FA aplicando uma tensão cc VI apropriada. Adequadamente chamado de ponto quiescente
de operação, Q0 na realidade estabelece um novo sistema de eixos para variações de sinal em
VCC 5,0
Corte
vo
RC
vO Q2
Saída vO (V)
a
RB vo VO vi
vI Q0
Q1
vi
VO
Saturação
VI 0

0 0,5 VI 1,5 2,0
Entrada vI (V)
(a) (b)
FIGURA 2.35 (a) o TBJ da Fig. 2.32 como um amplificador de tensão e (b) variações em relação ao ponto de
operação Q0.
relação a esse ponto. Q0 deve estar localizado suficientemente longe de qualquer um dos extre-
mos (EOC e EOS) para permitir uma excursão adequada do sinal de saída em ambos os sentidos.
• Em seguida, aplicamos uma entrada ca vi, que fará o ponto de operação instantâneo se mover
para cima e para baixo ao longo da CTT (entre Q1 e Q2) para produzir uma tensão ca vo amplifi-
cada na saída.
Em nossa discussão, estamos utilizando a mesma notação que se mostrou muito conveniente em nos-
sos estudos sobre diodos, ou seja, expressamos as tensões de entrada e de saída como
vI VI vi (2.43a)
vO VO vo (2.43b)
em que:
• vI e vO se referem aos sinais totais (símbolos minúsculos com subscritos maiúsculos);
• VI e VO são seus componentes cc (símbolos maiúsculos com subscritos maiúsculos);
• vi e vo são seus componentes ca (símbolos minúsculos com subscritos minúsculos).
Como indicado na Fig. 2.35b para o circuito com os parâmetros da Fig. 2.32, o ponto de polari-
zação Q0 foi escolhido no meio da porção ativa da CTT de modo que VO 2,5 V. O ganho de tensão
nesse ponto é a(Q0).
EXEMPLO 2.10
Encontre a tensão VI necessária para polarizar o TBJ da Fig. 2.32 em VO 2,5 V. Qual é o ganho de
tensão nesse ponto?
Solução
Pela Equação (2.38),
indicando que precisamos de 0,724 V para polarizar a junção BE e 0,25 V para fornecer a corrente de
base necessária via RB. Pela Equação (2.42),
Simulações do PSpice com uma entrada triangular vi de amplitudes progressivamente maiores,

fornecem as formas de onda da Fig. 2.36. Sejam as seguintes observações:
• Na Fig. 2.36a, a entrada ca vi tem valores de pico 0,1 V e a saída ca vo é uma versão invertida e
amplificada de vi, ou vo ⬵ 9vi. A distorção da saída é imperceptível.
• Dobrar os valores de pico de vi para 0,2 V ainda produz uma saída relativamente não dis-
torcida, conforme pode ser observado na Fig. 2.36b. O ponto de operação se move para cima
e para baixo em uma porção mais ampla da CTT, que, no entanto, ainda é aproximadamente
uma reta.
• Aumentar os valores de pico de vi para 0,4 V força o ponto de operação a penetrar as regiões
de corte e de saturação, onde o ganho cai significativamente. O resultado é a forma de onda de
saída altamente distorcida da Fig. 2.36c. A distorção no topo é devido à região de corte do TBJ e
a distorção na parte inferior refere-se à saturação do TBJ.
5,0 5,0 5,0
vO vO
Formas de onda (V)

Formas de onda (V)
Formas de onda (V)
vO
VO VO VO
vI vI vI
VI VI VI
0 0 0
0 1,0 2,0 0 1,0 2,0 0 1,0 2,0
Tempo t (ms) Tempo t (ms) Tempo t (ms)
(a) (b) (c)
FIGURA 2.36 As respostas do circuito da Fig. 2.29 para um onda triangular vi com valores de pico de (a)
0,1 V, (b) 0,2 V e (c) 0,4 V. O TBJ está polarizado em VI 0,94 V e VO 2,5 V.
Podemos agora compreender melhor a razão de polarizar o TBJ em algum ponto no meio da
região FA, suficientemente longe de ambas as regiões de corte e saturação, bem como o motivo para
manter a amplitude de vi e, portanto, de vo suficientemente baixa. De fato, quanto menores os sinais,
menor é a distorção da saída. Visto sob essa ótica, vi e vo são também conhecidos como pequenos si-
nais. Um tratamento mais rigoroso desse tema será realizado na próxima seção.
O TBJ como chave/inversor lógico

Quando um TBJ alterna entre os modos em corte e em saturação, o dispositivo funciona como uma
chave eletrônica SW. Nessa aplicação, ilustrada na Fig. 2.37, o TBJ pode ser usado para ligar/desligar
a alimentação de uma carga arbitrária RL, como um dispositivo emissor de luz, um motor cc ou um
elemento de aquecimento. Com base na Fig. 2.37, sejam as seguintes observações:
• Quando a tensão vI é baixa, perto de 0 V, o TBJ está em corte e, como ele não absorve corrente,
pode ser considerado uma chave aberta. Isso é ilustrado na Fig. 2.37b.
• Quando a tensão vI é alta, próxima de VCC, por exemplo, o TBJ é projetado para saturar. Conse-
quentemente, ele pode ser considerado uma chave fechada, porém em série com uma pequena
bateria VCE(sat) ⬵ 0,1 V, como ilustrado na Fig. 2.37c. Consequentemente, a carga RL recebe agora
a alimentação fornecida por VCC. Para garantir uma chave fechada confiável em todas as con-
dições possíveis, especialmente em vista de flutuações no valor de ␤F, devemos forçar o TBJ a
operar em um ponto suficientemente profundo dentro da região de saturação. Devemos, assim,
garantir que ␤sat < ␤F(min) com uma certa margem de segurança.
VCC
VCC
VCC
RL
RL
RL
RB
vI Alto SW
Alto vI Baixo SW
vI
VCE(sat)
Baixo 0.1 V
(a) (b) (c)
FIGURA 2.37 Operação do TBJ como uma chave eletrônica.

EXEMPLO 2.11
Um TBJ com ␤F especificado para estar em qualquer ponto dentro do intervalo 50 ␤F 200 deve
ser utilizado como uma chave para uma carga de 100 mA. Se vI é um sinal lógico com níveis lógicos de
0 V e 5 V, determine um valor adequado para RB.
Solução
Para garantir que o TBJ esteja em saturação em todas as condições possíveis, incluindo o pior cenário
de ␤F 50, precisamos de IB > 100/50 2 mA. Vamos impor IB 3 mA para sermos conservadores.
Então, RB (5 0,8)兾3 1,4 k .
䊉
Uma aplicação popular do TBJ como chave é fornecer inversão lógica em circuitos de computa-
dor. Como implica seu nome, um inversor lógico produz em sua saída um nível de tensão alto (H) em
resposta a um nível de entrada baixo (L) e fornece uma saída nível baixo em resposta a um nível de
entrada alto. Para o inversor de TBJ da Fig. 2.38a esses níveis são, respectivamente,
VOH VCC (2.44a)
VOL VCE(sat) (2.44b)
Geralmente, VOH 5 V e VOL 0,1 V. A Fig. 2.38b mostra o símbolo lógico para o inversor, bem como
a tabela-verdade indicando o modo de operação do TBJ e a saída lógica para as duas combinações
possíveis de entradas lógicas.
VCC
RC
VOH A Y
Y
Alto RB VOL A Q Y
A Q
Baixo L CO H
H Sat L
(a) (b)
FIGURA 2.38 O TBJ como um inversor lógico: (a) circuito e (b) símbolo lógico com tabela-verdade.
2.6 OPERAÇÃO DO TBJ EM PEQUENOS SINAIS

Desejamos agora buscar uma investigação mais sistemática da operação em pequenos sinais introduzi-
da na seção anterior. Vamos começar com o circuito da Fig. 2.39a, em que estamos usando a fonte cc
VBE para polarizar o TBJ em algum ponto quiescente Q0 Q0(IC, VBE) ao longo da curva exponencial
(veja a Fig. 2.40a) e a fonte VCC juntamente com a resistência RC para polarizar o TBJ no ponto de ope-
ração correspondente Q0 Q0(IC, VCE) na região ativa (veja a Fig. 2.40b). Aplicando a Equação (2.21)
em Q0, obtemos
(2.45)
VCC
VCC IC
RC
ic
vCE
RC IC RC ic
IB ib vce
IB vBE ib
VCE vbe vce

VCE
VBE vbe
VBE

(a) (b) (c)
FIGURA 2.39 Análise sistemática do TBJ como um amplificador de pequenos sinais. O circuito real é mos-
trado em (b), enquanto (a) mostra sua versão para grandes sinais ou versão cc e (c) mostra sua versão
para pequenos sinas ou versão ca.
VCC冫RC
Corrente de coletor iC
Corrente de coletor iC
Reta de carga
Q1 VBE vbe
Q1
IC ic IC ic
Q0 gm Q0 VBE
IC IC
1冫 ro
0 0
0 VBE VBE vbe 0 VCE vce VCE VCC
Tensão base-emissor vBE Tensão coletor-emissor vCE
(a) (b)
FIGURA 2.40 Ilustrações gráficas do amplificador TBJ da Fig. 2.39.
Juntamente com as curvas iC-vCE do TBJ, a Fig. 2.40b também mostra a curva do circuito externo ao
coletor, uma curva conhecida como reta de carga,
(2.46)
O ponto quiescente Q0 Q0(IC, VCE) está localizado exatamente onde a curva do TBJ correspondente
ao valor dado de VBE intercepta a reta de carga.
Se agora ligarmos a fonte vbe como na Fig. 2.39c, o ponto de operação irá se mover para cima e
para baixo ao longo da curva exponencial da Fig. 2.40a, assim como para cima e para baixo ao longo
da reta de carga da Fig. 2.40b. Na Fig. 2.40, mostramos uma alternação positiva de vbe, durante a qual
o ponto de operação instantâneo na Fig. 2.40a é Q1 Q1(IC ic, VBE vbe), e na Fig. 2.40b é Q1
Q1(IC ic, VCE vce). Desejamos encontrar uma relação entre a corrente ca ic e as tensões ca vbe e vce.
Aplicando a Equação (2.21) no novo ponto de operação Q1,
Para VCE/VA 1, aproximamos Is exp (VBE兾VT) ⬵ IC e reescrevemos como
Realizando uma expansão em série do termo exponencial, obtemos
(2.47)
Desprezando os termos de ordem superior envolvendo produtos entre sinais ca e potências, a Equação
(2.47) nos permite escrever
(2.48)
em que
(2.49)
é a transcondutância do TBJ e
(2.50)
é a resistência de saída do coletor. Como mostrado na Fig. 2.40, gm e 1/ro representam, respectivamen-
te, a inclinação da curva ic-vBE e a inclinação da curva ic-vCE em Q0. Tanto gm quanto ro dependem da
corrente de operação IC. Além disso, o fato de que VA VT indica uma dependência muito mais fraca
de ic em relação a vce do que em relação a vbe.
Queremos avaliar em que condições podemos desprezar as potências de ordem superior e os pro-
dutos na Equação (2.47). Por inspeção, podemos parar no segundo termo entre parênteses na Equação
(2.47) desde que a tensão vbe seja mantida pequena o suficiente para satisfazer a condição ½(vbe兾VT)2
兩vbe兩兾VT, isto é,
兩vbe兩 2VT (⬵ 52 mV) (2.51)
Por razões óbvias, a Equação (2.48) é chamada de aproximação para pequenos sinais e a Equação
(2.51) quantifica a validade dessa aproximação. O erro ␧ incorrido na aproximação para pequenos
sinais é
(2.52)
ou cerca de 2% para cada mV de vbe. Assim, se quisermos manter ␧ abaixo de 10% (um erro aceitável
na maioria das situações práticas), precisamos então garantir que
兩vbe兩 5 mV (2.53)
Essa deve ser a nossa condição de trabalho à medida que prosseguirmos.

EXEMPLO 2.12
(a) Tendo como referência a Fig. 2.40a, suponha que vbe é um sinal ca com valores de pico 5 mV.
Assumindo VA por simplicidade, use a aproximação para pequenos sinais para estimar os
valores de pico de ic em IC 1 mA.
(b) Encontre os valores de pico exatos de ic, compare com os valores aproximados do item (a) e
comente.
Solução
(a) Pela Equação (2.49), gm 1/26 A/V. A aproximação para pequenos sinais da Equação (2.48)
prevê, para ic, valores de pico de (1兾26)(5 103) ⬵ 192 A.
(b) Os valores de pico exatos para ic são
ou 212 ␮A e 175 ␮A, respectivamente. Por causa da curvatura da característica ic-vBE, a

aproximação para pequenos sinais subestima o pico de corrente positivo por (212 192)/212 ⬵
9,4% e superestima o pico de corrente negativo por (192 175)/175 ⬵ 9,7%. Esses erros estão
consistentes com a Equação (2.52).
䊉
Assim como usamos o equivalente cc da Fig. 2.39a para investigar as condições de polarização
de nosso TBJ, usamos o equivalente ca da Fig. 2.39c para investigar a sua operação como um amplifi-
cador. De fato, esse último fornece, pela LKT, lei de Ohm e Equação (2.48),
Agrupando e resolvendo para vce, podemos escrever
vce gm(RC //ro)vbe
indicando que nosso circuito amplifica vbe pelo ganho gm(RC//ro).
EXEMPLO 2.13
Assumindo RC 10 k e VA 100 V na Fig. 2.39b, encontre o ganho para pequenos sinais em IC
1 mA.
Solução
Temos gm 1兾26 A/V, ro 100兾1 100 k e gm(RC //ro) (1兾26) (10//100)103 ⬵ 350 V/V.
䊉
O modelo do TBJ para pequenos sinais

A Fig. 2.41 mostra o modelo para pequenos sinais do TBJ. A função desse modelo, também chama-
do de modelo incremental, ou simplesmente de modelo ca, é fornecer uma representação de circuito
para a dependência de ic em relação a vbe e vce, como expresso pela Equação (2.48). Como sabemos, a
dependência em relação a vce é muito mais fraca do que em relação a vbe, de modo que o termo vce/ro é
às vezes ignorado para acelerar os cálculos. Isso equivale a assumir ro no modelo ca. O modelo
também inclui a resistência
(2.54)
ib ic C
C
B C
ic ic

ib gmvbe ib
r vbe ro
B 0ib B

vbe vbe

E E E
FIGURA 2.41 Modelo do TBJ para pequenos sinais. Esse modelo se aplica tanto para o TBJ npn quanto
para o pnp.
para ter em conta o fato de que o TBJ responde a vbe não apenas com a corrente de coletor ic, mas tam-
bém com a corrente de base ib. A relação entre as duas correntes é chamada de ganho de corrente ca
de emissor comum
(2.55)
e é comum assumir ␤0 ⬵ ␤F, mesmo que existam diferenças sutis entre os dois betas. Pelas equações
acima, temos r␲ vbe 兾ib (ic 兾gm)兾ib (ic 兾ib)兾gm, ou
(2.56)
indicando que a própria resistência r␲ depende da corrente de polarização IC, assim como gm e ro. Para
desenvolver uma ideia relacionada aos vários parâmetros, considere um TBJ com ␤0 100 e VA
100 V que está operando em IC 1 mA. Então,
1兾gm 26 (pequeno) r␲ 2,6 k (médio) ro 100 k (grande)
Vale a pena ter uma ideia da ordem de grandeza desses parâmetros ao trabalharmos com um amplifica-
dor de TBJ. Suas definições (para o caso de um TBJ npn), bem como as equações para cálculo, estão
resumidas na Tabela 2.1.
Como sabemos, na operação na região ativa direta, um TBJ pode ser considerado um dispositivo
ou controlado por tensão (VC) ou controlado por corrente (CC). Essa versatilidade também está pre-
sente no domínio de pequenos sinais, em que podemos expressar o valor da fonte dependente ou como
gmvbe (VCCS) ou como ␤0ib (CCCS). Isso está mostrado explicitamente no modelo ca da Fig. 2.41.
Quando usamos essa segunda alternativa, a Equação (2.48) se torna
(2.57)
TABELA 2.1 Resumo dos parâmetros de pequenos sinais

Definição Cálculo
À medida que avançarmos, temos a opção de usar qualquer uma das duas expressões que tornar a nossa
análise mais simples.
É importante salientar que o modelo da Fig. 2.41 se aplica tanto ao TBJ npn quanto ao TBJ pnp,
sem alteração nas polaridades das tensões ou nos sentidos das correntes. De fato, considere o efeito
de aumentar vBE por vbe em ambos os dispositivos. No TBJ npn, iC vai aumentar, porém no TBJ pnp iC
vai diminuir. Consequentemente, ic terá o mesmo sentido que iC no caso npn (ic entrando no terminal
coletor), mas o sentido oposto de iC no caso pnp. Como no caso pnp iC flui para fora do terminal de
coletor, ic vai fluir para dentro do terminal coletor, assim como no caso npn. Ressalta-se que o modelo
de pequenos sinais não deve ser confundido com os modelos de grandes sinais. Modelos de grandes
sinais são usados para análise cc, exemplos dos quais já vimos. O modelo de pequenos sinais é usado
para análise ca, a ser demonstrada a seguir.
O TBJ como um dispositivo de transformação de resistência

Antes de iniciarmos uma investigação sistemática sobre as capacidades de amplificação do TBJ, vamos
explorar algumas propriedades intrigantes de transformação de resistência que se mostrarão bastante
úteis à medida que avançarmos. Em particular, desejamos encontrar as resistências para pequenos
sinais obtidas olhando para os terminais da base, do emissor e do coletor do circuito da Fig. 2.42.
Denotamos essas resistências como Rb, Re e Rc (subscritos minúsculos). Por outro lado, denotamos as
resistências externas ao TBJ como RB e RE (subscritos maiúsculos). Para encontrar a resistência para
pequenos sinais Rx obtida olhando para o terminal X (X B, E, C), proceda da seguinte forma:
• Substitua o TBJ por seu modelo para pequenos sinais;
• Aplique uma tensão de teste vx ao terminal X em questão;
• Determine a corrente resultante ix entrando em X;
• Encontre a resistência obtida olhando para esse terminal como Rx vx/ix.
Esse procedimento nos dará a oportunidade de utilizar o modelo do TBJ para pequenos sinais. Em alguns
casos vamos achar mais conveniente expressar a fonte dependente como gmvbe, em outros como ␤0ib.
• A resistência para pequenos sinais Rb obtida olhando para a base. O circuito para encontrar
essa resistência é mostrado na Fig. 2.43a (observe que, como estamos olhando diretamente para
o terminal da base, RB não intervém nesse teste). Para simplificar nossa análise, vamos momenta-
neamente ignorar ro. Pela lei de Ohm e LKC,
Agrupando os termos e resolvendo para a relação Rb vb/ib, temos
Rb r␲ (␤0 1)RE (2.58a)
C Rc
RB B Exato Aproximado
Rb r ( 0 1)(R E //r 0) Rb ⬵ r ( 0 1)R E

Rb
RB r
E
Re Re ( ______
1 //r 0
0
) RB
Re ⬵ _____
0 1
re
RE
Rc [ gm r R E
r 0 1 _________ ]
R B r R E (R B r )//R E
Rc ⬵ r 0 [1 gm(r //R E)]
FIGURA 2.42 As resistências para pequenos sinais obtidas olhando para os terminais do TBJ.
Curiosamente, quando vista através do terminal da base, RE aparece (␤0 1) vezes maior. Tam-
bém dizemos que a resistência do emissor, quando refletida para a base, fica multiplicada por
(␤0 1). Isso não é uma surpresa, uma vez que a corrente de base é (␤0 1) vezes menor do que
aquela que flui através de RE. Vale pensar na composição constituída por RE e a fonte dependente
␤0ib como uma única resistência de valor (␤0 1)RE.
Na análise anterior, ignoramos intencionalmente a resistência ro, porém ela pode ser le-
vada em conta observando que está em paralelo com RE (ro compartilha o mesmo par de nós
que RE, ve e o terra ca). Assim, modificamos a Equação (2.58a) substituindo RE por RE//ro e
escrevemos
Rb r␲ (␤0 1)(RE //ro) (2.58b)
(O leitor deve estar atento a sutilizas como a anterior, de modo a simplificar as análises manuais.)
• A resistência para pequenos sinais Re obtida olhando para o emissor. O circuito para encon-
trar essa resistência é mostrado na Fig. 2.43b (observe que, como estamos olhando diretamente
para o terminal do emissor, RE não intervém nesse teste). Novamente, para simplificar nossa aná-
lise, vamos momentaneamente ignorar ro. Somando as correntes que entram no nó do emissor,
obtemos
ib 0 ib ie 0
Também, pela lei de Ohm,
Eliminando ib, agrupando os termos e resolvendo para a relação Re ve/ie temos
(2.59a)
onde re é a resistência para pequenos sinais obtida olhando para o emissor no limite RB → 0. Essa
resistência é re r 兾(␤0 1) (␤0 兾gm)兾(␤0 1). Definindo o ganho de corrente ca de base
comum como
(2.60)
B RB
vb ib r 0 ib ro ib r 0ib ro

ve
E
RE ( 1)ib ve ie
0
(a) (b)
FIGURA 2.43 Circuitos de teste para encontrar a resistência para pequenos sinais (a) Rb obtida olhando
para a base e (b) Re obtida olhando para o emissor. Em ambos os casos, ignoramos ro para simplificar nos-
sas análises iniciais.
obtemos
(2.61)
Em geral, a resistência re é muito pequena se comparada a r␲ e ro; por exemplo, em IC 1 mA, temos
re ⬵ 1兾gm (26 mV)兾(1 mA) 26 . A Equação (2.59a) indica que a presença do TBJ faz a resistên-
cia RB aparecer (␤0 1) vezes menor quando vista através do terminal do emissor. Também dizemos
que a resistência de base RB, refletida para o emissor, é dividida por (␤0 1). Isso se deve ao fato de
que a corrente de emissor é (␤0 1) vezes maior do que aquela que circula através de RB. Claramente,
o efeito do TBJ sobre RB é inverso ao efeito sobre RE.
Nas análises anteriores, ignoramos intencionalmente a resistência ro, porém podemos levá-la em
consideração observando que está em paralelo com a fonte de teste. Portanto, podemos reescrever a
Equação (2.59a) como
(2.59b)
EXEMPLO 2.14
Considere que o TBJ da Fig. 2.42 tenha ␤0 100, gm 1/26 A/V, r␲ 2,6 k e ro 100 k . Se RB
10 k e RE 1,0 k , estime Rb e Re.
Solução
Aplicando as expressões aproximadas das Equações (2.58a) e (2.59a), obtemos
Usando as expressões exatas das Equações (2.58b) e (2.59b), obtemos Rb 102,6 k e Re 124,6
k . A diferença é tão pequena que ignorar ro é bastante aceitável, pelo menos neste exemplo.
䊉
• A resistência para pequenos sinais Rc obtida olhando para o coletor. O circuito para encon-
trar essa resistência é mostrado na Fig. 2.44, com ro intencionalmente não incluída. Dessa vez,
estamos usando a forma alternativa gmvbe para a fonte dependente. Pela LKC e lei de Ohm,
RB C

r vbe gmvbe ro ic v
c

ve
RE
FIGURA 2.44 Circuitos de teste para encontrar a resistência para pequenos sinais Rc obtida olhando para o
coletor.
Pela fórmula do divisor de tensão
A corrente ic se divide entre ro e a fonte dependente e, em seguida, converge mais uma vez para o
nó ve, então aplicamos a lei de Ohm para escrever
ve [(RB r␲)// RE] ic
Eliminando vbe e ve, agrupando os termos e resolvendo para a relação Rc vc/ic temos, após al-
guma álgebra,
(2.62a)
Na maior parte dos casos de interesse prático, o último termo é desprezível se comparado ao res-
tante, de modo que ele será ignorado. De particular interesse é o caso limite RB RE r␲, para o
qual a Equação (2.62a) simplifica para
Rc ⬵ ro [1 gm (r␲ //RE ) ] (2.62b)
Dois subcasos adicionais são de grande interesse. Um é RE r␲, para o qual a Equação (2.62b)
se reduz para
Rc ⬵ ro(1 gm RE) (2.62c)
O outro caso é RE r␲, para o qual a Equação (2.61a) se reduz para Rc ⬵ (1 gm r␲), ou
Rc ⬵ ro(1 ␤0) (2.62d)
Independentemente disso, notamos que a presença de RE aumenta a resistência obtida olhando

para o coletor. Para justificar isso, considere primeiro o caso RE 0, que resulta em ve 0 na
Fig. 2.44. Nesse caso, temos vbe 0, indicando que a fonte dependente na Fig. 2.44 está des-
ligada, fornecendo, portanto, ic vc /ro ou Rc vc /ic ro. Considere agora o caso em que RE
苷 0, que resulta em ve 0 devido à corrente vindo da fonte teste via ro. Temos agora vbe 0,
indicando que a fonte dependente está ligada e seu sentido é invertido, de modo que ela força
corrente entrando no nó C. Porém, isso reduz a corrente ic necessária à fonte de teste, aumen-
tando, portanto, a relação vc /ic. O fato de que a corrente da fonte de teste é acompanhada por
uma ação contrária que tende a reduzi-la indica que RE fornece uma ação de realimentação
negativa. No Capítulo 7, encontraremos formas alternativas de realimentação negativa com a
finalidade de aumentar Rc.
EXEMPLO 2.15
(a) Encontre Rc para o TBJ do Exemplo 2.14.
(b) Repita o item (a) se RE é aumentada de 1,0 k para 100 k . Comente seus resultados.
Solução
(a) Aplicando a Equação (2.62a), obtemos
(b) Por cálculos similares encontramos Rc ⬵ 9 M (enorme). Claramente, quanto maior RE, maior Rc.
No limite RE → , a Equação (2.62d) prevê Rc ⬵ 101ro ⬵ 10 M , um valor realmente enorme.
䊉
As Equações (2.58) até (2.62) revelam uma característica intrigante do TBJ: sua capacidade de
alterar os valores das resistências obtidas olhando para um de seus terminais. Isso não é uma surpresa,
já que a fonte dependente através da porta CE, por sua vez controlada pela porta BE, estabelece uma
interdependência entre os três terminais do TBJ. As expressões para as três resistências estão apresen-
tadas nas tabelas da Fig. 2.42. Também estão apresentadas na Fig. 2.45 expressões mais simples, em-
bora aproximadas, para auxiliar o leitor à medida que embarcarmos em nosso estudo de amplificadores
com TBJ no restante deste capítulo. Notamos que os dois últimos exemplos mostram uma tendência
que se mantém em geral, ou seja, uma crescente nos níveis de resistência à medida que vamos de Re
(pequena), para Rb (média) para Rc (grande).
Uma aplicação prática: O TBJ como uma fonte de corrente

A capacidade de um TBJ alcançar valores verdadeiramente elevados de Rc torna-o adequado para im-
plementação de fontes/sumidouros de corrente. A Fig. 2.46 apresenta um exemplo de como um TBJ
pnp pode ser configurado para fornecer corrente a uma carga (LD). Se precisarmos absorver corrente
da carga, então usamos um TBJ npn com todas as tensões e correntes invertidas. Como veremos, uma
aplicação comum de fontes/sumidouros de corrente é a polarização de outros circuitos.
ro [1gm(r 冫冫RE)]
RB
r ( 0 1)RE
RE RE
RB
re
0 1
(a) (b) (c)
FIGURA 2.45 Visualização das resistências para pequenos sinais obtidas olhando para a base, o emissor e
o coletor. O efeito da resistência ro é desprezível em (a) e (b), portanto ela foi desprezada.
VCC (12 V)
RE
R1 10 k
100 k
R2 IO
Ro
100 k
VL LD 0,5 mA 3,3 M VL LD IO

FIGURA 2.46 Utilização de um TBJ pnp para implementar uma fonte de corrente e seu equivalente de Norton.
EXEMPLO 2.16
Considere que o TBJ da Fig. 2.46 tem ␤0 ␤F 100, VA 100 V, VEB(on) 0,7 V e VE(EOS) 0,2 V.
(a) Encontre IO e Ro.
(b) Qual é a máxima tensão da carga para a qual o circuito irá parar de operar de forma adequada?
(c) De quanto IO varia para cada 1 V de variação na tensão através da carga? Expresse essa variação
na forma percentual.
Solução
(a) Temos VBB 6 V e RB 50 k . Procedendo como na primeira parte do Exemplo 2.8, obtemos
IO 0,5 mA. Assim, gm 0,5兾26 1兾(52 ), r␲ 100 52 5,2 k e ro 100兾0,5
200 k . Pela Equação (2.62a),
(b) Para garantir o funcionamento adequado do circuito, devemos impedir que o TBJ sature. Con-
siderando que VE ⬵ 12 10 0,5 7 V, precisamos garantir que a tensão de coletor nunca
ultrapasse 7 0,2 6,8 V. Consequentemente, a máxima tensão da carga permitida é de 6,8 V.
(c) Para cada variação de 1 V na tensão da carga dentro da faixa admissível, I0 varia de (1 V)/
(3,3 M ) 0,3 ␮A. Isso representa 0,06% da corrente de saída nominal de 500 ␮A, um valor
realmente pequeno se você pensar. Agora sabemos como aplicar um TBJ para implementar uma
fonte/sumidouro de corrente de boa qualidade!
䊉
2.7 POLARIZAÇÃO DO TBJ PARA PROJETO DE AMPLIFICADORES

Como sabemos, para operar um TBJ como um amplificador, devemos polarizá-lo na região ativa
direta (FA). Uma vez que as características do amplificador são determinadas por seus parâmetros de
pequenos sinais gm, r␲ e ro, que, por sua vez, dependem da corrente de polarização IC, é evidente que
para alcançar características do amplificador previsíveis e estáveis, precisamos estabelecer uma cor-
rente de polarização IC previsível e estável. Entre os fatores que conspiram contra nós está a dispersão
dos valores dos parâmetros dos TBJs que usamos, em particular VBE(on) e ␤F. Ao projetar um circuito
TBJ, é usual assumir os valores típicos
VBE(on) 0,7 V (2.63a)
F 100 (2.63b)
os quais vamos também chamar de valores nominais. No entanto, em função de variações do processo
de fabricação, os valores reais vão variar de uma amostra de TBJ para outra, mesmo para amostras do
mesmo tipo de dispositivo, como o popular 2N2222 considerado anteriormente. Por exemplo, as Equa-
ções (2.11) e (2.15) indicam que tanto Is quanto ␤F são inversamente proporcionais à largura de base
WB, que é fabricada bastante fina (uma fração de micrometro) para garantir altos valores de beta. Tendo
como base a Fig. 2.1, não é difícil imaginar o impacto de uma variação da difusão n do emissor, ainda
que pequena, durante o processo de fabricação. Além disso, tanto Is quanto ␤F variam com a tempera-
tura, de modo que seus valores reais podem estar em qualquer lugar dentro de uma faixa que pode ser
bastante ampla. Com o objetivo de discutir esses aspectos, vamos assumir a seguinte dispersão para os
valores dos parâmetros
0,4 V VBE(on) 0,8 V (2.64a)
50 ␤F 200 (2.64b)
Como regra geral, o desempenho de um circuito de transistor deve ser independente da amostra
de transistor particular que está sendo usada, de modo que um bom amplificador TBJ precisa de um
ponto quiescente Q Q(IC, VCE) que seja relativamente independente de VBE(on) e ␤F. Como um bônus
adicional, caso um TBJ falhar, podemos simplesmente substituí-lo por um da mesma família e ainda
esperar o mesmo nível de desempenho global, mesmo que os valores dos parâmetros reais da nova
unidade possam ser muito diferentes da unidade antiga.
Com base em nossos estudos anteriores, uma dada corrente de polarização pode ser estabelecida
de três maneiras diferentes,
isto é, via IB, via IE ou via VBE. A seguir, vamos investigar as vantagens e as desvantagens de cada uma.
Polarização do TBJ via IB

O esquema de polarização da Fig. 2.47 usa RB para estabelecer a corrente de base IB necessária para
sustentar a corrente de polarização desejada IC ␤F IB. Além disso, esse esquema usa RC para alcançar
a tensão desejada VCE. Temos
(2.65a)
VCE VCC RC IC (2.65b)
Imediatamente notamos uma séria desvantagem desse esquema de polarização, ou seja, IC sendo di-
retamente proporcional a ␤F, que é notoriamente um parâmetro não muito bem definido. Consequen-
temente, a dispersão indicada na Equação (2.64b) também afetará IC. Um exemplo real irá ilustrar
melhor o descrito.
EXEMPLO 2.17
(a) Assumindo VCC 12 V no circuito da Fig. 2.47, juntamente com os valores nominais da Equação
(2.63), especifique valores-padrão com tolerância de 5% para RB e RC para polarizar o TBJ em
IC 1 mA e VCE 5 V.
(b) Encontre a faixa de variação de IC e VCE em consequência da dispersão dos parâmetros descrita
pela Equação (2.64). Comente seus resultados.
Solução
(a) Pela Equação (2.65a),
VCC
RC IC
RB
IB
VCE

FIGURA 2.47 Polarização do TBJ via IB.

O valor-padrão mais próximo é 1,1 M . Reinserindo esse valor na Equação (2.65a), obtemos
IC(nom) ⬵ 1,03 mA. Pela Equação (2.65b),
que é um valor-padrão. Em resumo, usar RB 1,1 M e RC 6,8 k produz IC(nom) ⬵ 1,03 mA

e VCE(nom) 5 V.
(b) A Equação (2.65) indica que a corrente IC é minimizada quando ␤F é mínimo e VBE(on) é máxi-
mo. Além disso, quando IC é minimizada, a tensão VCE é maximizada e vice-versa. Portanto,
temos
De modo similar, usando o valor máximo de ␤F e o valor mínimo de VBE(on) obteríamos
O último resultado é impossível, indicando um TBJ saturado! Consequentemente, sob as condi-

ções dadas, temos
É evidente que, sob as condições dadas, esse esquema de polarização é inaceitável, uma vez que
não só resulta em uma ampla faixa de pontos de operação, mas também pode levar o TBJ para
região de saturação.
䊉
Embora tentador por causa de sua simplicidade, o esquema de polarização da Fig. 2.47 rara-
mente é utilizado em projetos reais de amplificador TBJ. Ele é usado, no entanto, para polarizar o
TBJ em saturação em aplicações de chaveamento. Como já vimos no Exemplo 2.11, o TBJ é po-
larizado em saturação profunda justamente para lidar com a grande dispersão nos valores de ␤F. A
razão para abordar esse esquema é preparar o caminho para o esquema alternativo a ser discutido
a seguir.
Polarização do TBJ via IE

Uma alternativa muito melhor é polarizar o TBJ via sua corrente de emissor IE para obter IC ␣FIE.
A razão é que a dispersão nos valores de ␣F é muito menor do que nos de ␤F. De fato, como ␣F
␤F 兾(␤F 1), a dispersão indicada na Equação (2.64b) se traduz na seguinte dispersão para ␣F,
0,980 ␣F 0,995
isto é, uma dispersão menor do que 1,5%! Para estabilizar IE, precisamos polarizar o emissor em al-
guma tensão VE 0 e então usar uma resistência de emissor RE para definir IE VE /RE. Isso é obtido
polarizando a base via o divisor de tensão R1-R2, como ilustrado na Fig. 2.48. Esse circuito é idêntico
ao da Fig. 2.27a, de modo que podemos simplesmente aproveitar os resultados desenvolvidos anterior-
mente e escrever
(2.66a)
VCE ⬵ VCC (RC RE)IC (2.66b)

VCC
RC IC
R1

VCE

R2
RE IE
FIGURA 2.48 Polarização do TBJ via IE.
em que
RB R1 //R2 (2.67)
(Observe que, na Equação (2.66b), aproximamos IE ⬵ IC.) Dividindo o numerador e o denominador

por ␤F no lado direito da Equação (2.66a) e considerando (␤F 1)兾␤F ⬵ 1, obtemos uma expressão
muito mais intuitiva
Essa expressão nos instrui sobre como garantir uma corrente de polarização IC bastante estável e previsível:
• Para tornar IC relativamente insensível a variações em VBE(on) imponha
VBB VBE(on)
em que VBE(on) é a dispersão esperada em VBE(on). (Em nosso exemplo, temos VBE(on) 0,8
0,4 0,4 V). Indiretamente, essa condição implica que a tensão do emissor VE seja feita grande
o suficiente para abafar quaisquer variações em VBE(on). Claramente, quanto maior for VE, melhor.
No entanto, isso deteriora a excursão do sinal do coletor. Um compromisso razoável é impor
VE ⬵ 10VBE(on) e então polarizar o coletor a meio caminho entre VCC e VE para permitir uma ex-
cursão simétrica do sinal do coletor. Alguns autores simplesmente propõem a chamada Regra do
1/3-1/3-1/3: assuma VE VCC e VCE VCC , então RC IC VCC.
• Para tornar IC relativamente insensível a variações em ␤F imponha
RB 兾F RE
Indiretamente, essa condição implica que as resistências R1 e R2 sejam escolhidas pequenas o su-
ficiente para que a corrente de repouso através delas seja grande o suficiente para abafar o efeito
de variações na corrente de base IB decorrentes da dispersão em ␤F. Claramente, quanto menores
forem R1 e R2, melhor. No entanto, isso aumenta a absorção de corrente de VCC e, ainda mais in-
desejável, reduz a resistência de entrada quando a base é usada como a entrada do amplificador.
Um compromisso razoável é impor uma corrente de repouso de cerca de 10IB(nom).
EXEMPLO 2.18
(2.63), especifique valores-padrão de resistências com tolerância de 5% para polarizar o TBJ em
IC 1 mA e o coletor no meio do caminho entre VCC e VCE. Mostre seu circuito final e calcule os
valores nominais de IC e VCE.
(b) Encontre a faixa de variação de IC e VCE em consequência da dispersão dos parâmetros descrita
pela Equação (2.64). Comente seus resultados.
Solução
(a) Considere VE 10 VBE(on) 10 0,4 4 V. Para polarizar o coletor no meio do caminho, pre-
cisamos de VC (VCC VE)兾2 (12 4)兾2 8 V. Então, aproximando IE ⬵ IC, encontramos
Os valores-padrão mais próximos são RE RC 3,9 k .

Temos IB(nom) 1兾100 10 ␮A. Imponha uma corrente através de R2 de 10IB(nom), ou
10 10 100 ␮A. Considerando que temos, pela LKT, VB VE VBE(on) 4 0,7 4,7 V,
então
que é um valor-padrão. A corrente através de R1 é, pela LKC, 10 100 110 ␮A, então
O valor-padrão mais próximo é 68 k . O circuito é mostrado na Fig. 2.49.

Para encontrar os valores nominais de IC e VCE, inserimos R1 68 k e R2 47 k na
Equação (2.67) e encontramos VBB 4,9 V e RB 27,8 k . Então, usamos a Equação (2.66)
para encontrar
(b) A Equação (2.66) indica que a corrente IC é minimizada quando ␤F é mínima e VBE(on) é máxima.
Além disso, quando IC é minimizada, VCE é maximizada e vice-versa. Portanto, temos
VCC (12 V)
RC
R1 IC
3,9 k
68 k

VCE
IC (mA) VCE (V)

R2 Min 0,904 3,4
47 k RE
3,9 k Nom 0,996 4,2
Max 1,109 4,9
FIGURA 2.49 Circuito para o Exemplo 2.18.

De modo similar, usando o valor máximo de ␤F e o valor mínimo de VBE(on), obtemos
Os dados estão tabulados na Fig. 2.49, onde observamos uma dispersão em IC da ordem de
10%. Não é um resultado ruim, considerando as dispersões muito mais amplas indicadas pela
Equação (2.64)!
䊉
Você pode estar se perguntando o que faz o TBJ manter IC em seu valor estabelecido de 1 mA.
Suponha que o TBJ tente drenar menos do que 1 mA. Então a queda de tensão pelo RE diminuiria,
provocando uma redução também em VE. Mas isso, por sua vez, aumentaria VBE, fazendo o TBJ drenar
mais corrente. Por outro lado, qualquer tentativa de drenar mais do que 1 mA seria acompanhada por
uma redução em VBE e, assim, um convite para drenar menos corrente. Em ambos os casos, qualquer
tentativa de IC se desviar de seu valor estabelecido de cerca de 1 mA é acompanhada por uma ação
contrária que tende a restaurar IC para seu valor estabelecido. Essa situação é resumida dizendo que
RE fornece uma ação de realimentação negativa em torno do TBJ e que essa ação tende a estabilizar a
condição de polarização do dispositivo (mais sobre isso no Capítulo 7).
Polarização de realimentação
A Fig. 2.50 mostra um esquema de polarização alternativo em que a ação de realimentação estabili-
zadora é agora fornecida por RC e RF. Para entender como, observe que a corrente que vem de RC se
divide entre a base e o coletor e, então, converge mais uma vez no emissor, de modo que essa corrente
deve ser igual a IE, como mostrado. Pela LKT e lei de Ohm,
VCC RC IE RF IB VBE(on)
Substituindo IE [(␤F 1)兾␤F]IC e IB IC兾␤F, agrupando os termos e resolvendo para IC, temos
(2.68a)
Essa expressão é similar àquela da Equação (2.66a), mas com RC no lugar de RE, RF no lugar de RB e
VCC no lugar de VBB. Consequentemente, as vantagens de estabilização discutidas anteriormente tam-
bém são válidas neste caso. Também temos, pela LKT, VCE VBE(on) RF IB, ou
(2.68b)
VCC
RC IE
IC
RF

VCE

FIGURA 2.50 Polarização de realimentação.

indicando que esse esquema não oferece muita flexibilidade para a especificação de VCE. Normalmen-
te, VCE é apenas um pouco maior do que VBE(on), de modo que a capacidade do coletor de excursionar
para baixo é muito mais limitada do que com o esquema da Fig. 2.48. O circuito da Fig. 2.50 encontra
aplicação em situações pré-amplificadoras, em que os sinais são pequenos o suficiente para se ajusta-
rem dentro da modesta faixa de excursão do sinal.
EXEMPLO 2.19
(2.63), especifique valores-padrão de resistências com tolerância de 5% para polarizar o TBJ em
IC 1 mA
(b) Quais são as capacidades nominais de excursão do coletor de seu circuito?
Solução
(a) Imponha RF (␤F 1)RC 101 RC. Adote RF 10RC. Então, substituindo isso na Equação
(2.68a), obtemos
ou RC 10,2 k . Adote o valor-padrão RC 10 k . Então, RF 100 k .

(b) Substituindo os valores de resistência acima na Equação (2.68), obtemos IC 1,02 mA e VCE
1,7 V. A excursão para baixo nominal é VCE VCE(EOS) 1,7 0,2 1,5 V. A excursão para cima
nominal é VCC VCE 12 1,7 10,3 V, indicando uma situação altamente assimétrica.
䊉
Polarização do TBJ via VBE (espelho de corrente)

A terceira forma de polarizar um TBJ é por meio de uma tensão de acionamento adequada VBE na for-
ma ilustrada anteriormente, na Fig. 2.39a. Devido à dependência exponencial de IC em relação a VBE, a
tensão VBE deve possuir exatidão da ordem de mV, se quisermos garantir uma corrente IC estabelecida
com um bom grau de reprodutibilidade. Considerando-se a dispersão indicada na Equação (2.64a),
juntamente com o fato de que VBE é sensível à temperatura, essa é uma tarefa mais árdua, a menos que
tenhamos um meio de prever a tensão VBE necessária, bem como a capacidade de ajustá-la continua-
mente para seguir as variações de temperatura.
Em circuitos integrados (CIs) essa tarefa é realizada com bastante facilidade, explorando as ca-
racterísticas superiores de casamento de dispositivos fabricados simultaneamente no mesmo substrato.
De forma simplificada, para polarizar um dado TBJ Q2 em uma corrente estabelecida IC2, usamos um
TBJ Q1 idêntico conectado como um diodo e o acionamos com uma corrente IC1 de mesmo valor que
a corrente IC2 desejada. Q1 desenvolve então uma tensão VBE que é também aplicada a Q2. Como os
dois dispositivos são casados e experimentam a mesma queda VBE, IC2 vai simplesmente imitar IC1,
sendo essa a razão pela qual dizemos que os dois TBJs formam um espelho de corrente. Além disso,
se os TBJs se encontram próximos entre si na pastilha, eles vão experimentar as mesmas variações de
temperatura, de modo que suas características irão variar de forma idêntica; isso é conhecido como
rastreamento de temperatura. Essa técnica engenhosa é ilustrada na Fig. 2.51. Ignorando as pequenas
correntes de base e também ignorando o efeito Early como é comum em análise cc, expressamos as
condições de polarização de Q2, o dispositivo sendo polarizado, como IC2 IC1, ou
(2.69a)
VCE2 VCC R2 IC2 (2.69b)
Espelhos de corrente encontram ampla aplicação em projeto de CI, tanto como blocos de processa-
mento de sinais de corrente, também conhecidos como inversores de corrente, quanto como blocos de
VCC
IC1 R1
R2 IC 2

Q1 Q2
VCE 2

VBE

FIGURA 2.51 Arranjo de espelho de corrente para polarizar Q2. Observa-
ção: Q1 e Q2 são TBJs casados.
polarização cc para outros circuitos. Por exemplo, o transistor Q2 desse circuito poderia ser usado para
fornecer a corrente de polarização de emissor para outro TBJ sendo usado como amplificador.
EXEMPLO 2.20
Assumindo VCC 5 V no circuito da Fig. 2.51, juntamente com os valores nominais da Equação (2.63),
especifique valores-padrão de resistências com tolerância de 5% para polarizar Q2 em IC 1 mA e seu
coletor exatamente no meio da região ativa.
Solução
Pela lei de Ohm, R1 (5 0,7)兾1 4,3 k e R2 (5 2,5)兾1 2,5 k (use 2,4 k ).
䊉
Não é preciso dizer que o esquema de polarização da Fig. 2.51 funciona bem apenas em circuitos
integrados. Se tivéssemos que usar amostras de TBJ discretos, eles provavelmente não seriam casados
e certamente não iriam acompanhar um ao outro nas variações de temperatura de forma tão próxima
como no caso dos dispositivos monolíticos. Se você usar o PSpice para simular um circuito, esteja
ciente de que todos os TBJs com o mesmo modelo de dispositivo são tratados como idênticos, levando
o iniciante à falsa sensação de que todos os dispositivos são casados. Se necessário, pode-se utilizar
técnicas de Monte Carlo para simular a dispersão dos parâmetros de dispositivos discretos reais.
2.8 AMPLIFICADORES DE TENSÃO BIPOLARES BÁSICOS

Dependendo de em qual terminal aplicamos a entrada e de qual terminal obtemos a saída, um TBJ
pode ser usado em qualquer uma das três configurações amplificadoras: emissor comum, coletor co-
mum e base comum. Visualizando um amplificador como um bloco de duas portas, é evidente que um
dos três terminais do TBJ será comum a ambas as portas (daí a razão para as designações acima). As
implementações de circuitos a serem discutidas a seguir são referidas como discretas, pois podemos
construí-las utilizando transistores, resistores e capacitores discretos. Embora hoje uma grande quanti-
dade de amplificadores TBJ seja implementada na forma de circuito integrado (CI), a motivação para
o estudo de implementações de TBJ discretas não é apenas histórica, mas também pedagógica, uma
vez que projetos discretos são um pouco mais fáceis de entender e, ainda, revelam aspectos importan-
tes, que também se aplicam à implementação de circuitos integrados. Além disso, estudantes que têm
acesso a um laboratório de eletrônica podem testar experimentalmente esses circuitos discretos para
reforçar sua compreensão sobre o tema e, ao mesmo tempo, desenvolver habilidades experimentais
como parte complementar de sua formação acadêmica. Na falta de um laboratório, o estudante pode
simular os circuitos via PSpice (veja anexo 2A).
Amplificadores de tensão unilaterais

A Fig. 2.52 apresenta o diagrama de blocos de um amplificador de tensão do tipo unilateral, assim chama-
do porque o sinal avança apenas no sentido direto, da fonte para a carga, sem caminhos de sinal de retorno.
(Na próxima seção, vamos encontrar um exemplo de um amplificador não unilateral na configuração co-
letor comum. Mais exemplos podem ser encontramos nos estudos de amplificadores na forma de circuitos
integrados.) O amplificador recebe sua entrada vi da fonte de sinal vsig com resistência interna Rsig e for-
nece a sua saída vo para uma carga resistiva RL. O amplificador é unicamente caracterizado em termos de
sua resistência de entrada Ri, resistência de saída Ro e ganho de tensão de circuito aberto aoc. Na entrada
do amplificador, temos um divisor de tensão, resultando em efeito de carga (ou carregamento) na entrada
(2.70)
De modo similar, na saída do amplificador temos outro divisor de tensão resultando em um efeito de
carga (ou carregamento) na saída
(2.71)
Observamos que
(2.72a)
isto é, aoc representa o ganho com o qual o amplificador amplificaria sua entrada vi na ausência de
qualquer carga. Consequentemente, aoc é chamado de ganho de tensão em circuito aberto ou também
ganho sem carga. Eliminado vi das equações anteriores, obtemos o ganho de tensão sinal-carga (ou
ganho de tensão global)
(2.73)
À medida que o sinal avança da fonte para a carga, primeiro ele sofre alguma atenuação na entrada
do amplificador, em seguida ele é amplificado por aoc e, finalmente, sofre uma atenuação adicional na
saída. Tendo em conta a Equação (2.73), também podemos escrever
(2.72b)
que fornece uma maneira alternativa de encontrar o ganho sem carga.
A configuração emissor comum (EC)

No circuito da Fig. 2.53, o amplificador é composto pelo TBJ e seus componentes circundantes. Para
evitar que a fonte e a carga alterem as condições cc do amplificador, usamos os capacitores de acopla-
Rsig Ro

vsig Ri aoc vi RL
vi vo

FIGURA 2.52 Diagrama de blocos de um amplificador de tensão do tipo unilateral.

VCC
RC
C2 vo
Rsig vi C1 Ro RL
vsig Ri
RB
IE C3
VEE
FIGURA 2.53 O amplificador emissor comum (EC).
mento ca C1 e C2. Além disso, para estabelecer um terra ca no terminal do emissor, usamos o capacitor
de desvio C3.
Em cc, os capacitores não drenam corrente e, portanto, funcionam como circuitos abertos. De
fato, no equivalente cc da Fig. 2.54a, os capacitores foram omitidos por completo. Também, para
simplificar a análise cc, assumimos VA e usamos um sumidouro de corrente cc IE para polarizar o
TBJ. Esse sumidouro poderia ser implementado com um espelho de corrente do tipo da Fig. 2.51 (não
vamos nos preocupar com esses detalhes aqui). A tensões cc são, então,
(2.74)
Além disso, temos IC ␣F IE ⬵ IE. Quando energia é aplicada ao circuito, cada capacitor carregará até
que suas placas atinjam as tensões cc de seus nós correspondentes. Por exemplo, enquanto a placa in-
ferior de C3 permanece no potencial do terra, sua placa superior carregará até o potencial VE, que, neste
circuito, é negativo. De modo similar, a placa esquerda de C2 carregará até o potencial VC, enquanto
que sua placa direita é levada para 0 V por meio de RL.
Ao analisar um amplificador de tensão, estamos interessados em seu ganho de tensão global
vo /vsig. Pela Equação (2.73), isso requer encontrar a resistência de entrada Ri vista pela fonte de sinal, a
resistência de saída Ro vista pela carga e o ganho de tensão sem carga aoc. Encontramos esses parâme-
tros trabalhando com o equivalente ca da Fig. 2.54b. No entanto, uma vez que os parâmetros de peque-
VCC
RC IC
VB VC

Rsig vi vo
RB VBE(on) F IE VCE

VE
vsig Ri
RB r vbe gmvbe ro RC
Ro
RL

IE
VEE
(a) (b)
FIGURA 2.54 Equivalentes (a) cc e (b) ca do amplificador EC da Fig. 2.53.

nos sinais gm, r␲ e ro dependem da polarização cc do TBJ, precisamos analisar também o equivalente
cc da Fig. 2.54a. Antes de prosseguir, é importante chamar a atenção do leitor para a diferença entre as
análises cc e ca, bem como para a necessidade de mantê-las separadas.
Partindo do circuito original da Fig. 2.53 para seu equivalente cc da Fig. 2.54a, aplicamos o
seguinte procedimento
• Procedimento de análise cc
• Defina todas as fontes ca iguais a zero.
• Substitua o TBJ por seu modelo de grandes sinais (assuma VA para simplificar).
• Substitua todos os capacitores por circuitos abertos.
De modo similar, partindo do circuito original da Fig. 2.53 para seu equivalente ca da Fig. 2.54b, apli-
camos o seguinte procedimento
• Procedimento de análise ca
• Defina todas as fontes cc iguais a zero.
• Substitua o TBJ por seu modelo de pequenos sinais, inclusive de ro.
• Substitua todos os capacitores por curtos-circuitos.
Tendo como referência a Fig. 2.54b, notamos por inspeção que
Ri RB //r␲ Ro RC //ro
(2.75)
Além disso, pela lei de Ohm, temos
0 vo (ro //RC //RL)gm vbe (ro //RC //RL)gm vi
Fazendo RL → obtemos vo (ro //RC)gm vi. Mas, de acordo com a Equação (2.72a), a relação vo /vi
no limite RL → é o ganho de tensão sem carga, então
aoc gm (RC //ro ) (2.76)
Uma vez obtidas expressões para Ri, Ro e aoc, finalmente aplicamos a Equação (2.73) para encontrar o
ganho global.
EXEMPLO 2.21
No circuito da Fig. 2.53, considere VCC VEE 12 V, IE 1 mA, RB 75 k e RC 6 k . Além
disso, considere que o TBJ tem ␤F 150, VBE(on) 0,7 V e VA 80 V. Assumindo que Rsig 0,5 k ,
RL 30 k e
vsig (5 mV) cos ␻t
encontre as tensões em todos os nós do circuito e expresse cada uma delas como a soma de seus com-
ponentes cc e ca, na forma da Equação (2.43).
Solução
Temos IC ⬵ IE 1 mA. Pela Equação (2.74), temos
Além disso, gm 1兾26 A/V, r␲ 150 26 3,9 k e ro 80兾1 80 k . Consequentemente, as

Equações (2.75) e (2.76) fornecem
Também, a Equação (2.70) fornece vi [3,7兾(0,5 3,7)]vsig 0,88vsig (4,4 mV) cos ␻t. Finalmen-
te, a Equação (2.73) fornece
As tensões dos nós estão mostradas na Fig. 2.55. O leitor deve verificar cada uma delas em detalhes.
12 V
5,8 V (825 mV)cos ( t 180 )

6,2 k 0 V (825 mV)cos ( t 180 )
C2
0,5 V (4,4 mV)cos t
0 V (4,4 mV)cos t
0,5 k C1
5,8 k 30 k
(5 mV)cos t
75 k 1,2 V 0 mV
3,7 k
1 mA C3
12 V
FIGURA 2.55 Circuito do Exemplo 2.21, com cada tensão nodal expressa como a soma de seus compo-
nentes cc e ca.
O procedimento sistemático de redesenhar um amplificador em suas formas cc e ca, como exem-

plificado na Fig. 2.54, embora altamente recomendado para o iniciante, pode se mostrar um exagero à
medida que buscarmos acelerar o processo de análise. Com a experiência, algumas das etapas interme-
diárias podem ser realizadas mentalmente, sem ter que desenhar circuitos equivalentes detalhados. Além
disso, podemos usar inspeção para aproveitar uma grande parte dos resultados resumidos na Fig. 2.42.
Vamos ilustrar esse procedimento com uma variedade de exemplos à medida que prosseguirmos.
EXEMPLO 2.22
(a) Na Fig. 2.56a, o circuito projetado no Exemplo 2.18 é utilizado como um amplificador EC.
Lembrando que ␤F 100 e IC 0,99 mA, encontre os parâmetros de pequenos sinais Ri, Ro e aoc.
Assuma que VA 100 V.
(b) Encontre o ganho global se o circuito é acionado por uma fonte com Rsig 1k e alimenta uma
carga RL 18 k .
VCC (12 V)
RC
R1 3,9 k C2 vo
68 k RC
vi C1 Ro vo
Rc
Ri Ro
R2
47 k
RE C3 Ri Rb
3,9 k vi R1 R2

(a) (b)
FIGURA 2.56 (a) Amplificador EC com alimentação única do Exemplo 2.22 e (b) seu equivalente ca.
Solução
(a) Temos gm 0,99兾26 38 mA/V, r␲ 100 26兾0,99 2,6 k e ro 100兾0,99 101 k . Em
seguida, considere o equivalente ca da Fig. 2.56b, onde observamos que, devido à ação de desvio
de C3, o emissor está no terra ca. Por inspeção, Rb r␲ e Rc ro. Consequentemente,
(b) Devido ao efeito de carga na entrada e na saída, o ganho cai para
Estimativas rápidas para a configuração EC

No cotidiano, o projetista de circuitos muitas vezes precisa apresentar estimativas rápidas, ainda que
aproximadas, para os parâmetros relevantes de um amplificador TBJ. Considerando as deduções e os
exemplos anteriores, podemos obter as seguintes conclusões para a configuração EC:
• Ri é dominada por r␲;
• Ro é dominada por RC;
• aoc é aproximadamente gmRC.
Usando gm IC/VT, podemos também escrever
(2.77a)
o que indica que o valor do ganho sem carga de um amplificador EC é aproximadamente a razão entre
a queda de tensão através de RC e a tensão térmica VT. Por exemplo, no amplificador com alimentação
dupla (VCC e VCC) do Exemplo 2.21, a queda em RC é aproximadamente VCC /2, de modo que a Equa-
ção (2.77a) fornece a estimativa aoc ⬵ (VCC 兾2)兾VT (12兾2)兾0,026 230 V/V. De forma simi-
lar, no projeto com alimentação única (VCC) do Exemplo 2.22, em que o TBJ foi polarizado de acordo
com a Regra do 1/3-1/3-1/3, a Equação (2.77a) fornece aoc ⬵ (VCC兾3)兾VT (12兾3)兾0,026
160 V/V. Ambas as estimativas concordam razoavelmente com os resultados dos respectivos exem-
plos; portanto, tenha em mente a Equação (2.77a)!
Exercício 2.2
Mostre que, se também levamos em conta ro, a Equação (2.77a) se torna
(2.77b)
A configuração emissor comum degenerado (EC-D)

O circuito da Fig. 2.57 é similar ao da Fig. 2.53, exceto pela presença da resistência RE em série com
o emissor. Para encontrar os parâmetros de pequenos sinais, analisamos o equivalente ca da Fig. 2.58.
A Equação (2.62b) indica que a presença de RE pode aumentar Rc consideravelmente a ponto de fazer
Rc RC. Em projetos discretos esse é normalmente o caso, de modo que aproximamos Ro RC //Rc ⬵ RC.
De fato, para simplificar a análise e também ajudar o iniciante a desenvolver uma ideia rápida sobre o
circuito, é comum ignorar ro em circuitos EC-D discretos (embora esse não seja necessariamente o caso
em circuitos integrados, como veremos no Capítulo 4). Isso nos permite fazer as aproximações
Ri RB //Rb ⬵ RB //[r␲ (␤0 1)RE] Ro ⬵ RC (2.78)
Em seguida, desejamos deduzir uma expressão para ic. Com a resistência ro desprezada, a Equa-
ção (2.52) é simplificada para ic gmvbe. Tendo como referência o equivalente ca na Fig. 2.58, temos
ic gm vbe gm(vb ve ) gm (vi REie) ⬵ gm(vi RE ic)
considerando o fato de que ie ic/␣0 ⬵ ic. Agrupando os termos e resolvendo para ic, obtemos
ic Gmvi (2.79a)
VCC
RC
C2 vo
Rsig vi C1
Ro
RL
vsig
Ri RB
RE
C3
IE
VEE
FIGURA 2.57 O amplificador emissor comum degenerado (EC-D).

RC
vo
Rc
ic
Rsig Ro RL
vi

vsig
Ri
RB
Rb vbe

ie RE
FIGURA 2.58 Equivalente ca do amplificador (EC-D) da Fig. 2.57.
em que
(2.79b)
Observamos que, com RE 0, todo o sinal vi aparece através da porta BE, fornecendo Gm gm. No
entanto, com RE 苷 0, apenas uma porção de vi aparece através da porta BE, sendo que o restante fica
na forma de queda de tensão em RE. Consequentemente, temos Gm gm, o que indica uma resposta ic
menor para o mesmo vi. Essa redução de transcondutância é chamada de degeneração, porque RE in-
troduz uma função de realimentação negativa, como mencionado anteriormente. Embora esse assunto
seja abordado sistematicamente no Capítulo 7, aqui basta dizer que a presença de RE, apropriadamente
chamada de resistência de degeneração de emissor, não apenas reduz a transcondutância, mas também
aumenta o valor de Rb e, portanto, o valor de Ri, pela Equação (2.78).
Para encontrar o ganho de tensão, considere novamente o equivalente ca da Fig. 2.58 e escreva
a lei de Ohm
0 vo (Ro //RL)ic ⬵ (RC //RL)ic (RC //RL)Gmvi
Fazendo RL → , temos vo ⬵ RC Gm vi. Mas, de acordo com a Equação (2.72a), a relação vo /vi no
limite RL → é o ganho de tensão sem carga, então
(2.80)
Comparando com a Equação (2.76), notamos que a presença da resistência de degeneração RE faz aoc
cair de cerca de (1 gmRE). Reescrevendo a Equação (2.80) na forma alternativa
(2.81a)
nos fornece uma regra útil para uma estimativa rápida do ganho da configuração EC-D:
O ganho de tensão sem carga da base para o coletor é (o negativo da) a relação entre a resistência
de coletor total e a resistência de emissor total.
Observamos que, se gmRE 1 (ou, de forma equivalente, se RE 1/gm), então
(2.81b)
indicando que o ganho se torna independente de gm e, assim, das condições de polarização do TBJ –
uma importante vantagem do emissor degenerado! Uma vez obtidas expressões para Ri, Ro e aoc, final-
mente aplicamos a Equação (2.73) para encontrar o ganho global.
EXEMPLO 2.23
(a) Investigue o efeito de inserir uma resistência de degeneração de emissor RE 220 no circuito
EC do Exemplo 2.21 e, assim, transformando-o no circuito EC-D da Fig. 2.57a.
(b) Encontre RE para um ganho sem carga de 10V/V.
Solução
(a) Todas as tensões e correntes cc permanecem as mesmas, assim como gm ( 38 mA/V) e r␲
( 3,9 k ). A inserção de RE 220 no circuito tem os seguintes efeitos:
• Rb aumenta de 3,9 k para [3,9 (150 1)0,22] 37 k (um aumento de quase dez vezes!);
• Ri aumenta de 3,7 k para 75//37 25 k (um efeito desejável);
• aoc cai (ou degenera) de 223 V/V para [6.200/(26 220)] 25 V/V.
Usando a Equação (2.73), encontramos que vo cai para
(b) Use a Equação (2.80) para impor 6.200/(26 RE) 10. Isso produz RE 594 .
䊉
Resumo para a configuração EC-D

Resumimos os efeitos da resistência de degeneração de emissor RE conforme a seguir:
• A transcondutância gm, assim como o ganho sem carga aoc, são reduzidos pela quantidade (1
gmRE).
• Rb é aumentada de r␲ para r␲ (␤0 1)RE ⬵ r (1 gm RE), isto é, ela é aumentada pela quan-
tidade (1 gmRE).
• A faixa do sinal de entrada é aumentada para vi vbe ve vbe RE ie ⬵ vbe RE ic vbe(1
gm RE), isto é, ela é aumentada pela quantidade (1 gm RE), ampliando, portanto, a faixa de apli-
cabilidade da aproximação de pequenos sinais.
• O ganho global é menos dependente de ␤0 e IC e é estabelecido pelas relações entre resistores
externos.
Embora a redução de ganho possa ser indesejável em determinadas situações, todos os outros efeitos
são geralmente bem-vindos e, dessa forma, eles são, muitas vezes, explorados pelo projetista com o
propósito de otimizar o circuito em questão (no Capítulo 6, veremos outro efeito importante da dege-
neração, ou seja, respostas transitórias mais rápidas).
Seleção da capacitância
Para completar a nossa compreensão sobre os amplificadores TBJ discretos, precisamos abordar a
questão de como selecionar as várias capacitâncias envolvidas no projeto discreto. Quando a fonte de
sinal é ligada, queremos que cada capacitância C funcione como um curto ca na frequência da fonte
fsig. Fisicamente, isso requer que selecionemos C grande o suficiente de modo a impedir o seu carrega-
mento/descarregamento significativo em resposta às alternâncias de vsig.
Como sabemos, a impedância apresentada por uma capacitância C na frequência do sinal fsig é
ZC ( j fsig) 1兾( j 2␲ fsig). Para essa capacitância funcionar efetivamente como um curto ca em fsig, sua
impedância deve ser tal que
兩ZC ( jfsig)兩 Req
em que Req é a resistência equivalente vista por C. Essa condição é facilmente reescrita em termos de
C como
(2.82)
Se o circuito é projetado para operar ao longo de uma faixa de frequências de sinal, então devemos usar
a menor frequência na condição anterior, isto é fsig(min).
EXEMPLO 2.24
Especifique capacitâncias adequadas no amplificador EC do Exemplo 2.21 para operação ao longo da
faixa de áudio.
Solução
A frequência de áudio se estende de 20 Hz até 20 kHz, então fsig(min) 20 Hz.
• Para C1, temos Req1 Rsig Ri 0,5 3,7 4,2 k , então precisamos de C1 1兾[2␲ 4,2
103 20) ⬵ 2,0 ␮F.
• Para C2, temos Req2 Ro RL 5,8 30 35,8 k , então impomos C2 1兾[2␲ 35,8 103
20) ⬵ 0,22 ␮F.
• Para C3, adaptamos a Equação (2.59a) para este caso e escrevemos
então impomos C3 1兾[2 29 20) ⬵ 275 ␮F.

Uma maneira razoável de proceder é usar valores-padrão de capacitância que excedem os limites in-
feriores calculados por uma ordem de grandeza ou mais. Assim, use C1 22 ␮F, C2 2,2 ␮F e
C3 2,7 mF. Uma vez que C3 vê uma resistência equivalente muito pequena, o seu valor fica muito
elevado. Para economizar no tamanho, é comum ceder um pouco e usar um valor menor, como 330 ␮F
neste caso.
䊉
Simulação no PSpice
Os circuitos discutidos anteriormente podem facilmente ser verificados por meio do PSpice (veja
Apêndice 2A). O estudante pode construir modelos de TBJ para essa finalidade ou utilizar modelos
de dispositivos disponíveis na biblioteca que vem com a versão de estudante do PSpice, como o
popular TBJ 2N2222 npn. A Fig. 2.59 mostra um circuito do PSpice para simular o amplificador EC
do Exemplo 2.22, porém usando um TBJ 2N2222. Todas as formas de onda relevantes estão apre-
sentadas na Fig. 2.60.
Como pode ser observado, o sinal de entrada vsig é uma onda senoidal de 1 kHz com valores de
pico de 5 mV. A forma de onda vB na base ainda é uma onda senoidal com valores de pico de quase
VCC (12 V)
RC
3,9 k
R1
68 k C vC
C1
B Q
Q2N2222
10 F
E
vsig
R2
47 k RE C2
3,9 k 220 F
VOFF 0
VAMPL 5 mV
FREQ 1 kHz
0
FIGURA 2.59 Circuito do PSpice para visualizar as formas de onda de um amplificador EC.
5 mV, mas com um componente cc VB 4,717 V, como estabelecido pelas resistências de polariza-
ção cc R1 e R2. A forma de onda no emissor tem um componente cc VE 4,072 V, cerca de 0,7 V menor
do que VB. Também notamos um pequeno componente ca ve. Teoricamente, ve deveria ser zero (terra
ca perfeito no emissor), porém isso exigiria C2 → . Na prática, especificamos C2 para ser grande o
suficiente de modo a garantir |ve| |vb|. Finalmente, observamos que a forma de onda vC no coletor tem
um componente cc VC 7,968 V e um componente ca vc, que é uma versão amplificada da entrada vsig,
porém deslocada de 180°. Seu valor de pico a pico é (8,659 7,187) 1,472 V. Como o valor de pico
a pico da entrada é 10 mV, o ganho é 1,472/0,010 147,2 V/V, que está em concordância com o
valor de 144 V/V previsto no Exemplo 2.22. Na prática, a forma de onda de saída é um pouco dis-
torcida, embora imperceptível neste caso, devido à característica não linear (exponencial) do TBJ. De
fato, pode-se verificar que o valor médio da saída não está exatamente na metade do caminho entre os
dois picos. Consequentemente, os cálculos do Exemplo 2.22, baseados na aproximação para pequenos
sinais, estão em ligeiro desacordo com os resultados mais confiáveis fornecidos por simulações com-
putacionais ou medições laboratoriais reais.
5,0 vsig 4,722

vB
vsig (mV)
vB (V)
0 4,717
5,0 4,712
0 0,5 1,0 1,5 2,0 0 0,5 1,0 1,5 2,0
4,079
8,659
vE vC
vE (V)
vC (V)
4,072 7,968
7,187
4,065
0 0,5 1,0 1,5 2,0 0 0,5 1,0 1,5 2,0
Tempo (ms) Tempo (ms)
FIGURA 2.60 Gráficos das formas de onda do amplificador EC.

2.9 SEGUIDORES DE TENSÃO E DE CORRENTE BIPOLARES

Nesta seção, vamos analisar as duas configurações restantes de interesse de amplificadores com um
único transistor: as configurações coletor comum e base comum. Como veremos, essas configurações
encontram aplicações como seguidor de tensão e seguidor de corrente, respectivamente.
A configuração coletor comum (CC)

O amplificador coletor comum (CC) recebe a entrada na base e entrega a saída a partir do emissor. Na
realização do circuito da Fig. 2.61a escolhemos acionar a base diretamente a partir da fonte de sinal, de
modo que podemos nos concentrar nos pontos essenciais do circuito. Analisando o equivalente ca da
Fig. 2.61b, notamos que ele é idêntico àquele da Fig. 2.42, de modo que simplesmente aproveitamos os
resultados desenvolvidos anteriormente, alterando devidamente os subscritos das resistências.
A resistência de entrada na Fig. 2.61b é simplesmente Rb, como dado pela Equação (2.58b), mas
com RE → RL,
Ri r (0 1)(RL //ro) (2.83)
Essa resistência costuma ser grande, graças ao efeito de amplificação por ␤0. A resistência de saída na
Fig. 2.61b é simplesmente Re, como dado na Equação (2.59b), porém com RB → Rsig,
(2.84)
Essa resistência costuma ser pequena, graças à presença de ␤0 no denominador. Assim como a Equa-
ção (2.83) revela que Ri é uma função de RL, a Equação (2.84) revela que Ro é uma função de Rsig.
Como mencionado, um amplificador que exibe essa interdependência é dito um amplificador não
unilateral.
Para encontrar o ganho de tensão, observamos que, se substituirmos o TBJ por seu modelo de
pequenos sinais e olharmos para sua base, vemos r␲ seguida pelo trio ␤0ib, RL e ro. Tendo em conta a
Equação (2.83), é reconfortante perceber que podemos concentrar esses três elementos juntos e tratá-
-los como uma única resistência equivalente de valor (0 1) (RL //ro). É precisamente o que foi
feito na Fig. 2.62a, que mostra o circuito ca equivalente como visto pela fonte de sinal. Usando a regra
do divisor de tensão, encontramos o ganho global como
(2.85a)
VCC
Rsig vi Rsig vi
C2 vo vo
vsig vsig
Ri Ri
IE
Ro RL Ro RL
VEE
(a) (b)
FIGURA 2.61 Amplificador coletor comum (CC) e seu equivalente ca.

TBJ como visto pela fonte TBJ como visto pela carga
Rsig r
Rsig B r E vo 01 E vo
vsig 1)(RL冫冫ro)
Ri ( 0 vsig ro Ro RL

(a) (b)
FIGURA 2.62 Equivalentes de pequenos sinais do amplificador CC da Fig. 2.61 como visto (a) pela fonte e
(b) pela carga.
Dividindo o numerador e o denominador por (␤0 1), temos uma expressão alternativa intuitiva para
o ganho global,
(2.85b)
Enxergando essa expressão como um divisor de tensão, podemos facilmente desenhar o circuito
associado. Ilustrado na Fig. 2.62b, esse é o circuito ca equivalente visto pela carga. Esses equi-
valentes alternativos devem ajudar o leitor a desenvolver uma ideia melhor sobre esse intrigante
circuito. Como mencionado, um amplificador CC fornece alta resistência de entrada e baixa re-
sistência de saída.
Para investigar o ganho de forma mais detalhada, dividimos o numerador e o denominador pelo
próprio numerador no lado direito da Equação (2.85) e obtemos outra forma alternativa intuitiva
(2.86)
O ganho de tensão é menor do que a unidade, embora geralmente muito próximo da unidade, porque
␤0 é grande. Por essa razão, o amplificador CC também é chamado de seguidor de tensão. (A tensão ca
no emissor simplesmente segue a tensão ca na base, embora a tensão total de emissor seja deslocada
de cerca de 0,7 V em relação àquela na base.) De acordo com a Equação (2.72b), encontramos facil-
mente o ganho sem carga aoc fazendo Rsig → 0 e RL → na Equação (2.86). O resultado é
(2.87)
um valor extremamente próximo da unidade. Concluímos com as seguintes observações:

• Embora não seja um amplificador de tensão exemplar, a configuração CC oferece as vantagens
de resistência de entrada potencialmente elevada e resistência de saída potencialmente baixa, o
que a torna um bom seguidor (buffer) de tensão. Um seguidor de tensão ideal tem
(2.88)
Ainda que a configuração CC seja apenas uma aproximação do seguidor de tensão ideal, ela é
amplamente utilizada para reduzir o efeito de carga entre estágios de circuitos complexos. Por
exemplo, preceder um amplificador EC com um seguidor de tensão pode fornecer uma resistên-
cia de entrada muito maior ao preço de uma redução desprezível no ganho global, assim como
inserir um seguidor após o amplificador EC pode resultar em uma resistência de saída muito
menor.
• O amplificador CC também pode ser visto como um amplificador de corrente que aceita a cor-
rente ca ib na base e entrega a corrente ca ie no emissor com o ganho
(2.89)
Quando utilizada com essa finalidade, a configuração CC fornece amplificação de potência e

encontra aplicação como estágio de saída de circuitos de manipulação de potência, como fontes
de energia cc e amplificadores de potência de áudio.
EXEMPLO 2.25
(a) No circuito da Fig. 2.61a, considere que VCC VEE 12 V e IE 1 mA, e que o TBJ tem ␤0
␤F 150, VBE(on) 0,7 V e VA 80 V. Se Rsig 47 k , RL 10 k e
vsig 0 V (2,0 V) cos ␻t
encontre as tensões em todos os nós do circuito e expresse cada uma delas como a soma de
componentes cc e ca, como na Equação (2.43). Mostre essas tensões explicitamente no circuito.
(b) Verifique que o TBJ satisfaz a condição de aproximação de pequenos sinais da Equação (2.51).
Solução
(a) As condições cc do circuito são
Além disso, IC ⬵ IE 1 mA, r␲ ⬵ 150 26兾1 3,9 k e ro ⬵ 80兾1 80 k . Assim, as Equa-

ções (2.83) e (2.84) fornecem
(alta)
(baixa)
Também,
As tensões nodais estão indicadas na Fig. 2.63. O leitor deve verificar cada uma delas em detalhes.
(b) Para o TBJ temos vbe vi vo ⬵ (6 mV) cos ␻t, indicando um valor de pico próximo do limite
de 5 mV definido na Equação (2.51). A capacidade do amplificador CC de manusear de forma
razoavelmente linear sinais externos que não sejam estritamente do tipo pequenos sinais deriva
da ação de realimentação negativa fornecida pela resistência de emissor, nesse caso RL. Como
observado no caso EC-D, a presença de RL aumenta a faixa do sinal de entrada por um fator (1
gmRL) (1 10.000/26) 386!
䊉
12 V
0,3 V (1,933 V)cos t
47 k 1,0 V (1,927 V)cos t
0 V (1,927 V)cos t
0 V (2 V)cos t
C2
1,35 M
1 mA 336
10 k
12 V
FIGURA 2.63 Circuito do Exemplo 2.25, com cada tensão nodal expressa como a soma de seus compo-
nentes cc e ca.
EXEMPLO 2.26
A Fig. 2.64 mostra um seguidor de emissor com alimentação única. Como sabemos, R1 e R2 polarizam
a base e RE define a polarização de corrente do emissor. Assumindo ␤0 ␤F 100, VBE(on) 0,7 V e
VA 75 V, encontre as resistências de pequenos sinais Ri e Ro, bem como o ganho global.
Solução
Procedendo da forma já familiar, encontramos IC 3 mA. Consequentemente, r 100(26兾3)
0,87 k e ro 75兾3 25 k . Com base no equivalente ca da Fig. 2.65a, adaptamos a Equação (2.58)
para escrever
Rb r␲ (␤0 1)(RE //ro //RL) 0,87 101(2//25//1) 66 k
Ri R1 //R2 //Rb 18//47//66 11 k
A resistência equivalente obtida olhando em direção à esquerda da base é
RB Rsig //R1 //R2 1//18//47 0,93 k
10 V
R1 18 k
Rsig vi C1
1 k C2 vo
vsig Ri

R2 47 k Ro RL
RE 2,0 k
1 k
FIGURA 2.64 Seguidor de emissor com alimentação única do Exemplo 2.26.

RB
Rsig vi
RB
vsig Ri R1 R2 Rb
Re
(R1冫冫R2)vsig
vo
Rsig (R1冫冫R2) vo
RE Ro RL RE冫冫RL
(a) (b)
FIGURA 2.65 (a) Equivalente ca do circuito da Fig. 2.64 e (b) o mesmo após redução adicional.
então, adaptamos a Equação (2.59b) para escrever
Ro RE //Re 2000//18 ⬵ 18 (muito baixa)
Para encontrar o ganho global, aplicamos o teorema de Thévenin à rede de entrada para obter o equiva-
lente da Fig. 2.65b. Finalmente, aplicamos a Equação (2.86) para escrever
indicando que o ganho global é 0,90 V/V.

䊉
EXEMPLO 2.27
A Fig. 2.66 mostra como podemos utilizar um estágio CC para reduzir a resistência de saída apresen-
tada pelo amplificador EC da Fig. 2.56. Assumindo que Q2 é similar a Q1 (␤0 ␤F 100, VBE(on)
0,7 V e VA 100 V), encontre os parâmetros de pequenos sinais Ri, Ro e aoc vo/vi para todo o circuito.
Comente seus resultados.
Solução
Proceda como no Exemplo 2.8, analisando um estágio por vez. Para análise cc, substitua o estágio
EC por seu equivalente de Thévenin cc como na Fig. 2.67a. Lembre, da análise anterior, que IC1
0,99 mA, de modo que o estágio EC fornece a tensão cc de circuito aberto VC1 VCC R3 IC1 12
3,9 0,99 8.1 V com a resistência série equivalente Req R3 3,9 k . Adaptando a Equação
(2.32) com VBB VC1 8,1 V, obtemos
Consequentemente, r2 100(26兾1,7) 1,5 k e ro2 100兾1,7 59 k .

Para análise ca, substitua o estágio EC por seu equivalente de Thévenin ca como na Fig.
2.67b. Lembre, do Exemplo 2.22, que o estágio EC fornece a tensão ca de circuito aberto vo1
VCC (12 V)
R3 3,9 k
R1 68 k
Q2
vi C1 C2 vo
Q1
Ri Ro
R2 47 k R5 4,3 k
R4 3,9 k C3
FIGURA 2.66 Circuito EC-CC do Exemplo 2.7.
144vi com a resistência de saída equivalente Ro1 3,8 k . Podemos, assim, adaptar a Equação
(2.86) e escrever
então o ganho global de tensão é aoc vo 兾vi 144 0,987 142 V/V. Finalmente, adaptamos a
Equação (2.59a) (a experiência adquirida com o Exemplo 2.25 indica que podemos ignorar ro) e obtemos
Consequentemente,
Ro R5 //Re2 4.300//52 ⬵ 52 (muito baixa)
Como aoc é reduzido de 144 V/V para 142 V/V, o carregamento do estágio EC pelo estágio CC é
mínimo. No entanto, a redução em Ro é realmente significativa, de 3.800 para 52 .
12 V
IC2
Ro1
R3 Q2
Q2 3,8 k
3,9 k
vo1 vo
VC1 8,1 V (144vi)
R5 4,3 k R5
4,3 k Ro
(a) (b)
FIGURA 2.67 Equivalentes (a) cc e (b) ca do circuito EC-CC da Fig. 2.66.
䊉
A configuração base comum (BC)

O amplificador base comum (BC) recebe a entrada no emissor e entrega a saída a partir do coletor.
Como a resistência obtida olhando para o emissor geralmente é baixa (Re ⬵ 1/gm), o sinal de entrada
natural para essa configuração é uma corrente, isig. Também, como a resistência obtida olhando para
o coletor geralmente é alta (Rc ⬵ ro, ou ainda mais alta se houver degeneração do emissor), o sinal de
saída natural é também uma corrente, io. Assim como a configuração CC aproxima um seguidor de ten-
são, que teoricamente tem Ri → , Ro → 0 e vo/vsig → 1 V/V, a configuração BC aproxima um seguidor
de corrente, que teoricamente tem
(2.90)
A configuração BC é apresentada na Fig. 2.68a, onde observamos que a fonte de sinal é agora
modelada com um equivalente de Norton. Para encontrar os parâmetros de pequenos sinais, considere
o equivalente ca na Fig. 2.68b. A resistência de saída Ro é facilmente encontrada aproveitando a Equa-
ção (2.62a), porém com RB → 0 e RE → Rsig,
Ro ⬵ ro [1 gm (r␲ //Rsig )] (2.91)
Se Rsig r␲, então Ro ⬵ ro(1 gm r) ro(1 ␤0), um valor realmente grande. No cálculo da (baixa)
resistência de entrada Ri, é comum o ignorar a presença da (alta) resistência ro, pelo menos em projetos
discretos, em que o acoplamento do emissor para o coletor via ro é geralmente desprezível (isso, no
entanto, pode não ser o caso em projetos de circuitos integrados, como veremos no Capítulo 4). Assim,
adaptamos a Equação (2.59) e escrevemos
Ri ⬵ re (2.92)
Para encontrar o ganho de corrente global, observamos que a resistência da fonte Rsig forma um
divisor de corrente com a resistência de entrada Ri, fornecendo
VCC
RL RL
Ro Ro
io io
ii C1 ii
Ri IE Ri
isig Rsig isig Rsig
VEE
(a) (b)
FIGURA 2.68 O amplificador base comum (BC) e seu equivalente ca.

Mas io ␣0ii, de modo que, combinando com a Equação (2.92), obtemos
(2.93)
É evidente que esse ganho é menor do que a unidade, mas ele pode ser bem próximo da unidade
para Rsig re. A configuração BC é particularmente útil quando seu sinal de entrada é fornecido pelo
coletor de outro TBJ. A configuração resultante de dois transistores, conhecida como configuração
“cascode”, possui vantagens de velocidade e flexibilidade, que a torna particularmente adequada para
implementação de CIs, como veremos nos Capítulos 4 e 6.
EXEMPLO 2.28
No circuito da Fig. 2.68a, assuma VCC VEE 5 V e IE 1 mA, e que o TBJ tem ␤0 ␤F 100 e
VA 100 V. Encontre Ri, Ro e io /isig, se Rsig 10 k e comente seus resultados.
Solução
Temos ␣0 0,99, gm 38,5 mA/V, re 26 , r␲ 2,6 k e ro 100 k . Pelas Equações (2.91) a
(2.93),
Como esperado de um seguidor de corrente, Ri é realmente baixa e Ro é realmente alta, e o ganho é

bastante próximo da unidade.
䊉
A configuração BC como um amplificador de tensão

Apesar de a aplicação mais apropriada da configuração BC ser como um seguidor de corrente, existem
situações nas quais ela é usada como um amplificador de tensão com ganho vc /ve. Considerando que
vc gm(RL //ro)vbe gm(RL //ro)(vb ve) gm(RL //ro)(0 ve), segue
(2.94)
Em outras palavras, o ganho de tensão da configuração BC tem o mesmo valor, porém polari-
dade oposta daquele da configuração EC. Outra diferença importante está na resistência de entrada,
que é r␲ no caso EC, mas re (que é ␤0 1 vezes menor) no caso BC. Por exemplo, com RL 10 k ,
o circuito do Exemplo 2.28 fornece um ganho de tensão de vc 兾ve 38 (10//100) ⬵ 350 V/V, um
valor razoavelmente grande.
O modelo T do TBJ
Embora o modelo de pequenos sinais da Fig. 2.41 seja adequado para análise ca de todas as três
configurações de TBJ, um modelo alternativo está disponível, que oferece uma visão adicional, espe-
cialmente para a configuração BC. Para ilustrar, considere o modelo ca da Fig. 2.41, repetido na Fig.
2.69a, porém com a resistência ro omitida para simplificar. Como esse circuito lembra a letra grega ␲,
ele também é conhecido como modelo ␲.
gmvbe gmvbe
B C B C B C

r vbe gmvbe r vbe gmvbe r vbe gmvbe

E E E
(a) (b) (c)
FIGURA 2.69 Passos para transformar o modelo ␲ no modelo T do TBJ.
Se agora substituirmos a fonte dependente por duas fontes idênticas conectadas em série como na
Fig. 2.69b, o comportamento do circuito não será alterado. De fato, como o nó comum às duas fontes
é tal que a corrente de entrada nele é igual àquela saindo dele, podemos conectá-lo ao terminal de base
como na Fig. 2.69c e o comportamento do circuito ainda não será alterado. No entanto, por meio desse
artifício, evitamos ter uma fonte dependente diretamente entre o coletor e o emissor, uma grande vanta-
gem na análise ca da configuração BC, como veremos. Agora, podemos simplificar o modelo um pouco
mais, porque a fonte dependente inferior é controlada pela tensão vbe através de seus próprios terminais
e, assim, funciona como uma resistência de valor vbe 兾(gm vbe ) 1兾gm. Sua combinação paralela com r␲ é
ou seja, ela é simplesmente a resistência dinâmica da junção BE como encontrado na Equação (2.61).
(Devíamos ter previsto isso intuitivamente!) Com relação à fonte dependente superior, podemos con-
siderá-la tanto controlada por vbe, como mostrado, como controlada pela corrente ie vbe/re, caso em
que podemos expressá-la como
gm vbe gm re ie ␣0 ie
Podemos, finalmente, desenhar o modelo alternativo de TBJ para pequenos sinais como na Fig. 2.70, em
que incluímos também a resistência de pequenos sinais ro para ter em conta o efeito Early. Como esse
modelo, com ro omitida, se parece com a letra T girada, ele é chamado de modelo T.
A Fig. 2.71 utiliza ambos os modelos de TBJ (ro novamente é omitida) para uma rápida compara-
ção das configurações EC e BC. Por inspeção, o amplificador EC da Fig. 2.71a apresenta uma resistên-
cia de entrada de r␲ e produz vc RC gm vb, indicando um ganho de vc 兾vb gmRc. Analisando a Fig.
C gmvbe C
0ie
ib
ro
B B B

vbe ie vbe re ie vbe ie

E E
FIGURA 2.70 O modelo de pequenos sinais do TBJ conhecido como modelo T. Observe que ele se aplica
tanto ao TBJ npn quanto ao pnp.
gmve
B C E re C

vb r gmvb RC vc ve RC vc

B
E
(a) (b)
FIGURA 2.71 As configurações EC e BC são comparadas de forma mais efetiva se usarmos, respectiva-
mente, (a) o modelo ␲ e (b) o modelo T para o TBJ.
2.71b, notamos que o sentido da fonte dependente foi invertido, se comparado com a Fig. 2.70, devido
ao fato de que gm vbe gm(vb ve) gm(0 ve) gm ve. Por inspeção, o amplificador BC apresenta
uma resistência de entrada re e produz vc RC gm ve, indicando um ganho de vc兾ve gm RC. Essas
análises rápidas confirmam que as resistências de entrada diferem por um fator de (␤0 1), e os ga-
nhos tem valores iguais, mas polaridades opostas. Também, em ambos os casos, aplicar uma tensão
através da resistência de entrada (r␲ ou re) resulta na transferência de corrente para outra resistência (RC
na saída). Não é por acaso que a origem do nome transistor seja a contração das palavras transferência
e resistor.
Simulação no PSpice
Ao estudarmos circuitos de TBJ, é sempre uma boa prática corroborar as previsões de cálculos ma-
nuais com simulações computacionais ou medições em laboratório. A Fig. 2.72a mostra um circuito do
PSpice para simular o amplificador EC-CC do Exemplo 2.27, mas usando TBJs 2N2222.
A Fig. 2.72b mostra o diagrama de Bode do módulo do ganho |Vo/Vi|. Em 1 kHz, o PSpice prevê
um ganho de 43,3 dB ou um valor de ganho de 1043,3/20 146 V/V. No exemplo 2.27, previmos um
valor de ganho de 142 V/V. Considerando que esta simulação usa TBJs 2N2222, cujas características
diferem um pouco daquelas dos TBJs usados no exemplo, alguma discrepância é esperada. Também
observamos que o ganho cai na extremidade inferior da faixa de frequências. Isso também é esperado,
uma vez que as capacitâncias deixam de funcionar como curtos ca em baixas frequências. Neste caso,
a redução do ganho é dominada por C2.
VCC (12 V)
RC
3.9 k 60
R1 Q2
68 k C
C1 Q2N2222
Q1
Ganho (DB)
B 40
Q2N2222
22 F Vo
E
Vi
R2 20
Ii R3
47 k
RE C2 4,3 k
1 mVca
3,9 k 330 F
0 Vcc 0
20 102 103 104
0 Frequência (Hz)
(a) (b)
FIGURA 2.72 Circuito do PSpice para visualizar o diagrama de Bode para o amplificador EC-CC do Exem-
plo 2.27, porém usando TBJs 2N2222.
VCC (12 V)
RC 104
R1 3,9 k
Q2 Zi
68 k C
Impedância ()
C1 Q2N2222 103
B Q1
Q2N2222 Vo
22 F
R2
E 102
47 k RE C2
R3 I Zo
4,3 k o
3,9 k 330 F
1 Aca 10
0 Acc 20 102 103 104
0 Frequência (Hz)
(a) (b)
FIGURA 2.73 (a) Circuito do PSpice para encontrar a impedância de saída Zo. (b) Resposta em frequência
das impedâncias de entrada e de saída.
Para um quadro completo, precisamos traçar também as impedâncias de entrada e de saída |Zi|
e |Zo|. Lembre, dos cursos básicos de circuitos, que a impedância Z vista olhando um dado terminal é
obtida aplicando uma tensão de teste ca V (ou uma corrente de teste I), obtendo a corrente ca resultante
I (ou a tensão ca V) e tomando a razão Z V/I. Aqui, V e I representam os fasores associados aos sinais
de teste ca.
Para encontrar Zi, ainda usamos o circuito do PSpice da Fig. 2.72a, porém com a fonte de entrada
Vi agora funcionando como tensão de teste. Então, Zi Vi/Ii, em que Ii é a corrente ca saindo da fonte
Vi. O resultado, ilustrado na parte superior da Fig. 2.73b, fornece |Zi| 3,7 k em 1 kHz. Observe que
|Zi| aumenta em baixas frequências, novamente devido ao fato de que os capacitores deixam de funcio-
nar como curtos ca à medida que a frequência é reduzida.
Para encontrar Zo, use o circuito do PSpice da Fig. 2.73a, em que o sinal de entrada foi definido
como zero e o terminal de saída é submetido a uma corrente de teste Io. Então, Zo Vo/Io, em que Vo é
tensão ca que aparece na saída. O resultado, ilustrado na parte inferior da Fig. 2.73b, fornece |Zo| 36
em 1 kHz. Esses resultados estão razoavelmente consistentes com aqueles previstos nos Exemplos
2.22 e 2.27. A principal razão para as discrepâncias são as diferenças nos betas dos transistores usados
nos exemplos e aqueles usados nas simulações. O estudante motivado pode querer criar modelos no
PSpice com a finalidade de modelar TBJs dos exemplos e verificar uma concordância muito maior
entre as previsões e as simulações.
APÊNDICE 2A Modelos do SPICE para TBJs

Assim como no caso do diodo pn, as características de um TBJ são expressas em termos de uma lista
de parâmetros que o SPICE então usa para criar um modelo interno do dispositivo. Essa lista é mos-
trada na Tabela 2A.1. A biblioteca do PSpice vem com os modelos de vários TBJs populares, como
o 2N2222 npn e o 2N2907 pnp. O usuário pode criar modelos adicionais editando qualquer um dos
modelos já fornecidos.
Como um exemplo, considere o circuito do PSpice da Fig. 2.59, utilizando o popular TBJ
2N2222 npn. Por convenção do PSpice, os nomes de TBJs devem começar com a letra Q, de modo
que o nome do elemento foi designado como Q2N2222. Para criar o circuito no PSpice, usamos os
comandos Place → Part para exibir na tela os vários componentes, e os comandos Place → Wire
para interconectá-los. Quando se trata de inserir o TBJ, ele é importado da biblioteca procurando-
-o na lista de componentes e selecionando o elemento Q2N2222, clicando com o botão esquerdo
do mouse. Uma vez inserido o TBJ no circuito, podemos visualizar seu modelo clicando com o
botão esquerdo para selecioná-lo e, depois, clicando com o botão direito para ativar um menu com
TABELA 2A.1 Lista de parâmetros parciais do modelo do PSpice para TBJs

Símbolo Nome Descrição do parâmetro Unidade Padrão Exemplo
Is Is Corrente de saturação A 0,1 fA 2 fA
F Bf Ganho de corrente direta 100 250
VA Vaf Tensão de Early direta V 75 V
R Br Ganho de corrente reverso 1 2,5
rb Rb Resistência de corpo da base 0 200
rc Rc Resistência de corpo do coletor 0 50
rex Re Resistência de corpo do emissor 0 1
Cje0 Cje Capacitância da junção BE em polarização F 0 1,0 pF
nula
e Vje Potencial interno BE V 0,75 V 0,8 V
me Mje Coeficiente de gradiente BE 0,33 0,5
Cjc0 Cjc Capacitância da junção BC em polarização F 0 0,5 pF
nula
c Vjc Potencial interno BC V 0,75 V 0,7 V
mc Mjc Coeficiente de gradiente BC 0,33 0,5
Cs0 Cjs Capacitância da junção coletor-substrato F 0 1,0 pF
em polarização nula
s Vjs Potencial interno coletor-substrato V 0,75 V 0,6 V
ms Mjs Coeficiente de gradiente coletor-substrato 0 0,5
F Tf Tempo de trânsito direto s 0 0,2 ns
R Tr Tempo de trânsito reverso s 0 15 ns
opções de ações possíveis. Clique com o botão esquerdo em Edit PSpice Model e a seguinte lista
aparecerá:
.model Q2N2222 NPN(Is=14.34f Xti=3 Eg=1.11 Vaf=74.03 Bf=255.9
+ Ne=1.307 Ise=14.34f Ikf=.2847 Xtb=1.5 Br=6.092 Nc=2
+ Isc=0 Ikr=0 Rc=1 Cjc=7.306p Mjc=.3416 Vjc=.75 Fc=.5
+ Cje=22.01p Mje=.377 Vje=.75 Tr=46.91n Tf=411.1p Itf=.6
+ Vtf=1.7 Xtf=3 Rb=10)
Os valores dos parâmetros mostrados são projetados para corresponder da melhor forma possível
àqueles indicados nas folhas de dados de fabricantes. Verificando a lista, vemos facilmente que esse
tipo de TBJ tem Is 14,34 fA, VA 74,03 V, ␤F 255,9, ␤R 6,092, rc 1 , Cic0 7,306 pF,
mc 0,3416, ␾c 0,75 V, Cje0 22,01 pF, me 0,377, ␾e 0,75 V, ␶R 46,91 ns, ␶F 411,1 ps e
rb 10 . A lista contém parâmetros adicionais representando efeitos de ordem superior que estão
além de nosso escopo. Um desses efeitos é a dependência de ␤F em relação a IC, como ilustrado na
Fig. 2.12b. Também estão mostrados na lista os parâmetros que influenciam o cálculo das capacitân-
cias de junção associadas às junções base-emissor (Cje), base-coletor (Cjc) e coletor-substrato (Cs).
Esse assunto será retomado em mais detalhes no Capítulo 6, quando vamos investigar a resposta em
frequência de circuitos integrados.
Como outro exemplo, considere o TBJ 2N2907 pnp, cujo modelo também está disponível na
biblioteca do PSpice. Sua lista de parâmetros é conforme a seguir:
.model Q2N2907A PNP(Is=650.6E-18 Xti=3 Eg=1.11 Vaf=115.7
1 Bf=231.7 Ne=1.829 Ise=54.81f Ikf=1.079 Xtb=1.5
1 Br=3.563 Nc=2 Isc=0 Ikr=0 Rc=.715 Cjc=14.76p
1 Mjc=.5383 Vjc=.75 Fc=.5 Cje=19.82p Mje=.3357
1 Vje=.75 Tr=111.3n Tf=603.7p Itf=.65 Vtf=5
1 Xtf=1.7 Rb=10)
Como no caso do 2N2222, o nome foi alterado para Q2N2907A, e a lista (entre parênteses)
é agora precedida pela designação PNP especificando o tipo de dispositivo. A lista de parâmetros é
muito similar àquela do modelo Q2N2222, exceto os valores diferentes dos parâmetros, refletindo as
diferenças nas características das folhas de dados.
Se você deseja criar o seu próprio modelo de TBJ, isso pode ser feito simplesmente sobres-
crevendo (editando) os valores dos parâmetros de um modelo de TBJ existente, como os modelos
Q2N2222 ou Q2N2907A considerados anteriormente. No entanto, para evitar a perda da lista de
parâmetros original, um novo nome deve ser dado ao modelo recém-criado antes de salvá-lo. Isso é o
que foi feito quando criamos o modelo para o TBJ npn simplificado da Fig. 2.32. O modelo do TBJ foi
renomeado como Qn e a lista de parâmetros foi editada conforme a seguir:
.model Qn NPN(Is=2fA Bf=100)
De modo similar, o modelo de um BJT pnp simplificado com, digamos, Is 0,5 fA, ␤F 75 e VA
50 V seria
.model Qp PNP(Is=0.5fA Bf=75 Vaf=50V)
Todos os parâmetros omitidos tem valores padrões automaticamente atribuídos, de acordo com a
Tabela 2A.1.
REFERÊNCIAS
1. G. W. Neudeck, The Bipolar Junction Transistor, Modular 5. A. S. Sedra and K. C. Smith, Microelectronic Circuits, 5/E,
Series on Solid State Devices, 2/E, Vol. II, G. W. Neudeck Oxford University Press, 2004.
and R. F. Pierret, eds., Addison-Wesley, 1989. 6. R. C. Jaeger and T. N. Blalock, Microelectronic Circuit De-
2. R. S. Muller and T. I. Kamins, Device Electronics for Inte- sign, 3/E, McGraw-Hill, 2007.
grated Circuits, 2/E, J. Wiley and Sons, 1986. 7. G. W. Gordon and A. S. Sedra, SPICE for Microelectronic
3. R. T. Howe and C. G. Sodini, Microelectronics: An Integra- Circuits, 2/E, Oxford University Press, 1996.
ted Approach, Prentice Hall, 1997.
4. P. R. Gray, P. J. Hurst, S. H. Lewis, and R. G. Meyer, Analy-
sis and Design of Analog Integrated Circuits, 4/E, Wiley
and Sons, 2001.
PROBLEMAS
2.1 Estrutura física do TBJ 2.2 Operação básica do TBJ

2.1 (a) Um estudante está tentando criar um TBJ pnp ligando 2.2 (a) Um certo TBJ npn tem uma área de emissor de
em conjunto os terminais catodo de dois diodos pn (10 ␮m) (20 ␮m) e suas concentrações de do-
individuais para obter a base tipo n e designando um pagem de base e emissor são NAB 1017/cm3 e
dos anodos como o emissor tipo p e o outro como NDE 1019/cm3. Assumindo DP 1,8 cm2/s, Dn
o coletor tipo p. Rapidamente, o estudante descobre 18 cm2/s, WB WE 1 ␮m e ␶n 150 ns, encontre
que o dispositivo resultante não fornece qualquer am- I s e ␤ F.
plificação da corrente de base. Por quê? Liste pelo (b) Se VBE 700 mV, encontre IC e IB.
menos duas razões. (b) Sem desanimar, o estudante (c) Que porção de IB deve-se à difusão de lacunas da base
decide usar a junção BE de uma amostra de TBJ pnp para o emissor e que porção deve-se à recombinação
e a junção BC de outra amostra de TBJ pnp para atende elétrons dentro da base?
der às restrições de dopagem relativa necessárias de 2.3 Um certo TBJ npn tem NDE 1019/cm3, NAB 1017/cm3 e
um TBJ. Em seguida, ele conecta seus terminais de NDC 1015/cm3. Também, DP 1,8 cm2/s, Dn 18 cm2/s
base para formar o terminal de base do dispositivo e ␶n 150 ns.
composto. O estudante ainda observa que o dispositi- (a) Encontre WB e WE de modo que ␤F 250 sob a restri-
vo não fornece qualquer ganho de corrente. Por quê? ção IBE IBB.
(b) Tendo como referência a Fig. 2.6, encontre a distância absorve corrente da carga (no lugar de fornecer corrente
entre as junções metalúrgicas BE e BC, bem como a para a carga, como discutido no texto). Assumindo que o
distância entre a junção metalúrgica BE e o eletrodo E, TBJ tem ␤F 80 e que a queda de tensão da junção EB
dado que VBE 700 mV e VBC 2,0 V. Assuma co- é 0,8 V, encontre a corrente e a tensão em cada um dos
eficientes de gradiente de 0,5 para ambas as junções. terminais do TBJ se IL 500 mA. Qual é a tensão e a
2.4 Um certo TBJ pnp tem uma área de emissor de (25 ␮m) corrente requeridas da saída do AOP?
(50 ␮m), e suas concentrações de dopagem de base e de
emissor são NDB 1017/cm3 e NAE 1019/cm3.
(a) Se Dn 3 cm2/s, DP 8 cm2/s, WE WB 1 ␮m e
␶p 100 ns, encontre Is e ␤F.
LD IL
(b) Repita o item (a) se WB é reduzida para 0,5 ␮m.
LM336-5,0
(c) Repita o item (a) se WE é aumentada para 2 ␮m. Em VO ( 5 V)
ambos os casos, comente seus resultados.
2.5 Suponha que as Equações (2.17) e (2.18) forneçam, para o IB
–
TBJ pnp da Fig. P2.5, Is 4 fA e ␤F 1/(0,002 0,004). 741
VZ ( 5 V)
(a) Encontre IE, IB, IC e VEB.
(b) Qual porção de IB deve-se à recombinação de lacunas
dentro da região da base e qual porção deve-se à difu- 3,0 k
IC
são de elétrons da base para o emissor?
(c) Recalcule IE, IB e IC se o coletor é desconectado da
fonte de 4 V e deixado flutuando.
12 V
4V FIGURA P2.7
2.8 Quando operado como um amplificador de corrente, um

3,3 k IE
TBJ npn irá apenas fornecer corrente de emissor, enquan-
to um TBJ pnp irá apenas absorver corrente de emissor.
IB
Em situações ca, a corrente deve ser fornecida durante as
alternações positivas da tensão da carga, porém corrente
deve ser absorvida durante as alternações negativas. Para
IC atender a essas situações, a configuração da Fig. P2.8 é
4V usada. Durante alternações positivas, Q1 conduz e Q2 está
desligado; durante alternações negativas, Q2 conduz e
FIGURA P2.5 Q1 está desligado. Esse popular conjunto de transistores,
conhecido como estágio push-pull, está na base de uma
2.6 Assumindo que o TBJ da Fig. P2.6 tem VBE(on) 0,7 V e variedade de estágios de saída, incluindo aqueles encon-
␤F 100, estime IB, IC e IE para cada um dos três casos trados em AOPs e amplificadores de potência de áudio.
mostrados (terminal coletor flutuando, conectado à base e
conectado à fonte de alimentação) e dê uma indicação da VS
composição de cada corrente.
5V Q1
5V
5V
43 k iI1 iO1
NC vO
43 k iO2
43 k vI iI 2
LD
Q2
VS
FIGURA P2.6
FIGURA P2.8
2.7 A Fig. P2.7 mostra como um TBJ pnp pode aumentar a
capacidade de corrente de saída de um AOP quando ele
Assuma uma carga de 100 e alimentações de 2.10 Leia o conceito da configuração de Darlington descrito no
12 V e considere que os TBJs têm, respectivamente, Problema 2.9 e, então, altere-a para sua implementação
Is1 10 fA e ␤F1 150, e Is2 20 fA e ␤F2 100. Usan- pnp da Fig. P2.10. Assuma RL 4 e VS 12 V, e
do vBE1 VT ln(iC1兾Is1) para Q1, e vEB2 VT ln(iC2兾Is2) para considere que os TBJs têm, respectivamente, Is1 5 fA e
Q2 com iC ⬵ iE e iB iE兾(␤F 1) para ambos os TBJs, ␤F1 100, Is2 100 pA e ␤F2 40. Usando vEB1 VT ln
encontre a tensão de entrada vI, bem como a corrente de (iC1 兾Is1) para Q1 e vEB2 1,5 VT ln (iC2兾Is2) para Q2, encon-
entrada (iI1 ou iI2) necessária para obter: tre a corrente de entrada iI, bem como a tensão de entrada
(a) vO 1 V, vI (exatidão da ordem de 1mV) necessárias para obter:
(b) vO 1 V, (a) vO 1 V e
(c) vO 5 V e (b) vO 5 V.
(d) vO 8 V. Sugestão: você pode acelerar seus cálculos usando as re-
2.9 Se o ganho de corrente fornecido por um dado TBJ não é gras práticas.
suficiente para a aplicação em questão, podemos segui-lo
por outro TBJ para fornecer amplificação adicional para
a corrente já amplificada pelo primeiro TBJ. Isso se asse-
iO ( F1 1) ( F2 1)iI RL
melha à seguir a lente de um telescópio por uma segunda
lente para aumentar a capacidade global de aumento. O vO
conjunto de dois transistores resultantes, conhecido como ( F1 1)iI
configuração de Darlington, encontra aplicação especial- Q2
mente em circuitos que trabalham com manipulação de
energia. A Fig. P2.9 ilustra o conceito de Darlington para vI
o caso de TBJs npn (o caso pnp é mostrado na Fig. P2.10). Q1
A corrente i1 entra na base de Q1 e sai pelo emissor de Q1 iI
amplificada por (␤F1 1). Essa corrente é então aplica-
da à base de Q2 e sai pelo emissor de Q2 amplificada por
(␤F2 1). O ganho total de corrente é, portanto, iO 兾iI VS
(␤F1 1) (␤F2 1) ⬵ ␤F1 ␤F2 ou ␤F2, quando os TBJs
têm betas idênticos. Assuma que RL 8 e VS 24 V, FIGURA P2.10
e que os TBJs têm, respectivamente, Is1 10 fA e ␤F1
100, Is2 1 pA e ␤F2 50. Usando vBE1 VT ln (iC1 兾Is1) 2.3 As características i-v de TBJs
para Q1 e vBE2 VT ln (iC2 兾Is2) para Q2, como iC ⬵ iE e iB 2.11 (a) Suponha que, em T 25°C, um dado TBJ npn tenha
iE 兾(␤F 1) para ambos os TBJs, encontre a corrente de Is 1 fA e VA 75 V. Encontre o valor de VBE (em mV)
entrada iI, bem como a tensão de entrada vI (exatidão da necessário para garantir IC 1,0 mA em VCE 5,0 V.
ordem de 1 mA) necessárias para obter (b) O que acontece com IC se a tensão VCE é aumentada
(a) vO 1 V, para 10 V? E se VCE é reduzida para 1 V?
(b) vO 4 V e (c) Assuma novamente VCE 5,0 V. Qual é o valor em
(c) vO 16 V. mV de VBE necessário para garantir IC 1,0 mA em
Sugestão: use as regras práticas para acelerar seus T 0°C? E para garantir IC 0,2 mA em T 50°C?
cálculos. E para garantir IC 4,0 mA em T 40°C?
Sugestão: comece com o valor de VBE encontrado no item
VS (a) e use as regras práticas para fazer suas estimativas.
2.12 (a) Suponha que, em T 25°C, um dado TBJ pnp tenha
Is 2 fA e VA 50 V. Encontre o valor de VEB (em mV)
vI necessário para garantir IC 500 ␮A em VCE 4,0 V.
Q1 (b) O que acontece com IC se a tensão VEC é reduzida para
1,0 V? E se ela é aumentada para 8 V?
iI ( 1)iI
F1 (c) Qual é o valor em mV de VEB necessário para garantir
Q2
IC 0,2 mA em T 75°C e VEC 4,0 V?
(d) Suponha que VEB e VEC sejam mantidas nos valores do
vO item (a), enquanto T é aumentada de 25°C para 55°C.
iO ( 1) ( 1)iI RL
Qual é o novo valor de IC?
F1 F2
Sugestão: comece com o valor de VEB encontrado no item
(a) e use as regras práticas para fazer suas estimativas.
FIGURA P2.9 2.13 Considere que o TBJ da Fig. 2.13 tenha ␤F 120, VA
100 V e ␤R 2.
VS (5 V) VS (5 V) VS (6 V) VS (6 V)
IB IB
R1 R2 R2
IC R1 IC
300 k 2,0 k 10 k
30 k
R1 R2 R1 R2
IB IB 470 k IC 20 k IC
3,0 k 10 k
(a) (b)
(a) (b)
FIGURA P2.13
FIGURA P2.15
(a) Assumindo VBE 0,7 V, preveja IC, bem como VC, se
2.16 (a) No circuito da Fig. P2.16, a fonte de alimentação
o dispositivo é operado no modo FA como mostrado
foi ajustada de modo a resultar em VBC 0 com a
em (a).
chave aberta. Nesse estado, a largura de base efetiva
(b) Preveja IC se R2 é curto-circuitado, de modo que a
é WB 500 nm e a porção da RCE-BC estendendo
tensão de 5 V seja aplicada ao coletor.
para a região de base tem a largura xp 20 nm. Qual
(c) Assumindo VBC 0,7 V, preveja a tensão de emissor
é o valor de ␤F?
se o dispositivo é operado no modo RA como mostra-
(b) Se a chave é fechada, a junção BC se torna inversa-
do em (b). (Como o papel do coletor está sendo agora
mente polarizada por 10 V e xp alarga, diminuindo
desempenhado pela região de emissor, a corrente no
WB e aumentando IC (efeito Early). Assumindo que
terminal do emissor foi chamada de I'C.)
a junção BC tem o potencial ␾c 0,8 V e o coefi-
2.14 Um estudante está realizando medições com um voltíme- ciente de gradiente mc 0,5, estime as alterações
tro nos circuitos da Fig. P2.13 com o objetivo de extrair os em xp, WB e IC como consequência do fechamento
parâmetros principais do TBJ. da chave.
(a) No circuito da esquerda, o TBJ opera no modo FA. Se (c) Use a variação em IC para estimar indiretamente a
é encontrado que VB 710 mV e VC 1,000 V, quais tensão de Early VA.
são os valores de Is e ␤F? (Para esses cálculos assuma
VA .)
(b) Se alterar R2 de 2,0 k para 1,0 k resulta em 10,7 V
VC 2,950 V, encontre a variação em IC e use-a para
encontrar indiretamente VA.
(c) Em seguida, o estudante força o TBJ no modo RA
interconectando-o no circuito mostrado à direita. RC SW
Como o papel do coletor é agora desempenhado pela 10 k
região de emissor, o estudante chamou a corrente do
terminal emissor de I'C, fluindo para dentro do TBJ.
Então, ␤R I'C /IB. Se é encontrado que VE 2,0 V, IC
qual é o valor experimental de ␤R?
2.15 Um estudante está realizando medições com um voltíme-
tro nos circuitos da Fig. P2.15 com o objetivo de extrair os IB
parâmetros principais do TBJ. 8 A
(a) No circuito de (a), o TBJ opera no modo FA. Se é en-
contrado que VEB 690 mV e VEC 1,0 V, quais são os
valores de Is e ␤F? (Para esses cálculos assuma VA .) FIGURA P2.16
(b) Se fazer R2 → 0 provoca um aumento de 10% em IC,
qual é o valor de VA? 2.4 Regiões de operação e modelos de TBJ
(c) Em seguida, o estudante força o TBJ no modo RA
interconectando-o no circuito de (b). Como o papel 2.17 Assumindo que o TBJ do circuito da Fig. P2.17 tenha
do coletor é agora desempenhado pela região de VBE(EOC) 0,6 V, VBE(on) 0,7 V, VBE(sat) 0,8 V, VCE(EOS)
emissor, o estudante chamou a corrente do terminal 0,2 V, VCE(sat) 0,1 e ␤F grande, esboce os gráficos de vB, vC
emissor de I'C, fluindo para fora do TBJ. Então, ␤R e vE (todos no mesmo gráfico) versus vI, para vI variando de
I'C /IB. Se é encontrado que VE 3,5 V, qual é o valor 0 V a 7 V. Em um gráfico separado, esboce o gráfico de iC.
experimental de ␤R? Identifique as várias regiões de operação do TBJ e mostre
todos os pontos de inflexão e inclinações relevantes. Co-
mente sobre qualquer aspecto que você julgar intrigante.
VS (5 V) 2.20 No circuito da Fig. P2.20, considere RB 300 k , RC

1,0 k , RE 2,0 k e VCC 5 V.
RC
iC (a) Se é encontrado que VCE 2,0 V, qual é o valor de
2,0 k ␤F? Assuma VBE(on) 0,7 V.
vC
(b) Para qual valor devemos alterar RB se quisermos levar
o TBJ para a fronteira de saturação (EOS), em que
vB
VCE(EOS) 0,2 V?
(c) Qual valor de RB provocará a saturação do TBJ com
vI ␤sat ␤F/5? Assuma VCE(sat) 0,1 V e VBE(sat) 0,8 V.
vE
RE
1,0 k VCC
FIGURA P2.17
RB RC
2.18 Assumindo que o TBJ do circuito da Fig. P2.18 tenha
VEB(EOC) VEB(on) VEB(EOS) 0,8 V, VEC(EOS) VEC(sat)
0,1 V e ␤F grande, esboce os gráficos de vB, vC e vE (to-
dos no mesmo gráfico) versus vI, para vI variando de 5 V
a 2 V. Em um gráfico separado, esboce o gráfico de RE
iC. Identifique as várias regiões de operação do TBJ e
mostre todos os pontos de inflexão e inclinações rele-
vantes. Comente sobre qualquer aspecto que você julgar FIGURA P2.20
intrigante.
2.21 No circuito da Fig. P2.21, considere RB 180 k , RC
VS (5 V) 1,0 k e RE 3,0 k e VCC 5 V. Também considere
VEB(on) 0,7 V, VEC(EOS) 0,2 V, VEC(sat) 0,1 V e VEB(sat)
RE
0,8 V.
1,0 k
(a) Se é encontrado que VEC 1,0 V, qual é o valor de
vE
␤F?
vB (b) Encontre todas as tensões e correntes nos terminais
do TBJ, se RC e RE são trocadas entre si.
vI
vC
RC RE
3,0 k iC
FIGURA P2.18
RB RC
2.19 No circuito da Fig. P2.19, considere RE 1,0 k e RC
2,0 k . Assumindo que o TBJ tem VEB(EOC) VEB(on)
VEB(sat) 0,7 V, VEC(EOS) VEC(sat) 0,1 V e ␤F 100, esboce
os gráficos de iE, iC, iB, vC e a relação iC/iB, com vS variando VCC
de 0 a 5 V. Comente seus resultados.
FIGURA P2.21
RE
vE 2.22 No circuito da Fig. P2.22, considere VS 5 V, R1

iE iB 20 k e R2 3,0 k . Também considere que o TBJ tem
vS
␤F 150, VBE(on) 0,7 V, VCE(EOS) 0,2 V, VCE(sat) 0,1 V
e VBE(sat) 0,8 V.
(a) Encontre a faixa de valores para R3 para a qual o TBJ
vC
vai operar na região FA e calcule as correntes nos ter-
RC iC minais do TBJ.
(b) Encontre o beta do TBJ se R3 é aumentado para o do-
5 V
bro do valor que faz o TBJ operar na EOS.
(c) Qual é o valor de ␤ se R3 é removido do circuito e o
FIGURA P2.19 terminal coletor é deixado flutuando?
VS (b) Reconsidere o circuito do item (a), mas com VEE 10 V

e VCC 0 V, e encontre VBB de modo que VEC 1,0 V.
R2 (c) Se RB RC RE 10 k , VBB 10 V e VEE 0 V,
calcule VCC de modo que IC ⬵ 0.
(d) Se RB RC RE 10 k , VCC 5 V e VEE 0 V,
R3
encontre VBB de modo que IB 1,5 IE. Qual é o valor
R1 de beta neste caso?
2.26 No circuito da Fig. P2.26, assuma que o TBJ tem ␤F 150
e ␤R 4, e considere que, quando qualquer junção está
totalmente polarizada na região direta, ela apresenta uma
queda de 0,7 V, independentemente do modo de operação
do TBJ. Leia a sugestão do Problema 2.24. Se RC 1 k ,
FIGURA P2.22
RE 2 k e RB 3 k , identifique o modo de operação
2.23 No circuito da Fig. P2.22, considere VS 9 V, R1 do TBJ e estime suas tensões e correntes terminais (valor
100 k , R2 20 k e R3 1,0 k . e sentido!) se:
(a) Assumindo os parâmetros do TBJ do Problema 2.22, (a) VEE 12 V, VBB 6 V e VCC 0 (terra).
encontre todas as tensões e correntes no circuito. (b) VCC 10 V, VBB 5 V e VEE e 0.
(b) Repita o item (a) se R2 e R3 são trocadas entre si. (c) VEE 6 V e VBB VCC 0.
2.24 No circuito da Fig. P2.24, considere RB RC RE 10 k
e que o TBJ tem ␤F 100 e ␤R 5. Também, para simpli- VEE
ficar os cálculos, assuma que, quando qualquer junção está
totalmente polarizada diretamente, ela tem uma queda de RE
tensão de 0,7 V, independentemente do modo de operação
do TBJ. Identifique as regiões de operação do TBJ e estime RB
suas tensões e correntes terminais (valor e sentido!) se: VBB
(a) VCC 10 V, VBB 5 V e VEE 0 (terra).
(b) VBB VCC 5 V e VEE 0.
(c) VEE 10 V, VBB 5 V e VCC 0. RC
(d) VBB VEE 5 V e VCC 0.
(e) VBB 0 V, VCC 10 V e VEE 5 V. VCC
Sugestão: para cada caso, você pode querer orientar nova-
mente o circuito de modo que tensões positivas apareçam FIGURA P2.26
no topo da figura e o terra na parte inferior.
2.27 Considere que o TBJ da Fig. P2.26 tem ␤F 150 e ␤R 4.
VCC
Ainda, assuma que qualquer junção tem uma queda de 0,7
V quando totalmente polarizada diretamente, independen-
RC
temente do modo de operação do TBJ, e que sua corrente
direta ainda é zero para uma polarização direta de 0,65 V
RB ou menor. Também, leia a sugestão do Problema 2.24.
VBB
(a) Se RC RE 10 k , RB 100 k , VEE 5 V e
VCC 5 V, encontre VBB de modo que VEC 1,0 V.
(b) Reconsidere o circuito do item (a), mas com VEE
RE
5 V e VCC 5 V, e encontre VBB de modo que VCE
1,0 V.
VEE
(c) Se RB RC RE 10 k , VEE 9 V e VBB 0 V,
FIGURA P2.24 estime VCC de modo que IC ⬵ 0.
(d) Se RB RC RE 10 k , VEE 6 V e VCC 0 V,
2.25 Considere que o TBJ da Fig. P2.24 tem ␤F 100 e ␤R 5. encontre VBB de modo que IB 0,75IE. Qual é o valor
Ainda, assuma que qualquer junção tem uma queda de de beta neste caso?
0,7 V quando totalmente polarizada diretamente, inde- (e) Repita o item (d), mas para IB 1,25IE.
pendentemente do modo de operação do TBJ, e que sua 2.28 No circuito da Fig. P2.28, considere VCC 10 V, V1 4 V,
corrente direta ainda é zero para uma polarização direta de R2 10 k e R3 3,0 k . Desenhe o circuito e, em se-
0,65 V ou menor. Leia a sugestão do Problema 2.24. guida, assumindo ␤F1 55, ␤F2 50, VBE1(on) VEB2(on)
(a) Se RC RE 10 k , RB 100 k , VCC 10 V e 0,7 V e VCE1(sat) VEC2(sat) 0,1 V, encontre R1 de modo que
VEE 0 V, encontre VBB de modo que VCE 1,0 V. IC2 0,5 mA. Qual é o valor da corrente fornecida por V1?
VCC rentes de base, bem como a queda de tensão através de R2

(mas apenas na operação ativa direta!).
(a) Encontre os pontos de operação Q1 Q1(IC1, VEC1) e
R2 Q2 Q2(IC2, VCE2).
R1
(b) Repita o item (a) se a resistência R3 é removida do
circuito.
Q2
2.32 Se V1 5 V no circuito da Fig. 2.24, para que valor R3
Q1 deve ser alterado se quisermos que Q2 opere exatamente
na fronteira de saturação (EOS)?
V1 Sugestão: desde que saibamos que o TBJ está operando

R3 na região FA, é bastante aceitável assumir IC ⬵ IE.
2.33 Se V1 5 V no circuito da Fig. 2.24, encontre todas as
tensões e correntes terminais para os dois TBJs. Em quais
FIGURA P2.28 modos eles estão operando?
2.29 No circuito da Fig. P2.28, considere VCC 12 V, R1 2.5 O TBJ como amplificador/chave
3,0 k , R2 2,0 k e R3 1,5 k . Também, considere
2.34 No inversor/amplificador pnp da Fig. P2.34, considere
VBE1(on) VEB2(on) 0,7 V e VEC1(sat) VCE2(sat) 0,1 V, e que
que VCC 5 V, RB 10 k e RC 1,0 k , e que o TBJ
␤F1 e ␤F2 são tão grandes que podemos ignorar as corren-
tem Is 1 fA, ␤F 80 e VA .
tes de base e aproximar IC ⬵ IE (mas apenas na operação
(a) Esboce a CTT para 0 vI 5 V.
ativa direta!).
(b) Encontre a tensão VI necessária para obter VO 4 V.
(a) Se V1 5 V, encontre os pontos de operação dos
(c) Qual é a inclinação da CTT no ponto de operação do
TBJs, Q1 Q1(IC1, VCE1) e Q2 Q2(IC2, VEC2).
item (b)?
(b) Repita o item (a) se V1 é aumentada para 8 V. Qual é
a corrente fornecida por V1 neste caso?
2.30 No circuito da Fig. P2.30, considere VCC 12 V, V1 6 V, 5V
R2 33 k , R3 3,0 k e R4 2,0 k . Também, assu-
ma ␤F1 ␤F2 50, VEB1(on) VBE2(on) 0,7 V e VEC1(sat) RB
VCE2(sat) 0,1 V.
(a) Encontre R1 de modo que IC1 1,5 mA. 10 k
(b) Analise seus cálculos novamente e identifique os ca- vI
vO
sos em que as correntes de base poderiam ter sido
ignoradas para acelerar os cálculos e aqueles em que RC 1,0 k
elas não poderiam ser desprezadas. Refaça os cálcu-
los usando essas aproximações, compare e comente.
FIGURA P2.34
VCC
2.35 Em aplicações lógicas do inversor TBJ, é desejável que a
CTT seja centrada próxima ao meio da faixa de vI. A CTT
R1
do inversor simples da Fig. 2.32, mostrada na parte su-
perior da Fig. 2.34, é centrada em aproximadamente 1 V,
R2 mas pode ser facilmente deslocada para a direita conec-
Q1 tando uma resistência adicional RBE através da junção BE,
como ilustrado na Fig. P2.35.
V1 Q2
(a) Mostre que agora temos vI RB iB (1 RB 兾RBE)vBE.
(b) Assumindo os mesmos parâmetros do TBJ como na
R3
R4 Fig. 2.32 (␤F 100 e Is 2 fA), obtenha uma rela-
ção entrada-saída do tipo da Equação (2.38), porém
modificada para refletir a presença de RBE.
(c) Encontre a tensão VI necessária para polarizar o TBJ
FIGURA P2.30
em VO 2,5 V.
(d) Qual é o ganho de tensão a? Como ele se compara
2.31 No circuito da Fig. P2.30, considere VCC 12 V, V1 5 V,
com aquele do Exemplo 2.10? Justifique qualquer
R1 R2 R3 R4 10 k . Também, assuma VEB1(on)
diferença.
VBE2(on) 0,7 V e VEC1(sat) VCE2(sat) 0,1 V, e considere
que ␤F1 e ␤F2 são tão grandes que podemos ignorar as cor-
5V (b) Se VBE(sat) 0,8 V e VCE(sat) 0,1 V, qual é o valor

mínimo de ␤F necessário para cada TBJ, para que o
RC 1,0 k
circuito opere de forma adequada?
vO
RB 5V
10 k 1 k
vI

5,0 k RBE Y
10 k 10 k
A QA B QB
FIGURA P2.35
2.36 (a) Encontre a resistência REB que, quando conectada em FIGURA P2.39
paralelo com a junção EB do TBJ pnp do problema
2.34, produzirá VO 2,5 V para VI 2,5 V.
2.40 A Fig. P2.40 mostra uma implementação de TBJ da fun-
Sugestão: leia o Problema 2.25 para entender o efeito
ção lógica conhecida como NAND (E negado).
de REB sobre a CTT e mostre que o circuito modifi-
(a) Assumindo L 0 V e H 5 V, prepare a tabela-ver-
cado da Fig. P2.34 fornece vI 5 V RB iB (1
dade, mostrando o estado de cada TBJ (CO ou Sat),
RB 兾REB)VEB, em que iB é a corrente de base, que para
bem como o nível lógico (H ou L) de Y para cada uma
um TBJ pnp flui para fora da base e vEB é a queda de
das quatro combinações possíveis de entradas: (A, B)
tensão através da junção EB.
(L, L), (L, H), (H, L), (H, H).
(b) Obtenha uma relação numérica entre vI e vO e derive-a
(b) Se VBE(sat) 0,8 V e VCE(sat) 0,1 V, qual é o valor
em relação a vI para estimar o ganho a em VO 2,5 V.
mínimo de ␤F necessário para cada TBJ, para que o
2.37 Considere o circuito da Fig. P2.34 com VCC 5 V, RB 10 circuito opere de forma adequada?
k e RC 2,0 k , mais uma resistência adicional REB 10
k conectada em paralelo com a junção EB do TBJ. Tam-
bém, considere que o TBJ tem Is 5 fA, ␤F 125 e VA . 5V
(a) Mostre que temos vI 5 104iB 2vEB, em que iB é
a corrente para fora da base e vEB é a queda de tensão 1 k
através da junção EB (vI e vEB estão em V e iB está Y
em A). 10 k
(b) Encontre a tensão vI1 necessária para obter vO1 2 V A QA
e a tensão vI2 necessária para obter vO2 3 V. Assim,
estime o ganho de tensão de seu circuito como a ⬵
10 k
(vO2 vO1)兾(vI2 vO1). QB
B
(c) Esboce vI e vO versus o tempo, se vI é uma onda senoi-
dal de 1 kHz, alternando entre vI1 e vI2.
2.38 Considere um par de TBJs push-pull do tipo da Fig. P2.8,
com o nó da base comum sendo alimentado por uma fonte vS FIGURA P2.40
tendo uma resistência série Rs 10 k e o nó do emissor co-
mum alimentando uma carga RL 1 k . Os TBJs tem ␤F 2.41 Usando dois TBJs pnp e resistores conforme necessário,
100, VBE1(EOC) VEB2(EOC) 0,6 V, VBE1(on) VEB2(on) 0,7 V, projete um circuito para implementar uma porta NOR de
VCE1(EOS) VEC2(EOS) 0,2 V e VCE1(sat) VEC2(sat) 0,1 V. duas entradas, isto é, um circuito que fornece uma saída
(a) Assumindo fontes de alimentação de 5 V, esboce vO alta apenas quando ambas as entradas estão baixas; para
versus vS ao longo da faixa (7 V) vS (7V). todas as outras combinações de entrada, a saída é sempre
(b) Quais são os valores de vO em vS 2,5 V? baixa. Assuma uma fonte de alimentação de 5 V.
2.39 A Fig. P2.39 mostra uma implementação de TBJ da fun- Sugestão: leia os Problemas 2.39 e 2.40 para obter ideias
ção lógica conhecida como NOR (OU negado). sobre a topologia de seu circuito e, também, sobre um mé-
(a) Assumindo L 0 V e H 5 V, prepare a tabela-ver- todo para analisá-lo.
dade, mostrando o estado de cada TBJ (CO ou Sat) 2.42 Usando dois TBJs pnp e resistores conforme necessário,
assim como o nível lógico (H ou L) de Y para cada projete um circuito para implementar uma porta NAND
uma das quatro combinações possíveis de entradas: de duas entradas, isto é, um circuito que fornece uma
(A, B) (L, L), (L, H), (H, L), (H, H). saída baixa apenas quando ambas as entradas estão al-
tas; para todas as outras combinações de entrada, a saída é
sempre alta. Assuma uma fonte de alimentação de 5 V.
Sugestão: leia os Problemas 2.39 e 2.40 para obter ideias (b) Calcule Ri se RF 10 k , RC 1 k e o TBJ tem
sobre a topologia de seu circuito e, também, sobre um mé- ␤F 100, VA 100 V e está polarizado em IC 1 mA.
todo para analisá-lo. (c) Discuta o caso limite RF → 0 e RC → e justifique
2.43 A Fig. P2.43 mostra como um TBJ pode ser usado para seu resultado em termos do comportamento previa-
ligar um diodo emissor de luz (LED) sob o controle de um mente conhecido do TBJ.
sinal lógico A. Especificamente, quando A L ( 0 V), (d) Repita o item (c), porém no caso limite RF → .
o TBJ está desligado, assim como o LED; quando A H
( 5 V), o TBJ satura e o LED acende. RF
(a) Assumindo que o TBJ tem ␤F(min) 50, VBE(sat) 0,8
V e VCE(sat) 0,1 V, especifique valores-padrão de re-
sistência de 5% para R1 e R2 para fazer o LED acen-
der com uma corrente ID 10 mA e uma queda de RC
tensão VD 1,5 V. Ri Ro
(b) Projete um circuito que recebe uma entrada lógica B
e faz o LED acender quando B L ( 0V), mas faz
ele desligar quando B H ( 5V).
FIGURA P2.45
5V
2.46 (a) Substitua o TBJ da Fig. P2.45 por seu modelo de pe-
quenos sinais e use o método do sinal de teste para provar
LED que a resistência obtida olhando para a porta de saída com
a porta de entrada aberta, como mostrado, é
R2
R1
A
(b) Calcule Ro se RF 10 k , RC 1 k e o TBJ tem ␤F
100, VA 100 V e está polarizado em IC 1 mA.
(c) Discuta o caso limite RF → 0 e RC → e justifique
FIGURA P2.43 seu resultado em termos do já familiar comportamen-
to do TBJ.
2.6 Operação do TBJ para pequenos sinais (d) Repita o item (c), porém com um curto-circuito ca
através da porta de entrada.
2.44 (a) Substitua o TBJ da Fig. P2.44 por seu modelo de pe-
quenos sinais e use o método do sinal de teste para 2.47 Assumindo que o modelo de pequenos sinais para o TBJ
obter uma expressão para Re. da Fig. P2.47 tem r␲ 10 k , gm 1/(50 ) e ro ,
(b) Calcule Re se RC 10 k e o TBJ tem ␤F 100, encontre R via o método do sinal de teste.
VA 100 V e está polarizado em IC 1 mA.
(c) Discuta o caso limite RC → 0 e justifique seu resulta-
do em termos do comportamento conhecido do TBJ.
(d) Repita o item (c), porém no caso limite RC → . 12 k
R
15 k
RC
Re
FIGURA P2.47
2.48 (a) Use inspeção simples para obter uma expressão para
FIGURA P2.44
Ri no circuito da Fig. P2.48 (chave aberta).
(b) Em seguida, investigue o efeito de fechar a chave.
2.45 (a) Substitua o TBJ da Fig. P2.45 por seu modelo de pe- Substitua o TBJ por seu modelo de pequenos sinais
quenos sinais e use o método do sinal de teste para para mostrar que Ri é aumentada para
mostrar que a resistência obtida olhando para a porta
de entrada é
(c) Calcule o valor de Ri para cada um dos casos anterio- 5% para polarizar o TBJ em IC 2 mA e VCE 2 V,
res se R1 R2 RE 10 k e o TBJ tem ␤F 100 e sob a restrição que IR2 IB. Qual é o valor resultante
VA e está polarizado em IC 1 mA. Compare os de VCE?
dois resultados e comente! (b) Encontre a faixa de variação de IC e VCE se 50 ␤F
Observação: esse problema ilustra o que é chamado de 200.
técnica de bootstrapping, que é usada para aumentar a re-
sistência de entrada de um seguidor de emissor. Em uma si-
VCC
tuação prática, o que é mostrado aqui como uma chave é um
capacitor, que funciona como um circuito aberto em cc, mas
é projetado para funcionar como um curto-circuito em ca. RC
R1
R1
Ri
R2
R2 RE
FIGURA P2.48
FIGURA P2.50
2.7 Polarização do TBJ para projeto de amplificadores 2.51 O circuito da Fig. P2.51 é o análogo pnp da versão npn da
2.49 (a) Assumindo VEE 9 V e VCC 0 V, juntamente com Fig. P2.50.
parâmetros de TBJ típicos no circuito da Fig. P2.49, (a) Assumindo VCC 6 V, VEB(on) 0,7 V, ␤F 150 e
especifique resistências-padrão de 5% para polarizar VA , especifique valores de resistências-padrão de
o TBJ em IC 2 mA usando a Regra do 1/3-1/3-1/3. 5% para polarizar o TBJ em IC 3 mA e VEC 3 V,
(b) Se o valor real de ␤F pode variar de 75% até 150% do sob a restrição que IR1 2IB.
valor nominal assumido, qual é a faixa de possíveis (b) Encontre a faixa de variação de IC e VEC se 75 ␤F
valores para IC levando também em consideração a 250.
tolerância de 5% de suas resistências?
VEE
R1
RE
R1
R2
R2
RC
RC
VCC
VCC
FIGURA P2.49
FIGURA P2.51
2.50 O circuito da Fig. P2.50 é similar àquele da Fig. 2.50, ex-
ceto que a inclusão de R2 aumenta a corrente através de R1, 2.52 Assuma que o espelho de corrente da Fig. 2.51 seja imple-
aumentando VCE e expandindo a capacidade de excursão mentado com TBJs perfeitamente casados, tendo corren-
para baixo do coletor, quando o circuito é usado como um tes de base desprezíveis e VA . Também, considere VCC
amplificador. 5 V e R1 4,3 k .
(a) Assumindo VCC 5 V, VBE(on) 0,7 V, ␤F 100 e
VA , especifique valores de resistências-padrão de
(a) Assumindo VBE 700 mV e que a resistência R2 é pe- (a) Assumindo uma queda de tensão através da carga pe-
quena o suficiente para garantir que Q2 esteja sempre quena o suficiente para garantir que Q2 está sempre
na região FA, encontre IC2. na região FA, encontre VBE1, em mV.
(b) Suponha agora que Q2 experimente um aumento de (b) Usando as relações VBE2 VT ln (IC2 兾Is) e IC2 (VBE1
temperatura de T 1°C em relação a Q1. Dado que VBE2)兾R, realize iterações até encontrar o valor de IC2.
o coeficiente de temperatura de uma junção pn é 2 (c) Para qual valor VCC deve ser reduzido se quisermos
mV/°C, Q2 precisaria agora de apenas 698 mV para que IC1 caia para 50% de seu valor inicial? Qual é
conduzir a mesma corrente que Q1. No entanto, Q1 o valor resultante de IC2? A corrente IC2 também cai
está impondo 700 mV de modo que IC2 será maior do para 50% de seu valor inicial? Explique!
que antes do aumento de temperatura ocorrer. Qual é 2.55 Um espelho de corrente consistindo em dois TBJs casados
esse novo valor? pode ser desbalanceado de propósito inserindo uma resis-
(c) Recalcule IC2 se Q2 experimenta um aumento de tem- tência R em série com o emissor de um de seus dois TBJs.
peratura de T 5°C em relação a Q1. Na Fig. P2.53, inserimos R em série com o emissor de Q2
(d) Recalcule IC2 se agora é Q1 que experimenta um au- para reduzir IC2 em relação a IC1. Vamos agora investigar o
mento de temperatura de T 10°C em relação a Q2. caso oposto: a inserção de R em série com o emissor de Q1
(e) Se é encontrado que IC2 0,75 mA, o que você para aumentar IC2 em relação a IC1. Redesenhe o circuito
conclui? da Fig. P2.53, mas com o emissor de Q2 no terra e R em
2.53 Existem situações nas quais é desejável ter IC2 IC1 em série entre o emissor de Q1 e o terra.
um espelho de corrente. Uma maneira popular de reduzir (a) Se VCC 5 V e os TBJs estão casados e têm Is 2
IC2 em relação a IC1 é reduzir VBE2 deixando o emissor de fA, VA e correntes de base desprezíveis, especifi-
Q2 fora do terra e inserindo uma resistência série R ade- que valores adequados para R1 e R para garantir IC1
quada para termos a queda de tensão associada à diferença 0,5 mA e IC2 2 mA.
de potencial requerida, como mostrado na Fig. P2.53. Por (b) Se VCC é aumentado até IC1 1 mA, qual é o novo
exemplo, se quisermos fazer IC2 IC1/2, R terá uma que- valor de IC2?
da de tensão de 18 mV, de acordo com a conhecida regra Sugestão: use as regras práticas.
prática. O circuito é conhecido como fonte de corrente de 2.56 A Fig. P2.56 ilustra um sumidouro de corrente que pode-
Widlar devido ao seu inventor Bob Widlar, o projetista do ria ser usado para fornecer a polarização de emissor para
primeiro AOP monolítico. os amplificadores TBJ npn discutidos nas Seções 8 e 9,
Na Fig. P2.53, considere VCC 5 V e R1 4,3 k . aqui referidos simplesmente como carga (LD). O circuito
Assumindo VBE1 700 mV, correntes de base desprezí- é o análogo npn da versão pnp da Fig. 2.46a, exceto pelo
veis e queda de tensão através da carga suficientemente uso de um diodo Zener para estabilizar a fonte contra pos-
pequena para garantir que Q2 esteja sempre na região FA, síveis variações na tensão de alimentação VEE. Sua corren-
encontre R de modo que: te de saída é IO ␣F(VZ VBE(on))兾R2.
(a) IC2 0,4 mA. (a) Considere VEE 12V e que o diodo seja um dio-
(b) IC2 50 A. do Zener de 5,6 V com rz 15 . Assumindo que o
(c) IC2 123 A. TBJ tem ␤F 100 e VA 75 V, especifique valores-
Sugestão: use as regras práticas, quando possível. -padrão de 5% para R1 e R2 para fornecer IO 2 mA
e IZ 3 mA.
VCC (b) Então, encontre a regulação de carga IO 兾VL e a
regulação de linha IO 兾VEE de seu circuito.
VCC
IC1 R1
LD IC2
R1 VL LD IO

Q1 Q2

VBE1 VBE2 Q

R VR
VZ D R2

FIGURA P2.53
VEE
2.54 Na Fig. 2.53, considere VCC 6 V, R1 10 k e R 1,0 FIGURA P2.56

k . Também considere que os TBJs são casados com Is
2 fA, VA e correntes de base desprezíveis.
2.57 Redesenhe a fonte de corrente da Fig. 2.46a, porém com VCC (10 V)
R1 substituída por um diodo Zener de 6,2 V (catodo na
parte superior) tendo rz 20 e alterando R2 para 2,0 RC
k . A função do diodo Zener é estabilizar a fonte contra 3,9 k
possíveis variações na tensão de alimentação VCC. Esse
circuito poderia ser usado para fornecer a polarização de C2 vo
emissor para os amplificadores TBJ pnp discutidos nas RF 68 k
Seções 8 e 9, aqui referidos simplesmente como carga
(LD). Sua corrente de saída é IO ␣F(VZ VEB(on))兾RE ⬵ vi C1 Ro
(6,2 0,7)兾10 0,55 mA. Assumindo que o TBJ tem ␤F
100 e VA 100 V, encontre a regulação de carga IO兾VL
e a regulação de linha IO兾VCC do circuito. Ri
2.8 Amplificadores de tensão bipolares básicos FIGURA P2.60

2.58 O amplificador EC da Fig. P2.58 usa um TBJ pnp com 2.61 O esquema de polarização do amplificador EC da Fig. P2.61
␤F 150, VEB(on) 0,7 V e VA 50 V. é similar àquele da Fig. P2.60, exceto que a resistência RC é
(a) Encontre IC, bem como os parâmetros de pequenos substituída por uma fonte de corrente IPOL. (Essa fonte, cujos
sinais Ri, Ro e vo/vsig. detalhes são omitidos por simplicidade, poderia ser imple-
(b) Assumindo vsig (5 mV)cos␻t, encontre as tensões mentada com um TBJ pnp, conforme a Fig. 2.46.) Com essa
em todos os nós do circuito e expresse cada uma modificação, a resistência vista pelo coletor pode ser feita
como a soma de seus componentes cc e ca. muito alta, indicando que esse circuito é capaz de proporcio-
nar ganhos de tensão potencialmente elevados.
10 V (a) Assumindo ␤F 100, VBE(on) 0,7 V e VA 100 V,
use os modelos de TBJ para pequenos e grandes si-
nais para encontrar a tensão de coletor cc VC e o ga-
8,2 k nho de tensão ca sem carga vo/vi.
C3
(b) Repita o item (a) se a corrente IPOL é dobrada para
2 mA. Comente seus resultados.
0,3 k vi C1
VCC
C2 vo
vsig Ri 33 k

IPOL 1 mA
4,7 k 12 k
Ro
10 V C2 vo
RF
FIGURA P2.58 100 k
vi C1 Ro
2.59 Vamos colocar o circuito da Fig. P2.49 para funcionar
como um amplificador EC com a base como o nó de en-
Ri
trada (vi) e o coletor como o nó de saída (vo). Além disso,
precisamos conectar um capacitor de desvio CE através de FIGURA P2.61
RE. Considere VEE 0 V, VCC 9 V, RC RE 2,0 k ,
R1 36 k e R2 51 k , e que o TBJ tem VEB(on) 0,7 V,
2.62 (a) Use o modelo de TBJ de pequenos sinais para en-
␤F 150 e VA 60 V.
contrar a resistência de entrada Ri do amplificador
(a) Encontre as resistências para pequenos sinais Ri e Ro
EC do Problema 2.61, tanto para o caso sem carga,
obtidas olhando para os nós de entrada e de saída e o
como mostrado, quanto para o caso em que a saída
ganho de tensão para pequenos sinais vo/vi.
é acoplada ca a uma carga de 100 k . Comente seus
(b) Especifique CE para operação em f 1 kHz.
resultados e justifique a afirmação de que esse ampli-
2.60 O amplificador EC da Fig. P2.60 baseia-se no esquema ficador não é do tipo não unilateral.
realimentação-polarização da Fig. 2.50. Como o emissor (b) Encontre a resistência de saída tanto para o caso em
já está no terra, não precisamos usar qualquer capacitor de que o amplificador é alimentado por uma fonte ideal
desvio de emissor, uma característica altamente desejável. vsig, quanto para o caso de uma fonte real vsig tendo uma
Assumindo que o TBJ tem VBE(on) 0,7 V, ␤F 120 e VA resistência de saída Rsig 1 k . Novamente, comente.
80 V, encontre os parâmetros de pequenos sinais Ri, Ro e 2.63 Considere o circuito obtido daquele da Fig. P2.58 desco-
vo/vi. nectando a placa direita de C3 do terra e inserindo uma
Sugestão: dê uma olhada nos Problemas 2.45 e 2.46. resistência em série de 220 entre a placa e o terra. De-
senhe o circuito modificado e convença a si mesmo de que 2.66 Considere o circuito obtido daquele da Fig. P2.61 desco-
essa modificação transforma o circuito em um amplifica- nectando o emissor do terra e inserindo uma resistência
dor EC-D, com uma resistência de degeneração de emis- RE 1,0 k em série entre o emissor e o terra, de modo
sor líquida de (8.200//220) . Então, assumindo ␤F a transformar o circuito em um amplificador EC-D. Tam-
125, VEB(on) 0,7 V e VA , encontre os parâmetros de bém considere que o nó de saída vo é acoplado ca à carga
pequenos sinais Ri, Ro e vo/vsig. RL 100 k . Assumindo ␤F 150 e VA , use o mo-
2.64 O amplificador EC-D da Fig. P2.64 tem uma resistência delo de pequenos sinais do TBJ para encontrar o ganho de
de degeneração de emissor de (15//0,1) k . tensão ca vo /vi.
(a) Se o TBJ tem ␤F 125, VBE(on) 0,7 V e VA , 2.67 Como sabemos, a função do capacitor de desvio de emis-
encontre IC, bem como os parâmetros de pequenos sor na configuração EC é estabelecer um terra ca no
sinais Ri, Ro e vo/vi. emissor. O fato de que a resistência obtida olhando para
(b) Encontre a resistência equivalente Req vista por C e, o emissor normalmente é baixa requer uma capacitância
então, especifique C para operação em 100 Hz. razoavelmente grande, o que é indesejável. O circuito da
(c) O que acontece se a capacitância C é totalmente Fig. P2.67 elimina totalmente a necessidade dessa capa-
omitida? citância, usando, em vez disso, o TBJ Q2 conectado como
diodo. A resistência ca re2 apresentada por Q2, embora não
12 V nula, é pequena (26 em IC 1 mA), de modo que a
degeneração introduzida para Q1 é um preço que vale a
Ro
10 k pena tendo em conta a eliminação do volumoso capacitor
de desvio. Essa técnica é amplamente utilizada em im-
Ri vo plementações de circuitos integrados, em que Q1 e Q2 são
dispositivos casados. Com uma fonte de sinal tendo um
vi componente cc de 0 V, os dois TBJs experimentam a mes-
ma queda VBE e, portanto, conduzem a mesma corrente IC.
100 k 0,1 k Consequentemente, RE deve ser especificada de modo a
conduzir duas vezes mais corrente.
(a) Considerando Q1 como um amplificador EC-D com
15 k C
uma resistência de degeneração de emissor total de
RE //re2, encontre expressões para os parâmetros de
12 V pequenos sinais Ri, Rc, Ro e vo/vsig.
(b) Assumindo TBJs casados com ␤F 200, VBE(on)
FIGURA P2.64
0,7 V e VA 100 V, e considerando que a fonte de
2.65 O amplificador EC-D da Fig. P2.65 tem uma resistência sinal tem um componente cc de 0 V, encontre os parâ-
de degeneração de emissor de 0,2 k . metros anteriores numericamente.
(a) Se o TBJ tem ␤F 100, VBE(on) 0,7 V e VA , Sugestão: graças ao casamento dos TBJs, temos IE1
encontre IC, bem como os parâmetros de pequenos IE2 IRE兾2.
sinais Ri, Ro e vo/vi.
(b) Encontre a resistência equivalente Req vista por C3 e,
então, especifique C3 para operação em 1 kHz.
(c) O que acontece se a capacitância C3 é totalmente
omitida?
9V
2,7 k
C2
30 k
vo
C1
vi Ro
Ri 0,2 k FIGURA P2.67

15 k
2.9 Seguidores de tensão e de corrente bipolares
2,0 k C3
2.68 Um estudante está medindo o ganho do seguidor de tensão
da Fig. 2.61a para diferentes condições de fonte e de car-
ga. Primeiro, com Rsig 0 e RL 300 , o ganho encon-
FIGURA P2.65 trado é vo 兾vsig 0,853 V/V. Em seguida, inserindo uma
resistência Rsig 10 k , enquanto a carga RL 300 é 5V

mantida, o ganho é reduzido para 0,718 V/V. Com base
nas medições anteriores, o estudante pode prever o ganho io LD
com Rsig 20 k e RL 1,2 k ? Ro
Sugestão: na realidade, o estudante pode até mesmo in-
formar os valores de ␤0 e IC! Q
2.69 No seguidor de emissor pnp da Fig. P2.69, considere que vi
o TBJ tem ␤F 125, VEB(on) 0,7 V e VA 80 V. Encontre
R 4,3 k
as resistências de pequenos sinais Ri e Ro e o ganho global
vo /vsig.
5V
12 V FIGURA P2.71
2.72 Como sabemos, a tensão de emissor da configuração CC

RE segue a tensão de base, porém com um deslocamento (off-
R1 3,0 k C2 vo set) de cerca de 0,7 V. Esse deslocamento é geralmente
47 k
indesejável, uma vez que seria preferível ter o nível cc
Rsig vi C1 da saída igual ao nível cc da entrada. O circuito da Fig.
Ro P2.72 usa um estágio CC pnp, cujo deslocamento é 0,7
1 k RL V, seguido por um estágio CC npn, cujo deslocamento
vsig R2 2 k
Ri 68 k
é 0,7 V. Os dois deslocamentos tendem a se cancelar
mutuamente, tornando o nível cc da saída idêntico àquele
da entrada. Em particular, se a fonte de sinal tem um com-
ponente cc nulo, a saída também terá. Para esse cancela-
FIGURA P2.69 mento ser efetivo, devemos ter VBE2 VEB1. Isso pode ser
alcançado, por exemplo, se os TBJs têm Is2 Is1 e se os
2.70 O amplificador CC da Fig. P2.70 é do tipo bootstrapped polarizarmos identicamente fazendo RE2 RE1. No circui-
porque ele usa a capacitância de realimentação C2 para to mostrado, considere que os TBJs tem ␤F1 ␤F2 100,
aumentar sua própria resistência de entrada ca e, assim, VA1 VA2 e Is1 Is2.
reduzir o efeito de carga de entrada. Considere que o TBJ (a) Assumindo que a fonte de sinal tem um componente
tem ␤F 100, VBE(on) 0,7 V e VA . cc de 0 V, encontre os parâmetros de pequenos sinais
(a) Encontre Ri, Ro e vo/vsig, porém sem C2. Ri, Ro e vo/vi.
(b) Repita, porém com C2 inserido. Compare com o item Sugestão: para encontrar Ri, adapte adequadamente a
(a) e comente. Equação (2.58) e aplique-a duas vezes; para encontrar
Sugestão: dê uma olhada no Problema 2.48. Ro, adapte adequadamente a Equação (2.59) e apli-
que-a duas vezes.
(b) Assumindo vsig (5 V)cos␻t, encontre as tensões em
6V todos os nós do circuito e expresse cada uma delas
como a soma de seus componentes cc e ca.
10 k vi C1
12 V
vo
vsig 10 k
Ri
C2
RE1
Ro 10 k
Q2
10 k 3,0 k vi
vo
Q1
vsig RE2
6V
Ri 10 k RL
Ro
FIGURA P2.70 20 k
2.71 O circuito da Fig. P2.71 ilustra como um TBJ pode ser 12 V

utilizado como um conversor tensão-corrente (V-I). Assu-
FIGURA P2.72
mindo ␤F 150, VBE(on) 0,7 V, VA 75 V e vi (0,5 V)
cos␻t, encontre os valores dos elementos de pequenos si-
nais do equivalente de Norton visto pela carga LD.
2.73 Usando um TBJ npn típico e valores de resistência-pa- base de Q1 em cerca de 0,7 V e, assim, garantir uma tensão
drão de 5%, projete um circuito que aceite um sinal na cc de 0 V no emissor de Q1, que, no modo BC, representa
base tendo componente cc de 0 V e componente ca vb, e o nó de entrada. Um nível de entrada cc de 0 V é altamente
forneça duas saídas ca, vc no coletor e ve no emissor, de desejável, uma vez ele nos permite acoplar a fonte de sinal
forma que vc ve. Assuma a disponibilidade de fon- ao amplificador diretamente, sem a necessidade de qualquer
tes de alimentação de 12 V. Se você usar capacitores, acoplamento ca e capacitores de bloqueio cc. Além disso, o
especifique-os para operação na frequência de sinal de circuito funciona até baixas frequências, incluindo frequência
10 kHz. Esse circuito é chamado de separado de fase ou nula ou cc. Para esse esquema funcionar, devemos ter VBE2
phase splitter. VEB1. Isso pode ser alcançado, por exemplo, se usarmos TBJs
2.74 Considere o circuito obtido daquele da Fig. P2.64 aterran- com valores casados de Is e os polarizamos identicamente fa-
do o terminal de base, desconectando a placa inferior de C zendo R2 R1. No circuito mostrado, o estágio BC é usado
do terra e alimentando essa placa com uma fonte de sinal como um conversor tensão-corrente (V-I). Considere que os
ideal vsig. Isso transforma o circuito em um amplificador TBJs são casados com ␤F 150 e VA 80V.
de tensão BC. Encontre o ganho de tensão para pequenos (a) Assumindo que a fonte de sinal tem um componente
sinais vo/vsig. cc de 0 V, encontre os parâmetros de pequenos sinais
Sugestão: primeiro, encontre o ganho de vsig para ve, o si- Ri, Ro e o ganho de transcondutância io /vsig.
nal de emissor, e, em seguida, de ve para vo. Sugestão: depois de encontrar Ri, determine o ganho
de tensão vi /vsig e obtenha o ganho de transcondutância
2.75 Assumindo fontes de alimentação de 10 V assim como
como io 兾vsig (vi 兾vsig) (io 兾vi).
parâmetros de TBJ típicos no circuito da Fig. P2.75, espe-
(b) Encontre o ganho de tensão global vo/vsig se a carga é
cifique resistências-padrão de 5% para fazer o TBJ operar
uma resistência RL 5,0 k .
em Q Q(2 mA, 5 V) e fornecer um ganho de vo/vsig 10
(c) Justifique a afirmação de que o ganho de tensão do
V/V. Finalmente, especifique C para operação e 1 kHz.
item (b) poderia ter sido estimado como vo 兾vsig ⬵
RL 兾Rsig. Sob que condições essa afirmação é válida?
VS
12 V
R1
vo io R2
LD
10 k
Ro vo
R3 C
Q1 Q2
vsig Rsig vi
R2
1,0 k
vsig R1
VS Ri 10 k
FIGURA P2.75 12 V
2.76 Na Fig. P2.76, Q1 e Q2 são TBJs casados. Q1 é operado no FIGURA P2.76

modo BC e Q2 no modo diodo. A função de Q2 é polarizar a
3
Transistores de efeito
de campo MOS
3.1 A estrutura física do MOSFET
3.2 A tensão de limiar Vt
3.3 As características do canal n
3.4 Características i-v de MOSFETs
3.5 MOSFETs em circuitos cc resistivos
3.6 O MOSFET como um amplificador/chave
3.7 Operação em pequenos sinais do MOSFET
3.8 Amplificadores de tensão básicos empregando MOSFETs
3.9 Seguidores de tensão e de corrente de MOSFETs
3.10 O amplificador/inversor CMOS
Apêndice 3A: Modelos do SPICE para MOSFETs
Referências
Problemas
A
era da eletrônica de semicondutores começou quando a função triodo (uma fonte de corrente
controlada – veja a introdução do Capítulo 2 para saber mais sobre o triodo de tubo de vácuo)
foi implementada em um pedaço de material semicondutor. Isso ocorreu em 1947 com a inven-
ção do transistor bipolar de junção (TBJ), a primeira implementação funcional do conceito do triodo
semicondutor. No entanto, o TBJ não é o único transistor possível, nem foi o primeiro transistor a ser
concebido. De fato, já em 1925, Julius Lilienfeld patenteou um dispositivo do tipo, hoje conhecido
como transistor de efeito de campo (FET). No entanto, devido a dificuldades de fabricação da época,
ele nunca conseguiu torná-lo funcional. Foram necessários mais cerca de 35 anos para Dawon Kahng e
Jon Atalla, dos Laboratórios Bell, demonstrarem, em 1960, o primeiro FET do tipo, chamado de metal-
-óxido-semicondutor (MOS), ou, em notação mais curta, MOSFET.
O análogo do MOSFET mais próximo do triodo de tubo de vácuo é o que é hoje conhecido
como MOSFET tipo depleção canal n (ou DMOSFET canal n), que é um dos quatro tipos possíveis
de MOSFET. Resumidamente, um DMOSFET consiste em uma pequena camada de material do
tipo n chamado de canal, que forma um capacitor de placas paralelas com um eletrodo chamado de
porta. Uma das extremidades do canal, chamada de fonte, funciona como uma fonte abundante de
elétrons, que são forçados a fluir para a extremidade oposta do canal, denominada dreno. Os papéis
da fonte e do dreno são similares àqueles do catodo e da placa no triodo (ou do emissor e do cole-
tor no TBJ). O papel da porta, similar àquele da grade no triodo (ou da base no TBJ), é modular a
condutividade do canal e, assim, controlar o fluxo de elétrons da fonte para o dreno. Em particular,
forçando uma tensão negativa na porta, teremos a indução de cargas positivas no canal, ao custo
de uma redução da concentração de elétrons livres. Para uma tensão de porta suficientemente
negativa, o canal será esvaziado de elétrons livres e o fluxo de corrente cessará completamente.
Por uma analogia hidráulica, o comportamento do FET pode ser comparado ao de uma mangueira
de jardim que está sendo apertada com a finalidade de controlar o fluxo de água ou mesmo sendo
completamente desligada.
Após a demonstração bem-sucedida do primeiro MOSFET, a nova tecnologia foi colocada em
uso, especialmente naquelas aplicações em que as vantagens de menor tamanho e menor consumo
de energia do MOSFET o tornaram competitivo em relação ao TBJ. As primeiras calculadoras e os
primeiros relógios de pulso alimentados por bateria utilizaram essa nova tecnologia. Além disso, uma
nova família de circuitos integrados digitais conhecida como MOS complementar (ou CMOS, em no-
tação mais curta) foi introduzida pela RCA como uma alternativa de baixo consumo de energia para a
então predominante família lógica bipolar, conhecida como TTL. Em 1971, a Intel usou a tecnologia
CMOS para desenvolver o primeiro microprocessador. Desde então, a eletrônica de circuitos integra-
dos tem avançado de forma exponencial e entrado em praticamente todos os aspectos da vida moderna.
Esse crescimento impressionante tem sido governado pela lei de Moore, que estabelece que, graças aos
avanços contínuos no processo de fabricação de CIs, o número de dispositivos que podem ser integra-
dos em uma dada área de chip dobra aproximadamente a cada 18 meses. Originalmente formulada em
1965, a lei se mantém até hoje, embora tenha sido salientado que o avanço dessa tecnologia, no que
diz respeito à inclusão de mais dispositivos em um mesmo chip, é fixado pelos limites físicos que vão
acabar por levar ao desaparecimento dessa lei.
Ao longo dos anos, o MOSFET ultrapassou seu antecessor, o TBJ, especialmente em circuitos
integrados (CIs) de alta densidade, sobretudo devido às vantagens mencionadas anteriormente de me-
nor tamanho e de menor consumo de energia. No entanto, existem aplicações como a eletrônica analó-
gica de alto desempenho, em que o TBJ continua a ser o tipo de transistor preferido. Para explorar as
vantagens tanto dos TBJs quanto dos MOSFETs, os dois tipos de dispositivos são, às vezes, fabricados
simultaneamente no mesmo chip. A tecnologia resultante, chamada de tecnologia biCMOS, fornece
possibilidades de projeto ainda mais amplas se comparada às tecnologias que englobam apenas TBJs
ou apenas MOSFETs. Também, CIs contemporâneos geralmente combinam funções digitais e analó-
gicas no mesmo chip, sendo essa a razão para o nome sinal misto, ou CIs de modo misto.
Não há dúvida de que a microeletrônica é um dos campos mais excitantes, desafiadores e de rápi-
da evolução. O iniciante pode se sentir sobrecarregado por tudo isso, e com razão. Porém, como vamos
embarcar no estudo dos processos e dispositivos dominantes atualmente, vamos tentar nos concentrar
nos princípios gerais que transcendem o ambiente tecnológico particular do momento e que podemos
aplicar no futuro para entender os novos processos e dispositivos, à medida que eles se tornam dis-
poníveis e comercialmente maduros. Concentrar-se em princípios gerais, juntamente com o estudo
contínuo, é uma necessidade para o jovem engenheiro determinado a estabelecer e manter uma carreira
satisfatória em um campo em constante mudança.
O capítulo começa com um estudo da estrutura física do MOSFET, princípios básicos de semiconduto-
res, características do dispositivo, regiões de operação e modelagem. É dada ênfase sobre os aspectos
práticos de relevância para o ambiente industrial atual (regras práticas). Os FETs em análise são do tipo
conhecido como canal longo (comprimentos de canal na faixa de vários micrometros ou mais), pois o
comportamento de tais dispositivos concorda razoavelmente bem com as previsões teóricas, de modo
que eles são mais fáceis de modelar, bem como mais fáceis de compreender pelo leitor iniciante. No
entanto, os dispositivos atuais, associados a processos de circuitos integrados cada vez mais compac-
tos, são do tipo canal curto (comprimentos de canal de uma fração de 1 m). Em tamanhos reduzidos,
uma série de efeitos de ordem superior surge, particularmente a saturação de velocidade de portadores,
Capítulo 3 • Transistores de efeito de campo MOS 195
que pode provocar desvio significativo com relação ao comportamento de dispositivos de canal longo.
Chamados de efeitos de canal curto, o tratamento deles exige formalismo mais complexo e modelos
mais sofisticados para que sejam obtidos resultados mais realistas. Esses modelos avançados, embora
viáveis em simulações computacionais, são muito complicados para realização de análises manuais.
Vamos, no entanto, continuar a empregar o formalismo e os modelos de dispositivos de canal longo
para desenvolver uma compreensão intuitiva de MOSFETs e, depois, passar para simulações compu-
tacionais para obter resultados mais precisos.
Depois de examinar uma variedade de circuitos de MOSFETs com resistores, de modo a desen-
volver uma ideia básica com relação à operação de circuitos com MOSFETs, investigamos o MOSFET
em suas duas mais importantes classes de aplicação: como um amplificador em eletrônica analógica
e como uma chave em eletrônica digital. Em seguida, desenvolvemos modelos adequados dos FETs
para grandes sinais e pequenos sinais, de modo que possamos analisar as três configurações básicas
de amplificadores, a fonte comum (FC), o dreno comum (DC) e a porta comum (PC). A configuração
FC é apresentada como a implementação natural de amplificação de tensão, enquanto as configurações
DC e PC são utilizadas como seguidores (buffers) de tensão e de corrente, respectivamente. Também,
a devida ênfase é colocada sobre o papel do MOSFET como um dispositivo de transformação de re-
sistência (que, na verdade, fornece a base para o nome transistor). As equações de transformação são
convenientemente tabuladas para fácil referência em capítulos posteriores.
Os amplificadores estudados neste capítulo são do tipo discretos, porque eles podem ser cons-
truídos usando transistores, resistores e capacitores individuais. (Com relação a esse aspecto, um dis-
positivo prático para utilizar no laboratório é a Matriz de transistores CMOS CD4007, composta por
três MOSFETs canal n e três MOSFETs canal p.) Embora atualmente os amplificadores de MOSFET
sejam implementados principalmente na forma de circuitos integrados (CIs), a motivação para o estudo
de projetos discretos é pedagógica, uma vez que circuitos discretos são mais fáceis de compreender
e, ainda assim, revelam aspectos importantes que também se aplicam a implementações de CIs. Uma
vez dominados os conceitos básicos de projeto discreto envolvendo um amplificador com um único
transistor, estaremos mais bem preparados para lidar com as complexidades inerentes a CIs de vários
transistores (multi-transistores), um tema que será abordado no Capítulo 4.
De interesse especialmente dos profissionais da engenharia de computação, este capítulo termi-
na com uma análise detalhada do inversor/amplificador CMOS como um bloco construtivo simples,
porém importante, de CIs, que demonstra a flexibilidade da tecnologia CMOS tanto no domínio analó-
gico quanto no digital. Portas lógicas CMOS básicas também são abordadas.
O capítulo faz uso frequente do PSpice tanto como um osciloscópio “virtual” para visualização
das características de MOSFETs, curvas de transferência e formas de onda, quanto como uma ferra-
menta de verificação para cálculos cc e ca.
3.1 A ESTRUTURA FÍSICA DO MOSFET

A Fig. 3.1 mostra, de uma forma simplificada, a estrutura de um transistor de efeito de campo metal-
-óxido-semicondutor, tipo n ou, em notação mais curta, MOSFET canal n ou, de forma alternativa,
transistor NMOS (ou, ainda, nFET). O dispositivo é fabricado por meio de uma sequência complexa
de passos envolvendo definição de padrão, oxidação, difusão, implantação iônica, deposição de
material e remoção de material, em uma pastilha de silício tipo p levemente dopado (p) chamado
de corpo do MOSFET canal n. A pastilha também é chamada de substrato, pois proporciona suporte
físico para o dispositivo em questão, bem como para todos os outros dispositivos do mesmo circuito
integrado (CI). Iniciando com uma pastilha polida, a fabricação do MOSFET canal n consiste nas
seguintes etapas principais:
• Primeiro, uma fina camada isolante (tox) de óxido de silício (SiO2) é crescida termicamente sobre
a superfície do substrato.
• Em seguida, o eletrodo de porta é criado crescendo sobre o óxido uma camada de silício tipo
n fortemente dopado (n). Sendo extremamente rico em elétrons livres, esse eletrodo funciona,
Fonte Porta Dreno
Óxido
n Canal n
tox
L
p Substrato
Corpo
FIGURA 3.1 Estrutura física do MOSFET canal n.
para todos os efeitos práticos, como um metal. A estrutura metal-óxido-semicondutor (MOS)

resultante é a razão para o nome do dispositivo.
• Depois, o óxido é removido de cada lado da porta e implantação iônica é usada para criar duas
regiões tipo n fortemente dopadas (n) que se estendem para o substrato, chamadas de regiões
da fonte e do dreno.
• Finalmente, duas deposições metálicas formam os eletrodos de fonte e dreno. (O estudante inte-
ressado deve buscar na Internet vídeos e artigos que ilustram o fascinante tema de fabricação de
MOSFETs.)
A região do corpo logo abaixo do óxido é chamada de região do canal. O seu comprimento e a
sua largura são denotados por L e W, respectivamente. Na atual tecnologia de integração em muito
larga escala (Very-Large-Scale Integration – VLSI), L e W podem ser tão pequenos quanto frações de
um micrometro (1 m 106 m 104 cm), enquanto a largura de óxido tox pode ser tão baixa quanto
dez nanometros (1 nm 109 m 107 cm 10 Å). Identificamos dois ingredientes básicos em um
MOSFET:
• a região do canal que se estende entre as regiões da fonte e do dreno, e
• o capacitor de placas paralelas formado pelas regiões da porta e do canal.
Resumidamente, o princípio básico do MOSFET consiste em utilizar a capacitância porta-corpo
para controlar a condutância da região do canal. O caminho que se estende da região da fonte para a
região dreno inclui duas junções pn “costas a costas” (as junções corpo-fonte e corpo-dreno), de modo
que ele normalmente apresenta elevada resistência para o fluxo de corrente (em geral, ~1012 ). No
entanto, aumentando o potencial do eletrodo da porta para um valor adequado, pode-se criar condições
favoráveis para existência de elétrons livres na região do canal e, assim, formar um caminho conduti-
vo contínuo, ou canal, da fonte para o dreno, ao longo do qual elétrons podem fluir e produzir corrente.
Para investigar o comportamento do dispositivo, teremos que abordar duas questões básicas:
• Qual é a tensão de liminar Vt (threshold voltage) para a qual precisamos elevar o potencial da
porta em relação ao corpo para formar um canal e, assim, ligar o dispositivo?
• Uma vez ligado o dispositivo, quais são as características i-v de seu canal?
Ambas essas questões serão abordadas nas seções a seguir.
MOSFETs complementares
Hoje, a tecnologia de circuitos integrados dominante utiliza o MOSFET canal n, bem como seu com-
plementar, o MOSFET canal p (ou transistor PMOS ou, ainda, pFET). Chamada de tecnologia MOS
complementar (ou CMOS), ela exige que ambos os dispositivos sejam fabricados no mesmo substrato.
Um MOSFET canal p é obtido pela negação dos tipos de dopagem das regiões do corpo, da fonte e do
Bn Sn Gn Dn Dp Gp Sp Bp
SiO2 SiO2 SiO2 SiO2 SiO2

p n n-ch n p p-ch p n
Poço n
Corpo p
FIGURA 3.2 Vista da seção transversal de transistores CMOS.
dreno de um MOSFET canal n, de modo que o corpo é agora n e as regiões da fonte e do dreno são p.
Para permitir a coexistência dos dois dispositivos em um substrato comum, o MOSFET canal p é co-
locado no interior de um substrato local tipo n levemente dopado (n), também chamado de cavidade
ou poço (well), que é formado por uma difusão separada na pastilha p existente, antes da fabricação
dos próprios transistores.
A seção transversal da estrutura está representada na Fig. 3.2, em que os subscritos n e p indicam
os terminais dos transistores NMOS e PMOS, respectivamente. O NMOS, localizado à esquerda do
centro, é similar àquele da Fig. 3.1, exceto que a conexão ao seu corpo (Bn) não é na parte inferior,
como mostrado na representação simplificada da Fig. 3.1, mas na parte superior esquerda. Isso é de-
terminado pela exigência de CI planar de que todas as interconexões sejam feitas na parte superior da
pastilha. O PMOS, localizado à direita do centro, é colocado no interior de sua própria cavidade (poço
n), e a conexão ao poço (Bp) está na parte superior à direita. Para garantir contatos ôhmicos de boa
qualidade, as conexões metálicas aos corpos são implementadas através de regiões fortemente dopa-
das, como mostrado.
A Fig. 3.2 também ilustra outro aspecto importante de CIs: a necessidade de dispositivos
adjacentes serem eletricamente isolados uns dos outros. Essa exigência é atendida pelo crescimen-
to, antes da fabricação dos transistores propriamente ditos, de um anel de material isolante SiO2,
também chamado de óxido de campo, no entorno do local destinado a cada transistor. Na realidade,
cada transistor deve ser mantido eletricamente isolado não apenas de seus dispositivos vizinhos,
mas também de seu próprio corpo! O corpo tipo p do MOSFET canal n forma junções pn com as
regiões tipo n da fonte e do dreno, de modo que nesse caso a isolação do corpo é obtida mantendo-
-se Bn na tensão mais negativa (MNV) do circuito. Isso irá manter ambas as junções inversamente
polarizadas e, portanto, cortadas, em todas as condições possíveis de circuito. De modo similar, o
poço tipo n do PMOS forma junções np com as regiões tipo p da fonte e do dreno, de modo que
mantendo Bp na tensão mais positiva (MPV) do circuito, teremos ambas as junções cortadas sob
todas as condições de circuito. Por exemplo, no caso de um circuito CMOS digital, alimentado en-
tre 5 V e o terra, Bn é conectado ao terra e Bp é conectado aos 5 V. O fabricante faz essas conexões
internamente para o CI.
3.2 A TENSÃO DE LIMIAR Vt

Para investigar o mecanismo de formação do canal em um MOSFET canal n, iremos nos concentrar
em sua estrutura porta-óxido-corpo, que forma um capacitor de placas paralelas, embora com placas
de materiais diferentes. Ainda que nos primeiros MOSFETs o eletrodo da porta fosse feito de metal,
bem como o alumínio, atualmente ele é fabricado usando silício n, sendo essa a razão pela qual os
processos modernos também são chamados de processos silício-porta. Uma vez que o filme de silício
n é crescido sobre óxido amorfo, ele consiste em cristalinos de dimensões micrométricas, em vez de
um único cristal, e, portanto, é chamado de polisilício. Independentemente disso, o polisilício n é
muito rico em elétrons livres, assim como um metal, e é utilizado não apenas para criar o eletrodo da
porta, mas também para interligar diferentes dispositivos em um CI. A razão para fazer o eletrodo da
porta de polisilício é que a implantação iônica subsequente para criar as regiões da fonte e do dreno
vai naturalmente garantir um elevado grau de alinhamento entre as diferentes regiões. Em particular,
à medida que os íons difundem para baixo penetrando no corpo, eles também difundem lateralmente
um pouco, o que resulta em uma pequena quantidade de sobreposição entre as bordas da porta e as das
regiões da fonte e do dreno. À medida que avançarmos, vamos observar como essa pequena sobrepo-
sição, claramente mostrada em ambas as figuras anteriores, é fundamental para o adequado funciona-
mento do MOSFET.
Queremos agora investigar o efeito de uma polarização externa sobre o tipo de cargas, bem como
suas distribuições na região do corpo logo abaixo da camada de óxido. Como nenhuma corrente flui
através da camada de óxido isolante, a única maneira de a porta influenciar a região do canal é por
meio do campo elétrico no interior do óxido. Daí a designação transistor de efeito de campo (field-
-effect transistor – FET).
O capacitor porta-corpo
A Fig. 3.3 mostra uma seção da estrutura porta-óxido-corpo da Fig. 3.1, porém girada de 90° no senti-
do anti-horário. Como mencionado em relação à Fig. 3.2, a função da região p é garantir um contato
ôhmico de boa qualidade entre o corpo p e a conexão metálica, de modo que ela não vai desempenhar
papel algum em nossa análise. A fórmula conhecida para capacitância de capacitores de placas para-
lelas fornece, neste caso, C ox(W L)兾tox, em que W e L são a largura e o comprimento da região
do canal ilustrados na Fig. 3.1, ox é a permissividade da camada de óxido e tox é sua espessura. Para
tornar a análise independente do tamanho do dispositivo em particular, é conveniente trabalhar com a
capacitância por unidade de área, definida como Cox C兾(W L), ou
(3.1)
Na tecnologia atual, W e L geralmente estão na faixa de micrometros (1 m 106 m) e tox está na

faixa de 10 nm (1 nm 109 m) ou inferior. O óxido de silício tem ox 345 fF/cm, de modo que um
processo de fabricação com, digamos, tox 10 nm fornece Cox 3,45 fF/m2. (Como regra, Cox
34,5/tox, Cox em fF/m2 e tox em nm.)
A estrutura corpo-óxido-porta é uma reminiscência da familiar junção pn, com a exceção de que
os materiais p e n presentes são separados por uma camada isolante, que impede o fluxo de corrente
direta. No entanto, se conectarmos G e B externamente como na Fig. 3.3a, elétrons vão difundir da
porta n, rica em elétrons, através da conexão, para o corpo p, carente de elétrons, deixando para trás
VGB 0

Porta n SiO2 Corpo p Porta n SiO2 Corpo p

G SiO2 p p B G SiO2 p p B

Íons doadores Íons receptores Ausência de regiões de cargas espaciais
Regiões de cargas espaciais
(a) (b)
FIGURA 3.3 Capacitor porta-corpo (a) com polarização em 0 V e (b) com polarização em 0 para eliminar as regiões de car-
gas espaciais.
uma camada de íons doadores positivos imóveis na porta. Uma vez no corpo, esses elétrons em excesso
recombinam com as lacunas lá existentes de forma a satisfazer a lei de ação de massas, o que leva, por
sua vez, à formação de uma camada de íons receptores negativos imóveis no corpo. As duas camadas
se concentram próximas às interfaces porta-óxido e corpo-óxido a fim de minimizar a energia eletros-
tática do sistema. Assim como no caso da junção pn, essas camadas ou regiões de cargas espaciais
produzem um campo elétrico E da porta, através do óxido, para o corpo, e uma condição de equilíbrio,
pela qual esse campo se opõe à difusão adicional de elétrons através da conexão externa, é atingida.
Associado a esse campo, temos uma tensão ou um potencial interno 0 n p através da estrutura
porta-corpo, em que
(3.2)
são, respectivamente, os potenciais de equilíbrio eletrostático (também chamados de potenciais

de Fermi) do corpo e da porta. Aqui, VT kT兾q é a tensão térmica (VT ⬵ 26 mV em T 300 K),
NA e ND são as densidades de dopagem nos materiais do corpo e da porta e ni é a concentração de
elétron-lacuna intrínseca do silício (ni ⬵ 1,4 1010/cm3 em T 300 K). Como tanto NA quanto
ND são maiores do que ni, temos p 0 e n 0. Além disso, como NA e ND aparecem no argu-
mento da função logarítmica, os potenciais p e n não são muito sensíveis a variações nas doses
de dopagem.
Um capacitor comum com suas placas curto-circuitadas estará no estado descarregado (Q
0). No entanto, se as placas são feitas de materiais não semelhantes ou diferentes, como neste caso,
temos Q 0, ainda que VGB 0. Se quisermos levar Q para zero como na Fig. 3.3b, precisamos apli-
car uma tensão VGB de mesmo valor, porém com polaridade contrária a 0, ou VGB 0 p n.
Esse valor de VGB ( 0) também é chamado de tensão de banda plana, devido ao seu efeito sobre as
bandas de energia do material do corpo. Utilizaremos essa tensão como a tensão de referência para
a análise a seguir.
EXEMPLO 3.1
Assumindo NA 1016/cm3 e ND 1020/cm3, encontre os potenciais eletrostáticos, bem como o valor da
tensão VGB necessária para eliminar as regiões de cargas espaciais.
Solução
Da Equação (3.2),
Para alcançar a neutralidade de carga na porta e no corpo, a porta deve ser polarizada mais negativa-
mente do que o corpo, de forma que VGB 0 0,35 0,59 0,94 V.
Observação: se a estrutura porta-corpo fosse uma junção np comum, com VGB 0,94 V ela seria po-
larizada na região direta muito fortemente e conduziria uma grande corrente direta do corpo p (anodo)
para a porta n (catodo). Neste caso, no entanto, nenhuma corrente flui devido ao isolante de óxido que
separa a porta e o corpo.
䊉
Inversão
Vamos agora aumentar gradualmente VGB, iniciando em VGB 0 (ou VGB 0,94 V em nosso
exemplo). O efeito desse aumento é reestabelecer as regiões de cargas espaciais em ambos os lados do
óxido, descobrindo carga positiva na porta e carga negativa no corpo. Estamos particularmente interes-
sados no corpo, de modo que vamos ignorar o que ocorre na porta tendo em mente que a carga na porta
é sempre igual em valor, mas de polaridade oposta àquela no corpo. A situação no corpo é ilustrada na
Fig. 3.4, em que escolhemos a origem do eixo x de modo a coincidir com a interface óxido-corpo, uma
superfície que vai desempenhar um papel importante em nossa análise. Inicialmente, a carga negativa
no corpo consiste nos íons receptores negativos lá existentes (as lacunas são impelidas para longe
da interface óxido-corpo, deixando para trás os íons ligados). A região de carga espacial resultante
também é chamada de camada de depleção, pois ela é desprovida de lacunas. No entanto, à medida
que aumentamos VGB e, assim, ampliamos a camada de depleção do corpo, o potencial da superfície
(0) também aumenta devido à dependência quadrática de em relação à x (lembre-se da Fig. 1.39).
Quando (0) altera de negativo para positivo, diz-se que o corpo próximo à superfície sofre inversão,
porque ele se transforma de tipo p para tipo n, pelo menos eletrostaticamente falando. Por essa razão,
a região do corpo próxima à superfície é chamada de camada de inversão.
Tendo como base a Fig. 3.4, observamos que as regiões de cargas espaciais produzem, por
sua vez, um campo elétrico E(x). A intensidade do campo como uma função de x é facilmente vi-
sualizada contando-se as linhas de campo, cada uma das quais começa em um íon positivo na porta
e termina em um íon negativo no corpo. Estamos interessados nas linhas no campo, cujo número é
máximo na interface óxido-corpo (x 0) e decresce linearmente com x para cair para zero na borda
da camada de depleção (x xp). Encontramos facilmente uma relação entre o valor máximo Em e
0 VGB VGB0

Camada de inversão

G SiO2 p p B

Íons doadores Íons receptores
Elétrons
(C/cm3)
0 xp
0 x

qNA
E (V/cm)
Em
0 x
0 xp
(V)
p
(0)
0 x
0 xp
FIGURA 3.4 A situação em um MOSFET canal n antes do início da inversão forte.

a largura da camada xp usando o teorema de Gauss. No caso unidimensional, como é o nosso, esse
teorema é expresso como dE兾dx 兾si, em que é a densidade de cargas na camada de depleção
( qNA) e si é a permissividade do silício (si 1,04 pF/cm). Por inspeção, dE兾dx Em兾xp
qNA兾si, de modo que
(3.3)
Campo elétrico e potencial são, por sua vez, relacionados por E d兾dx. Reescrevendo como d
Edx e integrando ambos os lados de x 0 até x xp, obtemos
O termo à esquerda é simplesmente a diferença p (0), enquanto o termo à direita é a área do triân-
gulo sob a curva E, ou , de modo que
Usando a Equação (3.3) para eliminar Em, obtemos uma expressão para a largura da camada de deple-
ção como uma função do potencial da superfície (0),
Início da inversão forte

Estamos interessados na situação em que o potencial da superfície atinge o valor (0) p (ou
0,35 V em nosso exemplo), para a qual a concentração de elétrons n na camada de inversão torna-se
igual à concentração de lacunas p no corpo, ou n NA (1016/cm3 em nosso exemplo). Diz-se que essa
situação, ilustrada na Fig. 3.5, marca o início da inversão forte. Usando o subscrito 0 para marcar esse
início, queremos agora encontrar a polarização porta-corpo VGB0 necessária para provocá-lo. Para esse
fim, primeiro substituímos (0) p para encontrar a largura da camada de depleção no início da
inversão forte
(3.4)
Em seguida, observe que a carga por unidade de área na camada de depleção do corpo é Qb0 qNAxp0.
Usando a Equação (3.4),
(3.5)
Essa carga negativa no corpo é acompanhada por uma carga positiva na porta. Pela lei da capacitância,
a tensão necessária para sustentar essa redistribuição de cargas é Vox0 Qb0兾Cox. Finalmente, a queda
de tensão da porta para o corpo necessária para provocar o início da inversão forte é, pela LKT, VGB0
0 2(p) Vox0, ou
(3.6)
Em outras palavras, para provocar o início da inversão forte, precisamos aumentar VGB, começando
do nível de referência 0, (a) pelo termo 2(p) para elevar o potencial da superfície (0) de p,
passando pelo zero, até p, e (b) pelo termo Qb0/Cox para sustentar a carga por unidade de área Qb0 na
camada de depleção do corpo.
VGB0

Camada de inversão

G SiO2 p p

Íons doadores Íons receptores
Elétrons
(C/cm3)
0 xp0
0 x

qNA
(V)
Vox0
p
0 2( p)
x
tox 0 xp0
p
FIGURA 3.5 A situação no início da inversão forte.
EXEMPLO 3.2
Assumindo as densidades de dopagem do Exemplo 3.1, juntamente com tox 25 nm, encontre os va-
lores de todas as grandezas físicas relevantes no início da inversão forte.
Solução
A capacitância por unidade de área é
No início da inversão forte, a largura da camada de depleção é
A intensidade de campo elétrico correspondente é
A carga por unidade de área na camada de depleção do corpo é

Finalmente, a queda de tensão necessária entre a porta e o corpo é, pela Equação (3.6),
Uma vez atingida a inversão forte, o potencial da superfície (0) e, consequentemente, a largu-
ra da camada de depleção xp vão variar muito pouco com a tensão aplicada VGB, porque (0) depende
de VGB apenas logaritmicamente. Qualquer aumento VGB acima de VGB0 vai ser acompanhado por
um aumento Qn ⬵ Cox VGB na carga (elétrons) por unidade de área na camada de inversão. Esses
elétrons são fornecidos pela região da fonte n (daí o nome), onde eles existem em abundância. Na
verdade, a fim de que esses elétrons sejam atraídos para a camada de inversão, a porta deve sobrepor-
-se ligeiramente à região da fonte para permitir que o campo elétrico da borda atraia elétrons da
fonte para o canal. Como mencionado, a vantagem do processo silício-porta é que ele é um processo
autoalinhado.
EXEMPLO 3.3
Assumindo os dados do Exemplo 3.2, encontre a carga Qn produzida por um aumento VGB de 1 V
em inversão forte. Compare com a carga da camada de depleção Qb0.
Solução
Temos Qn ⬵ Cox VGB (138 nF/cm2) (1 V) 138 nC/cm2, indicando que a carga da ca-
mada de inversão | Qn| pode ser significativamente maior do que a carga da camada de depleção
|Qb0| ( 48,3 nC/m2 em nosso exemplo), embora a camada de inversão seja muito mais fina do que a
camada de depleção.
䊉
A tensão de limiar Vt 0
Desejamos agora aplicar as conclusões anteriores ao MOSFET, começando da situação no início da
inversão forte, ilustrada na Fig. 3.6, para ambos os tipos de MOSFETs. Observe a presença da camada
de inversão imediatamente abaixo da superfície óxido-corpo, juntamente com a camada de depleção
que se estende não apenas abaixo da camada de inversão, mas também em torno das regiões da fonte e
do dreno, uma vez que elas formam junções pn com o corpo. A tensão de limiar Vt é definida como a
tensão porta-fonte vGS necessária para provocar o início da inversão forte na região do canal. Quando o
corpo e a fonte estão no mesmo potencial (terra na Fig. 3.6), o limiar é denotado como Vt0. Para o caso
de um MOSFET canal n, ele toma a seguinte forma geral
(3.7)
Os três primeiros termos são simplesmente aqueles da Equação (3.6). O próximo termo, envolvendo a
carga por unidade de área Qox, tem em conta a presença de ligações pendentes na região do corpo pró-
xima à interface, bem como de íons positivos que, durante o processo de fabricação, ficaram presos no
óxido próximo à interface óxido-corpo. Os quatro primeiros termos formam o que é conhecido como
limiar nativo do MOSFET canal n. O último termo, envolvendo a carga por unidade de área Qi, tem em
conta as impurezas que o fabricante introduz deliberadamente na interface óxido-corpo, para ajustar
Vt0 ao valor estabelecido. Para as impurezas tipo p, temos Qi 0 e para as impurezas tipo n, temos Qi
0. Por razões óbvias, o limiar nativo é também chamado de limiar sem dopagem.
VGS Vtn0 (0) VGS Vtp0 (0)

S D S D

G G
n n p p
xp xn
Camada de inversão (elétrons) Camada de inversão (lacunas)
Camada de Camada de
Corpo p depleção (íons) Corpo n depleção (íons)
B B
(a) (b)
FIGURA 3.6 O início da inversão forte em (a) o MOSFET canal n e (b) o MOSFET canal p.
EXEMPLO 3.4
Assumindo os dados do Exemplo 3.2, juntamente com uma densidade de estado de superfície Nox
2 1011 íons positivos/cm2,
(a) Encontre o limiar nativo do NMOS.
(b) Encontre o tipo de implantação e a dosagem Ni necessária para Vt0 1,0 V.
(c) Encontre o tipo de implantação e a dosagem Ni necessária para Vt0 1,0 V.
Solução
(a) Temos Qox qNox 1,602 1019 2 1011 32 nC/cm2. Então, usando o resultado do
Exemplo 3.2,
(b) Para elevar Vt0 de seu valor nativo de 0,122 V para 1,0 V, precisamos de uma implantação
do tipo p, como o boro, que vai fornecer íons negativos (Qi 0) na região do corpo próxima à
superfície. Impondo
obtemos Ni 9,66 1011 íons do tipo p/cm2.

(c) Para abaixar Vt0 de seu valor nativo de 0,122 V para 1,0 V, precisamos de uma implantação
do tipo n, como o fósforo, que vai fornecer íons positivos (Qi 0) na região do corpo próxima à
superfície. Impondo
obtemos Ni 7,56 1011 íons do tipo n/cm2.

䊉
Exercício 3.1
Mostre que, para a tecnologia polisilício-porta, os dois primeiros termos na tensão de limiar de um
MOSFET canal n podem ser expressos de forma concisa como
D D S S
G B G B G B G B
S S D D
Enriquecimento canal n Depleção canal n Enriquecimento canal p Depleção canal p
(a) (b) (c) (d)
FIGURA 3.7 Símbolos de circuito completos para os quatro tipos de MOSFET.
Os quatro tipos de MOSFETs e seus símbolos de circuito

Dependendo do tipo de corpo (p ou n) e da polaridade da tensão de limiar (Vt 0 ou V 0), temos
quatro tipos diferentes de MOSFET. Sejam as seguintes observações importantes.
• Um MOSFET canal n com Vt0 0 é dito ser normalmente desligado, porque com vGS 0 não
há canal presente. Precisamos elevar VGS acima de Vt0 (0) a fim de criar um canal, ou aumentar
ou enriquecer a condutividade da região do canal. Esse tipo de dispositivo é chamado de MOS-
FET tipo enriquecimento canal n. Quanto maior a dosagem implantada (tipo p), mais positivo é
o valor de Vt0. O símbolo de circuito para esse dispositivo, mostrado na Fig. 3.7a, usa uma linha
quebrada para indicar um canal normalmente não condutivo.
• Um MOSFET canal n com Vt0 0 é dito ser normalmente ligado, porque com vGS 0 já
existe um canal presente. Nesse caso, precisamos reduzir vGS abaixo de Vt0 (0) a fim de
eliminar o canal, ou esvaziar ou “depletar” a região do canal de seus elétrons livres. Esse
tipo de dispositivo é adequadamente chamado de MOSFET tipo depleção canal n. Quanto
maior a dosagem implantada (tipo n), mais negativo é o valor de Vt0. O símbolo de circuito
para esse dispositivo, mostrado na Fig. 3.7b, usa uma linha contínua para indicar um canal
normalmente condutivo.
• Um MOSFET canal p com Vt0 0 é dito ser normalmente desligado, porque com vGS 0 não há
canal presente. Precisamos reduzir vGS abaixo de Vt0 (0) a fim de criar um canal, ou aumentar
ou enriquecer a condutividade do canal. Adequadamente chamado de MOSFET tipo enriqueci-
mento canal p, esse dispositivo é mostrado na Fig. 3.7c.
• Um MOSFET canal p com Vt0 0 é dito ser normalmente ligado, porque com vGS 0 já existe
um canal presente. Se quisermos depletá-lo ou esvaziá-lo de suas lacunas livres, precisamos
elevar vGS acima de Vt0 (0). O símbolo de circuito do dispositivo, adequadamente chamado de
MOSFET tipo depleção canal p, é mostrado na Fig. 3.7d.
O modo preferido de operação de um MOSFET é com o corpo ligado à fonte, resultando em
um dispositivo de três terminais. Esse é o caso, por exemplo, de dispositivos discretos. A Fig. 3.8
mostra os símbolos de MOSFETs simplificados mais utilizados para esse tipo de conexão. Para evitar
as linhas quebradas desajeitadas, os símbolos dos MOSFETs tipo enriquecimento empregam linhas
sólidas. Para indicar que os canais dos MOSFETs tipo depleção já estão presentes, são empregadas
linhas mais grossas.
D D D D S S S S
G G G G G G G G
S S S S D D D D
Enriquecimento canal n Depleção canal n Enriquecimento canal p Depleção canal p
FIGURA 3.8 Símbolos de circuito simplificados para os quatro tipos de MOSFET.

O efeito de corpo e a tensão de limiar Vt

Quando vários dispositivos compartilham o mesmo substrato, o último deve ser ligado ao poten-
cial mais negativo (MNV) para evitar que alguma das junções pn, corpo-fonte ou corpo-dreno, seja
inadvertidamente ligada. De modo similar, o substrato comum de MOSFETs canal p deve ser ligado
ao potencial mais positivo (MPV). Assim, é possível que o terminal fonte de um MOSFET canal n se
encontre em um potencial maior do que o do corpo, ou VS VB (do mesmo modo, podemos ter VS VB
para um MOSFET canal p). Queremos investigar o efeito de polarização do corpo na tensão de limiar
de um transistor NMOS.
Denotando a tensão fonte-corpo de um NMOS como VSB (VSB 0), podemos simplesmente
aproveitar nossas conclusões anteriores substituindo [2(p)] por [2(p) VSB] na Equação (3.5).
O resultado é
em que estamos usando o valor absoluto de p (p 0) para diminuir a possibilidade de confusão. Cla-
ramente, o aumento na carga da região de depleção Qb (Qb 0) vem à custa de uma redução simultânea
na carga da camada de inversão Qn (Qn 0). Para retornar o canal ao seu estado anterior, precisamos
aumentar adequadamente vGS. Para saber de quanto é esse aumento, reescrevemos a Equação (3.7) como
Podemos expressar de forma concisa a tensão de limiar no seguinte formato intuitivo
(3.8)
em que Vt0 é o valor da tensão de limiar Vt para polarização nula do corpo (VSB 0), como dado pela
Equação (3.7), e
(3.9)
é chamado de parâmetro de efeito de corpo. Seu valor, em V1/2, normalmente é da ordem de uma fração
de 1 V1/2.
EXEMPLO 3.5
(a) Para o MOSFET tipo enriquecimento canal n do Exemplo 3.4b, que tem Vt0 1,0 V, encontre Vt
em VSB 1 V, bem como em VSB 5 V.
(b) Para o MOSFET tipo depleção canal n do Exemplo 3.4c, que tem Vt0 1,0 V, encontre Vt em
VSB 1 V, bem como em VSB 5 V. Para qual valor de VSB obtemos Vt 0,5 V?
Solução
(a) Para o MOSFET tipo enriquecimento canal n, temos

(b) Para o MOSFET tipo depleção canal n, temos
Impondo
obtemos VSB 3,43 V.

䊉
O exemplo indica que o efeito de polarização do corpo é deslocar a tensão de limiar de um MOS-
FET canal n no sentido positivo, independentemente de se tratar do tipo depleção ou enriquecimento.
Por outro lado, para um MOSFET canal p, o deslocamento é no sentido negativo. Adaptada para o caso
do transistor PMOS, a Equação (3.8) se torna
(3.10)
em que o parâmetro ainda é dado pela Equação (3.9), porém com NA substituído por ND. A dependên-
cia de Vt em relação à polarização do corpo é chamada de efeito de corpo, e o próprio corpo é, às vezes,
referido como porta inferior (back gate), porque ele influencia a camada de inversão como a porta,
embora no sentido oposto e também na forma de raiz quadrada.
EXEMPLO 3.6
Um dado MOSFET tipo enriquecimento canal p tem Vt0 1,5 V e 0,5 V1/2. Se n 0,3 V,
encontre Vt em VBS 3 V.
Solução
Como mencionado, a polarização do corpo provoca um deslocamento negativo na tensão de limiar de

um PMOS, independentemente da polaridade de Vt0.
䊉
3.3 AS CARACTERÍSTICAS DO CANAL n

Estamos agora prontos para investigar as características i-v do canal n, antecipando que a nossa com-
preensão do canal p seguirá facilmente, uma vez absorvido o conhecimento relativo ao canal n. A Fig.
3.9 mostra a sequência de situações pelas quais um canal n passa à medida que aumentamos gradual-
mente vDS, começando com vDS ⬵ 0. Quando o MOSFET é polarizado em inversão forte, seu canal
pode ser visto como um resistor de comprimento L, largura W e espessura proporcional ao excesso de
tensão ou sobretensão de condução, que é definido como a quantidade pela qual a tensão porta-fonte
excede a tensão de limiar Vt,
(3.11)
Por exemplo, no dispositivo do Exemplo 3.3, cada volt de VOV induz uma carga de elétrons de 138
nC/cm2 no canal, de modo que, quanto maior VOV, mais condutivo será o canal. Se aplicarmos uma
VGS Vt iD
S G D

v (pequena)
DS
n n
Canal
Camada de depleção
(a)
VGS Vt iD
S G D

v (V V )
DS GS t
n n
Canal
Camada de depleção
(b)
VGS Vt iD
S G D

vDS (VGS Vt)

n n
Ponto de estrangulamento
(c)
VGS Vt iD
S G D

v (V V )
DS GS t
n n
L L
(d)
FIGURA 3.9 Ilustração das diferentes regiões de operação de um MOSFET canal n: (a) região ôhmica, (b)
triodo, (c) ponto de estrangulamento ou fronteira de saturação (EOS) e (d) saturação ou região ativa.
VGS Vt iD
S G D

v (V V )
DS GS t
tox
n n
dQn
dy
y
0 y L
FIGURA 3.10 O MOSFET canal n na região de triodo.
tensão vDS 0 ao dreno, elétrons vão fluir da fonte, através do canal, até o dreno, como em um resistor
comum (daí a denominação ôhmica para essa região de operação), produzindo corrente. Porém, elé-
trons são negativos; então, a corrente iD no terminal dreno vai fluir para dentro do dispositivo, como
mostrado na Fig. 3.9a. As designações fonte e dreno refletem o fato de que as cargas móveis (elétrons
em transistores NMOS e lacunas em transistores PMOS) são fornecidas para o canal em uma extremi-
dade e drenadas do canal na outra.
A região de triodo
Se aumentarmos ainda mais vDS, ocorrerá um efeito interessante, o afunilamento do canal, como ilus-
trado na Fig. 3.9b. Isso decorre do fato de que, enquanto no final da fonte temos VOV VGS Vt, no fi-
nal do dreno temos apenas VOV (VGS vDS) Vt, indicando um canal mais fino no final do dreno. Por
exemplo, seja Vt 1 V, VGS 5 V e vDS 2 V. Então, o excesso de tensão no final da fonte é VOV(fonte)
5 1 4 V, mas o excesso no final do dreno é apenas VOV(dreno) (5 2) 1 2 V. Nesse exemplo,
o canal do final do dreno tem metade da espessura do canal no final da fonte.
Para avaliar quantitativamente o fenômeno, considere a Fig. 3.10, imaginando que cortamos o
canal como um pedaço de pão e nos concentrando na fatia de largura dy localizada a uma distância y
da fonte. A tensão em cada fatia varia de 0 V na fatia mais à esquerda até vDS na fatia mais à direita, de
modo que a tensão v(y) em nossa fatia particular está em algum ponto entre os valores anteriores, ou
0 v(y) vDS. Agora, a faixa da porta imediatamente acima de nossa fatia forma uma capacitância
dC Cox W dy com o próprio canal, de modo que a carga dQn induzida no canal é, pela lei da
capacitância,
(Essa carga é negativa porque ela consiste em elétrons.) A queda de tensão vDS através do canal produz
um campo elétrico E no interior do canal, orientado do dreno para a fonte. Esse campo, por sua vez,
faz com que o volume de cargas dQn se desloque em direção ao dreno, produzindo uma corrente iD.
Por definição,
em que dy/dt representa a velocidade com a qual dQn se desloca em direção ao dreno. Essa velocidade
é proporcional ao campo elétrico, ou dy兾dt nE(y), em que n é a mobilidade do elétron. (O sinal
negativo se deve ao fato de que elétrons se deslocam no sentido contrário ao campo elétrico.) Porém,
campo elétrico e potencial elétrico são relacionados como E(y) dv(y)兾dy, de modo que dy兾dt
ndv(y)兾dy. Substituindo nas equações anteriores, temos
Multiplicando ambos os lados por dy e integrando de y 0, em que v(y) 0, até y L, em que v(y)
vDS, obtemos
O lado esquerdo resulta em iDL e o lado direito resulta em Isso nos permite ex-
pressar iD na seguinte forma intuitiva
(3.12)
em que a grandeza
(3.13)
é chamada de parâmetro de transcondutância do dispositivo. Isso é simplesmente um fator de escala,

em A/V2, que indica a quantidade de corrente que um dispositivo vai drenar para um dado conjunto
de valores de VGS, Vt e vDS. O projetista de CIs pode adequar o valor de k para atender determinadas
necessidades pela especificação apropriada das dimensões do dispositivo W e L; daí a razão para usar
o qualificador dispositivo. A grandeza
(3.14)
é chamada de parâmetro de transcondutância do processo, em A/V2. Sendo comum a todos dis-

positivos, esse parâmetro é único no processo de fabricação em particular; daí a razão para o
qualificador processo. A Fig. 3.11 mostra o gráfico de iD versus vDS para uma dada sobretensão de
condução VOV.
Observamos que, próximo à origem, onde a tensão vDS é suficientemente pequena para tornar o
termo quadrático desprezível na Equação (3.12), a característica iD-vDS se aproxima, para uma dada
alimentação VGS porta-fonte, de uma reta, ou
(3.15)
Por essa razão, a região correspondente a pequenos valores de vDS é chamada de região linear. Reescre-
ver a Equação (3.15) na forma da lei de Ohm como
(3.16)
confirma que o canal funciona como um resistor, sendo essa a razão pela qual essa região é também
chamada de região ôhmica. A resistência do canal rDS é controlada pela sobretensão de condução VOV
como
(3.17)
iD
Região de saturação
ID(EOS) 1ro
Ponto de estrangulamento (EOS)
Região de triodo
Região ôhmica
1rDS
0 vDS
0 VDS(EOS)
FIGURA 3.11 A característica iD-vDS completa para uma dada sobretensão de condução VOV VGS Vt 0.
Note que VDS(EOS) VOV.
Essa resistência também depende da razão W/L, também chamada de razão de aspecto, indicando que
pela escolha adequada nessa razão, o projetista de CIs pode ajustar essa resistência praticamente em
qualquer valor, para uma dada sobretensão VOV.
EXEMPLO 3.7
(a) Assumindo n 600 cm2/Vs, Cox 83 nF/cm2 e Vt 1,0 V, especifique a razão W/L de modo
que rDS 1 k pra VGS 5 V.
(b) Calcule rDS para VGS 4 V, 3 V, 2 V, 1V, 0 V.
Solução
(a) Pela Equação (3.14), k 600 83 109 ⬵ 50 A/V2. Usando a Equação (3.17) para impor
Obtemos W/L 5. Consequentemente, k (50 A/V2)5 250 A/V2.

(b) Pela Equação (3.17), para VGS 4 V, temos
De modo similar, para VGS 3 V encontramos rDS 2 k e para VGS 2 V encontramos rDS
4 k. Para VGS 1 V, o MOSFET está em corte e rDS .
䊉
À medida que aumentamos ainda mais vDS, o canal se torna progressivamente mais fino na extre-
midade do dreno, e o termo quadrático da Equação (3.12) torna-se mais e mais pronunciado. Por conse-
quência, a inclinação da curva diminui, indicando um aumento correspondente na resistência dinâmica do
canal. Essa região de operação é chamada de região de triodo por analogia com os tubos de vácuo, que
exibem características semelhantes. Observamos, também, na sequência ilustrada na Fig. 3.9, que a ca-
mada de depleção associada à junção corpo-dreno se alarga à medida que continuamos aumentando vDS.
O ponto de estrangulamento
Quando vDS atinge o valor crítico VDS(EOS) VGS Vt, ou
(3.18)
a espessura do canal na extremidade do dreno se reduz a zero, conforme ilustrado na Fig. 3.9c, e
o ponto na curva iD-vDS é chamado de ponto de estrangulamento (pinchoff point). Como veremos
em breve, esse ponto marca o início da condição de saturação, ou a fronteira de saturação (EOS).
A corrente nesse ponto é facilmente encontrada substituindo vDS VGS Vt na Equação (3.12). O
resultado é
(3.19)
com k como dado pela Equação (3.13). Isso é também expresso como ID(EOS) (k兾2)V 2DS(EOS) ou, ainda
melhor, como
(3.20)
A região de saturação
Se elevarmos vDS acima do valor crítico VDS(EOS), a tensão no ponto de estrangulamento permanece em
VDS(EOS) e a tensão adicional, ou a diferença em excesso vDS VDS(EOS), aparece como uma queda de
tensão através de uma camada de depleção estreita de largura L, entre o ponto de estrangulamento e
a borda do dreno. Como ilustrado na Fig. 3.9d, o ponto de estrangulamento se move para a esquerda,
afastando-se do dreno, resultando em um encurtamento do canal pela quantidade L. Essa situação,
adequadamente chamada de modulação do comprimento do canal, resulta no comprimento real ou
efetivo do canal
Para encontrar a característica iD-vDS depois do ponto de estrangulamento, adaptamos a Equação (3.19)
e escrevemos
em que exploramos o fato de que, geralmente, L/L 1. É uma prática estabelecida na literatura
assumir que variação relativa L/L seja linearmente proporcional a vDS, ou L兾L vDS. Consequente-
mente, a característica iD-vDS depois do ponto de estrangulamento é expressa como
(3.21)
com k como dado pela Equação (3.13). A constante de proporcionalidade (em V1) é chamada de
parâmetro de modulação do comprimento do canal. Normalmente, o parâmetro é da ordem de 0,01 a
0,1 V1, e, para simplificar, geralmente é ignorado ( → 0) na realização de cálculos manuais. A região
após o ponto de estrangulamento é chamada de região de saturação, porque, nessa região, iD aumenta
apenas ligeiramente com vDS, como resultado da saturação.
A inclinação da característica da região de saturação é o recíproco da resistência ro, chamada de
resistência de saída do MOSFET em saturação. Derivando a Equação (3.21) e avaliando o resultado
em EOS, temos
A resistência de saída normalmente é expressa na forma
(3.22)
em que ID é a corrente no ponto de operação real da região de saturação (ID ⬵ ID(EOS)). Em geral, ro é
relativamente grande em relação às outras resistências em um circuito de MOSFET. De fato, quanto
menor o valor de , maior é o valor de ro. No limite → 0, um MOSFET saturado se aproximaria
do comportamento de uma fonte de corrente ideal ou, mais precisamente, ele funcionaria como uma
fonte de corrente ideal controlada por tensão (VCCS), com VGS como a tensão de controle. Como tal, o
MOSFET encontra aplicação como um amplificador.
Observação: para assegurar a continuidade entre as Equações (3.12) e (3.21) na fronteira da saturação
(EOS), o lado direito da Equação (3.12) também deve ser multiplicado pelo termo (1 vDS). Na práti-
ca, para simplificar os cálculos da região de triodo, o termo vDS geralmente é ignorado, já que a tensão
vDS é pequena nessa região.
EXEMPLO 3.8
Um dado MOSFET canal n tem Vt0 1,0 V, k 0,5 mA/V2, 0,02 V1, 0,6 V1/2 e p 0,3 V.
(a) Se VGS 3 V e VSB 0 V, encontre VDS(EOS), ID(EOS) e ro.
(b) Qual é o valor de ID em VDS 0,5VDS(EOS)? E em VDS 2VDS(EOS)? E em VDS 4VDS(EOS)?
(c) Repita os itens (a) e (b), porém com VSB 2 V. Comente seus resultados.
(d) Encontre VSB de modo que VDS(EOS) 1 V com VGS 3 V. Qual é o valor correspondente de ID(EOS)?
Solução
(a) Temos VDS(EOS) VOV VGS Vt0 3 1 2 V, então
Além disso, ro 1兾(0,02 1,04) 48 k.

(b) Tendo como referência a Fig. 3.11, observamos que, para VDS 0,5VD(EOS) 1 V ( VOV), o FET
está operando na região de triodo, enquanto pra VDS 2VD(EOS) 4 V ( VOV), o FET está operan-
do em saturação. Consequentemente, usamos as Equações (3.12) e (3.21) para encontrar
De modo similar, ID(VDS 8 V) 1,16 mA.

(c) Pela Equação (3.8), temos agora
Consequentemente, VDS(EOS) VOV 3 1,5 1,5 V. Por cálculos análogos, obtemos agora
ID(EOS) 0,25 1,52(1 0,02 1,5) 0,58 mA
e ro 1兾(0,02 0,58) 86 k. Além disso
De modo similar, ID(VDS 6 V) 0,63 mA. O aumento em Vt devido ao efeito de corpo resultou
em um canal menos condutivo, provocando uma redução nos valores de corrente de dreno, bem
como um aumento em ro.
(d) Agora temos Vt VGS VDS(EOS) 3 1 2 V. Usando a Equação (3.8) para impor
obtemos VSB 5,36 V. Finalmente, ID(EOS) 0,25 12(1 0,02 1) 0,255 mA.
䊉
Determinação da região de operação de um MOSFET canal n

À medida que avançarmos, muitas vezes teremos a necessidade de identificar a região de operação de
um FET a partir de um conjunto de dados incompletos. Para o caso de um NMOS, vamos proceder da
seguinte forma:
• Se VGS Vt, o FET está operando na região de corte (CO), em que iD 0.
• Se VGS Vt, o FET está ligado; porém, ele está operando na região de triodo ou na região de
saturação? Isso depende se VDS VOV ou VDS VOV, respectivamente. Para descobrir, proceda
conforme a seguir:
• Suponha que o FET está saturado e use a Equação (3.21) para encontrar os dados que faltam até
que você tenha tanto VOV como VDS em mãos. Se for verificado que VDS VOV, a suposição estava
correta e não são necessários passos adicionais.
• Caso contrário, você chega a uma contradição, indicando que o FET está na região de triodo, e
você deve recalcular os dados que faltam via Equação (3.12). Como uma verificação final, certi-
fique que, de fato, VDS VOV.
• De outra forma, podemos começar com a consideração de que o FET está na região de triodo e,
então, verificar se de fato VDS VOV para confirmar nossa suposição. Caso contrário, temos uma
contradição significando que o FET está, na realidade, saturado. Um exemplo vai ilustrar melhor
o procedimento descrito.
EXEMPLO 3.9
Um certo MOSFET canal n tem Vt 1,5 V, k 1,0 mA/V2 e 0,02 V1 e é operado em VSB 0.
(a) Encontre VGS de modo que o FET forneça ID 2,2 mA e VDS 5 V.
(b) Encontre VGS para ID 2 mA e VDS 1 V.
(c) Encontre VDS de modo que o FET forneça ID 4 mA com VGS 4,5 V.
(d) Encontre VDS para ID 0,52 mA com VGS 2,5 V.
Solução
(a) Assuma que o FET esteja saturado e, então, verifique. Pela Equação (3.21), a sobretensão VOV
necessária para sustentar 2,2 mA em saturação é tal que
Isso fornece VOV 2 V. Como VDS VOV (5 2), o FET está de fato em saturação, confirmando
que nossa suposição estava correta. Claramente, VGS Vt VOV 1,5 2 3,5 V.
(b) Assuma novamente saturação. Impondo
obtemos VOV 1,98 V, isto é, VDS VOV (1 1,98). Isso contradiz nossa suposição de um FET
saturado; então o dispositivo deve estar operando na região de triodo em que a Equação (3.12) é
válida. A sobretensão VOV necessária para sustentar 2 mA na região de triodo é tal que
Isso fornece VOV 2,5 V. O fato de que VDS VOV (1 2,5) confirma que o FET realmente está
na região de triodo. Além disso, VGS 1,5 2,5 4 V.
(c) Como uma alternativa, assuma que o FET está na região de triodo e, então, verifique da mesma
forma. Agora, VOV VGS Vt 4,5 1,5 3 V. Pela Equação (3.12), devemos ter
ou 0,5 V 2DS 3 VDS 4 0. Essa equação quadrática admite duas soluções, VDS 2 V e VDS
4 V. A segunda solução é fisicamente inconsistente, uma vez que ela implicaria um FET saturado
(VDS VOV), para o qual a Equação (3.21) iria prever ID 4,86 mA, em evidente contradição com
o valor desejado de ID. Consequentemente, nosso FET está de fato na região de triodo e VDS 2 V.
(d) Assuma novamente a região de triodo. Temos VOV 2,5 1,5 1 V, e
ou 0,5 V 2DS VDS 0,52 0. Essa equação quadrática admite as soluções VDS 1 0,2j, que
são números complexos e, portanto, fisicamente inaceitáveis. Evidentemente, nossa suposição da
região de triodo estava incorreta. Devemos, então, usar a Equação (3.21) e impor
que fornece VDS 2 V. O fato de que VDS VOV (2 1) confirma que o FET está de fato saturado.
䊉
Combinações série/paralelo de MOSFETs

À medida que avançarmos, muitas vezes vamos encontrar FETs conectados em série ou em paralelo.
Os canais se combinam como resistores, ou seja, em combinações série as resistências dos canais se
somam, enquanto em combinações paralelo as condutâncias dos canais se somam.
Considere m MOSFETs tendo os mesmos valores de Vt e k , porém com razões distintas
(W/L)1, (W/L)2,..., (W/L)m, e suponha que eles estão conectados em paralelo, como na Fig. 3.12.
A corrente drenada por cada FET é linearmente proporcional à sua razão W/L, e, como todos os
FETs estão submetidos à mesma alimentação de entrada, a constante de proporcionalidade é a
mesma para todos os FETs. Mas a corrente total drenada do terminal do dreno é a soma das cor-
rentes individuais, de modo que a combinação paralelo de m FETs funciona como um único FET
equivalente tendo
(3.23)
Um caso comum é quando dois FETs idênticos estão em paralelo, o que pode intuitivamente ser con-
siderado como um único FET, porém com W duas vezes maior.
D
D
G WL
1
WL
2
WL
m
G WL WL WL WL
eq 1 2 m
FIGURA 3.12 Quando m FETs são conectados em paralelo, eles funcionam como um único FET equivalen-
te, cuja razão W/L é a soma das razões W/L individuais.
G WL1
D
1 1 1 1
WL2
G WL
eq
WL
1
WL
2
WL
m

W
L m
FIGURA 3.13 Quando m FETs são conectados em série, eles funcionam como um único FET equivalente
cuja razão L/W é a soma das razões L/W individuais.
A Fig. 3.13 mostra o caso de m FETs conectados em série. Assumindo, para simplificar, 0 e
0, pode-se provar que, se todos os FETs tem os mesmos valores de Vt e k , porém razões distintas
(W/L)1, (W/L)2,..., (W/L)m, eles funcionam como um único MOSFET equivalente tal que
(3.24)
Um caso comum é quando dois FETs idênticos estão em série, o que pode intuitivamente ser conside-
rado como um único FET com L duas vezes maior.
EXEMPLO 3.10
Suponha que dois FETs são fabricados em um processo de 0,5 m com (W兾L)1 (1,0 m)兾(0,5 m)
e (W兾L)2 (0,5 m)兾(0,5 m). Encontre (W/L)eq se os FETs são conectados (a) em paralelo e (b) em
série. Em cada caso, expresse (W/L)eq de forma que o menor valor de W e L seja 0,5 m.
Solução
(a) Pela Equação (3.23), (W兾L)eq (1,0兾0,5) (0,5兾0,5) (1,5 m)兾(0,5 m).
(b) Pela Equação (3.24), (L兾W)eq (0,5兾1,0) (0,5兾0,5) 1,5, então (W兾L)eq 1兾1,5
(0,5 m)兾(0,75 m).
䊉
3.4 CARACTERÍSTICAS i-v DE MOSFETS

As duas características de MOSFETs mais importantes são o gráfico de iD versus vGS em saturação, e
o gráfico de iD versus vDS para diferentes valores de VGS. Essas curvas podem ser visualizadas no labo-
ratório, por meio de um osciloscópio equipado com um módulo para traçar curvas, ou no monitor de
um computador por meio do PSpice (veja o Apêndice 3A para modelos do PSpice para MOSFETs).
Modo de operação diodo

No circuito do PSpice da Fig. 3.14 (veja o Apêndice 3A), os terminais da porta e do dreno estão conec-
tados, transformando o MOSFET em um dispositivo de dois terminais com vDS vGS. Para vGS Vt,
o dispositivo está em corte. Para vGS Vt, o dispositivo está ligado e em saturação, porque vDS vGS
implica vDS VGS Vt, a condição para um MOSFET canal n saturado. Consequentemente, quando
ligado, o dispositivo é governado pela Equação (3.21), porém com vDS vGS. O resultado é a curva da
Fig. 3.15, que revela uma tendência do MOSFET conectado como diodo de favorecer o fluxo de cor-
iD
vGS M

Mn
Mn: W 2 m, L 1 m, k 50 A/V2,
Vt 1,0 V, 0,05 V1.
0
FIGURA 3.14 MOSFET tipo enriquecimento canal n conectado como diodo.
rente em um sentido (do dreno para a fonte para um NMOS e da fonte para o dreno em um PMOS) e
inibir o fluxo no sentido oposto. Por isso o nome diodo para esse modo de operação.
Neste ponto, deve-se salientar que a transição do MOSFET de desligado para ligado nas proxi-
midades de Vt não é abrupta, mas um processo gradual. Na verdade, o canal já começa a conduzir para
uma faixa de valores de vGS menores, embora próximos, do que Vt. Dentro dessa faixa, adequadamente
chamada de região sublimiar (subthreshold region), iD cresce exponencialmente – e não de forma
quadrática – com vGS. A escolha de Vt como o valor de vGS responsável pelo início da inversão forte é
essencialmente uma questão de conveniência matemática e memorização.
A inclinação da curva em um dado ponto VGS é denotada como gm e é chamada de transcondutância
(3.25)
Sua unidade é A/V ou, mais provavelmente, A/V para dispositivos de micropotência. Derivan-
do a Equação (3.21), mas com 0 para simplificar, e após manipulações adequadas, encontramos
três expressões diferentes para a transcondutância,
(3.26a)
(3.26b)
(3.26c)
Embora as três formas sejam equivalentes, cada uma fornece uma visão diferente. A primeira forma
indica que gm aumenta com a raiz quadrada de ID. No entanto, em transistores bipolares de junção
1
Corrente do dreno iD (mA)
0,5
Q
ID gm
0
0 1 2 3 4 5
Vt VGS
VOV
Tensão porta-fonte vGS (V)
FIGURA 3.15 A característica i-v do MOSFET tipo enriquecimento canal n conectado como diodo da Fig. 3.14.
(TBJ), gm é linearmente proporcional à corrente do coletor IC, ou gm IC兾VT, em que VT 26 mV é a

tensão térmica. O segundo termo indica que gm é proporcional à sobretensão de condução VOV VGS
Vt. Além disso, comparando a Equação (3.26b) e a Equação (3.17), observamos uma interessante
relação adicional, gm 1兾rDS.
EXEMPLO 3.11
(a) Assumindo os dados do transistor NMOS da Fig. 3.14, porém com 0 para simplificar os
cálculos, encontre VGS para ID 1 mA. Compare com a Fig. 3.15 e comente.
(b) Encontre gm neste ponto e compare com o gm de um transistor bipolar de junção (TBJ) operando
no mesmo nível de corrente.
(c) Encontre W/L para elevar o valor de gm do FET para o mesmo valor do TBJ.
Solução
(a) Pela Equação (3.13), k 50 106(2兾1) 100 A/V2. Usando a Equação (3.21), porém com
0, obtemos 1 103 1⁄2(100 106) (VGS 1,0)2, ou VGS 5,472 V. Isso é um pouco
maior do que o valor (5 V) previsto pela Fig. 3.15, porque assumimos 0. Esse resultado nos
fornece uma ideia do erro cometido ao ignorar .
(b) Pela Equação (3.26a), gm 0,447 mA/V. Por outro lado,
em 1 mA um TBJ fornece gm 1兾26 38,5 mA/V, quase duas ordens de grandeza maior.
(c) Como gm é linearmente proporcional a e, portanto, a , simplesmente impomos uma pro-
porção simples
que fornece (W兾L)novo ⬵ 14.800, um número “estranho”. Esse exemplo ilustra uma desvantagem
notável dos FETs se comparados aos TBJs: eles geralmente possuem valores de gm muito mais
baixos. De fato, a Equação (3.26c) fornece gm ID兾[0,5(5,472 1,0) V] ID兾(2,236 mV), que
é bem menor do que a relação do TBJ gm IC兾(26 mV).
䊉
As características iD-vDS
Na Fig. 3.11 ilustramos o comportamento do canal à medida que passamos pelas diferentes situações
da Fig. 3.9, porém para um único valor fixo de VGS (VGS Vt). Para obter o quadro completo, preci-
samos visualizar as características para diferentes valores de VGS. O circuito do PSpice da Fig. 3.16
permite visualizar as características iD-vDS do FET da Fig. 3.14, mas com VGS variando em incremen-
tos de 0,5 V. O resultado é a família de curvas da Fig. 3.17, com relação a qual fazemos as seguintes
observações:
iD
M
v
Mn DS
VGS

Mn: W 2 m, L 1 m, k 50 A/V2,
Vt 1,0 V, 0,05 V1.
0 0
FIGURA 3.16 Circuito do PSpice para visualizar a característica iD-vDS completa do transistor NMOS da
Fig. 3.14.
vDS VGS Vt
0,6
VGS 4,0 V
Corrente do dreno iD (mA)
Região de triodo Região de saturação
0,4 VGS 3,5 V
VGS 3,0 V
0,2
VGS 2,5 V
VGS 2,0 V
0 VGS 1,5 V
0 1 2 3 4 5
VGS 1,0 V
Região de corte
Tensão porta-fonte vDS (V)
FIGURA 3.17 A característica iD-vDS completa do MOSFET tipo enriquecimento canal n da Fig. 3.16 e suas
regiões de operação.
• Para VGS Vt (ou VGS 1,0 V em nosso exemplo), o dispositivo fornece iD 0 e, assim, está em
corte (CO). Seus terminais drenam apenas correntes de fuga, que são desprezíveis na maior parte
das situações práticas.
• Para VGS Vt, o dispositivo está ligado, na região de triodo se vDS (VGS Vt ), ou em saturação
se vDS (VGS Vt). Cada região requer uma equação separada para encontrar iD, ou seja,
Região de triodo
Região de sat.
• O lugar geométrico dos pontos para os quais vDS VGS Vt VOV fornece uma linha divisória
entre as duas regiões (a linha divisória é denominada fronteira de saturação ou, de forma mais
compacta, EOS). Como os pontos do eixo das abscissas estão igualmente espaçados, enquanto os
pontos ao longo do eixo das ordenadas estão espaçados de forma quadrática, essa linha divisória
é uma parábola. Na verdade, pode-se ver que essa linha é simplesmente a curva i-v da Fig. 3.15,
porém deslocada para a esquerda de Vt.
• As curvas da região de saturação, quando extrapoladas em direção à esquerda, convergem para
um ponto comum localizado em 1/ no eixo vDS. Isso é mostrado na representação comprimida
da Fig. 3.18. Também chamada de tensão Early VA por analogia com conceito similar no caso de
TBJs, essa tensão é, simplesmente,
(3.27)
0,6
iD (mA)
0,4
0
1 0 5 10
vDS (V)
FIGURA 3.18 Efeito de modulação do comprimento do canal nas características i-v.

Normalmente, VA está na ordem de 10 a 100 V. Em nosso exemplo, VA 1兾0,05 20 V, então

a interseção está localizada em vDS VA 20 V. Como regra, quanto menor é o canal,
menor é o valor de VA, indicando que a tensão VA é escalonada por L. Para dispositivos de canal
longo, isso às vezes é expresso por meio da fórmula empírica VA ⬵ L兾(0,1m) V, ou como
⬵ (0,1m)兾L V1.
O MOSFET canal p e comparação com o MOSFET canal n

As relações de tensão-corrente desenvolvidas para o MOSFET canal n também se aplicam ao MOS-
FET canal p, desde que (a) todos os sentidos de corrente sejam invertidos e (b) todas as polaridades
de tensão sejam invertidas. Os dois dispositivos são comparados na Fig. 3.19, em que tensão está as-
sociada à altura, de modo que tensões maiores estão na parte superior e tensões menores estão na parte
inferior. Além disso, a corrente flui através de cada dispositivo no sentido para baixo. A seguir, temos
um resumo das semelhanças e diferenças entre os dois dispositivos.
• A corrente iD flui para dentro do dreno do NMOS e para fora do dreno do PMOS.
• Em um PMOS, iD consiste em lacunas fluindo do maior potencial da fonte para o menor poten-
cial do dreno.
• Em um NMOS, iD consiste em elétrons fluindo do menor potencial da fonte para o maior poten-
cial do dreno. No entanto, elétrons são negativos, de modo que considera-se que iD flui do dreno
para a fonte.
• Em ambos os dispositivos, as regiões da fonte e do dreno são intercambiáveis. A fonte será sem-
pre a região no menor potencial em um NMOS e aquela no maior potencial em um PMOS.
• Um MOSFET tipo enriquecimento canal n é normalmente desligado. Para ligá-lo, precisamos
criar condições favoráveis para a existência de elétrons em sua região de canal. Elétrons são
D S
n
p
G p B
G n B
n
p
S D
iD
D S (Nó de ref.)
|Vtp|
G VOVp Triodo
Saturação
VSG
Vtn vDS VOVp vSD
VOVn |Vtp|
VGS Saturação
VOVn Triodo G
Vtn
S (Nó de ref.) D iD
MOSFET tipo enriquecimento canal n MOSFET tipo enriquecimento canal p
(a) (b)
FIGURA 3.19 Comparação das polaridades de tensão, dos sentidos de corrente, das faixas de tensão e das
regiões de operação para os MOSFETs tipo enriquecimento canal n e canal p. Todas as tensões são positi-
vas na parte superior.
negativos, então precisamos induzir uma carga positiva em oposição na porta. Isso requer a ele-
vação da tensão da porta vG acima da tensão da fonte vS por pelo menos Vtn, a tensão de limiar. A
quantidade VOVn VGS Vtn, VOVn 0 é chamada de sobretensão de condução.
• Um MOSFET tipo enriquecimento canal p é normalmente desligado. Para ligá-lo, precisamos
criar condições favoráveis para a existência de lacunas em sua região de canal. Lacunas são po-
sitivas, então precisamos induzir cargas negativas em oposição na porta. Isso requer a redução
da tensão da porta vG abaixo da tensão da fonte vS por pelo menos Vtp, a tensão de limiar (para o
MOSFET tipo enriquecimento canal p, a tensão de limiar Vtp é negativa; então a condição para
ligar o dispositivo é expressa de forma menos confusa como vSG 冷Vtp冷). A sobretensão de con-
dução é agora VOVp VSG 冷Vtp冷.
• Se vDS é grande o suficiente para satisfazer a condição vDS VOVn, o NMOS está operando em
saturação e
(3.28a)
• Se vSD é grande o suficiente para satisfazer a condição vSD VOVp, o PMOS está operando em
saturação e
(3.28b)
• Se vDS é pequena o suficiente para satisfazer vDS VOVn, o NMOS está operando na região de
triodo e
(3.29a)
• Se vSD é pequena o suficiente para satisfazer vSD VOVp, o PMOS está operando na região de
triodo e
(3.29b)
• Os parâmetros de transcondutância do dispositivo para o NMOS e para o PMOS são, respecti-

vamente,
(3.30)
• Os parâmetros de transcondutância do processo para o NMOS e para o PMOS são, respectiva-

mente,
(3.31)
• Para evitar que as junções pn internas sejam ligadas inadvertidamente, os corpos devem ser pola-
rizados de modo que VSB 0 para o NMOS e VSB 0 (isto é, VBS 0) para o PMOS.
• A polarização do corpo no NMOS desloca Vtn no sentido positivo como
(3.32a)
• A polarização do corpo no PMOS desloca Vtp no sentido negativo como

(3.32b)
Em geral, Vtn0, Vtp0, n, p, n e p são encontrados experimentalmente por meio de medições
adequadas.
Como sabemos, os parâmetros de transcondutância da Equação (3.31) são proporcionais às mo-

bilidades (n ou p) das cargas responsáveis pela corrente principal no dispositivo. Isso não é surpresa,
uma vez que a corrente do MOSFET é do tipo deriva. Quando estudamos os TBJs no capítulo anterior,
encontramos um parâmetro similar, a corrente de saturação Is, que por sua vez é proporcional à difusi-
vidade (Dn ou Dp) das cargas responsáveis pela corrente principal no dispositivo; isso ocorre porque a
corrente do TBJ é do tipo difusão. Para uma dada densidade de dopagem, a mobilidade e a difusividade
do elétron são de duas a três vezes maiores do que a mobilidade e a difusividade da lacuna, respectiva-
mente. Por essas razões, geralmente se preferem MOSFETs canal n no lugar dos MOSFETs canal p,
assim como TBJs npn são geralmente preferidos em relação aos TBJs pnp.
EXEMPLO 3.12
Um certo MOSFET canal p tem Vt0 1,0 V, k 0,4 mA/V2, 0,05 V1, 0,73 V1/2 e n 0,3
V. A menos que seja especificado o contrário, o dispositivo opera em VBS 0.
(a) Se VSG 3 V, encontre ID em VSD 1,5 V.
(b) Repita o item (a) se VSD 3 V.
(c) Encontre VSD de modo que o FET forneça ID 1,6 mA com VSG 4 V.
(d) Encontre VSG de modo que o FET forneça ID 0,24 mA com VSD 4 V.
(e) Repita o item (a), porém com VBS 4 V.
(f) Encontre VBS de modo que o FET, com VSG 3,5 V, forneça ID 1 mA em VSD 5 V.
Solução
(a) Temos . Como , o FET está operando na re-
gião de triodo. Pela Equação (3.29b),
(b) O FET está agora saturado, porque . Pela Equação (3.28b), temos
(c) Agora temos , mas não sabemos se o FET está na região de triodo ou em
saturação. Assuma saturação e verifique. Usando a Equação (3.28b), imponha
cuja solução é VSD 2,2 V. Isso é fisicamente inconsistente, indicando que nossa suposição
estava errada. Evidentemente, o FET está na região de triodo, então usamos a Equação (3.29b)
para impor
ou . As soluções para essa equação quadrática são VSD 4 V e VSD

2 V. A primeira solução implicaria um FET saturado (VSD VOV, já que 4 3), que acabamos
de provar não ser o caso. Então, a solução fisicamente consistente é VSD 2 V, que corrobora a
operação na região de triodo, pois VSD VOV (2 3).
(d) Assuma operação na região de triodo e use a Equação (3.29b) para impor
Isso leva a VOV 2,15 V ou VSD VOV (4 2,15), contrariando nossa suposição. Evidentemente,
o FET está saturado, então imponha
Isso fornece VOV 1 V. O fato de que VSD VOV (4 1) corrobora a operação em saturação.
(e) Pela Equação (3.32b), a tensão de limiar é agora
então a sobretensão de condução VOV 3 |2| 1 V. Como VSD VOV (1,5 1), o FET está
agora saturado e
(f) Assuma operação em saturação e então verifique. A sobretensão de condução necessária é tal que
ou VOV 2 V. Como VSD VOV (5 2), o FET está de fato saturado. A tensão de limiar necessária
Vt deve ser tal que VOV VSG |Vt| ou 2 3,5 |Vt| ou |Vt| 1,5 V. Como sabemos, Vt é negati-
va, de modo que usamos a Equação (3.32b) para impor
Isso finalmente fornece VBS 1,53 V.

䊉
Modelos de grandes sinais para FETs Saturados

As Figs. 3.20 e 3.21 mostram os modelos de circuito do NMOS e do PMOS operando em saturação.
Também chamados de modelos de grandes sinais (para distingui-los dos modelos de peque-
nos sinais que serão introduzidos mais adiante), são usados principalmente em cálculos cc. Como
a porta é a placa de um capacitor, a porta G-S (ou entrada) aparece como um circuito aberto, pelo
menos em cc, então iG 0 e iS iD. A porta D-S (ou saída) é modelada com seu equivalente de
Norton consistindo em uma fonte de corrente dependente calculada na fronteira de saturação e uma
resistência de saída para modelar o pequeno aumento de iD com vDS em MOSFETs canal n e com
vSD em MOSFETs canal p.
Para simplificar os cálculos cc, costuma-se ignorar a resistência de saída, o que equivale a assu-
mir 0. Também, para o MOSFET tipo enriquecimento canal p, vamos expressar o valor da fonte
dependente na forma , que se assemelha mais com aquela do MOSFET canal n.
FIGURA 3.20 Modelo de grandes sinais para o MOSFET canal n saturado.
FIGURA 3.21 Modelo de grandes sinais para o MOSFET canal p saturado.

MOSFETs tipo depleção

Como sabemos, FETs do tipo enriquecimento são dispositivos normalmente desligados. Para ligá-los,
precisamos aplicar uma tensão porta-fonte adequada, excedendo a tensão de limiar Vt do dispositivo.
No entanto, MOSFETs tipo depleção (ou DFETs) são intencionalmente fabricados com um canal já
presente. Como ilustrado na Fig. 3.22, um DFET canal n é criado por meio da implantação adequada
de um canal n e um DFET canal p por meio da implantação adequada de um canal p. Por razões óbvias,
DFETs são ditos dispositivos normalmente ligados. Tendo em mente que a estrutura porta-canal forma
um capacitor de placas paralelas, sejam as seguintes observações:
• Para desligar o DFET canal n da Fig. 3.22a, precisamos induzir cargas positivas em sua região
do canal de modo a neutralizar os elétrons livres já presentes nessa região. Isso requer a indução
de cargas negativas no eletrodo da porta. Consequentemente, precisamos reduzir a tensão da por-
ta vG abaixo da tensão da fonte vS por uma quantidade adequada, uma condição expressa como
vGS Vtn, em que a tensão de limiar Vtn é agora negativa. Assim, para vGS Vtn, Vtn 0, o DFET
canal n está desligado, enquanto para vGS Vtn ele está ligado e sua condutividade é controlada
pela sobretensão de condução VOVn VGS Vtn, como de costume. Para diminuir a possibilida-
de de confusão resultante do limiar negativo, a sobretensão de condução para um DFET canal
n geralmente é expressa como VOVn VGS |Vtn|. Observe, em particular, que, com VGS 0, o
dispositivo é condutivo com VOVn |Vtn|.
• Para desligar o DFET canal p da Fig. 3.22b, precisamos induzir cargas negativas em sua região
do canal de modo a neutralizar as lacunas livres já presentes nessa região. Isso requer a indução
de cargas positivas no eletrodo da porta. Consequentemente, precisamos elevar a tensão da por-
ta vG acima da tensão da fonte vS por uma quantidade adequada, uma condição expressa como
vGS Vtp, em que a tensão de liminar Vtp é agora positiva. Assim, para vGS Vtp, Vtp 0, o DFET
canal p está desligado, enquanto para vGS Vtp ele está ligado e sua condutividade é controlada
pela sobretensão de condução, que agora vale VOVp VSG Vtp. Observe, em particular, que com
VSG 0, o dispositivo é condutivo com VOVp Vtp.
O leitor iniciante pode se sentir confuso com os diferentes tipos de FETs e correspondentes
polaridades da tensão de limiar, e tentar memorizá-los pode gerar ainda mais confusão. A melhor abor-
dagem é rever estruturas físicas das Figs. 3.19 e 3.22 e perguntar-se que tipo de tensão entre a porta e a
fonte é necessária para ligar o dispositivo, se ele é do tipo normalmente desligado, ou para desligá-lo,
se ele é do tipo normalmente ligado.
As características i-v do MOSFET tipo depleção são similares às do tipo enriquecimento, ex-
ceto por um deslocamento ao longo do eixo vGS. Isso é ilustrado na Fig. 3.23 para o caso de um
DFET canal n com Vt 1,5 V, k 1 mA/V2 e 0,05 V1/2. Observe que a curva da Fig. 3.23a
D S
n D
p S
B
G n p G
G p n B G
n S
p D
S D
MOSFET tipo depleção canal n MOSFET tipo depleção canal p
(a) (b)
FIGURA 3.22 MOSFETs tipo depleção.

VGS 0,5 V
Corrente de dreno iD (mA)
Corrente de dreno iD (mA)

2 2
Triodo Saturação
VGS 0 V
1 1
VGS 0,5 V
Vt VGS 1,0 V
0 0
2 1,5 1 0,5 0 0,5 0 2,5 5
VGS 1,5 V
Tensão porta-fonte vGS (V) Tensão dreno-fonte vDS (V)
(a) (b)
FIGURA 3.23 As curvas i-v de um MOSFET tipo depleção canal n com Vt 1,5 V, k 1 mA/V2 e
0,05 V1/2.
é similar àquela da Fig. 3.15, exceto que ela é deslocada para a esquerda, porque agora Vt 0.
Começando em vGS 0, podemos tornar o dispositivo mais condutivo, aumentando vGS acima de
0 V, ou torná-lo menos condutivo, diminuindo vGS abaixo de 0 V, até que ele desligue completa-
mente quando vGS atinge Vt ( 1,5 em nosso exemplo). O efeito de varrer vGS pode ser também
ser visualizado a partir da Fig. 3.23b, em que notamos que a curva correspondente a vGS 0 V está
agora em algum lugar no meio. No entanto, o lugar geométrico dos pontos de estrangulamento ainda
é vDS VGS Vt ( VGS 1,5 V em nosso exemplo).
Uma aplicação comum DFET é ilustrada na Fig. 3.24a, em que a porta e a fonte estão ligadas
entre si (VGS 0) para formar um dispositivo normalmente ligado, de dois terminais. Sua caracterís-
tica i-v, mostrada na Fig. 3.24b, indica que o dispositivo pode ser usado como um resistor, se operado
próximo à origem, ou como uma fonte ou sumidouro de corrente, se operado à direita da fronteira de
saturação (EOS). Quando operado como fonte ou sumidouro, o DFET encontra aplicação na polariza-
ção de outros FETs, como amplificadores.
i i

I(EOS)
v 1ro

v
V(EOS)
(a) (b)
FIGURA 3.24 O MOSFET tipo depleção canal n como uma fonte de corrente.
EXEMPLO 3.13
(a) Assumindo os dados da Fig. 3.23 para o DFET da Fig 3.24, encontre a resistência do canal rDS na
região ôhmica.
(b) Quais são os valores da fronteira de saturação V(EOS) e I(EOS)?
(c) Qual é a resistência de saída ro na região de saturação?
Solução
(a) Com VGS 0, temos VOV 0 Vt 0 (1,5) 1,5 V. Então, rDS 1兾(kVOV) 1兾(1 1,5)
667 .
(b) V(EOS) VOV 1,5 V. I(EOS) (k兾2)V 2(EOS) (1 V(EOS)) (1兾2)(1,5)2(1 0,05 1,5) 1,21 mA.
(c) ro 1兾( I(EOS)) 1兾(0,05 1,21 103) 16,5 k.
䊉
Dependência da temperatura
Tanto o parâmetro de transcondutância k quanto a tensão de limiar Vt são dependentes da temperatura.
O parâmetro k é proporcional à mobilidade , que diminui com o aumento da temperatura. Em tempe-
ratura ambiente, essa dependência apresenta um coeficiente de temperatura (TC) de cerca de 0,005%
para cada grau centígrado, assim
(3.33)
O limiar Vt depende da temperatura por meio do potencial de Fermi (p 0 para NMOS e n 0
para PMOS). Essa dependência, por sua vez, é influenciada pelos níveis de dopagem e espessura de
óxido. Para o caso de um NMOS, os engenheiros lembram dessa dependência por meio de uma regra
prática similar àquela para uma junção pn polarizada diretamente,
(3.34)
Para um PMOS, TC(Vtp) ⬵ 2 mV/ºC.
Os dois coeficientes TCs têm efeitos opostos, uma vez que uma diminuição de temperatura em
k tende a reduzir ID, enquanto uma diminuição de temperatura em Vt aumenta VOV e, portanto, tende a
aumentar ID. Essas tendências opostas podem ser exploradas com o propósito de polarizar um FET em
um ponto no qual tais tendências se anulam mutuamente, resultando em uma corrente ID independente
da temperatura (veja o Problema 3.33).
Operação na região sublimiar

Se tomarmos a raiz quadrada de ambos os lados da equação e traçarmos ver-
sus vGS, obtemos uma reta com inclinação de e uma interceptação em vGS Vt, como mostrado
na Fig. 3.25a. De fato, esse é, muitas vezes, um procedimento rápido para determinação dos valores de
k e Vt experimentalmente.
No entanto, nas proximidades ou abaixo de Vt, a característica iD-vGS de um MOSFET real deixa
de ser quadrática e torna-se exponencial, muito parecida com a de um transistor bipolar de junção.
Quando acionado com uma tensão vGS bem superior a Vt, diz-se que o MOSFET está operando em
100 VGS Vt 0
iD
Corrente de dreno iD (pA)
Inversão forte VGS Vt 20 mV

50
VGS Vt 40 mV
Inversão k2
fraca VGS Vt 60 mV
VGS Vt 80 mV
0 vGS 0
0 Vt 0 100 200 300 400
Tensão dreno-fonte vDS (mV)
(a) (b)
FIGURA 3.25 (a) Inversão fraca e (b) características iD-vDS na região sublimiar.
inversão forte, mas quando confinado a um valor de vGS próximo ou inferior a Vt, diz-se que ele está
operando em inversão fraca ou, ainda, na região sublimiar (sub-threshold). Em inversão fraca, a carac-
terística é expressa como
(3.35)
em que W e L são a largura e o comprimento do canal; I0 é um fator de escala apropriado, geralmente

da ordem de 1 A ou menos; VT é a conhecida tensão térmica; e n é um fator apropriado, geralmente
1 n 3. A Fig. 3.25b mostra as características iD-vDS para diferentes valores de vGS Vt. A operação
na região sublimiar encontra aplicação em circuitos de muito baixa potência, com larguras de banda
de frequência limitadas. À medida que prosseguirmos, vamos assumir a operação em inversão forte.
3.5 MOSFETS EM CIRCUITOS cc RESISTIVOS

Vamos agora nos familiarizar com o comportamento de um MOSFET, quando inserido em um circuito
resistivo. É conveniente começarmos com circuitos cc simples e assumir 0, tanto para acelerar os
cálculos como para nos concentrarmos nos aspectos essenciais do comportamento do MOSFET.
Como sabemos, para sustentar um canal condutivo, um FET requer uma sobretensão de condução
VOV adequada. Para um MOSFET canal n, temos VOVn VGS Vtn, em que Vtn 0 para um transistor tipo
enriquecimento e Vtn 0 para um tipo depleção. Para um MOSFET canal p, temos VOVp VSG Vtp, em
que Vtp 0 para um transistor tipo enriquecimento e Vtp 0 para um tipo depleção. Uma vez formado
o canal condutivo, deve-se determinar se o FET está operando em saturação ou na região de triodo. Em
certos casos, como o modo diodo, a região de operação é evidente por inspeção. Quando não é, precisa-
mos determinar (e verificar!) a região de operação por meio de cálculos adequados. Como já descrito na
Seção 3 para o caso de um MOSFET canal n, uma forma de proceder é a seguinte:
• Assuma que o FET está saturado e utilize a expressão para realizar os cálculos
necessários até que os valores de VOV e VDS (ou VSD para o caso do MOSFET canal p) sejam co-
nhecidos.
• Se for verificado que VDS VOV (ou VSD VOV para o caso do MOSFET canal p), então o MOS-
FET está realmente saturado.
• Caso contrário, você chega a algum tipo de contradição, como um resultado fisicamente incon-
sistente, indicando que nossa suposição estava errada e que o FET está na região de triodo.
MOSFETs conectados como diodos

A Fig. 3.26a mostra a polarização utilizando resistência de um MOSFET canal n conectado como
diodo. Como sabemos, para v Vtn, o FET está em corte, fornecendo i 0. Para v Vtn, o FET está
saturado, fornecendo a característica i-v quadrática
(3.36a)
A característica i-v do circuito externo ao FET é a reta
(3.36b)
As duas curvas se interceptam em um ponto comum chamado de ponto de operação, ou ponto quies-
cente Q. Para encontrar sua abscissa V, simplesmente igualamos as duas correntes
(3.37)
VDD
R I VDD
R
Corrente i
Q
I
V

0
0 Vtn V VDD
Tensão v
(a) (b)
FIGURA 3.26 Investigação do ponto de operação cc de um MOSFET canal n conectado como diodo.
EXEMPLO 3.14
No circuito da Fig. 3.26a, considere VDD 7 V e R 10 k e assuma que o FET tem Vtn 1,0 V e
kn 0,2 mA/V2. Assumindo n 0, encontre V e I.
Solução
Com resistência em k e corrente em mA, a Equação (3.37) fornece
que resulta na seguinte equação quadrática
Suas soluções são
ou V 3 V e V 2 V. O segundo valor não tem sentido físico, uma vez que ele implicaria VGS
Vtn e, assim, um FET em corte, quando na verdade sabemos que o FET está ligado. O primeiro valor
implica a sobretensão de condução VOV 3 1 2 V. A corrente resultante é (7 3)/10 0,4 mA.
䊉
EXEMPLO 3.15
(a) No circuito do Exemplo 3.14, encontre o valor de R necessário para fornecer I 0,9 mA.
(b) O que acontece se R é curto-circuitado (R → 0)?
Solução
(a) Usamos a Equação (3.36a) para impor
As soluções são V 4 V e 2 V, porém apenas V 4 V é fisicamente consistente, de modo

que R (7 4)兾0,9 3,33 k.
(b) Com R 0, temos V 7 V e I (0,2兾2) (7 1)2 3,6 mA.
䊉
A Fig. 3.27 mostra a situação análoga à da Fig. 3.26, envolvendo um MOSFET canal p,
porém com a fonte referenciada a VDD em vez de ao terra. Considerando que vSG VDD v, a ca-
racterística i-v da combinação consistindo no FET e na fonte VDD é i 0 para v VDD |Vtp|, e a
curva quadrática
(3.38a)
para v VDD |Vtp|. Comparada com a Fig. 3.26b, a curva quadrática é agora curvada em relação ao
eixo vertical e deslocada ao longo do eixo v, de modo que a condução inicia em v VDD |Vtp|. A
característica do resistor é uma reta
(3.38b)
A abscissa do ponto de operação Q é facilmente encontrada resolvendo a equação quadrática em V
(3.39)
e mantendo apenas a solução fisicamente consistente, como ilustrado no exemplo a seguir.
VDD
I VDD
Corrente i
Q
I
R V Vtp
0
0 V VDD
Tensão v
(a) (b)
FIGURA 3.27 Investigação do ponto de operação cc de um MOSFET canal p conectado como diodo.
EXEMPLO 3.16
(a) No circuito da Fig. 3.27a, considere VDD 5 V, Vtp 1,0 V e kp 0,5 mA/V2. Assumindo
p 0, encontre V e I se R 2,0 k.
(b) Repita o item (a), mas com R 0 (curto-circuito).
Solução
(a) Com resistência em k e corrente em mA, a Equação (3.39) fornece
cujas soluções são V 2 V e V 8 V (fisicamente inconsistente). Então, I 2兾2,0 1,0 mA.

(b) Com R 0, obtemos V 0, então I (0,5兾2)(5 1)2 4 mA.
䊉
Espelhos de corrente
Uma aplicação comum de um FET conectado como diodo, especialmente no projeto de circuitos in-
tegrados (CIs), é a geração de uma queda de tensão porta-fonte apropriada para polarizar outro FET
(ou FETs) similar(es). Devido ao fato de que, quando fabricados na forma de CIs, diferentes FETs do
mesmo tipo possuem elevado grau de correspondência nos valores de Vt, k e (FETs casados), tanto
a análise quanto o projeto são consideravelmente simplificados.
A Fig. 3.28a mostra um exemplo envolvendo MOSFETs canal n casados. Denotando a alimenta-
ção porta-fonte VGS comum como VGS, a corrente drenada por M1 é
Para v VGS, M2 opera sob as mesmas condições de tensão que M1, fornecendo
Combinando as duas equações, podemos facilmente obter, para v VGS,
(3.40)
VDD
R I1
i i

W2L2
M1 M2 Carga v I1
W1L1 1ro
VGS

0 v
0 VOV VGS
(a) (b)
FIGURA 3.28 Espelho de corrente de MOSFET canal n e sua característica i-v.
De particular interesse é o caso de dispositivos com relações W/L idênticas, para o qual a Equação
(3.40) fornece, para v VGS, I2 I1, indicando que a corrente de M2 irá espelhar aquela de M1, sendo
essa a razão para o nome do circuito.
No exemplo mostrado, I1 é estabelecida por R de um modo similar ao descrito no Exemplo 3.14.
No entanto, existem também outras técnicas para aplicar corrente através de M1; de qualquer forma, M2
irá espelhar o comportamento de M1, independentemente da técnica utilizada. No projeto de circuitos
integrados, temos a flexibilidade de estabelecer praticamente qualquer relação entre as duas correntes
pela especificação adequada das relações W/L dos dois dispositivos. Por exemplo, se W1兾L1 (1 m)
兾(1 m), então, especificando W2兾L2 (2 m)兾(1 m), obtemos, para v VGS, I2 2I1. Da mesma
forma, com W2兾L2 (1 m)兾(2 m), obtemos I2 0,5I1, enquanto, com W2兾L2 (1 m)兾(1 m),
obtemos I2 I1.
A característica i-v do espelho de corrente é mostrada na Fg. 3.28b. Como sabemos, a porção de
saturação da curva apresenta uma inclinação de 1/ro. Além disso, a região de saturação se estende por
toda a curva até v VOV VGS Vt.
EXEMPLO 3.17
Assuma VDD 5 V e dispositivos idênticos com Vt 1,0 V, k 0,8 mA/V2 e 0,02 V1 na Fig. 3.28a.
(a) Encontre R de modo que o circuito forneça i 100 A para v VGS. Assuma, para simplificar,
0.
(b) Encontre o limite inferior de tensão para operação em saturação, bem como ro e a variação por
volt de i na região de saturação.
Solução
(a) A sobretensão de condução necessária para sustentar a corrente dada é
Consequentemente, VGS Vt VOV 1 0,5 1,5 V e R (VDD VGS)兾I1 (5 1,5)兾0,1

35 k.
(b) A região de saturação se estende ao longo da faixa v 0,5 V, em que ro ⬵ 1兾(I) 1兾(0,02
100 106) 500 k e onde i aumenta com v em uma taxa de 1兾(500 k) 2 A/V.
䊉
O espelho de corrente da Fig. 3.28a também é referido como sumidouro de corrente, porque M2
drena corrente da carga. No entanto, o circuito análogo com o MOSFET canal p da Fig. 3.29a é refe-
rido como uma fonte de corrente, uma vez que, nesse caso, M2 fornece corrente para a carga. Usando
raciocínio similar, concluímos que, para v VSS VSG, os dois transistores operam sob condições de
tensão idênticas, de modo que M2 fornece I2 [(W2兾L2)兾(W1兾L1)]I1. Como ilustrado na Fig. 3.29b, a
região de saturação se estende por toda a curva até VDD VOV, e a inclinação da curva na região de
saturação agora é 1/ro.
VSS
i

VSG
W2L2 1ro
M1 M2 I1
W1L1
i

0 v
R I1 Carga v
0
VSS VSG VSS VOV
(a) (b)
FIGURA 3.29 Espelho de corrente de MOSFET canal p e sua característica i-v.
EXEMPLO 3.18
(a) No circuito da Fig. 3.29a, considere VSS 6 V e assuma que o FET tem Vt2 Vt1 1,5 V, k2
2k1 0,5 A/V2 e 2 1 0,04 V1. Encontre R para VOV 2 V. Qual é o valor correspondente
de I1?
(b) Encontre i em v VSS VSG, v 0 e v VSS VOV.
Solução
(a) Com VOV 2 V, temos Como k1 0,25 mA/V2,
Além disso,
(b) Para V, obtemos . Para v 0, temos

VSD2 6 V, então
Da mesma forma, para v 6 2 4 V, temos VSD2 2 V, de modo que i 1(1 0,04 2)

1,08 mA.
䊉
Polarização de MOSFETs utilizando resistências –

esquemas com alimentação dupla
Quando estudarmos amplificadores de FETs, vamos perceber que é necessário polarizar um FET em
um ponto específico de operação cc Q Q(ID, VDS) na região de saturação, uma região também cha-
mada de região ativa. A polarização de um FET pode ser tratada ou de um ponto de vista de projeto ou
de um ponto de vista de análise. O objetivo do projeto é conceber um circuito externo adequado para
polarizar o FET no ponto específico de operação Q. Por outro lado, o objetivo da análise é encontrar
o ponto de operação Q, dado o circuito em que o FET está inserido. Os FETs conectados como diodo
examinados anteriormente já forneceram exemplos de polarização cc em saturação.
O esquema de polarização da Fig. 3.30a, baseado em um sistema de alimentação dupla, utiliza
a resistência RS para estabelecer o valor de ID e a resistência RD para estabelecer o valor de VDS. Para
compreender melhor a operação do circuito, substitua o MOSFET canal n por seu equivalente cc como
na Fig. 3.30b, em que, por simplicidade, assumimos n 0 e, portanto, ro . Como sabemos, para dre-
nar uma dada corrente ID, o nFET requer uma sobretensão de condução , indicando que,
neste esquema de polarização, a fonte deve ser mantida em VS (Vtn VOV). Essa tarefa é realizada por
RS, que é escolhido para sustentar uma queda de tensão igual à diferença de potencial (VS VSS) para a
corrente dada ID. Um exemplo irá ilustrar melhor.
VDD
10 V
VDD
RD ID
IG (0) 18 k 0.5 mA
RD ID G D
1 V
V OV
kn 2
2 V OV VDS (VOV) 5V
VDS V tn

S 4 V
RS
RS IS (ID) 12 k
VSS VSS 10 V

(a) (b) (c)
FIGURA 3.30 Polarização com fonte dupla de um MOSFET canal n na região ativa. (a) Circuito geral, (b) seu
equivalente cc e (c) um exemplo real mostrando todas as tensões e correntes.
EXEMPLO 3.19
No circuito da Fig. 3.30a, considere VDD 10 V e VSS 10 V e assuma que o FET tem Vtn 1,5 V
e kn 0,16 mA/V2. Assumindo n 0, especifique valores para RS e RD para polarizar o FET em ID
0,5 mA e VDS 5 V.
Solução
A sobretensão de condução necessária é , indicando que a fonte
deve ser mantida em Isso requer
Para garantir VDS 5 V, a tensão do dreno deve ser mantida em VD VS VDS 4 5 1 V.

Consequentemente,
O circuito é mostrado na Fig. 3.30c e, como VDS VOV (5 2,5), o FET está de fato saturado.
Observação: nós nos perguntamos o que faz o FET manter ID precisamente em 0,5 mA. Justificamos
conforme a seguir:
• Suponha que por alguma razão o FET tentou drenar menos do que 0,5 mA. Então, a queda de
tensão através RS diminuiria, provocando uma redução também em VS. Mas isso, por sua vez, iria
aumentar VGS e, portanto, VOV, forçando o FET a drenar mais corrente.
• Por outro lado, qualquer tentativa do FET de drenar mais do que 0,5 mA seria acompanhada por
uma redução em VOV e, assim, por uma diretiva para drenar menos corrente.
• Em ambos os casos, qualquer tentativa de ID se desviar de 0,5 mA é acompanhada por uma ação
contrária que tende a neutralizar a tentativa de desvio e restaurar ID para o valor especificado
de 0,5 mA. Essa situação é resumida dizendo que RS fornece uma ação de realimentação ne-
gativa em torno do FET e que essa ação estabiliza a condição de polarização do dispositivo. A
realimentação negativa também é referida como realimentação degenerativa para distingui-la
da realimentação positiva, que pode se tornar regenerativa. Consequentemente, a resistência RS
também é chamada de resistência de degeneração (mais detalhes no Capítulo 7).
䊉
EXEMPLO 3.20
(a) No circuito da Fig. 3.31a considere que o FET tem Vtn 1,0 V, kn 0,5 mA/V2. Assumindo
n 0, encontre o ponto de operação do FET.
(b) Para que valor devemos aumentar RD para levar o FET para operar na fronteira de saturação
(EOS)?
(c) O que acontece se RD é aumentada para duas vezes o valor encontrado no item (b)?
5 V 5 V 5 V 5 V
RD
ID 4k 1 mA 6k 1 mA 12 k 0,674 mA
4k
1 V 1 V 3,08 V
VDS 4V 2V 0,57 V

3 V 3 V 3,65 V
RS
2k 2k 2k
2k
5 V 5 V 5 V 5 V
(a) (b) (c) (d)
FIGURA 3.31 (a) Circuito do Exemplo 3.20 e operação (b) em saturação, (c) na EOS e (d) na região de triodo.
Solução
(a) Seguindo a diretiva no início desta seção, começamos assumindo um FET saturado e depois
verificamos se a suposição estava correta. Se a suposição se mostrar errada, isso simplesmente
significa que o FET está na região de triodo e que devemos refazer nossos cálculos utilizando as
expressões da região do triodo para ID. Em saturação, temos
Depois de expandir, agrupar os termos comuns e simplificar, chegamos à seguinte equação qua-
drática
cujas soluções são ID 1 mA e ID 4 mA (fisicamente inconsistente). Então obtemos

e Consequentemente, VDS 1 (3)
4 V e VOV (3) 1 2 V. Como VDS VOV (4 2), o FET está de fato em saturação. Resu-
mindo, o ponto de operação é Q Q(1 mA, 4 V). A situação é mostrada na Fig. 3.31b.
(b) Aumentando RD, temos uma redução de VD, o que, por sua vez, reduz VDS. A fronteira de satura-
ção (EOS) é alcançada quando VDS VOV 2 V ou VD VS VOV 3 2 1 V. O valor
de resistência correspondente é RD [5 (1)]兾1 6 k. A situação é mostrada na Fig. 3.31c,
em que o ponto de operação é agora Q Q(1 mA, 2 V).
(c) Com RD 2 6 12 k, o FET estará definitivamente na região de triodo. Podemos nos con-
vencer disso observando que, se ele ainda estivesse em saturação, teríamos VD 5 12 1
7 V, implicando VDS VD VS 7 (3) 4 V, um absurdo! Claramente, devemos
recalcular ID, porém usando a expressão da região de triodo. No item (a), encontramos
Além disso, temos ou
Consequentemente,
Agrupando os termos comuns e resolvendo a equação quadrática resultante, obtemos
ou ID 0,674 mA e ID 0,212 mA (fisicamente inconsistente – você pode dizer por quê?). As

várias tensões são facilmente encontradas como VD 3,08 V, VS 3,65 V e VDS 0,57 V.
A situação é resumida na Fig. 3.31d, em que o ponto de operação agora é Q Q(0,674 mA,
0,57 V). Finalmente, encontramos VOV 2,65 V. O fato de que VDS VOV (0,57 2,65) confirma
que o FET está de fato operando na região de triodo.
䊉
A Fig. 3.32 apresenta o circuito análogo ao do nFET da Fig. 3.31, porém com um pFET. Nova-
mente, esse circuito pode ser investigado de um ponto de vista de projeto ou de análise. O procedi-
mento é similar àquele empregado na análise do nFET, desde que manipulemos tensões e correntes de
forma dual.
EXEMPLO 3.21
(a) No circuito da Fig. 3.32a, considere VSS 6 V e VDD 6 V e assuma que o FET tem Vtp
1,5 V e Kp 0,5 mA/V2. Assumindo p 0, especifique valores adequados para RS e RD para
polarizar o FET em ID 0,25 mA e VSD 4 V. Em que região o FET está operando?
(b) Encontre o ponto e a região de operação do FET se RS 6 k e RD 16 k.
VSS
RS IS (ID)
VSS
S
RS V tp
kp 2 VSD (VOV)
2 V OV
V OV
VSD
G D
IG (0)
RD ID RD ID
VDD VDD
(a) (b)
FIGURA 3.32 Polarização com fonte dupla de um MOSFET canal p na região de saturação (ou ativa).
Solução
(a) Assumindo saturação e refazendo os passos duplos como aqueles do Exemplo 3.19, encontramos
O circuito é mostrado na Fig. 3.33a. O fato de que VSD VOV (4 1) confirma a operação na
região de saturação.
6V 6V
14 k 6k

4V 1V

18 k 0,25 mA 16 k 0,5 mA
6 V 6 V
(a) (b)
FIGURA 3.33 Circuitos do Exemplo 3.21.

(b) Assuma saturação novamente e verifique. Temos
Consequentemente, em saturação teríamos
Essa equação quadrática admite as soluções ID 1,1 mA e ID 0,51 mA, ambas fisicamente
inconsistentes, porque a primeira implicaria VSG 0 (corte), enquanto a segunda implicaria VSD
VOV (triodo), contradizendo a suposição de saturação. Evidentemente, o FET está na região de
triodo. Considerando que
temos, na região de triodo,
Essa equação quadrática admite duas soluções, com a fisicamente consistente sendo ID 0,5
mA. Consequentemente, VSD 12 22 0,5 1 V, indicando o ponto de operação Q Q(0,5
mA, 1 V). O circuito é mostrado na Fig. 3.33b. Como uma verificação, calculamos VOV 4,5
6 0,5 1,5 V e confirmamos que VSD VOV (1 1,5), isto é, operação na região de triodo.
䊉
Polarização de MOSFETs utilizando resistências –

esquemas de alimentação simples
A Fig. 3.34 mostra alternativas de polarização de MOSFET com uma única fonte de alimentação. A
função do divisor de tensão R1-R2 é estabelecer uma tensão de polarização intermediária para a porta.
Como a porta drena uma corrente cc nula, essas resistências podem ser escolhidas com valores relati-
vamente altos, se desejado, por exemplo, na faixa de M.
EXEMPLO 3.22
No circuito da Fig. 3.34a, considere VDD 15 V e assuma que o FET tem Vtn 2,0 V e kn 0,5 mA/V2.
Assumindo que n 0, especifique valores adequados de resistência para garantir que ID 1 mA, para
polarizar a fonte em (1/3)VDD e para polarizar o dreno no ponto médio entre a tensão do dreno cor-
respondente à fronteira de condução (EOC) e aquela correspondente à fronteira de saturação (EOS).
Imponha uma corrente de 5 A através de R1 e R2.
VDD VSS
R1 RD R1 RS
R2 RS R2 RD
(a) (b)
FIGURA 3.34 Polarização com fonte única para (a) o MOSFET canal n e (b) o MOSFET canal p.
Solução
A sobretensão de condução necessária é então VGS Vtn
VOV 2 2 4 V. Temos então
Consequentemente, R1 (15 9)兾5 1,2 M, R2 9兾5 1,8 M e RS 5兾1 5 k. Agora, o
valor de VD correspondente à EOC é VD(EOC) VDD 15 V e aquele correspondente à EOS é VD(EOS)
VS VOV 5 2 7 V. O valor médio entre as duas fronteiras é, portanto,
Finalmente,
䊉
EXEMPLO 3.23
No circuito da Fig. 3.34a, considere VDD 12 V, R1 1 M, R2 1,4 M, RD 8 k e RS 10 k e
assuma que o FET tem Vtn 1,0 V, kn 0,4 mA/V2. Assumindo n 0, encontre o ponto de operação Q.
Solução
Comece assumindo que o FET está em saturação e depois verifique se a suposição estava correta.
Temos
Essa equação quadrática admite as soluções ID 0,45 mA e ID 0,8 mA (fisicamente inconsistente –

você pode dizer por quê?). Consequentemente,
Considerando que a sobretensão de condução é VOV VGS Vt 7 4,5 1 1,5 V, segue que VDS VOV
(3,9 1,5), confirmando que nossa suposição inicial de um FET saturado estava, de fato, correta.
䊉
EXEMPLO 3.24
No circuito da Fig. 3.34b, considere VSS 10 V, R1 1,8 M, R2 2,2 M, RD 10 k e RS 7,5 k e
assuma que o FET tem Vtp 0,5 V, kp 0,8 mA/V2. Assumindo p 0, encontre o ponto de operação Q.
Solução
Assuma um FET saturado e então verifique se a suposição está correta. Temos
Essa equação quadrática admite as soluções ID 0,4 mA e ID 0,711 mA (fisicamente inconsisten-

te). Consequentemente, VS VDD RSIS 10 7,5 0,4 7 V, VD RDID 10 0,4 4 V e
VSD VS VD 7 4 3 V. Considerando que a sobretensão de condução é VOV VSG |Vtp|
1 V, segue que VSD VOV (3 1), confirmando, assim, um FET saturado. O ponto de operação é
Q(ID, VSD) Q(0,4 mA, 3 V).
䊉
EXEMPLO 3.25
No circuito da Fig. 3.35, especifique R1 e R2 de modo que VDSn 4 V, sob a restrição de que a menor
resistência entre R1 e R2 seja 1 M. Mostre todas as tensões e correntes em seu circuito.
VDD (10 V)
R3
R1 10 k R5
10 k
Mp
Mn
VDSn kp 0,2 mA/V2

R2 Vtp 1,5 V
R4 R6
7,5 k 2,0 k kn 1,0 mA/V2
Vtn 1,0 V
p n 0
Solução
Comece em VDSn e trabalhe retornando para R1 e R2, um passo de cada vez. O resultado numérico de
cada passo é identificado pelo número do passo correspondente na Fig. 3.36.
1. Pela LKT e lei de Ohm, a corrente de Mn é tal que VDD R5IDn VDSn R6IDn ou 10 10IDn
4 2IDn. Isso fornece IDn 0,5 mA.
2. Pela lei de Ohm, a tensão de fonte de Mn é VSn R6IDn 2 0,5 1 V.
3. Assuma que Mn está saturado. Então a sobretensão de condução necessária para sustentar 0,5 mA
é Isso é menor do que VDSn ( 4 V), então o FET está saturado. Temos,
4. Pela LKT, a tensão de porta de Mn é Essa é também a tensão de

dreno VDp de Mp.
5. A corrente de dreno de Mp é IDp VDp兾R4 3兾7,5 0,4 mA.
6. Pela LKT e pela lei de Ohm, a tensão de dreno de Mp é VSp VDD R3IDp 10 10 0,4 6 V.
7. Pela LKT, a queda de tensão fonte-dreno de Mp é VSDp VSp VDp 6 3 3 V.
8. Assuma que Mp está saturado. Então a sobretensão de condução necessária para sustentar 0,4
mA é Isso é menor do que VSDp ( 3 V), de modo que o FET está
saturado. Temos,
9. Pela LKT, a tensão de porta de Mp é
10. Observamos que R2 tem uma queda de tensão de 2,5 V e que R1 tem uma queda de tensão de 7,5
V, então R1 3R2. Use R2 1 M e R1 3 M.
10 V
R3
R1 R5 0,5 mA 1
6V 6
8 3,5 V

9 2,5 V 3V 7 Mn
Mp
4V
3V 4

3 2V
1V 2
R2
R4 0,4 mA 5
R6
FIGURA 3.36 Circuito da Fig. 3.35 com cada tensão e corrente identificada pelo número do passo computa-
cional correspondente no texto.
3.6 O MOSFET COMO UM AMPLIFICADOR/CHAVE

Vamos agora investigar as duas aplicações fundamentais de MOSFETs, amplificação e chaveamento.
Para esse fim, considere o circuito básico da Fig. 3.37, em que RD e M podem ser vistos como forman-
do um divisor de tensão do seguinte tipo: RD tende a levar vO para cima em direção a VDD e M tende
a levar vO para baixo em direção ao terra. Dependendo de que ação prevalece, vO vai assumir algum
valor entre esses dois limites (VDD e terra). O gráfico de vO versus vI, chamado de curva de transferência
de tensão (CTT), fornece uma visão ampla das capacidades desse circuito. A Fig. 3.38 mostra a cor-
rente de dreno, bem como a CTT para o caso em que a tensão vI é variada de 0 a 5 V e o FET possui as
características tabuladas na Fig. 3.37. Sejam as seguintes observações:
VDD (5 V)
RD 10 k
vO
M
Mn
vI

Mn: W 10 m, L 1 m, k 100 A/V2, Vt 1,0 V, 0.

0
FIGURA 3.37 Circuito do PSpice para investigar o MOSFET como um amplificador/chave.

• Para vI Vt (Vt 1,0 V), o FET está em corte (CO). Com nenhuma corrente sendo absorvida
pelo dreno, a tensão através de RD é 0 V, indicando que RD está levando vO totalmente para cima
em direção a VDD. Expressamos isso escrevendo vO VOH, em que
(3.41)
• À medida que aumentamos vI para o valor
(3.42)
o FET alcança a fronteira de condução (EOC) e começa a levar vO para baixo de VDD.
• Aumentar ainda mais vI leva o FET para condução completa. Enquanto vO VOV, o FET vai ope-
rar na região de saturação, em que podemos escrever, para os parâmetros do dispositivo e valores
dos componentes dados,
(3.43)
• À medida que vO cai para o valor vO VOV, o FET alcança a fronteira de saturação (EOS), em
que temos vI Vt VOV 1 VOV. Fazendo vO VOV e vI 1 VOV na Equação (3.43), re-
solvendo a equação quadrática resultante e mantendo apenas a solução fisicamente aceitável,
obtemos VOV 0,905 V. Denotando o valor correspondente de vI como VI(EOS), temos, para o
dispositivo e componentes dados,
(3.44)
• Para vI VI(EOS), vO cai abaixo de VOV, de modo que o FET entra na região de triodo, em que te-
mos agora, para o dispositivo e os componentes dados,
(3.45)
500
Corrente de dreno iD ( A)
250
EOC
Corte
0
0 1,0 2,0 3,0 4,0 5,0
5,0
VOH
Saída vO (V)
FA
2,5
EOS VOL
Triodo
0
0 1,0 2,0 3,0 4,0 5,0
Entrada vI (V)
FIGURA 3.38 Varrendo o MOSFET da Fig. 3.37 da região de corte (CO) para a fronteira de condução (EOC),
passando pela região ativa direta (FA), para a fronteira de saturação (EOS) até a região de triodo.
• Para vI VDD 5 V, a Equação (3.45) fornece, para o dispositivo e valores de componentes da-
dos, vO VOL, em que
(3.46)
É importante salientar que, com o intuito de simplificador os nossos cálculos e, assim, facilitar
a comparação com dados de simulação, assumimos 0 na Fig. 3.37. Na prática, um valor diferente
de zero de altera um pouco as curvas, porém nossas observações gerais ainda são válidas. O leitor
interessado pode facilmente visualizar as diferenças simulando o circuito do PSpice anterior com, por
exemplo, 0,05 V1.
O MOSFET como um amplificador

A inclinação da CTT representa o ganho de tensão. Denotado como a, ele é facilmente encontrado
derivando a Equação (3.43). O resultado é, para o dispositivo e valores de componentes dados,
(3.47)
A Fig. 3.39 mostra a CTT e a inclinação a. Em corte ou na região de triodo, o ganho a é pequeno ou
mesmo zero. No entanto, existem dois pontos, denotados como VIL e VIH, tal que, para VIL vI VIH,
temos |a| 1 V/V, indicando que o circuito pode ser usado como um amplificador (embora do tipo in-
versor). Como visto, o ganho de tensão tem valor máximo de cerca de 9 V/V, logo antes da fronteira
de saturação (EOS).
Um circuito cujo ganho não é constante, mas varia com o valor do próprio sinal, é não linear.
Além disso, a CTT não passa pela origem, mas é deslocada ao longo tanto do eixo vI como do eixo vO.
5,0
Corte
Saída vO (V)
2,5
Triodo
0
0 1,0 2,0 3,0 4,0 5,0
VIL VIH
0
1
Ganho de tensão a (V V)
5
10
0 1,0 2,0 3,0 4,0 5,0
Entrada vI (V)
FIGURA 3.39 A curva de transferência de tensão (CTT) e a sua inclinação, representando o ganho de tensão a.
Como podemos fazer esse circuito trabalhar como um amplificador de tensão? A resposta se baseia em
duas premissas que estão ilustradas na Fig. 3.40:
• Primeiro, polarizamos o FET em um ponto de operação adequado Q0 Q0(VI, VO) na região FA
aplicando a tensão cc VI apropriada. Chamado de ponto de operação quiescente, Q0 estabelece
um novo sistema de eixos para variações do sinal em relação a esse ponto. Q0 deve estar loca-
lizado suficientemente distante de qualquer um dos extremos (EOC e EOS) para permitir uma
excursão adequada do sinal de saída em ambos os sentidos.
• Em seguida, aplicamos uma entrada ca vi, que vai fazer o ponto de operação se mover para cima
e para baixo ao longo da CTT (entre Q1 e Q2) a fim produzir uma tensão ca vo amplificada na
saída.
Em nossa discussão, estamos utilizando a mesma notação que se mostrou tão conveniente no estudo de
diodos, ou seja, expressamos as tensões de entrada e de saída como
(3.48a)
(3.48b)
em que:
• vI e vO se referem aos sinais totais (símbolos minúsculos com subscritos maiúsculos);
• VI e VO são seus componentes cc (símbolos maiúsculos com subscritos maiúsculos);
• vi e vo são seus componentes ca (símbolos minúsculos com subscritos minúsculos).
Como ilustrado na Fig. 3.40b para o circuito da Fig. 3.37, o ponto de polarização Q0 foi escolhido no
ponto médio entre o valor de vO correspondente à EOC e aquele correspondente à EOS, ou VO (5
0,905)兾2 ⬵ 3 V. O ganho de tensão nesse ponto é denotado como a(Q0).
Exercício 3.2
Encontre o valor de VI necessário para polarizar o dreno em VO 3,0 V no circuito da Fig. 3.37.
Qual é o ganho de tensão a correspondente nesse ponto de polarização?
Resposta. VI 1,632 V, a(Q0) 6,324 V/V.
VDD
5,0
vo
RD Q2
vO a
VO
Saída vO (V)
vi
vI vo Q0
2,5
M
Q1
vi
VO

VI

0
0 0,5 1,0 VI 2,0 2,5 3,0
Entrada vI (V)
(a) (b)
FIGURA 3.40 (a) O MOSFET da Fig. 3.37 como um amplificador de tensão e (b) variações em relação ao
ponto de operação Q0.
Formas de onda (V) 5,0 5,0 5,0
Formas de onda (V)
Formas de onda (V)

vO vO vO
VO VO VO
vI vI vI
VI VI VI
0 0 0
0 1,0 2,0 0 1,0 2,0 0 1,0 2,0
Tempo t (ms) Tempo t (ms) Tempo t (ms)
(a) (b) (c)
FIGURA 3.41 As respostas do circuito da Fig. 3.37 para uma onda triangular vi com valores de pico de: (a) 100 mV,
(b) 250 mA e (c) 750 mV. O FET está polarizado em VI 1,63 V.
Simulações do PSpice com uma entrada triangular vi de amplitudes progressivamente crescentes

fornecem as formas de onda da Fig. 3.41, sobre as quais podemos fazer as seguintes observações:
• Na Fig. 3.41a, a entrada ca vi tem valores de pico de 100 mV e a saída ca vo é uma versão in-
vertida e amplificada de vi. A pequena distorção exibida por vo é devido à natureza quadrática (e
não linear) da região ativa da CTT.
• Aumentando os valores de pico de vi para 250 mV como na Fig. 3.41b, temos uma forma de
onda muito mais distorcida para vo, uma vez que o ponto de operação agora está se movendo para
cima e para baixo ao longo de uma porção mais ampla da CTT não linear.
• Com valores de pico de vi tão grandes quanto 750 mV como na Fig. 3.41c, o ponto de operação
agora não apenas excursiona por toda a região ativa da CTT, mas também passa pelas regiões
de corte e triodo. Consequentemente, além de uma maior distorção, vo também exibe agora um
grampeamento na parte superior devido ao corte e uma compressão na parte inferior devido ao
comportamento não linear na região de triodo.
Agora entendemos melhor a razão para polarizar o FET em algum ponto no meio de sua região
ativa, suficientemente longe tanto da região de corte quanto da região de triodo, bem como a razão para
manter a amplitude de vi e, por conseguinte, de vo suficientemente pequenas. Na verdade, quanto me-
nores os sinais, menor é a quantidade de distorção. De fato, se mantivermos as amplitudes dos sinais ca
suficientemente pequenas para permitir as substituições dvI → vi e dvO → vo na Equação (3.47), então
podemos aproximar a vo /vi, ou
(3.49)
em que a(Q0) é o ganho no ponto de operação Q0. Visto por essa ótica, vi e vo também são chamados de
pequenos sinais. Um tratamento mais rigoroso desse assunto será realizado na próxima seção.
EXEMPLO 3.26
Tendo como referência a Fig. 3.41a, investigue a saída ca vo usando tanto a análise exata via Equação
(3.43) quanto a análise aproximada via Equação (3.49) e compare os dois casos.
Solução
Para vI VI vi 1,632 0 V, a Equação (3.43) fornece vO VO vo 3,003 0 3,003 V, e o
circuito está operando em Q0 (veja a Fig. 3.40b), em que o ganho é a 6,324 V/V.
Para vI VI vi 1,632 V 100 mV 1,732 V, a Equação (3.43) fornece vO 2,321 V, e o
circuito está agora operando em Q1 (veja novamente a Fig. 3.40b). Expressando como vO VO vo ou
2,321 3,003 vo, obtemos vo 2,321 3,003 682 mV. Isso representa o valor de pico negativo
real de vo. Pela Equação (3.49), o valor de pico aproximado é 6,324 100 632 mV, indicando
uma subestimação de 7,3%. Isso se deve ao fato de que o valor real do ganho entre Q0 e Q1 é maior do
que 6,324 V/V.
Para vI VI vi 1,632 V 100 mV 1,532 V, a Equação (3.43) fornece vO 3,585 V, e o
circuito está agora operando em Q2 (veja novamente a Fig. 3.40b). Expressando o ganho como vO
VO vo, obtemos vo 3,585 3,003 582 mV. Isso representa o valor de pico positivo real de vo.
Pela Equação (3.49), o valor de pico aproximado é 6,324 (100) 632 mV, indicando uma
superestimativa de 8,6%. Isso se deve ao fato de que o valor real do ganho entre Q0 e Q2 é menor do
que 6,324 V/V.
䊉
O MOSFET como uma chave eletrônica

Quando a operação do FET alterna entre as regiões de corte e ôhmica, o dispositivo funciona como uma
chave eletrônica controlada SW. Essa função é ilustrada na Fig. 3.42 em que observamos o seguinte:
• Quando o nível de tensão de entrada no circuito da Fig. 3.42a é baixo, por exemplo próximo de
0 V, o FET está em corte e, como não drena corrente alguma, pode ser considerado uma chave
aberta, como ilustrado na Fig. 3.42b.
• Quando o nível de tensão de entrada é alto, por exemplo próximo de VDD, ou 5 V, o FET está na
região ôhmica e funciona como uma chave fechada com uma resistência rDS, como ilustrado na
Fig. 3.42c. Em um circuito bem projetado, rDS RL. Com vI VDD 5 V, o circuito da Fig. 3.37
fornece, pela Equação (3.17), rDS 1兾(5 1) 250 .
O MOSFET como um inversor lógico

Uma das aplicações mais importantes do FET como chave é inversão lógica em circuitos de com-
putador. Como ilustrado na Fig. 3.43a, um inversor lógico produz um nível alto VOH na saída em
resposta a um nível baixo na entrada (vI ⬵ 0 V), e um nível baixo VOL em resposta a um nível alto
de entrada (vI ⬵ 5 V). Como já mencionado, com os valores de componentes da Fig. 3.37, temos
VOH 5 V e VOL 0,12 V. A Fig. 3.43b mostra as duas porções da CTT destinadas para operação de
inversão lógica. Claro que, como o inversor passa de um estado para outro, seu ponto de operação vai
momentaneamente viajar através da porção intermediária da CTT. No entanto, em circuitos lógicos de
alta velocidade, como aqueles em uso hoje, um inversor vai permanecer dentro dessa região apenas um
curto intervalo de tempo, normalmente por alguns nanosegundos ou menos (1 ns 109 s).
Um inversor lógico deve funcionar de forma confiável mesmo na presença de distúrbios, referi-
dos de modo geral como ruídos. No caso de uma perturbação aparecer em sua entrada, o inversor deve
suprimi-la ou, pelo menos, atenuá-la, para evitar que seja transmitida aos circuitos subsequentes de
VDD VDD VDD
RL
RL RL
Alto M vI Baixo SW vI Alto SW
vI

rDS
Baixo
(a) (b) (c)
FIGURA 3.42 Operação do MOSFET como uma chave eletrônica.

5,0
VDD VOH
Região de transição
Saída vO (V)
| a | 1 V/V
RD VOH
2,5
vO
M VOL
Alto VOL
vI

0
0 VIL VIH 3,0 4,0 5,0
Baixo
Entrada vI (V)
(a) (b)
FIGURA 3.43 (a) O MOSFET da Fig. 3.37 como um inversor lógico e (b) as partes relevantes de sua CTT.
forma amplificada e, assim, de forma mais prejudicial. Consequentemente, a região de transição, em

que o valor do ganho é maior do que a unidade, representa uma região proibida de operação de um
inversor. Seus extremos, em que o ganho é 1 V/V, são facilmente visualizados com o auxílio da Fig.
3.38, parte inferior. Os valores de vI nesses extremos são denotados como VIL e VIH.
Para encontrar VIL, imponha 1 10(1 VIL) na Equação (3.47). Isso fornece
(3.50a)
Para encontrar VIH, derivamos ambos os lados da Equação (3.45) em relação a vI
Impondo dvO兾dvI 1, obtemos uma relação entre vO e vI exatamente no ponto de inclinação unitária
negativa,
Substituindo de volta na Equação (3.45), resolvendo a equação quadrática resultante em vI e mantendo

apenas a solução fisicamente aceitável, que é obviamente VIH, obtemos finalmente
(3.50b)
Para avaliar melhor a capacidade do inversor de rejeitar ruídos, executamos uma simulação no
PSpice do circuito da Fig. 3.37 para o caso em que os níveis de entrada são contaminados por picos de
ruído, como exemplificado no gráfico de vI da Fig. 3.44, parte superior. Na prática, esses picos podem
surgir de interferências do terra e da fonte de alimentação, acoplamentos elétrico/magnético indese-
jáveis e outras causas que estão além de nosso escopo aqui. Quando a entrada do inversor é baixa,
devemos nos preocupar com os picos de ruído positivos, enquanto, quando a entrada é alta, precisamos
nos preocupar com os picos de ruído negativos, uma vez que os dois tipos de ruídos tendem a levar o
ponto de operação para a região proibida da CTT, onde eles são amplificados. Analisando o gráfico de
vO da Fig. 3.44, parte inferior, podemos fazer as seguintes observações:
• Os ruídos de entrada vi1 e vi2 têm pouco ou nenhum efeito sobre a saída, uma vez que seus valores
de pico estão abaixo de VIL. Da mesma forma, vi4 e vi5 têm pouco efeito sobre a saída, porque seus
valores de pico estão acima de VIH.
• O valor de pico de vi3 está acima de VIL, indicando que sua porção superior vai ser amplificada
para produzir um ruído na saída vo3. Isso é indesejável, já que queremos que o inversor ou supri-
ma ou atenue seus ruídos de entrada, e não os amplifique!
• O valor de pico de vi6 está abaixo de VIH, indicando que sua porção inferior vai ser amplificada
para produzir o ruído na saída vo6. Novamente, isso é indesejável.
VOH 5,0
NMH
vi4
Entrada vI (V)
2,5
VIH vi5
vi3
vi2 vi6
VIL
vi1
NML
VOL 0
0 1,0 2,0 3,0 4,0 5,0 6,0
VOH 5,0 vo1 vo2
NMH vo3
Saída vO (V)
2,5
vo6
VIH
VIL
vo5
NML vo4
VOL 0
0 1,0 2,0 3,0 4,0 5,0 6,0
Tempo ( s)
FIGURA 3.44 Comportamento do inversor lógico na presença de ruídos, mostrando as margens de ruído
NML e NMH (a área sombreada representa a região de transição ou proibida, em que o ruído é amplificado).
A capacidade de um inversor de funcionar corretamente, apesar dos distúrbios de entrada é quan-

tificada em termos de suas margens de ruído, definidas como
(3.51a)
(3.51b)
Como visualizado no gráfico de vI da Fig. 3.44, NML representa o máximo ruído tolerável na en-
trada no estado baixo. Em nosso exemplo, NML 1,1 0,124 0,98 V, indicando que ruídos
com picos positivos de amplitude não superior a 0,98 V serão suprimidos ou atenuados. Da mesma
forma, NMH representa o máximo ruído tolerável na entrada no estado alto. Em nosso exemplo,
NMH 5 2,055 2,95 V, indicando que a capacidade de nosso circuito para atenuar ruídos com
picos negativos de amplitudes que não excedam 2,95 V. O circuito de nosso exemplo particular
tolera ruído mais facilmente no estado de entrada alto do que no estado de entrada baixo. Usando
um FET com um valor mais elevado de Vt, como Vt 2 V, vai deslocar a CTT para a direita au-
mentando, assim, a NML, embora à custa de uma redução na NMH, resultando em margens de ruído
mais equilibradas.
3.7 OPERAÇÃO EM PEQUENOS SINAIS DO MOSFET

Vamos agora prosseguir com uma investigação mais sistemática da operação em pequenos sinais,
introduzida na seção anterior. Vamos começar com o circuito da Fig. 3.45a, em que estamos usando
uma fonte cc VGS para polarizar o FET em algum ponto quiescente Q0 Q0(ID, VGS) na curva quadrática
(veja a Fig. 3.46a) e a fonte VDD, juntamente com a resistência RD, para polarizar o FET no ponto de
VDD VDD
ID
RD ID RD RD id
id
vDS
vGS vds
M M M
VDS vgs vds

VGS VDS vgs

VGS

(a) (b) (c)
FIGURA 3.45 Análise sistemática do MOSFET como um amplificador de pequenos sinais. O circuito real é
mostrado em (b), enquanto (a) mostra sua versão para grandes sinais ou versão cc e (c) mostra sua versão
para pequenos sinais ou versão ca.
operação correspondente Q0 Q0(ID, VDS) na região ativa (veja a Fig. 3.46b). Aplicando a Equação
(3.21) em Q0, temos
(3.52)
Juntamente com as curvas iD-vGS do FET, a Fig. 3.46b mostra também a curva do circuito externo visto
pelo dreno, uma curva conhecida como a reta de carga,
O ponto quiescente Q0 Q0(ID, VDS) se situa exatamente onde a curva correspondente do FET para um
dado valor de VGS intercepta a reta de carga.
Se agora ligarmos a fonte ca vgs como na Fig. 3.45b, o ponto de operação vai se mover para cima
e para baixo na curva quadrática, bem como para cima e para baixo na reta de carga da Fig. 3.46b. Na
Fig. 3.46, ilustramos uma alternação positiva de vgs, durante a qual o ponto de operação instantâneo
na Fig. 3.46a é Q1 Q1(ID id, VGS vgs) e na Fig. 3.46b é Q1 Q1(ID id, VDS vds). Queremos
encontrar uma relação entre a corrente ca id e as tensões ca vgs e vds. Aplicando a Equação (3.21) em
Q1, obtemos
Reagrupando, temos
(3.53)
Para VDS 1, podemos aproximar (k兾2)(VGS Vt)2 ⬵ ID e reescrever como
em que VOV VGS Vt, como usual. Desde que possamos ignorar termos de ordem superior envolven-
do produtos entre grandezas ca e potências envolvendo grandezas ca, a expressão anterior nos permite
escrever
(3.54)
VDDRD
Corrente do dreno iD
Corrente do dreno iD
Reta de carga
Q1 Q1 VGS vgs
ID id ID id
Q0 gm Q0
ID ID VGS
1ro
0 0
0 VGS VGS vgs 0 VDS vds VDS VDD
Tensão porta-fonte vGS Tensão dreno-fonte vDS
(a) (b)
FIGURA 3.46 Ilustração gráfica do amplificador FET da Fig. 3.45.
em que gm é a já familiar transcondutância do FET introduzida na Equação (3.25) e repetida aqui em

suas três formas equivalentes
(3.55)
(3.56)
é a familiar resistência de saída do dreno. Como mostrado na Fig. 3.46, gm e 1/ro representam, respec-
tivamente, a inclinação da curva iD-vGS e a inclinação da curva iD-vDS em Q0. Ambos os parâmetros de-
pendem da corrente de operação ID. Além disso, o fato de que 1/ro gm indica uma dependência mais
fraca de id em relação a vds, do que em relação a vgs.
Queremos avaliar em que condições podemos ignorar termos de ordem superior na Equação
(3.53). Por inspeção, o termo quadrático pode ser ignorado desde que o sinal vgs seja mantido pequeno
o suficiente para satisfazer a condição , isto é
(3.57)
Por razões óbvias, a Equação (3.45) é chamada de aproximação para pequenos sinais e a Equa-
ção (3.57) quantifica a validade de tal aproximação.
EXEMPLO 3.27
(a) Suponha que vgs, na Fig. 3.46a, é um sinal ca com valores de pico de Vm. Se ID 1 mA e VOV
1 V, encontre o valor máximo de Vm para um erro associado à aproximação de pequenos sinais
não superior a 10%.
(b) Use a aproximação de pequenos sinais para estimar os valores de pico de id.
(c) Encontre os valores de pico exatos de id, compare com os valores aproximados e comente.
Solução
(a) Com referência à Equação (3.57), imponha Vm 0,1 (2VOV) 0,1 (2 1) 0,2 V
(b) Pela Equação (3.55), gm 2ID兾VOV 2 1兾1 2 mA/V. A aproximação para pequenos sinais
da Equação (3.54) prevê, para id, valores de pico de Im gm(Vm) 2(0,2) 0,4 mA.
(c) Com os dados do problema, k 2ID兾V 2OV 2 1兾12 2 mA/V2. Pela Equação (3.53), os valo-
res de pico exatos de id são, respectivamente, gmVm (k兾2)V 2m [0,4 (2兾2)0,22] mA, ou
0,44 mA e 0,36 mA, respectivamente. Devido à curvatura da característica iD-vDS, a aproxima-

ção de pequenos sinais subestima o pico de corrente positivo por 10% e superestima o pico de
corrente negativo por 10%.
䊉
Assim como usamos o equivalente cc da Fig. 3.45a para investigar as condições de polarização
de nosso FET, vamos usar o equivalente ca da Fig. 3.45c para investigar sua operação como um ampli-
ficador. De fato, esse equivalente fornece, pela LKT, lei de Ohm e Equação (3.54),
Agrupando os termos comuns e resolvendo para vds, podemos escrever
indicando que nosso circuito amplifica vgs pelo ganho gm(RD//ro). Para termos uma ideia, considere
gm 1 mA/V, RD 10 k e ro 100 k. Então, vds 9,1vgs.
A necessidade de realizar as análises cc e ca separadamente será ilustrada adicionalmente à me-
dida que prosseguirmos. As Figs. 3.20 e 3.21 apresentaram modelos do MOSFET para grandes sinais
com o propósito de facilitar a análise cc, como exemplificado nas Figs. 3.30 e 3.32. Precisamos agora
desenvolver um modelo do MOSFET para pequenos sinais para facilitar a análise ca.
O modelo para pequenos sinais

A Fig. 3.47 mostra o modelo de pequenos sinais do MOSFET. A função desse modelo, também cha-
mado de modelo incremental, ou simplesmente de equivalente ca, é fornecer uma representação de cir-
cuito da dependência de id em relação a vgs e vds, como expresso pela Equação (3.54). Como sabemos,
a dependência em relação a vds é muito mais fraca do que aquela em relação a vgs, sendo essa a razão
pela qual o segundo termo na Equação (3.54) é, às vezes, ignorado a fim de acelerar os cálculos. Neste
capítulo, estamos limitando nosso estudo a aplicações do MOSFET em que o corpo e a fonte estão
conectados juntos e o modelo da Fig. 3.47 é adequado para esse tipo de investigação. Caso seja permi-
tido que a fonte flutue independentemente do corpo, o efeito de corpo resultante requer refinamentos
adicionais no modelo de pequenos sinais apresentado aqui (este será o assunto do próximo capítulo).
As definições dos parâmetros de pequenos sinais (para o caso do MOSFET canal n) e seus cálculos
estão resumidos na Tabela 3.1.
É importante salientar que o modelo da Fig. 3.47 se aplica a ambos os tipos de MOSFET, nFET
e pFET, sem alteração nas polaridades de tensão ou nos sentidos de corrente. Para ver o porquê, con-
sidere o efeito de aumentar vGS de vgs em ambos os dispositivos. No MOSFET canal n, iD também vai
aumentar, porém no MOSFET canal p iD vai diminuir. Consequentemente, id terá o mesmo sentido que
iD no nFET (id entrando no terminal do dreno), porém o sentido oposto de iD no pFET: como iD flui
para fora do terminal do dreno, id estará entrando no terminal do dreno, assim como no caso do nFET.
D D
id
id G D id

G vgs gmvgs ro G

vgs vgs
S
S S
FIGURA 3.47 Modelo do MOSFET para pequenos sinais. Esse modelo se aplica tanto para o MOSFET canal
n quanto para o MOSFET canal p.
Ressalta-se que o modelo de pequenos sinais não deve ser confundido com os modelos de grandes
sinais. Esses últimos são utilizados em análises cc, cujos exemplos já vimos. O primeiro é usado em
análise ca, a ser demonstrada a seguir.
TABELA 3.1 Resumo dos parâmetros de pequenos sinais

Definição Cálculo
Um circuito de MOSFET generalizado

Como nossa primeira aplicação do modelo de pequenos sinais, vamos investigar o circuito de MOS-
FET generalizado da Fig. 3.48a, similar àquele da Fig. 3.45b, exceto pela inclusão da resistência adi-
cional RS. Nossa análise vai revelar uma série de relações interessantes decorrentes da interação entre o
FET e os elementos de circuito circundantes. Além disso, vai fornecer algumas expressões gerais que
nos ajudarão a acelerar a análise ca de futuros amplificadores de MOSFET.
A função das fontes cc VG e VDD é polarizar o FET em alguma corrente cc ID na região de satu-
ração. Ligando a fonte ca de entrada vg, teremos como resultado a corrente ca de dreno id, bem como
as tensões ca de saída vd e vs. Queremos investigar como os pequenos sinais id, vd e vs estão relaciona-
dos a vg. Também queremos encontrar as resistências para pequenos sinais obtidas olhando para os
terminais da porta, da fonte e do dreno, as quais vamos denotar como Rg, Rs e Rd. (Observe o uso de
subscritos minúsculos para distingui-las das resistências externas ao FET, identificadas por subscritos
maiúsculos.)
Como uma regra, a fim de realizar a análise de pequenos sinais de um circuito de MOSFET,
• Substituímos o FET por seu modelo de pequenos sinais.
• Mostramos apenas os sinais ca, como ilustrado no circuito equivalente da Fig. 3.48b. As tensões
de polarização (VG e VDD), assim como todos os outros componentes cc (VS, VD e ID), não apa-
recem nesse equivalente porque eles são constantes e, portanto, não possuem componentes ca.
Consequentemente, quando vamos do circuito real para o seu equivalente de pequenos sinais,
definimos todas as tensões cc e todas as correntes cc iguais a zero.
VDD
ID
RD id
id vd
RD
vd
vg vgs gmvgs ro

vg
vs VD
vs
VG RS
VS RS id
(a) (b)
FIGURA 3.48 (a) Um circuito de MOSFET generalizado e (b) seu equivalente para pequenos sinais.
Prossigamos agora para encontrar as relações e as resistências de pequenos sinais mencionadas ante-
riormente.
• Transcondutância de pequenos sinais do circuito Gm id /vg. Tendo como referência a Fig.
3.48b, a LKC fornece,
Agora, pela lei de Ohm, 0 vd RDid, ou

(3.58)
Novamente, pela lei de Ohm,
(3.59)
Também, pela definição, vgs vg vs, ou

(3.60)
Substituindo vgs, vd e vs na expressão para id e agrupando os termos comuns, obtemos

(3.61)
em que Gm, chamada de transcondutância do circuito (não confundi-la com a transcondutância

do FET individual, gm), é dada por
(3.62a)
À media que avançarmos, vamos verificar que, em amplificadores de MOSFET discretos, nor-
malmente temos (RD RS)兾ro 1, de modo que a Equação (3.62a) é simplificada para
(3.62b)
Observe que, para RS 0, temos Gm gm, porém, para RS 0, temos Gm gm. Essa redução da
transcondutância, referida como degeneração, decorre do fato de que a queda de tensão RSid sub-
trai da entrada vg para produzir um sinal de controle reduzido para a fonte dependente, de acordo
com a Equação (3.60). Assim, a corrente id (gmvgs) também será reduzida. Uma investigação
mais sistemática da degeneração revela que RS fornece uma função de realimentação negativa,
como mencionado em conexão com o Exemplo 3.19. Embora esse assunto seja examinado de for-
ma sistemática no Capítulo 7, basta dizer aqui que a presença de RS, adequadamente chamada de
resistência de degeneração de fonte, não apenas reduz a transcondutância, mas também afeta a re-
sistência para pequenos sinais Rd obtida olhando para o dreno, como estamos prestes a descobrir.
• O ganho de tensão para pequenos sinais vd /vg da porta para o dreno. Pelas Equações (3.58),
(3.61) e (3.62a), esse ganho é
(3.63a)
O sinal negativo indica uma amplificação inversora da porta para o dreno: alternações positivas
(negativas) em vg resultam em alternações negativas (positivas) em vd. Se a condição (RD RS)
ro é atendida, a Equação (3.63a) simplifica para
(3.63b)
• O ganho de tensão para pequenos sinais vs /vg da porta para a fonte. Pelas Equações (3.59),
(3.61) e (3.62), esse ganho é
(3.64a)
indicando que vs está em fase com vg. Se a condição (RD RS) ro é atendida, a Equação (3.64a)
simplifica para
(3.64b)
O ganho da porta para a fonte é um pouco menor do que a unidade, dependendo de quão grande
o produto gmRS é em comparação com a unidade. Resumimos isso dizendo que a fonte segue a
porta.
• A resistência para pequenos sinais Rg obtida olhando para a porta. Como sabemos, o eletro-
do da porta é a placa de um pequeno capacitor, que drena uma corrente desprezível, pelo menos
até frequências moderadas. Para fins práticos, podemos, então, dizer que a resistência obtida
olhando para a porta de um MOSFET é
(3.65)
EXEMPLO 3.28
Um dado MOSFET com k 0,5 mA/V2 e 0,01 V1 é polarizado em ID 1 mA. Se RD 10 k e
RS 2,0 k, estime os ganhos vd /vg e vs /vg.
Solução
Pelas Equações (3.55) e (3.56), temos gm 1兾(1 k) e ro 100 k. Explorando o fato de que (RD
RS) ro (12 100), usamos as expressões aproximadas das Equações (3.63b) e (3.64b) para encontrar
• A resistência para pequenos sinais Rs obtida olhando para a fonte. Para encontrar essa resis-
tência, faça vg → 0 no equivalente ca da Fig. 3.48b, aplique uma tensão de teste vs ao terminal da
fonte como na Fig. 3.49a (note que a resistência externa RS não influencia nesse teste), encontre a
corrente resultante is e, finalmente, determine Rs vs/is. Assim, somando as correntes que entram
no nó da fonte, obtemos
Mas, vgs vg vs 0 vs vs e vd RDis. Substituindo, agrupando os termos comuns e re-

solvendo para a relação vs/is, obtemos, após manipulações algébricas apropriadas,
(3.66a)
Devido à ação de acoplamento exercida por ro, Rs depende também da resistência externa conec-
tada ao dreno RD, e dizemos que, refletida para a fonte, RD é divida por (1 gmro). MOSFETs
vd RD

is
vgs gmvgs ro vgs gmvgs ro vd
id

vs
vs is RS id

(a) (b)
FIGURA 3.49 Circuitos de teste para encontrar (a) a resistência para pequenos sinais Rs obtida olhando para
a fonte e (b) a resistência para pequenos sinais Rd obtida olhando para o dreno.
geralmente têm gmro 1. Além disso, amplificadores de MOSFET discretos normalmente têm
RD ro. Sob essas condições, a Equação (3.66a) simplifica para
(3.66b)
Observe a similaridade com os TBJs.

• A resistência para pequenos sinais Rd obtida olhando para o dreno. Para encontrar essa re-
sistência, faça vg → 0 no equivalente ca da Fig. 3.48b, aplique uma tensão de teste vd ao terminal
do dreno como na Fig. 3.49b (note que a resistência RD não influencia nesse teste), encontre a
corrente resultante id e, finalmente, determine Rd vd/id. Assim, a LKC no nó da fonte fornece
Agrupando os termos comuns e resolvendo para a relação vd/id obtemos
(3.67a)
Devido à ação de acoplamento exercida por ro, Rd depende também da resistência externa conec-
tada ao terminal fonte, e dizemos que, refletida para o dreno, RS é multiplicada por (1 gmro).
Novamente, explorando o fato de que gmro 1 e que amplificadores de MOSFET discretos usu-
almente têm RS ro, simplificamos a Equação (3.67a) como
(3.67b)
Observamos que, com RS 0, obtemos Rd ro, mas, com RS 0, obtemos Rd ro. Esse aumento
em Rd é o resultado da já mencionada ação de realimentação negativa pela resistência de dege-
neração de fonte RS. (Observe também a similaridade com os TBJs.)
É interessante contrastar os efeitos que o FET tem sobre suas resistências externas: enquanto RD
refletida para a fonte é dividida por (1 gmro), RS refletida para o dreno é multiplicada por (1 gmro).
Por conveniência, as características para pequenos sinais estão organizadas nas tabelas da Fig. 3.50
para o equivalente ca mostrado.
RD
Rd
Exato Aproximado
id _________________
gm gm
Gm __
vg 1 g R (R R )r Gm _______
id vd m S D S o
1 gmRS
gmRD
vd _________________
__ __ gmRD
vd _______
vg 1 g R (R R )r
vg 1 gmRS
m S D S o
gmRS
vg
vs _________________
__ vs _________
__ 1
Rg
vg vg
vs 1 gmRS (RD RS)ro 1 1(gmRS)
Rg Rg
Rs
RS
Rs __
1
( ) RD
______
gm //ro 1 g r
m o
Rs __
g
1
m
Rd ro(1 gmRS) RS Rd ro(1 gmRS)
FIGURA 3.50 Resumo dos ganhos e das resistências terminais para pequenos sinais e aproximações para
projetos discretos.
EXEMPLO 3.29
(a) Usando os parâmetros do FET para pequenos sinais do Exemplo 3.28, estime Rs se RD 0.
(b) Estime Rd se RS 5 k.
Solução
(a) Explorando o fato de que 1兾gm ro, usamos a Equação (3.66b) para encontrar
(b) Como RS ro, usamos a Equação (3.67b) para encontrar
3.8 AMPLIFICADORES DE TENSÃO BÁSICOS EMPREGANDO MOSFETS

Dependendo de em qual terminal aplicamos o sinal de entrada e de qual terminal obtemos o sinal de
saída, um MOSFET pode ser utilizado em qualquer uma das seguintes três configurações amplificado-
ras: fonte comum, dreno comum ou porta comum. Nas análises a seguir, vamos assumir que o corpo e a
fonte estão ligados juntos, de modo que o MOSFET é operado como um dispositivo de três terminais.
Visualizando um amplificador como um bloco de duas portas, é evidente que um dos terminais do FET
de três terminais será comum a ambas as portas; daí a razão para as designações acima.
Atualmente, a maior parte dos circuitos de MOSFETs é implementada na forma de circuitos inte-
grados usando MOSFETs para fornecer tanto funções ativas (como uma amplificação) quanto passivas
(como polarização cc ou carregamento ativo). No entanto, antes de nos voltarmos para circuitos de vá-
rios transistores, precisamos dominar os estágios de transistores únicos, e a melhor forma de fazer isso
é focar em um único MOSFET cercado por componentes já conhecidos, como resistores e capacitores.
Os circuitos resultantes, denominados circuitos discretos porque podemos construí-los no laboratório
usando componentes de prateleira (componentes discretos), proporcionam não apenas uma perspectiva
Rsig Ro

vsig vi Ri aoc vi RL vo

FIGURA 3.51 Diagrama de blocos de um amplificador de tensão.
histórica, mas também são mais fáceis de entender e, ainda, revelam aspectos importantes que também
se aplicam a implementações de circuitos integrados.
A Fig. 3.51 mostra o diagrama de blocos de um amplificador de tensão. O amplificador recebe
sua entrada v de uma fonte de sinal vsig com resistência interna Rsig e fornece sua saída vo a uma carga
resistiva RL. O amplificador é unicamente caracterizado em termos de sua resistência de entrada Ri,
resistência de saída Ro e ganho de tensão em circuito aberto aoc. Na entrada do amplificador, temos
um divisor de tensão, o que resulta em um efeito de carga na entrada (ou carregamento da entrada)
(3.68)
Da mesma forma, na saída do amplificador temos outro divisor de tensão, resultando em um efeito de
carga na saída (ou carregamento da saída)
(3.69)
Observamos que
(3.70)
isto é, aoc representa o ganho com o qual o amplificador amplificaria sua entrada vi na ausência de qual-
quer carga na saída. Consequentemente, é chamado de ganho de tensão em circuito aberto ou também,
ganho de tensão sem carga. Eliminando vi das equações anteriores, obtemos o ganho de tensão do
sinal para a carga ou ganho de tensão global
(3.71)
À medida que o sinal avança da fonte para a carga, ele primeiro sofre alguma atenuação na entrada
do amplificador, em seguida é amplificado por aoc e, finalmente, sofre alguma atenuação adicional na
saída.
A configuração fonte comum (FC)

No circuito da Fig. 3.52, o amplificador é constituído pelo FET e componentes circundantes. Para
evitar que a fonte e a carga perturbem as condições cc do FET, usamos os capacitores de acoplamento
ca C1 e C2. Além disso, para estabelecer um terra ca no terminal da fonte, usamos um capacitor de
passagem (ou capacitor de desvio ou, ainda, capacitor bypass) C3.
Em cc, os capacitores não drenam qualquer corrente e, portanto, funcionam como circuitos aber-
tos. De fato, no equivalente cc da Fig. 3.53a, os capacitores foram omitidos por completo. Além disso,
para simplificar a análise cc, assumimos 0 e usamos um sumidouro de corrente cc ID para polarizar
o FET. Esse sumidouro poderia ser implementado com outro FET, como um espelho de corrente (não
vamos nos preocupar com esses detalhes aqui). As tensões cc são, então,
(3.72)
VDD
RD
C2 vo
Rsig vi C1
Ro
RL
vsig RG
Ri
ID C3
VSS
FIGURA 3.52 O amplificador fonte comum (FC).
em que . Quando o circuito é energizado, cada capacitor irá carregar até suas placas
atingirem as tensões cc de seus nós correspondentes. Por exemplo, enquanto a placa inferior de C3 per-
manece no potencial do terra, a placa superior carregará até atingir o potencial VS que, nesse circuito,
é negativo. Da mesma forma, a placa da esquerda de C2 vai carregar até atingir VD, enquanto sua placa
da direita é levada para 0 V por RL.
Ao analisar um amplificador de tensão, estamos interessados em seu ganho de tensão global
vo /vsig. Pela equação (3.71), isso requer encontrar a resistência de entrada Ri vista pela fonte de sinal, a
resistência de saída Ro vista pela carga e o ganho de tensão sem carga aoc. Encontramos esses parâme-
tros trabalhando com o equivalente ca da Fig. 3.53b. No entanto, uma vez que os parâmetros de peque-
nos sinais gm e ro dependem da polarização cc do FET, precisamos analisar também o seu equivalente
cc da Fig. 3.53a. Antes de continuar, é importante chamar a atenção do leitor para a diferença entre a
análise cc e a análise ca, bem como para a necessidade de mantê-las separadas!
Partindo do circuito original da Fig. 3.52 para seu equivalente cc da Fig. 3.53a, aplicamos o
seguinte procedimento:
• Procedimento de análise cc:
• Defina todas as fontes ca iguais a zero.
• Substitua o MOSFET por seu modelo de grandes sinais (assuma 0 para simplificar).
• Substitua todos os capacitores por circuitos abertos.
VDD
RD ID
VD
VG Rsig vi vo
k (V V )2
2 GS t

VGS
RG VS vsig Ri RG vgs gmvgs ro RD Ro RL

ID
VSS
(b)
(a)
FIGURA 3.53 Equivalentes (a) cc e (b) ca do amplificador FC da Fig. 3.52.

De modo similar, partindo do circuito original da Fig. 3.52 para seu equivalente ca da Fig. 3.53b, apli-
camos o seguinte procedimento:
• Procedimento de análise ca:
• Defina todas as fontes cc iguais a zero.
• Substitua o MOSFET por seu modelo de pequenos sinais, inclusive de ro.
• Substitua todos os capacitores por curtos-circuitos.
Tendo como referência a Fig. 3.53b, notamos por inspeção que
(3.73)
Além disso, pela lei de Ohm, temos
Fazendo RL → obtemos vo (ro//RD)gmvi. Mas, de acordo com a Equação (3.70), a relação vo/vi no
limite RL → é o ganho de tensão sem carga, então
(3.74)
Uma vez obtidas expressões para Ri, Ro e aoc, finalmente aplicamos a Equação (3.71) para encontrar o
ganho global.
EXEMPLO 3.30
No circuito da Fig. 3.52, considere VDD VSS 12 V, ID 1 mA, RG 1 M e RD 10 k e
assuma que o FET tem Vt 1,0 V, k 0,5 mA/V2 e 0,01 V1. Assumindo ainda Rsig 0,1 M,
RL 30 k e
encontre as tensões em todos os nós do circuito, expresse cada uma delas como a soma dos componen-
tes cc e ca como na Equação (3.48) e mostre-as explicitamente no circuito.
Solução
Temos , de modo que a Equação (3.72) fornece
Além disso, e ro 1兾ID 1兾(0,01 1) 100 k. Conse-

quentemente, as Equações (3.73) e (3.74) fornecem
Também, a Equação (3.68) fornece . Finalmente, usamos a

Equação (3.71) para encontrar
As tensões nos nós estão mostradas na Fig. 3.54. O leitor deve verificar cada uma delas em detalhes.
12 V
2 V (634 mV)cos ( t 180)
0 V (90,9 mV)cos t 10 k 0 V (634 mV)cos ( t 180)

C2
0,1 M C1
10,7 k
30 k
(100 mV)cos t
1M 3 V 0 mV
1M
C3
1 m
12 V
FIGURA 3.54 Circuito do Exemplo 3.30, mostrando os componentes de tensão cc e ca em cada nó.
䊉
O procedimento sistemático de redesenhar um amplificador em suas formas cc e ca, como exem-

plificado na Fig. 3.53, embora altamente recomendado para o iniciante, pode se mostrar em breve
um exagero à medida que buscarmos acelerar o processo de análise. Com a experiência, algumas das
etapas intermediárias podem ser realizadas mentalmente, sem ter que desenhar circuitos equivalentes
detalhados. Além disso, podemos usar inspeção para aproveitar uma grande parte dos resultados desen-
volvidos em conexão com o circuito generalizado da Fig. 3.48 e resumidos na Fig. 3.50. Vamos ilustrar
esse procedimento com uma variedade de exemplos à medida que prosseguirmos.
EXEMPLO 3.31
O circuito mostrado na Fig. 3.55a é uma implementação popular com única fonte de alimentação do
amplificador FC. A função de R1 e R2 é polarizar a porta em alguma tensão intermediária entre a ali-
mentação de 10 V e o terra e a função de RS é definir o valor da corrente de polarização ID.
(a) Assumindo Vt 1,5 V, k 0,8 mA/V2 e 0,02V1, encontre os parâmetros de pequenos sinais
Ri, Ro e aoc vo/vi.
(b) Encontre o ganho global se o circuito é alimentado por uma fonte com Rsig 100 k e alimenta
uma carga de RL 75 k.
Solução
(a) Primeiro precisamos encontrar a corrente de polarização ID. Considerando que em cc todos os
capacitores funcionam como circuitos abertos, é evidente que a versão cc de nosso amplificador
é do tipo da Fig. 3.34a. Procedendo como no Exemplo 3.23 com 0 para simplificar a análise
cc, encontramos facilmente ID 0,4 mA. Temos, portanto,
Em seguida, considere o equivalente ca da Fig. 3.55b, em que notamos que a ação de desvio de
C3 coloca a fonte no terra ca. Consequentemente, aproveitamos os resultados tabulados na Fig.
3.50, porém com RS 0. Por inspeção,
10 V
RD
R1 10 k C2 vo
2,2 M RD
vi C1
vo
Ro Rd
Ri R2 vi Ro
1,8 M RS C3
5k
R1 R2 Rg
Ri
(a) (b)
FIGURA 3.55 (a) Amplificador FC com alimentação única do Exemplo 3.31 e (b) seu equivalente ca.
(b) Devido ao efeito de carga na entrada e na saída, o ganho cai para
EXEMPLO 3.32
O amplificador FC com alimentação única da Fig. 3.56a utiliza um alternativa popular de polarização
conhecida como polarização com realimentação. O nome deriva da presença da resistência RF, que
alimenta a tensão cc do dreno de volta para a porta. Como IG 0, a queda de tensão através de RF é 0
V, indicando que o FET opera com VG VD, isto é no modo diodo e, portanto, em saturação.
(a) Assumindo Vt 2,0 V, k 1,0 mA/V2 e 0,033 V1, encontre o ponto de operação cc do FET,
assim como aoc vo/vi, Ri (a resistência de entrada com a porta de saída em circuito aberto) e Ro
(a resistência de saída com a porta de entrada curto-circuitada).
(b) Assumindo que vi é um sinal ca com amplitude Vim, qual é o valor máximo de Vim, se quiser-
mos manter o erro associado à aproximação de pequenos sinais dentro de 10%? Qual é a am-
plitude correspondente Vom da saída? O FET está operando durante todo o tempo na região
ativa?
9V
RD 12 k
C2 vo RF vo
RF 10 M
ii
C1 Ro vi Ri gmvi ro RD Ro
vi
Ri
(a) (b)
FIGURA 3.56 (a) Amplificador FC com polarização com realimentação e (b) seu equivalente ca.
Solução
(a) Temos , de modo que Fazendo
e resolvendo como usual, obtemos ID 0,5 mA e VDS 3,0 V. Além disso, gm 1,0 mA/V e
ro 60,6 k.
Para encontrar os parâmetros de pequenos sinais, precisamos trabalhar explicitamente com
o equivalente para pequenos sinais da Fig. 3.56b. (Observe que a presença da resistência de rea-
limentação RF nos impede de aproveitar os resultados da Fig. 3.50!) Dado que Ro é a resistência
do nó de saída no limite em que vi → 0, encontramos, por inspeção,
Ro RF//ro//RD 10.000//60,6//12 10 k
Para encontrar aoc, aplicamos a LKC ao nó de saída e obtemos
Agrupando os termos comuns e resolvendo para a relação vo/vi temos
em que exploramos o fato de que 1/RF gm. A resistência de entrada é encontrada como Ri vi /
ii, em que ii (vi vo)兾RF. Substituindo vo aoc vi e agrupando os termos comuns, obtemos ii
vi(1 aoc)兾RF. Consequentemente,
É interessante notar que, quando refletida para a entrada, a resistência de realimentação RF é di-
vidida pelo fator (1 aoc), um fenômeno conhecido como efeito Miller (mais detalhes sobre esse
efeito nos Capítulos 6 e 7).
(b) Para um erro não superior a 10%, a Equação (3.57) exige que mantenhamos Vim (2VOV)兾10
(2 1)兾10 0,2 V. A amplitude da saída correspondente é Vom ⬵ |aoc| Vim 10 0,2
2 V. A tensão cc no dreno é VD 3 V e a operação na região ativa, ou saturação, é mantida até
VD VOV 1 V. A máxima excursão para baixo permitida para o dreno é, portanto, 2 V, indican-
do que nosso amplificador vai mal acomodar uma entrada com 0,2 V de valor de pico.
䊉
Estimativa rápida para o ganho da configuração FC

Na prática diária, um engenheiro muitas vezes precisa chegar a uma estimativa rápida, ainda que apro-
ximada, para o ganho de um amplificador de MOSFET. Os exemplos anteriores revelam que a confi-
guração FC tende a fornecer aoc gmRo. Em projetos discretos, Ro é geralmente dominada por RD,
indicando que podemos aproximar aoc ⬵ gmRD. Fazendo gm 2ID/VOV, podemos estimar o ganho sem
carga de um amplificador FC do tipo discreto, como
(3.75a)
Em outras palavras, o valor do ganho sem carga de um amplificador FC é a razão entre a queda de
tensão através de RD e metade da sobretensão de condução VOV. Para o circuito do Exemplo 3.30, a
Equação (3.75a) fornece a estimativa aoc ⬵ 2(10 1)兾2 10 V/V, em concordância razoável com
o valor calculado de 9,09 V/V. Da mesma forma, as estimativas para os Exemplos 3.31 e 3.32 são
aoc ⬵ 2(10 0,4)兾1 8 V/V e aoc ⬵ 2(12 0,5)兾1 12 V/V. Ambas concordam razoavel-
mente com os valores calculados de 7,4 V/V e 10 V/V.
O estudante já familiarizado com os transistores bipolares de junção (TBJs) vai observar que a
expressão aoc ⬵ RDID兾(0,5VOV) para o amplificador FC é similar à expressão aoc ⬵ RCIC兾VT para
o amplificador emissor comum (EC). No entanto, considerando que VT 26 mV, enquanto 0,5VOV
geralmente é da ordem de um volt, é evidente que, sob condições de polarização similares, o ganho
disponível de um FET tende a ser muito menor do que o ganho disponível de um TBJ. Isso é devido
à transcondutância notadamente menor dos FETs. No projeto de CIs, o ganho da configuração FC é
aumentado usando uma fonte de corrente no lugar de RD. Como veremos no Capítulo 4, tal fonte é
implementada com um MOSFET canal p.
Exercício 3.3
Mostre que se também levarmos ro em consideração, então a Equação (3.75a) se torna
(3.75b)
Configuração fonte comum com degeneração de fonte (FC-DF)

ou com resistência de fonte
O circuito da Fig. 3.57 é similar ao amplificador FC da Fig. 3.52, exceto pela presença da resistência
em série com o terminal de fonte do FET. Considerando o seu equivalente ca da Fig. 3.58, observamos
que, com exceção da presença do divisor de tensão de entrada e da carga de saída, o circuito é idêntico
àquele da Fig. 3.50. Podemos novamente utilizar as expressões desenvolvidas anteriormente, desde
que façamos . Por inspeção,
(3.76a)
Como sabemos, um dos efeitos da resistência de degeneração de fonte RS é elevar a resistência obtida
olhando para o dreno de ro para Consequentemente, temos agora
(3.76b)
VDD
RD
C2 vo
Rsig vi C1
Ro RL
vsig Ri RG
RS
ID C3
VSS
FIGURA 3.57 Amplificador fonte comum com degeneração de fonte (FC-DF).

RD
vo
Rsig Rd
vi
Ro RL
vsig Ri RG Rg

RS
FIGURA 3.58 Equivalente ca do amplificador FC-DF da Fig. 3.57.
O ganho de tensão sem carga, definido como a relação vo /vi no limite em que RL → , é agora
(3.77)
em que exploramos o fato de que, em projetos discretos, temos (RD RS) ro. Comparando a Equação
(3.77) com a Equação (3.74), observamos que a presença de RS faz aoc cair de aproximadamente gmRD
para aproximadamente gmRD兾(1 gmRS). Essa redução se deve à ação de realimentação negativa, ou
ação degenerativa, fornecida por RS. Reescrevendo na forma alternativa
(3.78)
temos uma regra prática útil para uma estimativa rápida do ganho da configuração FC-DF:
O ganho sem carga da porta para o dreno é a (o negativo da) relação entre a resistência do dreno
e a resistência da fonte total.
Uma vez obtidas expressões para Ri, Ro e aoc, podemos aplicar a Equação (3.71) para encontrar o ganho
global.
EXEMPLO 3.33
(a) Investigue o efeito de inserir uma resistência de degeneração de fonte RS 2 k no circuito FC
do Exemplo 3.30 e, assim, transformá-lo em um circuito FC-DF do tipo da Fig. 3.57.
(b) Estime RS para um ganho sem carga de 2 V/V.
Solução
(a) Todas as tensões e correntes cc permanecem as mesmas, assim como gm ( 1 mA/V) e ro (
100 k). A inserção de RS 2 k no circuito tem os seguintes efeitos:
• Rd cresce de 100 k para 100(1 1 2) 300 k.
• Ro cresce de 9,09 k para 10//300 9,68 k.
• aoc diminui (ou degenera) de 9,09 V/V para (1 9,68)兾(1兾1 1 2) 3,23 V/V.
Usando a Equação (3.71), encontramos que vo é alterado para
(b) Use a Equação (3.78) para impor 2 ⬵ 10兾(1兾1 RS). Isso leva a RS 4 k.
䊉
Seleção do capacitor
Antes de finalizarmos o assunto “amplificadores de MOSFET discretos”, vamos abordar a questão
de como selecionar as várias capacitâncias nos circuitos discutidos anteriormente. Quando a fonte de
sinal é ligada, queremos que cada capacitância C funcione como um curto ca na frequência da fonte
fsig. Fisicamente, isso requer que selecionemos C grande o suficiente para impedir o seu carregamento/
descarregamento significativo em resposta às alternações do sinal ca.
Como sabemos, a impedância apresentada por uma capacitância C na frequência do sinal fsig é
ZC( jfsig) 1兾( j2 fsig). Para essa capacitância funcionar efetivamente como um curto ca em fsig, essa
impedância deve ser tal que
em que Req é a resistência equivalente vista pela própria capacitância C. Essa condição é reescrita em
termos de C como
(3.79)
Se o circuito é projetado para operar ao longo de uma faixa de frequências, então devemos usar a
frequência mais baixa fsig(min) na condição anterior. É uma boa prática usar C ⬵ 10兾(2 Req fsig(min)).
EXEMPLO 3.34
Especifique valores adequados de capacitâncias no amplificador FC da Fig. 3.54 para operação ao
longo da faixa de áudio.
Solução
A faixa de áudio se estende de 20 Hz até 20 kHz, de modo que fsig(min) 20 Hz.
• Para C1, temos Req1 Rsig Ri 0,1 1 1,1 M, então C1 1兾(2 1,1 106 20) ⬵
7 nF (use 100 nF).
• Para C2, temos Req2 Ro RL 10,7 30 40,7 k, então C2 1兾(2 40,7 103 20) ⬵
0,2 F (2 F).
• Para C3, temos Req3 Rs ⬵ 1兾gm 1 k, então C3 1兾(2 103 20) ⬵ 8 F(100F).
䊉
3.9 SEGUIDORES DE TENSÃO E DE CORRENTE DE MOSFETS

Nesta seção, vamos analisar as duas configurações de interesse restantes de amplificadores com um
único FET, as configurações dreno comum e porta comum. Veremos que essas configurações encontram
aplicação como seguidores (buffers) de tensão e seguidores (buffers) de corrente, respectivamente.
VDD
Rsig vi C1
C2 vo Rsig vi
vsig RG
Ri
vo
Ri RG
ID Ro RL vsig Rg

Ro RL
VSS
(a) (b)
FIGURA 3.59 (a) A configuração dreno comum (DC) e (b) seu equivalente ca.
A configuração dreno comum (DC)

O amplificador dreno comum (DC) recebe a entrada na porta e entrega a saída na fonte. A implemen-
tação de circuito da Fig. 3.59a utiliza o mesmo esquema de polarização que o amplificador FC da Fig.
3.52. Considerando seu equivalente ca da Fig. 3.59b, observamos que ele é similar àquele da Fig. 3.50,
porém com RD 0. Em vez de repetir toda a rotina de análise de pequenos sinais, vamos simplesmente
reutilizar os resultados tabulados anteriormente, mas depois de fazer RD → 0 e modificar os índices
dos resistores e dos sinais como RS → RL, Rs → Ro e vs/vg → vo/vi. Isso produz os seguintes resultados:
(3.80)
No limite RL → , obtemos
Mas, de acordo com a Equação (3.70), a relação vo/vi no limite RL → é o ganho de tensão sem carga,
então
(3.81)
Como, em geral, gmro 1, o ganho sem carga da porta para a fonte é muito próximo da unidade. Fi-
sicamente, a tensão da fonte vs segue a tensão da porta vg, sendo essa a razão pela qual o amplificador
DC é também chamado de seguidor de fonte. Embora não seja um amplificador de tensão exemplar, a
configuração DC oferece as vantagens de resistência de entrada elevada e resistência de saída baixa,
o que torna essa configuração adequada para aplicações como um seguidor de tensão ou para redução
do efeito de carga entre estágios ou, ainda, para equipar uma amplificador FC com resistência de saída
baixa. Uma vez obtidas expressões para Ri, Ro e aoc, podemos agora aplicar a Equação (3.71) para en-
contrar o ganho global.
EXEMPLO 3.35
(a) No circuito da Fig. 3.59, considere VDD VSS 10 V, ID 1 mA e RG 5 M e assuma que
o FET tem Vt 1,0 V, k 0,5 mA/V2 e 0,01 V1. Também, assumindo Rsig 0,1 M,
RL 10 k e
encontre as tensões em todos os nós do circuito, expresse cada uma delas como a soma dos com-
ponentes cc e ca como na Equação (3.48) e mostre-as explicitamente no circuito.
(b) Verifique que o FET satisfaz a condição de aproximação de pequenos sinais da Equação (3.57).
Solução
(a) Temos, gm 1 mA/V, ro 100 k, 1/gm 1 k e gmro 100. Consequentemente,
(Como esperado, Ri é alta, Ro é baixa e aoc é próximo da unidade.) Além disso, pela regra do divi-
sor de tensão, temos vi [5兾(0,1 5)]vsig (0,980 V)cos t. Finalmente,
A tensões nodais estão mostradas na Fig. 3.60. O leitor deve verificar cada uma delas em detalhes.
0 V (0,980 V)cos t 10 V
3 V (0,882 V)cos t
0,1 M C1
0 V (0,882 V)cos t
C2
5,0 V (1,0 V)cos t
5M
5M
1 m 10 k
1k
10 V
FIGURA 3.60 Circuito do Exemplo 3.35 mostrando os componentes cc e ca de cada tensão nodal.
(b) Para o FET, temos vgs vi vo ⬵ (98 mV)cos t. Considerando que VOV 2 V, de modo que
2VOV 4 V, temos 0,098 4, confirmando, assim, a validade da aproximação de pequenos sinais.
Observação: apesar de nem vi, nem vo poderem ser considerados como pequenos sinais nesse circuito,
vgs pode! A razão para a capacidade do amplificador FC manusear linearmente mesmo sinais que não
são estritamente do tipo pequenos sinais deriva da ação de realimentação negativa (mais detalhes no
Capítulo 7) fornecida pela resistência da fonte (nesse caso, RL). De fato, RL desenvolve uma tensão vo
próxima de vi para produzir uma diferença que é um pequeno sinal, vgs vi vo.
䊉
EXEMPLO 3.36
A Fig. 3.61 mostra um seguidor de tensão com alimentação única. Para evitar que o seguidor carre-
gue a fonte de sinal de forma significativa, os valores de R1 e R2 devem ser escolhidos de modo que
R1//R2 Rsig. Como sempre, a função de RS é estabelecer a corrente de polarização ID. Assumindo
Vt 1,0 V, k 0,625 mA/V2 e 0,025 V1, encontre as resistências para pequenos sinais Ri e Ro e
estime o ganho global.
12 V
R1
10 M
Rsig vi C1
0,2 M C2
vsig Ri
vo

R2
20 M RS RL
Ro
4k 5k
FIGURA 3.61 Amplificador DC com alimentação única do Exemplo 3.36.
Solução
Procedendo como de costume, mas com 0 para facilitar nossos cálculos cc, encontramos
ID 1,25 mA, 1/gm 0,8 k, ro 32 k e gmro 40. Observando o equivalente ca da Fig. 3.62 en-
contramos, por inspeção,
Rg
Rsig vi
vsig Ri Rs
R1 R2
vo
RS Ro RL
FIGURA 3.62 Equivalente ca do circuito da Fig. 3.61.
Também temos Rs (1兾gm)//ro 0,8//32 0,78 k, de modo que podemos escrever, por inspeção,
Finalmente, o ganho global é
䊉
A configuração porta comum (PC)

O amplificador porta comum (PC) recebe a entrada no terminal fonte e entrega a saída no terminal
dreno. Como a resistência obtida olhando para a fonte geralmente é pequena (Rs ⬵ 1/gm), o sinal de
entrada natural para essa configuração é uma corrente, isig. Também, como a resistência obtida olhando
para o dreno é geralmente grande (Rd ro, ou mesmo Rd ro, se houver degeneração de fonte sufi-
ciente), o sinal de saída natural é também uma corrente, io. Assim como a configuração DC aproxima
um seguidor de tensão, que tem Ri → , Ro → 0 e vo/vsig → 1 V/V, a configuração PC aproxima um
seguidor de corrente, que tem
O amplificador PC é mostrado na Fig. 3.63a, em que a fonte de sinal é agora modelada com um equiva-
lente de Norton. Analisando o equivalente ca da Fig. 3.63b, observamos sua similaridade com o circui-
to generalizado da Fig. 3.50. Podemos novamente reutilizar as relações desenvolvidas anteriormente,
desde que façamos RS → Rsig, RD → RL, Rs → Ri e Rd → Ro. Os resultados são
(3.82)
(3.83)
A resistência de entrada Ri forma um divisor de corrente com a resistência da fonte de sinal Rsig, de
modo que
VDD
RL
RL
io Ro
io Ro
ii C1
ii
isig Ri ID
Rsig
isig Rsig
Ri
VSS
(a) (b)
FIGURA 3.63 (a) Amplificador porta comum (PC) e (b) seu equivalente ca.
Como a corrente de porta é zero, a LKC fornece io ii. Combinando com a Equação (3.82), obtemos,
após manipulações algébricas apropriadas, o ganho de corrente global
(3.84)
É evidente que esse ganho é menor (embora próximo) do que a unidade. A configuração PC é par-
ticularmente útil quando seu sinal de entrada é fornecido pelo dreno de outro FET. A configuração
resultante de dois transistores, conhecida como configuração cascode, possui vantagens de velocidade
e flexibilidade, o que a torna particularmente adequada para implementações de circuitos integrados,
como veremos nos Capítulos 4 e 6.
EXEMPLO 3.37
(a) No circuito da Fig. 3.63a, considere VDD VSS 12 V, ID 1 mA e Rsig 50 k e assuma que
o FET tem os mesmos parâmetros, como no Exemplo 3.35. (Vt 1,0 V, k 0,5 mA/V2 e
0,01 V1). Estime Ri, Ro e io/isig se RL 0. Comente seus resultados.
(b) Repita se RL 10 k e comente.
Solução
(a) Pelas Equações (3.82) até (3.84), temos
(b) Recalculando com RL 10 k, obtemos
A presença de RL 10 k não tem efeito em Ro. No entanto, ela provoca um pequeno aumento
em Ri e uma pequena queda no ganho.
䊉
A configuração PC como um amplificador de tensão

Embora a aplicação mais comum da configuração PC seja um seguidor de corrente, existem situações
nas quais essa configuração é usada como um amplificador de tensão com ganho vd /vs. Considerando
que vd gm(RL//ro)vgs gm(RL//ro)(vg vs) e que a configuração PC tem vg 0, obtemos
(3.85)
Em outras palavras, o ganho de tensão da configuração PC tem o mesmo valor, mas polaridade oposta
ao ganho da configuração FC. Outra diferença importante está na resistência de entrada, que ten-
de a infinito no caso FC, porém é geralmente baixa no caso PC. Para o circuito do Exemplo 3.37b,
esse ganho de tensão é vd兾vs 1 (10//100) ⬵ 9,1 V/V. No limite RL → , esse ganho tende a
gmro 1 100 100 V/V (mais sobre esse assunto no Capítulo 4).
3.10 O AMPLIFICADOR/INVERSOR CMOS

O inversor/amplificador CMOS, que é uma configuração de circuito simples e das mais elegantes e
úteis, é a base de uma grande variedade de circuitos contemporâneos, tanto digitais quanto analógicos.
Como mostrado na Fig. 3.64, ele consiste em um MOSFET canal n e um MOSFET canal p com suas
portas ligadas juntas para formar o nó de entrada e seus drenos ligados juntos para formar o nó de
saída. Para cada dispositivo, corpo e fonte são ligados juntos, de modo que não há efeitos de corpo.
Além disso, a fonte do canal n é conectada ao menor potencial e a fonte do canal p é conectada ao
maior potencial. Em nosso exemplo, esses potencias são o terra e o VDD, porém outros arranjos são
possíveis, como fontes de alimentação divididas. O circuito normalmente é implementado com FETs
casados, cujos parâmetros vamos expressar de forma concisa como
(3.86)
Considerando que o parâmetro de transcondutância do processo k p geralmente é de 2 a 3 vezes menor

do que seu análogo k n, o fabricante compensa esse desequilíbrio fabricando o MOSFET canal p com
uma relação W/L de 2 a 3 vezes maior do que a mesma relação do MOSFET canal n, assegurando, as-
sim, parâmetros de transcondutância do dispositivo casados, ou kp kn. Além disso, o fabricante efetua
implantes de dopagem para garantir |Vtp| Vtn. Normalmente, as dosagens de implante são escolhidas
de modo que Vt ⬵ 0,2VDD ou Vt 1 V para VDD 5 V. Também está mostrado na Fig. 3.64 o símbolo
lógico usado para o inversor, com os detalhes da fonte de alimentação omitidos para evitar confusão
no esquemático do circuito.
A curva de transferência de tensão (CTT)

Para investigar a operação do circuito, variamos vI de 0 a VDD e examinamos a resposta resultante vO.
Tendo em mente que VGSn vI e VSGp VDD vI, sejam as seguintes duas observações gerais:
• Como a tensão vI é variada de 0 a VDD, Mn vai do estado de corte para um estado altamente con-
dutivo, enquanto Mp vai de um estado altamente condutivo para o estado de corte, indicando
comportamento complementar dos FETs.
• Com relação à saída vO, Mp exerce a ação de forçá-la para cima em direção a VDD, enquanto Mn
exerce a ação de forçá-la para baixo em direção ao terra. Como consequência, vO vai assumir
algum valor entre esses extremos, dependendo de qual ação prevalecer.
O gráfico de vO versus vI, chamado de curva de transferência de tensão (CTT) é facilmente
visualizado por meio do PSpice. A Fig. 3.65 mostra um exemplo e a Fig. 3.66, parte superior, mostra
VDD
iD
Mp
vO vI vO
vI
Mn
FIGURA 3.64 Circuito esquemático e símbolo lógico para o inversor/amplificador CMOS.

a CTT para os valores de componentes e de parâmetros do dispositivo mostrados. Sejam as seguintes

considerações:
• Para vI Vtn ou VGSn 1,0, Mn está em corte e funciona como uma chave aberta. Por outro lado,
Mp está altamente condutivo, pois VSGp 4. Porém, devido ao estado de corte de Mn, nenhuma
corrente pode fluir através de Mp, forçando-o a operar exatamente na origem de sua característica
iD-vSD, isto é, na região ôhmica. A situação é ilustrada na Fig. 3.67a, parte superior, que mostra as
curvas correspondentes a VGSn 0 e VSGp 5 V. O ponto de operação QH se situa exatamente na
interseção das duas curvas, isto é, em vO vOH VDD 5 V e iD 0. Os FETs funcionam, assim,
como ilustrado na parte inferior da Fig. 3.67a. A resistência do canal p forçando vO em direção a
VDD é rSDp 1兾[kp(VSGp |Vtp|)] 1兾[1(5 1)] 0,25 k.
• Para vI VDD |Vtp| ou vI 5 1 4 V, temos a situação oposta a que acabamos de descre-
ver: Mn é altamente condutivo, enquanto Mp está em corte. Como ilustrado na Fig. 3.67c, parte
superior, o ponto de operação QL se situa exatamente na interseção das curvas correspondentes
a VGSn 5 V e VSGp 0 V, isto é, em vO VOL 0 V e iD 0. Os FETs agora funcionam como
ilustrado na parte inferior da Fig. 3.67c. A resistência do canal n forçando v0 em direção ao terra
é rDSn 1兾[kn(VGSn Vtn)] 0,25 k.
• À medida que aumentarmos vI apenas um pouco acima de Vtn ( 1,0 V em nosso exemplo), Mn
entra em condução e começa a forçar vO para baixo. No entanto, enquanto vO for suficientemente
alto, Mn opera em saturação, visto que VDSn ( vO) é grande e Mp opera na região de triodo, por-
que VSDp ( VDD vO) é pequena.
• Por meio de raciocínio análogo, se reduzirmos vI apenas um pouco abaixo de VDD |Vtp| ( 4V
em nosso exemplo), Mp entra em condução e começa a forçar vO para cima. No entanto, enquanto
o valor de vO for suficientemente baixo, Mp opera em saturação e Mn opera na região de triodo.
• Há uma faixa de valores de vI ao longo da qual ambos os FETs operam em saturação. Com
dispositivos casados, essa região é centrada na tensão de ponto médio ( 2,5 V em
nosso exemplo). Como ilustrado na Fig. 3.67b, parte superior, o ponto de operação Qm se situa
exatamente na interseção das curvas correspondentes a VGSn Vm ( 2,5 V) e VSGp VDD Vm
( 2,5 V). As coordenadas de Qm são, portanto, vO Vm e iD Im, em que Im é facilmente encon-
trada por meio da expressão do nFET
(3.87)
Em nosso exemplo,
O FET funciona agora como ilustrado na parte inferior da Fig. 3.67b.
VDD (5 V)
Mp
Mp
vO
Mn
vI
Mn
Mn: kn 1,0 mA/V2, Vtn 1,0 V, n 0,05 V1.

Mp: kp 1,0 mA/V2, Vtp 1,0 V, p 0,05 V1.
0
FIGURA 3.65 Circuito do PSpice para a simulação do amplificador/inversor CMOS.

VOH 5
Mp triodo
Mp ôhmica
Mn sat
Mn corte
3,5
Saída vO (V)
Mp sat
a
2,5 Mn sat
1,5
Mp corte
Mp sat
Mn ôhmica
Mn triodo
VOL 0
Vtn VDD |Vtp|
0
Ganho de tensão a (V V)
1
10
20
30
VIL VIH
1,5
Im
Corrente iD (mA)
0,5
0
0 1 2 Vm 3 4 5
Entrada vI (V)
FIGURA 3.66 Gráficos de vO, a e iD versus vI para o inversor/amplificador CMOS da Fig. 3.65.
Como sabemos, a inclinação da CTT representa o ganho de tensão. A parte superior da Fig. 3.66
indica que essa inclinação é mais acentuada na região em que ambos os FETs estão saturados. A parte
central da Fig. 3.66 mostra o ganho a como uma função de vI. Também, a parte inferior da Fig. 3.66
mostra a corrente iD drenada da fonte de alimentação.
O inversor CMOS como um elemento lógico

Quando usado como um elemento lógico, o inversor CMOS da Fig. 3.64 oferece uma série de vanta-
gens ímpares:
• A saída excursiona entre valores extremos de tensão, ou
(3.88)
fornecendo, assim, uma excursão máxima do sinal e, portanto, margens de ruídos mais largas.
• Como demonstrado pela parte inferior da Fig. 3.66, o circuito não drena corrente em nenhum de
seus estados lógicos, o que indica uma dissipação de energia estática nula. Isso é confirmado
pelos circuitos equivalentes das Figs. 3.67a e c. No entanto, durante uma transição de um estado
para o outro, o circuito irá drenar um pacote de carga de sua alimentação, conforme a parte infe-
rior da Fig. 3.66. Quanto mais frequentes as transições, maior a quantidade de carga drenada por
Corrente iD VSGp VDD VOL VSGp VDD Vm VGSn Vm VGSn VOH
Corrente iD
Corrente iD
Qm
Im
QH QL
0 VGSn VOL VDD 0 Vm VDD 0 VSGp VDD VOH VDD
Saída vO Saída vO Saída vO
VDD
VDD VDD
rSDp kp
(V vI |Vtp|)2 rop
2 DD
VOH vO VOL
kn
vI VOL vI (v Vtn )2 ron vI VOH
2 I

rDSn
(a) (b) (c)
FIGURA 3.67 Pontos de operação e modelos de grandes sinais do inversor/amplificador CMOS para os casos (a) vI VOL,
(b) vI próximo de Vm e (c) vI VOH.
segundo, o que indica que a dissipação de energia dinâmica tenderá a aumentar em proporção
com a frequência do clock digital.
• Como demonstrado pelos circuitos equivalentes das Figs. 3.67a e c, o inversor oferece uma resis-
tência de saída relativamente baixa em ambos os estados lógicos (0,25 k em nosso exemplo),
o que indica uma certa imunidade com relação a efeito de carga na saída bem como a distúrbios
de saída.
• Como o nó de entrada consiste em dois eletrodos de porta, cada um formando a placa de um pe-
queno capacitor, a resistência de entrada é praticamente infinita, pelo menos em cc, o que indica
a ausência de carregamento estático quando circuitos diferentes do tipo inversor CMOS são
interconectados juntos.
As vantagens anteriores, juntamente com a pequena área do chip ocupada pelos MOSFETs, ex-
plicam porque atualmente a tecnologia CMOS é predominante em circuitos integrados digitais e mis-
tos (analógico/digital), especialmente em sistemas alimentados por baterias, como notebooks, smar-
tphones, câmeras digitais, marca-passos e muitos outros.
As margens de ruído
Como sabemos, a capacidade de uma porta digital funcionar de forma confiável na presença de um
ruído de entrada é expressa segundo suas margens de ruído NML VIL VOL e NMH VOH VIH, em
que VIL e VIH são os valores de vI em que a 1 V/V e VOL e VOH são dados pela Equação (3.88). Con-
siderando a simetria do inversor CMOS, precisamos encontrar apenas uma das duas, por exemplo, VIH.
Em seguida, obtemos a outra como VIL VDD VIH.
Considerando novamente a Fig. 3.66, parte superior, observamos que VIH está na região em que
MP opera em saturação e Mn na região de triodo. Impondo iDp(sat) iDn(triodo), obtemos uma equação rela-
cionado vI e vO. Para o caso de FETs casados, isso é expresso como
(3.89)
VOH
1 VV
Saída vO
1 VV
VOL
VOL VIL VIH VOH
NML NMH
Entrada vI
FIGURA 3.68 Visualização das margens de ruído do inversor CMOS.
Diferenciando ambos os lados com relação a vI e simplificando, obtemos
Impondo dvO /dvI 1, obtemos uma relação entre vO e vI exatamente no ponto de inclinação unitária
negativa,
Substituindo de volta na Equação (3.89), fazendo vI VIH e resolvendo para VIH obtemos, finalmente,
(3.90a)
Devido à simetria, VIL VDD VIH, ou
(3.90b)
Combinando com a Equação (3.88), encontramos prontamente as margens de ruído para o caso de
FETs casados como
(3.91)
As margens de ruído estão ilustradas adicionalmente na Fig. 3.68.
EXEMPLO 3.38
Encontre VIL e VIH, assim como as margens de ruído do inversor da Fig. 3.65.
Solução
Usando as Equações (3.90) e (3.91), encontramos VIL (3 5 2 1)兾8 2,1 V, VIH 2,9 V e
NML NMH 2,1 V.
䊉
VDD
A MAp
A B MAn MBn MAp MBp Y Ro
L L CO CO H 2rSDp
B MBp
A
Y L H CO CO L rDSn
Y
B
MAn MBn H L CO CO CO L rDSn
H H CO CO L rDSn 2
(a) (b)
FIGURA 3.69 (a) Implementação CMOS da porta NOR e (b) tabela ilustrando as várias condições de circuito para cada uma
das quatro combinações de entrada possíveis.
Portas básicas NOR e NAND

As Figs. 3.69a e 3.70a mostram como a topologia do inversor CMOS pode ser empregada como base
para a implementação das funções lógicas básicas conhecidas como NOR (OU negado) e NAND (E
negado). Aqui, A e B são as entradas, Y é a saída e seus níveis lógicos são L para 0 V e H para VDD
(assim como 5 V). Em ambos os casos, o comportamento do circuito é mais bem compreendido pela
análise detalhada das diferentes entradas da tabela-verdade, uma linha de cada vez.
• Com referência à 1ª linha da tabela da Fig. 3.69b, observamos que, com AB LL, MAn e MBn es-
tão ambos em corte (CO), enquanto MAp e MBp estão ambos na região ôhmica (), levando, assim
Y para nível alto. A resistência Ro obtida olhando para o nó Y é simplesmente a combinação série
das duas resistências de canal p, 2rSDp, levando Y para VDD.
• Prosseguindo para a 2ª linha da Fig. 3.69b, em que AB LH, observamos que, agora, MBn se
torna condutivo () e MBp fica em corte (CO), enquanto os estados de MAn e MAp permanecem
inalterados em relação à primeira linha. Consequentemente, MBh vai agora levar Y para nível bai-
xo e Ro é a resistência de MBn, rDSn, levando Y para o terra.
• A 3ª linha da Fig. 3.69b é similar à segunda linha, porém com os papéis de A e B permutados, de
modo que as condições de saída são similares àquelas da segunda linha.
VDD
A B MAn MBn MAp MBp Y Ro
MAp MBp L L CO CO H rSDp2

A
Y Y L H CO CO H rSDp
B
B MBn H L CO CO CO H rSDp
H H CO CO L 2rDSn
A MAn
(a) (b)
FIGURA 3.70 (a) Implementação CMOS da porta NAND e (b) tabela ilustrando as várias condições de circuito para cada uma
das quatro combinações de entrada possíveis.

vgsp gmpvgsp rop

vo

vi vgsn gmnvgsn ron

FIGURA 3.71 Modelo de pequenos sinais do inversor CMOS na região ativa.
• Finalmente, na 4ª linha da Fig. 3.69b, em que AB HH, ambos os canais n estão na região ôhmi-
ca (), enquanto ambos os canais p estão em corte (CO). Consequentemente, a saída Y é levada
para nível baixo pela ação das duas resistências de canal em paralelo e tal que Ro é agora rDSn /2.
É evidente que a porta NOR diferencia o estado AB LL de todos os outros.
O leitor deve repetir uma análise similar para o circuito da Fig. 3.70a e analisar cada linha da tabe-
la-verdade em detalhe. É evidente que a porta NAND diferencia o estado AB HH de todos os outros.
O inversor CMOS como um amplificador

Como mencionado, nas proximidades do ponto médio Vm ½VDD ( 2,5 em nosso exemplo), ambos
os FETs estão saturados e, assim, fornecem amplificação linear. A faixa de tensão de saída correspon-
dente é
(3.92)
Queremos encontrar o ganho de pequenos sinais ao longo dessa faixa. Para esse fim, substituímos os
FETs por seus respectivos modelos de pequenos sinais e obtemos o equivalente ca da Fig. 3.71. Pela
lei de Ohm,
Considerando que vgsn vgsp vi, obtemos
(3.93)
Com dispositivos casados (gmn gmp gm, ron rop ro), isso simplifica como a (2gm) (ro兾2),
ou
(3.94)
Observe que os dois FETs se reforçam mutuamente na ação de forçar corrente ca para fora do nó de
saída. Além disso, cada FET pode ser visto como um amplificador FC com a resistência de saída ro
do outro FET como sua resistência de carga. Não há dúvidas de que o inversor/amplificador CMOS,
apesar de sua simplicidade, é um circuito inteligente!
EXEMPLO 3.39
Para o inversor da Fig. 3.65, encontre a faixa de tensão de saída de operação linear, bem como o ganho
ao longo dessa faixa.
Solução
Como Vm 2,5 V e Vt 1,0 V, a Equação (3.92) fornece 1,5 V vO 3,5 V. Também temos que
e ro 1兾ID 1兾(0,05 1,27) 15,7 k, de modo que
a 1,6 15,7 ⬵ 25 V/V.
䊉
Exercício 3.4
(a) Mostre que o ganho de tensão de um inversor/amplificador CMOS com FETs casados pode
ser estimado como
(3.95)
em que VA 1/.
(b) Use a Equação (3.95) para verificar o resultado do Exemplo 3.39.
(c) O que acontece se VDD é aumentado de 5 V para 10 V? Comente.
Resposta. (b) a 26,7 V/V. (c) a 10 V/V; aumentando VDD, reduzimos a.
APÊNDICE 3A Modelos do SPICE para MOSFETs

Assim como no caso dos TBJs, as características de um MOSFET são expressas segundo uma lista
de parâmetros que o PSpice então usa para criar um modelo interno do dispositivo. Ao longo das últi-
mas décadas, a tecnologia CMOS evoluiu significativamente de acordo com a linha da lei de Moore,
conforme mencionado no início deste capítulo. À medida que os comprimentos de canal continuam
diminuindo, chegando à escala nanomética, vários outros efeitos de ordem superior entram em cena,
o que torna a tarefa de modelagem de um MOSFET para simulação computacional cada vez mais
complexa e desafiadora. Atualmente, três níveis diferentes de modelos estão disponíveis. O modelo
“Nível 1”, também conhecido como modelo de Shichman-Hodges, funciona bem para dispositivos
com comprimentos de canal na faixa micrométrica, em que as características i-v são governadas pela
lei quadrática apresentada neste capítulo. O modelo “Nível 2” é um modelo mais avançado, que utiliza
técnicas analíticas para calcular os efeitos de ordem superior que surgem no nível submicrométrico.
O modelo “Nível 3” calcula efeitos de ordem superior, utilizando uma combinação de ferramentas
analíticas e empíricas.
Tendo em conta nosso escopo, vamos nos limitar ao Nível 1, cuja lista de parâmetros é mostra-
da na Tabela 3A.1. Analisando a lista, reconhecemos facilmente uma série de parâmetros familiares,
principalmente na primeira metade da lista. A segunda metade contém parâmetros que intervêm no cál-
culo das várias capacitâncias internas do MOSFET, um assunto que será retomado detalhadamente no
Capítulo 6, no qual vamos investigar as respostas em frequência e transitória de circuitos integrados.
A biblioteca da versão do PSpice usada neste livro vem com os modelos Nível 3 de dois MOS-
FETs de potência, o IRF150 canal n e o IRF9140 canal p. O usuário pode criar modelos adicionais
editando qualquer um desses modelos. Como um exemplo, considere os circuitos do PSpice das Figs.
3.15 e 3.16, que foram implementados para traçar as curvas i-v de um MOSFET simplificado tendo
k 50 A/V2, Vt0 1,0 V, 0,05V1, W 2 m e L 1 m. Como de costume, criamos um
esquemático de circuito no PSpice via os comandos Place → Part para inserir os vários componentes
e os comandos Place → Wire para interconectá-los. Quando se trata de inserir o FET, ele é importado
da biblioteca do PSpice procurando-o na lista de componentes e clicando com o botão esquerdo do
mouse no elemento IRF150. Uma vez inserido o FET no esquemático do circuito, podemos visualizar
TABELA 3A.1 LISTA DE PARÂMETROS PARCIAIS DO MODELO DO PSPICE PARA MOSFETS NÍVEL 1
Símbolo Nome Descrição do parâmetro Unidades Padrão Exemplo
Vt0 Level Número do nível do modelo V 1 3
k Vto Tensão de limiar para polarização nula A/V2 020 1,0
Kp Parâmetro de transcondutância de processo V1/2 0 50
2f Gamma Parâmetro de efeito de corpo V 0,6 V 0,5
Phi Potencial de superfície V1 0 0,65
rd Lambda Parâmetro de modulação de comprimento do canal V 0 0,05
rs Rd Resistência de corpo do dreno V 0 1
Rs Resistência de corpo de fonte cm2/Vs 600 1
tox Uo Mobilidade de superfície m 100 n 500
NA or ND Tox Espessura de óxido cm3 0 10 n
Cdb0 Nsub Dopagem do substrato F 0 1015
Csb0 Cbd Capacitância da junção BD para polarização nula F 0 10 fF
0 Cbs Capacitância da junção BS para polarização nula V 0,8 10 fF
Cov兾W Pb Potencial interno das junções BD e BS F/m 0 0,75
Cov兾W Cgso Capacitância de sobreposição GS por unidade de W F/m 0 100 p
Cgb兾L Cgdo Capacitância de sobreposição GD por unidade de W F/m 0 100 p
Cj0(btm) Cj Capacitância de sobreposição GB por unidade de L F/m2 0 250 p
mbtm Mj Capacitância inferior de junção de corpo para polarização 0,5 250 m
nula e área unitária
Cj0(sw) Cjsw Capacitância da parede lateral de junção de corpo para F/m 0 0,5
polarização nula e perímetro unitário
msw Mjsw Coeficiente de gradiente da parede lateral de junção de corpo 0,33 0,5 n
Xi Xj Profundidade das junções metalúrgicas SB e DB m 0 0,33
Lov LD Difusão lateral m 0 0,5
seu modelo clicando no FET com o botão esquerdo para selecioná-lo e, depois, clicando com o botão
direito para ativar um menu com opções de ações possíveis. Se clicarmos com o botão esquerdo em
Edit PSpice Model, a seguinte lista irá aparecer:
Para criar nosso modelo de MOSFET canal n simplificado, simplesmente editamos (sobrescrevemos)
a lista anterior, certificando-se de dar um nome diferente ao nosso modelo antes de salvá-lo, por exem-
plo, Mn, a fim de evitar a perda do modelo existente. O resultado é
De modo similar, um modelo de MOSFET canal p simplificado chamado de Mp e tendo k 20 A/

V2, Vt0 0,75 V, 0,1V1, W 5 e L 1 m seria
Todos os parâmetros omitidos tem valores padrões automaticamente atribuídos, de acordo com a Ta-
bela 3A.1.
REFERÊNCIAS
1. R. F. Pierret, Field Effect Devices, Modular Series on Solid 5. P. R. Gray, P. J. Hurst, S. H. Lewis, and R. G. Meyer, Analy-
State Devices, 2/E, Vol. IV, G. W. Neudeck and R. F. Pier- sis and Design of Analog Integrated Circuits, 4/E, Wiley
ret, eds., Addison-Wesley, 1989. and Sons, 2001.
2. R. S. Muller and T. I. Kamins, Device Electronics for Inte- 6. A. S. Sedra and K. C. Smith, Microelectronic Circuits, 5/E,
grated Circuits, 2/E, J. Wiley and Sons, 1986. Oxford University Press, 2004.
3. R. T. Howe and C. G. Sodini, Microelectronics: An Integra- 7. R. C. Jaeger and T. N. Blalock, Microelectronic Circuit De-
ted Approach, Prentice Hall, 1997. sign, 2/E, McGraw-Hill, 2004.
4. P. E. Allen and D. R. Holberg, CMOS Analog Circuit De- 8. G. W. Gordon and A. S. Sedra, SPICE for Microelectronic
sign, 2/E, Oxford University Press, 2002. Circuits, 2/E, Oxford University Press, 1996.
PROBLEMAS
3.1 A estrutura física do MOSFET 3.2 A tensão de limiar Vt

3.1 (a) A Fig. 3.2 revela a presença de um TBJ npn parasita, 3.3 Considere que o MOSFET canal p da Fig. 3.6b tem uma
cuja região de base é o corpo p (com Bn como seu porta de polisilício tipo n com ND 2 1019 cm3 e um
terminal) e cujas regiões de emissor e coletor são as corpo tipo n com ND 1016 cm3 e tox 30 nm.
regiões de fonte e dreno n (com Sn e Dn como seus (a) Esboce o potencial de equilíbrio (x).
terminais). Seria possível fazer esse TBJ operar com (b) Encontre a tensão entre a porta e o corpo necessária
um ganho de corrente razoavelmente alto? Esse TBJ para eliminar as regiões de cargas espaciais.
poderia ter alguma função útil? (c) Encontre a tensão entre a porta e o corpo VGB0 neces-
(b) A mesma figura indica a presença de outro TBJ parasi- sária para provocar o início da inversão forte.
ta, um tipo pnp cuja região de base é o poço n (com Bp (d) Esboce (x) para VGB VGB0.
como seu terminal) e cujas regiões de emissor e coletor 3.4 (a) Assumindo um processo nMOS com dopagem de
são as regiões de fonte e dreno p (com Sp e Dp como corpo de NA 1016 cm3, tox 50 nm e um limiar
seus terminais). Seria possível fazer esse TBJ operar nativo de 0,1 V, encontre o tipo de implantação e
com um ganho de corrente razoavelmente alto? Esse a dosagem Ni necessária para criar um dispositivo do
TBJ poderia ter alguma função útil? tipo enriquecimento com Vt0 1,0 V.
(c) Identifique dois TBJs parasitas adicionais (procure na (b) Esboce o gráfico de Vt versus VSB para 0 VSB 5 V.
Internet por “CMOS latchup”). (c) Repita os itens (a) e (b), porém para um dispositivo
3.2 A interligação pouco ortodoxa da Fig. P3.2 viola a exi- do tipo depleção com Vt0 0,5 V. Qual valor de VSB
gência de que o corpo p seja mantido no potencial mais produz Vt 0 V? E Vt 0,5 V?
negativo do circuito (MNV). No entanto, é instrutivo in- 3.5 (a) Assumindo um processo pMOS com dopagem de
vestigar essa interligação, uma vez que ela nos auxilia a corpo de ND 2 1016 cm3, tox 40 nm e um li-
apreciar melhor o comportamento da estrutura, quando miar nativo de 1,5 V, encontre o tipo de implanta-
configurada para uma operação adequada. ção e a dosagem Ni necessária para criar um disposi-
(a) Assumindo valores de parâmetros típicos de uma jun- tivo do tipo enriquecimento com Vt0 1 V.
ção pn, determine as tensões em todos os nós e as cor- (b) Esboce o gráfico de Vt versus VBS para 0 VBS 5 V.
rentes em todos os terminais do circuito da Fig. P3.2. (c) Repita os itens (a) e (b), porém para um dispositivo
(b) O que pode acontecer se o terminal esquerdo do re- do tipo depleção com Vt0 1,0 V.
sistor de 10 k é retirado do terra e conectado à fonte
3.6 (a) Como o limiar nativo do Exemplo 3.4a é afetado por
de 10 V?
um crescimento de 10% em NA? E em tox? E em Nox?
(b) Como o limiar do Exemplo 3.4b é afetado por um
10 k 20 k crescimento de 10% em tox? E por um crescimento de
10% em Ni?
3.7 (a) Se um processo nMOS tem tox 25 nm, encontre NA
n n de modo que 0,5V1/2.
p (b) Se tox é dobrado, qual é o novo valor de ?
(c) Se deseja-se restaurar o valor original 0,5V1/2,
qual deve ser o novo valor de NA?
(d) Se tox 100 nm, encontre NA de modo que Vt aumen-
5V
te de 1 V à medida que a tensão VSB é variada de 0 V a
5 V.
Sugestão: você pode precisar fazer uma iteração.
FIGURA P3.2
3.3 As características do canal n (b) Repita o item (a) se os FETs são conectados em série
como na Fig. 3.13.
3.8 A Fig. 3.10 indica que a carga por unidade de compri- (c) Repita o item (a), porém com o dispositivo no 3 co-
mento em um canal afunilado diminui à medida que nos nectado em série com a combinação paralela dos dis-
movemos da fonte para o dreno. No entanto, no decorrer positivos no 1 e no 2.
da integração que leva à Equação (3.12), argumentou-se (d) Repita o item (a), porém com o dispositivo no 1 co-
que a corrente iD deve ser constante ao longo de todo o ca- nectado em paralelo com a combinação série do dis-
nal. Como uma corrente constante pode existir a despeito positivos no 2 e no 3.
de uma carga por unidade de comprimento decrescente? (e) Repita o item (a), porém com o dispositivo no 3 em
Você vê alguma contradição nisso? Explique! paralelo com a combinação série dos dispositivos no 1
3.9 Suponha que um processo nMOS tem n 500 cm2/Vs, e no 2.
tox 25 nm e um limiar nativo de 0,1 V. 3.14 Um dado MOSFET canal n é operado em saturação com
(a) Assumindo 0, especifique o tipo de implantação uma sobretensão de condução de 1 V e fornece ID
e a dosagem, bem como a relação W/L necessária para 120 A em VDS 4 V.
criar um MOSFET canal n que forneça ID(EOS) 8 A (a) Encontre e ro.
com VGS 1,0 V e ID(EOS) 98 A com VGS 2,0 V. (b) Encontre ID(EOS).
(b) Repita o item anterior, porém para um MOSFET ca- (c) Sabendo que o FET tem L 1 m no limite em que
nal n que forneça ID(EOS) 25 A com VGS 0 V e VDS → 0, qual é o comprimento real do canal Lreal em
ID(EOS) 225 A com VGS 1,0 V. VDS 5 V?
3.10 (a) Um dado MOSFET canal n é operado na região ôh- Sugestão: explore o fato de que Lreal L L L/
mica com vDS 0,1 V e fornece ID 90 A para (1 VDS).
VGS 2 V e ID 165 A para VGS 3 V. Assumindo (d) Para qual valor de VDS o dispositivo tem Lreal (2/3)L?
k 50 A/V2, encontre W/L e Vt para esse dispositivo. 3.15 Assuma um processo de MOSFET canal n em que o parâ-
(b) Encontre iD para VGS 4 V e vDS 0,2 V. metro de modulação possui uma relação com o compri-
(c) Se VGS 2,5 V, encontre VDS(EOS) e ID(EOS). mento do canal L de acordo com (0,1 m)/L V1, com
3.11 Um dado MOSFET canal n deve ser operado em valo- L em m. Também, considere k 50 A/V2.
res baixos de vDS como uma resistência rDS controlada (a) Se um dispositivo particular tem W/L (10 m)/
por tensão. O FET tem k 50 A/V2, W 10 m, (2 m) e é acionado com VOV 2 V, encontre ID em
L 1 m e Vt 1,0 V. VDS 5 V e em VDS 10 V. Qual é o valor de ro?
(a) Encontre a faixa de valores de VGS que vai fazer rDS (b) Repita o item (a) se os valores de W e L são dobrados.
variar de 500 a 20 k. (c) Repita o item (a) se os valores de W e L são reduzidos
(b) Para a faixa de valores de VGS do item (a), qual é a à metade.
faixa de valores de rDS se o valor de W é reduzido (d) Especifique W e L de modo que com VOV 1 V, o dis-
à metade? E se os valores de W e L são reduzidos à positivo forneça ID(EOS) 1 mA e tenha ro 100 k.
metade? E se os valores de W e L são dobrados? E se 3.16 Como mostrado na Fig. 3.9d, o comprimento do canal de
o valor de W é aumentado para 50 m, enquanto L é um MOSFET canal n saturado é reduzido por uma quan-
mantido constante em 1 m? tidade L. Essa redução decorre do alargamento da RCE
3.12 Um MOSFET canal n com k 1 mA/V2 deve ser usa- associada à junção formada pelo corpo p e o dreno n.
do como uma resistência controlada por tensão, porém Como a dopagem é assimétrica (ND NA), a RCE se es-
apenas ao longo de uma faixa limitada de valores de vDS a tende principalmente para a região do corpo dopada leve-
fim de manter baixas as não linearidades. Como sabemos, mente. Adaptando a Equação (1.45) para este caso obtemos
a resistência do canal no limite vDS → 0 é rDS 1兾(k em que 0 é o potencial inter-
VOV). No entanto, à medida que a tensão vDS é aumentada, no da junção e V é a queda de tensão da junção exatamente
a inclinação da curva iD-vDS diminui, de modo que seu re- na extremidade do dreno do canal, ou V VOV VDS.
cíproco, que representa a resistência do canal, aumenta a (a) Dado que, com uma sobretensão de condução VOV
partir do valor anterior. 1 V, um certo MOSFET canal n produz ID 210 A
(a) Se VOV 1 V, qual é o valor máximo de |vDS| para o em VDS 2 V e ID 220 A em VDS 4 V, quais são
qual a resistência real do canal desvia de 5% de seu os valores de e k?
valor no limite vDS → 0? Qual é esse valor limite? Sugestão: considere a razão entre as duas correntes.
(b) Repita o item anterior, porém para VOV 2 V; 5 V; 0,5 (b) Assumindo um processo com dopagem do corpo de
V e 0,2 V. NA 1016 cm3, dopagem da porta de polisilício de
3.13 Considere três MOSFETs tendo os mesmos valores de Vt e ND 1020 cm3 e k’ 50 A/V2, quais são os valores
k , mas relações individuais (W/L)1 1/1, (W/L)2 2/1 e de L nos dois casos?
(W/L)3 4/1, sendo todos os valores em m. Para simpli- (c) Explorando o fato de que ID é inversamente propor-
ficar, assuma 0 e 0 para todos os dispositivos. cional a L L, estime L. Qual é o valor de W?
(a) Dado que, se conectados em paralelo como na Fig. 3.17 Considere que um MOSFET canal n tem Vt0 1,0 V,
3.12, os três FETs funcionam como um único FET k 200 A/V2, 0,02 V1 e 0,46 V1/2. Assumin-
equivalente, encontre (W/L)eq; considere a menor di- do p 0,35 V, preencha os espaços vazios na Tabela
mensão entre W e L em (W/L)eq como sendo 1 m. P3.17.
TABELA P3.17 3.19 No circuito de teste da Fig. P3.18, considere VSB 0 e

VDS 2 V e assuma que vGS varia de 0 a 5 V.
no VGS (V) V DS (V) V SB (V) I D ( A) (a) Assumindo Vt 1,0 V, k 1 mA/V2 e 0, esboce
o gráfico de iD versus vGS.
1 2 2 0
Sugestão: como vGS varia de 0 a 5 V, a operação do
2 2 5 0 MOSFET vai de corte para saturação e depois para
3 2 0 106 região de triodo.
(b) Encontre a resistência dinâmica do dispositivo r em
4 3 4 3 vGS 2 V e em vGS 4 V. (Lembre-se de que r é o
5 1,5 3 5 recíproco da inclinação.)
6 6 3 252 3.4 As características i-v de MOSFETs

7 2 5 55 3.20 Considere dois MOSFETs conectados como diodo tendo,
8 3 1 0 respectivamente, Vt1 1,0 V e k1 100 A/V2, e Vt2
2,0 V e k2 400 A/V2. Além disso, assuma 0 e
0 para ambos os dispositivos.
3.18 Um estudante está usando a montagem de teste da Fig. (a) Mostre que, se os dois MOSFETs são conectados em
P3.18 para realizar medições em um MOSFET canal n série, eles ainda se comportam como um MOSFET
com o objetivo de extrair seus principais parâmetros e os conectado como diodo. Quais são os valores de Vt e k
resultados são apresentados nas primeiras quatro linhas da para esse dispositivo equivalente?
Tabela P3.18. Sugestão: obtenha a característica i-v da combinação
(a) Assumindo p 0,35 V, encontre Vt0, k, e . série explorando o fato de que i iD1 iD2 e v
Sugestão: use as linhas 2 e 3 para encontrar , as li- vDS1 vDS2.
nhas 1 e 2 para encontrar Vt0 e as linhas 3 e 4 para (b) Se os dois MOSFETs estão conectados em paralelo,
encontrar . a estrutura resultante ainda vai exibir um comporta-
(b) Use os resultados do item (a) para preencher os espa- mento de diodo? Esboce a característica i-v, calcule-a
ços em branco nas linhas restantes. em alguns pontos principais e discuta.
3.21 No circuito da Fig. P3.21 considere R 1 k e assuma
ID que o FET tem Vt 1,0 V e k 2 mA/V2. Assumindo
0, esboce a característica i-v para 0 v 5 V. Calcule-a
em alguns pontos principais e utilize uma visão física para
D prever a inclinação final dessa característica para grandes
Mn
G B valores de v.

VDS Sugestão: à medida que a tensão v é aumentada a partir de
0 V, o FET opera primeiro em corte, depois em saturação

VGS S VSB e, finalmente, na região de triodo.

FIGURA P3.18
v
i
TABELA P3.18
FIGURA P3.21
no VGS (V) V DS (V) V SB (V) I D ( A)
1 2 4 0 174 3.22 (a) O MOSFET tipo depleção canal n da Fig. P3.22 é
2 3 3 0 672 operado com v 0. Mostre que o dispositivo está
sempre na região de triodo.
3 3 5 0 720 (b) Assumindo Vt 1,0 V, k 100 A/V2 e 0,
4 3 5 3 405 esboce a curva i-v para 0 v 5 V.
(c) Encontre a resistência dinâmica r do dispositivo em
5 3 3 4
v 0 V, 3 V e 5 V. (Lembre-se de que r é o recíproco
6 4 1 3 da inclinação da curva i-v.)
3.25 No divisor de tensão da Fig. P3.23, ambos os FETs tem

Vt 0,5 V k 50 A/V2, 0 e 0.
v
i (a) Se VDD 3 V e a relação W/L para dispositivo é li-
mitada dentro da faixa (1 m)/(10 m) W/L
(10 m)/(1 m), qual é a faixa de valores possíveis
FIGURA P3.22 para V? Qual é a corrente drenada pelo circuito da
fonte VDD?
3.23 A Fig. P3.23 ilustra um divisor de tensão implementa- (b) Especifique relações W/L para os dois dispositivos
do com dois MOSFETs canal n conectados como diodo. tal que o circuito produza V VDD /2 enquanto dre-
Considere que ambos os FETs têm Vt 0,5 V, k 50 na a mesma corrente como faz nos extremos do item
A/V2, 0 e 0. (a); considere a menor dimensão entre W e L igual a
(a) Se VDD 5 V, especifique relações W/L apropriadas 1 m.
para M1 e M2 de modo que o circuito forneça V 2,5 (c) O que acontece se VDD é dobrado para 6 V? Comente
V, enquanto drena I 25 A de VDD. seus resultados.
(b) Repita o item anterior, porém para V 1,5 V e I Sugestão: use o fato de que ID1 ID2.
10 A. 3.26 Considere que um MOSFET tipo depleção canal n tem
(c) Se (W/L)1 (1 m)/(1 m), especifique (W/L)2 de Vt0 1,5 V, k 0,4 mA/V2, 0,04 V1 e
modo que V 3 V; considere a menor dimensão en- 0,62 V1/2. Assumindo p 0,35 V, preencha os espaços
tre W e L em (W/L)2 igual a 1 m. Qual é a potência em branco na Tabela P3.26.
dissipada pelo circuito?
Sugestão: use o fato de que ID1 ID2.
TABELA P3.26
VDD
no VGS (V) VDS (V) VSB (V) ID ( A)
I
1 0 2 0
M1
2 0,5 1 0
V
3 3 0 56
M2
4 0 2 2
5 1 1 5
FIGURA P3.23 6 0,5 2 250
3.24 A Fig. P3.24 ilustra um divisor de tensão implementado 7 0 5 160
com um MOSFET canal n e um MOSFET canal p, ambos
8 0 0 522
operando no modo diodo. Considere que os dois MOS-
FETs têm Vtn 0,5 V, k n 50 A/V2, Vtp 0,75 V,
k p 20 A/V2 e 0. Também, considere que VDD 4 V.
3.27 Um dado MOSFET tipo enriquecimento canal p tem Vt0
(a) Especifique relações W/L apropriadas para os dois
1,5 V, k 0,25 mA/V2, 0,04 V1 e 0,62 V1/2.
FETs, de modo que o circuito forneça V 1,5 V, en-
Assumindo n 0,35 V, preencha os espaços em branco
quanto drena I 20 A; considere a menor dimen-
na Tabela P3.27.
são entre W e L igual a 1 m.
(b) Repita o item anterior, porém para V 1,0 V e
I 10 A.
TABELA P3.27
Sugestão: use o fato de que ID1 ID2.
no VSG (V) VSD (V) VBS (V) ID ( A)
VDD
1 3 3 0
M1 2 3 1 0
I 3 3 0 130
V 4 4 2 550
M2 5 3 2 35
6 4 1 250
FIGURA P3.24
3.28 Um dado MOSFET tipo depleção canal p tem Vt0 0,5 TABELA P3.30
V, k 240 A/V2, 0,05 V1 e 0,65 V1/2. Assu-
mindo n 0,35 V, preencha os espaços em branco na no VSG (V) VSD (V) VBS (V) ID ( A)
Tabela P3.28.
1 2 2 0 110
2 2 4 0 120
TABELA 3.28
3 3 5 0 500
no VSG (V) VSD (V) VBS (V) ID ( A) 4 4 5 4 720
1 0 4 0 5 5 4 580
2 0,5 0,5 0 6 4 1 400
3 1,5 0 360
4 0 2 5
3.31 (a) O circuito de teste da Fig. P3.30 é ajustado de modo
5 1,5 5 90 que VSG VBS 0. Dado que ID 240 A para
6 1 5 360 VSD 8 V, ID 210 A para VSD 2 V e ID 150 A
para VSD 0,5 V e, ainda, dado que ID cai para zero se
VBS é aumentado para 6 V, identifique o tipo de dispo-
3.29 (a) No circuito de teste da Fig. P3.18, considere VGS 0 e sitivo (enriquecimento ou depleção?) e encontre Vt0, k,
VSB 0. Se é obtido que ID 112 A em VDS 3 V e e . Assuma n 0,35 V.
ID 120 A em VDS 5 V, identifique o tipo de dispo- (b) Determine ID se VSG VBS VSD 2 V.
sitivo (enriquecimento ou depleção?) e encontre . 3.32 No circuito de teste da Fig. P3.30, considere VSD 2 V e
(b) Considere, agora, VGS 1,5 V e VDS 5 V. Se é obtido assuma que vSG varie de 0 a 5 V.
que ID 750 A com VSB 0 e ID 480 A com (a) Assumindo que o FET tem Vt 1,0 V, k 2,0 mA/
VSB 2 V, encontre k, Vt0 e , assumindo p 0,35 V. V2, 0,46 V1/2, n 0,35 V e 0, esboce o grá-
(c) Determine ID se VGS 0, VSB 5,3 V e VDS 1 V e fico de iD versus vSG, se VBS 0.
comente seus resultados. (b) Repita o item anterior, porém com VBS 3 V. Compa-
(d) Repita o item (c) se a tensão VGS é aumentada para 2 V. re as duas curvas e comente.
3.30 Um estudante está usando a montagem de teste da Fig. Sugestão: como a tensão vSG é variada entre 0 e 5 V,
P3.30 para realizar medições em um MOSFET canal p a o MOSFET vai de corte para o modo de saturação e,
fim de determinar seus principais parâmetros e os resulta- depois, para o modo triodo.
dos estão nas quatro primeiras linhas da Tabela P3.30. 3.33 Assuma que, próximo de T 300 K, um dado MOSFET
(a) Identifique o tipo de dispositivo (enriquecimento ou canal n tem k [1 0,005(T 300)] ma/V2, Vt [1
depleção?) e encontre Vt0, k, e , assumindo n 0,002(T 300)] V e 0, e é polarizado em saturação.
0,35 V. Encontre VGS tal que TC(ID) ⬵ 0 em T 300 K. Qual é o
(b) Use os resultados do item (a) para preencher os espa- valor correspondente de ID?
ços em branco restantes da tabela.
3.5 MOSFETs em circuitos cc resistivos
3.34 O nFET da Fig. P3.34 tem Vt 0,5 V, k 0,5 mA/V2 e
0. Além disso, VDD VSS 5 V.

VSG S VBS (a) Especifique RD e RS para polarizar o FET em ID

1 mA e VDS 3 V.
VSD (b) Repita o item anterior, porém para VDS 1 V.
G B
(c) O que acontece se RD é definido igual a 0 (curto-cir-
D cuitado) no item (b)? Qual é o novo ponto de opera-
ção do FET?
ID
FIGURA P3.30
VDD VDD
RD
R1 RD
RS
R2 RS
VSS
FIGURA P3.34
3.35 O pFET da Fig. P3.35 tem Vt 1,0 V, k 0,25 mA/V2 e FIGURA P3.38
0. Também, VSS VDD 6 V.
(a) Especifique RD e RS para polarizar o FET na fronteira 3.39 Considere que o pFET da Fig. P3.39 tem Vt 2 V, k
de saturação (EOS) com ID 0,5 mA. 0,25 mA/V2 e 0.
(b) Repita o item anterior, porém para polarizar o FET (a) Se VSS 12 V, especifique resistências apropriadas
em ID 2 mA e VSD 2 V. para polarizar o FET em ID 0,5 mA sob as seguin-
(c) O que acontece se o valor de RD no item (b) é dobra- tes restrições: VS deve ser polarizada em (2/3)VSS; VD
do? Qual é o novo ponto de operação do FET? deve ser polarizada no meio da região de saturação e
R1 R2 3 M.
VSS (b) O que acontece se, no circuito projetado no item (a),
a tensão VSS é modificada para 15 V? Como o ponto
de operação do FET é afetado?
RS (c) Repita, porém com VSS 6 V.
VSS
RD
R1 RS
VDD
FIGURA P3.35
3.36 No circuito da Fig. P3.34, considere VDD VSS 6 V,

RD 36 k e RS 10 k. R2 RD
(a) Se o FET tem Vt 2,0 V, k 0,4 mA/V2 e 0,
encontre todas as tensões e correntes no circuito.
(b) Repita o item anterior, porém com a resistência RS
aumentada para 15 k.
FIGURA P3.39
3.37 No circuito da Fig. P3.35, considere VSS VDD 12 V,
RS 16 k e RD 30 k.
(a) Se o FET tem Vt 1,5 V, k 0,25 mA/V2 e 0, 3.40 No circuito da Fig. P3.38, considere VDD 15 V, R1
encontre todas as tensões e correntes no circuito. 1,2 M, R2 1,8 M, RD 15 k e RS 5 k. Além
(b) Repita o item anterior se o terminal da porta é retirado disso, assuma que o FET tem Vt 1,5 V, k 0,2 mA/V2 e
do terra e conectado ao terminal do dreno. 0.
(a) Encontre todas as tensões e correntes no circuito.
3.38 Considere que o nFET da Fig. P3.38 tem Vt 0,5 V, k
(b) Repita o item (a), porém com RD 0.
0,8 mA/V2 e 0.
(c) Repita o item (a), porém com RS 0.
(a) Se VDD 5 V, R1 2 M e RS 5 k, encontre
valores apropriados para R2 e RD para polarizar o FET 3.41 No circuito da Fig. P3.39, considere VSS 10 V, R1
em ID 0,3 mA e VDS 0,5 V. R2 10 M, RS 2 k e RD 10 k. Além disso, assu-
(b) Como o ponto de operação do FET é afetado se R1 é ma que o FET tem Vt 1,5 V, k 0,5 mA/V2 e 0.
aumentado de 2 M para 3 M? Comente! (a) Encontre todas as tensões e correntes no circuito.
(b) Repita se o terminal da porta é desconectado do divi- 3.44 (a) No circuito da Fig. 3.35 especifique R1 e R2 (na faixa
sor de tensão e, em vez disso, conectado ao terminal de M) para polarizar Mp na fronteira de saturação
do dreno. (EOS).
3.42 No circuito da Fig. P3.42, considere VDD 10 V, R1 (b) Qual é a corrente de dreno resultante em Mn?
R2 10 M e RD 10 k.
(a) Assumindo que o FET tem Vt 1,0 V, k 0,2 mA/ 3.6 O MOSFET como um amplificador/chave
V2 e 0, estime o ponto de operação do FET.
3.45 O FET da Fig. P3.45 tem Vt 1,0 V, k 1,0 mA/V2 e
Sugestão: observe que 10 k 10 M.
0.
(b) Como o ponto de operação Q é afetado, se R1 é au-
(a) Especifique R1 e R2 (na faixa de M) de modo que
mentado de 10 M para 20 M?
vO 2,5 V para vI 2,5 V.
(b) Para qual valor de vI o FET está operando na EOC? E
VDD na EOS?
(c) Estime a inclinação da CTT em vI 2,5 V.
RD
R1 5V
10 k
vO
R2
R1
vI R2

FIGURA P3.42
3.43 O FET da Fig. P3.43 tem Vt 1,0 V, k 0,75 mA/V2 e

0. FIGURA P3.45
(a) Assumindo VDD 8 V, especifique valores apro-
priados de resistências para polarizar o dispositivo em 3.46 O FET da Fig. P3.46 tem Vt 1,5 V, k 1,0 mA/V2 e
ID 1,5 mA com VD no ponto médio entre os valores 0.
correspondentes à fronteira de condução e à fronteira (a) Esboce a CTT.
de saturação; especifique R1 e R2 na faixa de M. (b) Encontre o valor de vI necessário para produzir vO
(b) Como o ponto de operação Q do FET é afetado, se 3,0 V e estime a inclinação da CTT nesse ponto.
VDD é alterada para 5 V?
(c) E para 1,5 V?
5V
vI vO
R1
RD 10 k
FIGURA P3.46
R2
RD
3.47 A Fig. P3.47 mostra uma implementação da função lógica
NOR (OU negado) empregando MOSFETs canal n. Assu-
VDD mindo FETs idênticos com Vt 1,0 V, k 0,25 mA/V2 e
0, prepare a tabela-verdade identificando a região de
FIGURA P3.43
operação de cada FET (CO ou ôhmica) e calcule a tensão RF

do nó de saída para as seguintes combinações de tensão
nos nós de entrada A e B: (A, B) (0 V, 0 V), (0 V, 5 V),
(5 V, 0 V), (5 V, 5 V). RD
Sugestão: dois FETs idênticos em paralelo funcionam
Rgs Rds
como um único FET com a mesma tensão Vt, mas com k
duas vezes maior.
FIGURA P3.49
5V
3.50 (a) Substitua o FET da Fig. P3.49 por seu modelo de pe-
10 k quenos sinais e use o método do sinal de teste para
obter uma expressão para Rds. Qual é a função de RF
Y nesse circuito?
(b) Calcule Rds se RF 1,0 M e RD 10 k e o FET
A MA B MB tem gm 1,0 mA/V e ro 100 k.
(c) O que acontece se os terminais porta e fonte são cur-
to-circuitados para sinais ca?
FIGURA P3.47 3.51 (a) Substitua o FET da Fig. P3.51 por seu modelo de pe-
quenos sinais e use o método do sinal de teste para
3.48 Repita o Problema 3.47, porém para o circuito da Fig. obter uma expressão para Rds.
P3.48, que implementa a função lógica conhecida como (b) Calcule Rds se R1 R2 1,0 M e o FET tem gm
NAND (E negado). 1,0 mA/V e ro 100 k.
Sugestão: assuma 0, 0 e use o fato de que dois (c) Qual é o valor limite de Rds se R1 e R2 e ro são muito
FETs idênticos em série funcionam como um único FET grandes?
com a mesma tensão Vt, mas com k divido por dois.
R1
5V
20 k
Rds
Y
R2
A MA
FIGURA P3.51
B MB
3.52 O MOSFET tipo depleção canal n da Fig. P3.52 tem Vt
2,0 V, k 2,0 mA/V2 e 0,01 V1.
(a) Encontre VDS(EOS) e ID(EOS) para o caso R 0 e esboce a
FIGURA P3.48 curva i-v para v 0. Qual é a inclinação na região de
saturação? Qual é a variação por volt de i na região de
saturação? Expresse essa variação como uma porcen-
tagem de ID(EOS).
3.7 Operação em pequenos sinais do MOSFET
(b) Repita, porém para o caso R 1,0 k. Compare as
3.49 (a) Substitua o FET da Fig. P3.49 por seu modelo de pe- variações percentuais e comente.
quenos sinais e use o método do sinal de teste para Sugestão: explore o fato de que R introduz degene-
encontrar Rgs. ração de fonte.
(b) Calcule Rgs se RF 1 M e RD 10 k e o FET tem
gm 1 mA/V e ro 100 k.
(c) Investigue o caso limite em que RF → 0 e RD → e
justifique nos termos das propriedades conhecidas do i
FET. v
(d) Repita, porém para o caso RF RD, RD tendo agora R
valor finito.
(e) O que acontece no limite RD → 0?
FIGURA P3.52
3.53 (a) Substitua ambos os FETs da Fig. P3.53 por seus mo- 12 V
delos de pequenos sinais e deduza uma expressão
para Rd.
(b) Se ambos os dispositivos têm gm 1 mA/V e ro
4k
100 k, calcule Rd e comente seu resultado. C2
10 M vo
vi C1
Me Ro
Rd
Ri 1k
Md 10 M
3k C3
FIGURA P3.53
FIGURA P3.55
3.8 Amplificadores de tensão básicos
empregando MOSFETs 3.56 Repita o Exemplo 3.32a se o terminal da fonte do FET da
3.54 No circuito da Fig. P3.54 o FET tem Vt 1,5 V, k Fig. 3.57a é retirado do terra para permitir a inserção de
1 mA/V2 e 0,02 V1. uma resistência série RS 2,0 k entre a fonte e o terra
(a) Encontre o ponto de operação cc do FET, assumindo e, assim, introduzir uma degeneração de fonte. Discuta o
0 para simplificar seus cálculos cc. efeito de RS sobre o ponto de operação cc e os parâmetros
(b) Se R 0, encontre Ri, Ro e vo/vi e especifique C para de pequenos sinais.
operação em uma frequência de sinal de 10 kHz. 3.57 No circuito da Fig. P3.57, considere que o FET tem Vt
(c) Encontre R para reduzir o ganho para cerca de me- 1,5 V, k 0,5 mA/V2 e 0,01 V1.
tade do valor do item (b). Como isso afeta Ri, Ro e a (a) Encontre o ponto de operação cc do FET, assumindo
escolha de C? 0 para simplificar seus cálculos cc.
(b) Encontre o ganho vo/vi.
(c) Use o método do sinal de teste para encontrar Ri (a re-
10 V
sistência de entrada com a porta de saída em circuito
aberto) e use inspeção para encontrar Ro (a resistência
15 k de saída com a porta de entrada curto-circuitada).
vo
VDD
vi
Ro
IPOL 1 mA
Ri 1,0 M
R
C C2
15 k vo
RF
10 M
10 V vi C1 Ro
FIGURA P3.54
Ri
3.55 No circuito da Fig. P3.55, o FET tem Vt 1,0 V, k
2 mA/V2 e 0,02 V1. FIGURA P3.57
(a) Encontre o ponto de operação cc do FET, assumindo
0 para simplificar seus cálculos cc. 3.58 No circuito da Fig. P3.58, considere que VDD 12 V, RD
(b) Encontre Ri, Ro e vo/vi. 2,0 k, R1 1,0 M e R2 2,0 M.
(c) Repita o item (a) e (b) se a resistência de 1,0 k é (a) Se o FET tem Vt 2,0 V, k 1,5 mA/V2 e
definida igual a zero (curto-cirtcuitada). 0,015 V1, encontre seu ponto de operação; assuma
0 para simplificar seus cálculos cc.
(b) Encontre o ganho vo/vi.
(c) Use o método de teste para encontrar Ri (a resistência VDD

de entrada com a porta de saída em circuito aberto) e
use inspeção para encontrar Ro (a resistência de saída
RD
com a porta de entrada curto-circuitada).
Rd vo
VDD
Ro
M1 M2
RD
RS1
R1 C2 vi
vo Ri
RS
vi C1 Rs2
Ro
VSS
R2
Ri
FIGURA P3.59
3.60 Usando a topologia de circuito da Fig. P3.54, porém com

FIGURA P3.58
R 0, projete um amplificador que aceite uma fonte de
sinal de 1 kHz vsig tendo Rsig 100 k e forneça uma
3.59 Como sabemos, a função do capacitor de passagem da saída vo 4 vsig para a carga RL 20 k. Seu circuito
fonte na configuração FC é estabelecer um terra ca na deve ser energizado com alimentações de 6 V e deve
fonte. O circuito da Fig. P3.59 elimina a necessidade des- usar um MOSFET canal n com Vt 1,0 V, k 1,0 mA/V2
sa capacitância utilizando, em vez disso, o FET M2 co- e 0,02 V1.
nectado como diodo. Embora M2 não forneça um terra ca (a) Desenhe o circuito e especifique valores de resistên-
“verdadeiro” no terminal fonte de M1, sua resistência (Rs2) cias e capacitâncias padrão de 5% para atingir seu
é relativamente baixa, e a pequena degeneração de fon- objetivo.
te que ela introduz para M1 é um preço que vale a pena (b) Verifique se seu circuito funciona adequadamente
pela eliminação do capacitor de passagem. Essa técnica mostrando as tensões em todos os nós (componentes
é amplamente utilizada em implementação de circuitos cc e ca) se vsig (50 mV)cos(2 103t).
integrados (CI), em que M1 e M2 são dispositivos casados. Sugestão: o projeto não é único e pode levar algu-
Com uma fonte de sinal tendo um componente cc de 0 mas iterações para que você chegue a um circuito que
V, os dois FETs experimentam a mesma queda VGS e, as- atenda as especificações dadas.
sim, conduzem a mesma corrente ID. Consequentemente, 3.61 Usando a topologia de circuito da Fig. P3.39, projete um
a resistência RS deve ser especificada para conduzir uma amplificador FC com aoc 5 V/V e Ri 1 M e espe-
corrente de 2ID. cifique as capacitâncias para operação em 100 kHz. Seu
(a) Considerando M1 como um amplificador FC-DF com amplificador deve ser alimentado com uma fonte de 9 V
uma resistência de degeneração de fonte total Rs1 e deve usar um MOSFET canal p com Vt 1,5 V, k
RS//Rs2, deduza expressões para os parâmetros de pe- 1,25 mA/V2 e 0,02 V1.
quenos sinais Ri, Ro e vo/vi. Sugestão: comece impondo VD (1/3)VSS e VS (2/3)VSS
(b) Assumindo FETs casados com Vt 1 V, k 1 mA/V2 (Regra do 1/3-1/3-1/3).
e 0,02 V1, e VDD VSS 12 V, RD 15 k e
RS 7,5 k, encontre os pontos de operação cc dos 3.62 No amplificador FC da Fig. 3.56a, o FET está polarizado
dois FETs. no modo diodo, fornecendo VD VD(EOS) Vt. Para per-
(c) Calcule Ri, Ro e vo /vi numericamente. mitir mais espaço para o sinal de saída, pode ser desejável
polarizar o dreno um pouco mais alto, em VD VD(EOS)
mVt, m 1. A configuração FC da Fig. P3.58 atinge esse
objetivo utilizando a resistência adicional R2, que força (a) Assumindo fontes de alimentação de 5 V e FETs
uma queda de tensão em R1 aumentando, assim, VD. casados com Vt 1,5 V e k 2,0 mA/V2, espe-
(a) Mostre que, se R1 e R2 são suficientemente grandes de cifique R para polarizar os FETs em 1 mA. Qual é o
modo a drenar uma corrente desprezível se compara- valor de vO quando vI 0?
da a ID, o amplificador FC da Fig. P3.58 fornece, para (b) Assumindo 0,025 V1, encontre Ri, Ro e vo/vi.
0, (c) Qual é a faixa de valores de vI para a qual o circuito
vai funcionar adequadamente, com cada FET na re-
gião ativa?
VDD
(b) Se VDD 5 V e o FET tem Vt 0,5 V, k 2,0 mA/V 2
e 0, especifique resistências apropriadas para M1

aoc 10 V/V com m 2.
vI
(c) Recalcule aoc se 0,02 V1 e comente. vO
(d) Verifique que o circuito funciona adequadamente R
mostrando as tensões em todos os nós (componentes Ro
cc e ca) se vi (100 mV)cos( t). M2
3.9 Seguidores de tensão e de corrente de R

MOSFETs
3.63 No circuito da Fig. P3.63, o FET tipo enriquecimento
Me funciona como um seguidor de tensão e o FET tipo VSS
depleção Md como uma fonte de corrente para polarizar
FIGURA P3.65
Me. Considere que Me tem Vt 1,0 V, k 2,0 mA/V2 e
0,025 V1 e considere que Md tem Vt 1,0 V, k
2,0 mAV2 e 0,02 V1. 3.66 O circuito PC da Fig. P3.66 tem VDD VSS 10 V e o
(a) Encontre os pontos de operação cc dos dois FETs FET tem k 1,0 mA/V2, Vt 1,0 V e 0.
para vI 0. Para simplificar seus cálculos cc, assuma (a) Especifique R1 e R2 para garantir ID 2 mA e para
0. polarizar o dreno no ponto médio entre (VS VOV) e
(b) Encontre Ri, Ro e vo /vi. VDD.
(c) Qual é a faixa de valores de vI para a qual o circuito (b) Especifique R3 e C para um ganho vo/vsig 2 V/V
vai funcionar adequadamente, com cada FET na re- em uma frequência de sinal de 10 kHz.
gião ativa? Sugestão: considere primeiro o ganho de vsig para vs
e, depois, de vs para vo, em que vs é o sinal no terminal
de fonte do FET.
5V
VDD
Me
vI vO
Ri R1
Md
Ro vo
5V R3 C
FIGURA P3.63
vsig
R2
3.64 Repita o Problema 3.63, mas para o caso em que o FET
tipo enriquecimento Me é substituído por um FET tipo de-
pleção tendo as mesmas características que Md. VSS
3.65 No circuito da Fig. P3.65, utilizando dois FETs tipo deple-
FIGURA P3.66
ção, M1 funciona como um seguidor de tensão, M2 como
um sumidouro de corrente para polarizar M1 e R controla
a corrente de polarização.
3.67 Na Fig. P3.67, M1 é operado no modo PC e M2 no modo 5V

diodo. Pela LKT, VS1 VGS2 VGS1. Se usarmos FETs
casados e polarizá-los com correntes idênticas, então VGS1
Mp
e VGS2 vão se cancelar mutuamente, produzindo VS1 0.
Como a fonte de M1 é o nó de entrada na operação PC,
vO
uma tensão cc de 0 V nesse nó (fonte de M1) é altamente
desejável, uma vez que isso nos permite acoplar a fonte vI Mn
de sinal ao amplificador diretamente, sem a necessidade
de quaisquer capacitores de acoplamento ca. Além disso,
a operação ca se estende ao longo de uma ampla faixa até
cc, outra característica muito desejável. No circuito mos- 500
trado, o estágio PC é usado como um conversor tensão
para corrente.
(a) Considere que VDD VSS 10 V e RS 10 k.
iD ( A)
Assumindo FETs casados com Vt 1,5 V e k
2,0 mA/V2 e 0,02 V1 e assumindo que a fonte
de sinal tem Rsig 10 k e um componente cc de
0 V, especifique RB para garantir VS1 0.
0
(b) Encontre os parâmetros de pequenos sinais Ri, Ro e
0 1 2 3 4 5
io /vsig. Como o ganho io/vsig se compara ao caso ideal
em que Ri → 0? vI (V)
Sugestão: depois de encontrar Ri, encontre o ganho
FIGURA P3.68
de tensão intermediário vi/vsig.
(c) Qual é a máxima tensão que a carga pode desenvolver
e ainda garantir a operação no modo ativo para M1? 3.69 Um inversor CMOS é implementado com FETs casados
tendo k 200 A/V2 e Vt 0,6 V e é alimentado a partir
de VDD 3 V.
VDD
(a) Assumindo 0, encontre VIL, VIH, NML, NMH, Vm e
Im.
(b) Encontre a resistência de saída para vO VOL e para
RB
vO VOH.
io LD
(c) Encontre a corrente de saída máxima que o inversor
Ro vo pode absorver de uma carga externa com sua saída
dentro de 0,1 V do terra, e a corrente de saída má-
M1 M2 xima que o inversor pode fornecer para uma carga
externa com sua saída dentro de 0,1 V de VDD.
Rsig vi (d) Encontre a corrente de saída máxima que o inversor
pode fornecer/absorver enquanto mantém as margens
vsig RS de ruído de 1 V.

Ri
3.70 Um inversor CMOS é implementado com FETs casados
VSS tendo Vt Vtn Vtp 0,2VDD.
(a) Mostre que a corrente de saída máxima que o inversor
FIGURA P3.67 pode absorver de uma carga externa com sua saída
dentro de 0,1VDD do terra, e que pode fornecer para
uma carga externa com sua saída dentro de 0,1VDD de
3.10 O amplificador/inversor CMOS VDD é IO(max) 0,075kV2DD, em que k kn kp.
(b) Assumindo k n 100 A/V2 e k p 40 A/V2, es-
3.68 (a) Dado que o inversor da Fig. P3.68 tem a curva de pecifique (W/L)n e (W/L)p para IO(max) 0,5 mA se
transferência de corrente mostrada, encontre kn e kp VDD 3 V. Qual é o valor resultante de Im?
assumindo n p 0. (c) Encontre a resistência de saída para vO VOL e para
(b) Repita, porém com n p 0,08 V1. vO VOH.
3.71 Apesar de a eletrônica digital atual ser dominada pela (c) Qual é a faixa de valores possíveis para a corrente de
tecnologia CMOS, ainda existem sistemas em funciona- pico Im?
mento que foram implementados em tecnologia TTL, a 3.73 O inversor da Fig. P3.73 é conhecido como pseudo
tecnologia de TBJ dominante antes do advento da tecno- nMOS e encontra aplicação como uma alternativa para o
logia CMOS. A Fig. P3.71 ilustra a interface de um siste- CMOS em situações especiais que estão além do escopo
ma CMOS para um sistema TTL, usando dois inversores deste capítulo.
comuns como um exemplo. O inversor CMOS é do tipo (a) Assumindo VDD 5 V, Vtn Vtp 1 V, kp
da Fig. 3.64. O inversor TTL, cujos detalhes internos não 40 A/V2, kn 200 A/V2 e n p 0, encontre
precisamos nos preocupar aqui, é especificado em termos VOH, VOL, NML e NMH.
de suas características terminais nas folhas de dados do fa- (b) Quanta corrente essa porta drena da fonte quando
bricante. Assuma a seguir um processo CMOS com Vtn vI 0 V? E quando vI 5 V? Compare com o inver-
Vtp 1 V, k n 50 A/V2 e k p 20 A/V2. sor CMOS da Fig. 3.64 e comente.
(a) As folhas de dados do TTL especificam que, para Sugestão: explore o fato de que iDp iDn.
operação adequada, uma porta TTL da série chamada
de 7400 requer que quando vI 0, o inversor CMOS
forneça para a porta TTL uma corrente iO 40 A VDD
em vO 2,4 V. Especifique um limite inferior para
(W/L)p de modo a atender essa exigência.
(b) De modo semelhante, quando vI 5 V, a porta TTL Mp
requer que o inversor CMOS absorva da porta TTL
vO
uma corrente iO 1,6 mA em vO 0,4 V. Especifi-
que um limite inferior para (W/L)n de modo a atender
essa exigência. Mn
(c) Repita, porém para uma porta da série chamada de vI

74LS00 (TTL Schottky de baixa potência), que re-
quer que o inversor CMOS forneça iO 4 A em
vO 2,7 V quando vI 0 V e absorva iO 0,4 mA FIGURA P3.73
em vO 0,4 V. Comente sobre as diferenças.
3.74 (a) Explorando o fato de que iDp iDn, encontre o valor

5V 5V de vI necessário para polarizar o inversor do Proble-
ma 3.73 em vO 2,5 V.
vO (b) Estime o ganho para pequenos sinais (inclinação da
vI
CTT) em vO 2,5 V.
3.75 No circuito da Fig. P3.73, considere VDD 5 V, Vtn
Vtp 1 V, kp 40 A/V2, kn 400 A/V2 e n p
CMOS TTL
0 para simplificar.
FIGURA P3.71 (a) Encontre o ponto Q0 na CTT no qual vO vI.
Sugestão: explore o fato de que iDp iDn.
(b) Substitua os FETs por seus modelos de pequenos si-
3.72 Como sabemos, com MOSFETs casados, a CTT de um nais para estimar o ganho vo/vi em Q0.
inversor CMOS é centrada na tensão média vI Vm Sugestão: na região de triodo, o MOSFET canal p
VDD /2. E se os dispositivos não são exatamente casados funciona como uma resistência dinâmica apropriada
devido a variações do processo de fabricação? rsd.
(a) Explorando o fato de que iDp iDn, mostre que para o
caso de dispositivos não exatamente casados, a CTT 3.76 Na porta NOR da Fig. 3.69a considere VDD 5 V e assu-
é centrada em ma que os FETs são dispositivos casados com Vt 1 V e
k 100 A/V2.
(a) Assumindo 0, esboce a CTT e encontre Vm, NML
e NMH para o caso em que A e B são ligados juntos
para configurar a porta NOR para operação como
uma porta inversora.
(b) Compare com o inversor básico e justifique qualquer
(b) Assumindo VDD 5 V, encontre a faixa de valores diferença.
possíveis para Vm se, para cada FET, k pode variar Sugestão: lembre-se de que dois FETs idênticos co-
dentro da faixa de 100 A/V2 20% e Vt pode va- nectados em paralelo funcionam como um FET equi-
riar dentro da faixa de 1,0 V 20%. Qual é a faixa valente com keq 2k.
percentual máxima de variabilidade de Vm em relação
a seu valor ideal de VDD/2 2,5 V?
3.77 Na porta NAND da Fig. 3.70a, considere VDD 5 V e as- 3.79 (a) No circuito do Problema 3.78, substitua os FETs por
suma que os FETs são dispositivos casados com Vt 1 V, seus modelos de pequenos sinais e obtenha uma ex-
k 100 A/V2 e 0. pressão para o ganho de pequenos sinais a vo /vi em
(a) Esboce a CTT e encontre Vm, NML e NMH para o caso termos de gm, ro e R. Então, calcule esse ganho para
em que A e B são ligados juntos para configurar a por- (b) VDD 5 V,
ta NAND para operação como uma porta inversora. (c) VDD 10 V, e
(b) Compare com o inversor básico e justifique qualquer (d) VDD 3 V.
diferença. (e) Desenvolva uma expressão para a em termos de VDD
Sugestão: lembre-se de que dois FETs idênticos co- e no limite R ro, compare com os valores calcula-
nectados em série funcionam como um FET equiva- dos e comente.
lente a keq k/2. 3.80 O circuito da Fig. P3.80 ilustra a aplicação de um inversor
3.78 No circuito da Fig. P3.78, R polariza o FET em VO VI e CMOS como um amplificador inversor. A função da re-
como os FETs são considerados casados, temos VO VI sistência de realimentação negativa R2 é polarizar os FETs
VDD /2. em VO VI, a função de R1 é estabelecer o ganho de ma-
(a) Substitua os FETs por seus modelos de pequenos lha fechada preferencialmente em R2/R1 e a função de
sinais e use o método do sinal de teste para obter C é realizar o acoplamento ca do sinal de entrada com o
expressões para Ri (a resistência de entrada com a amplificador sem perturbar seu ponto de operação cc. As-
porta de saída em circuito aberto) e Ro (a resistência suma FETs casados, cada um tendo gm 1 mA/V e ro
de saída com a porta de entrada curto-circuitada para 100 k. Se R1 200 k, R2 1,0 M e vsig (100 mV)
sinais ca) em termos de gm, ro e R. cos t, estime vo e vi, bem como o ganho de malha aberta
(b) Se R 1 M, Vt 1 V, k 1 mA/V2 e 0,01 V1, vo /vi e o ganho de malha fechada vo/vsig. Como esse último
calcule Ri e Ro para VDD 5 V. se compara com seu valor ideal?
VDD C R1 vi R2
Mp
vsig VDD

vi R vo vo
Ri Ro
FIGURA P3.80
Mn
FIGURA P3.78
4
Considerações de projeto em
circuitos monolíticos
4.1 Considerações de projeto em circuitos monolíticos
4.2 Revisão das características e dos modelos de TBJs
4.3 Revisão das características e dos modelos de MOSFETs
4.4 Configurações de Darlington, “cascode” e cascata
4.5 Pares diferenciais
4.6 Razão de rejeição de modo comum em pares diferenciais
4.7 Tensão/corrente de offset de entrada em pares diferenciais
4.8 Espelhos de corrente
4.9 Pares diferenciais com cargas ativas
4.10 Estágios de saída bipolares
4.11 Estágios de saída CMOS
Apêndice 4A: editando netlists do SPICE
Referências
Problemas
C
omo mencionado no Capítulo 2, após sua invenção, em 1947, o transistor bipolar de junção (TBJ)
foi, pela primeira vez, colocado em uso como substituto para o tubo de vácuo, muito mais vo-
lumoso, consumidor de energia e apenas moderadamente confiável. Na verdade, os primeiros
circuitos de transistores eram basicamente réplicas de protótipos de circuitos de tubos de vácuo, mas
com escala adequada das fontes de alimentação e demais componentes ao redor. De modo geral, eles
pertencem à classe de circuitos que investigamos até agora e que são geralmente referenciados como
circuitos discretos.
Próximo ao fim da década de 1950, percebeu-se que a miniaturização significativa e a redução
no consumo de energia trazidas pelo transistor poderiam ser mais bem exploradas fabricando-se
circuitos inteiros (transistores, diodos, resistores e pequenos capacitores, juntamente com suas inter-
conexões) monoliticamente, isto é, na mesma pastilha de material semicondutor, ou chip. Também
chamado de circuito integrado (CI), ele foi implementado pela primeira vez em 1958 por Jack Kilby
na Texas Instruments, e, de forma independente, em 1959, por Robert Noyce na Fairchild Semicon-
ductor. A década de 1960 viu uma atividade intensa que resultou no desenvolvimento, dentre ou-
tros, do primeiro CI amplificador operacional (CI AOP) pela Fairchild Semiconductor (Série mA),
bem como as famílias de circuitos integrados digitais conhecidas como lógica transistor-transistor
Capítulo 4 • Considerações de projeto em circuitos monolíticos 293
(TTL*) pela Texas Instruments (Série 7400) e a lógica de emissor acoplado (ECL**) pela Motorola
(Série 10K).
Enquanto isso, nos primeiros anos de 1970, o transistor de efeito de campo metal-óxido-semi-
condutor (MOSFET) se tornou uma realidade comercial. Em comparação com o TBJ, o MOSFET
oferecia as vantagens de menor tamanho e baixo consumo de energia. Essa tecnologia alternativa
levou ao desenvolvimento das primeiras calculadoras e relógios eletrônicos alimentados por bateria
e representou uma alternativa de baixo consumo de energia para a família lógica bipolar TTL domi-
nante, a família digital CMOS da Série 4000, pela RCA. Esses produtos foram seguidos pelo primeiro
microprocessador, desenvolvido pela Intel, em 1971. Desde então, a eletrônica de circuitos integrados
tem avançado de forma exponencial e entrado em praticamente todos os aspectos da vida moderna.
Esse crescimento impressionante tem sido governado pela lei de Moore, que estabelece que, graças aos
avanços contínuos no processo de fabricação de CIs, o número de dispositivos que podem ser integra-
dos em uma dada área de chip dobra aproximadamente a cada 18 meses. Originalmente formulada em
1965, a lei se mantém até hoje, embora tenha sido salientado que o avanço dessa tecnologia, no que
diz respeito à inclusão de mais dispositivos em um mesmo chip, é fixado pelos limites físicos que vão
acabar por levar ao desaparecimento dessa lei.
O TBJ, depois de ter sido o dispositivo semicondutor dominante por quase três décadas, foi
ultrapassado pelo MOSFET, especialmente em CIs de alta densidade, graças às vantagens menciona-
das anteriormente, de menor tamanho e de menor consumo de energia. No entanto, o TBJ continua
a ser o dispositivo escolhido em CIs analógicos de alto desempenho e uso geral. Eles também são
preferidos em modelos discretos especializados, em função da disponibilidade de uma grande varie-
dade de dispositivos. Também é possível fabricar TBJs e MOSFETs simultaneamente em um mesmo
chip, desde que com um aumento no número de etapas de fabricação e no custo. A tecnologia resul-
tante, apropriadamente chamada de tecnologia BiCMOS, explora as vantagens de ambos os tipos
de transistores para fornecer possibilidades de projeto ainda mais inovadoras. CIs contemporâneos
geralmente combinam funções digitais e analógicas no mesmo chip, sendo essa a razão para o nome
sinal misto, ou CIs de modo misto. Como regra, tenta-se implementar tantas funções quanto possível
na forma digital e utilizam-se circuitos analógicos apenas na interface com o mundo físico externo,
que é analógico por natureza.
O capítulo começa com uma comparação entre os projetos discreto e monolítico. Isso é seguido por
uma revisão das características dos TBJs e dos FETs enfatizando efeitos de segunda ordem que foram
deliberadamente omitidos nos capítulos introdutórios, mas que são relevantes em implementações de
circuitos monolíticos. Também são revisadas as configurações básicas de apenas um transistor aborda-
das nos Capítulos 2 e 3, porém, a partir de uma perspectiva monolítica em que as funções de polariza-
ção cc e carregamento da saída não são mais desempenhadas por resistores, mas por outros transistores
operando como fontes ou sumidouros de corrente.
Em seguida, o capítulo investiga uma série de configurações de circuitos de vários transisto-
res que se tornaram blocos construtivos padrão para CIs analógicos. Esses incluem as configurações
Darlington e “cascode”, pares diferenciais, espelhos de corrente, fontes e sumidouros de corrente cc,
estágios de ganho com carga ativa e estágios de saída push-pull. Particular atenção é dedicada ao par
diferencial, porque ele constitui o núcleo da maioria dos CIs analógicos. Primeiro, investigamos o par
para o caso idealizado de componentes perfeitamente casados; em seguida, analisamos o efeito de
descasamentos de fabricação sobre os erros de offset de entrada e a razão de rejeição de modo comum.
Sempre que possível, implementações TBJ e FET são abordadas em paralelo, tanto para evitar duplica-
ções como para comparar as duas tecnologias em suas semelhanças e diferenças.
* N. de T.: Do inglês, transistor-transistor logic (TTL).

** N. de T.: Do inglês, emitter-coupled logic (ECL).
Este capítulo apresenta ao leitor uma variedade de soluções inteligentes de projeto que contri-
buem para tornar a eletrônica analógica uma disciplina ainda mais fascinante. Porém, o melhor ainda
está por vir no próximo capítulo, quando esses blocos construtivos serão combinados no projeto de
alguns CIs analógicos representativos.
Também, vale salientar que não importa o quão sofisticado é um determinado circuito, as ferra-
mentas que usamos para compreendê-lo ainda são aquelas aprendidas em um curso de circuitos elétri-
cos básicos: lei de Ohm, leis de Kirchhoff (LKT e LKC), reduções de Thévenin/Norton e a técnica do
sinal de teste para encontrar resistências na presença de fontes dependentes.
de curvas de transferência e formas de onda quanto como uma ferramenta de verificação para cálculos
cc e ca realizados manualmente.
4.1 CONSIDERAÇÕES DE PROJETO EM CIRCUITOS MONOLÍTICOS

O uso generalizado e difundido de circuitos monolíticos, também chamados de circuitos integrados
(CIs), decorre de nossa capacidade de fabricar um grande número de dispositivos interligados na mes-
ma pastilha semicondutora, mantendo o consumo de energia adequadamente baixo. Em comparação
com seus antecessores discretos, os CIs apresentam algumas restrições singulares, bem como vanta-
gens para o projetista. As mais relevantes são as seguintes:
• Capacitores são altamente indesejáveis em tecnologia de CIs, uma vez que eles tendem a ocupar
enormes quantidades de área da pastilha. Embora capacitores pequenos (da ordem de alguns picofa-
rads ou menos) sejam aceitáveis, aqueles de maior valor, como os utilizados para acoplamento ca e
passagem ca nos exemplos de amplificadores EC e FC discretos dos Capítulos 2 e 3, devem definiti-
vamente ser descartados. Consequentemente, o acoplamento interestágios deve ser do tipo cc e téc-
nicas apropriadas devem ser concebidas para evitar capacitores de passagem ca. Tendo considerado
todos esses aspectos, essas restrições acabam por ser uma “bênção” porque, uma vez atendidas, um
circuito monolítico funcionará ao longo de uma ampla faixa de frequências incluindo cc. Por outro
lado, os projetos discretos dos Capítulos 2 e 3 vão funcionar corretamente apenas acima de uma cer-
ta frequência, já que em baixas frequências os capacitores vão começar a funcionar como circuitos
abertos, não fornecendo mais as funções pretendidas de acoplamento e passagem.
• Resistores também tendem a ocupar uma área preciosa do chip, embora não tão severamente
como capacitores, de modo que eles também devem ser evitados sempre que possível. Quando
implementados com os mesmos materiais que são utilizados para formar as regiões de um tran-
sistor, resistores monolíticos também apresentam tolerâncias grosseiras e podem ser bastante
sensíveis à temperatura. Por outro lado, transistores são os dispositivos mais naturais em tecno-
logia de circuitos integrados, tanto em termos de tamanho quanto de facilidade de fabricação;
então, em implementações monolíticas, as funções dos resistores, como polarização cc, devem
ser reformuladas em termos de transistores.
• Dispositivos fabricados simultaneamente no mesmo chip tendem a apresentar características
altamente casadas. Na verdade, essas características são sensíveis à temperatura e, ainda, variam
com o tempo; porém, se dois ou mais dispositivos são fabricados bem próximos uns dos outros,
de modo que eles compartilhem o mesmo ambiente, as características de cada um vão basica-
mente seguir (rastrear) as mesmas variações. As características de casamento e rastreamento são
exploradas propositadamente em projeto de CIs para implementar funções inteligentes que se-
riam muito mais difíceis de alcançar na forma discreta. Dois exemplos populares são espelhos de
corrente e pares diferenciais, que serão investigados em detalhes à medida que prosseguirmos.
Um exemplo ilustrativo
Para ilustrar as semelhanças e as diferenças entre projeto discreto e monolítico, vamos considerar a
configuração EC já conhecida da Fig. 4.1 que, na época dos projetos discretos anteriores aos CIs, foi o
carro-chefe dos amplificadores de tensão. Uma vez que cada capacitor funciona como um curto ca em
comparação com a resistência equivalente apresentada pelo circuito circundante, o ganho de pequenos
sinais toma a forma
(4.1a)
Para converter esse projeto para uma forma apropriada para a fabricação monolítica precisamos eli-
minar os capacitores e substituir os resistores por transistores adequadamente polarizados sempre que
possível. A seguir, são destacados os passos principais:
• A função de C1 na Fig. 4.1 é resolver a diferença cc entre a fonte de entrada (geralmente com um
componente cc de 0 V) e a base (normalmente polarizada em VCC), proporcionando um curto
ca entre a fonte e a base (vb → vi). A melhor maneira de eliminar C1 é acoplar a fonte de entrada
à base diretamente, como na Fig. 4.2a. O acoplamento cc também elimina a necessidade dos
resistores de polarização R1 e R2.
• A função de RE na Fig. 4.1 é estabelecer a corrente de polarização IE, enquanto a de C2 é ga-
rantir um terra ca no emissor (ve → 0). Ambas as funções podem ser realizadas, pelo menos
em princípio, polarizando o emissor negativamente por meio de uma fonte de tensão adequada
VBE1 VT ln (IC1 /Is1), como mostrado na Fig. 4.2a.
• A função de RC na Fig. 4.1 é polarizar o coletor, normalmente em VO VCC, e, ao mesmo tem-
po, fixar o ganho, de acordo com a Equação (4.1a). A melhor maneira de eliminar RC é substituí-
-lo por um TBJ pnp operando como uma fonte de corrente, como mostrado na Fig. 4.2a. Uma vez
feito isso, o equivalente ca fica como na Fig. 4.2b, em que rop é a resistência ca obtida olhando
para o coletor de Q4, agora desempenhando o papel de RC na expressão para o ganho. Consequen-
temente, a Equação (4.1a) se torna
(4.1b)
em que estamos usando subscritos n e p para distinguir entre os parâmetros dos TBJs do tipo npn
e pnp. Dado que RC (um elemento passivo) foi substituído por um transistor (um elemento ativo),
Q4 é adequadamente referenciado como uma carga ativa.
Observamos que, para a Equação (4.1b) ser válida, ambos os TBJs devem operar na região ativa
direta ou, quando muito, na fronteira de saturação (EOS). Q1 estará na região ativa desde que vO
vO(min), em que vO(min) VE1 VCE1(EOS). Mas VE1 VBE1, então
vO(min) VCE1(EOS) VBE1 (4.2a)
De modo similar, Q4 estará na região ativa desde que vO vO(max), em que
vO(max) VCC VEC4(EOS) (4.2b)
VCC
RC
R1 vO
C1
Q1
vI
R2
RE IE C2
FIGURA 4.1 Um amplificador de tensão discreto.

VCC

VEB4 vO

Q4
vO(max)
vI vo
vO VO vo VO rop
vi
0 vO(min) vo 0
Q1
0
vE1
vI 0 vi
IE1 vE1 Q1

VBE1 vi
0
VBE
(a) (b)
FIGURA 4.2 (a) Circuito conceitual mostrando como transformar o amplificador discreto da Fig. 4.1 em uma
forma apropriada para fabricação monolítica. (b) Equivalente ca do circuito de (a).
As tensões vO(min) e vO(max) definem os limites inferior e superior da faixa de tensão de saída linear, co-
mumente conhecida como excursão da tensão de saída (OVS*). É evidente que a Equação (4.1b) será
válida somente se limitarmos vO dentro dessa faixa, isto é, para vO(min) vO vO(max).
EXEMPLO 4.1
(a) No circuito da Fig. 4.2a, considere que Q tem Is 10 fA, VA 100 V e VCE(EOS) 0,2 V e con-
sidere que Q4 tem Is 5 fA, VA 75 V e VEC(EOS) 0,2 V. Se VCC 10 V, especifique valores
apropriados para VBE e VEB de modo que, com vI 0 V, os TBJs drenam 1 mA e VO se situa no
ponto médio OVS.
(b) Encontre o ganho ca a e vO(t) se vI(t) VI vi(t) 0 V (2,5 mV)cos␻t. A tensão vO(t) está
dentro da faixa de saída linear em todos os instantes de tempo?
Solução
(a) Pela Equação (4.2), temos
vO(min) 0,2 0,7 0,5 V vO(max) 10 0,2 9,8 V
Para polarizar a saída no ponto médio da OVS, precisamos de
Para Q1 temos, pela Equação (2.21),
ou
* N. de T.: Do inglês output voltage swing (OVS).

Resolvendo, obtemos VBE1 657,2 mV. Adaptando a expressão anterior para a corrente de cole-
tor de Q4, obtemos
que fornece VEB4 674,8 mA.

(b) Temos gm 1/(26 ), ron 100 k e rop 75 k, de modo que a Equação (4.1b) fornece
Finalmente, como (2,5 mV) 1648 4,12 V, temos
vO(t) VO vo(t) 4,65 V (4,12 V) cos(␻t 180°)
Observe que vO alterna entre 4,65 4,12 8,77 V e 4,65 4,12 0,53 V, indicando que a
condição vO(min) < vO < vO(max) é satisfeita em todos os instantes de tempo.
䊉
Observamos que o ganho alcançado com uma carga ativa pode ser muito maior do que com uma
carga discreta, graças ao fato de que geralmente rop RC. Ganhos elevados são especialmente desejá-
veis em sistemas de realimentação negativa, como os circuitos de amplificadores operacionais, em que
quanto maior o ganho mais pronunciados tendem a ser os benefícios da realimentação negativa (isso
ficará mais claro quando estudarmos a realimentação negativa no Capítulo 7).
À medida que avançarmos, veremos que podemos aumentar o ganho ainda mais, elevando ade-
quadamente a resistência efetiva obtida olhando para o coletor de Q4, por exemplo, por meio da intro-
dução de degeneração de emissor para Q4. Se essa resistência é feita muito maior do que ron, então o
ganho ca da Equação (4.1b) simplificada como a aintrínseco, em que
(4.3)
Aqui, VA é a tensão de Early do TBJ de amplificação (Q1 neste caso), VT é a tensão térmica
(26 mV em T 300 K) e aintrínseco é o ganho máximo alcançável com um único TBJ, um ganho adequa-
damente chamado de ganho intrínseco. No Exemplo 4.1, temos aintrínseco 100/0,026 3846 V/V.
Comparando esse resultado com o caso de uma carga passiva típica dos tipos investigados no Capítulo
2, por exemplo, RC 10 k, teríamos a (100//10)/0,026 350 V/V, uma ordem de grandeza
menor do que o ganho intrínseco!
Nesse ponto, questionamos como implementar as fontes VBE1 e VEB4 da Fig. 4.2a. O Exemplo 4.1
indica que seus valores devem ter exatidão dentro de milivolts. Também sabemos que esses valores
variam com a temperatura de cerca de 2 mV/°C, de modo que precisamos de esquemas de polariza-
ção capazes de assegurar correntes de coletor estáveis diante de uma faixa de fabricação e variações
ambientais. Na tecnologia de circuitos integrados, esses esquemas são possíveis graças à disponibili-
dade das características mencionadas anteriormente de casamento e rastreabilidade, conforme será
demonstrado a seguir.
Pares emissor acoplado

O esquema mostrado na Fig. 4.3a utiliza um sumidouro de corrente (2IE) para fornecer polarização cc
e um segundo TBJ (Q2) para fornecer um caminho de baixa resistência ca entre o emissor de Q1 e o
terra. (Visto dessa forma, Q2 de fato substitui o capacitor de passagem ca C2 da Fig. 4.1.) Se Q1 e Q2
são casados, então para vi 0 o sumidouro de corrente 2IE vai se dividir igualmente entre os dois TBJs,
uma vez que eles experimentam a mesma queda VBE. Além disso, as duas correntes IE vão acompanhar
(ou rastrear) uma à outra ao longo de uma faixa de variações térmicas em VBE.
VCC

V
EB
Q4
rop
Q1 Q2
vo
IE VBE IE Q1
2IE vi
re2
re2
VEE
(a) (b)
FIGURA 4.3 (a) Esquema de polarização para o amplificador Q1 e (b) equivalente ca para o circuito completo.
A resistência ca entre o emissor de Q1 e o terra é a resistência obtida olhando para o emissor de

Q2, ou re2 ␣02 /gm2 1/gm2 (1/gm1). Essa resistência, embora não nula, é pequena (26 em 1 mA) e
introduz degeneração de emissor para Q1, como ilustrado no equivalente ca da Fig. 4.3b. A transcon-
dutância degenerada é
(4.4)
em que os subscritos n e p foram omitidos uma vez que os TBJs têm parâmetros gm idênticos. Devido à
degeneração, o ganho de tensão também vai ser reduzido, mas esse preço vale a pena pela eliminação
de C2. Na verdade, mesmo com degeneração, o ganho continua sendo bastante elevado e ele se mantém
assim ao longo de uma ampla faixa até cc!
Espelhos de corrente
Agora, queremos investigar um esquema de circuito integrado apropriado para polarizar Q4. Como a
corrente IC4 fornecida por Q4 deve em todos os instantes de tempo ser igual à corrente absorvida por Q1,
é evidente que VEB deve ser ajustada continuamente diante de eventuais variações térmicas. O esque-
ma da Fig. 4.4 faz isso automaticamente por meio de Q2 e do transistor conectado como diodo Q3 da
seguinte forma: como sabemos, IC2 é casada com IC1; adicionalmente, em resposta a IC2, Q3 desenvolve
uma queda de tensão VEB que, por sua vez, é transmitida para Q4. Sendo casados e submetidos à mesma
tensão VEB, Q4 vai drenar a mesma corrente de coletor que Q3, sendo essa a razão pela qual Q4 é dito
espelhar Q3. Ignorando as correntes de base, podemos resumir dizendo que IC4 espelha IC3, que é igual
a IC2 que, por sua vez, acompanha IC1. Consequentemente, IC3 acompanha (ou rastreia) IC1, indepen-
dentemente de qualquer variação térmica de VEB ou VBE! O espelho de corrente, já introduzido em sua
forma mais básica nos Capítulos 2 e 3, encontra ampla aplicação tanto em CIs bipolares quanto em CIs
CMOS e serão investigados em maior profundidade na Seção 4.8.
Amplificadores de tensão monolíticos

Apropriadamente chamado de par emissor acoplado (par EAc), o par Q1-Q2 da Fig. 4.4 apresenta uma si-
metria interessante e útil: assim como Q2 fornece uma resistência baixa para o emissor de Q1, Q1 desem-
VCC

VEB

Q4 Q3
IC IC
Q1 Q2
VBE
2IE
VEE FIGURA 4.4 Esquema de polarização para a carga ativa Q4.
penha a mesma função para Q2. Essa reciprocidade sugere que podemos aplicar a entrada em qualquer
uma das duas bases ou mesmo alimentar as duas bases simultaneamente com sinais separados, aumen-
tando, assim, a flexibilidade do circuito. Na verdade, vamos ver que os dois sinais de base influenciam
a saída em quantidades iguais porém opostas, o que indica que a saída depende da diferença entre as en-
tradas, sendo essa a razão pela qual o par EAc é também chamado de par diferencial. Pares diferenciais
formam os estágios de entrada de uma grande variedade de circuitos monolíticos, como amplificadores
operacionais e comparadores de tensão, e serão investigados em maior profundidade na Seção 4.5.
A Fig. 4.5a mostra uma implementação monolítica popular do projeto discreto da Fig. 4.1. Seus
ingredientes básicos são:
• O par EAc Q1-Q2 fornece amplificação do sinal e faz isso na forma diferencial.
VCC VDD
M4 M3
Q4 Q3
vo
vo
M1 M2
Q1 Q2 vi1 vi2
vi2
vi1

M7 ISS
R IEE
M5 M6
Q5 Q6
VEE VSS
(a) (b)
FIGURA 4.5 Amplificadores monolíticos de alto ganho: (a) bipolar e (b) CMOS.
• O espelho de corrente Q3-Q4 forma uma carga ativa para o par EAc, garantindo ganho elevado e
também convertendo a diferença entre os sinais de entrada para uma saída com terminação única.
À medida que prosseguirmos, vamos ver que o ganho é
(4.5)
• Outro espelho de corrente (Q5-Q6) é usado para fornecer polarização cc para o par EAc. Aqui, R
estabelece a corrente no TBJ conectado como diodo, Q5, e Q6, então, espelha essa corrente (agora
reescrita como IEE) para o par EAc, mas em um nível mais elevado de resistência de saída (ro6
neste caso).
Comparada com o predecessor discreto da Fig. 4.1, a versão monolítica da Fig. 4.5a pode pare-
cer muito mais complexa e cara para fabricar. No entanto, considerando que essa versão não utiliza
capacitores e apenas um resistor e que os transistores são os dispositivos preferenciais em tecnologia
de circuitos integrados, a versão monolítica é, na verdade, altamente desejável. Ela é também mais
flexível uma vez que responde à diferença entre um par de sinais de entrada, para não mencionar a sua
capacidade de proporcionar ganhos de tensão muito elevados.
Quando a tecnologia MOS se tornou comercialmente viável, os cânones do projeto de circuitos
integrados já estavam bem estabelecidos em termos de tecnologia bipolar, de modo que foi uma ques-
tão simples adaptar o projeto de CIs para a nova tecnologia. A Fig. 4.5b mostra o análogo CMOS da
versão bipolar da Fig. 4.5a. Nesse exemplo, mesmo o resistor R foi substituído por um transistor, o
MOSFET conectado como diodo M7, cuja razão W/L é escolhida de modo a atingir a corrente de po-
larização desejada ISS. À medida que avançarmos, veremos que a Equação (4.5) também se aplica ao
amplificador CMOS, estando a única diferença nas transcondutâncias menores dos FETs. (Os circuitos
da Fig. 4.5 serão investigados em maior profundidade na Seção 4.9.)
A Fig. 4.6 mostra um circuito do PSpice para visualização da CTT do amplificador bipolar da
Fig. 4.5a. A inclinação da curva confirma o elevado ganho do circuito. Também são mostrados os limi-
tes de saturação da região linear de operação.
O que esperar
A discussão que conduz aos amplificadores da Fig. 4.5 fornece uma visão geral e resumida das consi-
derações mais relevantes em projetos monolíticos:
VCC (10 V)
10
Qp Qp
Q3 Q4
Saída vO (V)
vo 5
Qn Qn
Q1 Q2
vID
0
0
0 IEE 1 mA
10 5 0 5 10
VE E( 10 V) Entrada vID (mV)
(a) (b)
FIGURA 4.6 (a) Circuito do PSpice para traçar (b) a CTT do amplificador monolítico da Fig. 4.5a. Os seguin-
tes parâmetros foram considerados: Qn: Is 2 fA, ␤F 200, VA 100 V. Qp: Is 1 fA, ␤F 50, VA 50 V.
• Evite o uso de resistores e capacitores integrados (no chip). Se capacitores forem necessários,
eles devem ser da ordem de poucos pF ou menos.
• Resistências continuarão aparecendo em nossos circuitos e cálculos, porém na maior parte das
vezes elas serão as resistências de modelos de transistores para pequenos sinais, como rop e re2 da
Fig. 4.3b.
• Explore a disponibilidade de características casadas e rastreáveis para encontrar soluções criati-
vas de projeto, como espelhos de corrente e pares diferenciais.
• Embora o projeto de CIs siga um conjunto de regras diferente em relação ao projeto discreto, o
estudo de CIs ainda depende em grande parte dos fundamentos fornecidos pelos Capítulos 1 a 3.
• Vamos fazer uso frequente de simulações do PSpice para corroborar o resultado de análises
manuais, bem como investigar alguns aspectos de ordem superior que muitas vezes escapam de
nossos cálculos de papel e lápis.
Para prosseguir, precisamos investigar em mais detalhes os conceitos de espelho de corrente e par
diferencial introduzidos anteriormente, bem como uma variedade de outros blocos canônicos que estão
na base do projeto monolítico contemporâneo. No entanto, antes de embarcar nessas tarefas, precisa-
mos examinar novamente as características e os modelos para dispositivos ativos (TBJs e MOSFETs)
de forma mais aprofundada.
4.2 REVISÃO DAS CARACTERÍSTICAS E DOS MODELOS DE TBJS

As características e os modelos dos TBJs do Capítulo 2 foram deliberadamente mantidos de forma
mais simples possível para permitir que o iniciante se concentrasse nos fundamentos do projeto de
circuitos discretos e desenvolvesse uma ideia básica sobre o comportamento do circuito. À medida que
embarcarmos no estudo de circuitos monolíticos, precisamos refinar adequadamente nossos modelos
de TBJs para incluir efeitos de segunda ordem que tendem a desempenhar um papel mais proeminente
nesses tipos de circuitos.
Modulação da largura de base: revisão

Em nosso estudo da operação do TBJ npn, encontramos que o aumento de vCE expande a largura
da região de depleção base-coletor diminuindo, assim, a largura de base efetiva WB. Esse fenôme-
no, conhecido como efeito Early, produz um perfil mais íngreme de elétrons em excesso dentro
da base, aumentando, em última análise, a corrente de coletor iC, já que ela é proporcional a essa
inclinação do perfil. Há ainda um outro efeito mais sutil de modulação da largura de base, dado que
uma redução em WB também reduz o componente de recombinação iBB da corrente de base total iB.
Recordamos que iB iBE IBB, em que iBE é o componente de difusão da base para o emissor e iBB é
o componente de recombinação dentro da base. De acordo com a Equação (2.14), iBB é proporcional
à carga em excesso na região de base, que por sua vez é proporcional ao volume AE WB, de modo
que uma redução em WB também vai reduzir iBB e, assim, iB. Em resumo, se aumentarmos vCE, en-
quanto mantemos vBE constante, observamos: (a) um aumento na corrente iC drenada da fonte vCE, e
(b) uma redução na corrente iB drenada da fonte vBE. Na operação em pequenos sinais, modelamos
o primeiro efeito por meio da conhecida resistência ro entre coletor e emissor e o segundo efeito por
meio de uma resistência adicional r␮ entre coletor e base. O modelo mais refinado resultante está
ilustrado na Fig. 4.7.
Assumindo que vBE é mantido constante, encontramos r␮ como
ou
(4.6)
C r ic C
B C
ic ic
B r vbe gmvbe ro B
vbe vbe
E E
E
FIGURA 4.7 Modelo do TBJ de pequenos sinais incluindo r␮.
em que ic e ibb são variações de pequenos sinais de iC e iBB. Se iB consistisse inteiramente de iBB, então
teríamos icibb icib ␤0 e a Equação (4.6) forneceria r␮ r␮(min), em que
r␮(min) ␤0ro (4.7)
No entanto, iBB é apenas uma fração de iB, de modo que se escrevermos ibb (1/m)ib, m 1, então a
Equação (4.6) torna-se
r␮ m␤0ro (4.8)
Em TBJs npn, iBE usualmente domina e iBB é da ordem de apenas 10% de iB (m 10), de modo que
é prática comum assumir r␮ 10␤0ro. Devido ao seu alto valor, r␮ geralmente é ignorada, exceto em
alguns casos especiais, como veremos. Em TBJs pnp laterais (veja a Fig. 2.3), o componente de recom-
binação é muito mais significativo, de modo que nesse caso a resistência r␮ está próxima do limite da
Equação (4.7).
Resistências de corpo no TBJ

Os materiais que compõem as regiões de emissor, base e coletor apresentam resistências diferentes de
zero, que precisam ser levadas em consideração na modelagem de alta exatidão de TBJs. Para incluir
esses efeitos de ordem superior, o modelo de pequenos sinais é ampliado como na Fig. 4.8. Para enten-
der a origem dessas resistências independentes da polarização, também chamadas de resistências de
corpo, considere a estrutura do TBJ das Figs. 2.1 e 2.2:
• A região de emissor é curta e fortemente dopada, de modo que sua resistência de corpo rex (não
confundir com re ␣0gm) é relativamente reduzida e fixa. Em TBJs monolíticos, rex é da ordem
de apenas alguns ohms.
• A região de base é dopada mais levemente do que a região de emissor e, também, forma um
caminho condutivo mais longo, em especial transversalmente, de modo que rb é uma ou duas
ordens de grandeza maior do que rex. Em TBJs monolíticos, rb varia tipicamente entre 50 e 500 .
Observe que a tensão controlando a fonte dependente é a tensão interna v␲, não a tensão terminal
vbe! Para rex 0, as duas estão relacionadas por v␲ vbe r␲(rb r␲).
• A região de coletor é dopada de forma ainda mais leve a fim de assegurar um valor suficiente-
mente alto de BVCEO; além disso, essa região forma um caminho condutivo ainda mais longo.
Isso resultaria em uma resistência de corpo inaceitavelmente alta. No processo planar, esse in-
conveniente é reduzido significativamente pela fabricação de uma camada enterrada altamente
condutiva, como mostrado na Fig. 2.2. Essa camada fortemente dopada fornece um caminho de
baixa resistência para os elétrons, uma vez que eles tenham atravessado da região de base p para
a região de coletor n e daí para a própria camada enterrada. Por esse artifício, a resistência glo-
bal rc é mantida na faixa de 20 a 500 . (Atualmente, a difusão de coletor n é estendida por todo
o caminho até a camada enterrada de modo a minimizar rc.)
rb r rc
B C
r v gmv ro
rex
FIGURA 4.8 Modelo de pequenos sinais completo do TBJ em baixas frequências.
O modelo da Fig. 4.8 é referenciado como modelo de baixas frequências. Quando estudarmos
a resposta em frequência de circuitos TBJ, no Capítulo 6, teremos que ampliar esse modelo inserindo
capacitâncias parasitas apropriadas. Em frequências de operação baixas, essas capacitâncias funcio-
nam como circuitos abertos e, portanto, serão ignoradas. Isso não ocorre em frequências mais elevadas,
em que o efeito de tais capacitâncias se torna relevante e elas tendem a alterar o comportamento do
circuito de forma significativa. Para manter os cálculos manuais mais simples, vamos ignorar rb, rex,
rc e r␮ sempre que possível. Assim, vamos levar essas resistências em consideração somente quando a
presença delas tiver um impacto considerável nos resultados.
As resistências de pequenos sinais obtidas olhando para os terminais de um TBJ

Quando investigamos a capacidade de transformação de resistência do TBJ em conexão com a Fig.
2.42, estipulamos um coletor aterrado para sinais ca com o objetivo de manter nossas deduções sim-
ples. Os resultados obtidos fornecem boas aproximações para projetos discretos, em que a resistência
equivalente da rede externa ao coletor não é muito grande. No entanto, em circuitos monolíticos, o
coletor é frequentemente terminado em uma carga ativa cuja resistência equivalente pode ser bastan-
te elevada, fazendo com que os resultados do Capítulo 2 não sejam mais adequados. Nesse sentido,
precisamos analisar novamente a capacidade de transformação de resistência do TBJ, porém usando o
circuito ca mais geral da Fig. 4.9. A principal novidade agora é o acoplamento estabelecido por ro entre
RC e o circuito interno do modelo do TBJ. Como de costume, utilizamos subscritos minúsculos para
distinguir as resistências de pequenos sinais Rb, Re e Rc das resistências externas RB, RE e RC.
• A resistência Rb obtida olhando para a base. O circuito para encontrar essa resistência é mos-
trado na Fig. 4.10a. Ignorando r␮ devido ao seu valor elevado, usamos a lei de Ohm para escrever
RC
Rc
1 RC[( 0 1)ro]
RB Rb r ( 1 )(RE //ro)
0
1 RC(RE ro)
RB r 1 RCro
Rb
Re
Re ( 0 1
//ro ) [
1 RC ( 0 1)ro RB r ]
RE
Rc ro 1
[ gm(r //RE)
//
][ r
1 RB(r RE) 1 (RBRb)(RE 1gm) ]
FIGURA 4.9 Resistências de pequenos sinais obtidas olhando para os terminais do TBJ.
r vc RC RB r vc RC
B
vb ib r 0ib r ib r 0ib r

ve
E
RE ve ie

(a) (b)
FIGURA 4.10 Circuitos de teste para encontrar (a) Rb e (b) Re.
Precisamos de outra equação para eliminar ve, então aplicamos a LKC ao nó ve e escrevemos
Agora, ainda precisamos de outra equação para eliminar vc, então aplicamos novamente a LKC
ao nó vc e escrevemos
Eliminando ve e vc, agrupando os termos comuns e tomando a relação Rb vb /ib obtemos, após um
pouco de álgebra,
(4.9)
É evidente que para o caso em que RC (␤0 1)ro e RC (RE ro), a Equação (4.9) se reduz para
a forma familiar Rb r␲ (␤0 1)(RE //ro). Nos projetos discretos do Capítulo 2, a resistência RC
era sempre suficientemente pequena para que essa condição fosse satisfeita. No entanto, esse não é
necessariamente o caso em projetos monolíticos, em que o coletor pode ser terminado em uma carga
ativa e, assim, RC pode ser relativamente grande. Na verdade, você pode verificar que no limite em que
RC → , a Equação (4.9) fornece Rb → r␲ RE! Para justificar esse resultado surpreendente, observe
que fazendo RC na Fig. 4.10a, toda a corrente ␤0ib vai ser forçada a circular inteiramente em ro,
fazendo os dois elementos funcionarem como um subcircuito autocontido. Consequentemente, a fonte
vb enxerga apenas r␲ em série com RE!
EXEMPLO 4.2
Considere que o TBJ da Fig. 4.9 tem ␤0 100, r␲ 2,6 k e ro 100 k. Se RE 1,0 k, encontre
Rb nos limites em que RC → 0 e RC → . Para que valor de RC, Rb cai para 90% do valor correspondente
a RC → 0?
Solução
Pela Equação (4.9).
Impondo
e resolvendo, obtemos RC 11,5 k.

䊉
• A resistência Re obtida olhando para o emissor. Somando as correntes que entram no nó do

emissor da Fig. 4.10b, obtemos
Precisamos de duas equações adicionais para eliminar ib e vc. Novamente, ignorando r␮, usamos
a lei de Ohm para escrever
Além disso, a aplicação da LKC no nó do coletor fornece
Eliminando, agrupando termos comuns e resolvendo para a razão Re ve/ie obtemos, após algu-
ma álgebra,
(4.10)
Se RC ro, essa equação se reduz para a forma familiar de circuitos discretos, Re [(RB
r␲)(␤0 1)]//ro, que dá um valor pequeno devido ao termo (␤0 1) no denominador. No entan-
to, se o coletor é terminado em uma fonte de corrente, a resistência RC pode ser suficientemente
elevada para aumentar Re de forma significativa. Na verdade, pode-se verificar facilmente que,
no limite em que RC → , a Equação (4.10) fornece Re → RB r␲! Novamente, com o coletor em
circuito aberto para sinais ca, a corrente ␤0ib vai circular exclusivamente em ro, fazendo os dois
elementos funcionarem como um subcircuito autocontido. Consequentemente, a fonte ve enxerga
apenas r␲ em série com RB.
• A resistência Rc obtida olhando para o coletor. Com degeneração de emissor suficiente, a
resistência obtida olhando para o coletor pode ser muito grande, de modo que ignorar r␮ pode já
não ser aceitável. Infelizmente, a inclusão de r␮ nos cálculos complica a álgebra envolvida sig-
nificativamente e sem fornecer muita visão sobre o funcionamento do circuito. Uma abordagem
rápida, embora aproximada, é investigar os efeitos de ro e r␮ separadamente e, depois, combiná-
-los. Para o circuito de teste da Fig. 4.11a, ignoramos r␮ e aproveitamos resultados conhecidos
para escrever ic1 vc /Rc1, em que
(4.11)
No circuito da Fig. 4.11b, ignoramos ro e aplicamos a LKC,

RB r C RB vb r C

r vbe gmvbe r ic1 v r vbe gmvbe r ic2 v
c c

RE RE
(a) (b)
FIGURA 4.11 Circuitos de teste para encontrar as contribuições para Rc devidas a (a) ro e (b) r␮.
em que usamos o fato de que em circuitos de interesse prático, r␮ RB //Rb, Rb r␲ (␤0 1)RE.
Claramente, vb é muito menor do que vc, de modo que podemos simplificar um pouco mais, como
em que
(4.12)
Com ro e r␮ presentes simultaneamente, a corrente global drenada da fonte vc é ic ic1 ic2

vc Rc1 vc Rc2. Fazendo Rc vc ic, encontramos
(4.13)
Observamos que a presença de RB reduz tanto Rc1 quanto Rc2. Em aplicações em que se deseja maximi-
zar Rc, seria melhor manter a resistência RB tão pequena quanto o projeto permitir.
EXEMPLO 4.3
Considere que o TBJ da Fig. 4.9 tem ␤0 100, r␲ 2,6 k, ro 100 k e r␮ 2␤0r0. Se RB 10 k
e RE 1,0 k, estime Rc. O que acontece se RB 0? Compare com o PSpice.
Solução
Temos gm 1002600 1(26 ) e r␲ 2 100 100 20 M. As Equações (4.11) até (4.13)
fornecem
Com RB 0, obtemos Rc1 2,88 M, Rc2 r␮ 20 M e Rc 2,88//20.000 2,52 M, em excelente
concordância com o PSpice que fornece Rc 594 k para RB 10 k e Rc 2,52 M para RB 0.
䊉
Como mencionado, um amplificador de transistores monolíticos provavelmente é polarizado e/

ou carregado por outro transistor configurado como uma fonte ou um sumidouro de corrente; então, é
interessante avaliar novamente as configurações básicas EC, CC e BC a partir da perspectiva do projeto
monolítico. Com o objetivo de nos concentrarmos nos aspectos que distinguem esse tipo de projeto,
investigamos primeiro um circuito na ausência de carregamento e para o caso de fontes/sumidouros
de corrente ideais (para simplificar, também assumimos r␮ ). Então, adaptamos nossos resultados
para o caso de fontes/sumidouros não ideais, na presença de carregamento (efeito de carga) de saída e
com r␮ .
A configuração EC com uma carga ativa idealizada

Lembre-se de que a configuração emissor comum (EC) (com ou sem degeneração de emissor) é mais
adequada para amplificação de tensão. A interpretação monolítica da apresentada na Fig. 4.12 utiliza
a fonte de corrente ICARGA como uma carga ativa e a fonte de tensão VPOL para polarizar o TBJ. Assumi-
mos que a fonte VPOL foi ajustada de modo a polarizar o coletor dentro da região linear de operação.
Encontramos facilmente as resistências de entrada e de saída adaptando as Equações (4.9) e (4.13) nos
limites em que RB → 0, RC → e r␮ → . Os resultados são
Ri r ␲ R E (4.14)
Ro ro[1 gm(r␲ //RE)] (4.15)
Comparando com o caso em que RC → 0, para o qual a expressão conhecida Ri r␲ (␤0 1)(RE //ro)
é válida, pode-se pensar que a Equação (4.14) é de certa forma surpreendente. No entanto, essa equa-
ção é facilmente justificada analisando o equivalente ca da Fig. 4.13 em que observamos que no
limite em que RC → , o coletor funciona como um circuito aberto, pelo menos do ponto de vista ca.
Isso significa que a corrente gmv␲ deve circular inteiramente em ro, de modo que esses dois elementos
funcionam como um subcircuito autocontido. Nesse caso, a fonte vi enxerga apenas r␲ em série com
VCC
ICARGA
vo
Ro
EC-DE EC (RE ⴝ 0)
Ri r RE Ri r
vi Ri

1 RE( 0ro)
RE aoc gmro aoc aintrínseco gmro
VPOL 1 REr

[
Ro ro 1 gm(r //RE) ] Ro ro
FIGURA 4.12 Amplificador de tensão com uma carga ativa ideal e suas características de pequenos sinais
para r␮ .
vo

vi
Ri r v gmv r Ro RC

RE
FIGURA 4.13 Equivalente ca do amplificador de tensão da Fig. 4.12.
RE! Temos aqui uma diferença significativa entre os projetos monolítico (alto valor de RC) e discreto
(baixo valor de RC)!
Para encontrar o ganho de tensão, considere novamente a Fig. 4.13 no limite em que RC → .
Pela LKT e lei de Ohm,
vo vi v␲ rogmv␲ vi (1 gmro)v␲
Substituindo v␲, agrupando e resolvendo para a relação vo /vi, obtemos, após alguma álgebra,
(4.16a)
em que aoc é o ganho de tensão em circuito aberto, também chamado de ganho de tensão sem carga.
Um circuito prático tem RE(␤0ro) 1, de modo que esse ganho simplifica para
(4.16b)
As expressões anteriores foram derivadas na presença de degeneração de emissor, mas podemos

facilmente adaptá-las para o caso sem degeneração fazendo RE 0. Isso fornece Ri r␲, Ro ro e
aoc aintrínseco, em que
(4.17)
é chamado de ganho intrínseco do TBJ. Esse é o máximo ganho de tensão alcançável por um amplifi-
cador EC.
Em uma aplicação real é provável que o amplificador alimente alguma resistência de carga finita
e, também, é provável que a fonte de corrente ICARGA apresente alguma resistência paralela finita. Além
disso, r␮ . Concentrando todas essas resistências em uma única resistência e denotando o resul-
tando como RC, encontramos o ganho com efeito de carga por meio da fórmula do divisor de tensão,
(4.18)
Observe que a presença de RC também vai alterar a resistência de entrada Ri, de acordo com a Equação
(4.9).
Exercício 4.1
Mostre que, para RC ro, as Equações (4.9) e (4.18) podem ser colocadas nas formas conhecidas
de projeto discreto
(4.19)
EXEMPLO 4.4
Considere que o TBJ da Fig. 4.12 tem gm 1/25 A/V, r␲ 4,0 k e ro 50 k. Assumindo r␮ ,
encontre Ri, Ro e vo/vi, se:
(a) RE 0 e RC .
(b) RE 1,0 k e RC .
(c) RE 1,0 k e RC é ajustada de modo que RC Ro.
(d) RE 1,0 k e RC 10 k. Comente seus resultados em cada passo.
(e) Repita os itens (a) e (b) assumindo que r␮ 5␤0ro.
Solução
(a) Com RE 0 e RC , o TBJ amplifica por seu ganho intrínseco, e temos
Ri r␲ 4,0 k
Ro ro 50 k
aintrínseco gmro 500,025 2000 V/V
(b) Com degeneração de emissor, esperamos um aumento em Ri e Ro e uma queda em a,
(c) Ainda temos Ro 1,65 M. No entanto, carregando o coletor com RC Ro 1,65 M teremos
uma redução de ganho para metade do valor sem carga, de acordo com a Equação (4.18). Assim,
Além disso, Ri vai aumentar devido à ação de acoplamento por ro. Usando a Equação (4.9) com
␤0 gmr␲ 160,
(d) Usando novamente as Equações (4.18) e (4.19), porém com RC 10 k, obtemos agora
Com RC tão baixo, poderíamos ter usado as expressões conhecidas da Equação (4.19) para fazer
as estimativas
que estão em excelente acordo com os resultados anteriores. É evidente que a redução de RC di-
minui a enquanto aumenta Ri. A diferença entre os projetos monolítico e discreto é evidenciada
adicionalmente no Exercício 4.3, p. 314.
(e) Temos r␮ 5 160 50 40 M. Para avaliar o impacto de r␮, adaptamos a Equação (4.18).
Assim, em (a) o ganho cai para 2000 40(0,05 40) 1997 V/V e em (b) o ganho cai
para 1600 40(1,65 40) 1537 V/V. Em ambos os casos, a variação é relativamente
pequena, o que indica que podemos ignorar r␮, pelo menos neste exemplo.
䊉
Exercício 4.2
Use a Equação (4.16a) para prever o ganho do circuito da Fig. 4.12 se (a) RE ␤0ro e (b) RE .
Justifique os resultados por meio de raciocínio físico.
A configuração CC com uma carga ativa idealizada

Lembre-se de que a configuração coletor comum (CC) é mais adequada para implementação de se-
guidores (buffers) de tensão. A interpretação monolítica apresentada na Fig. 4.14 admite o equivalente
ca da Fig. 4.15, que queremos investigar no limite em que RE → . Na ausência de r␮, a resistência
obtida olhando para a base seria r␲ (␤0 1)ro ␤0ro. Essa resistência é grande e comparável a r␮ (
m␤0ro), de modo que, levando essa última em consideração, escrevemos, para RE → ,
(4.20)
Adicionalmente, adaptando expressões conhecidas no limite em que RE → , obtemos
Ro re //ro re (4.21)
e
(4.22)
em que aoc é o ganho de tensão em circuito aberto ou sem carga. Esse ganho, ligeiramente menor do
que a unidade, é o máximo ganho alcançável com a configuração CC e ele também pode ser expresso
na forma independente de polarização
(4.23)
VCC
vi
Ri vo Ri ____
m r
m 1 0 o
aoc _________
IPOL Ro 1
1 1(gmro)
VEE Ro re
FIGURA 4.14 Seguidor de tensão com polarização fornecido por um sumidouro de corrente ideal e suas
características de pequenos sinais.

Ri
vi r v gmv r

v
RE Ro
FIGURA 4.15 Equivalente ca do seguidor de tensão da Fig. 4.14.
Em uma aplicação real, é provável que o circuito alimente alguma carga finita, e também é prová-
vel que o sumidouro de corrente IPOL apresente alguma resistência paralela finita. Concentrando essas
resistências em uma única resistência e denotando o resultado como RE, observamos que RE aparece
em paralelo com ro na Fig. 4.15, de modo que aproveitamos a Equação (4.22), porém com ro //RE no
lugar de ro para obter o ganho com efeito de carga
(4.24)
Você pode verificar facilmente que a expressão acima também pode ser manipulada e reescrita na for-
ma de um divisor de tensão como
(4.25)
A razão para fazer isso é que podemos visualizar o seguidor de tensão de acordo com a Fig. 4.16. Essa
forma intuitiva será usada extensivamente à medida que avançarmos. (Verdade seja dita, a resistência
de saída do estágio de ganho unitário deveria ser re em vez de 1/gm; porém, como re ␣0 /gm, em que
␣0 ␤0(␤0 1) 1, consideraremos simplesmente 1/gm, se nada for dito ao contrário, devido à simi-
laridade com os FETs a serem investigados na próxima seção.)
EXEMPLO 4.5
Considere que o seguidor de tensão da Fig. 4.14 tem gm 1/(10 ), r␲ 2,0 k, ro 25 k e m 5.
(a) Encontre Ri e vo /vi, se a resistência da rede externa ao emissor é RE .
(b) Repita, considerando que o circuito alimenta uma carga de 3,0 k e o sumidouro de polarização
tem uma resistência paralela de 50 k.
(c) Repita o item (b), considerando que a fonte vi tem uma resistência série RB 30 k.
vi
1gm
vo vi 1 V/V vo
RE ro RE
FIGURA 4.16 Um seguidor de tensão TBJ funciona como um buffer de ganho unitário com resistência de
saída 1/gm formando, por sua vez, um divisor de tensão com o restante da resistência associada com o
emissor (ro //RE neste caso).
Solução
(a) O TBJ tem ␤0 gmr␲ (110)2000 200. Para RE , temos, pelas Equações (4.20) e (4.22),
(b) Agora temos RE 50//3 2,83 k e ro//RE 25//2,83 2,54 k. Por inspeção,
Ri r␮ //[r␲ (␤0 1)(ro //RE)] (5 200 25)//(2 201 2,54)
(25.000//512) 502 k
indicando que a resistência r␮ tem agora um efeito desprezível e, portanto, poderíamos tê-la des-
prezado. Finalmente, a Equação (4.24) fornece
(c) Aqui temos um exemplo em que o ponto de vista da Fig. 4.16 é muito útil. Podemos simples-
mente aplicar o fórmula do divisor de tensão, mas depois de refletir RB para o emissor, em que
essa resistência vai aparecer em série com a resistência 1/gm. O valor refletido é RB(␤0 1)
30201 149 , de modo que a Equação (4.25) fornece
A configuração BC com uma carga ativa idealizada

Graças a sua elevada resistência de saída, a configuração BC encontra aplicação não apenas como um
seguidor de corrente, mas também como um amplificador de tensão com alto ganho em circuito aberto.
Considere a interpretação monolítica da Fig. 4.17, que usa a fonte ICARGA como uma carga ativa e a fonte
VPOL para polarizar o TBJ (como usual, assumimos que a fonte VPOL foi ajustada de modo a polarizar o
coletor dentro da região linear de operação). Queremos encontrar o ganho de tensão sem carga ou em
circuito aberto aoc, assim como Ri e Ro. Para esse fim, considere o equivalente ca da Fig. 4.18 no limite
em que RC → (por enquanto, vamos assumir também r␮ ). Observando que v␲ vi, a fonte
dependente foi renomeada e reorientada para efetuar a transformação de circuito mostrada. É evidente
VCC
ICARGA
vo
Ro

VPOL
Ri r
Ri
v
vi aoc vo 1 gmro
i
Ro ro
FIGURA 4.17 A configuração BC como um amplificador de tensão de alto ganho e suas características ca
para r␮ .
r vo vo

r v gmv r Ro RC r gm vi r Ro

Ri Ri
vi vi

FIGURA 4.18 Equivalente ca do amplificador de tensão BC da Fig. 4.17.
que a corrente gmv␲ circula inteiramente em ro; então, aplicamos a LKT e a lei de Ohm para escrever
vo vi rogmvi (1 gmro)vi. Tomando a relação vo /vi, obtemos
(4.26)
É interessante observar que o produto gmro aparece nas expressões para aoc para cada uma das três
configurações básicas de TBJs, conforme Equações (4.17), (4.22) e (4.26). Como sabemos, gmro ( VA/
VT) é um número relativamente grande que depende apenas das propriedades físicas do TBJ, indepen-
dentemente das condições de polarização. Podemos facilmente dizer que esse número representa uma
figura de mérito de um TBJ em projeto monolítico.
Com o coletor funcionando como um circuito ca aberto, a resistência vista pela fonte de entrada
é simplesmente
Ri r␲ (4.27)
Comparando com o caso em que RC → 0, para o qual a expressão conhecida Ri re //ro re é válida,
pode-se pensar que a Equação (4.27) é, de certa forma, surpreendente. Novamente, devido ao coletor
em circuito aberto para sinais ca, a corrente fornecida pela fonte vi flui inteiramente por r␲. Essa é outra
diferença significativa entre o projeto monolítico (alto valor de RC) e o discreto (baixo valor de RC)!
Finalmente, para encontrar a resistência de saída, fazemos vi → 0 e escrevemos, por inspeção,
Ro ro (4.28)
Em uma aplicação real, é provável que o amplificador alimente alguma resistência de carga finita, e
também é provável que a fonte de corrente ICARGA apresente alguma resistência paralela finita. Além
RC
Ro
ro + RC
Ri Ri re___________
ro + RC/( 0 + 1)
RE
Ro ro[ 1 + gm(r //RE) ]//r
FIGURA 4.19 Ilustração das propriedades de transformação de resistência da configuração BC.

disso, r␮ . Concentrando todas essas resistências em uma única resistência e denotando o resultado
como RC, encontramos o ganho com efeito de carga por meio da fórmula do divisor de tensão,
(4.29)
A configuração BC é amplamente utilizada em projetos monolíticos tanto por seu ganho de

tensão em circuito aberto potencialmente elevado quanto por suas capacidades de transformação de
resistência. (Em breve, veremos um exemplo na configuração “cascode”.) Adaptando as Equações
(4.10) e (4.13) com RB 0, encontramos facilmente as expressões tabuladas na Fig. 4.19, que devem
ser memorizadas uma vez que vamos nos referir a elas com bastante frequência.
EXEMPLO 4.6
Considere que o TBJ da Fig. 4.17 tem gm 1/(50 ), ␤0 150 e ro 120 k.
(a) Assumindo r␮ , encontre Ri, Ro e vo/vi no limite em que RC → .
(b) Repita, considerando que o circuito alimenta uma carga externa de 1 M.
(c) Investigue o efeito de ter em conta r␮ m␤0ro, m 5.
Solução
(a) Pelas Equações (4.26) até (4.28), temos
(b) A resistência Ro permanece a mesma. No entanto, a resistência de entrada e o ganho caem. Usan-
do a expressão para Ri tabulada na Fig. 4.19, juntamente com a Equação (4.29), encontramos
(c) Temos r␮ 5 150 120 90 M, então os parâmetros do item (a) são modificados para
De modo similar, recalculamos os parâmetros do item (b), porém usando (90//1) M em vez de
1 M. A diferença está na ordem de 1%, indicando que r␮ desempenha um papel desprezível
nesse exemplo.
䊉
Exercício 4.3
O ganho de tensão a vc /ve da configuração BC pode estar em qualquer ponto ao longo da faixa
gmRC a 1 gmro, dependendo do valor de RC em comparação com ro. O extremo inferior é
alcançado no limite RC ro, típico de projetos discretos, enquanto o extremo superior é alcançado
no limite RC ro, típico de projetos monolíticos. Vamos arbitrariamente definir a faixa de projetos
discretos como a faixa RC RC(max) ao longo da qual a se afasta de seu extremo inferior por não
mais do que 10% e a faixa de projetos monolíticos como a faixa RC RC(min) ao longo da qual a se
afasta de seu extremo superior por não mais do que 10%.
a. Estime RC(max) e RC(min) para um TBJ com ␤0 100 e VA 100 V em IC 1 mA.
b. Quais são os valores de Re nos extremos inferior e superior?
c. Quais são os valores de Re em RC RC(max) e em RC RC(min)?
Resposta. (a) RC(max) 11 k, RC(min) 900 k. (b) 26 , 2,6 k. (c) 28,8 , 239
4.3 REVISÃO DAS CARACTERÍSTICAS E DOS MODELOS DE MOSFETS

Os modelos e as metodologias analíticas empregados para analisar os MOSFETs no Capítulo 3 foram
deliberadamente mantidos o mais simples possível de modo que pudéssemos nos concentrar nos as-
pectos básicos. À medida que embarcarmos no estudo de circuitos monolíticos, precisaremos refinar
adequadamente os modelos e as técnicas para incluir efeitos de ordem superior que tendem a desempe-
nhar um papel mais proeminente em projetos monolíticos.
O papel de ␭ em cálculos cc
Lembre, do Capítulo 3, que a corrente cc de um MOSFET canal n saturado é
(4.30)
em que ␭ é o parâmetro de modulação do comprimento do canal, um parâmetro de dispositivo tipica-

mente da ordem de 0,01 a 0,1 V1. Como sabemos, esse tipo de modulação decorre da porção da RCE
dreno-corpo que se estende para dentro do canal. Sua largura (xp para o MOSFET canal n, xn para o
MOSFET canal p) depende dos níveis de dopagem assim como da polarização da junção, conforme
Equações (1.40) e (1.45). Como sabemos, quanto mais curto o canal, mais pronunciado o efeito da
modulação do comprimento do canal na Equação (4.30). Projetistas de circuitos integrados relacionam
␭ e L como
(4.31)
em que ␭ (em ␮m/V) é um parâmetro de processo e L (em ␮m) é o comprimento do canal. Normal-
mente, ␭ varia de 0,02 a 0,2 ␮m/V. Um projetista de CIs vai especificar L para alcançar um dado ␭ e
W para alcançar um dado k, k k (W/L). Observe que essa flexibilidade não está disponível no projeto
de CIs bipolares.
Se ␭VDS 1, ignoramos o termo ␭VDS na Equação (4.30) para simplificar os cálculos cc. No
entanto, em projetos monolíticos isso pode já não ser mais aceitável. Um exemplo fornecerá uma ideia
melhor.
EXEMPLO 4.7
Considere que o FET conectado como diodo da Fig. 4.20 tem Vt 1,0 V, k 100 ␮A/V2 e ␭ 0,2
␮m/V.
(a) Encontre W e L para alcançar ␭ 0,1 V1 e k 0,5 mA/V2.
(b) Se I 1,0 mA, encontre V assumindo ␭ 0 para simplificar os cálculos cc.
(c) Refine seus cálculos do item (b), considerando ␭ 0,1 V-1.
(d) Como você ajustaria I para manter o valor de V encontrado no item (b)?
(e) Como você alteraria a relação W/L para manter os valores de I e V no item (b) sem alterar ␭?

I V


Solução
(a) Precisamos de L ␭ ␭ 0,2/0,1 2 ␮m e WL kk 0,50,1 5. Então W 5L 10
␮m.
(b) Temos e V Vt VOV 1,0 2,0 3,0 V.
(c) Agora temos
Tomando a raiz quadrada de ambos os lados e resolvendo para o termo linear em V, obtemos
Começando com a estimativa V 3,0 V e iterando, encontramos V 2,77 V (< 3,0 V devido a
␭).
(d) I (1 mA) (1 0,1 3,0) 1,3 mA ( 1 mA devido a ␭).
(e) Para reduzir I de 1,3 mA para 1,0 mA, mantendo V 3,0 V, precisamos reduzir a relação W/L
proporcionalmente. Então, (W/L)nova (W/L)velha (1,0/1,3) 5 0,77 3,85. Para manter o
mesmo , conserve Lnovo Lvelho. Então, precisamos de Wnovo Wvelho 0,77 7,7 ␮m.
䊉
A transcondutância de corpo
No Capítulo 3, assumimos MOSFETs com os terminais de corpo e de fonte ligados juntos, o que permi-
tiu que não nos preocupássemos com o efeito de corpo para que pudéssemos nos concentrar nos com-
portamentos básicos dos MOSFETs. Em circuitos monolíticos, FETs distintos compartilham o mesmo
corpo. O corpo comum a todos os MOSFETs canal n é ligado ao potencial mais negativo (MNV) do
circuito com o objetivo de evitar que o diodo formado pelo corpo tipo p e a fonte tipo n seja inadverti-
damente ligado. De modo similar, o corpo comum a todos os MOSFETs canal p é ligado ao potencial
mais positivo (MPV). No caso de um MOSFET canal n saturado em que se permite que a fonte atinja
um potencial diferente daquele do corpo, a corrente de dreno toma a seguinte forma mais geral
(4.32)
mostrando explicitamente que a tensão de limiar vt é uma função da tensão fonte-corpo vSB (0). Essa
dependência toma a forma da Equação (3.8), repetida aqui por conveniência
(4.33)
em que
(4.34)
Para um MOSFET canal p, a Equação (4.33) toma a forma em

que o valor ␥ ainda é encontrado via Equação (4.34), porém com ND no lugar de NA. É evidente que
FETs operando com vB vS também vão ter vt Vt0. No entanto, FETs com vS vB terão vt Vt0, um
fenômeno que é chamado de efeito de corpo. Como vSB (ou vBS para um MOSFET canal p) afeta iD, o
corpo funciona como uma segunda porta, embora com um impacto menor em iD do que a própria porta
devido à presença da função de raiz quadrada na Equação (4.33). Por essa razão, o corpo é também
chamado de porta inferior (back gate).
id
G D
D D
id vgs gm vgs gmbvbs ro id
G B G B

vgs vbs S vgs vbs

vbs
S S
B
FIGURA 4.21 Modelo do MOSFET para pequenos sinais com a fonte gmbvbs decorrente do efeito de corpo.
Assim como usamos a fonte dependente gmvgs para modelar o efeito de uma variação de pequeno
sinal na tensão da porta em relação àquela da fonte, utilizamos uma fonte dependente adicional gmbvbs
para modelar o efeito de uma variação de pequeno sinal na tensão da porta inferior em relação à tensão
da fonte. O resultado é o modelo de pequenos sinais da Fig. 4.21, em que o parâmetro gmb, adequada-
mente chamado de transcondutância de corpo, é definido como
(4.35)
com as tensões vGS e vDS mantidas constantes. (Por outro lado, a transcondutância ordinária é definida
como gm iD vGS com vBS e vDS mantidas constantes.) Derivando a Equação (4.32) em relação a vBS
( vSB), temos
em que usamos o fato de que k[vGS vt(vSB)] gm. Para ␭vDS 1, podemos escrever
gmb ␹gm (4.36)
em que
(4.37)
A constante de proporcionalidade ␹ depende de parâmetros de processo e de vSB (ou vBS para o MOS-
FET canal p), e geralmente é da ordem de 0,1 a 3. Observe que, como a MNV (ou a MPV para o MOS-
FET canal p) normalmente é do tipo cc, o corpo é mostrado em terra ca na Fig. 4.21.
EXEMPLO 4.8
Considere que o FET da Fig. 4.22 tem Vt0 1,0 V, k 0,5 mA/V2, ␭ 1/(40 V), |2␾p| 0,6 V e ␥
0,445 V1/2. Se VDD 9,0 V, especifique resistências adequadas para polarizar o FET em ID 1 mA de
acordo com a Regra do 1/3-1/3-1/3 (para simplificar os cálculos cc, assuma ␭ 0). Então, calcule os
parâmetros de pequenos sinais.
VDD
R1 RD
R2 RS
Solução
Temos VS (13)9 3 V, então RD RS 31 3 k. Claramente, VSB 3 V, então as Equações
(4.33) e (4.37) fornecem
Também, VOV (2IDk)1/2 (2 10,5)1/2 2 V, então VG VS Vt VOV 3 1,5 2 6,5 V.

Precisamos de um par de resistências tal que R1 R2 2,56,5 12,6. Use R1 1,0 M e R2 2,6
M. Finalmente, os parâmetros de pequenos sinais do FET são
gm (2 0,5 1)1/2 1,0 mA/V
gmb 0,117 1 0,117 mA/V
ro 401 40 k
䊉
Um circuito ca generalizado
Queremos agora investigar como a presença da fonte gmbvbs afeta os vários parâmetros no circuito ca
generalizado da Fig. 4.23. Podemos antecipar que, exceto para a configuração FC, para a qual vbs 0,
todas as outras configurações serão sensíveis ao efeito de corpo.
• A transcondutância Gm id /vg. Tendo como referência o equivalente de pequenos sinais
da Fig. 4.24a, observamos que vbs vs, de modo que podemos inverter o sentido da fonte
gmbvbs e renomeá-la como gmbvs. Isso é ilustrado na Fig. 4.24b. Aplicando a LKC no nó do
dreno, obtemos
Como id entra no dreno e sai na fonte, temos, pela lei de Ohm, vs RSid e vd RDid. Substituin-
do na expressão anterior e agrupando, obtemos a transcondutância do circuito
(4.38)
Isso é similar à expressão tabulada na Fig. 3.50, exceto que o termo do denominador aumenta
de gmRS para (gm gmb)RS. Pela Equação (4.36) isso representa um crescimento percentual
de 100␹.
RD
Rd id gm
Gm __
v g 1 (gm gmb)RS (RD RS)ro
id vd
vd ______________________
__ −gmRD
vg
1 (gm gmb)RS (RD RS)ro
vs
__ gmRS
vg Rg vg 1 (g g )R (R R )r
vs m mb S D S o
Rg
Rs RD
RS
Rs ( g 1 g //r ) 1 (g g )r
m mb
o
m mb o
[
Rd ro 1 (gm gmb)ro RS ]
FIGURA 4.23 Resumo das ganhos e das resistências terminais de pequenos sinais para um MOSFET.
• Os ganhos de tensão vs /vg e vd /vg. Também temos que vs Rsid RSGmvg e vd Rd id
RDGmvg, então os ganhos de tensão para pequenos sinais de vg para vs e de vg para vd são, res-
pectivamente,
(4.39a)
(4.39b)
Observe novamente que o termo do denominador aumenta de gmRS para (gm gmb)RS.
• A resistência Rs obtida olhando para a fonte. Para encontrar essa resistência, fazemos
vg → 0 e submetemos o terminal da fonte a uma tensão de teste vs. Porém, com vg 0, obtemos
id
RD vd
RD
vg

vgs gm vgs gmb vbs ro vg
vgs gm vgs gmb vs ro

vs vs
S

RS vbs RS id

B
(a) (b)
FIGURA 4.24 (a) Equivalente de pequenos sinais do circuito ca generalizado da Fig. 4.22. (b) O circuito de (a) depois de uma
transformação apropriada.
vgs vg vs 0 vs vs, de modo que agora podemos inverter e renomear também a fonte
gmvgs, como na Fig. 4.25a. Pela LKC, temos
Agrupando os termos e tomando a relação Rs vs /is, obtemos, após alguma álgebra,
(4.40a)
Normalmente, 1(gm gmb) ro, de modo que a expressão anterior simplifica para
(4.40b)
O primeiro termo é similar àquele de projetos discretos, exceto pela mudança de gm para gm
gmb. O segundo termo representa o efeito da resistência de dreno externa RD refletida para a fonte.
Esse termo costuma ser ignorado em projetos discretos, porém não necessariamente em projetos
monolíticos, em que o dreno pode estar terminado em uma fonte de corrente, e, portanto, RD pode
ser bastante elevada.
• A resistência Rd obtida olhando para o dreno. Para encontrar essa resistência, fazemos vg →
0 e submetemos o dreno a uma tensão de teste vd. Porém, com vg 0, novamente obtemos vgs
vs, de modo que, novamente, invertemos e renomeamos ambas as fontes dependentes como na
Fig. 4.25b. Pela LKC,
Substituindo vs Rsis, agrupando os termos e tomando a relação Rd vd /id, obtemos
Rd ro [1 (gm gmb)ro]RS (4.41)
O primeiro componente é apenas a resistência interna ro do FET, enquanto o segundo componente

representa o efeito da resistência de fonte externa RS refletida para o dreno. É interessante comparar
os efeitos do MOSFET sobre suas resistências externas: enquanto RD refletida para a fonte é dividida
pelo termo 1 (gm gmb)ro, RS refletida para o dreno é multiplicada pelo mesmo termo. Teremos
mais a dizer sobre essas ações simétricas quando estudarmos as configurações “cascode”.
Como mencionado, é provável que um amplificador MOSFET monolítico seja polarizado ou
carregado por outro FET operando como uma fonte ou um sumidouro de corrente; então, é interessante
is
vd
RD
vgs gm vs gmb vs ro vgs gmvs gmbvs ro id v

d

vs
vs is RS id

(a) (b)
FIGURA 4.25 Circuitos de teste para encontrar (a) a resistência de pequenos sinais Rs obtida olhando para a fonte
e (b) a resistência de pequenos sinais Rd obtida olhando para o dreno.
examinar novamente as configurações de FET básicas do ponto de vista de projeto de circuitos integra-
dos. Primeiro, investigamos o caso limite de fontes/sumidouros de corrente ideais; depois, adaptamos
nossos resultados para o caso de fontes/sumidouros não ideais e na presença de uma carga na saída.
A configuração FC com uma carga ativa idealizada

Lembre-se de que a configuração fonte comum (FC) (com ou sem degeneração de fonte) é mais ade-
quada para amplificação de tensão. A interpretação monolítica da Fig. 4.26 usa a fonte de corrente
ICARGA como uma carga ativa e a fonte de tensão VPOL para polarizar o FET. Assumimos que VPOL foi
ajustada de modo a garantir que o dreno seja polarizado em uma tensão dentro da região linear de ope-
ração. As características do amplificador são facilmente obtidas adaptando as expressões da Fig. 4.23
no limite em que RD → . Os resultados estão tabulados na Fig. 4.26 tanto para o caso FC-DF (RS 0)
quanto para o caso FC (RS 0).
O ganho de tensão alcançado no limite RD → é vo/vi gmro. Adequadamente chamado de
ganho de tensão sem carga ou em circuito aberto, esse é o ganho de tensão máximo atingível com a
configuração FC e, por essa razão, também é chamado de ganho intrínseco aintrínseco. É interessante
notar que esse ganho não é afetado pela presença de RS. Isso ocorre porque com uma fonte de corrente
ideal como fonte, o dreno é um circuito aberto ca fornecendo id 0. Então, is 0 e vs RSis 0, indi-
cando que nem RS, nem gmb intervêm na expressão para o ganho nesse caso. (No entanto, eles intervêm
na expressão para Ro no caso FC-DF.)
Em aplicações reais, é provável que um amplificador FC alimente alguma carga com resistência
finita e, também, que a fonte ICARGA apresente alguma resistência paralela finita. Concentrando essas
resistências em uma só e denotando essa combinação como RD, adaptamos a Equação (4.39) para en-
contrar o ganho com efeito de carga como
(4.42)
EXEMPLO 4.9
Suponha que o FET da Fig. 4.26 tem gm 1 mA/V2, ro 50 k e ␹ 0,15. Encontre Ro e vo/vi, se:
(a) RS 0 e RD .
(b) RS 0 e RD 100 k.
(c) RS 2,0 k e RD .
(d) RS 2,0 k e RD 100 k. Comente seus resultados em cada passo.
VDD
ICARGA
vo
Ro
FC-DF FC (RS ⴝ 0)
vi
Ri Ri Ri
RS
VPOL aintrínseco gmro aintrínseco gmro

[
Ro ro 1 (gm gmb)ro RS ] Ro ro
FIGURA 4.26 Amplificador de tensão com uma fonte de corrente como carga e resumo de suas característi-
cas de pequenos sinais.
Solução
(a) Com RS 0 e RD , o FET amplifica por seu ganho intrínseco e temos
Ro ro 50 k aintríseco gmro 1 50 50 V/V
(b) Com RS 0, ainda temos Ro 50 k. Com RD 100 k, o ganho com efeito de carga é, pela
Equação (4.42),
(c) Com degeneração de fonte, esperamos que Ro cresça. No entanto, uma vez que RD , o ganho
não é afetado por RS.
(d) A resistência vista por RD ainda é 167 k. No entanto, pela Equação (4.42), o ganho cai para
Combinando expressões conhecidas para gm e ro, podemos colocar o ganho intrínseco na forma
alternativa
(4.43)
Ao contrário do ganho intrínseco do TBJ da Equação (4.17), que é independente da polarização, o ganho
do FET é inversamente proporcional a indicando que diminuir ID aumenta aintrínseco. Isso é certamente
desejável em projetos de CIs de baixa potência. No entanto, duas observações devem ser feitas. Primeiro,
a Equação (4.43) é um resultado da característica quadrática do MOSFET. Em correntes de operação
suficientemente baixas o FET entra na região sublimiar (subthreshold region) em que sua característica
muda de quadrática para exponencial. Consequentemente, em baixas correntes o ganho intrínseco do
MOSFET torna-se independente da polarização, assim como no caso do TBJ. Segundo, correntes de ope-
ração baixas reduzem a capacidade do circuito de alimentar cargas capacitivas, resultando em operação
mais lenta e, assim, largura de banda de frequência reduzida (mais sobre esse assunto no Capítulo 6).
EXEMPLO 4.10
(a) Se um MOSFET fornece aintrínseco 50 V/V em ID 1 mA, encontre aintrínseco em ID 100 ␮A.
Qual valor de ID é necessário para aintrínseco 100 V/V?
(b) Se é encontrado que o FET entra na região sublimiar nas proximidades de ID 10 ␮A, estime
seu ganho intrínseco máximo.
Solução
(a) Reduzindo ID por um fator de 10 vai alterar aintrínseco de 50 V/V para 158 V/V. Para
dobrar o ganho aintrínseco de 50 V/V para 100 V/V devemos reduzir ID por um fator de quatro,
então ID 1/4 250 ␮A.
(b) Para ID 10 ␮A, o ganho vai se estabilizar em aintrínseco(max) 500 V/V.
䊉
Escrevendo gmro (2IDVOV)(␭ID) 2(␭VOV) obtemos ainda uma outra forma intuitiva para o
ganho intrínseco
(4.44)
em que VOV é a sobretensão de condução, L é o comprimento do canal e ␭ é o parâmetro de processo

caracterizando a modulação do comprimento do canal, conforme Equação (4.31). Essa forma indica
que quanto maior o canal para um dado valor de VOV, maior é o ganho intrínseco. Essa flexibilidade é
bastante conveniente para o projetista de CIs CMOS!
EXEMPLO 4.11
Assumindo um processo com k 75 ␮A/V2 e ␭ 0,1 ␮m/V, especifique W e L de modo que em
ID 100 ␮A e VDS 2 V, um MOSFET fornece aintrínseco 50 V/V com VOV 0,5 V.
Solução
Pelas Equações (4.44) e (4.31) temos
Resolvendo, obtemos W 24,7 ␮m.

䊉
A configuração DC com uma carga ativa idealizada

Lembre-se de que a configuração dreno comum (DC) é adequada para seguidores de tensão. Em im-
plementações monolíticas, um seguidor FET é normalmente polarizado via um sumidouro de corrente,
então vamos investigar a curva de transferência de tensão (CTT) de tal implementação. A Fig. 4.27
mostra um circuito do PSpice que serve para esse propósito, juntamente com sua curva de transfe-
rência de tensão (CTT). A CTT é mostrada tanto para o caso já conhecido de corpo e fonte ligados
juntos (␥ 0), quanto para o caso mais comum a partir de agora, que corresponde ao corpo ligado ao
potencial mais negativo (MNV) do circuito, de modo que ␥ 0. Observamos que ambas as curvas são
deslocadas para baixo por vGS, ou seja, vO vI vGS vI (Vt VOV). No caso em que ␥ 0, temos
7
Tensão de saída vO (V)
VDD (5 V) 4
0
I M
0
vI O vo
0,75 V1/2
IPOL 4
250 A
0
7
7 4 0 4 7
VSS (5 V) Tensão de entrada vI (V)
(a) (b)
FIGURA 4.27 (a) Circuito do PSpice de um seguidor MOS monolítico e (b) sua CTT. Os parâmetros do MOS-
FET são k 100 ␮A/V2, W 10 ␮m, L 1 ␮m, Vt0 0,5 V, ␥ 0,7 V1/2, |2␾p| 0,6 V e ␭ 0,05 V1.
Vt Vt0 constante, porém no caso ␥ 0, o efeito de corpo torna a própria tensão Vt uma função de
vO e, portanto, de vI. Notamos, também, que a junção pn formada pelo corpo e pela fonte grampeia ou
fixa a tensão vO em uma queda de diodo abaixo de VSS (ou em cerca de 5,6 V neste exemplo), e que
vO satura em VDD (5 V neste exemplo) para uma tensão vI alta o suficiente para levar o FET para a
região ôhmica.
Queremos agora encontrar o ganho de tensão em circuito aberto (ou sem carga) e a resistência de
saída, como ilustrado na Fig. 4.28. Fazemos isso adaptando as expressões tabuladas na Fig. 4.23 nos
limites RD → 0 e RS → . Com um pouco de álgebra, podemos colocar essas expressões nas seguintes
formas intuitivas
(4.45)
com ␹ dado pela Equação (4.37). Tendo em conta o fato de que (gm gmb)ro gmro 1, podemos
simplificar como
(4.46)
Claramente, o efeito de gmb é diminuir tanto aoc quanto Ro de cerca de 1 ␹, em comparação com o
caso ␥ 0. Por exemplo, um seguidor de tensão implementado com o FET do Exemplo 4.9 forneceria
aoc 1(1 0,15) 0,87 V/V e Ro 1(1 0,15) 0,87 k.
Em aplicações reais, é provável que o seguidor alimente alguma carga com resistência finita e
que o sumidouro de corrente IPOL tenha alguma resistência paralela finita. Concentrando essas duas
resistências em uma só resistência equivalente RS, observamos que RS aparece em paralelo com ro,
de modo que adaptamos a Equação (4.45) para encontrar o ganho com efeito de carga como
(4.47)
Podemos obter uma compreensão adicional manipulando essa expressão para a seguinte forma de
divisor de tensão
(4.48)
que nos permite visualizar o seguidor de tensão de forma mais intuitiva, como na Fig. 4.29. Observe
a similaridade com o análogo bipolar da Fig. 4.16, com a exceção da resistência 1/gmb, que não está
presente na versão bipolar.
VDD
vo
vi Ri

Ri
IPOL Ro
1
aoc
1
1
Ro
VSS gm gmb
FIGURA 4.28 Seguidor de tensão com polarização com sumidouro de corrente e resumo de suas caracte-
rísticas de pequenos sinais.
vi
1gm
vo vi 1 VV vo
RS 1gmb ro RS
FIGURA 4.29 Um seguidor de tensão FET funciona como um seguidor (buffer) de ganho unitário com resis-
tência de saída 1/gm, formando um divisor de tensão com o restante das resistências associadas ao termi-
nal da fonte, ou (1/gmb)//ro//Rs.
EXEMPLO 4.12
(a) Considere que o FET da Fig. 4.28 tem Vt0 0,5 V, k 2 mA/V2, ␭ 0,025 V1, |2␾p| 0,6 V e
␥ 0,4 V1/2. Se VDD VSS 5,0 V e IPOL 1 mA, encontre a tensão de saída VO corresponden-
te à tensão de entrada VI 0.
(b) Estime aoc e Ro.
(c) Encontre o ganho se o circuito alimenta uma carga de 10 k.
Solução
(a) Para sustentar ID 1 mA, o FET precisa de Como uma primeira estimativa,
considere VO(0) (Vt0 VOV) (0,5 1) 1,5 V, de modo que VSB(0) 1,5 (5)
3,5 V. Então pela Equação (4.33). Isso corresponde
a VSB(1) 3 V, então iteramos para encontrar Vt(2) 0,95 V e obter uma estimativa ainda melhor
como VO(2) 1,95 V. Mais uma iteração com VSB(2) 3,05 V produz uma variação insignifican-
te, de modo que concluímos que, com VI 0, o circuito fornece
VO 1,95 V
(b) Temos e ro 1(␭ID) 1(0,025 1) 40 k. Também, a Equa-

ção (4.37) fornece Consequentemente, usamos a Equação
(4.46) para obter
(Usando as expressões exatas da Equação (4.45) encontramos aoc 0,895 V/V e Ro 0,447 k,
pouco valendo o esforço computacional adicional.)
(c) Temos 1gm 12 0,5 k e 1gmb 1(0,105 2) 4,76 k. Usando a Equação (4.48)
obtemos
A configuração PC com carga ativa como um amplificador de tensão

A resistência de saída inerentemente alta da configuração porta comum (PC) faz com que ela seja
adequada não apenas como seguidor de corrente, como já sabemos, mas também para amplificação de
tensão de alto ganho. Para investigar esse aspecto alternativo, considere a interpretação monolítica da
Fig. 4.30, em que o sumidouro de corrente IPOL fornece polarização do terminal fonte e a fonte de cor-
rente ICARGA funciona como uma carga ativa. Também, estão mostradas a resistência líquida RD externa
ao dreno, combinando a resistência paralela da fonte ICARGA, bem como aquela de uma possível carga
VDD
ICARGA
RD
vo Ro
VSS
vi
Ri
isig R
Ri ______
1 __D
gm gmb aoc
RS
vo
IPOL aoc lim __
v 1 (gm gmb)ro
RD i
VSS Ro ro aocRS
FIGURA 4.30 A configuração PC como um amplificador de tensão de alto ganho e um resumo de suas ca-
racterísticas ca.
de saída, e a resistência líquida RS externa à fonte, combinando as resistências paralelas da fonte isig e
do sumidouro IPOL.
Queremos encontrar o ganho de tensão sem carga de vi para vo, isto é, o ganho vo/vi no limite em
que RD → , por essa razão também chamado de ganho de tensão em circuito aberto. Para essa fina-
lidade, considere o equivalente ca da Fig. 4.31. Como vbs vgs v, invertemos o sentido das fontes
dependentes e, como elas estão em paralelo, concentramos em uma única fonte dependente de valor
(gm gmb)vi, como mostrado. Pela LKT e lei de Ohm, vo vi ro(gm gmb)vi, então
(4.49)
Para encontrar a resistência Ri obtida olhando para o terminal da fonte e a resistência Ro obtida
olhando para o terminal do dreno, simplesmente aproveitamos os resultados tabulados na Fig. 4.23 e
escrevemos
Ro ro aocRS (4.50)
v v

vgs gmvgs gmbvbs r (gm gmb)vi r
vi vi

FIGURA 4.31 Equivalente ca para encontrar o ganho de tensão em circuito aberto da configuração PC.
Como já visto, a resistência de dreno RD refletida para a fonte é dividida por aoc, enquanto a resistência
de fonte RS refletida para o dreno é multiplicada por aoc. É importante lembrar dessas propriedades
simétricas de transformação de resistências, uma vez que elas vão aparecer com frequência à medida
que avançarmos.
4.4 CONFIGURAÇÕES DE DARLINGTON, “CASCODE” E CASCATA

Até agora, focamos configurações com apenas um transistor: o amplificador de tensão EC/FC,
o seguidor de tensão CC/DC e o seguidor de corrente BC/PC. Cada configuração implementa
sua função pretendida, porém apenas como uma aproximação do ideal. Por exemplo, para evitar
o carregamento tanto em sua porta de entrada quanto de saída, um amplificador/seguidor de ten-
são deve ter Ri → e Ro → 0, enquanto um amplificador/seguidor de corrente deve ter Ri → 0 e
Ro → . O amplificador EC, embora capaz de produzir ganhos relativamente elevados, apresenta
Ri r␲, que muitas vezes não é uma resistência alta o suficiente. Por outro lado, a configuração
CC é conhecida por sua alta resistência de entrada, mas ao preço de um ganho de tensão um pouco
menor do que a unidade. Dessa forma, faz sentido combinar as duas configurações de modo que,
como uma equipe, elas explorem as vantagens de uma para reduzir as deficiências da outra. O par
CC-EC, juntamente com seu “irmão” CC-CC, pertence a uma classe de circuitos de dois transis-
tores amplamente referenciados como configuração Darlington e caracterizada por uma elevada
resistência de entrada.
Considerando outro tema, o projeto de amplificadores de alto ganho, como amplificadores
operacionais e comparadores de tensão, exigem que ganhos elevados sejam obtidos com o menor
número possível de estágios amplificadores. As configurações EC/FC oferecem aintrínseco gmro, o
que pode não ser suficientemente elevado para esse propósito, especialmente no caso FC. Por outro
lado, os seguidores de corrente BC/PC são conhecidos por proporcionar alta resistência de saída, de
modo que, se combinarmos um amplificador EC/FC com um seguidor de corrente, podemos elevar
o ganho de tensão em circuito aberto acima do ganho intrínseco de um único transistor. Os pares
resultantes EC-BC e FC-PC são conhecidos como configuração “cascode”, um termo cunhado na
época dos tubos de vácuo.
Ainda em outro tema, o advento de circuitos monolíticos com dispositivos casados inaugurou ou-
tros pareamentos de transistores, como as configurações CC-BC e DC-PC. Também conhecidos como
pares emissor acoplado (EAc) e fonte acoplada (FAc), ou coletivamente como pares diferenciais, eles
são usados como o estágio de entrada de CIs populares, como o amplificador operacional e o compa-
rador de tensão. Esses pares desempenham um papel tão importante que merecem atenção detalhada
separadamente. Nesta seção, vamos nos concentrar nos pares de transistores do tipo Darlington e do
tipo “cascode”.
A configuração Darlington
Batizada depois de Sidney Darlington patenteá-la em 1952, essa configuração é baseada na ideia de
alimentar o emissor de um TBJ para a base de outro a fim de atingir um ganho de corrente total que se
aproxima do produto dos ganhos de corrente individuais. A Fig. 4.32a mostra uma implementação npn
do conceito de Darlington, enquanto a Fig. 4.32b mostra sua versão complementar usando transistores
pnp. A função da fonte de corrente I é estabelecer o ponto de operação Q1 e ajudar a remover a carga
da base de Q2 durante o desligamento (mais sobre isso no Capítulo 6). Essa fonte geralmente é imple-
mentada com um resistor simples, ou pode até mesmo estar ausente.
Quando a fonte está ausente, Q1 é polarizado pela corrente de base de Q2. Essa corrente pode
ser muito baixa para Q1 fornecer um beta relativamente elevado, daí a necessidade de polarizar Q1
de forma mais convincente. Vamos demonstrar agora que um par Darlington pode ser considerado
um transistor composto único. Embora a discussão vá se concentrar no par npn, os resultados são
facilmente adaptados para o par pnp, desde que todas as polaridades de tensão e todos os sentidos de
corrente sejam invertidos.
C E
E
C
I
B Q1
Q2 B Q
Q2 B Q
B Q1
I
C
E
E C
(a) (b)
FIGURA 4.32 A configuração Darlington: (a) npn e (b) pnp.
Em resposta à corrente aplicada IB, a configuração da Fig. 4.33a desenvolve a queda de tensão
base-emissor composta
VBE VBE1 VBE2 (4.51)
em que estamos usando subscritos 1 e 2 para denotar parâmetros pertencentes a Q1 e Q2 e nenhum

subscrito numérico para denotar parâmetros do transistor composto. Para indicar a necessidade de duas
quedas de tensão B-E para ligá-lo, o dispositivo composto por vezes é desenhado com duas setas de
emissor, como mostrado na Fig. 4.32. Assumindo que ambos os transistores estão operando na região
ativa direta, a corrente de coletor do dispositivo composto na Fig. 4.33a é
IC IC1 IC2 ␤1IB ␤2(IE1 I) ␤1IB ␤2[(␤1 1) IB I]
(␤1 ␤1␤2 ␤2)IB ␤2I
Se reescrevermos como
IC ␤IB ␤2I
é evidente que
␤ ␤1 ␤1␤2 ␤2 ␤1␤2 (4.52)
VC
IC ic Rc
C
C
B
Q1 B
Q1
vbe
IB Q2 Rb
Q2
I
E
E Re
(a) (b)
FIGURA 4.33 Circuitos para investigar as características (a) cc e (b) ca da configuração Darlington npn.
isto é, o ganho de corrente do dispositivo composto é aproximadamente o produto dos ganhos indi-
viduais. Podemos olhar para a configuração Darlington a partir de dois pontos de vista alternativos
(assuma I 0 para simplificar). Se nos concentrarmos em Q2, podemos ver Q1 fornecendo um meio
para reduzir a corrente de entrada necessária por um fator ␤1. Por exemplo, para sustentar IC2 1 mA
com ␤1 ␤2 100, precisamos de IB2 10 ␮A, mas de apenas IB1 0,1 ␮A. Por outro lado, se nos
concentrarmos em Q1, podemos ver Q2 fornecendo um meio de aumentar a capacidade de corrente de
saída por um fator ␤2. Por exemplo, com IE1 10 mA e ␤2 50, a configuração Darlington produz
IE2 500 mA. No primeiro caso, a configuração Darlington frequentemente é utilizada no projeto de
amplificadores de baixa corrente de polarização de entrada. No último caso, essa configuração é em-
pregada no projeto do estágio de saída de amplificadores de potência.
Retornando ao equivalente ca da Fig. 4.33b, notamos que Q1 funciona como um seguidor de
emissor com r␲2 como sua carga de emissor, de modo que a resistência obtida olhando para a base do
dispositivo composto é
Rb r␲1 (␤1 1)r␲2 (4.53)
Nós também observamos que a base de Q2 é terminada na resistência re1 obtida olhando para o emis-
sor de Q1, de modo que a resistência obtida olhando para o emissor do dispositivo composto é, por
inspeção,
(4.54)
Esse resultado poderia ter sido obtido como Re Rb(␤1 1), com Rb e ␤ dados pelas Equações (4.53)
e (4.52). A transcondutância do dispositivo composto é encontrada como Gm ␣Re 1Re. O resul-
tado é
(4.55)
Finalmente, buscamos uma expressão para a resistência Rc obtida olhando para o coletor do dispositivo
composto. Devido ao caminho de realimentação estabelecido por ro1 entre o nó do coletor comum e o
nó da base de Q2, não podemos usar simplesmente inspeção. Em vez disso, precisamos substituir os
dois transistores por seus respectivos modelos de pequenos sinais e, então, aplicar o método do sinal de
teste ao terminal coletor comum. O resultado (veja o Problema 4.23) é
(4.56)
Para ter uma ideia melhor dos vários parâmetros, é interessante considerar o caso particular I 0,
␤1 ␤2 e VA1 VA2, para o qual as expressões anteriores simplificam como
(4.57)
EXEMPLO 4.13
Assumindo uma configuração Darlington ␤1 ␤2 100 e VA1 VA2 100 V, encontre seus parâme-
tros de pequenos sinais se IC2 1 mA e I 90 ␮A.
Solução
Temos IC1 IE1 IB2 I IC2␤2 I 1000100 90 100 A. Consequentemente, gm2 1(26
), r␲2 2,6 k, ro2 100 k, gm1 1(260 ), r␲1 26 k e ro1 1 M. Usando as Equações
(4.52) a (4.56),
Lembre que TBJs pnp fabricados no processo planar padrão exibem características mais pobres
do que seus análogos npn, de modo que TBJs pnp devem ser evitados sempre que possível. A Fig.
4.34a apresenta uma alternativa popular para o par complementar da Fig. 4.32b. Batizada depois de G.
C. Sziklai patenteá-la em 1950, essa configuração funciona como um TBJ pnp composto, exceto que
ele usa um dispositivo npn para Q2, que geralmente fornece um ganho de corrente muito mais elevado
do que um dispositivo do tipo pnp. Também chamada de quase-complementar, essa configuração tem
a vantagem adicional de exigir apenas uma queda de tensão entre o emissor e a base do dispositivo
composto, ou VEB VEB1. As características de pequenos sinais do par Sziklai são investigadas adicio-
nalmente no Problema 4.24.
A tecnologia BiCMOS explora as vantagens tanto dos TBJs quanto dos MOSFETs para melhorar
o desempenho do circuito. A implementação de Darligton da Fig. 4.34b usa um MOSFET para forne-
cer Ri e um TBJ para fornecer uma maior capacidade de fornecimento de corrente, bem como uma
transcondutância mais elevada.
As configurações CC-EC e CC-CC

O projeto de CIs frequentemente utiliza pequenas variações da configuração Darlington para atender a
necessidades especiais. A Fig. 4.35 mostra dois exemplos. A versão CC-EC da Fig. 4.35a evita a redu-
ção em ro devido à ação de realimentação de ro1 por meio da separação dos coletores, como mostrado.
Ainda mais importante, Q1 fornece uma alimentação de baixa impedância para Q2 para aliviar o impac-
to do efeito Miller e, assim, maximizar a largura de banda de frequência, um tema que será abordado
em maiores detalhes no Capítulo 6 quando estudarmos as respostas em frequência e transitória.
E C
E
B Q1 G M1
Q2 B Q Q2
I I
C E
(a) (b)
FIGURA 4.34 Implementações Darlington alternativas: (a) quase-complementar e (b) BiMOS.

VCC
VCC
Out
In Q1 In Q1
Q2 Q2
I I
Out
(a) (b)
FIGURA 4.35 As configurações (a) CC-EC e (b) CC-CC.
A configuração “cascode” bipolar

Essa configuração se baseia no artifício de conectar um amplificador de tensão EC a um seguidor de
corrente BC para aumentar a resistência de saída e, assim, aumentar significativamente o ganho de
tensão sem carga ou em circuito aberto aoc em comparação com o ganho intrínseco do estágio EC.
Também chamado de amplificador EC-BC, a configuração “cascode” oferece outra vantagem, um pro-
duto “ganho-largura de banda” muito mais amplo do que o amplificador EC convencional – um tópico
que será investigado no Capítulo 6 (nesta seção, vamos nos limitar ao ganho em baixas frequências e
às resistências de entrada/saída).
O circuito da Fig. 4.36a usa a fonte de corrente ICARGA como uma carga ativa e as fontes de tensão
VBE1 e VBE2 para polarizar os TBJs. Assumimos que VBE1 foi ajustada para garantir que o coletor de Q2
esteja polarizado dentro da região linear de operação e que a tensão VB2 seja alta o suficiente para evitar
que Q1 sature (VB2 1V será empregada nesse exemplo). Agora queremos encontrar as características
VCC
ICARGA
vo vo
Ro
Q2
Ro
VB2 r 2 v 2 gm2v 2 ro2

vc1
Q1 ic1 vc1
vi Ri
Q1
vi Ri
VBE1

(a) (b)
FIGURA 4.36 (a) A configuração EC-BC ou “cascode” bipolar e (b) seu equivalente ca.
de pequenos sinais desse circuito. Para esse fim, considere seu equivalente ca da Fig. 4.36b, em que
temos, por inspeção,
Ri r␲1 (4.58)
Para encontrar Ro, observamos que Q2 está submetido a uma boa quantidade de degeneração de emis-
sor, com a resistência de coletor ro1 de Q1 funcionando como a resistência de degeneração de Q2. Es-
crevemos, então,
Ro ro2[1 gm2(r2 //ro1)] (4.59a)
Para r␲2 ro1 podemos aproximar gm2(r␲2 //ro1) gm2r␲2 ␤02, de modo que as expressões anteriores
simplificam como
Ro (␤02 1)ro2 (4.59b)
indicando que a configuração “cascode” aumenta a resistência de saída por cerca de ␤02 1. Para
encontrar o ganho de tensão, lembre-se de que, na ausência de qualquer carga ca externa, a corrente
gm2v␲2 circula inteiramente pela resistência ro2. Consequentemente, Q1 funciona como um amplificador
EC com r␲2 como sua resistência de coletor, fornecendo o ganho de tensão
em que os subscritos numéricos foram omitidos para refletir o fato de que TBJs casados e igualmente
polarizados apresentam parâmetros de pequenos sinais idênticos. Sabemos, ainda, da Equação (4.26)
que o ganho de tensão sem carga do estágio BC Q2 é
Consequentemente, o ganho sem carga total é aoc vo vi (vo vc1) (vc1 vi ) a2 a1 a1 a2, ou
(4.60a)
em que os subscritos numéricos foram novamente omitidos. Para r␲ ro e gmro 1, podemos aproximar
aoc ␤0gmro (4.60b)
Como gmro representa um ganho intrínseco do TBJ, é evidente que o artifício da configuração “cas-
code” aumenta esse ganho por quase ␤0! Isso não é surpresa quando percebemos que a corrente de
coletor de Q1 flui através de r␲2 para se tornar a corrente de base de Q2. Daí o fator de amplificação ␤0.
Observamos que Ro da Equação (4.59b) é comparável à resistência r␮, que foi deliberadamente
omitida por uma questão de simplicidade. Uma expressão mais exata é, portanto, Ro (␤02ro2)//r␮.
Usando a Equação (4.8), escrevemos
(4.61)
Note que, a fim de aproveitar totalmente o potencial de alto ganho do “cascode” bipolar, devemos
evitar carregar sua saída. Poderíamos inserir na saída do “cascode” um estágio de alta resistência de
entrada, como um seguidor de tensão do tipo Darlington ou, no caso de tecnologia BiMOS, um segui-
dor MOSFET.
EXEMPLO 4.14
(a) Assumindo uma configuração “cascode” com ICARGA 1 mA, ␤1 ␤2 100, VA1 VA2 100 V
e m 5, encontre estimativas rápidas para Ri, Ro e vo/vi.
(b) Repita se o circuito alimenta uma carga externa de 1 M e comente.
Solução
(a) Aplicando as Equações (4.58) e (4.61), obtemos
Que é um grande ganho!

(b) Com uma carga externa RL 1 M, o ganho cai para
Observe uma queda de quase uma ordem de grandeza devido ao efeito de carga significativo na
saída, embora uma carga de 1 M possa parecer grande para os padrões comuns. Claramente, a
fim de aproveitar as capacidades de alto ganho da configuração “cascode”, devemos garantir um
efeito de carga na saída desprezível.
䊉
EXEMPLO 4.15
Para compreender melhor, é interessante seguir o sinal à medida que ele avança do nó de entrada para
o nó de saída. Fazendo isso, também temos uma chance de refinar as estimativas rápidas fornecidas
pela Equação (4.61).
(a) Com referência à configuração “cascode” do Exemplo 4.14a, encontre os ganhos individuais a1
e a2, bem como o ganho aoc. Verifique com o PSpice e compare com o Exemplo 4.14a.
(b) Assumindo uma excursão da saída máxima de |vo(max)| 2,5 V, encontre a excursão da entrada
correspondente |vi(max)|. Ambos os TBJs atendem a restrição de pequenos sinais |vbe| 5 mV?
Solução
(a) Para o estágio EC, Q1 tem a1 gm1RC1, em que RC1 é a resistência de coletor total de Q1. Por
inspeção, RC1 r␮1 //ro1 //Re2, em que Re2 é a resistência obtida olhando para o emissor de Q2.
Adaptando a expressão tabulada na Fig. 4.19, obtemos
então
em excelente concordância com a predição do PSpice a1 81,6 V/V. Uma estimativa rápida
teria fornecido a1 ␤01 100 V/V e Re2 r␲2 2,6 k. Ambas as estimativas são maiores
do que os valores reais, porque elas ignoram a presença de ro2 e r␮2. O ganho do estágio BC Q2 é
de modo que aoc 81,7 3846 314 103 V/V, em excelente concordância com o PSpice,
aoc 313 103 V/V.
(b) Temos vi(max) vo(max)aoc 2,5(314.000) 8 ␮V. Além disso, vbe2 vo(max)a2 2,53846
0,65 mV, indicando que ambos os TBJs atendem adequadamente à restrição de pequenos sinais.
䊉
A configuração “cascode” MOS

O conceito “cascode”, originalmente desenvolvido para tubos de vácuo e posteriormente adaptado
para TBJs, também é muito utilizado na tecnologia MOS. Aqui, conectamos um amplificador FC a um
seguidor (buffer) de corrente PC para aumentar a resistência de saída e, desse modo, aumentar também
o ganho em circuito aberto ou sem carga. Isso é especialmente desejável no caso de FETs que são
conhecidos por seus valores de gm menores em comparação com os TBJs. Também conhecido como
amplificador FC-PC, a configuração “cascode” também é um circuito intrinsecamente mais rápido do
que um amplificador FC comum (esse assunto será investigado no Capítulo 6; nesta seção, nos limita-
res ao ganho em baixas frequências e às resistências de entrada/saída).
O circuito da Fig. 4.37a usa a fonte de corrente ICARGA como uma carga ativa, e as fontes de tensão
VGS1 e VG2 para polarizar os FETs. Assumimos que VGS1 foi ajustada de modo a garantir que o dreno de
M2 esteja polarizado dentro da região linear de operação e que VG2 é alta o suficiente para polarizar M1
em sua fronteira de saturação ou acima dela. Queremos encontrar as características de pequenos sinais
do circuito global. Para esse fim, considere o equivalente ca da Fig. 4.37b. Por inspeção, a resistência
de entrada é
Ri (4.62)
Para encontrar a resistência de saída, considere vi → 0, desativando a fonte gm1vgs1 e deixando apenas
a resistência ro1. Essa resistência provoca uma grande quantidade de degeneração de fonte para M2, de
modo que adaptamos a Equação (4.41) para escrever
Ro ro2 [1 (gm2 gmb2)ro2]ro1 (gm2 gmb2)ro1 ro2 (4.63)
indicando que a configuração “cascode” com dois FETs aumenta significativamente a resistência de
saída. Esperamos que o ganho sem carga aumente em conformidade. Considerando novamente a Fig.
4.37b, observamos que, na ausência de qualquer carga ca externa, o dreno de M2 é um circuito aberto
VDD
ICARGA vo

vo
M2 vgs2 gm2vgs2 gmb2vbs2 ro2 Ro
Ro

VG2
vd1 vd1
M1
vi vi vgs1 gm1vgs1 ro1

Ri

VGS1

(a) (b)
FIGURA 4.37 (a) A configuração FC-PC ou “cascode” MOSFET e (b) seu circuito equivalente de pequenos
sinais.
ca, de modo que todo o equivalente ca de M2 forma um subcircuito autocontido. A fonte gm1vgs1 absorve
corrente através de ro1 para fornecer, pela lei de Ohm, vd1 gm1viro1, de modo que o ganho do estágio
FC M1 é
Como sabemos, esse é o ganho intrínseco de M1. Pela Equação (4.49), o ganho de tensão sem carga do
estágio PC M2 é
a2 1 (gm2 gmb2)ro2
Consequentemente, o ganho de tensão global é aoc vovi (vovd1) (vd1vi) a2 a1 a1 a2, ou
aoc gm1ro1[1 (gm2 gmb2)ro2] gm1ro1(gm2 gmb2)ro2 (4.64)
É evidente que o artifício da configuração “cascode” aumenta o ganho intrínseco de M1, gm1ro1, por
um fator de cerca de (gm2 gmb2)ro2, que é a contribuição de ganho por M2. Esse recurso é amplamen-
te explorado para compensar os baixos valores de gm dos FETs! Por exemplo, cascatear FETs com
|aintrínseco| tão baixo quanto 10 V/V produzirá |aoc| 102 V/V.
A fim de aproveitar totalmente o potencial de alto ganho do “cascode” FET, devemos evitar car-
regar sua saída. Essa exigência é facilmente satisfeita na tecnologia MOS, uma vez que é provável que
a saída do “cascode” alimente a porta de outro FET, que apresenta uma resistência de entrada infinita,
pelo menos em baixas frequências. Essa é definitivamente uma vantagem em comparação com “cas-
codes” de TBJs: de alguma maneira, a alta resistência de entrada do FET compensa seu notório baixo
valor de gm!
A configuração “cascode” telescópico

Acabamos de ver que a configuração “cascode” aumenta tanto a resistência de saída quanto o ganho
sem carga do estágio FC pelo ganho intrínseco do estágio PC. Se desejado, pode-se aumentar ainda
mais aoc e Ro adicionando outro nível de cascateamento, da maneira exemplificada na Fig. 4.38 para
o caso de um cascateamento duplo. O empilhamento de transistores se parece com a extensão de um
telescópio; portanto, esse arranjo é chamado de “cascode” telescópico. Por exemplo, um “cascode”
VDD
ICARGA
vo
M3
Ro

VG3

M2

VG2

M1
vi

Ri

VGS1

FIGURA 4.38 A configuração “cascode” telescópico (na ilustração, temos
um “cascode” duplo).
de três transistores usando FETs com ganhos intrínsecos tão baixos quanto 10 V/V, produzirá |aoc|
103 V/V! Essa é uma vantagem importante de MOSFETs em comparação ao TBJs, uma vez que um
“cascode” bipolar, depois de um nível de cascateamento, já se aproxima do seu ganho máximo possível
de cerca de ␤0aintrínseco.
As vantagens dos cascateamento telescópico têm um preço: uma redução na excursão da tensão
de saída (OVS). Assumindo que M1 e M2 são polarizados na fronteira de saturação (EOS), a saída deve
excursionar acima de
vO(min) VOV1 VOV2 VOV3 (4.65)
em que VOV1 a VOV3 são as sobretensões de condução dos FETs empilhados ou cascateados. Esse limite
pode ser inaceitavelmente alto em sistemas com fonte de energia de baixa tensão. Felizmente, essa
desvantagem pode ser evitada utilizando a técnica “cascode” dobrado, discutida a seguir.
A configuração “cascode” dobrado

Uma desvantagem notória das configurações “cascode” das Figs. 4.36 e 4.37 é a margem de tensão li-
mitada na saída. Com a escolha apropriada das tensões de polarização VB2 e VG2, o melhor que podemos
alcançar é vO(min) 2VCE(EOS) no caso bipolar e vO(min) 2VDS(EOS) 2VOV no caso MOS. Em ambos os
casos, vO(min) 0 V. No entanto, muitas aplicações exigem que vO possa excursionar tanto acima quanto
abaixo de 0 V. Podemos atender essa exigência usando um transistor complementar como o estágio
BC/PC, conforme Fig. 4.39. Chamado de “cascode” dobrado, esse arranjo requer uma fonte de corrente
adicional IPOL (geralmente, IPOL 2ICARGA) para polarizar o par de transistores, porém esse é um preço que
vale pagar por uma margem de saída expandida. Em ambos os casos, a tensão vO(min) é agora estabelecida
pela alimentação negativa, juntamente com a queda de tensão mínima permitida V(ICARGA)min através do
sumidouro de corrente ICARGA. Temos, então, para os circuitos TBJ e CMOS, respectivamente,
vO(min) VEE V(ICARGA)min vO(min) VSS V(ICARGA)min (4.66a)
O limite superior da excursão da saída é estabelecido pela tensão de polarização VBp e VGp, juntamente
com a tensão mínima permitida VPOL(min) através da fonte IPOL. Selecionando VBp e VGp de modo que essa
fonte seja operada exatamente em sua queda de tensão mínima, temos, para os circuitos TBJ e CMOS,
respectivamente,
vO(max) VCC V(IPOL)min VECp(sat) vO(max) VDD V(IPOL)min VOVp (4.66b)
VCC VDD
IPOL IPOL
vcn vdn
Qn Qp Mn Mp

vi
VBp
vi
VGp
Ri Ri
vo vo
VBEn VGSn
ICARGA ICARGA
Ro Ro
VEE VSS
(a) (b)
FIGURA 4.39 “Cascode” dobrado: (a) bipolar e (b) CMOS.

Por exemplo, assumindo fonte de alimentação de 5 V, juntamente com V(IPOL)min V(ICARGA)min

VECp(sat) 0,2 V no caso TBJ e V(IPOL)min V(ICARGA)min VOVp 0,5 V no caso MOS, as excursões da
tensão de saída são
4,8 V vO(BJT) 4,6 V 4,5 V vO(MOS) 4,0 V
Essas faixas de excursão são excelentes, se comparadas com faixas de excursão das configurações
“cascode” convencionais das Figs. 4.36 e 4.37, que, para os mesmos valores de parâmetros, são
0,4 V vO(BJT) 4,8 V e 1,0 V vO(MOS) 4,5 V.
Fontes/sumidouros de corrente “cascode”

Nas Seções 4.2 e 4.3, fizemos uso extensivo de fontes/sumidouros de corrente para fornecer pola-
rização cc (IPOL), bem como carregamento ativo (ICARGA). Fontes/sumidouros de corrente são imple-
mentados com transistores. Um bom ponto de partida é o terminal do emissor ou do coletor, devido
à natureza relativamente plana das características ic-vCE e iD-vDS na região ativa, cuja inclinação é
1/ro. Existem muitas situações em que as curvas não são planas o suficiente, de modo que temos
que encontrar outras formas de aumentar o valor efetivo de ro. Um exemplo bem conhecido é a
degeneração de emissor e de fonte, em que usamos uma resistência adequada RE ou RS em série
com o emissor ou a fonte para fornecer uma função de polarização, bem como para aumentar a
resistência efetiva obtida olhando para o coletor ou para o dreno. No entanto, já foi salientado que
as resistências físicas são indesejáveis em circuitos monolíticos. Outra desvantagem importante é
que, se um alto grau de degeneração é necessário, a resistência de degeneração teria que ser grande
e sua queda de tensão poderia reduzir significativamente a margem de tensão disponível na saída
da fonte/sumidouro.
Um artifício engenhoso é substituir a resistência de degeneração do emissor ou da fonte por um
segundo transistor Q2 /M2 e deixar sua resistência ro2 desempenhar o papel da resistência de degenera-
ção para o transistor Q1 /M1. O resultado são os circuitos de dois transistores das Figs. 4.40a e b. Tais
circuitos são configurações “cascode” já conhecidas, exceto que agora estamos tomando um ponto
de vista alternativo: enquanto nas Figs. 4.36 e 4.37 nos concentramos no transistor da parte inferior e
acrescentamos o transistor da parte superior para aumentar o ganho intrínseco do transistor inferior, na
Fig. 4.40 nos concentramos no transistor superior e adicionamos o transistor inferior para aumentar a
resistência de saída do transistor superior.
VCC VCC
IO Carga IO Carga
vO Ro vO Ro
M1
Q1

VB1 VG1

ro2 ro2
Q2 M2

VBE2 VGS2

(a) (b)
FIGURA 4.40 Usando o (a) “cascode” bipolar e (b) o “cascode” MOS para alcançar uma alta resistência de
saída.
Independentemente do ponto de vista, as fórmulas desenvolvidas anteriormente ainda são váli-

das, de modo que podemos adaptá-las para este caso e escrever
Ro(BJT) ro1[1 gm1(r␲1 //ro2)] (4.67)
Ro(MOS) ro1 [1 (gm1 gmb1)ro1]ro2 (4.68)
Como sabemos, para ro2 r␲1, a Equação (4.67) simplifica como Ro (1 ␤01)ro1. De modo similar,
para (gm1 gmb1)ro1 1, a Equação (4.68) simplifica como Ro (1 ␹)gm1ro1ro2.
EXEMPLO 4.16
(a) Considere que os FETs da Fig. 4.40b têm Vt0 0,5 V, k 1,25 mA/V2, ␭ 0,08 V1, |2␾p| 0,6
V e ␥ 0,45 V1/2. Encontre os valores de VG1 e VGS2 que vão polarizar M2 na fronteira de satura-
ção com ID 100 ␮A.
(b) Encontre Ro e vO(min) para os quais M1 ainda está saturado. Qual é a porcentagem de variação em
ID para cada variação de 1 V em vO acima de vO(min)?
Solução
(a) Temos
então VGS2 Vt0 VOV2 0,5 0,4 0,9 V. Também temos
então VG1 VGS1 VDS2 VOV1 Vt1 VOV2 0,4 0,6 0,4 1,4 V.
(b) Temos
Também, vO(min) VOV2 VOV1 0,8 V. Para uma variação de 1 V em vO dentro da região de
operação linear, obtemos IO vORo (1 V)(9,82 M) 102 nA, o que representa uma
variação de apenas (102 109)(100 106) 0,1%.
䊉
Estágios em cascata
Quando suas especificações de ganho não podem ser atendidas com um único transistor, um circuito é
implementado como uma cascata de dois ou mais estágios individuais. Exemplos já conhecidos são os
amplificadores Darlington, que usam dois estágios para aumentar a resistência de entrada e o ganho de
corrente, e os amplificadores “cascode”, que usam pares EC-BC ou FC-PC para aumentar a resistência
de entrada e o ganho de tensão sem carga.
Ao analisar uma cascata de dois ou mais estágios individuais, um engenheiro muitas vezes preci-
sa chegar a uma estimativa rápida para o ganho global sinal-carga, levando em conta automaticamente
o efeito de carga entre estágios. Para conseguir isso, nomeamos cada nó entre estágios separadamente e
encontramos o ganho com efeito de carga de um nó para o próximo usando as seguintes regras práticas
conhecidas:
O ganho com efeito de carga de um estágio amplificador EC/FC é a (o negativo da) relação entre
a resistência total associada ao coletor ou ao dreno e a resistência total associada ao emissor ou à
fonte.
O seguidor de tensão funciona como um seguidor (buffer) de ganho unitário com resistência de
saída 1/gm, formando, por sua vez, um divisor de tensão com o restante das resistências associadas
ao emissor ou à fonte.
Em seguida, encontramos o ganho de toda a cascata como o produto dos ganhos individuais. Es-
tude o próximo exemplo com atenção, pois teremos de refazer esse procedimento em muitas ocasiões
à medida que avançarmos.
EXEMPLO 4.17
A Fig. 4.41 mostra o equivalente ca de um amplificador de três estágios consistindo em um estágio
EC Q1, seguido por um estágio EC-DE Q2, por sua vez seguido por um estágio CC Q3. Assumindo,
para simplificar, que todos os três TBJs têm gm 1/(25 ), r␲ 5 k e ro 50 k, estime o ganho
global vo /vi.
RC1 RE2
10 k 0,2 k
v2 Q2
Rs v1
Q1 v3 Q3
1 k
vi
vo
RC2
10 k RL
10 k

Solução
Embora as tensões nodais de interesse para o problema sejam vi e vo, também nomeamos os nós inter-
mediários v1, v2 e v3, uma vez que as tensões nesses nós vão aparecer em nossos cálculos intermediá-
rios. Sejam as seguintes considerações:
• Avançando do nó vi para o nó v1, o sinal encontra um divisor de tensão formado por RS e a resis-
tência R1 apresentada pelo nó v1. Por inspeção, R1 r␲1, de modo que
• Avançando do nó v1 para o nó v2, o sinal passa, por amplificação, pelo estágio EC Q1, cuja resis-
tência de emissor total é re1(␣01gm1 1gm1) e cuja resistência de coletor total R2 consiste em
três componentes: RC1, ro1 e a resistência ca Rb2 obtida olhando para a base de Q2. Por inspeção,
Rb2 r␲2 (␤2 1)RE2 5 [(50,025) 1] 0,2 45,2 k, de modo que escrevemos
• Avançando do nó v2 para v3, o sinal passa, por amplificação, pelo estágio EC-DE Q2. A resistência
de emissor total é ␣02gm2 RE2 25 200 225 . A resistência de coletor total R3 consiste
em três componentes: RC2, a resistência ca Rc2 obtida olhando para o coletor de Q2 e a resistência
ca Rb3 obtida olhando para a base de Q3. Por inspeção, Rc2 ro2[1 gm2(r␲2 //RE2)] 50[1
(5//0,2)0,025] 435 k e Rb3 r␲3 (␤3 1)RE3 5 201 10 2,015 M. Consequen-
temente,
• Avançando do nó v3 para vo, o sinal passa por um buffer no estágio CC Q3, que funciona como um
amplificador de ganho unitário com resistência de saída 1/gm3 25 . Essa resistência forma um
divisor de tensão com a combinação RL//ro3 10//50 8,33 k, então
Finalmente, temos
4.5 PARES DIFERENCIAIS

Voltamos nossa atenção agora para outro importante par de transistores: o par diferencial. Já informal-
mente introduzido na Seção 4.1, ele é provavelmente o subcircuito mais utilizado em CIs analógicos.
Embora o conceito inicialmente tenha sido desenvolvido para tubos de vácuo e depois adaptado para
TBJs discretos, foi com advento de circuitos monolíticos que tornou-se possível explorar todo seu po-
tencial. Isso ocorre porque o desempenho do par diferencial é criticamente dependente do casamento
entre os dois transistores e o processo monolítico oferece dispositivos casados e, também, capazes de
rastear um ao outro com relação a variações de temperatura e tempo. Comparados com os amplifi-
cadores de único transistor, os amplificadores diferenciais são muito mais imunes a um tipo de ruído
de interferência conhecido como ruído de modo comum e, ainda, não necessitam dos capacitores vo-
lumosos de projetos discretos para realização de acoplamento cc. De fato, o amplificador diferencial
funciona ao longo de uma ampla faixa de frequências que se estende até cc. Tudo isso vem com o preço
do aumento da complexidade do circuito, porém isso não é um problema em circuitos monolíticos, em
que transistores adicionais estão facilmente disponíveis a um custo extra muito baixo.
O par diferencial monolítico foi primeiramente implementado na forma bipolar, ganhando o
nome de par emissor acoplado (EAc). Quando a tecnologia MOS se tornou comercialmente viável, o
conceito foi adaptado para MOSFETs como o par fonte acoplada (FAc). Vamos, a seguir, investigar
ambas as implementações em detalhes.
O par emissor acoplado

A forma mais simples do par emissor acoplado (EAc) é mostrada na Fig. 4.42. A polarização de emis-
sor para o par é fornecida por uma fonte de corrente, aqui modelada pelo equivalente de Norton consis-
tindo em IEE e REE. (Em um circuito bem projetado, a resistência REE é grande e frequentemente igno-
rada, especialmente em análises cc.) Como um lado é a imagem especular exata do outro, o circuito é
também dito balanceado e essa simetria é explorada para facilitar a análise do circuito como veremos.
Para desenvolver uma ideia básica sobre o circuito, vamos investigar seu comportamento para grandes
sinais (para manter a análise simples, nesta seção, assumimos VA ).
Aplicando a LKT ao longo do laço da entrada, obtemos
vI1 vBE1 vBE2 vI2 0
isto é, vBE1 vBE2 vI1 vI2. Assumindo operação na região ativa direta para os TBJs, usamos as
conhecidas relações exponenciais e escrevemos iC1 Is1exp(vBE1VT) e iC2 Is2exp(vBE2VT). Conse-
quentemente,
Transistores casados têm Is1 Is2, de modo que a relação anterior simplifica como
(4.69)
em que
vID vI1 vI2 (4.70)
VCC
RC iC1 iC2 RC
vO1 vOD vO2
Q1 Q2
vI1 v
I2
IEE REE
VEE FIGURA 4.42 O par emissor acoplado (EAc).

é a diferença entre as tensões de entrada. Pela LKC, as correntes de emissor são tais que iE1 iE2 IEE,
em que estamos ignorando a resistência REE, que, em um circuito bem projetado, é muito grande. Isso
nos permite escrever
iC1 iC2 ␣F IEE (4.71)
Combinando as Equações (4.69) e (4.71), obtemos
(4.72)
Também temos, pela LKT e pela lei de Ohm,
vO1 VCC RC iC1 vO2 VCC RC iC2
Substituindo as expressões da Equação (4.72) e simplificando, obtemos uma expressão para a diferen-
ça de tensão na saída,
(4.73)
Podemos traçar facilmente as Equações (4.72) e (4.73) usando o PSpice. No circuito da Fig. 4.43,
definimos vI2 0, de modo que vID vI1. Depois de ajustar o PSpice para variar vID de 4VT ( 100 mV)
até 4VT ( 100 mV), obtemos as curvas da Fig. 4.44. Sejam as seguintes observações:
• Para vID 0, IEE se divide igualmente entre Q1 e Q2, fornecendo iC1 iC2 ␣F IEE 2 0,5 mA.
Com correntes iguais, RC1 e RC2 apresentam quedas de tensão iguais, fornecendo vO1 vO2
12 10 0,5 7 V. Consequentemente, vOD vO1 vO2 0, e dizemos que, com vID 0, o
par EAc está em equilíbrio cc.
• Aumentar vID acima de 0 V torna Q1 mais condutivo à custa de Q2 se tornar menos condutivo (ic1
aumenta, enquanto ic2 diminui). Esse desbalanceamento de corrente faz com que vO1 diminua e
vO2 cresça, provocando uma redução de duas vezes em vOD.
• Quando vID alcança cerca de 4VT ( 100 mV), podemos dizer que praticamente toda a corrente
IEE vem de Q1, enquanto Q2 está essencialmente desligado. Consequentemente, vO1 12 10
VCC (12 V)
RC1 RC2
10 k 10 k
vO1 vOD vO2

iC1 iC2
Q1 Q2
vID
0
0 IEE 1 mA
VEE (12 V)
FIGURA 4.43 Circuito do PSpice para traçar as curvas de transferência de um par EAc usando TBJs com
␤F 100 e Is 2 fA.
1,0 10
iC2 iC1 vOD
Correntes de coletor (mA)
Tensão de saída vOD (V)

5
a
0,5 0
5
0 10
4VT 2VT 0 2VT 4VT 4VT 2VT 0 2VT 4VT
Tensão de entrada vID Tensão de entrada vID
(a) (b)
FIGURA 4.44 (a) Gráficos das correntes de coletor iC1 e iC2 e (b) gráfico da diferença vOD entre as tensões de coletor
do circuito do PSpice da Fig. 4.43.
1 2 V, vO2 12 V e vOD 2 12 10 V. Aumentar adicionalmente vID vai simplesmente

fazer com que vOD sature em 10 V.
• Reduzir vID abaixo de 0 V torna Q2 mais condutivo e Q1 menos condutivo. Os papéis de Q1 e Q2
agora são trocados e as curvas são, portanto, simétricas em relação à origem. Diminuir vID abaixo
de 100 V faz com que vOD sature em 10 V.
Estamos particularmente interessados na curva de transferência de tensão (CTT) da Fig. 4.44b.
Como os TBJs são dispositivos não lineares, não é surpresa que essa curva também seja não linear. No
entanto, se restringirmos a operação nas proximidades da origem, a CTT pode ser aproximada com a
tangente na origem, de modo que podemos escrever
vod avid (4.74)
em que vod e vid são pequenas variações de vOD e vID em relação a 0 V e a é a inclinação da CTT na ori-
gem, como indicado na figura. Derivando a Equação (4.73) e calculando a derivada na origem, obtemos
(4.75)
em que
(4.76)
é a transcondutância dos TBJs no equilíbrio cc, em que IC1 IC2 0,5IEE. A inclinação da CTT
representa o ganho de tensão de pequenos sinais a. Com os valores de componentes da Fig. 4.43,
a (10,052) 10 192 V/V. Observe que, diferentemente dos circuitos do Capítulo 2, o par
EAc alcança esse ganho sem a necessidade de quaisquer capacitores; além disso, note que esse ganho
se estende até frequências arbitrariamente pequenas, incluindo cc!
Como o par EAc responde à diferença entre suas tensões de entrada, ele também é chamado de
amplificador diferencial. Embora o par da Fig. 4.42 seja baseado em TBJs npn, um amplificador dife-
rencial também pode ser implementado usando dispositivos pnp, desde que as polaridades de tensão e
os sentidos de corrente sejam adequadamente invertidos (veja o Problema 4.40). À medida que avan-
çarmos, trabalharemos tanto com pares npn quanto com pares pnp.
O par fonte acoplada

A Fig. 4.45 mostra o análogo MOS do amplificador diferencial bipolar da Fig. 4.42. Sua análise pros-
segue basicamente como no caso do TBJ, exceto que as características exponenciais dos TBJs são
agora substituídas pelas características quadráticas dos MOSFETs. (Para manter a análise simples, esta
seção assume ␭ 0 e ␥ 0.) Aplicando ao LKT ao longo do laço de entrada, temos
vI1 vGS1 vGS2 vI2 0
isto é, vGS1 vGS2 vI1 vI2. Assumindo FETs saturados, usamos as conhecidas relações quadráticas
para escrever
FETs casados têm Vt1 Vt2 Vt e k1 k2 k, de modo que a relação anterior produz
(4.77)
Pela LKC, as correntes do transistor satisfazem a condição
iD1 iD2 ISS (4.78)
em que estamos ignorando a resistência RSS que, em um circuito bem projetado, é bem elevada. Temos
duas equações em duas incógnitas, iD1 e iD2. Fazendo iD2 ISS iD1 na Equação (4.77), elevando ambos
os lados ao quadrado e rearranjando, obtemos
Elevando ao quadrado mais uma vez e rearranjando,
Resolvendo essa equação quadrática e mantendo apenas a solução fisicamente consistente, temos
(4.79a)
VDD
RD iD1 iD2 RD
vO1 vOD vO2
M1 VSS M2
vI1 v
I2
ISS RSS
VSS
FIGURA 4.45 O par fonte acoplada (FAc).

Usando novamente iD2 ISS iD1, encontramos
(4.79b)
Também temos, pela LKT e pela lei de Ohm,
vO1 VDD RDiD1 vO2 VDD RDiD2
Usando as expressões da Equação (4.79), obtemos, após simplificações apropriadas, uma expressão
para a diferença de tensão na saída
(4.80)
Podemos traçar facilmente as Equações (4.79) e (4.80) usando o PSpice. No circuito da Fig. 4.46,
definimos vI2 0, de modo que vID vI1. Depois de ajustar o PSpice para variar vID de 2 V até 2 V,
obtemos as curvas da Fig. 4.47, sobre as quais fazemos as seguintes observações:
• Para vID 0, ISS se divide igualmente entre M1 e M2, fornecendo iD1 iD2 ISS/2 0,5 mA. Com
correntes iguais, RD1 e RD2 apresentam quedas de tensão iguais, fornecendo vO1 vO2 12
10 0,5 7 V. Consequentemente, temos vOD vO1 vO2 0, e dizemos que o par FAc está
em equilíbrio cc. A sobretensão de condução VOV necessária de cada FET para sustentar ISS/2 é tal
que ISS2 (k2)V 2OV, ou
(4.81)
Em nosso exemplo,
• Aumentar vID acima de 0 V torna M1 mais condutivo ao preço de M2 se tornar menos condutivo
(iD1 aumenta, enquanto iD2 diminui). Esse desbalanceamento faz com que vO1 diminua e vO2 cres-
ça, provocando uma redução de duas vezes em vOD.
• À medida que aumentamos vID, chegamos a um ponto em que toda a corrente ISS vem de M1 e
nenhuma parcela de M2. Para que isso ocorra, a sobretensão de condução de M1 deve ser vezes
maior como na Equação (4.81), devido à dependência quadrática da corrente em relação à sobre-
VDD (12 V)
RD1 RD2
10 k 10 k
vO1 vOD vO2

iD1 iD2
M1 M2
vID
0
ISS 1 mA
0
VSS (12 V)
FIGURA 4.46 Circuito do PSpice para traçar as curvas de transferência de um par FAc usando FETs com
k 1,0 mA/V2 e Vt 1,0 V.
1,0 10
iD2 iD1 vOD
Correntes de dreno (mA)
Tensão de saída vOD (V)

5
a
0,5 0
5
0 10
2VOV 0 2VOV 2VOV 0 2VOV
Tensão de entrada vID Tensão de entrada vID
(a) (b)
FIGURA 4.47 (a) Gráficos das correntes de dreno iD1 e iD2, e (b) gráfico da diferença vOD entre as tensões de dreno
para o circuito do PSpice da Fig. 4.46.
tensão. Nesse ponto, temos vGS2 Vt e isto é com o parâmetro

VOV dado pela Equação (4.81). Além desse ponto, as tensões saturam em vO1 12 10 1 2
V, vO2 12 V e vOD 2 12 10 V.
• Reduzir vID abaixo de 0 V torna M2 mais condutivo e M1 menos condutivo. Os papéis de M1 e
M2 são agora trocados, produzindo, portanto, curvas que são simétricas com relação à origem. A
saturação ocorre agora para em que vOD 10 V.
Estamos especialmente interessados na curva de transferência de tensão (CTT) da Fig. 4.47b.
Como os FETs são dispositivos não lineares, não é surpresa que essa curva também seja não linear.
No entanto, se limitarmos a operação nas proximidades da origem, a CTT pode ser aproximada com a
tangente na origem, de modo que podemos escrever
vod avid (4.82)
em que vod e vid representam pequenas variações de vOD e vID em relação a 0 V, e a é a inclinação da
CTT na origem, como indicado na figura. Derivando a Equação (4.80) e calculando o resultado na
origem, obtemos
(4.83)
em que
(4.84a)
é a transcondutância dos FETs em equilíbrio cc, em que ID1 ID2 0,5ISS. A inclinação da CTT
representa o ganho de tensão para pequenos sinais a. Com os valores de componentes da Fig. 4.46,
temos Diferentemente dos circuitos do Capítulo 3, o par FAc alcança
esse ganho sem a necessidade de quaisquer capacitores; além disso, note que esse ganho se estende até
frequências arbitrariamente pequenas, incluindo cc!
Como o par FA responde à diferença entre suas tensões de entrada, ele é também chamado de
amplificador diferencial. Embora o par da Fig. 4.45 seja baseado em FETs canal n, um amplificador
diferencial também pode ser implementado usando dispositivos canal p, desde que as polaridades de
tensão e os sentidos de corrente sejam adequadamente invertidos (veja o Problema 4.48). À medida
que avançarmos, trabalharemos com os dois tipos de pares.
Reescrever a Equação (4.84a) como
(4.84b)
permite a comparação direta com a expressão do TBJ da Equação (4.76): se um par FAc e um par EAc
são igualmente polarizados, a relação entre as transcondutâncias é gm(SC)gm(EC) 2VTVOV. Normal-
mente, gm(SC)gm(EC) 1, porque VOV 2VT .
Análise ca intuitiva de pares diferenciais

Ainda que a análise da CTT já tenha nos fornecido expressões para ganhos de pequenos sinais, na
prática diária é preciso obter estimativas rápidas de parâmetros, realizando a análise ca diretamente
no próprio circuito. A capacidade de investigar um circuito segundo diferentes perspectivas é muito
desejável, uma vez que isso reforça nossa compreensão sobre ele, sem mencionar que podemos usar
um método para encontrar resultados e outro para verificá-los.
Vamos analisar inicialmente o par EAc da Fig. 4.48a, que representa o equivalente ca do circuito
da Fig. 4.42. Na operação em pequenos sinais, os TBJs da Fig. 4.42 drenam correntes cc idênticas,
(4.85)
de modo que suas transcondutâncias também são idênticas
(4.86)
Concentrando-se na parte inferior do circuito, podemos considerar Q1 como um seguidor de emissor

de ganho unitário com resistência de saída Re1, por sua vez carregado pela resistência Re2 fornecida por
Q2. Como Re1 Re2 em equilíbrio cc, a regra do divisor de tensão indica que a tensão ca no terminal
de emissor compartilhado é vi /2, como mostrado. A corrente ca que entra no coletor de Q1 é, assim, ic
gm1vbe1 gm1(vb1 ve1) gm1(vi vi 2) gmvi 2. Essa corrente sai do emissor de Q1 como ie (
ic/␣0), entra no emissor de Q2 e, finalmente, sai do coletor de Q2 como ␣0ie, isto é, emerge novamente
como ic (o fato de que vbe1 vi /2 e vbe2 vi /2 confirma módulos iguais, porém sentidos opostos para
RC RC RD RD
vo1 vo vo2 vo1 vo vo2
ic ic id id
Q1 Q2 M1 M2
vi vi
ie ie id id
vi2 vi2
Re1 Re2 Rs1 Rs2
(a) (b)
FIGURA 4.48 Equivalentes de pequenos sinais de (a) o par EAc e (b) o par FAc.
as duas correntes ic). Pela LKT e pela lei de Ohm, temos vo vo1 vo2 RC ic (RC ic) 2RC ic
2RCgmvi 2 gm RCvi, de modo que
(4.87)
em que a é o já conhecido ganho diferencial do par EAc. Expressá-lo na forma alternativa
(4.88)
permite que estimemos o ganho do par EAc tomando a razão entre a queda de tensão nos resistores de
coletor em equilíbrio cc, RC (IEE/2), e a tensão térmica VT. Lembre, do Capítulo 2, que a aproximação
de pequenos sinais é válida desde que |vbe | 2VT. Considerando que, nesse caso, temos vbe1 vbe2
vi2, a condição de pequenos sinais agora é
vi 4VT (4.89)
Assim, para a aproximação de pequenos sinais ser válida com um erro de não mais do que cerca de
10%, precisamos de aproximadamente vi 10 mV.
Avaliando agora o par FAc da Fig. 4.48b, que representa o equivalente ca do circuito da Fig.
4.48b, observamos sua similaridade formal em relação ao seu análogo bipolar da Fig. 4.48a e concluí-
mos que podemos aproveitar uma boa parte das deduções anteriores. Assim, em equilíbrio cc, os FETs
drenam correntes cc idênticas,
(4.90)
de modo que suas transcondutâncias são idênticas,
(4.91)
Podemos ver M1 como um seguidor de fonte de ganho unitário com resistência de saída Rs1, por sua vez
carregado pela resistência Rs2 fornecida pelo terminal fonte de M2. Como Rs1 Rs2 em equilíbrio cc, a
regra do divisor de tensão indica que a tensão ca no terminal de dreno compartilhado é vi/2, como mos-
trado. A corrente ca que entra no terminal dreno de M1 é, então, id gm1vgs1 gm1(vg1 vs1) gmvi 2.
Essa corrente sai pelo terminal fonte de M1, entra no terminal fonte de M2 e, finalmente, sai pelo dreno
de M2 (isso é confirmado pelo fato de que, com vgs1 vi/2 e vgs2 vi/2, as duas correntes id tem mes-
mo módulo, porém sentidos opostos). Finalmente, vo vo1 vo2 RDid (RDid) 2RDgmvi2
RDgmvi, de modo que
(4.92)
Esse é o já conhecido ganho diferencial do par FAc. Expressá-lo na forma alternativa
(4.93)
permite que estimemos o ganho alcançável com esse circuito como a razão entre a queda de tensão
nos resistores de dreno em equilíbrio cc, RD (ISS/2), e a metade da sobretensão de condução.
Lembre-se, do Capítulo 3, que a aproximação de pequenos sinais é válida desde que mantenhamos
|vgs| 2VOV. Considerando que, nesse caso, temos vgs1 vgs2 vi /2, a condição de pequenos
sinais agora é
vi 4VOV (4.94)
Analisando a Fig. 4.47b, em que VOV 1 V, percebemos que uma escolha razoável é restringir a entra-
da dentro da faixa |vi| 0,5VOV (ou 0,5 V em nosso exemplo).
4.6 RAZÃO DE REJEIÇÃO DE MODO COMUM EM PARES DIFERENCIAIS

Como o próprio nome implica, um amplificador diferencial responde apenas à diferença vid vi1 vi2,
independentemente dos valores individuais de vi1 e vi2. Por exemplo, quando submetido a qualquer um
dos seguintes pares de entrada
(vi1, vi2) (0,005 V, 0,000 V), (1,005 V, 1,000 V), (2,000 V, 2,005 V)
um amplificador diferencial com um ganho de, por exemplo, 100 V/V, vai responder apenas à dife-
rença dos sinais (vid 5 mV em cada um dos três casos) para fornecer vo 100 5 500 mV,
mesmo que as entradas individuais estejam nas proximidades de 0 V no primeiro caso, de 1 V no
segundo caso e de 2 V no terceiro caso. Para uma análise mais sistemática, é conveniente definir a
entrada de modo diferencial como
vid vi1 vi2 (4.95a)
e a média, ou entrada de modo comum, como
(4.95b)
Tendo em conta essas equações, podemos expressar os sinais originais nas seguintes formas
(4.96)
O processo está ilustrado na Fig. 4.49. Com base nessa decomposição, podemos afirmar que um ampli-
ficador diferencial verdadeiro responde apenas a vid, independentemente de vic.
vid
2 vi1

Amp
Dif.
vo Amp
vid vo
– Dif.
–
vi2
vi1 v vic vid
i2
2
(a) (b)
FIGURA 4.49 Expressando (a) os sinais de entrada vi1 e vi2 de um amplificador diferencial em termos de (b)
seus componentes de modo comum e de modo diferencial vic e vid.
Na prática, devido a desequilíbrios inevitáveis nas duas metades do circuito que estão proces-
sando vi1 e vi2, um amplificador real será também um pouco sensível a vic. A saída de pequenos sinais
assume, assim, a forma mais geral
vo admvid acmvic (4.97)
em que adm e acm são os ganhos de modo diferencial e de modo comum, respectivamente. Teoricamente,
acm deve ser zero, mas, na prática, será diferente de zero, embora provavelmente por muito pouco. Para
dizer o quão próximo um amplificador diferencial prático está do ideal, usamos uma figura de mérito
conhecida como razão de rejeição de modo comum (CMRR*),
(4.98)
Em um amplificador diferencial de alta qualidade, essa razão pode ser muito alta, como 105, de modo
que a CMRR é frequentemente expressa em decibéis (20log105 100 dB).
Sendo referenciados ao terra, tanto vi1 quanto vi2 na Fig. 4.49 são ditos sinais de terminação
única. À medida que o sinal se propaga ao longo de um fio ou trilha de circuito impresso, tende a
ser influenciado por uma série de ruídos de interferência de circuitos próximos via acoplamentos
capacitivo e indutivo, bem como via imperfeições do fio ou trilha de terra comum. Consequente-
mente, quando o sinal chega ao seu destino, ele pode estar significativamente corrompido, tornando
a recuperação da informação útil uma tarefa árdua. Uma solução inteligente é trabalhar com sinais
de terminação dupla, em que o sinal útil é agora a diferença de potencial vid entre um par de fios
dedicados, em vez do potencial entre um único fio e o terra. Se esses fios dedicados estão paralelos
e próximos um do outro, interferências com relação ao terra vão afetá-los igualmente, aparecendo
como um componente de modo comum vic. Então, processando um sinal de terminação dupla com
um amplificador diferencial com alta CMRR vai amplificar vid e rejeitar vic, garantindo, portanto, um
elevado grau de integridade do sinal.
CMRR e resistências de entrada do par EAc

Queremos encontrar a CMRR do par EAc da Fig. 4.42. Tendo como referência a Fig. 4.49b e a
Equação (4.97), seguimos dois passos. Primeiro, fazemos vic 0 e encontramos adm vo /vid. Em
seguida, fazemos vid 0 e encontramos acm vo /vic. Finalmente, substituímos nossos resultados na
Equação (4.98).
Com vic 0, o circuito da Fig. 4.42 se reduz para o equivalente ca da Fig. 4.50a. Olhando para a
porção inferior do circuito, podemos considerar Q1 e Q2 como seguidores de emissor com Q1 tentando
elevar a tensão de emissor comum ve e Q2 tentando abaixar ve na mesma quantidade. Consequentemen-
te, ve permanecerá no terra ca. Também, vod se divide simetricamente entre as duas metades do circuito,
com vod/2 aparecendo no coletor de Q1 e vod /2 no coletor de Q2. Podemos, assim, concentrar-nos em
apenas uma das duas metades, por exemplo, a metade da esquerda, como mostrado na Fig. 4.50b. (Ob-
serve que devido ao fato do nó do emissor comum estar no terra ca, a resistência REE não desempenha
qualquer função nesse caso.) Essa é a conhecida configuração EAc, para a qual vod 2 gm(RC //ro)
(vid 2), de modo que
(4.99)
Esse é um resultado já conhecido, porém a possibilidade de confirmá-lo por meio da técnica de análise
de metade do circuito oferece uma visão mais aprofundada da operação balanceada.
* N. de T.: Do inglês, Common-Mode Rejection Ratio (CMRR).

RC RC
vod vod
vod
2 2 RC
vod
Q1 Q2
2
vid vid
2
0V 2
Q1
vid
REE 0V
2 Rid
2
(a) (b)
FIGURA 4.50 (a) Circuito ca para encontrar os parâmetros de modo diferencial do par EAc e (b) meio circui-
to de modo diferencial.
Em seguida, fazemos vid 0, reduzindo o circuito da Fig. 4.42 para aquele da Fig. 4.51a, em
que a razão para dividir a resistência REE em um par de 2REE em paralelo vai ficar clara. Como as duas
metades idênticas são alimentadas pela mesma tensão vic, as tensões de coletor vão ser idênticas,
de modo que as indicamos com o mesmo símbolo voc. Além disso, nenhuma corrente flui através
do fio conectando os dois emissores, então podemos remover esse fio completamente sem alterar a
operação do circuito e nos concentrar em apenas uma metade do circuito, por exemplo, a metade da
esquerda, como mostrado na Fig. 4.51b. Essa é a conhecida configuração EC-DE para a qual encon-
tramos imediatamente
(4.100)
(Nesse caso, a resistência ro foi ignorada, uma vez que a degeneração de emissor aumenta significati-
vamente seu valor efetivo.)
RC RC
RC
voc 0V voc
voc
Q1 Q2
Q1
vic 0A

vic 0A

Ric
2REE 2REE 2REE
(a) (b)
FIGURA 4.51 (a) Circuito ca para encontrar os parâmetros de modo comum do par EAc e (b) meio circuito
de modo comum.
Dependendo do uso pretendido para as saídas do par diferencial, temos duas possibilidades:
• A saída é tomada na forma de terminação única a partir de qualquer um dos dois coletores. Nesse
caso, a CMRR é a razão entre a metade do ganho da Equação (4.99) e aquele da Equação (4.100).
Se ignorarmos ro, essa razão simplifica para
(4.101)
• A saída é tomada na forma diferencial, isto é, entre os dois coletores. Como a diferença de po-
tencial entre eles é nula, independentemente de vic, então acm (vo1 vo2)/vic 0 nesse caso, de
modo que a Equação (4.98) fornece
CMRR (4.102)
Esse último resultado prevê duas metades de circuito perfeitamente balanceadas. Na prática, descasa-
mentos inevitáveis entre as duas metades resultam em uma CMRR diferente de infinito, como veremos
em breve.
Um par EAc é totalmente caracterizado uma vez que sejam conhecidas também suas resistências
de modo diferencial e de modo comum, Rid e Ric, respectivamente. Tendo como referência a Fig. 4.50b,
temos, por inspeção, Rid /2 r␲, de modo que a resistência global entre as entradas do par EAc é a
soma das duas metades, ou
Rid 2r␲ (4.103)
Por outro lado, a resistência entre cada entrada e o terra é, a partir da Fig. 4.51b,
Ric r␲ 2(␤0 1)REE (4.104)
Essa resistência, em alguns casos, pode ser realmente elevada, sendo que, nessas situações, é aconse-
lhável levar r␮ em consideração.
EXEMPLO 4.18
(a) No par bipolar da Fig. 4.42, considere VCC VEE 5 V, IEE 0,2 mA, RC 30 k e REE
500 k. Se ␤0 200, VA 75 V e r␮ 1000ro, encontre adm, acm, CMRR (em dB), Rid e Ric.
(b) Suponha que as entradas sejam ligadas juntas e alimentadas por uma tensão de modo comum vIC.
Assumindo VBE(on) 0,6 V e VCE(EOS) 0,2 V, encontre o valor máximo de vIC para o qual os TBJs
ainda estão operando na região ativa direta.
Solução
(a) Temos IC IEE2 0,22 0,1 mA, gm 0,126 1(260 ), r␲ 200 260 52 k,
ro 750,1 750 k e r␮ 750 M. Então, adm (30//750)0,260 111 V/V, acm
(300,26)(1 2 5000,26) 0,03 V/V, CMRR de terminação única 5000,260
1923 65,7 dB, CMRR diferencial , Rid 2 52 104 k e Ric (0,52 2 201
0,5)//750 201//750 159 M (r␮ tem impacto desprezível).
(b) Em equilíbrio cc, temos VC 5 30 0,1 2 V. Para levar os TBJs para a fronteira de satu-
ração, precisamos aumentar a tensão de emissor comum para VE VC VCE(EOS) 2 0,2
1,8 V. Consequentemente, vIC(max) VE VBE(on) 1,8 0,6 V 2,4 V.
䊉
CMRR do par FAc

A técnica de análise de metade do circuito aplicada a pares bipolares também vale para pares MOS.
Esses circuitos são mostrados na Fig. 4.52 e a semelhança deles com seus análogos bipolares indica
que podemos aproveitar uma boa parte de nosso entendimento anterior e equações conhecidas. Assim,
a metade de circuito da Fig. 4.52a fornece
(4.105)
De modo similar, a metade de circuito da Fig. 4.52b fornece, pela Equação (4.39a),
(4.106)
em que gmb é a transcondutância de corpo. Para utilização na forma de terminação única, a CMRR é
a razão entre a metade do ganho da Equação (4.105) e da Equação (4.106). Se ro é suficientemente
grande, podemos aproximar
(4.107)
Para utilização na forma de saída diferencial, temos
CMRR (4.108)
Uma vantagem dos FETs comparados aos TBJs é que
Rid Ric (4.109)
RD
RD
vod voc
2 M1
M1
vic
vid
2RSS
2
(a) (b)
FIGURA 4.52 Metades de circuitos para encontrar (a)

o ganho de modo diferencial e (b) o ganho de modo
comum para o par FAc.
EXEMPLO 4.19
(a) No par MOS da Fig. 4.45, considere VDD VEE 2,5 V, ISS 0,2 mA, RD 10 k e RSS 1
M. Se os FETs têm k 1,25 mA/V2, Vt 0,4 V, ␹ 0,2 e ␭ 1/(10 V), encontre os ganhos
adm, acm e CMRR.
(b) Se as entradas são ligadas juntas e alimentadas por uma tensão de modo comum vIC, qual é o
valor máximo de vIC para o qual os FETs ainda operam em saturação?
Solução
(a) Temos ID ISS2 0,22 0,1 mA, gm (2kID)12 (2 1,25 0,1)12 0,5 mA/V, ro
1(␭ID) 100,1 100 k; adm 0,5 (10//100) 4,55 V/V, acm 0,5 10[1
2(1,2 0,5 1000) (10 2000)100] 4,1 103 V/V; CMRR de terminação única
0,5 1,2 1000 600 55,6 dB, CMRR diferencial .
(b) Em equilíbrio cc temos VD 2,5 10 0,1 1,5 V. Para levar os FETs para a fronteira de
saturação, precisamos aumentar vIC até VDS VOV, ou VS VD VOV. A entrada correspondente,
denotada como vIC(max), é tal que vIC(max) VS (Vt VOV) VD VOV Vt VOV VD Vt
1,5 V 0,4 1,9 V.
䊉
Efeito de descasamentos na CMRR

Com metades perfeitamente casadas, os resistores de coletor apresentam quedas de tensão idênticas
na Fig. 4.53a, de modo que os sinais de coletor se cancelam exatamente para fornecer acm (vo1
vo2)vic 0vic 0 e, portanto, CMRR , de acordo com a Equação (4.98). (Considerações simi-
lares são válidas para o circuito MOS da Fig. 4.53b, de modo que a análise a seguir se aplica para
ambos os pares, EAc e FAc.) Na prática, é provável que existam descasamentos, ainda que pequenos,
entre as duas metades de um par diferencial, de modo que é interessante investigar o impacto desses
descasamentos na CMRR. Dois fatores principais a serem considerados são (a) resistências de coletor
descasadas RC1 e RC2 e (b) transcondutâncias dos TBJs gm1 e gm2 descasadas. Assumimos que esses des-
casamentos são pequenos o suficiente de modo que ainda podemos aproximar
(4.110)
com gm e RC representando os valores médios das transcondutâncias e resistências
Além disso, com descasamentos suficientemente pequenos na Fig. 4.53a, ainda podemos aproximar
(4.111)
Se introduzirmos as diferenças
gm gm1 gm2 RC RC1 RC2
RC1 RC2 RD1 RD2
vo1 voc vo2 vo1 voc vo2
Q1 Q2 M1 gm1 gm2 M2
gm1 gm2
vic vic

REE RSS
(a) (b)
FIGURA 4.53 Circuitos ca para investigar o efeito de descasamentos em R e gm sobre a CMRR.

e podemos ver que as transcondutâncias e as resistências podem ser expressas como
Substituindo na Equação (4.111), obtemos
Expandindo e ignorando os termos de ordem superior (produto de termos e quadrados), obtemos,

após simplificar,
(4.112)
Finalmente, substituindo as Equações (4.112) e (4.110) na Equação (4.98), obtemos
(4.113)
As equações acima se referem ao pior cenário no qual os desbalanceamentos conspiram para se refor-
çarem mutuamente. No entanto, as duas causas de descasamento são normalmente não correlaciona-
das, de modo que uma estimativa mais realista para a CMRR do par EAc é encontrada como
(4.114a)
Podemos adaptar essa expressão para o par FAc da Fig. 4.53b escrevendo
(4.114b)
É evidente que, para determinadas quantidades de descasamento, a CMRR é aproximadamente propor-

cional à resistência equivalente REE ou RSS apresentada pelo sumidouro de corrente de polarização. Para
garantir altos valores de CMRR, essa fonte geralmente é uma fonte de alta resistência de saída, como
uma fonte “cascode” ou outros tipos de fontes que serão investigados na Seção 4.8.
EXEMPLO 4.20
(a) Suponha que as transcondutâncias gm em um par FAc estão na faixa de 100 10 ␮A/V e que as
resistências de dreno têm tolerâncias de 5%. Se ␹ 0,15 e RSS 500 k, estime a CMRR para
o pior cenário. E para o caso em que os descasamentos não são correlacionados?
(b) Encontre o valor de RSS necessário para garantir CMRR 60 dB.
Solução
(a) Por inspeção, RD /RD 0,1. Também temos gm gmb (1 ␹)gm 115 ␮A/V, gm 20
␮A/V e gm gm 20100 0.2. No pior cenário,
Se os descasamentos são não correlacionados, então usamos a Equação (4.113b) para obter
(b) Para aumentar a CMRR para 60 dB, ou 1.000, precisamos aumentar RSS proporcionalmente, isto
é, RSS (500 k) (1000519) 964 k.
䊉
4.7 TENSÃO/CORRENTE DE OFFSET DE ENTRADA EM PARES DIFERENCIAIS

Se aterrarmos ambas as entradas de um par diferencial, como ilustrado na Fig. 4.54 para um par bi-
polar, esperamos VO 0. No entanto, devido a variações do processo de fabricação, as duas metades
do circuito são suscetíveis a alguns descasamentos, resultando em um erro de saída EO 0. Podemos
visualizar o efeito de descasamentos como um deslocamento na CTT da Fig. 4.44b, ou para a direita
ou para a esquerda, dependendo do sentido do descasamento. Se quisermos levar a saída para zero,
precisamos aplicar uma tensão de entrada de correção que vai deslocar a CTT no sentido oposto até
que ela passe pela origem. Essa tensão de correção é a tensão de offset de entrada VOS ilustrada na Fig.
4.54b. Por inspeção, encontramos VOS refletindo o negativo de EO para a entrada, ou
(4.115)
em que adm é o ganho de modo diferencial do par sob consideração.
Tensão de offset de entrada do par EAc

Dois fatores principais contribuem para a VOS do par EAc: (a) descasamento das resistências de coletor
RC1 e RC2, e (b) descasamento das correntes de saturação Is1 e Is2 dos TBJs. Pela Equação (2.11), os des-
casamentos entre Is1 e Is2 decorrem, por sua vez, de descasamentos entre as áreas de emissor AE1 e AE2 e
entre as larguras de base WB1 e WB2, bem como de diferenças nas densidades de dopagem da região de
base e na temperatura dos dois dispositivos. Além disso, devido ao efeito Early, WB1 e WB2 dependem
das tensões VCE1 e VCE2, de modo que mesmo TBJs fabricados perfeitamente idênticos vão apresentar
descasamentos de corrente de saturação se operados em valores de VCE diferentes.
VCC VCC
RC1 RC2 RC1 RC2
EO 0V
Q1 Q2 Q1 Q2
VOS
IEE IEE
VEE VEE
(a) (b)
FIGURA 4.54 (a) Um par EAc prático com entradas aterradas geralmente fornece um erro de saída EO 0.
(b) VOS é definida como a tensão de entrada necessária para anular EO.
• Para investigar o efeito de descasamento entre RC1 e RC2, vamos assumir que os TBJs são perfei-
tamente casados, de modo que, no circuito da Fig. 4.54a, temos IC1 IC2 IEE /2. A contribuição
para EO é
em que RC RC1 RC2. Dividindo por adm gmRC, com RC representando o valor médio das
duas resistências, ou RC (RC1 RC2)/2 e gm (IEE/2)/VT, obtemos
(4.116)
• Para investigar o efeito de descasamento entre Is1 e Is2, assuma, agora, que as resistências são
perfeitamente casadas. Como os TBJs da Fig. 4.54a experimentam a mesma alimentação VBE, a
corrente IEE deve se dividir igualmente entre Q1 e Q2, proporcionalmente para Is1 e Is2,
em que Is Is1 Is2 e Is (Is1 Is2)/2, como de costume. A contribuição para EO agora é
Novamente, dividindo por adm, obtemos
(4.117)
Observe que os sinais negativos nas Equações (4.116) e (4.117) não são relevantes, porque o
descasamento pode ocorrer em qualquer sentido, dependendo das variações aleatórias do processo
de fabricação. Costuma-se, portanto, desconsiderar o sinal e expressar VOS sempre como um número
positivo. Em geral, as duas causas de tensão de offset não são correlacionadas, de modo que a tensão de
offset total geralmente é estimada como
(4.118)
EXEMPLO 4.21
Suponha que o par EAc do Exemplo 4.18 é implementado com resistências de tolerância 5% e com
TBJs cujas correntes de saturação possuem tolerância de 10%. Estime VOS e EO.
Solução
Temos RC/RC 0,1 e Is/Is 0,2. Aplicando a Equação (4.118), obtemos
Observe que VOS pode ser positivo ou negativo, dependendo do sentido do descasamento.
EO admVOS 111 5,8 644 mV
䊉
Corrente de polarização de entrada e corrente de offset do par EAc

Quando um par EAc é alimentado por fontes com resistências série diferentes de zero, é importante
conhecer as correntes que entram nas bases dos TBJs, porque essas correntes fluem através das re-
sistências das fontes, provocando quedas de tensão que podem perturbar significativamente o equi-
líbrio cc do par. Com dispositivos perfeitamente casados, as correntes de base são IB1 IB2 IB,
em que
(4.119)
No entanto, quaisquer descasamentos nos parâmetros ␤F dos dois TBJs vai provocar descasamento
nas correntes de base. Se definirmos a corrente de polarização de entrada IB e a corrente de offset de
entrada IOS de um par EAc como
(4.120)
então um descasamento de beta de ␤F vai resultar em IOS 0. Os dois estão relacionados como
(4.121)
em que ␤F (␤F1 ␤F2)2, como de costume. Por exemplo, com um descasamento de beta de 10%,
IOS é 10% de IB.
Tensão de offset de entrada no par FAc

Três fatores principais contribuem para VOS no caso de um par FAc: (a) descasamento das resistências
de dreno RD1 e RD2, (b) descasamento dos parâmetros de transcondutância do dispositivo k1 e k2, e (c)
descasamento das tensões de limiar Vt1 e Vt2. Pelas Equações (3.13) e (3.14), o descasamento entre k1 e
k2 decorre, por sua vez, de descasamentos entre as razões W1/L1 e W2/L2, bem como de variações na es-
pessura de óxido tox e nos gradientes de temperatura de um dispositivo para outro. Pelas Equações (3.7)
a (3.9), os descasamentos entre Vt1 e Vt2 são resultado de diferenças nas densidades de implantação, na
espessura de óxido e na temperatura dos dois dispositivos. Finalmente, devido ao efeito de modulação
do comprimento do canal, L1 e L2 dependem das tensões VDS1 e VDS2, de modo que mesmo FETs fa-
bricados perfeitamente idênticos vão apresentar descasamento dos parâmetros de transcondutância se
operados em valores de VDS diferentes.
• Para investigar o efeito de descasamentos entre RD1 e RD2, procedemos como no caso bipolar e
escrevemos
em que RD RD1 RD2. Dividindo por adm gmRD, com RD representando o valor médio das
duas resistências, ou RD (RD1 RD2)/2 e com gm 2(ISS2)VOV ISSVOV, obtemos
(4.122)
em que VOV é a sobretensão de condução de equilíbrio cc da Equação (4.81).

• Para investigar o efeito de descasamentos entre k1 e k2, assumimos, agora, as resistências como
sendo perfeitamente casadas e que os FETs têm tensões de limiar idênticas. Como os FETs da
Fig. 4.55a são submetidos à mesma sobretensão de condução VOV, a corrente ISS deve se dividir
entre M1 e M2, proporcionalmente a k1 e k2,
em que k k1 k2 e k (k1 k2)/2. Consequentemente,
Dividindo novamente por adm gmRD, obtemos
(4.123)
• Para investigar o efeito de descasamentos entre Vt1 e Vt2, assumimos que todos os outros parâ-
metros são casados. Então, para alcançar o equilíbrio cc da Fig. 4.55b, devemos garantir que os
FETs experimentem sobretensões de condução idênticas. Isso ocorre para
VOS3 Vt Vt1 Vt2 (4.124)
Observe a similaridade entre as Equações (4.122) e (4.123) para o MOS e as Equações (4.116) e
(4.117) para o BJT, exceto que agora temos VOV/2 no lugar de VT. Como VT 26 mV, enquanto
VOV /2 é, pelo menos, uma ordem de grandeza superior, é evidente que pares FAc apresentam
offsets maiores do que os pares de TBJs.
Como no caso bipolar, os sinais dos vários componentes de offset não são relevantes. Além dis-
so, as três causas de offset não são correlacionadas, de modo que a tensão de offset total geralmente é
estimada como
(4.125)
VDD VDD
RD1 RD2 RD1 RD2
EO 0V
M1 M2 M1 M2
VOS
ISS ISS
VSS VSS
(a) (b)
FIGURA 4.55 (a) Um par FAc prático com entradas aterradas geralmente fornece um erro de saída EO 0.
(b) VOS é definida como a tensão de entrada necessária para anular EO.
Finalmente, como a corrente de porta de um MOSFET é zero em cc, a corrente de polarização de

entrada e a corrente de offset de entrada não são questões relevantes em pares FAc. Quando os terminais
de entrada são disponibilizados externamente, eles são equipados com diodos grampeadores internos para
impedir descargas elétricas que podem danificar o dielétrico dos FETs. Em operação normal, esses diodos
estão inversamente polarizados, de modo que as correntes do terminal porta são aquelas de junções pn
inversamente polarizadas. Em temperatura ambiente, essas correntes são muito pequenas (na faixa de nA
ou mesmo pA), mas, como sabemos, elas dobram para cada cerca de 10°C de aumento de temperatura.
EXEMPLO 4.22
Suponha que um par FAc tem um descasamento em RD de 1%, um descasamento em k de 3% e
um descasamento em Vt de 5 mV. Se VOV 0,5 V, estime o valor para o pior caso, bem como o valor
provável de VOS. Quem mais contribui para VOV?
Solução
Somar os vários termos diretamente nos fornece a estimativa para o pior cenário
Usando a Equação (4.125), encontramos a estimativa provável
Nesse exemplo, quem mais contribui é o descasamento em k.

䊉
Variação da tensão de offset com a temperatura

Como praticamente todos os parâmetros de dispositivos e de circuitos, a tensão de offset VOS varia com
a temperatura, e no processamento de sinais de baixa amplitude, como em instrumentação e medição,
é necessário conhecer tanto VOS como sua variação com a temperatura (drift témico).
No caso de pares EAc, a Equação (4.118) indica que VOS é proporcional à tensão térmica VT, que,
por sua vez, é proporcional à temperatura T. Consequentemente,
(4.126)
À temperatura ambiente (T 300 K), VOS varia de 1 10 300 3,3 ␮V/°C para cada mV de offset.
3
Então, para um par EAc com VOS 1,5 mV, VOS varia de 5 ␮V/°C.
A variação da tensão de offset com a temperatura de pares FAc é mais complexa do que no caso
bipolar. Basta dizer aqui que os projetistas de circuitos integrados MOS se esforçam continuamente
para reduzir tanto VOS quanto sua variação com a temperatura utilizando técnicas de compensação inte-
ligentes, como técnica de anulação de offset e programação de porta flutuante.
4.8 ESPELHOS DE CORRENTE

Juntamente com os pares diferenciais, os espelhos de corrente são elementos fundamentais nos CIs
analógicos. Uma aplicação comum de espelhos de corrente é a geração de correntes cc estáveis e pre-
visíveis para polarizar outros circuitos. Quando utilizado com essa finalidade, um espelho de corrente
também é conhecido como uma referência de corrente. Espelhos também são usados para orientar
sinais de corrente. Como tal, eles encontram aplicação como cargas ativas em uma variedade de CIs
de processamento de sinais analógicos, como amplificadores operacionais (amp ops), amplificadores
de realimentação de corrente (CFAs) e amplificadores operacionais de transcondutância (OTAs). O

espelhamento de corrente é possibilitado pelo elevado grau de casamento e pelo rastreamento térmico
de transistores fabricados em estreita proximidade uns dos outros no mesmo chip.
A função de um espelho de corrente é receber uma corrente iI em um terminal de baixa resistên-
cia de entrada (de preferência zero) e entregar uma corrente iO (iI) em um terminal de baixa resistên-
cia de saída (de preferência infinita). O espelho de corrente é similar ao seguidor (buffer) de corrente,
exceto pelo fato de que ambas as correntes fluem para dentro (ou para fora) do circuito. Por essa razão,
diz-se também que um espelho de corrente fornece inversão de corrente. Já analisamos espelhos de
corrente nos capítulos introdutórios sobre TBJs e MOSFETs, bem como na Seção 4.1. Queremos agora
examiná-los de forma mais detalhada.
Espelhos de corrente bipolares básicos

A Fig. 4.56a mostra o espelho de corrente bipolar básico. Quando a fonte de entrada iI é ligada, o tran-
sistor conectado como diodo Q1 desenvolve uma queda de tensão vBE relacionada a iI pela conhecida lei
logarítmica. Porém, Q2 é submetido a mesma tensão vBE como Q1, então Q2 vai apenas espelhar a cor-
rente de Q1. Queremos encontrar uma relação precisa entre iO e iI, bem como as resistências de entrada
e de saída para pequenos sinas, Ri e Ro. Também queremos mostrar a característica i-v da porta de saída.
Para uma análise detalhada, considere a Fig. 4.57a e assuma que VA , para simplificar. Como
os TBJs são casados e experimentam a mesma queda vBE, eles devem drenar correntes idênticas, aqui
denotadas por iC. Também, juntos eles drenam uma corrente de base total de 2iC /␤F. Consequentemen-
te, a LKC fornece iI iC 2iC ␤F iC(1 2␤F). Substituindo iC iO e resolvendo para iO, obtemos
(4.127)
Devido ao ganho de corrente finito ␤F, iO não espelha iI exatamente, mas apresenta um pequeno erro
sistemático ␧ 2/␤F. Por exemplo, com ␤F 100, temos ␧ 2%. Observe que a Equação (4.127) é
válida tanto na forma cc quanto na forma ca, de modo que não fizemos aproximações de pequenos sinais.
A equação anterior é válida apenas enquanto vCE2 vCE1, uma condição que vamos nos referir
como equilíbrio cc para os dois TBJs. Neste caso, isso ocorre para vO vI vBE. Se a tensão vO é au-
mentada acima desse valor, iO vai aumentar devido ao efeito Early. Para ter isso em conta, precisamos
modificar a Equação (4.127) como
(4.128)
VCC
iI Carga iO
iO
Ri vI
vO Ro
iI 1 2
1ro
F
Q1 Q2
vBE
0 vO
0 VCE(EOS) vBE
(a) (b)
FIGURA 4.56 (a) Espelho de corrente TBJ básico e (b) característica i-v da porta de saída.
VCC VCC
iI Carga iO iI Carga iO
2iC
F ( F 1)
vI vO vI Q3 vO
iC iC iC
iC 2 iC iC
F 2
F
Q1 Q2 Q1 Q2
vBE vBE
(a) (b)
FIGURA 4.57 Correntes em (a) espelho de corrente TBJ básico e (b) espelho básico com “auxiliador de
beta”.
A característica iO-vO é mostrada na Fig. 4.56b, juntamente com o valor de iO em equilíbrio cc e o valor
correspondente de vO. Observe que a Equação (4.128) é válida enquanto vO vO(min), em que
vO(min) VCE(EOS) ( 0,2 V) (4.129)
Se vO cair abaixo desse limite, Q2 vai entrar na região de saturação, em que presenciamos uma diminuição
rápida em iO. Por inspeção, temos também Ri ro1 //re1 //r␲2 re1 1gm1 e Ro ro2. Omitindo os subscri-
tos 1 e 2, já que os TBJs são considerados casados e, também, identicamente polarizados, temos, portanto,
(4.130)
Como sabemos, a curva iO-vO tem uma inclinação de 1/ro e sua extrapolação intercepta o eixo horizon-
tal em vO VA, em que VA é a tensão de Early.
A análise anterior assume casamento perfeito entre Q1 e Q2. Algumas vezes, os transistores são
deliberadamente fabricados com áreas de emissor desiguais a fim de fornecer amplificação ou atenua-
ção de corrente, dependendo do caso. Por exemplo, se a área de emissor de Q2 é feita duas vezes maior
do que a de Q1, então Q2 vai drenar duas vezes mais corrente do que Q1, fornecendo iO 2iI. Deno-
tando as correntes de saturação dos dois TBJs como Is1 e Is2, respectivamente, podemos generalizar a
Equação (4.128) como
(4.131)
Com o objetivo de reduzir o erro devido ao fato de que ␤F não é infinito, um terceiro transistor Q3
é geralmente adicionado como na Fig. 4.57b. Referenciado como auxiliar de beta (beta helper), Q3 re-
duz o componente de corrente sendo subtraído de iI por um fator de ␤F 1, alterando, como resultado,
o valor do equilíbrio cc da Equação (4.127) para
(4.132)
Observe que com essa modificação, a tensão vI é elevada para 2vBE, de modo que a condição de equi-
líbrio cc é agora vO 2vBE. A resistência ca vista pela fonte de entrada também dobra para Ri 2/
gm (veja o Problema 4.71). “Auxiliares de beta” encontram aplicação especialmente em espelhos de
corrente de múltiplas saídas.
A discussão anterior se concentrou em espelhos de corrente utilizando TBJs do tipo npn, cujos
coletores absorvem corrente. Se a aplicação requer um espelho de corrente para fornecer corrente, en-
tão o circuito é implementando com TBJs do tipo pnp, como discutido no Capítulo 2. Como CIs com
TBJs pnp apresentam betas notoriamente baixos, espelhos pnp geralmente empregam “auxiliares de
beta” para reduzir o erro sistemático naturalmente superior.
Espelho de corrente MOSFET básico

O análogo MOS do espelho TBJ é mostrado na Fig. 4.58a. Graças ao fato de que as correntes de porta
são nulas, um espelho de corrente MOSFET não apresenta erro sistemático devido à ␤F. Quando a
fonte de entrada iI é ligada, o transistor conectado como diodo M1 responde com a queda de tensão
vGS Vt vOV, em que vOV é a sobretensão de condução necessária para sustentar iI. A corrente de en-
trada e vGS estão relacionados de acordo com
Mas M2 está submetido à mesma tensão vGS que M1, então M2 vai drenar a corrente
Como sabemos, o parâmetro de transcondutância do dispositivo de um MOSFET é k k (W/L), em

que W e L são a largura e o comprimento do canal do FET particular e k é o parâmetro de transcondu-
tância do processo, comum a todos FETs do mesmo tipo no chip. Tomando a razão iO/iI e simplifican-
do, obtemos, sob a consideração ␭vGS 1,
(4.133)
A característica iO-vO é mostrada na Fig. 4.58b, juntamente com o valor de iO em equilíbrio cc, uma
condição agora expressa como vO vI vGS. Observe que a Equação (4.133) é válida desde que vO
vO(min), em que
vO(min) vOV (4.134)
VDD
iI Carga iO
Ri iO
vI
vO Ro W2L2
iI
W1L1 1ro
M1 M2
vGS
0 vO
0 vOV vGS
(a) (b)
FIGURA 4.58 (a) Espelho de corrente MOSFET básico e (b) características i-v da porta de saída.
Se vO cair abaixo desse limite, M2 vai entrar na região de triodo, onde iO finalmente cai para zero. Por
inspeção, também temos Ri ro1 //(1gm1) 1gm1 e Ro ro2 1(␭iO). Omitindo os subscritos 1 e 2,
já que os FETs são considerados casados e identicamente polarizados, temos, portanto,
(4.135)
Como sabemos, a inclinação da curva i-v na Fig. 4.58b é 1/ro. Além disso, sua extrapolação intercepta
o eixo horizontal em vO 1/␭. Se as razões W/L dos dois FETs são iguais, então iO iI em equilí-
brio cc.
Espelhos de corrente “cascode”

De acordo com as Equações (4.130) e (4.135), a resistência de saída de espelhos de corrente básicos
é ro. Há muitas situações que exigem uma resistência de saída muito maior, e as técnicas de casca-
teamento da Seção 4.4 fornecem uma maneira popular de aumentar a resistência de saída de forma
significativa.
A Fig. 4.59a mostra um espelho “cascode” bipolar. O par TBJ casado Q3-Q4 fornece a ação de
espelho adequada, enquanto o TBJ Q2 BC aumenta a resistência de saída muito acima de ro. A função
do transistor Q1 conectado como diodo é polarizar a base de Q2 uma queda vBE acima da base de Q4 para
fornecer vCE4 vCE3 vBE. Comparado com o espelho básico, os parâmetros de entrada são dobrados
para vI 2vBE e Ri 2/gm. Ainda, o limite inferior da faixa de operação linear é agora aumentado por
uma queda vBE para vO(min) vCE4 VCE2(EOS) vBE VCE2(EOS). É deixado como um exercício para o
leitor (veja o Problema 4.72) provar que Ri 2gm, Ro (␤0 2)ro e
(4.136)
Podemos visualizar o efeito de cascateamento como um deslocamento da interseção com o eixo hori-
zontal da curva iO-vO extrapolada de VA para cerca de (␤0 /2)VA, tornando a curva iO-vO muito mais
plana.
VCC VDD
Ri Ri
vI vI
vO Ro vO Ro
Q1 Q2 M1 M2
2vBE 2Vt 2vOV
Q3 Q4 M3 M4
vBE
Vt vOV
(a) (b)
FIGURA 4.59 Espelhos de corrente “cascode”: (a) bipolar e (b) MOS.

Quando a resistência de saída de um terminal de coletor é aumentada significativamente, como

neste caso, pode já não ser mais uma boa abordagem desprezar a resistência base coletor r␮. Como
sabemos, r␮ modela o efeito de modulação da largura da base por vCE sobre a corrente de recombinação
na base e é expressa como r␮ m␤0ro, em que 1/m (m 1) representa a fração da corrente de base total
devido à recombinação. Uma expressão mais exata para a resistência de saída é, assim,
(4.137)
No cenário de pior caso da corrente de base sendo predominantemente do tipo recombinação (m → 1),
obtemos Ro → (␤0/3)ro. Em um espelho “cascode” prático, Ro estará em algum ponto entre 1/3 e 1/2
de ␤0ro.
Analisando agora o espelho “cascode” MOS da Fig. 4.59b, observamos que ele utiliza o par
casado M3-M4 para fornecer a ação de espelho adequada, o FET M2 PC para aumentar a resistência
de saída e o FET M1 conectado como diodo para polarizar a porta de M2 (uma queda de diodo acima
da porta de M4 para fornecer vDS4 vDS3 Vt vOV). Adaptando a Equação (4.63), temos agora Ro
ro2[1 (gm2 gmb2)ro4] ro4, ou, omitindo os subscritos,
Ro(MOS) ro[2 (gm gmb)ro] (4.138)
Como esperado, o artifício de cascateamento eleva a resistência de saída por um fator de [2 (gm
gmb)ro], ou, de forma equivalente, ele desloca a interseção com o eixo vO da curva iO-vO de 1/␭ para
(1␭) [2 (gm gmb)ro].
Para que o circuito funcione de forma adequada, ambos os FETs, M2 e M4, devem operar com
vDS vOV. Como vDS4 Vt vOV, verifica-se que M4 realmente supera o mínimo necessário por uma
quantidade igual a Vt. Impondo vDS2 vOV, verificamos que a faixa de saída linear é agora vO vO(min),
em que vO(min) vDS4 vOV, ou
vO(min) Vt 2vOV (4.139)
Comparado com a Equação (4.134) para o espelho básico da Fig. 4.58a, o limite da Equação (4.139)
pode ser muito alto em aplicações de baixa tensão, em que mesmo frações de um volt importam. Em-
bora possamos fazer o termo 2vOV tão pequeno quanto necessário fabricando os FETs com razões W/L
apropriadamente grandes, o termo Vt estabelece o limite final em vO(min).
Espelhos “cascode” MOS de grande excursão

Espelhos “cascode” de grande excursão eliminam o termo Vt da Equação (4.139) deslocando para
baixo a polarização de M2 de vG2 2Vt 2vOV da Fig. 4.59b para vG2 1Vt 2vOV, a fim de trazer M4
para fronteira de saturação, em que vDS4 vOV. Isso resulta em
vO(min) 2vOV (4.140)
No espelho “cascode” modificado da Fig. 4.60a, esse deslocamento para baixo é proporcionado pelo
seguidor de fonte M5. (M5 é polarizado por M6, por sua vez espelhando M3.) Para produzir vS5 Vt
2vOV, M5 requer vG5 vS5 vGS5 (Vt 2vOV) (Vt vOV) 2Vt 3vOV. Em comparação com a Fig.
4.59b, em que vI 2Vt 2vOV, precisamos agora de vI 2Vt 3vOV, ou 1vOV acima. Alcançamos isso
fabricando M1 com uma razão W/L que é 1/4 daquela de todos os outros FETs de modo que, em virtude
da relação M1 vai exigir uma sobretensão de condução de 2vOV para sustentar a mesma
corrente iD que todos os outros FETs estão sustentando com apenas 1vOV.
Uma desvantagem do circuito da Fig. 4.60a é que ele requer um ramo adicional (M5-M6) para
fornecer deslocamento de nível. Os dois ramos são habilmente combinados em um só no circuito da
Fig. 4.60b, chamado de espelho de corrente “cascode” de Sooch, em referência ao seu inventor N. S.
VDD
VDD iI Carga iO
vI
vO Ro
iI iO M1
Carga
Vt 2vOV
2Vt 3vOV M2
vI M5 vO M5
vOV
k
M1 k5
Vt 2vOV 3 Vt vOV
k M2 M4
k1 4
vOV M6
M6
Vt vOV
M3 M4 M3
(a) (b)
FIGURA 4.60 Espelhos “cascode” de grande excursão. (a) Usando o seguidor de fonte M5 para deslocar
para baixo a polarização de M2 por Vt (observe que a razão W/L de M1 é 1/4 daquelas de todos os outros
FETs). (b) O espelho de corrente “cascode” de Scooch.
Sooch. Embora os detalhes de sua análise sejam deixados como um exercício para o leitor (veja o Pro-
blema 4.73), vale citar aqui suas principais características, que são:
• O par M6-M3 sintetiza a tensão vG4 Vt vOV necessária para polarizar M4.
• O par M1-M5 sintetiza a queda de tensão vDS5 vOV necessária para polarizar M2 em vG2 Vt
2vOV, isto é, 1vOV acima de vG4. Como discutido no Problema 4.73, isso é obtido fabricando M5
com uma razão W/L que é 1/3 daquela dos outros FETs.
• M6 é projetado para produzir uma queda vDS6 Vt e, assim, forçar M3 a operar em vDS3 vOV
vDS4. Isso elimina qualquer diferença de modulação de comprimento do canal entre M3 e M4 re-
sultando, assim, em correntes perfeitamente casadas (desde que as razões W/L de M3 e M4 sejam
casadas).
Nas análises anteriores, desprezamos o efeito de corpo, a fim de simplificar. Na prática, todos os
FETs com tensões de fonte diferentes da tensão de corpo vão apresentar valores ligeiramente maiores
de Vt. O projetista de CIs pode compensar as variações da tensão de limiar ajustando de forma apro-
priada as razões W/L quando necessário.
Espelho de corrente de Wilson

O espelho de corrente de Wilson, mostrado na Fig. 4.61a, foi desenvolvido para melhorar as caracte-
rísticas do espelho de corrente bipolar básico. Quando a fonte de entrada é ligada, iI vai, inicialmente,
fluir para a base de Q3, ligando Q3, bem como o transistor Q2 conectado como diodo. A corrente
através de Q2 é então espelhada por Q1 de volta para o nó de entrada, fechando, assim, uma malha
de realimentação negativa. Enquanto no espelho básico da Fig. 4.56a ambas as correntes de base
são subtraídas do lado da entrada, na configuração de Wilson iB3 é subtraída do lado da entrada e iB1
é subtraída do lado da saída. Como veremos em breve, essa forma de cancelamento reduz o erro de
corrente de saída para um nível comparável àquele do “auxiliar de beta”, desde que os TBJs tenham
betas casados. Além disso, a presença da realimentação negativa aumenta de forma significativa a
resistência de saída.
VCC VCC
2 1
Ri vI vO Ro iC 1
F F1
Q3
2
Q3 iC 1
F
iC iC iC
2
F
Q1 Q2 Q1 Q2

vBE vBE

(a) (b)
FIGURA 4.61 (a) Espelho de corrente de Wilson e (b) seus vários componentes de corrente.
Para encontrar uma relação entre iO e iI, considere a Fig. 4.61b. Assumindo VA para simpli-
ficar e começando na parte inferior observamos que Q1 e Q2 estão submetidos à mesma tensão vBE, de
modo que eles drenam correntes idênticas, aqui denotadas por iC. Movendo-se para cima, aplicamos
repetidamente a LKC, bem como as relações de corrente da região ativa de TBJs, para chegar às se-
guintes relações
Eliminando iC, encontramos, depois de um pouco de álgebra,
(4.141)
Por exemplo, com ␤F 100, o erro é ␧ 0,02%, que é realmente desprezível. Observamos que
a tensão no nó de entrada é agora 2vBE e que o circuito vai trabalhar adequadamente desde que vO
vO(min), em que
vO(min) vBE VCE3(EOS) ( 0,9 V) (4.142)
Para encontrar a resistência de saída Ro, substituímos o circuito por seu equivalente de pequenos
sinais e usamos o método da tensão de teste da Fig. 4.62a. Aqui, as resistências r␲1 e ro2 foram con-
centradas juntas com re2, a resistência dinâmica do transistor Q2 conectado como diodo. Além disso,
como Q1 espelha a corrente de Q2, ele é modelado com uma fonte controlada de ganho unitário 1i2.
Como ro2 r␲1 re2, aproximamos r␲1 //re2 //ro2 re2 ␣02 gm2 1gm, como mostrado na Fig. 4.62b.
Na verdade, verifica-se que também podemos ignorar ro1 ao longo de nossos cálculos. Para conhecer o
motivo, aplicamos a LKC ao nó superior esquerdo, juntamente com a LKT e a lei de Ohm, e obtemos
Dado que re2 r␲3 ro1, podemos ignorar ro1 e escrever ib3 i2 0 ou ib3 i2. Isso significa que
a corrente ca ib3 está realmente fluindo para fora da base de Q3 e que ib3 coincide com a corrente 1i2
drenada pela fonte dependente modelando Q1. O equivalente ca da Fig. 4.62a simplifica como na Fig.
ib3 i2
r v r v
3 03ib3 ro3 i
0i2 ro i

ro1 1i2 i2 r 1re2ro2 1

i2 i2 gm
(a) (b)
FIGURA 4.62 (a) Modelo de pequenos sinais do espelho de corrente de Wilson e (b) sua versão simplificada.
4.62b, em que exploramos o fato de que i 1i2 i2 ou i2 i/2. Aplicando as leis de Kirchhoff e a lei
de Ohm, temos
Mas 1(2gmro) 1, de modo que finalmente obtemos
(4.143a)
É deixado como exercício para o leitor (veja o Problema 4.71) provar que Ri 2/gm na Fig. 4.61a. Em
comparação com a característica do espelho básico da Fig. 4.56b, o espelho de Wilson produz uma
curva muito mais plana, porém apenas até vO vBE VCE3(EOS). De outra forma, podemos dizer que a
interseção da curva i-v de Wilson com o eixo horizontal é deslocada de VA para (␤0/2)VA. Essa gran-
de melhoria é o resultado da ação de realimentação negativa fornecida por Q1, um assunto que vamos
abordar em mais detalhes no Capítulo 7. Já que na implementação “cascode”, a resistência de saída é
aumentada significativamente acima de ro, então a resistência r␮ pode não ser mais desprezível. Como
no caso “cascode”, uma melhor estimativa para Ro é, então,
(4.143b)
Finalmente, é importante mencionar que o cálculo das várias correntes na Fig. 4.62b postula cor-
rentes idênticas para Q1 e Q2, quando, na realidade, os dois TBJs estão operando em valores diferentes
de vCE: vCE2 vBE e vCE1 2vBE. Consequentemente, iC1 iC2(1 vBE/VA). Essa diferença resulta em um
erro sistemático para iO. Para ter em conta esse erro, normalmente em torno de 1%, precisamos refinar
o valor inicial da Equação (4.141) como
(4.144)
em que o termo de ordem superior foi ignorado no cálculo do produto. Quando indesejável, esse erro
sistemático adicional pode ser eliminado fabricando um TBJ Q4 conectado como diodo em série com
o terminal de coletor de Q1. Então, a queda vBE através desse “falso” diodo vai equalizar as tensões vCE
de Q1 e Q2 e, portanto, garantir iC1 iC2.
EXEMPLO 4.23
(a) Se iI 1,0 mA no espelho de corrente básico da Fig. 4.56a, qual é o valor inicial de iO? De quan-
to iO varia se vO é elevado de 10 V? Assuma TBJs casados com ␤0 100 e VA 80 V.
(b) Repita, porém para o espelho de Wilson da Fig. 4.61a. Compare e comente.
Solução
(a) Pela Equação (4.127), iO 1,0(1 2100) 0,98 mA. Também, Ro ro 800,98 81,6 k.
Consequentemente, iO vORo 1081,6 0,1225 mA, indicando que iO vai aumentar para
0,98 0,1225 1,1025 mA.
(b) Pela Equação (4.144), iO 1,0(1 21002 0,780) 0,9910 mA. Além disso, Ro (␤0 2)ro
(1002)80,7 4,04 M, de modo que iO vO Ro 104,04 2,5 ␮A, indicando que iO vai
aumentar para 0,9910 0,0025 0,9935 mA. A fonte de Wilson é superior tanto em termos de
erro inicial quanto em termos de variação de corrente com a tensão.
䊉
Fonte/sumidouro de corrente de Widlar

Em polarização cc de baixa corrente, surge muitas vezes a necessidade de um espelho de corrente
capaz de fornecer IO II. Embora isso possa, em princípio, ser alcançado fabricando Q2 no espelho
básico da Fig. 4.56a com uma área de emissor muito menor do que de Q1, uma alternativa mais viável é
inserir uma resistência R em série com o terminal de emissor de Q2 para reduzir convenientemente sua
queda VBE e, assim, diminuir a corrente de saída IO. O resultado é o circuito modificado da Fig. 4.63a,
conhecido como fonte de corrente de Widlar em referência ao seu inventor, B. Widlar. (De forma mais
rigorosa, o circuito mostrado deveria ser chamado de sumidouro de corrente de Widlar, uma vez que
ele utiliza TBJs npn, reservando a designação fonte de corrente de Widlar para sua versão pnp.) Uma
outra vantagem desse circuito é que a resistência R introduz degeneração de emissor e, portanto, au-
menta a resistência de saída para Ro ro2[1 gm2(r␲2 //R)].
Para investigar o comportamento do circuito, despreze as correntes de base e aplique a lei de
Ohm e a LKT para escrever RIO VBE1 VBE2 VT ln(IIIs) VT ln(IOIs), ou
(4.145)
em que VT é a conhecida tensão térmica (VT 26 mV à temperatura ambiente). Duas questões sur-
gem com relação ao circuito de Widlar: encontrar R para obter uma dada relação IO/II; ou, dado R,
encontrar IO /II.
VCC VCC
II II
Carga IO Carga IO
Q1 Q2 Q2
Q1
R
(a) (b)
FIGURA 4.63 (a) Sumidouro de corrente de Widlar. (b) Uma implementação alternativa do mesmo conceito.
EXEMPLO 4.24
(a) Encontre R de modo que o circuito de Widlar da Fig. 4.63a forneça IO 30 ␮A para II 0,5 mA.
Assumindo ␤0 100 e VA 60 V, encontre a resistência de saída da fonte vista pela carga.
(b) Encontre IO se II 1,0 mA e R 5 k.
Solução
Temos gm 1/(0,87 k), r␲ 87 k e ro 2 M. Devido à degeneração introduzida por R,

obtemos
Ro ro2[1 gm2(r␲2 //R)] 2[1 (87//2,44)0,87] 7,5 M
(b) Usando novamente a Equação (4.145), obtemos
Essa equação transcendental é resolvida via iterações. Esperamos que IO II, então comece com uma
suposição razoável, por exemplo, IO(0) 10 ␮A, e insira esse valor no lado direito da equação para obter
a nova estimativa IO(1) 24 ␮A. Itere inserindo essa nova estimativa no lado direito para obter IO(2)
19,4 ␮A. Depois de mais algumas iterações, o resultado se estabiliza em IO 20,3 ␮A.
䊉
A Fig. 4.63b mostra uma implementação alternativa do mesmo conceito, com a exceção de, neste
caso, obter-se o mesmo resultado utilizando um valor muito menor de R, uma vez que a corrente atra-
vés de R é agora II ( IO). (Como sabemos, resistores menores são preferíveis já que eles ocupam uma
menor área do chip.) Ainda temos VR VBE1 VBE2. No entanto, agora temos VR RII, de modo que
a Equação (4.145) se torna
(4.146)
Essa expressão pode ser utilizada para encontrar R para um dado conjunto de valores de II e IO, ou
para encontrar IO para um dado conjunto de valores de II e R (veja o Problema 4.77). Reescrevendo a
Equação (4.146) como
observamos que, para valores pequenos de II, o termo exponencial tende à unidade, indicando que IO au-
menta aproximadamente em proporção a II. Por outro lado, para grandes valores de II, o termo exponencial
domina, fazendo IO diminuir com II. É evidente que IO tem seu valor de pico em algum valor intermediário
de II (veja o Problema 4.78), sendo essa a razão pela qual o circuito da Fig. 4.36b também é chamado de
fonte de corrente ressonante (rigorosamente falando, a designação sumidouro de corrente ressonante seria
mais apropriada para este caso de TBJs npn e fonte de corrente ressonante para o caso de TBJs pnp).
4.9 PARES DIFERENCIAIS COM CARGAS ATIVAS

A aplicação mais comum do par diferencial é como estágio de entrada para amplificadores operacio-
nais e comparados de tensão, em que os dois requisitos mais críticos são (a) um alto ganho diferencial
VCC VDD
Q3 Q4 M3 M4
vO vO
Q1 Q2 M1 M2
vI1 vI2 vI1 vI2

R IEE R ISS
Q5 Q6 M5 M6
VEE VSS
(a) (b)
FIGURA 4.64 Pares diferenciais com cargas ativas e polarização de fonte de corrente: (a) TBJ e (b) CMOS.
adm e (b) uma alta razão de rejeição de modo comum (CMRR). Os circuitos da Fig. 4.64 maximizam
ambos os parâmetros tirando proveito de espelhos de corrente.
Nesta seção, vamos avaliar em mais detalhes a razão de rejeição de modo comum (CMRR).
Análises anteriores mostraram que, para garantir uma alta CMRR, o circuito de polarização deve
apresentar uma elevada resistência para o par diferencial (elevada REE para pares EAc, elevada RSS
para pares FAc). Em ambos os circuitos da Fig. 4.64, essa restrição é satisfeita utilizando um espelho
de corrente que recebe a referência de corrente estabelecida por R e espelha essa corrente para o par
diferencial em um resistência de saída elevada. Se desejado, podemos aumentar essa resistência
usando um espelho de corrente de Wilson ou espelho de corrente “cascode”. Quando usado para for-
necer uma função de polarização como neste caso, um espelho de corrente é chamado de referência
de corrente.
Também, vamos abordar o ganho de modo diferencial adm. As Equações (4.88) e (4.93) forne-
cem estimativas para os ganhos alcançáveis com pares diferenciais com cargas resistivas,
Em ambos os casos, o ganho é proporcional à queda de tensão cc através da carga resistiva RC /RD. Se
um ganho mais elevado é desejado para condições de polarização dadas, as resistências RC /RD deverão
ser aumentadas. Isso, no entanto, pode levar os transistores para saturação. Resolvemos esse impasse
substituindo as cargas resistivas por cargas ativas, como já mencionado na Seção 4.1. Na Fig. 4.64,
Q4 /M4 funciona como a carga para Q2/M2, de modo que o papel de RC/RD nas expressões de ganho an-
teriores é agora desempenhado pela geralmente muito maior resistência de saída ro4 de Q4/M4.
Para operação adequada, a carga Q4/M4 deve ser polarizada na mesma corrente que Q2/M2. O
circuito da Fig. 4.64a usa Q1 para imitar a corrente cc ␣FIEE /2 ( IEE/2) drenada por seu companheiro
casado Q2. Essa corrente é então alimentada a Q3, que, por sua vez, força seu companheiro casado Q4
a espelhá-la de volta para Q2. Então, em equilíbrio cc, todos quatro TBJs drenam correntes idênticas
IEE /2. Considerações similares são válidas para o análogo CMOS da Fig. 4.64b, em que, em equilíbrio
cc, todos os quatro FETs drenam correntes idênticas de ISS /2.
Uma vantagem adicional de cargas ativas é a conversão do sinal da forma de terminação dupla
(vI1 vI2) para a forma de terminação única (vO). Essa é uma característica indispensável em CIs popu-
lares, como amplificadores operacionais e comparadores de tensão. Finalmente, deve-se salientar que
as porções de circuito de processamento de sinal da Fig. 4.64 não utilizam resistências, uma importante
vantagem, já que resistores integrados tendem a ocupar preciosas áreas do chip.
Curvas de transferência de tensão

A curva de transferência de tensão (CTT) de um par diferencial com carga ativa pode ser facilmente
traçada via PSpice. Primeiro, vamos investigar o circuito TBJ da Fig. 4.65a, em que observamos os
seguintes pontos:
• Com vID 0, IEE se divide igualmente entre os TBJs casados Q1-Q2, então IC1 IC2 ␣F IEE2
IEE 2. Pela LKC, IC3 IC1, e, pela ação de espelho, IC4 IC3, de modo que todos os TBJs estão
polarizados em IEE/2. Levando o efeito Early em consideração, observamos que, para os TBJs
conduzirem correntes idênticas, as condições de equilíbrio cc VCE2 VCE1 e VEC4 VEC3 devem
ser válidas. Essas duas condições são atendidas simultaneamente quando
VO VCC VEBp (4.147)
em que VEp é a queda de tensão emissor-base dos TBJs pnp. No exemplo dado, VO 10 0,7
9,3 V. No entanto, uma análise mais detalhada da CTT da Fig. 4.65b indica que o valor real de VO
é menor do que a estimativa anterior. Isso é devido ao erro de beta da carga do espelho de corren-
te, que fornece IC4 < IEE/2 no valor de VO da Equação (4.147). Consequentemente, Q2 vai levar VO
para baixo até que tenhamos exatamente IC4 IC2. Do gráfico, isso ocorre em VO 8,0 V (veja
outros detalhes no Exemplo 4.27).
• Elevando vID acima de 0 V torna Q1 mais condutivo à custa de Q2 se tornar menos condutivo. Pela
ação de espelho, Q4 também se torna mais condutivo, de modo que a ação de “puxar para cima”
de Q4 vai prevalecer sobre a ação de “puxar para baixo” de Q2. Portanto, observamos um aumento
em vO até que Q4 alcança a fronteira de saturação (EOS). Além desse ponto, Q4 satura fazendo,
por sua vez, com que a CTT sature em vO VCC VEC4(sat) 10 0,1 9,9 V.
• Diminuir vID abaixo de 0 V torna Q1 menos condutivo e Q2 mais condutivo, fazendo com que a
ação de “puxar para baixo” de Q2 prevaleça sobre a ação de “puxar para cima” de Q4. Observa-
VCC (10 V)
Qp Qp 10
Q3 Q4
vO
Saída vO (V)
5
Qn Qn
Q1 Q2
vID

0 0
IEE 1 mA 0
10 5 0 5 10
VEE (10 V) Entrada vID (mV)
(a) (b)
FIGURA 4.65 (a) Circuito do PSpice de um par EAc com carga ativa com Isn 2Isp 2 fA, ␤Fn 4␤Fp 200,
VAn 2VAp 100V e (b) sua CTT.
VDD (10 V)
10
Mp Mp
M3 M4
Saída vO (V)
5
vO
Mn Mn
M1 M2
vID
0
0 ISS 100 A 0
200 100 0 100 200
VSS (10 V) Entrada vID (mV)
(a) (b)
FIGURA 4.66 (a) Circuito do PSpice de um par FAc com carga ativa com kn kp 100 ␮A/V2, Vt0n Vt0p
1,0 V, ␭n ␭p 0,02 V1 e (b) sua CTT.
mos agora uma queda em vO até que Q2 alcance a EOS. Abaixo desse ponto, a CTT satura em
vO VE2 VCE2(sat) 0,7 0,1 0.6 V.
Agora, vamos analisar o circuito CMOS da Fig. 4.66a, em que observamos os seguintes pontos:
• Com vID 0, ISS se divide igualmente entre os FETs casados M1-M2 fornecendo ID1 ID2 ISS /2.
Pela LKC, ID3 ID1, e, pela ação de espelho, ID4 ID3, de modo que todos os FETs são polari-
zados em ISS /2. Levando em consideração a modulação do canal, observamos que para os FETs
conduzirem correntes idênticas, as condições de equilíbrio cc VDS2 VDS1 e VSD4 VSD3 devem
ser válidas. Essas condições são atendidas simultaneamente para
VO VDD VSGp (4.148)
em que VSGp é a queda de tensão fonte-porta dos MOSFETs canal p. No exemplo dado, VOV
1,0 V, de modo que VSGp Vtp VOV 1 1 2 V e VO 10 2 8 V, em concordância
com a Fig. 4.66b.
• Elevar vID acima de 0 V torna M1 mais condutivo à custa de M2 se tornar menos condutivo. Pela
ação de espelho, M4 também se torna mais condutivo, indicando que a ação de “puxar para cima”
de M4 vai prevalecer sobre a ação de “puxar para baixo” de M2. Portanto, observamos um aumen-
to em vO até que M4 deixa a região de saturação para entrar na região de triodo. Além desse ponto,
M4 deixa de desempenhar a função de espelho e a CTT satura, como mostrado.
• Diminuir vID abaixo de 0 V torna M1 menos condutivo e M2 mais condutivo, fazendo com que
a ação de “puxar para baixo” de M2 prevaleça sobre a ação de “puxar para cima” de M4. Obser-
vamos agora uma queda em vO até que M2 deixa a região de saturação para entrar na região de
triodo. Abaixo desse ponto, a CTT satura, como mostrado.
O ganho de modo diferencial

Um método didático para encontrar o ganho de modo diferencial de um par diferencial com carga ativa é
via seu equivalente de Norton, que consiste em uma fonte dependente io(sc) e uma resistência paralela Ro.
Para encontrar a corrente de saída em curto-circuito io(sc), considere os equivalentes ca da Fig.
4.67, cuja similaridade indica que suas análises podem ser realizadas em paralelo. Observamos que,
como os coletores de Q1 e Q2 possuem terminações diferentes, o terminal emissor compartilhado não
é, rigorosamente falando, um terra ca, como mostrado. O par EAc estará ligeiramente desbalanceado
devido ao efeito Early, assim como o par FAc devio ao efeito de modulação do comprimento do canal.
Q3 Q4 M3 M4
i3 i4 io(sc) i3 i4 io(sc)
i1 i2
i1 i2
Q1 Q2 M1 M2
vid 0 ca vid vid 0 ca vid
2 2 2 2
(a) (b)
FIGURA 4.67 Metades de circuito para encontrar a corrente de saída em curto-circuito io: (a) TBJ e (b)
CMOS.
No entanto, para agilizar nossas estimativas, vamos continuar a assumir terras ca, como mostrado. Para
ambos os pares, podemos, então, aproximar
em que gmn é a transcondutância dos transistores no par diferencial. Pela LKC, temos i3 i1 e, pela
ação de espelho de corrente, temos i4 i3. Consequentemente, também temos i4 i1, de modo que
io(sc) i4 i2 2i1, isto é,
io(sc) gmnvid (4.149)
No caso bipolar, todos os quatro TBJs têm transcondutâncias gm idênticas, então podemos omitir o
subscrito n e escrever io(sc) gmvid, gm 0,5IEE VT. No entanto, no caso MOS, precisamos manter a
distinção, uma vez que e podem ser diferentes porque kn e kp não são ne-
cessariamente idênticos.
Vamos agora nos concentrar na tarefa de encontrar a resistência de saída para pequenos sinais
Ro. Para esse fim, defina as fontes de entrada iguais a zero, aplique uma tensão de teste v, encontre a
corrente i que sai da fonte de teste e faça Ro vo /io. Tendo como referência a Fig. 4.68, observamos
que em ambos os circuitos a corrente de teste i consiste em três componentes:
• O componente i4 entrando no coletor de Q4 ou no dreno de M4. Pela lei de Ohm, esse componente
é simplesmente
• O componente i2 entrando no coletor de Q2 ou no dreno de M2. Devido à presença da resistência

de degeneração Re1 re1 ␣01gm1 1gm1, a resistência obtida olhando para o coletor de Q2 é
ro2(1 gm2Re1) ro2(1 gm2 gm1) 2ro2. De modo similar, devido à resistência de degeneração
Rs1 1(gm1 gmb1), a resistência obtida olhando para o dreno de M2 é aproximadamente ro2[1
(gm2 gmb2)(gm1 gmb1)] 2ro2. Assim.
• Pela LKC, o componente i2 deve deixar o emissor de Q2 ou a fonte de M2, fluir através de Q1 ou
M1 e para Q3 ou M3, de onde ele é finalmente espelhado por Q4 ou M4, como mostrado.
Q3 Q4 M3 M4
i2 i2 i4 io i2 i2 i4 io
i2 i2
v i2 i2 v
Ro o Ro o
Q1 Q2 M1 M2
i2 i2
Re1 Rs1
(a) (b)
FIGURA 4.68 Circuitos de teste para encontrar a resistência de saída Ro do amplificador diferencial (a) TBJ e
(b) CMOS.
Aplicamos agora a LKC para escrever
Fazendo Ro voio, finalmente obtemos
Ro rop //ron (4.150)
em que, como usual, usamos subscritos n e p para denotar as resistências de coletor/dreno dos transis-
tores no par diferencial e no espelho de corrente, respectivamente.
Como sabemos, a resistência de entrada diferencial do circuito bipolar é Rid 2r␲, enquanto
que aquela de seu análogo CMOS é Rid . Visualizamos nossos resultados por meio dos equiva-
lentes de Norton ilustrados na Fig. 4.69. Finalmente, usamos a lei de Ohm para obter vod Roio(sc) ou
vod Rogmvid no caso bipolar e vod Rogmvid no caso CMOS. O ganho de tensão em circuito aberto é
adm vod /vid, então
adm(BJT) gm(rop //ron) adm(MOS) gmn(rop //ron) (4.151)
No Problema 4.84, mostra-se que adm(MOS) pode ser colocado na seguinte forma intuitiva
(4.152a)
vi1 vod vi1 vod

vid 2r gmvid ropron vid gmnvid ropron

vi2 vi2
(a) (b)
FIGURA 4.69 Equivalentes de Norton do amplificador diferencial com carga ativa: (a) TBJ e (b) CMOS.
em que VOVn é a sobretensão de condução dos FETs do par diferencial e ␭n e ␭p são os parâmetros de
modulação do comprimento do canal dos nFETs e pFETs, respectivamente. Se todos os FETs são
fabricados com o mesmo comprimento de canal L, então a Equação (4.31) fornece ainda outra forma
intuitiva para o ganho diferencial
(4.152b)
em que ␭ n e ␭ p são os parâmetros de processo caracterizando a modulação do comprimento do canal

nos dois tipos de FETs. É evidente que, quanto mais longo o canal para um dado valor de VOVn, maior
é o ganho.
EXEMPLO 4.25
(a) Estime os valores dos elementos do equivalente de Norton do circuito bipolar da Fig. 4.65a, bem
como seu ganho de tensão adm.
(b) Repita, porém para o circuito CMOS da Fig. 4.66a. Compare com o item (a) e comente.
Solução
(a) Temos gm 0,5IEEVT 0,526 1(52 ), rop 500,5 100 k, ron 1000,5 200 k,
rop //ron 100//200 67 k, 2r␲ 2 200 52 20,8 k e adm 670,052 1282 V/V.
(b) Temos rop ron 1(0,02 50 106) 1 M,
rop //ron 0,5 M e adm 100 0,5 50 V/V, um ganho muito menor do que no caso bipolar
devido ao menor valor de gmn.
䊉
A razão de rejeição de modo comum (CMRR)

Como sabemos, um amplificador diferencial deve, de preferência, responder apenas ao componente de
modo diferencial vid vi1 vi2, independentemente do componente de modo comum vic (vi1 vi2)/2.
Porém, um amplificador com carga ativa real é um pouco sensível também ao componente vic, de modo
que sua saída global assume a seguinte forma mais geral
vo vod voc admvid acmvic
em que vod e voc são os componentes de saída de modo diferencial e modo comum e adm e acm são os ganhos
correspondentes. Como sabemos, uma figura de mérito é a razão de rejeição de modo comum (CMRR)
(4.153)
que deve ser tão grande quanto possível (teoricamente, acm deveria ser zero, de modo que CMRR ).
Já conhecemos o ganho adm da Equação (4.151), de modo que precisamos apenas encontrar acm, uma
tarefa que vamos realizar com o auxílio dos circuitos equivalentes da Fig. 4.70. De acordo com a Seção
4.6, os pares diferenciais Q1-Q2 e M1-M2 foram divididos em duas metades de modo comum. Adicio-
nalmente, os transistores conectados como diodo Q3 e M3 foram substituídos por uma resistência equi-
valente r3 e os transistores do espelho Q4 e M4 foram substituídos por seus equivalentes de pequenos
sinais (observe que a resistência r␲4 foi incluída em r3). A similaridade óbvia entre os dois circuitos
sugere que podemos analisá-los simultaneamente. (Como de costume, a análise a seguir assume pares
diferenciais casados, bem como pares de cargas ativas casados.)
Na Fig. 4.70a temos, por inspeção,
(4.154a)

r3 v3 gm4v3 ro4 r3 v3 gm4v3 ro4
1 1
gm3 ro3r 3r 4 voc gm3 ro3 voc
i1 i2 i1 i2
Q1 Q2 M1 M2
vic vic

2REE 2REE 2RSS 2RSS
(a) (b)
FIGURA 4.70 Equivalentes ca do (a) TBJ e (b) CMOS para encontrar o ganho de modo comum acm voc /vic.
De modo similar, na Fig. 4.70b temos
(4.154b)
Também, na Fig. 4.79a temos, por inspeção,
(4.155a)
e na Fig. 4.70b temos
(4.155b)
A queda de tensão v3 r3i1 faz Q4 e M4 fornecerem a corrente gm4v3 para o nó de saída, em que a LKC
fornece, para ambos os circuitos,
isto é, voc gm4ro4r3i1 ro4i2. Explorando o fato de que i2 i1 e gm4 gm obtemos, para ambos os cir-
cuitos,
voc (gm3 r3 1)ro4 i1 (4.156)
Observe que r3 é ligeiramente menor do que 1/gm3, de modo que o produto gm3r3 será ligeiramente
menor do que a unidade. Claramente, há um ligeiro desequilíbrio entre a corrente fornecida por Q4/M4
e aquela absorvida por Q2/M2, fornecendo voc 0. É precisamente esse desequilíbrio inerente que faz
acm 0 e, portanto, CMRR < . De fato, substituindo a Equação (4.154) na Equação (4.156) e fazendo
acm voc /vic, obtemos (veja o Problema 4.85)
(4.157a)
(4.157b)
em que, como de costume, os subscritos numéricos foram substituídos por subscritos p e n, quando
necessário. Já que os vários produtos gm r são muito maiores do que a unidade, as expressões ante-
riores simplificam como
(4.157c)
EXEMPLO 4.26
(a) Assumindo REE 100 k, encontre o ganho acm e a CMRR para o par EAc com carga ativa da
Fig. 4.65a.
(b) Repita, porém para o circuito CMOS da Fig. 4.66a. Assuma RSS 0,5 M e gmbn 0,1gmn.
Solução
(a) Pela Equação (4.157a), temos
O Exemplo 4.25a forneceu adm 1282 V/V, de modo que CMRRTBJ 1282/(19,2 103)
66.681 (96,5 dB).
(b) Neste exemplo, temos gmn gmp (0,1 mA/V). Usando a Equação (4.157b),
O Exemplo 4.25b forneceu adm 50 V/V, de modo que CMRRMOS 50/(8,92 103) 5.605
(75 dB).
䊉
É elucidativo desenvolver expressões diretas para as CMRRs. Substituindo as Equações (4.151)

e (4.157) na Equação (4.53), obtemos (veja o Problema 4.85) a expressão do TBJ
(4.158a)
que mostra uma melhoria da carga ativa da ordem de (1 0,5␤0p)(1 1 ropron) em comparação com o
caso de carga passiva. De modo similar, para o caso do MOSFET, obtemos
(4.158b)
indicando uma melhoria da ordem de (1 gmp rop)(1 rop ron) em comparação com o caso passivo.
Tensão de offset de entrada de pares diferenciais com carga ativa

Em um par diferencial com carga ativa, a tensão de offset de entrada VOS é o resultado de descasa-
mentos nos transistores do par diferencial, assim como naqueles do espelho de corrente. Analisando
primeiro o circuito TBJ da Fig. 4.64a, adaptamos a Equação (4.118) e escrevemos
(4.159)
Se os dois descasamentos são de mesmo valor, o efeito do descasamento da carga ativa é fazer o offset
geralmente vezes maior do aquele devido ao par EAc sozinho. No caso bipolar, temos um termo de
offset adicional devido ao erro de beta do espelho pnp. Como sabemos, esse erro é
em que ␤Fp é o beta médio dos TBJs pnp. Dividindo esse termo por gm ( IC/VT), temos
(4.160)
Essa é a tensão de correção que precisamos aplicar na entrada para compensar o erro de beta do espe-
lho, mesmo se os pares npn e pnp forem perfeitamente casados. Diferentemente dos termos de offset
que resultam de descasamentos aleatórios entre transistores, o termo da Equação (4.160) ocorre sem-
pre na mesma direção e é, portanto, referenciado como um termo de offset sistemático. Se necessário,
ele pode ser reduzido implementando a carga ativa com um espelho equipado com um “auxiliar de
beta” ou com um espelho do tipo “cascode” ou do tipo Wilson.
EXEMPLO 4.27
Usando os dados do Exemplo 4.25a, discuta o efeito de ␤Fp no circuito bipolar da Fig. 4.65a.
Solução
Com vID 0 temos IC 500 ␮A e VBEp 0,7 V. Se os TBJs pnp tivessem betas infinitos, o circuito
produziria VO 10 0,7 9,3 V. No entanto, devido aos betas finitos do pnp, o espelho apresenta
um erro de IC4 (250)500 20 ␮A. Para alcançar IC4 IC2, a saída vai variar automaticamente
de VO RoIC4 67 103 (20 106) 1,3 V e estabilizar em VO 9,3 1,3 8,0 V,
em concordância com a CTT da Fig. 4.65b. Se desejarmos garantir um equilíbrio cc ideal, devemos
levar VO de volta para 9,3 V. Isso é realizado aplicando uma tensão de entrada de correção VID
VO adm 1,31282 1 mV. Com certeza, esse é o termo de offset previsto pela Equação (4.160),
isto é, VOS(sistemático) 26(2/50) 1 mV!
䊉
Analisando agora o circuito CMOS da Fig. 4.64b, observamos a ausência de qualquer offset sis-
temático, porque as correntes de porta são nulas. O offset agora decorre dos descasamentos de k e Vt em
cada par de transistores. É deixado como um exercício para o leitor (veja o Problema 4.96) mostrar que
(4.161)
Se os descasamentos da carga ativa possuírem valores iguais àqueles do par diferencial, o efeito da car-
ga ativa é fazer o offset normalmente vezes maior do que aquele devido ao par diferencial sozinho.
Pares diferenciais “cascode” dobrado

Uma notória desvantagem em ambos os circuitos da Fig. 4.64 é a margem de tensão limitada na saída.
O limite superior da excursão da tensão de saída (OVS) é alcançado quando Q4/M4 é levado para a
fronteira de saturação (EOS), de modo que o circuito bipolar tem vO(max) VCC VEC4(EOS) e a versão
VCC VDD
I I I I
Q1 Q2 Q3 Q4 M1 M2 M3 M4
vI1 v VPOL vI1 v VPOL

I2 I2

I I
vO vO
VEE VSS
Q5 Q6 M5 M6
VEE VSS
(a) (b)
FIGURA 4.71 Pares diferenciais (a) bipolar e (b) “cascode” dobrado CMOS.
MOS tem vO(max) VDD VOV4.O limite inferior da OVS é alcançado quando Q2/M2 é levado para
a EOS, de modo que o circuito bipolar tem vO(min) vI2 VBE2 VCE2(EOS) e o circuito CMOS tem
vO(min) vI2 VGS2 VOV2 vI2 (Vt2 VOV2) VOV2 vI2 Vt2.
É o limite inferior que apresenta problemas, porque ele depende de vI2. De fato, quanto maior vI2,
menor é a margem de tensão disponível na saída.
A desvantagem anterior é engenhosamente evitada via arranjos “cascode” dobrado da Fig. 4.71,
em que é evidente que o limite inferior é agora alcançado quando Q6/M6 é levado para a fronteira de
saturação. De fato, o circuito bipolar tem agora vO(min) VEE VCE6(EOS) e a versão MOS tem vO(min)
VSS VOV6. Em ambos os casos, vO(min) é independente de vI2 e está bem próximo da alimentação nega-
tiva (veja os Problemas 4.97 e 4.98).
4.10 ESTÁGIOS DE SAÍDA BIPOLARES

A função principal do estágio de saída de um circuito com saída de tensão é proporcionar uma baixa resis-
tência de saída, a fim de reduzir o efeito de carga na saída. Em CIs de uso geral, como os amplificadores
operacionais, o estágio de saída deve ser capaz de fornecer corrente suficiente (e, portanto, energia) para
atender às necessidades de uma variedade de cargas e, além disso, deve fazê-lo de forma eficiente, com um
consumo mínimo de potência. Finalmente, essas funções devem ser fornecidas ao longo de uma faixa de
frequências apropriadamente ampla, com um mínimo de distorção e com uma ampla excursão da tensão
de saída. Dentre as várias configurações de estágio de saída disponíveis em tecnologia bipolar, aquelas que
ganharam mais destaque são os chamados de estágios de saída push-pull.
Estágio de saída push-pull classe B

Um candidato para o papel de estágio de saída é a configuração coletor comum (CC), porque ela re-
cebe uma pequena corrente de base para entregar uma corrente de emissor ␤ 1 vezes maior. Além
disso, a resistência da fonte de alimentação, refletida para o emissor, é ␤ 1 vezes menor. Como o
TBJ npn apenas fornece corrente de emissor e o TBJ pnp apenas absorve corrente de emissor, então
precisamos de ambos os tipos de dispositivos para acomodar ambas as polaridades. O TBJ npn vai
lidar com alterações positivas de tensão, quando a corrente é empurrada (pushed) ou fornecida para a
carga; o TBJ pnp vai lidar com alternações negativas de tensão, quando a corrente é puxada (pulled) ou
vO
VCC vO(max)
Q1 on
Q2 off
Q1
VEB2(on) Inclinação 1 VV
Rs
vI
vO
VBE1(on)
Q1 off
vI Q2 RL Q2 on

vO(min)
VEE
(a) (b)
FIGURA 4.72 (a) Circuito push-pull Classe B e (b) sua CTT.
absorvida da carga. Chamado de estágio push-pull, o circuito é mostrado em sua forma básica na Fig.
4.72a. Tendo como referência sua curva de transferência de tensão (CTT) da Fig. 4.72b, observamos
os seguintes aspectos:
• Enquanto vi estiver dentro do intervalo VEB2(on) < vI < VBE1(on), ambos os TBJs estão desligados,
fornecendo vO 0.
• À medida que aumentamos vI acima de VBE1(on), Q1 é ligado enquanto Q2 permanece desligado.
Em operação na região ativa direta, Q1 funciona como um seguidor de emissor com um ganho de
tensão ligeiramente menor do que 1 V/V.
• Aumentar vI acima da tensão de alimentação positiva finalmente leva Q1 para a fronteira de sa-
turação (EOS), estabelecendo, assim, o limite superior da excursão da tensão de saída (OVS)
como vO(max) VCC VCE1(EOS).
• À medida que diminuímos vI abaixo de VEB2(on), os papéis de Q1 e Q2 são trocados, produzindo
uma CTT simétrica com relação à origem e tal que vO(min) VEE VEC2(EOS).
Podemos ganhar uma compreensão adicional simulando o circuito via PSpice. Como mostrado
na Fig. 4.73, o circuito introduz considerável distorção devido à presença da faixa morta V < vI <
VBE1(on), ao longo da qual nenhum TBJ conduz. Chamada de distorção de cruzamento (crossover), nor-
malmente ela não é aceitável, de modo que este circuito é relegado principalmente para tratamento de
sinais de onda quadrada, em que a distorção de cruzamento não é um problema.
Esse circuito é dito ser do tipo Classe B, porque cada TBJ conduz apenas durante metade de um
ciclo (na verdade, devido às quedas de tensão base-emissor diferentes de zero, o ângulo de condução é
menor do que 180° para cada TBJ).
2,0
VCC (5 V) vI
Formas de onda (V)
Qn 1,0
Q1
vO 0
vO
vI Q2
RL
1 k 1,0
Qp
0 0 2,0
VEE (5 V)
0 0,5 1,0 1,5 2,0
Tempo t (ms)
(a) (b)
FIGURA 4.73 (a) Circuito push-pull Classe B do PSpice e (b) suas formas de onda de entrada e de saída.
Estágio de saída push-pull classe AB

Se pudéssemos fazer com que ambos os TBJs fossem já condutivos para vO 0, em vez de ter que
esperar que vI eleve acima de VBE1(on) ou caia abaixo de VEB2(on), então a distorção de cruzamento
seria eliminada por completo. Isso requer o estabelecimento de uma queda de tensão entre as duas
bases de VBB VBE1(on) VEB2(on) 2 0,7 1,4 V. Para garantir polarização previsível para os
TBJs, VCC deve acompanhar (rastrear) de perto a soma de suas quedas de tensão base emissor, de
modo que precisamos de alguma forma de operação do tipo espelho. No arranho clássico da Fig.
4.74a, a polarização de base VBB é fornecida pelo par de TBJs conectados como diodo Q3 e Q4 e pelas
fontes de corrente associadas I1 e I2. Referenciado como um estágio Classe AB, o circuito produz
a CTT bastante melhorada da Fig. 4.74b. Por inspeção, encontramos sua resistência de saída para
pequenos sinais como
(4.162)
em que rd3 e rd4 são as resistências dinâmicas dos TBJs conectados como diodo e re1 e re2 são as resis-
tências dinâmicas obtidas olhando para os emissores dos TBJs push-pull. Normalmente, Ro é razoavel-
mente pequena.
O comportamento do circuito é mais bem compreendido via o exemplo do PSpice da Fig. 4.75,
que utiliza os espelhos de corrente Q5-Q6 e Q7-Q8, juntamente com a fonte de referência IREF para po-
larizar o par Q3-Q4 conectado como diodo em IC3 IC4 IREF 0,1 mA. Considerando também as
formas de onda da Fig. 4.76, sejam as seguintes considerações:
• Para vO 0, a corrente através de RL é zero, de modo que Q1 e Q2 devem conduzir correntes
idênticas, ou iC1 iC2. Assumindo que os pares Q1-Q3 e Q2-Q4 são casados, Q1 vai espelhar Q3 e
Q2 vai espelhar Q4 para fornecer iC1 iC2 0,1 mA. Isso é chamado de corrente quiescente IQ do
par Q1-Q2. Por uma questão de eficiência, em um circuito bem projetado, IQ é mantida no mínimo
necessário para evitar distorção. É evidente que vO 0 para vI 0. Quando iL 0, o circuito é
dito estar em modo de espera ou repouso (standby).
• À medida que aumentamos vI, vO também vai aumentar devido a ação de seguidor de emissor
por Q1. Então, a corrente de carga iL vO/RL também vai crescer aumentando, por sua vez,
iC1. Por exemplo, quando iC1 dobrar, vBE1 vai aumentar de 18 mV, de acordo com a conhecida
regra prática. Porém, como vBE1 vEB2 VBB constante, o aumento de 18 mV em vBE1 vai
provocar uma redução de 18 mV em vEB2, indicando que iC2 vai reduzir à metade. É evidente,
VCC
I1
Q1 vO
Q3 vO(max)
VBB vO
vI Q4
RL Inclinação 1 V V

vI
Q2
I2
vO(min)
VEE
(a) (b)
FIGURA 4.74 (a) Circuito push-pull Classe AB do PSpice e (b) sua CTT.
VCC (5 V)
Q6 Q5 iC1
Q3
Q1 5
IC3
IREF
vO
0,1 mA

Saída vO (V)
vI Q4 RL
IC4 Q2 iL
1 k
0
0
0
iC2
Q8 Q7
5
5 0 5
VEE (5 V) Entrada vI (V)
(a) (b)
FIGURA 4.75 (a) Circuito do PSpice de um estágio push-pull bipolar Classe AB e (b) sua CTT.
na Fig. 4.76b, que quando a tensão vI é aumentada ainda mais, finalmente obtemos iC2 → 0 e
iC1 → iL.
• Para valores suficientemente elevados de vI, o transistor conectado como diodo Q3 vai desligar,
fazendo com que Q5 sature. Consequentemente, a própria CTT vai saturar. O limite superior da
OVS é alcançado quando Q5 é levado para a EOS, de modo que agora temos
vO(max) VCC VEC5(EOS) VBE1(on) (4.163a)
Para o circuito sob consideração, vO(max) 5 0,2 0,7 4,1 V.

• À medida que reduzirmos vI abaixo de 0 V, os papéis de Q1 e Q2 serão trocados produzindo, as-
sim, uma CTT simétrica. Os limite inferior da OVS é
vO(min) VEE VCE7(EOS) VEB2(on) (4.163b)
Para o caso em análise, vO(min) 4,1 V.
1,0 1,0
vI iC1 iC2
Correntes de coletor (mA)
Formas de onda (V)
0,5 vO
0 0,5
0,5
0,1
2,0 0
0 0,5 1,0 1,5 2,0 0 0,5 1,0 1,5 2,0
Tempo t (ms) Tempo t (ms)
(a) (b)
FIGURA 4.76 Formas de onda de (a) tensão e (b) corrente para o circuito do PSpice da Fig. 4.75.
Para uma melhor compreensão da relação entre as várias correntes, aplicamos a LKT para
escrever vBE1 vEB2 VBE3 VEB4. Usando a conhecida equação do TBJ, reescrevemos a relação
anterior como
ou
Para essa equação ser válida, os argumentos dos logaritmos devem ser idênticos, então obtemos
(4.164)
indicando que o produto iC1iC2 permanece constante. No exemplo da Fig. 4.75, temos iC1iC2 IC3IC4
(0,1 mA)2 108 A2. Isso significa que se uma das duas correntes aumentar devido a IL por um dado
número de oitavas ou décadas, a outra corrente deve diminuir pelo mesmo número de oitavas ou déca-
das. Como sabemos, para iL 0, o circuito está em modo de espera (standby) com iC1 iC2 e ele drena
a corrente quiescente
(4.165)
Como todos os TBJs do circuito são assumidos idênticos, para este caso temos IQ 0,1 mA.
EXEMPLO 4.28
(a) Para o circuito da Fig. 4.75a, encontre vI para iC1 0,4 mA. Qual é o valor correspondente de vO?
(b) Encontre vI para vO 0,25 V. Quais são os valores de iC1 e iC2?
(c) Estime vO se vI 1,0 V.
Solução
(a) Aumentando iC1 de 0,1 mA para 0,4 mA (duas oitavas) vai diminuir iC2 de 0,1 mA para 0,1/(2 2)
0,025 mA. Pela LKC, iL iC1 iC2 0,4 0,025 0,375 mA. Pela lei de Ohm, vO RL iL
1 0,375 0,375 V. Pela regra prática, um aumento de duas oitavas em iC1 exige um aumento
em vBE1 de 2 18 36 mV. Assim, para aumentar vO de 0 V para 0,375 V, devemos aumentar vI
de 0 V a 0,375 0,036 0,411 V.
(b) Temos agora iL vORL 0,251 0,25 mA, isto é, uma corrente de carga de 0,25 mA fluin-
do para o emissor de Q2. A LKC fornece iC2 iL iC1 0,25 103 108iC2, que resolvemos
para obter iC2 0,285 mA. Adicionalmente, iC1 108(0,285 103) 0,035 mA. Aumen-
tando iC2 de 0,1 mA para 0,285 mA exige que vEB2 seja aumentada por (26 mV) ln(0,2850,1)
27 mV. Consequentemente, vI 0,25 0,027 0,277 V.
(c) Esperamos que vO seja ligeiramente menor do que 1,0 V. Comece, assim, com a estimativa inicial
vO(0) 1 V e então itere. Temos iL(0) 1/1 1 mA e iC2 iC1, de modo que iC1(0) iL(0) 1 mA.
Para aumentar iC1 de 0,1 mA para 1 mA (uma década), devemos aumentar vBE1 de 60 mV, pela já
conhecida regra prática. Então, uma melhor estimativa é vO(1) 1,0 0,06 0,94 V. Então, iL(1)
0,941 0,94 mA e iC2(1) 108(0,94 103) 0,016 mA. O leitor pode fazer mais uma ite-
ração para verificar que os últimos resultados são suficientemente adequados.
䊉
Proteção contra sobrecarga

Estágios bipolares push-pull são vulneráveis a condições de sobrecarga, como o curto-circuito aci-
dental do terminal de saída para o terra. Quando surge uma condição de sobrecarga, o estágio a
montante vai intensificar a alimentação da base do TBJ sobrecarregado, fazendo com que este drene
corrente suficiente para superaquecer e, possivelmente, autodestruir-se. Precisamos de um circuito
de “vigilância” para detectar a corrente em cada um dos TBJs push-pull e, caso essa corrente tente
exceder um limite de segurança estabelecido, intervir de modo a evitar qualquer aumento adicional
de corrente. O estágio de saída deixará de executar a sua função, mas pelo menos ele será salvo de
possível destruição.
A Fig. 4.77 mostra o circuito de proteção contra sobrecarga para Q1, porém um conceito similar
pode ser usado para proteger Q2. Esse circuito consiste em uma pequena resistência série RSC para
detectar a corrente de emissor de Q1 e um TBJ Q5 “vigilante” ou de proteção projetado para estar desli-
gado sob operação normal e ligado caso a carga tente drenar corrente excessiva de Q1. Uma vez ligado,
Q5 vai desviar para a carga qualquer corrente em excesso da fonte I1, deixando ir para a base de Q1
apenas a quantidade necessária para sustentar a condução de Q1 no limite de segurança. A resistência
utilizada para detectar a corrente é escolhida como
(4.166)
em que VBE5(on) é a tensão necessária para ligar Q5 e ISC é a corrente máxima permitida para Q1.
EXEMPLO 4.29
No circuito da Fig. 4.77, considere ␤F1 ␤F5 250, VBE5(on) 0,7 V, I1 I2 300 ␮A e VCC 15 V.
Suponha que o circuito é parte de um sistema de realimentação negativa projetado para regular a saída
em VO 10 V.
(a) Especifique RSC para ISC 20 mA.
(b) Mostre todas as tensões e correntes relevantes se um estudante monta o circuito no laboratório
com RL 2,0 k.
VCC
I1
Q1
Q3 Q5
RSC
vI Q4 vO

Q2 RL
I2
VEE
FIGURA 4.77 Proteção contra sobrecarga para Q1.

(c) Repita se o estudante, devido a uma leitura errada do código de cor da resistência, carregou o
circuito com RL 20 em vez de RL 2,0 k.
(d) O que, provavelmente, vai acontecer se Q1 não tiver proteção contra curto-circuito? Comente
seus resultados.
Solução
(a) RSC 0,70,020 35 .
(b) Com RL 2,0 k, temos IL VORL 102,0 5 mA. À medida que essa corrente flui através
de RSC, ela produz a queda de tensão VBE5 RSC IL 0,035 5 0,175 V. Essa queda não é
suficiente para ligar Q5, de modo que ele permanece no modo desligado. Para fornecer 5 mA, Q1
drena a corrente de base IB1 IE1(␤F1 1) 5251 20 ␮A. Essa corrente vem da fonte I1,
de modo que os 280 ␮A restantes vão para o transistor conectado como diodo Q3. A situação é
ilustrada na Fig. 4.78a.
(c) A instalação de uma carga RL 20 vai levar VO para baixo em direção ao terra. Ao perceber
essa queda em VO por meio da rede de realimentação, o circuito a montante vai tentar ajustar vI
de tal forma a impulsionar a alimentação da base de Q1 a fim de aumentar VO. De fato, toda a cor-
rente I1 vai agora ser desviada em direção a Q1, acionando assim Q5 e conduzindo à situação de
sobrecarga da Fig. 4.78b. Aqui, a corrente de Q1 é limitada a cerca de ISC 20 mA. Para sustentar
essa corrente, Q1 drena a corrente de base IB1 ISC(␤F 1) 20251 80 ␮A. A corrente
restante de 300 80 220 ␮A é desviada por Q5 diretamente para a carga. Permitindo cerca de
1 ␮A de corrente de base para Q5, temos IE5 220 1 221 ␮A, IL 20 0,221 20,221
mA e VO 20 20,221 103 0,4 V. Esse é um valor muito distante do valor pretendido de
VO 10 V, porém, pelo menos, Q1 é poupado de destruição.
(d) Sem proteção, Q1 tentaria drenar IE1 (␤F 1)I1 251 0,3 75 mA, aumentando a saída
para VO 0,020 75 1,5 V. A potência dissipada por Q1 seria P1 VCE1 IC1 (15
1,5)75 1 W, alta o suficiente para, provavelmente, queimar o TBJ monolítico Q1.
15 V 15 V
300 A 300 A
20 A 80 A
Q1 Q1
220 A
Q3 1 A 20 mA
280 A Q3 5 mA
Q5 Q5

vI 35 vI 35
0,175 V 0,7 V

221 A
10 V 0,4 V
Realimentação 5 mA Realimentação 20
2 k 20,221 mA
(a) (b)
FIGURA 4.78 Circuito do Exemplo 4.29 operando sob condições (a) normais e (b) de sobrecarga.
䊉
4.11 ESTÁGIOS DE SAÍDA CMOS

Como no caso bipolar, um estágio de saída CMOS deve fornecer baixa resistência de saída ao longo
de uma ampla banda de frequências e uma ampla OVS, enquanto consome uma potência mínima em
estado de repouso (standby). Como veremos, o projeto de estágios de saída CMOS apresenta algumas
diferenças importantes em comparação ao caso bipolar.
O estágio de saída push-pull DC

Em princípio, a configuração Classe AB bipolar da Fig. 4.75 poderia ser reproduzida na forma MOS
como mostrado na Fig. 4.79. Aqui, o par dreno comum (DC) M1-M2 forma o estágio push-pull adequa-
do, o par conectado como diodo M3-M4 polariza o par M1-M2 para operação Classe AB e os espelhos de
corrente M5-M6 e M7-M8, juntamente com a referência de corrente IREF, fornecem a corrente necessária
para polarizar o par de diodos. Por inspeção, a resistência de saída é
(4.167)
que é normalmente baixa. Usando a LKT, encontramos os limites da excursão da tensão de saída
(OVS) como
vO(max) VDD VOV5 Vt1 vOV1 (4.168a)
vO(min) VSS VOV7 Vt2 vOV2 (4.168b)
Notamos imediatamente uma diferença importante em relação ao caso bipolar. Enquanto que as
quedas de tensão VEC5(EOS) VBE1(on) e VCE7(EOS) VEB2(on) da Equação (4.163) são relativamente
constantes (~0,9 V), suas quedas análogas VOV5 Vt1 vOV1 e VOV7 |Vt2| vOV2 da Equação (4.168)
dependem de iL via vOV1 e vOV2. Além disso, as tensões Vt1 e Vt2 estão sujeitas ao efeito de corpo,
reduzindo ainda mais a OVS, em cujos extremos Vt1 e Vt2 são maximizadas. No exemplo CMOS da
Fig. 4.79, as fronteiras da OVS estão dentro de alguns volts de cada extremo da fonte de alimen-
tação (5 V), enquanto no exemplo bipolar da Fig. 4.75 elas são aproximadamente fixas e estão
dentro de menos do que um volt. A OVS limitada do estágio DC Classe AB pode ser um inconve-
VDD (5 V)
M6 M5 5
iD1
M3
ID3 M1
Saída vO (V)
IREF
vO
50 A
0
vI M4
ID4 M2 RL iL
0 1 k
M8 M7 iD2 0
5
5 0 5
Entrada vI (V)
VSS (5 V)
(a) (b)
FIGURA 4.79 (a) Circuito do PSpice do estágio de saída push-pull DC e (b) sua CTT. (Todos os FETs têm Vt 0,75 V
e ␭ 0,02 V1; além disso, k1 k2 4 mA/V2 e k3 k4 k5 k6 k7 k8 1,6 mA/V2.)
niente sério em sistemas de alimentação de energia de baixa tensão, em que alternativas melhores
de projeto são necessárias.
O CMOS inversor como estágio de saída

A OVS pode ser consideravelmente melhorada se os FETs do par push-pull são operados no modo
fonte comum (FC) em vez de no modo DC. Esse é o caso do já conhecido inversor CMOS, mostra-
do novamente na Fig. 4.80. A CTT resultante, obtida usando os mesmos parâmetros de transistor e
resistência de carga como na Fig. 4.79, mostra claramente a capacidade do circuito de fornecer uma
excursão da saída muito próxima dos extremos da fonte de alimentação (5 V). No entanto, como um
estágio de saída, o inversor apresenta uma série de inconvenientes: sua CTT é altamente não linear, sua
resistência de saída Ro ro1//ro2 em geral é muito alta e sua corrente quiescente pode ser inaceitavel-
mente elevada. (O circuito também fornece inversão de polaridade, mas isso não é um problema sério,
uma vez que podemos inverter a polaridade do sinal novamente em algum outro ponto do sistema.) Por
essas razões, o inversor CMOS é utilizado basicamente para circuitos com saída do tipo lógica como
comparadores de tensão, em que vO se situa, na maior parte do tempo, em qualquer nível lógico, pas-
sando apenas por transições rápidas entre um nível lógico e outro.
O estágio de saída push-pull FC com amplificadores de realimentação

Os problemas do estágio de saída inversor CMOS são inteligentemente contornados por meio de uma
pré-distorção de forma separada das alimentações de porta de modo a assegurar uma CTT razoavel-
mente linear com uma OVS relativamente ampla. Essa tarefa é realizada por meio de realimentação
negativa, de acordo com o princípio ilustrado na Fig. 4.81a. Sejam as seguintes considerações:
• O circuito é composto por dois subcircuitos complementares, cada um composto por um ampli-
ficador operacional de baixo ganho e um FET FC conectado para operação de realimentação ne-
gativa (observe que, como a configuração FC fornece inversão de sinal, a saída é alimentada de
volta na entrada não inversora do amplificador operacional, em vez de na entrada inversora como
é mais usual). Nesse modo de operação, cada amplificador operacional vai fornecer ao FET cor-
respondente qualquer alimentação de porta necessária para forçar vO a rastrear ou acompanhar
vI. Consequentemente, enquanto pelo menos um dos amplificadores puder exercer seu controle
de realimentação negativa, esperamos uma CTT razoavelmente linear.
• Os amplificadores operacionais, eles próprios compostos de MOSFETs, são deliberadamente
desequilibrados com a finalidade de estabelecer a corrente quiescente do par push-pull em um
valor especificado, como veremos no Exemplo 4.30. Esse desequilíbrio, criado fabricando as
VDD (5 V)
Saída vO (V)
0
M1
vO
vI M2 RL iL
1 k
5
0 0 5 0 5
VSS (5 V) Entrada vI (V)
(a) (b)
FIGURA 4.80 (a) Circuito do PSpice do inversor CMOS e (b) sua CTT. (Ambos os FETs têm k 4 mA/
V2,Vt 0,75 V e ␭ 0,02 V1)
VDD
VOS1
vgs1

gm1vgs1 ro1
a M1 a
io
vO
vI v
a M2 RL a Ro
gm2vgs2 ro2 o

vgs2
VOS2
VSS
(a) (b)
FIGURA 4.81 (a) Estágio de saída push-pull FC e (b) equivalente ca para encontrar sua resistência de
saída Ro.
duas metades de cada amplificador com diferentes razões W/L, é modelado via tensões de offset
VOS1 e VOS2.
• A realimentação negativa, além de linearizar a CTT, reduz a resistência de saída Ro de forma
significativa. Para comprovar, defina todas as fontes independentes iguais a zero e aplique uma
fonte de teste vo como na Fig. 4.81b. Pela LKC,
Agrupando os termos, obtemos
(4.169)
que mostra um efeito benéfico duplo da realimentação negativa em relação à resistência de saída:
(a) ela aumenta a importância das transcondutâncias gm já que 1/gm ro e (b) ela multiplica as
transcondutâncias pelo ganho a para reduzir ainda mais Ro.
EXEMPLO 4.30
Considere os MOSFETs da Fig. 4.81a dispositivos casados com k 4 mA/V2, Vt 0,75 V e ␭ 0,02
V1. Também, assuma VDD VSS 5,0 V e a 10 V/V.
(a) Especifique VOS1 e VOS2 para uma corrente quiescente IQ 125 ␮A.
(b) Encontre o valor de Ro para o estado de repouso (standby).
(c) Encontre vO se vI 4,0 V e RL 1 k.
(d) Use o PSpice para exibir vO, iL, iD1, iD2, vG1 e vG2 versus vI para 5 V < vI < 5 V. Comente seus
resultados.
Solução
(a) Em repouso (vO vI 0), ambos os FETs estão saturados, então impomos
para obter VOV(SBY) 0,25 V. A tensão de porta necessária para M1 em repouso é VG1(SBY)
VDD Vt VOV(SBY) 5 0,75 0,25 4 V. Porém, VG1(SBY) é gerada pelo AOP superior como
VG1(SBY) a(vP vN), de modo que, impondo 4 10[0 (VOS1)] fornece VOS1 0,4 V. Com
FETs casados temos, por simetria, VOS2 VOS1 0,4 V.
(b) Em repouso, temos gm1 gm2 2IQVOV(SBY) 2 125 1060,25 1(1 k) e ro1 ro2
1(␭ID) 1(0,02 125 106) 400 k, então
que é um valor bastante baixo.

(c) Para vI 4,0 V, esperamos que vO se aproxime de 4 V, indicando que com uma tensão vSD1 relati-
vamente pequena é provável que M1 esteja na região de triodo em que
Também temos, por inspeção
vG1 a(vP vN) a[vO (vI VOS1)] 10(vO (4 0,4)] 10(vO 3,6)
Além disso, esperamos que M2 esteja em corte, de modo que podemos escrever
Eliminando vG1 e iD1 e resolvendo, obtemos a solução fisicamente aceitável vO 3,88 V (bastante
próxima de 4 V, como esperado). Substituindo novamente, obtemos vG1 2,82 V. Como vSD1
vOV1 (1,12 V 1,43 V), o FET está, de fato, na região de triodo.
(d) Usando o circuito do PSpice da Fig. 4.82a, obtemos a CTT da Fig. 4.82b, que é bastante linear ao
longo de uma ampla OVS. Os gráficos da Fig. 4.83a confirmam que para vI 0, o AOP fornece
vG1 4 V e vG2 4 V para garantir as sobretensões de condução de 0,25 V necessárias para po-
larizar ambos os FETs em IQ 125 ␮A. À medida que vI se afasta de 0 V, um dos FETs é desliga-
do enquanto que o outro assume a tarefa de alimentar a carga. Os gráficos da Fig. 4.83b destacam
ainda outros aspectos, mostrando como os amplificadores operacionais distorcem previamente
as tensões de porta vG1 e vG2 com o objetivo de garantir uma característica de transferência de
tensão razoavelmente linear, especialmente para os extremos da OVS. A ação de pré-distorção
por realimentação negativa vai ser investigada em mais detalhes no Capítulo 7.
VDD (5 V)
VOS1 iD1
U1 5
vG1
a
M1
Saída vO (V)
vO
U2 0
vI vG2
RL
iL
a M2 1 k

0 VOS2 iD2 0
VSS (5 V) 5
5 0 5
Entrada vI (V)
(a) (b)
FIGURA 4.82 (a) Circuito do PSpice do estágio push-pull FC do Exemplo 4.30 e (b) sua CTT. (Ambos os FETs
têm k 4 mA/V2, Vt 0,75 V e ␭ 0,02 V1; ambos os AOPs têm a 10 V/V e VOS 0,4 V.)
䊉
5 5
iD2 iD1
vG1
Correntes (mA)
Saídas (V)
0 0 vO
vG2
iL
5 5
5 0 5 5 0 5
Entrada vI (V) Entrada vI (V)
(a) (b)
FIGURA 4.83 (a) Corrente e (b) curvas de transferência de tensão para o circuito do PSpice da Fig. 4.82a.
APÊNDICE 4 A Editando Netlists do SPICE

Os modelos de MOSFET disponíveis na biblioteca Eval da Versão 9.2 do PSpice se referem a dis-
positivos com corpo e fonte conectados juntos. No entanto, se quisermos investigar o efeito de corpo,
podemos facilmente desatar os dois terminais e conectar o corpo ao MNV no caso de MOSFETs canal
n ou ao MPV no caso de MOSFETs canal p editando adequadamente a netlist do circuito. (A netlist
é um código interno para o qual o PSpice converte automaticamente o circuito que foi desenhado no
Schematic Capure, antes de executar a simulação real.)
Para ilustrar, considere o exemplo do PSpice da Fig. 4.27. Depois de criar o esquemático do
circuito via comandos Place → Part e Place → Wire, primeiramente usamos os comandos PSpice →
Create Netlist para direcionar o PSpic para gerar a netlist e, então, usamos os comandos PSpice →
View Netlist para visualizá-la. Como resultado, as seguintes linhas de código:
* source CKT_of_Fig_4.27
M_M1 VDD I O O Mn
V_V1 VDD 0 5Vdc
V_V2 0 VSS 5Vdc
V_vS I 0 0Vdc
I_ID O VSS DC 250uA
Estamos interessados na segunda linha, que se refere ao MOSFET M1 da Fig. 4.27, renomeado pelo
PSpice como M_M1. As entradas restantes nessa linha se referem aos nós do circuito aos quais o Dreno,
a Porta, a Fonte e o Corpo (nesta ordem) estão conectados. Esses são, respectivamente, a fonte de ali-
mentação (VDD), o nó de entrada (I), o nó de saída (O) e novamente o nó de saída (O). A última entrada
(Mn) se refere ao modelo do PSpice para M1, que foi criado de acordo com o Apêndice 3A para refletir
as características listadas na legenda da Fig. 4.27. Esse modelo é
.model Mn NMOS(Kp=100u Vto=0.5V Lambda=0.05 Gamma=0.75
+ Phi=0.6)
Agora editamos (sobrescrevemos) a netlist modificando a segunda linha conforme a seguir:

M_M1 VDD I O VSS Mn W=10u L=1u
V_V1 VDD 0 5Vdc
V_V2 0 VSS 5Vdc
V_vS I 0 0Vdc
I_ID O VSS DC 250uA
O corpo, previamente conectado à fonte (O), é agora conectado à fonte de alimentação negativa (VSS).
Além disso, o nome do modelo (Mn) é seguido pelas especificações da largura e do comprimento do
canal (W=10u L=1u). Isso é particularmente conveniente em circuitos com vários transistores, em que
todos os FETs compartilham os mesmos parâmetros de processo como especificado em um modelo
comum (Mn, neste caso), porém cada dispositivo tem seus valores individuais de W e L atribuídos na
linha da netlist onde o dispositivo aparece.
Uma vez editada a netlist, devemos salvá-la via comandos File → Save. Finalmente executamos
a simulação do circuito referente à netlist modificada via comandos PSpice → Run, como de costume.
REFERÊNCIAS
1. P. R. Gray, P. J. Hurst, S. H. Lewis, and R. G. Meyer, Analy- 5. A. S. Sedra and K. C. Smith, Microelectronic Circuits, 6/E,
sis and Design of Analog Integrated Circuits, 5/E, Wiley Oxford University Press, 2010.
and Sons, 2009. 6. R. C. Jaeger and T. N. Blalock, Microelectronic Circuit De-
2. R. S. Muller and T. I. Kamins, Device Electronics for Inte- sign, 2/E, McGraw-Hill, 2004.
grated Circuits, 2/E, J. Wiley and Sons, 1986. 7. D. A. Johns and K. Martin, Analog Integrated Circuit De-
3. P. E. Allen and D. R. Holberg, CMOS Analog Circuit De- sign, Wiley and Sons, 1997.
sign, 2/E, Oxford University Press, 2002. 8. H. Camenzind, Designing Analog Chips, www.designinga-
4. R. T. Howe and C. G. Sodini, Microelectronics: An Integra- nalogchips.com, 2005.
PROBLEMAS
4.1 Considerações de projeto em circuitos (e) Repita o item (a) se os TBJs têm VA 50 V.
monolíticos (f) Repita o item (e) se o coletor de Q1 é retirado do terra
e ligado à alimentação de 10 V.
4.1 Reconsidere o circuito do Exemplo 4.1, trabalhando com
o circuito da Fig. 4.2a.
(a) Como a saída vO é afetada se VBE1 é 1 mV maior do IC1 IC2
que o valor calculado no exemplo?
(b) E se VBE4 é 1 mV maior do que o valor calculado?
Q1 Q2
(c) Se vi Vimcos␻t, estime o valor máximo de Vim para o
qual a saída é ainda uma onda senoidal relativamente VE
não distorcida. Justifique qualquer aproximação que
você possa estar fazendo. 1 mA
(d) O que acontece se o valor de Vim é aumentado para o
dobro do valor encontrado no item (c)? Ilustre esbo- VEE
çando vO(t).
FIGURA P4.2
4.2 (a) Se os TBJs da Fig. P4.2 têm Is1 Is2 1,0 fA, VA
e correntes de base desprezíveis, encontre IC1, IC2
e V E. 4.3 Em tecnologia de CIs MOS, um divisor de tensão é nor-
(b) Repita o item (a) se Is1 Is2 6 fA. malmente implementado via uma combinação série de
(c) Repita o item (a) se os TBJs são descasados com Is1 FETs conectados como diodo a fim de evitar o uso de re-
4 fA e Is2 3 fA. sistores, que são indesejáveis em tecnologia de circuitos
(d) Repita o item (a) se os TBJs são perfeitamente casa- integrados. Um exemplo é mostrado na Fig. P4.3.
dos, porém Q1 está 1°C acima de Q2. (a) Assumindo k 50 ␮A/V2, Vt0 0,5 V, ␥ 0,4 V1/2,
Sugestão: use a conhecida regra prática para pergun- ␭ 1/(25 V) e |2␾p| 0,6 V, especifique razões W/L
tar a você mesmo que tensão VB1 seria necessária na apropriadas para M1 e M2 de modo que com VDD
base de Q1 para garantir correntes de coletor idênticas; 3 V, o circuito fornece V VDD/2 enquanto dissipa
então, o que acontece se VB1 é retornada para 0 V? PD 100 ␮W.
(b) Encontre V e PD se VDD é reduzida para 2 V. (a) Se VDD 5 V e os FETs estão polarizados em 200
␮A, estime vO(min) e vO(max), os limites inferior e supe-
rior da excursão da saída linear (para simplificar seus
VDD
cálculos, assuma ␭p ␭n 0 neste passo).
(b) Encontre VGS e VSG de modo que o nó de saída é pola-
M1 rizado exatamente no meio da região linear.
(c) Encontre o ganho a vo/vi.
V (d) Como VO é afetada se VGS é 10 mV maior do que o
M2 valor calculado no exemplo?
(e) O que acontece se VSG é 10 mV maior do que o valor
calculado?
(f) Se vi Vimcos␻t, estime o valor máximo de Vim para o
qual a saída ainda é relativamente uma onda senoidal
FIGURA P4.3
não distorcida. Justifique qualquer aproximação que
você possa estar fazendo.
4.4 No Capítulo 3, percebemos que conectando uma resis-
tência de realimentação entre os terminais de saída e de
VDD
entrada de um inversor CMOS iria polarizá-lo exatamente
no meio de sua região linear de operação. Em tecnolo-
gia de circuitos integrados, resistores são indesejáveis, de
modo que o circuito da Fig. P4.4 utiliza o FET M3 para VSG4
realizar a mesma função. Como M1 e M2 drenam correntes M4
de porta nulas, M3 opera na origem de suas características vO VO vo
iD-vDS, em que ele funciona como uma resistência rDS.
M1
(a) Assumindo k n 2,5k p 100 ␮A/V2 e Vtn0 Vtp0
0,5 V, especifique razões W/L apropriadas para os três vI 0 vi IS1

dispositivos de modo que com VDD 3 V, o inversor VGS1
é polarizado em Vt VO VDD/2 com rDS 1 M
e ele dissipa PD 150 ␮W. Como M3 está sujeito ao
efeito de corpo, assuma ␥ 0,4 V1/2 e |2␾p| 0,6 V FIGURA P4.5
para encontrar Vt3.
(b) O que acontece se, devido a um erro de conexão, os 4.6 (a) Encontre ID1, ID2 e VS no circuito da Fig. P4.6 para
terminais de porta e de corpo de M3 são trocados en- o caso de FETs casados com k1 k2 200 ␮A/V2,
tre si, de modo que a porta vai para o terra e o corpo Vt1 Vt2 0,5 V e ␭1 ␭2 0.
vai para VDD? Como PD é alterada? (b) Repita se os FETs são descasados com k1 205 ␮A/
Sugestão: considere a estrutura do MOSFET canal n da V2, k2 190 ␮A/V2, Vt1 0,48 V e Vt2 5,1 V.
Fig. 3.1. Sugestão: pergunte a você mesmo que tensão VG1
seria necessário aplicar à porta de M1 para garantir
VDD correntes de dreno idênticas; então, o que acontece se
você levar VB1 de volta para zero?
(c) Repita o item (a) se os FETs têm ␭ 1/(20 V).
M1 (d) Repita o item (c) se o dreno de M1 é retirado do terra
M3 e ligado à alimentação de 5 V.
vI vO
M2 ID1 ID2
M1 M2
VS
FIGURA P4.4
200 A
4.5 O circuito da Fig. P4.5 é o análogo CMOS da versão bipo-
lar da Fig. 4.2 e sua análise segue uma linha de raciocínio
similar à do Exemplo 4.1. Considere que M1 tem kn 400 VSS
␮A/V2, Vtn 1,0 V e ␭n 1/(25 V) e que M2 tem kp 175
FIGURA P4.6
␮A/V2, Vtp 0,75 V e ␭p 1/(20 V).
4.2 Revisão das características e dos modelos de (b) Repita o item (a), porém com r␮ 50 M. Repita o
TBJs item (a), porém com r␮ 50 M e para os seguintes
casos importantes:
4.7 (a) Suponha que a tensão VBE na Fig. P4.7 foi ajustada (c) RL r␮,
para IC 1,0 mA em VCE 1,0 V. Se a Equação (2.15) (d) RL (␤0 1)ro,
prevê ␤F 1(1120 1600), encontre os compo- (e) RL ro,
nentes de corrente de base IBE e IBB, bem como m. (f) RL r␲. Comente seus resultados e identifique os
(b) Se em VCE 1,0 V a largura de base efetiva é 250 nm dois extremos de projeto monolítico (RC grande) e
e a porção da RCE B-C que se estende para a região discreto (RC pequeno).
de base tem uma largura de 20 nm, preveja os valores (g) Repita o item (a), porém com RE Re.
de IC e IB em VCE 6,0 V (assuma que a junção BC
tem um potencial interno de 0,75 V e um coeficiente
vo
de gradiente de 0,4). Quais são os valores de ro e r␮?
Qual é o valor de VA?
RL
ii
IC
vi
IB
RE
VCE
VBE

FIGURA P4.9
FIGURA P4.7 4.10 (a) Assumindo que a corrente drenada por RE na Fig.
P4.10 se divide igualmente entre os dois TBJs, en-
4.8 A Fig. P4.8 mostra o equivalente ca de um amplificador contre Ri, Ro e vo /vi se ␤0 200, VA 50 V e VBE(on)
EC acionado por corrente. Considere que o TBJ tem gm 0,7 V.
1/(10 ), r␲ 1,5 k, ro 30 k e r␮ 18 M e assuma Sugestão: lembre-se de que para análises ca, Q2 fun-
que ib é uma corrente ca de 1 ␮A. ciona como um diodo com resistência ca re.
(a) Encontre as tensões ca vb, ve e vc se RE 0 e RL . (b) Qual é a função desempenhada por Q2 nesse circuito?
Para ver o efeito de r␮, faça os cálculos primeiro assu- O que acontece se removermos Q2 do circuito?
mindo r␮ e depois usando r␮ 18 M. Observe
que a resistência r␮ é submetida ao efeito Miller, de
10 V
modo que refletida para a base, r␮ é dividida por 1
a, em que a vc/vb.
(b) Repita o item (a), porém com uma carga na saída de RC
RL ro 30 k. Ro
15 k
(c) Repita os itens (a) e (b), porém com uma resistência
vo
de degeneração de emissor de RE 0,5 k.
vc Q1 Q2
vb vi

RL Ri
ib ve RE 9,3 k
RE
10 V
FIGURA P4.8 FIGURA P4.10
4.9 O TBJ no circuito ca da Fig. P4.9 tem gm 1/(25 ), r␲ 4.11 No circuito BiMOS da Fig. P4.11, o seguidor de emissor Q
5 k, ro 50 k e r␮ 50 M. Adicionalmente, ii é uma é polarizado pelo FET tipo depleção M, aqui operado como
fonte ca de 1 ␮A. um sumidouro de corrente. Assuma que o TBJ tem ␤F
(a) Encontre as tensões ca vi e vo para o caso ideal RE 200, VA 50 V, VBE(on) 0,7 V e VCE(EOS) 0,2 V e que o
RL r␮ . FET tem Vt 1,0 V, k’ 100 ␮A/V2 e ␭ 1/(25 V).
(a) Especifique a razão W/L para polarizar o TBJ em larizar Q1 de modo a garantir 0 V cc no emissor de Q1
5 mA. evitando, assim, a necessidade de qualquer capacitor de
(b) Encontre Ri, Ro e o ganho a vo /vi. acoplamento ca.
(c) Estime vO(max) e vO(min), os limites superior e inferior (a) Encontre Ri, Ro e o ganho de transcondutância io /vi se
da excursão linear da saída, assim como os valores ␤F 250 e VA 75 V.
correspondentes de vI. (b) Encontre o ganho de tensão global vo /vi se a carga é
uma resistência R2 5,0 k.
(c) Justifique a afirmativa de que o ganho de tensão do
5V
item (b) poderia ter sido estimado como vo /vi > R2/R1.
Sob que condições essa afirmativa é válida?
Q
vi 10 V
Ri vo
M
Ro io LD 9,3 k
Ro vo
5V
Q1 Q2
FIGURA P4.11 R1
1,0 k
4.12 As características de um seguidor de emissor podem ser vi
10 k
feitas muito próximas do ideal por meio do uso da reali- Ri
mentação negativa, um tema que será explorado em mais
detalhes no Capítulo 7. O circuito da Fig. P4.12, conheci- 10 V
do como super seguidor de emissor, usa Q1 como o segui- FIGURA P4.13
dor de tensão propriamente dito e Q2 fornece realimenta-
ção negativa em torno de Q1.
4.3 Revisão das características e dos modelos de
MOSFETs
5V
4.14 Um projetista de CIs MOS está usando uma caracteriza-
ção de processo por ␭ 0,04 ␮m/V e k 100 ␮A/V2.
1 mA (a) Se o projetista deseja alcançar aintrínseco 50 V/V
em ID 100 ␮A e com VOV 0,4 V, quais são os
Q2 valores necessários de W e L? O que acontece com
aintrínseco se:
Q1 (b) o valor de W é dobrado?
vi (c) o valor de L é dobrado?
Ri vo
(d) o valor de VOV é dobrado?
2 mA (e) Se o valor de L encontrado no item (a) é dobrado e o
Ro valor de W encontrado item (a) é reduzido à metade,
5V
encontre VOV para aintrínseco 80 V/V. Qual é o valor
correspondente de ID?
FIGURA P4.12 4.15 Na Fig. P4.15, M1 é projetado para operar como um sumi-
douro de corrente e M2 como uma fonte de corrente. Se M2
(a) Esboce o equivalente ca do circuito substituindo cada tivesse seus terminais de fonte e de corpo ligados juntos,
TBJ por seu equivalente de pequenos sinais consis- não haveria diferença na operação dos dois FETs. No en-
tindo de gm, r␲ e ro (ignore r␮, para simplificar). En- tanto, M2 está sujeito ao efeito de corpo, de modo que sua
tão, use o método do sinal de teste para encontrar operação vai diferir da operação de M1. Queremos inves-
uma expressão para a resistência de saída Ro. tigar essa diferença e verificar qual dos dois dispositivos
(b) Assumindo que ambos os TBJs têm ␤0 100 e VA se aproxima mais do comportamento de fonte/sumidouro
50 V, calcule Ro, compare com o valor fornecido por ideal. Considere que ambos os FETs têm k 500 ␮A/V2,
um seguidor de emissor com um único TBJ operando Vt0 1,0 V e ␭ 1/(25 V). Adicionalmente, assuma
em IC 1 mA e comente seu resultado. ␥ 0,5 V1/2 e |2␾p| 0,65 V.
4.13 No circuito da Fig. P4.13, o estágio BC Q1 é usado como (a) Calcule I1 e Ro1 na fronteira de saturação para M1. En-
um conversor tensão-corrente (VI). A função de Q2 é po- tão, encontre o valor de vL1(max) para o qual M1 ainda
está saturado. Qual é a variação percentual em I1 para (c) Estime vO(min) e vO(max), os limites inferior e superior da
um decréscimo por volt em vL1 abaixo de vL1(max)? região linear de operação.
(b) Calcule I2 e Ro2 na fronteira de saturação para M2. En-
tão, encontre o valor de vL2(max) para o qual M2 ainda
5V
está saturado. Qual é a variação percentual em I2 para
um decréscimo por volt em vL2 abaixo de vL2(max)?
(c) De quanto a largura W2 deve ser alterada se quiser-
mos que I2 na fronteira de saturação de M2 seja igual M2
a I1 na fronteira de saturação de M1? Isso afeta a va- vo
riação percentual em I2 para um decréscimo por volt M1
em vL2? Comente seus resultados. Ro
vi

3V
FIGURA P4.17
M2
vL1 LD1
4.18 O MOSFET tipo depleção canal n M1 da Fig. P4.18 opera
como um amplificador FC e o MOSFET canal n M2 como
Ro1
I1 I2 uma carga ativa.
M1
Ro2 (a) Se k 100 ␮A/V2, Vt0 1,0 V, ␭ 1/(25 V), ␥
vL2 LD2 0,4 V1/2 e |2␾p| 0,6 V, especifique razões W/L para
os dois dispositivos de modo que, com VDD 5 V, o
nó de saída é polarizado em VO 3,0 V e os FETs
drenam ID 50 ␮A.
FIGURA P4.15 (b) Encontre Ro e a vo /vi.
(c) Estime vO(min) e vO(max), os limites inferior e superior da
região linear de operação.
4.16 (a) Assumindo que o FET da Fig. P4.16 está operando
(d) Suponha que o corpo de M2 é retirado do terra e li-
no modo ativo, deduza uma expressão para a resistên-
gado à fonte e que a razão W2 /L2 é feita igual à razão
cia de pequenos sinais R.
W1 /L1. Se a tensão VDD é ajustada de modo a manter
(b) Discuta os casos limites RS → 0 e ro → e justifique-
a saída VO inalterada em 3,0 V, qual é o novo valor
-os em termos de propriedades conhecidas do MOS-
de VDD e como os valores de Ro e a são modificados?
FET.
Comente seus resultados.
Sugestão: substitua o FET por seu modelo de peque-
nos sinais e use o método do sinal de teste.
VDD
R M2
vo
M1
Ro
RS vi

FIGURA P4.18
FIGURA P4.16
4.19 Considere que M1 e M2 na Fig. P4.19 são dispositivos ca-
4.17 O MOSFET tipo depleção canal n M1 da Fig. P4.17 é um
sados com k 200 ␮A/V2, Vt 1,0 V e ␭ 1/(50 V).
amplificador FC que não requer polarização cc da fonte e
Adicionalmente, assuma que M3 tem k’ 30 ␮A/V2, Vt
o MOSFET canal p M2 é sua carga ativa.
1,0 V e ␭ 1/(30 V).
(a) Se kp kn 200 ␮A/V2, Vtp Vtn 1,0 V, ␭n
(a) Especifique a razão W3/L3 de modo a polarizar o nó
1/(50 V) e ␭p 1/(30 V), encontre a tensão cc VO na
de saída em VO 0 V.
saída e a potência cc PD absorvida pelo circuito.
(b) Encontre Ro e vo/vi.
(b) Encontre Ro e vo/vi.
(c) Estime vO(min) e vO(max), os limites inferior e superior da VDD

região linear de operação.
I1
3V
M2
M3 M1
vi vo
vo
I2
M1 M2 Ro
vi
VSS
200 A
FIGURA P4.21
3V
4.22 O circuito da Fig. P4.22 deve absorver IO 1 mA em Ro
FIGURA P4.19 100 k. Como o FET tem ro 20 k, o circuito usa dege-
neração de fonte para aumentar a resistência obtida olhan-
4.20 Na Fig. P4.20 o seguidor de fonte M1 é polarizado pelo su- do para o dreno.
midouro de corrente M2. Considere k’ 100 ␮A/V2, ␭ (a) Se k 2 mA/V2 e Vt0 0,5 V, encontre os valores
1/(15 V), ␥ 0,4 V1/2 e |2␾p| 0,6 V. Adicionalmente, necessários de RS e VG, assumindo ␥ 0.
assuma que M1 tem Vt0 0,5 V e que M2 tem Vt0 1,0 V. (b) Se ␥ 0,48 V1/2 e |2␾p| 0,6 V, recalcule os valores
(a) Especifique as razões W/L dos dois dispositivos para necessários de RS e VG e encontre o valor resultante
polarizar a saída em VO 2 V e os FETs em ID de Ro.
300 ␮A.
(b) Encontre Ro e vo/vi. VDD
5V IO LD
M1 Ro
vi Ri vo
M2 VG
RS
Ro
5V FIGURA P4.22
FIGURA P4.20
4.4 Configurações de Darlington, “cascode” e
4.21 Existem situações em que a resistência de saída do segui- cascata
dor de fonte Ro, que é dominada por 1/(gm gmb), não é
suficientemente baixa devido à conhecida baixa transcon- 4.23 (a) Na configuração de Darlington da Fig. P4.23, subs-
dutância do FET. Uma maneira inteligente de diminuir Ro titua cada TBJ por seu modelo de pequenos sinais e
é via realimentação negativa, um tema que será explorado use o método do sinal de teste para encontrar uma
em detalhes no Capítulo 7. O circuito da Fig. P4.21, co- expressão para a resistência Rc obtida olhando para o
nhecido como superseguidor de tensão, usa M1 como o coletor do dispositivo composto.
seguidor de tensão propriamente dito e M2 para fornecer (b) Discuta os casos limites I → 0 e I → IC2.
realimentação negativa em torno de M1. (Observe que para
o circuito funcionar devemos ter I2 > I1.) Rc
(a) Desenhe o equivalente ca do circuito substituindo
cada FET por seu modelo de pequenos sinais, consis-
tindo de gm, ro e gmb (quando for o caso). Q1
(b) Use o método do sinal de teste para desenvolver uma Q2
expressão para a resistência de saída Ro e verifique
I
que a realimentação negativa reduz a resistência de
saída de M1 em cerca gm2ro1.
(c) Assumindo ␹ 0,1, calcule vo /vi e Ro se ambos os
FETs têm gm 1 mA/V e ro 20 k. FIGURA P4.23
4.24 (a) No circuito Sziklai da Fig. P4.24, substitua cada TBJ 5V

por seu modelo de pequenos sinais e use o método do
sinal de teste para obter uma expressão para a resis-
tência ca obtida olhando para cada terminal do dispo-
Q1
sitivo composto, se os outros dois terminais estão no
terra ca. vi
Ri Q2
(b) Assumindo ␤1 ␤2 100 e VA1 VA2 100 V, cal-
cule as resistências anteriores se IC2 1 mA e I 3k
90 ␮A. Comente seus resultados e compare com o vo
circuito de Darlington convencional.
100
E
5V
FIGURA P4.26
B Q1
Q2 4.27 No amplificador Darlington BiMOS da Fig. P4.27, consi-

dere que M tem k’ 100 ␮A/V2, Vt 0,5 V, ␹ 0,2 e que
I
Q tem ␤ 100 e VBE 0,75 V.
(a) Assumindo ␭ 0 e VA , encontre W/L assim
como VG tal que o limite inferior da faixa de saída
C
linear seja vO(min) 1,5 V e o nó de saída esteja pola-
FIGURA P4.24 rizado no ponto médio dessa faixa.
(b) Encontre a vo/vi.
4.25 (a) No circuito Darlington BiMOS da Fig. P4.25, substi-
tua cada transistor por seu modelo de pequenos sinais 5V
e use o método do sinal de teste para encontrar uma
expressão para a resistência ca obtida olhando para
cada terminal do dispositivo composto, se os outros 1k
dois terminais estão no terra ca.
vo
(b) Calcule as resistências anteriores se gm1 0,5 mA/V, M
gm2 50 mA/V, ro1 ro2 50 k e r␲2 2,0 k.
vi
Q
C
VG 3k

G M1
Q2 FIGURA P4.27
I
4.28 (a) Para o par CC-BC da Fig. P4.28, encontre Ri, Ro e o
ganho vo/vi para o caso RE1 RE2 0. Assuma TBJs
E casados com ␤0 200 e VA .
(b) Repita, porém para o caso RE1 RE2 100 .
FIGURA P4.25
10 V
4.26 Assumindo ␤1 150, ␤2 100, VBE1(on) 0,7 V, VBE2(on) RC
0,8 V e VA1 VA2 , encontre Ri e a vo/vi no buffer vo
Darlington da Fig. P4.26. 15 k
Q1 Q2 Ro
vi RE1 RE2
Ri
REE 10 k
10 V
FIGURA P4.28
4.29 (a) Para o par CC-EC da Fig. P4.29 encontre a razão Is2 / VDD
Is1 entre as correntes de saturação dos dois TBJs que
vão polarizar o nó de saída em VO 5 V (assuma I
correntes de base desprezíveis).
vo
(b) Se ␤npn 4␤pnp 200 e VAn 2VAp 80 V, encontre
M3
Ri, Ro e a vo/vi. Ro

VG3
10 V
Q2

VB2

RE RC
93 k 10 k Q1
vo
vi Ri

Q1 Q2 Ro
VBE1
vi
Ri
FIGURA P4.33
FIGURA P4.29
4.34 Uma maneira engenhosa de aumentar a resistência de
4.30 (a) Um “cascode” bipolar é implementado com TBJs saída do “cascode” MOS sem sacrificar a sua OVS é usar
tendo gm 1/(25 ), r␲ 2,5 k e ro 50 k (para um AOP no arranjo de realimentação negativa da Fig.
simplificar, assuma r␮ ). Desenhe seu equivalente P4.34. Usando o método do sinal de teste, obtenha uma
ca substituindo cada TBJ por seu equivalente de pe- expressão para Ro e mostre que para um ganho a elevado,
quenos sinais e encontre todas as tensões e correntes Ro agm2ro1r22. Qual é a OVS?
no circuito para o caso em que a tensão vi foi ajustada
para vbe2 1 mV. Cheque seus resultados verificando VDD
se a LKC é atendida em vc1 e vo.
(b) Encontre a carga de saída RL que vai reduzir vo para I
metade do valor do item (a) para o mesmo valor de vi
vo
e verifique novamente via LKC.
M2
4.31 (a) Suponha que os FETs no “cascode” da Fig. 4.37a te- a Ro
nham gm 1/(2 k), ro 25 k e ␹ 0,2. Encontre VOV1

as tensões de todos os nós no circuito se vi é um sinal
ca de 1 mV. M1
(b) Repita, se a saída é terminada em uma carga RL tal vi
que RL Ro.

4.32 O “cascode” telescópico MOS da Fig. 4.38 utiliza um pro- VGS1

cesso caracterizado por k 200 ␮A/V2, Vt0 0,5 V, ␭
0,05 ␮m/V, ␥ 0,65 V1/2 e |2␾p| 0,6 V.
FIGURA P4.34
(a) Especifique valores apropriados de W e L para aintrínseco
20 V/V em ID 100 ␮A e com VOV 0,25 V. Qual
é o valor necessário de VGS1? 4.35 Suponha que os TBJs do “cascode” dobrado da Fig. 4.39a
(b) Encontre VG2 e VG3 de modo que M2 e M3 sejam pola- têm ␤01 150, VA1 75 V, ␤02 50 e VA2 30 V.
rizados exatamente na fronteira de saturação. Qual é (a) Se IPOL 2 mA, ICARGA 1 mA e VBE1 foi ajustada de
o limite inferior vO(min) da região de operação linear? modo a polarizar o nó de saída em 0 V cc, encontre
Ri, Ro, a1, a2 e aoc.
4.33 O “cascode” telescópico BiMOS da Fig. P4.33 usa M3
(b) Assumindo VEC2(on) 0,7 V e VEC2(sat) 0,2 V, especifi-
para aumentar adicionalmente os valores de Ro e aoc forne-
que VB2 de modo que vO(max) 2,5 V. Então, encontre a
cidos pelo “cascode” bipolar. Assumindo que os TBJs têm
amplitude máxima do sinal de entrada tal que ambas as
gm 1/(50 ), r␲ 5 k e ro 100 k (para simplificar,
restrições |vbe2| 5 mV e |vo| 2,5 V sejam atendidas.
considere r␮ ) e que o FET tem gm 1/(2 k), ro
(c) Repita o item (a) se IPOL 1,5 mA, ICARGA 1 mA
30 k e ␹ 0,15, encontre os ganhos de tensão a1, a2 e a3
e VBE1 é ajustada de modo a polarizar o nó de saída
dos transistores individuais, assim como Ro e aoc. Compare
ainda em 0 V cc.
com o caso em que M3 está ausente, de modo que o coletor
(d) Repita o item (a) se IPOL 1,5 mA, ICARGA 0,5 mA
de Q2 é terminado na fonte I e a saída é tomada diretamen-
e VBE1 é novamente ajustada para polarizar o nó de
te do coletor de Q2. Comente sobre as diferenças.
saída ainda em 0 V cc. Compare e comente.
4.36 Considere que os FETs do “cascode” dobrado da Fig. 4.38 Suponha que os transistores do amplificador de três es-
4.39b têm Vt1 Vt2 0,5 V, k1 k2 0,8 mA/V2, ␭1 tágios da Fig. P4.38 têm, respectivamente, gm1 1/(1,25
1/(15 V) e ␭2 1/(10 V). k), gm2 1/(50 ), gm3 1/(10 ) e ␤02 ␤03 150.
(a) Se IPOL 200 ␮A e ICARGA 100 ␮A, encontre a tensão Para simplificar, assuma ro1 ro2 ro3 . Qual é o ga-
requerida VGS1. Então, encontre VG2 tal que vO(max) nho de tensão global vo /vi?
1,0 V.
(b) Se a fonte IPOL tem uma resistência paralela equivalen-
te de 250 k e o sumidouro ICARGA tem uma resistência
paralela equivalente de 5 M, encontre a1, a2 e vo /vi.
(c) Qual é a amplitude máxima de vi que ainda vai produ- 20 k 30 k
zir uma saída vo não distorcida? 10 M
Q3
4.37 Um projetista de CIs, buscando combinar as vantagens de
TBJs e MOSFETs em um “cascode” BiMOS, está ava- 100 k Q2 vo
liando os dois circuitos da Fig. P4.37. Ambos os TBJs têm M1
gm 1/(25 ), r␲ 4 k e ro 50 k (para simplificar, vi 1k
2k

assuma r␮ ) e ambos os FETs têm gm 1/(1 k), ro
20 k e ␹ 0,2.
(a) Encontre Ri, Ro e aoc para cada circuito.
(b) Compare os dois “cascodes” em termos dos três FIGURA P4.38
parâmetros anteriores e defina qual, se houver, é o
melhor. Compare esses dois circuitos com as imple- 4.5 Pares diferenciais
mentações que utilizam apenas TBJs e que utilizam 4.39 No circuito da Fig. P4.39, considere VCC VEE 5 V,
apenas FETs. RC1 RC2 5 k, IEE 1 mA e REE .
(a) Assumindo correntes de base desprezíveis, use as re-
VDD gras práticas dos 18 mV e 60 mV para prever iC1, iC2,
vO1, vO2 e vOD para as seguintes combinações de tensão
I de entrada: (vI1, vI2) (0 V, 0 V), (0,25 V, 0,25 V),
vo (1,0 V, 1,0 V), (18 mV, 0 V), (6 mV, 30 mV),
M2 (46 mV, 100 mV), (40 mV, 100 mV), (12 mV,
Ro 30 mV), (0,12 V, 0 V) e (0,5 V, 0,2 V).
(b) Se VE0 denota a tensão nos emissores quando vI1 vI2
VG2
0, encontre o valor de vI1 que vai fazer a tensão nos
emissores aumentar para VE0 18 mV. Qual é o valor
Q1 correspondente de vOD?
vi (c) Assumindo ro , estime vod se vid (5 mV)cos␻t.
Ri

VBE1
VCC
(a)
RC1 RC2
VCC vO1 vOD vO2
I Q1 Q2
vo vI1 vI2

Q2 Ro IEE REE

VB2

M1
VEE
vi
Ri FIGURA P4.39

VGS1
4.40 A Fig. P4.40 é a implementação pnp do conceito de par
EAc. Considere VEE VCC 6 V, RC1 RC2 5 k,
(b) IEE 1 mA e REE .
(a) Encontre vO1, vO2 e vOD, se vI1 vI2 0.
FIGURA P4.37
(b) O que acontece se vI1 vI2 1,0 V? E se vI1 vI2 (b) Assumindo correntes de base desprezíveis, encontre
1,0 V? as tensões totais vO1 e vO2 (expresse cada tensão como
(c) Encontre vO1, vO2 e vOD, se vI1 30 mV e vI2 0. a soma de seus componentes cc e ca).
(d) Se vI1 0, encontre vI2 de modo que vOD 4 V. (c) Encontre vod se uma carga de 30 k é conectada entre
(e) Se VE0 denota tensão nos emissores no item (a), qual os dois coletores.
é a tensão nos emissores no item (b)? E no item (c)? (d) Encontre os sinais totais vO1, vO2 e vOD se RC2 é acidental-
mente reduzido para 10 k. Comente seus resultados.
VEE 4.44 A Fig. P4.44 mostra uma variação de amplificador dife-
rencial que usa degeneração de emissor. Considere VCC
VEE 5 V, RC1 RC2 3,0 k, RE1 RE2 120 e
IEE 1,0 mA.
IEE REE
(a) Se vI2 0, encontre o valor de vI1 para o qual iC1
2iC2 (assuma correntes de base desprezíveis).
(b) Se vI1 25 mV, encontre vI2 de modo que vOD 1,5 V.
Q1 Q2 (c) Usando iterações, encontre vOD se vID 100 mV.
vI1 vI2

vO1 vOD vO2 VCC
RC1 iC1 iC2 RC2
RC1 RC2
VCC
vO1 vOD vO2
FIGURA P4.40
Q1 Q2
RE1 RE2
vI1 vI2
4.41 No circuito da Fig. P4.39, considere VCC VEE 6 V,
RC1 RC2 10 k, IEE 0,45 mA e REE e assuma
IEE
que os TBJs são descasados, com a área de emissor de Q1
sendo 25% maior do que a de Q2.
(a) Se vI1 vI2 0, encontre iC1, iC2 e vOD (assuma cor- VEE
rentes de base desprezíveis).
FIGURA P4.44
(b) Se vI2 0, encontre o valor de vI1 que vai levar vOD
para zero.
(c) Se vI1 vI2 0, encontre R tal que, aumentando 4.45 No circuito da Fig. P4.44 considere VCC VEE 6 V,
uma das resistências de coletor (qual delas?) para (10 RC1 RC2 100 k, e IEE 0,5 mA. Adicionalmente,
k R) e, simultaneamente, diminuindo a outra assuma vI1 (100 mV)cos␻t e vI2 0.
para (10 k R) vai resultar em vOD 0. Quais (a) Especifique valores apropriados para RE1 RE2 de
são as tensões de coletor agora? modo a garantir que ambos os TBJs atendem a res-
trição de pequenos sinais |vbe| 5 mV. Quais são as
4.42 Queremos projetar um par EAc do tipo da Fig. P4.39 de
tensões de emissor resultantes ve1 e ve2?
modo que quando alimentado com vI1 (10 mV)cos␻t e
(b) Encontre vod. Encontre a resistência de pequenos si-
vI2 0, ele produz o maior sinal de saída possível sob a
nais Ri1 obtida olhando para a base de Q1 se ␤0
restrição de que nenhuma tensão de coletor cai abaixo de
250.
0 V evitando, assim, polarizar diretamente as junções BC
dos TBJs. 4.46 O par EAc Q1-Q2 da Fig. P4.46 utiliza os seguidores de
(a) Se VCC VEE 12 V, RC1 RC2 10 k e REE , emissor Q3-Q4 para diminuir as correntes drenadas das
qual é o valor requerido de IEE, assumindo correntes fontes vI1 e vI2 e, assim, elevar as resistências de entrada
de base desprezíveis? ca Ri1 e Ri2 vistas pelas mesmas fontes. Considere VCC
Sugestão: aumentando IEE para elevar a também vai VEE 6 V, RC1 RC2 10 k, RE3 RE4 15 k e
diminuir VO1 e VO2 e, assim, levar os TBJs para mais IEE 1 mA. Também, assuma VBE3 VBE4 0,7 V e ␤F
próximo da saturação. Os instantes mais críticos são 100 para todos os TBJs.
quando vo1 e vo2 alcançam seus picos negativos. (a) Encontre as correntes de base IB3 e IB4 e as tensões de
(b) Assumindo ro , qual é o ganho resultante a? coletor VO1 e VO2 em equilíbrio cc.
Quais são os sinais totais vO1, vO2, e vOD? (b) Se vI1 vi e vI2 0, obtenha expressões para ve1, ve2 e
ve4 em termos de vi.
4.43 No circuito da Fig. P4.40, considere VEE VCC 5 V,
Sugestão: explore a simetria do circuito.
RC1 RC2 12 k, IEE 0,6 mA e REE .
(c) Obtenha expressões para vo1 e vo2 em termos de vi.
(a) Assumindo ro , encontre o ganho a. Encontre vod
Então, assumindo ro , encontre o ganho vod /vi.
se vI1 (8 mV)cos␻t e vI2 0.
(d) Novamente explorando a simetria do circuito, encon- assuma que os FETs têm k’ 1 ␮A/V2, Vt ⫺0,5 V, ␭
tre as resistências de entrada Ri1 e Ri2. 0 e ␥ 0.
(e) Qual é o limite superior em |vi| para o qual a condição (a) Se vI1 vI2 0 V, encontre vO1, vO2 e vS, a tensão nas
|vbe| 5 mV é atendida por todos os TBJs? fontes. Qual é o ganho vod/vid?
(b) Se as entradas são conectadas juntas e alimentadas
por uma tensão comum vIC, qual é o limite inferior
VCC
vIC(min) para o qual os FETs ainda estão saturados?
(c) Encontre a faixa de vID necessária para orientar ISS de
um lado para o outro do par FC, assim como os valo-
RC1 RC2 res de vO1, vO2 e vS nos extremos dessa faixa.
vO1 vOD vO2 (d) Encontre vID de modo que vOD 4 V.
Q3 Q4
vI1 vI2
Q1 Q2 VSS
RE3 RE4
ISS RSS
IEE
M1 VSS M2
VEE
vI1 vI2
FIGURA P4.46 vO1 vOD vO2
4.47 No circuito da Fig. P4.47 considere VDD VSS 3,5 V, RD1 iD1 iD2 RD2
RD1 RD2 10 k, ISS 0,4 mA e RSS . Também,
assuma que os FETs têm k’ 100 ␮A/V2, Vt 0,6 V, ␭
0 e ␥ 0. VDD
(a) Especifique a razão W/L para os FETs que vai produ-
zir vod /vid 10 V/V. FIGURA P4.48
(b) Se vI1 vI2 0V, encontre vO1, vO2 e vS, a tensão nas
fontes. 4.49 Queremos projetar um par FC do tipo da Fig. P4.47 de
(c) Se as entradas são ligadas juntas e alimentadas por modo que, quando alimentado com vI1 (0,2 V)cos␻t e
uma tensão comum vIC, qual é o limite superior em vIC vI2 0, ele produz o maior sinal de saída possível sob a
para o qual os FETs ainda estão saturados? restrição de que nenhum FET jamais deixa a região de sa-
(d) Qual é a faixa de vID necessária para orientar ISS de turação. Os componentes disponíveis são VDD VSS 5
um lado para o outro do par FC? Encontre vO1, vO2 e vS V, RD1 RD2 10 k. Também, assuma que os FETs têm
nos extremos dessa faixa. k’ 100 ␮A/V2, Vt 0,4 V, ␭ 0 e ␥ 0.
(a) Assumindo RSS e supondo que queremos satisfa-
VDD zer a Equação (4.94) por uma ordem de grandeza, ou
4VOV 10 (0,2 V), qual é o valor requerido de ISS?
Quais são as razões W/L requeridas para os FETs?
RD1 RD2 Sugestão: aumentando ISS para elevar a também vai
diminuir VO1 e VO2 e levar os FETs para mais próximo
vO1 vOD vO2 da saturação. Os instantes mais críticos são quando
M1 VSS M2 vo1 e vo2 alcançam seus picos negativos.
(b) Qual é o ganho resultante a? Quais são os sinais to-
vI1 vI2 tais (soma dos componentes cc e ca) vO1, vO2 e vOD?

4.50 Assumindo que a tensão VDD é alta o suficiente para garan-
ISS RSS tir que os FETs estejam sempre em saturação, discuta como
uma CTT do tipo da Fig. 4.47b é afetada se dobrarmos:
(a) a corrente ISS;
VSS (b) as razões W/L dos FETs;
(c) as resistências RD;
FIGURA P4.47 (d) as fontes de alimentação.
(e) O que acontece se uma carga RL 2RD é conectada
4.48 A Fig. P4.48 mostra a implementação com MOSFETs ca- entre os drenos? Em cada caso, qual é o efeito (ex-
nal p do conceito de par FAc. Considere VSS VDD pansão, compreensão, de quanto) sobre a escala hori-
5 V, RD1 RD2 10 k, ISS 0,5 mA e RSS . Também, zontal? E sobre a escala vertical? E sobre o ganho a?
4.51 No circuito da Fig. P4.48, considere VSS VDD 5 V, (b) Repita, porém com IEE 0 e REE 11,3 k. Compa-
RD1 RD2 15 k, ISS 0,3 mA e RSS . Os FETs re os dois casos e comente.
têm k 0,1 mA/V2, Vt 0,5 V, ␭ 0 e ␥ 0, mas 4.54 No circuito FAc da Fig, P4.47 considere VDD VSS
apresentam descasamentos em suas razões W/L, tendo W1/ 2,5 V, RD1 RD2 10 k, ISS 0,2 mA e RSS 200 k.
L1 10 e W2 /L2 15. Também, assuma que os FETs têm k 1,25 2% mA/
(a) Se vI1 vI2 0, encontre vOD e vS, a tensão nos termi- V2, Vt 0,6 V 1% V, ␭ 1/(15 V) e ␹ 0,2.
nais fonte. (a) Usando valores de parâmetros nominais, encontre adm
(b) Se vI2 0, encontre o valor de vI que vai equalizar as e acm.
correntes de dreno e, assim, levar vOD para zero. (b) Investigue como as tolerâncias acima afetam a
4.52 Como sabemos, resistores são indesejáveis em tecnolo- CMRR para o caso de utilização com terminação
gia de circuitos integrados MOS, de modo que o circui- dupla. Encontre seu valor, em dB, para o cenário de
to da Fig. P4.52 utiliza o par de transistores conectados pior caso e para o caso em que as tolerâncias não são
como diodo M3-M4 em vez do par de resistores RD1-RD2. correlacionadas.
Considere VSS VDD 3 V, ISS 200 ␮A e RSS . Sugestão: desenvolva uma expressão para gm /gm em ter-
Também, assuma que os FETs têm Vtn Vtp 0,4 V, mos de k/k e VOV /VOV.
k n 2,5k p 100 ␮A/V2, ␭ 0 e ␥ 0. 4.55 No circuito EAc da Fig. P4.44 considere VCC VEE
(a) Obtenha uma expressão para o ganho a vod/vid. 6 V e RC1 RC2 12 k, RE1 RE2 250 e IEE 0,5
(b) Encontre a relação entre a razão Wn /Ln do nMOS mA. Também, assuma que a fonte IEE tem uma resistência
e a razão Wp /Lp do pMOS que vai resultar em a em paralelo REE 150 k e que os TBJs têm ␤0 125 e
4 V/V. ro 200 k.
(c) Especifique valores apropriados para Wn /Ln e Wp /Lp (a) Usando a análise de meio-circuito, encontre adm, acm,
se a entrada é vid (0,1 V)cos␻t. Imponha 4VOVn Rid, Ric e a CMRR (para utilização com terminação
10 (0,1 V). Qual é o valor de vod? única e dupla).
(d) Encontre os sinais totais vO1 e vO2 (soma dos compo- (b) Se os TBJs apresentam descasamentos de 3% em
nentes cc e ca). suas áreas de emissor AE1 e AE2 e descasamentos de
5% em suas larguras de base efetivas WB1 e WB2,
VDD como a CMRR é afetada (utilização com terminação
dupla)? Considere o cenário de pior caso e o caso em
que os descasamentos não são correlacionados.
M3 M4 Sugestão: desenvolva uma expressão para gm/gm em ter-
vO1 vO2 mos de AE/AE e WB/WB.
vOD 4.56 Considere que os TBJs no amplificador diferencial da Fig.
VSS P4.56 têm ␤0 150 e VA 75 V.
M1 M2
(a) Usando a análise de meio-circuito, encontre adm, acm,
vI1 vI2 Rid, Ric e a CMRR para utilização com terminação
única e dupla.
ISS RSS (b) Se o sumidouro de corrente polarizando Q2 é 10%
maior do que o valor nominal mostrado, como a
CMRR (utilização com terminação dupla) é afetada?
VSS Sugestão: desenvolva uma expressão para gm/gm em ter-
mos de gm1/gm1 e gm2/gm2.
FIGURA P4.52
15 V
4.6 Razão de rejeição de modo comum em pares
diferenciais
10 k 10 k
4.53 Queremos investigar o desempenho do amplificador EAc vOD
da Fig. P4.39 em dois extremos, um sendo quando a po-
larização de emissor é fornecida inteiramente pela fonte 30 k
IEE e, portanto, REE e o outro sendo quando ela é for- Q1 Q2
necida inteiramente pela resistência REE e, portanto, IEE vI1 vI2
300
0. Considere VCC VEE 12 V e RC1 RC2 10 k e
assuma que os TBJs têm ␤0 160 e VA 50 V (assuma 1M 1 mA 1M
r␮ ). 1 mA
(a) Encontre adm, acm, Rid e Ric e a CMRR (para utiliza-
ção com terminação única e dupla), se IEE 1 mA e 15 V
REE .
FIGURA P4.56
4.57 Como sabemos, resistores são indesejáveis em tecnologia 4.7 Tensão/corrente de offset de entrada em pares
de circuitos integrados MOS, de modo que o circuito da diferenciais
Fig. P4.57 utiliza o par M3-M4 em vez do par de resistên-
4.60 Suponha que as áreas de emissor dos TBJs pnp da Fig.
cias RD1-RD2. Considere VDD VSS 2,5 V e RSS 100
P4.40 estão descasadas tal que AE1 1,15AE2. Por outro
k e suponha que a corrente ISS foi ajustada de modo que
lado, os TBJs têm ␤F1 ␤F2 100. Também, VCC VEE
em equilíbrio cc cada FET drena 100 ␮A. Também, assu-
5 V e RC1 RC2 10 k, IEE 0,5 mA e REE .
ma Vtn Vtp 1,0 V, k n 2,5k p 100 ␮A/V2, ␭n 1/
(a) Encontre a tensão de offset de entrada VOS, a corrente de
(10 V), ␭p 1/(20 V) e ␹n 0,2.
polarização de entrada IB (fluindo para dentro ou para
(a) Especifique a razão Wn/Ln para o par M1-M2 de modo
fora dos TBJs?) e a corrente de offset de entrada IOS.
a alcançar gmn 1,25 mA/V e a razão Wp /Lp para o
(b) Repita se ␤F1 150 e ␤F2 75.
par M3-M4 de modo que em equilíbrio cc o circuito
forneça VO1 VO2 0 V. 4.61 No circuito da Fig. P4.39 considere VCC VEE 10 V,
(b) Encontre vO(max) e vO(min), os limites superior e inferior RC1 RC2 10 k, IEE 1 mA e REE . Assumindo
da região linear de operação. correntes de base desprezíveis e VBE 0,7 V, encontre VOS
(c) Encontre adm, acm e a CMRR para utilização com ter- se as tensões de Early são descasadas tal que VA1 50 V e
minação única e dupla. VA2 80 V (com a exceção desse descasamento, todos os
(d) Como um descasamento de 10% no valor de ␭p afe- outros parâmetros no circuito são casados).
ta a CMRR para utilização com terminação dupla? 4.62 A Fig. P4.62 mostra um esquema popular para cancela-
Sugestão: use acm (vo1 vo2)/vic. mento da tensão de offset. Com metades perfeitamente ca-
sadas e o contato deslizante no meio, temos um circuito
VDD
perfeitamente balanceado, fornecendo VC1 VC2 e, assim,
VO 0. Entretanto, movendo o contato deslizante para a
direita ou para a esquerda vai desequilibrar o circuito, de
M3 M4 modo que escolhendo de forma apropriada o sentido e a ex-
tensão desse desbalanceamento deliberado, podemos can-
celar desbalanceamentos intrínsecos do circuito e, assim,
vO1 vOD vO2
anular VO, produzindo uma aparência de circuito sem offset.
M1 VSS M2 (a) Considere VCC VEE 12 V, IEE 1 mA e REE
. Também, suponha que RC1 é 8% maior e RC2 é 5%
vI1 vI2 menor dos que os valores nominais pretendidos de 10

k e suponha que os TBJs são descasados tal que Is1
ISS RSS
é 10,5% maior do que Is2. Se R é um potenciômetro
de 3 k, encontre o ajuste do contato deslizante que
vai produzir VO 0 (especifique o ajuste do contato
VSS
deslizante em termos da porção da resistência de 3
FIGURA P4.57 k atribuída para a esquerda do contato e a porção
atribuída para a direita – por exemplo, 2,5 k para a
esquerda e 0,5 k para a direita).
4.58 No circuito da Fig. P4.52, considere ISS 250 ␮A e RSS
(b) Repita se as resistências RC são permutadas entre
250 k e assuma que os FETs têm kn 1 mA/V2, ␭n 1/
si, de modo que a menor está agora na esquerda e a
(25 V), ␹n 0,2, kp 0,1 mA/V2 e ␭p 1/(20 V).
maior na direita.
(a) Encontre adm, acm e a CMRR para utilização com ter-
minação única e dupla.
(b) Como um descasamento de 10% no valor de gmn VCC
afeta a CMRR para utilização com terminação dupla?
(c) Repita o item (b), porém para o caso de um descasa-
mento de 10% no valor de gmp. R
Sugestão: adapte a Equação (4.111) para este circuito. RC1 RC2
4.59 Suponha que, devido a um erro de produção, os FETs da VO

Fig. P4.47 são grosseiramente descasados, tal que k2
2k1 1,6 mA/V2. Por outro lado, os valores de Vt estão Q1 Q2
casados e, também, vamos assumir ␭ 0 e ␥ 0, para
simplificar. Se RD1 RD2 10 k, ISS 0,3 mA e RSS
100 k, encontre adm (vo1 vo2)/vid e acm (vo1 vo2)/
vic. Então, calcule a CMRR para utilização com termina- IEE
ção dupla.
VEE
FIGURA P4.62
4.63 Um estudante está realizando uma série de medições (a) Se tanto kn quanto kp apresentam tolerâncias de 5%,
simples no circuito da Fig. P4.63 para determinar desca- qual é a máxima tensão de offset de entrada VOS(max)?
samentos nos parâmetros do TBJ. Em cada passo, o es- Sugestão: se você assumir vI2 0, então VOS(max) é o
tudante ajusta VI de modo a levar VO para 0 V e, assim, valor de vI1 necessário para levar vOD para zero sob o
balancear o circuito e então mede VI com o voltímetro. Os cenário de pior caso de descasamento.
valores dos componentes são VCC VEE 6 V e RC1 (b) Como VOS(max) e adm são afetados se kn é quadru-
RC2 10 k. plicado, ainda com a mesma tolerância como no
(a) Com RB1 RB2 0, o estudante primeiro ajusta VI item (a)?
para balancear o circuito e depois ajusta IEE para co- (c) Repita o item (b), porém se kp (em vez de kn) é agora
locar as tensões de coletor exatamente em 1,0 V. Se é quadruplicado, ainda com tolerâncias de 5%.
encontrado que VI 2,5 mV, qual é a relação entre 4.67 No circuito CMOS da Fig. P4.57 considere VDD VSS
as correntes de saturação Is1 /Is2? 2,5 V, ISS 300 ␮A e RSS . Também, assuma que os
(b) Com RB1 0 e RB2 1,0 k, o estudante encontra FETs têm Vtn Vtp 1,0 V, k n 2,5 k p 100 ␮A/
que, para balancear o circuito, é necessário agora VI V2, ␭n 1[(7,5 2,5) V], ␭p 1[(22,5 4.5) V])
4,5 mV. Quais são os valores de IB2 e ␤F2? e ␥n 0.
(c) Com RB1 1,0 k e RB2 0, o estudante encon- (a) Usando os valores nominais de ␭n e ␭p, especifique a
tra que, para balancear o circuito, é necessário agora razão Wp /Lp para o par M3-M4 de modo que em equi-
VI 0 V. Quais são os valores de IB1 e ␤F1? líbrio cc, o circuito fornece VO1 VO2 0 V. Adicio-
(d) Preveja VI com RB1 RB2 1,0 k. nalmente, especifique a razão Wn /Ln para o par M1-M2
(e) Qual é a tensão de offset de entrada VOS, a corrente de modo a alcançar VOVn 0,5 V.
de polarização de entrada IB e a corrente de offset de (b) Dada as variabilidades anteriores de ␭n e ␭p, qual é a
entrada IOS? máxima tensão de offset de entrada VOS(max)?
Sugestão: se você assumir vI2 0, então VOS(max) é o valor
VCC de vI1 necessário para levar vOD para zero sob o cenário de
pior caso de descasamento.
4.68 No circuito CMOS da Fig. P4.68 assuma FETs casados
RC1 RC2 com Vtn Vtp 1,0 V, kn kp 1 mA/V2 e ␭n ␭p
1/(10 V). Estime o valor de VOS para o pior caso, se todos
VO
os três parâmetros apresentam tolerâncias de 5%.
RB1 RB2 Sugestão: investigue uma metade de cada vez e, então,
Q1 Q2
explore a simetria do circuito para generalizar.
VI

1,5 V
IEE
VEE M3 M4
FIGURA P4.63
vO1 vOD vO2
vI1 vI2
4.64 No circuito da Fig. P4.44, considere RC1 RC2 10 k, M1 M2
RE1 RE2 100 e IEE 1 mA. Se as resistências têm
tolerância de 2,5% e as correntes de saturação Is1 e Is2
apresentam descasamento de 5%, encontre a máxima
tensão de offset de entrada VOS(max). 1,5 V
Sugestão: se você assumir vI2 0, então VOS(max) é a o va- FIGURA P4.68
lor de vI1 necessário para levar vOD para zero sob o cenário
de pior caso de descasamento.
4.8 Espelhos de corrente
4.65 No circuito pMOS da Fig. 4.48, considere ISS 200 ␮A,
RSS , RD1 16 k e RD2 14 k. Também, assuma 4.69 No circuito da Fig. P4.69, considere VCC 10 V e R
que os FETs têm k1 0,9 mA/V2, k2 1,2 mA/V2, Vt1 8,6 k. Também, assuma que os FETs têm Is3 Is4, Is1
495 mV, Vt2 503 mV. Considerando ␭1 ␭2 0, Is2 e VEBp VBEn 0,7 V, em que os subscritos p e n se
estime VOS. Qual é a principal contribuição para VOS? referem aos pares pnp e npn, respectivamente.
4.66 No circuito MOS da Fig. P4.52, considere ISS 200 ␮A e (a) Assumindo correntes de base desprezíveis, encontre
RSS e que os FETs têm kn 1 mA/V2 e kp 0,1 mA/ IC e VC se VAp VAn 100 V.
V2 (para simplificar, assuma ␭n ␭p 0 e ␥n 0). (b) Repita se VAp 30 V e VAn 100 V.
(c) Repita os itens (a) e (b) se ␤Fp 50 e ␤Fn 250. (a) Considere os TBJs grosseiramente descasados tal
Justifique seus resultados em cada passo. que Is2 2Is1. Assumindo VA , VCE2(EOS) 0,3 V
e correntes de base desprezíveis, encontre IO se II
1,0 mA e R1 R2 0. Qual é o valor de vC2(min), o
VCC
limite inferior da região linear de operação?
(b) Repita o item (a) se R1 R2 100 k.
(c) Repita o item (a) se R1 R2 1,0 k.
Q3 Q4 (d) Encontre os valores de R1 e R2 ( R1) que vão resultar
em um erro na corrente de saída de 1% ou menos.
4.71 (a) Use o método do sinal de teste para provar que a re-
sistência de pequenos sinais vista pela fonte de cor-
R IC VC
rente de entrada no espelho com “auxiliar de beta” da
Fig. 4.57b é Ri 2VT /II.
(b) Repita, porém para o espelho de Wilson da Fig.
Q1 Q2 4.61a.
4.72 (a) Assumindo r␮ , mostre que o espelho “cascode”
bipolar da Fig. 4.59 produz Ro (␤0/2)ro.
Sugestão: substitua os TBJs por seus equivalentes
FIGURA P4.69 de pequenos sinais e use o método do sinal de teste,
observando que devido à ação de espelho fornecida
4.70 O efeito de descasamentos de TBJs pode ser significa- por Q3 e Q4, a corrente de pequenos sinais que sai do
tivamente reduzido se inserirmos resistências apropria- emissor de Q2 deve espelhar aquela que sai da base de
das em série com os emissores, como mostrado na Fig. Q2. Mostre também que Ri 2VT/II.
P4.70. Ignorando correntes de base e aplicando a LKT (b) Explorando o fato de que o cascateamento desloca o
obtemos R1II VBE1 R2IO VBE2, isto é, R2IO R1II ponto onde a curva iO-vO extrapolada intercepta o eixo
VBE, em que VBE VBE1 VBE2. Se impormos R1I1 vO de VA para (␤0/2)VA, prove a Equação (4.136).
VBE, então obtemos R2IO R1II, ou IO (R1/R2)II, indi- 4.73 O espelho de corrente de Sooch da Fig 4.60b utiliza os
cando que a razão entre as correntes é estabelecida pelos blocos da Fig. P4.73 para fornecer as tensões de alimenta-
resistores. Em particular, com resistores iguais obtemos ção adequadas para os FETs de saída M2 e M4.
espelhamento preciso independentemente de quaisquer (a) A função de M3 é sintetizar a tensão vGS necessária
descasamentos entre os dois TBJs. Essa técnica, particu- para absorver iI em vDS vOV. Isso querer vD3 vG3
larmente popular na época de dispositivos discretos de- Vt, uma tarefa realizada por M6. Assumindo vOV Vt,
sequilibrados, ainda é usada em CIs atuais, desde que os encontre vG6 de modo que vDS6 Vt.
resistores não ocupem uma área muito grande da pastilha (b) Para um FET conectado como diodo, a tensão em
(chip). Como uma vantagem adicional, a degeneração de qualquer ponto de seu canal estará entre vS e vS Vt
emissor aumenta a resistência de saída, resultando em vOV. Em particular, deve haver um ponto no qual
uma característica i-v da porta de saída muito mais plana. essa tensão é vS vOV. A fim de avaliá-lo, dividimos
Se desejado, podemos adicionar um “auxiliar de beta” o FET em dois FETs M1 e M2 em série, como mos-
para reduzir o erro ainda mais. trado na Fig. 4.73b (lembre-se de que dois FETs em
série ainda funcionam como um único FET!) Prove
VCC que para apresentar uma queda de tensão vDS5 vOV,
M5 deve operar na região de triodo (enquanto M1 está
saturado) e deve ter k5 k1/3 (uma condição que é
alcançada fabricando M5 com uma razão W/L 1/3 da-
II IO
Carga quela de M1). Qual é a tensão resultante vD1?
(c) Verifique que quando o circuito de (b) é colocado no
topo daquele de (a) conforme o circuito de Sooch da
Q1 Q2 Fig. 4.60b, o dreno de M6 vai fornecer a alimentação
necessária para a porta de M4 e o dreno de M1 vai for-
R1 R2 necer as alimentações necessárias para a porta de M2
assim como para a porta de M6. Encontre vI.
(d) Suponha que uma certa aplicação exija a criação da
tensão 2vOV (em vez de 1vOV) usando a topologia da
FIGURA P4.70 Fig. P4.73b. Qual é a relação necessária entre k5 e k1
nesse caso?
VDD (b) Se aumentarmos VC acima de 0,7 V, qual é a varia-

VDD VDD ção percentual em IC3 e IC2 para cada aumento de 1 V
iI em VC?
iI iI vD1 4.76 Considere que os TBJs da Fig. P4.76 têm Is 0,1 fA.
vGS vGS
(a) Assumindo VA e correntes de base desprezíveis,
M1 especifique valores apropriados para R1 e R2 de modo
Vt M6 vG6 vOV que IC1 1,0 mA e IC2 0,2 mA.
M3 (b) Se R1 1,0 k e R2 3,0 k, encontre IC1 e IC2.

vOV M3 M5 Sugestão: use iterações para ambos os TBJs.

(a) (b) 1,5 V
FIGURA P4.73
4.74 O termo de erro ␧ 2/␤F2 previsto pela Equação (4.141) Q1 Q2

para o espelho de Wilson da Fig. 4.61a se baseia em betas
R2
perfeitamente casados. Esse casamento faz com que ter-
mos de primeira ordem em 1/␤F se cancelem mutuamente,
deixando apenas o termo quadrático. R1
(a) Para investigar o que acontece se os betas são desca-
sados, assuma ␤F2 ␤F1 para simplificar, porém um 1,5 V
␤F3 arbitrário. Procedendo de maneira similar àquela
ilustrada na Fig. 4.61b mostre que FIGURA P4.76
4.77 No circuito da Fig. 4.63b, considere II 0,25 mA.

(a) Assumindo correntes de base desprezíveis, encontre
IO se R 100 .
(b) Assumindo ␤F2 ␤F1 100, examine os casos par- (b) Encontre R para IO 10 ␮A.
ticulares ␤F3 100, 90, 110 e 101 e comente seus (c) Se os TBJs têm VA 50 V, qual é o aumento percen-
resultados. tual em IO para cada aumento de 1 V na tensão de
(c) Um estudante, preocupado com o erro devido aos coletor de Q2?
betas finitos, está pensando em substituir Q3 na Fig.
4.61a por um par de Darlington para explorar seu 4.78 (a) Tendo como referência o sumidouro de corrente res-
beta equivalente elevado, ou mesmo por um MOS- sonante da Fig. 4.63b, mostre que IO como uma fun-
FET canal n que drena corrente de porta nula. Qual ção de II tem seu pico para II VT/R. Como o valor
conselho você tem a oferecer para esse estudante? de pico de IO se relaciona com II?
(b) Assumindo R 325 , encontre IO(max) e o valor cor-
4.75 Suponha que as áreas de emissor dos TBJs da Fig. P4.75 respondente de II. Calcule IO para II kVT/R, k 0;
são tais que AE1 AE2 0,5AE3 e que todos os três TBJs 0,5; 1; 1,5; 2; 2,5; 3 e construa o gráfico de IO como
têm VA 75 V. uma função de II.
(a) Assumindo correntes de base desprezíveis, especifi-
que valores apropriados para R1 e R2 de modo que, 4.79 O circuito da Fig. P4.79, chamado de transportador de
com VC 0,7 V, o circuito fornece IC3 1 mA e corrente (“current conveyor”), encontra aplicação em pro-
IC2 20 ␮A. cessamento de sinais de corrente rápidos. O circuito tem
dois terminais de entrada X e Y e um terminal de saída Z e
é constituído dos espelhos de corrente pnp comuns Q1-Q2
5V e dos espelhos de corrente npn de saída dupla Q3-Q4-Q5.
(a) Descreva o comportamento do circuito perguntando
R1 a si mesmo o que acontece quando a fonte iX é liga-
Q2 da. Então, assumindo correntes de base desprezíveis,
Q3 VC
encontre vX como uma função de vY e iY e iZ como
funções de iX.
Q1 (b) Obtenha uma expressão para as resistências de pe-
R2 quenos sinais Rx, Ry e Rz obtidas olhando para os ter-
minais correspondentes.
FIGURA P4.75
iY
vX
(a) Especifique W6 e L6 de modo que M6 drena 100 ␮A
Y X
com uma sobretensão de condução de 0,4 V e apre-
sente uma resistência de saída de 250 k.
vY iX (b) Especifique a razão W5/L5 de modo que M5 forneça a
Q1 Q2
polarização de porta requerida por M6, enquanto dre-
iZ
na 25 ␮A.
Z Carga (c) Especifique a razão W7/L7 de modo que M7 polariza
M5 em 25 ␮A com VSS 2,5 V.
Q4
4.83 O circuito da Fig. P4.83 usa o espelho nMOS M1-M2 para
Q3 Q5
absorver a corrente I1 da carga LD1 e o espelho pMOS M4-
M5 para fornecer a corrente I2 para a carga LD2. O espelho
nMOS é polarizado pela fonte de entrada II e compreende
um FET adicional, M3, para estabelecer a corrente I3 ne-
VEE
cessária para polarizar o espelho pMOS. Assuma que os
FIGURA P4.79 parâmetros de processo são Vtn Vtp 0,5 V, k’n
2,5k’p 100 ␮A/V2 e ␭ p ␭ n 0,05 V1.
(a) Se II 50 ␮A, especifique razões W/L para M1, M3 e
4.80 Considere que os FETs no espelho pMOS da Fig. P4.80 M4 de modo que I3 II e VOV4 VOV1 0,25 V.
são dispositivos casados com Vt 0,5 V, k 0,5 mA/V2 (b) Especifique W2 e L2 de modo que em equilíbrio cc M2
e ␭ 1/(10 V). absorve I1 250 ␮A com ro2 100 k.
(a) Se VDD 3 V, encontre R de modo que IO 0,1 mA (c) Especifique W5 e L5 de modo que em equilíbrio cc M5
em equilíbrio cc. Qual é o valor de Ro? Encontre fornece I5 100 ␮A com ro5 100 k.
vO(max) para o qual Q2 ainda está saturado.
(b) Se R 10 k, encontre IO, Ro e vO(max).
VDD
VDD
II I1 LD1 M4 M5
M1 M2 I3
vO I2 LD2
M2
Ro M1 M3
R Carga IO
FIGURA P4.83
FIGURA P4.80
4.9 Pares diferenciais com cargas ativas
4.81 Considere que os FETs do espelho básico da Fig. 4.58a
4.84 (a) Prove a Equação (4.152).
têm k2 4k1 2mA/V2, Vt0 0,4 V e ␭ 1/(15 V).
(b) Se um par diferencial CMOS com carga ativa é ali-
(a) Se iI 50 ␮A, obtenha uma expressão para iO como
mentado com fontes de 2,5 V e foi fabricado em
uma função de vO. Então, encontre vI, Ri, Ro e vO(min), o
um processo com k’n 2,5k’p 100 ␮A/V2, Vtn
limite inferior da faixa de saída linear. Qual é a varia-
Vtp 0,6 V e ␭ n 2 ␭ p 0,1 ␮m/V, especifi-
ção percentual em iO para cada variação de 1 V em vO
que valores apropriados para W e L para os quatro
acima de vO(min)?
FETs de modo que em equilíbrio cc o circuito forne-
(b) Repita, porém depois de adicionar um segundo par
ça adm 50 V/V com ISS 200 ␮A e VOVn VOVp
de FETs M3-M4 para transformar o circuito em um
0,4 V. Ignore o efeito de corpo.
espelho “cascode” do tipo da Fig. 4.59b. Assuma
k4 k2 4k3 4k1 2 mA/V2, ␥ 0,5 V1/2 e |2␾p| 4.85 (a) Prove a Equação (4.157).
0,6 V. Compare com o item (a) e comente. (b) Prove a Equação (4.158).
(c) Use as expressões simplificadas da Equação (4.158)
4.82 Considere a porção inferior da Fig. 4.5b, que compreende
para estimar as CMRRs, compare com o Exemplo
o espelho de corrente M5-M6 e o transistor conectado
4.26 e comente.
como diodo M7 estabelecendo a corrente de polarização
para M5. Assuma parâmetros de processo k’ 100 ␮A/ 4.86 Considere o amplificador CMOS com carga ativa da Fig.
V2, ␭ 0,08 ␮m/V e Vt 0,5 V (para simplificar, ignore 4.67b, mas com ambas as entradas em terra ca. Assuma
o efeito de corpo para M7). que os pares M1-M2 e M3-M4 são separadamente casados e
que o efeito de corpo de M1 e M2 pode ser ignorado.
(a) Substitua cada transistor por seu modelo de pequenos 4.89 O par Q1-Q2 da Fig. P4.89 é ativamente carregado pelo par
sinais consistindo de uma fonte gmvgs e uma resistên- Q3-Q4 que forma um espelho com degeneração de emissor
cia paralela ro. Então, aplique uma tensão de teste v ao e é polarizado pelo espelho de Wilson Q5-Q6-Q7. Consi-
nó comum aos drenos de M1 e M2, encontre a corrente dere que os TBJs têm VBEn VEBp 0,7 V e VCEn(EOS)
resultante i que sai da fonte de teste e mostre que VECp(EOS) 0,3 V, ␤0n 5␤0p 250 e VAn 2VAp 80 V.
(a) Encontre Rid, Ro, adm e a CMRR.
(b) Se os terminais de entrada são conectados juntos e
alimentados por uma tensão comum vIC, encontre a
faixa permissível para vIC? Qual é a faixa de tensão de
(b) Como a razão v/i simplifica se ron rop ro? Qual é o
saída permissível se vIC 0 V?
valor dessa relação se gmp 1 mA/V e ro 20 k.
(c) Quais são as vantagens/desvantagens de usar dege-
4.87 No circuito bipolar da Fig. 4.64a considere VCC VEE neração de emissor na carga ativa? E de polarizar o
10 V e R 9,3 k e que o TBJ têm VBEn VEBp 0,7 V e circuito via espelho de Wilson em vez de via espelho
VCEn(EOS) VECp(EOS) 0,3 V. básico?
(a) Se ␤0n 4␤0p 200 e VAn 1,5VAp 75 V e encon-
tre Rid, Ro, adm e CMRR.
(b) Se os terminais de entrada são conectados juntos e 10 V
alimentados por uma tensão comum vIC, qual é a faixa
de tensão de entrada permissível? Qual é a faixa de
tensão de saída permissível para vIC 0 V? E para 200 200
vIC 2 V? E para vIC 2 V?
4.88 Os TBJs pnp Q1-Q2 da Fig. P4.88 formam um par EAc Q3 Q4
com degeneração de emissor, o espelho npn Q3-Q4 forma
uma carga ativa e o espelho pnp Q5-Q6 fornece polariza- vO
ção de emissor para o par EAc. Considere que os TBJs
têm VBEn VEBp 0,7 V e VCEn(EOS) VECp(EOS) 0,3 V, Q1 Q2
␤0n 4␤0p 200 e VAn 1,5VAp 75 V.
vI1 vI2

5V
8,6 k
Q7
Q5 Q6
Q5 Q6
4,3 k
150 150
10 V
Q1 Q2
FIGURA P4.89
vI1 vI2
vO
4.90 Na Fig. P4.90, tanto o par diferencial como a carga ativa
Q3 Q4 foram cascateados para aumentar a resistência de saída
Ro e, assim, o ganho sem carga adm. Especificamente, o
par EAc Q1-Q2 é cascateado pelo par BC Q5-Q6 e o par
espelho Q3-Q4 é cascateado pelo par BC Q7-Q8. (A função
5V da fonte de 1,4 V, cujos detalhes foram omitidos por sim-
FIGURA P4.88 plicidade, é polarizar o par Q7-Q8 de modo a manter Q1 e
Q2 na região ativa ao longo de toda a faixa de entrada de
(a) Encontre Rid, Ro, adm e a CMRR. modo comum.
(b) Se os terminais de entrada são conectados juntos e (a) Obtenha uma expressão para adm em termos dos betas
alimentados por uma tensão comum vIC, qual é a faixa e das tensões de Early dos TBJs (assuma r␮ para
de tensão de entrada permissível? Qual é a faixa de simplificar). Então, mostre que se todos os TBJs têm
tensão de saída permissível para vIC 0 V? o mesmo beta e a mesma tensão de Early, então o
(c) Quais são as vantagens/desvantagens de usar dege- ganho simplifica como adm (␤03) (VAVT).
neração de emissor para o par pnp diferencial nesse (b) Calcule Ro e adm se IEE 1,0 mA, ␤0n 3␤0p 150 e
circuito? VAn (4/3)VAp 100 V.
(c) Estime a tensão de offset de entrada sistemática de- VCC

vido ao valor de ␤Fp diferente de infinito (assuma
␤Fp ␤0p).
(d) Se VCC 10 V, VBEn VEBp 0,7 V e VCEn(EOS)
VECp(EOS) 0,3, qual é a faixa de tensão de saída Q3 Q4
permissível?
VCC Q7
vo
Q3 Q4 Q5 Q6
1,4 V
Q1 Q2
Q7 Q8
vi

vo
IEE
Q5 Q6
VEE
1,4 V
Q1 Q2 FIGURA P4.91
vi
4.92 (a) Assumindo descasamentos de Isn de 4% e desca-
IEE samentos de Isp de 5%, juntamente com ␤0p 50,
encontre a tensão de offset de entrada no pior caso
VEE para o circuito da Fig. P4.90. Qual é a principal con-
tribuição para VOS?
FIGURA P4.90 Sugestão: nem todos os transistores interferem no erro
de offset. Quais contribuem e quais não contribuem?
4.91 Na Fig. P4.91, o par diferencial Q1-Q2 é cascateado via (b) Repita, porém para o circuito da Fig. P4.91.
par BC Q5-Q6 e a carga ativa é um espelho do tipo Wilson. 4.93 No circuito CMOS da Fig. 4.64b, considere VDD VSS
Como sabemos, ambas as configurações “cascode” e de 2,5 V e que os FETs têm Vtn 0,5 V, Vtp 0,4 V, k1 k2
Wilson apresentam intrinsecamente resistência de saída 2 mA/V2, k3 k4 k5 k6 1 mA/V2, ␭n 1/(30 V), ␭p
elevada, então esperamos um aumento significativo em 1/(25 V) e ␹n 0,1.
Ro e adm. (A função da fonte de 1,4 V, cujos detalhes fo- (a) Especifique R de modo que adm 80 V/V. Qual é o
ram omitidos por simplicidade, é polarizar o par Q5-Q6 de valor da CMRR?
modo a manter Q1 e Q2 na região ativa ao longo de toda a Sugestão: desenvolva uma expressão para adm como
faixa de entrada de modo comum. uma função de ISS.
(a) Obtenha uma expressão para adm em termos dos betas (b) Se os terminais de entrada são conectados juntos e
e das tensões de Early dos TBJs (assuma r␮ para alimentados por uma tensão comum vIC, qual é a faixa
simplificar). Então, mostre que se todos os TBJs têm de tensão de entrada permissível? Qual é a faixa de
o mesmo beta e a mesma tensão de Early, então o tensão de saída permissível para vIC 0 V?
ganho simplifica como adm (␤03)(VAVT). 4.94 No circuito da Fig. P4.94 tanto o par diferencial como a
(b) Calcule Ro e adm se IEE 0,4 mA, ␤0n 100, ␤0p carga ativa foram cascateados a fim de aumenta a resistên-
50, VAn 75 V e VAp 30 V. cia de saída Ro e, assim, o ganho sem carga adm. Especifi-
(c) Estime a tensão de offset de entrada sistemática devi- camente, o par FC M1-M2 é cascateado pelo par PC M5-M6
do ao valor de ␤Fp diferente de infinito (assuma ␤Fp e o par espelho M3-M4 é cascateado pelo par PC M7-M8. A
␤0p). função da fonte VPOL, cujos detalhes estão além de nosso
(d) Se VCC 9 V, VBEn VEBp 0,7 V e VCEn(EOS) escopo, é polarizar o par M5-M6 de modo a manter M1 e M2
VECp(EOS) 0,3 V, qual é a excursão da tensão de saída na fronteira de saturação (EOS) ao longo de toda a faixa
permissível. de entrada de modo comum.
VDD VDD
M3 M4 M3 M4
vO
M7 M8 M1 M2
vI1 vI2
vo

M5 M6 R ISS
M1 VPOL M2
M7 M8

vi

ISS
M5 M6
VSS
FIGURA P4.94 VSS
(a) Obtenha uma expressão para adm em termos dos valo- FIGURA P4.95
res de gm e de ␭ dos FETs. Em seguida, mostre que se
todos os FETs têm os mesmos valores de k e ␭, então, 4.96 (a) Refazendo passos similares àqueles que levam à
desde que a condição gmro 1 seja válida, o circuito Equação (4.125), prove a Equação (4.161).
fornece, assumindo ␹ 0, adm 2/(␭VOV)2, em que Sugestão: considere um descasamento por vez e, en-
VOV é a sobretensão de condução necessária para sus- tão, adicione-os na forma rms.
tentar a corrente ISS /2. (b) Estime o valor provável de VOS, se ISS 0,25 mA,
(b) Calcule adm e a CMRR se k 1 mA/V2 e ␭ 1/ kn (4 10%) mA/V2, kp (2 10%) mA/V2 e
(20 V) e a rede de polarização absorve ISS 0,25 mA ambos os parâmetros Vtn e Vtp têm tolerâncias de 10
com RSS 80 k. mV. Quem mais contribui para VOS?
(c) Especifique um valor apropriado para VPOL se Vt 4.97 (a) Assumindo que as fontes I na parte superior do par EAc
0,4 V. “cascode” dobrado da Fig. 4.71a são espelhos de corren-
4.95 (a) Mostre que se todos os FETs no circuito da Fig. te pnp básicos, encontre VPOL de modo que a tensão vO(max)
4.64b tem os mesmos valores de ␭ e k, então, desde seja tão alta quanto possível, dado que VCC VEE
que a condição gmro 1 seja válida, o circuito forne- 10 V, VEBp VBEn 0,7 V e VECp(EOS) VCEn (EOS)
ce CMRR 2/(␭VOV)2, em que VOV é a sobretensão de 0,3 V. Quais são os valores de vO(min) e vO(max)?
condução necessária para sustentar a corrente ISS /2 e (b) Encontre Rid, Ro e adm, se I 1 mA e os TBJs têm
assume-se ␹ 0 para simplificar. ␤0n 4␤0p 200 e VAn 2VAp 80 V.
(b) Mostre que se o espelho fornecendo ISS é alterado 4.98 (a) Assumindo que as fontes I na parte superior do par
para um do tipo “cascode” como na Fig. P4.95, então FAc “cascode” dobrado da Fig. 4.71b são espelhos de
a CMRR (␭VOV)3. corrente pMOS básicos, encontre VPOL de modo que
(c) Compare os dois circuitos se k 2 mA/V2, ␭ 1/(15 a tensão vO(max) seja tão alta quanto possível, dado que
V) e ISS 0,18 mA. VDD VSS 3 V, I 0,2 mA e os que FETs têm
(d) O que acontece se o valor de ISS é dobrado? E se é kn 5kp 5 mA/V2, Vtn Vtp 0,3 V, ␹p 0,15,
reduzido à metade? ␭n 1/(15 V), ␭p 1/(10 V). Quais são os valores de
vO(min) e vO(max)?
(b) Encontre Ro e adm.
4.10 Estágios de saída bipolares

4.99 (a) Com referência ao circuito Classe AB da Fig. 4.74a,
suponha que as correntes I1 e I2 são perfeitamente ca-
sadas, enquanto que as correntes de saturação Is1, Is2,
Is3 e Is4 dos TBJs apresentam uma tolerância de 10%
cada. Encontre a tensão VOS, para o pior caso, que pre-
cisamos aplicar na entrada a fim de levar vO para zero.
(b) Repita, porém para o caso em que as correntes de sa- (a) Se Is1 Is2 4Is3 e I1 I2 I, obtenha uma expres-
turação são perfeitamente casadas, enquanto que I1 e são para a corrente quiescente IQ do par Q1-Q2 como
I2 apresentam uma tolerância de 10%. uma função de I, Is3 e da razão R1/R2 (para simplificar
4.100 O circuito da Fig. P4.100, conhecido como um multipli- suas análises, despreze todas as correntes de base, as-
cador de VBE, fornece um método alternativo para a gera- sim como a porção de I fluindo através do par R1-R2).
ção da queda de tensão VBB necessária para polarizar TBJs (b) Se I 200 ␮A e Is3 1 fA, especifique a razão R1/R2
push-pull. Sua vantagem é que VBB pode ser ajustada mo- para IQ 50 ␮A.
dificando a razão R1/R2. (c) Encontre vI de modo que vO 0.
(a) Mostre que VBB (1 R1R2) [VBE (R1 //R2)IB]. (d) Dado que Is3 é fortemente função da temperatura, en-
Normalmente, a corrente de base é pequena o suficien- contre a razão R1/R2 que vai fazer IQ independente de
te para atender a condição (R1 //R2)IB VBE, caso em Is3. Qual é o novo valor de IQ para essa razão R1/R2?
que a expressão anterior simplifica como VBB MVBE, Qual é o novo valor de vI que vai produzir vO 0?
com M 1 R1/R2 como um termo multiplicador. 4.102 A fim de compensar as características geralmente mais
(b) Se I1 I2 200 ␮A e o TBJ tem ␤F 250 e Is pobres de TBJs pnp planares, o estágio de saída da Fig.
1 fA, especifique valores apropriados para R1 e R2 P4.102 utiliza a configuração de Darlington quase-com-
para alcançar VBB 1250 mV sob a restrição IC plementar discutida em conexão com a Fig. 4.34a.
150 ␮A. (a) Assumindo ␤Fn 4␤Fp 120, Is1 Is2 Is4 Is5
(c) Substitua o TBJ por seu modelo de pequenos sinais 10 fA e Is2 1 fA, estime todas as correntes e tensões
e encontre a resistência dinâmica Rbb entre os nós de no circuito se R 20 k, I1 I2 200 ␮A e vI foi
coletor e emissor. ajustada de modo que vO 0.
(b) Qual é o valor requerido de vI?
(c) Encontre R de modo que vO 0 para vI 0.
I1
VCC
R1
Q
VBB I1
R2 Q1
Q3
I2
vO
vI Q4

FIGURA P4.100 RL
Q2
4.101 O multiplicar VBE do Problema 4.100 é colocado em uso I2 Q5

no circuito push-pull da Fig. P4.101. R
VCC
VEE
I1
FIGURA P4.102
Q1
4.103 O circuito da FIg. P4.103 utiliza proteção contra sobrecar-
R1 ga para Q1 e Q2. Considere VCC VEE 10 V, I1 I2
vO 0,25 mA e R1 R2 50 .
Q3 VBB (a) Assumindo correntes de base desprezíveis e Is3
vI RL Is4 10 fA, encontre Is1 e Is2 de modo que IQ 0,1 mA
R2
sob a restrição Is1 Is2. Assumindo ␤Fn 2␤Fp 200
Q2 e VBEn(on) VEBp(on) 0,7 V, forneça estimativas para
I2 todas as correntes de coletor assim como para vO e a
corrente que entra ou sai da fonte vI para os seguintes
casos:
VEE (b) vI 4 V e RL 1 k;
(c) vI 5 V e RL 2 k;
FIGURA P4.101 (d) vI 5 V e RL 100 ;
(e) vI 6 V e RL 75 ; 4.107 O circuito constituído dos transistores M3 até M8 na Fig.

(f) vI 2 V e RL 0 . P4.107 é projetado para estabelecer a corrente quiescente
do par FC M1-M2 em um nível aceitável, enquanto mantém
a intrinsecamente ampla OVS do inversor CMOS. Assu-
VCC
ma que todos os FETs têm Vt 0,75 V e considere VDD
VSS 5 V.
(a) Assumindo que M3 a M8 têm k 1,6 mA/V2, encon-
I1 tre os valores das tensões de polarização VG6 e VG8
Q1 que vão fazer com que M3 a M8 drenem uma corrente
de 50 ␮A cada para vI 0.
(b) Encontre k1 e k2 de modo que, em repouso (standby),
Q5
Q3 ID1 ID2 0,25 mA.
R1 (c) Encontre os limites vO(max) e vO(min) da OVS se RL
vO 2 k. Quais são os valores correspondentes de vI?
(d) Encontre vO para vI 1 V.
vI RL
R2
Q4
Q6 VDD
Q2
I2 M3 M1
M5
M6 VG6
VEE
vO
FIGURA P4.103
vI RL
M8 VG8
M7
4.11 Estágios de saída CMOS
4.104 (a) Para o estágio push-pull DC da Fig. 4.79a encontre M4 M2
uma expressão para a corrente quiescente IQ em ter-
mos das correntes ID3, ID4 e dos parâmetros de trans-
VSS
condutância k1 até k4 (assuma ␭ 0).
(b) Como a expressão para IQ simplifica para o caso de FIGURA P4.107
espelhos de corrente ideais?
(c) Calcule IQ para os valores de componentes mostrados
na figura. 4.108 (a) Para o estágio push-pull FC da Fig. 4.82a, encontre
a tensão vI que faz M2 operar exatamente na fronteira
4.105 (a) Estime vO(max) para o estágio push-pull DC da Fig.
de condução (assuma ␭ 0). Qual é o valor corres-
4.79a (assuma ␭ 0). Qual é o valor correspondente
pondente de vO? E os valores de vG1 e vG2?
de vI? Compare com a CTT da Fig. 4.79b e comente.
(b) Encontre a tensão vI que faz M1 operar exatamente na
(b) Repita, porém levando o efeito de corpo em conside-
fronteira de saturação. Quais são os valores corres-
ração. Assuma que os corpos de todos os pFETs estão
pondentes de vO, vG1 e vG2?
ligados a VDD e que aqueles dos nFETs estão ligados a
VSS e use ␥ 0,4 V1/2 e 2|␾| 0,6 V.
4.106 (a) Encontre a corrente quiescente IQ do inversor CMOS
da Fig. 4.80a (assuma ␭ 0). Qual é sua resistên-
cia de saída em repouso (standby)? Qual é a potência
fornecida por VDD e por VSS?
(b) Encontre vO para vI 5 V. Qual é a resistência de
saída e qual é a potência fornecida pelas fontes?
Compare com o item (a) e comente.
5
Circuitos integrados analógicos
5.1 O amplificador operacional ␮A741
5.2 Amplificador operacional CMOS de dois estágios
5.3 O amplificador operacional CMOS “cascode” dobrado
5.4 Comparadores de tensão
5.5 Referências de corrente e tensão
5.6 Circuitos integrados em modo corrente
5.7 Amplificadores operacionais completamente diferenciais
5.8 Circuitos a capacitores chaveados
Apêndice 5A: Macro modelos do SPICE
Referências
Problemas
A
implementação do conceito de circuito integrado por Jack Kilby na Texas Instruments em 1958
e, de forma independente, por Robert Noyce na Fairchild Semiconductor em 1959, desencadeou
uma atividade febril que levou ao desenvolvimento dos primeiros circuitos integrados analógicos
(CIs): os amplificadores operacionais ␮A702 e ␮A709, o comparador de tensão ␮A710 e o regulador
de tensão ␮A723. Esses dispositivos foram projetados no início dos anos 1960 por Robert J. Widlar
(1937–1991) enquanto ele estava na Fairchild. (Em seguida, ele foi para a National Semiconductor,
onde continuou a desenvolver produtos analógicos inovadores.) Widlar concebeu uma série de blocos
construtivos, como a fonte de corrente de Widlar e a referência de tensão de banda proibida, que se
tornaram padrões da indústria e que são muito usados até hoje.
Em maio de 1968, a Fairchild introduziu o ␮A741, o primeiro AOP internamente compensado.
Amplificadores operacionais anteriores requeriam componentes externos para a compensação de
frequência. Ao incorporar essa função no chip, o 741 livra o usuário de ter que lidar com a “miste-
riosa” questão da compensação de frequência, abrindo um amplo mercado tanto para especialistas
como para novatos. Embora um grande número de outras famílias de AOPs tenham sido desenvolvi-
das desde então, o 741 ainda é o AOP mais amplamente documentado e contém blocos construtivos
fundamentais que são comuns a uma grande variedade de CIs analógicos contemporâneos. Vale a
pena, portanto, iniciarmos o capítulo estudando esse dispositivo, tanto de um ponto de vista histórico
quanto pedagógico.
Capítulo 5 • Circuitos integrados analógicos 415
Após uma análise detalhada do amp op 741 clássico, com foco em suas não idealidades e limitações
mais comuns, o capítulo aborda as duas topologias de AOPs CMOS mais usados atualmente, o AOP do
tipo dois estágios e o do tipo “cascode” dobrado. (Voltaremos a essas classes de amplificadores opera-
cionais no Capítulo 6, em que investigamos suas respostas em frequência e transitória e, novamente, no
Capítulo 7, em que investigamos sua estabilidade em operação de realimentação negativa.)
Em seguida, analisamos os comparadores de tensão, outra classe popular de CIs analógicos. Am-
bos os tipos bipolar e CMOS são abordados, incluindo comparadores com histerese. (Suas respostas
transitórias são investigadas no Capítulo 6.)
Praticamente todos os CIs requerem circuitos adequados para polarizar seus transistores inter-
namente. Além disso, aplicações como instrumentação e medição exigem correntes e referências de
tensão estáveis e previsíveis. Essa classe de circuitos é abordada em seguida, incluindo as referências
do tipo banda proibida, tanto para CIs bipolares como CMOS.
É interessante que a comunidade de engenharia tenha, tradicionalmente, favorecido a manipu-
lação de tensões quando, na verdade, a manipulação de correntes é um processo físico inerentemente
mais rápido. Embora seu desenvolvimento tenha sido postergado também por fatores tecnológicos,
CIs em modo corrente agora são muito usados, juntamente com seus análogos em modo tensão. Os
circuitos abordados neste capítulo incluem transcondutores, transportadores de corrente (CCs), am-
plificadores operacionais de transcondutância (OTAs), amplificadores de realimentação de corrente
(CFAs) e Células de Gilbert.
Nos CIs atuais de modo misto, em que circuitos analógicos sensíveis são forçados a coexistir com
circuitos digitais em ambientes altamente ruidosos e com fontes de alimentação de baixa amplitude,
grande parte do processamento e da transmissão de sinais é feita na forma completamente diferencial.
O capítulo investiga alguns dos amp ops completamente diferenciais mais comuns em uso atualmente.
O desejo de implementar funções analógicas e digitais no mesmo chip torna obrigatória a re-
formulação de algumas funções analógicas tradicionais em termos de chaves e capacitores CMOS,
os dispositivos mais facilmente disponíveis na tecnologia digital atualmente dominante. O capítulo
finaliza com técnicas a capacitor chaveado em duas aplicações representativas: autozeramento e filtra-
gem. Uma breve discussão sobre a natureza de tempo discreto de integradores a capacitores chaveados
ilustra seu desvio com relação a seus análogos de tempo contínuo.
de curvas de transferência e formas de onda quanto como uma ferramenta de verificação para cálculos
cc e ca realizados manualmente.
5.1 O AMPLIFICADOR OPERACIONAL ␮A741

O AOP 741 incorpora uma série de ideias de projeto inteligentes que são extensivamente utilizadas hoje.
Sendo também o CI analógico mais documentado, ele oferece ao estudante uma variedade de fontes que
podem ser consultadas para aprender, de outra maneira, técnicas gerais de projeto analógico.
A Fig. 5.1 mostra o esquemático do circuito do AOP ␮A741 como fornecido pela Fairchild, seu
fabricante original (o 741 tem sido produzido por praticamente todos os fabricantes de circuitos inte-
grados analógicos, de modo que é provável que você encontre ligeiras variações na literatura). Com
duas dezenas de TBJs, uma dezena de resistores e um capacitor, o iniciante tem razões legítimas para
se sentir intimidado. No entanto, a abordagem adequada não é tentar entender o circuito inteiro de uma
só vez, mas identificar subcircuitos já conhecidos e analisá-los individualmente. Somente depois de
compreender suas partes podemos pensar em enfrentar o circuito como um todo. Para facilitar esse
processo, é conveniente redesenhar o circuito em uma forma simplificada destacando apenas os aspec-
tos essenciais, deixando os detalhes menores para mais adiante. Isso leva ao esquemático da Fig. 5.2,
que o leitor é encorajado a comparar com o original da Fig. 5.1 antes de prosseguir.
VCC
Q8 Q9 Q12 Q13
Q14
Q18 Q15
vP Q1 Q2 vN R6
Q19 27
vO
R5 Cc R10
Q3 Q4 R7
39 k 50 k
22
30 pF Q21
VCC VCC
Q20
Q7 Q16
Q22
Q5 Q6 Q10 Q11 Q17
Null Null Q23

R3 50 k
R4 R9 R8 Q24 R11
R1 1k R2 1k
5k 50 k 100 50 k
VEE
FIGURA 5.1 Esquemático de circuito do AOP 741. (Cortesia da Fairchild Semiconductor Corporation.)
Uma visão geral do AOP 741

Com referência à Fig. 5.2, sejam as seguintes observações:
• Começando na parte inferior esquerda, identificamos o espelho de corrente Q5-Q6 formando uma
carga ativa para o par pnp BC Q3-Q4. Normalmente, esperaríamos que esse par fosse do tipo EAc,
mas esse não é o caso aqui devido aos conhecidos baixos valores de beta de TBJs pnp laterais. Os
AOPs devem drenar correntes desprezíveis nos terminais de entrada, então, para minimizar essas
correntes, o par pnp Q3-Q4 é operado no modo BC e as entradas vP e vN passam por seguidores
(buffers) de tensão via o par CC Q1-Q2. Como o processo bipolar em uso otimiza TBJs npn, Q1
e Q2 apresentam betas muito maiores do que seus análogos pnp e, portanto, drenam correntes de
base muito menores. Identificamos, assim, nosso primeiro subcircuito: uma entrada diferencial
com um estágio amplificador com saída de terminação única, subcircuito constituído de duas
metades CC-BC assim como um espelho de corrente como carga.
• Movendo-se para a direita, identificamos um estágio do tipo Darlington constituído do par CC-
-EC Q16-Q17. A função do amplificador EC Q17 é fornecer ganho adicional e a função do buffer
CC Q16 é fornecer resistência de entrada elevada a fim de evitar o carregamento excessivo do
primeiro estágio. (A Fig. 5.1 também mostra uma capacitância Cc entre esse estágio de entrada
e os terminais de saída. Sua função é estabilizar o AOP contra possíveis oscilações, um assunto
a ser investigado no final do Capítulo 7. Esta análise é limitada a baixas frequências, em que Cc
funciona como um circuito aberto e, portanto, será ignorada.)
• Movendo-se mais para a direita, anda encontramos outro buffer CC, Q22, cuja função é reduzir o
carregamento de Q17. A rede de emissor de Q22 inclui o par Q18-Q19 para fornecer as duas quedas
de tensão da junção pn necessárias para polarizar o par push-pull Classe AB Q14-Q20 formando o
VCC
Q13A Q13B
vP Q1 Q2 vN I2 I3
Q14
Q3 Q4
Q18
Q10 vO
I1
Q19
VEE VCC
Q20
Q16 Q22
Q5 Q6 Q17
VEE
FIGURA 5.2 Esquemático de circuito simplificado do AOP 741.
estágio de saída. O circuito de proteção contra sobrecarga foi omitido justamente porque agora
queremos destacar apenas os aspectos essenciais, deixando os detalhes para depois.
• É razoável considerar o AOP 741 como consistindo em uma cascata de três estágios, como o
diagrama de blocos da Fig. 5.3. (De fato, um grande número de AOPs se adéqua a um esquema
similar de três estágios.) Ainda, vale a pena mencionar outra consideração: para funcionar, todos
os transistores ativos devem ser operados na região ativa direta, de modo que um quarto subcir-
cuito é necessário para polarizar de forma adequada os estágios anteriormente mencionados. Na
Fig. 5.1, esse subcircuito é constituído dos pares de espelho de corrente Q8-Q9, Q10-Q11 e Q12-Q13.
O objetivo geral dessa seção é calcular o ganho a do AOP 741, juntamente com suas resistências
de entrada e de saída para pequenos sinais. Esses cálculos envolvem parâmetros como gm, r␲ e ro, os
quais são dependentes da polarização cc. Consequentemente, precisamos encontrar o ponto de ope-
ração cc de cada um dos transistores relevantes antes de tentar qualquer análise ca. Vamos fazer isso
para cada estágio, um de cada vez. No fim desse processo, nossa intimidação inicial terá diminuído
significativamente.
A rede de polarização cc
Com referência ao subcircuito de polarização cc, repetido na Fig. 5.4 por conveniência, observamos
que Q11 e Q12 estão conectados como diodo, então
(5.1)
vP
I II III vO
vN
Circuito de polarização cc
FIGURA 5.3 Diagrama de blocos do AOP 741.

VCC
Q12 Q13
B
A I2 I3
528 A 176 A
R5 IREF
39 k 733 A
I1
19 A
Q10 Q11
R4 5k
VEE
FIGURA 5.4 O circuito de polarização cc do AOP 741.
O AOP 741 foi projetado para operar com fontes nominais de alimentação de ⫾15 V, embora ele pos-
sa funcionar igualmente bem com valores menores, como ⫾5 V. Na análise a seguir, vamos assumir
alimentações nominais juntamente com quedas de tensão da junção pn de 0,7 V. Com esses valores, a
Equação (5.1) fornece IREF ⫽ 733 ␮A.
O par Q10-Q11 forma um sumidouro de corrente de Widlar. Usando a técnica iterativa apresentada
no Capítulo 4 em conexão com esse tipo de fonte, obtemos
I1 ⫽ 19 ␮A (5.2)
O par Q12-Q13 forma um espelho de corrente comum, exceto que Q13 é equipado com dois coletores em
vez de um. Dois coletores são fabricados fazendo duas difusões tipo p separadas na região de base tipo
n. Neste caso, as áreas são fabricadas em uma razão de 3 para 1, de modo que a maior das duas vai co-
letar e a menor da corrente de coletor total IC13. (Alternativamente, você pode pensar em Q13 como
consistindo em dois transistores separados Q13A e Q13B, com seus emissores e bases conectados juntos
aos pares e com suas correntes de coletor na razão de 3 para 1. Porém, fabricar dois TBJs separados
ocuparia uma área maior do chip do que um TBJ único equipado com dois coletores.) Pela ação de
espelho, IC13 ⫽ IREF(1 ⫺ 2兾␤F13) ⫽ 733(1 ⫺ 2兾50) ⫽ 704 ␮A, em que ␤F13 ⫽ 50 é assumido. Fazendo
I2 ⫽ 3I3 ⫽ 3⁄4 IC13, obtemos
I2 ⫽ 528 ␮A I3 ⫽ 176 ␮A (5.3)
O 1º estágio ou estágio de entrada

A operação desse estágio é mais bem compreendida examinando-o logo depois que o circuito é ener-
gizado. Com todos os TBJs ainda desligados, a primeira corrente a ser estabelecida é IREF da Fig. 5.4,
seguida por I1 até I3. Inicialmente, toda a corrente I1 na Fig. 5.5 é absorvida das bases de Q3 e Q4, fazen-
do com que eles liguem rapidamente. Porém, à medida que Q3 e Q4 conduzem, Q1 e Q2 também con-
duzem, uma vez que esses últimos estão em série com os primeiros. Q1 e Q2 drenam suas correntes de
coletor do transistor conectado como diodo Q8, cuja corrente é espelhada por Q9 de volta para o próprio
nó onde I1 disparou toda a sequência de eventos. Temos uma situação de realimentação negativa pela
qual o circuito vai automaticamente se estabilizar no ponto de operação em que a corrente IC9 retornada
por Q9, somada à corrente 2IB vindo das bases de Q3 e Q4, será igual a I1.
VCC
Q8 Q9
IP IN
Q1 Q2 IC9
Q3 Q4
2IB
VCC
Q7
I1 19 A
Q5 Q6
R3 50 k
R1 R2
1k 1k
VEE
10 k
FIGURA 5.5 Circuito para análise cc do estágio de entrada do AOP 741.
Como vimos no Capítulo 4, a corrente retornada por Q9, em comparação com aquela de Q8,
apresenta um erro fracionário de ⫺2兾␤Fp. Esse erro pode não ser desprezível, uma vez que TBJs pnp
laterais têm pequenos betas. No entanto, neste caso, o erro é cancelado pela corrente 2IB retornada
pelas próprias bases de Q3 e Q4. (Esse cancelamento de erro é similar ao que ocorre em espelhos de
corrente de Wilson.) Assim, concluímos que os TBJs de cada metade do estágio de entrada conduzem
uma corrente de I1 兾2, ou
(5.4)
As correntes de base drenadas por Q1 e Q2 são
(5.5)
em que ␤Fn ⫽ 200 é assumido para o par Q1-Q2. Uma vez energizado, o AOP vai automaticamente dre-
nar essas correntes do circuito circundante. Olhando novamente para a Fig. 5.1, notamos que ambos os
coletores de Q5 e Q6 estão duas quedas de tensão de junção pn acima de VEE. Consequentemente, além
de funcionar com um “auxiliar” de beta, Q7 garante tensões de coletor iguais para Q5 e Q6 assim como
para Q3 e Q4, tornando assim as duas metades do estágio perfeitamente equilibradas ou balanceadas.
Queremos agora encontrar o ganho e as resistência de entrada兾saída para pequenos sinais
do estágio de entrada. Essa tarefa é consideravelmente simplificada se explorarmos o conceito de
meio-circuito da Fig. 5.6a. Aplicando vid 兾2 a Q1 e ⫺vid 兾2 a Q2, forçamos o nó base comum de Q3
e Q4 a permanecer em terra ca, de modo que podemos trabalhar com apenas uma das duas metades,
Rid Rid
2 2
Q1 Q2
vid vid
2 vid vid 2
4 4
0V
Q3 Q4
i3 i4 io1(sc)
Rc4
Q7
i3 i3 Rc6
Ro1
Q5 Q6
R3 50 k
R1 1k R2 1k vid Rid Gm1vid Ro1 vo1(oc)
2,19 M 6,12 M
1
Gm1
5,47 k
(a) (b)
FIGURA 5.6 (a) Circuito para análise ca do estágio de entrada, e (b) equivalente de pequenos sinais do estágio
de entrada.
como Q1 e Q3, por exemplo. Suas resistências de emissor para pequenos sinais re1 e re3 provocam
uma divisão de tensão por dois para fornecer, em seus terminais de emissor compartilhado, o sinal
ca (1兾2)(vid 兾2) ⫽ vid 兾4. Então, a corrente ca que sai do coletor de Q3 é i3 ⫽ gm3vid 兾4, enquanto que a
corrente ca que entra no coletor de Q4 é, por simetria, i4 ⫽ gm4vid 兾4. O espelho de corrente constituído
de Q5 e Q6 reflete i3, de modo que a corrente ca de curto-circuito líquida absorvida do nó de saída é
io1(sc) ⫽ i3 ⫹ i4 ⫽ gm3vid 兾4 ⫹ gm4vid 兾4 ⫽ gmvid 兾2, em que omitimos os subscritos uma vez que as duas
transcondutâncias gm são idênticas. Isso nos permite escrever
(5.6)
em que Gm1 é a transcondutância do primeiro estágio. Olhando para o terminal de base de Q1 encon-
tramos, por inspeção, Rid 兾2 ⫽ r␲1 ⫹ (␤01 ⫹ 1)re3 ⬵ r␲1 ⫹ (␤01 ⫹ 1)re1 ⫽ 2r␲1 ⫽ 2r␲n, em que usamos o
fato de que re3 ⬵ re1. Consequentemente,
Rid ⬵ 4r␲n ⫽ 2,19 M⍀ (5.7)
em que novamente assumimos ␤0n ⫽ 200 para o par Q1-Q2. Finalmente, analisando o terminal de saída
do primeiro estágio, usamos inspeção para escrever Ro1 ⫽ Rc4 //Rc6 ⬵ [ro4(1 ⫹ gm4re2)]//[ro6(1 ⫹ gm6R2)], ou
Ro1 ⬵ 2ro4 //1,37ro6 ⫽ 6,12 M⍀ (5.8)
em que assumimos VAn ⫽ 100 V e VAp ⫽ 50 V. Isso completa a análise do primeiro estágio, cujas carac-
terísticas de pequenos sinais estão resumidas na Fig. 5.6b.
Antes de finalizar a análise desse estágio, vamos examinar algumas características adicionais que
o usuário precisa estar ciente e que estão listadas nas folhas de dados do fabricante.
• Corrente de polarização de entrada IB. Essa é a média das duas correntes de entrada, ou IB ⫽
(IP ⫹ IN). De acordo com a Equação (5.5), IB está na faixa de 50 nA e é fortemente influenciada
pelo valor de ␤Fn. Qualquer descasamento nos betas de Q1 e Q2 vai resultar em uma corrente de
offset de entrada IOS ⫽ IP ⫺ IN. As folhas de dados do 741, que você pode procurar na Internet,
reportam valores típicos de IB ⫽ 80 nA e IOS ⫽ 20 nA.
• Tensão de offset de entrada VOS. Devido aos descasamentos de VBE nos TBJs de suas duas meta-
des, esse estágio vai apresentar alguma tensão de offset de entrada VOS. As folhas de dados do 741
fornecem tipicamente VOS ⫽ 2 mV.
• Cancelamento do offset de entrada. O 741 vem com um esquema para cancelamento do erro
de offset decorrentes de VOS e IOS. Isso é obtido por meio de um potenciômetro de 10 k⍀ externo
em conjunto com as resistências no chip R1 e R2, como ilustrado na Fig. 5.5. Com o cursor do
potenciômetro exatamente no meio, os emissores de Q5 e Q6 são igualmente polarizados em cer-
ca de [(1//5) k⍀] ⫻ (9,5 ␮A) ⫽ 8 mV acima de VEE. Movendo o cursor do potenciômetro de sua
posição central, temos um transistor que se torna mais condutivo aproximando mais seu emissor
de VEE, enquanto que o outro permanece em cerca de 8 mV acima de VEE. Esse desequilíbrio ex-
terno é ajustado empiricamente pelo usuário até cancelar qualquer desequilíbrio interno para dar
a aparência de comportamento sem offset.
• Faixa de tensão de entrada (IVR*). Na operação em realimentação negativa, o AOP força vN
a acompanhar vP, de modo que a tensão de entrada de modo comum é vIC ⫽ (vP ⫹ vN) ⬵ vP.
Queremos encontrar a faixa de tensão de entrada de modo comum, isto é, a faixa de valores de
vIC ao longo da qual o estágio de entrada vai funcionar de forma adequada, com todos os TBJs
operando na região ativa direta ou, no máximo, na fronteira de saturação (EOS). Considerando
a Fig. 5.1, observamos que o limite superior é alcançado quando Q1 é levado para a EOS, então
usamos a LKT para escrever vP(max) ⬵ VCC ⫺ VEB8(on) ⫺ VCE1(EOS) ⫹ VBE1(on). O limite inferior é
alcançado quando Q3 é levado para a EOS, então vP(min) ⬵ VEE ⫹ VBE5(on) ⫹ VBE7(on) ⫹ VEC3(EOS) ⫹
VBE1(on). Fazendo vP → vIC obtemos
vIC(max) ⬵ VCC ⫺ VCE(EOS) vIC(min) ⬵ VEE ⫹ 3VBE(on) ⫹ VEC(EOS) (5.9)
(As estimativas acima ignoram as pequenas quedas de tensão através de R1, R2 e R8, e também
faz a consideração simplificadora de que todas as quedas de tensão de junção são iguais.) Para
termos uma ideia, se assumirmos quedas de junção típicas de 0,7 V e quedas de EOS de 0,2 V, as
estimativas anteriores fornecem vIC(max) ⬵ VCC ⫺ 0,2 V e vIC(min) ⬵ VEE ⫹ 2,3 V. Com alimentações
de ⫾15 V, a IRV é, portanto, ⫺12,7 V ⱕ vIC ⱕ ⫹14,8 V. Trabalhar com vIC fora da IRV vai pro-
vocar mal funcionamento do circuito.
O 2º estágio ou estágio intermediário

Tendo como referência a Fig. 5.7, temos, por inspeção, IC17 ⫽ I2, ou
IC17 ⫽ 528 ␮A (5.10)
Além disso, temos que pode ser aproximado como
(5.11a)
Assumindo Is17 ⫽ 10 fA e ␤F17 ⫽ 250, obtemos

IC16 ⫽ 16 ␮A (5.11b)
Isso completa a análise cc.
* N. de T.: Do inglês input voltage range (IVR).

VCC
vO1 I2 528 ␮A
Q16
Q17
R9 50 k
R8 100
VEE
FIGURA 5.7 Circuito para a análise cc do estágio intermediário do AOP 741.
Para a análise de pequenos sinais, considere a Fig. 5.8a, em que Cs foi omitido porque estamos
interessados apenas no comportamento em baixas frequências. Começando da esquerda e trabalhando
em direção à direita escrevemos, por inspeção,
Ri2 ⫽ r␲16 ⫹ (␤016 ⫹ 1){R9 //[r␲17 ⫹ (␤017 ⫹ 1)R8]} (5.12a)
Assumindo ␤016 ⫽ 200 e ␤017 ⫽ 250, obtemos
Ri2 ⫽ 4,63 M⍀ (5.12b)
Usando novamente inspeção, escrevemos
Ro2 ⫽ ro13A //Rc17 ⬵ ro13A //[ro17(1 ⫹ gm17R8)]

(5.13a)
Fazendo ro13A ⫽ (50 V)兾(528 ␮A) ⫽ 94,7 k⍀ e ro17 ⫽ (100 V)兾(528 ␮A) ⫽ 189,4 k⍀, obtemos
Ro2 ⫽ 81,3 k⍀ (5.13b)
ro13A 94,7 k
io2(sc)
Rc17
vi2 Q16 ic17
Ro2
vb17
Q17
Ri2
R9 50 k
R8 100 Ri2 Ro2
vi2 Gm2vi2 vo2(oc)
4,63 M 81,3 k
1
Gm2
161
(a) (b)
FIGURA 5.8 (a) Circuito para análise ca do segundo estágio e (b) equivalente de pequenos sinais do segun-
do estágio.
Finalmente, considerando que Q16 está operando no modo CC e Q17 no modo EC-DE, escrevemos
(5.14)
em que Gm2 é a transcondutância do segundo estágio. As características de pequenos sinais desse está-
gio estão resumidas na Fig. 5.8b e isso finaliza nossa análise do segundo estágio.
O 3º estágio ou estágio de saída

O estágio de entrada do AOP 741 apresenta algumas soluções de projeto interessantes, que são mais
bem apreciadas analisando o circuito em seu estado de repouso. Esse estado é mostrado na Fig. 5.9
para o caso da entrada em 0 V e na ausência de qualquer carga na saída. Os transistores de polarização
Q18 e Q19 são dispositivos de tamanho mínimo, enquanto que os transistores push-pull Q14 e Q20 são
fabricados com áreas de emissor maiores (geralmente quatro vezes maior) para manter bons ganhos de
corrente também em correntes de carga elevadas. Se Q14 e Q19 forem conectados como diodos do modo
descrito na Seção 4.10, então Q14 e Q20 drenariam uma corrente de repouso cerca de quatro vezes maior
do que aquela dos diodos. Para reduzir essa corrente para um nível mais aceitável, Q18 é adequada-
mente “subpolarizado”, como o exemplo a seguir irá esclarecer. Também, vale a pena mencionar que
como eles compartilham o mesmo coletor, Q18 e Q19 são fabricados dentro da mesma região de isolação
economizando assim uma área morta preciosa.
VCC
I3 176 A
Q14
Q18
R6 27
Q19
VBB
R10 R7 22
50 k
Q20
Q22
VEE
FIGURA 5.9 Análise cc do estágio de saída do 741 em repouso.

EXEMPLO 5.1
No circuito da Fig. 5.9, considere Is18 ⫽ Is19 ⫽ 2 fA e Is14 ⫽ Is20 ⫽ 8 fA (quatro vezes maior). Adicional-
mente, sempre que necessário, assuma correntes de base desprezíveis para todos os TBJs.
(a) Use iterações para estimar as correntes de coletor IC18 e IC19. Em seguida, encontre VBB em mV.
(b) Estime IC14 e IC20 sob a hipótese simplificadora R6 ⫽ R7 ⫽ 0.
(c) Repita o item (b), mas com R6 e R7 no lugar como mostrado. Comente seus resultados.
Solução
(a) Comece com VBE19 ⫽ 0,7 V, de modo que IC18 ⬵ VBE19兾R10 ⬵ 0,7兾50 ⫽ 14 ␮A. Pela LKC, IC19 ⫽
I3 ⫺ IC18 ⬵ 176 ⫺ 14 ⫽ 162 ␮A. Pela equação do TBJ, VBE19 ⫽ VT ln(IC19兾Is19) ⫽ 0,026 ln[(162 ⫻
10⫺6)兾(2 ⫻ 10⫺15)] ⫽ 0,653 V. Use esse valor para a estimativa melhorada IC18 ⬵ 0,653兾50 ⬵
13 ␮A. Permitindo, por exemplo, 1 ␮A de corrente de base para Q19 obtemos, finalmente,
IC18 ⬵ 14 ␮A IC19 ⬵ 162 ␮A (5.15)
e não são necessárias iterações adicionais. Aplicando novamente a equação do TBJ com Is18 ⫽
Is19 ⫽ 2 fA obtemos
VBB ⫽ VBE18 ⫹ VBE19 ⫽ 589,4 ⫹ 653,1 ⬵ 1242 mV
(b) Em repouso, temos IC14 ⫽ IC20. Além disso, com Is14 ⫽ Is20, também temos VBE14 ⫽ VEB20 ⫽ VBB 兾2,
então
IC14 ⫽ IC20 ⫽ 8 ⫻ 10⫺15exp(1242兾52) ⬵ 190 ␮A
Embora Q14 e Q20 sejam dispositivos de grande área, eles conduzem uma corrente de repouso que
é comparável a I3.
(c) Com R6 e R7 no lugar, a queda de tensão através das junções combinadas de Q14 e Q20 serão redu-
zidas por ⌬V ⫽ (R6 ⫹ R7)IQ, em que IQ é o novo valor da corrente quiescente de Q14 e Q20. Usan-
do 190 ␮A como nossa estimativa inicial para IQ, encontramos ⌬V ⫽ (27 ⫹ 22)190 ⫻ 10⫺6 ⬵
9,3 mV, de modo que obtemos
IQ ⫽ 8 ⫻ 10⫺15exp[(1242 ⫺ 9,3)兾52] ⬵ 160 ␮A (5.16)
Esse valor é menor do que nossa estimativa anterior devido às quedas de tensão em R6 e R7.
䊉
Em aplicações reais, é pouco provável que o estágio de saída esteja em modo de repouso; então,
para uma análise ca mais realista, consideramos a situação típica de uma carga de 2 k⍀ sendo alimen-
tada por uma tensão centrada em VO ⫽ 5 V. Sob essas condições, a metade inferior do estágio push-pull
estará desligada, deixando Q14 fornecer a corrente IL ⫽ 5兾2 ⫽ 2,5 mA para a carga. O equivalente ca
do estágio de saída simplifica como na Fig. 5.10a em que Q13B é modelado com a resistência ro13B ⫽
(50 V)兾(176 ␮A) ⫽ 284 k⍀ e a rede de polarização constituída por Q18, Q19 e R10 com uma resistência
de pequenos sinais única rbb ⬵ 174 ⍀ (veja o Exercício 5.1).
Exercício 5.1
Desenhe o equivalente de pequenos sinais da rede de polarização da Fig. 5.9, consistindo em Q18,
Q19 e R10 e mostre que a rede inteira funciona como uma única resistência
(5.17)
em que rd18 ⫽ VT 兾IC18 é a resistência ca do transistor Q18 conectado como diodo e gm19 ⫽ IC19 兾VT
e r␲19 ⫽ ␤019 兾gm19 são os parâmetros de pequenos sinais de Q19. Assuma as correntes do Exemplo
5.1, assim como ␤019 ⫽ 200.
ro13B
284 k
Q14
rbb
174 RB14 Rb14
R6
Re22 27 k
vi3 vo
Q22 Ro
Ro2 Ro RL 47
Ri3
81,3 k 2k
vi3 Ri3 1vi3 vo(oc)
9,33 M
(a) (b)
FIGURA 5.10 (a) Circuito para análise ca do estágio de saída e (b) equivalente de pequenos sinais do está-
gio de saída.
Para encontrar as características de pequenos sinais do estágio de saída, considere novamente a

Fig. 5.10a. Assumindo que temos dois seguidores de tensão acoplados via a pequena resistência rbb,
podemos aproximar
vo ⬵ 1 ⫻ vi3 (5.18)
Por inspeção, também temos
Ri3 ⫽ r␲22 ⫹ (␤022 ⫹ 1)[rbb ⫹ (ro13B //Rb14)] (5.19a)
em que Rb14 é a resistência ca obtida olhando para a base de Q14.
Rb14 ⫽ r␲14 ⫹ (␤014 ⫹ 1)(R6 ⫹ RL)
Assumindo IC14 ⫽ 2,5 mA e ␤014 ⫽ 250, obtemos Rb14 ⬵ 511 k⍀. Substituindo na Equação (5.19a) e
assumindo ␤022 ⫽ 50, obtemos, finalmente,
Ri3 ⫽ 9,33 M⍀ (5.19b)
Usando inspeção novamente, escrevemos
(5.20a)
em que RB14 é a resistência ca apresentada para a base de Q14 pelo circuito a montante,
RB14 ⫽ ro13B //(rbb ⫹ Re22)
e Re22 é a resistência ca obtida olhando para o emissor de Q22

Substituindo, obtemos RB14 ⫽ 1,9 k⍀. Substituindo, por sua vez, na Equação (5.20a) obtemos finalmente
Ro ⫽ 47 ⍀ (5.20b)
As características de pequenos sinais do estágio de saída estão resumidas na Fig. 5.10b. Antes de fina-
lizarmos esse estágio, vamos investigar uma característica adicional que o usuário precisa saber e que
é reportada nas folhas de dados.
• Excursão da tensão de saída (OVS). Essa é a faixa de valores de vO ao longo da qual o está-
gio de saída vai funcionar de forma adequada, com todos os TBJs na região ativa direta ou, no
máximo, na fronteira de saturação (EOS). Uma inspeção simples da Fig. 5.1 revela que o limite
superior para vO é alcançado quando Q13B é levado para a EOS e o limite inferior quando Q17 é le-
vado para a EOS. Usando a LKT, escrevemos então vO(max) ⬵ VCC ⫺ VEC13(EOS) ⫺ VBE14(on) e vO(min) ⬵
VEE ⫹ VCE17(EOS) ⫹ VEB22(on) ⫹ VEB20(on). Essas equações simplificam como
vO(max) ⬵ VCC ⫺ VEC(EOS) ⫺ VBE(on) vO(min) ⬵ VEE ⫹ VCE(EOS) ⫹ 2VEB(on) (5.21)
(As estimativas anteriores assumem quedas de tensão de junção idênticas para os TBJs, junta-
mente com carregamento leve da saída, de modo que as quedas de tensão através de R6 e R7 po-
dem ser ignoradas.) Para termos uma ideia, se assumirmos quedas nas junções de 0,7 V e quedas
de EOS de 0,2 V, as estimativas anteriores fornecem vO(max) ⬵ VCC ⫺ 0,9 V e vO(min) ⬵ VEE ⫹ 1,6 V.
Com fontes de ⫾15 V, a OVS é, portanto, ⫺13,4 V ⱕ vO ⱕ ⫹14,1 V.
Características de pequenos sinais do AOP 741

Utilizamos agora a cascata de três estágios da Fig. 5.11 para encontrar o ganho de pequenos sinais
global a. Por inspeção,
(5.22)
indicando que os primeiros dois estágios contribuem com ganhos da ordem de 500 V/V cada. As
folhas de dados do 741 geralmente fornecem Rid ⫽ 2 M⍀, a ⫽ 200 ⫻ 103 V/V e Ro ⫽ 75 ⍀. Nossos
cálculos são influenciados pelos valores assumidos para os betas e para as tensões de Early, sendo
que ambos dependem de parâmetros de fabricação críticos, como a largura de base. Também, assumir
tensões de Early infinitas para simplificar os cálculos cc pode ter subestimado as correntes cc por até
20-30%, especialmente no caso de TBJs pnp. Finalmente, Ro depende da corrente de operação de Q14,
que foi arbitrariamente assumida como sendo 2,5 mA; então, as discrepâncias entre os valores cal-
culados e as folhas de dados não são surpresa. No entanto, o processo mental exercido na estimativa
desses parâmetros é, sem dúvida, bastante instrutivo – e, provavelmente, ajudou a desmistificar nossa
intimidação inicial.
Ro
47
Rid Ro1 Ri2 Ro2 Ri3
vid Gm1vid v12 Gm2v12 v23 lv23 vo
2,19 M 6,12 M 4,63 M 81,3 k 9,33 M
1 1
Gm1 Gm2
5,47 k 161
FIGURA 5.11 Modelo de pequenos sinais do AOP 741.

Simulação do PSpice do AOP 741

Para facilitar a simulação de amplificadores operacionais, os fabricantes costumam fornecer macromo-
delos do SPICE de seu dispositivo (veja o Apêndice 5A). O circuito do PSpice da Fig. 5.12a utiliza o
macromodelo uA741 disponível na biblioteca do PSpice para exibir a CTT assim como para calcular
o ganho ca a e as resistências de entrada e de saída ri e ro. Os resultados são os seguintes:
V(OUT)⁄VI = 1.992E+05
INPUT RESISTANCE AT VI = 9.963E+05
OUTPUT RESISTANCE AT V(OUT) = 1.517E+02
A Fig. 5.12b confirma que a saída satura nas vizinhanças das tensões de alimentação. Ela também
mostra uma tensão de offset de entrada (sistemática) de cerca de 20 ␮V. Esse macromodelo será usa-
do em capítulos subsequentes para investigar outros aspectos do circuito do 741, como respostas em
frequência e transitória assim como estabilidade.
5.2 AMPLIFICADOR OPERACIONAL CMOS DE DOIS ESTÁGIOS

Essa topologia clássica de AOP CMOS (e suas variantes) é usada especialmente em CIs de modo mis-
to. Ilustrado na Fig. 5.13 em sua forma básica, ele é constituído de dois estágios de ganho e um circuito
de polarização cc conforme a seguir:
• O 1º estágio ou estágio de entrada consiste do par diferencial M1-M2 canal p e da carga espelho
M3-M4 canal n. Como sabemos, seu ganho de tensão é
a1 ⫽ ⫺gm1(ro2 //ro4) (5.23)
• O 2º estágio ou estágio de saída consiste no amplificador FC M5 e na carga ativa M6. (Também é

mostrada uma rede Rc-Cc, cuja função é estabilizar o amplificador contra possíveis oscilações em
operação de realimentação negativa, um assunto que será abordado no Capítulo 7. Esta análise é
restrita a baixas frequências, em que Cc funciona como um curto-circuito, então a rede Rc-Cc será
ignorada.) O ganho de tensão em baixas frequências desse estágio é
a2 ⫽ ⫺gm5(ro5 //ro6) (5.24)
• O circuito de polarização cc consiste no espelho de corrente de dupla saída M6-M7-M8, junta-

mente com a referência de corrente IREF. Os detalhes dessa referência foram omitidos para sim-
15
10
VCC (15 V) 5
Saída vO (V)
3 0
7
6
A741 vO 5
vI 2
– 4
RL 2k 10
VCC (–15 V) 15
0 150 100 50 0 50 100 150
0
Entrada vP vN (V)
(a) (b)
FIGURA 5.12 (a) Circuito do PSpice para exibir (b) a CTT do AOP 741.
VDD
M7
M8 M6
vN M1 M2 vP vO
IREF Rc Cc
M3 M4 M5
VSS
FIGURA 5.13 AOP CMOS de dois estágios.
plificar, mas geralmente ela é um circuito compartilhado entre diferentes AOPs no mesmo chip.
Ela produz uma corrente regulada IREF uma vez, que é, em seguida, replicada por um espelho de
corrente de múltiplas saídas para cada um dos outros AOPs dentro do chip. Na Fig. 5.14, IREF é
replicada por M7 para polarizar o par M1-M2 e por M6 para carregar ativamente o estágio FC M5.
Graças à resistência infinita apresentada pela porta de M5, não há efeito de carga entre estágios,
de modo que o ganho global é simplesmente o produto dos ganhos individuais
(5.25a)
Adaptando a Equação (4.152) para este caso, expressamos o ganho na seguinte forma alternativa
(5.25b)
Se o AOP é implementado com FETs tendo o mesmo comprimento de canal L e sobretensão de condu-
ção VOV, então o ganho toma a seguinte forma concisa
(5.25c)
em que, pela Equação (4.31), ␭⬘n e ␭⬘p são os parâmetros de processo caracterizando a modulação do
comprimento do canal nos nFETs e pFETs, respectivamente. Claramente, quanto maior L e menor VOV,
maior é o ganho. As resistências ca entre as duas entradas e entre a saída e o terra são, respectivamente,
Ri ⫽ ⬁ Ro ⫽ ro5 //ro6
(5.26)
Notamos uma grande semelhança entre os estágios CMOS da Fig. 5.13 e os 1º e 2º estágios do
AOP 741 da Fig. 5.2. Na realidade, graças à resistência infinita apresentada pelas portas, os estágios
CMOS são muito mais simples. Observamos, também, a ausência de um estágio de saída, mesmo Ro
podendo ter um valor bastante elevado. Um amplificador operacional do tipo da Fig. 5.13 provavel-
mente vai alimentar outros circuitos CMOS no chip, que também apresentam resistência de entrada
infinita (embora uma capacitância não necessariamente nula); portanto, não há a necessidade de um
estágio de saída dedicado. Somente quando a intenção é alimentar cargas resistivas, provavelmente
fora do chip, um amplificador de dois estágios será equipado com um 3º estágio dedicado. Esse estágio
pode ser um estágio de saída do tipo discutido na Seção 4.11.
Considerações sobre a tensão de offset de entrada

É importante perceber que as razões W兾L de M5 e M6 não podem ser especificadas de forma arbitrária,
mas devem satisfazer uma restrição específica a fim de evitar a introdução de erros grosseiros de tensão
de offset de entrada. Para encontrar essa restrição, observe que, como VSG6 ⫽ VSG7, a relação entre as
correntes ID6 e ID7 deve estar em proporção às suas razões W兾L como
(5.27a)
Observe também que, em equilíbrio cc, temos VDS4 ⫽ VDS3. Consequentemente, VGS5 ⫽ VDS4 ⫽ VDS3 ⫽
VGS3, indicando que a relação entre ID5 e ID3 deve estar em proporção às suas razões W兾L como
(5.27b)
Mas ID5 ⫽ ID6 e ID3 ⫽ ID7 兾2. Substituindo na Equação (5.27) e simplificando, obtemos a importante
restrição
(5.28)
Uma vez atendida essa restrição, qualquer descasamento de k e Vt nos pares M1-M2 e M3-M4 vai
fazer o 1º estágio apresentar uma tensão de offset de entrada do tipo da Equação (4.161). Adaptando
para este caso, temos
(5.29)
em que os subscritos p e n se referem, respectivamente, aos pares M1-M2 e M3-M4. Mesmo se os pares
M1-M2 e M3-M4 forem perfeitamente casados, fazendo vP ⫽ vN ⫽ 0 provavelmente teremos vO ⫽ 0
devido a um possível desbalanceamento entre M5 e M6. Refletido para a entrada, o efeito desse desba-
lanceamento vai resultar em um componente adicional para VOS (essa questão também é explorada nos
problemas do fim do capítulo).
Faixa de tensão de entrada (IVR)

Operando com realimentação negativa, o AOP força vN e, a seguir, vP, de modo que a tensão de entrada
de modo comum é vIC ⫽ (vP ⫹ vN) ⬵ vP. Queremos encontrar a faixa de tensão de entrada de modo
comum, isto é, a faixa de valores de vIC ao longo da qual o estágio de entrada vai funcionar adequada-
mente, com todos os FETs operando em saturação ou, no máximo, na fronteira de saturação (EOS). O
limite superior é alcançado quando M7 é levado para a EOS, em que VSD7 ⫽ VOV7. Usando inspeção e a
LKT escrevemos então vIC(max) ⫽ VDD ⫺ VOV7 ⫺ VSG1, isto é
vIC(max) ⫽ VDD ⫺ VOV7 ⫺ VOV1 ⫺ 兩Vt1兩 (5.30a)

De modo similar, o limite inferior para vIC é alcançado quando M1 é levado para a EOS, em que VSD1 ⫽
VOV1. Usando inspeção e a LKT escrevemos então vIC(min) ⫽ VSS ⫹ VGS3 ⫹ VSD1 ⫺ VSG1. Mas, VSD1 ⫺
VSG1 ⫽ VOV1 ⫺ (VOV1 ⫹ 兩Vt1兩) ⫽ ⫺兩Vt1兩, então
vIC(min) ⫽ VSS ⫹ VOV3 ⫹ Vt3 ⫺ 兩Vt1兩 (5.30b)
É evidente que, para esse circuito, vIC(max) é mais restritivo que vIC(min).
Excursão da tensão de saída (OVS)

Essa é a faixa de valores de vO ao longo da qual M5 e M6 operam em saturação ou, no máximo, na EOS.
Por inspeção, encontramos imediatamente
vO(max) ⫽ VDD ⫺ VOV6 vO(min) ⫽ VSS ⫹ VOV5 (5.31)
Dito de outra forma, vO pode excursionar dentro de uma queda de tensão VOV de cada extremo da ali-
mentação.
EXEMPLO 5.2
(a) Suponha que o AOP CMOS de dois estágios da Fig. 5.13 é fabricado em um processo caracte-
rizado por k⬘n ⫽ 2,5k⬘p ⫽ 100 ␮A兾V2, Vtn ⫽ ⫺Vtp ⫽ 0,75 V, ␭⬘n ⫽ 0,1 ␮m兾V e ␭⬘p ⫽ 0,05 ␮m兾V.
Adicionalmente, todos os FETs são fabricados com L ⫽ 1 ␮m e são projetados para operar com
VOV ⫽ 0,25 V. Se o circuito é alimentando com fontes de ⫾2,5 V e usa IREF ⫽ 100 ␮A, especifique
valores apropriados para W1 até W8 para polarizar ambos os estágios em 100 ␮A (para simplifi-
car, assuma ␭n ⫽ ␭p ⫽ 0 ao longo de seus cálculos).
(b) Encontre os ganhos dos estágios individuais, o ganho global, a resistência de saída, a IRV e a
OVS.
(c) Verifique com o PSpice e avalie quaisquer diferenças entre os valores calculados e simulados.
Solução
(a) M6, M7 e M8 devem, cada um, satisfazer a condição de saturação
que fornece W ⫽ 80 ␮m. Então, W6 ⫽ W7 ⫽ W8 ⫽ 80 ␮m. M1 e M2 drenam metade da corrente

drenada por M7, porém com a mesma sobretensão de condução; então, W1 ⫽ W2 ⫽ W7 兾2 ⫽
40 ␮m. M3 e M4 devem, cada um, satisfazer a condição
que fornece W3 ⫽ W4 ⫽ 16 ␮m. Pela Equação (5.28), (W5 兾1)兾(16兾1) ⫽ 2(80兾1)兾(80兾1), ou

W5 ⫽ 32 ␮m. Em resumo,
W1 ⫽ W2 ⫽ 40 ␮m W3 ⫽ W4 ⫽ 16 ␮m
W5 ⫽ 32 ␮m W6 ⫽ W7 ⫽ W8 ⫽ 80 ␮m
(b) Pela Equação (5.25c), temos
então a1 ⫽ a2 ⫽ ⫺53,3 V兾V. Também, ␭n ⫽ ␭⬘n 兾1 ⫽ 0,1 V⫺1 e ␭p ⫽ ␭⬘p 兾1 ⫽ 0,05 V⫺1, de modo
que ro5 ⫽ 1兾(0,1 ⫻ 100 ⫻ 10⫺6) ⫽ 100 k⍀, ro6 ⫽ 1兾(0,05 ⫻ 100 ⫻ 10⫺6) ⫽ 200 k⍀ e
Ro ⫽ 100//200 ⫽ 66,7 k⍀
Finalmente, as Equações (5.30) e (5.31) fornecem

vIC(max) ⫽ 2,5 ⫺ 2 ⫻ 0,25 ⫺ 0,75 ⫽ 1,25 V
vIC(min) ⫽ vO(min) ⫽ ⫺2,5 ⫹ 0,25 ⫽ ⫺2,25 V
vO(max) ⫽ 2,25 V
(c) Uma simulação do PSpice usando o circuito da Fig. 5.14a fornece a CTT da Fig. 5.14b, que
mostra um offset de entrada (sistemático) de 166 ␮V e confirma níveis de saturação da saída
dentro de uma queda VOV das alimentações ⫾2,5 V. (O offset pode ser compensando especifi-
cando um componente cc de ⫺166 ␮V para a fonte de entrada ca vp.) Depois de direcionar o
PSpice para realizar a análise de pequenos sinais (.TF), obtemos a ⫽ vo 兾vp ⫽ 4.271 V兾V e
Ro ⫽ 75 k⍀. A discrepância entre valores calculados e simulados resulta principalmente da
consideração ␭ ⫽ 0, especialmente no cálculo de gm1 e gm5. Para resultados mais exatos, deve-
mos multiplicar o valor calculado de gm1 por (1 ⫹ ␭VSD1) ⬵ (1 ⫹ 0,05 ⫻ 2,5) ⫽ 1,125 e o valor
calculado de gm5 por (1 ⫹ ␭VDS5) ⬵ (1 ⫹ 0,1 ⫻ 2,5) ⫽ 1,25. Com essas correções, obtemos
a1 ⬵ ⫺53,3 ⫻ 1,125 ⫽ ⫺60 V/V, a2 ⬵ ⫺53,3 ⫻ 1,25 ⫽ ⫺66,7 V/V e a ⬵ ⫺4.000 V兾V, em
melhor concordância com o PSpice.
VDD (2,5 V)
80 80 80
M8 1 1 M7 1 M6
Mp Mp Mp
2,5
40 40
1 M1 M2 1 vO
IREF
100 A
Saída vO (V)
Mp Mp v
P 32
0 1 0
0 M5
16 16 Mn
M3 1 1 M4
Mn Mn
2,5
1,0 0,5 0 0,5 1,0
VSS ( 2,5 V) Entrada vP vN (mV)
(a) (b)
FIGURA 5.14 (a) Circuito do PSpice para o Exemplo 5.2 e (b) sua CTT. Os parâmetros do MOSFET são confor-
me a seguir: k⬘n ⫽ 2,5k⬘p ⫽ 100 ␮A兾V2, Vtn ⫽ ⫺Vtp ⫽ 0,75 V e ␭n ⫽ 2␭p ⫽ 0,1 V⫺1.
Razão de rejeição de modo comum (CMRR*)

Estimamos esse parâmetro adaptando a Equação (4.158) para este circuito
(5.32)
Se necessário, a CMRR pode ser melhorada aumentando a resistência de saída de M7, por exemplo,
pela técnica de cascateamento. O preço é uma redução no valor de vIC(max).
* N. de T.: Do inglês, common-mode rejection ratio (CMRR).

Razão de rejeição de fonte de alimentação (PSRR*)

A saída de um amplificador não deve ser afetada por quaisquer variações nas tensões de suas fontes
de alimentação, como ondulação (ripple) ou ruídos induzidos por circuitos adjacentes. No entanto, um
amplificador real será um pouco sensível a essas variações (além da já conhecida tensão de entrada de
modo comum), de forma que a saída de pequenos sinais de um AOP com alimentações divididas toma
a seguinte forma mais geral
vo ⫽ admvid ⫹ acmvic ⫹ addvdd ⫹ assvss (5.33)
em que vdd e vss são, respectivamente, as variações nas tensões de alimentação VDD e VSS, e add e ass são
os ganhos com os quais o amplificador amplifica essas variações, isto é, add ⫽ vo 兾vdd e ass ⫽ vo 兾vss. O
ideal é que ambos os ganhos, add e ass, sejam zero (assim como acm). Para dizer o quão insensível um
amplificador real é a variações da fonte de alimentação, utilizados uma figura de mérito chamada de
razão de rejeição de fontes de alimentação (PSRR), que, no caso de fontes de alimentação divididas,
toma as formas separadas
(5.34)
em que adm é o conhecido ganho de modo diferencial. Para estimar a PSRR do AOP CMOS de dois está-
gios, considere seu equivalente ca da Fig. 5.15, com relação ao qual fazemos as seguintes observações:
• Aplicar vdd aos terminais fonte do par M1-M2 via ro7 tem o mesmo efeito de retirar seus terminais
porta do terra e alimentá-los com uma tensão comum de ⫺vdd, enquanto mantém o terminal su-
perior de ro7 em terra ca. Podemos, assim, adaptar o ganho de modo comum da Equação (4.157c)
para este circuito. Ignorando o efeito de corpo para tornar mais simples, temos
Aplicando a LKC ao nó vo obtemos
ro7 0 ro6 i6
vdd ro7 i7 ro6

M1 M2 vo
M1 M2 vo
M3 M4
0 M5
M3 M4
vds4 M5
vss

(a) (b)
FIGURA 5.15 Equivalentes ca para estimar as razões de rejeição de alimentação para (a) VDD e (b) VSS.
* N. de T.: Do inglês, power-supply rejection ratio (PSRR).

Como VOV5 ⫽ VOV4 e VOV6 ⫽ VOV7, segue que ro6 兾ro7 ⫽ 2gm4 兾gm5, de modo que a expressão anterior
fornece vo(1兾ro6 ⫹ 1兾ro5) ⫽ vdd(1兾ro6 ⫺ 1兾ro6) ⫽ 0. Isso é possível apenas se vo ⫽ 0, então
(5.35a)
e
PSRRdd ⫽ ⬁ (5.35b)
Curiosamente, as contribuições de vdd para vo via ro6 e ro7 se cancelam mutuamente. No entanto,
devido às várias aproximações feitas, a PSRRdd, na prática, não será infinita, embora esperemos
que ela seja razoavelmente elevada.
• Analisando agora a Fig. 5.15b, observamos que a condição de equilíbrio do estágio de entrada
não é perturbada por vss, de modo que temos vds4 ⫽ vds3 ⫽ 0. A fonte dependente interna de M5
está agora em repouso, de modo que usamos a regra do divisor de tensão para escrever
(5.36a)
Substituindo na Equação (5.34), juntamente com adm como dado pela Equação (5.25a), finalmen-
te obtemos
PSRRss ⫽ gm1(ro2 //ro4)gm5 ro5 (5.36b)
EXEMPLO 5.3
Estime a CMRR e as PSRRs do AOP CMOS do Exemplo 5.2 (ignore o efeito de corpo para M1 e M2).
Compare com o PSpice e comente.
Solução
Usando gm1 ⫽ gm3 ⫽ (2 ⫻ 50 ⫻ 10⫺6兾0,25) ⫻ 1,125 ⫽ 0,45 mA/V e gm5 ⫽ (2 ⫻ 100 ⫻ 10⫺6兾0,25) ⫻
1,25 ⫽ 1 mA/V, temos, pelas Equações (5.32), (5.35b) e (5.36),
Para encontrar a CMRR via o PSpice, use novamente o circuito da Fig. 5.14, porém com as en-
tradas ligadas juntas e alimentadas por uma fonte ca comum vic. A análise de pequenos sinais (.TF)
fornece acm ⫽ vo 兾vic ⫽ 0,4214 V兾V, então CMRR ⫽ adm 兾acm ⫽ 4271兾0,4214 ⫽ 10.135 ⫽ 80,1 dB, em
boa concordância com o valor calculado.
Para encontrar a PSRRdd, aterre as entradas e insira uma fonte ca vdd em série com a fonte VDD
(alternativamente, implemente VDD com uma fonte ca tendo um componente cc de 2,5 V). A análise
de pequenos sinais fornece add ⫽ vo 兾vdd ⫽ ⫺0,04158. Embora não seja igual a zero como previsto
pelos cálculos, o valor de add é bastante pequeno, fornecendo PSRRdd ⫽ |adm 兾add| ⫽ 4271兾0,04158 ⫽
102.718 ⫽ 100 dB, que, embora diferente de infinito, ainda é um valor bastante elevado. De modo
similar, usando uma fonte ca vss em série com VSS fornece ass ⫽ vo 兾vss ⫽ 0,6202 V兾V, então PSRRss ⫽
|adm 兾ass| ⫽ 4271兾0,6202 ⫽ 6.886 ⫽ 76,8 dB, em boa concordância com o valor calculado.
䊉
Reescrever a Equação (5.33) na forma
(5.37)
fornece uma interpretação didática para as razões de rejeição: (a) as tensões vic, vdd e vss, refletidas para
a entrada, são divididas pelas razões de rejeição correspondentes; (b) como as tensões refletidas estão
em série com vid, elas funcionam como componentes de tensão de offset de entrada separadas. Clara-
mente, quanto maior a razão de rejeição, menor o termo de offset de entrada correspondente.
5.3 O AMPLIFICADOR OPERACIONAL CMOS “CASCODE” DOBRADO

O amplificador de dois estágios que acabamos de estudar apresenta ganho de tensão na forma a ⫽
(Gm1Ro1) ⫻ (Gm2Ro2), isto é, como produto dos ganhos individuais de seus estágios. Reagrupar como
a ⫽ Gm1(Ro1Gm2Ro2) sugere uma implementação alternativa, um único estágio (Gm1), mas com uma re-
sistência de saída muito maior (Ro ⫽ Ro1Gm2Ro2). Começamos com um par diferencial com carga ativa
para implementar Gm1 e, depois, cascateamos tanto o par como a carga para aumentar a resistência de
saída. Para evitar a conhecida limitação de excursão de tensão de “cascodes” puros, usamos o esquema
“cascode” dobrado introduzido no fim da Seção 4.9. Isso resulta no popular AOP CMOS alternativo
da Fig. 5.16, sobre o qual observamos os seguintes aspectos:
• O coração do circuito é o par diferencial M1-M2 canal p, por sua vez cascateado pelo par PC
canal n M3-M4. Como sabemos, no arranjo dobrado, o par PC requer polarização separada, uma
função aqui fornecida pelos dois sumidouros de corrente IPOL.
• A carga ativa é o espelho de corrente “cascode” composta pelos pares M5-M6 e M7-M8. (A fun-
ção do capacitor Cc é estabilizar o amplificador contra possíveis oscilações em operação em
realimentação negativa, um assunto que será abordado em detalhes no Capítulo 7.)
• O circuito de polarização cc é composto pelas fontes ISS, IPOL e VPOL. Se o par M1-M2 fosse sobre-
alimentado, um de seus FETs desligaria. Para evitar que a metade correspondente da carga tam-
bém desligue e, então, exija um atraso para voltar a ligar quando a condição de sobrealimenta-
ção for removida, é usual especificar IPOL ⬎ ISS, tal que IPOL ⬵ 1,25ISS. A Fig. 5.17 mostra uma
possível implementação do circuito de polarização cc: M9 e M10 absorvem as correntes IPOL, M11
fornece a corrente ISS e M12 até M16 fornecem as tensões apropriadas para polarizar M11, assim
como os pares M3-M4 e M9-M10.
Queremos agora encontrar os valores dos elementos Gm e Ro do equivalente de Norton ilustrado
na Fig. 5.16b. Para determinar Gm, precisamos encontrar io(sc), uma tarefa que vamos realizar usando o
VDD
M5 M6
ISS
M7 M8
vP M1 M2 vN vO
M3 M4 Cc
vp
VPOL
IPOL IPOL
Gm(vp vn) Ro vo
VSS vn
(a) (b)
FIGURA 5.16 (a) Diagrama simplificado do AOP CMOS “cascode” dobrado e (b) seu equivalente de Norton.
VDD
M12 M11 M7 M8
IREF M5 M6
M14 vP M1 M2 vN
vO
M13 M3
M4
(k13 = k兾4)
VOVn
M16
M9
M15 M10
Vtn VOVn
VSS
FIGURA 5.17 Esquemático do circuito detalhado do AOP CMOS “cascode” dobrado.
conceito de meio-circuito da Fig. 5.18. O par diferencial responde a um desequilíbrio de entrada vid ⫽
vp ⫺ vn com as correntes de dreno
M7 M8
M5 M6
i1 io(sc)
0 ca
i1
i2
M1 M2
vid vid M3 M4
2 i1 i2 2
i1 i2
ro9 ro10
FIGURA 5.18 Modelo ca para encontrar a corrente de saída de curto circuito.

Como gm2 ⫽ gm1, segue que i2 ⫽ i1. Quando a corrente i2 alcança o terminal fonte de M4, ela se divide
entre a resistência obtida olhando para a fonte de M4 e aquela obtida olhando para o dreno de M10. A
primeira é Rs4 ⫽ [1兾(gm4 ⫹ gmb4)]//ro4 e a última é Rd10 ⫽ ro10. Como Rs4 Ⰶ Rd10, praticamente toda a
corrente i2 vai fluir para M4 e daí para o curto ca da saída, como mostrado. Considerações similares são
válidas para a divisão de corrente experimentada por i1 na fonte de M3. Praticamente toda a corrente i1
vai sair de M3 e, assim, ser espelhada para o curto ca da saída, como mostrado. Pela LKC, io(sc) ⫽ i1 ⫹
i2 ⫽ 2(gm1vid兾2) ⫽ gm1vid. Consequentemente,
(5.38)
Para encontrar a resistência de saída de pequenos sinais Ro, defina as fontes de entrada iguais
a zero, aplique uma tensão de teste v, encontre a corrente i que sai da fonte de teste e determine
Ro ⫽ v兾i. O método de teste é ilustrado na Fig. 5.19, em que observamos que i consiste em três
componentes:
• O componente i6 ⫽ v兾Rd6, em que Rd6 é a resistência obtida olhando para o dreno de M6. Adaptan-
do a Equação (4.41) para este circuito, temos
• O componente i4 ⫽ v兾Rd4, em que Rd4 é a resistência obtida olhando para o dreno de M4. Adap-
tando novamente, obtemos
em que 2ro2 é a resistência obtida olhando para o dreno de M2.
M7 M8
M5 M6
i2 i6
i
i2
i2 i4
v
Ro
M1 M2
M3 M4
i2
i4
i2
i2
2ro2
i2
ro9 ro10
FIGURA 5.19 Modelo ca para encontrar a resistência de saída Ro.

• Ao sair de M4, a corrente i4 se divide entre 2ro2 e ro10 para fornecer, pela regra do divisor de
corrente,
Essa corrente continua através de M1 para a fonte de M3, onde ela passa por uma divisão de cor-
rente desprezível para continuar através de M3 para o espelho que, então, replica-a na fonte de
teste, como mostrado.
Aplicamos agora a LKC para escrever
Combinando os dois últimos termos e simplificando, escrevemos
em que
Ro ⬵ [(gm6 ⫹ gmb6)ro6 ro8]//[(gm4 ⫹ gmb4)ro4(ro2 //ro10)] (5.39)
Finalmente, o ganho de tensão em circuito aberto ou sem carga é
(5.40)
Faixa de tensão de entrada e excursão da tensão de saída

Para o circuito funcionar de forma adequada, todos os FETs devem operar em saturação ou, no máxi-
mo, em sua fronteira de saturação (EOS). A faixa de valores permissíveis para a tensão de entrada de
modo comum vIC define a faixa de tensão de entrada (IRV). Usando inspeção e a LKT no circuito da
Fig. 5.17 encontramos, facilmente,
vIC(max) ⫽ VDD ⫺ VOV11 ⫺ VOV1 ⫺ 兩Vt1兩 vIC(min) ⫽ VSS ⫹ VOV9 ⫺ 兩Vt1兩 (5.41)
De modo similar, os limites da excursão da tensão de saída (OVS) são
vO(max) ⫽ VDD ⫺ 兩Vt8兩 ⫺ VOV8 ⫺ VOV6 vO(min) ⫽ VSS ⫹ VOV10 ⫹ VOV4 (5.42)
Podemos eliminar o termo |Vt8| de vO(max) usando um espelho “cascode” de ampla excursão, como a
versão canal p do espelho de Sooch discutido na Seção 4.8.
EXEMPLO 5.4
(a) Suponha que o AOP “cascode” dobrado da Fig. 5.17 seja fabricado em um processo com k⬘n ⫽
2,5k⬘p ⫽ 100 ␮A兾V2, Vtn ⫽ ⫺Vtp ⫽ 0,75 V, ␭⬘n ⫽ 0,1 ␮m兾V e ␭⬘p ⫽ 0,05 ␮m兾V. Adicionalmente,
todos os FETs são fabricados com L ⫽ 1 ␮m e são projetados para operar com VOV ⫽ 0,25 V. Se o
circuito é alimentado com fontes de ⫾2,5 V e usa IREF ⫽ 100 ␮A, especifique valores apropriados
para W1 até W16 para ISS ⫽ 100 ␮A e IPOL ⫽ 125 ␮A. (Para simplificar, assuma ␭ ⫽ 0 e ignore o
efeito de corpo ao longo de seus cálculos cc.)
(b) Assumindo ␹ ⫽ 0,1 em todos os cálculos, encontre Ro, a, a IRV e a OVS.
Solução
(a) Cada FET (exceto M13) deve satisfazer a condição de região de saturação
que nos permite realizar os seguintes cálculos:

• Fazendo ID ⫽ 100 ␮A e k’ ⫽ 40 ␮A兾V2 na expressão acima fornece W11 ⫽ W12 ⫽ 80 ␮m.
• Como M1 e M2 drenam metade da corrente cc que é drenada por M11, temos W1 ⫽ W2 ⫽
W11兾2 ⫽ 80兾2 ⫽ 40 ␮m.
• Fazendo ID ⫽ 100 ␮A e k⬘ ⫽ 100 ␮A兾V2 obtemos W14 ⫽ W15 ⫽ W16 ⫽ 32 ␮m. Também,
W13 ⫽ 32兾4 ⫽ 8 ␮m.
• Como M9 e M10 drenam 125 ␮A (⫽1,25 ⫻ 100 ␮A), eles devem ser 1,25 vezes mais largos do
que M15; então, W9 ⫽ W10 ⫽ 1,25W15 ⫽ 1,25 ⫻ 32 ⫽ 40 ␮m.
• Em equilíbrio cc, M3 e M4 drenam 125 ⫺ 50 ⫽ 75 ␮A cada, ou ID15. Consequentemente,
W3 ⫽ W4 ⫽ W15 ⫽ 32 ⫽ 24 ␮m.
• M5 a M8 drenam 75 ␮A, ou ID11; então, W5 ⫽ W6 ⫽ W7 ⫽ W8 ⫽ W11 ⫽ 80 ⫽ 60 ␮m. As
larguras dos FETs de processamento de sinal são
W1 ⫽ W2 ⫽ W9 ⫽ W10 ⫽ 40 ␮m W3 ⫽ W4 ⫽ 24 ␮m
W5 ⫽ W6 ⫽ W7 ⫽ W8 ⫽ 60 ␮m W11 ⫽ 80 ␮m
(b) Procedendo como de costume, encontramos
Substituindo nas Equações (5.32) e (5.33), obtemos

Ro ⬵ [0,6(1 ⫹ 0,1)267 ⫻ 267]//[0,6(1 ⫹ 0,1)133(400//80)]
⬵ (49.050//5867) k⍀ ⫽ 5,22 M⍀
a ⬵ 0,4 ⫻ 10⫺3 ⫻ 5,22 ⫻ 106 ⫽ 2.088 V/V

Finalmente, usamos as Equações (5.41) e (5.42) para encontrar
vIC(max) ⫽ 1,25 V vIC(min) ⫽ ⫺3,0 V
vO(max) ⫽ 1,25 V vO(min) ⫽ ⫺2 V

䊉
As topologias de dois estágios e “cascode” dobrado, juntamente com suas variantes, são muito
usadas atualmente. Como mencionado, ambas as metodologias alcançam um ganho global da ordem
de (gmro)2, embora de maneiras distintas. No entanto, o “cascode” dobrado requer mais transistores e
vO vO
VOH VOH
VIL
0 vP vN vP vN
0 VIH
vP
vO
vN VOL VOL
(a) (b) (c)
FIGURA 5.20 (a) Símbolo de circuito para o comparador de tensão. (b) CTT idealizada e (c) CTT real.
sua OVS é mais limitada, de modo que podemos nos perguntar quais são suas vantagens em compa-
ração com a versão de dois estágios. Para responder essa questão, precisamos estudar estabilidade e
compensação em frequência, temas que serão introduzidos no Capítulo 7. Lá, veremos que, na opera-
ção em realimentação negativa, que é o modo mais usual de operação de AOPs, o “cascode” dobrado é
muito mais fácil para estabilizar contra oscilações indesejadas. Essa vantagem, sozinha, já justifica o
número adicional de transistores.
5.4 COMPARADORES DE TENSÃO

Depois do AOP, o comparador de tensão é provavelmente o amplificador de ganho elevado mais popular.
Sua função é comparar duas entradas analógicas vP e vN e produzir uma saída de valor binário, como
vO ⫽ VOL para vP ⬍ vN (5.43a)
vO ⫽ VOH para vP ⬎ vN (5.43b)
em que VOL e VOH são níveis lógicos prescritos, como as conhecidas tensões compatíveis das famílias
TTL兾CMOS de VOL ⫽ 0 V e VOH ⫽ 5 V. Apropriadamente chamado de circuito de decisão, o com-
parador também pode ser visto como um conversor analógico-digital de 1 bit. A Fig. 5.20a mostra o
símbolo de circuito do comparador e a Fig. 5.20b mostra a curva de transferência de tensão (CTT) de
acordo com a Equação (5.43). Como sabemos, a inclinação de uma CTT representa ganho, de modo
que a CTT da Fig. 5.20b implica um amplificador tendo um ganho infinito e saturando em VOL e VOH.
Ganho infinito é fisicamente impossível, então a CTT de um comparador real é mais parecida
com aquela ilustrada na Fig. 5.20c, em que estimamos o ganho de tensão como
(5.44)
com VIL e VIH representando os valores de vI em que a ⫽ 1 V/V. Dessa forma, a Equação (5.43) é mo-
dificada para
vO ⫽ VOL para vP ⬍ (vN ⫹ VIL) (5.45a)
vO ⫽ VOH para vP ⬎ (vN ⫹ VIH) (5.45b)
Adicionalmente, temos
vO ⫽ a(vP ⫺ vN) para (vN ⫹ VIL) ⬍ vP ⬍ (vN ⫹ VIH) (5.45c)
É evidente que a CTT real da Fig. 5.20c é apenas uma aproximação da CTT ideal da Fig. 5.20b. No
entanto, quanto mais próximas as tensões VIL e VIH são uma da outra, maior é o ganho e a CTT real se
aproxima mais da ideal.
Como um amplificador de alto ganho, o comparador de tensão possui fortes semelhanças com o
AOP (de fato, utilizamos o mesmo símbolo de circuito para ambos). No entanto, eles diferem em dois
aspectos importantes:
• Amplificadores operacionais normalmente são destinados a operar com realimentação negati-
va, ao passo que os comparados não são. No Capítulo 7, veremos que, a fim de evitar possível
oscilação, um AOP é equipado com uma rede de compensação de frequência que, em sua forma
mais simples, consiste em uma simples capacitância, como Cc nas Figs. 5.1, 5.13 e 5.16. No
Capítulo 6, vamos ver que Cc retarda a dinâmica do AOP consideravelmente. Comparadores, por
outro lado, não precisam de compensação de frequência, porque a comparação de tensão não
envolve realimentação negativa (na verdade, uma capacitância de compensação apenas retardaria
a dinâmica do comparador desnecessariamente). Livre de exigências de compensação, os com-
paradores operam em velocidade máxima (a dinâmica de comparadores de tensão é investigada
no Capítulo 6).
• As tensões de saturação de saída de AOPs não são digitalmente compatíveis (por exemplo, um
AOP 741 alimentado com fontes de ⫾15 V satura em cerca de ⫾13 V, muito distante dos níveis
lógicos TTL兾CMOS). Por outro lado, os estágios de saída de comparadores de tensão são proje-
tados com esse tipo de compatibilidade em mente.
Se velocidade e compatibilidade lógicas não são motivo de preocupação, então um amplificador
operacional pode, de fato, ser usado como um comparador de tensão. No entanto, a maioria das aplicações
requer circuitos especializados que foram otimizados para essa operação específica. Para termos uma
ideia, vamos examinar algumas implementações típicas de comparadores de tensão bipolar e CMOS.
O comparador de tensão LM339

Esse popular comparador bipolar, disponível em pastilhas com quatro unidades na maioria dos fabri-
cantes de CIs analógicos, é ilustrado de forma simplificada na Fig. 5.21. Identificamos os seguintes
blocos:
• O 1º estágio ou estágio de entrada consiste no par Q2-Q3 e na carga ativa Q5-Q6. Os sinais de Q2
e Q3 passam pelos seguidores de tensão Q1 e Q4 para obter correntes de polarização de entrada
muito baixas (25 nA de acordo com as folhas de dados). Também, graças à queda VEB adicional
VCC
3,5 ␮A 100 ␮A 3,5 ␮A
100 ␮A
Q2 Q3
vP Q1 Q4 vN RPU
vO
Q5 Q6 Q7 Q8
FIGURA 5.21 Esquemático do circuito simplificado do comparador de tensão LM339.

introduzida por cada buffer, a IVR se estende até o potencial do terra. (Na realidade, as tensões vP
e vN podem ser levadas alguns décimos de volt abaixo do terra sem causar mau funcionamento.)
A função dos diodos é fornecer proteção contra polarização reversa excessiva, assim como um
desligamento mais rápido para Q2 e Q3. Usando a análise de meio-circuito, encontramos facil-
mente o ganho (com efeito de carga) do estágio como
(5.46)
• O 2º estágio ou estágio intermediário consiste do amplificador EC Q7. Sua função é fornecer

ganho de tensão adicional, que estimamos como
(5.47)
• O 3º estágio ou estágio de saída consiste do chamado transistor EC com coletor aberto Q8. A
razão para deixar o coletor desconectado é que o usuário pode então configurá-lo externamente
para os níveis lógicos desejados na saída. A forma mais simples é usar um resistor pull-up RPU,
caso em que o circuito produz VOL ⫽ VCE8(sat) ⬵ 0,2 V quando Q8 está em saturação e VOH ⫽ VCC
quando Q8 está em corte. Com VCC ⫽ 5 V, o circuito produz níveis lógicos TTL兾CMOS de cerca
de 0 V e 5 V. O ganho desse estágio é estimado como
(5.48)
• O circuito de polarização cc, mostrado na Fig. 5.22, consiste no espelho de corrente de múl-
tiplas saídas Q9 até Q12, juntamente com a referência de corrente estabilizada IREF que, por sua
vez, é compartilhada entre todos os quatro comparadores na pastilha (chip). A corrente IREF
é replicada por Q10 para polarizar o par Q2-Q3 e por Q11 para carregar ativamente Q7. Adicio-
nalmente, Q12 forma uma fonte de corrente de Widlar sintetizando uma corrente de 7 ␮A que,
posteriormente, se divide entre os dois coletores para fornecer as correntes de polarização de
3,5 ␮A para os buffers Q1 e Q4.
EXEMPLO 5.5
(a) Assumindo ␤p ⫽ 150, ␤n ⫽ 200, VCC ⫽ 5 V e RPU ⫽ 2,4 k⍀, estime o ganho do comparador
LM339 para vO no ponto médio entre VOH e VOL.
(b) Estime a corrente de polarização de entrada, bem como a diferença VIH ⫺ VIL.
(c) Verifique com o PSpice e comente seus resultados.
VCC
R
9,9 k
Q10 Q11
Q9 Q12
100 ␮A 100 ␮A 3,5 A 3,5 ␮A

IREF
100 ␮A
FIGURA 5.22 O circuito de polarização cc do comparador de tensão LM339.

Solução
(a) Para vO ⫽ (VOH ⫹ VOL) ⫽ (5 ⫹ 0,2) ⫽ 2,6 V, temos IC8 ⫽ (5 ⫺ 2,6)兾2,4 ⫽ 1 mA. Usando as
Equações (5.46) até (5.48),
O ganho global é a ⫽ a1 ⫻ a2 ⫻ a3 ⫽ 100 ⫻ 20 ⫻ 92,3 ⬵ 185 V/mV.

(b) IB ⫽ IB1 ⫽ IE1 兾(␤1 ⫹ 1) ⫽ (3,5 ␮A ⫹ IB2)兾(␤1 ⫹ 1) ⫽ [3,5 ␮A ⫹ (50 ␮A)兾(␤2 ⫹ 1)]兾(␤1 ⫹ 1) ⫽
25,4 nA. Pela Equação (5.44), VIH ⫺ VIL ⫽ (VOH ⫺ VOL)兾a ⫽ (5 ⫺ 0,2)兾(185 ⫻ 103) ⬵ 26 ␮V.
(c) O circuito da Fig. 5.23a utiliza um macromodelo do LM339 para exibir a CTT (veja o Apêndi-
ce 5A).
Da Fig. 5.23b, encontramos VIL ⬵ 23 ␮V, VIH ⬵ 52 ␮V, VOL ⬵ 0,25 V e VOH ⫽ 5 V. Pela Equação
(5.44), o ganho é a ⬵ (5 ⫺ 0,25)兾[(52 ⫺ 23)10⫺6] ⬵ 183 V/mV. Também observamos que a CTT
simulada é deslocada para a direita por cerca de 37 ␮V. Isso representa a tensão de offset de entrada
VOS do macromodelo do LM339 para o valor dado de RPU. Devido, principalmente, a descasamen-
tos entre as duas metades de seu estágio de entrada, um LM339 real provavelmente vai apresentar
um valor de VOS muito maior. Você pode facilmente pesquisar na Internet por folhas de dados do
LM339, que listam os seguintes valores típicos à temperatura ambiente: a ⫽ 200 V兾mV, VOS ⫽
2 mV, IB ⫽ 25 nA e IOS ⫽ 5 nA. Os cálculos anteriores indicam que IB depende fortemente de ␤p, a1
de ␤n e a2 de RPU.
4
VCC (5 V)
Saída vO (V)
5 RPU 2,4 k 2
3
2
LM339 vO 1
vI
4 –
12
0
60 40 20 0 20 40 60
Entrada vP vN ( V)
0
(a) (b)
FIGURA 5.23 (a) Circuito do PSpice para exibir (b) a CTT do comparador de tensão LM339.
䊉
Um comparador de tensão CMOS

O circuito da Fig. 5.24 é a versão complementar do amplificador CMOS da Fig. 5.13, porém sem a rede
de compensação Rc-Cc, que é desnecessária em comparação de tensão. O circuito também é equipado
com um inversor de saída para aumentar o ganho, assim como fornecer uma excursão da saída entre os
extremos da alimentação, ou VOL ⫽ VSS e VOH ⫽ VDD. Se necessário, as larguras de canal W9 e W10 podem
ser suficientemente grandes para aumentar a capacidade de fornecimento de corrente da saída.
VDD
M3 M4
IREF M5
M9
vP M1 M2 vN vO
M10
M7
M8 M6
VSS
FIGURA 5.24 Comparador de tensão CMOS.
Comparadores com histerese

Características como alto ganho e alta velocidade, geralmente desejáveis em comparadores de ten-
são, podem levar a alguns problemas no caso de entradas com ruídos. Para ilustrar, considere o
circuito da Fig. 5.25a, que usa um comparador para contar os cruzamentos por zero de um sinal
de variação lenta, contaminado por um ruído. Esse ruído vai fazer com que o comparador produza
múltiplas transições quando vI estiver nas proximidades de 0 V levando, assim, a falsas contagens.
(Você pode achar a quantidade de ruído exagerada, mas lembre que, com um ganho muito elevado,
é necessário apenas algumas dezenas de microvolts de ruído para observarmos uma transição de VIL
para VIH e vice-versa; assim, a representação do ruído na figura foi exagerada apenas para facilitar a
sua visualização.)
vO vO
VOH VOH

vO 0 vO 0
vI – vI vI – VTL 0
vI
0 VTH
VOL VOL
vO vO
VOH VOH
vI vI
VTH
0 t 0 t
VTL
VOL VOL
(a) (b)
FIGURA 5.25 Ilustração (a) do efeito “chattering” do comparador e (b) sua eliminação via histerese.
Esse acionamento indevido do comparador, também chamado de efeito “chattering”, que resulta
em transições indesejáveis na saída, pode ser eliminado se incorporarmos um efeito de histerese como
ilustrado na Fig. 5.25b. Aqui, o comparador apresenta duas CTTs, dependendo do estado da saída:
quando vO ⫽ VOL o comparador é acionado (ou disparado) quando vI alcança VTH; quando vO ⫽ VOH
o comparador é acionado (ou disparado) quando vI cai para VTL. Se a diferença de tensão VTH ⫺ VTL,
apropriadamente chamada de largura de histerese, excede o valor de pico a pico máximo do ruído de
entrada, então o efeito “chattering” vai ser eliminado, como exemplificado na Fig. 5.25b. A histerese é
introduzida via realimentação positiva, seja externamente pelo usuário, seja internamente pelo proje-
tista do CI. Aqui estamos interessados neste último caso.
A Fig. 5.26 mostra uma implementação CMOS popular do conceito “comparador com histere-
se”. Ignorando inicialmente M5 e M6, observamos que o espelho M4-M7 orienta a corrente iD2 em dire-
ção ao nó de saída vO, enquanto que os espelhos M3-M8 e M9-M10 orienta a corrente iD1 para fora do nó
vO. Consequentemente, o circuito funciona como um amplificador diferencial com ganho de pequenos
sinais a ⫽ vo 兾(vp ⫺ vn) ⫽ gm1(ro7 //ro10) e uma CTT do tipo da Fig. 5.20c (veja também a Fig. 4.66).
Considere agora o efeito dos termos M5 e M6. Vistos como inversores com acoplamento cruzado,
esses transistores introduzem uma ação de flip-flop que mantém as cargas vistas por M1 e M2 desequi-
libradas. É justamente esse desequilíbrio que causa a histerese. Para ver como, considere as represen-
tações reduzidas da Fig. 5.27, em que se assume que os FETs com acoplamento cruzado M5 e M6 têm
VDD
M8 M3 M5 M6 M4 M7
IREF
vN M1 M2 vP vO
M9
M11 M10
M12
VSS
FIGURA 5.26 Comparador CMOS com histerese.
VDD VDD
kp mkp mkp kp kp mkp mkp kp

M3 M5 M6 M4 M3 M5 M6 M4
vO1 vO2 vO1 vO2
M1 M2 M1 M2
vI vI

( 0) ( 0)
ISS ISS
VSS VSS
(a) (b)
FIGURA 5.27 A parte central do circuito da Fig. 5.26 para os casos (a) vI Ⰶ 0 e (b) vI Ⰷ 0.
razões W兾L que são m (m ⬎ 1) vezes maiores do que aquelas dos FETs conectados como diodos M3 e
M4. Sejam as seguintes observações:
• Para tensão vI suficientemente negativa como na Fig. 5.27a, M1 está desligado, de modo que M3
e M4 também estão desligados. Toda a corrente ISS flui através de M2, fazendo com que vO esteja
em nível lógico baixo. Isso força M5 na região ôhmica levando, assim, vO1 em direção a VDD. Com
vSG6 ⫽ 0, M6 também está desligado, resultando em iD4 ⫽ iD2 ⫽ ISS.
• Aumentando vI vai gradualmente ligar M1 à custa de M2 se tornar menos condutivo. Como M1
enxerga a (pequena) resistência ôhmica de M5 como carga, vO1 vai cair um pouco.
• Para vI ⫽ 0, ISS se divide igualmente entre M1 e M2. No entanto, como k5 ⫽ mk4, m ⬎ 1, segue-se
que vO1 é maior do que vO2. Em outras palavras, o circuito está desequilibrado porque M5 ainda
está na região de triodo, enquanto que M4 está saturado.
• Para fazer o circuito acionar, precisamos elevar vI para o valor VIH (VIH ⬎ 0) que vai levar M5 da
região de triodo para a região de saturação. Esse valor é encontrado por meio da LKT e da conhe-
cida fórmula do FET, como
(Para simplificar, assume-se que todos os FETs têm ␭ ⫽ 0.) Substituindo ID1 ⫽ ID5 ⫽ mID4 ⫽
mID2, juntamente com ID1 ⫹ ID2 ⫽ ISS, finalmente obtemos, após manipulações adequadas,
(5.49)
• Para vI suficientemente positiva como na Fig. 5.27b, os papéis dos vários pares de FETs são tro-
cados, de modo que exploramos a simetria do circuito para estabelecer que, para fazer o compa-
rador disparar no sentido contrário, precisamos agora reduzir vI para o valor VIL (VIL ⬍ 0) tal que
VIL ⫽ ⫺VIH (5.50)
EXEMPLO 5.6
(a) Assumindo k⬘n ⫽ 2,5k⬘p ⫽ 100 ␮A兾V2 e L ⫽ 1 ␮m para todos os FETs nos circuitos da Fig. 5.27,
estime VIH e VIL se ISS ⫽ 25 ␮A e todos os FETs têm W ⫽ 10 ␮m, exceto para M3 e M4, que têm
W3 ⫽ W4 ⫽ 6 ␮m. Quais são os valores de ID1 e ID2 para vI ⫽ VIH? E para vI ⫽ VIL?
(b) Verifique os circuitos da Fig. 5.27 via PSpice. Assuma fontes de alimentação de ⫾2,5 V, junta-
mente com Vtn ⫽ ⫺Vtp ⫽ 0,75 V e ␭⬘n ⫽ ␭⬘p ⫽ 0,05 ␮m兾V. Compare com os valores calculados e
comente.
Solução
(a) Aplicando as Equações (5.49) e (5.50) com m ⫽ 10兾6, obtemos
Impondo ID1 ⫽ (10兾6)ID2 e ID1 ⫹ ID2 ⫽ 25 ␮A, obtemos prontamente, para vI ⫽ VIH, ID1 ⬵
15,6 ␮A e ID2 ⬵ 9,4 ␮A. Para vI ⫽ VIL, os papéis são invertidos, de modo que ID1 ⬵ 9,4 ␮A e
ID2 ⬵ 15,6 ␮A.
(b) Utilizando o circuito PSpice da Fig. 5.28, obtemos prontamente os gráficos da Fig. 5.29, a partir
dos quais encontramos VIH ⫽ ⫺VIL ⫽ 35,7 mV. Esse valor difere do valor calculado de 40 mV,
porque nossos cálculos manuais são baseados em ␭ ⫽ 0. A Fig. 5.29b fornece uma visão expan-
dida da transição que ocorre quando a tensão vI é elevada até VIH. Quando M1 leva M5 pra fora da
região de triodo, vO1 cai mais rapidamente até M6 desligar. Nesse ponto, M6 leva vO2 em direção a
VDD (2,5 V)
6 10 10 6
1 M3 M5 1 1 M6 M4 1
Mp Mp Mp Mp
vO1 vO2
10 10
1 M1 M2 1
Mn Mn
vI
0
IREF
0 25 A
VSS ( 2,5 V)
FIGURA 5.28 Circuito do PSpice para investigar a histerese do compensador do Exemplo 5.6.
2 2,5
vO2
1
2,0
vO2 (V)
vO1
0
vO1
vO1
1,5
1
vO2
2 1,0
200 100 0 100 200 30 32 34 36 38 40
vI (mV) vI (mV)
(a) (b)
FIGURA 5.29 Característica de transferência do comparador da Fig. 5.28: (a) histerese e (b) detalhe.
VDD o mais rápido possível. Isso, por sua vez, desliga M5, provocando uma queda final e mais rá-
pida em vO1. É evidente que, devido à ação de flip-flop fornecida por M5 e M6, vO1 e vO2 coexistem
apenas na forma complementar (uma saída é alta, enquanto a outra é baixa e vice-versa).
䊉
5.5 REFERÊNCIAS DE CORRENTE E TENSÃO

É evidente, agora, que um circuito analógico, seja um amplificador兾buffer de único transistor ou um
circuito de multitransistores como amplificadores e comparadores, deve ser adequadamente polarizado
a fim de funcionar corretamente. Como as condições de polarização afetam os parâmetros de pequenos
sinais, é desejável que as correntes de polarização sejam independentes de variações da fonte de ali-
mentação. Em muitos dos circuitos que estudamos até agora, postulamos a existência de uma corrente
estabilizada IREF. Queremos agora analisar mais detalhadamente as formas de gerar essa corrente.
Referências de corrente baseadas em fonte de alimentação

Talvez a referência de corrente mais simples seja um espelho de corrente polarizado a partir da fonte de
alimentação por meio de uma resistência simples R, como ilustrado na Fig. 5.30a e b. (Nesta seção, a
menos que seja indicado o contrário, assumimos correntes de base desprezíveis e ignoramos os efeitos
de modulação de largura de base e de comprimento do canal, assim como o efeito de corpo em MOS-
FETs.) Pela ação de espelho de corrente e lei de Ohm temos, para os dois circuitos,
(5.51)
No caso CMOS, o papel da resistência pode ser na realidade desempenhado por um FET conectado
como diodo M3, como mostrado na Fig. 5.30c (veja o Problema 5.28).
EXEMPLO 5.7
(a) Assumindo VCC ⫽ 5 V e TBJs casados na Fig. 5.30a, especifique R para IREF ⫽ 0,25 mA.
(b) Estime a variação percentual em IREF se VCC é elevada de 5 V para 6 V e comente.
Solução
(a) Assumindo VBE ⫽ 0,7 V, use a lei de Ohm para calcular R ⫽ (5 ⫺ 0,7)兾0,25 ⫽ 17,2 k⍀.
(b) Com VCC ⫽ 6 V, obtemos IREF ⫽ IPOL ⬵ (6 ⫺ 0,7)兾17,2 ⫽ 0,308 mA, indicando um aumento
percentual de 100(0,308 ⫺ 0,25)兾0,25 ⬵ 23%, uma grande variação!
䊉
EXEMPLO 5.8
(a) Considere que os FETs da Fig. 5.30b têm Vt ⫽ 0,75 V e k⬘ ⫽ 125 ␮A兾V2. Assumindo VDD ⫽ 5 V,
especifique R e W兾L de modo que ambos os FETs drenem 100 ␮A com VOV ⫽ 0,25 V.
(b) Estime a variação percentual em IREF se VDD é elevada de 5 V para 6 V.
Solução
(a) Como VGS ⫽ 0,75 ⫹ 0,25 ⫽ 1 V, a lei de Ohm fornece R ⫽ (5 ⫺ 1)兾0,1 ⫽ 40 k⍀. Adicionalmen-
te, impondo 0,1 ⫽ (0,125兾2) ⫻ (W兾L) ⫻ 0,252 fornece W兾L ⫽ 25,6.
(b) Do item (a) temos k ⫽ k⬘(W兾L) ⫽ 0,125 ⫻ 25,6 ⫽ 3,2 mA/V2. Impondo
e resolvendo por iteração, obtemos IREF ⫽ IPOL ⬵ 124 ␮A, indicando um aumento de 24%, uma
grande variação!
䊉
VDD
VCC VDD
M3
IPOL
R IPOL R IPOL
IREF IREF IREF
Q1 Q2 M1 M2 M1 M2

VBE VGS VGS
– – –
(a) (b) (c)
FIGURA 5.30 Referências de corrente baseadas em fonte de alimentação: (a) bipolar e (b) MOS. (c) Versão
completamente MOS.
Os exemplos anteriores indicam uma dependência relativamente forte da IREF em relação à tensão
de alimentação. Como um exemplo, o esquema de polarização do AOP 741 da Fig. 5.4 fornece, para
alimentações de ⫾15 V, IREF ⫽ (30 ⫺ 1,4)兾39 ⫽ 733 ␮A. No entanto, se o usuário optar por usar um
par de baterias de ⫾9 V, IREF cairia para (18 ⫺ 1,4)兾39 ⫽ 426 ␮A, provocando alterações significativas
na maioria dos parâmetros de pequeno sinal. A seguir, vamos explorar maneiras de reduzir a dependên-
cia de IREF em relação à fonte de alimentação.
Referências de correntes baseadas na tensão VGS e na tensão VBE

Os circuitos da Fig. 5.31 podem ser vistos como espelhos de corrente de Wilson modificados com o
transistor conectado como diodo substituído pela resistência de ajuste de corrente R. Ignorando as
correntes de base temos, para o caso do TBJ
(5.52a)
em que IPOL ⫽ (VCC ⫺ VBE2 ⫺ VBE)兾RPOL. De modo similar temos, para o caso MOS,
(5.52b)
em que IPOL ⫽ (VDD ⫺ VGS2 ⫺ VGS)兾RPOL. Em ambos os casos, IPOL depende fortemente da tensão de ali-
mentação. No entanto, seu efeito sobre IREF é bastante atenuado pelo fato de que IPOL agora aparece no
argumento de um logaritmo no caso TBJ e no argumento de uma raiz quadrada no caso MOS. Como
sabemos, VBE permanece razoavelmente próxima de 0,7 V, mesmo com variações apreciáveis em VCC.
Além disso, se os FETs são fabricados com razões W兾L suficientemente grandes de modo a tornar as
variações do termo de raiz quadrada desprezíveis em comparação a Vt, então VGS também vai permane-
cer relativamente constante nas proximidades de Vt.
EXEMPLO 5.9
(a) Assumindo VCC ⫽ 5 V, Is ⫽ 1 fA e correntes de base desprezíveis, especifique RPOL e R no circuito
da Fig. 5.31a para IREF ⫽ 2IPOL ⫽ 250 ␮A. Então, estime a variação percentual em IREF se VCC é
elevada de 5 V para 6 V. Compare essa variação com o Exemplo 5.7 e comente.
(b) Assumindo VDD ⫽ 5 V, Vt ⫽ 0,75 V e k ⫽ 3,2 mA兾V2, especifique RPOL e R no circuito da Fig.
5.31b para IREF ⫽ IPOL ⫽ 100 ␮A. Então, estime a variação percentual em IREF se VDD é elevada de
5 V para 6 V, compare com o Exemplo 5.8 e comente.
VCC VDD
RPOL IPOL IREF RPOL IPOL IREF
Q2 M2
Q1 M1

VBE R VGS R
– –
(a) (b)
FIGURA 5.31 Referências de corrente (a) baseada em VBE e (b) baseada em VGS.
Solução
(a) Temos VBE ⫽ 0,026 ln(125 ⫻ 10⫺6兾10⫺15) ⫽ 0,664 V, então R ⫽ 0,664兾0,25 ⫽ 2,66 k⍀.
Pela regra prática dos 18 mV, VBE2 ⫽ VBE ⫹ 18 mV ⫽ 0,682 V. Então, RPOL ⫽ (5 ⫺ 0,682 ⫺
0,664]兾(0,25兾2) ⫽ 29,2 k⍀. Com VCC ⫽ 6 V, obtemos IPOL ⬵ [6 ⫺ 2 ⫻ 0,67)]兾29,2 ⫽ 159 ␮A,
VBE ⫽ 0,026 ln(159 ⫻ 10⫺6兾10⫺15) ⫽ 0,670 V e IREF ⫽ 0,670兾2,66 ⫽ 252,5 ␮A. Isso representa
um aumento em IREF de 100(252,5 ⫺ 250)兾250 ⬵ 1%, uma grande melhoria em relação ao au-
mento de 23% do Exemplo 5.7!
(b) Do Exemplo 5.8, temos VGS ⫽ 0,75 ⫹ 0,25 ⫽ 1 V, então R ⫽ 1兾0,1 ⫽ 10 k⍀ e RPOL ⫽ [5 ⫺ 1
⫺ 1]兾(0,1) ⫽ 30 k⍀. Quando elevarmos VDD de 5 V para 6 V, esperamos que a variação em VGS2
seja desprezível em comparação com a variação em VDD, então escrevemos IPOL ⬵ [6 ⫺ 0,75 ⫺
(2IPOL 兾3,2)1兾2 ⫺ 1]兾30. Resolvendo por iterações, obtemos IPOL ⫽ 0,132 mA. Consequentemente,
VGS ⫽ 0,75 ⫹ (2 ⫻ 0,132兾3,2)1兾2 ⫽ 1,037 V e IREF ⫽ 1,037兾10 ⫽ 103,7 ␮A, indicando um au-
mento de 3,7% em IREF, novamente uma grande melhoria em relação aos 24% do Exemplo 5.8!
䊉
Referências de correntes baseadas em desequilíbrio

Uma alternativa elegante para alcançar a não dependência da fonte de alimentação é obtida pela intro-
dução de desequilíbrios intencionais em geometrias do dispositivo ou nas condições de polarização,
ou em ambos. Na Fig. 5.32, os pares Q1-Q2 e M1-M2 podem ser vistos como espelhos de corrente de
Widlar com desequilíbrios de dispositivo intencionais. Especificamente, Q2 é fabricado com uma área
de emissor mn (ⱖ1) vezes maior do que a área An de Q1, de modo que suas correntes de saturação estão
relacionadas como Is2 ⫽ mnIs1. De modo similar, M2 é fabricado com uma razão W兾L mn vezes maior
do que a de M1, de modo que seus parâmetros de transcondutância do dispositivo estão relacionados
como k2 ⫽ mnk1. Os espelhos de corrente Q3-Q4 e M3-M4 também são desbalanceados, para os quais
Is3 ⫽ mpIs4 e k3 ⫽ mpk4. Esses desbalanceamentos forçam a corrente no ramo da esquerda ser mp vezes
maior do que aquele do ramo da direita, como mostrado.
• Analisando primeiro a referência de corrente bipolar da Fig. 5.32a, observamos que, como Q2
tem uma área de emissor maior do que Q1, ele vai exigir uma tensão VBE menor para sustentar
uma corrente que é também mp vezes menor do que aquela de Q1. Assim, escrevemos
(5.53)
VCC VDD
mp Ap Ap
W M3 M4 Wp
Q3 Q4 mp p
Lp Lp
mp IREF mp IREF
IREF IREF
M1 M2
Wn W
Q1 Q2 mn n
Ln Ln
An mn An
VBE VGS R
R
– –
(a) (b)
FIGURA 5.32 Referências de correntes baseadas em desequilíbrio: (a) bipolar e (b) CMOS.
em que VT ⫽ kT兾q é a conhecida tensão térmica. Observe que ⌬VBE é proporcional à temperatura
absoluta. Usamos exatamente essa diferença de tensão para estabelecer a corrente de referência
IREF ⫽ ⌬VBE 兾R, ou
(5.54)
• Analisando agora a referência de corrente MOS da Fig. 5.32b, observamos igualmente que
como M2 tem uma razão W兾L maior do que M1, ele requer uma tensão VGS menor para sustentar
uma corrente é também mp vezes menor do que aquela de M1. Ignorando o efeito de corpo de M2
escrevemos, então,
(5.55)
Usamos exatamente essa diferença de tensão para estabelecer a corrente de referência como
IREF ⫽ ⌬VGS 兾R. Eliminando ⌬VGS e simplificando, obtemos
(5.56)
Podemos especificar uma variedade de valores para mp e mn nos circuitos da Fig. 5.32.
• No caso especial mp ⫽ 1 e mn ⬎ 1, as tensões ⌬VBE e ⌬VGS surgem de descasamentos de fabrica-
ção intencionais nos transistores dos espelhos de Widlar.
• No caso especial mn ⫽ 1 e m ⬎ 1, os transistores dos espelhos de Widlar estão casados e as ten-
sões ⌬VBE e ⌬VGS surgem de desbalanceamentos na corrente de alimentação intencionais.
EXEMPLO 5.10
(a) Assumindo mp ⫽ 2 no circuito da Fig. 5.32a, especifique mn e R para os valores à temperatura
ambiente ⌬VBE ⫽ 75 mV e IREF ⫽ 0,25 mA.
(b) Assumindo mp ⫽ 1 e k1 ⫽ 1,25 mA兾V2 no circuito da Fig. 5.32b, especifique mn e R para ⌬VGS ⫽
0,3 V e IREF ⫽ 0,1 mA.
Solução
(a) Use a Equação (5.53) para impor 75 ⫽ 26ln(2mn). Isso fornece mn ⬵ 9. Adicionalmente, R ⫽
75兾0,25 ⫽ 300 ⍀.
(b) Use a Equação (5.55) para impor . Então, mn ⫽ 16 e R ⫽
0,3兾0,1 ⫽ 3 k⍀.
䊉
As Equações (5.54) e (5.56) implicam uma referência de corrente IREF independente das fontes
de alimentação. Na prática, devido à modulação da largura da base nos TBJs e à modulação do com-
primento do canal nos FETs, IREF vai depender um pouco da tensão de alimentação. Para termos uma
ideia, considere o equivalente de pequenos sinais da Fig. 5.33 e use o método do sinal de teste para
encontrar a variação i experimentada por IREF devida a uma variação v na fonte de alimentação. Aqui,
os transistores conectados como diodo Q1 兾M1 e Q4 兾M4 são modelados por suas (pequenas) resistên-
cias ca r1 ⬵ 1兾gm1 e r4 ⬵ 1兾gm4, o transistor espelho Q3 兾M3 é modelado por uma fonte dependente mpi
com uma resistência em paralelo ro3 e a resistência de degeneração R foi incluída no modelo para o
transistor Q2 兾M2 considerando
Gm2 ⬵ gm2兾(1 ⫹ gm2R) Ro2 ⬵ ro2(1 ⫹ gm2R)

ro3 mpi r4 i v

v1
r1 Gm2v1 Ro2
FIGURA 5.33 Modelo de pequenos sinais para encontrar a dependência da fonte de alimentação de uma
referência de corrente baseada em desequilíbrio.
(para simplificar, estamos ignorando o efeito de corpo de M2). Usando análise nodal juntamente com
a LKT, obtemos
Normalmente, ro3 Ⰷ r1 e r4 兾Ro2 Ⰶ 1, de modo que a expressão anterior simplifica como
Eliminando v1, agrupando e simplificando, obtemos
(5.57)
É evidente que, quanto maior Ro2, menos dependente é a corrente da tensão de alimentação. Se desejar-
mos, podemos reduzir essa dependência ainda mais cascateando Q2 e M2.
Exercício 5.2
Deduza a Equação (5.57). Então, mostre que no caso bipolar a Equação (5.57) pode ser expressa
como
em que VAn e VAp são as tensões de Early dos TBJs npn e pnp, respectivamente.
EXEMPLO 5.11
(a) Se todos os TBJs do Exemplo 5.10a têm VA ⫽ 50 V, estime a variação percentual em IREF provo-
cada por uma variação de 1 V em VCC.
(b) Se todos os FETs do Exemplo 5.10b têm ␭ ⫽ 1兾(20 V), estime a variação percentual em IREF
provocada por uma variação de 1 V em VDD.
Solução
(a) Temos gm2 ⫽ IREF 兾VT ⫽ 0,25兾26 ⫽ 1兾(104 ⍀), ro2 ⫽ VA 兾IREF ⫽ 50兾0,25 ⫽ 200 k⍀ e Ro2 ⫽
200(1 ⫹ 300兾104) ⫽ 777 k⍀. Usando a expressão do Exercício 5.2,
Fazendo ⌬IREF ⫽ (1 V)兾(288 k⍀) ⫽ 3,47 ␮A indica uma variação por volt de 100(3,47兾250) ⬵
1,4%.
(b) Temos gm1 ⫽ (2 ⫻ 1,25 ⫻ 0,1)1兾2 ⫽ 0,5 mA/V, gm2 ⫽ (2 ⫻ 16 ⫻ 1,25 ⫻ 0,1)1兾2 ⫽ 2 mA/V ⫽ 4gm1,
ro2 ⫽ ro3 ⫽ 20兾0,1 ⫽ 200 k⍀, Gm2 ⫽ 2兾(1 ⫹ 2 ⫻ 3) ⫽ 1兾(3,5 k⍀) e Ro2 ⫽ 200(1 ⫹ 2 ⫻ 3) ⫽
1,4 M⍀. Pela Equação (5.57),
Fazendo ⌬IREF ⫽ (1 V)兾(120 k⍀) ⫽ 8,3 ␮A indica uma variação por volt de 8,3%.
䊉
Circuitos de inicialização
Os circuitos da Fig. 5.32 são considerados autopolarizados ou de inicialização amarrada (bootstra-
pped), porque cada espelho polariza e, por sua vez, é polarizado por outro. Em particular, se um dos
espelhos não ligar, então o outro e o circuito como um todo vai permanecer nesse estado indesejado
indefinidamente. Precisamos, portanto, de um mecanismo que, uma vez que o circuito receba energia,
ligue pelo menos um dos espelhos, forçando o circuito a evoluir para o estado desejado e a permanecer
nele. Adequadamente referenciado como circuito de inicialização, sua forma mais simples consiste em
uma grande resistência Rinicialização para injetar uma pequena corrente de inicialização em um dos espe-
lhos. Isso é mostrado na Fig. 5.34a para o caso bipolar. (É evidente que essa corrente deve ser muito
menor do que IREF a fim de evitar a introdução de um erro não admissível.)
Uma abordagem mais elegante é um circuito de inicialização que intervém apenas quando a refe-
rência está no estado indesejado, mas que deixa de influenciar o circuito quando a referência já atingiu
o estado desejado. No exemplo CMOS da Fig. 5.34b, os transistores conectados como diodo M7 e M8
formam um divisor de tensão para fornecer uma polarização de porta apropriada para M9. Se M1 desli-
gar, a tensão VGS9 é projetada para ser alta o suficiente para ligar M9 e, assim, forçar ambos os espelhos
para fora do estado de corte. Quando M1 estiver completamente ligado, a tensão VGS9 é projetada para
cair abaixo de Vt9 de modo que M9 desliga, não perturbando o restante do circuito.
VCC VDD
Q3 Q4 Q5 M3 M4 M5
M7
I5 I5
Rinicialização
IREF M9 IREF
I6 I6
Q1 Q2 Q6 M1 M2 M6
Wn W
An mn An M8 mn n
Ln Ln
R
R
(a) (b)
FIGURA 5.34 Referências de corrente baseadas em descasamentos com exemplos de circuito de inicializa-
ção: (a) bipolar e (b) CMOS.
Como a corrente IREF é usada internamente é necessário prever sua replicação para o exterior. Na
Fig. 5.34, essa função é realizada por Q5 兾M5, quando a corrente estabilizada deve ser fornecida para
uma carga externa, e por Q6 兾M6, quando a corrente deve ser absorvida de uma carga externa.
Uma observação final deve ser feita: os circuitos da Fig. 5.34 incorporam realimentação positiva,
uma situação que pode levar à instabilidade, se o ganho da malha exceder a unidade (mais detalhes no
Capítulo 7). Considerando a Fig. 5.33, observamos que a corrente i é primeiramente amplificada para
mpi por Q3, em seguida ela é convertida para v1 ⬵ r1mp i ⬵ mp i兾gm1 por Q1 e, finalmente, ela é retornada
por Q2 como Gm2v1 ⬵ (mpGm2 兾gm1)i, de modo que a amplificação ou o ganho global experimentado por
i ao longo da malha, apropriadamente chamado de ganho da malha T, é T ⫽ mpGm2 兾gm1. Para evitar
instabilidade, devemos garantir que T ⬍ 1 (de fato, o Exemplo 5.11a tem T ⫽ 0,257 A兾A e o Exemplo
5.11b tem T ⫽ 0,571 A兾A.)
Referências de tensão de banda proibida ou bandgap

Em instrumentação eletrônica e medição, assim como em conversão de dados, surge a necessidade de
referências que sejam não apenas independentes da fonte de alimentação, mas também termicamente
estáveis. Sejam as seguintes observações:
• A referência da Fig. 5.31a é baseada em VBE, que diminui com a temperatura (lembre-se da co-
nhecida regra prática). Adaptando a Equação (1.66), expressamos o coeficiente térmico de VBE
como
(5.58)
• A referência da Fig. 5.31a é baseada na diferença ⌬VBE ⫽ VT ln(mp mn) que, por sua vez, aumenta
com a temperatura, já que VT ⫽ kT兾q (lembre-se de que ⌬VBE é proporcional à temperatura abso-
luta). O coeficiente térmico de VT é
(5.59)
• Agora, se pudermos gerar uma tensão de valor KVT com
ou K ⬵ (2 mV/°C)兾(85 ␮V/°C) ⫽ 23,5, e somarmos essa tensão a VBE para obter a tensão com-
posta VBG ⫽ KVT ⫹ VBE, então VBG seria independente da temperatura, pois ela consiste em dois
componentes de coeficientes térmicos iguais, porém opostos. Esse princípio é ilustrado na Fig.
5.35a, que é obtida da Fig. 5.32a pelo simples artifício de retirar o circuito do terra e inserir uma
resistência série adicional R2, como mostrado.
Para investigar o comportamento do circuito, observe que a corrente através de R2 é a soma das
correntes através de Q1 e Q2 ou (mp ⫹ 1)(⌬VBE 兾R1). Pela lei de Ohm, R2 apresenta uma queda de ten-
são R2(mp ⫹ 1)(⌬VBE兾R1) que, pela Equação (5.53), pode ser expressa como (mp ⫹ 1) ⫻ (R2 兾R1) ⫻
ln(mp mn)VT ⫽ KVT (veja a Fig. 5.35a). É exatamente essa tensão que é adicionada a VBE1 para criar uma
tensão termicamente estável VBG. Para isso, temos que impor
isto é,
(5.60)
VCC VCC
mp Ap Ap
Q3 Q4 R R
VBE –
mp VREF
R1 VBE
VBG
R1
R3
Q1
Q1 Q2 Q2 VBG
VBE1 An mn An mn An An
R4
R1 VBE R1
VBE
KVT R2 (mp 1) R2
R1
(a) (b)
FIGURA 5.35 (a) Ilustração do conceito de uma referência de tensão bandgap. (b) Implementação da Célula
de Brokaw.
Quando essa condição é atendida, a tensão desejada é
(5.61)
que é apenas um pouco maior do que a tensão de banda proibida VG0 (⫽1,205 V). Daí a razão para a
designação referência de tensão de banda proibida. Observe que ambas as resistências não aparecem
na Equação (5.61), as quais são função da temperatura. A constante de proporcionalidade K depende
apenas da razão entre as resistências, que pode ser mantida bastante estável graças às vantagens de
rastreamento térmico de dispositivos monolíticos.
O conceito de banda proibida foi implementado em uma variedade de formas de circuito. Uma
versão popular é a Célula de Brokaw da Fig. 5.35b, assim chamada em referência a seu inventor, Paul
Brokaw. Essa implementação utiliza um amplificador operacional para trazer uma série de melhorias
de desempenho, conforme explicado a seguir. Primeiro, o AOP utiliza realimentação negativa para
manter os coletores no mesmo potencial ao longo de uma faixa de valores de VCC, garantindo assim um
alto grau de rejeição de fonte de alimentação. (Uma vez que as resistências de coletor são idênticas,
temos mp ⫽ 1, de modo que IC1 ⫽ IC2.) Segundo, o AOP pode ser usado para amplificar VBG para um
valor mais fácil de manipular, como VREF ⫽ 2,50 V, 5,0 V e assim por diante, por meio das resistências
de ajuste de ganho R3 e R4. De fato, o AOP funciona como um amplificador não inversor em relação a
VBG para fornecer, pela Equação (1.11),
VREF ⫽ (1 ⫹ R3 兾R4)VBG (5.62a)
Finalmente, o AOP fornece baixa resistência de saída, evitando o carregamento externo da célula. Uma
vantagem adicional da Célula de Brokaw é que a tensão através de R2 pode ser usada como um sensor
de temperatura proporcional à temperatura absoluta.
EXEMPLO 5.12
Suponha que a Célula de Brokaw da Fig. 5.35b seja fabricada com mn ⫽ 8. Assumindo m ⫽ ⫺1,5,
Is2 ⫽ 2 fA e VT ⫽ 26 mV, especifique valores de resistência adequados para alcançar VREF ⫽ 5,0 V com
correntes de coletor de 0,1 mA e quedas de tensão de 1 V através das resistências de coletor R.
Solução
Temos ⌬VBE ⫽ VT ln(mp ⫻ mn) ⫽ 26 ln(1 ⫻ 8) ⫽ 54 mV, R1 ⫽ ⌬VBE 兾IE2 ⬵ 54兾0,1 ⫽ 0,54 k⍀ e R ⫽
1兾0,1 ⫽ 10 k⍀. Também temos VBE1 ⫽ VT ln[(0,1 ⫻ 10⫺3)兾(2 ⫻ 10⫺15)] ⫽ 640,5 mV. Use a Equação
(5.60) para impor
e obter R2 ⫽ 3,14 k⍀. Pela Equação (5.61) temos VBG ⫽ 1,205 ⫹ (4 ⫺ 1,5)0,026 ⫽ 1,27 V. Finalmen-
te, use a Equação (5.62) para impor 5,0 ⫽ (1 ⫹ R3 兾R4)1,27 e obter R3 兾R4 ⫽ 2,94. Use R4 ⫽ 10 k⍀ e
R3 ⫽ 29,4 k⍀.
䊉
Uma última observação deve ser feita. A Equação (5.60) fornece o valor de K necessário para
alcançar TC(VBG) ⫽ 0 em uma temperatura específica T0, geralmente à temperatura ambiente. Como K
depende dos parâmetros VBE1 e VT, eles próprios funções da temperatura, o valor de TC(VBG) vai partir
de zero em uma temperatura diferente de T0. Como ilustrado na Fig. 5.36, o gráfico de VBG como uma
função de T exibe uma curvatura típica dessa classe de referências. (O leitor deve pesquisar na litera-
tura sobre técnicas inteligentes de correção de curvatura destinadas a compensar esse efeito de ordem
superior.)
Referências de banda proibida (Bandgap) CMOS

A célula de banda proibida da Fig. 5.35a não pode ser reproduzida na forma MOS, porque a tensão
⌬VGS da Equação (5.5) não é proporcional à temperatura absoluta. Precisamos de TBJs para gerar
VBE e ⌬VBE. Felizmente, a própria estrutura MOS da Fig. 3.2 produz os chamados TBJs de poço (well
TBJs). A Fig. 3.37 a mostra como o poço n⫺, normalmente usado para alocar MOSFETs canal p, pode
ser transformado em um TBJ pnp pelo simples artifício de usar um implante de fonte兾dreno p⫹ como
o emissor, o próprio poço n⫺ como a região de base e o corpo p⫺ como o coletor. Como sabemos, o
substrato p⫺ deve ser mantido no potencial mais negativo (MNV) para evitar a polarização direta das
junções corpo-fonte dos MOSFETs canal n compartilhando o mesmo corpo p⫺. Consequentemente, a
estrutura de banda proibida da Fig. 5.35a deve ser modificada para refletir a restrição de MNV. Uma
solução popular é mostrada na Fig. 5.37b.
Normalmente, os dois TBJs são fabricados com áreas de emissor iguais, de modo que o desbalan-
ceamento necessário para criar ⌬VBE é alcançado polarizando os TBJs de forma diferente via resistências
desiguais. Por meio da realimentação negativa, o AOP mantém seus próprios terminais de entrada no
VBG (V)
1,270
1,265
T0
0 T (°C)
50 25 0 25 50 75 100
FIGURA 5.36 Variação térmica de uma referência de banda proibida.

mp R2
E B R2
–
SiO2 p SiO2 n SiO2 VBG

R1
rB
Poço n
Q1 Q2
Corpo p
C
(a) (b)
FIGURA 5.37 (a) TBJ pnp fabricado em um processo CMOS n⫺ e (b) referência de tensão de banda proibida
(bandgap) CMOS.
mesmo potencial, de modo que Q2 é forçado a operar em uma corrente mp vezes menor do que a de Q1.
Adaptando a Equação (5.53), temos ⌬VEB ⫽ VTln(mp), de modo que a corrente através de Q2 é ⌬VEB 兾R1 e
aquela através de Q1 é mp ⌬VEB 兾R1. Finalmente, a LKT fornece VBG ⫽ VEB1 ⫹ R2mp⌬VEB 兾R1, ou
VBG ⫽ VEB1 ⫹ KVT (5.62b)
Um TBJ de poço apresenta alta resistência de corpo rB através da região de base longa e levemente
dopada, de modo que a fim de minimizar a queda de tensão através de rB é comum polarizar TBJs de
poço em correntes adequadamente baixas.
EXEMPLO 5.13
Suponha que os resistores da Fig. 5.36b são fabricados com mp ⫽ 10. Assumindo m ⫽ ⫺1,5, Is1 ⫽
1 fA e VT ⫽ 26 mV, especifique valores de resistência adequados para uma corrente de 100 ␮A atra-
vés de Q1.
Solução
Temos ⌬VEB ⫽ 26 ln(10 ⫻ 1) ⫽ 59,9 mV, R1 ⫽ ⌬VEB 兾IE2 ⫽ ⌬VEB 兾(IE1 兾10) ⫽ (59,9 ⫻ 10⫺3)兾(10 ⫻
10⫺6) ⫽ 5,99 k⍀ e VEB1 ⫽ VT ⫻ ln[(100 ⫻ 10⫺6)兾10⫺15] ⫽ 658,5 mV. O cálculo de K produz
Isso fornece R2 ⫽ 5,56 k⍀ e mpR2 ⫽ 55,6 k⍀.

䊉
5.6 CIRCUITOS INTEGRADOS EM MODO CORRENTE

As tensões e correntes em um circuito linear são matematicamente equivalentes, porque as leis que
governam as tensões admitem leis análogas que governam as correntes e vice-versa (exemplos fa-
miliares dessa equivalência, conhecida como dualidade, são as leis de Kirchhoff das tensões兾cor-
rentes, os métodos das tensões de nó e das correntes de malha e os teoremas de Thévenin兾Norton).
No entanto, transistores, os elementos básicos da eletrônica atual, são dispositivos não lineares que
processam tensão e corrente de forma distinta. Em particular, as características exponenciais de
TBJs e as características quadráticas de FETs indicam faixas dinâmicas inerentemente mais largas
para correntes do que para tensões: por exemplo, uma variação de 1 para 10 (20 dB) na sobretensão
de condução de um FET resulta em uma variação de 1 para 100 (40 dB) na corrente de canal. Nota-
-se também que a manipulação de correntes em um circuito físico é inerentemente mais rápida do
que a manipulação de tensões. Isso ocorre porque as indutâncias parasitas, que se opõem a varia-
ções rápidas nas correntes de malha, apresentam impacto bem menor do que as capacitâncias pa-
rasitas, que se opõem a variações rápidas nas tensões de nó (esses aspectos serão investigados com
maiores detalhes no Capítulo 6). Essas vantagens, tanto em faixa como em velocidade, fornecem
uma forte motivação para circuitos em modo corrente, isto é, circuitos enfatizando a manipulação
de correntes em vez de tensões. (A comunidade de engenharia tradicionalmente favoreceu o ponto
de vista de tensão pelo fato de que circuitos em modo tensão atingiram a maturidade e popularida-
de comercial bem antes de circuitos em modo corrente, sendo um clássico exemplo o AOP, que é
um bloco com entrada e saída de tensão. O desenvolvimento de CIs analógicos em modo corrente
também foi adiado por razões tecnológicas, como a capacidade de fabricar TBJs pnp monolíticos
de qualidade comparável a de seus análogos npn.) Nesta seção, vamos investigar circuitos em
modo corrente, como transcondutores, transportadores de corrente (CCs*), amplificadores ope-
racionais de transcondutância (OTAs**), amplificadores de realimentação de corrente (CFAs***) e
Células de Gilbert.
Transcondutores
Um transcondutor é um circuito com entrada de tensão e saída de corrente. Para evitar efeito de car-
ga, um transcondutor deve exibir resistências suficientemente altas (infinitas, de preferência) tanto
na entrada quanto na saída. O transcondutor mais simples é o próprio transistor. No entanto, tran-
sistores operam apenas em um quadrante de suas características iC-vBE ou iD-vGS. Para lidar com essa
desvantagem, polarizamos o transistor em um ponto de operação especificado na região ativa e,
então, alcançamos a operação de quatro quadrantes efetuando variações, tanto positivas como nega-
tivas, em relação a esse ponto. Porém, precisamos manter essas variações apropriadamente pequenas
a fim de garantir operação aproximadamente linear do circuito, sendo essa a base de modelos de
pequenos sinais.
Podemos alcançar muito mais versatilidade e flexibilidade se conseguirmos (a) estabelecer o
ponto de operação exatamente na origem das características i-v e (b) elevar de modo geral a restrição
de pequenos sinais. Um circuito que atende essas exigências é mostrado na Fig. 5.38 (embora a versão
mostrada seja bipolar, uma versão CMOS é prontamente obtida por meio da substituição de cada TBJ
por um MOSFET do tipo correspondente). Sejam as seguintes observações:
• Com o objetivo de trabalhar com correntes de qualquer polaridade, é usado o par classe AB Q1-
Q2, com Q1 fornecendo corrente para e Q2 absorvendo corrente do circuito externo para o nó E
(isso é similar aos estágios de saída do push-pull do Capítulo 4).
• Os seguidores de emissor Q3-Q4 geram o par de quedas de tensão de junção necessário para pola-
rizar o par Q1-Q2 para operação de classe AB. Eles também fornecem uma função de Darlington
para elevar a resistência de entrada, assim como diminuir a corrente de polarização de entrada do
nó B. É evidente que Q1 a Q4 formam um buffer de tensão com ganho aproximadamente unitário,
como ilustrado no circuito equivalente simplificado à direita. Assumindo quedas de tensão casa-
das VEB3 ⫽ VBE1 e VBE4 ⫽ VEB2, temos, portanto,
vE ⫽ v B (5.63)
• Os espelhos de Wilson Q5-Q6-Q7 e Q10-Q9-Q8 replicam as correntes de coletor de Q1 e Q2, res-

pectivamente, e as transportam para o nó de saída C, onde elas são subtraídas uma da outra para
* N. de T.: Do inglês, current conveyors (CCs).

** N. de T.: Do inglês, operational transconductance amplifiers (OTAs).
*** N. de T.: Do inglês, current feedback amplifiers (CFAs).
VCC
VCC
Q5 Q6
I3
Q5 Q7
Q7
C
Q1 i1 i7
Q4 iE iC
B Q3 E C B 1 E C B
i2 i8
Q2
E
Q8
Q10 Q8
I4
Q10 Q9
VEE
VEE
FIGURA 5.38 Transcondutor bipolar, representação de circuito simplificada e símbolo de circuito utilizado
algumas vezes.
fornecer a corrente de saída iC ⫽ i7 ⫺ i8 ⫽ i1 ⫺ i2. Mas, aplicando a LKC ao super nó do buffer de

tensão, temos, assumindo correntes de base desprezíveis, i1 ⫽ i2 ⫹ iE ou i1 ⫺ i2 ⫽ iE. Eliminado
a diferença i1 ⫺ i2 obtemos
iC ⫽ i E (5.64)
Finalmente, a resistência de saída no nó C é a combinação paralela das resistências do es-

pelho de Wilson Rc7 ⬵ (␤o7 兾2)ro7 e Rc8 ⬵ (␤o8兾2)ro8. Usando subscritos n e p, como usual,
escrevemos
(5.65)
É evidente que o transcondutor pode ser considerado uma forma de transistor idealizado tendo
(a) queda de tensão B-E nula, (b) resistências de entrada e de saída muito mais elevadas do que um
transistor comum (isso, graças ao circuito de Darlington na entrada e ao circuito de Wilson na saída),
e (c) operação completa de quatro quadrantes (por exemplo, se terminamos o nó E em uma carga
resistiva para o terra, iE e iC vão fluir para fora do transcondutor para vB ⬎ 0, mas para dentro do trans-
condutor para vB ⬍ 0). Também chamado de transistor macro, transistor de diamante e Transportador
de Corrente II⫹, o transcondutor mostrado pode ser usado nas configurações básicas CC, BC e EC ou
como um bloco construtivo para outros CIs de modo corrente.
Amplificadores de realimentação de corrente (CFAs)

Conectar o nó C do transcondutor da Fig. 5.38 a outro buffer de tensão, como na Fig. 5.39, transfor-
ma-o em um circuito com saída de tensão. Chamado de amplificador de realimentação de corrente
(CFA), o circuito substitui o AOP convencional em certas aplicações de alta velocidade. Para investigar
VCC
Q5 Q6
I3 I13
Q7
Q1 Q11
Q4 Q14
vP Q3 vN C Q13 vO
Q2 Q12
Q8
I4 I14
Q10 Q9
VEE
FIGURA 5.39 Amplificador de realimentação de corrente.
o circuito, considere o equivalente simplificado da Fig. 5.40a, que mostra explicitamente a resistência
equivalente da rede Req do nó C em direção ao terra. Observando a Fig. 5.39, usamos inspeção para
encontrar essa resistência como
Req ⫽ Rc7 //Rc8 //Rb13 //Rb14 (5.66)
VCC
vP
Q5 Q7
vI
1 vO
R i
eq N
iN iN vN iN
vP 1 vN C 1 vO

Req
R2
Q10 Q8
R1
VEE
(a) (b)
FIGURA 5.40 (a) Circuito equivalente simplificado do CFA. (b) Símbolo do CFA e interconexão para opera-
ção como um amplificador não inversor.
em que Rc e Rb denotam resistências obtidas olhando para os coletores e as bases. Também, por inspe-
ção, temos
vO ⫽ Req iN (5.67)
Considerando agora a interconexão de realimentação típica da Fig. 5.40b, somamos as correntes que
entram no nó vN para obter
Fazendo vN ⫽ vP ⫽ vI, resolvendo para iN e inserindo na Equação (5.67) temos o ganho de tensão em
malha fechada
(5.68)
Em um circuito bem projetado, R2 é da ordem de 103 enquanto que Req é da ordem de 105 ⬃ 106 ⍀, de
modo que R2 Ⰶ Req. Sob essa condição, A tende para a expressão já conhecida de AOPs,
(5.69)
As vantagens dos CFAs em comparação aos AOPs comuns (também chamados de amplificadores de
realimentação de tensão ou VFAs*) são dinâmicas mais rápidas. Essas vantagens, ainda não evidentes
de forma imediata a partir desta discussão, mas que decorrem da operação em modo corrente, serão
abordadas no Capítulo 6.
Amplificadores de realimentação de tensão derivados de CFA

Outra aplicação importante do transcondutor da Fig. 5.38 é como um bloco construtivo para am-
plificadores de realimentação de tensão (VFAs) de alta velocidade. O VFA da Fig. 5.41 é obtido
do CFA da Fig. 5.39 por meio da utilização de um terceiro buffer de tensão (Q15-Q16-Q17-Q18) para
transformar o nó vN em uma entrada de alta resistência e por meio da inserção de uma resistência R
entre as saídas do primeiro buffer e esse novo buffer para produzir a corrente de controle previamente
denotada como iN. Essa corrente (considerada fluindo da esquerda para a direita) é agora (vP ⫺ vN)兾R
e é transportada para o nó C, onde ela produz a tensão Req(vP ⫺ vN)兾R. Essa tensão passa, então, por
um buffer para o nó de saída para fornecer vO, de modo que o ganho de tensão de malha aberta do
AOP resultante é
(5.70)
Novamente, um circuito bem projetado tem a Ⰷ 1. Devido à sua operação inerentemente rápida em
modo corrente, esse tipo de AOP é especialmente adequado para aplicações de alta velocidade.
Transcondutores de entrada diferencial

A versatilidade do transcondutor pode ser melhorada sensivelmente se o configurarmos para responder
a entradas do tipo diferencial. Na versão popular da Fig. 5.42, chamada de amplificador operacional
de transcondutância (OTA), essa característica é alcançada por meio do par diferencial Q1-Q2. Para
garantir uma alta CMRR, o par é polarizado via a alta resistência de saída do espelho de Wilson Q3-Q4-
-Q5. A corrente de Q2 é replicada e transportada para o nó de saída pelo espelho de Wilson Q9-Q10-Q11;
a corrente de Q1 é primeiro replicada pelo espelho Q6-Q7-Q8 e depois transportada para o nó de saída
* N. de T.: Do inglês, voltage-feedback amplifiers.

VCC
Q5 Q6
I3 I17 I13
Q7
Q1 Q15 Q11
Q4 Q18 Q14
R
vP Q3 Q17 vN C Q13 vO
Q2 Q16 Q12
Q8
I18 I14
I4
Q10 Q9
VEE
FIGURA 5.41 VFA derivado de CFA.
VCC
Q6 Q7 Q9 Q10
Q8 Q11
VA
D1 D2 iO
vN Q1 Q2
vP
I
Q3 Q12
Q4 Q5 Q13 Q14
VEE
FIGURA 5.42 Amplificador operacional de transcondutância (OTA).

pelo espelho Q12-Q13-Q14, onde ela é subtraída daquela transportada por Q9-Q10-Q11. Ignorando os dio-
dos D1 e D2 por ora, adaptamos a Equação (4.73) para escrever
(5.71)
em que I é a corrente fornecida pelo usuário para polarizar o par Q1-Q2. O gráfico de iO versus a
diferença vP ⫺ vN é a familiar curva com forma de s da Fig. 4.44. Essa curva é não linear, porém se
restringirmos a tensão de entrada dentro da faixa 兩vP ⫺ vN兩 Ⰶ 4VT (⬵100 mV), então a aproximação
de pequenos sinais nos permite manter apenas o primeiro termo na expansão em série tanh x ⫽ x ⫺
x3兾3 ⫹ ... e escrever
(5.72)
Sejam as seguintes observações importantes:

• Na operação de pequenos sinais, o ganho de transcondutância
(5.73)
é linearmente proporcional à corrente de polarização I, de modo que ele pode ser programado ex-
ternamente pelo usuário. De fato, TBJs permitem facilmente faixas de corrente em excesso de cinco
décadas (⬎100 dB), tornando OTAs particularmente adequados para uma grande variedade de cir-
cuitos programáveis, como amplificadores programáveis, osciladores programáveis e filtros pro-
gramáveis, especialmente em aplicações de faixa dinâmica ampla como áudio e música eletrônica.
• A restrição de pequenos sinais pode ser uma desvantagem em determinadas aplicações. O efeito
de exceder essa restrição é ilustrado via o circuito do PSpice da Fig. 5.43a, que usa divisores de
tensão de entrada para condicionar um sinal triangular de ⫾10 V para uma entrada diferencial
vB1 ⫺ vB2 de cerca de ⫾44 mV. Como 44 mV não é muito menor do que 4VT (⬵100 mV), a cor-
rente diferencial resultante iC1 ⫺ iC2 é um triângulo visivelmente distorcido. (As formas de onda
sombreadas da Fig. 5.44 mostram a tensão de entrada não distorcida assim como a corrente de
saída distorcida.)
• Se quisermos uma forma de onda de corrente não distorcida, a tensão de entrada deve ser pré-
-distorcida de acordo com o inverso da função tangente hiperbólica. Uma aproximação para
VCC (15 V)
RA 13 k
VCC (15 V)
A
iC1 iC2
D1 D2
iC1 iC2
R1 vB1 vB2 R3 R1 vB1 vB2 R3
Q1 Q2 Q1 Q2
10 k 10 k 10 k 10 k
0 0
vI R2 44 R4 44 vI R2 0,5 k R4 0,5 k

I 1 mA I 1 mA
0 0 0 0 0 0
VEE (15 V) VEE (15 V)
(a) (b)
FIGURA 5.43 Circuitos do PSpice para investigar distorção em um par diferencial configurado para uma entrada
triangular de ⫾10 V: (a) sem e (b) com rede de diodos de entrada de pré-distorção.
1
50
vB2 (mV)
iC2 (mA)
0 0
vB1
iC1
50
1
0 0,5 1,0 1,5 2,0 0 0,5 1,0 1,5 2,0
Tempo t(ms) Tempo t(ms)
(a) (b)
FIGURA 5.44 Formas de onda para os circuitos do PSpice da Fig. 5.43 (as curvas sombreadas pertencem
ao circuito da Fig. 5.43a e as curvas sólidas àquele da Fig. 5.43b).
essa função é obtida por meio do par de TBJs D1-D2 conectados como diodo da Fig. 5.43b. Seu
efeito, ilustrado na Fig. 5.44 por meio das linhas sólidas, é “esticar” os picos de entrada em uma
forma aproximadamente inversa da função tangente hiperbólica de cerca de ⫾44 mV até cerca de
⫾60 mV, valores necessários para uma forma de onda de corrente não distorcida.
Multiplicadores de transcondutância variável

O OTA da Fig. 5.42 é dito ser um multiplicador analógico, pois, de acordo com a Equação (5.72), io é
proporcional ao produto I ⫻ (vp ⫺ vn). Embora a diferença vp ⫺ vn possa assumir qualquer polaridade,
a corrente I deve sempre fluir para fora do par diferencial (I ⱖ 0), de modo que o OTA é dito ser um
multiplicador de dois quadrantes. Aplicações como comunicações exigem multiplicação analógica de
quatro quadrantes completa. Essa função é implementada usando o circuito em modo corrente da Fig.
5.45. Popularmente conhecido como a Célula de Gilbert em referência ao seu inventor, Barrie Gilbert,
esse circuito em modo corrente mais elegante consiste em (a) dois pares diferenciais emissor acoplado
(EAc) Q1-Q2 e Q3-Q4 alimentados pela mesma tensão vX, porém em oposição de fase entre si, de modo
que suas correntes de saída subtraem par a par, e em (b) um terceiro par EAc (Q5-Q6) projetado para
VCC
iO1 iO2
Q1 Q2 Q3 Q4

vX

Q5 Q6

vY

VEE
FIGURA 5.45 A Célula de Gilbert.

direcionar a corrente de polarização I para os dois pares diferenciais em razões controladas pela tensão
vY. Dependendo da polaridade de vY, a saída de um par vai prevalecer em relação à do outro, permitindo
a diferença de corrente de saída iO1 ⫺ iO2 atingir qualquer polaridade e, assim, proporcionar operação
de quatro quadrantes.
Para obter uma relação entre as correntes de saída e as tensões de entrada, usamos a LKC para
escrever
iO1 ⫺ iO2 ⫽ (iC1 ⫹ iC3) ⫺ (iC2 ⫹ iC4) ⫽ (iC1 ⫺ iC2) ⫺ (iC4 ⫺ iC3)
Assumindo correntes de base desprezíveis, adaptamos a Equação (5.71) e escrevemos
isto é,
(5.74)
Identificamos três classes de aplicação para a célula:

• Ambas as entradas do tipo pequeno sinal, isto é, |vX| Ⰶ 4VT e |vY| Ⰶ 4VT de modo que aproxima-
mos tanh x ⬵ x e escrevemos
(5.75)
Claramente, nesse modo a célula opera como um multiplicador de quatro quadrantes verdadeiro.
• Uma das entradas (vX) é uma onda contínua de pequeno sinal como uma onda senoidal, enquanto
a outra entrada (vY) é uma onda quadrada de valor suficiente para sobrealimentar o par Q5-Q6 de
modo a desligar um de seus TBJs. Então, para vY ⬎ 0, Q6 está desligado e Q5 direciona toda a
corrente I para o par Q1-Q2 para fornecer io1 ⫺ io2 ⫽ ⫹IvX 兾(2VT) ⫽ ⫹gmvX. Por outro lado, para
vY ⬍ 0, Q5 está desligado e Q6 direciona toda a corrente I para o par Q3-Q4 para fornecer io1 ⫺ io2
⫽ ⫺IvX 兾(2VT) ⫽ ⫺gmvX, o sinal negativo sendo decorrente da conexão antifase na entrada. Nessa
função, a célula encontra aplicação em comunicações como modulador兾detector.
• Ambas as entradas são do tipo grande sinal. Então, quando vX e vY têm a mesma polaridade, a
célula fornece iO1 ⫺ iO2 ⫽ I ⫺ 0 ⫽ I, enquanto, quando vX e vY têm polaridades opostas, ela for-
nece iO1 ⫺ iO2 ⫽ 0 ⫺ I ⫽ ⫺I. Essa função é similar à função “ou exclusivo” de circuitos digitais.
Operando dessa forma, a célula encontra aplicação como um detector de fase em sistemas de
laço fechado por fase.
Assim como no caso de OTAs, a restrição de pequenos sinais pode ser uma limitação séria em
certas aplicações de multiplicadores, de modo que algumas medidas devem ser tomadas para condicio-
nar valores de entrada maiores e, ainda assim, garantir uma multiplicação precisa. A Fig. 5.46 mostra
uma Célula de Gilbert popular que atende a essas exigências. Sejam as seguintes observações:
• O par Q5-Q6 explora degeneração de emissor via RY para expandir sua faixa de sinal de entrada
pela quantidade desejada. Ignorando novamente as correntes de base, aplicamos a LKC, a lei de
Ohm e a LKT para escrever
Reagrupando e usando vBE ⫽ VT ln (iC 兾Is), obtemos

VCC
R iO1 iO2 R
VA vO2

vO

vO1
Q9 Q10 Q1 Q2 Q3 Q4
vX
vX1 Q7 Q8 vX2 vY1 Q5 Q6 vY 2

RX RY
IX IX IY IY
VEE
FIGURA 5.46 Multiplicador analógico de quatro quadrantes.
Em um circuito bem projetado, o último termo do numerador é desprezível (veja o Problema 5.39), de
modo que podemos aproximar
(5.76)
indicando que o par Q5-Q6 emissor degenerado funciona como um conversor tensão-corrente (VI)
linear.
• De modo similar, o par Q7-Q8 é um conversor VI fornecendo iC7 ⫺ iC8 ⫽ (vX1 ⫺ vX2)兾(0,5RX) e
alimentando o par Q9-Q10 conectado como diodo. Usando a LKT e vBE ⫽ VT ln (iC 兾Is), temos
Mas, a LKC fornece iC7 ⫽ IX ⫹ (vX1 ⫺ vX2)兾RX e iC8 ⫽ IX ⫺ (vX1 ⫺ vX2)兾RX, de modo que
Usando a identidade ln[(1 ⫹ x)兾(1 ⫺ x)] ⫽ 2 tan⫺1x, que é válida para |x| ⬍ 1, temos
(5.77)
• Substituindo as Equações (5.76) e (5.77) na Equação (5.75), obtemos
isto é,
(5.78)
É evidente que a função tanh e a sua inversa tanh⫺1 se cancelam para deixar apenas o argumento
(vX1 ⫺ vX2)兾(2RX). Em outras palavras, a entrada X primeiramente é processada pelos diodos
Q9-Q10 na forma tanh⫺1 para gerar um sinal pré-distorcido vX; os pares Q1-Q2 e Q3-Q4 então pro-
cessam vX na forma tanh para gerar uma saída sem qualquer distorção. A saída é, por sua vez,
modulada pela entrada Y.
• Em aplicações reais, a diferença de corrente de saída iO1 ⫺ iO2 é convertida para uma tensão. Na
implementação da Fig. 5.46, essa conversão IV é obtida terminando as saídas da célula em um
par de resistências casadas R para fornecer a tensão de saída de terminação dupla
(5.79)
Se uma saída do tipo tensão de terminação única é desejada, então a conversão IV pode ser
implementada via um AOP configurado como um amplificador diferencial. Se uma saída de
corrente de terminação única é desejada, podemos usar três espelhos de corrente de Wilson na
forma do OTA da Fig. 5.42.
5.7 AMPLIFICADORES OPERACIONAIS COMPLETAMENTE DIFERENCIAIS

Uma maneira comum de codificação de informações analógicas na forma eletrônica é via tensões
de terminação única, como potenciais referenciados ao terra. Um exemplo clássico é o amplificador
inversor da Fig. 5.47a, cuja entrada vI e saída vO são ambas referenciadas ao potencial do terra. Para
um valor elevado de a, esses sinais estão relacionados como vO ⫽ (⫺R2 兾R1)vI. Em aplicações reais, é
provável que o circuito seja parte de um sistema maior, onde ele pode estar submetido a várias formas
de ruídos de interferência que podem ofuscar seus sinais úteis. Para começar, a interconexão de terra
(fio ou plano de terra), longe de ser um condutor perfeito, apresenta resistência, indutância e capa-
citância distribuídas e, ainda, é compartilhada com outros subcircuitos no sistema. À medida que as
correntes dos outros circuitos fluem pelo plano de terra, como ilustrado pelo modelo concentrado da
Fig. 5.47b, elas produzem quedas de tensão indesejáveis ao longo da impedância distribuída. Também
são mostradas as indutâncias mútuas parasitas e as capacitâncias entre nós parasitas, que fornecem
caminhos adicionais através dos quais circuitos adjacentes podem injetar ruídos de interferência na
linha. Modelamos o efeito cumulativo de todas as fontes de ruídos com uma única fonte de ruído de
terra v1, como na Fig. 5.48a. Ruídos de interferências captados de circuitos vizinhos também afetam
a linha de sinal conectando a fonte ao amplificador, então modelamos essa outra fonte de ruído via a
fonte de ruído de linha v2.
Dadas as quedas de tensão provocadas por correntes de interferência ao longo da linha de terra
(fio ou plano de terra), o próprio conceito de nó de referência torna-se nebuloso. Para fins de discussão,
vamos selecionar arbitrariamente o nó vP como nossa referência de terra, como ilustrado na Fig. 5.48a.
Então, usando a LKT, encontramos vO ⫽ (⫺R2 兾R1) ⫻ (v1 ⫹ vI ⫹ v2), indicando que ambas as fontes
de ruído são amplificadas pelo mesmo ganho que o sinal útil vI. Isso é inaceitável, especialmente em
R1 R2 R1 R2
vN
vI vN –
vI
–
a vO a vO
vP vP
(a) (b)
FIGURA 5.47 Circuito do AOP básico: (a) situação idealizada e (b) em uma aplicação real, mostrando os ele-
mentos parasitas e suas interconexões.
R1 R2
v2
v2
R1 R2 vN –
vI a vO
vP
vN – R1 R2
vI a vO v2
vP
v1
v1
(a) (b)
FIGURA 5.48 (a) Modelo de ruído de interferência para o amplificador inversor da Fig. 5.47. (b) Interconec-
tando o AOP como um amplificador diferencial para rejeitar v1 e usando linhas de entrada balanceadas
para cancelar as fontes de ruído v2.
aplicações de alto ganho, em que a amplitude do sinal de entrada pode ser comparável à do ruído. A
melhor forma de eliminar o ruído de terra é tratar v1 como um sinal de modo comum e usar um am-
plificador diferencial com uma elevada razão de rejeição de modo comum (CMRR) para rejeitá-lo.
Como ilustrado na Fig. 5.48b, isso requer retirar o nó vP do terra e alimentá-lo por meio de uma linha
dedicada adicional, bem como por um par de resistores R1-R2 adicional, como mostrado. Essa segunda
linha estará naturalmente submetida a ruídos, assim como a linha já existente, mas, se as duas linhas
forem idênticas e estiverem dispostas bem próximas uma da outra, de modo a formar o que é apropria-
damente referenciado como linhas balanceadas, a captação de ruído será idêntica nas duas linhas e
o circuito fornecerá vO ⫽ (R2 兾R1)[(v1 ⫹ v2) ⫺ (v1 ⫹ vI ⫹ v2)] ⫽ (⫺R2 兾R1)vI. Resumindo, o sinal v1 é
rejeitado em função da CMRR do amplificador, e as fontes v2 simplesmente se cancelam mutuamente
graças às linhas balanceadas.
Conceitos de amplificadores completamente diferenciais

O amplificador diferencial clássico da Fig. 5.48b processa a entrada de forma diferencial, mas ainda
produz uma saída de terminação única. Em CIs de modo misto atuais, em que circuitos analógicos são
fabricados ao lado de circuitos digitais inerentemente ruidosos e são alimentados com baixas tensões, a
combinação de baixas amplitudes de sinal e elevados ruídos de interferência torna a transmissão de si-
nal com terminação dupla obrigatória, tanto na porta de entrada como na porta de saída. O carro-chefe
dessa classe de circuitos é o AOP completamente diferencial mostrado simbolicamente na Fig. 5.49a.
Também chamado de AOP completamente balanceado, ele responde a uma entrada diferencial, assim
vID
2 vIN R1 R2
vOC

vOP
vN
vID a vOD
vID vP
vON
vIC
2

vOC
vP vON vIP R1 R2
a
vN vOP
VOC(set)

VOC(set)
(a) (b)
FIGURA 5.49 AOP completamente diferencial: (a) símbolos e identificações, e (b) interconexão para opera-
ção como um amplificador totalmente balanceado.
como um AOP comum, para fornecer vOP ⫽ a(vP ⫺ vN). No entanto, diferentemente do AOP comum,
ele também tem uma segunda entrada balanceada, vON ⫽ a(vN ⫺ vP) ⫽ ⫺vOP. Ainda, ele vem com uma
entrada de controle para usuário especificar a tensão de saída de modo comum VOC(set), como veremos
em breve.
Além das vantagens de imunidade a ruídos da transmissão balanceada, o AOP completamente di-
ferencial oferece também (a) excursão de sinal de saída mais ampla e (b) distorção de segundo harmô-
nico reduzida. Para ver como, reescreva a saída em formas mais gerais, considerando não linearidades
inerentes do circuito, ou seja, vOP ⫽ a(vP ⫺ vN) ⫹ b(vP ⫺ vN)2 ⫹ c(vP ⫺ vN)3. . . e vON ⫽ a(vN ⫺ vP) ⫹
b(vN ⫺ vP)2 ⫹ c(vN ⫺ vP)3. . . Então, a saída diferencial reduz, após simplificação, para vOP ⫺ vON ⫽
2a(vP ⫺ vN) ⫹ 2c(vP ⫺ vN)3. . ., indicando uma excursão de sinal de saída diferencial duas vezes maior
do que aquela de saídas de terminação única individuais, bem como o cancelamento dos componentes
de segundo harmônico.
O amplificador operacional completamente diferencial é configurado para operação em reali-
mentação negativa com duas redes idênticas, como ilustrado na Fig. 5.49b para o caso resistivo. (Am-
bas as redes são do tipo realimentação negativa, uma vez que cada uma conecta de uma das saídas para
a entrada da polaridade oposta.) Com a finalidade de ilustração, as entradas externas vIP e vIN foram
decompostas em termos de seus componentes de modo diferencial e de modo comum
(5.80a)
De modo similar, os componentes de modo diferencial e de modo comum na saída são
(5.80b)
Se o ganho em malha aberta a é suficientemente grande, os componentes de modo diferencial são

relacionados como
(5.81)
(Observe que, como os sinais de saída de terminação única têm fases opostas, como mostrado, a ex-
cursão de saída diferencial vOD é duas vezes mais ampla.) Também observamos que embora o valor
de vIC seja estabelecido pelas fontes de entrada, vOC não é especificado, e precisa, então, ser definido
externamente pelo usuário.
AOP bipolar completamente diferencial

A Fig. 5.50 mostra como a estrutura bipolar “cascode” dobrado da Fig. 4.71a pode ser transformada
em um AOP completamente diferencial. A primeira alteração importante é em Q5, anteriormente co-
nectado como diodo, mas agora operado como uma carga ativa de sumidouro de corrente, assim como
Q6. Isso resulta em uma estrutura perfeitamente simétrica. (Para evitar confusão, os detalhes da rede
de polarização foram omitidos, de modo que apenas as tensões de polarização de base VB78 e VB34 são
mostradas; também, em implementações reais, Q5 e Q6 provavelmente são cascateados para aumentar o
ganho, porém aqui estamos focando apenas nos aspectos básicos.) Os nós de coletor de alta resistência
dos pares Q3-Q5 e Q4-Q6 seguem via estágios push-pull de ganho unitário para fornecer vOP e vON. A
outra característica importante é o par R-R casado e o amplificador de erro EA, formando o que é refe-
renciado como a rede de realimentação de modo comum (CMFN*). Sua função é centralizar de forma
adequada vOP e vON acima ou abaixo da faixa de tensão de saída (OVR) permissível, geralmente no
ponto médio, a fim de maximizar a excursão da tensão de saída. Especificamente, o par de resistências
sintetiza a tensão (vOP ⫹ vON)兾2, que o EA então compara com a tensão fornecida externamente VOC(set)
e ajusta sua saída vEA para forçar (vOP ⫹ vON)兾2 a aproximar VOC(set). Para ver como, lembre que vOP e
vON são as tensões em que as ações de “puxar para cima” por Q3 e Q4 equilibram, respectivamente, as
* N. de T.: Do inglês, common-mode feedback network (CMFN).

VCC
VB78
Q7 Q8
VB34
Q3 Q4
vP Q1 Q2 vN
1 vOP
I R
vOP vON
VEE 2
R
1 vON
vEA
Q5 Q6

EA
VOC(set)
VEE
FIGURA 5.50 AOP bipolar completamente diferencial simplificado.
ações de “puxar para baixo” por Q5 e Q6. Assim, elevando兾diminuindo vEA torna a ação de “puxar para
baixo” mais forte兾mais fraca do que a ação de “puxar para cima”, deslocando vOP e vON abaixo兾acima
da OVR. Na linguagem de teoria de controle, a malha de realimentação negativa compreendendo o par
R-R, o EA, o par Q5-Q6 e os buffers é referenciada como uma malha servo.
AOPs CMOS completamente diferenciais

A Fig. 5.51 mostra como o AOP CMOS “cascode” dobrado da Fig. 5.17 pode ser transformado em um
do tipo completamente diferencial (novamente, os detalhes da rede de polarização foram omitidos, de
modo que apenas as tensões de polarização de porta VG78 e VG56 são mostradas). Para garantir saídas
balanceadas, M5 e M7, anteriormente conectados como diodos, são agora operados como fontes de cor-
rente. Além disso, a CMFN é a rede de transistores constituída de M12 até M16. Para ver como o circuito
funciona, considere os pontos a seguir:
• Comece assumindo vP ⫽ vN, de modo que vOP ⫽ vON. Também, assuma vOP ⫽ vON ⫽ VOC(set), de modo
que as duas fontes I se dividem igualmente entre os pares FAc para fornecer ID12 ⫽ ID13 ⫽ 0,5I e
ID14 ⫽ ID15 ⫽ 0,5I. O FET conectado como diodo M16 drena ID16 ⫽ ID13 ⫹ ID14 ⫽ I, que M9 e M10
então drenam para fornecer, respectivamente, as correntes de polarização para M3 e M4 (considere
também a Fig. 5.16). Como sabemos, vOP e vON representam as tensões em que as ações de “puxar
para cima” por M5 e M6 equilibram, respectivamente, as ações de “puxar para baixo” por M3 e M4.
• Suponha agora que, por alguma razão, vOP e vON tentem subir acima de VOC(set). Então, M12 e M15
vão se tornar menos condutivos, enquanto que M13 e M14 vão conduzir mais, aumentando, assim,
ID16. Pela ação de espelho, isso vai aumentar ID9 e ID10 e, assim, impulsionar a ação de “puxar
para baixo” por M3 e M4, com o resultado de forçar vOP e vON a diminuírem de volta para VOC(set).
Por um raciocínio simétrico, se vOP e vON tentam cair abaixo de VOC(set), M13 e M14 vão conduzir
menos, diminuindo ID16 e, assim, reduzindo a ação de “puxar para baixo” por M3 e M4. A ação de
VDD
VG78
M7 M8 I I
VG56
VG11 M11 M5 M6 VOC(set)
M12 M13 M14 M15

vON vOP
vP M1 M2 vN VG34
M3 M4
M9 M10
M16
VSS
FIGURA 5.51 AOP CMOS completamente diferencial do tipo “cascode” dobrado.
“puxar para cima” por M5 e M6 vai agora prevalecer, forçando vOP e vON a aumentarem de volta
para VOC(set).
• Vamos agora aplicar um sinal ca através das entradas de modo a gerar as excursões simétricas
vOP ⫽ VOC(set) ⫹ vOD 兾2 e vON ⫽ VOC(set) ⫺ vOD 兾2. Essas excursões vão desequilibrar os pares di-
ferenciais para fornecer iD15 ⫽ 0,5I ⫺ i e iD14 ⫽ 0,5I ⫹ i e iD12 ⫽ 0,5I ⫹ i e iD13 ⫽ 0,5I ⫺ i, para
alguma variação de corrente i. No entanto, M16 ainda absorve
iD16 ⫽ iD13 ⫹ iD14 ⫽ 0,5I ⫺ i ⫹ 0,5I ⫹ i ⫽ I
indicando que a malha servo fornecida pela CMFN mantém o valor de (vOP ⫹ vON)兾2 próximo de
VOC(set), independentemente dos sinais ca presentes. Claro que isso é válido, desde que nenhum
dos transistores seja forçado a sair de sua região ativa.
EXEMPLO 5.14
Encontre o ganho de pequenos sinais vod 兾vid do AOP da Fig. 5.51, assumindo os parâmetros do Exem-
plo 5.4. Compare com o exemplo e comente.
Solução
O circuito da Fig. 5.51 é perfeitamente simétrico em relação a um eixo vertical partindo do nó VG78 e
indo para baixo, de modo que trabalhamos com o equivalente ca de meio-circuito da Fig. 5.52. Por
inspeção, Ro ⫽ Rd5 //Rd3, em que Rd5 e Rd3 são as resistências ca obtidas olhando para os drenos de M5 e
M3. Usando novamente inspeção, escrevemos
Ro ⫽ [ro5 ⫹ ro7 ⫹ (gm5 ⫹ gmb5)ro5 ro7]//[ro3 ⫹ (ro9//ro1) ⫹ (gm3 ⫹ gmb3)ro3(ro9//ro1)]
Essa equação é formalmente idêntica à Equação (5.39), de modo que aproveitamos o Exemplo 5.4 para
escrever Ro ⬵ 5,22 M⍀. Também temos i1 ⫽ gm1(vid 兾2) ⫽ (0,4 mA/V) ⫻ (vid 兾2).. Seguindo a mesma
linha de raciocínio do Exemplo 5.4, podemos afirmar que a maior parte de i1 flui para fora de M3, então
ro7
M5
vod

2
M1
M3 Ro
vid
i1
2
ro9
FIGURA 5.52 Equivalente de meio-circuito do AOP da Fig. 5.51.
Consequentemente, vod 兾vid ⫽ gm1Ro ⬵ 0,4 ⫻ 5.220 ⫽ 2.088 V/V. O sinal de terminação única vo do
Exemplo 5.4 agora se divide entre duas metades opostas vop e von, então o ganho não é alterado.
䊉
A Fig. 5.53 mostra como o AOP CMOS de dois estágios da Fig. 5.13 pode ser transformado em
um do tipo completamente diferencial (novamente, os detalhes de polarização foram omitidos, para
simplificar). Nessa implementação, a CMFN é agora complementar daquela da Fig. 5.51, porque ela é
projetada para ajustar a corrente de um MOSFET canal p, ou seja, a corrente de cauda fornecida por M9
(evidentemente, existem diversas maneiras diferentes de projetar uma CMFN).
Expandindo a faixa de tensão de entrada

Se especificarmos VG34 no AOP “cascode” dobrado da Fig. 5.51 de modo a polarizar o par M9-M10
exatamente na fronteira de saturação (VDS9 ⫽ VOV9 e VDS10 ⫽ VOV10), então, a faixa de tensão de entra-
da (IRV) é especificada pela Equação (5.41). Por exemplo, suponha que tenhamos um sistema com
VDD
VG68 M9 M16
M8 M6
vOP VOC(set)
vON vN M1 M2 vP
M12 M13 M14 M15

Cc Rc Rc Cc
VG34 VG1011
M7 M3 M4 M5 M10 M11
VSS
FIGURA 5.53 AOP CMOS completamente diferencial do tipo dois estágios.

alimentação única com VSS ⫽ 0 e VDD ⫽ 3 V e considere |Vt1| ⫽ 0,75 V e VOV ⫽ 0,25 V em todas as
análises. Então, a tensão de entrada de modo comum vIC ⫽ (vP ⫹ vN) é tal que
vIC(min) ⫽ VSS ⫹ VOV9 ⫺ 兩Vt1兩 ⫽ 0 ⫹ 0,25 ⫺ 0,75 ⫽ ⫺0,5 V
vIC(max) ⫽ VDD ⫺ VOV11 ⫺ VOV1 ⫺ 兩Vt1兩 ⫽ 3 ⫺ 0,25 ⫺ 0,25 ⫺ 0,75 ⫽ 1,75 V

Enquanto o limite inferior é bastante desejável, pois ele nos permite diminuir as entradas ao longo de
uma ampla faixa até o extremo do terra (0 V), e até mesmo 0,5 V abaixo, sem provocar qualquer mal
funcionamento, o limite superior é geralmente muito restritivo, especialmente em uma situação de
baixa tensão de alimentação, como o caso de 3 V sob consideração. O ideal é que a IRV se estenda de
extremo a extremo da alimentação (de 0 V a 3 V, em nosso exemplo) e, possivelmente, para um pouco
além por uma margem de, por exemplo 0,5 V (de ⫺0,5 a 3,5 V, em nosso exemplo). Se usássemos a
implementação do AOP dual permutando MOSFETs canal p e MOSFETs canal n, bem como trocan-
do as fontes de alimentação (veja a Fig. P5.21), então o par de entrada tipo n exibiria restrições duais
vIC(min) ⫽ 1,25 V e vIC(max) ⫽ 3,5 V. Em outras palavras, enquanto o estágio de entrada tipo p funciona
bem próximo de VSS, mas desliga próximo de VDD, um tipo n funciona bem próximo de VDD, mas desli-
ga próximo de VSS, exatamente o oposto.
As considerações anteriores fornecem a base para a solução engenhosa da Fig. 5.54, que usa am-
bos os tipos de estágio de entrada para obter o melhor de ambos. (A CMFN, não mostrada para evitar
confusão no esquemático, pode ser projetada para ajustar tanto VG78 como VG910, ou ambos.) Assumindo
novamente Vtn ⫽ ⫺Vtp ⫽ 0,75 V e VOV ⫽ 0,25 V em nossas análises, observamos o seguinte:
• Para vIC ⬍ VSS ⫹ VOV11n ⫹ Vtn (⫽ 1 V para VSS ⫽ 0), o par M1n-M2n está desligado, enquanto o par
M1p-M2p está completamente operacional, de modo que reescrevemos a Equação (5.38) como
Gm ⫽ gm1p.
• Aumentar vIC acima de 1 V vai, gradualmente, ligar o par M1n-M2n até que ambos os pares estejam
completamente operacionais quando passarmos a marca de 1,25 V. Para 1,25 V ⱕ vIC ⱕ 1,75 V,
os dois pares trabalham em conjunto, fornecendo Gm ⫽ gm1p ⫹ gm1n.
VDD
VG78
VG11p M11p M7 M8
VG56
M1n M2n M5 M6
vP vN vON VG34 vOP
M1p M2p M3 M4
VG910
VG11n M11n M9 M10
VSS
FIGURA 5.54 Usando dois estágios de entrada complementares (M1n-M2n e M1p-M2p) para alcançar uma IVR
de extremo a extremo da alimentação (CMFN não mostrada).
• Aumentar vIC acima de 1,75 V vai, gradualmente, desligar o par M1p-M2p, enquanto o par M1n-M2n
continua completamente operacional.
• Para vIC ⬎ VDD ⫺ VOV11p ⫺ 兩Vtp兩 (⫽ 2 V para VDD ⫽ 3 V), o par M1p-M2p está totalmente desligado,
de modo que o circuito fornece Gm ⫽ gm1n.
• Enquanto os pares M7-M8 e M9-M10 estiverem polarizados na fronteira de saturação, a excursão
de tensão de saída (OVS) se estenderá para dentro de duas VOVs de cada extremo de alimentação.
Se quisermos uma OVS realmente de extremo a extremo, então um estágio de saída ad-hoc é
necessário, como o estágio de saída push-pull FC da Seção 4.11.
A Fig. 5.55 mostra a versão bipolar da Fig. 5.54. Para maximizar a IVR, a tensão VB34 é ajustada
para polarizar o par Q9-Q10 ligeiramente acima da fronteira de saturação, por exemplo, em VCE9 ⫽
VCE10 ⬵ 0,25 V. De modo similar, VB56 é ajustada de modo que VEC7 ⫽ VEC8 ⬵ 0,25 V. Então, assumindo
quedas de tensão B-E de 0,65 V, temos vIC(min) ⫽ VEE ⫹ 2 ⫻ 0,25 ⫺ 0,65 ⫽ VEE ⫺ 0,15 V e vIC(max) ⫽
VDD ⫹ 0,15 V. Em algumas formas de implementação, os pares Q7-Q8 e Q9-Q10 são substituídos por
pares de resistores para desenvolver as quedas de tensão de cerca de 0,25 V que são necessárias para
evitar que os pares de entrada saturem nas proximidades dos extremos das fontes de alimentação.
Um problema notório com os AOPs das Figs. 5.54 e 5.55 é que, próximo à extremidade inferior
da IVR, a tensão de offset de entrada do par tipo p domina, enquanto, próximo à extremidade superior,
aquela do par tipo n domina. Assim, à medida que vIC varia de uma extremidade à outra da IVR, a ten-
são de offset de entrada líquida vai geralmente variar em valor e, possivelmente, em polaridade, depen-
dendo dos valores e direções dos descasamentos individuais. No caso bipolar, a corrente de polarização
de entrada também pode provocar problemas: na extremidade inferior, ela coincide com a corrente de
base do par tipo p, fluindo para fora do AOP, porém na extremidade superior, ela coincide com aquela
do par tipo n, fluindo para dentro do AOP. Em valores intermediários da IVR, ambos os pares estão li-
gados e as correntes de base do par tipo p tendem a cancelar aquelas do par tipo n. Consequentemente,
o valor e o sentido da corrente de polarização de entrada são fortemente dependentes de vIC.
VCC
VB78
VB11p Q11p Q7 Q8
VB56
Q1n Q2n Q5 Q6
vp vN vON vOP
0,65
VB34
0,25
Q1p Q2p Q3 Q4
VB910
VB11n Q11n 0,15 Q9 Q10
VEE
FIGURA 5.55 AOP bipolar com uma IRV de extremo a extremo da fonte de alimentação (CMFN não mostrada).
5.8 CIRCUITOS A CAPACITORES CHAVEADOS

Tradicionalmente, os sistemas eletrônicos foram projetados usando CIs analógicos e digitais de
prateleira, juntamente com componentes passivos, como resistores e capacitores, tudo montado
em uma base ou um meio comum, como uma placa de circuito impresso (PCI). Atualmente, por
razões de custo, miniaturização, consumo de energia e confiabilidade, a tendência é integrar ambas
as funções analógicas e digitais na mesma pastilha de silício para criar circuitos adequadamente
chamados de CIs de sinal misto. Dado que a eletrônica digital é dominada pela tecnologia CMOS,
as funções analógicas devem ser implementadas usando exclusivamente os componentes mais dis-
poníveis nessa tecnologia, ou seja, MOSFETs e capacitores (para manter a área morta a menor pos-
sível, as capacitâncias devem ser limitadas a algumas dezenas de picofarads ou menos). Resistores e
grandes capacitores devem, portanto, ser evitados. A Fig. 5.56 mostra a estrutura conceitual desses
dois componentes básicos (as capacitâncias sombreadas representam capacitâncias parasitas, que
serão discutidas posteriormente). O tipo de capacitor mostrado é referenciado como capacitor de
polisilício duplo, porque ele é constituído por duas camadas de polisilício, o mesmo tipo de mate-
rial da porta (sendo do tipo n⫹, essas camadas podem, para todos os efeitos, ser consideradas como
placas metálicas).
As aplicações mais comuns dos MOSFETs são amplificação e chaveamento. Já investiga-
mos chaveamento no projeto das portas lógicas do Capítulo 3 e amplificação no projeto de AOPs
CMOS, como o AOP “cascode” da Fig. 5.17. Uma vantagem dos amplificadores CMOS é que eles
apresentam resistências de entrada praticamente infinitas pelos terminais de porta dos FETs de
entrada. Isso torna possível alimentar o AOP com tensões armazenadas em capacitores internos
ao chip (on-chip) com fugas muito pequenas. Também, a razão para cascatear é elevar os níveis de
resistência a fim de atingir alto ganho cc. Se aplicássemos realimentação resistiva em torno desse
AOP, o carregamento da saída por resistências externas seria tão severo a ponto de invalidar as
vantagens de alto ganho obtidas via cascateamento. Felizmente, a realimentação capacitiva (em
oposição à realimentação resistiva) carrega o AOP apenas durante transitórios. Uma vez que o esta-
X Y
S兾D G D兾S
n
C
n
n
Cov Cov Csup Cinf
SiO2 SiO2
n n
Qn
Cj Cj
Substrato p
B
G X
Cov Cov Csup C

S兾D D兾S
B
Cj Cj
Y Cinf
B B
FIGURA 5.56 Estrutura conceitual de um MOSFET canal n e um capacitor de polisilício duplo mostrando
as capacitâncias de sobreposição parasitas COV e as capacitâncias parasitas da placa superior e da placa
inferior Csup e Cinf.
do permanente é alcançado, os capacitores funcionam como circuitos abertos, preservando, assim,

ganhos cc elevados. Outra importante vantagem de AOPs “cascode”, não imediatamente óbvia nes-
te momento, mas que será investigada em detalhes no Capítulo 7, é que o carregamento capacitivo
reforça sua capacidade de evitar possíveis oscilações, uma característica não disponível na maior
parte dos outros tipos de AOPs. Em resumo, os componentes on-chip disponíveis para o projetista
de CIs de sinal misto são (a) AOPs CMOS, especialmente do tipo “cascode”, (b) pequenos capaci-
tores (da ordem de picofarads ou menos) e (c) chaves MOSFETs. Vamos agora abordar o conceito
de capacitores chaveados.
O capacitor chaveado
A Fig. 5.57 mostra um arranjo a capacitor chaveado básico, juntamente com o acionamento de porta
para os dois FETs. Sejam as seguintes observações:
• Quando ␾ está em nível lógico alto, M1 está ligado enquanto M2 está desligado porque é baixo.
M1 aplica a fonte v1 a C, que começa a carregar, sendo que, quando vC chega a vOV1, M1 entra na
região de triodo, onde ele pode ser aproximado por uma resistência rDS1 como na Fig. 5.58a. Se
␾ é mantido alto por um intervalo de tempo suficientemente mais longo do que a constante de
tempo ␶1 ⫽ rDS1C, podemos dizer que, até o momento em que ␾ retorna para nível baixo, temos
praticamente vC ⫽ vI.
• Quando é alto, a situação se inverte como na Fig. 5.58b, de modo que agora M2 aplica a fonte v2
a C. Assumindo que é mantido alto por tempo suficiente em comparação com ␶2 ⫽ rDS2C para
carregar C totalmente com v2, podemos dizer que, até o momento em que retorna para nível
baixo, houve uma transferência de carga ⌬Q de v1 para v2 tal que
⌬Q ⫽ C(v1 ⫺ v2) (5.82)
(Isso, assumindo v1 ⬎ v2. Se v1 ⬍ v2, então a transferência de carga é de v2 para v1.)

• Se o processo é repetido em uma taxa de fS (⫽1兾TS) ciclos/segundo, então a carga transferi-
da em um segundo é fS ⌬Q ⫽ fSC(v1 ⫺ v2). Porém, carga/segundo representa corrente média,
VH TS
t
VL

M1 M2
v1 C v2
VH
t
VL
(a) (b)
FIGURA 5.57 (a) Capacitor chaveado básico e (b) clock de acionamento sem sobreposição.
VL VL
rDS1 rDS2
M2 M1

v1 vC C v v1 C vC v
2 2

(a) (b)
FIGURA 5.58 Circuito equivalente do capacitor chaveado da Fig. 5.57a, quando (a) ␾ é alto e (b) é alto.
imed ⫽ fSC(v1 ⫺ v2), sugerindo que o bloco capacitor chaveado funciona como uma resistência
equivalente Req ⫽ (v1 ⫺ v2)兾imed, ou
(5.83)
Esse equivalente é ilustrado na Fig. 5.59, em que o par de MOSFETs da Fig. 5.57a é mostrado
como uma chave que abre antes de fechar (break-before-make switch) do tipo único pólo e duas
posições (SPDT*). Devemos evitar que os MOSFETs estejam ligados simultaneamente, uma
vez que isso curto-circuitaria as fontes v1 e v2 juntas e invalidaria a Equação (5.82). Por isso, a
necessidade de acionamentos de porta que não se sobrepõem, da forma ilustrada na Fig. 5.57b.
Uma aplicação popular do resistor simulado da Equação (5.82) é na síntese de filtros, dos quais
o integrador a ser investigado a seguir é o bloco construtivo mais básico.
Integrador a capacitor chaveado

O integrador clássico da Fig. 5.60a também é chamado de integrador RC, porque usa uma rede RC
externa para configurar o AOP para integração. Aplicando a LKC, obtemos (Vi ⫺ 0)兾R1 ⫽ (0 ⫺ Vo)
兾[1兾(sC2)]. Fazendo s → j2␲f e simplificando obtemos a função de transferência do integrador tipo
inversor
(5.84)
em que
(5.85)
é chamada de frequência de ganho unitário, uma vez que |HRC(jf0)| ⫽ 1. Queremos agora reformular o
circuito da Fig. 5.60a na forma de capacitor chaveado (CCh), de modo que possamos fabricá-lo intei-
ramente na pastilha ou no chip (sem qualquer rede de componentes externos). Para conseguirmos isso,
substituímos R1 por um resistor simulado como na Fig. 5.60b e definimos C2 com um valor pequeno
fS Req
1兾CfS
v1 v v1 v
vC C 2 2

FIGURA 5.59 Uma capacitância C chaveada em uma frequência fS drena em média a mesma corrente que
uma resistência de valor 1/(CfS).
R1 0V C2 fs 0V C2
– –
Vi
Vo Vi
C1 Vo

(a) (b)
FIGURA 5.60 (a) Integrador RC e (b) sua implementação a capacitor chaveado (CCh).
* N. de T.: Do inglês, sigle-pole double-throw (SPDT).

o suficiente, de modo que possamos fabricar, na prática, essa capacitância no chip. Usando a Equação
(5.83) para escrever R1 ⫽ 1兾(C1fS) e substituindo na Equação (5.85), obtemos
(5.86)
Sejam as seguintes observações importantes:

• O integrador CCh não utiliza resistores, uma importante vantagem uma vez que resistores de
baixa tolerância e estáveis são difíceis de fabricar em chip (on-chip). O integrador CCh emprega,
em vez disso, MOSFETs e capacitores.
• A frequência de ganho unitário f0 é estabelecida pelo produto R1C2 no integrador RC, mas pela ra-
zão C2 兾C1 no integrador CCh. As razões, em comparação com os produtos, são muito mais fáceis
de controlar durante a fabricação e de manter com relação a variações de temperatura e tempo.
• A frequência de ganho unitário f0 do integrador CCh é diretamente proporcional à frequência de
chaveamento fS; então, se desejado, podemos programar f0 automaticamente ao longo de uma
ampla faixa de valores variando de forma apropriada fS.
EXEMPLO 5.15
(a) Especifique valores de componentes para f0 ⫽ 10 kHz no integrador da Fig. 5.60a e comente.
(b) Repita, porém para o circuito da Fig. 5.60b se fS ⫽ 1 MHz. Não exceda uma capacitância total de
10 pF.
Solução
(a) Escolha arbitrariamente C2 ⫽ 1 nF. Então a Equação (5.85) fornece
Ambos os valores estão facilmente disponíveis em termos de componentes discretos, porém C2

dificilmente poderia ser construído em chip. Além disso, devido às tolerâncias de componentes,
a frequência f0 pode exigir ajuste (via R1) e, ainda, pode variar de acordo com a temperatura, uma
vez que R1 e C2 variam.
(b) Pela Equação (5.86) temos
Tome arbitrariamente C1 ⫽ 0,5 pF, de modo que C2 ⫽ 7,958 pF, para uma capacitância total de
menos de 10 pF, que pode facilmente ser fabricada em chip.
䊉
Considerações de tempo discreto

O integrador CCh é um circuito de tempo discreto, porque a corrente entre a fonte de entrada e o AOP
flui sob a forma de pacotes de carga. (Por outro lado, o integrador RC é um circuito de tempo contínuo
porque é assim que a corrente flui através de R1.) Queremos agora investigar como a discretização de
carga afeta a função de transferência do integrador CCh em comparação com seu análogo RC. Para esse
fim, usamos o circuito do PSpice da Fig. 5.61 e voltamos nossa atenção para as formas de onda da Fig.
5.62. Como mostrado, C1 é chaveado entre vI e o terra virtual do AOP (0 V) em uma frequência de fS ⫽
10 MHz, de modo que dividimos nosso eixo de tempo em intervalos de TS ⫽ 1兾fS ⫽ 1兾107 ⫽ 100 ns
cada. Para vI ⬎ 0, a carga é depositada em C2, provocando um passo negativo em vO. Por outro lado, para
vI ⬍ 0, a carga é retirada de C2, produzindo um passo positivo em vO. De particular importância são as
bordas de descida do trem de pulsos vG1, porque esses são os instantes em que C1, depois de ter sido car-
regado a partir da fonte vI, está pronto para ser descarregado em C2. Identificando esses instantes sequen-
vG1 vG2
C2
0 M2 M1 0 100 pF
vC1
–
vO
vI C1 10 pF

0
0
0
VB (2 V)
FIGURA 5.61 Circuito do PSpice para investigar o integrador CCh no domínio do tempo.
cialmente como ... n ⫺ 1, n, n ⫹ 1 ... podemos dizer que a carga experimentada por vO do instante n ⫺ 1
até o instante n é definida pela carga C1vI(n ⫺ 1) acumulada em C1 no instante n ⫺ 1 de acordo com
(5.87)
Essa sequência de tempo discreto é mais bem investigada via as transformadas de Fourier Vi(j␻) e
Vo(j␻). Uma propriedade bem conhecida dessas transformadas estabelece que retardar um sinal por um
período TS é equivalente a multiplicar sua transformada de Fourier por exp(⫺j␻TS). Isso significa que
a Equação (5.87) se transforma em
5 vG1
0
vG1 , vG2 (V)
2
5
vG2
0
2
1,0 vC1
vI
vI , vC1 (V)
0,5
0,5
0,1
vO
0,2
vO (V)
0,3
0,4
0,5
0 100 200 300 400 500 600 700 800 900
Tempo (ns)
FIGURA 5.62 Formas de onda do circuito do PSpice da Fig. 5.61.

Associando os termos comuns e simplificando, obtemos
Fazendo ␻ ⫽ 2␲f, TS ⫽ 1兾fS e usando a identidade sen x ⫽ (ex ⫺ e⫺x)兾2j, obtemos, após alguma álgebra,
(5.88)
em que, novamente,
(5.89)
Observamos que no limite f Ⰶ fS temos HCCh(jf) → HRC(jf), isto é, o integrador CCh aproxima o integra-
dor RC. Fisicamente isso faz sentido, porque, para fS Ⰷ f, a transferência de carga pode ser considerada
como um processo praticamente contínuo. Caso contrário, a função de transferência HCCh(jf) vai des-
viar de HRC(jf) de acordo com erros de módulo e fase
(5.90)
A Fig. 5.63 compara os módulos da função de transferência para o caso fS ⫽ 10f0.
EXEMPLO 5.16
(a) Calcule o desvio de HCCh(jf ) em relação a HRC(jf) na Fig. 5.63 em f ⫽ f0 e f ⫽ 2f0. Compare e
comente.
(b) Repita, porém para o circuito da Fig. 5.61. Compare com (a) e comente.
Solução
(a) Na Fig. 5.63, temos f0 兾fS ⫽ 1兾10, de modo que a Equação (5.90) fornece ␧m( f0) ⫽
(␲兾10)兾sen(␲兾10) ⫺ 1 ⫽ 1,0166 ⫺ 1 ⫽ 1,66% e ␧␾(f0) ⫽ ⫺180兾10 ⫽ ⫺18°. De modo simi-
lar, ␧m(2f0) ⫽ 6,9% e ␧␾(2f0) ⫽ ⫺36°, indicando uma duplicação em ␧␾, porém um aumento
muito maior em ␧m.
(b) Pela Equação (5.89), o circuito da Fig. 5.61 tem f0 兾fS ⫽ (C1 兾C2)兾(2␲) ⫽ (10兾100)兾(2␲) ⫽
1兾62,83, de modo que agora obtemos ␧m(f0) ⫽ 0,0417% e ␧␾(f0) ⫽ ⫺2,86°. Também, ␧m(2f0) ⫽
0,167% e ␧␾(2f0) ⫽ ⫺5,73°. Os desvios são agora sensivelmente menores porque a razão f0 兾fS é
2␲ vezes menor.
䊉
1
—
—
HSC
—
—
HRC
0
0 f0 fS
FIGURA 5.63 Comparação dos módulos das funções de transferência dos integradores RC e CCh.
Técnicas de autozeramento (Autozeroing)

Devido a descasamentos entre componentes resultantes de variações do processo de fabricação, um am-
plificador diferencial, como um AOP ou um comparador de tensão, apresenta alguma tensão de offset de
entrada VOS. Como mostrado na Fig. 5.64a, podemos visualizar um amplificador real como consistindo
de um amplificador ideal sem offset, mas equipado com uma fonte de tensão interna VOS em série com
uma de suas entradas para se ter em conta os desbalanceamentos internos (não importa em qual entrada
conectamos a fonte interna VOS, uma vez que a tensão de offset é imprevisível tanto em módulo quanto
em polaridade). A presença de VOS representa uma desvantagem séria em aplicações de precisão, por isso
é desejável compensar automaticamente sua presença, uma tarefa referenciada como autozeramento.
Circuitos CMOS utilizam um capacitor C como na Fig. 5.64b para armazenar uma tensão de mesmo
módulo, mas de polaridade contrária à tensão VOS. Estando em série, essas duas tensões se cancelam
mutuamente, dando a aparência de um comportamento livre de offset. O amplificador alterna entre dois
modos de operação conhecidos como modo de autozeramento e modo de amostragem:
• Durante o modo de autozeramento ilustrado na Fig. 5.65a, as chaves S1 e S2 desconectam o
amplificador dos nós vP e vN, enquanto S4 o configura como um seguidor de tensão de ganho
unitário. O circuito agora realimenta sua própria tensão de offset interna VOS para C via S3, de
modo que, com S3 fechada, C vai carregar até atingir o valor da tensão VOS que o amplificador
apresentar naquele instante. (Para esse esquema funcionar, o amplificador deve ser estável em
ganho unitário. Se necessário, uma rede de compensação de frequência deve ser conectada ao
amplificador durante esse modo de operação.)
• Uma vez armazenada a tensão VOS no capacitor, abrimos as chaves S3 a S5 como na Fig. 5.65b
para colocar a tensão do capacitor em série com a tensão de offset interna, de modo que as duas
se cancelam mutuamente. Ao mesmo tempo, fechamos S1 e S2 para reconectar o amplificador aos
nós vP e vN para operação normal, como operação do AOP em realimentação negativa ou compa-
Sem offset
vN – vN –
– vO C vO
vP vP
VOS VOS VOS
(a) (b)
FIGURA 5.64 (a) Modelagem da tensão de offset de entrada VOS de um amplificador diferencial e (b) cance-
lamento do efeito de VOS utilizando um capacitor para armazenar uma tensão corretiva de mesmo módulo,
porém de polaridade oposta de VOS.
S4 S4
S1 VOS S1
– –
vN vO vN vO
S3 S3
VOS VOS
S2 C S2 C
VOS
vP vP

S5 S5
(a) (b)
FIGURA 5.65 Posições das chaves durante (a) o modo de autozeramento e (b) o modo de amostragem.
ração de tensão. O esquema mostrado é popular especialmente com comparadores de tensão, em

que o circuito é autozerado antes de cada caso de comparação. Caso VOS apresente variação com
a temperatura ou caso C experimente alguma fuga* entre comparações sucessivas, o autozera-
mento é renovado a cada vez.
Portas de transmissão
As chaves de MOSFETs canal n da Fig. 5.57 vão fechar de forma “convincente” apenas se as tensões
nos terminais de fonte e dreno forem suficientemente menores do que VH. À medida que as tensões v1
e v2 crescem, as sobretensões de condução são reduzidas, aumentando, assim, as resistências de canal.
Se v1 ou v2 crescem acima de VH ⫺ Vtn, o FET não vai nem mesmo ligar e a chave vai, portanto, falhar
em fechar. Se, em vez disso, utilizássemos chaves de MOSFETs canal p, elas funcionariam bem para
v1 e v2 suficientemente altas, porém falhariam para ligar se v1 e v2 caíssem abaixo de VL ⫹ |Vtp|, exata-
mente o oposto dos MOSFETs canal n. O circuito da Fig. 5.66, popularmente conhecido como porta
de transmissão, combina o melhor de ambos usando um par de FETs complementares conectados em
paralelo e alimentados em oposição de fase.
Quando o controle de habilitação da chave E é baixo (E ⫽ VSS) e seu complemento é, portanto,
alto ( ⫽ VDD), ambos os FETs estão desligados. Levar E para alto e, portanto, para baixo tende a
desligar ambos os FETs. Na verdade, enquanto VSS ⫹ 兩Vtp兩 ⬍ v ⬍ VDD ⫺ Vtn, ambos os FETs estão, de
fato, ligados, garantindo uma resistência de transmissão de porta líquida rTG que, para o caso de dispo-
sitivos casados com kn ⫽ kp ⫽ k e Vtn ⫽ ⫺Vtp ⫽ Vt, é tal que
Expandindo e simplificando, obtemos
(5.91)
Sob a consideração de FETs casados, rTG é independente de v ao longo do intervalo dado (veja a Fig.
5.66b). Se v é levada para fora do intervalo anterior, um dos FETs vai desligar, porém o outro vai se
tornar ainda mais condutivo, garantindo, assim, uma resistência global baixa ao longo de toda a faixa
VSS ⬍ v ⬍ VDD.
E
(VDD)
Mn
VSS
VDD rDSn rSDp

v
rTG
rTG
Mp
E 0 v
(VSS) VSS Vt VDD Vt VDD
(a) (b)
FIGURA 5.66 (a) Porta de transmissão e (b) sua resistência de corrente nula, juntamente com as resistências
de canal individuais rDSn e rSDp.
* N. de T.: Caso o capacitor apresente alguma fuga, significa que ele poderá descarregar e, portanto, não manter exatamente a
tensão VOS entre seus terminais. Por mais que esse descarregamento seja pequeno, ele não pode ser considerado desprezível em
aplicações de alta exatidão.
Capacitâncias parasitas e injeção de carga

Retornando à Fig. 5.56, observamos a presença de uma série de capacitâncias parasitas:
• As placas superior e inferior de C formam, elas próprias, capacitâncias parasitas com o substrato,
aqui denotadas como Csup e Cinf. Enquanto Cinf geralmente é da ordem de 10% a 20% de C, Csup é
consideravelmente menor.
• As laterais da porta da chave MOSFET formam capacitâncias de sobreposição COV com as re-
giões de fonte e dreno, e essas regiões formam, por sua vez, capacitâncias de difusão Cj com o
substrato.
• Ainda, observamos que, a fim de ligar兾desligar o MOSFET canal n, precisamos acumular ou
remover a carga de elétrons Qn no canal (veja o Exemplo 3.3). Qn entra/sai do canal através das
regiões de fonte e dreno.
Dependendo da topologia do circuito, as capacitâncias parasitas podem interferir na transferên-
cia de carga pretendida e provocar erros. No exemplo chave兾capacitor da Fig. 5.67, a capacitância da
placa inferior Cinf não desempenha papel algum, porque está curto-circuitada para o terra. Além disso,
as capacitâncias de sobreposição e de junção associadas com a região de fonte, renomeadas como Cgs
e Csb, afetam a fonte de entrada vI, porém não têm impacto sobre a capacitância útil C. No entanto, as
capacitâncias parasitas restantes desempenham um papel. Especificamente, Csup e Cdb estão em para-
lelo com C, produzindo, assim, uma capacitância total Ctot ⫽ Cdb ⫹ Csup ⫹ C. Além disso, Cgd acopla
o sinal de clock vG a Ctot, um fenômeno referenciado como clock feedthrough ou “passagem de clock”.
Além disso, ligar兾desligar a chave faz com que uma fração ␣ (0 ⬍ ␣ ⬍ 1) da carga de elétrons total Qn
no canal flua para兾de Ctot, um fenômeno referenciado como injeção de carga.
Estamos particularmente interessados na borda descendente de vG, pois, nesse instante, denotado
como tOFF, presenciamos (a) a remoção da carga Qgd de Ctot e (b) a injeção da carga ␣Qn em Ctot (veja a
Fig. 5.68a). Como a carga de elétrons Qn é negativa, o efeito é equivalente a remover a carga positiva
␣|Qn| de Ctot, de modo que as duas transferências de carga se reforçam mutuamente. Como resultado,
a saída vO vai ser afetada por um erro de ⌬vO ⬵ ⫺(Qgd ⫹ ␣兩Qn兩)兾Ctot, em que Cgd Ⰶ Ctot foi assumido.
Uma maneira de reduzir o erro anterior é introduzir intencionalmente uma passagem de clock e
uma injeção de cargas opostas por meio de um “falso” transistor M2 alimentado em oposição de fase em
relação a M1 (veja a Fig. 5.68b). Com a seleção adequada da largura de canal W2 de M2, a passagem de
clock e a injeção de carga de M2 vai aproximadamente cancelar esses mesmos fenômenos produzidos
por M1, resultando em um erro muito menor em vO (veja o Problema 5.50). Podemos, ainda, implemen-
tar a chave com uma porta de transmissão e ajustar as relações W兾L do nFET e do pFET de modo a fazer
com que suas transferências de carga indesejáveis se cancelem aproximadamente.
Integradores não sensíveis a capacitâncias parasitas

Com técnicas de projeto inteligentes, frequentemente é possível evitar erros devido a capacitâncias pa-
rasitas. A Fig. 5.69a mostra uma modificação popular do integrador CCh da Fig. 5.60b para torná-lo
vG
vG
Cgs Cgd
M1 M1
Csb Cdb
v1 C vC v1

Csup C vC

Cinf
FIGURA 5.67 Ilustração das capacitâncias parasitas de um par chave-capacitor simples (as capacitâncias
mostradas na forma sombreada não têm efeito neste circuito).
Qgd vG
vG vG vG
Ggd
M1
M1 M2 vO
Qn vI vO vI
vI Ctot vO vI
Ctot vO
(Cdb Csup C)
tOFF tOFF
(a) (b)
FIGURA 5.68 (a) Transferência de carga (Qgd) e injeção de carga (Qn) no instante tOFF, no qual a chave M1 é
desligada. (b) Compensação via um segundo transistor “falso” M2, alimentado em oposição de fase em
relação a M1.
não sensível a capacitâncias parasitas. Movendo as chaves para baixo o capacitor descarrega, enquanto
mover as chaves para cima carrega C1 com a tensão Vi, de modo que, para Vi ⬎ 0, carga é transferida
para a junção de soma do AOP, enquanto para Vi ⬍ 0 carga é transferida para fora da junção de soma. A
situação é similar àquela da Fig. 5.60b, então o circuito é um integrador CCh do tipo inversor.
Analisando agora a Fig. 5.69b, observamos que, com as chaves na posição mostrada, C1 carrega
com a tensão Vi e que, comutando as chaves, a carga é transferida para fora da junção de soma se Vi ⬎0
e para a junção de soma se Vi ⬍ 0, ou seja, o oposto da Fig. 5.69a. Então, o circuito é um integrador
CCh do tipo não inversor, obtido a partir daquele da Fig. 5.69a simplesmente alterando a fase do clock
para a segunda chave SPDT.
C2 C2
C1 – C1 –
Vi Vo Vi Vo

fs fs fs fs
(a) (b)
FIGURA 5.69 Integradores CCh não sensíveis a capacitâncias parasitas: (a) tipo inversor e (b) tipo
não inversor.
Para visualizar a não sensibilidade dos integradores anteriores a capacitâncias parasitas, consi-
dere a Fig. 5.70, em que as capacitâncias parasitas totais (parasitas superior兾inferior e parasitas dos
FETs) associadas às duas placas de C1 foram denotadas como CX e CY. Como a capacitância CX é
chaveada entre o terra e a entrada de terra virtual do AOP, ela permanece descarregada, de modo que o
circuito é insensível a CX. CY interfere na transferência de carga entre Vi e o terra, porém sem interferir
em C1, de modo que o circuito também não é sensível a CY. O preço para a insensibilidade a capacitân-
cias parasitas é um sistema de chaveamento mais complexo (quatro FETs em vez de dois), mas esse
preço certamente vale a pena!
Y C1 X C2
–
Vi
CY CX Vo

FIGURA 5.70 Visualização da insensibilidade a capacitâncias parasitas.

APÊNDICE 5A
Macromodelos do SPICE
Utilizados de forma criteriosa, simuladores computacionais, como o SPICE, podem ser uma pode-
rosa ferramenta de auxílio tanto para o projetista quanto para o usuário de CIs analógicos. O pro-
jetista de CIs vai simular o produto em desenvolvimento no nível de transistor, usando parâmetros
do dispositivo derivados de medições diretas do processo de fabricação, geralmente de propriedade
do fabricante do CI. O usuário do CI, por outro lado, está mais interessado em uma simulação do
comportamento do CI, sem ter que se preocupar com muitos detalhes internos. Além disso, as
simulações em nível de transistor de sistemas complexos, compreendendo uma multiplicidade de
CIs individuais, pode consumir muito tempo, sem mencionar o fato de que os cálculos numéricos
podem não convergir.
Para aliviar a tarefa do usuário, fabricantes de CIs fornecem macromodelos do SPICE que
podem ser baixados diretamente de seu sítios na Internet para uso imediato. A biblioteca do PSpice
contém macromodelos de uma série de CIs populares, como o AOP 741. Sua netlist é como esta:
* connections: non-inverting input
* | inverting input
* | | positive power supply
* | | | negative power supply
* | | | | output
* | | | | |
.subckt uA741 1 2 3 4 5
*
c1 11 12 8.661E-12
c2 6 7 30.00E-12
dc 5 53 dx
de 54 5 dx
dlp 90 91 dx
dln 92 90 dx
dp 4 3 dx
egnd 99 0 poly(2) (3,0) (4,0) 0 .5 .5
fb 7 99 poly(5) vb vc ve vlp vln 0 10.61E6 -10E6 10E6
+ 10E6 -10E6
ga 6 0 11 12 188.5E-6
gcm 0 6 10 99 5.961E-9
iee 10 4 dc 15.16E-6
hlim 90 0 vlim 1K
q1 11 2 13 qx
q2 12 1 14 qx
r2 6 9 100.0E3
rc1 3 11 5.305E3
rc2 3 12 5.305E3
re1 13 10 1.836E3
re2 14 10 1.836E3
ree 10 99 13.19E6
ro1 8 5 50
ro2 7 99 100
rp 3 4 18.16E3
vb 9 0 dc 0
vc 3 53 dc 1
ve 54 4 dc 1
vlim 7 8 dc 0
vlp 91 0 dc 40
vln 0 92 dc 40
.model dx D(Is=800.0E-18 Rs=1)
.model qx NPN(Is=800.0E-18 Bf=93.75)
.ends
Longe de incluir todos os 24 TBJs da Fig. 5.1, o macromodelo usa apenas dois TBJs (q1 e q2) para
emular a extremidade dianteira do estágio de entrada e uma série de outros componentes mais sim-
ples (resistores, capacitores, diodos e fontes dependentes兾independentes) para reproduzir o com-
portamento do AOP em nível macroscópico (ganho, saturação da saída e características dinâmicas
a serem abordadas no Capítulo 6, como impedâncias de entrada兾saída, resposta em frequência e
limitações de slew-rate). Em comparação com a simulação em nível de transistor pelo projetista
de CIs, a simulação em nível de macromodelo pelo usuário é geralmente muito mais rápida. No
entanto, tanto o projetista quanto o usuário devem estar cientes de que todos os modelos apresentam
limitações inerentes, de modo que os resultados de qualquer simulação precisam ser devidamente
avaliados e, eventualmente, verificados em laboratório. (Por exemplo, uma limitação notória de
muitos macromodelos de AOPs é a incapacidade de reproduzir as características de ruído de entrada
corretamente.)
REFERÊNCIAS
1. P. R. Gray, P. J. Hurst, S. H. Lewis, and R. G. Meyer, Analy- 6. R. C. Jaeger and T. N. Blalock, Microelectronic Circuit De-
sis and Design of Analog Integrated Circuits, 5/E, Wiley sign, 2/E, McGraw-Hill, 2004.
and Sons, 2009. 7. S. Franco, Design with Operational Amplifiers and Analog
2. P. E. Allen and D. R. Holberg, CMOS Analog Circuit De- Integrated Circuits, 4/E, McGraw-Hill, 2014.
sign, 2/E, Oxford University Press, 2002. 8. C. Toumazou, F. J. Lidgey, and D. G. Haigh, Eds., Analo-
3. D. A. Johns and K. Martin, Analog Integrated Circuit De- gue IC Design: The Current-Mode Approach, Peter Pere-
sign, Wiley and Sons, 1997. grinus Ltd., 1990.
4. B. Razavi, Design of Analog CMOS Integrated Circuits, 9. H. Camenzind, Designing Analog Chips,
McGraw-Hill, 2001. www.designinganalogchips.com, 2005.
5. A. S. Sedra and K. C. Smith, Microelectronic Circuits, 6/E,
Oxford University Press, 2010.
PROBLEMAS
5.1 O amplificador operacional ␮A741 5.2 (a) Assumindo ␤F16 ⫽ 200, verifique que a corrente
IB16 no circuito do 741 da Fig. 5.1 é desprezível em
5.1 (a) Suponha que o estágio de entrada da Fig. 5.6 é re- comparação com IC4 e IC6. Isso nos permite definir a
projetado retirando Q1 e Q2 e operando Q3 e Q4 como tensão de offset de entrada do primeiro estágio VOS1
um par EAc polarizado em IEE ⫽ 19 ␮A. Mostre o como a diferença de potencial vP ⫺ vN necessária para
circuito modificado e use os parâmetros do disposi- fazer IC4 ⫽ IC6 (não necessariamente ⫽ 9,5 ␮A) em
tivo do texto, juntamente com ␤F3 ⫽ ␤F4 ⫽ 50, para VC4 ⫽ VC6 ⫽ VBE16 ⫹ VBE17 ⫹ VEE.
recalcular IP, IN, Rid, Gmi, Ro1 e o ganho sem carga (b) Com base nas definições anteriores, investigue o
vo1(oc) 兾(vp ⫺ vn). efeito de um descasamento de 10% entre Is1 e Is2, as-
(b) Assumindo que as junções B-E dos TBJs pnp rom- sumindo que não há nenhum outro descasamento no
pem em 7 V e que aquelas dos TBJs npn rompem em circuito.
20 V, qual é a máxima diferença de tensão (vp ⫺ vn) (c) Repita, porém para um descasamento de 10% entre
max que pode ser aplicada com segurança ao circuito Is3 e Is4.
modificado do item (a) antes que a ruptura ocorra? (d) Repita, porém para um descasamento de 10% entre
(c) Compare todos os parâmetros anteriores com aqueles Is5 e Is6.
do projeto do 741 original e dê razões pelas quais o (e) Repita, porém para um descasamento de 10% entre
projeto original geralmente é preferível. R1 e R2.
5.3 (a) No texto, Q1 e Q2 foram assumidos casados com 5.9 (a) Quais parâmetros do AOP 741 são afetados se redu-
␤F1 ⫽ ␤F2 ⫽ 200. Considere uma amostra particular zirmos a resistência de emissor R8 de Q17 de 100 ⍀
de AOP tendo ␤F1 ⫽ 175 e ␤F2 ⫽ 225. Quais são os para 0 ⍀? Como o ganho global é afetado?
valores de IP, IN, IB e IOS? (b) Forneça uma justificativa intuitiva para seus resultados.
(b) Qual é a faixa de valores permitidos para ␤F1 e ␤F2, se 5.10 (a) Investigue a variação em suas condições de polari-
queremos garantir IB ⱕ 50 nA e IOS ⱕ 5 nA? zação cc, se AOP 741 é alimentado por um par de
(c) Nominalmente, Q3 e Q4 têm ␤F3 ⫽ ␤F4 ⫽ 50. Supo- baterias de ⫾9 V em vez de pelas usuais fontes de
nha que, devido a uma falha de fabricação, uma certa ⫾15 V. Então, assumindo que os betas dos TBJs não
amostra de 741 tem ␤F3 ⫽ ␤F4 兾2 ⫽ 25. Use a defini- são afetados, forneça estimativas grosseiras das va-
ção de VOS1 do Problema 5.2(a) para mostrar que esse riações intervindo em:
descasamento produz uma tensão de offset de entrada (b) Rid, Gm1 e Ro1;
e calcule-a. (c) Ri2, Gm2 e Ro2;
5.4 (a) Com base na definição de VOS1 do Problema 5.2(a), (d) Ri3 e Ro.
calcule VOS1 se R2 é curto-circuitado na Fig. 5.5. Qual (e) Como o ganho global a é afetado? Justifique seus re-
é o novo valor de IC6 (⫽IC4)? sultados.
(b) Repita se a resistência R2 é diminuída de 1 k⍀ para 5.11 Considerações avançadas indicam que a redução da trans-
0,5 k⍀. condutância do estágio de entrada do AOP 741 oferece cer-
(c) Repita os itens (a) e (b), mas para R1 em vez de R2. tas vantagens, como um aumento do slew-rate e uma redu-
(d) Tendo demonstrado que alterar a razão R1 兾R2 dese- ção no valor necessário da capacitância de compensação no
quilibra o circuito criando um offset, podemos explo- chip (essas questões serão abordadas nos Capítulos 6 e 7).
rar essa característica para cancelar um offset exis- Como sabemos, uma forma comum de reduzir a transcon-
tente, isto é, para garantir IC6 ⫽ IC4 com VP ⫽ VN. Se dutância é adicionando resistências de degeneração apro-
VOS1 ⫽ ⫹5 mV, qual das resistências R1 ou R2 deve ser priadas em série com os emissores de Q3 e Q4. No entanto,
diminuída para cancelar VOS1? Qual é o valor da resis- resistores são indesejáveis em tecnologia de circuito inte-
tência diminuída e qual é o novo valor de IC6 (⫽IC4)? grado, de modo que uma técnica inteligente para reduzir a
5.5 Em uma tentativa de simplificar o AOP 741, considera-se transcondutância é reduzir a corrente de coletor de Q3 e Q4
retirar completamente o seguidor de emissor e substituir fabricando cada TBJ com um coletor duplo e conectando
sua junção B-E por um fio simples. os coletores extras como ilustrado na Fig. P5.11, em que os
(a) Quais são os novos valores de IC17 e Ri3? coletores originais estão identificados como A e os coleto-
(b) Recalcule os parâmetros do segundo estágio Ri2 e Gm2 res extras como B. (Isso também resulta em um circuito do
e Ro2 e compare com aqueles do circuito original. estágio de entrada mais simples, uma vez que os coletores
(c) Encontre o ganho de tensão com efeito de carga do de Q1 e Q2 estão agora diretamente ligados a VCC.)
segundo estágio (isto é, o ganho na presença de Ri3),
compare com aquele do projeto original e comente.
VCC
5.6 (a) Usando os parâmetros do TBJ do texto, encontre R10
de modo que IC19 ⫽ 2IC18 no terceiro estágio. Qual é o
valor resultante de VBB?
(b) Usando os dados do TBJ do Exemplo 5.1, encontre Q1 Q2
as correntes de repouso (standby) IC14 e IC20 sob a con-
sideração de que as resistências R6 e R7 podem ser
ignoradas. Q3 Q4
(c) Refine seus cálculos considerando R6 e R7.
5.7 (a) Encontre a potência POA absorvida por um AOP 741 A B B A
não carregado, alimentado com fontes de ⫾15 V e
com a saída próxima de 0 V. Então, verifique que a VCC
soma da potência fornecida pelas fontes é igual àque-
la absorvida pelo AOP.
(b) Encontre POA se AOP está fornecendo para o circuito Q7
circundante uma corrente de IO ⫽ 2 mA em VO ⫽ 10 I1
V. Novamente, verifique a conservação da energia.
Q5 Q6
(c) Repita o item (b), se AOP está absorvendo do circuito
circundante uma corrente de IO ⫽ 1,5 mA em VO ⫽
R3
⫺8 V.
5.8 (a) Para que valor devemos alterar R4 se quisermos dobrar
I1 no sumidouro de corrente de Widlar da Fig. 5.4?
(b) Como a duplicação de I1 afeta os parâmetros do está- VEE
gio de entrada?
(c) Como ela afeta as características gerais do AOP? FIGURA P5.11
(a) Assumindo ␤Fp ⫽ 50 e que ␤Fn é muito grande e que 5.14 (a) Assumindo que os terminais de entrada e de saída
os coletores A e B são fabricados com áreas iguais, estão em 0 V cc na Fig. P5.14, estime o ganho de
encontre I1 de modo que ainda tenhamos IC1 ⫽ IC2 ⫽ pequenos sinais a ⫽ vo 兾(vp ⫺ vn). Assuma ␤0 ⫽ 100
9,5 ␮A. Qual é o valor necessário de R4 no sumidouro e VA ⫽ ⬁ para todos os TBJs e ignore as correntes de
de Widlar da Fig. 5.4? Qual é o novo valor da trans- base durante seus cálculos cc.
condutância do estágio de entrada Gm1? (b) Usando TBJs pnp casados, projete um circuito para
(b) Repita se as áreas dos coletores B são fabricadas três fornecer as correntes de polarização de 0,1 mA e
vezes maiores do que as áreas dos coletores A. 1 mA.
5.12 Alguns fabricantes do AOP 741 usam o circuito alternativo
da Fig. P5.12 para estabelecer a queda de tensão VBB neces- 5V
sária para polarizar o par push-pull. O circuito é chamado
de multiplicador VBE, porque a tensão VBB pode ser ajustada
para qualquer múltiplo (não necessariamente inteiro) de 0,1 mA 1 mA
VBE por meio da escolha apropriada da razão R1 兾R2.
(a) Assumindo Is1 ⫽ Is2 ⫽ 4Is3 ⫽ 8 fA e que Q3 drena Q7
uma corrente de base desprezível, especifique valores vo
vn Q1 Q2 vp
apropriados para R1 e R2 para alcançar VBB ⫽ 1242 mV
como no Exemplo 5.1, sob a restrição de que a corren- Q5
Q6 RL
te de 176 ␮A se divide igualmente entre R1 e o coletor 2k
de Q3. Qual é a corrente quiescente IQ do par Q1-Q2?
(b) Assumindo Is4 ⫽ Is3, encontre vI (em milivolts) para Q3 Q4
vO ⫽ 0.
(c) Encontre vO (em milivolts) se vI ⫽ 0 e RL ⫽ ⬁.
(d) Repita o item (c), porém com RL ⫽ 1 k⍀.
5 V
VCC FIGURA P5.14
5.15 O circuito da Fig. P5.15 é conhecido como um ampli-

ficador diferencial de corrente, porque ele responde
176 A
à diferença de suas correntes de entrada para fornecer
Q1 vo ⫽ z(ip ⫺ in), em que z é o ganho de transimpedância em
V兾A. O espelho Q1-Q2 inverte o sentido de ip de modo que

R1 a corrente que entra na base de Q3 é ib3 ⫽ in ⫺ ip e Q3 é um
vO
Q3 VBB
VCC
R2 RL

Q2 V1

200 A
Q4
Q6
Q5
vI

VEE Q4
vo
FIGURA P5.12
5.13 Na Fig. 5.1, o circuito de proteção contra sobrecarga para Q8 RL

Q20 consiste em R7, Q21, R11, Q24 e Q23. Suponha que o AOP in 10 k
está tentando excursionar vO no sentido negativo, porém Q3
devido a uma condição de sobrecarga, Q4 direciona toda a Q7
corrente IC8 (⫽19 ␮A) em direção ao segundo estágio.
ip
(a) Assumindo Is21 ⫽ Is24 ⫽ Is23 ⫽ 2 fA, encontre a cor- Q1 Q2
1,3 mA

rente drenada por Q20 (isso é ISC para o caso de absor- V2

ção de corrente.)
Sugestão: encontre IC23, Is24, IC21 e, finalmente, VEB21.
(b) Para que valor deveríamos alterar R7 se quisermos
ISC ⫽ 15 mA? FIGURA P5.15
amplificador EC cuja saída é conectada à carga RL através versão da Fig. 5.13 é mais popular: (a) um par FAc
do par tipo Darlington Q4-Q5. (Para simplificar, foi omiti- MOSFET canal p apresenta ruído de flicker menor
do o circuito fornecendo as fontes V1 e V2 para polarizar a do que um par MOSFET canal n (veja o Capítu-
fonte de corrente Q6 de 200 ␮A e o sumidouro de corrente lo 7), e (b) o estágio FC apresenta um valor de gm
Q7 de 1,3 mA.) Assumindo ␤3 ⫽ 125, ␤5 ⫽ 200, ␤4 ⫽ 50 e maior se M5 é um MOSFET canal n em vez de um
VAn ⫽ VAp ⫽ 100 V, MOSFET canal p, uma característica que facilita
(a) Encontre IB3 para sustentar VO ⫽ 5 V; a compensação em frequência (novamente, veja o
(b) Encontre o ganho de tensão av ⫽ vo 兾vb3; Capítulo 7).
(c) Encontre o ganho de transimpedância z ⫽ vo 兾(ip ⫺ in).
VDD
5.2 Amplificador operacional CMOS de dois estágios
5.16 Suponha que o AOP de dois estágios da Fig. 5.13 seja
fabricado em um processo caracterizado por k’n ⫽ 200
␮A兾V2, k’p ⫽ 80 ␮A兾V2, Vtn ⫽ 0,65 V, Vtp ⫽ ⫺0,75 V, M3 M4
␭⬘n ⫽ 0,02 ␮m兾V, ␭⬘p ⫽ 0,04 ␮m兾V e L ⫽ 0,75 ␮m. IREF
M5
Além disso, o circuito é alimentado a partir de fontes de
⫾1,65 V e usa IREF ⫽ 150 ␮A. Se W1 ⫽ W2 ⫽ W6 ⫽ W7 ⫽
vN M1 M2 vP vO
W8 ⫽ 100 ␮m, W3 ⫽ W4 ⫽ W5 兾2 ⫽ 30 ␮m, encontre os
ganhos dos estágios individuais, o ganho global, a resis-
tência de saída, a IRV, a OVS, a CMRR e as PSRRs (igno-
re o efeito de corpo de M1 e M2). M7
M8 M6
5.17 Os cálculos cc do Exemplo 5.2 assumem ␭n ⫽ ␭p ⫽ 0 e,
assim, eles são inadequados para prever a tensão de offset
de entrada.
(a) Seguindo o Exemplo 4.7, calcule VOV6 e VOV5 para VSS
vP ⫽ vN ⫽ 0, porém usando os valores diferentes de
zero de ␭n e ␭p (você vai encontrar que VOV6 e VOV5 são FIGURA P5.19
ligeiramente menores do que 250 mV. Por quê?)
(b) Encontre a tensão vP que, com vN ainda em 0 V, vai
5.20 Suponha que o AOP da Fig. P5.19 é fabricado no processo
levar vO para zero (isso é a contribuição da tensão
do Problema 5.16 com L ⫽ 0,75 ␮m de modo geral. Assu-
de offset de entrada VOS devido aos valores não nu-
mindo alimentações de ±1,5 V, IREF ⫽ 200 ␮A, W1 ⫽ W2 ⫽
los ␭5 e ␭6). Então, compare com o valor do PSpice
W7 兾2 ⫽ W6 兾4 ⫽ W8 兾4 ⫽ 20 ␮m e W3 ⫽ W4 ⫽ W5 兾4 ⫽
da Fig. 5.14b.
50 ␮m, encontre os ganhos dos estágios individuais, o ga-
5.18 (a) Suponha que o AOP do Exemplo 5.2 é incorretamen- nho global, a resistência de saída, a IRV, a OVS, a CMRR
te fabricado com W5 ⫽ 30 ␮m em vez de 32 ␮m, todo e as PSRRs (ignore o efeito de corpo de M1 e M2).
o resto sendo fabricado como especificado. Encontre
vO (valor e polaridade) para vP ⫽ vN ⫽ 0. Então, en-
5.3 O amplificador operacional CMOS “cascode”
contre a tensão vP que, com vN ainda em 0 V, vai levar
vO para zero (isso é a contribuição da tensão de entra- dobrado
da de offset VOS devido ao descasamento de W5). 5.21 O circuito da Fig. P5.21 é o dual daquele da Fig. 5.16,
(b) Repita, porém para o caso em que o circuito é fabri- porque podemos obtê-lo do primeiro trocando pFETs
cado com W3 ⫽ 15 ␮m em vez de 16 ␮m. por nFETS e vice-versa, assim como trocando as polari-
(c) Compare os dois casos e explique por que desca- dades das fontes de alimentação (omitido, para simpli-
samentos similares produzem tensões de offset tão ficar, o circuito de polarização é modelado via as fontes
diferentes. cc V1, V2 e V3).
5.19 O circuito da Fig. P5.19 é o dual daquele da Fig. 5.13, (a) Assumindo k⬘n ⫽ 200 ␮A兾V2, k⬘p ⫽ 80 ␮A兾V2, Vtn ⫽
porque podemos obtê-lo trocando MOSFETs canal p por ⫺Vtp ⫽ 0,5 V, ␭⬘n ⫽ 0,02 ␮m兾V, ␭⬘p ⫽ 0,04 ␮m兾V
MOSFETs canal n e vice-versa e trocando as polaridades e L ⫽ 0,75 ␮m, especifique W1 até W11 para ID9 ⫽
das fontes de alimentação. ID10 ⫽ 100 ␮A, ID11 ⫽ 80 ␮A e VOV ⱕ 0,2 V.
(a) Repita o Exemplo 5.2 para este circuito, compare (b) Assumindo ␹ ⫽ 0,1 em todos os casos, encontre o
com seu dual e comente. ganho e a resistência de saída.
(b) Como o tamanho do CI é influenciado pela soma (c) Se V2 e V3 estão polarizando o pFET exatamente na
das larguras Ws, qual circuito provavelmente utiliza EOS e o circuito é alimentado a partir de fontes de
menos área do chip? Há duas razões pelas quais a ±1,65 V, encontre a IRV e a OVS.
VDD via as fontes de tensão de deslocamento de nível denotadas

como VLS (omitido para tornar mais simples, o circuito de
polarização é modelado via as fontes cc V1 e V2).
V2
M9 M10
(a) Assumindo k⬘n ⫽ 150 ␮A兾V2, k⬘p ⫽ 60 ␮A兾V2, Vtn ⫽
⫺Vtp ⫽ 0,6 V, ␭⬘n ⫽ 0,02 ␮m兾V, ␭⬘p ⫽ 0,04 ␮m兾V
e L ⫽ 0,75 ␮m, especifique valores apropriados para
W1 até W9 para ID9 ⫽ ID5 ⫽ 100 ␮A e VOV ⫽ 0,25 V.
V3
M3 M4 (b) Encontre o ganho de tensão e a resistência de saída.
(c) Assumindo alimentações de ±1,65 V, encontre a faixa
vP M1 M2 vN vO de tensão de entrada e a excursão de tensão de saída,
assim como o valor de VLS que vai fazer vIC(max) ⫽ VDD.
M5 M6
5.24 A Fig. P5.24 mostra uma possível implementação das fon-
tes de deslocamento de nível VLS da Fig. P5.23, juntamente
com o equivalente de Thévenin.
V1 M11 M7 M8 (a) Encontre expressões para VTh e RTh (ignore o efeito
de corpo e use o método do sinal de teste para en-
contrar RTh).
VSS (b) Assumindo os parâmetros de processo do Problema
5.23, especifique W1 e W2 para RTh ⫽ 3 k⍀ e VTh ⫽
FIGURA P5.21 1,85 V para I ⫽ 75 ␮A e I2 ⫽ 50 ␮A
5.22 (a) Se W1 é 1% maior do que W2 no AOP “cascode” do- VDD

brado do Exemplo 5.4, encontre a polaridade e o va-
RTh
lor projetado de vO para vP ⫽ vN ⫽ 0. Então, encontre
M2
a tensão vP que, com vN ainda em 0 V, vai levar vO
para zero (como sabemos, isso é a tensão de offset de
entrada VOS). I VLS M1 I VLS VTh

(b) Repita o item (a), se W7 é 1% maior do que W8.
I2
(c) Repita o item (a), se W5 é 1% maior do que W6.
(d) Repita o item (a), se W3 é 1% maior do que W4.
(e) Repita o item (a), se W9 é 1% maior do que W10. VSS
(f ) Compare todos os casos e comente.
FIGURA P5.24
5.23 A Fig. P5.23 mostra como podemos explorar a técnica do
“cascode” dobrado para implementar um AOP de dois es-
tágios no qual todos os transistores de processamento de 5.4 Comparadores de tensão
sinais são MOSFETs canal n, os quais são mais rápidos do 5.25 A Fig. P5.25 mostra um comparador de tensão que permi-
que os MOSFETs canal p porque µn é duas ou três vezes te que VOL e VOH sejam definidas independentemente das
maior do que ␮p. O acoplamento de sinal do par diferencial
M1-M2 para a carga de espelho de corrente M3-M4 se realiza
VCC
VDD
Q3 Q4 Q5 Q6
V1 M6 VH
M7 M8
RPU
vO
VLS VLS vP Q1 Q2 vN vO

vP M1 M2 vN
M5 Q9
IEE Q7 Q8
V2 M9 M3 M4
VEE
VSS VL
FIGURA P5.23 FIGURA P5.25

alimentações VCC e VEE. O circuito consiste do par diferen- 5.33 (a) Se o TBJ da Fig. P5.33 apresenta ␤F ⫽ 200 e VBE ⫽
cial Q1-Q2, dos espelhos de corrente Q3-Q4, Q5-Q6 e Q7-Q8, 0,64 V em IC ⫽ 1 mA, especifique valores apropria-
do estágio de saída coletor aberto Q9 e do resistor pull-up dos de resistências para VREF ⫽ 1,0 V em VCC ⫽ 5 V,
externo RPU. sob a restrição de IC ⫽ 0,25 mA e ⫽ 10IB.
(a) Considere VCC ⫽ ⫺VEE ⫽ 10 V, IEE ⫽ 0,2 mA, VH ⫽ (b) Use a análise de pequenos sinais para estimar a varia-
5 V, VL ⫽ 0 V, ␤F9 ⫽ 200, VCE9(sat) ⫽ 0,2 V e RPU ⫽ ção percentual em VREF em resposta a um aumento de
10 k⍀. Assumindo ro Ⰷ r␲ para simplificar, encontre 20% em VCC.
VOH, VOL e o ganho a para vO ⫽ ½(VOL ⫹ VOH). Então, (c) Assumindo uma variação de VBE de ⫺2 mV兾°C, esti-
estime a diferença VIH ⫺ VIL. me a variação com a temperatura de VREF.
(b) Se vN ⫽ 0, encontre vP para vO ⫽ ½(VOL ⫹ VOH).
5.26 No comparador CMOS da Fig. 5.24 considere k⬘n ⫽ 2,5k⬘p VCC
⫽ 120 ␮A兾V2, Vtn ⫽ ⫺Vtp ⫽ 0,7 V, ␭⬘n ⫽ ␭⬘p ⫽ 1兾(30 V)
e L ⫽ 0,75 ␮m. R3
(a) Se IREF ⫽ 100 ␮A, especifique W1 até W7 para ID6 ⫽
ID7 ⫽ ID8 ⫽ 100 ␮A e VOV ⫽ 0,2 V.
(b) Se VDD ⫽ ⫺VSS ⫽ 2,5 V, especifique W9 e W10 de
modo que a corrente de alimentação total é maximi- R1
Q
zada para valores de vO próximos de 0 V e é 1 mA.
(c) Qual é o ganho de tensão global para vO ⫽ 0? Ao VREF
longo de qual faixa de tensão de saída esse ganho se
mantém? R2

5.27 (a) Tendo como referência o subcircuito da Fig. 5.27, ex-
plique porque não há histerese se m ⬍ 1.
(b) Suponha que as larguras W5 e W6 no circuito da Fig.
5.28 sejam reduzidas de 10 ␮m para 4 ␮m, de modo FIGURA P5.33
que m ⫽ 4兾6. Assumindo ␭n ⫽ ␭p ⫽ 0 para simplifi-
car, esboce os gráficos de vO1, vO2 e vO1 ⫺ vO2 versus vI. 5.34 (a) Assumindo correntes de base desprezíveis na referên-
Qual é o valor do ganho nas proximidades de vI ⫽ 0? cia de banda proibida alternativa da Fig. P5.34, mostre
que VBG ⫽ VBE2 ⫹ KVT , K ⫽ (R2 兾R3) ⫻ ln[(R2 兾R1) ⫻
5.5 Referências de corrente e tensão (Is2兾Is1)].
(b) Se Is2(25 °C) ⫽ 2Is1(25 °C) ⫽ 5 fA, especifique R1 até
5.28 (a) Assumindo k⬘n ⫽ 2,7k⬘p ⫽ 160 ␮A兾V2 e Vtn ⫽ ⫺Vtp
R3 para TC(VREF) ⫽ 0 em T ⫽ 25°C sob a restrição
⫽ 0,75 V no circuito da Fig. 5.30c, especifique ra-
IC1 ⫽ 5IC2 ⫽ 0,2 mA. Qual é o valor de VBG?
zões W兾L para IREF ⫽ 5IPOL ⫽ 1 mA e VGS ⫽ 0,5 V,
dado que VDD ⫽ 5 V (assuma ␭n ⫽ ␭p ⫽ 0).
(b) Encontre a variação percentual em IREF se a tensão
VDD é aumentada para 6 V e comente. R2 R1
5.29 (a) Considere que os TBJs da Fig. 5.31a têm Is1 ⫽ 2Is2 ⫽
2 fA. Se RPOL ⫽ 2R ⫽ 2 k⍀ e VCC ⫽ 2,5 V, use itera- –
ções para encontrar IPOL e IREF. VBG

(b) Repita se VCC é aumentada de 20% e comente. R3
5.30 (a) Considerando que os TBJs da Fig. 5.31b têm k2 ⫽

2k1 ⫽ 1 mA兾V2 e Vtn ⫽ ⫺Vtp ⫽ 0,75 V. Se RPOL ⫽
2R ⫽ 8 k⍀ e VDD ⫽ 2,5 V, use iterações para encon- Q2 Q1
trar IPOL e IREF.
(b) Repita se VDD é aumentada de 20% e comente.
5.31 (a) Se medições de multímetro no circuito da Fig. 5.32a FIGURA P5.34
produzem IC1 ⫽ 250 ␮A, IC2 ⫽ 100 ␮A e ⌬VBE ⫽ 60
mV, encontre R. Se Is1 ⫽ Is4 ⫽ 2 fA, encontre Is2 e Is3. 5.35 O circuito da Fig. P5.35 é chamado de referência de banda
(b) Se R é reduzido à metade, quais tensões e correntes proibida de Widlar em referência a seu inventor.
variam e de quanto? Quais permanecem inalteradas? (a) Assumindo TBJs casados com correntes de base des-
5.32 (a) Se medições de multímetro no circuito da Fig. 5.32b prezíveis, mostre que VBG ⫽ VBE3 ⫹ KVT, K ⫽ (R2 兾R3)
produzem ID1 ⫽ 100 ␮A, ID2 ⫽ 50 ␮A e ⌬VGS ⫽ 250 ln (IC1 兾IC2).
mV e R ⫽ 5 k⍀, encontre k1. Se k4 ⫽ k1, encontre k2 (b) Se Is(25 °C) ⫽ 2 fA para todos os TBJs, especifique
e k 3. R1 até R3 para TC(VBG) ⫽ 0 em T ⫽ 25 °C sob a res-
(b) Se R é reduzido à metade, quais tensões e correntes trição IC1 ⫽ IC3 ⫽ 5IC2 ⫽ 0,2 mA.
variam e de quanto? (c) Especifique R4 até R6 para VREF ⫽ 5,0 V.
R4 R5 5.38 A Equação (5.68) foi derivada sob a consideração de um

buffer de tensão de entrada ideal. Um buffer real apresenta
uma pequena resistência de saída Rn, como mostrado na
–
VREF Fig. P5.38.

(a) Mostre que a Equação (5.68) ainda é válida, desde
VBG R6 que o termo 1 ⫹ R2 兾Req seja modificado para 1 ⫹
[R2 ⫹ Rn(1 ⫹ R2 兾R1)]兾Req.
R2 (b) Se um CFA com Req ⫽ 750 k⍀ e Rn ⫽ 40 ⍀ é confi-
KVT
gurado como um amplificador não inversor com R2 ⫽
R1 9R1 ⫽ 1,2 k⍀, encontre seu ganho A. Qual é a va-
Q3
riação percentual com relação ao ideal? Como ele se
compara com o caso Rn ⫽ 0?
Q2
VBE3
vP

Q1 R3
1
vI
+ vO
Rn iN ReqiN
vN

FIGURA P5.35
R2
5.6 Circuitos integrados em modo corrente
5.36 Suponha que os TBJs no transcondutor da Fig. 5.38 têm R1
␤ ⫽ 200 e VA ⫽ 50 V. Além disso, considere que I3 ⫽
I4 ⫽ 0,1 mA e suponha que Is1 ⫽ 10Is3 e que Is2 ⫽ 10Is4. O
transcondutor é agora conectado na forma mostrada con- FIGURA P5.38
cisamente na Fig. P5.36 com fontes de alimentação não
mostradas para evitar confusão no esquemático. Calcule 5.39 Considere que o multiplicador da Fig. 5.46 tem IX ⫽ IY ⫽
Rb, Rc e Re, se RE ⫽ 250 ⍀ e RC ⫽ 10 k⍀. 0,5 mA e RX ⫽ RY ⫽ 12,5 k⍀.
Sugestão: explore a simetria dos circuitos com relação a (a) Qual é o erro incorrido em fazer a aproximação da
linha horizontal unindo B, E e C na Fig. 5.38. Equação (5.76) para vY1 ⫺ vY2 ⫽ 5,0 V? E para vY1 ⫺
vY2 ⫽ 2,5 V?
(b) Especifique R de modo que vO ⫽ 5,0 V quando vX1 ⫺
C
vX2 ⫽ vY1 ⫺ vY2 ⫽ 5,0 V.
B RC 5.7 Amplificadores operacionais completamente

Rc
diferenciais
vb
Rb 5.40 (a) Assumindo que as entradas do AOP da Fig. 5.51 são
E
Re ligadas juntas de modo que vOP ⫽ vON ⫽ vOC, mostre
RE que vOC ⫽ VOC(set) 兾(1 ⫹ 1兾as), em que as é o ganho
da malha servo. (Para encontrar as, defina vp ⫽ vn ⫽
0, desfaça a conexão da porta de M12 e então aterre
a porta de M12, desfaça a conexão da porta de M15 e
FIGURA P5.36 aplique uma tensão de teste vteste à porta de M15 e, fi-
nalmente, obtenha as ⫽ vop 兾vteste.)
5.37 A Fig. P5.36 mostra como é fácil operar o transcondutor da (b) Suponha que AOP seja usado em um sistema de ali-
Fig. 5.38 como um amplificador EC. Como toda polariza- mentação única com VDD ⫽ 5 V, VSS ⫽ 0 e VOC(set) ⫽
ção é feita internamente (para evitar confusão no esquemá- 2,5 V. Assumindo os parâmetros do Exemplo 5.4,
tico do circuito, as fontes de alimentação não são mostradas juntamente com k12 ⫽ k13 ⫽ k14 ⫽ k15 ⫽ k1, I ⫽ 100
explicitamente) e o dispositivo é capaz de verdadeira ope- ␮A e k15 ⫽ k9 兾1,25, calcule as e, então, vOC.
ração em quatro quadrantes, os resistores externos podem 5.41 (a) Assumindo os parâmetros do Exemplo 5.2, encontre
ser terminados diretamente para o terra, como mostrado. o ganho de pequenos sinais a ⫽ vod 兾vid do AOP da
(a) Assumindo os parâmetros do Problema 5.36, estime Fig. 5.53.
o ganho de tensão vc 兾vb. Qual é a sua polaridade? (b) Se AOP é usado em um sistema de alimentação única
(b) Repita se RE⫽ 250 ⍀ e RC ⫽ ⬁. com VDD ⫽ 5 V e VSS ⫽ 0, qual é o valor de VOC(set) que
(c) Repita se RE⫽ 0 e RC ⫽ ⬁ e comente. vai maximizar a OVS?
(c) Se vid é uma onda senoidal, qual é o valor de pico

máximo antes da saída grampear?
5.42 A Fig. P5.42 mostra como a IRV do par Q2-Q3 ativamente
carregado e de alimentação única pode ser estendida abai-
xo do potencial de terra usando os seguidores兾deslocado- C
res de tensão casados Q1-Q4. Considere Isn ⫽ 5 fA, Isp ⫽ 2
v1 v2
fA e VAN ⫽ 2VAp ⫽ 50 V.
(a) Assumindo VEC(EOS) ⫽ 175 mV e ignorando as corren-
tes de base, encontre vIC(min) se as entradas fossem vB2
e vB3.
(b) Repita, porém se as entradas são vB1 e vB4, como mos- FIGURA P5.45
trado. Qual é o ganho vo 兾(vp ⫺ vn)?
(c) Dê uma lista de desvantagens decorrentes da presen- 5.46 A Fig. P5.46 mostra um esquema de autozeramento para
ça dos seguidores de tensão. um amplificador de alto ganho projetado para ser opera-
do como um comparador de tensão inversor. Discuta sua
VCC operação e mostre o circuito e todas as tensões durante o
modo de autozeramento, bem como em operação normal,
na forma da Fig. 5.65, dado que VOS ⫽ 5 mV.
10 A 100 A 10 A
S1 C S3
Q2 Q3 –
Q1 vI S2 vO
Q4
vP vN
vO
FIGURA P5.46
Q5 Q6
5.47 Deduza uma expressão para a resistência de transmissão

de porta rTG da Fig. 5.66 para valores arbitrários de kn, kp,
Vtn e Vtp.
FIGURA P5.42 (a) Assumindo VSS ⫽ 0 e VDD ⫽ 5,0 V, esboce rTG como
uma função de v ao longo da faixa 0 ⱕ v ⱕ 5,0 V se
kn ⫽ 1,25kp ⫽ 1 mA兾V2, Vtn ⫽ 0,75 V e Vtp ⫽ ⫺1 V.
5.43 Estime o ganho de pequenos sinais a ⫽ vod 兾vid do AOP da Quais são os valores máximo e mínimo alcançados
Fig. 5.54 para o caso em que ambos os pares de entrada por rTG?
diferenciais são ativos. Assuma ID11p ⫽ ID11n ⫽ 100 ␮A,
5.48 (a) Assumindo que a frequência fS na Fig. P5.48 é su-
ID7 ⫽ ID8 ⫽ ID9 ⫽ ID10 ⫽ 125 ␮A, ␭n ⫽ 2␭p ⫽ 1兾(10 V),
ficientemente alta para fazer o processo de chavea-
␹ ⫽ 0,1 e VOV ⫽ 0,25 V.
mento parecer quase contínuo na frequência do sinal,
Sugestão: use análise de meio-circuito.
encontre Vo como uma função de V1 e V2. Como você
5.44 Para o AOP da Fig. 5.55, considere VAn ⫽ 1,5VAp ⫽ 45 V nomearia esse circuito?
e ␤0n ⫽ 3␤0p ⫽ 150. Além disso, considere IC11p ⫽ IC11n ⫽ (b) Se fS ⫽ 1 MHz, especifique valores apropriados para
50 ␮A e assuma que a CMFN mantém IC3 ⫽ IC4 ⫽ IC5 ⫽ C1 e C2 para frequência de ganho unitário de 5 kHz
IC6 ⫽ 35 ␮A. Estime o ganho de pequenos sinais a ⫽ sob a restrição C1 ⫹ C2 ⱕ 20 pF.
vod 兾vid, se vIC é
(a) próximo de VEE,
(b) próximo de VCC, e C2
(c) aproximadamente no ponto médio entre VEE e VCC.
fS
Sugestão: use análise de meio-circuito. V1

C1 –
Vo
5.8 Circuitos a capacitores chaveados fS
5.45 Mostre que o arranjo a capacitor chaveado da Fig. P5.45

simula um resistor com Req ⫽ 1兾(4CfS). Liste uma pos- V2
sível vantagem desse esquema, assim como possíveis
desvantagens.
FIGURA P5.48
(c) Encontre os erros de módulo e fase em f ⫽ 20 kHz. 5.50 Suponha que os FETs da Fig. 5.68b são fabricados em um
(d) O que acontece se alterarmos a fase do clock da chave processo para o qual podemos aproximar Cgd ⬵ 0,25W fF,
superior de modo que ela seja movida para a direita, Qn ⬵ 1,75WVOV fC e k ⫽ 125W ␮A兾V2, em que W é a
enquanto a chave inferior é movida para a esquerda e largura do canal, em ␮m, e VOV é a sobretensão de condu-
vice-versa? ção, em V. Também, considere Vt ⫽ 0,5 V e assuma que as
5.49 (a) Assumindo que a frequência fS na Fig. P5.49 é su- tensões da porta alternem entre ⫾2,5 V.
ficientemente alta para fazer o processo de chave- (a) Especifique W1 de modo que rDS1 ⫽ 500 ⍀ para vI ⫽
amento parecer quase contínuo na frequência do 0. Qual é o valor de rDS1 em vI ⫽ 0,5 V? E em vI ⫽
sinal, encontre a função de transferência H ⫽ Vo 兾Vi ⫺0,5 V?
e mostre que o circuito é um filtro passa-baixa com (b) Se Ctot ⫽ 750 fF, encontre o erro em vO devido à pas-
ganho. Quais são as expressões para seu ganho cc e sagem de clock (clock feedthrought) para vI ⫽ 0; 0,5
sua frequência de ⫺3 dB? e ⫺0,5 V.
(b) Se fS ⫽ 1 MHz, especifique valores de capacitância (c) Repita o item (b), porém para injeção de carga com
apropriados para um ganho de baixas frequências de ␣ ⫽ 0,5.
2 V兾V e uma frequência de ⫺3 dB de 10 kHz sob a (d) Especifique W2 de modo a cancelar a passagem de
restrição C1 ⫹ C2 ⫹ C3 ⫽ 30 pF. clock devida a M1.
(e) O que você pode dizer sobre o cancelamento da inje-
ção de carga se ␣ ⫽ 0,5? E se ␣ ⫽ 1?
fS C3
C2
C1
Vi –
Vo
fS fS
FIGURA P5.49
6
Respostas em frequência e
transitória
6.1 Modelo de TBJs em altas frequências
6.2 Modelo de MOSFETs em altas frequências
6.3 Resposta em frequência de amplificadores EC/FC
6.4 Resposta em frequência de amplificadores diferenciais
6.5 Seguidores (buffers) de tensão e de corrente bipolares
6.6 Seguidores (buffers) de tensão e de corrente MOS
6.7 Análise da constante de tempo de circuito aberto (CTCA)
6.8 Resposta em frequência de amplificadores “cascode”
6.9 Respostas em frequência e transitória de AOPs
6.10 Transitórios em chaveamento de diodos
6.11 Transitórios em chaveamento de TBJs
6.12 Resposta transitória de portas e comparadores de tensão CMOS
Apêndice 6A: Função de transferência e diagramas de Bode
Referências
Problemas
E
m nossos estudos de circuitos eletrônicos até agora, assumimos, de forma implícita, que diodos
e transistores respondem a sinais externos instantaneamente. Isso é verdadeiro apenas até certas
frequências de operação, acima das quais várias reatâncias parasitas entram em jogo, cujo efeito
é limitar a resposta em frequência e a velocidade de operação de um circuito (características de velo-
cidade e de frequência são referenciadas em conjunto como características dinâmicas). Uma vez que
os diodos e os transistores operam com base no princípio de controle de carga, as reatâncias parasitas
internas são do tipo capacitivo, com a capacitância de junção Cj encontrada no Capítulo 1 sendo um
exemplo conhecido. Porém, mesmo sem quaisquer dispositivos eletrônicos, um circuito apresenta
reatâncias parasitas intrínsecas decorrentes de suas dimensões e geometria. De fato, analisando um
circuito como um conjunto de nós e ramos, podemos dizer com segurança que:
• cada nó apresenta uma capacitância parasita em direção aos seus nós vizinhos, incluindo o nó de
referência ou terra;
• cada ramo apresenta uma indutância própria parasita, bem como acoplamento indutivo para seus
ramos vizinhos.
Capítulo 6 • Respostas em frequência e transitória 495
Uma capacitância, seja intencional ou parasita, tende a se opor a variações na tensão através de seus
terminais, enquanto uma indutância tende a se opor a variação na corrente através dela. Esses ele-
mentos parasitas geralmente são pequenos, indicando que, abaixo de certas frequências de operação,
as capacitâncias parasitas funcionam como circuitos abertos e as indutâncias parasitas funcionam
como curtos-circuitos, podendo, portanto, ser ignoradas. No entanto, à medida que a frequência de
operação ou a velocidade de operação do circuito aumenta, os papéis de capacitâncias e indutân-
cias são invertidos, de modo que capacitâncias se aproximam de curtos-circuitos e indutâncias de
circuitos abertos. No circuitos de nosso interesse, as principais limitações decorrem de capacitân-
cias parasitas. Para investigarmos os efeitos dessas capacitâncias sobre a dinâmica de um circuito,
precisamos, assim, incrementar os modelos de transistores de pequenos sinais utilizados até agora
incluindo capacitâncias apropriadas.
Tanto os TBJs como os MOSFETs incluem junções pn, de modo que seus modelos devem in-
corporar as capacitâncias de junções correspondentes. O MOSFET inclui também as capacitâncias
formadas pela porta com o canal, bem como com as regiões de fonte e dreno. Não há analogias dessas
capacitâncias no TBJ. Por outro lado, o TBJ apresenta uma capacitância associada ao acúmulo de car-
gas minoritárias dentro da região de base, capacitância que não apresenta uma análoga no MOSFET.
Temos, assim, semelhanças, mas também diferenças na origem física das capacitâncias parasitas dos
dois dispositivos. Contudo, as semelhanças são fortes o suficiente para que, uma vez que o estudante
tenha dominado a análise de alta frequência de um dos dois tipos de dispositivo, uma grande parte dela
possa ser adaptada para o outro.
O capítulo inicia com os aspectos físicos básicos das capacitâncias parasitas de TBJs e MOSFETs
sendo que, em seguida, são desenvolvidos modelos de altas frequências adequados para ambos os
dispositivos.
Esses modelos são então aplicados ao estudo do comportamento em altas frequências das
configurações básicas de um único transistor (configurações EC/FC, CC/DC e BC/PC), bem como
dos pares diferenciais, tanto com cargas passivas quanto ativas. Uma vez que a característica que
distingue as configurações CC/DC e BC/PC é a capacidade de efetuarem a transformação de im-
pedância, particular atenção é dada às impedâncias terminais e às suas modelagens, especialmente
quando se tratam de impedâncias indutivas devido à tendência de provocarem ressonância ou mes-
mo oscilações.
À medida que a complexidade do circuito aumenta, a análise da resposta em frequência tende a
se tornar extremamente difícil. A técnica da constante de tempo de circuito aberto (CTCA) discutida
em seguida alivia a tarefa dividindo-a em várias subtarefas, mais simples, que usamos para estimar a
faixa de passagem do circuito. A técnica da CTCA é particularmente útil na análise de circuitos com
vários transistores, como a configuração “cascode”.
A resposta em frequência esclarece apenas determinados aspectos da dinâmica de um circuito.
Para completar a análise, precisamos saber também a resposta transitória, a contrapartida dual da res-
posta em frequência. Amplificadores operacionais oferecem um exemplo clássico em que se verifica a
utilidade de se conhecer ambos os pontos de vista (frequência e tempo), lado a lado.
Há situações em que apenas a resposta transitória é de interesse, especialmente quando se tratam
de aplicações altamente não lineares, como chaves e portas lógicas. O capítulo conclui com os transi-
tórios de chaveamento de junções pn e TBJs, os atrasos de propagação de portas lógicas CMOS e os
tempos de resposta de comparadores de tensão.
A análise da resposta em frequência requer certa destreza com a manipulação de funções de
transferência e a construção de diagramas de Bode. Por conveniência, esses temas são brevemente
descritos no Apêndice 6A, no final do capítulo. O capítulo faz uso frequente do PSpice tanto como um
osciloscópio “virtual” para visualização de diagramas de Bode e respostas transitórias quanto como
uma ferramenta de verificação para cálculos manuais.
6.1 MODELO DE TBJS EM ALTAS FREQUÊNCIAS

Lembre que um TBJ compreende duas junções pn. Em circuitos integrados (CIs) de junção isolada, há
uma terceira junção que fornece isolamento elétrico entre cada TBJ e seus componentes circundantes
na pastilha (essa junção é sempre inversamente polarizada). Como sabemos, cada junção apresenta
uma capacitância dependente da tensão chamada de capacitância de junção, cuja característica é apre-
sentada na Fig. 1.41b. No caso do TBJ npn da Fig. 6.1, as três capacitâncias de interesse são:
• A capacitância de junção base-emissor Cje,
(6.1a)
em que Cje0 é o valor de Cje para polarização nula, vBE é a tensão base-emissor, ␾e é o potencial
interno da junção base-emissor e me é o coeficiente de gradiente da junção, normalmente entre
12 para junções abruptas e 13 para junções graduais. Em operação ativa direta, vBE não varia
muito de seu valor típico VBE(on) (0,7 V), de modo que é prática comum aproximar
Cje(VBE(on)) 2Cje0 (6.1b)
• A capacitância de junção base-coletor Cjc, mais comumente denotada como C␮ em eletrônica

analógica,
(6.2)
com significado similar para os vários parâmetros. Na operação ativa direta temos, normalmente,
vBC 0, então segue que C␮ C␮0.
• A capacitância de junção coletor-para-substrato, com expressão similar às anteriores. Para as-
segurar o isolamento, essa junção deve estar sempre inversamente polarizada; assim, para evitar
que ela seja ligada, o substrato S é internamente ligado ao potencial mais negativo (MNV) do cir-
cuito. Com vSC 0, essa junção é não condutora, embora apresente uma capacitância parasita Cs,
cujo efeito é desviar sinais de alta frequência do coletor para o substrato aterrado para sinais ca.
E B C
Cje n Cje n
Iso p Iso p
C p C
Cje
Cs Cs
n Camada epitaxial
C
Camada enterrada n
Cs Substrato p Cs
FIGURA 6.1 As capacitâncias de junção de um TBJ npn monolítico.

A Fig. 6.1 indica que todas as três capacitâncias são do tipo distribuído e que suas áreas aumen-
tam à medida que vamos de Cje para C␮ e, finalmente, para Cs. No entanto, as larguras das camadas
de depleção também aumentam na mesma ordem devido a níveis de dopagem progressivamente mais
leves do emissor para a base para o coletor e, finalmente, para o substrato. Então, se visualizarmos cada
capacitância como Cj si AXd, conforme a Fig. 1.42b, não é surpresa que os três valores de capaci-
tância não sejam tão diferentes entre si. Dependendo do tamanho do transistor, Cje0, C␮0 e Cs0 podem
variar de poucos picofarads (1 pF 1012 F) até dez femtofarads (1 fF 1015 F) ou menos.
A capacitância de carregamento de base Cb

Queremos agora demonstrar que o TBJ exibe uma capacitância adicional Cb devido à injeção de cargas
minoritárias em sua região de base. Lembre que, a fim de operar um TBJ na região ativa direta (FA),
precisamos estabelecer um excesso de portadores de carga minoritários em sua base (essa carga, já
discutida em conexão com a Fig. 2.8, é repetida aqui como a Fig. 6.2). Para encontrar essa carga, aqui
denotada como QF e consistindo de elétrons no TBJ npn e de lacunas no TBJ pnp, consideramos a
carga dQF contida em uma fatia infinitesimal de espessura dx localizada em algum ponto x ao longo do
eixo horizontal e, então, integramos dQF de 0 até a largura da base WB. Para um TBJ npn com área de
emissor AE, primeiro multiplicamos o volume AEdx pela densidade de elétrons em excesso local nB(x)
para encontrar o número de elétrons dentro da fatia, em seguida multiplicamos pela carga do elétron
q para encontrar dQF e, finalmente, integramos
em que usamos o fato de que a integral é simplesmente a área do triângulo com base WB e altura nB
(0) nB (WB). Também sabemos que a corrente de coletor IC é proporcional à inclinação do triângulo,
em que Dn é a difusividade do elétron. Eliminando a diferença nB(0) nB(WB) e simplificando, obtemos
QF ␶F IC (6.3)
em que
(6.4)
nB(x)
nB (0)
dQF
nB(WB) x
0 WB
dx
FIGURA 6.2 Distribuição de portadores minoritários em excesso na região de base de um TBJ npn operan-
do no modo ativo direto.
é o tempo de trânsito médio para elétrons no sentido direto, assim chamado porque ele representa o
tempo médio que um elétron leva para atravessar a região de base. (Para ver o porquê, reescreva como
IC QF ␶F e use a definição de corrente, I Qt, para ver ␶F como o tempo gasto pela carga QF para
difundir através da base.) Para TBJs npn monolíticos, ␶F está tipicamente na faixa de 10 a 100 ps (1ps
1012). A Equação (6.4) também se aplica ao TBJ pnp, desde que o parâmetro Dn seja substituído por
Dp. Pelas Equações de Einstein, Dp (␮p ␮n)Dn. Como ␮p ␮n, segue que Dp Dn, indicando que
TBJs pnp apresentam tempos de trânsito mais longos do que TBJs npn, uma característica que torna os
tipos npn inerentemente mais rápidos e, portanto, mais adequados para aplicações de alta velocidade.
Lembre que uma mudança vbe resulta na variação ic gmvbe e, portanto, pela Equação (6.3), na
variação qf ␶Fic, isto é,
qf ␶Fgmvbe
Sempre que uma variação de tensão provoca uma redistribuição de carga, temos uma capacitância
envolvida, de modo que escrevemos Cb qf /vbe, isto é,
(6.5)
em que Cb é a capacitância de carregamento de base, também chamada de capacitância de difusão.

Observe que Cb depende da corrente de polarização IC assim como gm, r␲ e ro dependem.
O modelo do TBJ em altas frequências

Agora estamos prontos para incorporar todas as informações anteriores em um modelo de TBJ de pe-
quenos sinais que vai nos permitir investigar o comportamento em altas frequências de CIs bipolares.
O resultado é mostrado na Fig. 6.3, em que pequenos sinais de tensão e de corrente, agora dependentes
da frequência, estão representados em termos de suas transformadas de Laplace (letras maiúsculas
com subscritos minúsculos). Prosseguindo da direita para a esquerda, sejam as seguintes observações:
• Primeiramente, temos a capacitância de substrato Cs. Como o substrato de um TBJ npn é co-
nectado ao MNV, que é um potencial cc, o substrato aparece como um terra de sinal em nosso
modelo. (Muitas vezes, Cs é ignorada a fim de simplificar os cálculos.)
• Em seguida, observamos a capacitância de junção base-coletor C␮. Essa capacitância é mais intri-
gante, pois há situações em que seu efeito é desprezível, então ela pode ser ignorada, enquanto há
outras situações em que seu papel é amplificado devido a um fenômeno conhecido como efeito
Miller, tornando-se a capacitância dominante no circuito.
• Em paralelo com r␲, temos uma capacitância C␲ constituída de dois componentes,
C␲ Cje Cb (6.6)
o componente de junção aproximadamente constante Cje (2Cje0) e o componente dependente da

polarização Cb (␶FIC /VT).
rb C
B C

r V C gmV ro Cs

FIGURA 6.3 Modelo de pequenos sinais em altas frequências para o TBJ.

• Com referência à Fig. 6.1, observamos que à medida que a corrente entra no terminal de base
B e progride para a fina região de base separando o emissor e o coletor, onde a ação central do
transistor ocorre, ela encontra alguma resistência distribuída. Isso é simplesmente a resistên-
cia de corpo rb da região de base tipo p moderadamente dopada. Sendo geralmente da ordem
de 102 em TBJs monolíticos, rb foi ignorada até agora, uma vez que a queda de tensão que
ela produz em resposta a ib geralmente é desprezível se comparada àquela produzida por r␲.
No entanto, veremos que, em geral, rb não pode ser ignorada em operação em altas frequên-
cias, uma vez que ela limita a dinâmica de certas configurações de TBJs, particularmente a
configuração EC.
EXEMPLO 6.1
Encontre os valores dos elementos do modelo de pequenos sinais do TBJ da Fig. 6.4a usando os dados
de um processo de alta tensão típico: ␤0 150, VA 80 V, rb 250 ; ␶F 200 ps; Cje0 1,0 pF,
␾e 0,8 V, me 0,33; C␮0 0,5 pF, ␾c 0,6 V, mc 0,5; Cs0 3,0 pF, ␾s 0,6 V e ms 0,5. Mostre
seu circuito final.
5V
20 k
250 0,2 pF
B C
V
39 k V 2,77 pF 800 k 0,8 pF
260
43 k
5 V E
(a) (b)
FIGURA 6.4 (a) Circuito do Exemplo 6.1 e (b) os valores do modelo de pequenos sinais do TBJ.
Solução
Por inspeção, IC IE (5 0,7)43 0,1 mA. Procedendo como usual, obtemos gm 1(260 ),
r␲ 39 k e ro 800 k . Também temos
Para encontrar C␮, observamos que VC 5 20 0,1 3 V, então VBC VB VC 0 3 3 V.

Para encontrar Cs, assuma que o substrato está ligado ao MNV (5 V), de modo que VSC VS VC
5 3 8 V. Então,
O modelo de pequenos sinais completo está mostrado na Fig. 6.4b.

䊉
Especificação da resposta em frequência do TBJ

É prática comum especificar a capacidade de frequência de um TBJ em termos da frequência de tran-
sição fT, que representa a frequência na qual seu ganho de corrente de pequenos sinais |␤(jf)| cai para a
unidade. Essa frequência é usada como uma figura de mérito para operação em alta velocidade e pode
ser calculada ou medida, utilizando o conceito ca da Fig. 6.5. Especificamente, aplicamos um pequeno
sinal de corrente ca ib à base, encontramos a corrente ca ic com o coletor em terra ca e tomamos a ra-
zão ␤ Ic /Ib, em que Ib e Ic são as transformadas de Laplace de ib e ic. Finalmente, obtemos fT como a
frequência tal que |␤(jfT)| 1 ou 0 dB.
Analisando o circuito equivalente da Fig. 6.5b, observamos que curto-circuitar o coletor para o
terra torna ro e Cs irrelevantes, colocando C␮ em paralelo com C␲. Podemos, então, aplicar a lei de Ohm
e escrever
em que s é a frequência complexa. Pode-se mostrar que (veja o Exercício 6.1 abaixo), ao longo da faixa
de frequências de interesse, a corrente alimentada para frente via C␮ é desprezível em comparação a
gmV␲, de modo que aproximamos
Fazendo gmr␲ → ␤0 e resolvendo para a razão Ic /Ib, obtemos
Estamos principalmente interessados na resposta em regime permanente senoidal do tran-

sistor, também chamada de resposta em frequência, de modo que fazemos s → j␻ (ou s → j2␲f) e
obtemos
(6.7)
em que
(6.8)
rb C
B C
Ic

Ib r V C gmV ro Cs Ic

Ib
E
(a) (b)
FIGURA 6.5 (a) Circuito ca para encontrar fT, e (b) seu equivalente de pequenos sinais.
Como o denominador da função ␤(s) vai para zero em s ␻␤, fazendo com que ␤(s) tenda a infinito,
␻␤ é adequadamente chamada de frequência de pólo (veja diagramas de Bode no Apêndice 6A). O
módulo do ganho de corrente é
(6.9)
e é traçado em escalas logarítmicas, com ␻ em décadas (ou oitavas) e o módulo em decibéis. O gráfico
resultante, conhecido como diagrama de Bode de módulo, ou de ganho, e ilustrado na Fig. 6.6, é tão
comum que merece algumas observações úteis:
• Para ␻ ␻␤, a Equação (6.9) prevê a assíntota de baixa frequência
␤( j␻) → ␤0 (6.10)
Essa é a faixa de frequências ao longo da qual estávamos implicitamente operando até este
capítulo.
• Para ␻ ␻␤, a Equação (6.9) prevê a assíntota de alta frequência
Definindo o produto ganho-faixa de passagem* GBP |␤| ␻, observamos que para ␻ ␻␤

temos
GBP ␤( j␻) ␻ ␤0␻␤ (6.11)
isto é, o GBP é constante com a frequência. Em outras palavras, se escolhermos qualquer ponto
na assíntota de alta frequência e tomarmos o produto de sua ordenada |␤(j␻)| por sua abscissa
␻, sempre obtemos o mesmo valor: o GBP. Em particular, aumentando (diminuindo) ␻ de uma
década faz com que |␤(j␻)| diminua (aumente) também de uma década, ou 20 dB. Alternativa-
mente, um aumento (ou uma redução) de uma oitava em ␻ resulta em uma diminuição (ou um
aumento) de 6 dB em |␤(j␻)|.
• A frequência ␻T na qual |␤(j␻)| cai para unidade, ou 0 dB, é chamada de frequência de transição,
porque nessa frequência o TBJ deixa de fornecer ganho de corrente e começa a atenuar, de modo
que ele não é mais útil. Pela Equação (6.11) devemos ter 1 ␻T ␤0␻␤. Usando a Equação
(6.8), juntamente com r␲ ␤0 /gm, obtemos
(6.12a)
(j ) (dB)
3 dB 20 dB/dec
0 (dec)
T
FIGURA 6.6 Diagrama de Bode de |␤( j␻)|.
* N. de T.: A sigla GBP se refere ao termo em inglês gain-bandwidth product, aqui traduzido como produto ganho-faixa de
passagem. Também é encontrada na literatura a tradução produto ganho-largura de banda.
ou, alternativamente,
(6.12b)
Em TBJs monolíticos, a frequência fT varia de poucas centenas de MHz até dezenas de GHz.
• Para ␻ ␻␤, a Equação (6.9) prevê isto é, em ␻ ␻␤ o módulo |␤|
cai para 70,7% de seu valor em baixa frequência ␤0. Como a frequência de pólo
␻␤ é também chamada de frequência de 3 dB.
Exercício 6.1
A corrente alimentada para frente via C␮ na Fig. 6.5b é I␮ V␲ [1( j␻C␮)]. Usando o fato de
que C␮ C␲, mostre que, para frequências de até pelo menos ␻T, temos I␮ gmV␲ justificando,
assim, a aproximação Ic gmV␲.
EXEMPLO 6.2
Se um certo TBJ apresenta |␤| 200 em f 1 kHz e |␤| 10 em f 500 MHz, encontre ␤0, f␤ e fT.
Solução
Como 1 kHz é uma frequência relativamente baixa, o primeiro dado deve estar localizado sobre a
assíntota de baixa frequência, então ␤0 200. Como o segundo dado é muito menor do que ␤0, ele
deve estar localizado sobre a assíntota de alta frequência, em que o GBP é constante. Então, fT
GBP 10 500 5 GHz. Finalmente, f␤ fT ␤0 5000200 25 MHz.
䊉
É interessante analisar de forma mais detalhada a frequência de transição fT. Combinando as

Equações (6.5), (6.6) e (6.12), expressamos essa frequência na seguinte forma alternativa
(6.13)
que mostra explicitamente a dependência com relação a corrente de polarização IC. Em correntes de
coletor suficientemente baixas, fT é dominada por Cje C␮ e aumenta com IC. Para corrente IC suficien-
temente alta, fT satura em
(6.14)
indicando que ␶F coloca o limite final em fT. A Fig. 6.7 mostra uma declínio em fT em correntes de
coletor elevadas. Isso se deve ao fato de que ␶F aumenta com injeções de alto nível e outros efeitos de
correntes de coletor elevadas.
Usando a Equação (6.4) juntamente com a relação de Einstein Dn ␮nVT, também podemos
escrever, para um TBJ npn,
(6.15)
fT
fT dominada por F
1兾(2 F)
fT dominada por Cje C
0 IC (escala logarítmica)
FIGURA 6.7 Dependência de fT em relação à corrente de polarização IC.
(Para um TBJ pnp, substitua ␮n por ␮p.) É evidente que para operação rápida um TBJ deve ser fabrica-
do com uma base muito estreita e deve ser do tipo npn, já que elétrons apresentam maior mobilidade,
de 2 a 3 vezes, em comparação com lacunas.
EXEMPLO 6.3
Encontre fT para o TBJ do Exemplo 6.1. Como essa frequência se compara com fT(max)? Qual capacitân-
cia parasita domina fT nesse exemplo? Quem influencia menos?
Solução
A Equação (6.13) fornece
A Equação (6.14) fornece
É evidente que o principal responsável nesse exemplo é a capacitância Cje. Ela é seguida por Cb, en-
quanto C␮ tem o menor impacto.
䊉
6.2 MODELO DE MOSFETS EM ALTAS FREQUÊNCIAS

Como ilustrado na Fig. 6.8, um MOSFET na forma de circuito integrado (CI) apresenta uma série de
capacitâncias internas:
• A capacitância de óxido porta-canal Cgc, também chamada de capacitância intrínseca,
Cgc WLCox (6.16)
em que W é a largura do canal, L é a distância entre as bordas internas das regiões de difusão e
Cox é a capacitância de óxido por unidade de área. Lembre-se, do Capítulo 3, de que
(6.17)
em que tox é a espessura de óxido, em nm. Por exemplo, um processo com tox 10 nm fornece
Cox 34,510 3,45 fF/␮m2. O comprimento do canal como desenhado na máscara antes da
Fonte Porta Dreno

W
Cov Cgc Cov

n Ccb n
Csb L Cdb
Lov Lov
L
Ldesenhado
Substrato p
Corpo
FIGURA 6.8 As capacitâncias em um MOSFET canal n monolítico saturado.
fabricação é denotado como Ldesenhado. Durante a fabricação da regiões n de fonte e de dreno via
implantação iônica, íons difundem lateralmente, resultando em alguma sobreposição entre as
camadas internas dessas regiões e as camadas externas do eletrodo de porta. Denotando a quan-
tidade de sobreposição como Lov (no PSpice, esse parâmetro é denotado como Ld) temos, então,
L Ldesenhado 2Lov (6.18)
Normalmente, Lov é da ordem de 10-20% de Ldesenhado. (Observe que, no cálculo do parâmetro

de transcondutância do dispositivo, k k(WL), devemos usar L como dado anteriormente e
também usar o fator multiplicativo (1 ␭vDS) para ter em conta a modulação do comprimento
do canal L. Ao se referirem a um processo de fabricação particular, os engenheiros usam L para
denotar o que é, na realidade, Ldesenhado. Essa é também a convenção usada pelo PSpice, em que
declarações do tipo L1.0u Ld0.15u implicam um processo de fabricação com Ldesenhado
1,0 ␮m e Lov 0,15 ␮m e, portanto, L 1 2 0,15 0,7 ␮m. Para manter a consistência
com capítulos anteriores, vamos continuar utilizando L para denotar a distância entre as bordas
internas das regiões de fonte e de dreno.)
• A capacitância de depleção canal-corpo Ccb. Na operação em saturação, que é a região de maior
interesse em aplicações analógicas, essa capacitância é blindada da porta pela camada de inver-
são e, portanto, desempenha um papel desprezível.
• As capacitâncias de sobreposição nas bordas da fonte e do dreno do eletrodo de porta, cada uma
das quais é dada por
Cov WLovCox (6.19)
• As capacitâncias de junção Csb e Cdb entre as regiões n da fonte e do dreno e o corpo p, também
chamado de substrato. Como sabemos, essas capacitâncias tomam as formas
(6.20)
O papel desempenhado por cada uma das capacitâncias acima varia com as condições de opera-
ção do MOSFET. Em aplicações analógicas, os FETs são operados em saturação, em que o canal toma
a conhecida forma afunilada (veja a Fig. 6.8), em que L é a porção da RCE que se prolonga para o
lado do canal. Essa assimetria faz (2/3) de Csg irem para o lado da fonte e nada para o lado do dreno.
Cgd
G D

Cgs Vgs gmVgs gmbVbs ro

S
Csb Vbs

Cgb B Cdb
FIGURA 6.9 Modelo de pequenos sinais em altas frequências completo para o MOSFET.
Com base nessas considerações, o modelo completo de altas frequências do MOSFET é como na Fig.
6.9. Como de costume, os pequenos sinais de tensão e corrente, agora dependentes da frequência, são
representados segundo suas transformadas de Laplace (letras maiúsculas com subscritos minúsculos).
Veremos que as capacitâncias que desempenham papel mais relevante na resposta em frequência de
um FET são Cgs e Cgd, que tomam as formas
Cgd WLovCox
(6.21)
O modelo inclui também a capacitância parasita Cgb, não imediatamente óbvia na estrutura da Fig. 6.8,
para ter em conta o acoplamento capacitivo entre as interconexões da porta e o substrato subjacente
fora da área ativa do dispositivo. Na tecnologia atual, as várias capacitâncias que aparecem em um
modelo de pequenos sinais de MOSFET estão na faixa de femtofarads (1 fF 1015 F).
O modelo da Fig. 6.9 com certeza é intimidador para cálculos manuais – embora não necessaria-
mente para simulações do PSpice. Nos casos em que o corpo e a fonte estão ligados juntos, o modelo
simplifica como na Fig. 6.10, em que a expressão para Cgs na Equação (6.21) é agora modificada como
(6.22)
Especificação da resposta em frequência do MOSFET

Como no caso do TBJ, a capacidade de frequência de um MOSFET é expressa em termos da frequên-
cia de transição fT na qual o módulo de seu ganho de corrente cai para a unidade. Como sabemos,
nenhuma corrente flui para o terminal da porta em cc. No entanto, à medida que a frequência de ope-
ração é aumentada, as capacitâncias parasitas associadas ao terminal da porta aumentam a corrente
absorvida, diminuindo, assim, o ganho de corrente do FET. A frequência de transição representa uma
figura de mérito para operação em alta frequência e pode ser calculada ou medida, usando o conceito
Cgd
G D

Cgs Vgs gmVgs ro Cdb

FIGURA 6.10 Modelo de pequenos sinais em altas frequências para um MOSFET com o corpo e a fonte
conectados juntos.
Cgd
G D
Id

Ig Cgs Vgs gmVgs ro Cdb Id
M1
Ig
S
(a) (b)
FIGURA 6.11 (a) Circuito ca para encontrar fT, e (b) seu equivalente de pequenos sinais.
ca da Fig. 6.11a. Especificamente, aplicamos um pequeno sinal de corrente ca Ig ao terminal da porta,

encontramos a corrente Id absorvida pelo FET com o dreno em terra ca, tomamos a razão Id /Ig e, final-
mente, determinamos a frequência ␻T na qual |Id /Ig| 1, ou 0 dB.
Analisando o circuito equivalente da Fig. 6.11b, observamos que curto-circuitar o dreno para o
terra torna ro e Cdb irrelevantes e coloca Cgd em paralelo com Cgs. Além disso, com o corpo e a fonte co-
nectados juntos, a capacitância Cgs é dada pela Equação (6.20). Aplicando a lei de Ohm generalizada,
Como no caso do TBJ, pode-se verificar que, ao longo de nossa faixa de frequências de interesse, a
corrente alimentada para frente via Cgd é desprezível em comparação com aquela da fonte dependente,
de modo que podemos aproximar
Tomando a razão Id /Ig e fazendo s → j␻, obtemos
(6.23)
em que
(6.24a)
ou, alternativamente,
(6.24b)
(Observe a semelhança formal com a Equação (6.12) do TBJ.) Como gm depende da corrente de po-
larização ID, o mesmo ocorre com fT. A Fig. 6.12 mostra o diagrama de Bode do ganho de corrente
do MOSFET. Em baixas frequências, esse ganho tende a infinito porque a porta não drena qualquer
corrente cc. Porém, em f fT, a corrente entrando na porta se iguala àquela absorvida pelo dreno. Em
MOSFETs monolíticos atuais, fT varia de centenas de MHz a dezenas de GHz.
兩Id兾Ig兩 (dB)
20 dB/dec
0 (dec)
T
FIGURA 6.12 Diagrama de Bode do ganho de corrente do MOSFET.
Exercício 6.2
A corrente alimentada para frente via Cgd na Fig. 6.11b é Igd Vgs [1( j␻Cgd)]. Explorando o fato
de que Cgd Cgs, mostre que, para frequências de até pelo menos ␻T, temos Igd gmVgs, justifi-
cando a aproximação Id gmVgs.
EXEMPLO 6.4
(a) Assumindo que VGS foi ajustada para ID 100 ␮A no circuito da Fig. 6.13a, encontre os valores
dos elementos no modelo de pequenos sinais do MOSFET e mostre o circuito final. Os parâme-
tros de processo são: k 250 ␮A/V2, Cox 4 fF/␮m2, ␭ 0,02 ␮m/V, ␥ 0,5 V12, ␾p 0,3
V, ␾0 0,6 V e m 0,5. Os parâmetros de dispositivo são: W 10 ␮m, L 1,0 ␮m, Lov 25
nm, Csb0 Cdb0 10 fF e Cgb 5 fF.
(b) Estime fT.
1 fF
G D
Vgs Vbs
28 fF Vgs 500 k
1,41 k 7,16 k

3V
100 A S

6 fF Vbs

VGS 5 fF B 4 fF

10 k
(a) (b)
FIGURA 6.13 (a) Circuito do Exemplo 6.2 e (b) os valores do modelo de pequenos sinais do MOSFET.
Solução
(a) O parâmetro de transcondutância do dispositivo é k k(WL) 0,25(101) 2,5 mA/V e a
sobretensão de condução é Como VS 10 0,1
1 V e VDS 3 1 2 V, segue que VDS VOV, indicando um FET saturado. Temos
O modelo de pequenos sinais completo está apresentado na Fig. 6.13b.

(b) Encontre fT usando a Equação (6.24b), mas com Cgs como na Equação (6.22), ou seja, Cgs 27
1 5 33 fF. Assim,
Como no caso do TBJ, é interessante analisar de forma mais detalhada a frequência de transição
fT, que é agora expressa como
(6.25)
Claramente, a fT de um MOSFET aumenta com a raiz quadrada da corrente de polarização ID. Por ou-
tro lado, em correntes de polarização suficientemente pequenas, a fT de um TBJ aumenta em proporção
direta a IC. Esse aumento continua até que ele satura em fT 1/(2␲␶F) devido ao fato de que a corrente
em um TBJ é o resultado de difusão de cargas minoritárias. Por outro lado, a corrente de um FET
deve-se à deriva de carga majoritárias, de modo os fatores que limitantes, nesse caso, são exclusiva-
mente as capacitâncias parasitas.
De todas as capacitâncias em um MOSFET, a dominante é normalmente o primeiro componente
no lado direito da Equação (6.21). Se aproximarmos a Equação (6.24b) como fT gm (2␲Cgs) com
Cgs (23)WLCox, então
Fazendo gm kVOV [(WL)␮nCox]VOV e simplificando, podemos finalmente colocar um limite supe-

rior na fT de um MOSFET canal n para um dado valor de VOV escrevendo
(6.26)
(Para um MOSFET canal p, substitua ␮n por ␮p.) É evidente que, para operação rápida, um MOSFET deve
ter um canal muito curto e deve ser do tipo canal n uma vez que a mobilidade de elétrons é de 2 a 3 vezes
maior do que a de lacunas de um tipo canal p. Observe a impressionante semelhança com o limite do TBJ
expresso pela Equação (6.15) com a exceção da substituição da tensão térmica (fixa) VT pela sobretensão
de condução (imposta pelo usuário) VOV: quanto maior VOV, mais rápido o MOSFET deverá operar.
6.3 RESPOSTA EM FREQUÊNCIA DE AMPLIFICADORES EC/FC

Com os modelos de altas frequências em mãos, agora estamos prontos para investigar a resposta em
frequência das configurações de transistores mais populares. As primeiras são as configurações emis-
sor comum (EC) e fonte comum (FC), os principais elementos na amplificação de tensão. Seus equiva-
lentes ca, mostrados nas Figs. 6.14a e 6.15a, poderiam se referir a qualquer uma das implementações
EC e FC discretas dos Capítulos 2 e 3, desde que as frequências de operação sejam tais que os capaci-
tores de acoplamento ca e de passagem funcionem como curtos-circuitos. Porém, eles também pode-
riam representar os meio-circuitos de modo diferencial dos pares acoplados cc EAc e FAc do Capítulo
4. Consequentemente, a análise que vamos realizar é bastante geral.
Substituindo os transistores por seus modelos de pequenos sinais em altas frequências, obtemos
os circuitos ca das Figs. 6.14b e 6.15b. (Por enquanto, estamos ignorando deliberadamente as capaci-
tâncias parasitas do nó de saída, Cs para o TBJ e Cdb para o FET, de modo que podemos nos concentrar
nas duas capacitâncias restantes e desenvolver uma compreensão valiosa no processo. Essas capaci-
tâncias parasitas serão retomadas mais adiante nesta seção.) Os dois circuitos apresentam diferenças
inevitáveis, mas também semelhanças formais. De fato, utilizando transformações de circuito simples,
podemos reduzi-los para uma forma comum e, então, realizar uma única análise sobre esse circuito co-
mum para evitar repetições (felizmente, oportunidades desse tipo vão surgir com frequência à medida
que avançarmos).
• Analisando primeiro o equivalente do TBJ da Fig. 6.14b, simplificamos seu lado esquerdo apli-
cando o teorema de Thévenin e seu lado direito combinando as duas resistências paralelas em
uma única,
(6.27)
RC
Rsig rb C
Vo
Rsig
Vsig
r V C gmV ro RC Vo

Vsig

(a) (b)
FIGURA 6.14 (a) Equivalente ca do amplificador EC e (b) seu modelo de pequenos sinais em altas frequências.
RD
Rsig Cgd
Vo
Rsig

Vsig
Cgs Vgs gmVgs ro RD Vo

Vsig

(a) (b)
FIGURA 6.15 (a) Equivalente ca do amplificador FC e (b) seu modelo de pequenos sinais em altas frequências.
Depois disso, o circuito da Fig. 6.14b é reduzido para aquele da Fig. 6.16, em que a capacitância
do nó de entrada C1 desempenha o papel de C␲, a capacitância de realimentação Cf desempenha
o papel de C␮ e V1 o papel de V␲.
• De modo similar, analisando o equivalente do MOS da Fig. 6.15b e fazendo
Vi Vsig R1 Rsig R2 RD //ro (6.28)
ele é reduzido para o mesmo equivalente da Fig. 6.16, em que, agora, a capacitância do nó de
entrada C1 desempenha o papel de Cgs, a capacitância de realimentação Cf desempenha o papel de
Cgd e V1 o papel de Vgs.
Vamos investigar o circuito comum da Fig. 6.16 e, então, adaptar nossos resultados para os cir-
cuitos do TBJ e do FET das Figs. 6.14 e 6.15 com o auxílio das Equações (6.27) e (6.28), respectiva-
mente. A análise desses circuitos é facilitada se tirarmos proveito do efeito Miller, a ser discutido em
seguida. Os resultados, embora não exatos, vão ser esclarecedores, conforme veremos.
R1 Cf

Vi
C1 V1 gmV1 R2 Vo

FIGURA 6.16 Modelo geral para os amplificadores EC e FC.
O efeito de Miller
Com Cf ausente, o circuito da Fig. 6.16 fornece Vo gmR2V1, indicando que podemos modelar sua
porção de V1 até Vo com um amplificador inversor como na Fig. 6.17. Com Cf presente, haverá algum
efeito de carga na saída do amplificador; no entanto, exemplos reais a seguir vão mostrar que o efeito
de carga é desprezível ao longo da faixa de frequências de interesse. Queremos agora encontrar a im-
pedância equivalente Zeq obtida olhando para a direita pela fonte V1 da Fig. 6.17. Pela lei de Ohm, a
corrente fornecida por V1 é
(6.29)
em que
CM Cf (1 gmR2) (6.30)
Fazendo Zeq V1 If 1(sCM), concluímos que o bloco consistindo do amplificador e da sua capaci-
tância de realimentação aparece para a fonte V1 como uma simples capacitância equivalente CM para o
Cf
If
V1
V1
CM Cf (1 gmR2)
Zeq Zeq
gmR2 Vo
FIGURA 6.17 Ilustração do efeito Miller.

terra. Essa capacitância é (1 gmR2) vezes maior do que Cf . Esse fenômeno intrigante é o chamado efeito
de Miller em referência a John M. Miller, quem primeiro o descreveu, em 1920. O termo (1 gmR2) é
chamado de multiplicador de Miller e CM é chamada de capacitância de Miller. Em geral, CM Cf.
EXEMPLO 6.5
Para compreender melhor o efeito Miller, vamos investigar o processo de variação da tensão através
de um capacitor de 1 pF de 0 V até 1 mV, primeiro para o caso em que o capacitor é aterrado, e em
seguida para o caso em que ele é colocado no caminho de realimentação de um amplificador com um
ganho de 99 V/V. Vamos comparar os dois casos e comentar.
Solução
Tendo como referência a Fig. 6.18a, observamos que aplicar V 1 mV provoca uma transferência
de carga de Q CV 1012 103 1015 C 1 fC. Considere em seguida o caso em que o
capacitor (inicialmente descarregado) está no caminho de realimentação do amplificador como na
Fig. 6.18b. À medida que elevamos a placa da esquerda de 0 V para 1 mV, o amplificador vai abai-
xar a placa da direita de 0 V para 99 mV, provocando uma variação total de 100 mV através do
capacitor. A carga transferida é agora Q CV 102 (100 103) 100 fC. Ainda que a
capacitância física da Fig. 6.18b ainda seja 1 pF, a transferência de carga é 100 vezes maior do que
aquela da Fig. 6.18a. No entanto, a tensão aplicada ainda é 1 mV. Então, se reagruparmos os termos
como Q (1012 100) 103 (100 pF)(1 mV) 100 fC, podemos afirmar que as coisas
ocorrem como se a fonte de entrada estivesse alimentando uma capacitância fictícia 100 vezes maior,
ou CM 100 pF!
1 fC 100 fC 1 pF 100 fC
0-para-1 mV
1 pF 0-para-1 mV
0-para-1 mV
100 pF
99
0-para-(99 mV)
(a) (b)
FIGURA 6.18 Ilustração qualitativa do efeito Miller.

䊉
Análise usando a aproximação de Miller

Graças ao efeito Miller, o circuito da Fig. 6.16 simplifica como na Fig. 6.19a. Na verdade, podemos
combinar as duas capacitâncias em paralelo como uma única capacitância total Ct,
Ct C1 CM (6.31)
e trabalhar com o circuito ainda mais simples da Fig. 6.19b. Usando a fórmula do divisor de tensão ca,
de modo que o ganho de tensão do circuito é
(6.32)
R1 R1

Vi
C1 V1 CM gmV1 R2 Vo Vi
Ct V1 gmV1 R2 Vo

(a) (b)
FIGURA 6.19 Simplificações do circuito equivalente usando a aproximação de Miller.
O valor de s que torna o denominador igual a zero e, portanto, faz a(s) tender a infinito é referenciado
como um pólo. Esse valor é
(6.33)
indicando um pólo real e negativo. Fazendo s → j␻ na Equação (6.32) obtemos a resposta em frequên-
cia, que expressamos na forma padronizada da Equação (6A.1) do Apêndice 6A como
(6.34)
em que
a0 gmR2 (6.35a)
é o valor de a no limite em que ␻ → 0, adequadamente chamado de ganho de baixa frequência, e
(6.35b)
é chamada de frequência de pólo.

O diagrama de Bode do módulo do ganho é mostrado na Fig. 6.20 (veja também diagramas de
Bode no Apêndice 6A). É importante justificar esse diagrama usando uma abordagem física. Com
referência à Fig. 6.19b, observamos que a resposta em frequência é governada pelo divisor de tensão
formado por Ct com R1, a resistência equivalente vista pela própria capacitância Ct. A impedância apre-
sentada por Ct é Zt( j␻) 1( j␻Ct), e, dependendo do valor de seu módulo em relação ao valor de R1,
temos os seguintes três casos significativos:
• Em baixas frequências, temos Zt(␻) R1, indicando que Ct se aproxima de um circuito aberto
em comparação com R1. Consequentemente, V1 → Vi e, assim, |a| → a0. Essa é a situação com a
qual lidamos até agora antes de embarcarmos neste capítulo.
兩a( j )兩 (dB)
兩a0兩
3 dB 20 dB/dec
0 (dec)
p
FIGURA 6.20 Gráfico do módulo do ganho para o circuito da Fig. 6.19b.

• Em altas frequências, temos Zt(␻) R1, indicando que Ct agora se aproxima de um curto-
-circuito em comparação com R1. Consequentemente, V1 → 0 e |a| diminui com a frequência,
conforme mostrado.
• A fronteira entre os dois casos limite ocorre quando ␻ ␻p. Reescrevendo a Equação (6.35b)
como 1(␻pCt) R1, vemos que nessa frequência temos
Zt(␻p) R1 (6.36)
Agora temos uma interpretação física para ␻p: essa é a frequência na qual a impedância da capaci-
tância iguala, em módulo, a resistência equivalente vista pela própria capacitância. No caso MOS da
Fig. 6.15, essa resistência é simplesmente Rsig, porém no caso bipolar da Fig. 6.14 ela é r␲ //(Rsig rb).
Um projetista de circuitos deve sempre usar uma visão física para verificar os resultados de deduções
matemáticas, bem como desenvolver um “sentimento” sobre o funcionamento do circuito em questão.
• Devido à diminuição do ganho com o aumento da frequência, um amplificador pode ser visto como
um filtro passa-baixa, sendo essa a razão pela qual ␻p também é conhecida como frequência de
canto, frequência de corte ou, ainda, frequência de quebra. Em ␻ ␻p, |V1| cai para (0,707
ou 3 dB) de seu valor de baixa frequência, de modo que ␻p também é chamada de frequência de
3 dB. Como a potência de um sinal ca é proporcional ao quadrado de seu módulo, outro nome para
␻p é frequência de meia potência. O produto ganho-faixa de passagem é
GBP a0 fp (6.37)
Estamos agora prontos para aplicar nossos resultados para os circuitos específicos das Figs. 6.14
e 6.15. Analisando primeiro o caso emissor comum (EC), combinamos as Equações (6.27) e (6.35)
para escrever
(6.38a)
(6.38b)
Analisando em seguida o caso fonte comum (FC), combinamos as Equações (6.28) e (6.35) para
escrever
(6.39a)
(6.39b)
Para desenvolver uma melhor compreensão, vamos analisar alguns exemplos reais.
EXEMPLO 6.6
Considere que o amplificador EC da Fig. 6.14 usa um TBJ com ␤0 200, VA 50 V, rb 200 e
C␮ 0,5 pF. O TBJ é polarizado em IC 1 mA, onde ele apresenta fT 500 MHz. Adicionalmente,
Rsig 1 k e RC 5 k .
(a) Estime o ganho do amplificador de baixa frequência, assim como sua frequência de 3 dB. Qual
é o produto ganho-faixa de passagem desse amplificador?
(b) Verifique que o efeito de carga do nó de saída pela capacitância de realimentação é desprezível ao
longo da faixa de frequências de interesse (f fp), validando, assim, a aproximação de Miller.
Solução
(a) Procedendo como de costume, encontramos gm 1(26 ), r␲ 5,2 k e ro 50 k . Além disso,
R1 r␲ //(Rsig rb) 5,2//(1 0,2) 0,975 k
R2 RC //ro 5//50 4,55 k
O ganho de baixa frequência é
Pela Equação (6.12b), temos
A capacitância de Miller é
CM C␮[1 gm(RC //ro)] 0,5 1012[1 175] 88 pF
indicando um multiplicador de Miller de 176. A capacitância total é, assim,
Ct C␲ CM 12 88 100 pF
Claramente, a capacitância de Miller desempenha um papel dominante nesse amplificador. Jun-

tas, a resistência R1 e a capacitância Ct criam uma frequência de pólo em
O produto ganho-faixa de passagem é
GBP a0 fp 142 1,63 230 MHz
(b) Pela Equação (6.29), a corrente alimentada para frente via C␮ é maximizada na extremidade su-
perior da banda de frequências de interesse, em que
If ( jfp) j2␲ fpCMV␲ j2␲ 1,63 106 88 1012 V␲ jV␲ (1110 )
Por outro lado, a corrente drenada pela fonte dependente é
gmV␲ V␲ (26 )
A razão entre as duas correntes é, portanto,
Isso confirma a validade da aproximação Vo gmR2V␲ para o TBJ.

䊉
EXEMPLO 6.7
Repita o Exemplo 6.6, mas para o amplificador FC da Fig. 6.15. Assuma que o MOSFET tem k
8 mA/V2, 1/(50 V) e Cgd 0,1 pF e é polarizado em ID 1 mA, onde ele apresenta fT 500 MHz.
Adicionalmente, assuma Rsig 10 k e RD 5 k .
Solução
(a) Procedendo como de costume, encontramos gm 4 mA/V e ro 50 k , de modo que o ganho de
baixa frequência é
a0 gm(RD //ro) 4(5//50) 4 4,55 18,2 V/V
Pela Equação (6.24b) temos
A capacitância de Miller é
CM Cgd[1 gm(RD //ro)] 0,1 1012[1 18,2] 1,92 pF
indicando um multiplicador de Miller de 19,2. (Em geral, esse multiplicador é menor em FETs
do que em TBJs, porque um FET tem gm notoriamente menor.) A capacitância total é, portanto,
Ct Cgs CM 1,17 1,92 3,09 pF
de modo que a capacitância de Miller desempenha um papel dominante também nesse amplifi-
cador. A resistência vista por Ct é agora Rsig. Juntas, Rsig e Ct criam uma frequência de pólo em
O produto ganho-faixa de passagem é
GBP a0 fp 18,2 5,2 94 MHz
(b) Pela Equação (6.29), a corrente alimentada para frente via Cgd na extremidade superior da banda
de frequências de interesse é
If ( jfp) j2␲fpCMVgs j2␲ 5,2 106 1,92 1012 Vgs jVgs (16 k )
enquanto a corrente drenada pela fonte dependente é
gmVgs Vgs (0,25 k )
Consequentemente, a razão entre as duas correntes é
confirmando, assim, a validade da aproximação Vo gmR2Vgs para o MOSFET.

䊉
Uma análise mais exata

Para avaliar a exatidão da aproximação de Miller e obter uma compreensão adicional do comporta-
mento do circuito, vamos realizar a análise exata do circuito de pequenos sinais da Fig. 6.15. Como
vamos avaliar esse circuito, podemos também generalizá-lo incluindo a capacitância de saída C2, como
na Fig. 6.21. Como sabemos, o coletor de um TBJ monolítico apresenta a capacitância coletor-para-
R1 Cf

Vi
C1 V1 gmV1 R2 C2 Vo

FIGURA 6.21 Circuito ca para uma análise mais exata dos amplificadores EC/FC.
-subtrato Cs e o dreno de um FET apresenta a capacitância dreno-para-corpo Cdb. Além disso, em apli-
cações reais, o nó de saída pode ser carregado por uma capacitância externa CL; então, em geral, C2
Cs CL para o TBJ e C2 Cdb CL para o FET.
Aplicando a LKC no nó à esquerda de Cf temos
De modo similar, a LKC no nó à direita de Cf fornece
Eliminando V1 e resolvendo para a razão Vo /Vi obtemos, após um pouco de trabalho algébrico,
(6.40)
O denominador é um polinômio quadrático em s, de modo que a(s) admite dois pólos. Denotando as
frequências de pólo correspondentes como ␻1 e ␻2, expressamos o ganho de forma mais concisa na
forma padrão da Equação (6A.1) no Apêndice.
(6.41)
em que
a0 gmR2 (6.42)
é o conhecido ganho em baixa frequência, e
(6.43)
é a frequência de zero de a(s). Fisicamente, a corrente alimentada para frente via Cf nessa frequência é
igual à corrente drenada pela fonte dependente, resultando em uma corrente líquida igual a zero atra-
vés da combinação paralela de R2 e C2. Consequentemente, Vo cai para zero, implicando um ganho nulo
nessa frequência. Como uma verificação física, quando Vo 0, temos If (V␲ 0)(1sCf ) sCf V␲,
de modo que impondo sCf V gmV␲ produz s gm Cf . No plano s, esse zero está localizado no eixo
real positivo. Observe que, para ␻ ␻0, a corrente através de Cf excede aquela da fonte dependente,
indicando inversão da polaridade do ganho. Isso fornece uma justificativa física para a presença do
sinal negativo no numerador da Equação (6.41); combinado com o sinal negativo da Equação (6.42),
ele faz o ganho se tornar positivo para ␻ ␻0. Pelas Equações (6.12) e (6.24), ␻0 ␻T .
Queremos agora deduzir expressões para as frequências de pólo ␻1 e ␻2. Com base na aproxima-
ção de Miller, esperamos que ␻1 seja próxima de ␻p e que ␻2 seja muito maior do que ␻p. Consequen-
temente, expandindo o denominador da Equação (6.41) e antecipando que ␻2 ␻1, escrevemos
(6.44)
Igualando os coeficientes de s nos denominadores das Equações (6.40) e (6.44), encontramos, imedia-
tamente,
(6.45)
Observamos que, no limite C2 → 0, essa expressão difere daquela de ␻p deduzida anteriormente apenas
no termo do denominador R2 /R1. Porém, R2 R1 gmR2, de modo que ␻1 ␻p, confirmando que a aproxi-
mação de Miller é excelente, tendo em conta também o quão mais rápido são os cálculos que a utilizam.
De modo similar, igualando os coeficientes de s2 nos denominadores das Equações (6.40) e (6.44),
(6.46)
Os próximos exemplos vão confirmar que ␻2 ␻1, indicando que a resposta em frequência da Fig.
6.20, embora aproximada, fornece uma boa indicação da resposta real ao longo da faixa de frequências
de interesse.
EXEMPLO 6.8
(a) Encontre f0, f1 e f2 para o amplificador EC do Exemplo 6.6. Compare com o exemplo e comente.
(b) Repita, porém levando em consideração uma capacitância de substrato Cs 1 pF.
(c) Verifique com o PSpice.
Solução
(a) Para o TBJ, a Equação (6.43) prevê uma frequência de zero em
Além disso, com R1 975 k , R2 4,55 k e C2 0, as Equações (6.45) e (6.46) preveem

frequências de pólo em
e
Tanto f0 quanto f2 estão bem acima de f1, de modo que elas não apresentam consequências rele-
vantes nesse exemplo e podem ser ignoradas. A primeira frequência de pólo ( f1 1,56 MHz) é
ligeiramente menor do que aquela prevista via a aproximação de Miller ( fp 1,63 MHz), indi-
cando que a estimativa de Miller é suficiente para aplicações práticas.
(b) Recalculando com C2 Cs 1 pF, obtemos f0 12 GHz, f1 1,55 MHz e f2 1,3 GHz. O
efeito de Cs é desprezível nesse exemplo.
Rsig rb C Vo
Vsig 1,0 k 200 0,5 pF
1 Vca
gm
0 Vcc r C ro Cs RC

5,2 k 12 pF 50 k 1 pF 5 k
0
38,5 mA/V
0 0
FIGURA 6.22 Circuito do PSpice para exibir o ganho do amplificador EC do Exemplo 6.8.
40
Ganho a (dB)
20
Cs 0
0
Cs 1 pF
20
104 105 106 107 108 109
Frequência f (Hz)
FIGURA 6.23 Gráfico do ganho do circuito da Fig. 6.22.
(c) Usando o circuito do PSpice da Fig. 6.22, obtemos o gráfico de ganho da Fig. 6.23. Usando o
recurso do cursor, encontramos |a0| 43,057 dB ou 142 V/V e f3dB 1,522 MHz, em concor-
dância com nossos cálculos. O gráfico confirma o papel pouco relevante desempenhado por Cs
nesse exemplo.
Observação: um projetista de CIs vai simular um amplificador usando um modelo de PSpice para o
transistor. Aqui, no entanto, por razões pedagógicas, é mais conveniente trabalhar com o modelo sim-
plificado da Fig. 6.22.
䊉
Exercício 6.3
Encontre f0, f1 e f2 para o amplificador FC do Exemplo 6.7, se Cdb 0,1 pF. Compare com os resul-
tados obtidos no exemplo e comente.
Resposta: f0 6,4 GHz, f1 5,0 MHz e f2 1 GHz; fp 5,15 MHz ( f1).

6.4 RESPOSTA EM FREQUÊNCIA DE AMPLIFICADORES DIFERENCIAIS

Dada a importância do amplificador diferencial como bloco construtivo analógico, é apropriado que
investiguemos sua resposta em frequência detalhadamente. Se a análise da resposta em frequência
de um estágio de único transistor pode ser laboriosa, aquela de um par de transistores pode se tornar
extremamente complexa. Felizmente, o uso dos conceitos de meio-circuito introduzidos no Capítulo 4
simplifica nossa tarefa significativamente e ainda fornece uma compreensão preciosa com um mínimo
de manipulações matemáticas. (Compreensão física, muito mais do que fórmulas, é o que orienta os
projetistas de CIs em seus empreendimentos diários.)
Como sabemos, o papel de um amplificador diferencial é amplificar a diferença entre dois sinais
de tensão, independentemente do componente de modo comum. A razão de rejeição de modo comum
(6.47)
constitui uma figura de mérito do amplificador diferencial e, como tal, ele deve ser tão grande quanto
possível (de preferência, infinito). Na prática, vamos encontrar que a CMRR, embora elevada ini-
cialmente, deteriora-se com o aumento da frequência porque o mesmo ocorre com o ganho de modo
diferencial adm( jf ) e com o ganho de modo comum acm( jf ).
Amplificadores diferenciais com cargas resistivas

A Fig. 6.24 mostra os pares básicos emissor acoplado (EAc) e fonte acoplada (FAc). Lembre, do
Capítulo 4, que acm é inversamente proporcional à resistência equivalente REE (ou RSS) apresentada ao
par pelo circuito de polarização externo, de modo que, a fim de maximizar a CMRR, um projetista
vai se esforçar para maximizar a REE (ou RSS). Para esse fim, o sumidouro de corrente Q3 (ou M3),
cujos detalhes de polarização foram omitidos para simplificar, provavelmente vai ser parte de uma
topologia com resistência de saída muito alta, como os tipos Wilson ou “cascode”. Como regra geral,
a impedância ZEE (ou ZSS) apresentada ao par EAc (ou FAc) consiste em um componente resistivo
REE (ou RSS) em paralelo com um componente capacitivo CEE (ou CSS). Como veremos em breve, é
exatamente o componente capacitivo que faz acm(jf) e, portanto, a CMRR, deteriorarem-se com o
aumento da frequência.
VCC VDD
RC RC RD RD
Vo Vo
M1 M2
RB RB RG VSS RG
Q1 Q2
Vi1 Vi2 Vi1 Vi2

ZEE
ZSS
M3
Q3
VSS
VEE VSS
(a) (b)
FIGURA 6.24 Pares (a) EAc e (b) FAc com cargas resistivas.
RC
Vod
2 RB rb C
RB
Q1
Vid Vod
r V C gmV ro Cs RC
Vid 2 2

2
(a) (b)
FIGURA 6.25 (a) Meio-circuito de modo diferencial e (b) seu equivalente de pequenos sinais em altas frequências.
Para investigar a CMRR, primeiro precisamos encontrar os ganhos de modo diferencial e de

modo comum, adm( jf ) e acm( jf ), respectivamente. Vamos fazer isso usando os meio-circuitos de modo
diferencial e de modo comum. Embora a análise a seguir seja realizada para o par EAc, os resultados
são facilmente adaptados para o par FAc. Para encontrar adm( jf ), usamos o equivalente do meio-circui-
to da Fig. 6.25. Essa é a conhecida configuração EC, cujo ganho contém um pólo dominante devido,
principalmente, à capacitância de Miller. Adaptando a Equação (6.45),
(6.48)
Para encontrar acm( j f ), usamos o equivalente do meio-circuito da Fig. 6.26. Observe que, como divi-
dimos a impedância ZEE em duas partes idênticas, REE deve ser dobrada para fornecer (2REE)//(2REE)
REE, enquanto CEE deve ser dividida por dois para fornecer (CEE 2)//(CEE 2) CEE 2 CEE 2 CEE.
O circuito da Fig. 6.26 é a conhecida configuração EC-DE, mas com a degeneração agora fornecida
pela impedância 2ZEE (2REE)//[1s(CEE 2)]. Em frequências suficientemente baixas, CEE /2 funciona
como um circuito aberto em comparação com 2REE, de modo que o ganho acm( j f ) começa com um
valor baixo e a CMRR com um valor alto. À medida que a frequência de operação é aumentada, a
RC
RB rb C
Voc
Voc
RB
Q1
Vic r V C gmV ro Cs RC

Vic

CEE CEE
2REE 2REE
2 2
(a) (b)
FIGURA 6.26 (a) Meio-circuito de modo comum e (b) seu equivalente de pequenos sinais em altas frequências.
impedância fornecida por CEE /2 diminui, fazendo ZEE diminuir também. Isso, por sua vez, faz acm( jf )
aumentar e a CMRR diminuir com a frequência. Claramente, acm( j f ) apresenta uma frequência de
zero fz(cm). Essa é a frequência na qual a impedância fornecida por CEE /2 iguala, em módulo, 2REE. Essa
condição produz o resultado conhecido fz(cm) 1[2␲(2REE)(CEE2)], ou
(6.49)
Como REE é normalmente muito elevada, fz(cm) é geralmente menor do que fp(dm). Podemos, portanto,
afirmar o seguinte:
• A CMRR é elevada inicialmente para f fz(cm).
• Em f fz(cm), a CMRR começa a diminuir com a frequência. Claramente, a frequência de zero de
acm é uma frequência de pólo para CMRR.
• Para fz(cm) f fp(dm), a CMRR cai com f em uma taxa de 20 dB/década.
• Em f fp(dm), a CMRR “adquire” uma taxa de crescimento adicional de 20 dB/década. Clara-
mente, a primeira frequência de pólo de adm é uma segunda frequência de pólo para CMRR.
• Para f fp(dm), a CMRR cai com f em uma taxa de 40 dB/década.
• Essa redução com f continua até pólos e zeros de ordem superior começarem a influenciar a res-
posta. Nesse ponto, a CMRR já foi bastante deteriorada, atingindo valores muito baixos.
EXEMPLO 6.9
(a) Considere que o par EAc usa TBJs com ␤0 200, VA 50 V, rb 200 , C␲ 25 pF, C␮
0,3 pF e Cs 1 pF. Além disso, considere RB 2 k e RC 10 k e assuma que o sumidouro
de corrente que polariza o emissor tem IEE 1 mA, REE 1 M e CEE 1,5 pF. Estime o valor
de baixa frequência da CMRR assim como seus dois pólos principais.
(b) Use o PSpice e mostre os diagramas de Bode de |adm|, |acm| e |adm /acm| e comente.
Solução
(a) Temos gm (200201) (0,5)26 19,1 mA/V, r␲ 10,5 k , ro 100 k , 2REE 2 M
e CEE2 0,75 pF. Também, (RB rb)//r␲ 1,82 k e RC //ro 9,09 k . Então, as Equações
(6.48) e (6.49) fornecem
Em baixas frequências, CMRR adm0 acm0 gm(RC //ro)(RC 2REE) 1740,005

34,800 90,8 dB.
(b) Para gerar o diagrama de Bode de |adm|, reutilizamos o circuito do PSpice da Fig. 6.22, porém
com os parâmetros deste problema. Para gerar o diagrama de |adm|, usamos novamente o mesmo
circuito, porém depois de desconectar o terminal emissor do terra e inserir a combinação em
paralelo de uma resistência de 2 M e uma capacitância de 0,75 pF entre o emissor e o terra, de
acordo com a Fig. 6.26. Os gráficos de |adm|, |acm| e |adm /acm| são apresentados na Fig. 6.27. Os va-
lores do PSpice |adm0 /acm0| 90,1 dB, fp(dm) 1,05 MHz e fz(cm) 161 kHz estão em concordância
razoável com os valores calculados.
100
兩CMRR兩
50
Ganho (dB)
兩 Adm兩
冷Acm冷
50
104 105 106 107 108 109
Frequência f (Hz)
FIGURA 6.27 Diagramas de Bode para o par EAc do Exemplo 6.9.

䊉
Os resultados obtidos para o par EAc são facilmente adaptados para o par FAc. O pólo dominante
de adm( jf ), sendo também o segundo pólo da CMRR, é agora
(6.50)
enquanto o zero dominante de acm( jf ), sendo também o primeiro pólo da CMRR, é
(6.51)
Os diagramas de Bode são qualitativamente similares àqueles da Fig. 6.27.
Amplificadores diferenciais com cargas ativas

Com uma carga ativa, o circuito perde sua simetria, e as capacitâncias parasitas adicionais introduzidas
pelos transistores de carga tendem a complicar a análise. No entanto, é possível ter uma visão rápida
sobre as características predominantes do circuito se estivermos dispostos a fazer aproximações adequa-
das. Como mostrado na versão CMOS da Fig. 6.28, o circuito possui dois nós importantes, denotados
como V1 e Vo. Com uma alimentação de entrada equilibrada, o terceiro nó, denotado como Vss, estaria
em terra ca se os drenos de M1 e M2 tivessem terminações iguais. Na prática, o dreno de M1 é termina-
do na resistência (1gm3)//ro3 1gm3, enquanto o dreno de M2 é terminado na resistência ro4, tal que
ro4 1gm3. Esse desequilíbrio resulta em Vss 0. Vamos, no entanto, continuar a assumir um terra ca
em Vss, de modo que possamos aplicar o conceito de meio-circuito para simplificar nossa análise.
As capacitâncias líquidas associadas aos nós V1 e Vo são, respectivamente,
C1 Cgs3 Cgs4 Cdb3 Cdb1 Cgd1 (6.52a)
C2 Cgd4 Cdb4 Cgd2 Cdb2 CL (6.52b)

em que CL é a capacitância da carga externa, se houver. Pode-se mostrar que essas capacitâncias enxer-
gam, respectivamente, as resistências equivalentes
(6.53a)
M3 M4
R1 I4 R2
V1
Vo
C1 C2
I1 I2
M1 M2
Vid Vss
Vid
2 2
FIGURA 6.28 Modelo de altas frequências do amplificador diferencial CMOS com carga ativa (para facilitar
a análise, todas as capacitâncias parasitas foram movidas para fora do FET e concentradas juntas em
duas capacitâncias equivalentes C1 e C2, como mostrado).
R2 rop //ron (6.53b)
e, dessa forma, produzem duas frequências de pólo em ␻1 1(R1C1) e ␻2 1(R2C2).
Exercício 6.4
Prove a Equação (6.53).
Sugestão: substitua cada transistor por seu modelo de pequenos sinais e use o método do sinal de
teste, explorando também o fato de que M1 e M2 são casados, assim como M3 e M4.
Pelo princípio da superposição, Vo Vo4 Vo2, em que Vo4 se dá devido à resposta de M4 a Vid /2
e Vo2 é devido à resposta de M4 a Vid /2. Por inspeção, Vo2 [R2 //(1sC2)]I2, em que I2 gm2Vid /2.
Expandindo, obtemos
(6.54a)
De modo similar, Vo4 [R2 //(1sC2)]I4, em que I4 gm4V1. Porém,
Substituindo e explorando o fato de que gm4 /gm3 1 devido ao casamento, obtemos
(6.54b)
É interessante notar que Vid contribui para Vo via o caminho de sinal mais curto constituído por M2, bem
como via o caminho de sinal mais longo composto por M1-M3-M4. Ambos os caminhos convergem
no pólo do nó de saída comum formado por R2 e C2. No entanto, o caminho mais longo é mais lento,
porque ele inclui também o pólo devido à R1 e C1. Fazendo Vo Vo4 Vo2, agrupando e simplificando
obtemos, finalmente,
Fazendo s → 2␲f e gm1 gm2 gmn, expressamos o ganho na seguinte forma esclarecedora
(6.55)
em que
adm0 gmn(rop //rop)

(6.56)
f0 2f1 (6.57)
É evidente que, além das frequências de pólo mencionadas anteriomente, f1 e f2, adm(jf) exibe também
uma frequência de zero f0 decorrente do caminho de sinal direto via M2. Em frequências suficiente-
mente elevadas, o caminho de sinal mais lento via M1-M3-M4 é desviado por C1, deixando apenas o
caminho mais rápido via M2. Independentemente disso, a resposta em frequência global é dominada
por f2 devido ao fato de que R2 R1.
EXEMPLO 6.10
No circuito da Fig. 6.28 considere que todos os FETs têm gm 1 mA/V, ro 50 k , Cgs 50 fF e
Cgd Cdb 5 fF. Além disso, assuma que o circuito é terminado em um carga capacitiva CL 0,25 pF.
Estime todos os parâmetros que influenciam no cálculo de adm( j f ). Em seguida, verifique com o PS-
pice e comente.
Solução
Substituindo os valores dados nas Equações (6.52) e (6.53) obtemos C1 115 fF, R1 735 , C2
270 fF e R2 25 k . Substituindo, por sua vez, nas Equações (6.56) e (6.57) temos
adm0 25 V/V f2 23,6 MHz f1 1,88 GHz f0 3,27 GHz
Uma simulação do PSpice produz o gráfico de ganho da Fig. 6.29a. Usando o recurso do cursor,
encontramos adm0 24,7 V/V e f3dB 23,3 MHz, em boa concordância com os valores calculados.
A Fig. 6.29b mostra o gráfico do módulo da transcondutância de curto-circuito do amplificador Gm
Io(sc) /Vid. Curto-circuitar o nó de saída elimina a frequência de pólo f2, de modo que o gráfico evidencia
apenas o par de frequências de pólo e de zero f1 e f0, ambas na faixa de GHz.
30 1,0
Transcondutância Gm (mA/V)
0,9
20
Ganho a (dB)
0,8
10
0,7
0
0,6
10 0,5
106 107 108 109 107 108 109 1010 1011
Frequência f (Hz) Frequência f (Hz)
(a) (b)
FIGURA 6.29 Resposta em frequência do amplificador CMOS com carga ativa do Exemplo 6.10.
䊉
6.5 SEGUIDORES (BUFFERS) DE TENSÃO E DE CORRENTE BIPOLARES

Lembre-se de que o papel de um seguidor (buffer) de tensão é fornecer um ganho de tensão unitá-
rio com alta impedância de entrada e baixa impedância de saída, enquanto o papel de um seguidor
(buffer) de corrente é fornecer ganho de corrente unitário com baixa impedância de entrada e alta
impedância de saída. Vamos verificar mais adiante que as configurações CC e BC aproximam as
características anteriores ao longo de uma faixa de frequências bem ampla, pois elas estão isentas do
efeito Miller, o principal gargalo da resposta em frequência de amplificadores EC. No entanto, as capa-
citâncias parasitas de TBJs entram em jogo em altas frequências, em que elas tendem a degradar tanto
o ganho quanto as impedâncias terminais. Em particular, impedâncias que começam com altos valores
tendem a diminuir com frequência, exibindo, portanto, comportamento capacitivo; por outro lado, im-
pedâncias que começam com baixos valores tendem a aumentar com frequência (pelo menos até certo
ponto), exibindo, portanto, comportamento indutivo. Além disso, o ganho pode desviar sensivelmente
da unidade em altas frequências.
Se o estudo dos amplificadores de tensão concentra-se no comportamento em frequência do ga-
nho, já que o ganho é o parâmetro de amplificador mais importante, o estudo de seguidores deve enfa-
tizar o comportamento em frequência das impedâncias terminais, pois a transformação de impedâncias
é a função principal de um buffer.
Características de frequência do seguidor de emissor

A Fig. 6.30 mostra o equivalente ca do seguidor de emissor, juntamente com seu modelo de altas
frequências. Como a placa direita do capacitor C␮ está aterrada, ele está isento da multiplicação de
Miller, de modo que esperamos que a configuração CC seja inerentemente rápida. Na realidade, para
desenvolver uma rápida (embora aproximada) compreensão sobre o circuito, vamos ignorar C␮ (o
caso geral com C␮ será abordado na Seção 6.7). Queremos investigar a dependência da frequência da
impedância Zi(j␻) vista pela fonte de sinal, do ganho de tensão global a(j␻) Vo /Vsig e da impedância
Zo(j␻) vista pela carga.
O ponto de partida segue as Equações (2.83), (2.84) e (2.86), desde que façamos as substituições
␤0 → ␤( j␻) r␲ → z␲( j␻) (6.58)
em que
(6.59a)
Rsig rb C

Rsig
Vsig r V C gmV ro
Zi
Vsig

Zo
Zi Vo
Vo Zo
RL RL
(a) (b)
FIGURA 6.30 (a) O seguidor de emissor e (b) seu modelos de pequenos sinais em altas frequências.
Pela Equação (6.8), ␻␤ 1[r␲(C␲ C␮)]. Desde que C␮ C␲, podemos aproximar ␻␤ 1(r␲C␲) e
escrever
(6.59b)
Com as substituições anteriores, os parâmetros do seguidor de emissor se tornam
Zi( j␻) rb z␲( j␻) [␤( j␻) 1](RL//ro)
(6.60a)
(6.60b)
Em frequências suficientemente baixas, em que C␲ funciona como um circuito aberto, temos ␤ → ␤0 e

z␲ → r␲, de modo que as expressões anteriores tendem para as formas de baixa frequência conhecidas,
que identificamos com o subscrito 0,
(6.61a)
(6.61b)
Por outro lado, em frequências suficientemente altas, em que C␲ funciona como um curto circuito,
temos ␤ → 0 e z␲ → 0, de modo que as assíntotas de alta frequência, identificadas pelo subscrito ,
são
Zi rb (RL //ro) Zo (Rsig rb)//ro (6.62a)
(6.62b)
Observe que Zi Zi0, indicando que Zi é sempre uma impedância capacitiva. No entanto, Zo pode ser
indutiva, capacitiva ou puramente resistiva, dependendo do valor do produto gm(Rsig rb) em relação a
unidade. Pode-se provar (veja o Problema 6.18) que, se o TBJ é polarizado em uma corrente suficien-
temente baixa para fazer gm(Rsig rb) 1, então a a0 e Zo Zo0. Em circuitos práticos, é muito
mais comum termos gm(Rsig rb) 1, casos em que a a0 e Zo Zo0, indicando uma impedância
Zo indutiva.
A Fig. 6.31 mostra gráficos de módulos típicos de Zi, a e Zo para C␮ 0 e gm(Rsig rb) 1. De
acordo com o Apêndice 6A, esses parâmetros devem assumir as formas
(6.63)
兩 Zi(j )兩 (dec) 兩a(j )兩 (db) 兩Zo(j )兩 (dec)
Zi0 Zo
1 dec/dec 1 dec/dec
pa za
0 (dec)
a0
Zi Zo0
a
(dec) (dec)
pi zi zo po
(a) (b) (c)
FIGURA 6.31 Características típicas do seguidor de emissor para C␮ 0: (a) impedância de entrada Zi, (b) ganho de
tensão a e (c) impedância de saída Zo. Os gráficos de a e Zo são para o caso gm(Rsig rb) 1.
Pretendemos agora estimar, para cada uma das expressões anteriores, as frequências de zero e
pólo ␻z e ␻p, também conhecidas como frequências de quebra. Essa tarefa é facilitada pelo fato de que,
fazendo ␻ → nas expressões anteriores, obtemos as seguintes restrições:
(6.64)
Consequentemente, para cada expressão, precisamos estimar apenas uma de suas duas frequências
de quebra. A outra pode ser encontrada por meio da restrição adequada da Equação (6.64). Embora
as deduções exatas sejam deixadas como exercício no Problema 6.19, queremos determinar aqui
estimativas rápidas para obter uma compreensão básica. Assim, de acordo com a Equação (6.60),
cada um dos parâmetros Zi(j␻), Zo(j␻) e a(j␻) contém os termos z␲(j␻) e ␤(j␻) 1. Esses termos
afetam a resposta em frequência até ␻T, além da qual z␲(j␻) se torna desprezível em comparação com
outras resistências no circuito e ␤(j␻) se torna desprezível em comparação com 1. Assim, espera-se
que cada curva na Fig. 6.31 faça a transição para sua assíntota de alta frequência nas proximidades
de ␻T fornecendo, assim,
␻zi ␻za ␻po ␻T (6.65)
EXEMPLO 6.11
(a) Considere que o TBJ da Fig. 6.30 tem ␤0 150, VA 80 V, rb 200 e C␮ 1 pF e suponha
que ele é polarizado em IC 2 mA, onde ele tem fT 400 MHz. Além disso, considere Rsig
2 k e RL 5 k . Ignorando C␮, forneça estimativas rápidas para os valores assintóticos assim
como para as frequências de pólo e zero de a, Zi e Zo.
(b) Verifique com o PSpice e compare com os valores calculados.
(c) Refaça a simulação do PSpice com C␮ 1 pF e use argumentos físicos para justificar as altera-
ções nos gráficos.
Solução
(a) Procedendo como de costume, encontramos gm 1/(13 ), r␲ 1,95 k e ro 40 k , de
modo que Rsig rb 2 0,2 2,2 k e RL //ro 5//40 4,44 k . Os valores assintóticos
de ganho são
e suas frequências de zero e de pólo são
que são relativamente altas e próximas entre si. Os valores assintóticos de Zi são
Zi0 0,2 1,95 151 4,44 673 k Zi 0,2 4,44 4,64 k
e as frequências de zero e de pólo aproximadas de Zi são
Finalmente, os valores assintóticos de Zo são
e as frequências de pólo e de zero aproximadas de Zo são
(b) Usando o circuito PSpice da Fig. 6.32 obtemos os gráficos da Fig. 6.33, cujos valores assintóti-
cos e frequências de quebra para C␮ 0 estão em boa concordância com os valores estimados
anteriormente.
Rsig rb C
2,0 k 200 1 pF
Vsig 0
1 Vca gm
r C

ro
0 Vcc 1,95 k 29,6 pF 40 k

0
77 mA /V
Vo
RL 5k
FIGURA 6.32 Circuito do PSpice para exibir os diagramas de Bode do seguidor

de emissor do Exemplo 6.11.
(c) Refazendo a simulação do PSpice com C␮ 1 pF indica a presença de uma frequência de pólo
adicional para cada gráfico. Usando argumentos físicos, estimamos a frequência de pólo adi-
cional de Zi nas proximidades de 1(2␲Zi0C␮) 236 MHz, aquela de a nas proximidades de
1[2␲(Rsig rb)C␮] 72 MHz e aquela de Zo nas proximidades de 1{2␲[(Rsig rb)//RL]C␮}
104 MHz. Acima dessa frequência, Zo muda seu comportamento de indutivo para capacitivo.
106 0 104
105 C 0
Ganho a (dB)
C 0 103
兩Zo兩 ( )
兩Zi兩 ( )
C 0
104 5
C 1 pF C 1 pF 102
103
C 1 pF
102 10 10
105 106 107 108 109 1010 105 106 107 108 109 1010 105 106 107 108 109 1010
Frequência f (Hz) Frequência f (Hz) Frequência f (Hz)
(a) (b) (c)
FIGURA 6.33 Gráficos de ganho e de impedância para o seguidor de emissor do Exemplo 6.11.
䊉
Rsig
Rs
Rp
Zo
Lo
Zo
FIGURA 6.34 Rede equivalente para a impedância de saída Zo de um seguidor de emissor para o caso C␮ 0.
O comportamento indutivo pode causar problemas quando um seguidor de emissor alimenta uma
carga capacitiva devido à tendência de impedâncias capacitiva e indutiva entrarem em ressonância en-
tre si. Dependendo das condições de amortecimento, o seguidor de emissor pode apresentar oscilações
indesejáveis. Para avaliar melhor a situação, muitas vezes é conveniente modelar Zo segundo uma rede
apropriada, como a da Fig. 6.34, que consiste em uma indutância equivalente Lo com uma resistência
série Rs e uma resistência paralela Rp. Seus valores são determinados casando os valores assintóticos e
as frequências de quebra da rede equivalente com aqueles de Zo.
EXEMPLO 6.12
Encontre Rp, Rs e Lo para o seguidor de emissor do Exemplo 6.11. Novamente, ignore C␮.
Solução
No limite f → , Lo funciona como um circuito aberto, resultando em Rp Zo. Pelo Exemplo 6.11,
devemos ter
Rp 2,09 k
No limite f → 0, Lo funciona como um curto-circuito, fornecendo Rs //Rp Zo. Pelo Exemplo 6.11,
devemos ter 1/Rs 1/2090 1/27,5, que fornece
Rs 27,5
Para encontrar Lo, assuma que iniciamos com f 0, em que Lo funciona como um curto em compara-
ção a Rs, e que aumentamos gradualmente f até |ZL| tornar-se igual a Rs. Isso define a frequência de zero
de Zo( jf ), de modo que impor j2␲fzoLo Rs fornece
Outra opção é aplicar argumentos físicos na frequência de pólo para obter Lo Rp (2␲fpo).
䊉
Características de frequência de seguidores (buffers) de corrente bipolares

A Fig. 6.35 mostra o equivalente ca de um seguidor de corrente bipolar, juntamente com seu modelo
de alta frequência. Assim como a configuração CC, a configuração BC é inerentemente rápida, pois
a capacitância C␮ está isenta do efeito Miller. Queremos encontrar a dependência da frequência da
impedância Zi(j␻) obtida olhando para o emissor, do ganho de corrente a(j␻) Io /Ii e da impedância
Zo(j␻) obtida olhando para o coletor.
RL Io
rb C
Io Zo
RL
r V C gmV ro Cs
Zo

Zi Zi
Ii Ii
(a) (b)
FIGURA 6.35 (a) O seguidor de corrente bipolar e (b) seu modelo de pequenos sinais em altas frequências.
Para obtermos uma visão rápida, embora aproximada, sobre Zi e a, é conveniente ignorar ro e
C␮, de modo que a porta de entrada esteja isolada da porta de saída e que elas possam, portanto, ser
analisadas separadamente. Para encontrar Zi(j␻), simplesmente aproveitamos as expressões para Zo(j␻)
deduzidas para a configuração CC, porém com Rsig 0. O resultado é, para ro → ,
(6.66a)
em que
␻pi ␻T (6.66b)
Novamente, pode-se provar, sem dificuldades, que essa impedância é indutiva para gmrb 1, capacitiva
para gmrb 1 e puramente resistiva para gmrb 1.
Usando a Equação (6.59a) e expandindo, obtemos o ganho de corrente em curto-circuito
(6.67)
em que Io(sc) é a corrente de coletor no limite em que RL → 0 e ␣0 ␤0 (␤0 1). Quando a corrente
Io(sc) alcança o nó do coletor, ela se divide entre RL, C␮ e Cs. Como a resistência rb é pequena, podemos
tratar o capacitor C␮ como se sua placa estivesse diretamente aterrada, de modo que podemos associar
C␮ com Cs. Usando a fórmula do divisor de corrente, obtemos, para ro →
Substituindo a Equação (6.67), obtemos, finalmente, o ganho de corrente global
(6.68)
É evidente que a configuração BC fornece sua faixa de passagem máxima em ␻T quando a carga é
um curto-circuito. Para RL 0, o pólo adicional formado por RL com a capacitância de coletor efetiva
C␮ Cs reduz a faixa de passagem de acordo com o valor de RL.
Para desenvolver uma expressão para a impedância Zo(j␻) obtida olhando para o coletor na Fig.
6.35, lembre que, em baixas frequências, essa impedância toma a forma familiar Zo0 (␤0 1)ro. Essa
resistência forma um pólo ␻po com a capacitância C␮ Cs, de modo que temos
(6.69)
EXEMPLO 6.13
O amplificador BC da Fig. 6.35a usa um TBJ com ␤0 200, VA 50 V, rb 250 , C␮ 0,5 pF e
Cs 1 pF. Também, o TBJ está polarizado em IC 1 mA, em que ele apresenta fT 500 MHz. Se
RL 5 k , estime expressões para a(jf), Zi(jf) e Zo(jf).
Solução
Temos r␲ 5,2 k , ro 50 k e C␮ Cs 0,5 1 1,5 pF. Substituindo esses valores nas fórmulas
anteriores obtemos ␣0 0,995, fL 21 MHz, Zi0 27 , fzi 54 MHz, Zo0 10 M e fpo 10,6 kHz.
Consequentemente,
indicando que o gargalo de limitação da faixa de passagem para a(jf) é o pólo fL. Também temos
indicando uma impedância Zi indutiva e uma impedância Zo capacitiva (como sabemos, devido a C␮ e
Cs, Zi eventualmente vai se tornar capacitiva).
Observação: mesmo um circuito aparentemente simples como um buffer pode se mostrar mui-
to complexo para uma análise puramente manual. Uma abordagem razoável é (a) começar com
uma versão simplificada do circuito, porém mais fácil de manipular (como a Fig. 6.30b, em que
ignoramos C␮ para nos concentrarmos na capacitância mais importante, C␲), (b) desenvolver uma
compreensão básica desse circuito simplificado e (c) então usar o PSpice para investigar efeitos
de ordem superior (como o efeito de C␮ 1 pF, na Fig. 6.33). Independentemente disso, ainda
precisamos de uma análise manual a fim de antecipar os resultados de simulações computacionais
e, assim, fornecer uma forma verificação. É assim que os engenheiros rigorosos procedem em suas
tarefas diárias.
䊉
6.6 SEGUIDORES (BUFFERS) DE TENSÃO E DE CORRENTE MOS

As considerações sobre os seguidores de tensão/corrente no início da Seção 6.5, também são válidas
para MOSFETs, de modo que nossa análise vai prosseguir de modo similar ao caso bipolar, com espe-
cial ênfase no comportamento das impedâncias terminais.
Características de frequência do seguidor de fonte

A Fig. 6.36 mostra o equivalente ca do seguidor de fonte, juntamente com seu modelo de alta frequên-
cia. Como sua placa direita está aterrada, o capacitor Cgd está isento da multiplicação de Miller, então
esperamos que a configuração DC seja inerentemente rápida. Na realidade, para desenvolvermos uma
compreensão rápida, embora aproximada, do circuito, vamos ignorar todas as capacitâncias exceto
Cgs, que é a capacitância dominante no circuito. Queremos investigar a dependência da frequência da
impedância Zi(j␻) vista pela fonte de sinal, do ganho de tensão global a(j␻) Vo /Vsig e da impedância
Zo(j␻) vista pela carga.
Rsig Cgd

Vsig
Rsig gmVgs gmbVo ro
Cgb Cgs Vgs
Zi
Vsig
Zo
Zi Csb Zo Vo
Vo
RL RL
FIGURA 6.36 (a) O seguidor de fonte e (b) seu modelo de pequenos sinais em altas frequências.
Para encontrar o ganho de tensão, considere o equivalente simplificado da Fig. 6.37, obtido da-
quele da Fig. 6.36b, concentrando RL, ro e 1/gmb em uma única resistência equivalente,
(6.70)
(Embora as capacitâncias Cgd e Cgb sejam ignoradas nesta análise, elas também foram agrupadas uma
vez que estão em paralelo no circuito original). Aplicando a lei de Ohm, a LKC e a lei do divisor de
tensão, escrevemos
Eliminando Vgs e agrupando, obtemos
Com um pouco de manipulação algébrica, colocamos o ganho em uma forma mais intuitiva apresen-
tada no Apêndice 6A,
(6.71a)
Rsig Cgd Cgb

Vsig
Cgs Vgs gmVgs

Vo
Csb R1 RL 兾兾ro 兾兾 1
gmb
FIGURA 6.37 Equivalente simplificado do circuito da Fig. 6.36b.

em que
(6.71b)
Para Cgd Cgs podemos aproximar ␻za ␻T, de acordo com a Equação (6.24). Também observamos
que, em frequências suficientemente elevadas, em que Cgs funciona como um curto-circuito, R1 forma
um divisor de tensão com Rsig, resultando no valor de ganho assintótico a 1(1 Rsig R1). Pode-se
provar facilmente que a a0 1 para gmRsig 1 e que a a0 1 para gmRsig 1 (isso, claro, sob a
consideração de que Cgb, Cgd e Csb são desprezíveis).
Agora, vamos analisar a impedância Zi(j␻) vista pela fonte de sinal, isto é, a impedância obtida
olhando para a porta. Usando o circuito de teste da Fig. 6.38a, pode-se provar (veja o Problema 6.24)
que
(6.72a)
em que
(6.72b)
indicando que Zi aparece como uma capacitância equivalente C1 em série com a resistência R1. Como
ilustrado na Fig. 6.39a, C1 domina em baixas frequências, levando ao conhecido limite cc Zi0 .
Em altas frequências, em que Cgs funciona como um curto-circuito, R1 domina fornecendo Zi R1. A
frequência de zero é ␻zi 1(R1C1). Para gmR1 1, podemos aproximar ␻zi ␻T.
Finalmente, para encontrar a impedância Zo(j␻) vista pela carga, usamos o circuito de teste da
Fig. 6.38b, em que
(6.73)
O resultado (veja o Problema 6.24) é
(6.74a)
Rsig Cgd Cgb
Cgd Cgb
Cgs Vgs gmVgs R2 ro 兾兾 1
gmb

Vi
Ii Cgs Vgs gmVgs
Zi
Vo Csb Zo
V
Csb R1 RL 兾兾ro 兾兾 1 Io o
gmb
(a) (b)
FIGURA 6.38 Encontrando (a) a impedância Zi obtida olhando para a porta e (b) a impedância Zo obtida
olhando para a fonte.
兩 Zi(j )兩 (dec) 兩 a(j )兩 (db) 兩 Zo(j )兩 (dec)
Zo
1 dec/dec 1 dec/dec
pa za
0 (dec)
a0
Zi Zo0
a
(dec) (dec)
zi zo po
(a) (b) (c)
FIGURA 6.39 Características típicas do seguidor de fonte para Cgb Cgd Csb 0: (a) impedância de entrada Zi,
(b) ganho de tensão a e (c) impedância de saída Zo. Os gráficos de a e Zo são para o caso gmRsig 1.
em que Zo0 é a conhecida resistência de baixa frequência obtida olhando para o terminal de fonte e ␻zo
e ␻po são as frequências de zero e pólo,
(6.74b)
Por inspeção, o valor assintótico de alta frequência é Zo Rsig //R1. Pode-se mostrar facilmente que,
se Cgb, Cgd e Csb puderem ser ignoradas, a impedância Zo é indutiva para gmRsig 1 e capacitiva para
gmRsig 1.
EXEMPLO 6.14
(a) O seguidor de fonte da Fig. 6.36 usa um FET com gm 1 mA/V, gmb 0,1 mA/V, ro 50 k e
Cgs 400 fF. Além disso, Rsig RL 10 k . Assumindo Cgb Cgd Csb 0, encontre a carac-
terística de frequência de Zi, a e Zo.
(b) Verifique com o PSpice para os casos Cgb Cgd Csb 0 e Cgb Cgd Csb 25 fF. Comente.
Solução
(a) Temos
Pela Equação (6.72), a impedância vista pela fonte de sinal é
que tem uma frequência de zero fzi 1(2␲R1C1) 486 MHz. Pela Equação (6.71), os parâme-
tros do ganho são
Pela Equação (6.74), os parâmetros da impedância vista pela carga são
É evidente que Zo é indutiva, pelo menos até certo ponto.

(b) Adaptando o circuito do PSpice da Fig. 6.32 para este caso, obtemos os gráficos de frequência da
Fig. 6.40. Os valores assintóticos e as frequências de quebra estão em boa concordância com os
valores estimados sob a consideração Cgb Cgd Csb 0. Com Cgb Cgd Csb 25 fF, os va-
lores assintóticos de alta frequência tendem a zero, transformando Zo de indutiva para capacitiva
em altas frequências.
106 0 104
Cgb Cgd Cdb 0 Cgb Cgd Cdb 0
Ganho a (dB)
Cgb Cgd Cdb 0 5 Zo ()

Zi ()
104 103
10 Cgb Cgd Cdb 25 fF
Cgb Cgd Cdb 25 f F Cgb Cgd Cdb 25 fF
102 15 102
107 108 109 1010 107 108 109 1010 107 108 109 1010
Frequência f (Hz) Frequência f (Hz) Frequência f (Hz)
(a) (b) (c)
FIGURA 6.40 Gráficos de ganho e de impedância para o seguidor de fonte do Exemplo 6.14.
䊉
Característica de frequência de seguidores (buffers) de corrente MOS

A Fig. 6.41 mostra o equivalente ca do seguidor de corrente MOS, juntamente com seu modelo de
altas frequências. Assim como a configuração DC, a configuração PC é inerentemente rápida, porque
a capacitância Cgd está isenta do efeito Miller. Queremos encontrar a impedância Zi(j␻) obtida olhando
para o terminal de fonte, o ganho de corrente a(j␻) Io /Ii e a impedância Zo(j␻) obtida olhando para o
dreno. Para esse fim, considere o equivalente mais compacto da Fig. 6.42, obtido agrupando as capa-
citâncias como mostrado.
Para obtermos uma ideia rápida sobre a dependência da frequência de Zi e a é conveniente igno-
rar ro, de modo que a porta de entrada está isolada da porta de saída e podem, portanto, ser analisadas
separadamente. A LKC no nó de entrada fornece, para ro → ,
Consequentemente, a impedância vista pela fonte de sinal é
(6.75)
RL Io
Cgd
Zo
Io RL
Cgs (gm gmb)Vi ro Cdb
Zo
Csb Vi
Zi Zi
Ii Ii
(a) (b)
FIGURA 6.41 (a) O seguidor de corrente MOS e (b) seu modelo de pequenos sinais em altas frequências.
Io
RL
(gm gmb)Vi ro Cgd Cdb
Zo
Vi
Zi
Cgs Csb
Ii
FIGURA 6.42 Equivalente compacto do seguidor de corrente MOS.
A corrente em uma carga em curto-circuito (RL 0) é, para ro → , Io(sc) (gm gmb)Vi (gm
gmb)Zi Ii, de modo que o ganho de corrente em curto-circuito é
(6.76)
com ␻pi dado pela Equação (6.75). Quando a corrente Io(sc) chega ao dreno, ela se divide entre RL e o
par de capacitâncias Cgd Cdg, de modo que usamos a regra do divisor de corrente para escrever, para
ro → ,
Substituindo a Equação (6.76), obtemos, finalmente, o ganho de corrente global
(6.77)
É evidente que a configuração PC fornece sua largura de faixa máxima de ␻pi (␻T) quando a carga é
um curto-circuito. Para RL 0, o pólo adicional formado por RL com a capacitância de dreno efetiva
Cgd Cdb reduz a faixa de passagem de acordo com o valor de RL.
É deixado como exercício (veja o Problema 6.28) provar que a impedância vista pela carga é
(6.78a)
(6.78b)
A dependência da frequência de Zo é dominada por Co e Zo0 → em cc, porque a fonte de sinal foi
assumida como ideal. Uma fonte de sinal real vai ter Rsig , caso em que podemos aproximar
(6.79)
A configuração PC também é investigada nos problemas do final do capítulo.
6.7 ANÁLISE DA CONSTANTE DE TEMPO DE CIRCUITO ABERTO (CTCA)

As seções anteriores indicam que a análise ca pode ser bastante complexa, mesmo no caso de circuitos
simples, como estágios de um único transistor. À medida que a quantidade de capacitores aumenta, a
análise exata manual pode tornar-se extremamente difícil. No entanto, na prática diária, um projetista
deve ser capaz de chegar a estimativas rápidas, ainda que aproximadas, das características ca mais im-
portantes do circuito, como sua frequência de 3 dB, e identificar quais alterações precisam ser feitas
no caso do circuito não atender as especificações. Em seguida, empregamos simulações computacio-
nais para verificar o projeto modificado.
Se o circuito contém um único pólo, sua frequência de 3 dB é a própria frequência de pólo.
Mesmo se ele apresentar pólos e/ou zeros adicionais, porém em frequências suficientemente elevadas,
␻3 dB ainda vai estar aproximada da frequência do menor pólo, adequadamente referenciado como
pólo dominante. Exemplos representativos foram apresentados para os amplificadores emissor comum/
fonte comum na Seção 6.3, em que usamos a aproximação de Miller para acelerar a estimativa de ␻3
dB. Gostaríamos de verificar se existe também uma maneira rápida para estimar ␻3 dB em circuitos com
múltiplos pólos. Uma técnica utilizada para essa finalidade é a Técnica de análise da constante de tem-
po de circuito aberto (CTCA), desenvolvida de forma pioneira por P. E. Gray e C. L. Searle em 1969.
Para desenvolver uma ideia intuitiva sobre essa técnica, comece com um circuito contendo um único
capacitor Ck. Como sabemos, um pólo surge na frequência ␻k, na qual a impedância de Ck é igual, em
módulo, à resistência equivalente Rk apresentada a Ck pelo circuito circundante, uma condição que expres-
samos como 1/(␻kCk) Rk. Isso fornece ␻k 1/␶k, em que ␶k RkCk é a constante de tempo formada por
Ck e Rk. Como uma função da frequência, a capacitância Ck começa como um circuito aberto para ␻
␻k, apresenta uma impedância igual em módulo a Rk em ␻ ␻k e torna-se um curto-circuito para ␻ ␻k.
E se o circuito contém mais do que apenas uma capacitância? Se houver um pólo dominante,
podemos dizer que, na frequência associada a esse pólo (dominante), todas as capacitâncias ainda
funcionam como circuitos abertos, exceto a capacitância responsável pelo pólo dominante, que vai
apresentar uma impedância igual, em módulo, à resistência do circuito circundante. Para descobrir
qual é responsável pelo pólo dominante, precisamos testar uma capacitância por vez, assumindo que
todas as capacitâncias restantes estão funcionando como circuitos abertos. Encontramos a resistência
equivalente vista pela capacitância sob análise e calculamos a constante de tempo correspondente. Re-
petimos esse procedimento para cada capacitância e, finalmente, determinamos ␻3 dB 1/␶D, em que
␶D é, de longe, a mais longa e, portanto, a constante de tempo dominante.
E se não há uma constante de tempo dominante definida no circuito? A informação obtida ainda
é útil, uma vez que a técnica CTCA estabelece que podemos estimar a frequência de 3 dB como
(6.80)
em que Ri é a resistência equivalente vista pela capacitância Ci (i 1, 2, ..., n) com todas as outras
capacitâncias como circuitos abertos. Observe que essa técnica não fornece informação sobre pólos de
ordem superior e possíveis zeros. Ela fornece apenas uma estimativa da frequência de 3 dB, também
chamada de faixa de passagem de meia potência, porém via n cálculos simples de constantes de tempo.
Além disso, ao mostrar explicitamente qual constante de tempo contribui mais para a frequência de 3
dB, essa técnica aponta os parâmetros que precisam ser alterados se o projeto não atende requisitos es-
pecíficos de faixa de passagem. Alguns exemplos vão ilustrar melhor a técnica da CTCA.
Análise da CTCA dos amplificadores EC e FC

Como a nossa primeira aplicação da técnica da constante de tempo de circuito aberto (CTCA), vamos
retornar ao circuito da Fig. 6.21 (repetido na Fig. 6.43), representando o amplificador de tensão emis-
sor comum/fonte comum. Com três capacitâncias (C1, C2 e Cf), precisamos encontrar três resistências
equivalentes de circuito aberto. Considerando a Fig. 6.44a, é evidente que as resistências vistas por C1
e C2 são simplesmente R1 e R2. No entanto, para encontrar Rf, não podemos mais empregar inspeção
simples, uma vez que a presença da fonte dependente exige a utilização do método de teste. Conside-
rando a Fig. 6.44b, temos, pela lei de Ohm, v1 R1i. Pela LKC, R2 deve fornecer a corrente i gmv1
i gmR1i, de modo que v2 R2(i gmR1i) R2(1 gmR1)i. Pela LKT,
v v1 v2 R1i [R2(1 gmR1)i]
de modo que, tomando a razão Rf vi, obtemos
Rf R1 R2 gmR1R2 (6.81)
Finalmente, estimamos a frequência de 3 dB usando a Equação (6.80),
(6.82)
R1 Cf

Vi
C1 V1 gmV1 R2 C2 Vo

FIGURA 6.43 Revisitando o amplificador EC/FC.
R1 Rf v

i
v1 gmv1 R2 R1 v1 gmv1 v2 R2

R1 R2
(a) (b)
FIGURA 6.44 (a) Resistências de circuito aberto vistas pelas capacitâncias no amplificador de tensão gene-
ralizado da Fig. 6.43. (b) Usando o método de teste para encontrar Rf.
A menos de um rearranjo de seus termos do denominador, a Equação (6.82) é idêntica à Equação

(6.45), que foi obtida por meio da análise exata, muito mais trabalhosa. É claro que a análise exata
também fornece informações sobre frequências de pólo e zero de ordem superior, enquanto o méto-
do da CTCA estima apenas ␻3 dB. Mas isso geralmente é tudo o que o projetista quer saber; então,
se considerarmos os cálculos muito mais simples exigidos pela técnica da CTCA, essa última é, de
fato, uma ferramenta poderosa. Como uma observação final, notamos que, se definirmos o termo
multiplicador
(6.83)
a constante de tempo ␶f associada à capacitância Cf é expressa como ␶f (R1M)Cf na aproximação da

CTCA, mas como ␶f R1(M Cf) na aproximação de Miller. Temos dois pontos de vista diferentes para
o mesmo resultado!
EXEMPLO 6.15
Reconsidere o amplificador EC do Exemplo 6.8, para o qual gm 1(26 ), R1 0,975 k , R2
4,55 k , C␲ 12 pF, C␮ 0,5 pF e Cs 1 pF.
(a) Estime f3 dB via o método da CTCA e comente qual capacitor contribui mais e qual contribui
menos para a frequência de pólo dominante.
(b) Proponha uma maneira de aumentar a faixa de passagem do circuito sem reduzir seu ganho de
baixa frequência a0.
Solução
(a) Por inspeção, as resistências vistas por C␲ e Cs são, respectivamente, R␲ 0,975 k e Rs
4,55 k . Adaptando a Equação (6.81) para este caso, obtemos R␮ 0,975 4,55 0,975
4,550,026 176 k . Com resistências em k (103) e capacitâncias em pF (1012), as constan-
tes de tempo na Equação (6.82) estarão em ns (109),
Esse resultado está em excelente concordância com o Exemplo 6.8. Como esperado, o principal
responsável pela limitação da faixa de passagem é a constante de tempo associada a C␮, enquanto
aquela associada a Cs é a que menos influencia.
(b) Uma maneira óbvia de aumentar a faixa de passagem é reduzir R␮, uma vez que ela influencia a
constante de tempo mais longa. Pela Equação (6.81), essa resistência depende tanto de R1 quanto
de R2. Para evitar perturbar significativamente o ganho de baixa frequência a0, não altere R2.
Resta-nos R1, que pode ser reduzida alimentando o amplificador com uma fonte de sinal de baixa
impedância de saída. No limite Rsig → 0, temos R1 r␲ /rb, então
R␲ R1 5,2//0,2 0,193 k
R␲ 0,193 4,55 0,193 4,550,026 38,4 k .

Consequentemente, no limite Rsig → 0, obtemos
indicando uma expansão da faixa de passagem de quase duas oitavas. (Pode-se ver que, com
Rsig 0, a0 é aumentado de 142 V/V para 169 V/V. Normalmente, isso não é um problema,
mas, caso seja, sempre podemos ajustar o valor de R2 para restabelecer o ganho original.
Observação: se a fonte de sinal disponível não tiver uma resistência Rsig suficientemente baixa, pode-
mos interpor um buffer de tensão entre a fonte e o amplificador. Um buffer fornece alta impedância
de entrada, baixa impedância de saída e ganho próximo a unidade ao longo de uma faixa de passagem
muito mais ampla do que a do amplificador de tensão sob consideração, de modo que ele desempenha
a função de translação de impedância muito bem.
䊉
EXEMPLO 6.16
Reconsidere o amplificador FC do Exercício 6.3, para o qual gm 4 mA/V, R1 10 k , R2 4,55 k ,
Cgs 1,17 pF e Cgd 0,1 pF. Assumindo Cdb 0,2 pF, estime f3 dB via o método da CTCA.
Solução
Por inspeção, Rgs 10 k e Rdb 4,55 k . Adaptando a Equação (6.81) para este caso, Rgd 10
4,55 4 10 4,55 196 k . Com resistências em k e capacitância em pF, as constantes de
tempo estarão em ns
em boa concordância com o Exercício 6.3.

䊉
Análise da CTCA de seguidores (buffers) de tensão

O seguidor de emissor da Fig. 6.30b, repetido por conveniência na Fig. 6.45, foi analisado sob a con-
sideração de C␮ 0 para simplificar as deduções. Queremos agora estimar sua frequência de 3 dB
via a técnica da CTCA, porém com C␮ presente. Para encontrar as resistências equivalentes de circuito
aberto, use o circuito da Fig. 6.46a com R1 Rsig rb e R2 RL //ro, como mostrado. Com referência
ao nó comum para R1 e r␲, observamos que olhando para a esquerda enxergamos R1 e olhando para
baixo em direção à direita enxergamos r␲ (␤0 1)R2, de modo que a resistência vista por C␮ é
R␲ R1 //[r␲ (␤0 1)R2] (6.84)
Rsig rb C

Vsig
r V C gmV ro

Vo
RL
FIGURA 6.45 Revisitando o seguidor de emissor.

Para encontrar R␲, precisamos aplicar o método do sinal de teste da Fig. 6.46b. Pela LKC, a corrente
em R1 é i1 i v/r␲ e aquela em R2 é i2 v/r␲ gmv i, de modo que podemos escrever
Agrupando e tomando a razão R␲ vi, obtemos, após um pouco de álgebra,
(6.85)
Finalmente,
(6.86)

R1
r v gmv R1 i1 r v i gmv
(Rsig rb)

R
R2 冸RL ro 冹 R2 i2
(a) (b)
FIGURA 6.46 (a) Resistências de circuito aberto vistas pelas capacitâncias do seguidor de emissor da Fig.
6.45. (b) Usando o método de teste para encontrar R␲.
EXEMPLO 6.17
Reconsidere o seguidor de emissor do Exemplo 6.11, para o qual ␤0 150, gm 1(13 ), r␲
1,95 k , R1 2,2 k , R2 4,44 k , C␲ 29,6 pF e C␲ 1 pF. Estime f3 dB via o método da CTCA
e comente.
Solução
Pelas Equações (6.84) até (6.86), temos
Esse valor está em razoável concordância com o valor de 66 MHz obtido via o circuito do PSpice da
Fig. 6.32. Claramente, a constante de tempo devida a C␮ é a dominante nesse caso.
䊉
Rsig Cgd

Vsig
Cgb Cgs Vgs gmVgs gmbVo ro

Vo
Csb
RL
FIGURA 6.47 Revisitanto o seguidor de fonte.
Rgd

R1
vgs gmvgs
(Rsig)
Rgb Rgs
R2 冸RL ro
1
gmb 冹
Rsb
FIGURA 6.48 As resistências de circuito aberto vistas pelas capacitâncias no seguidor de fonte da Fig. 6.47.
Vamos agora analisar o seguidor de fonte da Fig. 6.36b, repetido por conveniência na Fig. 6.47.
Para encontrar suas resistências de circuito aberto, rearranjamos o circuito na forma da Fig. 6.48. Por
inspeção,
(6.87)
Para encontrar Rgs e Rgd, notamos a semelhança desse circuito com seu análogo bipolar da Fig. 6.46,
exceto que agora r␲ → . Assim, para poupar trabalho, aproveitamos as Equações (6.84) e (6.85) fa-
zendo r␲ → e ␤0 → , obtendo
(6.88)
Temos agora todos os parâmetros necessários para estimar f3 dB.
Exercício 6.5
Reconsidere o seguidor de fonte do Exemplo 6.14, tendo gm 1 mA/V, gmb 0,1 mA/V, ro
50 k , Cgs 400 fF, Cgb Cgd Csb 25 fF e Rsig RL 10 k . Use a técnica da CTCA para
estimar f3 dB.
Resposta. 122 MHz.
Amplificadores de tensão com degeneração de emissor/fonte

Lembre-se de que a degeneração reduz o ganho em um amplificador EC/FC. Consequentemente, es-
peramos um multiplicador de Miller reduzido e, portanto, um valor mais elevado para f3 dB. Você verá
que dilemas relativos a ganho e faixa de passagem surgem o tempo todo em eletrônica. Queremos usar
a técnica da CTCA para estimar a frequência de 3 dB de um amplificador de tensão com degenera-
ção.
Considere primeiro o amplificador EC-DE mostrado na forma ca na Fig. 6.49a. Como ro é
muito maior do que as resistências externas ao TBJ, podemos ignorá-la para simplificar nossa análise.
Avaliando o equivalente de circuito aberto da Fig. 6.49a, adaptamos a Equação (6.85) para obter uma
expressão para R␲,
(6.89)
Também, por inspeção,
Rs RC (6.90)
Para encontrar R␮, usamos o método do sinal de teste, mas depois de reduzir o circuito da Fig.
6.49b para a forma mais compacta da Fig. 6.50. Aqui, R1 e R2 representam as resistências equivalentes
obtidas olhando a partir dos terminais positivo e negativo da fonte de teste, e Gm representa a transcon-
dutância degenerada. Adaptando as expressões tabuladas na Fig. 4.9, temos, para RC ro,
R1 (Rsig rb)//[r␲ (␤0 1)RE] R2 RC (6.91)
(6.92)
Mas o circuito da Fig. 6.50 é formalmente idêntico ao da Fig. 6.44b, de modo que adaptamos a Equa-
ção (6.81) para este caso e escrevemos
R␮ R1 R2 GmR1R2 (6.93)
RC RB R
Vo (Rsig rb)
Rsig r v g mv ro RC

Vsig
R Rs
RE RE
(a) (b)
FIGURA 6.49 (a) O amplificador EC-DE e (b) as resistências de circuito aberto vistas por suas capacitâncias.
v
i
R1 v1 Gmv1 v2 R2

FIGURA 6.50 Circuito equivalente para encontrar R␮ na Fig. 6.49b.

EXEMPLO 6.18
(a) Investigue o efeito de adicionar uma resistência de degeneração de emissor RE 500 para o
amplificador EC do Exemplo 6.8. Compare com o exemplo e comente.
(b) Verifique via PSpice.
Solução
(a) Lembre-se de que ␤0 200, rb 200 , gm 1(26 ), r␲ 5,2 k , ro 50 k , C␲ 12 pF,
C␮ 0,5 pF e Cs 1 pF. Com Rsig 1 k , RC 5 k e RE 0,5 k , temos RB 1 0,2
1,2 k . Todas essas resistências são muito menores do que ro, de modo que esperamos que as
aproximações anteriores sejam razoáveis. Pelas Equações (6.89) e (6.90),
Pela Equação (6.91), R1 1,2//(5,2 201 0,5) 1,2//105,7 1,19 k e R2 5 k . Pelas

Equações (6.92) e (6.93),
Finalmente, expressando as resistências em k e as capacitâncias em pF, obtemos
Comparando com o caso RE 0 do Exemplo 6.15, houve uma redução de uma ordem de grande-
za tanto em ␶␲ quanto em ␶␮, fazendo f3 dB aumentar de cerca de 1,53 MHz para 10,8 MHz. Por
outro lado, o ganho de baixa frequência caiu de a0 142 V/V (43 dB) do Exemplo 6.8 para
este valor
(b) Para verificar via PSpice, reutilize o circuito da Fig. 6.22, mas depois de retirar o terminal de
emissor do terra e inserir RE 500 entre o emissor e o terra. A simulação produz os diagramas
de Bode da Fig. 6.51, que estão em boa concordância com os resultados encontrados por meio da
técnica da CTCA.
50
RE 0
40
Ganho (dB)
30
RE 0,5 k
20
10
0 RE 0 ⇒ a0 142 V/V, f1 1,53 MHz

105 106 107 108
RE 0,5 k ⇒ a0 9,3 V/V, f3 dB 10,8 MHz
Frequência f (Hz)
FIGURA 6.51 Gráficos de ganho para o amplificador EC do Exemplo 6.8 (RE 0) e o amplificador EC-DE do
Exemplo 6.18 (RE 0,5 k ).
䊉
Rgd
RD

Rsig vgs gmvgs gmbvs ro RD
Vo
Rsig vs
Vsig

Rgb Rgs
RS
Rdb
RS
Rsb
(a) (b)
FIGURA 6.52 (a) O amplificador FC-DF e (b) as resistências de circuito aberto vistas por suas capacitâncias.
Agora, vamos analisar o amplificador FC-DF da Fig. 6.52a. Considerando seu equivalente de
circuito aberto da Fig. 6.52b, encontramos, por inspeção,
Rgb Rsig Rsb RS //Rs Rdb RD //Rd (6.94)
em que Rs e Rd são as resistências obtidas olhando para a fonte e o dreno, ambas tabuladas na Fig. 4.23.
Para encontrar Rgd, simplesmente adaptamos as Equações (6.92) e (6.93) para o caso MOS,
(6.95)
Finalmente, para encontrar Rgs, aplicamos o método de teste como de costume. O resultado, cuja dedu-
ção é deixada como exercício para o leitor, é
(6.96)
EXEMPLO 6.19
Considere que o amplificador FC-DF da Fig. 6.52a tem gm 2 mA/V, gmb 0,25 mA/V, ro 25 k ,
Cgs 100 fF, Cgb Csb Cgd Cdb 7,5 fF. Se Rsig 10 k , RD 20 k e RS 1 k , estime seu
produto ganho-faixa de passagem por meio do método da CTCA.
Solução
Pela Equação (4.39a), o ganho de baixa frequência é
e a resistência obtida olhando para a fonte e o dreno são Rs 0,786 e Rd 82,3 k , de modo que a
Equação (6.94) fornece
Rgb 10 k Rsb 1//0,786 0,44 k Rdb 20//82,3 16,1 k
De modo similar, as Equações (6.95) e (6.96) fornecem
Rgd 125 k Rgs 5,55 k
Consequentemente,
Finalmente, GBP 9,78 94,1 920 MHz. As capacitâncias que mais influenciam a limitação da
faixa de passagem são Cgd e Cgs. Uma simulação no PSpice confirma os resultados anteriores.
䊉
Exemplos adicionais da análise da CTCA são abordados nos problemas do fim do capítulo.
6.8 RESPOSTA EM FREQUÊNCIA DE AMPLIFICADORES “CASCODE”

No Capítulo 4, investigamos o uso de cascateamento como um meio de aumentar significativamente o
ganho de tensão sem carga. Estamos agora prontos para verificar outra vantagem inerente do cascatea-
mento, um aumento no produto ganho-faixa de passagem (GBP).
O “cascode” bipolar
A Fig. 6.53a mostra o equivalente ca da configuração “cascode” bipolar, com ênfase nas capacitâncias
que influenciam a resposta em frequência. Queremos estimar a frequência de 3 dB via análise da
CTCA. O nó nomeado como Vx desempenha um papel importante nesse circuito, então vamos começar
encontrando a resistência equivalente de circuito aberto Rx entre esse nó e o terra. Com referência à
Fig. 6.53, observamos que Rx ro1 //Re2, em que Re2 é a resistência obtida olhando para o emissor de Q2.
Isso é obtido adaptando a Equação (4.10) para este caso. O resultado é
(6.97)
(Observe que, para valores elevados de ro1 e ␤02, temos Rx re2 rb2(␤02 1) para RC → 0 e Rx r␲2
rb2 para RC → ).
Observamos que Q1 é similar ao circuito da Fig. 6.43, porém com R2 Rx. Podemos, então, apro-
veitar os resultados desenvolvidos anteriormente e escrever,
R␲1 (Rsig rb1)//r␲1 R␮1 R␲1 Rx gm1R␲1Rx Rs1 Rx (6.98)
RC
RC
Vo R 2 Rs2
C 2 Cs2
rb2 rb2
Q2 Q2
C 2 Rx
R 2
Vx
R 1
Rs1
C 1 Cs1
Rsig rb1 Rsig rb1

Q1 Q1
Vsig

C 1
R 1
(a) (b)
FIGURA 6.53 (a) A configuração “cascode” bipolar, com todas as capacitâncias parasitas relevantes explici-
tamente mostradas fora dos TBJs. (b) Circuito para cálculo das resistências equivalentes de circuito aberto.
De modo similar, Q2 é semelhante ao circuito da Fig. 6.49b, porém com RB rb2 e RE ro1. Podemos,
então, aproveitar os resultados desenvolvidos previamente e escrever,
(6.99)
em que
(6.100)
Agora é uma questão simples de aplicar a Equação (6.80) para estimar a f3 dB para o “cascode” bipolar.
EXEMPLO 6.20
Determinou-se que o amplificador EC do Exemplo 6.15 tem f3 dB 1,53 MHz com Rsig 1 k e
RC 5 k . O que acontece se introduzirmos um buffer entre o amplificador e RC via um estágio BC
implementando, assim, um par “cascode”? Compare e comente. (Para simplificar, assuma parâmetros
dos TBJs idênticos, ␤0 200, rb 200 , gm 1(26 ), r␲ 5,2 k , ro 50 k , C␲ 12 pF, C␮
0,5 pF e Cs 1 pF. Também assuma r␮ .)
Solução
Aplicando a Equação (6.97) com aproximações apropriadas, obtemos
Observamos imediatamente que, com uma resistência de coletor equivalente tão pequena, Q1 vai forne-
cer um ganho de tensão muito pequeno, resultando em um multiplicador de Miller também muito pe-
queno para C␮1. Com os dados do problema, esse ganho é vx vb1 gm1Rx 29,526 1,13 V/V,
indicando um multiplicador de Miller de pouco mais do que 2. Assim, antecipamos uma faixa de
passagem mais larga para o par EC-BC em comparação ao amplificador EC básico do Exemplo 6.15.
Usando as Equações (6.98) até (6.100), calculamos imediatamente
R␲1 975 R␮1 2111 Rs1 29,5
R␲2 26 R␮2 5 k Rs2 5 k

Com as resistências em k (103) e as capacitâncias em pF (1012), as constantes de tempo estarão em
ns (109),
Em comparação com o amplificador EC básico do Exemplo 6.15, o par “cascode” é muito menos
afetado pelo efeito Miller. De fato, a constante ␶␮1 é agora bastante pequena e os principais elementos
responsáveis pela limitação da faixa de passagem são C␲1 e Cs2.
䊉
EXEMPLO 6.21
Investigue o caso-limite em que o circuito “cascode” do Exemplo 6.20 é terminado em uma carga de
fonte de corrente ideal, de modo que RC → . Compare as duas situações, verifique com o PSpice e
comente.
Solução
Fazer RC → na Equação (6.97) aumenta Rx para
Rx ro1 //(rb2 r␲2) 50//(0,2 5,2) 4,87 k
Esse aumento não tem efeito sobre R␲1, mas eleva R␮1 e Rs1. Usando novamente as Equações (6.98) até
(6.100) obtemos
R␲1 975 R␮1 188 k Rs1 4,87 k
Também, adaptando a Equação (4.11) para este caso, encontramos, para rb desprezível,
Com o coletor de Q2 terminado em um circuito aberto ca, temos agora

R␲2 r␲2 //(rb2 ro1) 4,95 k
Finalmente,
Observamos que fazer RC → aumenta Rx significativamente, fazendo Q1 fornecer um ganho

muito maior: vx vb1 gm1Rx 487026 187 V/V. Consequentemente, temos agora um multi-
plicador de Miller de 188, que eleva ␶␮1 de cerca de 1 ns para 94 ns. O outro efeito importante de fazer
RC → é o aumento acentuado na resistência de saída Ro, de 5 k para 9,1 M . Ao elevar o ganho
sem carga a0, isso também reduz a frequência de pólo f3 dB proporcionalmente.
Usando o circuito do PSpice da Fig. 6.54 obtemos os gráficos de frequência da Fig. 6.55. É evi-
dente que no limite em que RC → os principais responsáveis pela limitação da faixa de passagem são
C␮2 e Cs2 que estabelecem um pólo dominante em
rb2 C 2 Vo
200 0,5 pF
0 gm2
r 2 C 2 ro2 Cs RC
5,2 k 12 pF 50 k 1 pF 5 k

38,5 mA/V
X
Rsig rb1 C 1 0
Vsig 1,0 k 200 0,5 pF

1 Vca
gm1
r 1 C 1 ro1 Cs1
0 Vcc 5,2 k 12 pF 50 k 1 pF

0 38,5 mA/V
FIGURA 6.54 Circuito do PSpice para visualizar o gráfico do ganho versus a frequência para o amplificador
EC-BC.
120
RC
Ganho a (dB)
80
RC 5 k
40
0 RC 5 k ⇒ a0 43,8 dB, f3 dB 10,2 MHz

103 104 105 106 107 108
RC ⇒ a0 109 dB, f3 dB 11,4 kHz
Frequência f (Hz)
FIGURA 6.55 Gráficos de ganho para o amplificador EC-BC do Exemplo 6.20 (RC 5 k ) e do Exemplo
6.21 (RC ).
O “cascode” MOS
A Fig. 6.56a mostra o equivalente ca da configuração “cascode” MOS, juntamente com todas as capaci-
tâncias que influenciam a resposta em frequência. Queremos estimar a frequência de 3 dB via análise
da CTCA. Como no caso bipolar, o nó nomeado como Vx desempenha um papel importante nesse cir-
cuito, então vamos começar encontrando a resistência equivalente de circuito aberto Rx entre esse nó e
o terra. Com referência à Fig. 6.56b, observamos que Rx Rd1 //Rs2, em que Rd1 e Rs2 são as resistências
obtidas olhando para o dreno de M1 e para a fonte de M2, respectivamente. A primeira é simplesmente ro1
e a última é obtida adaptando a Equação (4.40a) para este caso. O resultado pode ser escrito como
(6.101)
RD
RD
Vo
Rgd2 Rdb2
Cgd2 Cdb2
M2 M2
Cgs2
Rgs2 Rx
Vx
Rgd1 Rdb1
Cgd1 Cdb1
Rsig Rsig
M1 M1
Vsig

Cgs1
Rgs1
(a) (b)
FIGURA 6.56 (a) A configuração “cascode” MOS, com todas as capacitâncias parasitas relevantes explicita-
mente mostradas fora dos FETs. (b) Circuito para cálculo das resistências equivalentes de circuito aberto.
(Observe que, para RD → 0, temos Rx 1(gm2 gm2), enquanto, para RD → , temos Rx ro1.) Em
seguida, usando inspeção e adaptando a Equação (6.81) para este caso, escrevemos
Rgs1 Rsig Rgd1 Rsig Rx gm1RsigRx Rdb1 Rx (6.102)
Finalmente, usando novamente inspeção e adaptando a Equação (4.41) para este caso, escrevemos
Rgs2 Rx Rgd2 RD //[ro1 ro2 (gm2 gmb2)ro1ro2] Rdb2 Rgd2 (6.103)
Agora basta aplicar a Equação (6.80) para estimar a frequência de 3 dB do “cascode” MOS.
EXEMPLO 6.22
(a) Encontre o produto |a0| f3 dB de um amplificador FC implementado com um MOSFET tendo
gm 1,0 mA/V, ro 25 k , Cgs 100 fF e Cgd Cdb 20 fF. Assuma que o circuito é alimen-
tado por uma fonte com Rsig 10 k e é terminado em uma carga de fonte de corrente ideal, de
modo que RD e o ganho de baixa frequência coincide com o ganho intrínseco.
(b) Repita, porém para o caso em que um buffer, via estágio PC, é introduzido entre o estágio FC e
a carga ativa, implementando, assim, um par “cascode”. Compare e comente. (Para simplificar,
assuma parâmetros idênticos para os dois FETs. Também assuma 2 0,1.)
Solução
(a) O amplificador FC simples tem um ganho intrínseco de baixa frequência de
a0 gmro 1 25 25 V/V 28 dB.
Usando inspeção e adaptando a Equação (6.81), escrevemos
Rgd Rsig ro gmRsigro 10 25 1 10 25 285 k
Com as resistências em k (103) e as capacitâncias em fF (1015), as constantes de tempo estarão

em ps (1012),
Finalmente, a0 f3 dB 25 22 550 MHz.

(b) O cascateamento vai elevar o ganho intrínseco para
a0 gm1ro1[1 (gm2 gmb2)ro2] 25(1 1,1 25)
712,5 V/V 57 dB
Para aplicar o método da CTCA, observamos que, com uma carga de fonte de corrente ideal,
temos RD , de modo que a Equação (6.102) fornece Rx ro1 25 k . Usando inspeção,
juntamente com as Equações (6.102) e (6.103), temos agora
Rgs1 10 k Rdb1 Rgs2 25 k Rgd1 285 k
Rgd2 Rdb2 737,5 k

Com as resistências em k (103) e as capacitâncias em pF (1012), as constantes de tempo estarão

em ns (109),
Temos agora a0 f3 dB 712,5 4,1 2,9 GHz. O cascateamento elevou a0, enquanto re-
duziu f3 dB. No entanto, o produto dessas duas grandezas ainda é maior do que no item (a). Os
principais responsáveis pela limitação da faixa de passagem agora são Cgd2 e Cdb2, que formam
um pólo com a alta resistência de saída Ro da estrutura do “cascode”.
(c) Usando um circuito do PSpice do tipo da Fig. 6.54, obtemos os gráficos da Fig. 6.57, que estão
em excelente concordância com os cálculos manuais.
60
CS-CG
40
Ganho a (dB)
20
CS
20 CS: a0 28 dB, f3 dB 22,3 MHz

103 104 105 106
CS-CG: a0 57 dB, f3 dB 4,1 MHz
Frequência f (Hz)
FIGURA 6.57 Gráficos de ganho para os amplificadores FC e FC-PC do Exemplo 6.22.

䊉
Resumimos as vantagens do “cascateamento” afirmando que os estágios EC/FC Q1/M1 superam

suas desvantagens inerentes devidas ao efeito Miller delegando a tarefa de amplificação de tensão para
os estágios BC/PC, Q2 /M2, que são inerentemente muitos mais rápidos, já que são imunes ao efeito
Miller. O resultado é um aumento significativo no produto ganho-faixa de passagem.
6.9 RESPOSTAS EM FREQUÊNCIA E TRANSITÓRIA DE AOPS

A maioria dos amplificadores operacionais é projetada para um ganho que é dominado por um pólo
de baixa frequência único (a razão, a ser investigada em detalhes no Capítulo 7, é evitar possíveis
oscilações em operação de realimentação negativa). Para o tradicional amplificador operacional com
realimentação de tensão da Fig. 6.58a, o ganho a(jf) apresenta o perfil de frequência da Fig. 6.58b e
assume a forma matemática
(6.104)
em que Vo, Vp e Vn são as transformadas de Laplace dos pequenos sinais vo, vp e vn, ao é o ganho cc e fb é
a frequência de pólo dominante. O ganho é aproximadamente constante até fb. Em fb ele é 3 dB abaixo
de seu valor cc. Acima de fb, ele diminui com a frequência em uma taxa uniforme de 20 dB/dec até
兩 a( jf )兩 (dB)
a0
3 dB 20 dB/dec
Vn
a( jf ) Vo
0 f (dec)
Vp –
fb ft
(a) (b)
FIGURA 6.58 A resposta em frequência de um AOP com realimentação de tensão e um pólo dominante.
cair para unidade, ou 0 dB, na frequência de transição ft. Explorando a propriedade de constância do
produto ganho-faixa de passagem (GBP), escrevemos a0 fb 1 ft. Consequentemente, um AOP de
pólo dominante tem um GBP constante,
GBP ft a0 fb (6.105)
A resposta em frequência de um AOP é facilmente visualizada por meio do PSpice, como de-
monstrado na Fig. 6.59 para o caso do AOP 741. Usando o recurso de cursor do PSpice no gráfico de
módulo, encontramos ao 105,3 dB, fb 5,2 Hz e ft 871 MHz. Acima de ft, a taxa de decrescimento
aumenta, indicando a presença de raízes adicionais. (Raízes de ordem superior serão abordados de
forma mais detalhada no Capítulo 7.)
Vamos agora investigar como o pólo dominante é estabelecido nos três AOPs representativos
discutidos no Capítulo 5, o amplificador 741 bipolar e os amplificadores CMOS de dois estágios e
“cascode” dobrado.
• A Fig. 6.60 mostra a porção do AOP 741 envolvida na compensação de frequência. O objeti-
vo é estabelecer um pólo dominante em uma frequência fb suficientemente baixa para forçar o
ganho a cair para unidade antes que o defasamento introduzido pelos pólos de ordem superior
desestabilize o AOP em operação de realimentação negativa. Esse pólo é obtido colocando uma
capacitância pequena Cc (30 pF) através do segundo estágio e aproveitando o efeito Miller para
atingir o valor efetivo muito maior necessário para estabelecer esse pólo de baixa frequência.
Como Cc é suficientemente pequena para ser fabricada na própria pastilha (chip), o 741 é dito
ser compensado internamente. (Na verdade, o 741 foi o primeiro AOP nessa categoria, enquanto
amplificadores anteriores tinham que ser compensados externamente pelo usuário. Depois que a
110
80
Ganho a (dB)
40
VCC (15 V)
3
7 0
6
Vi
A741 Vo
2
– RL
4 40
2 k 1 10 102 103 104 105 106 107
0 0 VEE (–15 V)
0 Frequência f (Hz)
(a) (b)
FIGURA 6.59 Utilização do macro modelo do 741 disponível na biblioteca do PSpice para traçar a resposta
em frequência.
VCC
Q13
Cc
30 pF
VCC
vO2
vI2 Q16 Req
Q17

R9 Ro1 Ri2 Ro2 Ri3
R8 vi2 Gm2vi2
50 k 6,12 M 4,63 M 81,3 k 9,33 M
100 –
1
Gm2
VEE 161
FIGURA 6.60 O segundo estágio do AOP 741 e seu equivalente ca para o cálculo da resistência Req vista pelo ca-
pacitor de compensação de frequência Cc.
compensação interna se tornou uma realidade tecnológica, o AOP rapidamente se popularizou,

tornando-se o CI analógico mais utilizado.)
Utilizando a análise da CTCA, obtemos
em que Req é a resistência equivalente vista por Cc. Essa resistência é apresentada no equivalente
ca mostrado à direita. Tomando vantagem da semelhança desse equivalente com aquele da Fig.
6.44a, adaptamos a Equação (6.81) e escrevemos
Req (Ro1 //Ri2) (Ro2 //Ri3) Gm2(Ro1 //Ri2)(Ro2 //Ri3)
Substituindo os valores mostrados, obtemos
Alternativamente, podemos considerar fb como decorrente da interação entre a resistência do

nó de entrada Ro1 //Ro2 e a capacitância de Miller CM [1 Gm2(Ro2 //Ri3)]Cc. Com Ro1 //Ro2
6,12//4,63 2,64 M e Gm2(Ro2 //Ri3) [(0,0813//9,33)161]106 500 V/V, obtemos CM
(1 500) 30 pF 15 nF. É evidente que, se não fosse o efeito Miller, que faz Cc parecer 501
vezes maior, a compensação interna seria inviável, uma vez que, na prática, um capacitor de 15
nF não poderia ser fabricado na pastilha (chip).
Na Equação (5.22), calculamos a0 241 103 V/V, de modo que ft a0 fb 241
10 3
4 1 MHz. As folhas de dados de fabricantes (que você pode procurar na Internet) for-
necem a0 200 103 V/V, fb 5 Hz e ft 200 103 5 1 MHz. A discrepância entre os
valores calculados e aqueles das folhas de dados decorre principalmente dos valores assumidos
para ␤0 e VA no curso de nossos cálculos manuais.
VDD
M6
VDD
M8
M6
vO
Req
Cc M4 Cc vo
vI2 vO
Ro Cc
M5 M10
Ro1 vgs5 gm5vgs5 Ro2

VSS VSS
(a) (b)
FIGURA 6.61 Porções dos AOPs CMOS (a) de dois estágios e (b) “cascode” dobrado envolvidas na compensa-
ção de frequência, juntamente com os equivalentes ca mostrando a resistência ca vista pela capacitância de
compensação.
• A Fig. 6.61a mostra a porção do AOP CMOS de dois estágios envolvida na compensação de
frequência (a resistência Rc que aparece na Fig. 5.13 foi ignorada porque Rc Req). Como no
741, esse amplificador é estabilizado via compensação de Miller, então
em que Req é a resistência equivalente vista por Cc.
Req Ro1 Ro2 gm5 Ro1 Ro2
• A Fig. 6.61b mostra a porção do AOP CMOS “cascode” dobrado envolvida na compensação
de frequência. Essa configuração difere dos dois amplificadores que acabamos de investigar por-
que o pólo dominante é estabelecido pela resistência de saída Ro e pela capacitância do nó de
saída Cc como
Aqui, Cc é a soma das capacitâncias associadas aos drenos de M4 e M8 e qualquer capacitância de

carga externa CL. Além disso, pela Equação (5.39),
Ro [(gm6 gmb6)ro6 ro8]//[(gm4 gmb4)ro4(ro2//ro10)]
Analisando o esquemático do “cascode” dobrado da Fig. 5.16, esperamos pólos adicionais

devido às capacitâncias parasitas dos outros nós ao longo do caminho do sinal. No entanto,
cada um desses nós apresenta uma resistência equivalente da ordem de 1/(gm gmb), que é
muito menor do que Ro, de modo que o pólo do nó de saída domina a resposta em frequência.
Essa é a razão pela qual o “cascode” dobrado frequentemente é considerado como um AOP
de estágio único!
EXEMPLOS 6.23
(a) Para o AOP CMOS de dois estágios do Exemplo 5.2, encontre fb e ft se Cc 3 pF.
(b) Repita, porém para o AOP CMOS “cascode” dobrado do Exemplo 5.4, se Cc 2,5 pF.
Solução
(a) Do Exemplo 5.2, temos a0 2.844 V/V, Ro1 ro2 //ro4 400//200 133 k , Ro2 ro5 //ro6
100//200 66,7 k e gm5 2 0,10,25 1(1,25 k ). Assim, escrevemos Req 133
66,7 133 66,71,25 7,31 M , e, então,
(b) Do Exemplo 5.4 temos ao 2.088 V/V e Ro 5,22 M , então
A resposta transitória
Amplificadores operacionais são caracterizados nos domínios da frequência e do tempo. Uma impor-
tante característica no domínio do tempo é a resposta transitória, que mostra como um AOP responde
a um sinal aplicado a sua entrada, geralmente um degrau de tensão. O circuito normalmente utilizado
é o seguidor de tensão de ganho unitário da Fig. 6.62a, porque essa é a configuração mais difícil de
estabilizar, conforme veremos no Capítulo 7. Para facilitar a análise do transitório, considere os cir-
cuitos simplificados da Fig. 6.63, em que o segundo estágio e a capacitância de compensação foram
combinados juntos para formar um integrador. Desde que o ganho a2 nesse estágio seja suficiente-
mente alto, o terminal de entrada do integrador vai aproximar um terra virtual, de modo que temos
Ccd(vO 0)dt iC , ou
(6.106)
Sejam as seguintes considerações:

• Em regime permanente cc, ambos os circuitos produzem iC 0 e vO vI. Além disso, a corrente de
polarização do estágio de entrada I1 se divide igualmente entre as duas metades do par diferencial.
• Aplicar um degrau de tensão positivo na entrada vai tornar Q2 /M2 menos condutivo, de modo
que uma maior porção de I1 vai ser desviada para Q1 /M1 e, posteriormente, replicada na entrada
do integrador pelo espelho de corrente. Isso resulta em iC 0 e faz com que Cc carregue confor-
(V)
vI
Vm

a vO
vI – vO

0 t (s)
0 ( Cc Gm1)
(a) (b)
FIGURA 6.62 (a) Seguidor de tensão e (b) resposta transitória para pequenos sinais para um AOP de pólo
dominante.
VCC VDD
I1 I1
vN vP vN vP
Q1 Q2 M1 M2
v v
I I
Cc Cc
iC iC
Q3 Q4 M3 M4
– –
a2 1 vO a2 vO

VEE VSS
(a) (b)
FIGURA 6.63 Equivalentes simplificados (a) do AOP 741 e (b) do AOP CMOS de dois estágios (o AOP CMOS
“cascode” dobrado é similar, com a exceção de que não há segundo estágio e a capacitância Cc está conectada
ao terra).
me a Equação (6.106). Desde que a amplitude do degrau Vm seja suficientemente pequena, po-
demos usar a aproximação de pequenos sinais para escrever iC Gm1(vP vN) Gm1(Vm vO),
em que Gm1 é a transcondutância do estágio de entrada. Substituindo na Equação (6.106) e
rearranjando, temos
(6.107)
em que
(6.108)
Lembre, dos cursos básicos de circuitos, que a solução para a equação diferencial anterior é uma
exponencial transitória governada pela constante de tempo ␶. Para vO 0, a Equação (6.107) se
reduz para ␶dvO dt Vm, indicando uma inclinação inicial de dvO dt Vm ␶ (veja a Fig. 6.62b).
Quando o transitório se extingue, vO se estabiliza em Vm.
• Podemos obter uma expressão alternativa mais esclarecedora para ␶ observando que, para f ft,
temos
Porém, também temos Vo( j ft ) a( j ft ) (Vp Vn) (1j) (Vp Vn), de modo que
Gm1(2␲ftCc) 1. Combinando com a Equação (6.108), obtemos
(6.109)
Isso fornece uma relação entre o parâmetro ft do domínio da frequência e o parâmetro ␶ do domí-
nio do tempo. O AOP 741 tem ␶ 1(2␲ 106) 159 ns.
Limitação pelo slew-rate (SR) ou taxa máxima da variação da tensão de saída

Se aumentarmos Vm, a aproximação de pequenos sinais deixa de ser válida. Isso ocorre porque a ca-
racterística de iC em função da diferença vP vN toma a forma de s da Seção 4.5, de modo que a
resposta transitória se torna uma exponencial lenta. Ainda assim, vO vai se estabilizar em Vm quando
o transitório se extinguir. Para Vm suficientemente grande, toda a corrente I1 vai ser desviada para Q2 /
M2, de modo que iC vai saturar em iC(max) I1, fazendo vO crescer na máxima taxa possível. Essa taxa
é chamada de taxa máxima da variação da tensão de saída ou slew-rate* (SR) e é expressa em V/␮s.
(6.110)
O AOP 741 tem I1 19 ␮A, de modo que SR (19 ␮A)(30 pF) 0,633 106 V/s 0,633 V/␮s,
que está bastante próximo ao valor mais conservativo de folha de dados de 0,5 V/␮s.
É de interesse conhecer a amplitude do degrau Vm(início) que marca o início da limitação pelo slew-rate.
Isso ocorre para Vm(início) /␶ SR ou Vm(início) SR/(2␲ft). O 741 tem Vm(início) 0,5 106/(2␲106) 80 mV.
Exercício 6.6
Encontre ␶, SR e Vm(início) para os amplificadores CMOS (a) de dois estágios e (b) “cascode” dobrado
do Exemplo 6.23. Assuma I1 100 ␮A para ambos os circuitos.
Resposta: (a) 7,73 ns, 33,3 V/␮s, 257 mV; (b) 6,24 ns, 40 V/␮s, 250 mV.
Podemos visualizar facilmente respostas transitórias via PSpice. O circuito da Fig. 6.64a usa o
macro modelo do 741 disponível na biblioteca do PSpice para exibir a resposta a um degrau de entrada
com Vm 10 mV. Lembre, da Fig. 5.2, o estágio de entrada diferencial do 741 envolve quatro junções
base-emissor, de modo que cada junção é submetida a um degrau de 10/4 2,5 mV, o que é bastante
adequado para a aproximação de pequenos sinais. A resposta real, mostrada na Fig. 6.64b, difere um
pouco da forma exponencial prevista pela análise baseada em um único pólo e também apresenta uma
ultrapassagem (overshoot). Isso é devido à presença de frequências de pólo adicionais acima de ft, de
acordo com a Fig. 6.59 (mais detalhes no Capítulo 7).
Usando a regra prática dos 60 mV, podemos afirmar que aumentar Vm para 2 60 120 mV
vai fazer a corrente de um lado do estágio diferencial dez vezes maior do que a do outro lado, levan-
do, assim, o 741 para a iminência do limite de slew-rate. A resposta ao pulso ilustrada na Fig. 6.65a
12 vI
10
8
VCC (15 V)
(mV)
6 vO
3
7 4
6
A741 vO
vI 2
2
– 4 RL 0
2 k
0 0 0,2 0,4 0,6 0,8 1,0 1,2 1,4
VEE (–15 V)
0 Tempo ( s)
(a) (b)
FIGURA 6.64 (a) Circuito do PSpice para exibir as respostas transitórias do 741. (b) Resposta a um degrau
de pequeno sinal.
* N. de T.: O uso do termo em inglês, ou seja, “slew-rate”, é consagrado no meio técnico nacional.
10
1,0
vO
SR SR vO
(V)
(V)
0,5 0
vI
vI
0
10
0 5 10 15 0 50 100
Tempo ( s) Tempo ( s)
(a) (b)
FIGURA 6.65 Respostas limitadas pelo slew-rate do seguidor 741 para (a) um pulso e (b) uma senóide.
é baseada em Vm 1,0 V, uma sobrealimentação convincentemente elevada. Consequentemente, vO

cresce a uma taxa constante de cerca de 0,5 V/␮s, demorando cerca de 2 ␮s para se aproximar do pa-
tamar de 1 V. Quando vO se aproxima do patamar, o AOP deixa de apresentar a limitação de slew-rate
e vO completa a última parte do transitório na forma de pequenos sinais, de acordo com a Fig. 6.64b.
A limitação de slew-rate é uma forma que distorção não linear que limita a faixa de frequência
útil para operação de grandes sinais. Essa distorção é ilustrada na Fig. 6.65b para o caso de uma entra-
da senoidal
vI Vm sen(2␲ft)
com Vm 10 V e f 15 kHz. A inclinação de uma senóide é mais acentuada nas passagens por 0 V,
em que temos
Se quisermos evitar a limitação pelo slew-rate, essa inclinação deve ser menor do que o slew-rate
2␲f Vm SR (6.111)
Por exemplo, um AOP 741 com Vm 10 V requer que sua frequência f atenda à condição
A Fig. 6.65b mostra o efeito de exceder o limite anterior com f 15 kHz ( 8 kHz). É evidente que, assim
que a inclinação de vI excede o SR, vO deixa de seguir vI e cresce ou diminui em uma taxa fixa de 0,5 V/
␮s. Podemos evitar a limitação pelo slew-rate reduzindo f para 8 kHz ou menos enquanto mantemos Vm
10 V, ou reduzindo Vm adequadamente enquanto mantemos f 15 kHz. De fato, a partir da Equação
(6.111), podemos encontrar Vm SR(2␲f ) (0,5106)(2 15 103) 5,3 V. De modo similar,
se desejamos que o seguidor 741 forneça uma onda senoidal sem distorções ao longo de toda a faixa de
áudio, cujo limite superior é f 20 kHz, devemos garantir que Vm (0,5106)(2␲ 20 103) 4 V.
Expressões alternativas para o slew-rate

Combinando as Equações (6.108) até (6.110), podemos expressar o slew-rate na forma alternativa a
seguir, que nos permite obter algumas conclusões adicionais
(6.112)
em que ft é a frequência de transição do AOP, Gm1 é a transcondutância do par de entrada diferencial e

I1 é a corrente de polarização do par. No caso de AOPs CMOS, usamos Gm1 2(I12)VOV1 I1VOV1
para obter uma outra forma alternativa,
SRCMOS 2␲VOV1 ft (6.113)
Sejam as seguintes observações:

• Seja bipolar ou CMOS, um AOP com uma ft elevada provavelmente apresentará também um
elevado SR.
• O projetista de CIs pode elevar o SR elevando I1, de modo a carregar/descarregar Cc mais rapi-
damente. O preço é uma maior dissipação de potência e, no caso bipolar, uma maior corrente de
polarização de entrada IB (I1 /2␤F).
• O projetista de CIs pode elevar o SR reduzindo adequadamente a transcondutância do par de
entrada diferencial, via degeneração ou outras formas (veja, por exemplo, o Problema 5.11). A
conhecida transcondutância menor de FETs em comparação a do TBJs vem como uma “benção”
nesse caso, uma vez que ela auxilia a alcançar slew-rates mais elevados. O preço de uma trans-
condutância reduzida é um menor ganho de tensão.
• No caso de AOPs CMOS, o projetista de CIs pode elevar o SR aumentando a sobretensão de con-
dução VOV1 do par de entrada diferencial (outra forma de exprimir um baixo valor de Gm1). Essa é
outra razão pela qual é dada preferência para MOSFETs canal p no par diferencial: para dimen-
sões e condições de polarização similares, a menor mobilidade das lacunas em comparação aos
elétrons faz VOVp duas ou três vezes maior do que VOVn.
Amplificadores de realimentação de corrente

O circuito amplificador de realimentação de corrente (CFA) da Fig. 5.39 mostra a presença de vários
nós internos de baixa resistência juntamente com um único nó de alta resistência, denotado como nó
C. Podemos antecipar que a resposta em frequência será dominada pelo pólo associado com esse nó.
Denotando a capacitância parasita total desse nó para o terra como Ceq, como ilustrado na Fig. 6.66a,
temos Vo z(s)In, em que z(s) Req //[1(sCeq)]. Expandindo e fazendo s → j2␲␻, encontramos facil-
mente o ganho do CFA como
(6.114)
VCC
Q5 Q7
z( jf )
In In
Vp 1 Vn C 1 Vo 兩 z( jf )兩 (dec)
Req Ceq
Req
Q10 Q8 1 dec/dec
f (dec)
VEE fb
(a) (b)
FIGURA 6.66 A resposta em frequência de um AOP de realimentação de corrente (CFA).

em que Req representa o valor cc de ganho e

(6.115)
representa a frequência na qual o ganho cai para ( 70,7%) de seu valor de baixa frequência.
Acima de fb, o ganho cai de uma década de resistência ( ) para cada década de frequência (Hz),
ou de 1 década/década, como mostrado. Como z tem dimensões de impedância, esse parâmetro
também é referenciado como ganho de transimpedância e o CFA referenciado como amplificador
de transimpedância.
Observamos que a corrente aplicada em Ceq no início de um degrau em Vp depende da resistência
externa na qual o nó Vn é terminado assim como do valor do degrau. Consequentemente, não há efeitos
de saturação em CFAs e, portanto, não há limitação pelo slew-rate. Por exemplo, com Ceq 1 pF e
In 1 mA, a inclinação inicial é dVo /dt 103/1012 109 1.000 V/␮s. Para apreciarmos plenamen-
te as vantagens dinâmicas do CFA, precisamos investigar sua resposta em frequência em operação de
realimentação negativa, tópico que será abordado no Capítulo 7.
6.10 TRANSITÓRIOS EM CHAVEAMENTO DE DIODOS

Até agora, assumimos que os diodos ligam ou desligam instantaneamente. No entanto, uma junção pn
real demora um intervalo de tempo para mudar de um estado para o outro, porque carga deve ser trans-
ferida para dentro ou para fora do dispositivo a fim de efetuar a mudança de estado, e as transferências
de carga não ocorrem instantaneamente. O comportamento transitório de uma junção pn é governado
pela equação de controle de carga
(6.116)
em que iD é a corrente do diodo, Qj é a carga da capacitância da junção Cj e QF é a carga minoritária em

excesso na polarização direta. Conceitualmente, a corrente iD fornecida para um diodo no modo direto
(a) carrega a capacitância Cj, (b) acumula a carga em excesso QF e (c) mantém a carga QF acumulada
até então. Após todos os transitórios se extinguirem, o diodo atinge seu regime permanente cc, em que
iD QF /␶F. Consequentemente, a constante de tempo ␶F representa a razão QF /iD no regime permanen-
te em modo direto.
Lembre-se de que a maioria das junções reais são fabricadas com um lado muito mais fortemen-
te dopado do que o outro. Para uma junção com NA ND podemos aproximar QF Qp; além disso,
␶F ␶p Lp2 Dp no caso de diodos de base longa e ␶F Wn2 (2Dp) no caso de base curta (veja as Figs.
1.43 e 1.45). De modo similar, para uma junção com ND NA, temos QF Qn e ␶F ␶n Ln2 Dn para
um diodo de base longa e ␶F Wp2 (2Dn) para um diodo de base curta. No caso de base longa, ␶F é
chamado de tempo de recombinação médio de portadores minoritários ou de tempo de vida médio de
portadores minoritários, enquanto, no caso de base curta, ele é chamado de tempo de transito médio de
portadores minoritários e é detonado como ␶T (esse é também o símbolo usado pelo PSpice).
A Fig. 6.67 mostra um circuito do PSpice para exibir as características de mudança de estado
de um diodo tendo os parâmetros mostrados na tabela. A Fig. 6.68 mostra todas as formas de onda
relevantes para o caso em que a fonte de alimentação é variada de VR ( 2 V) para VF (5 V) em t
t0 0 ns e de volta para 2 V em t t2 50 ns, com o diodo em regime permanente antes de t t0.
• Logo após a borda de subida de vS ainda não há carga em excesso QF, de modo que a Equação
(6.116) simplifica como
(6.117)
R vD
4,3 k
iD
vS D

Is 2 fA, n 1, T 10 ns,
Cj0 2,5 pF, 0 0,8 V, m 0,33
0
FIGURA 6.67 Circuito do PSpice para visualizar os transitórios de chaveamento (comutação) de um diodo
de junção pn.
VF
5
vS
Entrada vS (V)
0
VR VR
2
0 10 20 30 40 50 60 70 80 90 100
1
Tensão do diodo vD (V)
EOC EOC
0 vD
1
tS
2
t0 t1 10 20 30 40 t2 t3 70 80 90 100
2
iD
Corrente iD (mA)
IF
1
0
IR
1
0 10 20 30 40 50 60 70 80 90 100
10
Carga QF (pC)
QF
0
10
0 10 20 30 40 50 60 70 80 90 100
Tempo (ns)
FIGURA 6.68 Formas de onda relevantes para o circuito da Fig. 6.67.

indicando que, inicialmente, toda a corrente iD vai em direção ao carregamento de Cj. À medida
que Cj carrega, vD aumenta até que o diodo atinge a fronteira de condução (EOC) no instante t1
quando vD 0,6 V. Lembre, do Capítulo 1, a capacitância da junção é
(6.118)
em que Cj0 é o valor de Cj para polarização nula, ␾0 é o potencial interno e m é o coeficiente de

gradiente. Como Cj é não linear, seu processo de carregamento é bastante complexo, mas pode-
mos estimar seu tempo de carregamento t1 t0 (t1) aproximando a Equação (6.117) como
em que iD(média) é a média de iD(t0) [5 (2)]4,3 1,63 mA e iD(t1) (5 0,6)4,3

1,02 mA, isto é, iD(média) (1,63 1,02)/2 1,3 mA e vD vD(t1) vD(t0) 0,6 (2)
2,6 V. Fazendo a aproximação grosseira Cj(eq) Cj0 2,5 pF (veja o Problema 6.49 para uma
estimativa melhor), obtemos t1 2,5 1012 2,6(1,3 103) 5 ns. Esse valor está em boa
concordância com t1 4,77 ns que é o valor obtido utilizando o recurso de cursor do PSpice.
• Após t1, o diodo é levado da EOC (vD 0,6 V) para condução plena (vD 0,7 V), e é nesse mo-
mento que QF entra em jogo. A variação em vD de 0,6 V para 0,7 V é pequena o suficiente para
que possamos ignorar o termo dQj /dt e simplificar a Equação (6.116) como
(6.119)
em que IF (VF VD(on))R (5 0,7)4,3 1 mA. A solução dessa equação é um aumento

exponencial de QF, governado pela constante de tempo ␶F ␶T 10 ns e tendendo assintotica-
mente para o valor de regime permanente
QF(ss) ␶F IF 10 109 103 10 pC
O acúmulo de QF é ilustrado na Fig. 6.69a para o caso de um diodo de base longa com NA
ND de modo que QF Qp. Lembre-se de que IF define a inclinação inicial da concentração de
lacunas em excesso na região n e a área define a própria Qp. Consequentemente, todas as curvas
apresentam a mesma inclinação em x xn e a área cresce exponencialmente com o tempo.
• Após a borda de descida de vS no instante t2 50 ns, precisamos remover a carga armazenada QF
se quisermos trazer o diodo de volta para a fronteira de condução, agora mais apropriadamente
chamada de fronteira de corte (EOC). A remoção de carga é governada pela equação
(6.120)
em que IR (VR VD(on))R (2 0,7)4,3 0.62 mA. A solução para essa equação é um
decaimento exponencial de QF, novamente governado pela constante de tempo ␶F ␶T 10 ns e
tendendo assintoticamente em direção ao valor (fictício) de regime permanente
QF() ␶F IR 10 109 (0,62)103 6,2 pC
O decaimento se mantém até o instante t3, em que QF vai a zero (daí a razão para chamar QF()
de valor fictício). Para encontrar o intervalo de tempo tS t3 t2, adequadamente chamado de
tempo de armazenamento, usamos
pn(x) pn(x)
pn(xn) pn(xn)
Aumentando t
pn0 pn0
0 x 0 x
0 xn 0 xn Diminuindo t
(a) (b)
FIGURA 6.69 Distribuições de lacunas minoritárias durante (a) o armazenamento e (b) a remoção da carga
de lacunas Qp.
isto é,
(6.121)
Para este caso, tS (10 ns) ln[(1 0,62)0,62] 9,6 ns. Esse valor está de acordo com o valor
obtido via PSpice de 9,5 ns. A remoção de QF está ilustrada na Fig. 6.69b, em que observamos
que a inclinação inicial é agora definida pela corrente IR, que é negativa.
• Depois que toda carga armazenada foi removida, o diodo vai “reconstituir” o transitório de ten-
são inicial, porém em sentido inverso. Se Cj fosse linear, o transitório inverso seria uma expo-
nencial transitória de 0,6 V para 2 V governada pela constante de tempo ␶ RCj. Na prática,
esse transitório é uma pseudoexponencial, um pouco mais lenta no início em que Cj 2Cj0, mas
que fica mais rápida à medida que Cj diminui em polarização inversa, em que Cj Cj0.
Analisando as formas de onda de vD e iD, observamos que o diodo começa a conduzir imediata-
mente quando o ligamos. No entanto, quanto tentamos desligá-lo, ele permanece ligado por tS nano-
segundos. Durante esse tempo, ele funciona como uma bateria de ~0,7 V e a corrente reversa, longe
de cair instantaneamente para zero como seria no caso de um diodo ideal, permanece em IR (|IR| 0),
como confirmado pela forma de onda de iD. É evidente que o tempo de armazenamento tS pode ser um
problema, especialmente em aplicações de alta velocidade.
De acordo com a Equação (6.120), tS depende do parâmetro intrínseco da junção pn ␶F, assim
como das alimentações IF e IR fornecidas pelo usuário. Diodos de base curta são preferíveis em apli-
cações de alta velocidade, porque eles têm ␶T ␶F. Também podemos reduzir o termo logarítmico
da Equação (6.121) alimentando o diodo com uma elevada corrente inversa IR para eliminar a carga
armazenada mais rapidamente. No entanto, outras restrições de projeto podem limitar a alimentação
inversa, indicando que o projetista de circuitos deve aprender a conviver com as limitações de tempo
de armazenamento.
EXEMPLO 6.24
Se um diodo tem tS 25 ns com IF 10 mA e IR 2 mA, encontre tS se IF 4 mA e IR 5 mA.
Comente.
Solução
Impondo 25 ns ␶F ln [(10 2)2] obtemos ␶F 14 ns. (Isso fornece um meio de encontrar ␶F expe-
rimentalmente via medições do tempo de armazenamento e da corrente de alimentação.) Agora temos
tS 14 ln [(4 5)5] 8,23 ns. Abaixando IF de 10 mA para 4 mA reduz a quantidade de carga arma-
zenada e aumentando IR de 2 mA para 5 mA elimina a carga armazenada rapidamente. No entanto,

devido à dependência logarítmica, a redução em tS não é tão significativa.
䊉
Diodos de barreira Schottky

Os diodos de barreira Schottky (SBDs) superam a limitação do tempo de armazenamento de junções
pn evitando completamente portadores minoritários. Os dois tipos de diodos são comparados na Fig.
6.70. O diodo monolítico convencional, mostrado na Fig. 6.70a, consiste em uma junção p-n e eletro-
dos metálicos correspondentes, por exemplo, feitos de alumínio (Al). Considere, agora, a junção Al-n
da Fig. 6.70b. Devido à região n levemente dopada (geralmente, ND 1016/cm3), uma região de
cargas espaciais (RCE) com propriedades de retificação se forma logo abaixo do eletrodo de alumínio
(Al). Aplicando uma polarização positiva ao eletrodo Al em relação à região n vai superar a barreira
eletrostática resultante e fazer os elétrons fluir da região n, através da RCE, para o eletrodo Al. Como
a condução é exclusivamente via elétrons, que são os (únicos) portadores de carga no metal Al e são
os portadores de carga majoritários no material n, não há armazenamento de cargas minoritárias em
SBDs (suficientemente adequado, SBDs também são chamados de diodos de portador quente ou de
portador de alta energia em função disso). No entanto, o SBD apresenta uma capacitância de junção
Cj assim como o diodo convencional pn, indicando um comportamento similar quando é ligado de t0
a t1, assim como quando é desligado após t3. Porém, no caso do SBD, t3 coincide com t2 já que tS 0.
SBDs apresentam uma característica exponencial i-v assim como diodos pn, exceto que a corren-
te de saturação de um SBD é cerca de 5 ordens de grandeza maior do que a de um diodo pn de dimen-
sões comparáveis. Usando a regra dos 60 mV/década, concluímos que SBDs têm tipicamente VD(on)
0,7 5 0,06 0,4 V. As vantagens de (a) uma menor queda de tensão e (b) a ausência de efeitos de
armazenamento de portadores minoritários tornam os SBDs preferíveis em relação aos diodos pn em
aplicações como fontes chaveadas e circuito de diodos de alta velocidade. A Fig. 6.70b também mostra
o símbolo de circuito de uso comum para o SBD.
Antes de concluir, observamos que ambas as estruturas da Fig. 6.70 incluem uma junção Al-n
no lado do catodo. Essa junção também resulta na formação de uma RCE abaixo do eletrodo do cato-
do. No entanto, devido à forte dopagem, essa RCE é tão estreita que os elétrons podem facilmente pas-
sar através dela em qualquer direção para formar o que é conhecido como contato ôhmico. Se a região
n estivesse ausente, o eletrodo “catodo” formaria outro SBD com o material n abaixo, resultando em
um par de diodos “costas a costas” que não teria qualquer propósito útil. Como sabemos, contatos ôh-
micos desempenham um papel importante em conexão com o coletor de transistores bipolares, assim
como as cavidades ou poços de transistores CMOS.
Anodo Catodo Anodo Catodo
p n n n
n
(a) (b)
FIGURA 6.70 (a) Estrutura do diodo pn comum e (b) estrutura do diodo de barreira Schottky (SBD).
6.11 TRANSITÓRIOS EM CHAVEAMENTO DE TBJS

A análise de transitórios em TBJs baseia-se fortemente na avaliação de transitórios em diodos da seção
anterior, exceto que o TBJs compreendem duas junções e a análise é, portanto, mais complexa. Quando
usado como uma chave, um TBJ normalmente alterna entre os modos de corte (CO) e saturação (Sat),
com breves transições através do modo ativo direto. Em saturação, ambas as junções estão polarizadas
diretamente; então, esse modo é uma combinação de operação no modo ativo direto (FA) e no modo ativo
reverso (RA). O comportamento transitório do TBJ npn é governado pelas equações de controle de cargas
(6.122)
(6.123)
em que iB e iC são as correntes que entram nos terminais de base e de coletor; QF e QR os excessos de
portadores de carga minoritários na base nos modos FA e RA; Qje e Qjc são as cargas das capacitâncias
base-emissor (BE) e base-coletor (BC) Cje e Cjc (C␮ em análise ca). As constantes de tempo ␶F e ␶BF
são chamadas, respectivamente, de tempo de transição médio e de tempo de vida médio dos portadores
minoritários da base em operação no modo FA. De acordo com a Equação (6.4), o TBJ npn tem
(6.124)
em que WB é a largura da base e Dn é a difusividade do elétron. As duas constantes de tempo são rela-
cionadas como
␶BF ␤F␶F (6.125)
em que ␤F é o conhecido ganho de corrente em modo FA. Terminologia semelhante é válida para as
constantes de tempo ␶R e ␶BR (␤R␶R), exceto que elas se referem à operação em modo RA, em que
o ganho de corrente é ␤R ( ␤F). A Equação (6.122) descreve o efeito das várias cargas sobre iB, en-
quanto que a Equação (6.123) descreve o efeito dessas mesmas cargas sobre iC, indicando uma relação
de causa e efeito entre as duas correntes. Também, uma vez conhecidas iB e iC, podemos encontrar a
corrente de emissor via LKC como iE iB iC.
Embora as equações anteriores possam parecer intimidadoras, vamos usá-las de formas simples
e intuitiva para investigar a resposta de um inversor/uma chave TBJ a um pulso de entrada. Para esse
fim, usamos o circuito do PSpice da Fig. 6.71 para exibir as formas de onda relevantes para o caso de
um TBJ inversor com os parâmetros mostrados na tabela e, então, usamos as equações anteriores para
calcular os vários componentes transitórios. Como mostrado na Fig. 6.72, a fonte de alimentação vS é
chaveada de VR ( 2 V) para VF (5 V) em t t0 0 ns e volta para 2 V em t t3 100 ns. As-
VCC (5 V)
RC
iC
1k
vC
RB vB
Q Is 10 fA, F 50, R 2, rb 100
10 k iB
0,2 ns, 10 ns
vS F R

Cje0 1,0 pF, e 0,8 V, me 0,33
Cjc0 0,5 pF, c 0,7 V, mc 0,5

0
FIGURA 6.71 Circuito do PSpice para visualizar os transitórios de chaveamento de um inversor/uma chave TBJ.
VF
5
Entrada vS (V) vS
0
VR VR
2
0 10 20 30 40 50 60 70 80 90 100 110 120 130 140 150
5
EOC EOC
Tensão de base vB (V)
tS
0
vB
1
2
0 10 20 30 40 50 60 70 80 90 100 110 120 130 140 150
800
Corrente de base iB (A)
iB IBF
400
0
IBR
400
0 10 20 30 40 50 60 70 80 90 100 110 120 130 140 150
6
Tensão de coletor vC (V)
CO EOC CO
EOC
4
FA
FA
2
vC
EOS Sat EOS
0
t0 t1 t2 20 30 40 50 60 70 80 90 t3 t4 t5 130 140 150
Carga de saturação QS (pC)
6
4
QS
2
0
2
4
6
0 10 20 30 40 50 60 70 80 90 100 110 120 130 140 150
Tempo (ns)
FIGURA 6.72 Gráfico de todas as formas de onda relevantes para o inversor/a chave TBJ da Fig. 6.71.
sumindo o TBJ em regime permanente antes de t t0, identificamos as seguintes regiões de operações
e intervalos de tempo correspondentes.
• Região de corte (t0 a t1): logo após a borda de subida de vS não há cargas em excesso de base QF
e QR, de modo que as Equações (6.122) e (6.123) simplificam como
(6.126)
A primeira equação estabelece que iB simplesmente vai em direção ao carregamento das capaci-
tâncias Cje e Cjc e a segunda estabelece que a porção de iB, fluindo através de Cjc, deixa (daí o sinal
“” no segundo termo anterior) o terminal de coletor. Essa corrente então flui para RC para pro-
duzir a primeira alteração de tensão visível no gráfico de vC. À medida que Cje e Cjc carregam, vB
sobe até o TBJ alcançar a fronteira de condução (EOC) no instante t1 quando vB 0,6 V. Como
sabemos, as capacitâncias da junção são
(6.127)
em que Cje0 e Cjc0 são seus valores de polarização nula, ␾e e ␾c são os potenciais internos das duas
junções e me e mc são seus coeficientes de gradiente. Seguindo o tratamento do diodo da seção
anterior, estimamos o tempo de carregamento t1 t0 ( t1) aproximando a primeira das Equações
(6.126) como
em que iB(média) é a média de iB(t0) [5 (2)]10 0,7 mA e iB(t1) (5 0,6)10

0,44 mA, isto é, iB(média) (0,77 0,44)/2 0,57 mA; além disso, vBE vBE(t1) vBE(t0)
0,6 (2) 2,6 V vBC. Fazendo as aproximações grosseiras Cje(eq) Cje0 1 pF e Cjc(eq)
Cje02 0,52 0,25 pF (veja o Problema 6.53 para estimativas melhores) obtemos t1 (1
0,52) 1012 2,6(0,57 103) 5,7 ns, em concordância razoável com o valor t1 5,2 ns
obtido via o recurso de cursor do PSpice.
• Região ativa (t1 a t2): seguindo t1, o TBJ é levado da EOC (vB 0,6 V) para plena condução
(vB 0,7 V). Durante esse intervalo QR ainda é zero, mas QF cresce fazendo iC aumentar e, por-
tanto, vC cair. No instante t2 quando vC cai para vC vCE(EOS) 0,2 V, o TBJ alcança a fronteira de
saturação (EOS). Durante esse intervalo de tempo, a Equação (6.122) simplifica como
(6.128)
Estimamos o intervalo de tempo t2 t1 aproximando a expressão anterior como
(6.129)
em que iB(média) é a média de iB(t1) 440 ␮A e iB(t2) (5 0,7)10 430 ␮A, isto é, iB(média)
435 ␮A. Além disso, vBE vBE(t2) vBE(t1) 0,7 0,6 0,1 V, vBC vBC(t2) vBC(t1)
(0,7 0,2) (0,6 5) 4,9 V, QF QF(t2) QF(t1) ␶F iC(t2) 0 0,2 109 (5
0,2)103 0,96 pC, de modo que QF(média) (0 0,96)/2 0,48 pC. Usando as aproximações
grosseiras Cje 2Cje0 2 pF e Cjc Cjc0 0,5 pF, obtemos
Resolvendo, encontramos t2 t1 9,3 ns, em concordância razoável com o valor de 7,8 ns obti-
do via o recurso de cursor do PSpice.
• Região de saturação (t2 a t3): após t2, o TBJ entra em saturação profunda, em que ambas as jun-
ções estão diretamente polarizadas e, portanto, ambas as cargas QF e QR são diferentes de zero.
Como vBE e vBC permanecem aproximadamente constantes nessa região, Cje e Cjc desempenham
um papel insignificante agora, de modo que podemos simplificar a Equação (6.122) como
(6.130)
em que
(6.131)
A carga de base em excesso total em saturação é QB QF QR (veja a Fig. 6.73b). Reescrevendo

como
QB QF(EOS) QS (6.132)
sugere que QB pode ser considerada como a soma da carga QF(EOS) necessária para levar o TBJ
para a EOS (veja a Fig. 6.73a) e a carga QS que surge à medida que o TBJ é levado apropriada-
mente para saturação profunda (veja a Fig. 6.73c). Podemos igualmente expressar IBF como
IBF IB(EOS) IBS
em que
(6.133)
é a corrente de base necessária para levar o TBJ para a EOS e

IBS IBF IB(EOS) 420 96 324 ␮A
é a quantidade de corrente de base acima de IB(EOS) que leva o TBJ para saturação profunda (ob-
serve que o TBJ está de fato saturado, porque ␤sat 4,90,42 11,7 ␤F). Adequadamente
chamada de corrente de base de saturação ou de overdrive, IBS provoca o surgimento da carga de
base de saturação ou de overdrive QS, de acordo com a equação de controle de carga
(6.134)
E B C E B C E B C
QB QB
QF(EOS)
QF
QR QS
QF(EOS)
(a) (b) (c)
FIGURA 6.73 Cargas minoritárias em excesso na base: (a) na EOS e (b) em saturação profunda.
em que a constante de tempo ␶S é uma combinação linear de ␶BF e ␶BR,
(6.135)
Usando os dados tabulados na Fig. 6.71 obtemos ␶S [(2 1)50 0,2 50 2 10](50 2
1) 19,4 ns. A solução da Equação (6.134) é um aumento exponencial de QS governado pela
constante de tempo ␶S e tendendo assintoticamente para o valor de regime permanente
QS(ss) ␶S IBS 19,4 109 324 106 6,3 pC
• Tempo de armazenamento (t3 a t4): quando vS é chaveada de volta para 2 V em t t3 100

ns, precisamos remover a carga de saturação QS se quisermos levar o TBJ de volta para a EOS. A
remoção de QS é ainda governada pela Equação (6.134), desde que usemos agora
(Ciente da pequena diminuição do passo em vB, que é vB rbIB, estamos agora assumindo
VBE(sat) 0,7 V em vez do usual valor de 0,8 V.) Como IBS é agora negativa, a solução da Equação
(6.134) é um decaimento exponencial em QS, ainda governado pela constante de tempo ␶S, mas
tendendo assintoticamente para o valor (fictício) de regime permanente
QS() ␶S IBS 19,4 109 (366 106 ) 7,1 pC
O decaimento se mantém até o instante t4 em que QS torna-se zero. O intervalo de tempo tS t4

t3, adequadamente chamado de tempo de armazenamento, é imediatamente encontrado como
isto é,
(6.136)
Neste caso temos tS (19,4 ns) ln[(420 270)(96 270)] 12,3 ns, que está exatamente de
acordo com o valor obtido via PSpice.
• Região ativa novamente (t4 a t5): após a remoção de QS para levar o TBJ de volta para a EOS,
precisamos remover QF para levá-lo de volta para a fronteira de condução, agora mais adequada-
mente chamada de fronteira de corte (EOC). A remoção de QF é ainda governada pela Equação
(6.128), mas com iB (VR VBE)RB. Usando iB(média) (2 0,65)/10 265 ␮A, aproveita-
mos adequadamente a Equação (6.129) para escrever
Resolvendo temos t5 t4 11,5 ns, em concordância razoável com o valor do PSpice de 9,2 ns.
• Região de recuperação (t t5): quando toda a carga em excesso da base é eliminada, o TBJ
passa por uma fase de recuperação para retornar Cje e Cjc para as condições de regime permanente
anteriores a t0. Durante essa fase, vB faz uma pseudotransição exponencial de vB VBE(EOC)
0,6 V para vB VR 2 V, como mostrado.
É evidente que um inversor/uma chave TBJ leva algum tempo para ligar e desligar. Em particular,
durante o desligamento, a junção BE continua ligada de t3 a t5, sendo que durante esse intervalo ela
funciona como uma bateria de 0,7 V. De especial importância é o tempo de armazenamento tS de t3 a t4,
durante o qual o TBJ permanece saturado. Isso é normalmente um problema grave, especialmente em
aplicações lógicas de alta velocidade e fontes chaveadas.
TBJs grampeados Schottky (Schottky-Clamped)

Podemos eliminar o tempo de armazenamento tS completamente colocando um diodo de barreira
Schottky (SBD) em paralelo com a junção base-coletor (BC), como mostrado na Fig. 6.74a para
o caso de um TBJ npn. Lembre-se de que a corrente de saturação de um SBD é tipicamente cinco
ordens de grandeza maior do que aquela de uma junção pn comum, indicando que a queda de
tensão direta através de um SBD é menor do que aquela através de uma junção pn por cerca de
5 (60 mV) 0,3 V, fornecendo um valor típico de VSBD(on) 0,7 0,3 0,4 V. Devido à ação
de grampeamento exercida pelo SBD, a junção BC está sujeita à restrição vBC 0,4 V, que é insufi-
ciente para permitir que a junção BC ligue de forma convincente. Assim, o TBJ terá sempre QR 0
e, como tal, nunca irá saturar
A Fig. 6.74b mostra uma implementação monolítica de um TBJ npn grampeado Schottky. Com-
parando com a estrutura da Fig. 2.1, observamos que tudo que precisamos para chegar ao TBJ Schottky
é estender o eletrodo metálico da base ao longo da região de coletor n, onde ele forma o SBD. (A
figura também mostra, à direita, a estrutura metal-n, que fornece um contato ôhmico entre o eletrodo
metálico do coletor e a camada epitaxial n abaixo.)
E B SBD C
C C
n p n n
B B n Camada epitaxial
n Camada enterrada
E E
(a) (b)
FIGURA 6.74 (a) TBJ grampeado Schottky e seu símbolo de circuito. (b) Processo de fabricação planar.
EXEMPLO 6.25
(a) Assumindo que o TBJ da Fig. 6.71 é equipado com um grampeador SBD tendo VSBD(on) 0,4 V,
encontre as correntes de regime permanente IB, IC e ISBD quando vS VF 5 V e comente seus
resultados.
(b) Simule novamente o circuito do PSpice da Fig. 6.71, mas usando um SBD. Comente seus
resultados.
Solução
(a) A corrente através de RB é I(RB) (VF VB)/RB (5 0,7)/10 0,43 mA. Pela LKT, VC
VB VSBD(on) 0,7 0,4 0,3 V, de modo que a corrente através de RC é I(RC) (VCC VC)
RC (5 0,3)1 4,7 mA. Além disso, o TBJ está operando na região FA já que VCE 0,3 V,
que é 0,1 V maior do que VCE(EOS) ( 0,2 V). Consequentemente, podemos escrever IC ␤FIB
50IB. Precisamos de mais duas equações para resolver para as três incógnitas. Essas são obtidas
pela aplicação da LKC nos nós da base e do coletor, em que IB I(RB) ISBD 0,43 ISBD e
IC I(RC) ISBD 4,73 ISBD. Resolvendo, obtemos
IB 100,6 ␮A IC 5,03 mA ISBD 0,33 mA

Devido ao SBD, apenas a corrente suficiente é permitida para a base para manter o TBJ cerca de
0,1 V distante da EOS. A corrente de saturação (overdrive) é desviada pelo SBD para o coletor
evitando, assim, que o TBJ sature.
(b) O TBJ grampeado da Fig. 6.75a usa um SBD com o seguinte modelo do PSpice:
.model DSBD D(IS=1nA CJO=0.25pF VJ=1.6V M=0.4 EG=0.7)
As formas de onda da Fig. 6.75b confirmam a eliminação do tempo de armazenamento. Os

tempos de subida e descida de vC são um pouco mais longos do que aqueles do circuito não
grampeado da Fig. 6.71 devido à capacitância de junção do SBD Cj que está em paralelo com Cjc.
Além disso, vC é grampeada em cerca de 0,3 V, um pouco superior ao valor de 0,1 V do circuito
da Fig. 6.71.
5
Entrada vS (V)
VCC (5 V)
2
0 20 40 60 80 100 120 140
RC 1k 6
Tensão de coletor vC (V)
SBD
vC
4
RB Com SBD
Q
2
10 k

vS

0
0 20 40 60 80 100 120 140
0 Tempo (ns)
(a) (b)
FIGURA 6.75 (a) Inversor/Chave com TBJ grampeado Schottky e (b) formas de onda de entrada e saída.
䊉
6.12 RESPOSTA TRANSITÓRIA DE PORTAS E COMPARADORES DE

TENSÃO CMOS
Em circuitos de saída binária, como portas lógicas e comparadores de tensão, é interessante saber o
quão rapidamente a saída muda de estado em resposta a uma mudança brusca na entrada. Leva um
tempo para as capacitâncias parasitas do transistor e de suas interconexões carreguem/descarreguem
em resposta a um degrau de entrada. Como regra geral, quanto menores as capacitâncias e maiores as
correntes disponíveis para carregá-las/descarregá-las, mais rápida será a resposta.
Atrasos de propagação em portas lógicas

As dinâmicas de uma porta lógica são caracterizadas via os atrasos de propagação, geralmente especi-
ficados para o caso de um inversor (o representante mais básico de uma família lógica) alimentando n
inversores similares ou para um caso de “fanout” de n no jargão de projetistas de portas lógicas (veja a
Fig. 6.76). Um atraso de propagação é o intervalo de tempo que leva para a saída alcançar 50% de sua
vI, vO
vI
I1 VOH
vO
vO V50%
I0 I2
vI
VOL
t
In
tPHL tPLH
(a) (b)
FIGURA 6.76 (a) Inversor lógico I0 com um “fanout” de n. (b) Os atrasos de propagação tPHL e tPLH.
transição de um nível de saída para o outro após a borda de um degrau de entrada. Denotando os níveis
de saída como VOL e VOH, definimos o ponto de 50% como
(6.137)
O intervalo de tempo que a saída leva para subir de VOL até V50% é denotado como tPLH, e o intervalo que
a saída leva para cair de VOH até V50% é denotado como tPHL. (Devido às assimetrias inerentes do circuito
interno, tPLH e tPHL não são necessariamente iguais.) A seguir, investigamos os atrasos de propagação de
portas CMOS, atualmente a tecnologia digital predominante. Essas portas têm VOL 0 e VOH VDD,
de modo que V50% VDD /2. À medida que a complexidade do circuito aumenta, a análise transitória
utilizando lápis e papel pode facilmente tornar-se inviável, de modo que vamos encontrar os atrasos
de propagação via PSpice e, então, usar a análise manual simplificada para obter estimativas aproxi-
madas, tanto como uma verificação dos resultados do PSpice quanto como uma maneira de obter uma
compreensão mais aprofundada do funcionamento interno da porta lógica.
Análise transitória de portas CMOS via PSpice

Para mostrar a resposta transitória, o PSpice calcula todas as capacitâncias parasitas na porta; então, pre-
cisamos fornecer ao PSpice parâmetros de processo e de dispositivo adequados. Para esse fim, considere
a representação conceitual da Fig. 6.77, que é similar à estrutura básica da Fig. 6.8, com a exceção de um
detalhe adicional até então omitido para simplificar; esse detalhe consiste nos implantes de parada ou
de interrupção de canal p circundando as regiões de fonte e dreno n nos três outros lados diferentes
daqueles de frente para o canal. A função desses implantes é isolar eletricamente FETs adjacentes com-
partilhando o mesmo corpo. (A porção do corpo entre as regiões de fonte/dreno de dois FETs adjacentes
forma um canal espúrio que pode tornar-se acidentalmente condutivo. Os implantes p são projetados
para aumentar consideravelmente a Vt desses canais espúrios e, assim, evitar que eles liguem acidental-
mente. Tipicamente, a dopagem dos implantes p é uma ordem de grandeza maior do que aquela do cor-
po p ou Nimplante 10Ncorpo.) Devido às interrupções de canal, cada uma das capacitâncias de junção Csb e
Cdb consiste em um componente inferior Cj(btm) associado com a junção p-n na parte inferior da região
de fonte de dreno e um componente da parede lateral Cj(sw) associado com a junção p-n em torno do
perímetro da região. A capacitância de junção líquida da região de dreno é expressa como
(6.138)
em que
• Ad é a área da junção inferior do dreno e Cj0(btm) é a capacitância de junção por unidade de área
para polarização nula. Adicionalmente, ␾0(btm) é o potencial interno da junção inferior e mbtm é o
coeficiente de gradiente.
Porta
p p
W
p Fonte Dreno p
p L p
Ys Yd
Ldesenhado
Lov Porta Lov
Fonte Dreno
Cov Cov
Cjs(sw) Cjd(sw)
Xj Cgb Xj
p n n p
Cjs(btm) Cjd(btm)
Substrato p
Corpo
FIGURA 6.77 Vistas conceituais (topo assim como seção transversal) de um MOSFET canal n. Observe os
implantes de interrupção de canal p circundando as regiões de fonte e dreno nos três outros lados dife-
rentes daqueles de frente para o canal.
• Pd é o perímetro da junção da parede lateral do dreno, Cj0(sw) é a capacitância de junção por uni-
dade de perímetro, ␾0(sw) é o potencial interno da junção da parede lateral e msw é o coeficiente
de gradiente.
Para a geometria ilustrada na parte superior da Fig. 6.77 temos Ad Yd W e Pd 2Yd W.
Adicionalmente, adaptando a Equação (1.47b) para este caso e simplificando devido ao fato de que
NA(corpo) ND(dreno) e NA(implante) ND(dreno), temos
(6.139)
em que Xj é a profundidade da região de dreno, também mostrada na figura. Os parâmetros de processo

da Equação (6.139) aplicam-se também para a região de fonte, sendo as únicas possíveis diferenças a
área As e o perímetro Ps, dependendo da geometria do dispositivo. As expressões anteriores são facil-
mente adaptadas para o caso do MOSFET canal p, conforme ilustrado no exemplo a seguir.
EXEMPLO 6.26
(a) Assumindo um MOSFET canal n com os parâmetros de processo tox 20 nm, ␮n 600 cm2/
Vs, Vt 0,7 V, ␭ 0,1 ␮m/V, Lov 0,15 ␮m, Xj 0,25 ␮m, ND(poly) 1020 cm3, NA(corpo)
3 1015 cm3, NA(implante) 10NA(corpo), mbtm 0,5 e msw 0,33, encontre suas capacitâncias
relacionadas ao processo. Então, encontre Ad, Pd, As e Ps, se Ldesenhado 1,0 ␮m, W 2,0 ␮m e
Yd Ys 2,5 ␮m.
(b) Assumindo um MOSFET canal p com parâmetros de processo tox 20 nm, ␮p 250 cm2/Vs,
Vt 0,7 V, ␭ 0,05 ␮m/V, Lov 0,2 ␮m, Xj 0,3 ␮m, NA(poly) 1020 cm3, ND(corpo)
1,8 1016 cm3, ND(implante) 10ND(corpo), mbtm 0,5 e msw 0,33, encontre suas capacitâncias
relacionadas ao processo. Então, encontre Ad, Pd, As e Ps, se Ldesenhado 1,0 ␮m, W 4,0 ␮m e
Yd Ys 3,0 ␮m.
Solução
(a) Para o MOSFET canal n, temos
Finalmente, As Ad Yd W 2,5 2 5 ␮m2 5 1012 m2 e Ps Pd 2Yd W 2

2,5 2 7 ␮m.
(b) Para o MOSFET canal p encontramos de forma similar
Finalmente, As Ad Yd W3 4 12 ␮m2 12 1012 m2 e Ps Pd 2Yd W

2 3 4 10 ␮m.
䊉
Estamos agora prontos para entrar com os dados anteriores no PSpice para a análise de tran-
sitórios de um inversor CMOS baseado nos MOSFETs anteriores e usando VDD 3,3 V. O circuito
mostrado na Fig. 6.78 foi criado aproveitando aquele da Fig. 3.65 e, então, editando adequadamente os
modelos de FET e a netlist do circuito. O exemplo mostrado é para um “fanout” de 1, mas ele poderia
ser facilmente adaptado para um “fanout” de n. O circuito inclui também a capacitância de fio Cw para
modelar a capacitância parasita das interconexões.
Seguindo as instruções do Apêndice 3A, criamos os modelos de PSpice conforme a seguir:
.model Mn NMOS(Level=1 Tox=20n Uo=600 Vto=0.7 Lambda=0.1
+ Ld=0.15u Gamma=0.18 phi=0.64 Cj=166u Mj=0.5 Cjsw=0.127n
+ Mjsw=0.33 Pb=0.909 Cgso=0.259n Cgdo=0.259n)
.model Mp PMOS(Level=1 Tox=20n Uo=250 Vto=-0.7 Lambda=0.05

Algumas observações devem ser mencionadas. Primeiro, observe que as unidades são V, A, m e
s, com a exceção das mobilidades, que devem ser expressas em cm2/Vs (também, densidades de dopa-
gem, quando especificadas, devem ser expressas em átomos/cm3). No PSpice, as capacitâncias inferior
e da parede lateral para polarização nula são denotadas como Cj e Cjsw e ambas usam o mesmo
potencial interno Pb. Além disso, as capacitâncias de sobreposição por unidade de comprimento asso-
ciadas com a fonte e o dreno são denotadas como Cgso e Cgdo. O PSpice calcula automaticamente as
capacitâncias parasitas de cada FET de acordo com sua região de operação instantânea.
Após entrar com os parâmetros de processo nas declarações do modelo, precisamos entrar com
os parâmetros de dispositivo na netlist. Para esse fim, use Pspice → Creat Netlist para direcionar o
PSpice para gerar a netlist e, então, use PSpice → View Netlist para visualizá-la. O resultado é
V_VDD VDD 0 3.3Vdc
C_Cw 0 VO 5fF
C_Cx 0 VX 5fF
VDD (3,3 V)
M1 M3
Mp Mp
vO vX
M2 M4
vI Cw 5 fF Cx 5 fF
Mn Mn
FIGURA 6.78 Circuito do PSpice para visualizar a resposta transitória de um inversor CMOS I0 com um
“fanout” de 1.
M_M1 VO IN VDD VDD Mp

M_M2 VO IN 0 0 Mn
M_M3 VX VO VDD VDD Mp
M_M4 VX VO 0 0 Mn
V_VI IN 0 PULSE 0 3.3V 100ps 0.1ps 0.1ps 400ps 1ns
Em seguida, entre com as dimensões individuais do transistor L, W, As, Ps, Ad e Pd conforme a seguir:
V_VDD VDD 0 3.3Vdc
C_Cw 0 VO 5fF
C_Cx 0 VX 5fF
M_M1 VO IN VDD VDD Mp L=1u W=4u As=12p Ps=10u Ad=12p
+ Pd=10u
M_M2 VO IN 0 0 Mn L=1u W=2u As=5p Ps=7u Ad=5p
+ Pd=7u
M_M3 VX VO VDD VDD Mp L=1u W=4u As=12p Ps=10u Ad=12p
+ Pd=10u
M_M4 VX VO 0 0 Mn L=1u W=2u As=5p Ps=7u Ad=5p
+ Pd=7u
V_VI IN 0 PULSE 0 3.3V 100ps 0.1ps 0.1ps 400ps 1ns
Finalmente, use File → Save para salvar a netlist e PSpice → Run para executar a simulação. Isso
fornece as formas de onda da Fig. 6.79. Usando o recurso do cursor obtemos os atrasos e encontramos
tPHL 39,6 ps e tPLH 43,3 ps.
4
Entrada vI (V)
vI
2
0
0 100 200 300 400 500 600 700
4
3 vO
Saída vO (V)
1
0 100 200 300 400 500 600 700
4
3 vX
Saída vX (V)
1
0 100 200 300 400 500 600 700
Tempo (ps)
FIGURA 6.79 Formas de onda para o circuito do PSpice da Fig. 6.78.

Cálculo manual dos atrasos de uma porta lógica CMOS

Não importa o quão poderosas são as ferramentas computacionais em mãos, um engenheiro rigoroso vai
sempre tentar antecipar/verificar os resultados de simulação via cálculos manuais, mesmo que possam
fornecer apenas aproximações grosseiras. A Fig. 6.80 mostra todas as capacitâncias parasitas para o caso
de um inversor CMOS com um “fanout” de 1. Para facilitar a análise manual, concentramos todas as ca-
pacitâncias parasitas em uma única capacitância equivalente Ceq no nó de saída do inversor alimentador
I0. Usando inspeção, expressamos a capacitância líquida entre o nó vO e o terra como
Ceq C0 Cw C1 (6.140)
em que:
• C0 é a capacitância equivalente obtida olhando para o terminal de saída do inversor I0 constituído
de M1 e M2. Temos
C0 Cdbn Cdbp 2(Cgdn Cgdp) (6.141)
com o fator de 2 decorrente do efeito Miller (como vI varia de 0 para VDD, vO varia de VDD para 0,
submetendo cada capacitância Cgdn e Cgdp a uma variação de tensão de 2VDD, em efeito dobrando
ambas as capacitâncias). Observe que Cgsn e Cgsp não estão conectadas ao nó vO, de modo que elas
não contribuem para C0 (elas apenas introduzem um efeito de carga na fonte de entrada vI).
• Cw é a capacitância do fio conectando os dois inversores (Cw aumenta com o aumento do
“fanout”).
• C1 é a capacitância equivalente obtida olhando para o terminal de entrada do “inversor carga”,
alimentado por I0, constituído de M3 e M4. De acordo com a Fig. 6.79, a saída vX desse inversor
não varia de forma significativa durante os intervalos tPLH e tPHL de I0, de modo que podemos
ignorar Cdbn e Cdbp e aproximar C1 Cgsn Cgdn Cgsp Cgdn. Independentemente de como a
capacitância porta-canal se divide entre fonte e dreno, temos simplesmente
C1 Cox(Wn Ln(desenhado) Wp Lp(desenhado)) (6.142)
em que Ln(desenhado) e Lp(desenhado) são os comprimentos de canal desenhados, como ilustrado na Fig. 6.77.
VDD VDD
Cgsp Cgsp
M1 Cdbp M3 Cdbp
Cgdp Cgdp
vX
vI Cgdn Cw Cgdn
C0 C1 Cx Inversor
sem capacitâncias
M2 Cdbn M4 Cdbn vO
I0
vI Ceq
Cgsn Cgsn
FIGURA 6.80 Ilustração de todas as capacitâncias parasitas para um inversor CMOS com um “fanout” de 1. Para
simplificar os cálculos manuais, I0 pode ser considerado como um inversor livre de capacitâncias parasitas ali-
mentando uma capacitância equivalente adequada Ceq.
EXEMPLO 6.27
Calcule todas as capacitâncias parasitas relevantes no inversor CMOS do Exemplo 6.26.
Solução
Usando os dados do Exemplo 6.26, obtemos
isto é
Adicionalmente,
Levando também em consideração Cw 5 fF e combinando de acordo com a Equação (6.140) obte-

mos, finalmente,
Queremos agora encontrar estimativas rápidas para os atrasos de propagação. Para estimar tPHL con-
sidere a Fig. 6.81, que mostra a situação após a transição de vI de 0 para VDD. Com Mp desligado, Mn absor-
ve a corrente iDn de Ceq descarregando, assim, a capacitância. Dadas as várias aproximações já realizadas,
vamos fazer mais uma e estimar a descarga de VDD até V50% (0,5VDD) via a regra CV It, em que C
Ceq, V 0,5VDD, t tPHL e I iDn(média) é a média de iDn ao longo do intervalo tPHL. Temos, portanto,
(6.143a)
VDD
vI, vO
vI
VDD
Mp
vO
vO
V50%
iDn
vI Mn Ceq

0 t
0 tPHL
(a) (b)
FIGURA 6.81 (a) Circuito equivalente para estimação de tPHL e (b) formas de onda.
Considerando que no início do intervalo tPHL o transistor Mn está em saturação e no fim está na região
de triodo, escrevemos
(6.143b)
Considerações similares são válidas para estimação de tPLH. A Fig. 6.82 mostra a situação após
a transição de vI de VDD para 0. Agora, Mn está desligado enquanto Mp fornece a corrente iDp para Ceq,
carregando, assim, a capacitância. Adaptando as equações anteriores, obtemos
(6.144a)
em que
(6.144b)
VDD
vI, vO
Mp VDD
iDp
vO
vO
V50%
Mn Ceq vI
0V
0 t
0 tPLH
(a) (b)
FIGURA 6.82 (a) Circuito equivalente para estimação de tPLH e (b) formas de onda.
EXEMPLO 6.28
(a) Usando os dados do Exemplo 6.27, estime os atrasos de propagação do inversor CMOS da Fig.
6.78 e compare com o PSpice.
(b) Quais seriam os atrasos com um “fanout” de 0 para Cw 0?
Solução
(a) Temos kn 600 (102)2 1,725 1015(106)2 103,5 ␮A/V2, Ln 1,0 2 0,15 0,7
␮m, kp 250 1,725 (0,1) 43,1 ␮A/V2 e Lp 1,0 2 0,2 0,6 ␮m. Pelas Equações
(6.143b) e (6.144b),
Um problema com Ceq é que seus componentes Cdbn e Cdbp dependem de vO. Podemos simpli-
ficar nossa análise calculando esses componentes no início e no fim do intervalo de propaga-
ção sob consideração e, então, usar seus valores médios. Assim, no início de tPHL temos vO
3,3 V, em que calculamos Cdbn(3,3) 0,93 fF e Cdbp(3,3) 8,41 fF. No fim de tPHL temos vO
1,65 V, em que calculamos Cdbn(1,65) 1,15 fF e Cdbp(1,65) 5,47 fF. A média de suas so-
mas é, portanto, 0,5(0,93 8,41 1,15 5,47) 7,98 fF. Consequentemente, Ceq 7,98
19,15 27,13 fF e
De modo similar, no início de tPLH temos vO 0 V, em que calculamos Cdbn(0) 1,72 fF e

Cdbp(0) 4,45 fF. No fim de tPLH temos vO 1,65 V, então aproveitamos os resultados anterio-
res Cdbn(1,65) 1,15 fF e Cdbp(1,65) 5,47 fF. A média de suas somas é, portanto, 0,5(1,72
4,45 1,65 5,47) 6,65 fF. Consequentemente, Ceq 6,65 19,15 25,80 fF e
(b) Com um “fanout” de 0, apenas Co vai aparecer nos cálculos, de modo que precisamos recal-
cular, porém com Ceq reduzida pela soma C1 Cw( 10,35 5 15,35 fF). Então, para tPHL
temos Ceq 27,13 15,35 11,78 fF e usamos proporcionalidade para encontrar tPHL
38,3(11,7827,13) 16,6 ps (20 ps com o PSpice). De modo similar, usando Ceq 28,80
15,35 13,45 fF obtemos tPLH 41,7(13,4525,80) 21,7 ps (18,7 ps com o PSpice).
䊉
Dissipação de potência em portas lógicas CMOS

À medida que um inversor CMOS está em um ou outro estado (vO 0 ou vO VDD), um de seus dois
transistores está desligado, absorvendo apenas uma corrente de fuga. Dizemos que a dissipação de
potência estática de uma porta CMOS é praticamente nula. No entanto, quando a saída é comutada de
um estado para o outro, energia é gasta para carregar/descarregar as capacitâncias resultando, assim,
em uma dissipação de potência dinâmica diferente de zero.
Especificamente, para comutar vO de 0 para VDD, Mp deve gastar alguma energia Ep a fim de car-
regar Ceq até VDD (veja a Fig. 6.82a). Uma vez carregado, Ceq mantém a energia EC (12)CeqV DD
2
. Da
mesma forma, para retornar vO de VDD para 0, Mn deve gastar alguma energia En a fim de descarregar
Ceq para 0 (veja a Fig. 6.81a). Pelo princípio da conservação da energia, devemos ter En EC. Tam-
bém, por simetria, Ep En. A quantidade de energia dissipada pela porta durante um ciclo completo
é, portanto, Eciclo Ep En 2EC CeqV DD2
. Se a porta é operada em uma frequência média de fmed
ciclos/segundo, a potência média P dissipada pela porta é igual, por definição, à quantidade de energia
dissipada em 1 segundo, ou P Eciclo fmed. Consequentemente, temos
P CeqV DD
2
fmédia (6.145)
É evidente que quanto maior a frequência de operação, maior a dissipação. Também, a potência é pro-
porcional ao quadrado da tensão de alimentação.
EXEMPLO 6.29
Usando os dados do Exemplo 6.28, estime P para fmédia 1 kHz. O que acontece se fmédia é elevada para
100 MHz?
Solução
Pela Equação (6.145), P 25,80 1015 3,32 103 0,281 nW. Agora, P (0,281 nW)
(108103) 28,1 ␮W.
䊉
Resposta transitória de comparadores de tensão

Sendo dispositivos de saída digital, os comparadores são caracterizados via atrasos de propagação,
assim como as portas lógicas. No entanto, sendo dispositivos de entrada analógica, as condições de
teste de entrada são especificadas de forma diferente. Como mostrado na Fig. 6.83, a entrada é normal-
mente um pulso com uma linha de base de 100 mV e uma ultrapassagem VOV projetada para exceder
um pouco um nível que vai fazer o comparador comutar (geralmente, VOV está na faixa de mV). Dada
a complexidade do circuito de um comparador, a análise manual é geralmente inviável, de modo que
a simulação computacional torna-se necessária. O projetista de CIs vai simular um comparador no
nível de transistores, enquanto o usuário muito provavelmente vai simulá-lo usando o macromodelo
fornecido pelo fabricante.
A Fig. 6.84 mostra o circuito do PSpice utilizado para visualizar a resposta transitória do popu-
lar comparador LM339, empregando seu macromodelo do SPICE. A Fig. 6.85 mostra as respostas
para as bordas de subida e descida do pulso de entrada (observe a assimetria refletindo as assimetrias
do circuito interno, em particular no estágio de saída). As ultrapassagens empregadas são VOV 5
mV, 20 mV e 100 mV. Como regra geral, quanto maior a ultrapassagem, mais curtos são os atrasos
de propagação.
vI
Vov
0 t
100 mV
vO
VOH

vO
V50%
vI VOL
t
tP
(a) (b)
FIGURA 6.83 (a) Circuito de teste para investigar (b) a resposta transitória de um comparador de tensão.
VCC ( 5 V)
5 RPU 2 k
3
2
LM339 vO
0 4 –
12

vI 0

FIGURA 6.84 Circuito do PSpice para visualizar a resposta transitória do comparador de tensão LM339
para diferentes ultrapassagens da entrada.
100 100
20 mV
Entrada vI (mV)
Entrada vI (mV)
100 mV
5 mV
0 0
5 mV
100 mV
20 mV
100 100
0 0,2 0,6 1,0 1,4 1,8 0 0,2 0,6 1,0 1,4 1,8
5 5
Saída vO (V)
Saída vO (V)
100 mV 20 mV 5 mV 100 mV 20 mV 5 mV
0 0
0 0,2 0,6 1,0 1,4 1,8 0 0,2 0,6 1,0 1,4 1,8
Tempo t (s) Tempo (s)
(a) (b)
FIGURA 6.85 As respostas transitórias do circuito do PSpice da Fig. 6.84 para diferentes ultrapassagens da
entrada.
APÊNDICE 6A
Função de transferência e diagramas de Bode

As características de frequência de circuitos são representadas matematicamente por meio de fun-
ções de transferência e são visualizadas graficamente por meio de diagramas de Bode. A função de
transferência é uma função da frequência complexa s, sendo os exemplos mais comuns o ganho e as
impedâncias de entrada/saída. O ganho é a razão das transformadas de Laplace dos sinais de entrada
e de saída, ou a(s) So(s)/Si(s). As funções de transferência de nosso interesse podem sempre ser co-
locadas, via manipulações algébricas apropriadas, na seguinte forma padrão
em que a0 é o valor de a(s) no limite s → 0 e, portanto, referenciado como o ganho de baixa frequência.
(Esse é o ganho com o qual estávamos trabalhando nos capítulos anteriores.) Como o numerador se
torna zero para s ␻z1, s ␻z2, … s ␻zn, as frequências ␻z são referenciadas como as frequên-
cias de zero de a(s). Essas frequências são reais e podem ser positivas, negativas ou mesmo infinitas.
O denominador torna-se zero para s ␻p1, s ␻p2, … s ␻pn, levando a(s) para infinito. As
frequências ␻p são referenciadas como frequências de pólo de a(s) e neste capítulo elas são reais e
positivas. Pólos e zeros são referenciados em conjuntos como raízes ou frequências de raízes.
Um princípio importante da teoria7 de sistemas estabelece que, se estamos interessados apenas
na resposta em regime permanente ca de um circuito, também chamada de resposta em frequência,
então podemos restringir nossos cálculos da função de transferência ao eixo j␻ apenas. Fazemos isso
simplesmente considerando s → j␻, após o que obtemos
(6A.1)
Claramente, a(j␻) é uma função complexa. Seu módulo |a| e ângulo de fase ph a são encontrados como
(6A.2)
(6A.3)
O comportamento em frequência de |a(j␻)| e ph a(j␻) é mais bem visualizado via gráficos de
frequência. O módulo é expresso em decibéis como
a( j␻)dB 20log10a( j␻) (6A.4)
e a fase ph a(j␻) é expressa em graus. Ambas as funções são traçadas versus ␻ em uma escala logarít-
mica. Os intervalos mais comuns de frequência são décadas (␻ … 102, 101, 100, 101, 102… rad/s),
embora intervalos de oitavas também sejam usados (␻ … 22, 21, 20, 21, 22… rad/s), especialmente
em aplicações de circuitos de áudio. A seguir, temos uma lista que vale a pena lembrar de ganhos que
ocorrem frequentemente, bem como seus valores em decibéis:
1dB 0 dB 212dB 3 dB 2ndB 6n dB 10ndB 20n dB (6A.5)
Observe que decibéis positivos implicam amplificação e decibéis negativos implicam atenuação, com
a fronteira entre os dois sendo 0 dB ou ganho unitário. Adicionalmente, dadas duas funções de transfe-
rência a1(j␻) e a2(j␻), temos, de acordo com propriedades conhecidas de logaritmos,
a1 a2dB a1dB a2dB (6A.6a)
a1(j␻)a2(j␻)dB a1dB a2dB (6A.6b)
isto é, o gráfico de módulo de um produto (divisão) é simplesmente a soma (diferença) dos gráficos de
módulo individuais. Em particular, |1/a|dB |a|dB, isto é, o gráfico do recíproco da função é simples-
mente o gráfico de módulo da original, porém refletido em relação ao eixo horizontal.
Dada uma raiz ␻0, vamos fazer uso das seguintes aproximações:
(␻ ␻0) ⇒ (1 j␻ ␻0) → 1 (6A.7a)
(␻ ␻0) ⇒ (1 j␻␻0) → j␻␻0 (6A.7b)
A função j␻/␻0 é chamada de função diferenciadora e sua recíproca 1/(j␻/␻0) é chamada de função
integradora. Essas funções têm, respectivamente, um zero e um pólo na origem e seus módulos são
j␻␻0dB 20 log(␻␻0) e 1(j␻␻0)dB 20 log(␻␻0). Com uma escala de frequência logarítmi-
ca, essas equações são do tipo y 20x, isto é, retas com uma inclinação de 20 dB/década (6 dB/
oitava) no caso diferenciador e 20 dB/década (6 dB/oitava) no caso integrador. As curvas são mos-
40 40
20 20
20 dB/dec 20 dB/dec
Ganho (dB)
Ganho (dB)
0 0
20 20
40 40
0,01 0,1 1 10 100 0,01 0,1 1 10 100
Frequência normalizada 0 (dec) Frequência normalizada 0 (dec)
(a) (b)
FIGURA 6.A1 Gráficos de frequência das funções (a) diferenciadora j␻/␻0 e (b) integradora 1/(j␻/␻0).
tradas na Fig. 6A.1. Como as duas funções são o recíproco uma da outra, o gráfico de uma é obtido do
gráfico da outra por uma simples reflexão em relação ao eixo de 0 dB. Ambas as curvas interceptam o
eixo de 0 dB em ␻ ␻0, de modo que ␻0 é adequadamente chamada de frequência de ganho unitário.
Diagramas de Bode
Para agilizar o desenho manual de gráficos de frequência, Hendrik W. Bode (19051982) propôs uma
aproximação linear por partes consistindo de segmentos de reta, com inclinações adequadas, conec-
tados nas várias frequências de raízes (pólos e zeros). Essa técnica assume que as aproximações das
Equações (6A.7) são válidas não apenas longe de uma dada raiz, mas também em suas proximidades.
Essa técnica é bastante adequada se as raízes estão amplamente espaçadas, por exemplo, uma década
ou mais. Mesmo se elas não estiverem, a técnica ainda fornece informações valiosas sobre o compor-
tamento em frequência de um circuito.
Para ilustrar a técnica, considere a função
(6A.8)
que tem um ganho cc de 100, duas frequências de zero em 101 e 105 rad/s e três frequências de pólo 102,
103 e 104 rad/s. (Para simplificar, foram considerados valores arredondados de raízes e que elas estão
espaçadas uma década umas das outras.) Para construir o diagrama de Bode, começamos em baixas
frequências e prosseguimos em direção a altas frequências, parando em cada raiz para determinar a
inclinação do próximo segmento.
• Para ␻ 101 rad/s (primeira raiz), todos os termos do numerador e do denominador na Equação
(6A.8) satisfazem a Equação (6A.7a), fornecendo a(j␻) 100 40 dB. A aproximação de Bode
consiste em assumir que isso permanece válido até a primeira raiz de 101 rad/s, isto é, para ␻
101 rad/s (não apenas para ␻ 101 rad/s). Consequentemente, a primeira parte do gráfico é um
segmento horizontal posicionado em 40 dB.
• Para 101 ␻ 102 rad/s, o primeiro termo do numerador satisfaz a Equação (6A.7b) enquanto
que todos os outros ainda satisfazem a Equação (6A.7a), fornecendo a(j␻) 100 (j␻101).
Isso corresponde à função diferenciadora com uma frequência de ganho unitário de ␻ 101
rad/s, porém deslocada para cima de 40 dB, conforme Equação (6A.6a). O resultado é um seg-
mento com uma inclinação de 20 dB/década. A aproximação de Bode consiste em assumir
que isso permanece válido ao longo de todo o intervalo 101 ␻ 102 rad/s e não apenas bem
distante de seus extremos.
• Procedendo de maneira similar, podemos dizer que, para 102 ␻ 103 rad/s, o primeiro ter-
mo do numerador e o primeiro termo do denominador satisfazem a Equação (6A.7b) enquanto
que todos os outros ainda satisfazem a Equação (6A.7a). Consequentemente, a(j␻) 100
(j␻101)(j␻102) 1000 60 dB. Isso é novamente um segmento horizontal, mas posicionado

em 60 dB.
• Para 103 ␻ 104 rad/s, o primeiro termo do numerador e o segundo e terceiro termos do deno-
minador satisfazem a Equação (6A.7b) enquanto que todos os outros ainda satisfazem a Equação
(6A.7a), de modo que a(j␻) 100 (j␻101)[(j␻102)(j␻103)] 1000(j␻103). Isso cor-
responde à função integradora com uma frequência de ganho unitário de ␻ 103 rad/s, porém
deslocada pra cima de 60 dB, conforme Equação (6A.6a). O resultado é um segmento com uma
inclinação de 20 dB por década.
• De modo similar, para 104 ␻ 105 rad/s escrevemos a(j␻) 1000[(j␻103)(j␻104)], indi-
cando que outro termo integrador entrou em ␻ 104 rad/s, provocando uma modificação adi-
cional de 20 dB na inclinação, para uma inclinação líquida de 40 dB/década ao longo desse
intervalo de frequências. Podemos dizer que, ao longo desse intervalo de frequências, nossa
função de transferência apresenta um comportamento de integrador duplo.
• Para ␻ 105 rad/s, todos os termos do numerador e do denominador satisfazem a Equação
(6A.7b) fornecendo, assim, após simplificações, a(j␻) 1(j␻105). Isso é novamente uma fun-
ção integradora, agora com uma frequência de ganho unitário de 105 rad/s. Acima desse ponto de
inflexão, o ganho cai com a frequência com uma inclinação de 20 dB/década.
Para termos uma ideia dos erros incorridos na utilização de gráficos de módulo linearizados,
considere o ganho em ␻ 101 rad/s (primeira raiz). Pela Equação (6A.2) temos
indicando que nosso gráfico linearizado subestima o módulo em 3 dB na primeira frequência de raiz.
Da mesma forma, você pode verificar que indicando uma
superestimação de 3 dB na segunda raiz. Uma rápida observação na Fig. 6A.2 confirma que a aproxi-
mação linear por partes é bastante próxima do gráfico exato, mostrado em linha sombreada.
O procedimento para traçar diagramas de Bode linearizados pode ser acelerado consideravel-
mente da seguinte forma:
• Começando em baixas frequências, trace a assíntota de baixa frequência até a primeira raiz di-
ferente de zero. Essa assíntota vai ser horizontal se a função não tem raízes na origem ou vai ter
uma inclinação de 20 dB/década para cada zero/pólo na origem.
• À medida que nos movemos para a direita e atingimos uma frequência de raiz, modifique a in-
clinação atual por ou 20 dB/década ou 20 dB/década, dependendo se essa raiz é, respectiva-
mente, um zero () ou um pólo ().
• Prossiga para a direita até que todas as raízes tenham sido avaliadas.
60
40
Ganho (dB)
20
20
100 101 102 103 104 105 106
Frequência (dec)
FIGURA 6.A2 Diagrama de Bode linearizado para o ganho da Equação (6A.8). A curva sombreada mostra o
gráfico exato.
Como um outro exemplo, considere a função
(6A.9)
Para traçar o diagrama de Bode linearizado do módulo, proceda conforme a seguir:

• Em baixas frequências, todos os termos dentro de parênteses são reduzidos à unidade, de modo
que a assíntota de baixa frequência é a(j␻) 10j␻ j␻101. Essa é uma função diferenciadora
com uma frequência de ganho unitário de ␻ 101 rad/s, de modo que a assíntota é uma reta
com uma inclinação de 20 dB/década e interseção com o eixo de 0 dB em 101 rad/s.
• Vindo da esquerda, trace essa assíntota até você atingir a primeira raiz diferente de zero em
101 rad/s.
• Como 101 rad/s é um pólo, modifique a inclinação atual por 20 dB/década, isto é, altere-a de
20 dB/década para 20 20 0 dB/década. Isso produz um segmento horizontal até a próxi-
ma raiz em 102 rad/s.
• Como 102 rad/s é um pólo, altere a inclinação de 0 para 20 dB/década e continue até a próxima
raiz em 103 rad/s.
• Como 103 rad/s é um zero, altere a inclinação de 20 dB/década de volta para 20 20 0 dB/
década e continue até a próxima raiz em 104 rad/s.
• Como 104 rad/s é um pólo, altere a inclinação para 20 dB/década e trace a assíntota final em
conformidade. O diagrama final está mostrado na Fig. 6A.3.
Gráficos de impedância
Assim como o ganho, impedâncias são traçadas usando escalas logarítmicas. No entanto, as impe-
dâncias são expressas em Ohms (não em dBs!), de modo que enquanto o eixo horizontal ainda é
identificado em década (ou oitavas) de frequência, o eixo vertical é agora identificado em décadas (ou
oitavas) de resistência. Para termos uma ideia, considere a Fig. 6A.4a, que mostra gráficos de módulo
das impedâncias
O gráfico de |ZR| ( R) é simplesmente uma reta horizontal posicionada em 103 , enquanto que aquele
de |ZC| ( 106/␻) é uma reta com uma inclinação de (1 década de resistência)/(década de frequência)
ou, simplesmente, 1 década/década. Adicionalmente, as duas curvas se interceptam em ␻0 1 krad/s.
Conhecendo os gráficos individuais de |ZR| e |ZC|, é interessante construir gráficos de módulo de
suas combinações série e paralela Zs e Zp usando inspeção simples. Para esse fim, lembre-se de que,
em uma combinação série a maior das duas impedâncias domina, enquanto que em uma combinação
paralela a menor das duas impedâncias domina. Sejam as seguintes observações:
• Em baixas frequências, em que |ZC| |ZR|, temos Zs ZC e Zp ZR.
• Em altas frequências, em que |ZC| |ZR|, temos o contrário, isto é, Zs ZR e Zp ZC.
• As impedâncias individuais apresentam módulos iguais ( 1 k neste exemplo) em uma fre-
quência especial que vamos denominar ␻0 ( 1 krad/s neste exemplo), de modo que essa fre-
quência identifica o ponto de quebra entre as assíntotas de baixa e alta frequências. Impondo
40
Ganho (dB)
20
0
101 100 101 102 103 104 105
Frequência (dec)
FIGURA 6A.3 Diagrama de Bode linearizado para o ganho da Equação (6A.9).

105 105 105

ZC
104 104 104
ZR , ZC ( )
Zs
Zp ( )
Zs ( )
103 ZR 103 103
Zp
102 102 102
101 101 101

101 102 103 104 105 101 102 103 104 105 101 102 103 104 105
Frequência (rad/s) Frequência (rad/s) Frequência (rad/s)
C
1 F
R C R C
Zs Zp
1k 1 F 1k 1 F
R
1k
(a) (b) (c)
FIGURA 6.A4 Diagramas de módulo (a) das impedâncias individuais ZR e ZC, (b) da combinação série delas
Zs ZR ZC e (c) da combinação paralela delas Zp ZR //ZC.
ZC(j␻0) ZR, ou 1(␻0C) R, encontramos facilmente ␻0 1(RC) 1(103 106) 1

krad/s. Nessa frequência, temos Zs(j␻0) R√2 ( 1,414 k em nosso exemplo) e Zp(j␻0)
R√2 (0,707 k em nosso exemplo).
Como um exemplo adicional, vamos aplicar o raciocínio intuitivo descrito anteriormente para
traçar o módulo da impedância equivalente Z apresentada pela rede da Fig. 6A.5. Primeiro, trace as
impedâncias individuais como na Fig. 6A.6a. Em seguida, começando na extremidade de baixa fre-
quência e gradualmente movendo em direção a frequências mais altas, construa o gráfico de |Z| como
na Fig. 6A.6b, baseado nas seguintes observações:
• Em frequências suficientemente baixas, em que Z2 e Z4 funcionam como circuitos abertos, Z1
domina.
Z2 1 F
Z Z1 100 k Z4 10 nF
Z3 1k
FIGURA 6.A5 Uma rede de impedâncias.
106 106
105 兩Z1兩 105

Impedância ()
Impedância ()
兩Z2兩
104 104
兩Z4兩
103 兩Z3兩 103
102 102
100 101 102 103 104 105 106 100 101 102 103 104 105 106
Frequência (rad/s) Frequência (rad/s)
(a) (b)
FIGURA 6.A6 Diagramas de módulo (a) das impedâncias individuais da Fig. 6A.5 e (b) da impedância equi-
valente total Z.
• Em seguida, Z2 começa a influenciar ␻ 101 rad/s, pois |Z2| |Z1| nessa frequência.
• Z2 domina até ␻ 103 rad/s, onde Z3 entra e domina até ␻ 105 rad/s.
• Nesse ponto final, Z4 entra e domina ao longo do resto do espectro de frequências.
REFERÊNCIAS
1. R. S. Muller and T. I. Kamins, Device Electronics for Inte- 5. A. S. Sedra and K. C. Smith, Microelectronic Circuits, 5/E,
grated Circuits, 2/E, J. Wiley and Sons, 1986. Oxford University Press, 2004.
2. P. R. Gray, P. J. Hurst, S. H. Lewis, and R. G. Meyer, Analy- 6. R. C. Jaeger and T. N. Blalock, Microelectronic Circuit De-
sis and Design of Analog Integrated Circuits, 5/E, Wiley sign, 2/E, McGraw-Hill, 2004.
and Sons, 2009. 7. S. Franco, Electric Circuits Fundamentals, Oxford Univer-
3. P. E. Allen and D. R. Holberg, CMOS Analog Circuit De- sity Press, 1995.
sign, 2/E, Oxford University Press, 2002. 8. D. A Hodges and H. G. Jackson, Analysis and Design of
4. R. T. Howe and C. G. Sodini, Microelectronics: An Integra- Digital Integrated Circuits, 2/E, McGraw-Hill, 1988.
PROBLEMAS
6.1 Modelo de TBJs em altas frequências (b) Como os valores dos vários elementos variam se a
resistência de 4,3 k é aumentada para 10 k ? Qual
6.1 Um projetista de CIs bipolares está usando um processo
é o novo valor de fT?
planar com TBJs npn tendo Cje0 1,0 pF, ␶F 0,3 ns e
C␮0 0,4 pF e TBJs pnp lateral tendo Cje0 0,5 pF, ␶F
25 ns e C␮0 1,5 pF. Ambos os dispositivos tem |␾c| 5V
0,55 V e mc 1/2.
(a) Compare seus valores de fT em IC 1 mA e tensão 4,3 k
inversa base-coletor de 5 V. Comente.
(b) Repita se IC é reduzida para 0,01 mA, compare com o
item (a) e comente.
6.2 Suponha que o TBJ da Fig. P6.2 tem C␮ 40 fF e seu ga-
nho de corrente ␤ Ic /Ib é medido em f 500 MHz para
duas condições diferentes de polarização cc. 3,0 k
(a) Se é encontrado que |␤| 13,5 em IC 1,0 mA e |␤|
9,2 em IC 0,25 mA, estime Cje e ␶F. Assuma que es-
ses parâmetros são independentes da polarização cc e 5V
que não há efeitos de injeção de ordem elevada. FIGURA P6.3
(b) Qual é o valor de |␤| em IC 0,1 mA e f 200 MHz?
Sugestão: explore a constância do produto ganho-faixa de 6.4 Um engenheiro está usando o esquema da Fig. P6.2 para
passagem. caracterizar um TBJ.
(a) Dado que com iB 0,8 ␮A o TBJ fornece iC
iC 100 ␮A para vCE 0,7 V, qual é o valor de ␤F?
(b) Se aumentando vCE de 0,7 V para 5,7 V, enquanto
mantemos iB constante em 0,8 ␮A, faz iC variar de
100 ␮A para 110 ␮A, qual é o valor de VA?

vCE (c) Se é encontrado que com vCE 0,7 V, a máxima fre-
iB vBE quência fT alcançável com esse TBJ é 8,0 GHz, qual é
o valor de ␶F? Qual é a largura de base efetiva WB se
Dn 10 cm2/s?
(d) Se é encontrado que com vCE 0,7 V temos fT
FIGURA P6.2
4,0 GHz e iC 0,1 mA, qual é o valor da soma
(Cje C␮)?
6.3 (a) Esboce o modelo de altas frequências do TBJ pnp da (e) Se aumentando vCE de 0,7 V para 5,7 V, enquanto
Fig. P6.3 e encontre os valores de seus elementos se ajustamos iB de modo a manter iC constante em 100
␤0 75, VA 50 V, ␶F 25 ps, rb 300 , Cje0 ␮A, faz fT aumentar de 4,0 GHz para 4,30 GHz, quais
0,5 pF, ␾e 0,8 V, me 13, C␮0 0,3 pF, ␾c são os valores de Cje0 e C␮0? Assuma Cje 2Cje0, ␾c
0,6 V e mc 12. Qual é o valor de fT? 0,6 V e mc 1/2.
( f ) Suponha que o terminal de coletor é desconectado de (a) Assumindo que o projetista quer polarizar um dispo-
modo a deixar apenas a junção BE ativa. Se é encon- sitivo particular em ID 200 ␮A com VOV 0,25 V,
trado que com iB 100 ␮A o TBJ fornece vBE 650 qual é o valor necessário de W se L 1 ␮m? Qual é o
mV e com iB 200 ␮A ele fornece vBE 700 mV, valor do ganho intrínseco aintrínseco gmro?
qual é o valor de rb? (b) Dado que Cox 2,5 fF/␮m2, Lov 0,1L e Cgb 5 fF,
Sugestão: pela regra prática conhecida, dobrar iB deve quais são os valores de Cgs, Cgd e fT?
requerer apenas um aumento de 18 mV em vBE. A queda (c) Insatisfeito com o valor estimado de fT, o projetista
de tensão adicional é devido à corrente iB fluindo através decide reduzir W para 1/4 do valor do item (a) de
da resistência de corpo que aparece em série com a jun- modo a reduzir Cgs, Cgd e, assim, elevar fT. Qual é o
ção pn formada pelas regiões de base e emissor. valor necessário para manter o mesmo ponto de ope-
(g) Esboce e identifique o equivalente de alta frequência ração em ID 200 ␮A? Quais são os novos valores
do TBJ no ponto de operação Q(IC, VCE) Q(0,5 mA; de aintrínseco, Cgs, Cgd e fT? Comente seus resultados.
3 V). 6.8 (a) Encontre o ponto de operação do MOSFET canal
6.5 Considere que o TBJ da Fig. P6.5 rb 300 , ␤0 100 e p da Fig. P6.8 se k 50 ␮A/V2, W 10 ␮m, L
fT 600 MHz. 1 ␮m, Vt0 0,5 V, ␥ 0,445 V12, 2␾n 0,6 V e
(a) Assumindo C␮ 0 e VA , esboce e identifique os ␭ 0,05 V1.
elementos do circuito equivalente em altas frequên- Sugestão: assuma 0 para análise cc e use iterações.
cias. Então, use argumentos físicos para prever os
valores assintóticos de Z nos limites f → 0 e f → .
5V
(b) Use o método do sinal de teste para obter uma expres-
são para Z(f), coloque-a na forma padrão da Equação
6A.1 e esboce o gráfico em frequência de |Z( jf )| (use
escalas logarítmicas). Quais são os valores de suas 12 k
frequências de zero e de pólo?
(c) Use argumentos físicos para discutir como o gráfico
em frequência anterior vai alterar se C␮ 0,5 pF.
Sugestão: o efeito de C␮ 0 é acrescentar um pólo de 8 k
alta frequência adicional introduzindo, assim, uma incli-
nação de 1 década/década na assíntota de alta frequên-
cia (veja também o Apêndice 6A). 5V
FIGURA P6.8
1 mA
(b) Encontre os valores dos elementos no modelo de pe-
quenos sinais para o MOSFET e mostre o circuito fi-
Z nal, dado que Cox 3,6 fF/␮m2, Lov 55 nm, Csb0
Cdb0 25 fF, Cgb 5 fF, ␾0 0,6 V e m 0,5.
FIGURA P6.5 (c) Estime fT.
6.9 Considere que o FET conectado como diodo da Fig. P6.9
6.2 Modelo de MOSFETs em altas frequências tem Vt 0,5 V, ␾0 0,6 V e m 0,5.
6.6 (a) Mostre que se a capacitância (2/3)WLCox é muito (a) Dado que com ID 0,28 mA ele fornece VDS 1,5
maior do que todas as outras capacitâncias parasitas V e com ID 1,20 mA ele fornece VDS 2,5 V, quais
em um FET, então são os valores de k e ?
(b) Dado que em (ID; VDS) (0,28 mA; 1,5 V) o FET
tem Cgs (23)WLCox WLovCox Cgb (30
2 3) fF e Cdb 5 fF, esboce e identifique os ele-
mentos de seu modelo de pequenos sinais. Então,
indicando que uma operação mais rápida é obtida
encontre a impedância de pequenos sinais Z( jf ) e
com pequenos FETs operados em altas correntes.
esboce o gráfico em frequência de |Z( jf )| usando
(b) Se ␮n 500 cm2/Vs e Cox 3,5 fF/␮m2, estime fT(max)
escalas logarítmicas.
para um FET com W/L (10 ␮m)/(1 ␮m) que está
operando em ID 100 ␮A.
(c) Repita o item (b) se a corrente ID é dobrada.
(d) Repita o item (b) se ambas as dimensões W e L são
VDS ID
reduzidas a metade, assumindo que todos os outros
parâmetros permanecem os mesmos. Z
6.7 Um projetista de CIs CMOS está trabalhando com MOS-
FETs canal n caracterizados por k 125 ␮A/V2 e ␭ FIGURA P6.9
(0,04 ␮m)/LV1.
(c) Repita o item (b), porém para o caso em que o FET é e explore a condição C␮ C␲ para simplificar seus
operado em (ID; VDS) (1,20 mA; 2,5 V). cálculos.
Sugestão: aumentando VDS provoca a redução de L e (b) Calcule Rx, Cx e Cy se o TBJ tem gm 1(40 ), ␤0
Cdb, de modo que você pode utilizar os dados do item 150, ro 100 k , rb 300 , fT 400 MHz, C␮
(a) para calcular as reduções percentuais em L e em 0,45 pF, Cs 0,55 pF, e a fonte de entrada tem Rsig
Cdb quando VDS é elevada de 1,5 V para 2,5 V. 2,0 k .
(c) Esboce o gráfico de frequência de |Zc(jf)| de 1 kHz
6.3 Resposta em frequência de para 10 GHz (use escalas logarítmicas).
amplificadores EC/FC Sugestão: primeiro esboce o gráfico da combina-
ção série de |Zx(jf)|, em que Zx Rx 1/sCx. Em
6.10 Esse problema investiga a resposta em frequência do am-
seguida, use argumentos físicos para avaliar o efeito
plificador EC da Fig. 6.14a para uma fonte com uma alta
de adicionar ro em paralelo. Finalmente, use nova-
resistência Rsig.
mente argumentos físicos para avaliar o efeito de
(a) Mostre que se Rsig rb r␲, o ganho de baixa fre-
adicionar Cy.
quência pode ser estimado como a0 ␤0[(RC //ro)
Rsig].
(b) Mostre que se gm(RC //ro)C␮ C␮, a frequência de 3 Zc
dB pode ser estimada como f3 dB 1[2␲␤0(RC // Zc
ro)C␮] e o produto ganho-faixa de passagem como
GBP 1(2␲RsigC␮). Rsig Rx
(c) Investigue o caso específico de um TBJ com ␤0 Cy ro
125, VA 75 V, rb 200 e C␮ 1,0 pF. Assuma Cx
que o TBJ é polarizado em IC 1 mA e que as resis- Vsig

tências externas são Rsig 30 k e RC 10 k . En-
tão, esboce o diagrama de Bode do ganho e comente
seus resultados. FIGURA P6.12
6.11 O amplificador EC da Fig. P6.11 emprega o esquema de
polarização utilizando resistor de realimentação. Assuma 6.13 Esse problema investiga a resposta em frequência do am-
que o TBJ está polarizado em IC 1 mA e que ele tem plificador FC da Fig. 6.15a para uma fonte com uma bai-
␤0 150, VA 75 V, rb 300 , fT 500 MHz e C␮ xa resistência Rsig, de preferência Rsig → 0.
0,3 pF. Estime a0 e f3 dB, se Rsig 1,0 k , RC 10 k e (a) Redesenhe o equivalente de altas frequências da Fig.
RB 100 k . 6.15b, porém com Rsig 0 e, também, adicione uma
Sugestão: observe que tanto C␮ como RB estão submeti- carga capacitiva CL em paralelo com RD para uma
dos ao efeito Miller.
análise mais geral. Escrevendo uma equação de nó no
nó de saída, mostre que
RC em que
RB
Vo e
Rsig indicando que a frequência de pólo é agora estabele-

cida pela resistência e capacitância líquidas do nó de
saída (em vez do nó de entrada).
Vsig (b) Investigue o caso específico de um FET com gm

1,8 mA/V, ro 50 k e Cgd 0,5 pF, alimentando RD
10 k e CL 2 pF.
FIGURA P6.11 (c) Esboce o diagrama de Bode do ganho e estime o GBP
desse amplificador.
6.12 (a) Mostre que desde que C␮ C␲, a impedância de pe- 6.14 O amplificador FC da Fig. P6.14 utiliza o esquema de
quenos sinais Zc obtida olhando para o coletor do TBJ polarização com resistor de realimentação. Assuma que
da Fig. P6.12 pode ser modelada com a rede com- o FET tem gm 1,5 mA/V, ro 50 k , Cgs 2,0 pF e
pletamente passiva mostrada à direita. Quais são as Cgd 0,2 pF. Estime a0, f3 dB e GBP se Rsig 100 k ,
expressões para Rx, Cx e Cy? RD 10 k e RG 3,0 M .
Sugestão: aplique o método do sinal de teste ao equi- Sugestão: observe que tanto Cgd como RB estão submeti-
valente de altas frequências do circuito à esquerda dos ao efeito Miller.
RD RC RC
RG RL
Vo
Rsig Vo
CL
Vsig RB RB

Q1 Q2
Vi1 V
FIGURA P6.14 i2
REE CEE
6.15 (a) Mostre que desde que Cgd Cgs, a impedância de pe-
quenos sinais Zd obtida olhando para o dreno do FET
da Fig. P6.15 pode ser modelada com a rede mostra-
da à direita. Quais são as expressões para Rx, Cx e Cy?
Sugestão: aplique o método do sinal de teste ao equiva- FIGURA P6.16
lente de altas frequências do circuito à esquerda e explo-
re a condição Cgd Cgs para simplificar seus cálculos. 6.17 A Fig. P6.17 mostra o equivalente ca de um amplificador
(b) Calcule Rx, Cx e Cy se o TBJ tem gm 2,0 mA/V, ro diferencial CMOS alimentando uma carga consistindo de
50 k , Cgs 100 fF, Cgd 10 fF, Cdb 20 fF e a RL e CL. Considere que todos os FETs têm gm 2,5 mA/V,
fonte de entrada tem Rsig 10 k . ␹ 0,2, ro 100 k , fT 750 MHz, Cgd 30 fF e Cdb
(c) Esboce o gráfico de frequência de |Zd(jf)| de 1 MHz 100 fF. Adicionalmente, assuma RG 3,0 k , RD 20
até 10 GHz (use escalas logarítmicas). k , RL 75 k e CL 0,45 pF.
Sugestão: primeiro esboce o gráfico da combinação (a) Use a técnica de meio-circuito para encontrar o valor
série de |Zx(jf)| |Rx 1/sCx|. Em seguida, use ar- de baixa frequência, assim como a frequência de zero
gumentos físicos para avaliar o efeito de adicionar ro e as duas frequências de pólo de adm( jf ). Qual é o
em paralelo. Finalmente, use novamente argumentos GBP desse amplificador?
físicos para avaliar o efeito de adicionar Cy. (b) Use a técnica de meio-circuito para estimar o valor de
baixa frequência, assim como a frequência de zero de
acm( jf ) se RSS 1 M e CSS 50 fF.
Zd
Zd
Rsig Rx RSS CSS

Cy ro
Vsig
Cx
M1 M2
RG RG
FIGURA P6.15 Vi1 V

CL i2
6.4 Resposta em frequência de amplificadores Vo

diferenciais
6.16 A Fig. P6.16 mostra o equivalente ca de um amplificador RL
diferencial bipolar alimentando uma carga consistindo RD RD
de RL e CL. Considere que os TBJs têm gm 1(50 ),
␤0 250, ro 120 k , rb 250 , fT 400 MHz,
C␮ 0,45 pF e Cs 1 pF. Adicionalmente, assuma RB
2,0 k , RC 10 k , RL 50 k e CL 4,5 pF. FIGURA P6.17
(a) Use a técnica de meio-circuito para encontrar o valor
de baixa frequência, assim como a frequência de zero 6.5 Seguidores (buffers) de tensão e de
e as duas frequências de pólo de adm( jf ). Qual é o
GBP desse amplificador?
corrente bipolares
(b) Use a técnica de meio-circuito para estimar o valor de 6.18 (a) Mostre que, se o seguidor de emissor da Fig. 6.30a
baixa frequência, assim como a frequência de zero de satisfaz a condição gm(Rsig rb) 1 de modo que,
acm( jf ), se REE 3 M e CEE 0,35 pF. desde que C␮ 0, temos a a0 e Zo Zo0.
(b) Encontre a corrente na qual o seguidor de emissor do (b) Calcule os valores dos elementos usando os dados do
Exemplo 6.11 deve ser polarizado a fim de alcançar a seguidor de emissor do Exemplo 6.11.
condição do item (a). 6.21 O TBJ da Fig. P6.21 é um pnp lateral com VEB(on) 0,7 V,
(c) Esboce o gráfico de módulo de a(jf) e Zo(jf) para o ␤F 50, rb 250 , VA 50 V, Cje 0,6 pF, C␮ 0,3 pF
seguidor do item (b) se C␮ 1 pF. Assuma que z␲ é e ␶F 15 ns.
desprezível nas frequências de quebra de cada gráfi- (a) Assumindo C␮ 0, encontre o ganho a(jf).
co. Verifique com o PSpice. (b) Encontre os valores dos elementos da rede indutiva
6.19 (a) Assumindo C␮ 0, mostre que o ganho de tensão modelando Zo(jf).
do seguidor de emissor da Fig. 6.30a tem o par de
frequências de pólo e zero 5V
3,0 k
Vo
10 k
em que R1 Rsig rb e R2 RL //ro.
Sugestão: expanda a expressão de ganho da Equa- Zo
Vsig
ção (6.60) e coloque-a na forma padrão da Equação
(6.63). 5V
(b) Mostre que a impedância Zi tem o par de frequências
de pólo e zero FIGURA P6.21
6.22 O TBJ no buffer de corrente da Fig. 6.35a tem ␤0 125 e

C␲ 20 pF e é polarizado em IC 2 mA.
(a) Assumindo rb 0, esboce os gráficos de frequência
de |asc(jf)| e |Zi(jf)| de 1 MHz até 10 GHz (use escalas
logarítmicas).
(c) Mostre que a impedância Zo tem o par de frequências (b) Repita, porém com rb 265 . Compare e comente.
de pólo e zero 6.23 Esse problema investiga a configuração BC como um
amplificador de tensão. Assumindo que o coletor na Fig.
P6.23 é terminado em uma carga ativa ideal, esboce os
gráficos de módulo do ganho de tensão a(j␻) Vo /Vi e das
impedâncias Zi(j␻) e Zo(j␻), se o TBJ tem gm 25 mA/V,
r␲ 6 k , ro 100 k , C␲ 10 pF, C␮ 0,25 pF e Cs
0,5 pF. Assuma rb 0 para simplificar.
Como as expressões anteriores simplificam se ␤0 é Sugestão: escreva Zi Zi1 //Zi2, em que Zi1 z␲ e Zi2
grande? Ri2 1/(sCi2) é a impedância apresentada à fonte de ali-
6.20 (a) Mostre que a impedância Zb obtida olhando para a mentação pelo restante do circuito. Obtenha expressões
base do TBJ da Fig. P6.20 pode ser modelada com a para Ri2 e Ci2 e use as técnicas descritas no Apêndice 6A
rede mostrada à direita. para traçar o gráfico da impedância.
Sugestão: aplique o método de teste ao equivalente de
altas frequências do circuito mostrado à esquerda e ex- Vo
presse Zb como Zb rb [Rx //(1/sCx)] (RE //ro). Faça
isso primeiro com C␮ 0 e depois adicione C␮ ao seu Vi

Zi Zo
circuito no final. Quais são as expressões para Rx e Cx?
FIGURA P6.23
rb
6.6 Seguidores (buffers) de tensão e de corrente MOS

Rx Cx
6.24 (a) Deduza as características da impedância de entrada
Zb C
do buffer MOS da Equação (6.72).
RE 兾兾ro (b) Repita, porém para as características da impedância
RE de saída da Equação (6.74).
Zb
6.25 (a) Esboce o gráfico de frequência de |Zo(jf)| para o se-
guidor de fonte do Exemplo 6.14a (use escalas loga-
FIGURA P6.20 rítmicas).
(b) Repita o item (a), porém para Rsig 100 . 6.28 (a) Para o equivalente do buffer de corrente MOS da Fig.
(c) Repita o item (a), porem para Rsig 1 k . Compare 6.41b podemos escrever Zo Zo1//Zo2, em que Zo2 é a
os três casos e comente. impedância apresentada por Cgd Cdb e Zo1 Ro1
6.26 (a) Assumindo que Cgb, Cgd e Csb são desprezíveis em 1(sCo1) é a impedância apresentada pelo restante do
comparação com Cgs, mostre que a impedância de en- circuito. Obtenha expressões para Ro1 e Co1 e, então,
trada do seguidor de fonte da Fig. P6.26 pode ser mo- prove a Equação (6.78).
delado com RG em paralelo com a combinação série de (b) Assumindo gm gmb 0,5 mA/V, ro 20 k , Cgs
uma capacitância Cx e uma resistência Rx apropriadas, Csb 450 fF e Cgd Cdb 100 fF, trace os gráficos
como mostrado. Quais são as expressões para Cx e Rx? de módulo de Zo1(jf), Zo2(jf) e Zo(jf) usando as técnicas
(b) Encontre Cx e Rx se RG 100 k e RS 2 k e o para traçar gráficos de impedância descritas no Apên-
FET tem k 4 mA/V2, 0,05 V1, 0,125 e dice 6A.
Cgs 3 pF e é polarizado em ID 2 mA. (c) Como o gráfico de Zo(jf) é modificado se a fonte de
(c) Esboce o gráfico de frequência de |Zi(jf)| de 100 kHz sinal, ao invés de ser ideal, tem uma resistência para-
até 10 GHz (use escalas logarítmicas). lela Rsig 30 k ?
(d) Considere agora o caso em que Cgb 50 fF, Cgd 6.29 O FET no buffer de corrente da Fig. 6.41a tem k 2,5
100 fF e Csb 500 fF. Para ter em conta a presença mA/V2, 0,1, Cgs Csb 1 pF e Cgd Cdb 100 fF e
dessas capacitâncias, o modelo precisa ser incremen- é polarizado em ID 1,25 mA.
tando com Cy e Cz como mostrado. O que Cy modela (a) Esboce o gráfico de frequência de |Zi(jf)| assumindo
e qual é o seu valor? O que Cz modela e qual é o seu 0.
valor? (b) Esboce o gráfico de frequência de |Zo(jf)| se
(e) Discuta como Cy e Cz afetam o gráfico do item (c). 1/(20 V).
Sugestão: encontre Zi. (c) Esboce os gráficos de frequência do ganho de corren-
te |a(jf)| para os casos RL 0 e RL 1,0 k , compare
e comente.
Cx 6.30 Esse problema investiga a configuração PC como um am-
Zi plificador de tensão. Considerando o equivalente ca da
Vsig RG Vo RG Cy Fig. P6.30 e assumindo gm gmb 0,35 mA/V, ro 40
Zi Rx Cz k , Cgs Csb 750 fF e Cgd Cdb 150 fF, trace os
RS
gráficos de módulo do ganho de tensão sem carga Vo /Vi e
das impedâncias terminais Zi e Zo.
Sugestão: escreva Zi Zi1 //Zi2, em que Zi1 é a impedância
FIGURA P6.26 de Cgs Csn e Zi2 é a impedância de Cgd Cdb refletida
para a entrada. Então, use as técnicas descritas no Apêndi-
6.27 (a) Assumindo que Cgb, Cgd e Csb são desprezíveis em ce 6A para traçar o gráfico da impedância.
comparação com Cgs no seguidor de fonte da Fig.
P6.27, encontre Rx, Lx e Ry, se RG 5 k e IPOL 1
Vo
mA e o FET tem k 2 mA/V2, ␭ 0,05 V1, ␹
0,125 e Cgs 1 pF. Vi
(b) Esboce o gráfico de frequência de |Zo(jf)| de 1 MHz Zi Zo
até 100 GHz (use escalas logarítmicas).
(c) Use argumentos físicos para discutir como o gráfico é
FIGURA P6.30
afetado se Cgb Cgd 50 fF e Csb 100 fF.
Sugestão: encontre Zo.
6.7 Análise da constante de tempo de circuito
aberto (CTCA)
VDD
6.31 Um estudante está analisando em laboratório um certo
RG amplificador que tem f3 dB 995 kHz e quer encontrar
Rx experimentalmente a contribuição da capacitância parasita
Vo
Cxy e da resistência equivalente Rxy entre um par específico
Vi Ry Zo
de nós externamente acessíveis X e Y. Escrevendo f3 dB
IPOL Lx 1[2␲(RxyCxy ␶rest)], em que ␶rest é a soma das constantes
Zo de tempo devido ao restante das capacitâncias parasitas, o
estudante decide medir f3 dB sob diferentes condições de
carregamento para encontrar indiretamente Rxy e Cxy.
VSS
(a) Se ao conectar uma capacitância externa Cext 10 pF
FIGURA P6.27 entre os nós X e Y causa uma redução da faixa de pas-
sagem para f3 dB 612 kHz, qual é o valor de Rxy?
(b) Se o estudante conecta em paralelo com Cext também VDD

uma resistência Rext Rxy (para evitar perturbar as
condições de operação cc do circuito, o estudante usa
uma capacitância de 0,1 ␮F em série com Rxy) e en- 1 mA
contra que f3 dB 884 kHz, qual é o valor de Cxy? 10 k
Qual é o valor de ␶rest? Vo
6.32 Devido à natureza distribuída de rb, podemos aproximar

melhor o comportamento do TBJ em alta frequência di-
vidindo C␮ em duas partes, como mostrado na Fig. P6.32. Ii
Assumindo Rsig 1 k , rb 300 , ␤0 100, gm
1(15 ), ro //RL 10 k , C␲ 10 pF e C␮1 C␮2
0,5 pF, estime f3 dB via a análise da CTCA. Comente seus FIGURA P6.34
resultados e especifique sob quais condições é aceitável
concentrar C␮1 e C␮2 em uma única capacitância.
6.35 Esse problema investiga a configuração BC como um con-
versor IV. Com referência ao equivalente ca da Fig. P6.35,
C 1 encontre o ganho de baixa frequência a0 vo /isig e use a
análise da CTCA para estimar f3 dB se Rsig RL 10 k .
Rsig rb C Assuma que o TBJ está polarizado em IC 0,5 mA e que
2
ele tem ␤0 150, rb 250 , VA 50 V, C␲ 10 pF,

C␮ 0,25 pF e Cs CL 1 pF.
Vsig

r V C gmV ro RC Vo
Vo
Isig Rsig RL
FIGURA P6.32
6.33 Encontre o ganho de baixa frequência a0 vo /ii e use a FIGURA P6.35

análise da CTCA para estimar f3 dB para o amplificador
com polarização via resistor de realimentação mostrado 6.36 Esse problema investiga a configuração PC da Fig. P6.36
na forma ca na Fig. P6.33, dado que Rsig 1 k , RF como um amplificador de tensão e assume ro . Encon-
100 k e ro //RL 5 k e que o TBJ tem gm 1(25 ), tre o ganho de baixa frequência a0 vo /vsig e use a análise
r␲ 5 k , C␲ 15 pF, C␮ 0,5 pF e Cs CL 2 pF. da CTCA para estimar f3 dB se Rsig 3 k e RL 30 k .
Assuma rb r␲. Assuma que o FET tem gm 1,25 mA/V, ␹ 0,2, ro 15
k , Cgs 250 fF e Cgd Cdb 100 fF.
Rsig
RL Vo
RF
Vsig RL
Vo
Rsig
FIGURA P6.36
Vsig

6.37 A Fig. P6.37 mostra o equivalente ca de um espelho de
corrente bipolar operando como um amplificador de cor-
FIGURA P6.33 rente de alta frequência. Como a área do emissor de Q2 é
quatro vezes aquela de Q1, o espelho fornece um ganho
6.34 Encontre o ganho de baixa frequência a0 vo /ii e use a nominal de 4 A/A. Desenhe o equivalente de pequenos
análise da CTCA para estimar f3 dB para o conversor IV sinais em altas frequências; então, assumindo que o tran-
da Fig. P6.34, assumindo k 2 mA/V2, ␭ 0,04 V1, sistor conectado como diodo Q1 é polarizado em 0,25 mA,
Cgs 1 pF, Cgd 0,1 pF e Cdb CL 1 pF. encontre o ganho de baixa frequência a0 io /ii e use a
análise da CTCA para estimar f3 dB dados os seguintes
valores de parâmetros: ␤01 ␤02 250, ␶F1 ␶F2 0,25
ns, Cje2 4Cje1 4 pF, C␮2 4C␮1 1 pF e Cs2 4Cs1
6 pF. Explique o que faz esse circuito ser do tipo de altas
frequências.
Io 0,25 pF, e Mp tem k 2,25 mA/V2, ␭ 1/(20 V), ␹ 0,2

e Cgd Cdb 50 fF.
Ii
Q1 Q2
Mp
Rsig
AE 4AE Qn
Vsig

Vo
FIGURA P6.37
RL
6.38 (a) A Fig. P6.38 mostra o equivalente ca de um espelho
de corrente MOS operando como um amplificador de
corrente de alta frequência. Como a largura do canal FIGURA P6.40
de M2 é cinco vezes aquele de M1, o espelho fornece
um ganho nominal de 5 A/A. Desenhe o equivalente 6.41 Encontre o ganho de baixa frequência a0 vo /vsig e use a
de pequenos sinais em altas frequências; então, assu- análise da CTCA para estimar f3 dB para o circuito “casco-
mindo que o transistor conectado como diodo M1 está de” dobrado BiCMOS da Fig. P6.41 se Rsig 10 k e RL
polarizado em 0,2 mA, encontre o ganho de baixa 100 k . Assuma que ambos os transistores estão polariza-
frequência a0 io /ii e use a análise da CTCA para es- dos em 0,25 mA e têm fT 400 MHz. Adicionalmente, Mn
timar f3 dB dados os seguintes valores de parâmetros: tem k 1,28 mA/V2, ␭ 1(15 V) e Cgd Cdb 25 fF, e
k2 5k1 12,5 mA/V2, ␭2 ␭1 0,05 V1, Cgs2 Qp tem ␤01 200, VA 50 V, C␮ Cs 0,25 pF.
5Cgs1 1 pF, Cgd2 5Cgd1 200 fF, Cdb2 5Cdb1
50 fF. Explique o que faz esse circuito ser do tipo de
altas frequências. Qp
(b) Repita, se o dreno de M2 é terminado em uma carga Rsig
Mn
RL 2 k . Compare com o item (a) e comente.
Vsig

Vo
Io
RL
Ii
M1 M2
FIGURA P6.41
W 5W
L L
6.9 Respostas em frequência e transitória de AOPs
6.42 Se o ganho de um AOP de GBP constante tem um módulo
FIGURA P6.38 de 80 dB em f 10 Hz e um ângulo de fase de 58° em
f 320 Hz, estime a0, fb, ft e o GBP. Quais são o módulo e
6.39 Reconsidere o par EC do Exemplo 6.9, porém com a in- a fase do ganho em f 440 Hz?
clusão de um par de resistências de degeneração RE1 6.43 (a) Discuta como uma variação do processo de fabrica-
RE2 200 em série com os emissores, da forma ilus- ção de 10% no ganho com carga a20 Gm2(Ro2 //
trada na Fig. P4.44. Assumindo que as condições de po- Ri3) do segundo estágio do 741 afeta os parâmetros
larização cc e os valores de capacitâncias internas não globais a0, fb, ft e SR.
são afetados pela adição de RE1 e RE2, use a análise da (b) Repita, mas para uma variação de 10% em Cc.
CTCA, juntamente com as técnicas de meio-circuito,
6.44 Um dado AOP de GBP constante consiste em dois está-
para investigar como a inclusão de degeneração influen-
gios inversores com ganhos cc individuais de Gm1R1 e
cia adm(jf) e acm(jf) e |adm(jf)/ acm(jf)|. Compare com o
Gm2R2 e é compensando via uma capacitância Cc através
exemplo e comente.
do segundo estágio tomando proveito do efeito Miller.
(a) Se o par de entrada diferencial é polarizado em I1
6.8 Resposta em frequência de amplificadores 50 ␮A e o AOP tem SR 5 V/␮s, encontre Cc.
“cascode” (b) Se em operação como seguidor de tensão a resposta
6.40 Encontre o ganho de baixa frequência a0 vo /vsig e use a transitória de pequenos sinais é governada pela cons-
análise da CTCA para estimar f3 dB para o circuito “casco- tante de tempo ␶ 40 ns, encontre o valor do degrau
de” dobrado BiCMOS da Fig. P6.40 se Rsig 2 k e RL Vm(início) correspondente ao início da limitação pelo
100 k . Assuma que ambos os transistores estão polari- SR.
zados em 0,5 mA e têm fT 500 MHz. Adicionalmente, (c) Se o ganho global cc é a0 100 dB, encontre fb assim
Qn tem ␤01 250, VA 50 V, rb 250 e C␮ Cs como a resistência Req vista por Cc.
(d) Se o ganho cc do segundo estágio é 1,6 vezes maior geralmente é conveniente trabalhar com a capacitância
do que aquele do primeiro estágio, encontre a capaci- equivalente Cj(eq) que, em resposta a uma variação de ten-
tância efetiva resultante do efeito Miller, assim como são VD VD2 VD1, desloca a mesma quantidade de
os parâmetros do primeiro estágio Gm1 e R1. carga Qj Qj(VD2) Qj(VD1) como Cj, ou
6.45 Um AOP CMOS de dois estágios do tipo da Fig. 5.13 tem
Cc 2 pF e é fabricado em um processo caracterizado por
kp 65 ␮A/V2 , ␭n 0,02 V1 e ␭p 0,05 V1. Se SR
40 V/␮s e ft 25 MHz, encontre a corrente de polarização (a) Calcule a integral anterior usando a Equação (6.118)
ISS do par de entrada FAc, a sobretensão de condução VOV e e mostre que
a razão W/L dos transistores FAc individuais e o ganho cc
a10 do primeiro estágio.
6.46 (a) Um estudante está caracterizando o AOP “cascode”
dobrado da Fig. 5.16 usando um osciloscópio. Se car-
regando o nó de saída com uma capacitância CL 3
pF faz o SR cai de 60 V/␮s para 24 V/␮s, encontre a
corrente de polarização ISS do par de entrada diferen- (b) Com referência à Fig. 6.68, calcule Cj(eq) para vD va-
cial, assim como capacitância parasita Co do nó de riando de VD1 2 V até VD2 0,6 V e compare
saída. com a aproximação Cj Cj0 feita no texto
(b) Se carregando a saída com uma resistência RL 10
M faz o ganho cc a0 cair de 5000 V/V para 2500 6.50 (a) Para qual valor devemos diminuir VR na Fig. 6.68 se
V/V, encontre a resistência de saída Ro. queremos reduzir à metade o tempo de armazena-
(c) Encontre a sobretensão de condução VOV dos transis- mento tS?
tores do par diferencial, a frequência de canto fb e o (b) Suponha que reduzimos a duração do pulso da Fig.
GBP para o caso sem carga. 6.68 de modo que vS comuta de VF de volta para VR
(d) Encontre a0, GBP e SR se o amplificador é carregado em t2 15 ns (em vez de t2 50 ns, como mostrado).
com CL 2 pF. Recalcule o tempo de armazenamento e comente.
(e) Repita o item (d), porém para o caso de uma carga RL 6.51 Na Fig. P6.51 considere R 3 k e que o diodo tem
15 M . VD(on) 0,7 V. Suponha que vS na Fig. P6.51a, depois de
( f ) Repita o item (d), porém para o caso em que as cargas ficar em 4 V por um tempo suficientemente longo, é
de 2 pF e 15 M estejam presentes simultaneamente. comutada para 4 V e que o tempo de armazenamento
6.47 Suponha que, em decorrência de algum erro de projeto, o é medido sendo obtido um valor de 25 ns Se D e R são
AOP “cascode” dobrado do Exemplo 5.4 é fabricado com trocados como mostrado na Fig. P6.51b e vS, depois de
W9 W10 24 ␮m em vez de 40 ␮m. ficar em 5 V por um tempo suficientemente longo, é co-
(a) Assumindo Cc 2,5 pF, discuta como esse erro afeta mutada para 5 V em t 0, esboce os gráficos de vS e
a0, fb e ft. Compare com o Exemplo 6.23b e comente. vO versus o tempo para t 0 e comente (para simplificar,
(b) Encontre todas as corrente de dreno durante a limi- assuma Cj constante 5 pF).
tação pelo SR positivo (vP vN) e compare com o
Exercício 6.6b. R D
(c) Repita o item (b), porém para a limitação pelo SR
negativo (vP vN) e compare.
(d) Discuta as principais diferenças funcionais entre o vS D vO vS R vO

circuito correto e o incorreto.
6.48 Um projetista de CIs está considerando o AOP “cascode”
(a) (b)
dobrado do tipo da Fig. 5.16 sob as seguintes restrições:
IPOL 1,2ISS e todos os FETs devem operar com a mesma FIGURA P6.51
sobretensão de condução VOV. O AOP deve ter um ganho
cc de 7.500 V/V e um slew-rate de 20 V/␮s para uma car-
6.52 Na Fig. P6.52 considere R 2 k e v2 2,5 V e que o
ga de 6 pF.
diodo tem VD(on) 0,7 V e ␶F 20 ns.
(a) Se n p 1/(22 V), encontre VOV, ISS e IPOL (para
simplificar, ignore o efeito de corpo e assuma 0
nos cálculos cc). D R
(b) Qual é o GBP para a carga dada?

(c) O que acontece se CL é dobrada?
v1 vO v
2

6.10 Transitórios em chaveamento de diodos
6.49 Devido à sua dependência em relação a vD, a capacitân-
FIGURA P6.52
cia de junção Cj é não linear. Para simplificar os cálculos,
(a) Se v1, depois de ficar em 0 V por um tempo muito 6.55 O Circuito da Fig. P6.55, conhecido como grampeador
longo, é comutada para 5 V em t 0, esboce os Baker e muito utilizado antes dos SBDs se tornarem mais
gráficos de v1 e vO versus o tempo para t 0 e comen- populares, usa dois diodos comuns para evitar que o TBJ
te (para simplificar, assuma Cj constante 5 pF). sature. Assumindo VBE(on) VD(on) 0,7 V, encontre todas
(b) Repita o item (a), porém o caso em que v1 é comutada as tensões e correntes no circuito para vS 0 V e vS 5 V.
para 2,5 V (em vez de para 5 V).
5V
6.11 Transitórios em chaveamento de TBJs
6.53 Suponha que o TBJ da Fig. P6.53 tem ␶F 2 ns, Cje0
1 k
5 pF, ␾e 0,8 V, me 0,33, Cjc0 1 pF, ␾c 0,75 V, D1
mc 0,33, VBE(EOC) 0,6 V e VCE(EOS) 0,2 V. Adicional- vC
mente, considere VCC VBB 5V, R1 3 k , R2
10 k e RC 1 k . 3 k D2
(a) Se vS na Fig. P6.53a depois de ficar em 0 V por um
longo tempo, é comutada para 5 V, encontre o in- vS
12 k
tervalo de tempo tEOC gasto para levar o TBJ para a
EOC (use a fórmula do Problema 6.49 para calcular
Cje(eq) e Cjc(eq)). 2V
(b) Podemos fazer tEOC → 0 adicionando uma capacitân-
cia C como na Fig. P6.53b e ajustando-a para o valor FIGURA P6.55
CEOC que, quando vS comutar de 0 V para 5 V, vai inje-
tar na base a carga necessária para levar o TBJ direto 6.56 O TBJ na Fig. P6.56 é projetado para operar dentro da re-
para a EOC. Qual é o valor necessário de CEOC? gião FA, em que vBE é pequena o suficiente de modo que
(c) Na realidade, podemos ir um passo adiante e aumen- podemos ignorar Qje. Adicionalmente, a resistência R3 é
tar a capacitância para o valor CEOS que vai levar o feita deliberadamente pequena de modo que vBC é tam-
TBJ de CO, através da região FA, direto para a EOS. bém pequena o suficiente de modo que podemos ignorar
Qual é o valor necessário de CEOS? Qjc. Sob essas condições, a Equação (6.128) simplifica
como iB QF ␶BF dQF dt.
(a) Dado que em resposta a um degrau de entrada de 1
VCC VCC
V o circuito produz um transitório exponencial como
valor máximo de 0,1 V, encontre ␤F, VOH e VOL.
RC C RC (b) Suponha que agora adicionemos um capacitor e ajus-
temos o seu valor até que a transição da saída torna-
vC vC
-se o degrau perfeito mostrado na forma sombreada.
R1 R1 Se isso ocorre para C 2 pF, encontre ␶BF e ␶F.
(c) Esboce vO versus tempo se C é reduzida para 1 pF.
(d) Repita o item (c) se C é elevada para 3 pF.
vS R2 vS R2
(e) Esboce vO versus tempo se C 2 pF e a resistência R1
é removida do circuito.
VBB VBB
(a) (b) VCC ( 5 V)
FIGURA P6.53 1V
R3
6.54 Suponha que o TBJ da Fig. P6.53a tem VBE(sat) 0,7 V, 0V
100
VCE(EOS) 0,2 V, VCE(sat) 0,1 V e ␤F 75. Além disso,
C R2
considere VCC 5V, VBB 2 V, R1 10 k , R2 75 k vO
20 k e RC 1,2 k .
R1
(a) Se vS, depois de ficar em 5 V por um longo tempo, é
comutada para 0 V e o tempo de armazenamento é VOH
100 k
tS 30 ns, encontre a constante de tempo ␶S. vI
VOL
(b) Podemos fazer tS → 0 adicionando uma capacitân-
cia C como na Fig. P6.53b e ajustando-a para o valor
CEOS que, quando vS comutar de 5 V para 0 V, vai ab- FIGURA P6.56
sorver da base a carga QS necessária para levar o TBJ
direto para a EOS. Qual é o valor necessário de CEOS?
(c) Encontre tS se C é feita igual a CEOS /2.
6.12 Resposta transitória de portas e comparadores 300 MHz para 100 MHz, estime a capacitância para-
de tensão CMOS sita líquida Cparasita de cada nó, bem como a corrente
média fornecida por cada porta para carregar/descar-
6.57 Se o inversor CMOS da Fig. P6.57 tem a curva de trans-
regar Cparasita durante meios períodos consecutivos.
ferência de corrente mostrada à direita, estime tPHL e tPLH
(d) Estime a frequência de oscilação se o circuito alimen-
sob a consideração de que todas as capacitâncias parasitas
ta uma carga capacitiva externa de 5 pF conectada a
podem ser modeladas com Ceq 1 pF.
v3. Compare com o PSpice e comente.
6.59 Para o inversor da Fig. P6.59, conhecido como um pseu-
5V doinversor CMOS, encontre VOH, VOL, tPHL e tPHL para
Ceq 0,75 pF. Assuma Vtn Vtp 0,5 V, kn 6,25kp
500 ␮A/V2 e ␭n ␭p 0. Comente.
Mp
vO 3V
vI Mn
Ceq
Mp
vO
100 Mn Ceq

iD (A)
vI

0
FIGURA P6.59
0 1 2 3 4 5
vI (V)
6.60 Considere que os FETs da porta NAND da Fig. P6.60 têm
FIGURA P6.57 Vtn Vtp 0,6 V, kn 2,5kp 100 ␮A/V2 e ␭n ␭p
0. Assumindo que todas as capacitâncias parasitas podem
6.58 (a) A Fig. P6.58 mostra três inversores CMOS conecta- ser modeladas com Ceq 1 pF, estime os atrasos de propa-
dos para formar um anel. Esboce v1, v2 e v3 versus gação para os seguintes casos das entradas A e B:
tempo (para simplificar, assuma formas de onda (a) A e B são comutadas de 0 V para 3 V simultanea-
aproximadamente triangulares) e verifique que o cir- mente.
cuito oscila (daí o nome oscilador em anel). Encontre (b) A é comutada de 0 V para 3 V enquanto B já está em
uma relação entre a frequência de oscilação fosc e o 3 V.
atraso de propagação médio tP de cada porta. (c) A e B são comutadas de 3 V para 0 V simultanea-
(b) O que acontece se um quarto inversor é inserido no mente.
laço? E se o número de inversores é igual a cinco? (d) B é comutada de 3 V para 0 V enquanto A é mantida
Quais conclusões você pode esboçar? em 3 V. Explique as diferenças.
5V 3V
MAp
v1 v2 MBp
v3
C1 C2 C3 Y
B MBn Ceq
FIGURA P6.58 A MAn
(c) Se é encontrado que, carregando as portas com

três capacitâncias externas C1 C2 C3 2 pF
FIGURA P6.60
como mostrado na forma sombreada faz fosc cair de
6.61 O inversor BiCMOS da Fig. P6.61 tira proveito do melhor 5V

de ambas as tecnologias (alta impedância de entrada de
MOSFETs e alta capacidade de alimentação de corrente
de TBJs) para lidar com grandes cargas capacitivas. Quan- M1
do vI é comutada para 0 V, M1 leva a base de Q1 para 5 V,
fornecendo VOH 5 0,7 4,3 V. Ao mesmo tempo, Q1
M4 leva a base do transistor Q2 para 0 V para rapidamente
desligá-lo. Quando vI é comutada para 5 V, M2 leva a base M2
do transistor Q1 para 0 V para rapidamente desligá-lo. Ao
vI
mesmo tempo, M3 liga o transistor Q2 na forma Darlington
vO
enquanto também grampeia seu coletor em VOL VBE2
VDS3 0,7 0 0,7 V evitando, assim, que ele sature. M3
Assumindo que os FETs têm Vt 1 V e k 100 ␮A/V2 CL
e que os TBJs têm VBE(on) 0,7 V e ␤F 75, estime tPLH e Q2
tPHL para CL 25 pF. M4
FIGURA P6.61
7
Realimentação, estabilidade
e ruído
7.1 Aspectos básicos de realimentação negativa
7.2 Efeitos da realimentação em distorção, ruído e faixa de passagem
7.3 Topologias de realimentação e resistências de entrada e saída de malha fechada
7.4 Configurações práticas e o efeito de carga
7.5 Análise da razão de retorno
7.6 Fórmula de impedância de Blackman e métodos de injeção
7.7 Estabilidade em circuitos de realimentação negativa
7.8 Compensação de pólo dominante
7.9 Compensação de frequência de AOPs monolíticos
7.10 Ruído
Referências
Problemas
E
m eletrônica, realimentação se refere à situação em que um sinal derivado da porta de saída de
um amplificador é retornado para a porta de entrada, onde ele é combinado com o sinal de entra-
da aplicado externamente para criar um novo sinal a ser processado pelo próprio amplificador.
As formas mais comuns de combinação são adição e subtração. Quando o sinal de realimentação é
adicionado ao sinal externo, temos realimentação positiva, e quando ele é subtraído, temos realimen-
tação negativa.
Na realimentação positiva, o sinal retornado é projetado para reforçar o sinal de entrada de forma
a levar deliberadamente o amplificador para saturação. Também referenciada como realimentação
regenerativa, ela é usada na síntese de circuitos digitais, como flip-flops e Schmitt triggers.
Na realimentação negativa, o sinal retornado é projetado para se opor (em vez de reforçar) ao
sinal de entrada, sendo essa a razão pela qual ela também é referenciada como realimentação dege-
nerativa. Esse tipo de realimentação é muito mais interessante do que a realimentação positiva em
função das muitas potenciais vantagens que ela oferece. Primeiro, a realimentação negativa tende a
estabilizar o ganho em relação a variações de parâmetros e ao desvio com a temperatura (drift) dos
componentes que compõem o próprio amplificador. Segundo, ela tende a reduzir a distorção, assim
como certos tipos de ruídos. Terceiro, ela pode ser usada para controlar as resistências de entrada e
de saída de forma a reduzir os efeitos de carga indesejados. Finalmente, ela pode ser explorada para
controlar a dinâmica do amplificador, por exemplo, estendendo sua faixa de passagem e acelerando
sua resposta transitória.
Capítulo 7 • Realimentação, estabilidade e ruído 601
Como muitas invenções, a realimentação negativa vem com um preço e um risco:

• À medida que avançarmos, vamos ver que, para alcançar plenamente os benefícios desse tipo de
realimentação, precisamos começar com um ganho muito maior do que aquele que é finalmente
demandado pela aplicação em questão. (O estudante que já teve contato com o amplificador
operacional, o tipo de amplificador mais popular projetado para operação em realimentação ne-
gativa, já sabe disso.) No entanto, com a tecnologia atual de circuitos integrados, a fabricação de
amplificadores de alto ganho, como os AOPs, é fácil e barata, de modo que o preço normalmente
não é um grande problema.
• Muito mais sério é o fato de que a realimentação negativa introduz o risco de oscilação. À me-
dida que o sinal se propaga através do amplificador, ele experimenta atrasos inevitáveis que são
coletivamente referenciados como atraso de fase. Se, quando retornar para a entrada, o sinal tiver
adquirido um deslocamento de ⫺180°, a realimentação se transforma de negativa para positiva.
Além disso, se o sinal tem uma intensidade no mínimo igual à que tinha quando começou a se
propagar pelo amplificador, a realimentação se torna regenerativa, resultando em uma oscilação
de alta frequência. Embora esse efeito seja explorado para a concepção de osciladores, em outros
casos ele é indesejável, uma vez que pode tornar um circuito totalmente inútil. Felizmente, uma
variedade de técnicas foram desenvolvidas para controlar as oscilações indesejadas. Geralmente
conhecidas como técnicas de compensação de frequência, elas constituem um dos aspectos mais
fascinantes da teoria de sistemas aplicada à eletrônica e ao controle.
A realimentação negativa foi concebida em 1928 por Harold Black em sua busca para reduzir a
distorção em repetidores de telefonia. Por exemplo, quando se utiliza um amplificador de tensão com
ganho de dez, esperamos que o circuito responda a uma dada entrada vI com a saída vO ⫽ 10vI. Na
prática, devido às não linearidades dos componentes que constituem o amplificador (tubos de vácuo
antes, transistores hoje), essa relação se mantém apenas em operação de pequenos sinais. Em operação
de grandes sinais, um amplificador geralmente produz uma saída muito mais distorcida, como já vimos
quando amplificadores de transistores foram sobrealimentados, como nas Seções 2.5 e 3.6. Podemos
modelar essa situação considerando a saída real como consistindo do componente desejado 10vI soma-
da a um componente indesejado (ou ruído) vU,
vO ⫽ 10vI ⫹ vU
Na tentativa de reduzir vU, Harold Black raciocinou que, se (a) tomássemos uma fração da saída real
igual ao recíproco do ganho desejado, ou (1/10)vO neste exemplo, (b) subtraíssemos essa fração da
entrada para criar um novo sinal vE (posteriormente chamado de sinal de erro)
(c) aplicássemos esse novo sinal vE ao amplificador (agora chamado de amplificador de erro) e (d)
aumentássemos substancialmente o ganho (agora chamado de ganho de malha aberta) de modo que o
amplificador possa sustentar vO com um sinal vE infimamente pequeno, (ou vE → 0), então vU (⫽ ⫺10vE)
também seria pequeno, resultando praticamente na eliminação da distorção vU da saída para fornecer
vO → 10vI
É fascinante que uma linha de raciocínio tão concisa e surpreendentemente simples resultaria em uma
das invenções mais importantes da eletrônica!
Como outras invenções revolucionárias, a realimentação negativa não foi imediatamente aceita
pela comunidade de engenharia devido ao risco de oscilação que ela introduzia. No entanto, uma vez
que esse risco passou a ser mais bem compreendido e medidas adequadas foram desenvolvidas para
controlar oscilações indesejadas, a realimentação negativa se estabeleceu como uma peça chave não
apenas no projeto de circuitos eletrônicos, mas também em disciplinas tão díspares como controle
automático e modelagem de sistemas biológicos. O estudante já foi apresentado informalmente à rea-
limentação negativa em uma variedade de situações diferentes: circuitos de AOPs usam realimentação
negativa; a técnica de polarização com resistor de realimentação estabiliza a polarização cc para tran-
sistores; degeneração de emissor/fonte é um exemplo de realimentação negativa projetado para estabi-

lizar o ganho em relação a variações dos parâmetros do transistor. Após nossa apresentação informal à
realimentação negativa, estamos prontos para abordá-la de forma completa e sistemática.
O capítulo começa com conceitos e terminologia básicos de realimentação negativa enfatizando o ga-
nho de malha como um parâmetro central de um sistema de realimentação negativa. As propriedades
“curativas” da realimentação são ilustradas em uma variedade de situações, como redução da distor-
ção, redução do ruído e expansão da faixa de passagem.
Em seguida, o capítulo apresenta as quatro topologias básicas de realimentação negativa e discu-
te o efeito da realimentação no ganho, bem como nas resistências de entrada e saída. Cursos anteriores
já apresentaram ao estudante a realimentação negativa via amplificadores operacionais, mesmo que
apenas informalmente. Este é o momento de aproveitar o conhecimento básico sobre AOPs e expandi-
-lo para ilustrar diferentes topologias de uma forma mais sistemática.
Em circuitos de realimentação reais, o amplificador básico e a rede de realimentação tendem a car-
regar um ao outro, então precisamos de métodos adequados para investigar as várias topologias na pre-
sença do efeito de carga. O primeiro método, conhecido como análise de duas portas, é ilustrado por uma
variedade de exemplos de circuitos, que vão desde AOPs e amplificadores de realimentação de corrente
completos, configurações de vários transistores, até configurações de um único transistor (o estudante vai,
finalmente, ser capaz de apreciar o efeito de estabilização de esquemas já conhecidos de realimentação
com um único transistor, como degeneração de emissor/fonte e polarização com resistor de realimentação).
Uma alternativa poderosa à análise de duas portas, conhecida como análise da razão de retorno, é
também ilustrada em uma variedade de exemplos de circuitos. A fórmula de impedância de Blackman
e os métodos de injeção, diretamente relacionados a esse tipo de análise, são particularmente úteis em
medições de laboratório e em simulações computacionais.
O capítulo evolui para o estudo de estabilidade e de técnicas de compensação de frequência. De-
pois de introduzir ferramentas gráficas, bem como experimentais e computacionais, para avaliar a esta-
bilidade de um circuito com realimentação negativa, o capítulo investiga a compensação de frequência
interna dos amplificadores operacionais mais comuns discutidos no Capítulo 5: o AOP tipo 741 bipolar
e os AOPs CMOS de dois estágios e “cascode”.
O capítulo conclui com ruídos em circuitos integrados. Depois de uma introdução às proprie-
dades básicas de ruídos, às ferramentas analíticas e aos tipos de ruídos, são discutidos os modelos
de ruído de diodos e transistores. Por fim, é feita a análise de ruído de importantes configurações de
circuitos, como circuitos de AOPs e pares diferenciais, tanto bipolares quanto CMOS.
O capítulo faz uso frequente do PSpice tanto como uma ferramenta de verificação para cálculos
manuais quanto como um osciloscópio “virtual” para visualização de formas de ondas críticas, espe-
cialmente na investigação das propriedades “curativas” da realimentação para redução da distorção, na
avaliação das complexas questões de estabilidade e compensação de frequência ou na compreensão do
desempenho de um circuito frente a ruídos.
7.1 ASPECTOS BÁSICOS DE REALIMENTAÇÃO NEGATIVA

A Fig. 7.1 mostra a estrutura de um sistema com realimentação negativa. Seus elementos principais são
um amplificador de erro e uma rede de realimentação. O sistema recebe um sinal de entrada externo
si (que em um circuito eletrônico é tipicamente uma tensão ou uma corrente) e produz, por sua vez, um
sinal de saída so (novamente, uma tensão ou uma corrente). A rede de realimentação amostra a saída so
para produzir uma versão reduzida dela, chamada de sinal de realimentação sf , tal que
sf ⫽ bso (7.1)
Amplificador de erro
s
si a so

sf
b
Rede de realimentação
FIGURA 7.1 Diagramas de blocos de um circuito com realimentação negativa.
em que b é chamado de fator de realimentação. O sinal de realimentação é então alimentado para um

somador de entrada, no qual é subtraído do sinal de entrada para produzir um sinal chamado de sinal
de erro s␧,
s␧ ⫽ si ⫺ sf (7.2)
Esse sinal, por sua vez, é aplicado ao amplificador de erro fechando, assim, a malha de propagação de
sinal em torno do amplificador.
Como se depreende da Equação (7.2), o objetivo da realimentação negativa é reduzir o sinal de
entrada si para um sinal menor s␧. Se adicionássemos (em vez de subtrair) sf a si, então s␧ seria maior
do que si. Depois de passar por uma nova amplificação, o sinal retornaria ainda maior ao somador,
alimentando continuamente a si mesmo até que o amplificador seja, finalmente, levado para saturação.
Apropriadamente chamada de realimentação positiva, essa forma de realimentação é usada na síntese
de circuitos altamente não lineares, como flip-flops e Schimitt triggers. Este capítulo vai abordar ape-
nas a realimentação negativa.
Queremos agora obter uma relação entre a saída so e a entrada si do sistema. Por definição, o
amplificador de erro produz
so ⫽ as␧ (7.3)
em que a é o ganho do amplificador. Se interrompêssemos a malha de realimentação de modo a fazer

sf ⫽ 0, então o amplificador produziria so ⫽ asi, indicando que a é o ganho pelo qual si seria amplifi-
cado na ausência de qualquer malha de realimentação. Consequentemente, a é chamado de ganho de
malha aberta. Combinando as equações anteriores
so ⫽ a(si ⫺ sf ) ⫽ a(si ⫺ bso )
Agrupando e resolvendo para so obtemos
so ⫽ Asi (7.4)
em que
(7.5)
é o ganho pelo qual o sistema global de realimentação negativo amplifica a entrada si. Apropriada-
mente chamado de ganho de malha fechada, A (⫽ so/si) não deve ser confundido com o ganho de
malha aberta a (⫽ so/s␧). De fato, para enfatizar a diferença, vamos usar letras maiúsculas para indicar
parâmetros de malha fechada, como o ganho e, posteriormente, as resistências de entrada e saída (A,
Ri, Ro) e letras minúsculas para indicar os parâmetros do amplificador de erro básico, apropriadamente
chamados de parâmetros de malha aberta (a, ri, ro).
À medida que um sinal se propaga ao longo da malha a partir, por exemplo, da entrada do
amplificador, é submetido primeiramente a uma amplificação por a quando ele passa através do
amplificador, em seguida a uma atenuação por b quando ele retorna através da rede de realimentação
e, finalmente, a uma inversão (⫺) quando ele passar pelo somador ⌺. O ganho global em torno da
malha é, assim, ⫺ab. O negativo desse ganho global é chamado (um pouco inadequadamente) de
ganho de malha L,
L ⫽ ab (7.6)
Como veremos, L desempenha um papel central em um sistema de realimentação. Manipular a Equa-

ção (7.5) como
nos permite expressar o ganho de malha fechada na seguinte forma alternativa
(7.7)
De particular interesse é a condição L Ⰷ 1, para a qual a Equação (7.7) pode ser aproximada como
(7.8)
Esse resultado salienta, sozinho, duas das vantagens mais importantes resultantes da utilização da
realimentação negativa, sob a condição L Ⰷ 1:
• O ganho de malha fechada A é praticamente independente do ganho de malha aberta a. Isso é
altamente desejável, uma vez que o ganho de malha aberta a é normalmente um parâmetro mal
definido, que depende dos parâmetros dos transistores que compõem o amplificador. Como se
sabe, esses parâmetros variam de acordo com as condições de polarização cc, com a temperatura
e o tempo, e ainda conforme o dispositivo, devido a variações do processo de fabricação.
• Podemos adequar A para uma ampla variedade de aplicações pela escolha apropriada da rede
de realimentação. Essa rede normalmente é implementada com componentes passivos, como
resistores e capacitores. Utilizando componentes de qualidade adequada, podemos fazer A tão
previsível, preciso e estável quanto necessário.
Se consideramos 1/L como um termo de erro na Equação (7.8), verifica-se que L fornece uma
medida do quão próximo o ganho real A é do ganho ideal 1/b. Especificamente, quanto maior L, me-
lhor. Como L ⫽ ab, segue que para garantir um L adequadamente grande para um dado b precisamos
de um amplificador com um ganho a adequadamente alto. Em outras palavras, precisamos começar
com um ganho de malha aberta a alto para alcançar um ganho de malha fechada muito menor, porém
muito mais estável e previsível. Como o ganho cai de a para a/(1 ⫹ L), estamos em efeito jogando
ganho fora pela quantidade de realimentação (1 ⫹ L). Considerando os benefícios, bem como o fato
de que a tecnologia moderna de circuitos integrados (CIs) permite alcançar altos ganhos de forma fácil
e barata, esse é um preço que vale a pena pagar.
À medida que prosseguirmos, vamos nos referir ao limite L → ⬁ como representando a situação
ideal. O ganho de malha fechada correspondente é, então,
(7.9)
Embora essa condição ideal seja fisicamente irrealizável, um projetista de circuito vai se esforçar
para se aproximar dela dentro de um grau especificado de exatidão, garantindo um ganho de malha L
adequadamente alto e, portanto, utilizando um amplificador com um ganho de malha aberta a (⫽ L/b)
elevado.
EXEMPLO 7.1
(a) Um engenheiro deve projetar um amplificador de tensão tendo um ganho de malha fechada de
10 V/V com um erro de 1% ou menos. Quais valores de a e b são necessários? Qual é o valor
resultante de A?
(b) Para não arriscar, o engenheiro decide usar um amplificador com um ganho a dez vezes maior do
que aquele calculado no item (a). Qual é o valor resultante de A?
Solução
(a) Imponha 10 V/V ⫽ 1兾b ou b ⫽ 0,1 V/V. Para um erro de 1% precisamos de 1/L ⫽ 1/100, de
modo que a ⫽ L兾b ⫽ 100兾0,1 ⫽ 1000 V/V. Adicionalmente, A ⬵ (1兾b) ⫻ (1 ⫺ 1兾L) ⫽ 10(1 ⫺
1兾100) ⫽ 9,9 V/V.
(b) Agora, L ⫽ 1000, de modo que A ⬵ 10(1 ⫺ 1兾1000) ⫽ 9,99 V/V, ainda mais próximo do valor
ideal de 10 V/V.
䊉
O sinal de erro s␧ e o sinal de realimentação sf

Propriedades adicionais da realimentação negativa são imediatamente encontradas escrevendo
ou
(7.10)
Adicionalmente,
que fornece
(7.11)
Esses resultados (equivalentes) indicam que, para um ganho de malha suficientemente grande (de pre-
ferência, para L → ⬁), o sinal de erro se torna extremamente pequeno (de preferência, s␧ → 0), fazendo
com que o sinal de realimentação siga de perto o sinal de entrada (sf → si). Vale a pena lembrar dessas
propriedades quando formos tentar desenvolver uma compreensão rápida, ainda que aproximada, do
funcionamento interno de um circuito com realimentação negativa.
Dessensibilidade do ganho
Dado que o ganho de malha aberta é um parâmetro mal definido devido a variações de fabricação, bem
como a alterações ambientais, queremos investigar o impacto dessas incertezas sobre o ganho de malha
fechada. Para esse fim, vamos derivar A em relação a a na Equação (7.5),
Multiplicando ambos os lados por 100da/A e substituindo as diferenciais (d) por pequenas diferenças
(⌬), obtemos
(7.12)
Esse resultado indica que a variação percentual no ganho de malha fechada (100 ⫻ ⌬A/A) decorrente de
uma dada variação percentual do ganho de malha aberta (100 ⫻ ⌬a/a) é aproximadamente (1 ⫹ L) vezes
menor. Com L suficientemente grande, até mesmo uma variação extravagante em a vai ter um efeito mí-
nimo sobre A! Para refletir esse efeito de estabilização, a quantidade de realimentação (1 ⫹ L) também é
chamada de dessensibilidade de ganho ou, ainda, fator de dessensibilidade. Novamente, observamos que o
“tamanho” de L oferece uma medida do quão próximo do ideal está um sistema de realimentação negativa.
EXEMPLO 7.2
Suponha que o ganho de malha aberta a do amplificador do Exemplo 7.1a tem uma tolerância de
⫾20%. Estime a tolerância do ganho de malha fechada A. Repita, porém para o Exemplo 7.1b, e co-
mente seus resultados.
Solução
No Exemplo 7.1a, temos L ⫽ 100, de modo que a tolerância aproximada de A é (⫾20%)兾(1 ⫹ 100) ⬵
⫾0,2%. No Exemplo 7.1b, L é dez vezes maior, de modo que a tolerância de A vai ser cerca de dez
vezes menor, ou ⫾0,02%. Em ambos os casos, a realimentação negativa tem um efeito de estabilização
significativo sobre o ganho de malha fechada A.
䊉
Um exemplo clássico: a configuração de AOP não inversora

Um exemplo de circuito exatamente em conformidade com o diagrama da Fig. 7.1, portanto, incorpo-
rando todas as características discutidas até agora, é a configuração de AOP não inversora da Fig. 7.2.
O AOP combina as funções de amplificador de erro, bem como de somador; essa última graças ao fato
de que o AOP responde à diferença entre as suas tensões de entrada. A rede de realimentação é um
divisor de tensão simples, fornecendo
(7.13)
Amplificadores operacionais são deliberadamente projetados para ter ganhos de malha aberta muito
elevados, de modo a garantir altos ganhos de malha e, portanto, comportamento quase ideal em opera-
AOP

v a vo
vi

– –
R2
vf
Rede de
R1
realimentação
FIGURA 7.2 O circuito do AOP não inversor como um exemplo clássico de sistema com realimentação
negativa.
ção de realimentação negativa. No limite ideal a → ⬁, o circuito forneceria L → ⬁ e, assim, v␧ → 0 e

vf → vi. O ganho de malha fechada tomaria, então, o valor ideal
(7.14)
EXEMPLO 7.3
(a) Considere que o AOP da Fig. 7.2 seja o popular 741, cuja folha de dados reporta o ganho típico
a ⫽ 200.000 V/V. Encontre o ganho de malha fechada se R1 ⫽ 1,0 k⍀ e R2 ⫽ 3,0 k⍀.
(b) Encontre vo, vf e v␧ se vi ⫽ 2,0 V. Comente seus resultados.
(c) As folhas de dados também reportam que, devido a variações do processo de fabricação, o ganho
a pode ser tão baixo quanto 50.000 V/V. Como isso impacta os resultados encontrados no item
(a)? Comente.
Solução
(a) Temos b ⫽ 1兾(1 ⫹ 3) ⫽ 1兾4, L ⫽ ab ⫽ 200.000兾4 ⫽ 50.000 e A ⬵ 4(1 ⫺ 1兾50.000) ⫽ 3,99992
V/V. Graças ao alto ganho de malha, A é muito próximo de Aideal (⫽ 4,0 V/V).
(b) Temos vo ⫽ Avi, ⫽ 3,99992 ⫻ 2,0 ⫽ 7,99984 V, vf ⫽ vi 兾(1 ⫹ 1兾L) ⫽ 2,0兾(1 ⫹ 1兾50.000) ⫽
1,99996 V e v ⫽ vi 兾(1 ⫹ L) ⬵ 2,0兾50.000 ⫽ 40 ⫻ 10⫺6 V ⫽ 40 V. Para fins práticos, podemos
afirmar que vo ⬵ 8 V, vf ⬵ 2 V e v␧ ⬵ 0. Observamos que assim como o divisor de tensão divide vo por
4 para fornecer vf , o AOP realiza a operação inversa, ou seja, ele multiplica vi por 4 para fornecer vo.
(c) Agora temos L ⫽ ab ⫽ 50.000/4 ⫽ 12.500, de modo que A ⬵ 4(1 ⫺ 1/12.500) ⫽ 3,99968 V/V.
A variação em A é insignificante (⫺0,006%), assim como as variações nas tensões vo e vf, sen-
do que ambas continuam extremamente próximas de seus valores ideais de 8,0 V e 2,0 V, res-
pectivamente. No entanto, devido à queda em a, temos agora v␧ ⫽ vo/a ⫽ 8/50.000 ⫽ 160 V,
maior do que no item (b), mas ainda realmente insignificante em comparação com as outras
tensões no circuito.
䊉
EXEMPLO 7.4
(a) Modifique de forma adequada o circuito da Fig. 7.2 de modo que ele amplifique um sinal de
transcondutor vi ⫽ 5 mV com um ganho de malha fechada de 1000 V/V.
(b) Assumindo um AOP do tipo 741, estime A, vo, vf e v␧.
(c) Compare com o Exemplo 7.3a e comente.
Solução
(a) Impondo 1000 ⫽ 1 ⫹ R2/R1 obtemos R2/R1 ⫽ 999. Uma maneira de proceder é deixar R1 ⫽
1,0 k⍀ e fazer R2 ⫽ 999 k⍀. (Na prática, seria escolhido o valor-padrão mais próximo de 1 M⍀.)
(b) Temos agora b ⬵ 0,001 V/V, L ⫽ ab ⬵ 200.000 ⫻ 0,001 ⫽ 200, A ⬵ 1000(1 ⫺
1兾200) ⫽ 995 V/V, vo ⫽ 995 ⫻ 5 mV ⫽ 4,975 V, vf ⫽ (5 mV)兾(1 ⫹ 1兾200) ⫽ 4,975 mV e v␧ ⬵
(5 mV)兾(1 ⫹ 200) ⬵ 25 V.
(c) Devido ao ganho A solicitado ser muito maior nesse caso, b é muito menor em comparação ao
Exemplo 7.3a, de modo que o ganho de malha cai para 200. Isso implica um desvio de 0,5% de A
e vf de seus valores ideais – um desvio ainda relativamente pequeno. A entrada do AOP é sempre
v␧ ⫽ vo/a, isto é, o desvio de v␧ de seu valor ideal de 0 V depende apenas de vo e a, independente-
mente do ganho de malha L.
䊉
Um exemplo de transistor único de um sistema de realimentação negativa

Se a Fig. 7.2 ilustra a realimentação em torno de um circuito complexo, como um AOP consistindo
de vários transistores, a Fig. 7.3 apresenta o extremo oposto de realimentação em torno de apenas um
transistor. Esse último é um amplificador PC utilizando o divisor de tensão R1-R2 como sua rede de
realimentação. Desde que (R1 ⫹ R2) Ⰷ RD, podemos escrever
vo ⬵ ⫺gm(RD //ro)vgs ⫽ ⫺gm(RD //ro) ⫻ (vg ⫺ vs) ⫽ gm(RD //ro) ⫻ (vs ⫺ vg)
em que o efeito de corpo foi ignorado. Essa expressão é do tipo
vo ⫽ a(vi ⫺ vf ) ⫽ a(vi ⫺ bvo)
desde que consideremos vs → vi, vg → vf e vsg → v␧, conforme ilustrado na Fig. 7.3b. Também, o ganho
de malha aberta é a ⫽ gm(RD //ro) e o fator de realimentação é
Assim como no exemplo do AOP anterior, esse circuito se adapta exatamente ao diagrama da Fig. 7.1.
VDD
RD 12 k RD 12 k
vd vo vo
R2 10 M R2 10 M
vg vf

C v
vs R1 10 M R1 10 M
vi
ID vi

VSS
(a) (b)
FIGURA 7.3 (a) Circuito de único transistor como um exemplo de um sistema de realimentação negativa e
(b) seu equivalente ca.
EXEMPLO 7.5
Considere que o FET da Fig. 7.3 tem gm ⫽ 2 mA/V e ro ⫽ 60 k⍀. Estime L e A e comente.
Solução
Temos a ⫽ gm(RD //ro) ⫽ 2(12//60) ⫽ 20 V/V, b ⫽ 1兾(1 ⫹ 10兾10) ⫽ 1兾2, L ⫽ ab ⫽ 20兾2 ⫽ 10 e
Tendo em conta os ganhos de tensão notoriamente baixos obtidos com FETs, não é surpreendente que
o ganho de malha seja tão baixo em comparação com aquele de um AOP, resultando em um desvio
perceptível de A de seu valor ideal de 2 V/V. Ainda assim, é instrutivo investigar o circuito de único
transistor do ponto de vista da realimentação negativa!
䊉
Exercício 7.1
À medida que prosseguirmos, vamos verificar que a realimentação negativa afeta não apenas o ga-
nho, mas também as resistências de entrada e de saída. Usando o método do sinal de teste, mostre
que para R1 ⫹ R2 Ⰷ RD na Fig. 7.3, a resistência Ri obtida olhando para o terminal de entrada e a
resistência Ro obtida olhando para o terminal de saída são
7.2 EFEITOS DA REALIMENTAÇÃO EM DISTORÇÃO, RUÍDO E FAIXA DE

PASSAGEM
A Equação (7.3) implica uma relação de proporcionalidade linear entre a saída e a entrada, com a
constante de proporcionalidade representando o ganho de malha aberta a. Um amplificador prático, tal
como um CI de AOP, é composto de transistores, os quais são dispositivos inerentemente não lineares.
Além disso, o amplificador não pode excursionar sua saída em valores além de suas próprias tensões
de alimentação. Consequentemente, a curva de transferência de tensão (CTT) de um amplificador real
não é uma reta, mas uma curva não linear do tipo exemplificado na Fig. 7.4a (parte superior). Enquan-
to a operação é restringida às proximidades da origem, a curva pode ser considerada aproximadamente
linear, sendo sua inclinação, que representa o ganho a, máxima na origem. No entanto, à medida que
nos afastamos da origem, a inclinação diminui progressivamente até que a CTT fica achatada (ou sa-
turada), fazendo o ganho a cair para zero. (No exemplo mostrado, vO satura em ⫾10 V.) O ganho de
malha aberta é agora mais adequadamente definido como
(7.15)
em que vO é a tensão instantânea na saída e vE é a tensão de erro instantânea na entrada. Como mostrado
na Fig. 7.4a (parte inferior), o ganho alcança seu máximo de 1000 V/V na origem, diminui progressi-
vamente à medida que nos afastamos dela e, finalmente, cai para zero quando o amplificador é levado
para saturação.
Em função de sua CTT não linear, um amplificador real vai, geralmente, produzir uma saída
distorcida. Isso está representado na Fig. 7.4b para o caso de uma onda triangular na entrada (parte
superior). A saída (parte inferior) pode ser considerada uma versão amplificada da entrada, mas com
picos significativamente comprimidos devido à redução do ganho nessa região. O que fazemos com
10 20
Entrada vE (mV)
vE
Saída vO (V)
a
0 0
CTT
–10 –20
–30 –20 –10 0 10 20 30 0 0,5 1,0 1,5 2,0
Ganho de malha aberta (V/V)
1000 10
vO
a
Saída vO (V)
500 0
0 –10
–30 –20 –10 0 10 20 30 0 0,5 1,0 1,5 2,0
Entrada vE (mV) Tempo t (ms)
(a) (b)
FIGURA 7.4 (a) A curva de transferência de tensão (CTT) de um amplificador de erro real (parte superior) e
sua inclinação (parte inferior), representando o ganho de malha aberta a. (b) Formas de onda da entrada
(parte superior) e da saída (parte inferior).
um dispositivo não linear desse tipo em aplicações exigentes, como áudio de alta fidelidade (hi-fi*)
e instrumentação de precisão, em que distorção é intolerável? Como veremos a seguir, esse é outro
exemplo em que a realimentação negativa vem nos auxiliar.
Quando um amplificador não linear é colocado dentro de uma malha de realimentação negativa, te-
mos como resultado uma CTT de malha fechada, cuja inclinação representa o ganho de malha fechada A,
(7.16)
em que vO e vI são as tensões instantâneas de saída e de entrada. Reescrevendo a Equação (7.15) como
e rearranjando, obtemos o resultado familiar
(7.17)
em que Aideal ⫽ 1/b e L ⫽ ab é o conhecido ganho de malha. Isso indica que, desde que o ganho de
malha aberta a seja suficientemente elevado para garantir um ganho de malha L adequadamente alto,
o ganho de malha fechada A vai ser muito próximo de Aideal, ainda que o ganho a diminua à medida que
nos afastamos da origem. Por consequência, a realimentação negativa pode linearizar a CTT de um
amplificador significativamente!
Para ilustrar, considere o circuito do PSpice da Fig. 7.5, em que um amplificador de erro com
a CTT não linear da Fig. 7.4a é colocado dentro de uma malha de realimentação negativa com
* N. de T.: A sigla “Hi-Fi” deriva do inglês High-Fidelity.

EVALUE 10*((exp(2E2*V(%IN, %IN))1) (exp(2E2*V(%IN, %IN))1))
EAMP
vO
IN OUT
IN OUT
vE
0
R2
vF
vI 3,0 k

R1 1,0 k RL 10 k
FIGURA 7.5 Circuito do PSpice para visualizar as formas de onda de um sistema de realimentação negativa
utilizando um amplificador de erro com a CTT não linear da Fig. 7.4a.
b ⫽ R1/(R1 ⫹ R2) ⫽ . As propriedades de linearização de realimentação negativa são demonstradas na

Fig. 7.6. Em comparação com a CTT de malha aberta da Fig. 7.4a, a CTT de malha fechada da Fig. 7.6a
é muito mais linear e o ganho A é próximo de seu valor ideal de 1/b (⫽ 4 V/V nesse exemplo) ao longo
de uma faixa muito mais ampla de tensões de saída. Contanto que a operação do circuito seja restringida
a essa faixa, a saída será uma réplica fiel da entrada (amplificada por um fator de quatro). Isso é mos-
trado na Fig. 7.6b (parte superior) para o caso em que vI é uma forma de onda triangular com valores de
pico de ⫾2 V, de modo que vO é uma onda triangular basicamente não distorcida com valores de pico de
⫾8 V. Ainda mais interessante é o sinal de erro vE apresentado na Fig. 7.6b (parte inferior), que mostra
o “esforço” necessário do amplificador de erro para fazer vO ⫽ 4vI. É evidente que, a fim de compensar
a diminuição em seu ganho de malha aberta para pontos de operação longe da origem, o amplificador
distorce previamente de forma adequada o seu próprio sinal de erro! Historicamente, foi justamente
para reduzir a distorção de saída que Harold Black concebeu originalmente a realimentação negativa.
10 10
Formas de onda (V)
vO
CTT vI
Saída vO (V)
A
0 0
–10 –10
–2 0 2 0 0,5 1,0 1,5 2,0
4
Tensão de erro vE (mV)
A 10
Ganho de malha
fechada (V/V)
vE
2 0
–10
0
–2 0 2 0 0,5 1,0 1,5 2,0
Entrada vI (V) Tempo t (ms)
(a) (b)
FIGURA 7.6 Ilustração das propriedades de linearização da realimentação negativa: (a) a CTT de malha
aberta (parte superior) e sua inclinação (parte inferior), representando o ganho de malha fechada A; (b) as
formas de onda de entrada e de saída (parte superior) e a forma de onda de erro (parte inferior).
Efeito da realimentação negativa em ruídos

Queremos agora investigar o efeito da realimentação negativa sobre distúrbios ou perturbações. Re-
ferenciadas de agora em diante como ruídos, as perturbações podem entrar no amplificador no nó
de entrada (vn1), em algum nó intermediário (vn2) ou no nó de saída (vn3). Como ilustrado na Fig. 7.7,
usamos somadores para modelar os pontos de entrada dos vários componentes de ruído. Além disso,
para modelar a entrada de ruído intermediário, dividimos o amplificador em dois estágios com ganhos
individuais a1 e a2, respectivamente (evidentemente, o ganho global é a ⫽ a1 ⫻ a2). Começando pelo
lado direito e progressivamente nos movendo para a esquerda, escrevemos
vo ⫽ vn3 ⫹ a2[vn2 ⫹ a1(vi ⫹ vn1 ⫺ bvo)]
em que usamos vf ⫽ bvo. Agrupando, fazendo a ⫽ a1 ⫻ a2 e resolvendo para vo obtemos, após um

pouco de álgebra,
(7.18)
em que A é o ganho de malha fechada da Equação (7.17). Observamos que um circuito com realimen-
tação negativa amplifica todos os três termos de ruído com o mesmo ganho A que o sinal útil vi. No en-
tanto, enquanto vn1 mantém-se inalterado, vn2 é dividido por a1 e vn3 é dividido por a1 ⫻ a2. Resumimos
isso dizendo que em um circuito com realimentação negativa, um componente de ruído, refletido para
a entrada, é dividido pelo(s) ganho(s) do(s) estágio(s) que o predece(m). Essa propriedade é frequente-
mente explorada para reduzir o efeito de uma dada fonte de ruído, como o ruído ou “zumbido” (hum)
no estágio de alimentação de um sistema de áudio. Se precedermos esse estágio com um amplificador
adicional com um ganho adequadamente alto e fecharmos uma malha de realimentação negativa em
torno do circuito composto, podemos fazer o sinal de ruído, refletido para a entrada, tão pequeno quan-
to desejado em comparação com o sinal de áudio vi , aumentando, assim, a relação sinal-ruído para um
nível aceitável.
Como uma demonstração significativa dos efeitos de atenuação de ruídos da realimentação ne-
gativa, considere a situação da Fig. 7.8a, em que a fonte vI é conectada à carga RL via o estágio Q1-Q2
push-pull Classe AB. De preferência, o buffer deve fornecer
vO(ideal) ⫽ vI
No entanto, como é necessário cerca de 0,7 V para ligar cada TBJ, o circuito fornece vO ⫽ 0 para
⫺0,7 V ⬍ vI ⬍ 0,7 V, vO ⬵ vI ⫺ 0,7 V para vI ⬎ 0,7 V e vO ⬵ vI ⫹ 0,7 V para vI ⬍ 0,7 V. As formas de
onda, mostradas na Fig. 7.8b (parte superior), indicam uma saída muito distorcida. De fato, as coisas
ocorrem como se a não linearidade do estágio push-pull resultasse na injeção do ruído de tensão
vN ⫽ vO ⫺ vO(ideal)
ilustrado na Fig. 7.8b (parte inferior). Podemos reduzir vN precedendo o buffer por um amplificador
de erro adequado e, em seguida, fechando uma malha de realimentação negativa em torno do circuito
composto. O exemplo ilustrado na Fig. 7.9a usa um amplificador com um ganho de apenas a ⫽ 10
V/V e um fio simples como a rede de realimentação para produzir b ⫽ 1 V/V. A consequente redução
vn1 vn2 vn3

vi a1 a2 vo

vf
b
FIGURA 7.7 Modelo para investigar o efeito da realimentação negativa sobre ruídos de tensão.
2,0 vO(ideal)
Formas de onda (V)

vO
0
VCC (5 V) –2,0
0 0,5 1,0 1,5 2,0

Q2N2222
Q1
Ruído de saída (V)

2,0 vN
vO
0
vI Q2
RL
Q2N2907 1 k –2,0
0 0 0 0,5 1,0 1,5 2,0

VEE (5 V)
Tempo t (ms)
(a) (b)
FIGURA 7.8 (a) Circuito do PSpice simulando uma fonte vI alimentando uma carga RL via um estágio push-pull
Q1-Q2. (b) Formas de onda de entrada e saída (parte superior) e ruído de saída vN ⫽ vO ⫺ vO(ideal) (parte inferior).
2,0 vO(ideal)
entrada e de saída (V)
Formas de onda de
vO
0
–2,0
0 0,5 1,0 1,5 2,0

2,0
Ruído de saída (V)
vN
VCC (5 V) –2,0
0 0,5 1,0 1,5 2,0

Q2N2222 2,0
Q1 vOA
do amplificador (V)
Formas de onda
U1 v
OA
vO
vE 10 V/V vO
0
vI – –
OPAMP
RL
Q2 1 k
Q2N2907
vF –2,0
0
0 0 0,5 1,0 1,5 2,0
VEE (5 V) Tempo t (ms)
(a) (b)
FIGURA 7.9 (a) Precedendo o estágio push-pull da Fig. 7.8a por um amplificador e fechando a malha de reali-
mentação negativa em torno de todo o circuito a fim de reduzir a distorção da saída. (b) Formas de onda de
entrada e de saída (parte superior), ruído de saída VN ⫽ vO ⫺ vO(ideal) (parte do meio) e forma de onda de saída
do AOP vOA (parte inferior).
na distorção pode ser verificada comparando-se as formas de ondas da Fig. 7.9b (partes superior e
intermediária) com as formas de onda análogas da Fig. 7.8b (partes superior e inferior). Pode-se notar
imediatamente que a inserção do amplificador faz as quedas de 0,7 V parecerem como se elas tivessem
sido reduzidas para cerca de (0,7 V)/a, ou 0,07 V em nosso exemplo.
Para apreciar completamente o papel do amplificador, é interessante visualizar também sua saída
vOA, que está mostrada na Fig. 7.9b (parte inferior). Em sua tentativa de fazer vO seguir vI, o amplifi-
cador terá que excursionar sua saída vOA cerca de 0,7 V acima de vO durante as alternações positivas
e 0,7 V abaixo de vO durante as alternações negativas. Nesse exemplo, utilizamos um amplificador
com um ganho de apenas 10 V/V, mas uma unidade com ganho muito maior reduziria a distorção em
proporção, tornando vO uma réplica muito mais fiel de vI. Lembre-se de que já observamos esse com-
portamento quando analisamos o circuito do superdiodo da Seção 1.10. Agora estamos simplesmente
reavaliando um conceito conhecido, porém sob uma perspectiva da realimentação negativa.
Observação: o objetivo do exemplo de circuito de realimentação negativa da Fig. 7.9a é implementar
um amplificador com ganho A ⫽ 1 V/V e reduzir a distorção. Para esse fim, inserimos um aplicador
de erro com ganho a ⫽ 10 V/V. Ao fazer isso, estamos, na verdade, jogando fora um ganho de dez
para alcançar apenas um ganho de um, mas vale a pena pagar esse preço tendo em vista a resultante
diminuição na distorção. Como último ponto, é importante fazer a distinção entre o amplificador de
erro básico e o amplificador global resultante da operação do primeiro em conjunto com a rede de
realimentação negativa (um simples fio, nesse exemplo).
Efeito da realimentação negativa sobre a faixa de passagem

A realimentação negativa tem um profundo efeito também na resposta em frequência. De fato, se utili-
zada de forma descuidada, a realimentação pode levar a oscilações indesejadas, caso em que medidas
adequadas devem ser tomadas para estabilizar o sistema. Embora o tema da estabilidade vá ser tratado
em detalhes mais adiante neste capítulo, vamos examinar aqui o efeito da realimentação sobre dois
tipos representativos de AOPs: o amplificador de realimentação de tensão (VFA) e o amplificador de
realimentação de corrente (CFA).
Vamos começar com a configuração VFA não inversora da Fig. 7.2, repetida na Fig. 7.10a por
conveniência. Como visto no Capítulo 6, o ganho de malha aberta do VFA é do tipo
(7.19)
em que f é a frequência do sinal de entrada, a0 é o ganho cc e fb é a faixa de passagem de malha aberta.

Como ilustrado na Fig. 7.10b, o ganho a é alto (⬵ a0) de cc até fb, após o que ele diminui com f na taxa
dB
冷a0 冷冷a冷
VFA
20 dB/dec
a Vo

Ganho
Vi

R2 冷A冷
冷A0冷
R1
f
fb fB ft
(a) (b)
FIGURA 7.10 (a) Configuração VFA não inversora. (b) Visualização da resposta do ganho de malha aberta |a|
e do ganho de malha fechada |A|, ambos em dB.
de ⫺20 dB/década. Como sabemos, uma importante figura de mérito desse amplificador é seu produto
ganho-faixa de passagem
GBP ⫽ a0 ⫻ fb ⫽ ft (7.20)
Por exemplo, o popular AOP 741 tem ao ⫽ 200.000 V/V e fb ⫽ 5 Hz, então GBP ⫽ 200.000 ⫻ 5 ⫽
1 MHz. O ganho de malha fechada é, pelas Equações (7.6) e (7.7),
em que b ⫽ 1兾(1 ⫹ R2兾R1), conforme Equação (7.13). Isso é colocado de forma mais intuitiva em
(7.21)
em que
(7.22)
é o já conhecido ganho cc de malha fechada, e
(7.23)
é a faixa de passagem de malha fechada. (Novamente, observe o uso de letras minúsculas para desig-
nar os parâmetros de malha aberta e letras maiúsculas para designar parâmetros de malha fechada.)
Com referência à Fig. 7.10b, observamos que a realimentação negativa, enquanto reduz o ganho cc
de a0 para A0 ⬵ 1 ⫹ R2/R1, também expande a faixa de passagem de fb para fB ⬵ (a0/A0)fb, de modo
que o GBP de malha fechada (⫽ A0 ⫻ fB ⫽ ft) permanece constante. A relação de compromisso
ganho-faixa de passagem é explorada pelo projetista de circuitos com a finalidade de controlar a
dinâmica do amplificador.
EXEMPLO 7.6
(a) Considere que o AOP da Fig. 7.2 seja implementado com o popular AOP 741, para o qual ao ⫽
200.000 V/V e fb ⫽ 5 Hz. Estime A0 e fB, se R1 ⫽ 1,0 k⍀ e R2 ⫽ 999 k⍀.
(b) Repita, se R2 é reduzida para 9,0 k⍀.
(c) Qual é o ganho de malha fechada resultante na faixa de passagem de malha fechada mais larga?
Solução
(a) Temos A0 ⬵ 1兾b ⫽ 1 ⫹ R2 兾R1 ⫽ 1 ⫹ 999兾1 ⫽ 1000 V/V, a0b ⫽ 200.000兾1000 ⫽ 200 e fB ⫽
(1 ⫹ a0b)fb ⫽ (1 ⫹ 200)5 ⬵ 1,0 kHz.
(b) Agora temos A0 ⬵ 10 V/V, a0b ⫽ 20.000 e fB ⬵ 100 kHz. Em comparação com o item (a), A0 foi
reduzido de duas décadas enquanto que fB foi aumentada de duas décadas.
(c) A faixa de passagem mais larga é alcançada com b ⫽ 1, isto é, quando configuramos o AOP
como um seguidor de tensão de ganho unitário substituindo R2 por um fio e removendo R1. En-
tão, A0 ⬵ 1 V/V, a0b ⫽ a0 ⫻ 1 ⫽ a0 e fB ⫽ (1 ⫹ a0)fb ⬵ a0 fb ⫽ ft ⫽ 1 MHz.
䊉
Vamos agora analisar o amplificador CFA da Fig. 7.11a. Lembre-se da Equação (6.114) em que
o ganho de transimpedância de malha aberta do CFA é do tipo
(7.24)
em que f é a frequência do sinal de entrada, Req é o ganho cc e fb é a faixa de passagem de malha aberta
(o gráfico de módulo de z é repetido na Fig. 7.11b por conveniência). Para encontrar o ganho de malha
fechada A(jf), adaptamos a expressão para A deduzida na Seção 5.6, porém com Req substituído por
z(jf). O resultado é
Podemos colocar essa expressão na seguinte forma mais intuitiva
(7.25)
em que
(7.26)
é o já conhecido ganho cc de malha fechada e
(7.27)
é a largura de faixa de malha fechada (ambas as aproximações exploram o fato de que em um circuito
bem projetado temos R2 Ⰶ Req). Usando geometria simples, visualizamos fB como a frequência na qual
|z| cai para R2, como ilustrado na Fig. 7.11b. Essa frequência é estabelecida pelo usuário via R2, indepen-
dentemente do ganho de malha fechada A0, que é estabelecido separadamente via R1. Consequentemente,
circuitos CFA não estão sujeitos à relação de compromisso ganho-faixa de passagem de seus circuitos
冷z( jf )冷 (dec)
CFA

z Vo Req

Vi

R2 1 dec/dec
R1 R2
f (dec)
fb fB
(a) (b)
FIGURA 7.11 (a) Configuração CFA não inversora. (b) Visualização da resposta em malha aberta de |z| e da
faixa de passagem de malha fechada fB.
análogos VFA. Juntamente com a ausência de limitação por slew-rate, essa é uma vantagem fundamental
de CFAs em comparação com VFAs. (Veja também o Problema 7.10 para efeitos de ordem superior.)
EXEMPLO 7.7
Suponha que o CFA da Fig. 7.11 tem Req ⫽ 750 k⍀ e Ceq ⫽ 2,21 pF. Se as folhas de dados recomendam
usar R2 ⫽ 1,2 k⍀, especifique R1 para um ganho cc de malha fechada de 10 V/V. Qual é a faixa de
passagem de malha fechada?
Solução
Impor 1 ⫹ 1.200/R1 ⫽ 10 fornece R1 ⫽ 133,3 ⍀. Adicionalmente,
7.3 TOPOLOGIAS DE REALIMENTAÇÃO E RESISTÊNCIAS DE ENTRADA E

SAÍDA DE MALHA FECHADA
Os parâmetros mais básicos que caracterizam um amplificador são seu ganho sem carga e suas resis-
tências de entrada e saída, também chamadas de resistências terminais. Essas resistências influenciam
na resposta do amplificador em aplicações reais, quando ele é alimentando por uma fonte de entrada
não ideal e alimenta uma carga de saída. A resistência de entrada forma um divisor com a resistência da
fonte e a resistência de saída forma um divisor com a carga, reduzindo, assim, o ganho global da fonte
para a carga duas vezes. Essa redução é conhecida como efeito de carga. Veremos a seguir que, além
de estabilizar o ganho, a realimentação negativa altera as resistências terminais em formas que tendem
a reduzir o efeito de carga.
Como mencionado, os sinais de entrada e saída podem ser, ou correntes ou tensões, de modo que
temos quatro possíveis tipos de amplificadores: (a) o amplificador de tensão, fornecendo vo ⫽ Avi, A
em V/V; (b) o amplificador de corrente, fornecendo io ⫽ Aii, A em A/A; (c) o amplificador de trans-
resistência, fornecendo vo ⫽ Aii, A em V/A; e (d) o amplificador de transcondutância, fornecendo
io ⫽ Avi, A em A/V. Quando a realimentação negativa é aplicada em torno de um amplificador, surgem
quatro diferentes topologias. Queremos investigar como a realimentação negativa afeta o ganho, bem
com as resistências terminais de cada uma dessas configurações.
A configuração série-paralelo
Começamos investigando a aplicação da realimentação negativa em torno de um amplificador de
tensão, o primeiro dos tipos de amplificadores mencionados anteriormente. Como mostrado na Fig.
7.12a, a porta de saída do amplificador é modelada com um equivalente de Thévenin consistindo da
fonte dependente av␧ e da resistência de saída série ro. A porta de entrada, que desempenha um papel
puramente passivo, é modelada com a resistência de entrada ri. As grandezas a, ri e ro são referencia-
das como parâmetros de malha aberta e, portanto, indicadas com letras minúsculas. O papel da rede
de realimentação é amostrar a tensão de saída vo e produzir uma versão reduzida dela, ou vf ⫽ bvo,
de tal forma que o sinal ⫺vf é em seguida somado ao sinal de entrada vi para produzir o sinal de erro
v␧ ⫽ vi ⫺ vf . Observe que a operação de amostragem de tensão na saída é realizada em paralelo, como
em medições comuns com voltímetro (no laboratório, sempre medimos a tensão em paralelo, nunca
em série!). No entanto, a operação de soma ou comparação de tensão na entrada é realizada em série,
que é como conectamos diferentes fontes de tensão quando queremos adicionar ou subtrair suas ten-
sões – nunca conecte fontes de tensão diferentes em paralelo!
Para focarmos no efeito isoladamente da realimentação negativa sobre a, ri e ro, independente-
mente dos detalhes do circuito ao redor, vamos deliberadamente assumir a ausência de qualquer efeito
Ri ro Ro

vi
v ri av vo

Ro

vf bvo vo vi
Ri Aocvi vo

(a) (b)
FIGURA 7.12 A configuração série-paralelo ou amplificador de tensão: (a) amplificador de erro (parte supe-
rior) e rede de realimentação idealizada (parte inferior); (b) circuito equivalente.
de carga de ambas as portas do amplificador (a presença do efeito de carga encontrado em circuitos

reais vai ser levada em conta na próxima seção). Assim, para evitar efeito de carga na porta de entrada
do amplificador, assumimos que as fontes vi e bvo têm resistência série nula, de modo que podemos
escrever v␧ ⫽ vi ⫺ vf (se essas resistências fossem diferentes de zero, teríamos um divisor de tensão).
Da mesma forma, para evitar efeito de carga na porta de saída do amplificador, assumimos que essa
porta é deixada em circuito aberto e que a rede de realimentação apresenta resistência infinita à refe-
rida porta, de modo que podemos escrever vo ⫽ av␧ (se não fosse esse o caso, teríamos um divisor de
tensão na porta de saída também). Com referência à Fig. 7.13a temos, por inspeção, vo ⫽ av ⫽ a(vi ⫺
vf ) ⫽ a(vi ⫺ bvo). Agrupando os termos, chegamos ao seguinte resultado já familiar
(7.28)
em que L ⫽ ab. Como sabemos, a realimentação negativa estabiliza o ganho fazendo Aoc → 1/b no
limite em que L → ⬁.
Para encontrar o efeito sobre ri, aplique uma tensão de teste vi como na Fig. 7.13a, encontre a
corrente resultante ii e obtenha a resistência de entrada de malha fechada como a razão Ri ⫽ vi/ii. Então,
a lei de Ohm fornece ii ⫽ v␧/ri. Porém, a Equação (7.10) prevê v␧ ⫽ vi 兾(1 ⫹ L), de modo que
(7.29)
Ri Ro
ro ro

vi
ii v ri av vo v ri av vo io

vf bvo vo vf bvo vo

(a) (b)
FIGURA 7.13 (a) Circuito de teste para encontrar os parâmetros de malha fechada A ⫽ vo /vi e RI para a configura-
ção série-paralelo. (b) Circuito de teste para encontrar Ro.
indicando que a realimentação negativa toma a resistência de entrada ri, que em um amplificador de
tensão bem projetado é alta para começar, e a multiplica por (1 ⫹ L) para torná-la ainda maior. Isso é
bastante desejável em amplificadores com entrada de tensão uma vez que auxilia a reduzir significati-
vamente o efeito de carga de entrada. Fisicamente, justificamos esse aumento da resistência de entrada
conforme a seguir. Na ausência de qualquer realimentação, teríamos vf ⫽ 0, de modo que toda a tensão
de teste vi apareceria através de ri para fornecer ii ⫽ vi/ri. No entanto, com a realimentação negativa, a
tensão através de ri é reduzida para v␧, que é (1 ⫹ L) vezes menor do que vi, segundo a Equação (7.10).
Isso diminui ii por um fator de (1 ⫹ L), efetivamente aumentando ri por (1 ⫹ L). No limite ideal em que
L → ⬁ obtemos ii → 0 e, portanto, Ri → ⬁, indicando que a porta de entrada de um amplificador do tipo
entrada série com ganho de malha suficientemente elevado tende a funcionar como um circuito aberto.
Em seguida, faça vi ⫽ 0 e aplique à porta de saída uma corrente de teste io, como na Fig.
7.13b. Então, encontre a tensão resultante vo e obtenha a resistência de saída de malha fechada como
Ro ⫽ vo /io. Pela LKT e lei de Ohm,
vo ⫽ av ⫹ ro io ⫽ a(⫺vf ) ⫹ ro io ⫽ ⫺abvo ⫹ ro io
Agrupando os termos e simplificando, obtemos
(7.30)
indicando que a realimentação negativa toma a resistência de saída ro, que em um amplificador de tensão
bem projetado é baixa para começar, e a divide por (1 ⫹ L) para torná-la ainda menor. Isso é bastante de-
sejável em amplificadores com saída de tensão, uma vez que auxilia a reduzir significativamente o efeito
de carga de saída. Fisicamente, justificamos essa redução da resistência de saída conforme a seguir. Na
ausência de realimentação (b ⫽ 0), o circuito da Fig. 7.13b forneceria av␧ ⫽ 0 e, portanto, vo ⫽ roio. No
entanto, com a realimentação o amplificador, em sua tentativa de levar v␧ para próximo de zero, ajusta
sua fonte dependente de modo que vo (⫽ vf /b ⫽ ⫺v␧ /b) torna-se (1 ⫹ L) vezes menor, efetivamente redu-
zindo ro por (1 ⫹ L). No limite ideal em que L → ⬁ obtemos vo → 0 e, portanto, Ro → 0, indicando que,
na ausência de qualquer sinal de entrada, a porta de saída de um amplificador do tipo saída paralela, com
ganho de malha suficientemente elevado, tende a funcionar como um curto-circuito.
Tendo em conta os resultados anteriores, é evidente que a configuração série-paralelo da Fig.
7.12a comporta o equivalente de amplificador de tensão da Fig. 7.12b, com os parâmetros de malha
fechada A, Ri e Ro como dados pelas Equações (7.28) a (7.30). Observe o uso de letras maiúsculas para
distinguir esses parâmetros de seus análogos de malha aberta a, ri e ro.
EXEMPLO 7.8
Um AOP com a ⫽ 105 V/V, ri ⫽ 1 M⍀ e ro ⫽ 100 ⍀ é operado no modo série-paralelo com b ⫽ 0,01
V/V. Estime Aoc, Ri e Ro e comente.
Solução
Temos L ⫽ 105 ⫻ 0,01 ⫽ 103. Assim, Aoc ⬵ 100(1 ⫺ 1兾103) ⫽ 99,9 V/V, Ri ⫽ 106(1 ⫹ 103) ⬵ 109 ⍀ ⫽
1 G⍀ e Ro ⫽ 100兾(1 ⫹ 103) ⬵ 0,1 ⍀. Em comparação com as resistências que circundam um AOP,
que estão tipicamente na faixa de k⍀, Ri efetivamente aparece como um circuito aberto e Ro como um
curto-circuito.
䊉
A configuração paralelo-série
Voltamos agora nossa atenção para a aplicação da realimentação negativa em torno de um amplificador
de corrente, o dual do amplificador de tensão. Como mostrado na Fig. 7.14a, a porta de saída do ampli-
ficador é modelada com um equivalente de Norton consistindo da fonte dependente ai␧ e da resistência
Ri Ro
ii i ri ai ro io
if bio io ii Ri Ascii Ro io
(a) (b)
FIGURA 7.14 A configuração paralelo-série ou amplificador de corrente: (a) amplificador de erro (parte superior)
e rede de realimentação idealizada (parte inferior). (b) Circuito equivalente.
de saída paralela ro. A porta de entrada, que desempenha um papel puramente passivo, é modelada
com a resistência de entrada ri. O papel da rede de realimentação é amostrar a corrente de saída io e pro-
duzir uma versão reduzida dela, ou if ⫽ bio, de tal forma que o sinal ⫺if é em seguida somado ao sinal
de entrada ii para produzir o sinal de erro i␧ ⫽ ii ⫺ if . A operação de amostragem de corrente na porta
de saída é realizada em série, assim como em medições de corrente em laboratório em que interrompe-
mos o circuito para inserir o amperímetro em série (lembre-se de que correntes são sempre medidas em
série e tensões em paralelo!). No entanto, a operação de soma ou comparação de corrente na entrada é
realizada em paralelo, ou em derivação, que é como conectamos diferentes fontes de corrente quando
queremos adicionar ou subtrair suas correntes – nunca conecte fontes de corrente diferentes em série!
Para focarmos no efeito isoladamente da realimentação negativa sobre a, ri e ro, independentemente
dos detalhes do circuito ao redor, vamos novamente deliberadamente assumir a ausência de qualquer
efeito de carga de ambas as portas do amplificador (a presença do efeito de carga encontrado em circui-
tos reais vai ser levada em conta na próxima seção). Assim, para evitar efeito de carga na porta de entrada
do amplificador, assumimos que as fontes ii e bio têm resistência paralela infinita, de modo que podemos
escrever i␧ ⫽ ii ⫺ if (se essas resistências fossem diferentes de infinito teríamos um divisor de corrente
na porta de entrada). Da mesma forma, para evitar efeito de carga na porta de saída do amplificador,
assumimos que essa porta é curto-circuitada e que a rede de realimentação apresenta resistência nula à
referida porta, de modo que podemos simplesmente escrever io ⫽ ai␧ (se não fosse esse o caso, teríamos
um divisor de corrente na porta de saída também). Com referência à Fig. 7.14a temos, por inspeção, io ⫽
ai␧ ⫽ a(ii ⫺ if ) ⫽ a(ii ⫺ bio). Agrupando os termos, chegamos ao seguinte resultado já familiar
(7.31)
em que L ⫽ ab. Como sabemos, a realimentação negativa estabiliza o ganho fazendo Asc → 1/b no
limite em que L → ⬁.
Para encontrar o efeito sobre ri, aplique uma corrente de teste ii como na Fig. 7.15a, encontre a
tensão resultante vi e obtenha a resistência de entrada de malha fechada como Ri ⫽ vi/ii. Então, a lei de
Ohm fornece vi ⫽ rii␧. Porém, a Equação (7.10) prevê i ⫽ ii 兾(1 ⫹ L), de modo que
(7.32)
indicando que a realimentação negativa toma a resistência de entrada ri, que em um amplificador de
corrente bem projetado é normalmente baixa para começar, e a divide por (1 ⫹ L) para torná-la ainda me-
nor. Isso é bastante desejável em amplificadores com entrada de corrente, uma vez que auxilia a reduzir
significativamente o efeito de carga de entrada. Fisicamente, justificamos essa redução da resistência de
Ri Ro

ii vi i ri ai ro io i ri ai ro io v
o

if bio io if bio io
(a) (b)
FIGURA 7.15 (a) Circuito de teste para encontrar os parâmetros de malha fechada A ⫽ vo /vi e Ri para a configura-
ção paralelo- série. (b) Circuito de teste para encontrar Ro.
entrada conforme a seguir. Na ausência de qualquer realimentação, toda a corrente de teste ii fluiria atra-
vés de ri, fornecendo vi ⫽ riii. No entanto, com a realimentação negativa, a corrente através de ri se reduz
à corrente de erro i␧, que é (1 ⫹ L) vezes menor do que ii, segundo a Equação (7.10). Isso diminui vi por
um fator de (1 ⫹ L), efetivamente dividindo ri por (1 ⫹ L). No limite ideal em que L → ⬁ obtemos vi → 0
e, portanto, Ri → 0, indicando que a porta de entrada de um amplificador do tipo entrada paralela (em
derivação), com ganho de malha suficientemente elevado, tende a funcionar como um curto-circuito.
Em seguida, faça ii ⫽ 0 e aplique à porta de saída uma tensão de teste vo, como na Fig. 7.15b.
Então, encontre a corrente resultante io e obtenha a resistência de saída de malha fechada como Ro ⫽
vo /io. Pela LKC e lei de Ohm,
io ⫽ ai ⫹ vo 兾ro ⫽ a(⫺if ) ⫹ vo 兾ro ⫽ ⫺abio ⫹ vo 兾ro
Agrupando os termos e simplificando, obtemos
(7.33)
indicando que a realimentação negativa toma a resistência de saída ro, que em um amplificador de cor-
rente bem projetado é normalmente alta para começar, e a multiplica por (1 ⫹ L) para torná-la ainda
maior. Isso é bastante desejável em amplificadores com saída de corrente uma vez que auxilia a reduzir
significativamente o efeito de carga de saída. Fisicamente, justificamos esse aumento da resistência de
saída conforme a seguir. Na ausência de realimentação, teríamos io ⫽ vo /ro. No entanto, com a reali-
mentação o amplificador, em sua tentativa de levar i␧ para próximo de zero, ajusta sua fonte dependente
de modo que io (⫽ if /b ⫽ ⫺i␧/b) torna-se (1 ⫹ L) vezes menor, efetivamente aumentando ro por (1 ⫹
L). No limite ideal em que L → ⬁ obtemos io → 0 e, portanto, Ro → ⬁, indicando que na ausência de
qualquer sinal de entrada, a porta de saída de um amplificador do tipo saída série, com ganho de malha
suficientemente elevado, tende a funcionar como um circuito aberto.
Tendo em conta os resultados anteriores, é evidente que a configuração série-paralelo da Fig.
7.14a comporta o equivalente de amplificador de corrente da Fig. 7.14b, com os parâmetros de malha
fechada Asc, Ri e Ro como dados pelas Equações (7.31) a (7.33). Observe que o que é bom para um
amplificador de corrente (Ri → 0 e Ro → ⬁) é exatamente o oposto do que é bom para um amplificador
de tensão (Ri → ⬁ e Ro → 0). Isso é mais uma manifestação do princípio da dualidade.
A configuração paralelo-paralelo
A Fig. 7.16a mostra a aplicação da realimentação negativa em torno de um amplificador de transresis-
tência. O sinal de entrada é uma corrente de modo que a soma ou comparação da corrente de entrada
é feita na forma paralela, como no caso do amplificador de corrente da Fig. 7.14a. Por outro lado, o
sinal de saída é uma tensão, de modo que a porta de saída do amplificador é modelada com a fonte de
Ri ro Ro

ii i ri ai vo

Ro

if bvo vo ii Ri Aocii vo

(a) (b)
FIGURA 7.16 A configuração paralelo-paralelo ou amplificador de transresistência: (a) amplificador de erro

(parte superior) e rede de realimentação idealizada (parte inferior). (b) Circuito equivalente.
Thévenin ai␧ e a amostragem da tensão de saída é feita na forma paralela, como no caso do amplifica-
dor de tensão da Fig. 7.12a. O amplificador de transresistência é, portanto, do tipo paralelo-paralelo.
Para encontrar o ganho de malha fechada Aoc, escrevemos vo ⫽ ai ⫽ a(ii ⫺ if ) ⫽ a(ii ⫺ bvo).
Agrupar os termos produz o seguinte resultado familiar
(7.34)
em que L ⫽ ab. Para encontrar as resistências de malha fechada Ri e Ro, empregamos as técnicas do si-
nal de teste já utilizadas anteriormente. Na verdade, como a porta de entrada é similar àquela da confi-
guração paralelo-série e a porta de saída é similar àquela da configuração série-paralelo, aproveitamos
os resultados já desenvolvidos em conexão com as Figs. 7.15a e 7.13b e escrevemos
(7.35)
No limite L → ⬁, a configuração paralelo-paralelo fornece Aoc → 1/b, Ri → 0 e Ro → 0.
A configuração série-série
A Fig. 7.17a mostra a aplicação da realimentação negativa em torno de um amplificador de transcondu-
tância. O sinal de entrada é uma tensão, de modo que a soma ou comparação da tensão de entrada é feita
Ri Ro

vi
v ri av ro io

vf bio io vi
Ri Ascvi Ro io

(a) (b)
FIGURA 7.17 A configuração série-série ou amplificador de transcondutância: (a) amplificador de erro (parte su-
perior) e rede de realimentação idealizada (parte inferior). (b) Circuito equivalente.
na forma série, como no caso do amplificador de tensão da Fig. 7.12a. Por outro lado, o sinal de saída
é uma corrente, de modo que a porta de saída é modelada com a fonte de Norton av␧ e a amostragem da
corrente de saída é feita na forma série, como no caso do amplificador de corrente da Fig. 7.14a. O ampli-
ficador de transcondutância é, portanto, do tipo série-série, o tipo dual do amplificador paralelo-paralelo.
Para encontrar os parâmetros de malha fechada, procedemos da maneira usual, obtendo
(7.36)
Ri ⫽ ri(1 ⫹ L) Ro ⫽ ro(1 ⫹ L) (7.37)
em que L ⫽ ab. No limite L → ⬁, a configuração série-série fornece Asc → 1/b, Ri → ⬁ e Ro → ⬁.
Resumo
Tendo em conta os resultados anteriores, podemos constatar que o ganho de malha fechada A de cada
uma das quatro configurações de realimentação negativa pode ser expresso na forma
(7.38)
em que Aideal ⫽ 1/b é o ganho de malha fechada no limite L → ⬁, L ⫽ ab é o ganho de malha, a é o ga-
nho de malha aberta e b é o fator de realimentação. Adicionalmente, as resistências terminais de malha
fechada Ri/o podem ser expressas nos termos das resistências de malha aberta ri/o como
Ri兾o ⫽ ri兾o(1 ⫹ L)⫾1 (7.39)
com ⫹1 para os casos série e ⫺1 para os casos paralelo. A Tabela 7.1 resume as quatro topologias de
realimentação negativa, juntamente com as resistências terminais no limite idealizado L → ⬁.
As quatro configurações de realimentação utilizando AOPs

Às vezes, as operações de soma ou comparação da entrada e amostragem da saída não são tão óbvias.
Assim, para desenvolver uma ideia rápida, vamos examinar exemplos de circuitos reais usando o AOP,
o bloco construtivo mais popular projetado para operação em realimentação negativa. Ainda que o
AOP seja, rigorosamente falando, um amplificador do tipo tensão (para enfatizar isso, usamos o sím-
bolo av para denotar seu ganho de tensão), ele pode ser usado em qualquer uma das quatro topologias
de realimentação discutidas anteriormente, dando ainda mais credibilidade à designação operacional.
• Configuração série-paralelo (Fig. 7.18a): já examinamos essa configuração em conexão com a
Fig. 7.2. Com ganho de malha suficientemente elevado, como é geralmente o caso com circuitos
TABELA 7.1 As quatro topologias de realimentação e suas resistências terminais de malha fechada
idealizadas
si so Nome a b Topologia Ri(ideal) Ro(ideal)
vi vo Amp. de tensão V/V V/V Série-paralelo ⬁ 0
ii io Amp. de corrente A/A A/A Paralelo-série 0 ⬁
ii vo Amp. de transresistência V/A A/V Paralelo-paralelo 0 0
vi io Amp. de transcondutância A/V V/A Série-série ⬁ ⬁
de AOPs, a tensão de erro de entrada v␧ vai ser quase nula, indicando uma corrente extremamente
pequena através da resistência interna ri do AOP. Consequentemente, para todos os efeitos prá-
ticos, a porta de entrada do AOP aparece como um circuito aberto para a rede de realimentação.
Isso nos permite aplicar a regra do divisor de tensão e escrever
(7.40)
No limite do AOP ideal av → ⬁, esse circuito fornece Aoc ⫽ vo 兾vi → 1兾b ⫽ 1 ⫹ R2 兾R1, Ri → ⬁
e Ro → 0.
• Configuração paralelo-paralelo (Fig. 7.18b): o estudante vai se lembrar da teoria básica de
AOPs que no limite ideal av → ⬁, o nó da entrada inversora, também chamado de junção de soma
de corrente, funciona como um terra virtual. O sinal de entrada natural é, nesse caso, uma cor-
rente, de modo que o sinal de erro é i␧ ⫽ ii ⫺ if, como mostrado. Além disso, com o nó da entrada
inversora em 0 V temos, pela lei de Ohm, if ⫽ (0 ⫺ vo)/R, de modo que
(7.41)
No limite do AOP ideal av → ⬁, esse circuito fornece Aoc ⫽ vo 兾ii → 1兾b ⫽ ⫺R. Além disso, a
resistência vista pela fonte de entrada é Ri → 0 e aquela vista pela carga de saída é Ro → 0.
A configuração paralelo-paralelo forma a base do popular amplificador de tensão inversor
da Fig. 7.19a. Ainda que esse circuito seja um amplificador com entrada de tensão e saída de
tensão, do ponto de vista de realimentação ele é uma configuração paralelo-paralelo. Isso se
torna mais evidente se efetuarmos uma transformação de fontes para converter a tensão vi para a
corrente ii ⫽ vi /Ri. Então, o ganho de tensão de malha fechada é
(7.42)
vo
v av
vi – –

LD vo
R2 ii i av
vf –
LD
R1 ii if
R
vf R1 if 1
(a) Série-paralelo: b vo (b) Paralelo-paralelo: b vo
R1 R2 R

v av ii i av
vi – –
–
LD io LD io
ii if
vf R2
R R1
vf if R1
(c) Série-série: b R (d) Paralelo-série: b
io io R1 R2
FIGURA 7.18 Ilustração das quatro topologias básicas de realimentação negativa usando AOPs.
R1 R2 R2
vi
vi R1
R1
– –
av vo av vo

FIGURA 7.19 O popular amplificador de tensão inversor é, na verdade, um amplificador paralelo-paralelo,

como demonstrado pela transformação de fontes.
• Configuração série-série (Fig. 7.18c): os sinais naturais para esse circuito são uma tensão na
entrada e uma corrente na saída. A tarefa da rede de realimentação é amostrar a corrente de saída
io em série e convertê-la para a tensão de realimentação vf a ser somada à entrada vi em série.
Por incrível que pareça, ambas as operações são realizadas por meio de uma única resistência, R.
Como discutido anteriormente, a porta de entrada do AOP aparece, para todos efeitos práticos,
como um circuito aberto para a rede de realimentação. Podemos, então, usar a lei de Ohm e es-
crever vf ⫽ Rio, de modo que
(7.43)
No limite do AOP ideal av → ⬁, esse circuito fornece Asc ⫽ io 兾vi → 1兾b ⫽ 1兾R. Além disso, a
resistência vista pela fonte de entrada é Ri → ⬁ e aquela vista pela carga de saída é Ro → ⬁.
• Configuração paralelo-série (Fig. 7.18d): os sinais naturais para esse circuito são uma corrente
na entrada e uma corrente na saída. Dado que o nó da entrada inversora está em 0 V, aplicamos a
regra do divisor de corrente e escrevemos
de modo que
(7.44)
No limite do AOP ideal av → ⬁, esse circuito fornece Asc ⫽ io 兾ii → ⫺(1 ⫹ R2兾R1). Além disso, a
resistência vista pela fonte de entrada é Ri → 0 e aquela vista pela carga de saída é Ro → ⬁.
7.4 CONFIGURAÇÕES PRÁTICAS E O EFEITO DE CARGA

As redes de realimentação da Seção 7.3 foram deliberadamente assumidas idealizadas para que pu-
déssemos nos concentrar separadamente nos efeitos da realimentação negativa sobre os parâmetros do
amplificador a, ri e ro. Em um circuito prático, a rede de realimentação introduz efeito de carga tanto
na entrada quanto na saída do amplificador. Além disso, o amplificador e a rede de realimentação,
por vezes, estão entrelaçados, tornando a separação entre os dois nem sempre óbvia. Um circuito de
realimentação negativa pode sempre ser analisado em sua totalidade por meio de técnicas padrão,
como a análise nodal ou de malha. No entanto, à medida que a complexidade do circuito aumenta, essa
abordagem logo se torna proibitiva.
Felizmente, aproximações adequadas podem ser feitas, as quais nos permitem separar o circuito
em um amplificador básico incorporando os efeitos de carga e em uma rede de realimentação distinta.
Com essa separação em mãos, podemos então aplicar as Equações (7.38) e (7.39) para encontrar os
parâmetros de malha fechada A, Ri e Ro. Essas aproximações exploram a priori o fato de que, com um
ganho de malha L suficientemente alto, as resistências terminais Ri/o satisfazem
para o caso série (7.45a)
para o caso paralelo (7.45b)
Em palavras, a rede de realimentação enxerga efetivamente um circuito aberto (OC) quando olha para
a porta de um amplificador em que a comparação ou a amostragem é feita em série e um curto-circuito
(SC) quando a comparação ou a amostragem é feita em paralelo. Essas afirmações, e a utilidade delas,
ficarão mais claras à medida que avançarmos.
Circuitos série-paralelo
Na Fig. 7.18a, investigamos a configuração de AOP não inversora como um exemplo clássico de um
circuito série-paralelo. Vamos agora reexaminá-la com foco na interação entre as resistências internas
ri e ro do amplificador de erro e as resistências externas R1 e R2 que compõem a rede de realimentação.
Essa interação resulta em efeito de carga em ambas as portas de entrada e de saída do amplificador.
Com o intuito de nos concentrarmos separadamente no efeito de carga da rede de realimentação, con-
tinuamos a assumir uma fonte de alimentação vi com resistência série nula e uma porta de saída sem
carga (em circuito aberto), como mostrado na Fig. 7.20.
ro vo
vi v ri
avv

Ri

R2 Ro
vf
R1
FIGURA 7.20 A configuração de AOP não inversora com suas resistências internas ri e ro explicitamente
mostradas.
Para investigar o efeito de carga na porta de entrada, observe que a resistência externa vista
por essa porta parece ser R1//(R2 ⫹ ro). Porém, sabemos a priori que em operação de realimentação o
sistema vai apresenta uma resistência muito baixa (Ro → 0) no nó de saída devido à amostragem do
tipo paralelo nesse nó. Isso basicamente elimina o efeito de ro, fazendo com que a resistência externa
vista pela porta de entrada do amplificador seja efetivamente R1//R2. Isso é ilustrado no equivalente
do amplificador da Fig. 7.21a, em que a resistência R2 é mostrada curto-circuitada (SC) para o terra.
Para investigar o efeito de carga na porta de saída, observe que a resistência externa vista por
essa porta parece ser R2 ⫹ (R1//ri). Porém, sabemos a priori que em operação de realimentação o siste-
ro vo
v vd ri
avvd
ria
R2
roa
vf R2
OC OC
SC
R1 v
R1 R2 R1 o
SC
(a) (b)
FIGURA 7.21 Decomposição do circuito da Fig. 7.20 (a) no amplificador de erro e (b) na rede de realimentação.
ma vai apresentar uma resistência muito alta (Ri → ⬁) no nó de entrada devido à comparação ou soma
do tipo série nesse nó. Isso decorre do fato de que v␧ → 0, fazendo a corrente através de ri realmente
desprezível e, assim, basicamente eliminando o efeito de ri. Para fins práticos, a porta de entrada do
amplificador aparece como um circuito aberto para a rede de realimentação. Isso também é ilustrado
na Fig. 7.21a, em que o nó comum a R1 e R2 é mostrado como um circuito aberto (OC), indicando que
a resistência externa vista pela porta de saída do amplificador é efetivamente R2 ⫹ R1.
Com o caminho de realimentação interrompido tanto na saída (via curto-circuito) quanto na en-
trada (via circuito aberto), o circuito da Fig. 7.21a representa o amplificador de erro em operação de
malha aberta, mas com o efeito de carga devido à rede de realimentação externa especificamente leva-
do em consideração em ambas as portas. Em seguida, queremos encontrar seus parâmetros de malha
aberta, agora detonados como a (⫽ vo /v␧), ria e roa. Pela regra do divisor de tensão temos
de modo que
(7.46)
Observe que a ⬍ av devido ao efeito de carga na entrada e na saída. Também temos, por inspeção,
ria ⫽ ri ⫹ (R1 //R2) roa ⫽ ro //(R2 ⫹ R1) (7.47)
Em seguida, procuramos uma representação para a rede de realimentação que seja separada do
amplificador básico. Considerando novamente a Fig. 7.20, observamos que, no lado de amostragem,
essa rede é alimentada por uma fonte de tensão vo cuja resistência série Ro deve ser extremamente baixa
e, no lado de soma ou comparação, a rede alimenta a porta de entrada do amplificador que, para efeitos
práticos, aparece como um circuito aberto (OC). O circuito para o cálculo de b é, portanto, como na
Fig. 7.21b, a partir da qual encontramos facilmente
(7.48)
Finalmente, aplicamos a Equação (7.28) para encontrar o ganho sem carga Aoc e as Equações
(7.29) e (7.30), mas com os parâmetros ri e ro substituídos por ria e roa, para encontrar as resistências ter-
minais de malha fechada Ri e Ro. Uma vez conhecidos esses três parâmetros, podemos usá-los no caso
geral em que o amplificador de realimentação é alimentado por uma fonte de sinal vsig com resistência
série diferente de zero Rsig e alimenta uma carga de saída RL diferente de infinito. Com referência ao
modelo de circuito da Fig. 7.22, o ganho global (fonte para carga) vo/vsig, também chamado de ganho
com efeito de carga, é imediatamente encontrado como
(7.49)
Rsig Ro

vsig
vi Ri Aocvi RL vo

FIGURA 7.22 Modelagem de um amplificador de tensão de malha fechada alimentado por uma fonte vsig e
alimentando uma carga externa RL.
EXEMPLO 7.9
(a) No circuito da Fig. 7.20, considere que o AOP seja de baixa qualidade com av ⫽ 1000 V/V, ri ⫽
10 k⍀ e ro ⫽ 1,0 k⍀. Se R1 ⫽ 1,0 k⍀ e R2 ⫽ 9,0 k⍀, encontre Ri, Ro e o ganho sem carga Aoc.
(b) Encontre o ganho global da fonte para a carga A ⫽ vo /vsig se o amplificador de realimentação é
alimentado por uma fonte de sinal vsig tendo uma resistência série de Rsig ⫽ 20 k⍀ e alimenta uma
carga RL ⫽ 2,0 k⍀.
Solução
(a) Usando as Equações (7.46) até (7.48), temos
Assim, L ⫽ ab ⫽ 833,3兾10 ⫽ 83,33, então
(b) Pela Equação (7.49), o ganho global é
A linha de raciocínio desenvolvida para o exemplo anterior pode ser generalizada para o seguinte
procedimento série-paralelo:
• Para calcular o efeito de carga na entrada do amplificador básico, deixe em curto-circuito a porta
do lado de amostragem da rede de realimentação.
• Para calcular o efeito de carga na saída do amplificador básico, deixe em circuito aberto a porta
do lado de soma ou comparação da rede de realimentação.
• Para encontrar b, aplique uma tensão vo à porta do lado de amostragem da rede de realimentação,
encontre a tensão de circuito aberto vf na porta do lado de soma ou comparação da rede de
realimentação e faça b ⫽ vf /vo.
Vamos ilustrar esse procedimento com exemplo adicionais.
No circuito de realimentação da Fig. 7.23, Q1 responde à diferença v␧ ⫽ vi ⫺ vf , de modo que
temos soma ou comparação do tipo série. Q2 é um estágio EC projetado para fornecer ganho de tensão
adicional e, assim, reforçar o ganho de malha L do sistema. Q3 é um seguidor de emissor projetado
para fornecer ganho de corrente em baixa resistência de saída. Finalmente, observamos que a saída vo
é desviada para a rede de realimentação consistindo em R1 e R2, indicando uma amostragem do tipo
paralela. Funcionalmente, esse é circuito é semelhante ao amplificador não inversor da Fig. 7.20. Apli-
cando o procedimento série-paralelo mencionado anteriormente, chegamos ao amplificador de erro e à
rede de realimentação ilustrados na Fig. 7.24.
R5
R4 Q3
Q2
vo
Q1

v
vi vf
Ro
Ri R2
R1 R3
FIGURA 7.23 Tripla realimentação série-paralelo.
R5
R4 vc2 Q3
vc1 Q2
vo
Q1
R2 vf R2
v
OC OC
SC
ria roa
R1 R2 R1 R3 R1 v
o
SC
(a) (b)
EXEMPLO 7.10
(a) No circuito da Fig. 7.23 considere R1 ⫽ 1,0 k⍀, R2 ⫽ 3,0 k⍀ e R3 ⫽ R4 ⫽ R5 ⫽ 10 k⍀. Adicio-
nalmente, assuma que todos os TBJs têm gm ⫽ 1兾(25 ⍀), r ⫽ 5 k⍀ e ro ⫽ ⬁. Encontre Ri, Ro e o
ganho sem carga Aoc.
(b) Verifique seus resultados com o PSpice.
Solução
(a) Para os TBJs, temos 0 ⫽ gmr ⫽ 5000兾25 ⫽ 200. Usando a Fig. 7.24a, encontramos, por inspeção,
Para encontrar o ganho de tensão global a, examine um estágio por vez. Observamos que Q1 é um
estágio EC-DE, de modo que usamos a popular regra prática que estabelece que o ganho é o ne-
gativo da razão entre a resistência total do nó de coletor e a resistência total do nó de emissor, ou
Pode-se verificar facilmente que a resistência Rb3 obtida olhando para a base de Q3 é tal que
Rb3 Ⰷ R5, de modo que o ganho fornecido por Q2 é
Esperamos que o ganho do seguidor de tensão Q3 seja bem próximo da unidade
Combinando os resultados anteriores obtemos, finalmente,
Também temos, da Fig. 7.24b,
de modo que o ganho de malha é L ⫽ ab ⫽ 1720/4 ⫽ 430. Finalmente,
Observação: note que se Q1 não fizesse parte da malha de realimentação negativa, a resistência obtida
olhando para seu emissor seria re1, ou 25 ⍀ em nosso exemplo, um valor bastante baixo. No entanto,
em operação de realimentação negativa a situação muda significativamente. Para se ter uma ideia,
considere o caso em que vi ⫽ 1,0 V. Então, a corrente de base é ib1 ⫽ vi 兾Ri ⫽ 1兾(67 M⍀) ⬵ 15 nA e a
corrente de emissor é ie1 ⫽ (01 ⫹ 1)ib1 ⫽ 201(15 nA) ⬵ 3 A. Por outro lado, a corrente através de R1
é i1 ⫽ vf 兾R1 ⬵ vi 兾R1 ⫽ (1 V)兾(1 k⍀) ⫽ 1 mA. Dado que 3 A Ⰶ 1 mA, não há dúvida que, para todos
os fins práticos, o emissor de Q1 aparece como um circuito aberto (OC) para R1 e R2!
(b) O circuito do PSpice da Fig. 7.25 usa três VCCSs para modelar o TBJ em operação de pequenos
sinais e inclui uma fonte V0 de 0 V para amostrar a corrente que sai do emissor de Q1. Depois de
direcionar o PSpice para realizar a análise cc assim como a análise da função de transferência
(.TF), obtemos Aoc ⫽ 3,99 V/V, Ri ⫽ 65,13 M⍀ e Ro ⫽ 0,1739 ⍀. Além disso, a corrente através
da fonte de teste V0 para v1 ⫽ 1,0 V é 3,086 A. Todos os dados estão em excelente concordância
com aqueles calculados manualmente!
0
R4 10 k R5 10 k
G1 G2 G3

r 1 r 2 r 3
vi 5 k 5 k 5 k
1 (25 ) 1 (25 ) 1 (25 )
0
V0 0 Vcc 0
R2
vf vo
3,0 k
R1 1,0 k R3 10 k
0 0
FIGURA 7.25 Circuito do PSpice para verificar o triplo série-paralelo do Exemplo 7.10.
䊉
EXEMPLO 7.11
Assumindo gm ⫽ 1 mA/V e ro ⫽ 50 k⍀ para todos os FETs no circuito da Fig. 7.26, juntamente com
5 ⫽ 0,25, encontre o ganho sem carga Aoc e a resistência de saída Ro (Ri ⫽ ⬁ porque a fonte de entrada
é conectada diretamente à porta de M1).
VDD
M4 M3
M5
vo
M1 M2
vi

IS5
ISS Ro
VSS
FIGURA 7.26 Circuito série-paralelo do Exemplo 7.11.
Solução
Esse é um amplificador não inversor de ganho unitário cuja decomposição está ilustrada na Fig. 7.27.
O ganho de tensão do primeiro estágio é gm(rop //ron) ⫽ gmro 兾2 e aquele do seguidor de fonte M5 é
1兾(1 ⫹ 5), de modo que escrevemos
Também temos roa ⫽ 1兾[gm5(1 ⫹ 5)] ⫽ 1兾1,25 ⫽ 800 ⍀. Consequentemente,
M4 M3
M5
vo vf
SC OC
M1 M2 SC
OC
v
v o

roa
(a) (b)
䊉

vi
v r gmv ro

v vo
vi vo
vf
Ri RE
RE
Ro
(a) (b)
FIGURA 7.28 O seguidor de emissor como um sistema de realimentação negativa: (a) equivalente ca e (b)
representação de pequenos sinais.

v v r gmv ro

vo vf
ria SC OC OC
SC
RE v
o
roa
(a) (b)
FIGURA 7.29 Decomposição do circuito de realimentação da Fig. 7.28 (a) no amplificador de erro e (b) na
rede de realimentação.
Como nosso último exemplo, vamos investigar o seguidor de emissor da Fig. 7.28a. Em uma
série de ocasiões, foi dito que uma resistência em série com emissor de um TBJ ou com a fonte de
um FET introduz degeneração e que, dentre outras coisas, ela estabiliza o ponto de polarização cc.
Queremos agora reexaminar essa questão do ponto de vista da realimentação negativa. O TBJ respon-
de ao sinal v␧ ⫽ vi ⫺ vo, indicando uma configuração série-paralelo com b ⫽ 1 V/V. Para decompor
o circuito no amplificador de erro e na rede de realimentação, considere o equivalente de pequenos
sinais da Fig. 7.28b.
Seguindo o procedimento série-paralelo mencionado anteriormente, primeiro aterramos o nó vo
para encontrar o efeito de carga na entrada do amplificador. Isso produz a porção esquerda do circuito
da Fig. 7.29a. Em seguida, deixamos o nó vf em circuito aberto para encontrar o efeito de carga na
saída do amplificador. Isso produz a porção direita do circuito da Fig. 7.29a. (É certamente intrigante
que o mesmo nó, ou seja, o nó de emissor, funcione como um curto-circuito ou um circuito aberto,
dependendo do ponto de vista!) Finalmente, a rede de realimentação aparece como na Fig. 7.29b, for-
necendo b ⫽ 1 V/V.
EXEMPLO 7.12
No seguidor de emissor da Fig. 7.28a, considere RE ⫽ 10 k⍀. Adicionalmente, assuma que o TBJ
tem gm ⫽ 1兾(25 ⍀), r ⫽ 5 k⍀ e ro ⫽ 100 k⍀. Encontre Ri, Ro e o ganho sem carga Aoc. Comente seus
resultados.
Solução
Com referência à Fig. 7.29a temos, por inspeção
Com referência à Fig. 7.29b temos b ⫽ vf /vo ⫽ 1 V/V, de modo que

L ⫽ a ⫻ 1 ⫽ gm(RE //ro) ⫽ 364
Finalmente,
O estudante interessado pode, após manipulações adequadas, comparar as expressões anteriores com
as expressões exatas da Seção 2.9. As pequenas diferenças (como 0 em vez de 0 ⫹ 1) decorrem do
fato de que o método usado aqui é baseado nas Equações (7.45a) e (7.45b) e, como tal, é uma aproxi-
mação – embora muito boa neste caso, como confirmado pelos resultados numéricos.
Observação: é interessante notar que um circuito de realimentação pode, por sua vez, ser parte de um
outro circuito de realimentação mais complexo: um exemplo é o subcircuito seguidor de emissor (Q3)
do triplo série-paralelo da Fig. 7.23.
䊉
Circuitos paralelo-paralelo
Na Fig. 7.30, reexaminamos a configuração de AOP paralelo-paralelo da Fig. 7.18b, porém com foco
na interação entre as resistências internas ri e ro do amplificador e a rede de realimentação externa,
neste caso consistindo em R. Com o intuito de nos concentrarmos separadamente no efeito de carga
da rede de realimentação, continuamos a assumir uma fonte de alimentação ii com resistência paralela
infinita e uma porta de saída sem carga (em circuito aberto), como mostrado na Fig. 7.30.
Como sabemos, devido ao alto ganho av, a tensão de entrada diferencial vd vai ser extremamente
pequena, indicando que o nó da entrada inversora vai ser mantido no potencial de terra virtual. Assim,
para calcular o efeito de carga na porta de saída do amplificador, consideramos R como se seu terminal
esquerdo estivesse curto-circuitado (SC) para o terra. Para encontrar o efeito de carga na entrada, ob-
servamos que a amostragem na saída é do tipo paralela, como no caso do circuito série-paralelo da Fig.
7.20. Consequentemente, para calcular o efeito de carga na porta de entrada do amplificador, conside-
ramos R como se seu terminal direito estivesse curto-circuitado (SC) para o terra. Ambas as situações
estão ilustradas na Fig. 7.31a, que mostra o amplificador de erro em operação de malha aberta, porém
com o efeito de carga devido à rede de realimentação externa especificamente levado em consideração
em ambas as portas. Em seguida, queremos encontrar seus parâmetros de malha aberta, agora denota-
dos como a (⫽ vo/i␧), ria e roa. Pela regra do divisor de tensão e lei de Ohm,
ro vo
vd ri
i avvd

ii if
R Ro
Ri
FIGURA 7.30 A configuração de AOP de transresistência com suas resistências internas ri e ro explicitamen-
te mostradas.
ro vo
vd ri
avvd if

R
SC R SC
i R
SC vo
roa
SC
ria
(a) (b)
FIGURA 7.31 Decomposição do circuito da Fig. 7.30 (a) no amplificador básico e (b) na rede de realimentação.
de modo que
(7.50)
Observe que o ganho a agora tem as unidades de V/A e é negativo. Adicionalmente, por inspeção,
temos
ria ⫽ ri //R roa ⫽ ro //R (7.51)
essa rede é alimentada por uma fonte de tensão vo cuja resistência série Ro deve ser extremamente baixa
e, no lado de soma ou comparação, a rede alimenta a porta de entrada do amplificador que, para efeitos
práticos, aparece como um curto-circuito (SC). O circuito para o cálculo de b é, portanto, como na Fig.
7.31b, a partir da qual encontramos facilmente if ⫽ (0 ⫺ vo)/R, então
(7.52)
As unidades de b são A/V, o recíproco daquelas de a. Além disso, b é negativo, assim como a.
Ambas as propriedades são consistentes com o fato de que o ganho de malha L ⫽ ab deve ser adimen-
sional e positivo. Podemos agora aplicar a Equação (7.34) para encontrar o ganho sem carga Aoc e a
Equação (7.35), mas com os parâmetros ri e ro substituídos por ria e roa, para encontrar as resistências
terminais de malha fechada Ri e Ro.
EXEMPLO 7.13
No circuito da Fig. 7.30, considere que o AOP tem av ⫽ 105 V/V, ri ⫽ 2 M⍀ e ro ⫽ 100 ⍀. Se R ⫽
1,0 M⍀, encontre Ri, Ro e o ganho sem carga Aoc.
Solução
Usando as Equações (7.50) até (7.52) temos
A linha de raciocínio desenvolvida no exemplo anterior pode ser generalizada para o seguinte
procedimento paralelo-paralelo:
• Para calcular o efeito de carga na entrada do amplificador básico, curto-circuite (SC) a porta do
lado de amostragem da rede de realimentação.
• Para calcular o efeito de carga na saída do amplificador básico, curto-circuite (SC) a porta do
lado de soma ou comparação da rede de realimentação.
• Para encontrar b, aplique uma tensão vo à porta do lado de amostragem da rede de realimentação,
encontre a corrente de curto-circuito if fluindo através da porta do lado de soma ou comparação
da rede de realimentação e faça b ⫽ if /vo.
Vamos ilustrar o procedimento com exemplos adicionais.
O circuito de realimentação da Fig. 7.32 é similar àquele da Fig. 7.23, exceto que a fonte de en-
trada é agora uma corrente, e foi movida para o emissor de Q1, enquanto que a base foi aterrada. Assim,
Q1 está agora operando no modo BC. Como sabemos, a resistência obtida olhando para seu emissor
é baixa para começar e antecipamos que a realimentação vai torná-la ainda menor. Aplicando o pro-
cedimento paralelo-paralelo mencionado anteriormente, chegamos ao amplificador básico e à rede de
realimentação da Fig. 7.33.
EXEMPLO 7.14
(a) Considere que o circuito da Fig. 7.32 tem os mesmos parâmetros do Exemplo 7.10: R1 ⫽ 1,0 k⍀,
R2 ⫽ 3,0 k⍀ e R3 ⫽ R4 ⫽ R5 ⫽ 10 k⍀. Adicionalmente, todos os TBJs têm gm ⫽ 1兾(25 ⍀), r ⫽
5 k⍀ e ro ⫽ ⬁. Encontre Ri, Ro e o ganho sem carga Aoc.
(b) Compare com o Exemplo 7.10 e justifique as semelhanças bem como as diferenças.
R5
R4 Q3
Q2
vo
Q1
i R2
Ro
ii if
R1 R3
Ri
FIGURA 7.32 Tripla realimentação paralelo-paralelo.

R5
R4 vc2 Q3
vc1 Q2
vo
Q1
if
ve1
roa SC R2 SC
i vo
R1 R2 R2 R3
ria SC SC
(a) (b)
Solução
(a) Refazendo passos similares como no Exemplo 7.10, mas usando o circuito da Fig. 7.33 encontramos
(b) Observamos imediatamente que, embora a e b sejam bastante diferentes nos dois exemplos, tanto
em valores quanto em unidades, o produto L ⫽ ab é o mesmo (430). No entanto, alguns dos parâme-
tros de malha fechada variaram significativamente devido à topologia de realimentação diferente.
Em ambos os casos, a amostragem da saída é do tipo paralelo, de modo que a resistência Ro pratica-
mente não é modificada. Por outro lado, Ri varia de 67 M⍀ no circuito de entrada série do Exemplo
7.10 para 0,056 ⍀ no circuito de entrada paralela desse exemplo – uma grande variação! Também, o
ganho de malha fechada alterou em valor, unidade e até mesmo polaridade, como deveria ser.
䊉
Como nosso último exemplo, consideramos o circuito ca da Fig. 7.34a, que representa o conheci-
do esquema de polarização com resistor de realimentação. Como sabemos, esse esquema oferece uma
boa alternativa de polarização cc para um transistor. Por inspeção, encontramos que esse circuito é do
tipo paralelo-paralelo. Aplicamos, assim, o procedimento paralelo-paralelo, mencionado anteriormen-
te, para chegar às decomposições das Figs. 7.34b e 7.34c.
EXEMPLO 7.15
(a) No circuito paralelo-paralelo da Fig. 7.34a, considere RB ⫽ 100 k⍀ e RC ⫽ 10 k⍀. Adicional-
mente, considere que o TBJ tem gm ⫽ 1兾(25 ⍀), r ⫽ 5 k⍀ e ro ⫽ 100 k⍀. Encontre Ri, Ro e o
ganho sem carga Aoc.
(b) Repita se a resistência RB é diminuída para 5,0 k⍀. Comente.
Solução
(a) Com referência às Figs. 7.34b e c temos, por inspeção,
RC
vo RC
vo
RB if vb if
i RB
Ro
i roa SC RB SC
RB SC vo
ii ria
SC
Ri
(b) (c)
(a)
FIGURA 7.34 (a) Configuração de TBJ com polarização com resistor de realimentação como um circuito
paralelo-paralelo. (b) Amplificador de erro e (c) rede de realimentação.
(b) Com RB ⫽ 5,0 k⍀, obtemos ria ⫽ 2,5 k⍀, roa ⫽ 3,23 k⍀, a ⫽ ⫺3,23 ⫻ 105 V/A e b ⫽ ⫺1兾(5 ⫻
103) A/V. Consequentemente,
L ⫽ 65,5 Aoc ⫽ ⫺4,925 V/mA Ri ⫽ 38,2 ⍀ Ro ⫽ 49,2 ⍀
Observe o aumento significativo no valor de L, de 15,9 para 65,5. Você pode justificar intuitivamente
esse aumento?
䊉
Circuitos série-série
Na Fig. 7.35, reexaminamos a configuração de AOP série-série da Fig. 7.18c, porém com foco na inte-
ração entre as resistências internas ri e ro do amplificador e a rede de realimentação externa, neste caso
consistindo de R. Com o intuito de nos concentrarmos separadamente no efeito de carga da rede de
realimentação, continuamos a assumir uma fonte de alimentação vi com resistência série nula e um cur-

ro
vi v ri

avv
Ri
io Ro
vf
FIGURA 7.35 A configuração de AOP de transcondutância com suas resistências internas ri e ro explicita-
mente mostradas.
to-circuito como carga de saída (observe que uma porta de saída sem carga é um circuito aberto para
um dispositivo com saída de tensão, mas um curto-circuito para um dispositivo com saída de corrente).
Como já visto em conexão com o circuito da Fig. 7.20, a porta de entrada do AOP aparece como
um circuito aberto para a rede de realimentação, de modo que, para calcular o efeito de carga na saída
do amplificador consideramos o fio à esquerda de R como um circuito aberto (OC). Para encontrar o
efeito de carga na entrada, observamos que a amostragem na saída é do tipo série, em que antecipamos
uma alta resistência de malha fechada. Consequentemente, para calcular o efeito de carga na porta de
entrada do amplificador, consideramos R como se seu terminal de frente pra a carga estivesse aberto
(OC). Ambas as situações estão ilustradas na Fig. 7.36a, que representa o amplificador de erro em ope-
ração de malha aberta, porém com o efeito de carga devido à rede de realimentação externa especifica-
mente levado em consideração em ambas as portas. Em seguida, queremos encontrar seus parâmetros
de malha aberta, agora denotados como a, ria e roa. Pela lei de Ohm e regra do divisor de tensão,
de modo que
(7.53)
Observe que o ganho a agora tem as unidades de A/V. Além disso, as resistências vistas pela fonte de
entrada v␧ e pela carga (curto-circuito) são, respectivamente,
ria ⫽ ri ⫹ R roa ⫽ ro ⫹ R (7.54)
ro
v vd ri

avvd
ria
io roa
io
vf
OC OC OC
R R R
(a) (b)
R é alimentada por uma fonte de corrente io cuja resistência paralela Ro deve ser extremamente elevada
e, no lado de soma ou comparação, ela alimenta a porta de entrada do amplificador que, para efeitos
práticos, aparece como um circuito aberto (OC). O circuito para o cálculo de b é, portanto, como na
Fig. 7.36b, a partir da qual encontramos facilmente vf ⫽ Rio, então
(7.55)
As unidades de b são V/A, o recíproco daquelas de a, como deveriam ser a fim de manter L adimensio-
nal. Como usual, aplicamos agora a Equação (7.36) para encontrar o ganho sem carga Asc e a Equação
(7.37), mas com os parâmetros ri e ro substituídos por ria e roa, para encontrar as resistências terminais
de malha fechada Ri e Ro.
EXEMPLO 7.16
(a) No circuito da Fig. 7.35 considere que o AOP tem av ⫽ 103 V/V, ri ⫽ 100 k⍀ e ro ⫽ 1,0 k⍀. Se
R ⫽ 10 k⍀, encontre Ri, Ro e o ganho sem carga Asc.
(b) Se vi ⫽ 5,0 V, qual é a corrente do saída do curto-circuito? Se o curto-circuito é substituído por
uma carga que desenvolve uma queda de tensão de 4,0 V, de quanto será a mudança da corrente
de saída? Comente.
Solução
(a) Usando as Equações (7.53) até (7.55) temos
(b) A corrente de curto-circuito é io ⫽ Ascvi ⫽ 99,88 ⫻ 5,0 ⫽ 499,4 A (teoricamente, 500 A).
Visualizando a porta de saída via seu equivalente de Norton, observamos que com um aumento
da tensão de carga de 4 V, a corrente vai diminuir por (4,0 V)兾(9,1 M⍀) ⫽ 0,44 A, uma quanti-
dade insignificante. Isso, graças à alta resistência de saída obtida via realimentação negativa!
䊉
A linha de raciocínio desenvolvida no exemplo anterior pode ser generalizada para o seguinte
procedimento série-série:
• Para calcular o efeito de carga na entrada do amplificador básico, deixe em circuito aberto (OC)
a porta do lado de amostragem da rede de realimentação.
• Para calcular o efeito de carga na saída do amplificador básico, deixe em circuito aberto (OC) a
porta do lado de soma ou comparação da rede de realimentação.
• Para encontrar b, aplique uma corrente io à porta do lado de amostragem da rede de realimenta-
ção, encontre a tensão de circuito aberto vf na porta do lado de soma ou comparação da rede de
realimentação e faça b ⫽ vf /io.
Vamos ilustrar o procedimento utilizando o circuito de um único TBJ da Fig. 7.37, aqui operado
no modo série-série para funcionar como um conversor tensão-corrente (VI). O circuito é similar ao
CC da Fig. 7.28, exceto que a saída é agora a corrente de coletor de curto-circuito em vez de a tensão
de emissor de circuito aberto. Para decompor o circuito de realimentação no amplificador de erro
básico e na rede de realimentação, considere o equivalente de pequenos sinais da Fig. 7.37b, em que
observamos que a corrente sendo amostrada não é a própria io, mas io /0.
io
io Ro

vi
v r gmv ro

vi

vf
RE RE io 0
Ri
(a) (b)
FIGURA 7.37 O conversor tensão-corrente (VI) de um único TBJ como um sistema de realimentação série-
-série. (a) Equivalente ca e (b) representação de pequenos sinais.
Seguindo o procedimento série-série mencionado anteriormente, abrimos o circuito no lado di-

reito de RE para encontrar o efeito de carga na entrada obtendo, assim, a porção esquerda do circuito
da Fig. 7.38a. Da mesma forma, abrimos o circuito no lado esquerdo de RE para encontrar o efeito de
carga na saída obtendo, assim, a porção direita do circuito da Fig. 7.38a. Finalmente, alimentamos a
rede de realimentação RE com a corrente io/0 para encontrar vf .
io

v v r gmv ro
io 0
roa
vf
ria OC OC OC
RE RE RE
(a) (b)
EXEMPLO 7.17
No conversor VI da Fig. 7.37a considere RE ⫽ 10 k⍀. Adicionalmente, assuma que o TBJ tem gm ⫽
1兾(25 ⍀), r ⫽ 5 k⍀ e ro ⫽ 100 k⍀. Encontre Ri, Ro e o ganho sem carga Asc. Comente seus resultados.
Solução
Com referência à Fig. 7.38a temos, por inspeção,
de modo que
Adicionalmente, com referência à Fig. 7.38b, temos vf ⫽ REio /0, então
Finalmente,
Observação: o estudante deve comparar os resultados (aproximados) anteriores com aqueles forneci-
dos pelas expressões exatas da Seção 2.6 e verificar que as diferenças são razoavelmente pequenas.
Embora o conversor VI da Fig. 7.37a seja similar ao seguidor de emissor da Fig. 7.28 e utilize os mes-
mos valores de componentes, os ganhos de malha são bastante diferentes (L ⫽ 364 para o seguidor de
emissor e L ⫽ 122 para o conversor VI). Por outro lado, o circuito série-paralelo do Exemplo 7.10 e seu
análogo paralelo-paralelo do Exemplo 7.14 têm o mesmo valor de L (430). Deve-se mencionar que L
geralmente depende da topologia de realimentação sendo utilizada, mesmo se os circuitos sem fontes
são os mesmos. Essa questão será retomada na próxima seção.
䊉
Circuitos paralelo-série
Na Fig. 7.39 nós reexaminamos a configuração de AOP paralelo-série da Fig. 7.18d, porém utilizando
o modelo completo de AOP. Novamente, assumimos a ausência de qualquer efeito de carga externo, o
que significa resistência paralela infinita para a fonte de corrente de entrada e um curto-circuito como
a carga. Com soma ou comparação paralela, a porta de entrada do AOP aparece para a rede de reali-
mentação como um curto-circuito (SC), enquanto que com amostragem série, a porta de saída do AOP
aparece para a rede de realimentação como um circuito aberto (OC). Consequentemente, chegamos à
situação da Fig. 7.40a, mostrando o amplificador de erro em operação de malha aberta, porém com o
efeito de carga devido à rede de realimentação externa especificamente levado em consideração em
ambas as portas. Em seguida, queremos encontrar seus parâmetros de malha aberta, agora denotados
como a, ria e roa. Por inspeção,
ria ⫽ ri //(R2 ⫹ R1) roa ⫽ ro1(R2 //R1) (7.56)

ro
vd ri
i avvd

io Ro
ii if
R2
Ri
R1
FIGURA 7.39 A configuração de AOP como um amplificador de corrente com suas resistências internas ri e
ro explicitamente mostradas.

ro
vd ri
avvd

io roa io
i R2
R2
OC
ria OC SC
if
R1
R1 R2 R1
SC
(a) (b)
Adicionalmente,
de modo que
(7.57)
Observe que o ganho a agora tem unidades de A/A e é negativo.

Em seguida, procuramos uma representação para a rede de realimentação que seja separada
do amplificador básico. Considerando novamente a Fig. 7.39, observamos que, no lado de amos-
tragem, a rede de realimentação é alimentada por uma fonte de corrente io cuja resistência paralela
Ro deve ser extremamente elevada, enquanto que no lado de soma ou comparação, a rede alimenta
a porta de entrada do amplificador que, para efeitos práticos, aparece como um curto-circuito
(SC). O circuito para o cálculo de b é, portanto, como na Fig. 7.40b. Usando a regra do divisor de
corrente, temos
(7.58)
Observe que b é negativo e está em A/A, assim como a. Como sempre, aplicamos agora a Equação
(7.31) para encontrar o ganho sem carga Asc e as Equações (7.32) e (7.33), mas com os parâmetros ri
e ro substituídos por ria e roa, para encontrar as resistências terminais de malha fechada Ri e Ro. Além
disso, o caso geral em que o amplificador de realimentação de corrente é alimentado por uma fonte
de sinal isig com uma resistência paralela diferente de infinito Rsig e alimenta uma carga de saída RL
diferente de zero, é imediatamente investigado com referência ao modelo de circuito da Fig. 7.41. Seu
ganho de corrente global ou da fonte para a carga é
(7.59)
isig Rsig ii Ri Ascvi Ro RL io
FIGURA 7.41 Modelagem de um amplificador de corrente de malha fechada alimentando uma carga RL e
sendo alimentado por uma fonte tendo uma resistência de saída Rsig.
EXEMPLO 7.18
(a) No circuito da Fig. 7.39, considere que o AOP tem av ⫽ 103 V/V, ri ⫽ 100 k⍀ e ro ⫽ 100 ⍀. Se
R1 ⫽ 1,0 k⍀ e R2 ⫽ 9,0 k⍀, encontre Ri, Ro e o ganho sem carga Asc.
(b) Encontre o ganho da fonte para carga io /isig, se o amplificador de realimentação é alimentado
por uma fonte de sinal isig tendo uma resistência paralela Rsig ⫽ 1,0 k⍀ e alimenta uma carga
RL ⫽ 1,0 k⍀.
Solução
(a) Usando as Equações (7.56) até (7.58), temos
(b) Considere a representação do equivalente da Fig. 7.41, em que notamos que temos divisão de
corrente tanto na porta de entrada quanto na de saída. O ganho da fonte para a carga é imediata-
mente encontrado como
A linha de raciocínio desenvolvida para o exemplo anterior pode ser generalizada para o seguinte
procedimento paralelo-série:
• Para calcular o efeito de carga na entrada do amplificador básico, deixe em circuito aberto (OC)
a porta do lado de amostragem da rede de realimentação.
• Para calcular o efeito de carga na saída do amplificador básico, curto-circuite (SC) a porta do
lado de soma ou comparação da rede de realimentação.
• Para encontrar b, aplique uma corrente io à porta do lado de amostragem da rede de realimenta-
ção, encontre a corrente de curto-circuito if através da porta do lado de soma ou comparação da
rede de realimentação e faça b ⫽ if /io.
Vamos ilustrar o procedimento usando o par paralelo-série da Fig. 7.42, também referenciado
como par amplificador de corrente. Aplicando o procedimento paralelo-série mencionado anterior-
mente, chegamos ao amplificador básico e à rede de realimentação da Fig. 7.43.
R3
Q2
i
Q1
if
ii io Ro
Ri
R2
R1
FIGURA 7.42 Par de realimentação paralelo-série.
R3
vc1 Q2
vb1 ve2
Q1 io
io roa R2
R2
i OC
OC SC if
ria R1
R1 R2 R1
SC
(a) (b)
EXEMPLO 7.19
(a) No par paralelo-série da Fig. 7.42, considere R1 ⫽ 1,0 k⍀, R2 ⫽ 3,0 k⍀ e R3 ⫽ 10 k⍀. Adicio-
nalmente, assuma que o TBJ tem gm ⫽ 1兾(25 ⍀), r ⫽ 4,0 k⍀ e ro ⫽ 50 k⍀. Encontre Ri, Ro e o
ganho sem carga Asc.
(b) Verifique seus resultados via PSpice.
Solução
(a) Temos 0 ⫽ gmr ⫽ 4兾0,025 ⫽ 160. Considerando a Fig. 7.43 temos, por inspeção,
Finalmente, os parâmetros de malha fechada são
(b) O circuito do PSpice, mostrado na Fig. 7.44, inclui uma fonte “falsa” VL de 0 V para medir a cor-
rente de carga de curto-circuito. Depois de direcionar o PSpice para realizar a análise da função
de transferência (.TF) obtemos os parâmetros Asc ⫽ ⫺3,980 A/A, Ri ⫽ 9,877 ⍀ e Ro ⫽ 167,4 k⍀,
todos em boa concordância com nossos cálculos anteriores.
0
R3 10 k
G1 G2

r 1 ro1 r 2 ro2
ii 4 k 50 k 4 k 50 k
1 (25 ) 1 (25 )
0 VL
0 io
R2 0 Vdc
3,0 k
R1 1,0 k
FIGURA 7.44 Circuito do PSpice para verificar o Exemplo 7.19.

䊉
Se uma resistência de saída ainda mais elevada é desejada, a carga pode ser movida para o
lado do coletor, que geralmente apresenta uma resistência ca muito maior do que o emissor. Isso
resulta na alternativa da Fig. 7.45a. Observe que a carga está agora fora da malha de realimenta-
ção; no entanto, a porta BE de Q2 ainda está dentro da malha, de modo que a corrente sendo regu-
lada ainda é a corrente de emissor ie2 de Q2. Essa corrente está relacionada com a corrente da carga
como ie2 ⫽ io/0. Além disso, como ilustrado na Fig. 7.45b, a realimentação negativa efetivamente
coloca em série com o emissor de Q2 uma resistência igual àquela encontrada em conexão com a
Fig. 7.42: roa(1 ⫹ L).
io Ro
R3
Q2 io Ro
i
Q1
if Q2
ii SC
Ri io
0
R2 roa(1 L)
R1
(a) (b)
FIGURA 7.45 (a) Par de realimentação paralelo-série com a carga em série com o coletor de Q2. (b) Circuito
equivalente para encontrar io e Ro.
EXEMPLO 7.20
Assumindo os mesmos parâmetros do Exemplo 7.19, juntamente com r ⫽ ⬁, encontre o ganho sem
carga io /ii assim como Ro para o circuito da Fig. 7.45a. Em seguida, verifique com o PSpice.
Solução
Temos agora io ⫽ 0(⫺3,979)ii, ou
Para verificar com o PSpice, ainda usamos o circuito da Fig. 7.44, porém com a fonte VL para sensi-
bilização da corrente agora em série com o coletor. Isso fornece io 兾ii ⫽ ⫺3,955 A/A, Ri ⫽ 9,877 ⍀ e
Ro ⫽ 7,5 M⍀ novamente em boa concordância com nossos cálculos.
䊉
Encontrando o ganho global (fonte para a carga) diretamente

Como ilustrado nas Figs. 7.22 e 7.41, uma vez conhecidos os parâmetros Ri, Ro e o ganho sem carga
Aoc ou Asc, podemos encontrar o ganho global (fonte para a carga) para o caso de uma fonte de ali-
mentação não ideal e uma carga de saída arbitrária. No entanto, muitas vezes surge a necessidade de
encontrar o ganho global diretamente, sem ter que passar pelos cálculos intermediários de Ri e Ro. Isso
é feito incluindo também a resistência da fonte de sinal Rsig e a resistência da carga RL no circuito do
amplificador básico para cálculo de seu ganho de malha aberta a. Então, o ganho global é simplesmen-
te A ⫽ a/(1 ⫹ ab). Vamos demonstrar para os casos de amplificadores de tensão e de corrente, porém
a técnica é aplicável também para os outros dois tipos de amplificadores.
EXEMPLO 7.21
Use cálculo direto para encontrar o ganho global A ⫽ vo /vsig do Exemplo 7.9b, para o qual av ⫽ 1000
V/V, ri ⫽ 10 k⍀, ro ⫽ 1,0 k⍀, R1 ⫽ 1,0 k⍀, R2 ⫽ 9,0 k⍀, Rsig ⫽ 20 k⍀ e RL ⫽ 2,0 k⍀.
Rsig

ro vo
v vd ri
avvd

RL
R2
OC
R1 R2 R1
SC
FIGURA 7.46 Modificação do amplificador de tensão básico da Fig. 7.21a para ter em conta o carregamen-
to externo devido a Rsig e RL.
Solução
Desenhe novamente o circuito da Fig. 7.21a, porém com as resistências Rsig e RL também incluídas.
Isso resulta no circuito da Fig. 7.46, em que notamos que Rsig aparece em série e RL em paralelo, em
acordo com esse tipo de topologia. Assim, a Equação (7.46) é modificada para
ou
Pela Equação (7.48) ainda temos b ⫽ 0,1 V/V, então L ⫽ 202 ⫺ 0,1 ⫽ 20,2 e
em boa concordância com o resultado do Exemplo 7.9b.

䊉
EXEMPLO 7.22
Use cálculo direto para encontrar o ganho global A ⫽ io /isig do circuito do Exemplo 7.18b.
Solução
Desenhe novamente o circuito da Fig. 7.40a, porém com as resistências Rsig e RL também incluídas.
Isso resulta no circuito da Fig. 7.47, em que notamos que Rsig aparece em paralelo e RL em série, em
acordo com esta topologia de realimentação. Assim, a Equação (7.57) é modificada para
Com b ainda dado pela Equação (7.58), ou b ⫽ ⫺0,1 A/A, obtemos
em boa concordância com o resultado do Exemplo 7.18b.

䊉

ro
vd ri
avvd

RL io
i Rsig
R2
OC
R1 R2 R1
SC
FIGURA 7.47 Modificação do amplificador de corrente básico da Fig. 7.40a para ter em conta o carrega-
mento externo devido a Rsig e RL.
Identificação do tipo e da topologia de realimentação

As ferramentas analíticas desenvolvidas até agora podem ser aplicadas a qualquer circuito de reali-
mentação, desde que a própria realimentação seja negativa. Para avaliar a polaridade da realimentação,
aplica-se um estímulo si na entrada, segue-se seu efeito em torno da malha e determina-se se o sinal
retornado sf opõe ou reforça si. Somente se ele se opor a realimentação é negativa. O procedimento é
facilmente visualizado via esboços de sinal ao longo da malha, como exemplificado na Fig. 7.48.
Na Fig. 7.48a “congelamos” a entrada ca vi durante uma alternação positiva. Esse sinal de
entrada é amplificado e invertido por Q1 e, em seguida, por Q2 sendo finalmente realimentado pelo
buffer Q4 de volta para a porta de entrada via o divisor de tensão R2-R1. Com duas inversões, o sinal
vf retornado tem a mesma polaridade que o sinal original vi. Como Q1 responde à diferença vi ⫺ vf , é
evidente que vf tende a neutralizar o efeito de vi, de modo que a realimentação é negativa. Se R2 retor-
nasse para a base de Q1 em vez de para o emissor, vf teria reforçado vi, de modo que a realimentação
seria positiva.
Na Fig. 7.48b uma alternação de corrente positiva ii é convertida por Q1 para uma alternação
de tensão negativa no coletor, que é então realimentada pelo buffer Q2 de volta para a base de Q1
via R2. Com uma alternação negativa em seu lado direito, R2 vai absorver corrente para fora da base
de Q1. Como Q1 responde à diferença ii ⫺ if , é evidente que if tende a neutralizar o efeito de ii, de
modo que a realimentação é negativa. Se inseríssemos um estágio inversor adicional entre Q1 e Q2
como na Fig. 7.48a, o sentido de if seria invertido fazendo if reforçar ii, de modo a realimentação
seria positiva.
R5
R3
R4 Q3 Q2
i
Q2 Q1
vo
if
Q1 ii

v vf
vi
R2
R2 R1
R1 R3
(a) (b)
FIGURA 7.48 Utilização de “esboços” de tensão para investigar a propagação de sinal em torno da malha
de realimentação (a) do triplo série-paralelo e (b) do par paralelo-série.
Para identificar a topologia de realimentação devemos determinar o tipo de amostragem de sinal

na saída assim como tipo de soma ou comparação de sinal na entrada. Para identificar o tipo de amos-
tragem da saída, proceda conforme a seguir:
• Para testar a amostragem de tensão, faça vo → 0 curto-circuitando a porta de saída. Então, se o si-
nal realimentado para a porta de entrada também cair para zero, a amostragem é do tipo paralelo.
• Para testar a amostragem de corrente, faça io → 0 deixando a porta de saída em circuito aberto.
Então, se o sinal realimentado para a porta de entrada também cair para zero, a amostragem é do
tipo série.
Como um exemplo, curto-circuitar a porta de saída na Fig. 7.48a produz vf → 0, confirmando a rea-
limentação de tensão. Por outro lado, deixar a porta de saída em circuito aberto na Fig. 7.48b produz
if → 0, confirmando a realimentação de corrente. Em geral, aplicam-se ambos os testes, um para iden-
tificar e o outro para corroborar.
Para encontrar o tipo de soma ou comparação da entrada, proceda conforme a seguir:
• Para testar a soma ou comparação de tensão, procure por uma malha de entrada compreen-
dendo a combinação série da tensão de entrada, da tensão controlando o amplificador e da ten-
são realimentada a partir daquela através da carga de saída. Se essa malha puder ser encontrada,
então a soma ou comparação é do tipo série. Se esse teste falhar, teste a soma ou comparação
de corrente.
• Para testar a soma ou comparação de corrente, procure por um nó de entrada compreendendo a
combinação paralela da corrente de entrada, da corrente controlando o amplificador e da corren-
te realimentada a partir daquela através da carga de saída. Se esse nó puder ser encontrado, então
a soma ou comparação é do tipo paralela. Se esse teste falhar, então teste a soma ou comparação
de tensão.
Na Fig. 7.48a identificamos uma malha que compreende a combinação série de vi, v␧ e vf, indicando
comparação série. Na Fig. 7.48b, identificamos um nó compreendendo ii, i␧ e if, indicando comparação
paralela. Esse nó não está presente na Fig. 7.48a, assim como nenhuma malha análoga está presente
na Fig. 7.48b.
Também auxilia na análise exercitar a intuição para prever o nível esperado de resistência:
uma resistência alta implica o tipo série e uma resistência baixa implica o tipo paralelo. O estu-
dante deve aplicar os testes de amostragem e comparação a todos os circuitos estudados até o mo-
mento. Com bastante prática, em breve você será capaz de identificar uma topologia por simples
inspeção!
7.5 ANÁLISE DA RAZÃO DE RETORNO

Não há dúvida de que o ganho de malha desempenha um papel central em um sistema de realimenta-
ção negativa. Uma vez que fornece uma medida de quanto o comportamento do circuito se aproxima
do ideal, o projetista frequentemente precisa chegar a uma estimativa rápida para esse ganho para ve-
rificar se o circuito em desenvolvimento atende as especificações de projeto ou precisa ser melhorado.
As técnicas de duas portas exigem que encontremos a e b separadamente, por meio de manipulações e
aproximações de circuito apropriadas e, então, estimamos o ganho de malha como L ⫽ ab (como visto
na seção anterior, tanto a quanto b variam com a topologia de realimentação em uso). Ao contrário dos
métodos de duas portas, os métodos diretos são baseados na ideia de injetar um estímulo na malha de
realimentação e, então, observar a resposta do sistema para encontrar as características gerais da malha
(como tal esses métodos são independentes da topologia). Quando injetarmos um estímulo devemos
ter cuidado para (a) não perturbar as condições de polarização cc existentes e (b) não alterar as con-
dições de carga locais. Duas técnicas estão disponíveis para a estimação direta das características da
malha de realimentação. O primeiro método, discutido nessa seção, é adequado para cálculos manuais
em esquemáticos de circuitos envolvendo fontes dependentes. O segundo método, discutido na pró-
xima seção, é adequado para ambientes de testes e medições, como laboratórios ou para simulações
computacionais no nível de transistores.
A razão de retorno de uma fonte dependente

Dada uma fonte dependente dentro de um circuito de realimentação com uma única malha, encontra-
mos a razão de retorno da seguinte forma:
• Faça a fonte de alimentação externa si igual a zero, isto é, substitua si por um curto-circuito, se ela
é uma fonte de tensão, ou por um circuito aberto, se ela é uma fonte de corrente.
• Interrompa a malha de realimentação exatamente a jusante da fonte dependente e deixe essa
fonte aberta se ela for uma fonte de tensão ou curto-circuitada se ela for uma fonte de corrente.
• Se a fonte dependente é do tipo tensão, alimente o circuito a jusante com uma tensão de teste vt
tendo a mesma polaridade que a fonte dependente (veja a Fig. 7.49a). Então, encontre a tensão
de circuito aberto vr retornada pela fonte dependente e obtenha a razão de retorno da fonte, de-
notada por T, como
(7.60a)
• Se a fonte dependente é do tipo corrente, alimente o circuito a jusante com uma corrente de teste
it tendo o mesmo sentido que a fonte dependente (veja a Fig. 7.49b). Então, encontre a corrente
de curto-circuito ir retornada pela fonte dependente e obtenha a razão de retorno da fonte como
(7.60b)
Comparação entre T e L
Intuitivamente, pareceria que T é o mesmo que L (na verdade, é uma prática comum também se referir
a T como o ganho de malha, aumentando ainda mais a confusão). Embora os dois parâmetros possam
coincidir em alguns casos, T e L são geralmente diferentes (quando for necessário distinguir os dois
parâmetros, vamos nos referir a T como o ganho de malha de razão de retorno e a L como o ganho de
malha de duas portas). Para entender a diferença, lembre-se de que L, como definido na Equação (7.6),
se baseia em duas premissas:
• A transmissão de sinal para frente ocorre exclusivamente através do amplificador (na Fig. 7.1
indicamos isso representando o amplificador com uma ponta de seta no sentido para frente);
• A transmissão de sinal reverso ou para trás ocorre exclusivamente através da rede de realimen-
tação (na Fig. 7.1 indicamos isso representando a rede de realimentação com uma ponta de seta
no sentido reverso).
Quando esse é o caso, o amplificador e a rede de realimentação são ditos unilaterais. No en-
tanto, a maioria das redes de realimentação reais são bilaterais. Adicione a isso o fato de que na

vr vt

ir it

Malha de realimentação Malha de realimentação
(a) (b)
FIGURA 7.49 Obtenção da razão de retorno T de uma fonte dependente (a) do tipo de tensão e (b) do tipo
corrente.
abordagem de duas portas, usamos aproximações de curto-circuito (SC) e circuito aberto (OC) para
acelerar o cálculo de a e b e temos razões adicionais para possíveis diferenças entre T e L. Nessa
conjuntura, deve-se ressaltar que o cálculo de T não assume quaisquer premissas e, assim, produz
resultados exatos.
Podemos verificar melhor as semelhanças e as diferenças entre T e L examinando a maneira
como cada parâmetro intervém na expressão para o ganho de malha fechada A. Seja o ganho da fonte
dependente em questão denotado como k (por exemplo, k ⫽ av para um AOP, k ⫽ 0 para um TBJ,
k ⫽ gm para um FET ou um TBJ e k ⫽ z para um CFA). Como sabemos, o ganho de malha fechada A é
relacionado ao ganho de malha L como
(7.61)
em que
(7.62)
é o valor de A no limite idealizado da fonte dependente tendo ganho infinito. Visualizamos a Equação
(7.61) via o diagrama de blocos familiar da Fig. 7.50a, que foi derivado da Fig. 7.1 fazendo b → 1/Aideal
e a → ab兾b ⫽ L兾b ⫽ LAideal. Como sabemos, um sinal começando na entrada do amplificador de erro e
se propagando em torno da malha no sentido horário passa por uma amplificação global de (LAideal) ⫻
(1兾Aideal) ⫻ (⫺1) ou ⫺L.
Por outro lado, a dependência do ganho de malha fechada A em relação à razão de retorno T toma
a seguinte forma
(7.63)
em que
(7.64)
é o ganho de passagem (feedthrough gain), isto é, o ganho com a fonte dependente definida igual
a zero. Esse ganho decorre da transmissão para frente em torno da fonte dependente. Visualizamos
a Equação (7.63) via o diagrama de blocos da Fig. 7.50b, que é uma generalização daquele da Fig.
aft

si LAideal so si TAideal so

1 Aideal 1 Aideal
(a) (b)
FIGURA 7.50 Diagramas de blocos ilustrando os papéis (a) do ganho de malha L e (b) da razão de retorno T.
7.50a, porque ele também inclui o caminho de passagem (feedthrough path) mostrado na parte
superior.
Em comparação com a análise de duas portas, a análise da razão de retorno é mais criteriosa
uma vez que ela divide A em dois componentes separados, ambos decorrentes da transmissão para
frente, porém um através do amplificador de erro e outro através da rede de realimentação. A análise
de duas portas, por outro lado, tenta fazer todo o sistema de realimentação se encaixar no diagrama
mais simples da Fig. 7.50a, sendo essa a razão pela qual ela fornece apenas resultados aproximados
em comparação aos resultados exatos do método de razão de retorno. É evidente na Equação (7.63)
que se a condição
兩aft兩 Ⰶ 兩TAideal兩 (7.65)
é atendida, o componente de A relacionado ao ganho de passagem aft na Equação (7.63) pode ser
ignorado, implicando que a Equação (7.63) torna-se formalmente idêntica à Equação (7.61). Mesmo
assim, os ganhos T e L ainda podem diferir entre si devido às aproximações na base de L. Como tal,
T e L tendem a fornecer valores diferentes para A, embora essa diferença possa ser bem pequena para
valores elevados de T e L.
Como um ponto de vista alternativo, podemos considerar o componente de sinal aftsi que se
desloca para a saída como uma forma de ruído de saída. Refletido para a entrada, esse ruído é divido
pelo ganho TAideal resultando, assim, no componente de ruído de entrada equivalente sni ⫽ aftsi 兾(TAideal).
É evidente que, se a Equação (7.65) é atendida, então |sni| Ⰶ |si|, de modo que o fato de que a rede de
realimentação não é unilateral tem pouca importância nesse caso.
Exemplos de cálculo da razão de retorno

Os conceitos anteriores são mais bem ilustrados por meio de exemplo práticos. Vamos começar com o
circuito conhecido de AOP da Fig. 7.51, mostrado agora em um contexto mais geral que inclui carre-
gamento tanto na entrada (Rsig) quanto na saída (RL). Para encontrar T, elimine a fonte vsig aterrando-a,
interrompa a malha à direita da fonte dependente avvd e deixe-a em circuito aberto, aplique uma fonte
de teste vt, positiva na parte superior, no circuito a jusante e calcule a tensão de retorno vr. Com referên-
cia à Fig. 7.52a, começamos da esquerda e trabalhamos em direção à direita via aplicação repetida da
regra do divisor de tensão para obter
Depois de um pouco de álgebra, obtemos
(7.66)
Rsig

ro vo
vsig vd ri

avvd
RL

R2
R1
FIGURA 7.51 AOP não inversor com carregamento da entrada e da saída.

Rsig

vr
ro vo
vd ri +
–
avvd
RL
v
t
R2 Rsig ri R2 vo
R1 vsig
R1 ro RL
SC
(a) (b)
FIGURA 7.52 Modificação do circuito da Fig. 7.51 para encontrar (a) sua razão de retorno T e (b) sua trans-
missão para frente aft em torno da fonte dependente.
Para encontrar aft, faça av → 0, de modo que o terminal de ro do lado da fonte dependente vai para 0 V,
ou terra. Isso nos fornece a situação da Fig. 7.52b. Começando da direita e aplicando a regra do divisor
de tensão duas vezes, obtemos
ou
(7.67)
EXEMPLO 7.23
Use a análise da razão de retorno para encontrar o ganho global A ⫽ vo /vsig do circuito de AOP do
Exemplo 7.21, para o qual av ⫽ 1000 V/V, ri ⫽ 10 k⍀, ro ⫽ 1,0 k⍀, R1 ⫽ 1,0 k⍀, R2 ⫽ 9,0 k⍀, Rsig ⫽
20 k⍀ e RL ⫽ 2,0 k⍀. Compare com o Exemplo 7.21 e comente.
Solução
Usando as Equações (7.66) e (7.67), obtemos
Também, sabemos da teoria básica de AOPs que, no limite av → ⬁, temos Aideal ⫽ 1 ⫹ R2 兾R2 ⫽ 1 ⫹
9,0兾1,0 ⫽ 10 V/V, de modo que a Equação (7.63) fornece
O valor de T encontrado aqui está de acordo com o valor de L do Exemplo 7.21, de modo que o efeito
de passagem (feedthrough) é realmente desprezível nesse exemplo. De fato, a decomposição numérica
de A revela que o termo devido à aft é responsável por apenas 0,001% do ganho global A. Alternativa-
mente, o fato de que TAideal ⫽ 20,2 ⫻ 10 ⫽ 202 V/V e aft ⫽ 2,02 ⫻ 100⫺3 indica que a Equação (7.65)
é atendida com folga.
Observação 1: olhando o circuito da Fig. 7.52b, observamos que se o AOP tivesse ro ⫽ 0, então nada
de vsig seria transmitido para vo, de modo que teríamos aft ⫽ 0, como também é confirmado pela Equa-
ção (7.67). A rede de realimentação seria unilateral nesse caso.
Observação 2: para ganhar uma compreensão adicional, considere o caso limite em que av → 0 que,
pela Equação (7.19), ocorre para f → ⬁. Com av → 0, a malha é interrompida, fornecendo L ⫽ T ⫽ 0.
Então, a Equação (7.61) prevê A ⫽ 0 e, portanto, vo ⫽ Avsig ⫽ 0. Por outro lado, a Equação (7.63) prevê
vo ⫽ aftvsig ⫽ (2,02 ⫻ 10⫺3)vsig ⫽ 0. Como sabemos, o último resultado é o correto.
䊉
Em seguida, vamos reexaminar o circuito TBJ com esquema de polarização com resistor de
realimentação da Fig. 7.53, mas usando a análise da razão de retorno.
Para encontrar T, considere o equivalente ca da Fig. 7.54a, em que a malha foi interrompida no
terminal superior da fonte dependente, a qual deve ser curto-circuitada a fim de fornecer um caminho
para sua corrente fluir. Em seguida, aplique ao restante do circuito uma fonte de teste iI, fluindo para
baixo como a fonte dependente. Usando a regra do divisor de tensão e a lei de Ohm, obtemos
Fazendo gmv → 0 obtemos, após algumas manipulações,
(7.68)
(Observe que T ⬍ 0.) Para encontrar aft, elimine a fonte dependente para obter a situação da Fig.
7.54b. Usando a regra do divisor de tensão e a lei de Ohm, obtemos
(7.69)
RC
vo
RB
ii
FIGURA 7.53 A configuração TBJ com esquema de polarização com resistor de realimentação.
RB Interrompa aqui RB

r v it ro RC vo ii r ro RC vo
gmv
ir
(a) (b)
FIGURA 7.54 Modelos ca do circuito da Fig. 7.53 para encontrar (a) T e (b) aft.
EXEMPLO 7.24
Encontre T, aft e A para o circuito TBJ com polarização com resistor de realimentação do Exemplo
7.15. Compare com os resultados encontrados no exemplo citado e comente.
Solução
(a) Usando os valores de componentes dados no Exemplo 7.15a obtemos Aideal ⫽ ⫺RB ⫽ ⫺100 V/mA,
No Exemplo 7.15a, encontramos L ⫽ 15,9 e A ⫽ ⫺94,0 V/mA. Nesse caso, T e L coincidem e o

ganho de passagem é responsável por apenas 0,025% de A, uma quantidade realmente desprezível.
(b) Diminuir RB de 100 k⍀ para 5,0 k⍀ fornece
No Exemplo 7.15b encontramos L ⫽ 65,5 e A ⫽ ⫺4,925 V/mA. Embora os valores de A ainda

estejam bastante próximos, T e L diferem significativamente e a contribuição do ganho de pas-
sagem para A aumentou de 0,025% para cerca de 0,5%. Observe que o valor de A obtido via T é
exato, enquanto que aquele obtido via L é apenas uma aproximação.
䊉
Em seguida, considere o circuito TBJ generalizado da Fig. 7.55a, mostrado com a fonte externa
de alimentação já eliminada. Dependendo de onde aplicamos a entrada e onde obtemos a saída, dife-
rentes topologias podem ser implementadas com apenas esse circuito! Assim, aplicando uma tensão à
base ou uma corrente ao emissor, temos, respectivamente, comparação série ou paralela. Usando como
saída a tensão de emissor ou a corrente de coletor, temos, respectivamente, amostragem paralela ou
série. No entanto, o parâmetro T é uma característica intrínseca do circuito que deve ser invariante in-
dependentemente da topologia em uso. Por outro lado, tanto L quanto aft vão, em geral, variar com a to-
pologia. Para encontrar T, interrompa a malha exatamente a jusante da fonte controlada, curto-circuite
esse última e, então, aplique ao circuito a jusante a fonte de teste it como na Fig. 7.55b. Usando a regra
do divisor de tensão e a lei de Ohm, obtemos
RB

r v gmv ir it ro
RB

ve
RE RE
(a) (b)
FIGURA 7.55 (a) Circuito ca do TBJ generalizado e (b) seu modelo de pequenos sinais para encontrar T.
Fazendo gmv → 0 obtemos, após algumas manipulações,
(7.70)
(Observe que T ⬍ 0.) Curiosamente, há uma semelhança formal com a Equação (7.68), desde que
façamos RC → RE. Você pode explicar por quê?
EXEMPLO 7.25
(a) No circuito ca generalizado da Fig. 7.55a, considere RB ⫽ 0 e RE ⫽ 10 k⍀. Adicionalmente,
assuma que o TBJ tem gm ⫽ 1兾(25 ⍀), r ⫽ 5 k⍀ e ro ⫽ 100 k⍀, como nos exemplos anteriores.
Encontre T.
(b) Repita, porém com RB ⫽ 30 k⍀.
(c) Sob quais condições T é maximizado e qual é o seu valor neste exemplo?
Solução
(a) Aplicando a Equação (7.70), obtemos
(b) Variar RB de zero para 30 k⍀ reduz a razão de retorno para T ⫽ 41.

(c) A Equação (7.70) indica que T é maximizado quando RB ⫽ 0 e RE ⫽ ⬁, implicando o uso de um
sumidouro de corrente ideal para fornecer polarização de emissor para o transistor BC. Então,
Tmax ⫽ 0兾(1 ⫹ r 兾ro) ⫽ 190,5.
䊉
EXEMPLO 7.26
(a) Usando o valor de T calculado no Exemplo 7.25a, encontre o ganho A para o caso em que o
circuito do TBJ generalizado da Fig. 7.55a é operado no modo série-paralelo como no Exemplo
7.12, com a saída sendo a tensão de emissor. Compare e comente.
(b) Encontre o ganho A se o circuito do TBJ generalizado da Fig. 7.55a é operado no modo série-sé-
rie como no Exemplo 7.17, com a saída sendo agora a corrente de coletor. Compare de comente.
Solução
Do Exemplo 7.25a sabemos que T ⫽ 129, independentemente da topologia de realimentação.
RB RB

vsig
r v gmv ro vsig
r ro

RE vo RE vo

(a) (b)
FIGURA 7.56 (a) Modelo ca para o TBJ da Fig. 7.55a em operação série-paralelo. (b) Circuito para encontrar
aft.
(a) Para a operação série-paralelo, considere a Fig. 7.56. Para encontrar Aideal, faça gm → ⬁ na Fig.
7.56a. Neste limite, a fonte dependente vai requerer uma tensão de controle v quase nula para
sustentar uma saída vo finita. Assim, tanto a tensão quanto a corrente através de r vão se apro-
ximar de zero, fornecendo RB ⫽ 0, vo ⫽ vb ⫽ vsig ou Aideal ⫽ vo 兾vsig ⫽ 1 V/V. Para encontrar aft,
elimine a fonte dependente do TBJ substituindo-a por um circuito aberto. Isso resulta na situação
da Fig. 7.56b, em que temos, pela regra do divisor de tensão,
Usando a Equação (7.63) obtemos, finalmente,
Esse resultado está exatamente de acordo com aquele do Exemplo 7.12. Para testar a exatidão de
ambos os métodos, lembre-se da Seção 2.9, em que o ganho exato para RB ⫽ 0 é
Enxergando a expressão anterior como Aexato ⫽ 1/(1 ⫹ 1/Lexato), encontramos, imediatamente,
que está em excelente concordância com L ⫽ 364 do Exemplo 7.12. Assim, se usarmos a Equa-
ção (7.61) com L ⫽ 364 (como fizemos no Exemplo 7.12) ou se usarmos a Equação (7.63) com
T ⫽ 129 e aft ⫽ 1/1,55 (como fizemos neste exemplo), vamos obter resultados consistentes para
A em ambos os casos.
(b) Para operação série-série considere a Fig. 7.57. Como sabemos, a realimentação negativa regula
a corrente de emissor ie. A corrente de saída io está fora da malha de realimentação, porém ela é
RB io

vsig
r v gmv ro
ve
RE ie
FIGURA 7.57 Modelo ca para o TBJ da Fig. 7.55a em operação série-série.

relacionada com a anterior como io ⫽ 0ie. Dado que ie ⫽ ve /RE podemos aproveitar o valor de ve/
vsig encontrado no item (a) e escrever
Comparando o ganho de 98,7 A/V do Exemplo 7.17 com o ganho exato de 99,2 A/V en-
contrado aqui, concluímos que a discrepância decorre das aproximações que estão na base dos
circuitos da Fig. 7.38.
Observação: como mencionado, L geralmente varia de acordo com a topologia de realimentação, mes-
mo que o circuito sem fonte seja o mesmo. No entanto, T permanece invariante.
䊉
Concluímos nossa lista de exemplos com o circuito da Fig. 7.58a, que utiliza um inversor CMOS
para implementar um amplificador inversor com ganho de tensão ideal Av ⫽ vo 兾vi ⫽ ⫺R2 兾R1. Como
sabemos, essa é uma configuração paralelo-paralelo, de modo que, para preparar o circuito para aná-
lise de duas portas, realizamos a transformação da fonte de entrada da Fig. 7.58b. Para encontrar Av,
primeiro encontramos o ganho de transcondutância A ⫽ vo /ii e, então, fazemos
(7.71)
Como sabemos, os dois FETs de um inversor CMOS se reforçam mutuamente no fornecimento de

transcondutância, funcionando como um único FET com parâmetros equivalentes
gm ⫽ gmn ⫹ gmp ro ⫽ ron //rop
Isso é mostrado no equivalente de pequenos sinais da Fig. 7.59a. Esse circuito é simples o sufi-
ciente de modo que podemos encontrar seu ganho A exato diretamente. Também vamos encontrar A
via análise do ganho de malha e via análise da razão de retorno, de modo que podemos comparar os
três métodos e obter uma melhor compreensão sobre as semelhanças e as diferenças.
Exercício 7.2
Use a análise nodal para provar que o circuito da Fig. 7.59a fornece
(7.72)
Mp
R2
C R1 R2 vo
VDD vi
vi ii R1 Mn
R1
vo
CMOS
(a
(a)) (b)
FIGURA 7.58 (a) Usando um inversor CMOS como um amplificador inversor. (b) Seu equivalente ca parale-
lo-paralelo.
vg R2 vo vg vo
ii R1 gmvg ro i R1 R2 if R2 gmvg ro
SC SC
(a) (b)
FIGURA 7.59 (a) Equivalente de pequenos sinais do circuito da Fig. 7.58. (b) Circuito para encontrar a e b.
de modo que, expressando A ⫽ (⫺R2)/(1 ⫹ 1/Lexato) obtemos, após algumas manipulações,
(7.73)
Em seguida, estime L via análise de duas portas. Com referência à Fig. 7.59b encontramos
facilmente
(7.74)
Observe que a aproximação de duas portas fornece, para esse circuito, L ⬎ Lexato. A diferença entre as
duas depende da razão R2/ro: quanto maior essa razão, menor é a diferença.
Finalmente, consideramos as Figs. 7.60a e b para calcular T e aft, respectivamente. Os seguintes
resultados são facilmente encontrados
(7.75)
R2 Interrompa aqui R2

R1 vg it ro vo ii R1 ro vo
gmvg
ir
(a) (b)
FIGURA 7.60 Circuitos de pequenos sinais para encontrar (a) T e (b) aft para o circuito da Fig. 7.58.
EXEMPLO 7.27
(a) No circuito da Fig. 7.58a, considere gm ⫽ 2 mA/V e ro ⫽ 50 k⍀. Assumindo que o circuito foi
configurado para operação com ganho de tensão unitário usando R1 ⫽ R2 ⫽ 100 k⍀, encontre
Av ⫽ vo /vi via análise exata, via análise de duas portas e via análise de razão de retorno. Compare
os três casos e comente.
(b) Repita, porém para o caso em que R1 ⫽ R2 ⫽ 10 k⍀. Compare com o item (a) e comente.
Solução
(a) Temos Av(ideal) ⫽ ⫺100兾100 ⫽ ⫺1 V/V. Aplicando as Equações (7.71) até (7.73) obtemos
Aplicando as Equações (7.74) e (7.61) temos
Aplicando a Equação (7.75) encontramos
então a Equação (7.63) fornece
Como mencionado, a análise de duas portas nesse circuito superestima levemente o valor de L
em comparação com o valor exato, porém, nesse caso, o efeito sobre Av é desprezível. Observe
também que T ⬎ L, uma vez que aft e Av(ideal) tem polaridades opostas. A transmissão para frente
através da rede de realimentação é responsável por cerca de 0,5% de Av.
(b) Recalculando com R1 ⫽ R2 ⫽ 10 k⍀, temos Av(ideal) ⫽ ⫺10/10 ⫽ ⫺1 V/V e
Novamente, o ganho via a razão de retorno concorda exatamente com o ganho exato. Diminuir
R1 e R2 simultaneamente por uma ordem de grandeza mantém Av(ideal) inalterado, porém modifica
o efeito de carga assim como as condições de transmissão para frente de forma significativa. De
fato, T é agora quase duas vezes maior do que L e a transmissão para frente através da rede de
realimentação é agora responsável por 5% de Av.
䊉
O fator de realimentação ␤
Por analogia com o ganho de malha de duas portas L, que toma a forma de um produto L ⫽ ab, é con-
veniente expressar também o ganho de malha de razão de retorno T como um produto,
T ⫽ a
(7.76)
em que , o análogo de b, será chamado de fator de realimentação de razão de retorno (isso, para
distingui-lo de b, que será chamado de fator de realimentação de duas portas). A derivação de é
similar àquela de T da Equação (7.60), exceto que o sinal de retorno é agora o sinal que controla a

ro vo
vi
vd ri
avvd

R2 ro R2

R1 vt
R1 ri vd

(a) (b)
FIGURA 7.61 (a) Amplificador não inversor e (b) circuito para encontrar .
(av ⫽ 1000 V/V, ri ⫽ 10 k⍀, ro ⫽ 1,0 k⍀, R1 ⫽ 1,0 k⍀ e R2 ⫽ 9,0 k⍀.)
fonte dependente (alternativamente, podemos encontrar T e, então, fazer ⫽ T/a). Da mesma forma
que T e L são geralmente diferentes, os parâmetros e b também são, embora eles possam coincidir
em casos particulares. Vamos ilustrar via o AOP não inversor da Fig. 7.20, repetido por conveniência
na Fig. 7.61a. Com referência à Fig. 7.61b, encontramos facilmente usando o divisor de tensão duas
vezes. Então, escrevemos
Por outro lado, de acordo com as Equações (7.48) e (7.46) temos, respectivamente,
Substituindo os valores dos componentes da Fig. 7.61, obtemos
Sejam agora as seguintes generalizações:

• A análise de duas portas faz o fator de realimentação b dependente exclusivamente da rede de
realimentação tal que b ⫽ 1/Aideal (⫽ 1/10 no exemplo anterior). O efeito de carga devido à
rede de realimentação é absorvido pelo amplificador, fazendo o ganho cair de av ⫽ 1000 para
a ⫽ 833,3 no exemplo.
• A análise de razão de retorno mantém o ganho do amplificador inalterado em av (⫽ 1000 no
exemplo). O efeito de carga devido ao amplificador é absorvido pela rede de realimentação, fa-
zendo o fator de realimentação cair de b ⫽ 1/10 para ⫽ 1/12 no exemplo. Consequentemente
Aideal ⫽ 1/ (para evitar confusão, sempre calcule Aideal no limite k → ⬁ ou av → ⬁ no caso de um
circuito de AOP).
• Nesse caso, temos T ⫽ L, embora em geral T seja diferente de L. Como mencionado, mesmo
quando T e L são iguais, eles contribuem de forma diferente para A conforme as Equações (7.61)
e (7.63).
Quando iniciarmos o estudo de estabilidade, na Seção 7.7, vamos utilizar a análise de razão de
retorno, porque ela desvia o efeito de carga para e isso facilita a investigação gráfica da estabilidade,
iniciando com o diagrama de Bode do ganho a.
7.6 FÓRMULA DE IMPEDÂNCIA DE BLACKMAN E MÉTODOS DE INJEÇÃO

A razão de retorno é uma ferramenta poderosa para o cálculo da resistência de malha fechada R entre
qualquer par de nós de um circuito de realimentação negativa ⫺ não apenas os nós das portas de entra-
da e de saída. Essa resistência é dada pela fórmula de impedância de Blackman
(7.77)
em que
(7.78)
é a resistência entre o par de nós dado com a fonte dependente definida igual a zero e Tsc e Toc são as
razões de retorno da mesma fonte com os dois nós curto-circuitados e em circuito aberto, respecti-
vamente. A fórmula de Blackman é válida independentemente da topologia de realimentação em uso.
Muitas vezes Tsc ou Toc é igual a zero, indicando que a realimentação negativa vai ou aumentar ro por
(1 ⫹ Tsc) (esse é o caso de uma topologia série), ou diminui ro por (1 ⫹ Toc) (topologia paralela).
EXEMPLO 7.28
Considere o circuito paralelo-paralelo com polarização com resistor de realimentação da Fig. 7.62,
que já foi foco de nossa atenção nos Exemplos 7.15 e 7.24. Assumindo os valores de parâmetros do
Exemplo 7.15b (RB ⫽ 5,0 k⍀, RC ⫽ 10 k⍀, gm ⫽ 1兾(25 ⍀), r ⫽ 5 k⍀ e ro ⫽ 100 k⍀), use a fórmula de
impedância de Blackman para encontrar (a) Ri e (b) Ro. Compare com o exemplo e comente.
RC
vo
RB
Ro
ii
Ri
FIGURA 7.62 Circuito TBJ com polarização com resistor de realimentação do Exemplo 7.28.
Solução
Para encontrar ri0 e ro0, fazemos gm → 0, enquanto eliminamos a fonte de entrada ii e deixamos a porta
de saída em circuito aberto. Isso produz a situação da Fig. 7.63a. Para encontrar as razões de retorno
usamos a Fig. 7.63b.
(a) Por inspeção
ri0 ⫽ r //[RB ⫹ (ro //RC)] ⫽ 5//[5 ⫹ (100//10)] ⫽ 3,69 k⍀
Curto-circuitar a porta de entrada na Fig. 7.63b produz v ⫽ 0 e, assim, ir ⫽ 0, de modo que

Tsc ⫽ 0. Deixando a porta de entrada em circuito aberto resulta na mesma situação do Exem-
RB RB Interrompa aqui

r ro RC r v it ro RC
gmv
ir
ri0 ro0
(a) (b)
FIGURA 7.63 Modelos ca do circuito da Fig. 7.62 para encontrar (a) ri0 e ro0 e (b) as razões de retorno.
plo 7.24b, então aproveitamos os resultados obtidos anteriormente e determinamos Toc ⫽ 95,2.
Consequentemente
(b) Considerando novamente a Fig. 7.63 temos, por inspeção,
ro0 ⫽ RC //ro //(RB ⫹ r) ⫽ 4,76 k⍀
Curto-circuitar a porta de saída na Fig. 7.63b fornece novamente v ⫽ 0 e, portanto, Tsc ⫽ 0.

Da mesma forma, deixar essa porta em circuito aberto fornece novamente Toc ⫽ 95,2. Conse-
quentemente,
Os valores 38,2 ⍀ e 49,2 ⍀ encontrados no Exemplo 7.15b estão bastante próximos desses va-
lores (exatos).
䊉
EXEMPLO 7.29
O espelho de corrente de Wilson, mostrado na forma ca na Fig. 7.64a, é um circuito com realimentação
paralelo-série baseado em Q3. Isso é mais bem compreendido via o equivalente de pequenos sinais
da Fig. 7.64b, em que observamos que o transistor conectado como diodo Q2 amostra a corrente do
emissor de Q3 , e o espelho de corrente Q1 replica essa corrente com um fator de realimentação unitário
e, em seguida, absorve-a do nó de soma ou comparação de entrada. Queremos usar a fórmula de im-
pedância de Blackman em conexão com a fonte dependente, modelando Q1 para encontrar expressões
para (a) Ri e (b) Ro.
io
Q3 io
ii r i1 0i1 ro
Ri Ro
ii 1i2
Q1 Q2 i2 1
gm
(a) (b)
FIGURA 7.64 (a) Espelho de corrente de Wilson e (b) seu equivalente de pequenos sinais.
Solução
Para encontrar ri0 e ro0, eliminamos a fonte de entrada ii e definimos a fonte dependente modelando Q1
igual zero. Isso produz a situação da Fig. 7.65a. Por inspeção,
Para encontrar as razões de retorno, considere a Fig. 7.65b.

(a) Com o terminal de entrada em circuito aberto como na Fig. 7.65b, temos ir ⫽ 1i2 ⬵ (0 ⫹ 1)
i1 ⫽ ⫺(0 ⫹ 1)it, em que ignoramos a resistência ro porque ela está em paralelo com 1/gm e
ro Ⰷ 1/gm. Consequentemente, Toc ⫽ ⫺ir 兾it ⫽ (0 ⫹ 1). Curto-circuitar o terminal de entrada
para o terra vai fazer it fluir através desse curto, fornecendo i1 ⫽ i2 ⫽ 0. Então, ir ⫽ 0 e Tsc ⫽ 0.
Assim,
(b) Com o terminal de saída curto-circuitado para o terra, como na Fig. 7.65b, podemos aproveitar
os resultados de (a) e escrever Tsc ⫽ (0 ⫹ 1). Deixar o terminal de saída em circuito aberto vai
fazer a corrente 0i1 fluir através de ro, produzindo ir ⫽ 1i2 ⫽ i1 ⫽ ⫺it. Então, Toc ⫽ ⫺ir 兾it ⫽ 1 e
Ambos os resultados coincidem com aqueles derivados na Seção 4.8. É interessante notar que
no item (b) ambos os parâmetros Toc e Tsc são diferentes de zero. Além disso, Tsc no item (b) é o
mesmo que Toc no item (a).
Interrompa aqui
r i1 0i1 ro
r i 0i ro
ri0 it
ro0
1
1i2 ir i2 gm
1
gm
(a) (b)
FIGURA 7.65 Modificando o circuito da Fig. 7.64b para encontrar (a) ri0 e ro0 e (b) para encontrar as razões
de retorno.
Encontrando T via injeções sucessivas de tensão e corrente

Ao lidar com um circuito de realimentação na forma física em laboratório ou na forma de esquemá-
tico no nível de transistor em simulações computacionais, não temos acesso a nenhuma das fontes
dependentes internas, de modo que precisamos de técnicas alternativas para encontrar T. Uma técnica
elegante, concebida por R. D. Middlebrook, é a técnica de injeções sucessivas de tensão e corrente,
ilustrada na Fig. 7.66. Os passos são os seguintes:
• Primeiro, defina todas as fontes de sinal externas iguais a zero, de modo a colocar o circuito em
seu estado de repouso.
• Interrompa a malha de realimentação e insira uma fonte de teste em série vt como mostrado na
Fig. 7.66a. A perturbação introduzida por vt vai fazer um sinal vf se propagar no sentido para
vt ir if
vr vf it
Malha de realimentação Malha de realimentação
(a) (b)
FIGURA 7.66 Ilustração do método (a) de injeção de tensão e (b) de injeção de corrente.
frente, por sua vez, fazendo o sistema de realimentação responder com um sinal de retorno vr.
Meça a razão de tensão
(7.79a)
• Remova a fonte de teste vt e aplique entre o mesmo conjunto de fios uma fonte de teste em parale-
lo como mostrado na Fig. 7.66b. A perturbação introduzida por ir vai fazer um sinal if se propagar
para frente, por sua vez, fazendo o sistema de realimentação responder com um sinal de retorno
ir . Meça a razão de corrente
(7.79b)
• Foi provado que a razão de retorno de malha T é tal que
(7.80)
Resolvendo para T, obtemos
(7.81)
Deve-se notar que T é independente do ponto particular da malha em que as duas injeções são
feitas.
Dependendo do ponto de injeção de sinal, os sinais ca vt e it devem ser mantidos apropriadamente
pequenos para evitar que o circuito se comporte de forma não linear. Observe que ambas as confi-
gurações de teste preservam as condições de polarização cc existentes assim como as condições de
carregamento existentes. Um exemplo real vai ilustrar melhor.
EXEMPLO 7.30
A Fig. 7.67 mostra o TBJ com polarização com resistor de realimentação que já investigamos nos
Exemplos 7.15 e 7.24. Sem qualquer fonte de sinal de entrada o circuito já está em seu estado de re-
pouso ca. Assumindo que o TBJ tem Is ⫽ 2 fA, F ⫽ 200 e VA ⫽ 100 V, use o PSpice para encontrar a
razão de retorno desse circuito, compare com o Exemplo 7.24 e comente.
VCC (10,8 V)
RC
10 k
X
RB Z
5 k
Q
Y
FIGURA 7.67 A configuração TBJ com polarização com resistor de realimentação.
Solução
Nessa implementação de circuito, o sinal de realimentação flui no sentido anti-horário, e existem três
pontos onde podemos aplicar nossa injeção dupla: X, Y e Z. No laboratório, escolheríamos um pon-
to onde os níveis de sinal fossem mais elevados e, portanto, mais fáceis de medir, especialmente na
presença de ruídos. Nos circuito do PSpice da Fig. 7.68 escolhemos arbitrariamente o ponto Y, porém
o procedimento pode ser facilmente repetido para os outros dois pontos. (Observe que o circuito de
injeção de corrente requer o uso de duas fontes “falsas” de 0 V V1 e V2 para amostrar as correntes ir e
if.) Os resultados da simulação são os seguintes:
No ponto X: Tv ⫽ 179,8 Ti ⫽ 201,1 T ⫽ 94,4
No ponto Y: Tv ⫽ 353,4 Ti ⫽ 129,4 T ⫽ 94,3
No ponto Z: Tv ⫽ 1983 Ti ⫽ 99,26 T ⫽ 94,4
É interessante notar que Tv e Ti variam de acordo com o ponto de injeção enquanto que T é invariante
(dentro dos erros de arredondamento). Também, T está em boa concordância com o valor encontrado
no Exemplo 7.24b via cálculos manuais.
VCC (10,8)
RC
VCC (10,8) 10 k
RC RB ir if
10 k 5 k
RB
5 k vt V1 (0 V) V2 (0 V)
vr vf
0
it
1 mVca
1 nAca
0 0
(a) (b)
FIGURA 7.68 Aplicação da injeção (a) de tensão e (b) de corrente ao circuito de realimentação com resistor
da Fig. 7.67.
Aproximações de injeção única

De acordo com a Equação (7.80), os termos (1 ⫹ Tv) e (1 ⫹ Ti) combinam com resistência em paralelo.
Se ocorrer de um desses termos ser muito maior do que o outro, o menor vai prevalecer e podemos
estimar T mais rapidamente nos limitando a apenas uma injeção de sinal, ou seja, aquela que resulta na
razão de retorno muito menor. Por exemplo, se tivéssemos previsto a condição Tv Ⰷ Ti no ponto Z no
circuito da Fig. 7.67, poderíamos ter ignorado a injeção de corrente para aproximar T ⬵ Ti ⬵ 99, para
um erro inferior a 5%. A escolha de onde interromper a malha de realimentação é facilitada pelo fato
de que os parâmetros Tv e Ti são restringidos como
(7.82)
em que Zf e Zr são as impedâncias obtidas olhando nas direções para frente e de retorno a partir do
ponto de injeção de sinal, como ilustrado na Fig. 7.69. Por exemplo, se selecionarmos o ponto Z na Fig.
7.67, então Zr é a impedância obtida olhando para o coletor, que é muito maior do que a impedância
Zf obtida olhando para o nó comum a RC e RB. Consequentemente, a Equação (7.82) prevê (1 ⫹ Tv) Ⰷ
(1 ⫹ Ti), como já sabíamos no Exemplo 7.30.
Zr Zf
Malha de realimentação
FIGURA 7.69 As impedâncias Zf e Zr obtidas olhando nas direções para frente e de retorno.
EXEMPLO 7.31
Usando o macromodelo do 741 disponível na biblioteca do PSpice, encontre T para o caso em que o 741
é configurado para funcionar como um amplificador inversor com um ganho de ⫺100 V/V por meio de
duas resistências R1 ⫽ 1,0 k⍀ e R2 ⫽ 100 k⍀. Escolha um ponto onde apenas uma injeção é necessária.
Solução
Depois de definir a fonte de entrada igual a zero para colocar o circuito em seu estado de repouso,
chegamos à situação da Fig. 7.70. O ponto de injeção foi escolhido exatamente na entrada inversora do
AOP, em que Zf (⫽ ri) está na faixa de M⍀, enquanto que Zr [⫽ R1//(R2 ⫹ ro)] é menor do que 1 k⍀.
Com uma disparidade na ordem de três ordens de grandeza não vale a pena realizar o teste de injeção de
corrente, de modo que nos limitamos a um simples teste de tensão, como mostrado. A simulação produz
Tv ⫽ 1970
VCC (10 V)
3 7

6
0 A741
2
4
R2
VEE (10 V) 100 k
vt
vf vr

1 mVca R 1,0 k
1
FIGURA 7.70 Circuito do Exemplo 7.31 em que apenas a injeção de ten-

0 são é suficiente.
O estudante pode verificar que um teste de injeção de corrente no mesmo nó produziria Ti ⫽ 1,983 ⫻
106 (ⰇTv) validando, assim, a aproximação T ⬵ Tv.
䊉
7.7 ESTABILIDADE EM CIRCUITOS DE REALIMENTAÇÃO NEGATIVA

Por todos os seus benefícios, a realimentação negativa implica o potencial risco de oscilação. Devido a
isso, a realimentação negativa foi recebida com ceticismo quando foi inicialmente proposta por Harold
Black, em 1928. No entanto, uma vez que esse risco tornou-se mais bem compreendido e medidas
adequadas foram desenvolvidas para controlar oscilações indesejadas, a realimentação negativa esta-
beleceu-se como a peça chave da eletrônica e do controle que conhecemos hoje. Para desenvolver uma
ideia básica sobre estabilidade (ou a falta dela), vamos assumir passagem (feedthrought) desprezível,
de modo que tanto o amplificador quanto a rede de realimentação podem ser considerados unilaterais
como na Fig. 7.71. Além disso, tomamos o ponto de vista do projetista de CIs, cuja preocupação é
garantir que o amplificador seja estável quando operado com redes de realimentação puramente resis-
tivas. Com esse tipo de realimentação, o fator de realimentação é independente da frequência e seu
ângulo de fase é, portanto, igual a zero. (Se a rede de realimentação contém elementos reativos, como
capacitores, então também será dependente da frequência e a responsabilidade de assegurar a estabi-
lidade é agora desviada para o usuário.)
Vamos começar expressando o ganho de malha fechada na seguinte forma alternativa
(7.83)
em que e a grandeza
(7.84)
é chamada de função de discrepância, porque ela fornece uma medida do desvio de A( jf ) em relação a
Aideal. Além disso, T(jf) ⫽ a( jf ) é o conhecido ganho de malha. À medida que um sinal S␧ se propaga
ao longo da malha e retorna ao somador ⌺ como Sf , ele experimenta um deslocamento de fase, que
vamos denotar como ph T( jf ). Se esse deslocamento alcança ⫺180°, então a realimentação muda de
negativa para positiva. Denotando a frequência na qual isso acontece como f⫺180°, segue que T(jf⫺180°) é
um número real e negativo como ⫺0,5, ⫺1, ⫺2, etc. Temos três possibilidades:
• |T(jf⫺180°)| ⬍ 1. Ainda que a realimentação seja positiva em f⫺180°, o sinal S␧ é atenuado cada vez
que percorre a malha, de modo que se definirmos Si → 0, qualquer sinal presente na malha vai
acabar caindo para zero e o sistema é dito estável.
• T(jf⫺180°) → ⫺1. Pela Equação (7.84) temos D(jf⫺180°) → ⬁, de modo que A(jf⫺180°) → ⬁, indican-
do que o sistema pode sustentar um sinal de saída So ⫽ 0 com uma entrada extremamente peque-
S
Si a( jf ) So

Sf
FIGURA 7.71 Sistema de realimentação negativa com amplificador e rede de realimentação unilaterais e um
fator de realimentação independente da frequência.
na Si → 0. Quando um componente de sinal S␧(jf⫺180°) é introduzido no circuito (por exemplo,

por ruído eletrônico, que está sempre presente de uma forma ou de outra), esse componente vai
emergir da rede de realimentação como Sf ( jf⫺180°) ⫽ ⫺S␧( jf⫺180°) e, em seguida, passar por mais
uma inversão pelo somador ⌺ para reaparecer na entrada do amplificador como o próprio sinal
original S␧(jf⫺180°)! A capacidade de um circuito para sustentar um sinal em f⫺180° o qualifica como
um oscilador e, como tal, o circuito é considerado instável.
• |T(jf⫺180°)| ⬎ 1. Suponha que alterássemos T(jf⫺180°) de ⫺1 para um valor mais negativo, por
exemplo, ⫺1,1. Isso implica um aumento de 10% em módulo cada vez que o sinal se propaga em
torno da malha, resultando, assim, em oscilações de módulo crescente. As oscilações vão crescer
até que algum tipo de não linearidade inerente do circuito, como saturação do AOP, vai limitar T
em exatamente ⫺1 e, assim, sustentar uma oscilação constante. Embora esse mecanismo possa
ser explorado com o propósito de projetar osciladores, quando se trata de amplificadores, buffers,
conversores VI e IV, fontes de tensão e de corrente e filtros ativos, as oscilações devem ser evi-
tadas de todas as formas. Como veremos, as oscilações indesejadas são controladas por meio de
técnicas apropriadas, geralmente referenciadas como compensação de frequência.
EXEMPLO 7.32
Suponha que o circuito da Fig. 7.71 seja instável, tal que seu próprio ruído interno iniciou uma oscilação
crescente em 1 MHz. Se a amplitude aumenta 10% de um ciclo de oscilação para o próximo, encontre o
número de ciclos bem como o intervalo de tempo necessário para a oscilação crescer de 1 nV para 1 V.
Solução
Depois de passar pela malha uma vez, a amplitude será (1 nV) ⫻ 1,1; depois de passar pela malha duas
vezes, será (1 nV) ⫻ 1,12 e assim por diante. Impondo (1 nV) ⫻ 1,1n ⫽ 1 V e resolvendo, obtemos n ⬵
217. Como o período das oscilações é 1/106 ⫽ 1 s, o sinal demora cerca de 217 ⫻ (1 s) ⫽ 217 s
para crescer de 1 nV para 1 V.
䊉
Visualização gráfica do ganho de malha T

Dado o impacto do ganho de malha T sobre a estabilidade de um circuito, buscamos uma maneira rápi-
da de visualizar os gráficos de frequência do módulo |T( jf )| e do ângulo de fase ph T(jf). Por definição,
isto é,
(7.85a)
De modo similar, ph T( jf ) ⫽ ph a( jf ) ⫺ ph . Desde que seja independente da frequência, temos

ph ⫽ 0, então
ph T( jf ) ⫽ ph a( jf ) (7.85b)
Com base nessas relações, procedemos conforme a seguir:

• No gráfico de decibéis de |a( jf )|, trace o gráfico de decibéis do ganho de ruído 1/ como ilus-
trado na parte superior da Fig. 7.72a. Como assume-se que é independente da frequência e
0 ⬍ ⱕ 1, a curva de 1/ vai ser uma reta horizontal posicionada em algum lugar acima do eixo
de 0 dB (ou exatamente sobre o eixo de 0 dB, se ⫽ 1).
• Visualize o gráfico de |T( jf )| como a diferença entre o gráfico de |a( jf )| e a curva de 1/. De
forma equivalente, visualize o gráfico de |T( jf )| como o gráfico de |a( jf )|, porém com a curva de
1/ como seu novo eixo de 0 dB, como ilustrado na parte superior da Fig. 7.72b.
dB
Ganho de malha aberta a (dB)

a0 dB
a
Ganho de malha T (dB)

T0 T
T0
x
1
T
0 f 0 f
fx fx
Deg Deg
0 f 0 f
ph T
ph a
x
m m
180 180
(a) (b)
FIGURA 7.72 Visualização do ganho de malha |T( jf )|, da frequência de cruzamento fx e da margem de ganho
m.
• O gráfico de |T( jf )| começa no valor cc tipicamente elevado T0 ⫽ a0 e, então, cai com frequên-
cia com o mesmo perfil que |a( jf )|.
• A frequência na qual a curva de 1/ intercepta a curva de |a( jf )| é apropriadamente chamada de
frequência de cruzamento (crossover frequency) fx. Nessa frequência, temos 兩T( jfx)兩 ⫽ 0 dB ou
兩T( jfx)兩 ⫽ 1 V/V, de modo que podemos escrever T( jfx) ⫽ 1 exp( jx), em que x ⫽ ph a( jfx),
como ilustrado na parte inferior da Fig. 7.72a.
• Para f ⬎ fx, o valor em decibéis de |T(jf)| torna-se negativo, indicando atenuação do sinal da ma-
lha. Para |T( jf )| Ⰶ 1, podemos aproximar a Equação (7.84) como 兩D( jf )兩 ⬵ 兩1兾(1兾T)兩 ⫽ 兩T( jf )兩.
A margem de fase ␾m
Tendo em conta a discussão no início desta seção, queremos que o cruzamento ocorra bem antes que a
condição indesejada T ⫽ 1e j(⫺180°) ⫽ ⫺1 ocorra, que é a receita para oscilação. O grau de estabilidade
de um circuito é quantificado via a margem de fase, definida como m ⫽ x ⫺ (⫺180°), isto é,
m ⫽ 180 ⫹ x (7.86)
Essa margem é ilustrada na parte inferior da Fig. 7.72b. À medida que prosseguirmos, estaremos in-
teressados no valor da função de discrepância em fx. Fazendo T( jfx) ⫽ 1 exp( jx) ⫽ 1exp[j(m ⫺
180°)] ⫽ ⫺1 exp( jm) na Equação (7.84), obtemos
em que a fórmula de Euler foi utilizada. Expandindo e usando a identidade cos2m ⫹ sen2m ⫽ 1,
temos
(7.87)
Um exemplo ilustrativo
Vamos ilustrar os conceitos anteriores utilizando o circuito de realimentação da Fig. 7.73 como um
exemplo. O circuito emprega um amplificador de três estágios consistindo de um par de estágios de
transcondutância com ganhos cc a10 ⫽ Gm1R1 ⫽ 103 V/V e a20 ⫽ Gm2R2 ⫽ 103 V/V, seguido por um
buffer de ganho unitário, de modo que a0 ⫽ a10a20 ⫽ 106 V/V. As frequências de pólo dos três estágios
são f1 ⫽ 1兾(2R1C1) ⫽ 1 kHz, f2 ⫽ 1兾(2R2C2) ⫽ 100 kHz e f3 ⫽ 1兾(2R3C3) ⫽ 10 MHz, então o
ganho de malha aberta é
(7.88)
Módulo e fase são calculados como
(7.89a)
ph a( jf ) ⫽ ⫺[tan⫺1( f兾103) ⫹ tan⫺1( f兾105) ⫹ tan⫺1( f兾107)] (7.89b)
e são traçados via PSpice, como ilustrado na Fig. 7.74a (o módulo está em dB, como identificado na
esquerda, e a fase em graus, como identificado na direita).
R3 vo
Gm1 Gm2 E3
1,0 k

vi
R1 C1

R2 C2

C3
10 M 15,916 pF 100 k 15,916 pF 15,916 pF
100 A/V 10 mA/V 1 V/V
0
E
vf

V/V
0 0
FIGURA 7.73 Circuito do PSpice para investigar o AOP de três estágios sob diferentes quantidades de realimentação.
0 –45
120 0 120 –90
f1
100 –30 100 –135
a –20 dB/dec
80 –60 80
f2
Ganho a (dB)
Ganho a (dB)
60 –90 60 –180
Fase de a
40 ⱔa –120 40
–40 dB/dec
20 –150 20 –225
f180
0 –180 0
f3
–20 –210 –20
–40 –240 –40 –270
f1 f2 f180 f3 –60 dB/dec
–60 –270 –60
10 102 103 104 105 106 107 108 10 102 103 104 105 106 107 108
Frequência f (Hz) Frequência f (Hz)
(a) (b)
FIGURA 7.74 (a) Gráficos de frequência do módulo 兩a兩 e da fase ⱔa para o amplificador de erro da Fig. 7.73. (b)
Gráfico de módulo linearizado, associando a fase com a inclinação.
Se as raízes são amplamente espaçadas, como nesse exemplo, podemos combinar módulo e fase
na forma mais concisa e visualmente intuitiva da Fig. 7.74b. Especificamente, traçamos um gráfico de
módulo linearizado usando segmentos de reta com inclinações progressivamente mais acentuadas e
indicamos valores de fase importantes usando a correspondência
Fase(em °) ↔ 4,5 ⫻ Inclinação(em dB/década) (7.90)
Assim, de cc até f1 traçamos um segmento com uma inclinação de 0 dB/década, para o qual a Equação
(7.90) implica uma fase de 0°. De f1 a f2 traçamos um segmento de reta com uma inclinação de ⫺20
dB/década, implicando uma fase de 4,5 ⫻ (⫺20) ou ⫺90°. Exatamente em f1 a inclinação é ⫺10 dB/
década, de modo que a fase correspondente é 4,5 ⫻ (⫺10) ou ⫺45°. Da mesma forma, o segmento de
f2 até f3 tem uma inclinação de ⫺40 dB/década, que implica uma fase de ⫺180°. A fase em f2 é ⫺135°.
Após f3, a inclinação se aproxima de ⫺60 dB/década e a fase se aproxima de ⫺270°.
Queremos investigar agora a resposta de malha fechada sob quantidades de realimentação cres-
centes, que implementamos variando o fator de realimentação . Temos os seguintes casos importantes:
• Iniciando com ⫽ 10⫺5, observamos que se traçarmos a reta de 1/ (1兾 ⫽ 105 ⫽ 100 dB)
na Fig. 7.74b, ela vai interceptar a curva de ganho em fx ⬵ 10 kHz, em que x ⬵ ⫺90°. Con-
sequentemente, m ⬵ 180° ⫺ 90° ⫽ 90°. A Fig. 7.75 mostra que o ganho de malha fechada
começa como A0 ⫽ (1兾)兾(1 ⫹ 1兾T0) ⫽ 105兾(1 ⫹ 1兾10) ⫽ 90.909 V/V (cerca de 10% menor
do que Aideal ⫽ 100.000 V/V devido ao baixo T0) e apresenta uma frequência de pólo domi-
nante de fx. A Fig. 7.76a mostra a resposta a um degrau de entrada de V (⫽ 10 V). Essa
resposta é aproximadamente um transitório do tipo exponencial, de modo que quando a en-
trada retornar para zero, vO(t) vai cair de forma aproximadamente exponencial, indicando um
circuito estável.
• Aumentar para 10⫺4 abaixa a reta 1/ para 80 dB na Fig. 7.74b, fornecendo fx ⬵ 100 kHz e
x ⬵ ⫺135°, de modo que m ⬵ 180° ⫺ 135° ⫽ 45°. O ganho de malha fechada apresenta agora
um pouco de repique (“peaking”) logo antes da frequência fx, após a qual ele cai com a frequên-
cia assim como |a( jf )|. Pela Equação (7.87) temos en-
tão a equação (7.83) prevê |A(jfx)| ⫽ 104 ⫻ 1,307 ⫽ 13.070 V/V, que é 30,7% maior do que Aideal.
Lembre da teoria de sistemas, que repique (“peaking”) no domínio da frequência é acompanhado
por uma oscilação (“ringing”) no domínio do tempo. Isso é confirmado pela Fig. 7.76b, que
mostra a resposta transitória a um degrau de entrada de V (⫽ 0,1 mV). Quando retornamos a
entrada para zero, vO(t) vai decair para zero, embora com um pouco de oscilação. Conclui-se que
106
a
1 105( m ⬵ 90)
105
1 104( m ⬵ 45)
Ganho (V/V)
104
1 103( m ⬵ 17,5)
3
10
1 98,02 ( m 0)
102
10
102 103 104 105 106 107
Frequência f (Hz)
FIGURA 7.75 Respostas de malha fechada do circuito da Fig. 7.73 para diferentes quantidades de realimen-
tação. Aumentar abaixa a curva de 1/, deslocando a frequência de cruzamento em direção a regiões
de deslocamento de fase maior e, assim, de menor margem de fase. Isso, por sua vez, aumenta o repique
(peaking) na frequência assim como a oscilação (ringing) no tempo (veja a Fig. 7.76).
1V Im
105
p3 p2 p1
(a) 0,5 V
Re
0V
0 10 s 20 s 30 s 40 s
1,5 V Im
104
1V
p3 p1
(b)
Re
0,5 V
p2
0V
0 10 s 20 s 30 s 40 s
2V Im
103
p1
(c) 1V p3
Re
p2
0V
0 10 s 20 s 30 s 40 s
1,02 102( 0) Im

m
2V
p1
(d) p3
1V Re
p2
0V
0 1 s 2 s 3 s 4 s 5 s
200 nV 2 102 Im
p1
(e) 0V p3
Re
200 nV
p2
0 1 s 2 s 3 s 4 s 5 s
Tempo
FIGURA 7.76 Respostas ao degrau e localizações de pólos do circuito da Fig. 7.73 para valores crescentes
de .
um circuito com m ⫽ 45° ainda é um circuito estável, embora sua quantidade (moderada) de
repique e oscilação possa ser indesejável em certas aplicações.
• Para ⫽ 10⫺3 a reta 1/ é abaixada adicionalmente para 60 dB na Fig. 7.74b, de modo que fx é ago-
ra a média geométrica de 100 kHz e 1 MHz ou e x é a média arit-
mética de ⫺145° e ⫺180° ou x ⬵ ⫺162,5°, de modo que m ⬵ 180° ⫺ 162,5° ⫽ 17,5°. Com uma
margem de fase reduzida, tanto o repique quanto a oscilação são mais pronunciados. De fato, te-
mos agora de modo que a Equação (7.83) prevê |A(jfx)| ⬵
1.000 ⫻ 3,29 ⫽ 3.290 V/V ou quase 3,3 ⫻ Aideal! A Fig. 7.76c mostra a resposta a um degrau de
entrada de V (⫽ 1 mV). Quando retornamos a entrada para zero, vO(t) vai decair com uma quan-
tidade razoável de oscilações. Concluímos que um circuito com m ⫽ 17,5°, embora ainda estável,
provavelmente é inaceitável na maioria das aplicações devido ao repique e à oscilação excessivos.
• Medições utilizando o cursor nos gráficos do PSpice da Fig. 7.74a fornecem f⫺180° ⫽ 1,006 MHz,
onde |a(jf⫺180°)| ⫽ 98,02 V/V, de modo que se fizermos ⫽ 1/98,02 ⫽ 1,02 ⫻ 10⫺2, obtemos
fx ⫽ 1,006 MHz e x ⫽ ⫺180° ou m ⫽ 0°. Consequentemente, |D(jfx)| → ⬁, indicando um
comportamento oscilatório. Isso é confirmado pela resposta a um degrau de entrada de 10 mV
da Fig. 7.76d.
• Aumentar para 2 ⫻ 10⫺2 abaixa ainda mais a curva de 1/, trazendo fx para uma região de
deslocamento de fase adicional e, assim, m ⬍ 0°. Tudo o que precisamos agora é de um ruído
interno para disparar uma oscilação crescente. Utilizando um degrau de entrada de apenas 1 nV
para simular um ruído, obtemos a resposta da Fig. 7.76e.
É esclarecedor visualizar o comportamento do circuito também em termos de seus pólos no pla-
no complexo. Fazer jf → s/(2) na Equação (7.88), substituir na Equação (7.84) e depois na Equação
(7.83) fornece
As raízes do denominador são os pólos de A(s). Usando uma calculadora científica ou similar, encon-
tramos os pólos indicados na Tabela 7.2. Esses dados são mais facilmente visualizados no plano s,
como mostrado (não em escala) no lado direito da Fig. 7.76. Começando com o caso sem realimen-
tação ( ⫽ 0) e gradualmente aumentando , os dois pólos menores se aproximam, até que eles se
tornam coincidentes e, depois, se separam para se tornarem complexos conjugados e, finalmente, se
movem em direção ao eixo imaginário (veja o lugar das raízes sombreado). Uma vez no eixo imagi-
nário, eles resultam em uma oscilação sustentada e, quando ultrapassam esse eixo entrando no lado
direito do plano complexo, eles resultam em uma oscilação crescente.
TABELA 7.2 Pólos do ganho de malha fechada do circuito da Fig. 7.73

␤ p1(sⴚ1) p2(sⴚ1) p3(sⴚ1)
0 2(⫺1,0 k) 2(⫺100 k) 2(⫺10 M)
10⫺5 2(⫺12,4 k) 2(⫺88,5 k) 2(⫺10 M)
10⫺4 2(⫺50 k ⫹ j87,2 k) 2(⫺50 k ⫺ j87,2 k) 2(⫺10 M)
10⫺3 2(⫺45,4 k ⫹ j313 k) 2(⫺45,4 k ⫺ j313 k) 2(⫺10,01 M)
1,02 ⫻ 10⫺2 2(0 ⫹ 1,0 M) 2(0 ⫺ 1,0 M) 2(⫺10,1 M)
2 ⫻ 10⫺2 2(46,7 k ⫹ 1,34 M) 2(46,7 k ⫺ 1,34 M) 2(⫺10,19 M)
Analisando a Fig. 7.75, notamos que, se pudermos tolerar as quantidades de repique e oscilação
presentes, por exemplo, com m ⫽ 45°, então devemos restringir a operação para 1/ ⱖ 104 V/V. E
se quisermos operar o amplificador com ganhos de malha fechada menores, como 1/ ⫽ 50 V/V ou
1/ ⫽ 2 V/V? Para esses valores de , o circuito vai simplesmente oscilar! Felizmente, algumas técni-
cas inteligentes de compensação de frequência foram desenvolvidas, as quais nos permitem estabilizar
um amplificador para basicamente qualquer ganho de malha fechada que desejarmos, incluindo aquele
que agora reconhecemos como a configuração mais difícil de estabilizar: o seguidor de tensão, para o
qual ⫽ 1.
EXEMPLO 7.33
(a) Qual é o ganho de ruído 1/ mínimo permitido se quisermos operar o amplificador da Fig. 7.73
com uma margem de fase de 60°?
(b) Encontre |D( jfx)| e comente.
Solução
(a) Pela Equação (7.86) temos x ⫽ m ⫺ 180° ⫽ 60° ⫺ 180° ⫽ ⫺120°. A Fig. 7.74a indica que
f⫺120° ocorre um pouco abaixo de 100 kHz. Comece com a estimativa inicial f⫺120° ⫽ 50 kHz e ite-
re usando a Equação (7.89b) até estabilizar no valor f⫺120° ⫽ 59,2 kHz. Em seguida, use a Equa-
ção (7.89a) para encontrar |a(jf⫺120°)| ⬵ 14.534 V/V. Esse é o valor mínimo de 1/ para m ⱖ 60°
com esse amplificador particular.
(b) Procedendo da forma usual, obtemos
Como T0 ⫽ 106/14.534 ⫽ 68,8, também temos D0 ⫽ 1兾(1 ⫹ 1兾68,8) ⫽ 0,986, indicando uma
quantidade muito pequena de repique.
(c) Usando o circuito da Fig. 7.73 com ⫽ 1/14.534 ⫽ 68,8 ⫻ 10⫺6 V/V, obtemos os gráficos da Fig.
7.77. Vale mencionar que, a menos de uma pequena quantidade de repique e oscilação, que é acei-
tável na maioria das aplicações, a condição m ⫽ 60° é quase tão boa quanto ⫽ 90° em termos
de estabilidade e, ainda, expande a faixa de possíveis ganhos de malha fechada reduzindo o limite
inferior de valores aceitáveis para 1/ de 100.000 V/V para 14.534 V/V ou por quase 17 dB.
105 1,2
104
Ganho (V/V)
103 0,8
vO (V)
102
101 0,4
100
0
102 103 104 105 106 107 0 10 20 30 40 50
Frequência f (Hz) Tempo (␮s)
(a) (b)
FIGURA 7.77 Respostas (a) em frequência e (b) ao degrau para o caso especial m ⫽ 60°.
䊉
Repique (“peaking”) e oscilação (“ringing”) como funções da

margem de fase ␾m
A Fig. 7.78 ilustra o repique e a oscilação do circuito da Fig. 7.73 como funções da margem de fase
m. Essas características são quantificadas em termos do repique do ganho, GP, e da ultrapassagem
(overshoot), OS, definidos como
(7.91)
O repique ocorre para m menor do que cerca de 65° e a oscilação para m menor do que cerca de 75°.
Usando o PSpice para traçar T e para medir ␾m

A técnica de injeção de sinal da Seção 7.6 constitui uma ferramenta poderosa para investigação da
estabilidade, especialmente quando respostas em frequência complexas devem ser traçadas e exami-
nadas. O circuito do PSpice da Fig. 7.79a usa o macromodelo do 741, juntamente com a técnica de
injeção de tensão discutida em conexão com a Fig. 7.70, para gerar os gráficos de |T(jf)| e ph T(jf) para
Ganho de malha fechada A

Vp
Ap
Resposta de malha
OS
fechada ao degrau
GP
A0 V
Frequency
28 100
Repique do ganho GP (dB)
Ultrapassagem OS (%)
24
80
20
16 60
12 40
8
4 20
0 0
0 10 20 30 40 50 60 70 80 90 0 10 20 30 40 50 60 70 80 90
Margem de fase m () Margem de fase m ()
(a) (b)
FIGURA 7.78 (a) Repique (peaking) e (b) oscilação (ringing) como funções da margem de fase m.
o caso de um buffer de tensão 741 alimentando uma carga capacitiva. Os gráficos, mostrados na Fig.
7.79b, são obtidos, respectivamente, como
(7.92)
Utilizando o recurso de cursor do PSpice encontramos fx ⫽ 864 kHz e ph T( jfx ) ⫽ ⫺124°, de modo
que m ⫽ 180 ⫺ 124 ⫽ 56°. Simulando novamente para o caso sem carga (CL ⫽ 0 e RL ⫽ ⬁) obtemos
fx ⫽ 888 kHz e m ⫽ 62,8°, indicando que a presença da carga reduz m de 6,8° (isso é devido ao pólo
de alta frequência formado por CL com a resistência de saída ro do AOP).
0
100
Ganho de malha T (dB)
VCC (10 V) 80 T –30

60
Fase de T
3 7 –60

6 40
0 A741
2 –90
4
20
ⱔT
RL CL 0
VEE (10 V) 2 k 0,5 nF –120
–20
Vt
Vf Vr –40 –150
1 10 102 103 104 105 106 107
1 mVca 0 Frequência f (Hz)
(a) (b)
FIGURA 7.79 Utilização da técnica de injeção de tensão para encontrar a margem de fase de um buffer de ten-
são 741 alimentando uma carga capacitiva.
7.8 COMPENSAÇÃO DE PÓLO DOMINANTE

Se um sistema de realimentação negativa não satisfizer o grau desejado de estabilidade, seu ganho de
malha T( jf ) deve ser alterado de forma a aumentar a margem de fase m para um valor aceitável. A
alteração de T( jf ) para estabilizar um circuito é referenciada como compensação de frequência. Como

T( jf ) ⫽ a( jf )( jf ), podemos alterar T( jf ) alterando a( jf ) ou ( jf ) ou ambos. Aqui, vamos tomar o
ponto de vista do projetista de CIs, que se esforça para garantir um dado m para a configuração com
realimentação independente da frequência mais difícil de compensar: o seguidor de tensão, para o qual
⫽ 1 V/V. Nesse caso particular, temos
T( jf ) ⫽ a( jf ) ⫽ a( jf ) ⫻ 1 ⫽ a( jf ) (7.93)
isto é, T( jf ) coincide com a( jf ). Se o AOP utiliza realimentação dependente da frequência, então pode
ser necessário que o usuário tome medidas adicionais para estabilizar o circuito (veja também os pro-
blemas no fim do capítulo).
Uma técnica de compensação popular envolve a diminuição da primeira frequência de pólo f1
para um novo valor fD tal que a resposta compensada é dominada por esse pólo isolado ao longo
de toda faixa até a frequência de cruzamento fx, que, para ⫽ 1 V/V, coincide com a já conhecida
frequência de transição ft. O deslocamento de fase em fx é, então, x ⫽ ⫺90° ⫹ x(HOR), em que ⫺90°
é o deslocamento de fase devido à fD e x(HOR) é o deslocamento de fase combinado devido às raízes de
ordem superior (pólos e possíveis zeros) em fx. (Por exemplo, o AOP 741 com carga da Fig. 7.79 tem
x(HOR) ⫽ 90° ⫹ x ⫽ 90° ⫺ 124° ⫽ ⫺34°.) A margem de fase depois da compensação é m ⫽ 180° ⫹
x ⫽ 180° ⫺ 90° ⫹ x(HOR), isto é,
m ⫽ 90° ⫹ x(HOR) (7.94)
Fazendo a frequência fD suficientemente baixa, podemos manter x(HOR) tão pequeno quanto desejar-
mos. Por exemplo, para m ⱖ 60° precisamos garantir que x(HOR) ⱖ ⫺30°. Uma desvantagem óbvia da
compensação de pólo dominante é uma redução drástica do ganho acima de fD, mas esse é o preço que
temos que pagar em função da estabilidade. Embora existam outras técnicas mais sofisticadas que pre-
servam o ganho ao longo de uma porção mais ampla do espectro de frequências, aqui nos limitaremos
às técnicas do tipo pólo dominante. Duas populares técnicas para deslocar f1 para fD (Ⰶ f1) são a técnica
da capacitância em paralelo (shunt capacitance) e a técnica de compensação Miller.
Compensação via capacitância em paralelo

Uma técnica simples para reduzir a frequência de pólo f1 é aumentar deliberadamente a capacitância
do nó responsável pela própria f1. No caso do exemplo de amplificador de três pólos da seção anterior,
simplesmente adicionados uma capacitância Cshunt em paralelo com C1 para diminuir sua frequência
de pólo de f1 ⫽ 1兾(2R1C1) para
(7.95)
Para visualizar a localização requerida de fD, considere o gráfico linearizado da Fig. 7.80 e proceda
conforme descrito a seguir:
• Identifique a frequência fx na qual a fase de a( jf ) é a( jf ) é x ⫽ m ⫺ 180°, em que m é a mar-
gem de fase desejada (por exemplo, 45°, 60°, etc.). Essa vai ser a frequência de transição ft após
a compensação. (Podemos obter x do gráfico de fase de a( jf ) se ele estiver disponível ou a partir
de leituras do gráfico de módulo de a( jf ), da forma ilustrada na Fig. 7.74b.)
• Começando em fx no eixo de 0 dB do gráfico em decibéis de |a( jf )|, trace uma reta com uma
inclinação de ⫺20 dB/década até ela interceptar a curva a0. A frequência correspondente vai ser
fD. Explorando a constância do produto ganho-faixa de passagem, escrevemos a0 ⫻ fD ⫽ 1 ⫻ fx,
que nos permite calcular a nova localização do pólo como
(7.96)
dB

a0
f1 x m 180
f2
f3
0 f
fD fx
FIGURA 7.80 Método gráfico para localização do pólo dominante fD para o caso de compensação via capa-
citância em paralelo (a curva sombreada mostra o ganho antes da compensação).
Se os dois primeiros pólos são amplamente espaçados e quaisquer frequências de raízes de ordem
superior (como f3 em nosso exemplo) são suficientemente elevadas, um ponto de partida graficamente e
computacionalmente conveniente é x ⫽ ⫺135°, para então fx ⫽ f2, fornecendo fD ⫽ f2/a0. A margem de
fase correspondente é de apenas 45°, porém podemos sempre diminuir fD adicionalmente para aumentar
m, por exemplo para 60°, que o Exemplo 7.33 demonstrou ser, geralmente, um valor adequado.
EXEMPLO 7.34
(a) Encontre a capacitância Cshunt que vai estabilizar o amplificador da Fig. 7.72 para m ⫽ 45°, quan-
do usado com ⫽ 1. Verifique com o PSpice.
(b) Para qual valor devemos aumentar Cshunt se quisermos alcançar m ⫽ 60°?
Solução
(a) Fazendo fx ⫽ f2 ⫽ 100 kHz e a0 ⫽ 106 V/V na Equação (7.96) obtemos fD ⫽ 105/106 ⫽ 0,1 Hz.
Usando o circuito do PSpice da Fig. 7.81 obtemos as curvas da Fig. 7.82, que mostram, inequi-
vocamente, a grande quantidade de ganho que precisa ser sacrificada em prol da estabilização via
capacitância em paralelo. Porém, é melhor ter um circuito estável com ganho sacrificado do que
ter um circuito instável!
(b) Para m ⫽ 60°, o cruzamento deve ser colocado na frequência fx em que x ⫽ m ⫺ 180° ⫽
60° ⫺ 180° ⫽ ⫺120°. O Exemplo 7.33 indica que fx ⫽ 59,2 kHz, de modo que a Equação (7.96)
fornece fD ⫽ 0,0592 Hz e a Equação (7.95) fornece Cshunt ⫽ 269 nF. Simulando novamente o
circuito do PSpice com Cshunt ⫽ 269 nF e usando o recurso de cursor, medimos fx ⫽ 59,4 kHz e
x ⫽ ⫺118°, em boa concordância com os valores previstos.
R3 vo
Gm1 Gm2 E3
1,0 k

vi
R1 C1 Cshunt

R2 C2

C3
10 M 15,92 pF 159,1 nF 100 k 15,92 pF 15,92 pF
100 A/V 10 mA/V 1 V/V
FIGURA 7.81 Amplificador de três pólos com compensação via capacitância em paralelo.
120

100
80
60
40
20
0
–20
0,01 0,1 1 10 102 103 104 105 106
–45
Fase de a
–90
–135
–180
0,01 0,1 1 10 102 103 104 105 106
Frequência f (Hz)
FIGURA 7.82 Gráficos de módulo e fase com compensação via capacitância em paralelo para m ⫽ 45°. As
curvas sombreadas mostram a resposta antes da compensação (Cshunt ⫽ 0).
Compensação Miller
O baixo valor requerido de fD para compensação de pólo dominante resulta em um valor relativa-
mente elevado para Cshunt. Isso pode não ser necessariamente um problema se Cshunt é um capacitor
discreto externo ao AOP. No entanto, em circuitos integrados, é desejável fabricar o circuito de
compensação diretamente no chip e capacitores maiores do que algumas dezenas de pF ocuparia
uma grande área do chip. Uma maneira inteligente de contornar essa limitação é começar com uma
capacitância Cf pequena o suficiente que possa ser fabricada no chip e, então, usar o efeito Miller
para fazê-la parecer tão grande quanto necessária para a compensação de frequência. Veremos,
ainda, dois benefícios adicionais que resultam desse esquema: a separação de pólos e slew-rates
mais altos.
A fim de nos concentrarmos nos aspectos essenciais da compensação Miller, vamos investigar
o amplificador de dois pólos da Fig. 7.83 em que, na ausência de Cf, apresenta as frequências de pólo
(7.97)
Com Cf presente, o circuito se assemelha àquele da Fig. 6.21 (um é prontamente obtido a partir do
outro via uma simples transformação de fonte na entrada). Adaptando as Equações (6.45) e (6.46)
para este circuito, encontramos que a presença de Cf resulta em um novo par de frequências de pólo
Antecipando que f1(nova) Ⰶ f1, percebemos que o denominador de f1(nova) deve ser dominado pelo termo
R1Cf Gm2R2, de modo que simplificamos como f1(nova) ⬵ 1兾(2R1Cf Gm2R2) ⫽ 1兾(2R1C1Gm2R2Cf 兾C1).
Cf

Vi
Gm1Vi R1 V1 C1 Gm2V1 R2 C2 Vo

FIGURA 7.83 Amplificador de dois pólos com compensação Miller.
Usando a Equação (7.97), juntamente com álgebra simples, expressamos o novo par de pólos na forma
mais esclarecedora
(7.98)
Uma vez que f1 é dividida por Gm2R2Cf enquanto que f2 é multiplicada pelo mesmo termo, concluímos
que o aumento de Cf move o primeiro pólo para baixo na frequência e o segundo pólo para cima na
frequência, um fenômenos apropriadamente chamado de separação de pólos. Ilustrado na Fig. 7.84, a
separação de pólos é altamente benéfica, porque ela “empurra” o segundo pólo e o seu atraso de fase
para cima na frequência, tornando o posicionamento do pólo dominante menos rigoroso em compara-
ção à compensação via capacitância em paralelo.
Lembre-se da Equação (6.43) em que a presença de Cf resulta também na criação de um zero
no semiplano direito em s ⫽ Gm2 /Cf. Observando que o ganho cc na Fig. 7.83 é a0 ⫽ (⫺Gm1R1) ⫻
(⫺Gm2R2), resumimos estabelecendo que com a compensação Miller o ganho toma a seguinte forma
(7.99)
em que
a0 ⫽ Gm1R1Gm2R2 (7.100)
(7.101)
(7.102)
dB
a0
f1(nova) f1
f2
0 f
f2(nova)
f0
FIGURA 7.84 Compensação Miller e separação de pólos para o amplificador de dois pólos da Fig. 7.83 (a
curva sombreada mostra o ganho antes da compensação).
Também, o produto ganho-faixa de passagem depois da compensação é GBP ⫽ a0 ⫻ f1(nova). Combi-

nando as Equações (7.100) e (7.101), encontramos imediatamente
(7.103)
O módulo e a fase são encontrados facilmente como
(7.104a)
ph a( jf ) ⫽ ⫺tan⫺1( f兾f0) ⫺ tan⫺1(f兾f1(nova)) ⫺ tan⫺1(f兾f2(nova)) (7.104b)

Observação: note que o zero do semiplano direito contribui com o atraso de fase, assim como um pólo
no semiplano esquerdo! (Como veremos, isso pode ser um problema em AOPs CMOS de dois estágios.)
A separação de pólos é facilmente visualizada via PSpice. O circuito da Fig. 7.85 utiliza apenas
os dois primeiros estágios de nosso exemplo de três pólos para mostrar como o aumento de Cf faz os
pólos se afastarem de seus valores iniciais f1 ⫽ 1 kHz e f2 ⫽ 100 kHz (veja a Fig. 7.86). O gráfico de
fase indica que o máximo deslocamento de fase antes da compensação é ⫺180° (com cada pólo con-
Cf
Gm1 Gm2

R1 C1 R2 C2
vi vo
10 M 15,92 pF 100 k 15,92 pF

100 A/V 10 mA/V
FIGURA 7.85 Utilização dos dois primeiros estágios do amplificador da Fig. 7.81 para investigar a separa-
ção de pólos.
120
Ganho de malha
aberta a (dB)
Aumentando Cf
0
–120
0,01 0,1 1 10 102 103 104 105 106 107 108 109 1010
0
–45 Aumentando Cf
–90
Fase de a
Aumentando Cf
–135
–180
–225
–270
0,01 0,1 1 10 102 103 104 105 106 107 108 109 1010
Frequência f (Hz)
FIGURA 7.86 Separação de pólos como uma função de Cf para o amplificador de dois estágios da Fig.
7.85. Os valores usados são Cf ⫽ 0,143 pF; 1,59 pF e 15,9 pF, que diminuem f1 de 1 kHz para f1(nova) ⫽
100 Hz, 10 Hz e 1 Hz, respectivamente. As curvas cinzas mostram a resposta antes da compensação.
tribuindo com um máximo de ⫺90°), mas depois da compensação ele se torna ⫺270° devido ao atraso
de fase adicional de ⫺90° devido ao zero no semiplano direito.
EXEMPLO 7.35
(a) Estime as frequências de pólo e zero do amplificador de dois estágios da Fig. 7.85, se Cf ⫽ 5 pF.
(b) Estime Cf para uma margem de fase de 60°.
(c) Verifique o item (b) com o PSpice e comente.
Solução
(a) Pela Equação (7.100) temos f0 ⫽ 10⫺2兾(2 ⫻ 5 ⫻ 10⫺12) ⫽ 318 MHz. Adicionalmente, usando
Gm2R2 ⫽ 103, empregamos a Equação (7.98) para calcular
É evidente que o primeiro pólo se moveu para baixo de 1 kHz para 3,18 Hz, enquanto que o se-
gundo pólo se moveu para cima de 100 kHz para 18,6 MHz. Além disso, f0 Ⰷ f2(nova).
(b) Pela Equação (7.94), o deslocamento de fase combinado em fx devido à f2(nova) e f0 deve ser
x(HOR) ⫽ m ⫺ 90° ⫽ 60° ⫺ 90° ⫽ ⫺30°. Como nesse exemplo particular a frequência f0 é muito
alta, podemos ignorar sua contribuição de fase em fx e impor ⫺30° ⫽ ⫺tan⫺1[fx 兾f2(nova)], que for-
nece fx ⫽ (tan 30°) ⫻ f2(nova) ⫽ 0,577 ⫻ f2(nova). Explorando a constância do produto ganho-faixa de
passagem, escrevemos
a0 ⫻ f1(nova) ⫽ 1 ⫻ fx ⫽ 0,577 ⫻ f2(nova)
Usando as Equações (7.102) e (7.103) expressamos isso como
Substituindo os valores dados de Gm1, Gm2, C1 e C2 e resolvendo para Cf obtemos, finalmente,

Cf ⫽ 2,388 pF. Substituir nas Equações (7.101) e (7.102) fornece f1(nova) ⫽ 6,66 Hz e f2(nova) ⫽
11,54 MHz, de modo que fx ⫽ 0,577 ⫻ 11,54 ⫽ 6,66 MHz.
(c) Simulando o circuito do PSpice da Fig. 7.85 com Cf ⫽ 2,388 pF fornece fx ⬵ 5,9 MHz e m ⬵
62°. Considerando todas as aproximações feitas, os valores calculados estão em boa concordân-
cia com o PSpice.
䊉
Avaliando o amplificador completo de três pólos da Fig. 7.81, observamos que o atraso de fase
devido a f3 vai piorar a margem de erro calculada para a versão de dois pólos da Fig. 7.85, de modo que
a capacitância Cf deve ser ligeiramente aumentada, caso se deseje manter a mesma margem de fase.
Em particular, utilizando o PSpice encontramos, empiricamente, que com Cf ⫽ 4,7 pF, o amplificador
de três pólos da Fig. 7.81 apresenta fx ⬵ 3,2 MHz e m ⬵ 62°.
Comparação entre compensação via capacitância em paralelo e

compensação Miller
Queremos agora comparar os esquemas de compensação via capacitância em paralelo e Miller para o
caso do amplificador de três pólos com ⫽ 1 e m ⬵ 60°. Simulando o circuito do PSpice da Fig. 7.87,
primeiro com Cshunt ⫽ 269 nF (e Cf ⫽ 0) e depois com Cf ⫽ 4,7 pF (e Cshunt ⫽ 0), obtemos as respostas
cf
4,7 pF R3 vo
Gm2 E3
1,0 k

vi R1 C1 Cshunt R2 C2
C3
10 M 15,92 pF 269 nF 100 k 15,92 pF 15,92 pF
100 A/V 10 mA/V 1 V/V
FIGURA 7.87 Circuito do PSpice para comparar os esquemas de compensação via capacitância em paralelo e Mil-
ler para o caso ⫽ 1 e m ⫽ 60°.
em frequência de malha fechada e ao degrau da Fig. 7.88. É evidente que o esquema Miller resulta
em uma dinâmica muito mais rápida, graças ao efeito de separação de pólos, que desloca o segundo
pólo em direção a frequências mais altas relaxando, assim, as restrições sobre a localização do pólo
dominante. Também, o efeito Miller permite que a capacitância Cf seja muito menor do que Cshunt, de
modo que Cf pode ser fabricada no chip. Finalmente, embora não imediatamente aparente a partir do
modelo de amplificador utilizado na simulação, temos que o slew-rate SR com o esquema de compen-
sação Miller é provavelmente muito maior, já que a capacitância Cf muito menor pode ser carregada/
descarregada muito mais rapidamente.
Ganho de malha fechada (dB)
1,2
0
0,8 Miller
vO (V)
2,5 CShunt Miller

0,4
CShunt
5 0
103 104 105 106 107 0 5 10 15
Frequência f (Hz) Tempo (␮s)
(a) (b)
FIGURA 7.88 Respostas (a) em frequência e (b) ao degrau para o amplificador de ganho unitário da Fig. 7.87.
7.9 COMPENSAÇÃO DE FREQUÊNCIA DE AOPS MONOLÍTICOS

Estamos agora prontos para aplicar as técnicas da seção anterior para a compensação dos AOPs mono-
líticos discutidos no Capítulo 5: o AOP bipolar 741 e os AOPs CMOS dos tipos dois estágios e “cas-
code” dobrado. Historicamente, o 741 foi o primeiro amplificador operacional a incorporar a compen-
sação de frequência no chip, em meados de 1960, uma característica que contribuiu para tornar o 741
um dos CIs mais populares. A tecnologia analógica MOS atingiu a maturidade comercial mais tarde e
os primeiros trabalhos significativos sobre a compensação de frequência de AOPs CMOS começaram
a aparecer apenas somente no início dos anos 1980.
A compensação de frequência do AOP 741

Com duas dúzias de transistores, um AOP 741 não compensado apresenta um grande número de fre-
quências de pólo e zero, incluindo pares de pólos complexos conjugados, cujo atraso de fase cumulati-
vo excede muito ⫺180°. Como ilustrado no esquemático do 741 da Fig. 5.1, o 741 é compensado utili-
Cc
30 pF
Ro
47
Rid Ro1 Ri2 Ro2 Ri3
Vid Gm1Vid V Gm2V12 V 1V23 Vo
2,19 M 6,12 M 12 4,63 M 81,3 k 23 9,33 M

1 1
Gm1 Gm2
5,47 k 161
FIGURA 7.89 Equivalente ca do AOP 741 para estimar o pólo dominante fD.
zando o esquema Miller via a capacitância Cc ⫽ 30 pF através do estágio intermediário que consiste no
par CC-EC Q16-Q17. Após a compensação, as raízes sofrem um rearranjo drástico no plano complexo,
tal que o atraso de fase combinado delas é deslocado suficientemente acima da frequência de transição
ft (⬵ 1 MHz). Para estimar a frequência de pólo dominante, considere o equivalente ca da Fig. 5.11,
repetido por conveniência na Fig. 7.89 juntamente com a capacitância Miller Cc. (Antecipando o papel
dominante desempenhado por Cc, as capacitâncias parasitas muito menores de ambos os lados de Cc
foram omitidas para simplificar). Esse circuito é similar àquele da Fig. 7.83, desde que façamos Cf ⫽
Cc ⫽ 30 pF, R1 ⫽ Ro1 //Ri2 ⫽ 6,12//4,63 ⫽ 2,64 M⍀ e R2 ⫽ Ro2 //Ri3 ⫽ 81,3//9330 ⫽ 80,6 k⍀. Adaptan-
do a Equação (7.101) e mantendo apenas o termo dominante do denominador, estimamos a frequência
de ⫺3 dB fb como
(7.105)
Considerando todas as aproximações feitas, esse valor é bastante próximo do valor das folhas de dados
de 5 Hz.
A simulação com o macromodelo do 741 disponível na biblioteca do PSpice fornece, para o
caso de fontes de alimentação de ⫾10 V, a0 ⫽ 199.220 V/V, fb ⫽ 5,0 Hz, ft ⫽ 888 kHz e ph a( jft) ⫽
⫺117,2°, de modo que m ⫽ 62,8°. Como sabemos do Capítulo 6, Cc também define o slew-rate em
um valor nominal de 0,5 V/s. O efeito Miller aumenta o valor aparente de Cc por um fator de 1 ⫹
80,6/0,161 ⫽ 501,6, levando a uma capacitância equivalente de 501,6 ⫻ 30 pF ⫽ 150 nF! Se usásse-
mos a compensação via capacitância em paralelo, um valor não grande não poderia ser fabricado no
chip e, também, resultaria em um slew-rate muito menor.
Compensação de frequência do AOP CMOS de dois estágios

Vamos investigar agora a compensação de frequência do AOP CMOS de dois estágios da Fig. 7.90, as-
sumindo uma carga de 1 pF. Consideramos os parâmetros de processo da Seção 6.12, que são baseados
em Ldesenhado ⫽ 1 m e estão listados nos seguintes modelos do PSpice:
.model Mn NMOS(Level=1 Tox=20n Uo=600 Vto=0.7 Lambda=0.1
.model Mp PMOS(Level=1 Tox=20n Uo=250 Vto=-0.7 Lambda=0.05

Seguindo o procedimento da Seção 6.12, especificamos as dimensões individuais do transistor As, Ps,
Ad e Pd de modo a refletir as geometrias do dispositivo da Fig. 7.90. Aqui, os parâmetros W foram cal-
culados com base em VOV ⫽ 0,25 V para todos os FETs, assim como os comprimentos de canal efetivos
VDD (2,5 V)
44 44 44
1 1 1
M8 M7 M6
22 22
IREF 1 1 Vo
M1 M2
100 A CL 1,0 pF
V Cc
0 i
0
0 {Cvar}
V1
12 12 22
M3 1 1 M4 1 M5
VSS (2,5 V)
FIGURA 7.90 Circuito do PSpice para traçar a resposta em frequência de um AOP CMOS de dois estágios
utilizando compensação Miller convencional.
Ln ⫽ Ldesenhado ⫺ 2Lovn ⫽ 1 ⫺ 2 ⫻ 0,15 ⫽ 0,7 m e Lp ⫽ Ldesenhado ⫺ 2Lovp ⫽ 1 ⫺ 2 ⫻ 0,2 ⫽ 0,6 m. O

resultado é a seguinte netlist do PSpice
V_VDD DD 0 2.5V
V_VSS 0 SS 2.5V
I_IREF GP SS DC 100uA
V_Vi IN 0 DC 0Vdc AC 1Vac
M_M1 GN 0 SP SP Mp L=1u W=22u As=66p Ps=28u Ad=66p
+ Pd=28u
M_M2 V1 IN SP SP Mp L=1u W=22u As=66p Ps=28u Ad=66p
+ Pd=28u
M_M3 GN GN SS SS Mn L=1u W=12u As=30p Ps=17u Ad=30p
+ Pd=17u
M_M4 V1 GN SS SS Mn L=1u W=12u As=30p Ps=17u Ad=30p
+ Pd517u
M_M5 VO V1 SS SS Mn L=1u W=22U As=55p Ps=27u Ad=55p
+ Pd=27u
M_M6 VO GP DD DD Mp L=1u W=44u As=132p Ps=50u Ad=132p
+ Pd=50u
M_M7 SP GP DD DD Mp L=1u W=44u As=132p Ps=50u Ad=132p
+ Pd=50u
M_M8 GP GP DD DD Mp L=1u W=44u As=132p Ps=50u Ad=132p
+ Pd=50u
C_CL VO 0 5pF
C_Cc V1 VO {Ccvar}
.INC “CKT_of_Fig_7.90-SCHEMATIC1.par”
A análise de pequenos sinais (.TF) produz os seguintes valores de parâmetros de baixas frequências:
a0 ⫽ 4245 V/V gm1 ⫽ 0,425 mA/V ro2 //ro4 ⫽ 143,3 kV
gm5 ⫽ 0,9344 mA/V ro5 //ro6 ⫽ 74,59 k⍀
A análise ca fornece as respostas de malha aberta da Fig. 7.91. Usando o recurso de cursor do PS-
pice nas curvas não compensadas (Cc ⫽ 0), encontramos que o ganho cruza o eixo de 0 dB em
80

Cc 0
Cc 0,1 pF
Cc 1 pF
0
Cc 10 pF
–60
103 104 105 106 107 108 109 1010 1011
0
Cc 0
–90
Fase de a
Cc 10 pF
–180
Cc 1 pF
–270
Cc 0,1 pF
–360
103 104 105 106 107 108 109 1010 1011
Frequência f (Hz)
FIGURA 7.91 Gráficos de módulo e fase para o AOP da Fig. 7.90. As curvas escuras mostram a resposta
não compensada (Cc ⫽ 0). As curvas sombreadas indicam que a compensação Miller convencional falha
em inclinar as curvas de fase de forma convincente em direção a ⫺90° nas proximidades do cruzamento.
fx ⬵ 366 MHz, em que x ⬵ ⫺184°, indicando um amplificador com extrema necessidade de compen-
sação de frequência.
O candidato lógico para a compensação de pólo dominante é o estágio FC M5, em que podemos
tirar partido do efeito Miller para multiplicar uma pequena capacitância de compensação coloca-
da entre os terminais de porta e dreno com o objetivo de estabelecer um pólo dominante em uma
frequência apropriadamente baixa. Para investigar mais profundamente, considere o equivalente ca
da Fig. 7.92, em que
R1 ⫽ ro2 //ro4 R2 ⫽ ro5 //ro6 (7.106)
e C1 e C2 são as capacitâncias líquidas associadas com os terminais de porta e dreno de M5,
C1 ⫽ Cgd2 ⫹ Cdb2 ⫹ Cgd4 ⫹ Cdb4 ⫹ Cgs5 C2 ⫽ Cdb5 ⫹ Cdb6 ⫹ Cgd6 ⫹ CL (7.107)
(Normalmente, a capacitância da carga CL domina sobre todas as capacitâncias parasitas do nó de

saída, então aproximamos C2 ⬵ CL e ignoramos C1 em comparação com C2.) Além disso, a capacitân-
cia de realimentação é
Cf ⫽ Cc ⫹ Cgd5 (7.108)
Ifw
Ci V1 Cf Vo
Irv
Vi
R1 R2
gm1Vi C1 gm5V1 C2
(ro2 兾兾ro4) (ro5兾兾ro6)
FIGURA 7.92 Equivalente ca aproximado do amplificador CMOS de dois estágios da Fig. 7.90.
(Normalmente, Cc Ⰷ Cgd5, de modo que aproximamos Cf ⬵ Cc.) Ignorando a capacitância parasita Ci,
observamos que esse circuito é similar àquele da Fig. 7.83; então, adaptamos as fórmulas desenvolvi-
das anteriormente (depois de retirar os subscritos “nova” para simplificar a notação) e estabelecemos
que na presença de Cc, o ganho toma a forma
(7.109)
em que
a0 ⫽ gm1R1gm5R2 (7.110)
(7.111)
(7.112)
(7.113)
Adicionalmente, o produto ganho-faixa de passagem ao longo da região de frequências dominada por

f1 é GBP ⫽ a0 ⫻ f1, ou
(7.114)
(Além de confirmar o par de pólos e o zero no semiplano da direita, os gráficos da Fig. 7.91 revelam a
existência de um zero adicional no semiplano da direita na faixa de 10 GHz, decorrente da transmis-
são para frente de Vi para V1 via as capacitâncias parasitas do estágio de entrada. No entanto, dada sua
frequência elevada, seu impacto na margem de fase vai ser desprezível e, portanto, será ignorado. Além
disso, o primeiro estágio introduz um par de pólos e zeros adicional espaçados de uma oitava entre si,
conforme a Fig. 6.29b. Esses também serão ignorados por uma questão de simplicidade.)
As Equações (7.111) a (7.113) indicam que o aumento de Cc vai deslocar para baixo tanto f1
quanto f0 por aproximadamente a mesma quantidade, enquanto f2 se mantém aproximadamente inalte-
rada. De fato, para Cc ⫽ CL (⫽ 1 pF), f0 se sobrepõe a f2 e para Cc ⫽ 10CL (10 pF), f0 está uma década
abaixo de f2 (isso é confirmado também pelos gráficos de módulo da Fig. 7.91). Fazemos a importante
observação que, independentemente do valor de Cc, f1 e f0 geralmente não estão amplamente separadas
o suficiente para evitar que o atraso de fase do zero do semiplano direito piore a margem de fase. Essa
limitação inerente de MOSFETs decorre de seus valores notoriamente baixos de gm (gm5 neste caso,
como evidenciado pelo fato de que a separação f0/f1 é proporcional a g2m5). Se fosse possível aumentar
gm5 em, por exemplo, uma década sem alterar as capacitâncias, o GBP permaneceria inalterado, en-
quanto que tanto f0 quanto f2 seriam deslocadas para cima e para longe de fx em uma década, aumentan-
do significativamente a margem de fase (veja o Problema 7.64).
EXEMPLO 7.36
(a) Estime a margem de fase do amplificador da Fig. 7.90 para o caso especial Cc ⫽ CL (⫽ 1 pF).
(b) Comente seus resultados.
Solução
(a) As Equações (7.111) até (7.113) fornecem f1 ⫽ 1兾(2 ⫻ 143,3 ⫻ 103 ⫻ 0,9344 ⫻ 10⫺3 ⫻
74,59 ⫻ 103 ⫻ 1 ⫻ 10⫺12) ⫽ 15,9 kHz e f0 ⫽ f2 ⫽ 0,9344 ⫻ 10⫺3兾(2 ⫻ 1 ⫻ 10⫺12) ⫽ 149 MHz,
de modo que o ganho é
Verificamos facilmente que o módulo
cai para 1 V/V em fx ⫽ 67,5 MHz, em que
Consequentemente, m ⫽ 180 ⫺ 139 ⫽ 41°, que normalmente não é alto o suficiente. (O PS-
pice fornece fx ⫽ 63,5 MHz, x ⫽ ⫺141,6° e m ⫽ 38,4°, em boa concordância com os valores
calculados.)
(b) Para Cc ⫽ CL, o zero no semiplano direito e o segundo pólo se cancelam mutuamente da expres-
são do módulo, deixando apenas o pólo dominante (isso é confirmado pela curva de módulo
correspondente a Cc ⫽ 1 pF na Fig. 7.91). No entanto, seus atrasos de fase individuais, longe de
se cancelarem, se reforçam mutuamente!
䊉
Para descobrir maneiras de contornar o efeito da baixa transcondutância gm5, precisamos analisar
a base física da frequência de zero f0. Com referência à Fig. 7.92, decompomos a corrente através de
Cf em um componente para frente Ifw( jf ) ⫽ V1 兾(1兾j2fCc) e em um componente para trás ou reverso
Irv( jf ) ⫽ Vo 兾(1兾j2fCc), ou
Ifw( jf ) ⫽ j2fCcV1 Irv( jf ) ⫽ j2fCcVo (7.115)
• O componente de corrente Irv( jf ) é responsável por fazer a capacitância Cc aparecer amplifica-
da pelo multiplicador de Miller, quando refletida para o nó de entrada V1. Como tal, a corrente
Irv( jf ) é desejável, porque ela estabelece o pólo dominante.
• O componente de corrente Ifw( jf ) é responsável por criar o zero de transmissão no semiplano di-
reito no nó de saída Vo. Como tal, essa corrente é indesejável, porque a presença desse zero piora
a margem de fase e interrompe a redução do ganho, que é necessária para estabilizar o circuito.
Lembre da Seção 6.3, que f0 é a frequência na qual a condição 兩Ifw( jf0)兩 ⫽ gm5V1 é atendida, que
faz Vo cair para zero (daí o nome). Reescrever como 兩 j2 f0CfV1兩 ⫽ gm5V1 fornece o resultado
conhecido f0 ⫽ gm5 兾(2Cf). Para f ⬎ f0 temos 兩Ifw( jf )兩 ⬎ gm5V1, indicando uma inversão de polari-
dade de Vo que transforma a realimentação de negativa para positiva. Isso não é necessariamente
um problema se f0 Ⰷ fx, que é normalmente o caso com amplificadores bipolares. No entanto,
em amplificadores MOS f0 tende a ser muito menor devido aos baixos valores de gm de FETs,
conforme mencionado anteriormente.
A melhor maneira de lidar com o zero no semiplano direito indesejável é eliminá-lo completa-
mente ou, pelo menos, deslocá-lo para um local menos prejudicial. A Fig. 7.93 mostra três técnicas
diferentes para alcançar esse objetivo.
• O esquema da Fig. 7.93a explora a natureza unilateral de um buffer de tensão DC para transmitir
Irv para o nó V1, enquanto desvia Ifw para VDD impedindo, assim, que essa corrente alcance o nó Vo,
onde ela iria criar o zero no semiplano direito (veja o Problema 7.69). Um inconveniente desse
esquema é a redução na OVS, uma vez que o valor de vO(min) é aumentado de VSS ⫹ VOV5 para VSS ⫹
V(IS)min ⫹ VGS(CD), em que V(IS)min é a queda de tensão mínima permitida através do sumidouro de
corrente IS e VGS(CD) é a queda de tensão porta-fonte do buffer DC.
VDD VDD
Ifw MCD IS 0
0
Ifw Cc
Vo MCG Vo Ifw
Cc 0 Cc
Irv
Vo
Irv 0 Irv Irv
V1 M5 V1 M5 Rc
IS ID
V1 M5
VSS VSS VSS

(a) (b) (c)
FIGURA 7.93 O zero no semiplano direito pode ser eliminado via (a) um buffer de tensão ou (b) um buffer de
corrente, ou ele pode ser realocado via (c) uma resistência série RC apropriada.
• O esquema da Fig. 7.93b usa um buffer de corrente PC para transmitir Irv para o nó V1, enquanto
inibe a formação de Ifw devido a alta resistência obtida olhando para o dreno do buffer (veja o
Problema 7.70). Um inconveniente desse esquema é que as correntes IS e ID devem ser rigorosa-
mente casadas para evitar a criação de um erro de offset intolerável (veja a Referência [10] para
uma maneira engenhosa de evitar esse erro de offset).
• O esquema da Fig. 7.93c utiliza uma resistência série Rc para inibir Ifw em altas frequências. Em
baixas frequências, em que Rc Ⰶ 兩1兾( j2fCc)兩, Cc ainda domina, fornecendo Irv( jf ) ⬵ j2fCcVo
para sustentar o pólo dominante f1. Porém, em altas frequências, a presença de Rc altera a locali-
zação do zero de transmissão porque agora temos Ifw(s) ⫽ V1兾(Rc ⫹ 1兾sCc). Vo vai cair para zero
na frequência complexa s0 tal que Ifw(s0) ⫽ gm5V1, ou
Resolvendo para s0, obtemos o zero do plano-s
Como consequência, a frequência de zero no numerador da Equação (7.109) toma a seguinte

forma modificada
(7.116)
Observamos que a presença de Rc reduz o denominador (pelo menos contanto que Rc ⬍ 1/gm5)
elevando, por sua vez, f0(nova) e deslocando seu atraso de fase acima e para longe da frequência de
cruzamento fx. Fazer Rc ⫽ 1/gm5 desloca f0(nova) para infinito e reduz o numerador da Equação (7.109)
para unidade. Elevar Rc adicionalmente (Rc ⬎ 1/gm5) altera a polaridade de f0(nova) no numerador
da Equação (7.109) resultando, assim, em um zero no semiplano esquerdo. Como sabemos, isso é
altamente desejável, porque esse zero produz um avanço de fase (ao contrário do atraso de fase de
um zero no semiplano direito). A resistência Rc é normalmente o canal de um MOSFET polarizado
na região ôhmica (veja o Problema 7.71 para uma implementação de circuito popular de Rc).
EXEMPLO 7.37
(a) Encontre Rc e Cc para compensar o AOP de dois estágios da Fig. 7.90 para m ⫽ 75° com f0 ⫽ ⬁.
Então, estime o ganho de malha aberta a( jf ), o produto ganho-faixa de passagem GBP e o
slew-rate SR.
(b) Compare com o PSpice e comente.

(c) Assumindo ⫽ 1, trace a resposta em frequência de malha fechada assim como a resposta tran-
sitória para um pulso alternando entre ⫺100 mV e ⫹100 mV. A resposta ao pulso é limitada pelo
slew-rate?
Solução
(a) A frequência de pólo devido à CL ainda é f2 ⫽ gm5 兾(2CL) ⬵ 149 MHz. Para m ⫽ 75°, precisa-
mos de x ⫽ 75 ⫺ 180 ⫽ ⫺105°. Com ⫺90° da frequência de pólo dominante f1, a contribuição
de fase cumulativa por f2 e frequências de raízes de ordem superior deve ser 90 ⫺ 105 ⫽ ⫺15°.
Ignorando as raízes de ordem superior, precisamos que ⫺15° ⬵ ⫺tan⫺1( fx 兾f2), ou
fx ⬵ f2 ⫻ tan 15° ⫽ 149 ⫻ 0,268 ⫽ 39,8 MHz
A frequência de pólo dominante necessária é
então a Equação (7.111) fornece
Finalmente, para mover a frequência de zero para infinito precisamos de

Rc ⫽ 1兾gm5 ⫽ 1兾(0,9344 ⫻ 10⫺3) ⫽ 1,07 k⍀
Ignorando as raízes de ordem superior, o ganho após a compensação é aproximadamente
Também temos GBP ⬵ fx ⫽ 39,8 MHz e SR ⫽ ID7兾Cc ⫽ (100 A)兾(1,70 pF) ⬵ 59 V/s.
(b) Usando o circuito do PSpice da Fig. 7.94, obtemos os gráficos da Fig. 7.95. Em comparação com
a Fig. 7.91, a curva de fase no cruzamento é agora muito mais convincentemente inclinada em
VDD (2,5 V)
44 44 44
1 1 1
M8 M7 M6
22 22
IREF 1 1 Vo
M1 M2
100 A CL 1,0 pF
V Rc Cc
0 i
0
0 1,07 k 1,7 pF
V1
12 12 22
M3 1 1 M4 1 M5
VSS (2,5 V)
FIGURA 7.94 Compensação de frequência para o AOP do Exemplo 7.37.

80
Cc 0
Ganho de malha
aberta a (dB)
Cc 1,7 pF
0
60
103 104 105 106 107 108 109 1010 1011
0
Cc 0
90
Fase de a
Cc 1,7 pF
180
270
360
103 104 105 106 107 108 109 1010 1011
Frequência f (Hz)
FIGURA 7.95 Gráficos de módulo e de fase para o AOP da Fig. 7.94.
direção a ⫺90°. De fato, usando o recurso de cursor do PSpice, encontramos fx ⫽ 35,2 MHz em
que x ⫽ ⫺107,2° e, portanto, m ⫽ 180 ⫺ 107,2 ⫽ 72,8°. Esses dados estão em boa concor-
dância com os cálculos manuais, que são baseados na consideração de que todas as capacitâncias
parasitas internas são desprezíveis em comparação com Cc e CL.
(c) Para alcançar ⫽ 1 na Fig. 7.94, retiramos o terminal porta de M1 do terra e o ligamos no nó
Vo. Isso produz as respostas de malha fechada da Fig. 7.96. Observe a ausência de limitação por
slew-rate na Fig. 7.96b.
Ganho de malha fechada (dB)
0
100
Saída vO (mV)
20 0
100
40
106 107 108 109 0 50 100 150
Frequência f (Hz) Tempo (ns)
(a) (b)
FIGURA 7.96 Respostas (a) em frequência e (b) a um pulso do AOP CMOS da Fig. 7.94 configurado para
operação em realimentação negativa com ⫽ 1.
EXEMPLO 7.38
Se a capacitância CL é dobrada no circuito de Exemplo 7.37, encontre Rc de modo a manter a mesma
margem de fase sem aumentar Cc. Qual é a expressão para a(jf) depois da compensação? Verifique com
o PSpice e comente.
Solução
Dobrar CL vai reduzir a frequência f2 pela metade, ou 74,5 MHz, levando-a para uma nova posição,
que é uma oitava mais próxima de fx, onde ela vai corromper a margem de fase m. Sua fase em fx é
⫺tan⫺1(fx 兾f2) ⫽ ⫺tan⫺1(39,8兾74,5) ⫽ ⫺28.1°, que excede a original ⫺15° por ⫺28,1 ⫺ (⫺15) ⫽
⫺13,1°. Para manter a margem de fase m original, devemos neutralizar esse excesso de atraso de
fase com o avanço de fase de um zero no semiplano esquerdo. Sua frequência ⫺f0(nova) deve ser tal
que ⫹13,1° ⫽ tan⫺1[ fx 兾(⫺f0(nova))] ⫽ tan⫺1[39,8兾(⫺f0(nova))], que fornece ⫺f0(nova) ⬵ 171 MHz. Usar a
Equação (7.116)
fornece Rc ⫽ 1,617 k⍀. Após a compensação o ganho é
(observe o sinal ⫹ no numerador, indicando um zero no semiplano esquerdo!) Simulando novamente o

circuito do PSpice da Fig. 7.94, mas com CL ⫽ 2 pF e Rc ⫽ 1,617 k⍀ encontramos fx ⫽ 35,2 MHz, em
que x ⫽ ⫺107,2° e, portanto, m ⫽ 180 ⫺ 107,2 ⫽ 72,8°. Esses dados estão novamente em boa con-
cordância com os cálculos manuais, que são baseados na consideração de que todas as capacitâncias
parasitas internas são desprezíveis em comparação com Cc e CL.
䊉
Compensação de frequência do AOP CMOS “cascode” dobrado

A Fig. 7.97 mostra o modelo ca do AOP “cascode” dobrado, juntamente com as capacitâncias mais re-
levantes que influenciam em sua resposta em frequência. Cada capacitância é o resultado da concentra-
ção de todas as capacitâncias parasitas associadas ao nó correspondente (o nó de saída inclui também
a capacitância da carga externa). De acordo com o procedimento CTCA da Seção 6.7, a frequência de
⫺3 dB é
(7.117)
M7 M8
0 ca
C4 C5
M5 M6
M1 M2
Vid Vid
2 2 Vo
C3 C6 Cc
M3 M4
C1
C2
M9 M10
FIGURA 7.97 Modelo ca do AOP “cascode” dobrado.

em que R1 até R3 são as resistências equivalentes de circuito aberto vistas por C1 até C5 e Ro é a resis-
tência de saída do AOP. Pela Equação (5.69), essa resistência é
Ro ⬵ [(gm6 ⫹ gmb6)ro6 ro8]//[(gm4 ⫹ gmb4)ro4(ro2 //ro10)] (7.118)
As resistências R1 até R5 são todas resistências de fonte, da ordem de 1兾(gm ⫹ gmb). Como tal, elas são
muito menores do que Ro e, embora as constantes de tempo R1C1 até R5C5 provavelmente sejam dife-
rentes umas das outras, todas elas tendem a ser desprezíveis em comparação com aquela associada a
Ro, de modo que aproximamos
(7.119)
De acordo com a Equação (7.94), a margem de fase pode ser expressa como m ⫽ 90° ⫹ x(HOR), em
que x(HOR) é o deslocamento de fase combinado devido a todas as raízes de ordem superior. Conse-
quentemente, a fim de compensar o AOP “cascode” dobrado para um dado m, simplesmente adiciona-
mos capacitância suficiente ao nó de saída para diminuir fb até que a condição x(HOR) ⫽ m ⫺ 90° seja
atendida. O produto ganho-faixa de passagem depois da compensação é GBP ⫽ a0 ⫻ fb, em que a0 ⫽
gm1Ro, sendo gm1 a transcondutância dos transistores do par FAc. Usando a Equação (7.119), obtemos
(7.120)
Vamos ilustrar os conceitos anteriores usando o circuito do PSpice da Fig. 7.98 como um exem-
plo prático. Assumimos os mesmos parâmetros de processo do AOP de dois estágios da Fig. 7.90, que
são baseados em Ldesenhado ⫽ 1 m com comprimentos efetivos de canal Ln ⫽ 0,7 m e Lp ⫽ 0,6 m.
Adicionalmente, as larguras W foram calculadas com base em VOV ⫽ 0,25 V para todos os FETs. O
resultado é a seguinte netlist:
V_VDD DD 0 2.5V
V_VSS 0 SS 2.5V
I_I1 DD S12 DC 100uA
V_V1 G90 SS 0.95V
VDD (2,5 V)
33 33
M7 1 1 M8
IREF Mp Mp
100 A
33 33
M5 1 1 M6
Mp Mp
22 22
1 1 Vo
M1 M2 16 16
M3 1 1 M4 Cc {Cvar}
Mp Mp
Vi 0 Mn Mn

0
0
VG2 0,25 V
27 M9 M10 27,02
1 Mn Mn 1
VG1 0,95 V

VSS (2,5 V)
FIGURA 7.98 Circuito do PSpice para traçar o ganho de um AOP CMOS “cascode” dobrado com uma car-
ga variável Cc.
V_V2 G34 G90 0.25V

M_M1 D9 IN S12 S12 Mp L=1u W=22u As=66p Ps=28u Ad=66p
+ Pd=28u
M_M2 D10 0 S12 S12 Mp L=1u W=22u As=66p Ps=28u Ad=66p
+ Pd=28u
M_M3 G56 G34 D9 SS Mn L=1u W=16U As=40p Ps=21u As=40p
+ Ps=21u
M_M4 OUT G34 D10 SS Mn L=1u W=16U As=40p Ps=21u As=40p
+ Ps=21u
M_M5 G56 G56 G78 DD Mp L=1u W=33u As=99p Ps=39u Ad=99p
+ Pd=39u
M_M6 OUT G56 S6 DD Mp L=1u W=33u As=99p Ps=39u Ad=99p
+ Pd=39u
M_M7 G78 G78 DD DD Mp L=1u W=33u As=99p Ps=39u Ad=99p
+ Pd=39u
M_M8 S6 G78 DD DD Mp L=1u W=33u As=99p Ps=39u Ad=99p
+ Pd=39u
M_M9 D9 G90 SS SS Mn L=1u W=27U As=68p Ps=33u Ad=68p
+ Pd=33u
M_M10 D10 G90 SS SS Mn L=1u W=27.02U As=68p Ps=33u Ad=68p
+ Pd=33u
C_Cc V1 VO {Ccvar}
.INC “CKT_of_Fig_9.11-SCHEMATIC1.par”
A análise de pequenos sinais (.TF) fornece os seguintes valores de parâmetros de baixa frequência:
a0 ⫽ 2679 V/V Ro ⫽ 6,391 M⍀ gm1 ⫽ 419 A/V (7.121a)
A análise ca fornece as respostas de malha aberta da Fig. 7.99. Usando o recurso de cursor do PSpice,
encontramos que a resposta não compensada, correspondente a Cc ⫽ 0, tem
fb ⫽ 425 kHz fx ⫽ 749,5 MHz x ⫽ ⫺131,5° m ⫽ 48,5° (7.121b)
Para aumentar m, adicionamos deliberadamente capacitância ao nó de saída, obtendo as curvas mos-
tradas para os casos Cc ⫽ 0,2 pF e 1 pF. Como esperado, o preço para mais margem de fase é a redução
da faixa de passagem.
80
Cc 0
Cc 0,2 pF
Cc 1,0 pF
–60
104 105 106 107 108 109 1010
0
Cc 0,2 pF
Cc 0
Fase de a
–90
Cc 1,0 pF
–180
104 105 106 107 108 109 1010
Frequência f (Hz)
FIGURA 7.99 Gráficos de módulo e de fase para o AOP da Fig. 7.98 para diferentes valores de Cc.
EXEMPLO 7.39
(a) Usando os dados obtidos anteriormente via simulação do PSpice, estime a capacitância parasita
C6 do nó de saída.
(b) Encontre Cc para m ⫽ 75° usando o fato de que o PSpice fornece, para a resposta não compen-
sada, f⫺105° ⫽ 186 MHz. Quais são os valores da faixa de passagem fb e do produto ganho-faixa de
passagem GBP resultantes? Verifique com o PSpice e comente.
Solução
(a) Para Cc ⫽ 0, usamos a Equação (7.119) para impor
Isso fornece C6 ⫽ 58,6 fF.

(b) Adaptando a Equação (7.96) para este caso, escrevemos fb ⫽ f⫺105°兾a0 ⫽ 186 ⫻ 106兾2679 ⬵
69,4 kHz. Usando novamente a Equação (7.119),
que fornece Cc ⫽ 300 fF e GBP ⫽ 186 MHz. Simulando novamente o circuito no PSpice com
Cc ⫽ 0,3 pF, obtemos fb ⫽ 69,3 kHz, GBP ⫽ fx ⫽ 173 MHz, x ⫽ ⫺108° e m ⫽ 72°, em boa
concordância com os valores calculados.
䊉
Comparação entre os AOPs de dois estágios e “cascode” dobrado

As duas topologias apresentam semelhanças bem como diferenças:
• Ambas as topologias apresentam uma frequência de pólo dominante do tipo
em que R é uma resistência apropriada e M é um grande multiplicador que ajuda a estabilizar

uma frequência fb adequadamente baixa com uma capacitância de compensação Cc que pode ser
facilmente fabricada no chip. Na topologia de dois estágios é a capacitância Cc que é multiplica-
da por M pelo efeito Miller, enquanto que na topologia “cascode” é a resistência R que é multi-
plicada por M devido ao cascateamento.
• O aumento de Cc na topologia de dois estágios tem um efeito de desestabilização, porque esse
aumento diminui a frequência do zero no semi-plano direito piorando, assim, a margem de fase.
• O aumento de Cc na topologia “cascode” tem um efeito de estabilização, porque tal aumento
diminui o primeiro pólo deslocando, assim, a margem de fase para um valor mais próximo de
90°. Isso faz com que os AOPs “cascode” sejam particularmente adequados para alimentação de
cargas capacitivas arbitrárias, como em filtros a capacitores chaveados.
7.10 RUÍDO
Qualquer perturbação que possa corromper um sinal de interesse é geralmente referenciada como
ruído. Um exemplo familiar é o ruído (“hum”) em um sistema de áudio mal projetado. Esse ruído é
injetado no circuito externamente (nesse caso, a partir da concessionária de energia elétrica). Outro
exemplo é o chiado (“hiss”) produzido por um amplificador de áudio de baixa qualidade e mais bem
evidenciado quando aumentamos o volume até o máximo sem nenhuma entrada de áudio. Esse é um
exemplo de ruído intrínseco, assim chamado porque ele é gerado internamente pelos componentes (re-
sistores, diodos e transistores) que constituem o circuito (por outro lado, o ruído injetado externamente
é chamado de ruído extrínseco). Embora possamos eliminar o ruído extrínseco via projeto, disposição
geométrica e blindagem adequados, o ruído intrínseco está sempre presente em um circuito. Ele pode
ser reduzido via componentes apropriados e seleção de topologia do circuito e filtragem, mas nunca
pode ser totalmente eliminado.
O exemplo mais comum de ruído intrínseco é o ruído de resistor, que é o resultado da agitação
térmica dos portadores de carga (elétrons em resistores comuns e materiais tipo n e lacunas em mate-
riais tipo p) e estará presente mesmo se o resistor estiver guardado em uma gaveta. Embora a tensão
através de um resistor desconectado tenha valor médio igual a zero, seu valor instantâneo está constan-
temente flutuando com relação ao zero, conforme ilustrado na Fig. 7.100.
Propriedades básicas de ruídos

Denotando um ruído de tensão como en(t) e um ruído de corrente como in(t), estamos interessados no
valor da raiz do valor médio quadrático (valor eficaz ou rms) desses sinais ao longo de um intervalo de
tempo de t1 até t2, denotados como En e In e definidos conforme a seguir
(7.122)
O significado físico desses valores é explicado conforme a seguir. Se aplicarmos a tensão en(t) entre os
terminais do resistor R ou a corrente in(t) através do resistor R, a potência dissipada por R é En2兾R ou
RIn2. Alternativamente, dizemos que En2 e In2 representam a potência dissipada por en(t) e in(t) em uma
resistência de 1 ⍀. Embora os sinais en(t) e in(t) não possam ser integrados analiticamente porque são
variáveis aleatórias, En e In são facilmente medidos utilizando um multímetro true rms.
No decorrer de nossa análise de ruídos, frequentemente vamos lidar com ruídos de tensão em
série ou ruídos de corrente em paralelo, de modo que estamos interessados no valor rms do ruído com-
binado. Para o caso de um par de ruídos de tensão en1(t) e en2(t) em série, o valor rms global é
sendo que expandimos o termo quadrático e, em seguida, usamos a Equação (7.122) duas vezes. Na
maioria dos casos de interesse, en1(t) e en2(t) são sinais não correlacionados, de modo que o valor
médio do produto deles é zero, fornecendo En2 ⫽ En12 ⫹ En22. Podemos imediatamente generalizar esse
resultado para o caso de N ruídos de tensão não correlacionados em série ou N ruídos de corrente não
correlacionados em paralelo, estabelecendo que o valor rms da combinação é
(7.123)
Amplitude
Tempo
FIGURA 7.100 Visualização com osciloscópio de ruído de resistor (apropriadamente amplificado).

Espectro do ruído
O significado físico do valor rms de ruído é similar ao valor rms de um sinal ca, exceto que a potência
de um sinal senoidal está concentrada em apenas uma frequência, enquanto que a potência do ruído
está espalhada por todo um espectro de frequências. A distribuição de frequência da potência do ruído
é especificada via as densidades de potência de ruído en2( f ) e in2( f ), cada qual representando a potência
de ruído média ao longo de uma largura de banda de 1 Hz como uma função da frequência f. Usamos
as densidades de potência para calcular analiticamente os valores rms ao longo de um intervalo de
frequências arbitrário fL a fH como
(7.124)
Como En está em V e f em Hz, segue que en2( f ) está em V2/Hz; de modo similar, in2( f ) está em A2/Hz.
Como um exemplo, as densidades de potência de ruído de circuito integrado (IC) tomam as
seguintes formas analíticas
(7.125)
de modo que, substituindo na Equação (7.124) e integrando, obtemos
(7.126)
As folhas de dados geralmente mostram as raízes quadradas das densidades de potência de

ruído, ou en(f) e in(f). Esses parâmetros, inadequadamente chamados de ruído de tensão e ruído de
corrente de forma abreviada (observe que as unidades desses parâmetros são e e não
nV e pA), estão traçados na Fig. 7.101. Sejam as seguintes observações:
• Para f Ⰷ fce, temos en → enw, e para f Ⰷ fci, temos in → inw, indicando assíntotas de alta frequência
que são constantes com a frequência. Esse tipo de ruído é chamado de ruído branco por analogia
a luz branca, que contém todos os componentes de frequência e enw e inw são apropriadamente
chamados de pisos ou limites inferiores de ruído branco.
• Para f Ⰶ fce, temos, pela Equação (7.125), en2( f ) ⬀ 1兾f, e para f Ⰶ fci, temos in2( f ) ⬀ 1兾f, indicando
assíntotas de baixa frequência com inclinações de ⫺1 década/década. (Por outro lado, os gráficos
das raízes quadradas da Fig. 7.101 apresentam inclinações de ⫺0,5 década/década). Um ruído
com uma densidade de potência inversamente proporcional à frequência f é apropriadamente
chamado de ruído 1/f.
en( f ) (dec) in( f ) (dec)

Ruído de corrente
Ruído de tensão
0,5 dec/dec
(pA兾 Hz)
(nV兾 Hz)
0,5 dec/dec
enw
inw
f (dec) f (dec)
fce fci
Frequência (Hz) Frequência (Hz)
(a) (b)
FIGURA 7.101 Densidades espectrais típicas de ruído de circuitos integrados: (a) ruído de tensão e (b) ruído
de corrente.
• As frequências fce e fci, que representam as fronteiras entre o ruído 1/f e o ruído branco, são cha-
madas de frequências de canto por analogia com filtros. Como um exemplo prático, as folhas de
dados do popular AOP 741 fornecem
(7.127)
EXEMPLO 7.40
(a) Encontre En para o AOP 741 ao longo da faixa de áudio (20 Hz a 20 kHz).
(b) Repita, porém para a faixa de banda larga de 0,1 Hz a 1 MHz. Compare com o item (a) e comente.
Solução
(a) Usando a Equação (7.126),
(b) De modo similar,
O aumento da largura de banda aumenta tanto a contribuição do ruído 1/f quanto do ruído branco.
No entanto, devido a sua dependência logarítmica, a contribuição do ruído 1/f aumenta visivel-
mente menos do que a contribuição do ruído branco, que aumenta com a raiz quadrada da largura
de banda.
䊉
É evidente que quanto menor for o piso de ruído, menor será a contribuição do ruído branco e
quanto menor for a frequência de canto, menor será a contribuição do ruído 1/f. O desempenho de um
circuito frente a ruídos depende fortemente dos limites de frequência fL e fH. Especificamente, a contri-
buição do ruído 1/f é afetada pela razão fH/fL e a contribuição do ruído branco é afetada pela diferença
fH ⫺ fL. Em geral, a frequência fL é tomada como o recíproco do intervalo de tempo durante o qual o ru-
ído é observado ou medido (por exemplo, para um tempo de observação de 10 s, temos fL ⫽ 1/10 ⫽ 0,1
Hz). Em breve, vamos discutir como as características de frequência do circuito estabelecem o valor de
fH. Para evitar ruídos desnecessários, o usuário pode deliberadamente aplicar técnicas de filtragem para
reduzir o valor de fH para o mínimo exigido pela aplicação em questão (por exemplo, um amplificador
de áudio com limitação de banda para 20 kHz vai eliminar qualquer ruído acima dessa frequência).
Tipos de ruído
Os ruídos decorrem de uma série de diferentes mecanismos físicos. A seguir, apresentamos os tipos de
ruídos mais comumente encontrados em dispositivos eletrônicos.
• Ruído térmico. Como mencionado, essa forma de ruído decorre da agitação térmica dos por-
tadores de carga em condutores. Ele é branco e sua densidade de potência é proporcional à tem-
peratura absoluta T. Também chamado de ruído de Johnson, em referência à John B. Johnson
quem primeiro o investigou em 1928, ele está presente em todos os resistores, sejam resistores
intencionais ou resistores parasitas como a resistência de corpo de uma junção pn, a resistência
da região de base de um TBJ ou a resistência de canal de um FET. Modelamos um resistor real
com uma resistência sem ruído R em série com uma fonte de tensão de ruído enr, como ilustrado
na Fig. 7.102a. Ou, podemos efetuar uma transformação de fonte e usar uma resistência sem
enr
R inr
R
(a) (b)
FIGURA 7.102 Modelos de resistor com ruído, consistindo em uma resistência sem ruído R e (a) uma fonte
de tensão de ruído enr em série ou (b) uma fonte de corrente de ruído inr em paralelo.
ruído R em paralelo com uma fonte de corrente de ruído inr ⫽ enr /R, conforme a Fig. 7.102b. As
densidades de potência são dadas por
e2nr ⫽ 4kTR (7.128)
em que k ⫽ 1,38 ⫻ 10⫺23 J/K é a constante de Boltzmann. Por exemplo, na temperatura am-
biente, um resistor de 1 k⍀ tem e inr ⫽ 4 ⫻
10⫺9兾103 ⫽ 4 pA兾 A tensão rms ao longo de uma largura de banda de 1 MHz é En ⫽ 4 ⫻
10⫺9 ⫻ ⫽ 4 V rms.
• Ruído shot. À medida que os portadores de carga fluem através de um barreira de potencial,
como aquela de uma junção pn, eles produzem uma corrente i(t) que está constantemente flutu-
ando em torno de seu valor médio I, devido à natureza discreta da carga. A densidade de potência
dessas flutuações é proporcional a I de acordo com
in2 ⫽ 2qI (7.129)
em que q ⫽ 1,602 ⫻ 10⫺19 C é a carga do elétron.

• Ruído flicker. Também conhecido como ruído de contato, essa forma de ruído tem várias ori-
gens dependendo do tipo de dispositivo. Em transistores, ele é geralmente devido a armadilhas
(“traps”) que capturam e liberam portadores de carga aleatoriamente à medida que eles fluem
para produzir corrente. As flutuações resultantes apresentam uma densidade de potência do tipo
(7.130)
em que K é uma constante do dispositivo chamada de coeficiente flicker, I é a corrente média e a

e b são constante adicionais do dispositivo com 0,5 ⬍ a ⬍ 2 e b ⬵ 1. Como sua densidade de po-
tência é (aproximadamente) inversamente proporcional à frequência f, o ruído flicker é também
chamado de ruído 1/f. Outro nome é ruído rosa, por analogia com a luz rosa, cuja potência é mais
densa em baixas frequências.
• Outras formas de ruído. Outra forma de ruído em baixa frequência é o ruído de explosão
(“burst”), assim chamado devido a sua aparência quando visualizado no osciloscópio. Também
chamado de ruído pipoca (“popcorn”) devido ao som que produz quando reproduzido por meio de
um alto-faltante, ele se manifesta na presença de contaminantes de íons metálicos pesados, como
em dopagem de ouro (vamos ignorar essa forma de ruído aqui). Outra forma de ruído é o ruído de
ruptura, assim chamado porque ele é produzido por junções pn quando operadas em ruptura.
Modelos de ruído de dispositivos semicondutores

Queremos agora desenvolver modelos de ruído para dispositivos semicondutores usando dispositivos
sem ruídos, mas equipados com fontes de ruídos externas apropriadas, de maneira similar ao que já
vimos para o resistor.
• Modelo de ruído do diodo. Para ter em conta seus ruídos shot e flicker, modelamos um diodo
real com uma junção pn sem ruído, mas tendo em paralelo uma fonte de corrente de ruído ind,
como apresentado na Tabela 7.3. Também temos uma fonte de tensão de ruído enr em série mo-
delando o ruído térmico da resistência de corpo rS do diodo (veja o Capítulo 1). As densidades de
potência dessas fontes são, respectivamente,
(7.131a)
e2nr ⫽ 4kTrS (7.131b)
• Modelo de ruído do TBJ. Um TBJ polarizado diretamente com corrente de base IB e corrente de
coletor IC apresenta densidades de potência de ruído shot de 2qIB na base e 2qIC no coletor. Divi-
dindo a densidade 2qIC por gm2, gm ⫽ IC /VT ⫽ qIC /kT, a reflete para a base onde ela é adicionada
à densidade 4kTrb, associada ao ruído térmico devido à resistência de corpo da base rb (veja o
Capítulo 2). O resultado é a densidade de potência de base global
(7.132a)
TABELA 7.3 Modelos de ruído e densidades de potência de ruído para dispositivos semicondutores
(os dispositivos nos modelos são assumidos sem ruído e o ruído é levado em
consideração via fontes de ruído apropriadas, como mostrado)
enr
D ind
enb
inb
ind
eng
De modo similar, dividindo a densidade 2qIC por |0(jf)|2 a reflete para a base, onde ela é adi-
cionada às densidades relativas ao ruído shot da base e ao ruído flicker da base, para fornecer a
densidade de potência de base global
(7.132b)
em que K e a são parâmetros relacionados ao processo. O modelo de ruído de TBJ e as densi-

dades de potência associadas estão resumidos na Tabela 7.3. Pela Equação (7.132a), um TBJ
produz a mesma quantidade de ruído de tensão que uma resistência Req ⫽ rb ⫹ 1兾(2gm). Por
exemplo, um TBJ com rb ⫽ 250 ⍀ operando em IC ⫽ 0,1 mA tem Req ⫽ 250 ⫹ (26兾0,1)兾2 ⫽
380 ⍀, fornecendo
• Modelos de ruído de MOSFETs. As características de ruído de um MOSFET saturado são do-
minadas por dois tipos de ruído: (a) ruído flicker devido às ligações oscilantes no canal próximo
da interface com o óxido, que funcionam como armadilhas (“traps”), capturando e liberando
aleatoriamente portadores de carga à medida que eles fluem da fonte para o dreno; (b) ruído
térmico devido à resistência do canal. A densidade de potência de ruído da corrente de dreno é
dada por
(7.133a)
em que Kd e a são parâmetros apropriados. Alternativamente, refletimos o ruído de dreno para a

porta como e2ng ⫽ i2nd 兾g2m. O resultado é expresso na seguinte forma esclarecedora
(7.133b)
em que K é uma constante relacionada ao processo da ordem de 10⫺24 V2F. Os dois modelos
de ruído de MOSFETs e correspondentes densidades de potência estão apresentados na Tabela
7.3. O ruído flicker é inversamente proporcional à área W ⫻ L, de modo que o projetista de CIs
tem a opção de especificar MOSFETs de grande área para manter o ruído flicker abaixo de um
nível especificado. Também, K tende a ser menor em MOSFETs canal p do que em MOSFETs
canal n, uma vez que lacunas são menos propensas a ficarem presas (em armadilhas) do que
elétrons. Pela Equação (7.133), um MOSFET produz a mesma quantidade de ruído de tensão
que uma resistência Req ⫽ 2兾(3gm). Por exemplo, um FET com gm ⫽ 1 mA/V tem Req ⫽ 667 ⍀,
fornecendo
Dinâmica do ruído
Um circuito integrado, como um amplificador, consiste em uma variedade de dispositivos, tanto passi-
vos quanto ativos, cada um contribuindo para o ruído de saída, de modo que encontrar as contribuições
individuais pode ser uma tarefa árdua. Felizmente, as características de ruído de todo o circuito podem
ser modeladas com apenas um par de fontes de ruído de entrada, como ilustrado na Fig. 7.103a. A
fonte en modela o ruído de entrada de curto-circuito, porque curto-circuitar a porta de entrada força a
corrente in fluir através de en, de modo que in não tem efeito sobre o ruído de saída que é, portanto, ex-
clusivamente devido a en. Por outro lado, a fonte in modela o ruído de saída de circuito aberto, porque
deixar a porta de entrada em circuito aberto elimina o efeito de en e o ruído é agora devido exclusiva-
mente a in fluindo através da impedância de entrada do circuito.
Quando incorporamos um amplificador em um circuito, estamos interessados em seu ruído de
saída rms total Eno para o caso de uma saída do tipo tesão ou em Ino para uma saída do tipo corrente
(por total queremos dizer ao longo do intervalo de frequências fL ⬍ f ⬍ ⬁). Para esse fim, primeiro
en

Amplificador
Entrada in Saída eni ( f ) An( jf ) eno( f )
sem ruído

(a) (b)
FIGURA 7.103 (a) Modelo de ruído de um amplificador. (b) Circuito para o cálculo da tensão de ruído de
saída eno de um amplificador de tensão com ruído de tensão de entrada total eni e um ganho de ruído An.
combinamos os efeitos de en e in em uma única fonte de entrada equivalente eni( f ) para uma entrada
do tipo tensão ou ini( f ) para uma entrada do tipo corrente. Em seguida, multiplicamos essa fonte de
entrada pelo ganho de ruído do circuito para obter o ruído de saída. Por exemplo, no caso do amplifi-
cador do tipo tensão exemplificado na Fig. 7.103b, escrevemos eno( f ) ⫽ 兩An( jf )兩eni( f ), em que An( jf )
é o ganho do ruído em V/V. Finalmente, adaptamos a Equação (7.124) para encontrar o ruído de saída
rms total acima de alguma frequência especificada fL como
(7.134)
A maioria dos ganhos de ruído de interesse são dominados por um único pólo, ou
(7.135)
em que An0 é o ganho cc e fB é a frequência de ⫺3 dB. Estamos interessados em dois casos especiais: o
caso de ruído branco de entrada e o caso de ruído 1/f de entrada.
• Largura de banda equivalente do ruído branco (NEB). Assumindo eni( f ) ⫽ eniw, combinamos
as Equações (7.134) e (7.135) e obtemos (veja o Problema 7.74)
em que
(7.136)
é a largura de banda equivalente do ruído branco. Situações de interesse prático são tais que
fL Ⰶ fB, indicando que podemos aproximar tan⫺1(fL 兾fB) ⬵ fL兾fB na Equação (7.136). Consequen-
temente,
NEB ⬵ 1,57fB ⫺ fL (7.137)
Observamos que se |An( jf )| caísse abruptamente (do tipo “brick-wall”) em fB, então fH coincidiria
com a própria frequência fB. No entanto, devido ao decrescimento gradual com a frequência (1º
ordem), o ruído acima de fB fornece uma contribuição adicional de 57%.
• Equivalente “brick-wall” para o ruído flicker. Assumindo e2ni( f ) ⫽ KI兾f, combinamos nova-
mente as Equações (7.134) e (7.135) e obtemos (veja o Problema 7.74)
em que
(7.138)
Em outras palavras, passar um ruído flicker acima de fL através de um filtro passa-baixa de 1ª

ordem com frequência de ⫺3 dB igual a fB é equivalente a passar o ruído através de um filtro
“brick-wall” com uma frequência de corte fH como dada pela equação anterior. Situações de inte-
resse prático são tais que fL Ⰶ fB, de modo que aproximamos a expressão anterior como
fH ⬵ fB (7.139)
EXEMPLO 7.41
(a) Uma junção pn com rS ⬵ 0, K ⫽ 5 ⫻ 10⫺17 A e a ⫽ 1 é polarizada diretamente em ID ⫽ 100 A
por meio de uma fonte de corrente sem ruído. Encontre a tensão de ruído rms En através de seus
terminais de 0,1 Hz a 1 MHz.
(b) Encontre a capacitância C que, quando colocada através de seus terminais, vai limitar En a
1,0 V rms.
Solução
(a) Pela Equação (7.131a), temos
O ruído de tensão através da junção é end ⫽ rdind, em que rd ⫽ 26/0,1 ⫽ 260 ⍀, então
Usando a Equação (7.126) obtemos
indicando que o ruído flicker é desprezível nesse caso.

(b) Colocar um capacitor C em paralelo com a junção estabiliza uma frequência de pólo em fB ⫽
1兾(2rdC). Como o ruído flicker é desprezível, impomos
para obter fB ⫽ 294 kHz. Finalmente, C ⫽ 1兾(2rd fB) ⫽ 1兾(2 ⫻ 260 ⫻ 294 ⫻ 103) ⬵ 2,1 nF.
䊉
Um exemplo de circuito de AOP

O circuito de AOP da Fig. 7.104a é uma referência clássica para cálculos de ruído. Nenhum sinal de
entrada é mostrado, de modo que o que emerge da saída é apenas ruído. (O circuito é bastante geral
sendo que, dependendo de onde se aplica a entrada ou entradas, ele pode ser um amplificador inversor,
um amplificador não inversor, um amplificador somador ou de diferença, um buffer, um conversor IV
e assim por diante). Queremos encontrar o ruído de saída total Eno assumindo um amplificador opera-
cional com um produto GBP constante de ft e as densidades espectrais da Equação (7.126). Para esse
fim, redesenhamos o circuito como na Fig. 7.104b, mostrando todas as fontes de ruído explicitamente.
Como o AOP é um dispositivo de entrada diferencial, ambas as correntes de ruído inn e inp devem ser
i1 i2
R1 R2
R1 R2
inn
R1 R2
– –
en Eno Eno

–
Eno e3 inp eni

R3 R3 R3
(a) (b) (c)
FIGURA 7.104 (a) Circuito de AOP do tipo resistivo generalizado. (b) Circuito redesenhado com todas as fontes
de ruído explicitamente mostradas. (c) Modelo de ruído depois de todas as fontes terem sido combinadas em
uma única fonte de tensão de ruído en.
mostradas (no entanto, as fontes de tensão de ruído individuais são concentradas em uma única fonte
en em série com apenas uma das entradas). Adicionalmente, devemos mostrar o ruído de cada resistor
(usamos o modelo série ou paralelo, dependendo de qual deles torna os cálculos mais fáceis). Em se-
guida, combinamos os efeitos de todas as fontes em uma única fonte de entrada eni como mostrado na
Fig. 7.104c. Finalmente, aplicamos a Equação (7.134) para encontrar Eno.
O fator de realimentação é ⫽ R1 兾(R1 ⫹ R2), então An0 ⫽ 1兾 e fB ⫽ ft, ou
(7.140)
Para encontrar as contribuições para eni por e3, en e inp, observamos que R3 e inp produzem o ruído de
tensão R3inp, de modo que suas densidades de potência combinam como
em que a Equação (7.128) foi utilizada. Para encontrar as contribuições para eni por i1, i2 e inn, defina
e3, en e inp iguais a zero. Isso força o nó inversor para o terra virtual, fazendo i1, i2 e inn fluir através de
R2 e, assim, produzir a densidade de potência R22 (i12 ⫹ i22 ⫹ i 2nn) na saída. Para encontrar a contribuição
para eni, devemos refletir a densidade de potência de saída para a entrada não inversora, dividindo a
densidade por A2n0. Assim, as contribuições por i1, i2 e inm são
em que a Equação (7.128) foi utilizada novamente. Combinando todas as contribuições temos a densi-
dade de potência de entrada total
(7.141)
Finalmente, substituímos na Equação (7.134) e escrevemos
(7.142)
em que Er, En, Enp e Enn representam, respectivamente, as contribuições de ruído pelas resistências, por
en, por inp e por inn. Aplicar a Equação (7.126) com NEBbranco ⫽ 1,57fB e NEBflicker ⬵ fB e ignorar fL em
comparação com 1,57fB, fornece
(7.143a)
(7.143b)
(7.143c)
(7.143d)
As deduções anteriores para amplificadores do tipo tensão são facilmente generalizadas para am-
plificadores de outros tipo, como amplificadores de corrente, de transresistência e de transcondutância
(veja os problemas no fim do capítulo).
EXEMPLO 7.42
(a) Se o circuito da Fig. 7.104 usa um AOP 741 com R1 ⫽ 20 k⍀, R2 ⫽ 180 k⍀ e R3 ⫽ 18 k⍀, encon-
tre o valor rms do ruído de saída acima de 0,1 Hz. Compare os diferentes componentes de ruído
e comente.
(b) O que acontece se todas as resistências são simultaneamente reduzidas para um décimo de seus
valores originais? Como você dimensionaria as resistências para minimizar o ruído de saída?
Qual seria o mínimo?
Solução
(a) Temos An0 ⫽ 1 ⫹ 180兾20 ⫽ 10 V/V e fB ⫽ 106兾10 ⫽ 105 Hz. Usando a Equação (7.143) com os
dados da Equação (7.127) e, então, substituindo na Equação (7.142), encontramos
É evidente que o ruído de resistor domina nesse circuito, seguido pelo ruído de tensão do AOP,
por sua vez seguido pelo ruído de corrente do AOP.
(b) Reduzir todas as resistências para 1/10 de seus valores originais não altera An0, fB e En, enquanto
reduz tanto Enp quanto Enn para 1/10, ou para 3,87 V rms, que é desprezível em comparação com
En. No entanto, devido à dependência quadrática, o valor de Er é reduzido apenas para ou
para fornecendo Podemos mi-
nimizar o ruído reduzindo todas as resistências adicionalmente, até que a condição Er Ⰶ En seja
atendida, sendo que nesse ponto temos Eno ⬵ En ⬵ 80 V. Obviamente, o preço pago por resis-
tências menores é um aumento na dissipação de potência.
䊉
Amplificadores de alto ganho, como AOPs e comparadores de tensão, utilizam um par diferen-
cial como estágio de entrada. Como o ruído desses amplificadores são diretamente adicionados aos
sinais de entrada úteis, o desempenho do estágio de entrada frente a ruídos é crítico (por outro lado, um
estágio subsequente tende a ser menos crítico, porque seu ruído, refletido para a entrada, é dividido pe-
los ganhos dos estágios precedentes, como discutido na Seção 7.2). É, portanto, apropriado investigar
detalhadamente o desempenho de pares diferenciais frente a ruídos.
Ruído em estágios diferenciais CMOS

Queremos modelar as características de ruído de um estágio diferencial CMOS com uma única fonte
de entrada en como na Fig. 7.105a, tendo em conta as fontes de ruído individuais da Fig. 7.105b. Para
encontrar en, primeiro calculamos o ruído de corrente de curto-circuito ino na saída, então dividimos o
ruído encontrado pela transcondutância do circuito gm para refleti-lo para a entrada e, então, obtemos
en ⫽ ino /gm. Usamos o princípio da superposição para encontrar a contribuição de densidade de potên-
cia de cada FET atuando isoladamente e, depois, somamos todas as contribuições para obter i2no.
Por inspeção, as contribuições para i2no por M1 e M2 são, respectivamente, g2m1e2n1 e g2m1e2n2 (observe
que a inversão de polaridade de uma das entradas não tem nenhuma consequência devido à natureza
aleatória do ruído). Em seguida, encontramos as contribuições de M3 e M4 definindo en1 ⫽ en2 ⫽ en5 ⫽ 0.
Essas condições colocam a porta de M3 em terra ca, de modo que M3 não contribui diretamente para
o ruído. Em vez disso, ele contribui indiretamente via M4, porque en3 aparece em série com en4 e en3
está referenciada ao terra ca. Consequentemente, M4 contribui para i2no com a densidade de potência
Finalmente, observamos que en5 aparece como um sinal de modo comum; então, em um
par diferencial bem projetado, sua contribuição tende a ser desprezível em comparação com as outras,
já que o ganho de modo comum é normalmente muito pequeno. Resumindo, temos
em que os subscritos foram alterados para p e n para identificar os parâmetros de canal p e canal n.
Dividindo i2no por g2mp temos a reflexão para a entrada, fornecendo
VDD
en5
VG5 M5 M5
en1 en2
M1 M2 M1 M2
en ino
en3 en4
M3 M4 M3 M4
VSS
(a) (b)
FIGURA 7.105 (a) Modelo de ruído de um estágio diferencial CMOS ativamente carregado (todos os FETs no
modelo são considerados sem ruído). (b) Circuito de ruído para encontrar as contribuições individuais de
cada FET para o ruído de corrente de saída ino.
Combinando com a Equação (7.133b) obtemos a expressão mais explícita
em que Kp e Kn são os coeficientes de ruído flicker dos FETs tipo p e tipo n. Reagrupando os termos e
usando g2mn 兾g2mp ⫽ (2knIDn)兾(2kpIDp) ⫽ kn 兾kp ⫽ (nWn 兾Ln)兾(pWp兾Lp), colocamos as expressões ante-
riores na seguinte forma esclarecedora
en2 ⫽ en2(térmico) ⫹ en2(flicker) (7.144)

em que o termo
(7.145)
representa o componente térmico de en2 e o termo
(7.146)
representa o componente flicker. Sejam as seguintes observações:

• O termo (16兾3)kT兾gmp na Equação (7.145) representa o ruído térmico do par diferencial atuando
sozinho.
• A presença da carga ativa aumenta esse ruído pela razão gmn/gmp. Por exemplo, se gmn /gmp ⫽ 1, a
presença da carga dobra a densidade de potência do par diferencial.
• Projetando para gmp Ⰷ gmn vai minimizar o efeito da carga, fazendo en2(térmico) se aproximar do ruído
térmico apenas do par diferencial.
• Se desejável, podemos reduzir o ruído do par diferencial projetando-o com um valor de gmp apro-
priadamente elevado.
• O termo 2Kp 兾(Wp LpCox f) na Equação (7.146) representa o ruído flicker do par diferencial sozinho.
• A presença da carga ativa aumenta esse ruído pela razão (KnnLp2)兾(KppLn2). (Curiosamente, esse
aumento depende apenas dos comprimentos de canal, independentemente das larguras de canal).
• Projetar para Kp pLn2 Ⰷ KnnLp2 vai minimizar o efeito da carga, por sua vez, fazendo en2(flicker) se
aproximar do ruído flicker apenas do par diferencial.
• Se desejável, podemos reduzir o ruído do par diferencial projetando-o com uma área WpLp apro-
priadamente grande.
Ruído em pares diferenciais bipolares

Queremos encontrar uma expressão para as fontes modelando as características de ruído do par dife-
rencial bipolar da Fig. 7.106a. Para encontrar o ruído de curto-circuito en, considere o circuito da Fig.
7.106b, cujas entradas foram aterradas para eliminar o efeito das correntes de ruído e deixar ativos
apenas os ruídos de tensão. Assumindo ro Ⰷ RC, o ganho de ruído de tensão é gmRC, de modo que es-
crevemos, por inspeção,
sendo que a fonte en3 foi ignorada devido à alta CMRR desse circuito. Refletir e2no para a entrada
fornece
Substituindo a expressão da Equação (7.132a) para e2n1 obtemos, após um pouco de álgebra,
VCC
RC RC
ir1 RC RC ir2
RC RC
er1 er2
inn eno
Q1 Q2
Q1 Q2 Q1 Q2
en
en1 en2 in1 in2
inp Q3
Q3 VB3 Q3
en3 en3
VEE
(a) (b) (c)
FIGURA 7.106 (a) Modelo de ruído de um par diferencial bipolar com carga resistiva (os transistores e resistores no
modelo foram considerados sem ruído). Circuitos de ruído para encontrar (b) en, (c) inn e inp.
Porém, em um amplificador diferencial bem projetado, temos gmRC Ⰷ 2, de modo que a expressão
anterior se reduz para
(7.147)
É evidente que o ruído da carga resistiva tende a desempenhar um papel insignificante, embora isso
não seja necessariamente verdade no caso de uma carga ativa (veja o Problema 7.85).
Para encontrar as correntes de ruído de circuito aberto inn e inp, considere o circuito da Fig. 7.106c,
cujas entradas foram deixadas flutuando para eliminar o efeito das tensões de ruído e deixar ativos ape-
nas os ruídos de corrente. Encontramos inm refletindo ir1 para base de Q1 e, então, combinando-a com
in1. Como o ganho de ruído de corrente é |0(jf)|, obtemos
Substituindo a expressão da Equação (7.132b) para i 2n1 obtemos
(7.148)
sendo que exploramos o fato de que em um circuito diferencial bem projetado, a condição RCIC Ⰷ 2VT
é válida. É evidente que o ruído de uma carga resistiva desempenha um papel insignificante também no
caso de ruídos de corrente. Por simetria, considerações similares são válidas para inp; então, resumimos
escrevendo
(7.149)
Isso completa nossa análise de ruídos do par bipolar.
Simulação de ruído no Spice

Se utilizado de forma criteriosa, o SPICE é uma poderosa ferramenta para análise de ruídos. Como
exemplo, vamos utilizar o PSpice para verificar os cálculos da junção pn do Exemplo 7.41. O SPICE
calcula o ruído do diodo como
(7.150)
em que KF é o coeficiente de ruído flicker e AF é o expoente. Esses parâmetros devem ser especificados
na declaração .model do dispositivo, como exemplificado para o seguinte modelo simplificado de
diodo Dnoise
.model Dnoise D(Is=2fA n=1 KF=5E-17 AF=1)
Para obter os gráficos de ruído devemos direcionar o SPICE para realizar a análise ca com a análi-
se de ruído habilitada. A análise de ruído requer a especificação dos parâmetros OutputVoltage
e I/VSource . Para o exemplo da Fig. 7.107a, esses parâmetros são, respectivamente, V(vD)
e ID . Depois de executar o PSpice, entramos com o comando V(ONOISE) para exibir end e
SQRT(S(V(ONOISE)*V(ONOISE))) para exibir En.
Os resultados de simulação, mostrados na Fig. 7.107b, confirmam que o valor de En depende for-
temente de nossa escolha de fH. Para fH ⫽ 1 MHz, o PSpice fornece En ⫽ 1,466 V rms, em excelente
concordância com os cálculos manuais. A introdução uma capacitância de 2,1 nF em paralelo com o diodo
filtra os ruídos de alta frequência, fazendo En estabilizar assintoticamente em 1,0 V rms, como desejado.
102
Tensão de ruído (nV冫冪Hz)
10
end
0,1
0,1 1 10 102 103 104 105 106 107
vD 2
Tensão rms ( V)
1
En
ID 0,1 mA D Dnoise C 2,1 nF
0
0,1 1 10 102 103 104 105 106 107
0 Frequência f (Hz)
(a) (b)
FIGURA 7.107 (a) Circuito do PSpice para traçar as características de ruído do diodo do Exemplo 7.41. (b)
Gráficos de frequência da tensão de ruído end (parte superior) e da tensão rms En (parte inferior).
REFERÊNCIAS
1. P. R. Gray, P. J. Hurst, S. H. Lewis, and R. G. Meyer, Analy- 5. R. B. Blackman, “Effect of Feedback on Impedance,” Bell
sis and Design of Analog Integrated Circuits, 5/E, John Wi- Sys. Tech. J., Vol. 23, pp. 269–277, October 1943.
ley and Sons, 2009. 6. R. D. Middlebrook, “Measurement of Loop Gain in Feed-
2. A. S. Sedra and K. C. Smith, Microelectronic Circuits, 6/E, back Systems,” Int. J. Electronics, Vol. 38, no. 4, pp. 485–
Oxford University Press, 2010. 512, 1975.
3. R. C. Jaeger and T. N. Blalock, Microelectronic Circuit De- 7. S. Franco, Design with Operational Amplifi ers and Analog
sign, 2/E, McGraw-Hill, 2004. Integrated Circuits, 4/E, McGraw-Hill, 2014.
4. P. J. Hurst, “A Comparison of Two Approaches to Feedback 8. Y. P. Tsividis and P. R. Gray, “An Integrated NMOS Ope-
Circuit Analysis,” IEEE Trans. on Education, Vol. 35, No. rational Amplifier with Internal Frequency Compensation,”
3, August 1992, pp. 253–261. IEEE J. Solid-State Circuits, Vol. SC-11, pp. 748–753, De-
cember 1976.
9. B. K. Ahuja, “An Improved Frequency Compensation Te- 11. D. Senderowicz, D. A. Hodges and P. R. Gray, “A High-
chnique for CMOS Operational Amplifiers,” IEEE J. Solid- -Performance NMOS Operational Amplifi er,” IEEE J.
-State Circuits, Vol. SC-18, pp. 629–633, December 1983. Solid-State Circuits, Vol. SC-13, pp. 760–768, December
10. D. B. Ribner and M.A. Copeland, “Design Techniques 1978.
for Cascoded CMOS Op Amps with Improved PSRR and 12. H. Camenzind, Designing Analog Chips,
Common-Mode Input Range,” IEEE J. Solid-State Cir- www.designinganalogchips.com, 2005.
cuits, pp. 919–925, December 1984.
PROBLEMAS
7.1 Aspectos básicos de realimentação negativa (c) Deduza uma expressão para b em termos de 1/A e 1/a
e, então, encontre a posição do cursor que vai resultar
7.1 (a) Se é encontrado que com vi ⫽ 1,0 V o circuito da Fig. em vo/vi ⫽ 10 V/V nos seguintes dois casos: a ⫽ ⬁ e
7.1 fornece vo ⫽ 10,0 V enquanto requer v␧ ⫽ 25 mV, a ⫽ 100 V/V.
quais são os valores de a, b e L?
7.4 (a) Considere que o circuito da Fig. P7.4 tem a ⫽
(b) Se a cai para 50% do valor encontrado no item (a),
150 V/V, R1 ⫽ 10 k⍀, R2 ⫽ 20 k⍀, R3 ⫽ 30 k⍀ e
quais são os novos valores de vo e v␧, se vi ainda é
R4 ⫽ 35 k⍀. Encontre vo e v␧ se vi ⫽ 0,2 V.
1,0 V?
(b) Altere o valor de R4 de modo a fazer o ganho de ma-
(c) Como você ajustaria o valor de b para compensar a
lha fechada real igual em valor a Aideal. Se vi ⫽0,2 V,
queda em a e ainda garantir vo ⫽ 10,0 V com vi ⫽
qual é o novo valor de v␧?
1,0 V? O sinal v␧ iria variar?
(c) Estime vo e v␧, se a cai para 60% de seu valor nominal.
7.2 (a) Suponha que uma certa classe de amplificadores de
erro oferece ganhos de malha aberta que, devido a va-

riações de fabricação e ambientais, bem como enve-
lhecimento, podem cair para até 10% de seus valores v a vo
vi
nominais. Especifique a e b tal que A ⫽ 100,0 V/V
R4
para um ganho de malha aberta nominal a e de tal R2
forma que A caia apenas de 1% quando a cai para
10% de seu valor nominal.
(b) Qual é o valor de A, se a tem duas vezes seu valor R1 R3
nominal? Qual é a variação percentual de A?
7.3 Variando a posição do cursor W do potenciômetro no cir-
cuito da Fig. P7.3 podemos selecionar o valor de b de 0 FIGURA P7.4
(W totalmente para baixo) até 1 (W totalmente para cima).
Por exemplo, com W ajustado em 1/4 do caminho para 7.5 (a) Um engenheiro deve projetar um amplificador com
cima de modo que a porção da resistência do potenciô- um ganho de 103 V/V e uma incerteza de ⫾0,25%, ou
metro abaixo de W é Rabaixo ⫽ 2,5 k⍀ e aquela acima é A ⫽ 103 V/V ⫾0,25%, usando estágios amplificadores
Racima ⫽ 7,5 k⍀, obtemos b ⫽ 2,5兾(2,5 ⫹ 7,5) ⫽ 0,25. com a ⫽ 104 V/V ⫾ 25% cada. Verifique que com um
(a) Considere vi ⫽ 1,0 V. Se é encontrado que vo ⫽ 1,0 V único estágio não é possível fazer isso. Então, conside-
com W totalmente para baixo, qual é o valor de vo re o cascateamento de dois ou mais estágios idênticos,
com W totalmente para cima? E com W na metade? cada utilizando realimentação local para dessensibili-
(b) Se a entrada vi é mantida constante e é encontrado zar seu próprio ganho e, assim, fornecer A ⫽ A1 ⫻ A2
que o circuito fornece vo ⫽ ⫺6 V com W totalmente ⫻ · · · . Qual é o número mínimo de estágios necessá-
para cima e vo ⫽ ⫺11 V com W na metade, encontre rios e qual é a tolerância líquida do ganho global?
a e v i. (b) Repita, porém para a especificação mais rigorosa
A ⫽ 103 V/V ⫾0,1%.

a vo 7.2 Efeitos da realimentação em distorção, ruído e
vi
faixa de passagem
W
10 k 7.6 (a) Dado que o AOP da Fig. P7.6a tem a CTT de malha
aberta da Fig. P7.6b, esboce vI(t), vO(t) e vE(t), se R1 ⫽
R2 ⫽ 10 k⍀ e vI(t) é uma onda triangular de 500 Hz
com valores de pico de ⫾2 V.
Sugestão: após ter esboçado vO(t), use a CTT para
FIGURA P7.3 construir o gráfico de vE(t) ponto a ponto.
(b) Repita se os valores de pico de vI são dobrados para fonte de alimentação mal projetada. Em vez de trocar para
⫾4 V. uma fonte mais limpa, porém mais cara, o engenheiro de-
(c) Repita se os valores de pico são dobrados novamente cide reduzir o ruído de saída explorando as propriedades
para ⫾8 V. da realimentação negativa.
Sugestão: ao tentar forçar vO(t) acima de ⫹10 V ou (a) Usando um AOP apropriado, projete um circuito
abaixo de ⫺10 V teremos a saturação do amplificador de realimentação que aceita um entrada vI e forne-
em ⫹10 V e em ⫺10 V, resultando em uma forma de ce vO(t) ⫽ 1,0vI(t) ⫹ (50 V)cos(2120t) e mostre
onda de saída grampeada. seu circuito. Qual é o ganho a necessário do AOP em
120 Hz? Qual é o GBP necessário?
(b) Repita, porém para vO(t) ⫽ 10vI(t) ⫹ (50 V) ⫻
cos(2120t).
vE vO
vI 7.9 Um engenheiro está tentando projetar um amplificador de

áudio de 60 dB (isto é, um amplificador com A0 ⫽ 1000
R2
V/V e fB ⱖ 20 kHz) usando um AOP com ft ⫽ 1 MHz. Per-
cebendo que apenas um amplificador não será suficiente,
R1
já que ele forneceria fB ⫽ ft 兾A0 ⫽ 106兾103 ⫽ 1 kHz Ⰶ 20
kHz, o engenheiro tenta cascatear dois estágios com ga-
nhos individuais menores A10 e A20, porém com faixas de
(a)
passagem individuais mais largas fB1 e fB2.
(a) Se o engenheiro decide impor
12 quais são as faixas de passagem fB1 e fB2?
(b) Qual é a frequência de ⫺3 dB global da combinação
8
em cascata dos dois estágios?
Sugestão: por definição, f⫺3dB é tal que
Saída vo (V)
4
em que A( jf ) ⫽ A1( jf ) ⫻ A2( jf ).
0
(c) E se o engenheiro cascateou dois estágios de ganhos
4 distintos, porém tal que A01 ⫻ A02 ⫽ 1000 V/V, por
exemplo, A10 ⫽ 20 V/V e A20 ⫽ 50 V/V? A frequên-
8
cia de ⫺3 dB global atenderia as especificações?
12 Explique!
16 12 8 4 0 4 8 12 16
Entrada vE (mV) 7.10 A faixa de passagem de malha fechada do CFA da Equa-
ção (7.27) foi deduzida sob a consideração de um buffer
(b)
de tensão de entrada ideal através das entradas. No entan-
FIGURA P7.6 to, um buffer real vai apresentar uma pequena resistência
de saída Rn, como mostrado na Fig. P7.10.
7.7 (a) Suponha que um novo buffer de tensão tenha sido in- (a) Usando os resultados do Problema 5.38, mostre que
ventado, que apresenta Ri ⬵ ⬁ e Ro ⬵ 0 e que aceita a Equação (7.27) ainda permanece válida, desde que
uma tensão de entrada vI para fornecer a tensão de saída façamos R2 → R2 ⫹ Rn(1 ⫹ R2 兾R1).
(b) Qual é a faixa de passagem de malha fechada real do
circuito do Exemplo 7.7?
(c) Como você reduziria R2 para manter a mesma faixa
Esboce vI(t) e vO(t), se vI(t) é uma fonte de tensão pro- de passagem (60 MHz) e R1 para manter o mesmo
duzindo uma onda triangular com valores de pico de ganho (10 V/V)?
⫾10 V.
(b) Para eliminar os efeitos da não linearidade decorren-
tes do termo cúbico, vamos interpor um AOP entre a Vp

fonte vI e esse buffer, de maneira similar à Fig. 7.9.
Assumindo que o AOP tem a ⫽ ⬁, esboce vI(t) e Vi
1
+
vO(t), assim como a saída do AOP vOA(t). zI Vo
(c) Encontre o ganho a suficiente para manter o erro da Rn In n
Vn
saída abaixo de 1 mV quando vI(t) atinge o valor de

pico. Então, esboce vE(t). R2
7.8 Suponha que um certo amplificador de potência de áudio
fornece
R1
vO ⫽ 0,9vI ⫹ (250 mV)cos(2120t)
em que o segundo termo do lado direito representa um FIGURA P7.10
ruído de 120 Hz que o amplificador capta de sua própria
7.3 Topologias de realimentação e resistências de Sugestão: considere primeiro o caso em que D1 e D2

entrada e saída de malha fechada estão ambos desligados, depois o caso em que D1 está
ligado e, finalmente, o caso em que D2 está ligado.
7.11 (a) Dado que com vi ⫽ 10,0 mV a configuração série-
(b) Como as formas de onda de iO(t) e vOA(t) são afetadas
-paralelo da Fig. 7.12a produz vf ⫽ 9,5 mV e vo ⫽
se o AOP não é mais ideal, mas tem av ⫽ 103 V/V?
5,0 V, encontre os valores (e as unidades) de a, b, L e
Como é a forma de onda de vE(t)?
A (use dois métodos para calcular A).
(b) Se o ganho a cai para 50% do seu valor encontrado
no item anterior, como vf e vo são afetados? Verifica-
iO
ção cruzada!
vE av
(c) Repita o item (a), porém para a configuração série-
vI vOA
-série da Fig. 7.17a, assumindo a mesma situação no
lado de soma ou comparação, porém io ⫽ 5,0 mA no
lado de amostragem. D1 R1 D2
(d) Se a dobra, como vf e io são afetados? Verificação
cruzada!
7.12 (a) Dado que com ii ⫽ 10,0 A a configuração para-
lelo-série da Fig. 7.14a produz if ⫽ 9,5 A e io ⫽
R2
5,0 mA, encontre os valores (e as unidades) de a, b, L
e A (use dois métodos para calcular A).
(b) Se o ganho a dobra, como if e io são afetados? Verifi-
FIGURA P7.14
cação cruzada!
(c) Repita o item (a), porém para a configuração para-
lelo-paralelo da Fig. 7.16a, assumindo a mesma si- 7.15 O circuito da Fig. P7.15 é chamado de espelho de corrente,
tuação no lado de soma ou comparação, porém vo ⫽ porque com R1 ⫽ R2 ele fornece, no limite av → ⬁, iO ⫽ iI.
5,0 V no lado de amostragem. (a) Usando a LKT, LKC e a relação do AOP vOA ⫽ avvE,
(d) Suponha que, devido a uma não linearidade do am- mostre que o circuito fornece iO ⫽ AiI ⫺ vO/Ro, em
plificador interno, o ganho real é 1,5a para ii ⬎ 0 e que A e Ro são funções apropriadas de av, R1 e R2.
0,75a para ii ⬍ 0, em que a é o ganho nominal encon- Evidentemente, A é o ganho de malha fechada e Ro
trado anteriormente. Se ii é uma onda senoidal com é a resistência de saída do circuito como vista pela
valores de pico de ⫾10,0 A, quais são os valores de carga.
pico de if e vo? (b) Calcule A e Ro, se R1 ⫽ 2R2 ⫽ 20 k⍀ e av ⫽ ⬁. Repi-
7.13 Suponha que o AOP utilizado no circuito paralelo-parale- ta, porém para av ⫽ 103 V/V e comente.
lo da Fig. P7.13 tem a CTT de malha aberta da Fig. P7.6b.
Esboce iI(t), vO(t) e vN(t) se R ⫽ 10 k⍀ e iI(t) é uma onda vOA
triangular com valores de pico de ⫾0,8 mA.
Sugestão: primeiro, esboce iI(t) e vO(t), tendo em mente
que o circuito mostrado tem L ⫽ av. Em seguida, use a R1 av R2
CTT para construir o gráfico de vN(t) ponto a ponto.

vN R
iI vO LD iO

iI –
av vO
FIGURA P7.15
FIGURA P7.13
7.4 Configurações práticas e o efeito de carga
7.16 Assumindo que o AOP no circuito de realimentação
7.14 O AOP no circuito série-série da Fig. P7.14 alimenta uma da Fig. P7.4 tem os parâmetros de malha aberta ri ⫽
carga não linear que foi modelada com dois diodos e um 100 k⍀, ro ⫽ 100 ⍀ e av ⫽ 104 V/V, use o procedimento
resistor R1. Faça R1 ⫽ 1 k⍀ e VD1(on) ⫽ VD2(on) ⫽ 0,75 V. série-paralelo para estimar Ri, Ro e o ganho sem carga
(a) Assumindo av ⫽ ⬁, esboce vI(t), iO(t) e vOA(t), se Aoc ⫽ vo /vi, dado que R1 ⫽ 10 k⍀, R2 ⫽ R3 ⫽ 30 k⍀ e
R2 ⫽ 2 k⍀ e vI(t) é uma onda triangular com va- R4 ⫽ 120 k⍀.
lores de pico de ⫾3 V. Comente sobre a forma de 7.17 Assumindo que o nó de saída do amplificador de reali-
onda de vOA(t). mentação da Fig. P7.17 está próximo de 0 V cc, estime Ri,
Ro e Aoc ⫽ vo /vi. Assuma VBEn(on) ⫽ VEBp(on) ⫽ 0,7 V, 0n ⫽ (a) Assumindo 01 ⫽ 02 ⫽ 0, ro1 ⫽ ro1 ⫽ ro e r1 ⫽ r2 ⫽
200, 0p ⫽ 100 e VAn ⫽ VAp ⫽ ⬁. ⬁, use o procedimento série-paralelo para estimar Ri
e Ro e verifique que a presença de Q2 aumenta Ri e
diminui Ro por um fator de 0 ⫻ ro 兾(ro ⫹ r).
10 V
(b) Assumindo 0 ⫽ 100 e VA ⫽ 50 V, calcule Ri e Ro, com-
pare com os valores que eles teriam se Q1 estivesse
operando sozinho em 1 mA e comente seus resultados.
3 k
Q3 5V
18 k
Q1 Q2 vo
1 mA
vi
R 2 k Q2
i 10 k Ro
20 k
Q1
vi
Ri vo
10 V
2 mA Ro
FIGURA P7.17
5V
7.18 Assumindo que o nó de saída do amplificador de reali-
mentação da Fig. P7.18 está próximo de 0 V cc, encontre FIGURA P7.19
Ri, Ro e o ganho sem carga Aoc ⫽ vo /vi, se gm1 ⫽ gm2 ⫽
gm5兾2 ⫽ 0,5 mA/V e ro1 ⫽ ro3 ⫽ 4ro5 ⫽ 120 k⍀.
7.20 A Fig. P7.20 mostra o seguidor de fonte, o análogo MOS
do seguidor de emissor da Fig. 7.28a. Usando o procedi-
VDD mento série-paralelo, desenvolva expressões para Ri, Ro e
para o ganho sem carga A e compare-as com resultados já
conhecidos. Então, calcule seus valores se RS ⫽ 20 k⍀,
gm ⫽ 1,25 mA/V, ⫽ 0,1 e ro ⫽ 50 k⍀.
M3 M4
M5
20 k
M1 M2 vo vi vo
Ri
vi 10 k
I5
RS Ro
Ro
ISS
FIGURA P7.20
VSS
7.21 O seguidor de emissor usa realimentação série-paralelo
FIGURA P7.18
local para alcançar um baixo valor de resistência Ro.
Essa resistência pode ainda ser diminuída se aplicarmos
7.19 O seguidor de fonte usa realimentação série-paralelo local realimentação negativa adicional, da forma ilustrada na
para alcançar alta resistência de entrada e baixa resistên- Fig. P7.21. Nesse circuito, apropriadamente chamado de
cia de saída. Essas características podem ser ainda me- super seguidor de fonte, M1 é o seguidor de fonte pro-
lhoradas, se aplicarmos realimentação negativa adicional, priamente dito e M2 fornece realimentação adicional em
da forma ilustrada na Fig. P7.19. Nesse circuito, apro- torno de M1. Usando o procedimento série-paralelo, es-
priadamente chamado de super seguidor de emissor, Q1 time Ro e verifique que a presença de M2 diminui a resis-
é o seguidor de emissor propriamente dito e Q2 fornece tência de saída 1/gm1 aproximadamente pelo fator gm2ro1.
realimentação adicional em torno de Q1. Então, calcule Ro se ambos os FETs tem gm ⫽ 1 mA/V e
ro ⫽ 25 k⍀. Como esse procedimento lida com a contri- VCC

buição de gmb1? Explique!
RC
VDD
Q2
I1 Q1
vo
ii
M1 M2 Ri
Ro
RB
vi
vo IPOL
I2 Ro
FIGURA P7.23
VSS
7.24 Estime Ri, Ro e o ganho sem carga Aoc ⫽ vo/vi para o circui-
FIGURA P7.21 to paralelo-paralelo da Fig. P7.24, se todos os FETs têm
gm ⫽ 1,5 mA/V e ro ⫽ 30 k⍀.
7.22 Assumindo que o AOP no circuito da Fig. P7.22 tem os

parâmetros de malha aberta ri ⫽ 2 M⍀, ro ⫽ 100 ⍀ e
av ⫽ 105 V/V, use o procedimento paralelo-paralelo para 10 k 10 k 10 k
estimar Ri, Ro e o ganho sem carga Aoc ⫽ vo /vi, se R1 ⫽
1 M⍀, R2 ⫽ 2 k⍀ e R3 ⫽ 18 k⍀. vo
M1 M2 M3
Ro
R1 R2
ii
Ri
R3 20 k
ii Ri
–
av vo
FIGURA P7.24
Ro 7.25 O AOP da Fig. P7.25 é projetado para fornecer conversão

VI com iO ⫽ vI /R para vI ⱖ 0. As características de malha
FIGURA P7.22
aberta do AOP são ri ⫽ 100 k⍀, ro ⫽ 30 k⍀ e av ⫽ 104 V/V
e, para compensar o valor relativamente alto de ro, intro-
7.23 As características de malha fechada da configuração de duzimos um buffer com um booster ou intensificador de
polarização com resistor de realimentação da Fig. 7.34a corrente TBJ, como mostrado. Utilizando o procedimento
podem ser melhoradas significativamente se empregar- série-série, estime Ri, Ro e o ganho sem carga Asc ⫽ io /vi, em
mos um buffer na saída do amplificador com um seguidor v1 ⫽ 1 V se R ⫽ 1,0 k⍀ e o TBJ tem 0 ⫽ 200 e VA ⫽ 50 V.
de emissor para reduzir o efeito de carga devido à rede
de realimentação. Na Fig. P7.23, Q1 é o amplificador
5 V
propriamente dito e Q2 é o buffer. Para verificar a me-
lhoria quantitativamente, vamos usar os mesmos valores

de componentes do Exemplo 7.15b (RB ⫽ 5,0 k⍀ e RC ⫽
av
10 k⍀). Adicionalmente, assuma que ambos os TBJs têm
vI R
gm ⫽ 1兾(25 ⍀), r ⫽ 5 k⍀ e ro ⫽ 100 k⍀. Estime Ri, Ro e i
o ganho sem carga Aoc ⫽ vo/vi. Compare com o Exemplo
7.15b e comente. iO Ro
FIGURA P7.25
7.26 A Fig. P7.26 mostra como a tripla realimentação da Fig. dimento paralelo-série para estimar Ri, Ro e o ganho sem
7.23 pode ser configurada para operação série-série. Assu- carga Asc ⫽ iO /iI em iI ⫽ 10 A.
mindo os parâmetros do Exemplo 7.10 (R1 ⫽ 1,0 k⍀, R2 ⫽
3,0 k⍀ e R3 ⫽ R4 ⫽ R5 ⫽ 10 k⍀, juntamente com gm ⫽ 1/ 99 k 1 k
(25 ⍀), r ⫽ 5 k⍀ e ro ⫽ ⬁ para todos os TBJs), estime Ri,
Ro e o ganho sem carga Asc ⫽ io /vi. Como o ganho de malha iI
se compara com aquele do Exemplo 7.10? Comente. Ri
–
av

R5 iO Ro
Q3
R4 5V
Q2
FIGURA P7.28
Q1 io Ro
7.29 Assumindo VBE(on) ⫽ 0,7 V, 0 ⫽ 100, VA ⫽ 75 V e r ⫽ ⬁
vi R2 para o buffer de corrente da Fig. P7.29, use o procedimen-
Ri to paralelo-série para estimar Ri, Ro e o ganho sem carga
R1 R3 Asc ⫽ io/ii.
FIGURA P7.26
io Ro
7.27 Usando o procedimento série-série, estime Ro assim como

o ganho sem carga Asc ⫽ io /vi do circuito da Fig. P7.27.
Assuma 0 V cc através da resistência de amostragem de
10 k⍀, assim como os seguintes parâmetros do transistor:
k1 ⫽ k2 ⫽ k5兾4 ⫽ 0,5 mA/V2, 2 ⫽ 3 ⫽ 5 ⫽ 0,05 V⫺1 e
5 ⫽ 0,1. ii 4,3 k
Ri
5V 5V
FIGURA P7.29
io Ro 7.30 Um FET conectado como diodo pode ser visto como um

M4 M3 circuito de realimentação paralelo-série com fator de reali-
M5
mentação unitário (b ⫽ 1). Uma carga colocada dentro da
malha de realimentação, como na Fig. P7.30, vai ver uma
resistência Ro Ⰷ Rs (isso, desde que a tensão desenvolvida
M1 M2
pela carga seja pequena o suficiente para evitar que vDS caia
vi

abaixo de VOV). Use o procedimento paralelo-série para esti-
0,5 mA 10 k mar Ro e o ganho Asc ⫽ io/ii, se Rs ⫽ 10 k⍀ e IPOL foi ajustada
100 A
para ID ⫽ 1 mA. Assuma k ⫽ 1,5 mA/V2 e ⫽ 0,02 V⫺1.
5V VDD
FIGURA P7.27
IPOL
7.28 O circuito de realimentação da Fig. P7.28 usa um AOP

CMOS para implementar um amplificador de corrente
com iO ⫽ 100iI para iI ⱖ 0. As características de malha ii Rs Ri io Ro
fechada do AOP são ri ⫽ ⬁, ro ⫽ 100 k⍀ e av ⫽ 104 V/V
e, para compensar o valor relativamente alto de ro, intro-
duzimos um buffer com um booster ou intensificador de
corrente pFET, como mostrado. Assumindo que o FET
tem k ⫽ 0,5 mA/V2, ⫽ 0,05 V⫺1 e ⫽ 0,1, use o proce-
FIGURA P7.30
7.31 A Fig. P7.31 mostra como a tripla realimentação, primeiro 7.5 Análise da razão de retorno
introduzida na Fig. 7.23, pode ser configurada para ope- 7.33 (a) Encontre T para o TBJ conectado como diodo da Fig.
ração de realimentação paralelo-série. Assumindo R3 ⫽ P7.33, se 0 ⫽ 250 e VA ⫽ 50 V.
1,0 k⍀, R2 ⫽ 3,0 k⍀ e R1 ⫽ R4 ⫽ R5 ⫽ 10 k⍀, juntamente (b) Repita se o TBJ é substituído por um MOSFET canal
com gm ⫽ 1/(25 ⍀), r ⫽ 5 k⍀ e ro ⫽ ⬁ para todos os n tendo k ⫽ 1,25 mA/V2 e ⫽ 0,05 V⫺1.
TBJs, estime Ri, Ro e o ganho sem carga Asc ⫽ io /ii.
VCC
R5
1 mA
Q3
R4
Q2
Q1 io Ro
R2 FIGURA P7.33
ii R1 R3 7.34 Encontre T para o circuito da Fig. P7.34, se VCC foi ajusta-

Ri da para IC ⫽ 0,5 mA. Assuma que 0 ⫽ 200 e VA ⫽ ⬁.
FIGURA P7.31
VCC
7.32 O circuito paralelo-série da Fig. P7.32 é baseado no par

“cascode” dobrado M1-M2. Considere que ambos os FETs 10 k
têm k ⫽ 2 mA/V2 e ⫽ 0,05 V⫺1. Também, considere 20 k
2 ⫽ 0,2. Assumindo que IPOL e VPOL foram ajustadas de
modo que ID1 ⫽ ID2 ⫽ 1 mA, estime Ri, Ro e o ganho sem
carga Asc ⫽ io /ii, se R1 ⫽ 3 k⍀ e R2 ⫽ 12 k⍀.
VDD
5 k
IPOL
FIGURA P7.34
M2
7.35 No curso da análise cc do estágio de entrada do AOP 741,

VPOL repetido na Fig. P7.35 por conveniência, foi definido que
M1 o esquema de polarização adotado utiliza realimentação
io Ro negativa. Assumindo Fp ⫽ 50 e um valor muito alto de
ii
Ri Fn, encontre T.
Sugestão: interrompa o laço em X, injete uma corrente
R2 de teste it em Q8 e encontre a corrente ir retornada pelo
R1
par Q1-Q2.
FIGURA P7.32
VCC 5 V
iO Ro
Q8 Q9

av
X vI

Q1 Q2
R
Q3 Q4
FIGURA P7.41
VCC
7.42 Como sabemos, uma maneira de aumentar a resistência
de saída de “cascodes” MOS é via a técnica de cascate-
Q7 amento telescópico. No entanto, esse tipo de cascatea-
mento reduz a excursão da tensão de saída. Uma maneira
19 A inteligente de superar essa limitação é colocar o FET su-
Q5 Q6
perior dentro de uma malha de realimentação negativa
do tipo saída série, como ilustrado na Fig. P7.42. Assu-
50 k
mindo um AOP CMOS com av ⫽ 103 V/V e FETs com
gm ⫽ 0,5 mA/V, ro ⫽ 20 k⍀ e ⫽ 0,1, encontre Ro via
a fórmula de impedância de Blackman. Qual é o ganho
VEE sem carga Aoc ⫽ vo/vi?
Sugestão: selecione a fonte dependente modelando o
FIGURA P7.35 AOP para seus cálculos da razão de retorno.
7.36 Usando a análise da razão de retorno, encontre o ganho VDD

vo /vi do seguidor de fonte comum do Problema 7.20.
7.37 Usando a análise da razão de retorno, encontre o ganho I
vo /vi do circuito de AOP do Problema 7.22.
M2 vo
7.38 Com referência ao par TBJ paralelo-paralelo do Problema
7.23, encontre o ganho vo /ii via a razão de retorno da fonte av
VPOL Ro
dependente modelando Q1.
7.6 Fórmula de impedância de Blackman e métodos

de injeção M1
7.39 Use a fórmula de Blackman para encontrar Ri e Ro para o vi

conversor VI bipolar do Exemplo 7.17.
7.40 Use a fórmula de Blackman para encontrar Ro para o super VGS1

seguidor de fonte do Problema 7.21. Assuma que ambos
os FETs têm gm ⫽ 1 mA/V e ro ⫽ 25 k⍀. Também, para
FIGURA P7.42
M1 assuma ⫽ 0,2.
Sugestão: selecione a fonte dependente modelando Q2
para seus cálculos de razão de retorno. 7.43 (a) Assumindo que R1 e R2 são suficientemente grandes
7.41 Use a fórmula de Blackman para encontrar Ro para o con- de modo que suas correntes podem ser ignoradas em
versor VI da Fig. P7.41 para vI ⫽ 1 V e R ⫽ 1 k⍀. Para o comparação a IPOL no circuito da Fig. P7.43, use a fór-
AOP, assuma av ⫽ 104 V/V, ri ⫽ ⬁ e ro ⫽ 0 e para o TBJ mula de Blackman para obter expressões para Ro como
assuma 0 ⫽ 100, VA ⫽ 50 V e r ⫽ ⬁. uma função de gm, ro, RS e , em que ⫽ R1/(R1 ⫹ R2).
Sugestão: selecione a fonte dependente modelando o (b) Discuta os casos limites R1 → ⬁ e R2 → ⬁; compare
AOP para seus cálculos de razão de retorno. com resultados conhecidos.
(c) Justifique o fato de que tanto Tsc quanto Toc são geral- 7.7 Estabilidade em circuitos de realimentação
mente diferentes de zero nesse circuito. negativa
7.49 Dois sistemas de realimentação negativa são com-
VDD parados em f ⫽ 1 kHz. O primeiro sistema tem
T1( j1 kHz) ⫽ 10⬔⫺180° e o segundo sistema tem
T2( j1 kHz) ⫽ 10⬔⫺90°. Calcule as funções de discre-
IPOL
R2 pância D1( j1 kHz) e D2(j1 kHz). Dado que Dideal ⫽ 1⬔0°,
qual dos dois sistemas apresenta o menor erro de módulo
e qual apresenta o menor erro de fase?
M1
Ro 7.50 (a) Qual é a porcentagem de repique (“peaking”) do ga-
R1 RS nho em fx para um sistema com m ⫽ 30°?
(b) Qual é o valor de m para 兩D( jfx)兩 ⫽ 2? E para
兩D( jfx)兩 ⫽ 10? E para 兩D( jfx)兩 ⫽ 3 dB? E para D( jfx)兩
FIGURA P7.43 ⫽ ⫺3 dB?
(c) Encontre de modo que o circuito da Fig. 7.73 tenha
m ⫽ 75°. Qual é o valor de |D(jfx)|?
7.44 Use a fórmula de Blackman para encontrar Ri e Ro para
o par TBJ paralelo-série da Fig. 7.45a. Use os dados do 7.51 Um amplificador de tensão com ganho de malha aberta
Exemplo 7.20. a( jf ) ⫽ a0兾[(1 ⫹ jf兾f1) ⫻ (1 ⫹ jf兾f2)] opera em realimen-
Sugestão: selecione a fonte dependente modelando Q1 tação negativa com ⫽ 0,1 V/V.
para seus cálculos da razão de retorno. (a) Se o ganho cc de malha fechada é A0 ⫽ 9 V/V, en-
contre a0; então, desenvolva uma expressão na forma
7.45 Use a fórmula de Blackman para encontrar Ri e Ro para o
padrão para A(jf) em termos de f1 e f2.
par MOS paralelo-série da Fig. P7.32. Use os dados do
(b) Se é encontrado que a fase e o módulo de A(jf) em
problema P7.32.
f ⫽ 10 kHz são ⫺90° e 90/11 V/V, quais são os valo-
Sugestão: selecione a fonte dependente modelando M1 para
res de f1 e f2?
seus cálculos da razão de retorno e verifique via PSpice.
(c) Encontre a frequência de cruzamento fx e, em segui-
7.46 A expressão do espelho de Wilson Ro ⬵ (0/2)ro foi deduzida da, a margem de fase m.
sob a consideração de que a corrente de entrada era forne- (d) Encontre m, se é aumentado para 1 V/V.
cida por uma fonte de corrente ideal. E se essa corrente é
7.52 Um amplificador com ganho de malha aberta a(s) ⫽ 100兾
fornecida por uma fonte de tensão via a resistência série RB?
[(1 ⫹ s兾103) ⫻ (1 ⫹ s兾105)] é colocado em uma malha de
(a) Use a fórmula de Blackman para encontrar uma ex-
realimentação negativa.
pressão para Ro como uma função de RB (assim como
(a) Deduza uma expressão para o ganho de malha fecha-
0, ro e r).
da A(s) como uma função do fator de realimentação
(b) Encontre RB para polarizar o espelho de Wilson em 1
e encontre o valor de que faz os pólos de A(s)
mA usando uma fonte de alimentação de 5 V. Então,
serem coincidentes. Qual é o valor comum deles?
calcule Ro se 0 ⫽ 200 e VA ⫽ 75 V. Qual é o erro
(b) Encontre a frequência de cruzamento fx e, em segui-
incorrido em utilizar Ro ⬵ (0/2)ro?
da, a margem de fase m.
7.47 Use o PSpice, juntamente com o método de injeções su-
7.53 Uma forma alternativa de quantificar a estabilidade de
cessivas de tensão e corrente, para encontrar a razão de
um sistema de realimentação negativa é via a margem de
retorno T do triplo série-paralelo do Exemplo 7.10. Com-
ganho gm, definida como gm ⫽ ⫺20 log 兩T( jf⫺180°)兩, em
pare com o ganho de malha T encontrado no exemplo
que f⫺180° representa a frequência na qual ph T ⫽ ⫺180°.
mencionado e comente.
(Como sabemos, para nosso sistema ser convincentemen-
7.48 O conversor VI de único TBJ da Fig. 7.37a pode ser te estável, queremos que |T(jf)| tenha caído bem abaixo de
analisado diretamente via o método de teste para forne- 1 em f⫺180°.)
cer a expressão familiar Ro ⫽ ro[1 ⫹ gm(r //RE)], sob a (a) Se um amplificador com ganho cc a0 ⫽ 105 e três
consideração r → ⬁. Como sabemos, a resistência Ro é frequências de pólo f1 ⫽ 1 kHz, f2 ⫽ 1 MHz e f3 ⫽
maximizada para RE Ⰷ r, caso em que Ro(max) ⫽ Ro(1 ⫹ 10 MHz opera em realimentação negativa, encontre
0). Queremos agora demonstrar que, usando um AOP no para m ⫽ 60°. Qual é o valor correspondente de gm?
arranjo de realimentação negativa da Fig. P7.41, podemos (b) Encontre para gm ⫽ 20 dB. Qual é o valor corres-
maximizar Ro para qualquer valor de R, desde que o ganho pondente de m?
av seja suficientemente alto.
7.54 Embora tenhamos focado na realimentação independen-
(a) Usando o conhecido método de teste, obtenha uma
te da frequência, podemos facilmente generalizar para
expressão para Ro em termos de ro, gm, r, R e av.
casos dependentes da frequência, porque a estabilidade é
(b) Sob que condição de av a resistência Ro é maximiza-
determinada por T( jf ) ⫽ a( jf )( jf ) independentemente
da? Discuta para o caso ro ⫽ 100 k⍀, gm ⫽ 1兾(50 ⍀),
se a dependência da frequência é devido ao fator a( jf ) ou
r ⫽ 10 k⍀ e R ⫽ 2 k⍀, compare com a Fig. 7.37a e
( jf ), ou devido a ambos. Um exemplo clássico é o AOP
comente.
diferenciador da Fig. P7.54. Suprimindo Vi, encontramos
o fator de realimentação como v( jf ) ⫽ Vn 兾Vo ⫽ 1兾(1 ⫹ (b) Uma maneira de estabilizar a malha é reduzir T0 de
jf兾f0), f0 ⫽ 1兾(2RC). O ideal é que um diferenciador modo que o deslocamento para baixo resultante do
forneça Aideal( jf ) ⫽ Vo 兾Vi ⫽ ⫺jf兾f0, mas como T( jf ) ⫽ ⬁, gráfico de módulo vai diminui fx para uma região de
o ganho real A( jf ) vai desviar do ideal. frequências de menor atraso de fase. Encontre o valor
(a) Assumindo um AOP de único pólo com av( jf ) ⫽ para o qual T0 deve ser reduzido para m ⫽ 45°.
av0兾(1 ⫹ jf兾fb), esboce diagramas linearizados de Sugestão: como a contribuição do pólo dominante
Bode de 兩av(jf)兩 e 兩1兾v( jf )兩, se av0 ⫽ 105 V/V, fb ⫽ para x é ⫺90°, os pólos coincidentes devem contri-
10 Hz, R ⫽ 10 k⍀ e C ⫽ 15,9 nF. Então, use inspe- buir com cerca de ⫺45/2 ⫽ ⫺22,5° cada.
ção visual para uma estimativa inicial da frequência fx (c) Como sabemos, outra forma de estabilizar a malha
na qual as duas curvas se interceptam. é reduzir f1. Para qual valor devemos reduzir f1 para
(b) Obtenha uma expressão para T( jf ) ⫽ av( jf )v( jf ), m ⫽ 45°?
use tentativa e erro para um cálculo mais preciso de (d) Repita os itens (b) e (c), porém para m ⫽ 60°.
fx, x e m e, finalmente, verifique que o circuito está 7.57 Um amplificador tem ganho cc a0 ⫽ 105 V/V e três
na iminência da oscilação. frequências de pólo f1 ⫽ 100 kHz, f2 ⫽ 1 MHz e f3 ⫽
(c) Calcule D( jfx) e A( jfx) e compare com Aideal( jfx). Quais 10 MHz, surgindo em três nós com resistências equivalen-
são os erros de módulo e de fase nessa frequência? tes R1, R2 e R3.
(a) Esboce o diagrama linearizado de Bode do módulo
C R do ganho para uma estimação visual de fx e x para
operação com ⫽ 1 V/V e verifique que o circuito é
instável.
Vi
(b) Uma forma de estabilizar o circuito é introduzir uma
– resistência de compensação Rc em paralelo com R2
av Vo
de modo a elevar f2 e diminuir a0. Esboce o novo dia-
grama de Bode se Rc ⫽ R2/99 e verifique que isso
leva a uma queda de duas década em a0 assim como
FIGURA P7.54
um aumento de duas décadas em f2. Como fx e x são
alterados?
7.8 Compensação de pólo dominante (c) Encontre a razão Rc /R2 que resulta em m ⫽ 60°.
7.55 A malha de realimentação negativa da Fig. P7.55 é cons- 7.58 (a) Um estudante está tentando usar um comparador
tituída de um anel de três inversores CMOS. Assuma que de tensão como um buffer de ganho unitário (v ⫽
os FETs têm gmn ⫽ gmp ⫽ 1 mA/V e ron ⫽ rop ⫽ 30 k⍀ e 1). Se o comparador tem um ganho cc de 104 V/V
que as capacitâncias parasitas de cada inversor podem ser e três frequências de pólo em 1 MHz, 20 MHz e 50
modeladas por uma única capacitância equivalente Co ⫽ MHz, encontre fx, x e m e verifique que o circuito
1 pF do nó de saída para o terra. é instável.
(a) Obtenha uma expressão para T( jf ), encontre fx, x e m (b) Comparadores não tem compensação no chip, por-
e verifique que a malha é estável, sendo essa a razão que eles são feitos para operação em malha aberta.
pela qual o circuito é chamado de oscilador em anel. No entanto, o usuário ainda pode estabilizar um
(b) Encontre uma capacitância paralela externa Cshunt comparador em realimentação negativa criando um
que, quando conectada entre o terminal de saída e o pólo adicional fD fora do chip e fazendo o ganho de
terra de qualquer um dos inversores vai estabilizar a malha ser dominado por esse novo pólo. Na Fig.
malha para m ⫽ 45°. P7.58, esse pólo é estabelecido via o fator de reali-
mentação por meio da capacitância em paralelo Cshunt,
5V que resulta em v( jf ) ⫽ Vn 兾Vo ⫽ 1兾(1 ⫹ jf兾fD), fD ⫽
1兾(2RCshunt).
(c) Encontre fD para m ⫽ 60°. Então, assumindo R ⫽
30 k⍀, encontre o valor necessário de Cshunt. Qual é a
expressão para T( jf ) após a compensação?
R

FIGURA P7.55 av Vo
Vi

R
7.56 (a) Considere uma malha de realimentação negativa com
ganho de malha cc T0 ⫽ 103, um pólo dominante em
1 kHz e um par de pólos coincidentes em 250 kHz. Cshunt
Usando tentativa e erro, encontre a frequência de cru-
zamento fx e, então, a margem de fase e verifique que
essa malha é instável. FIGURA P7.58
7.59 O amplificador diferenciador do Problema 7.54 pode ser 7.9 Compensação de frequência de AOPs
estabilizado inserindo-se uma resistência série, como na monolíticos
Fig. P7.59, para criar um zero de transmissão no semipla-
7.62 Uma certa variação do AOP 741 apresenta os valores de
no esquerdo em fz ⫽ 1兾(2RcC). Como sabemos, um zero
resistência e transcondutância da Fig. 5.11, mas com ca-
no semiplano esquerdo contribui com um avanço de fase
racterísticas de frequência diferentes devido ao processo
e, como tal, ele pode ser posicionado para elevar m.
de fabricação distinto. Antes da compensação, o 2º estágio
(a) Assumindo os valores de componentes do Problema
contribui com um par de pólos com suas capacitâncias de
7.54, esboce os diagramas de Bode linearizados de
entrada e de saída iguais a C1 ⫽ 2 pF e C2 ⫽ 4 pF, e o res-
|av(jf)| e |1/v(jf)| antes da compensação (isto é, com
tante do circuito contribui com uma terceira frequência de
Rc ⫽ 0). Localize a frequência fx na qual as duas
pólo em 7,5 MHz.
curvas se interceptam e encontre o valor de Rc que
(a) Encontre a capacitância Miller Cc que vai garantir m
faz fz ⫽ fx (isso resulta em m ⬵ 45°). Como a curva
⫽ 75° para operação em realimentação negativa com
1/v( jf ) se parece após a compensação?
⫽ 1. Qual é o slew-rate SR?
Sugestão: a presença de Rc resulta na assíntota de alta
(b) Obtenha uma expressão para o ganho de malha T( jf ).
frequência 1兾v⬁ ⫽ 1 ⫹ R兾Rc.
(b) Obtenha uma expressão para v( jf ) ⫽ Vn 兾Vo com 7.63 (a) Uma simulação de PSpice do AOP 741 fornece a0 ⫽
Vi ⫽ 0 e, então, use tentativa e erro para encontrar os 200 V/mV, fb ⫽ 5 Hz, ft ⫽ 888 kHz e ph a( jft) ⫽
valores reais de fx, x e m. ⫺117.2°, de modo que a margem de fase para opera-
ção com ⫽ 1 V/V é m ⫽ 62,8°. Assumindo que to-
Rc das as raízes de ordem superior podem ser modeladas
C R
com uma única frequência de pólo fp de valor fixo,
encontre fp.
Vi
(b) Para qual valor a capacitância de 30 pF deve ser redu-
zida se quisermos garantir a mesma margem de fase
av

Vo para operação com 1兾 ⱖ 5 V/V? Qual é o slew-rate
correspondente? (Às vezes, os fabricantes oferecem
AOPs subcompensados para dinâmica melhorada,
FIGURA P7.59 desde que a operação deles seja restrita a ganhos de
malha fechada superiores a um valor especificado,
7.60 Um amplificador com um ganho cc de 20.000 V/V e três
como 5 V/V nesse exemplo.)
frequências de pólo em 100 kHz, 3 MHz e 5 MHz opera
em realimentação negativa com ⫽ 1 V/V. 7.64 Um AOP de dois estágios do tipo da Fig. 7.92 tem o se-
(a) Esboce o diagrama linearizado de Bode do módulo guinte ganho de malha:
do ganho para uma estimação visual de fx e x e veri-
fique que o circuito é instável.
(b) Dado que os dois primeiros pólos são produzidos
nos nós de entrada e de saída de um transistor am- (a) Esboce os diagramas de Bode linearizados de seu
plificador interno com um ganho cc de ⫺200 V/V e módulo e fase e estime fx, x e m. Tenha quatro có-
resistências dos nós de entrada e de saída R1 ⫽ 100 pias dos gráficos em mãos e mostre separadamente
k⍀ e R2 ⫽ 10 k⍀, encontre a capacitância Cc que, co- em cada cópia a modificação provocada pelo aumento
nectada através dos terminais desse estágio interno, de um dos seguintes parâmetros por um fator de dez,
estabiliza o circuito para m ⫽ 45°. enquanto todos os outros permanecem constantes:
(c) Calcule gm, C1 e C2. Quais são os valores das novas (b) gm1,
frequências de pólo assim como da frequência de (c) gm5
zero no semiplano direito? Use esses valores para ob- (d) CL,
ter uma expressão para T( jf ). (e) Cc.
7.61 Considere dois amplificadores tendo, respectivamente, os Estime m em cada um dos casos e comente.
seguintes ganhos de malha aberta 7.65 Na dedução das Equações (7.111) até (7.113) para o AOP
CMOS de dois estágios, assumimos que as capacitâncias
parasitas internas eram desprezíveis em comparação com
as capacitâncias externas Cc e CL. Queremos verificar essa
hipótese realizando uma série de testes no AOP básico do
PSpice da Fig. 7.90 que vai nos permitir estimar de forma
indireta suas capacitâncias parasitas internas (todos os testes
Esboce seus diagramas de Bode linearizados (módulo e devem ser realizados com Cc ⫽ 0, de modo que Cf ⫽ Cgd5).
fase). Encontre as margens de fase para o caso de opera- (a) Para o primeiro teste defina Vi ⫽ 0, curto-circuite Vo
ção em realimentação negativa com ⫽ 1, compare os para o terra para inibir o efeito Miller por M5, injete
dois amplificadores e comente sobre suas semelhanças uma corrente de teste It no nó V1 e trace a impedância
bem como suas diferenças. Z1 ⫽ V1/It. Se Z1 apresenta uma frequência de pólo de
16,2 MHz, estime a soma Ci ⫹ C1 ⫹ Cf no equivalen- 7.67 Um AOP CMOS de dois estágios do tipo da Fig. 7.94 tem
te ca da Fig. 7.92. gm5 ⫽ 2,5gm1 e seu zero de transmissão está no infinito.
(b) Agora, repita o item (a), porém com o nó Vo em cir- (a) Se GBP ⫽ 37,1 MHz e carregando o AOP com CL ⫽
cuito aberto para habilitar o efeito Miller. Se isso faz 3 pF resulta em m ⫽ 65°, encontre Rc e Cc.
a frequência de pólo dominante de Z1 cair de 16,2 (b) Se SR ⫽ 40 V/s, encontre ID7, VOV1 e k1. Se VOV5 ⫽
MHz para 2,25 MHz, estime Cf. VOV1, quais são os valores de k5 e ID5?
(c) Em seguida, termine o nó V1 em uma grande capaci- (c) Assumindo n ⫽ p ⫽ , encontre f1 e , se a0 ⫽
tância (1 F) para estabelecer um terra ca ao longo 10 V/mV.
das frequências de interesse, injete uma corrente de 7.68 (a) Um AOP CMOS de dois estágios do tipo da Fig.
teste It no nó Vo e trace a impedância Zo ⫽ Vo /It. Se 7.94 tem gm1 ⫽ 0,5 mA/V, gm2 ⫽ 1,25 mA/V e ID7 ⫽
Zo apresenta uma frequência de pólo de 25,3 MHz, 80 A. Se Cc ⫽ 2 pF, encontre o GBP e o SR. Quais
estime a soma C2 ⫹ Cf no equivalente ca da Fig. 7.92. são os valores de k1 e VOV1?
(d) Finalmente, ative a fonte de entrada Vi e curto-circui- (b) Se Rc ⫽ 1,5 k⍀, encontre o valor máximo de CL para
te Vo para o terra Se o ganho a1 ⫽ V1/Vi apresente uma o qual m ⫽ 70°.
assíntota de alta frequência de ⫺15 dB, estime Ci e
7.69 A Fig. P7.69 mostra o equivalente ca do esquema de com-
C1 na Fig. 7.92.
pensação da Fig. 7.93a (para facilitar a análise, o buffer
(e) Usando as capacitâncias parasitas acima, recalcule f1
DC é mostrado como ideal). Encontre o ganho a(s) ⫽
e f2 para o Exemplo 7.37, compare e comente.
Vo /Vi, verifique que o zero de transmissão foi deslocado
7.66 (a) Com referência ao AOP CMOS de dois estágios do para o infinito e obtenha expressões aproximadas para
Exemplo 7.37, qual é o máximo valor de CL para o seus pólos f1 e f2, sob a consideração de que f1 Ⰶ f2. Com-
qual m ⫽ 60°? pare com as Equações (7.111) e (7.112) e comente.
(b) Repita, porém para m ⫽ 45°.
7.70 A Fig. P7.70 mostra o equivalente ca do esquema de com-
(c) Encontre a resistência Rc que vai restabelecer m ⫽
pensação da Fig. 7.93b (para facilitar a análise, o buffer
75° para o valor de CL do item (b).
PC é mostrado como ideal). Encontre o ganho a(s) ⫽
(d) Se Rc é dobrada no circuito do Exemplo 7.37, qual é o
Vo/Vi, verifique que o zero de transmissão foi deslocado
máximo valor de CL para o qual m ⫽ 60°? Compare
para infinito e obtenha expressões aproximadas para seus
com o item (b) e comente.
pólos f1 e f2, sob a consideração de que f1 Ⰶ f2. Compare
com as Equações (7.112) e (7.113) e comente.
Cf
V1 Vo
Vi gm1Vi R1 C1 1Vo gm5V1 R2 C2

FIGURA P7.69
Cf
V1 Vo
Irv
Vi
gm1Vi R1 C1 1Irv gm5V1 R2 C2
FIGURA P7.70
VDD
M7 M10
M8 M6
M11
vN M1 M2 vP vO
Cc CL
IREF M9
M3 M4 M12 M5
VSS
FIGURA P7.71
7.71 A Fig. P7.71 mostra um esquema popular para sintetizar cias de fonte podem ser modeladas com o valor co-
a resistência de compensação Rc. Essa é simplesmente a mum Req ⫽ 1兾(gm ⫹ gmb) ⬵ 1,5 k⍀, estime Ceq.
resistência do canal de M9, por sua vez polarizado pela (c) Desenvolva uma relação entre Cc e Ceq em termos de
fonte de corrente M10 e pelo par conectado como diodo gcm1, Req, C6 e m, em que m é a margem de fase dese-
M11 e M12. jada para operação com ⫽ 1.
(a) Se o esquema é usado no circuito do PSpice da Fig. (d) Estime o valor necessário de Cc para m ⫽ 60°. Qual
7.74 do Exemplo 7.37, especifique razões W/L apro- é o valor correspondente do GBP?
priadas para M9 até M12 para implementar a resistên- (e) Repita, porém para m ⫽ 75°, compare com o Exem-
cia Rc ⫽ 1,07 k⍀ sob a restrição ID10 ⫽ 50 A. Então, plo 7.39 e comente.
execute a simulação do PSpice, compare e comente.
(b) Repita, porém para o Exemplo 7.38. 7.10 Ruído
7.72 Queremos projetar um AOP “cascode” dobrado do tipo da
7.74 (a) Use a identidade ∫dx兾(x2 ⫹ 1) ⫽ tan⫺1x para provar a
Fig. 5.16 sob as restrições de que IPOL ⫽ 1,25ISS e que to-
Equação (7.136).
dos os FETs tem a mesma sobretensão de condução VOV.
(b) Consulte tabelas de integrais, por exemplo, na Inter-
O AOP tem um ganho cc de 8.000 V/V e quando termina-
net, e prove a Equação (7.138).
do em uma carga externa de 8 pF, seu produto ganho-faixa
(c) Encontre a NEB se An(jf) contém duas (em vez de
de passagem deve ser 16 MHz.
uma) frequências de pólo, ambas em f ⫽ fB. Compare
(a) Se n ⫽ p ⫽ 0,05 V⫺1, encontre VOV, ISS, IPOL e SR
com a Equação (7.136) e justifique a diferença em
(para simplificar, ignore o efeito de corpo e assuma
termos das áreas dos diagramas de Bode.
⫽ 0 nos cálculos cc).
(d) Qual aproximação você usaria nesse caso para fH para
(b) Se o circuito de polarização tem IREF ⫽ IPOL e todo o
ruído flicker?
AOP é alimentado com fontes de ⫾2,5 V, qual é a sua
dissipação de potência? 7.75 (a) Duas fontes de ruído de CI en1 e en2 do tipo da Equa-
ção (7.125) estão em série uma com a outra. Mostre
7.73 Como mencionado em conexão com o AOP “cascode”
que o ruído equivalente en da combinação das duas
dobrado da Fig. 7.97, o deslocamento de fase x(HOR) é
fontes ainda é do tipo da Equação (7.125), deduzindo
devido às capacitâncias C1 até C5, cada uma das quais
expressões para seu piso de ruído branco enw e sua
enxergando uma resistência de fonte da ordem de
frequência de canto fce.
1兾(gm ⫹ gmb).
(b) Se en1 tem e fce1 ⫽ 400 Hz e en2 tem
(a) Se fizermos a consideração simplificadora de que
e fce2 ⫽ 100 Hz, encontre enw e fce.
o efeito de todas essas raízes possa ser modelado,
pelo menos nas proximidades de fx, com uma úni- 7.76 (a) Mostre que a tensão rms total através da combinação
ca frequência de pólo f2, use os valores de a0 e fb da paralela de uma resistência R e uma capacitância C
Equação (7.121) para encontrar o valor de f2 que vai é , independentemente de R. Você pode
garantir o valor de fx da Equação (7.121b). justificar a independência de R?
(b) Se fizermos as considerações adicionais de que o (b) Qual capacitância é necessária para E n ⫽
efeito de C1 até C3 pode ser modelado com uma única 1 V rms? Qual resistência R é necessária de modo
capacitância equivalente Ceq e que as várias resistên- que NEBbranco ⫽ 100 kHz?
7.77 (a) O ruído de uma fonte de corrente de CI é medido em (a) Calcule o ruído total acima de 0,1 Hz na saída do
duas frequências diferentes sendo encontrados os seguidor.
valores in(250 Hz) ⫽ e in(2500 Hz) ⫽ (b) Repita se a capacitância Cc é aumentada por um fator
Quais são os valores de inw e fci? de 100.
(b) Se a fonte é aplicada a uma resistência de 1 k⍀, en- 7.82 (a) Deduza uma expressão para o ruído de corrente de
contre os valores de enw e fce para o ruído de tensão curto-circuito ino na saída do espelho de corrente bi-
entre seus terminais. polar ilustrado na Fig. 4.56a. Assuma que a fonte de
(c) Encontre o valor rms de ruído total En acima de 0,01 entrada não apresenta ruído.
Hz se um capacitor de 10 nF é conectado em paralelo (b) Repita, porém para o espelho MOS da Fig. 4.58a.
com o resistor. Quais são as expressões para o piso de ruído e a fre-
7.78 Um diodo com Is ⫽ 2 fA, rS ⬵ 0, K ⫽ 10⫺16 A e a ⫽ 1 é quência de canto de i2no? Como elas são afetadas se a
polarizado diretamente em ID ⫽ 100 A por uma fonte de corrente de entrada é dobrada?
3,3 V via uma resistência série R. A própria fonte apresen- 7.83 (a) Assumindo ro Ⰷ RD, deduza uma expressão para o
ta um ruído que pode ser assumido como branco com uma ruído de curto-circuito eni do amplificador FC da Fig.
densidade de P7.83a.
(a) Combine ens, enr e o efeito de ind para encontrar o ruí- (b) Encontre o ruído de circuito aberto ini da Fig. P7.83b.
do de tensão global en(f) através do diodo e expresse- (c) Alguém poderia pensar que, com duas fontes de en-
-o na forma da Equação (7.125). Quais são os valores trada, o ruído é contado duas vezes. Para provar que
de enw e fce? esse não é o caso, considere a Fig. P7.83c em que
(b) Repita se R é alterada de modo a polarizar o diodo em assume-se R sem ruído por simplicidade. Prove que a
ID ⫽ 1 mA. densidade de potência combinada e2ng na porta é inde-
7.79 (a) Encontre o ruído de tensão de saída eno de um inversor pendente de R, indicando que para R → 0 apenas eni é
CMOS que é alimentado a partir de fontes de ⫾3,3 V suficiente, para R → ⬁ apenas ini é suficiente, porém
e apresenta uma fonte de tensão de entrada com um para valores intermediários de R ambas as fontes são
componente cc de 0 V e uma resistência série Rs ⫽ necessárias a fim tornar o ruído de saída eno correto.
1 k⍀. Assuma dispositivos casados com k ⫽ 1 mA/V2, (Em circuitos reais, tentaríamos manter R apropria-
Vt ⫽ 0,7 V, ⫽ 1/(33,8 V) e fce ⫽ 10 kHz para o ruído damente pequeno para tornar sua contribuição de ru-
de tensão de entrada de ambos os dispositivos. ído térmico desprezível.)
(b) Encontre o valor rms total do ruído de saída Emo aci-
ma de 1 Hz, se a saída do inversor é carregada com
uma capacitância CL ⫽ 10 pF (ignore todas as capaci-
tâncias parasitas internas). RD RD
7.80 (a) Para o conversor IV da Fig. P7.80a, encontre a cor-
eno eno
rente de ruído de entrada equivalente ini ilustrada na
Fig. P7.80b. Assuma um AOP 741 com R ⫽ 100 k⍀. M M
(b) Qual é a tensão de saída rms total Eno?
eni Ci ini Ci
iI ini
R R
(a) (b)

vO Eno RD
eni Vo
(a) (b) R eng
M
FIGURA P7.80
Vi ini Ci

7.81 Uma certa referência de tensão de banda proibida é
transmitida para fora via um AOP configurado como se- (c)
guidor de tensão. O ruído de saída da referência en1 tem
e fce1 ⫽ 20 Hz e o ruído de entrada do FIGURA P7.83
AOP en2 tem e fce2 ⫽ 200 Hz. Além
disso, o AOP tem compensação de pólo dominante para
GBP ⫽ 1 MHz via uma capacitância externa Cc.
7.84 Recalcule a tensão de ruído de entrada en do par diferen- 7.86 Concluímos com um problema aberto baseado no circui-
cial CMOS da Fig. 7.105 para o caso de uma carga passi- to da Fig. P7.86, que utiliza os três ingredientes princi-
va implementada com um par de resistores idênticos RD. pais deste livro: TBJs, MOSFETs e CIs. Analise quantos
Compare com o caso de carga ativa e comente. problemas você puder pensar, de problemas básicos até
7.85 Recalcule a tensão de ruído de entrada en do par diferen- problemas envolvendo ruídos e, então, use parâmetros de
cial bipolar da Fig. 7.106 para o caso de uma carga ativa dispositivos típicos para seus cálculos e simulações do
implementada com um espelho de corrente pnp. Compare PSpice.
com o caso de carga passiva e comente.
VS
I
vo
M
a Ro
VPOL

vi Ri

VBE

FIGURA P7.86
Índice
A margens de ruído do inversor lógico, modelo de diodo, 64-67
Abordagem por tentativa e erro, 7 244-246 modelo de pequenos sinais, 64-66
Ação de realimentação negativa em Amplificadores bipolares, 156-165, operação ca, 62-66
circuitos de transistores, 153, 162-163, 542-546 Análise da constante de tempo de
168-169, 233, 251-252, 265-266, 367- emissor comum (EC), 156-161 circuito aberto (CTCA), 536-551
368 emissor comum com degeneração de de amplificadores “cascode”, 546-551
na configuração CC, 168-169 emissor (EC-DE), 160-164, 542-546 de amplificadores EC/FC, 537-540
na configuração DC, 265-266 estimativas rápidas, 160-161 de amplificadores EC-DE e FC-DF,
na configuração EC-DE, 162-163 ganho de tensão sem carga (aoc), 157- 542-545
na configuração FC-DF, 251-252 158, 162-164 de buffers de tensão, 542-545
procedimento de análise ca, 157-158 verificação com o PSpice, 544-545,
na polarização de MOSFETs, 233
procedimento de análise cc, 157-158 548-549, 551
na polarização de TBJs, 153
regra prática, 162-164 Análise da razão de retorno, 649-661
no espelho de corrente de Wilson,
seleção de capacitância, 164-165 Análise da reta de carga, 5-6, 52-53,
367-368
simulações do PSpice, 165 139, 247-248
Acionamentos de porta que não se
Amplificadores de realimentação de em circuitos de diodos, 52-53
sobrepõem, 475-476
corrente (CFAs), 458-460, 559-560 em circuitos de MOSFETs, 247-248
Acoplador óptico, 109-110
respostas em frequência e transitória, em circuitos de TBJs, 139
Amplificador bilateral, 651
559-560 Análise de diodo iterativa, 53-55
Amplificador controlado por corrente,
Amplificadores de tensão unilaterais, Análise de duas portas de sistemas de
67-69
155-156, 254-256 realimentação 617-650
Amplificador de três pólos, 671
Amplificadores EC/FC, veja Resposta Análise de meio-circuito, 350-354, 469-
Amplificador inversor, 21, 624-625, em frequência de 471
657-661 Amplificadores monolíticos, 298-301 de modo comum, 350-354
como um circuito de realimentação Amplificadores MOSFET, 255-264 de modo diferencial, 350-353, 469-
negativa paralelo- estimativas rápidas para, 260-263 471
-paralelo, 624-625 fonte comum (FC), 255-261 Analogia diodo-válvula, 3-4
inversor CMOS como um, 657-661 fonte comum com degeneração de Analogia válvula-diodo, 3-4
Amplificador não inversor, 20-21, 606- fonte (FC-DF), 260-263 Anodo, 2-3
607 ganho de tensão sem carga (aoc), 257, AOP CMOS de dois estágios, 427-434,
como um exemplo clássico de 260-263 471, 554, 684-692
realimentação negativa, 606-607 procedimento de análise ca, 255-257 CMRR, 431-434
razão de retorno, 652-654 procedimento de análise cc, 255-257 compensação de frequência, 684-692
Amplificador não unilateral, 166, 651 seleção de capacitância em, 262-264 completamente diferencial, 471
Amplificador somador, 21 Amplificadores operacionais, 19-23, CTT, 431-432
Amplificador unilateral, 651 59-61, 67-69, 71-72, 415-439, 458-461, estágio de entrada, 427-428
Amplificador/chave, o transistor como, 467-474, 551-559, 623-626, 703-706 estágio de saída, 427-428
132-138, 239-246 circuitos básicos, 20-22 excursão da tensão de saída, 429-431
bipolar, 132-138 em circuitos de diodos, 22-23, 59-61, faixa da tensão de entrada, 429-431
MOS, 239-246 67-69, 71-72 ganho de tensão, 427-429
Amplificador/chave bipolar, 132-138 ideal, 19-20 polarização cc, 427-428
amplificador, 134-137 monolíticos, 415-439, 458-461, 467- produto ganho-faixa de passagem, 687
chave/inversor, 136-138 474 PSRR, 431-434
CTT, 134-137 resposta em frequência, 551-555 resposta em frequência, 554
formas de onda de amplificador, 136- resposta transitória, 554-559 simulações do PSpice, 430-432, 684-
137 ruído em, 703-706 692
Amplificador/chave MOS, 239-246 topologias de realimentação usando, tensão de offset de entrada, 428-429
amplificador, 240-245 623-626 AOP ideal, 19-20
chave, 244-245 Amplificadores operacionais de AOP ␮A741, 415-427
CTT, 239-242 transcondutância, veja OTAs cancelamento do offset de entrada,
formas de onda do amplificador, 242- Análise ca de circuitos de diodos, 60-66 421
244 aproximação de pequenos sinais, 60- compensação de frequência, 683-684
inversor lógico, 244-246 63 corrente de offset de entrada (IOS), 421
726 Índice
corrente de polarização de entrada AOPs completamente diferenciais, 466- exemplo de transistor único, 608-609
(IB), 421 474 fator de realimentação, 602-603
CTT, 427 bipolares, 468-470, 472-474 ganho de malha, 603-604
diagrama de blocos, 417-418 “cascodes” dobrados, 468-473 ganho de malha aberta, 603-604
estágio de entrada, 418-421 CMOS, 468-471 ganho de malha fechada, 603-605
estágio de saída, 422-426 conceitos, 467-469 quantidade de realimentação, 604-605
estágio intermediário, 421-423 de dois estágios, 471 sinal de erro, 602-603, 605-606
excursão da tensão de entrada, 426 expansão da faixa de tensão de sinal de realimentação, 602-603, 605-
faixa de tensão de entrada, 421 entrada, 471-474 606
modelo de pequenos sinais, 426-427 rede de realimentação de modo Atenuador controlado por corrente, 65-
polarização cc, 417-419 comum (CMFN), 468-470 68
resposta em frequência, 552-554 AOPs monolíticos, 415-439, 458-461, Atrasos de propagação (tP), 562-564,
resposta transitória, 554-559 467-474, 551-559, 703-706 581-583
simulações do PSpice, 427, 557-559 bipolares, 415-427 cálculo manual dos, 580-581
visão geral, 415-418 CMOS, 427-439 em comparadores de tensão, 581-583
AOP “cascode” dobrado, 433-439, 468- como comparadores de tensão, 440- em portas CMOS (tPHL, tPLH), 571-581
471 441 usando PSpice, 575-577
bipolar, 468-470 completamente diferencial, 467-474 Auxiliador de beta, 361-362
CMOS, 433-439, 468-471 de realimentação de corrente, 458-460
com faixa de tensão de entrada derivados de CFA, 459-461 B
expandida, 471-474 operacional de transcondutância, 460-
Black, Harold, 600-601
completamente diferencial, 468-471 464
Blocos construtivos para CIs analógicos,
AOPs bipolares, 415-427, 458-461, resposta em frequência, 551-555
293-392
467-469, 472-474, 551-559, 683-695, resposta transitória, 554-559
configurações Darlington, “cascode” e
703-706 ruído em, 703-706
cascata, 326-340
compensação de frequência, 509-521 Aplicações básicas do diodo, 9-18
considerações de projeto, 293-301
capacitor grampeador, 16-17
completamente diferencial, 467-469, editando listas do SPICE, 391-392
detectores de pico, 15-17
472-474 espelhos de corrente, 360-371
geradores de funções lineares por
derivados de CFA, 459-461 estágios de saída bipolares, 379-387
partes, 14-16
operacional de transcondutância, 460- estágios de saída CMOS, 387-391
grampeadores de tensão, 12-14
464 pares diferenciais, 340-350
multiplicadores de tensão, 17-18
realimentação de corrente, 458-460 pares diferenciais com cargas ativas,
portas lógicas, 11-13
resposta em frequência, 463-467 370-380
restaurador cc, 16-17
resposta transitória, 466-470 razão de rejeição de modo comum em
retificadores, 9-12
ruído, 703-706 pares diferenciais, 349-356
Aplicações de diodo, 9-18, 22-23, 57-61,
AOP CMOS, 427-439, 551-555 revisão de TBJs, 300-315
65-69, 71-76
“cascode” dobrado, 433-439,468-474, tensão/corrente de offset de entrada
baseadas em AOPs, 22-23, 59-61, 67-
554-555, 692-695 em pares diferenciais, 356-361
69, 71-72
comparação 438-439, 695 Booster de corrente, 112-113
básicas, 9-18
compensação de frequência, 684-695 Brokaw, P., 454
grampeadores de tensão, 12-15, 72-76
completamente diferencial, 468-472 referência de tensão, como uma, 72-
de dois estágios, 427-434 73 C
resposta em frequência, 551-555 região de ruptura, 69-72 Camada enterrada, 99-100
resposta transitória, 554-559 resistência controlada por corrente, Camada epitaxial (camada epi), 100-101
AOPs CMOS “cascode” dobrado, 433- 65-69 Campo elétrico (E), 27-28, 32-38
439, 468-474, 554-555, 692-695 retificação, 57-59 em uma junção pn com polarização
com faixa de tensão de entrada superdiodo, 59-61 externa, 35-38
expandida, 471-474 Aproximação de Miller, 511-515 em uma junção pn em equilíbrio, 34-
comparação com o de dois estágios, Aproximação de pequenos sinais, 63, 37
438-439, 695 140-141, 247-248 Canal, 195-196
compensação de frequência, 554-555, para diodos, 63 comprimento (L), 195-196
692-695 para MOSFETs, 247-248 largura (W), 195-196
completamente diferencial, 468-471 para TBJs, 140-141 resistência (rDS), 210-211
equivalente de Norton, 433-434 Área de emissor (AE), 106-107 Capacitância da parede lateral (Cj(sw)),
excursão da tensão de saída, 437-439 Área de junção inferior (Ad, As), 572-576 572-575
faixa de tensão de entrada, 437-439 Aspectos básicos da realimentação Capacitância de carregamento da base
ganho de tensão, 437-438 negativa, 602-609 (Cb), 496-498
polarização cc, 434-435 amplificador de erro, 602-603 Capacitância de depleção canal-corpo
produto ganho-faixa de passagem, 693 dessensibilidade de ganho, 605-606 (Ccb), 504
simulações do PSpice, 693-695 exemplo clássico, 606-608 Capacitância de difusão (Cb), 496-498
Índice 727
Capacitância de óxido (Cox), 198-199 capacitâncias de sobreposição (COV), Carga de base de saturação (QS), 566-
Capacitância de sobreposição (Cov), 504-505 570
504-505 modelos, 504-506 Carga de junção (Qj), 34-37
Capacitância inferior, 572-570 Características do diodo em polarização em equilíbrio, 34-37
Capacitância porta-dreno (Cgd), 504-505 direta, 48-53 sob polarização externa, 37-38
Capacitância porta-fonte (Cgs), 504-505 Características do TBJ e modelos Carga flutuante, 22-23
Capacitâncias de junção (Cj), 37-38, revisados, 300-315 Cargas ativas, 296-297, 370-379
495-497, 504-505 configuração BC com carga ativa Cargas em excesso na base (QF), 107-
base-coletor (C␮), 495-496 idealizada, 311-315 108
base-emissor (Cje), 495-496 configuração CC com carga ativa Casamento, 294-295
dreno-corpo (Cdb), 504-505 idealizada, 310-312 “Cascode” telescópico, 334-336
equivalente de placas paralelas, 38 configuração EC com carga ativa Catodo, 2-3
fonte-corpo (Csb), 504-505 idealizada, 307-310 Ceifador, 13-14
substrato (Cs, 496-497 modulação da largura de base, 300- Célula de Brokaw, 453-454
Capacitâncias parasitas, 481-483, 495- 303 Célula de Gilbert, 463-464
498, 503-506 resistência base-coletor (r␮), 300-302 Chave, 474-476
em circuitos a capacitor chaveado, resistência de pequenos sinais obtida porta de transmissão, 480-482
481-483 olhando para os terminais, 303-307 que abre antes de fechar, 475-476
em MOSFETs, 503-506 resistências de corpo, 302-303 Chave bipolar, 136-138
em TBJs, 495-498 tabela de parâmetros, 307, 310, 312- Chave TBJ, 136-137
Capacitor chaveado, 474-477 314 Chave/inversor MOS, 239-246
Capacitor de acoplamento ca, 65-66, Características do TBJ em altas chave, 244-245
156, 255-256 frequências, 495-503 inversor lógico, 244-246
Capacitor de passagem, 156, 255-256 capacitância de carregamento da base margens de ruído de inversor lógico,
Capacitor de polisilício duplo, 473-475 (Cb), 496-498 244-246
Capacitor grampeador, 16-17-17 capacitâncias de junção (Cje, Cjc, Cs), Circuito ca generalizado do MOSFET,
495-497 249-255, 318-321
Capacitor porta-corpo, 197-199
especificação da resposta em alta fórmulas tabuladas, 252-254, 318-319
capacitância por unidade de área (Cox),
frequência, 500-503 ganhos de tensão, 251-252, 319-320
198-199
modelo, 498-499 resistências, 251-254, 319-321
Característica do diodo linear por partes,
tempo de trânsito médio (␶F), 497-498 transcondutância (Gm) 250-252, 318-
55-57
Características e modelos de MOSFET: 319
análise de circuito, 57-61
revisão, 314-327 Circuito de valor absoluto, 9-10, 22-23
Característica exponencial, 48-53, 114-
␭ em cálculo cc, 314-316 usando um AOP, 22-23
116
circuito ca generalizado, 318-321 Circuitos a capacitor chaveado, 473-483
dependência da temperatura, 50-51
configuração DC com carga ativa capacitâncias parasitas, 481-483
desvios da idealidade, 51-53 idealizada. 323-325 capacitor chaveado, 474-477
propriedades, 48-50, 115-116 configuração FC com carga ativa capacitor de polisilício duplo, 473-475
regras práticas, 49, 115-116 idealizada, 320-324 considerações de tempo discreto, 477-
Características de MOSFETs canal n, configuração PC com carga ativa 480
207-217 idealizada, 325-327 injeção de carga, 481-483
determinação da região de operação, resistências de pequenos sinais nos integrador a capacitor chaveado, 475-
214-215 terminais do MOSFET, 319-321 477
fronteira de saturação (EOS), 212 tabelas de parâmetros, 312-314, 320- integradores não sensíveis a
modulação do comprimento do canal, 321, 324, 326 capacitâncias parasitas, 483
212-213 transcondutância de corpo(gmb), 316- portas de transmissão, 480-482
ponto de estrangulamento, 210-211 318 técnicas de autozeramento, 480-481
região de saturação, 212 Características iC-vCE, 116-120 Circuitos de AOPs e diodos, 22-23, 59-
região de triodo, 207-211 para diferentes valores de IB, 117-120 61, 67-69,71-72, 74-76
resistência de saída (ro), 213-214 para diferentes valores de VBE, 116- amplificador controlado por corrente,
Características de MOSFETs em altas 118 67-69
frequências, 503-508 Características iD-vDS, 218-224, 226-227 fonte de tensão autorregulada, 71-72
capacitância da parede lateral (Cj(sw)), comparação entre MOSFETs canal p e grampeador de diodo Zener, 74-76
572 canal n, 219-223 retificador de onda completa, 22-23
capacitância inferior (Cj(btm)), 572 MOSFET canal n, 218-220 superdiodo, 59-61
capacitância porta-canal (Cgc), 503- MOSFET canal p, 219-220 Circuitos de inicialização, 452-453
504 na região sublimiar, 226-227 Circuitos monolíticos, 293-301
capacitâncias de depleção (Csb, Cdb), Características i-v do TBJ, 116-121 considerações de projeto em, 293-301
504-505 para diferentes correntes IB, 117-120 CIs analógicos, 414-483
capacitâncias de portas (Cgs, Cgb, Cgd), para diferentes tensões VBE, 116-117 AOP completamente diferencial, 466-
504-505 Carga aterrada, 22-23 474
728 Índice
AOP ␮A741, 415-427 Comparadores de tensão CMOS, 442- Concentração de lacunas (p), 24-25
AOP CMOS “cascode” dobrado, 433- 446 Concentração intrínseca (ni), 24-25,
439 características de transferência, 446 104-105
AOP CMOS de dois estágios, 427- com histerese, 443-446 dependência da temperatura, 24-25
434 simulações do PSpice, 446 Concentrações de minoritários em
circuitos a capacitor chaveado, 473- Compensação de frequência, 675-695 excesso, 41, 107-108
483 comparação entre Miller e capacitor Configuração “cascode” dobrado, 335-
comparadores de tensão, 439-446 paralelo, 682-683 337, 379-380
modo corrente, 455-466 de AOPs monolíticos, 683-695 Configuração base comum (BC), 171-
referências de corrente/tensão, 446- Miller, 679-683 173, 311-315
457 via capacitância em paralelo, 677-679 com carga ativa idealizada, 311-315
CIs de modo corrente, 455-466 Compensação de frequência de AOP como um amplificador de tensão, 173,
amplificadores de realimentação de “cascode” dobrado, 692-695 311-314
corrente (CFAs), 458-460 comparação com AOPs de dois ganho de tensão sem carga (aoc), 312-
multiplicadores de transcondutância estágios, 695 313
variável, 463-466 Compensação de frequência de AOPs tabulação de parâmetros, 312-313
transcondutores, 457-459 CMOS de dois estágios, 684-692 transformação de resistência, 313-314
VFAs derivados de CFAs, 459-461 comparação com AOPs “cascode” Configuração CC-CC, 330-331
Coeficiente de emissão (n), 52-53 dobrado, 695 Configuração CC-EC, 330-331
Coeficiente de gradiente (m), 37-38 compensação Miller, 684-688 Configuração coletor comum (CC), 166-
Coletor aberto, 440-441 eliminação de zero no semiplano 172, 311-312
Combinações de MOSFET série/ direito, 688-689 circuito equivalente, 134-135
paralelo, 214-217 realocação de zero no semiplano com carga ativa idealizada, 310-312
Comparações, 219-222, 438-439, 650- direito, 688-692 como um sistema de realimentação,
652, 661-662, 682-683, 695 resposta ao pulso compensada, 691- 631-633
compensação via capacitor em 692 ganho de corrente, 167-168
resposta em frequência compensada,
paralelo e Miller, 682-683 ganho sem carga (aoc), 167-168, 310-
691-692
dois estágios e “cascode” dobrado, 312
zero no semiplano esquerdo, 689-690
438-439, 695 simulações do PSpice, 174-177
Compensação de frequência de AOPs
fatores de realimentação b e ␤, 661- tabulação de parâmetros, 310
monolíticos, 683-695
662 Configuração de Darlington, 326-331
AOP CMOS “cascode” dobrado, 692-
FETs tipo enriquecimento e tipo biCMOS, 330-331
695
depleção, 223-225 quase-complementar, 330-331
AOPs CMOS de dois estágios, 684-
ganhos de malha L e T, 650-652, 661- Configuração EC-BC, 331
692
662 AOPs ␮A741, 683-684 Configuração emissor comum (EC),
MOSFETs canal n e p, 219-224 comparação entre AOPs CMOS, 695 156-161, 307-310
TBJs npn e pnp, 124-125 Compensação de Miller, 679-683 com carga ativa idealizada, 307-310
Comparador com histerese, 443-444 comparação com capacitor em estimativas rápidas do ganho, 160-161
Comparador de tensão LM339, 440-443, paralelo, 682-683 ganho de tensão sem carga (aoc), 157-
581-583 de AOPs, 683-695 308
CTT, 442-443 Compensação de pólo dominante, 675- procedimento de análise ca, 157-158
estágio de entrada, 440-441 683 procedimento de análise cc, 157-158
estágio de saída, 440-441 comparação entre Miller e resposta em frequência, 509-519
estágio intermediário, 440-441 capacitância paralela, 682-683 seleção de capacitância, 164-165
ganho, 440-442 via capacitância em paralelo, 677-679 simulações do PSpice, 165-166
polarização cc, 440-442 via compensação Miller, 679-683 tabulação de parâmetros, 307
resposta transitória, 581-583 Componente ca de um sinal, 61-62, 135- Configuração FC-PC, 334
simulações do PSpice, 441-443, 581- 136, 242-243 Configuração fonte comum (FC), 255-
583 Componente cc de um sinal, 61-62, 135- 261
Comparadores de tensão, 439-446, 581- 136, 242-243 com carga ativa idealizada, 320-324
583 Componentes da corrente de base, 108- estimativas rápidas, 260-261
bipolares (LM339), 440-443 113 ganho de tensão sem carga (aoc), 257,
CMOS, 442-446 difusão (iBE), 108-109 322-323
com histerese, 443-446 geração térmica (ICB0), 109-110 polarização via resistor de
comparação com AOPs, 440-441 recombinação (iBB), 108-109 realimentação, 259-261
CTT, 439 Comportamento indutivo, 526-529, 533- procedimento de análise ca, 255-257
ganho, 440-442 534 procedimento de análise cc, 255-257
resposta transitória, 581-583 Comprimento de canal desenhado resposta em frequência, 509-519
Simulações do PSpice, 441-443, 446, (Ldesenhado), 512-513 seleção de capacitância, 262-264
581-583 Concentração de elétrons (n), 24-25 tabulação de parâmetros, 320-321
Índice 729
Configuração porta comum (PC), 267- em diodos de base curta, 44-46 de integradores, 583-584
269, 325-327 em diodos de base longa, 43-44 esboço rápido, 585-587
com carga ativa idealizada, 325-327 em TBJs, 106-108 Difusão de estado sólido, 29-30, 99-101
como um amplificador de tensão, 268- Corrente de saturação do coletor (Is), Difusão lateral, 504
269, 325-327 106-108, 112-114 Difusividade (D), 28-29
ganho de tensão sem carga (aoc), 326- dependência térmica, 106-108 Dinâmica do ruído, 701-703
327 Corrente de surto, 76-77 Diodo, 1-83
tabulação de parâmetros, 326 Corrente quiescente (IQ), 382-383 análise ca, 60-69
transformação de resistência, 326 Corrente reversa (IR), 45-47 análise cc, 52-61
Configurações “cascode”, 331-339, variação térmica, 45-46 aplicações básicas, 9-19
546-551 Correspondência inclinação-fase, 672 baseados em AOPs, 19-23
bipolar, 331-334, 546-549 Cumprimento de difusão (Ln, Lp), 41 características de polarização direta,
dobrado, 335-337 Curva de transferência de tensão (CTT), 48-53
espelhos de corrente, 364-366 132, 240, 371-373 fontes de alimentação cc, 75-81
fontes/sumidouros de corrente, 336- ideal, 2-9
339 D modelos do SPICE, 80-83
ganho de tensão sem carga (aoc), 332, operação na região de rupta, 68-76
Darlington, S., 327-328
334-335 Diodo de base curta, 43-46
Degeneração, 160-161, 251-252, 262-
MOS, 334-336, 548-551 Diodo de base longa, 43-44
263
resposta em frequência, 546-551 Diodo de circuito integrado, 29-30
Degeneração de emissor, 160-165
simulações do PSpice, 548-549, 551 Diodo de portador quente, 564-565
regra prática, 162-163
telescópico, 334-336 Diodo ideal, 2-3
resumo de EC-DE, 160-164
Configurações de realimentação encontrando o modo de operação, 4-5
Degeneração de fonte, 260-263
práticas, 625-650 simulações do PSpice, 17
regra prática, 262-263
Considerações de projeto em circuitos Diodo Zener, 47
Densidade atômica, 23-24
monolíticos, 293-301 como um grampeador de tensão, 72-
Densidade de carga (␳), 32-33
amplificadores monolíticos, 298-299 76
Densidade de corrente (J), 27-28
características casadas, 294-295 como uma referência de tensão, 69-71
Densidades de potência (e2n, i2n), 696-
carga ativa, 295-296 como uma referência de tensão usando
697
espelhos de corrente, 298-299 AOPs, 71-72
Densidades de potência de ruído (e2n,
excursão da tensão de saída (OVS), Diodos de barreira Schottky, 563-565
i2n), 696-697
295-296 transitórios em, 563-565
Densidades espectrais (en, in), 697-699
ganho intrínseco (aintrínseco), 297-298 Distorção, 61-62,136-137, 242-244,
Dependência da temperatura, 45-48, 50-
o que esperar, 300-301 609-612
51, 106-110, 114-115, 226, 360-361,
pares emissor acoplado, 297-299 efeito da realimentação em, 609-612
452-453
rastreamento, 294-295 em circuitos de diodo, 61-62
da corrente de fuga ICBO, 109-110
um exemplo ilustrativo, 294-298 em MOSFETs, 242-244
da corrente de saturação Is, 106-108
Considerações de tempo discreto, 477- em TBJs, 136-137
da corrente reversa IR, 45-46
480 formas de onda do PSpice, 62, 136-
da tensão de limiar Vt, 226
erro de fase (␧␾), 479 137, 242-243,
da tensão de offset de entrada VOS,
erro de módulo (␧m), 479 611-612
360-361
formas de onda, 478 Distorção de cruzamento, 381-382
da tensão de ruptura BV, 47-48
Contato ôhmico, 30, 100-101, 564-565 Distorção de segundo harmônico, 467-
da tensão térmica VT, 452-453
Conversor VI, 465 468
de VBE, 115-116, 452-453
Correção de curvatura, 455-456 Doadores, 25-26
de VD, 50-51
Dobrador de tensão, 17-18
Corrente de base de recombinação (iBB), do ganho de corrente direto ␤F, 114-
108-109 Dopagem, 24-27
115
Região de recuperação, 569-570 Dreno comum (DC), 263-266, 323-325
do parâmetro de transcondutância k,
Corrente de base de saturação (IBS), 568- característica de transferência, 323-
226
570 324
Descasamentos, efeito de, 353-354,
Corrente de deriva (Jderiva), 26-28 circuito equivalente, 325
378-379
Corrente de difusão (Jdifusão), 28-29 com carga ativa idealizada, 323-325
na CMRR, 353-357
Corrente de fuga (ICB0), 109-110 ganho sem carga (aoc), 264-265, 324
na corrente de offset de entrada, 358
Corrente de offset de entrada (IOS), 358 tabulação de parâmetros, 324
na tensão de offset de entrada, 356-
Corrente de pico do diodo, 78-79 Dualidade, 455-457
361,378-379
Corrente de polarização de entrada (IB), Dessensibilidade de ganho, 605-606
358 Detectores de pico, 15-17 E
Corrente de saturação (Is), 42-45, 106- Diagramas de Bode, 583-587 Early, J. M., 116-117
108 de diferenciadores, 583-584 Editando a netlist, 391-392
dependência da temperatura, 106-108 de impedâncias, 586-587 Editando a netlist do SPICE, 391-392
730 Índice
Efeito avalanche, 47 ruído de circuito integrado, 696-698 um exemplo ilustrativo, 669-676

coeficiente de temperatura, 48 tensão de ruído (en), 697-699 visualização gráfica de T, 669-671
Efeito de corpo, 205-209 Espelho de corrente de Sooch, 365-367 Estágios cascateados, 338-340
parâmetro (␥), 206-209, 316 Espelho de corrente de Widlar, 369-371 Estágios de saída bipolares, 379-387
Efeito Early, 116-118 Espelho de corrente de Wilson, 366-369 proteção contra sobre carga, 385-387
tensão (VA), 116-117 análise via fórmula de impedância de push-pull classe B, 380-382
Efeito Miller, 509-511 Blackman, 663-664 push-pull classe AB, 381-384
Efeito Zener, 47 resistência de saída (Ro), 367-369 Estágios de saída CMOS, 387-391
coeficiente de temperatura, 47 Espelhos de corrente, 154-156, 229-232, DC, 387-388
Efeitos de canal curto, 194-195, 508 298-299, 360-371 FC, 388-391
Emissor comum com degeneração de bipolar básico, 154-156, 298-299, inversor, 387-389
emissor (EC-DE), 160-164, 542-546 360-362 Estágios diferenciais CMOS, veja pares
análise da CTCA, 542-546 “cascode”, 364-367 Fonte acoplada
ganho de tensão sem carga (aoc), 162- com auxiliador de beta, 361-362 Estágios push-pull, 380-384
164 de grande excursão, 365-367 classe AB, 381-384
regra prática, 162-164 de Widlar, 369-371 classe B, 380-382
Entrada de modo comum (vic), 349-350 de Wilson, 366-369 corrente quiescente, 382-383
Entrada de modo diferencial (vid), 349- MOS básico, 229-232, 298-299, 363- DC, 387-388
350 364 em operação de realimentação
Equação de difusão, 41 ressonância, 369-371 negativa, 612-615
Equação do diodo, 42-43 Sooch, 365-367
Equação do diodo pn, 39-46 FC, 388-128
Espelhos de corrente “cascode”, 364- Estrutura física de diodos, 29-31, 563-565
Equações de controle de carga, 560-564, 366
565-570 circuito integrado, 29-31
Espelhos de corrente de grande de barreira Schottky, 563-565
em diodos, 560-564 excursão, 365-367
em TBJs, 565-570 Estrutura física de MOSFETs, 195-198
Espelhos de corrente MOS, 229-232,
Equilíbrio cc, 371-373 complementar MOS (CMOS), 196-
298-299,363-367
Equivalente “brickwall” para o ruído 198
básico, 229-232, 363-364, 298-299
1/f, 703 MOSFET canal n, 195-197
“cascode”, 364-367
Equivalente de Norton, 80-81 Estrutura física de TBJs, 99-104, 569-
de grande excursão, 365-367
Equivalente de Thévenin, 5-6 571
Sooch, 365-367
Erro, 361-362, 367-368, 602-606 npn, 99-101
Espelhos de correntes bipolares, 154-
amplificador de, 602-603 pnp lateral, 102-103
156, 298-299, 360-362, 364-366
fase (␧␾), 479 pnp vertical, 102-103
aspectos básicos, 154-156, 298-299,
módulo (␧m), 479 360-362 poço, 455-457
sinal de (s␧), 602-603, 605-606 “cascode”, 364-366 Schottky-Clamped, 569-571
sistemático (␧), 361-362, 367-368 substrato pnp, 102-103
com auxiliador de beta, 361-362
Erro de fase (␧␾), 479 Estruturas do TBJ, 99-104
de Widlar, 369-371
Erro de módulo (␧m), 479 Excursão da tensão de saída (OVS), 295-
do Wilson, 366-369
Erro sistemático (␧), 361-362, 367-368 296, 426
ressonância, 369-371
Especificações de MOSFETs em altas do AOP CMOS “cascode” dobrado,
Estabilidade em circuitos de
frequências, 506-510 437-438
realimentação negativa, 667-677
frequência de transição (fT), 506-508 do AOP CMOS de dois estágios, 429-
correspondência inclinação-fase, 672
fT como uma função de ID, 508 430
função de discrepância (D, 667-669
fT como uma função de VOV, 508 do AOP ␮A741, 426
localização dos pólos como uma
ganho de corrente, 506-507 Exemplo clássico de realimentação
função de ␤, 672-675
Especificações de TBJs em altas negativa, 606-608
margem de fase (␾m), 669-671
frequências, 500-503 Exemplo de único transistor de circuito
margem de ganho, 740-741
frequência de transição (fT), 500-501 de realimentação negativa, 608-609
fT como uma função de IC, 502-503 medições com PSpice, 675-677
ganho de corrente, 500-501 oscilação como uma função de (␾m),
produto ganho-faixa de passagem, 501 675-676 F
Espectro de ruído, 696-699 repique como uma função de(␾m), Faixa de passagem, 615-618
corrente de ruído (in), 697-699 675-676 de malha aberta (fb), 615-616
densidades de potência de ruído (en2, resposta em frequência como uma de malha fechada (fB), 615-616
in2), 696-697 função de ␤, 672-675 efeito da realimentação em, 615-618
densidades espectrais (en, in), 697-699 resposta transitória como uma função Faixa de tensão de entrada (IVR), 421,
frequências de canto (fce, fci), 696-698 de ␤, 672-675 429-430, 437-438, 471-474
ruído 1/f, 696-698 respostas para ␾m ⫽ 60°, 674-676 do AOP CMOS “cascode” dobrado,
ruído branco, 696-698 técnicas de injeção, 675-677 437-438
Índice 731
do AOP CMOS de dois estágios, 429- G intrínseco, (aintrínseco), 297-298, 308,

430 Ganho de baixa frequência (a0), 511- 322-323
do AOP ␮A741, 421 514, 516, 526, 532-533 porta-para-dreno, 251-254, 318-320
expandida, 471-474 Ganho de corrente, 102-103, 109-114, porta-para-fonte, 251-254, 318-320
Fanout, 571-572 119, 122-123, 133-135, 141-142, 144, sem carga (aoc), veja Ganho sem carga
Fator de realimentação, 602-603, 660- 500-502 (aoc)
662 ativo reverso (␤R), 119 sinal-para-fonte (global), 156, 255-
de duas portas (b), 602-603 de base comum para grandes sinais 256, 627, 643
de razão de retorno (␤), 660-662 (␣F), 122-123 Ganho intrínseco (aintrínseco), 297-298,
Fonte comum com degeneração de fonte de base comum para pequenos sinais 308, 322-323
(FC-DF), 260-263 (␣0), 144 de um MOSFET, 322-323
regra prática, 262-263 de emissor comum para grandes sinais de um TBJ, 297-298, 308
Fonte de corrente ressonante, 369-371 (␤F), 102-103, 109-114, 122-123 Ganho sem carga (aoc), 156-164, 167-
Fontes de alimentação cc, 75-81 de emissor comum para pequenos 168, 255-265, 275, 308-313, 321-327,
Fontes/sumidouros de corrente, 147-148, sinais (␤0), 141-142 332-335, 374-376, 426-429, 437-438
336-339 dependência da frequência, 500-502 em “cascode” bipolar, 332
“cascode”, 336-339 em saturação (␤sat), 133-135 em “cascode” MOS, 334-335
TBJ como, 147-148 Ganho de corrente base comum (␣F), em amplificadores BC, 311-313
Fórmula de impedância de Blackman, 122-123 em amplificadores CC, 167-168, 310-
661-664 Ganho de corrente de pequenos sinais, 311
para o espelho de corrente de Wilson, 141-142, 144 em amplificadores DC, 264-265, 324
663-664 base comum (␣0), 144 em amplificadores EC, 156-164, 308
para o TBJ com polarização via emissor comum (␤0), 141-142 em amplificadores FC, 255-263, 321-
resistor de realimentação, 662-664 Ganho de corrente direto (␤F), 102-103, 323
Fototransistor, 109-110 109-114 em amplificadores PC, 268-269, 326-
Frequência complexa (s), 582-583 dependência em relação a IC, 114-115 327
Frequência de corte, 512-513, 703 dependência em relação a T, 114-115 em AOP CMOS “cascode” dobrado,
Frequência de cruzamento (fx), 669-671 expressão para, 110-111, 114 437-438
Ganho de corrente emissor comum (␤F), em AOPs ␮A741, 426
Frequência de meia potência, 512-513
102-103 em AOPs MOS de dois canais, 427-
Frequência de pólo (␻p), 582-583
dependência em relação a IC e T, 114- 429
Frequência de transição (fT), 500-501,
115 em inversores CMOS, 275
506-508, (ft), 551
Ganho de malha, 603-604, 650-662 em pares diferencias ativamente
em AOPs (ft), 551
comparação entre T e L, 650-652 carregados, 374-376
em MOSFETs (fT), 506-508
duas portas (L), 603-604 Geração térmica, 45-46
em TBJs (fT, 500-501
gráfico de frequência, 669-670 Geradores de funções lineares por
fT como uma função de IC, 502-503
gráficos do PSpice, 675-677 partes, 14-16
fT como uma função de ID, 508
razão de retorno (T), 650-662 Gilbert, B. 463-464
fT como uma função de VOV, 508
visualização gráfica de T, 669-671 Grampeadores de tensão, 12-14
Frequência de zero (␻0, ␻z), 516, 520- simétricos, 75-76
Ganho de malha aberta (a), 603-604
521, 524, 529-534, 582-583, 688-690 Ganho de malha da razão de retorno, usando diodos Zener, 72-76
em amplificadores EC/FC, 516 veja Razão de retorno (T) Grandes sinais, 63
em AOPs CMOS de dois estágios, Ganho de malha de duas portas (L),
688-690 603-604
em pares diferenciais ativamente H
comparação entre L e T, 650-652
carregados, 524 Histerese em comparadores de tensão,
Ganho de malha fechada (A), 603-604
em pares emissor acoplado, 520-521 443-446
ideal (Aideal), 604-605
em seguidores de tensão, 529-534 Ganho de modo comum (acm), 349-350,
Frequências de canto (fce, fci), 512-513, 353-355, 519-523 I
696-698 como uma função da frequência, 519- Identificação do tipo e da topologia de
em amplificadores (fp), 512-513 523 realimentação, 648-650
em ruído de CIs (fce, fci), 696-698 efeito de descasamentos, 353-355 Implantação iônica, 195-196
Fronteira de condução (EOC), 132 Ganho de modo diferencial (adm), 349- Implante de interrupção de canal, 572
Fronteira de corte (EOC), 569-570 350, 373-376 Impurezas, 25-26
Fronteira de saturação (EOS), 132-134, Ganho de passagem (aft), 651-652 Injeção de baixo nível, 39
212 Ganho de tensão, 156 Injeção de carga, 481-483
Função de discrepância (D), 667-669 da configuração BC, 173 compensação via transistor “falso”,
como uma função da margem de fase, da configuração CC, 166-172 482-483
669-671 da configuração EC, 156-161 Injeções de alto nível, 51-52
Função de transferência, 582-584 da configuração EC-DE, 160-164 Injeções de tensão, 664-668
732 Índice
Injeções de tensão/corrente sucessivas, Largura de base, 105-106, 110-111, 117- Modelos de MOSFETs, 223-224, 232-
664-668 118, 300-302 235, 248-250, 317, 504-508, 700-701
injeção única, 666-668 efetiva, 105-106 altas frequências, 504-508
usando o PSpice, 665-668 modulação de, 117-118 grandes sinais, 223-224, 232-235
Integradores a capacitor chaveado, 475- revisão, 300-302 pequenos sinais, 248-250, 317
477 Largura de depleção (Xd), 34-38 ruído, 700-701
erro de fase (␧␾), 479 em equilíbrio, 34-35 Modelos de pequenos sinais, 64-66, 141-
erro de módulo (␧m), 479 sob polarização externa, 37-38 143, 173-175, 248-250, 301-303, 317
formas de onda, 478 Lei da junção, 39 diodos, 64-67
função de transferência, 475-477 Lei de ação das massas, 25-26 MOSFETs, 248-250, 317
inversor, 475-480, 483 Limiar nativo, 203-204 TBJs, 141-143, 173-175, 301-303
não inversor, 483 Limitador, 13-14 Modelos de ruído de MOSFET, 700-701
não sensíveis a capacitâncias Linhas balanceadas, 466-467 Modelos de ruído para dispositivos
parasitas, 483 Lugar das raízes, 672-675 semicondutores, 699-701
Integradores não sensíveis a diodo, 699-701
capacitâncias parasitas, 483 MOSFET, 701
M
Intervalo de condução (TON), 78 TBJ, 700-701
Macromodelos, 427, 441-443, 484-485 Modelos de TBJ, 120-132, 141-143,
Inversão, 199-200
LM33a, 440-442 173-175, 301-303, 498-499, 700-701
fraca, 200, 226-227
␮A741,427 alta frequência, 500-503
início da forte, 201
Inversão da polaridade do ganho, 516 Macrotransistor, 458 grandes sinais, 120-125
Inversor lógico, 136-138, 244-246, 270- Margem de fase (␾m), 669-671 pequenos sinais, 141-143, 173-175,
272 traçando usando o PSpice, 675-677 301-303
bipolar,136-138 Margens de ruído, 244-246, 271-274 ruído, 700-701
CMOS, 270-272 Medições da razão de retorno, 666-668 Modelos do SPICE, 80-83, 176-178,
MOS, 244-246 via injeção única, 666-668 276-278
Inversor MOSFET, 244-246 via injeções sucessivas, 666-667 diodos, 80-83
margens de ruído, 244-246 Métodos de injeção, 664-668 macromodelos, 484-485
Inversor TBJ, 138 aproximação de injeção única, 666- MOSFETs, 276-278
Inversor/amplificador CMOS, 269-276 668 TBJs, 176-178
amplificador, 275-276 Middlebrook, R. D. 664 Modelos em altas frequências de
CTT, 269-271 Mobilidade (␮), 27-28 MOSFETs, 504-508
inversor, 270-272 cálculo, 29-31 Modo ativo direto para TBJs, 105-107,
inversor como estágio de saída, 387- dependência da temperatura, 29 112-114
389 Modelo de diodo incremental, 64 Modo ativo reverso (RA). 119-120
margens de ruído do inversor, 271- Modelo de ruído de TBJ, 700-701 ganho de corrente RA (␤R), 119
274 Modelo de TBJ para pequenos sinais, Modulação de amplitude, 16-17
resposta transitória, 571-581 141-143, 173-175, 301-303 Modulação do comprimento do canal,
Isolação dielétrica, 102-103 com resistências de corpo, 302-303 212-213, 314-316
Isolamento de junção, 100-103 modelo T, 173-175 parâmetro (␭), 212-213, 314-316
Modelo do TBJ de altas frequências, processo (␭⬘), 315-316
500-503 “Moldagem” da onda, 15-16
J Modelo do TBJ para grandes sinais, MOSFET canal p, 219-224
Junção abrupta, 37-38 120-125 MOSFET como uma chave, 244-245
Junção com dopagem graduada, 37-38 em corte, 120-121 MOSFETs, 193-278
Junção metalúrgica, 32-33 em saturação, 121-125 amplificador/chave, 239-247
Junção pn, 31-48 na região ativa direta, 121-122, 124- amplificadores de tensão, 254-264
em equilíbrio, 31-37 125 características de ruído, 700-701
em polarização direta, 48-53 Modelo ␲ para o TBJ, 141-142 características do canal n, 207-217
em polarização inversa, 45-48 Modelo T para o TBJ, 173-175 características i-v, 216-227
Junção pn inversamente polarizada, Modelos de diodos, 55-57, 64, 699-701 em circuitos resistivos, 227-239
45-48 de grande sinais, 55-57 estrutura física, 195-198
Junção unilateral, 43-44 de pequenos sinais, 64 fabricação, 195-198
ruído, 699-701 inversor/amplificador CMOS, 269-
L Modelos de grandes sinais, 55-56, 64- 276
Lambda (␭) em cálculos cc, 314-316 65, 120-125, 127-128, 223-224, 232- modelos, 223-224, 232-235, 248-250,
Largura de banda equivalente de ruído 235 317, 504-508, 701
(NEB), 702-703 diodos, 55-56, 64-65 modelos do SPICE, 276-278
ruído 1/f, 703 MOSFETs, 223-224, 232-235 operação em altas frequências, 503-
ruído branco, 702 TBJs, 120-125, 127-128 508
Índice 733
operação em grandes sinais, 227-239 OTAs, 460-464 Pares diferenciais MOS, veja pares fonte
operação em pequenos sinais, 246-255 distorção em, 462-464 acoplada
polarização, 231-238 ganho de transcondutância, 461-462 Pares emissor acoplado (EAc), 297-299,
regiões de operação, 207-215 técnicas de pré-distorção em, 462-464 341-348, 356-358, 370-380, 519-524,
revisão, 314-320 Óxido de campo, 197-198 707-708
seguidor de corrente, 267-269 Óxido de silício (SiO2), 195-196 análise intuitiva, 347-348
seguidores de tensão, 263-267 capacitância por unidade de área (Cox), ativamente carregados, 370-380
símbolos de circuito, 204-206 198-199 características de transferência, 342-
tensão de limiar (Vt), 197-209 largura de (tox), 195-196 344, 371-373
MOSFETs complementares (CMOS), “cascode” dobrado, 379-380
196-198 P CMRR em, 350-356, 376-378, 519-
MOSFETs conectados como diodo, 216- 524
Par de realimentação, 643-647
218, 227-230 corrente de offset de entrada, 358
simulações do PSpice, 645-646
MOSFETs tipo depleção, 204-205, 223- corrente de polarização de entrada,
Parâmetro de transcondutância, 210-211
225 358
do dispositivo(k), 210-211
MOSFETs tipo enriquecimento, 204-205 ganho de tensão, 350-352, 373-375
de processo (k⬘), 210-211
Multiplicador de quatro quadrantes, resposta em frequência, 519-524
Parâmetro de transcondutância de ruído em, 707-708
463-464
processo (k’), 210-211 tensão de offset de entrada, 356-358,
Multiplicadores, 17-19, 463-466
Parâmetro de transcondutância do 378-379
multiplicadores de tensão de diodo,
dispositivo (k), 210-211 Pares fonte acoplada (FAc), 298-301,
17-19
dependência da temperatura, 226 343-350, 352-354, 358-360, 370-380,
transcondutância variável, 463-466
Parâmetros de MOSFET de pequenos 519-524, 705-707
Multiplicadores de tensão, 17-19
sinais, 247-250, 318-321 análise intuitiva, 348-350
Multiplicadores de transcondutância
resistência de dreno (ro), 247-248 ativamente carregados, 370-380, 522-
variável, 463-466
tabulação, 249-250 524
célula de Gilbert, 463-464
transcondutância (gm), 247-248 características de transferência, 344-
como um detector de fase, 464
transcondutância de corpo (gmb), 317 347, 371-373
como um modulador/detector, 464
Parâmetros de TBJ de pequenos sinais, “cascode” dobrado, 379-380
de quatro quadrantes, 463-464
139-143 CMRR em, 352-356, 522-523
ganho de corrente base comum (␣0), ganho de tensão, 345-347, 373-376
O 144 resposta em frequência, 519-524
Ondulação, 76-81 ganho de corrente emissor comum ruído em, 705-707
Operação básica do TBJ, 103-115 (␤0), 141-142 tensão de offset de entrada, 358-360,
aplicação como booster de corrente, resistência base-coletor (r␮), 301-302 378-379
112-113 resistência base-emissor (r␲), 139-140 Passagem de clock, 482-483
componentes da corrente de base, resistência de coletor (ro), 139-140 Pequenos sinais, 60-62
108-113 resistência de emissor (re), 144 Perímetro da parede lateral (Pd, Ps),
corrente de coletor, 106-108 tabulação, 142-143 573-575
dependência de ␤F em relação a IC e T, transcondutância (gm, 139-140 Permissividade, 32-33, 198-199
114-115 Pares diferenciais, 298-301, 340-361, do óxido de silício (␧ox), 198-199
ganho de corrente direto (␤F), 109-113 370-380, 519-524, 705-708 do silício (␧si), 32-33
modo ativo direto, 105-108 ativamente carregados, 370-380 Polarização com alimentação dupla,
operação do TBJ pnp, 112-114 CMRR, 349-356 231-236
Operação em pequenos sinais, 62-64, resposta em frequência, 519-524 Polarização com alimentação única,
138-143, 246-250 ruído em, 705-708 150-154, 235-239
diodo, 62-66 tensão/corrente de offset de entrada, de FETs, 235-239
MOSFET, 246-250 356-361 de TBJs, 150-154
TBJ, 138-143 Pares diferenciais ativamente Polarização de MOSFETs, 231-239,
Operação na região de ruptura, 68-76 carregados, 370-380, 705-707 259-261
diodo Zener como um grampeador de “cascode” dobrado, 379-380 via resistor de realimentação, 259-261
tensão, 72-76 curvas de transferência de tensão, Polarização de MOSFETs utilizando
diodo Zener como uma referência de 371-373 resistências, 231-239
tensão, 69-72 ganho de modo diferencial, 373-376 esquemas com alimentação dupla,
regulação de linha/carga, 70-71 razão de rejeição de modo comum, 231-236
usando AOPs, 71-72, 74-76 376-378 esquemas com alimentação única,
Operação na região sublimiar, 226-227 ruído em, 705-707 235-239
características iD-vDS, 226-227 tensão de offset de entrada, 378-380 Polarização de TBJs, 148-156
Oscilação, 672-676 Pares diferenciais bipolares, veja pares regra do 1/3-1/3-1/3, 151
como uma função de (␾m), 675-676 emissor acoplado (EAc) via IB, 149-150
734 Índice
via IE, 150-152 Processo autoalinhado, 197-198, 203 Rede de realimentação de modo comum
via resistor de alimentação, 153-154 Processo planar, 99-103 (CMFN), 468-471
via VBE, 154-155 Produto ganho-faixa de passagem CMOS, 468-471
Polarização via resistor de (GBP), 552, 616 baseada em resistor, 468-470
realimentação, 153-154, 259-261, 636- Propriedades de ruído, 695-697 Rede de realimentação unilateral, 651
638, 654-655, 662-664 soma, 696-697 Rede somadora (⌺), 602-603
amplificador FC, 259-261 valores rms (En, In, 695-697 Referências de corrente, 446-453
análise da razão de retorno, 654-655 Proteção contra sobrecarga, 385-387 baseadas em desequilíbrio, 449-450
análise de via fórmula de impedância Push-Pull Classe AB, 381-384 baseadas em fontes de alimentação,
de Blackman, 662-664 Push-Pull Classe B, 380-382 446-448
como um topologia paralelo-paralelo, baseadas em VBE e VGS, 447-449
636-638 Q circuitos de inicialização, 452-453
polarização de TBJ, 153-154 dependência da alimentação, 450-451
Quadruplicador de tensão, 18-19
Polisilício, 197-198 Referências de corrente/tensão, 446-457
Quantidade de realimentação, 604-605
Pólo dominante, 551-555, 559-560 corrente, 446-453
compensação, 675-683 tensão, 452-457
em amplificadores de realimentação R Referências de tensão, 69-73, 452-457
de corrente, 559-560 Rastreamento, 294-295 de banda proibida, 452-457
em AOPs, 551-555 Razão de aspecto, 210-211 usando AOPs, 71-72
Ponte de diodos, 9-10, 73-76 Razão de rejeição de modo comum usando diodos diretamente
Ponto de estrangulamento, 210-211 (CMRR), 349-356, 376-378, 519-524 polarizados, 72-73
Ponto quiescente (Q), 60-62, 138-140, dependência da frequência, 519-524
usando diodos Zener, 69-72
228-230, 246-248 efeito de descasamentos na, 353-356
Referências de tensão de banda proibida,
em diodos, 60-62 em pares diferenciais ativamente
452-457
em MOSFETs, 228-230, 246-248 carregados, 376-378
bipolar, 452-456
em TBJs, 138-140 em pares EAc, 350-353
célula de Brokaw, 453-454
Porta AND, 12-13 em pares FAc, 352-354
CMOS, 455-457
Porta inferior, 207-209 terminação dupla, 350-354
curvatura, 455-456
Porta OR, 11-12 terminação única, 350-354
Região ativa direta, 101, 121-122
Portadores de carga majoritários, 26-27 Razão de retorno (T), 649-668
modelos de TBJ em, 121-125
Portadores de carga minoritários, 26-27 AOP não inversor, 652-654
Região de cargas espaciais (RCE),
Portas CMOS, 273-274 comparação com L, 650-652
de um amplificador inversor CMOS, 31, 104-108. Veja também Região de
resposta transitória, 571-581
657-661 depleção
Portas de transmissão, 480-482
de um circuito TBJ generalizado, 656- em junções pn, 31
Portas lógicas, 11-13, 244-246, 269-274,
571-581 658 em TBJs, 104-108
inversor CMOS, 269-274 de uma fonte dependente, 649-650 Região de corte, 120-121
inversor MOS, 244-246 exemplos de cálculo, 652-661 Região de depleção, 31
margens de ruído, 244-246, 271-274 medições com o PSpice, 666-668 Região de saturação, 122-125, 132-134,
portas CMOS, 273-274 polarização via resistor de 212, 222-224, 568-570
portas de diodos, 11-13 realimentação, 654-655 ganho de corrente do TBJ (␤sat) in,
resposta transitória, 571-581 Razão de retorno do circuito 132-134
Portas NAND, 273-274 generalizado do TBJ, 655-658 modelo do MOSFET em, 222-224
Portas NOR, 273-274 Realimentação negativa, 600-668 modelo do TBJ em, 122-125
Potenciais de equilíbrio (␾0, ␾n, ␾p), 33- análise da razão de retorno, 649-662 TBJ durante transitórios, 568-570
35, 198-200 aspectos básicos, 602-609 Região de triodo, 207-211
Potenciais de Fermi (␾n, ␾p), 33-34, configurações práticas e efeito de resistência do canal em, 210-211
198-199 carga, 625-648 Região ôhmica, 210-211
Potencial eletrostático (␾n, ␾p), 33-34 efeito na distorção, 609-612 resistência (rDS), 210-211
Potencial interno (␾0), 33-35, 198-199 efeito na faixa de passagem, 615-618 Regiões de operação do MOSFET, 207-
Potencial superficial, 199-200 efeito no ruído, 611-615 218
Princípio da superposição, 65 fórmula de impedância de Blackman, encontrando o ponto de operação,
Procedimento de análise ca, 157-158, 661-665 214-215
255-257 métodos de injeção, 664-668 modo diodo, 216-218
para MOSFETs, 255-257 topologias, 617-626 ponto de estrangulamento, 210-212
para TBJs, 157-158 Realimentação negativa em AOPs, 20 saturação, 212-214
Procedimento de análise cc, 157-158, Realimentação positiva, 443-444 triodo, 207-211
255-257 Receptores, 25-26 Regiões de operação do TBJ, 120-132
para MOSFETs, 255-257 Rede cristalina, 23-24 ativa direta, 121-122
para TBJs, 157-158 Rede de realimentação bilateral, 651 ativa reversa, 119
Índice 735
corte, 120-121 Resistências de TBJ para pequenos Resposta transitória de comparadores de

encontrando a região de operação, sinais, 139-146, 300-306 tensão, 581-583
126-131 base-coletor (r␮), 300-302 atraso de propagação (tp), 581-583
modo diodo, 131-132 base-emissor (r␲), 139-140 simulações do PSpice, 581-583
saturação, 122-123 de coletor (ro), 139-140 ultrapassagem (VOV), 581-583
Regiões neutras, 32-33 de emissor (re), 144 Resposta transitória de portas CMOS,
Regra do AOP, 20 olhando para a base (Rb), 143-144, 571-581
Regras práticas, 45-50, 106-110, 115- 303-305 atrasos de propagação (tPHL, tPLH), 571-
116, 162-163, 226, 262-263, 578-579 olhando para o coletor (Rc), 145-146, 572, 576-581
dos 18-mV, 49, 115-116 305-306 cálculos manuais, 576-581
dos 60-mV, 49, 115-116 olhando para o emissor (Re), 144-145,
dissipação de potência, 580-581
ganho de ED-DE, 162-163 305
formas de onda, 576-577
ganho do FC-DF, 262-263 tabulação, 143-144, 303
visualização, 147 via PSpice, 572-577
TC (Is), 106-108 Resposta transitória em AOPs, 554-560
TC(ICB0), 109-110 Resistências do tipo série (Ri, Ro), 617-
624, 661-664 limitação por slew-rate (SR), 556-559
TC(IR), 45-46
via fórmula de Blackman, 661-664 para pequenos sinais, 554-558
TC(VBE), 115-116
Resistor pull-up, 440-441 realimentação de corrente, 559-560
TC(VD), 50
Resposta em frequência de realimentação de tensão, 554-559
TC(Vt), 226
TC(VZ), 47-48 amplificadores “cascode”, 546-551 simulações do PSpice, 557-559
variação da corrente por década, 49, bipolares, 546-549 Respostas em frequência e transitório,
106-108 MOS, 548-551 495-583
variação da corrente por oitava, 49, simulações do PSpice, 548-549, 551 amplificadores “cascode”, 546-551
106-108 Resposta em frequência de amplificadores EC/FC, 509-518
Regulação de carga, 70-71 amplificadores EC/FC, 509-519, 537- AOPs, 551-560
540 comparadores de tensão, 581-583
Regulação de linha, 70-71
análise mais precisa, 515-518 constante de tempo de circuito aberto
Relações de Einstein, 29
análise via CTCA, 537-540 (CTCA), 536-545
Repique, 672-676
aproximação de Miller, 511-515 modelo de TBJ em altas frequências,
como uma função de (␾m), 675-676
efeito Miller, 509-511
Repique do ganho (GP), 675-676 495-503
equivalente do MOS, 509-510
Resistência base-coletor (r␮), 300-302 modelos de MOSFET em altas
equivalente do TBJ, 509-510
Resistência controlada por corrente, frequências, 503-508
frequência de zero (␻0), 516
65-69 pares diferenciais, 519-524
modelo de amplificador geral EC/FC,
Resistência de corpo da base (rb), 302- portas CMOS, 571-581
509-510
303 simulações do PSpice, 518 seguidores de tensão/corrente
Resistência de diodo para pequenos Resposta em frequência de AOPs, 551- bipolares, 525-531
sinais (rd), 63 555 seguidores de tensão/corrente MOS,
Resistência dinâmica de um diodo, 56, AOP ␮A741, 552-554 531-537
63 “cascode” dobrado CMOS, 554-555 transitórios de chaveamento de
em polarização direta (rd), 63 CMOS de dois estágios, 554 diodos, 560-565
em ruptura (rz), 56 frequência de transição (ft), 551 transitórios de chaveamento em TBJs,
Resistência do tipo paralelo (Ri, Ro), pólo dominante, 551-555 564-571
617-624, 661-664 produto ganho-faixa de passagem Restaurador cc, 16-17
via fórmula de Blackman, 661-664 (GBP), 552 Retificadores, 9-12, 22-22, 75-81
Resistências de corpo, 51-53, 302-303 Resposta em frequência de buffers MOS, de meia onda, 9-10, 75-79
junção pn (rS), 51-53 531-537 de onda completa, 9-12, 79-81
TBJ (rb, rc, rex), 302-303 de corrente, 535-537
Resistências de malha fechada (Ri, Ro), usando AOPs, 22-23
de tensão, 531-535
617-624, 661-664 Retificadores de meia onda, 9-10, 75-79
simulações do PSpice, 535
via fórmula de Blackman, 661-664 Retificadores de onda completa, 9-12,
Resposta em frequência de pares
Resistências de MOSFET para pequenos 79-81
diferenciais, 519-524
sinais, 247-248, 251-255, 319-321 ativamente carregados, 522-524 usando AOPs, 22-23
olhando para a fonte (Rs), 252-255, com carga resistiva, 519-523 Ruído, 244-246, 611-615, 695-709
319-320 simulações do PSpice, 521-524 dinâmica, 701-703
olhando para a porta (Rg), 251-253 Resposta em frequência de seguidores efeito da realimentação em, 611-615
olhando para o dreno (Rd), 252-255, bipolares, 525-531 em pares diferenciais, 705-708
320-321 corrente, 529-531 espectro, 696-699
resistência de dreno (ro), 247-248 simulações do PSpice, 528-529 exemplo de circuito de AOP, 703-706
tabulação, 252-254, 318-319 tensão, 525-529 margens de, 244-246
736 Índice
modelos para dispositivos Seguidores (buffers) de tensão, 21, 166- Tempo de recombinação médio (␶n, ␶p,
semicondutores, 699-701 172, 263-266, 525-529, 531-535 ␶F), 41, 560
propriedades, 695-697 análise da CTCA, 540-543 Tempo de trânsito (␶T, ␶F), 497-498, 560
simulações do PSpice, 708-709 AOPs como, 21 Tempo de trânsito médio (␶T, ␶F), 497-
tipos, 698-700 bipolares, 166-172, 525-529 498, 560
Ruído branco, 696-698, 702-703 MOS, 263-266, 531-535 Tempo de vida médio (␶BF), 565
largura de banda equivalente de Seguidores MOS, 263-269 Tempos de vida médios (␶n, ␶p), 41, 108-
(NEB), 702-703 dreno comum (DC), 263-266 109, 560
piso de, 697-698 FC como um amplificador de tensão, Tensão de banda plana, 199-200
Ruído de explosão (burst), 699-700 268-269 Tensão de banda proibida (Vg0), 24-25,
porta comum (PC), 267-269 50, 454
Ruído de AOP, 703-706
Seleção de capacitância, 66-67, 164-165, Tensão de limiar (Vt), 197-209, 226
Ruído de circuito integrado, 696-698
262-264 dependência da polarização de corpo,
Ruído de contato, 699-700
Semicondutores, 22-30 205-209
Ruído de corrente (in), 697-699 Separação de pólos, 679-680 dependência da temperatura, 226
Ruído de Johnson, 698-699 Simulação de ruído no SPICE, 708-709 efeito de corpo, 205-209
Ruído de par diferencial, 705-708 Sinais com terminação única, 350 Tensão de offset de entrada (VOS), 356-
bipolar, 707-708 Sinais de terminação dupla, 350 361, 378-380
CMOS, 705-707 Sinal de realimentação (sf), 602-603, em pares diferenciais ativamente
Ruído de pipoca, 698-699 605-606 carregados, 378-380
Ruído de ruptura, 699-700 Sinal de retorno (sr), 650, 664-665 em pares EAc, 356-358
Ruído de saída rms total (Eno), 702 Sinal para frente (sf), 664-665 em pares FAc, 358-360
Ruído de tensão (en), 697-699 Sinal total, 61-62, 135-136, 242-243 sistemática, 379
Ruído em circuitos de AOPs, 703-704 Sistema de realimentação de três pólos, variação com a temperatura, 360-361
Ruído em pares diferenciais, 705-708 671, 679-683 Tensão de pico inversa (PIV), 79-81
bipolares, 707-708 compensação Miller, 679-683 Tensão de ruptura (BV), 46-48, 119-120
CMOS, 705-707 compensação via capacitância em dependência da temperatura, 47-48
Ruído em pares EAc, 707-708 paralelo, 677-679 em TBJs, 119-120
Ruído em pares FAc, 705-707 lugar das raízes, 672-675 ruptura avalanche, 47-48
Ruído flicker, 699-700 respostas ca, 671-672 ruptura Zener, 46-47
Ruído rosa, 699-700 respostas transitórias, 672-674 Tensão de teste, 143-146, 175-176, 252-
Ruído térmico, 698-699 Slew-rate (SR), 556-559 254
Ruído um sobre éfe (1/f), 696-700, 703 expressão alternativa para, 558-559 Tensão térmica (VT), 24-25
equivalente “brickwall” para, 703 simulações do PSpice, 557-559 coeficiente térmico, 452-453
Ruptura avalanche, 47-48 Sobretensão de condução (VOV), 207- Teorema de Gauss, 2-3, 32-33
Ruptura inversa, 46-48, 119-120 209, 581-583 Tipos de MOSFETs, 204-206
em diodos, 46-48 em comparadores de tensão, 581-583 símbolos de circuito, 205-206
em TBJs, 119-120 em MOSFETs, 207-209 Tipos de ruído, 698-700
Sooch, N. S., 366-367 1/f, 699-700
S Substrato, 99-100 burst, 699-700
Saída de modo comum (voc), 468-469 TBJ pnp, 102-103 de contato, 699-700
Saída de modo diferencial (vod), 468-469 Superdiodo, 59-61 de Johnson, 698-699
Seguidor de emissão, veja Configuração Sziklai, G. C., 329-330 flicker, 699-700
coletor comum (CC) pipoca, 698-699
Seguidor de fonte, veja Configuração T rosa, 699-700
dreno comum Tabela periódica, 23-24 térmico, 698-699
Seguidor de tensão, veja Seguidores TBJ como um amplificador, 134-137 Topologia de realimentação paralelo-
(buffers) de tensão CTT, 136-137 paralelo, 621-622, 624-625, 633-638
circuito equivalente, 311, 325 formas de onda, 136-137 identificação, 648-650
Seguidores, 166-172, 263-269 TBJ conectado como diodo, 131 prática, 633-638
Seguidores bipolares, 166-177 TBJ pnp lateral, 102-103 procedimento de análise, 635
base comum (BC), 171-173 TBJ pnp vertical, 102-103 sem carga, 621-622
BC como um amplificador de tensão, TBJs de poço, 455-457 TBJ com polarização via resistor de
173 TBJs grampeados Schottky, 569-571 realimentação, 636-638
coletor comum (CC), 166-172 TBJs pnp, 102-103, 455-456 tripla realimentação, 635-637
simulações do PSpice, 174-177 poço, 455-456 usando AOPs, 624-625, 633-635
Seguidores de corrente, 171-173, 267- Técnicas de autozeramento, 480-481 Topologia de realimentação paralelo-
269, 529-531, 535-537 Tempo de armazenamento (tS), 562-563 série, 619-621, 625-626, 641-650
bipolar, 171-173, 529-531 em diodos, 562-563 ganho global, 643
MOS, 267-268, 535-537 em TBJs, 568-570 identificação, 648-650
Índice 737
par de realimentação, 643-647 Transcondutores de entrada diferencial, Transitórios de chaveamento do TBJ,

prática, 641-649 460-464 564-571
procedimento de análise, 643-644 distorção, 462-464 equações de controle de carga, 565-
sem carga, 619-621 ganho de transcondutância, 461-462 570
simulação do PSpice, 645-646 técnicas de pré-distorção, 462-464 formas de onda, 566, 571
usando AOPs, 625-626, 641-643 Transformação de resistência, 142-147, região ativa, 567-568
Topologia de realimentação série- 252-254, 313-314, 326 região de corte, 567
paralelo, 618-620, 623-633, 648-650 por MOSFETs, 252-254, 326 região de recuperação, 569-570
ganho global, 627-628 por TBJs, 142-147, 313-314 região de saturação, 568-570
identificação, 648-650 Transformadores, 79-81 Schottky-Clamped, 569-571
prática, 626-633 de derivação central, 79-80 simulações do PSpice, 565-571
procedimento de análise, 627-629 Transformadores de derivação central, tempo de armazenamento (ts), 568-
seguidor de emissor, 631-633 79-80 570
sem carga, 618-620 Transistor bipolar de junção (TBJ), 99- tempo de trânsito médio (␶F), 565
simulações do PSpice, 630-631 178, 301-315, 495-503, 700-701 tempo de vida médio (␶BF), 565
tripla realimentação, 628-631 amplificador/chave, 132-138 Transmissão de sinal para frente, 650
usando AOPs, 623-628 amplificadores de tensão, 155-165 Transmissão de sinal para trás, 650
Topologia de realimentação série-série, características de ruído, 700-701 Transportador de corrente, 458
621-626, 637-641, 648-650 características i-v, 114-120 Tripla realimentação, 628-631, 635-637
conversor VI de único transistor, 639- estrutura física, 99-104 paralelo-paralelo, 635-637
641 fabricação, 99-101 série-paralelo, 628-631
identificação, 648-650 inversor, 136-138 simulações do PSpice, 630-631
prática, 637-641 modelos, 120-132, 141-143, 301-303,
procedimento de análise, 639-640 498-499, 700-701 U
sem carga, 621-623 modelos do PSpice, 176-178 Ultrapassagem (OS), 675-676
usando AOPs, 624-626, 637-640 operação básica, 103-115
Topologias de realimentação, 617-650 operação em alta frequência, 495-503 V
AOPs e, 623-626 operação para grandes sinais, 120-125
Valores rms (En, In), 695-697
com carga, 625-650 operação para pequenos sinais, 138- Velocidade de saturação, 29, 194-195
identificação, 648-650 148 VFAs derivados de CFAs, 459-461
paralelo-paralelo, 621-622, 624-625, polarização, 148-156
633-638 regiões de operação, 120-132
paralelo-série, 619-621, 625-626, 641- revisão, 301-315 W
649 seguidor de corrente, 171-173 Widlar, B. 369
práticas, 625-650 seguidores de tensão, 166-172 Wilson, G. R., 366-367
resumo, 622-624 símbolos de circuito, 102-104
sem carga, 617-626 Transistor de diamante, 458 Z
série-paralelo, 618-620, 623-633 Transistor falso, 482-483 Zero no semiplano esquerdo, 516-519,
série-série, 621-626, 637-641 Transitórios de chaveamento de diodos, 679-682, 687-692
Transcondutância, 139-140, 217-218, 560-565 eliminação, 688-689
247-248, 317-320 diodos de barreira Schottky, 563-565 eliminação, usando um seguidor de
de MOSFET, 217-218, 247-248, 317- equação de controle de carga, 560 corrente, 688-689
320 formas de onda, 562-563 eliminação, usando um seguidor de
de TBJ, 139-140 simulações do SPICE, 561-564 tensão, 688-689
Transcondutância de corpo (gmb), 316- tempo de armazenamento (tS), 562- em amplificadores EC/FC, 516-519
318 563 em compensação Miller, 679-682
parâmetro ␹, 317 tempo de recombinação médio, 560 realocação, usando uma resistência,
Transcondutores, 457-458, 460-464 tempo de trânsito médio (␶T), 560 688-689
entrada diferencial, 460-464 tempo de vida médio, 560 Zero no semiplano esquerdo, 689-690

Projetos de Circuitos Analogico - Sergio Franco

Enviado por

Dados do documento

Direitos autorais

Formatos disponíveis

Compartilhar este documento

Compartilhar ou incorporar documento

Opções de compartilhamento

Você considera este documento útil?

Este conteúdo é inapropriado?

Direitos autorais:

Formatos disponíveis

Projetos de Circuitos Analogico - Sergio Franco

Enviado por

Direitos autorais:

Formatos disponíveis

F825p Franco, Sergio.

Projetos de circuitos analógicos : discretos e integrados

Editado como livro impresso em 2016.

1. Engenharia Elétrica. 2. Eletrônica. 3. Circuitos

Catalogação na publicação: Poliana Sanchez de Araujo – CRB 10/2094

Original edition copyright ©2015, McGraw-Hill Global Education Holdings LLC.,

Gerente editorial: Arysinha Jacques Affonso

Colaboraram nesta edição:

Editora: Maria Eduarda Fett Tabajara

Capa: Márcio Monticelli

Imagem de capa: ©thinkstockphotos.com / ProVectors, Abstract light vector background

Leitura final: Jaqueline Fagundes Freitas

Reservados todos os direitos de publicação, em língua portuguesa, à

Unidade São Paulo

SAC 0800 703-3444 – www.grupoa.com.br

É proibida a duplicação ou reprodução deste volume, no todo ou em parte, sob quaisquer

Luigia Braidotti e Luigi Franco

RESUMO DOS CONTEÚDOS

UM CONSELHO PARA O ALUNO

A grande aplicação da teoria da junção pn é o conceito de um diodo real, um dispositivo que,

1.1 O DIODO IDEAL

v⫽0 para i 0 (1.1a)

i0 para v 0 (1.1b)

Bomba Tanque Tanque Bomba

FIGURA 1.3 Circuito do Exemplo 1.1.

FIGURA 1.4 Circuitos para solução do Exemplo 1.1.

Encontrando o modo de operação de um diodo

i0 v vOC ( 0) (1.2b)

Vamos ilustrar esses conceitos por meio de um exemplo real.

Reta de carga para vOC  0 Reta de carga para vOC  0

(a) (b) (c)

(a) (b) (c)

Req (R1//R2)  (R3//R4)

Substituindo os valores dados dos componentes, obtemos Req 15 k. Consequentemente,

Abordagem por tentativa e erro

Além disso, aplicando a lei de Ohm e, em seguida, a LKC, temos:

Pela LKT, a tensão no nó comum aos anodos é 6  (3  3) 3 V, indicando que D1 está

1.2 APLICAÇÕES BÁSICAS DO DIODO

(a) (b) (c)

Circuitos retificadores possuem aplicação em eletrônica de potência, comunicações e instrumentação.

(a) (b) (c)

fonte → R → D1 → bateria → D4 → fonte

fonte → D2 → bateria → D3 → R → fonte

Em cada caso, temos

O valor de pico da corrente é (24  12)兾12 1 A. As formas de onda estão apresentadas na

ou t1 T/12, e para de conduzir em t2 T兾2  T兾12. Consequentemente, o intervalo de con-

Portas lógicas de diodos

Geradores de função linear por partes

(a) (b) (c)

• Se reduzirmos vI abaixo de 4 V, D2 ligará enquanto D1 permanecerá desligado, resultando na

de onde podemos determinar facilmente vO como

vO 0,25vI  3 V para vI 4 V (1.5b)

• Se aumentarmos vI acima de 8 V, D1 ligará enquanto D2 permanecerá desligado, resultando na

de onde podemos determinar facilmente vO como

0 FIGURA 1.20 Ilustração do efeito de “moldagem da onda” do

O capacitor grampeador ou restaurador cc

FIGURA 1.21 (a) Detector de pico e (b) formas de onda ilustrativas.

FIGURA 1.22 (a) Capacitor grampeador e (b) formas de onda ilustrativas.

Multiplicadores de tensão e simulação no PSpice

Formas de onda (V)

FIGURA 1.24 Formas de onda para o circuito do PSpice da Fig. 1.23.

k 2, 3, 4, ..., e v2(1) 5 V. Em qual pico de vI a tensão v2 atingiu cerca de 90% de 20 V? E 99%

Resposta. Para 10%, k 3. Para 1%, k 6.

FIGURA 1.25 Quadruplicador de tensão.

Reta de carga para vOC 0 Reta de carga para vOC 0

Req (R1//R2) (R3//R4)

Substituindo os valores dados dos componentes, obtemos Req 15 k. Consequentemente,

Pela LKT, a tensão no nó comum aos anodos é 6 (3 3) 3 V, indicando que D1 está

O valor de pico da corrente é (24 12)兾12 1 A. As formas de onda estão apresentadas na

ou t1 T/12, e para de conduzir em t2 T兾2 T兾12. Consequentemente, o intervalo de con-

vO 0,25vI 3 V para vI 4 V (1.5b)

vO a(vP vN) (1.9)

Se R1 R2, o circuito fornece vO (R3兾R1)(v1 v2) e é apropriadamente chamado de ampli-

Resposta. (a) vO 兩vI 兩; (b) vO vI para vI 0; vO 2vI para vI 0; (c) vO vI para vI 0,

Nsi 5 1022 átomos/cm3 (1.16)

q 1,602 1019 C (1.17)

ni2 (T) 1,5 1033 T 3 e14,028兾T cm6 (1.21)

ou n p 2 1020 cm6 à temperatura ambiente (T 300 K). Consequentemente, no silício tipo n

Além disso, Dn 0,026 719 18,7 cm2/s e Dp 8,3 cm2/s.

Usando novamente ␾(x) 兰E(x)dx e integrando de xp0 até xn0, temos

onde os limites de integração são, respectivamente, os valores de ␾, p e n em x xp0 e x xn0. Isso

pn(xn) ⬵ 2 104 7,2 1010 1,44 1015/cm3

np(xp) ⬵ 2 102 7,2 1010 1,44 1013/cm3

i ⫽ 6,43 ⫻ 10⫺15(e650兾26 1) 463 ␮A

i ⬵ 33 1015 e650兾26 ⬵ 2,4 mA