EAI-21-2019: Série para a Prova P4

1Q: Usando funções MSI, FF’s e portas, projete uma fechadura digital ( ver figura 1 –
esquema) que se a sequência 50, 100 e 200 for feita à tranca se abre (saída Z3=1) caso
contrário à tranca não se abre (saída Z3=0). Duas saídas Z1 e Z2 mostram se a sequência
está correta. Quando Z1=1 e Z2=0 a sequência está errada; quando Z1=0 e Z2=1 a
sequência está correta; quando Z1=Z2=0 inicio da sequência deve ser introduzida;
quando Z1=Z2=1 é fim da sequência e está correta. A entrada X de 8 bits é usada para
gerar a sequência (entrada BCD). A variável inicio=0, a fechadura está trancada; para
inicio=1, começa a leitura do código (X). A variável inicio é síncrona.
Z1
X (8 bits)
M. S. S.
Fechadura Z2
Inicio digital
Z3

Clk

Figura 1 – Esquema da fechadura digital.

2Q: Usando somente um contador 74163, Mux’s e portas, projete um contador

binário de quatro bits com deslocamento bidirecional, onde a sua tabela de operações
está descrita na figura 2.

Es1 Es2
clk Dir Des Q1 Q2 Q3 Q4

P0 P1 P2 P3 0 x x Q1 Q2 Q3 Q4
load
clk
74163 1 x x Q1 Q2 Q3 Q4 Dir
Contador /
Q0 Q1 Q2 Q3 Des Deslocador
x 0 (Q1 Q2 Q3 Q4)N+1 clk
Q0 Q1 Q2 Q3
1 1 Es1 Q1 Q2 Q3

0 1 Q2 Q3 Q4 Es2

Figura 2 – Contador com deslocamento bidirecional

3Q: Usando FF’s de sua preferência e portas, projete um divisor de frequência

programável com ciclo de trabalho simétrico (50% alto e 50% baixo), descrito na figura
3.

X1 X2 Dividido por
X1 z 0 0 1
X2 0 1 2
Divisor
1Hz 1 0 3
1 1 4

Figura 3 – Tabela de operações do divisor programável

4Q: Usando funções MSI, Flip-Flops T e portas projetar um contador
síncrono de código de Gray de 4 bits de módulo variável com inicio zero.
Dados: converte binário para GrayG2=B2; G1=B2B1; G0=B1B0
O valor módulo está codificado em binário puro.
Obs: Ilustrando o módulo variável com inicio zero: Por exemplo, com módulo=5
(Binário (4) Gray (6)), então temos: 013260.......

5Q: Um estacionamento de um shopping tem duas entradas e duas saídas e comporta

100 automóveis. Defina as variáveis de entrada e saída do sistema digital síncrono e
projete este sistema para controlar o número de automóveis estacionados. O sistema
controla a entrada e saída dos automóveis e mostra o número de vagas existentes. Use
funções MSI, portas e Flip-Flops de sua preferência.

6Q: O esquema abaixo é um somador binário serial, sintetize a MEFS modelo Moore
minimizada usando portas e flip-flops JK.
Dados: QN+1=JQN’ + K’QN

A B
Somador
completo
Cout de 1 bit Cin

MEFS
Moore
Cout S CLK

7Q: A figura 7 mostra o circuito lógico de uma MEFS modelo Moore e a

sua tabela de transição de estados, Pede-se a tabela de operações do flip-
flop Y da variável de estado Q3.
1
D1 Q1

Q1 A
B
Q1Q2Q3 00 01 11 10 Z

000 100 100 101 101 0

Z
D2 Q2 100 110 110 101 101 0
B
Q2 101 100 100 111 111 0

110 110 110 111 101 1

A Y3 Q3 111 100 110 111 111 1

Q3 (b)
CLK

(a)

Figura 7. MEFS modelo Moore: a) circuito lógico; b) tabela de transição de estados.

8Q: Faça o grafo de transição de estados de uma máquina de estado finito (MEF)
modelo Mealy que converte serialmente o código BCD no código Excesso-3. A MEF
tem uma entrada (x) e uma saída (y). Exemplos de conversão: 0000 0011; 1000
1011; 0101  1000.

MEF sincrona - Mealy

X Conversor serial Y
BCD  Excesso-3

CLK

9Q: Usando a técnica de redes iterativa sequencial sintetize uma célula básica de um
contador síncrono binário crescente de N bits. Descreva o esquema células do
controlador de N bits

10Q: Seja uma macro-célula de um dispositivo programável composta de um FF JK e

lógica adicional (ver Figura 10). Através das entradas M e N esta macro-célula é
reconfigurável por programação. Projete esta macro-célula com o menor número de
portas NAND e Inversoras, onde ela realiza as seguintes operações: se M=N=0 a macro-
célula é um simples FF JK; se M=N=1 a macro-célula é um FF JK invertido, isto é à
saída da macro-célula é invertida; se M=0 e N=1, a macro-célula é um simples FF D; se
M=1 e N=0, a macro-célula é um simples FF T.
Obs: as equações características dos FFs são: QN+1=JQN´ + K´QN , QN+1=D e
QN+1=TQN.
Tabela de Reconfiguração

M N W Z Q Macro-célula
0 0 J K Q M N
W J Q
0 1 D --- Q Bloco
Lógico Flip-Flop
K
1 1 J K Q Z
Clk Q
1 0 T --- Q

Figura 10. Macro-célula de um dispositivo programável.