Escolar Documentos
Profissional Documentos
Cultura Documentos
POLARIZAÇÃO DE AMPLIFICADORES
OBJETIVOS
90
NOTAS DE TEORIA
Figura 6-2
Geralmente conhecemos:
VCC, VCE l VCC (para máxima excursão simétrica) e I C (o valor de IC está ligado a
2 potência da carga) e ß = escolha do transistor.
91
Assim sendo como exemplo:
IB = IC = 3 mA = 12µA
ß 250
R1 = RB = VCC - VBE = 12V - 0.7V = 942k✡
IB 12µA
Observação:
- Repare que o valor de RB depende diretamente de IB ( IC / ß) porém o ß de um transistor
além de variar com a temperatura varia muito de transistor para transistor para a mesma
família (veja manual do fabricante) de transistores.
- Este método de polarização não é adequado pois depende do transistor e é sensível
a variações de temperatura.
AV l RC / RE = RC hFE
hIE + (hFE + 1 ) RE
VCC = 12V
VCE = 5V
RC = 10
RE
ß = 250
92
Figura 6-3
Lei das Malhas:
VCC = R2 IC + VCE + R3 IC
VCC - VCE = IC ( R2 + R3 )
Se RC = 10; VCC = 12V; VCE = 5V
RE
RC = 2kΩ; RE = 200Ω
IC = 3.18mA
E ainda:
VCC = VRB + VBE + VRE
VRB = RBIB = VCC - VBE - VRE
RB = 12V - 0.7V - ( 200 x 3.18 mA) = 12V - 0.7V - 0.636V
3.18mA 12.7µA
250
RB = 840k✡
93
EXPERIÊNCIA - 1
POLARIZAÇÃO COM UM ÚNICO RESISTOR DE BASE
PROCEDIMENTO EXPERIMENTAL
4. Monte o circuito de acordo com a Figura 6-4 (b) usando o Circuit-1 do módulo M-1106
(introdução do resistor R3 de emissor).
94
5. Ajuste o valor de VCE para VCC/2 = 6V e repita o item 3, sendo que IE = VRE
RE
CONCLUSÃO
EXPERIÊNCIA - 2
POLARIZAÇÃO COM DIVISOR DE TENSÃO NA BASE
NOTAS DE TEORIA
Figura 6-5
IB << I1 e I2
I1 ¡ I2
95
Figura 6-6
De forma simples, a tensão na junção dos resistores, que também é a tensão da base do
transistor, é então determinada pelo circuito divisor de tensão Rb1, Rb2 e a fonte de
tensão. Então temos:
VB = Rb2. VCC
Rb1 + Rb2
Figura 6-7
96
Como:
Figura 6-8
Como:
IE = (ß+1) IB
VTH = RBB IB + VBE + RE (ß+1) IB (3)
97
Exemplo de Cálculo:
Calcular para a Figura 6-5.
Para as condições:
VCC = 12V; VCE = 6V
AV l RC l 5; IC = 5mA
RE
RBB l 8kΩ; ß l 250
Então:
VCC - VCE = 6 RE IC
RE = 12V - 6V = 200Ω; RC = 1k✡
6.5mA
Cálculo de R1 e R2.
E ainda:
E ainda:
RBB = R1 R2
R1+R2
R1 = 9.45kΩ
Comercialmente: R2 l 56kΩ
R1 l 10kΩ
98
PROCEDIMENTO EXPERIMENTAL
4,7k
33uF
Vin
Vin 100uF
1k
Figura 6-9
A5 = VOUT (t) / R3
(VIN - V’IN) (t) / 10k✡
99
CONCLUSÃO
EXPERIÊNCIA - 3
AMPLIFICADOR DARLINGTON
NOTAS DE TEORIA
Muitas vezes necessitamos de certas características, que são difíceis de serem obtidas
de um único transistor. Por isso criamos associações de transistores com o objetivo de
melhorarmos certas características. (Exemplo: aumento de VCE, aumento de IC, aumento
de potência, etc.)
A configuração Darlington é um caso particular da associação de dois ou mais transistores
com o propósito de obter-se um ß elevado.
Temos:
IC = IC1 + IC2 = ß1 IB1 + ß2 IB2 = ß1 IB1 + ß2 (1 + ß1) IB1 = (ß1 + ß2 + ß1.ß2 ) IB1
100
Um circuito equivalente da configuração Darlington é mostrada na Figura 6-11 (a). Na
Figura 6-11 (b) está em emissor comum e na (c) em coletor comum.
A corrente de base é muito baixa (l IC / ß1.ß2), o R1 e R2 apresentam uma alta resistência
e o efeito shunt de R1 // R2 da Figura 6-11 (b) pode ser ignorado. A impedância de entrada
RI é bem alta.
(a) (b)
Figura 6-13
101
Figura 6-14 Darlington Complementar
PROCEDIMENTO EXPERIMENTAL
1. No Circuit-3 do módulo M-1106, conecte os pontos 3f-3g, 3j-3n e 3q-3p e aplique 3.0V
DC entre 3b-3c.
2. Meça a tensão de saída conectando um voltímetro DC entre 3r-3t e anote na Tabela
6-1 no espaço referente a único transistor (RE = R8 = 220Ω).
3. Conecte os pontos 3l-3r e meça a tensão de saída. Anote o valor medido no espaço
referente a único transistor (RE = R8 // R5 = 1kΩ // 220Ω).
4. Para as tensões de entrada 4.0V, 5.0V e 6.0V, meça os valores de acordo com os itens
2 e 3 e anote na Tabela 6-1.
5. Desfaça a ligação entre os pontos 3j-3n, conecte os pontos 3m-3q e 3q-3p e aplique
3.0V DC entre 3b-3c.
6. O método de medida é o mesmo dos itens 2 até 4 e anote na Tabela 6-1 no espaço
referente a Darlington.
Tabela 6-1
Saída Único Transistor Darlington
Entrada RE=220Ω RE=1kΩ//220Ω RE=220Ω RE=1kΩ//220Ω
3.0V DC
4.0V DC
5.0V DC
6.0V DC
CONCLUSÃO
102
EXPERIÊNCIA - 4
AMPLIFICADOR COM REALIMENTAÇÃO NEGATIVA
NOTAS DE TEORIA
VCC = RC ( IC + IB ) + RB IB + VBE + RE IE
Sendo: IC + IB = IE
103
Exemplo:
RE = 12V - 6V = 199.2✡
12 x 2.51mA
Com RE = 200✡
RC = 11.RE = 2200✡
VCC = RC ( IC + IB ) + RB IB + VBE + RE IE
RB = VCC - VBE - RE IE - RC ( IC + IB )
IB
A principal vantagem neste tipo de polarização é que além de polarizar o transistor em DC,
passa a existir uma realimentação negativa de coletor para base (realimentação paralela
de tensão, pois mostra a tensão de saída VOUT e realimenta uma corrente na base. (ver
estudo de realimentação negativa).
PROCEDIMENTO EXPERIMENTAL
Figura 6-16
104
1. Monte de acordo com a Figura 6-16, usando o Circuit-4 do módulo M-1106.
2. Faça um levantamento das tensões DC do circuito (voltímetro de alta impedância) e
calcule as correntes envolvidas, assim:
IB = VRB = _____________
RB
3. Injete um sinal senoidal (4a e 4b) com frequência 1kHz e ajuste o nível do gerador
de forma a se obter na saída o máximo sinal senoidal sem distorções.
Observação:
Figura 6-17
E calcule :
A1 = VOUT A2 = VOUT
VIN V’IN
A3 = VOUT / R4
(VIN - V’IN) / R1
105
6. Seria interessante que a experiência fosse repetida para várias frequências: 100Hz,
1000Hz, 10kHz, 100kHz.
CONCLUSÃO
106
M-1107
AMPLIFICADORES FET
OBJETIVOS
107
EXPERIÊNCIA - 1
TRANSISTORES DE EFEITO DE CAMPO DE JUNÇÃO
NOTAS DE TEORIA
O TEC tem como principal desvantagem um pequeno ganho borda passante em relação
com o obtido num transistor bipolar. As principais aplicações de TECMOS são os conjuntos
digitais com ILE (integração em larga escala).
Figura 7-1
108
A estrutura de um transistor de efeito de campo de canal n é mostrada na Figura 7-1. Os
contatos ôhmicos são feitos nos dois terminais de uma barra de material semicondutor tipo
n (se o silício do tipo p é usado, o dispositivo é denominado TEC de canal p). A corrente
flui ao longo da barra devido a uma fonte de tensão ligada entre suas extremidades. Esta
corrente consiste em portadores majoritários, que, neste caso, são elétrons. Uma vista
lateral de um TECJ é indicada na Figura 7-1 (a) e um esquema mais detalhado é mostrado
na Figura 7-1 (b). O símbolo do circuito, com as polaridades de corrente e tensão
indicadas, é dado na Figura 7-2. A notação dada em seguida para o TEC é padronizada.
O transistor de efeito de campo de junção apresenta três terminais, designados: fonte,
dreno e porta.
Fonte: A fonte S é o terminal em que a corrente devida aos portadores majoritários penetra
na barra. Esta corrente é designada por IS.
Porta: Em ambos os lados da barra tipo n da Figura 7-1, as regiões fortemente dopadas
(p+) por impurezas aceitadoras são formadas por meio de liga, por difusão ou por outro
processo disponível para a formação de junções p-n. Estas regiões de impurezas são
chamadas portas G. É aplicada uma fonte de tensão VGS = -VGG para polarizar
reversamente a junção p-n entre as regiões de porta e fonte. A corrente convencional que
entra na barra em G é designada por IG.
Canal: A região de material tipo n da Figura 7-1, entre as duas regiões de porta, é o canal,
através do qual os portadores majoritários se deslocam da fonte para o dreno.
Operação do TEC: É necessário relembrar que nos dois lados da junção p-n reversamente
polarizada (região de transição) existem regiões de carga espacial. A corrente de
portadores que se difundem pela junção deixa íons positivos do lado n e íons negativos do
lado p. A intensidade de campo elétrico, dado pelas linhas de campo que agora se originam
nos íons positivos e terminam nos íons negativos, explica exatamente a queda de tensão
na junção. A polarização reversa aumenta a junção, isto é, aumenta a espessura da região
de carga espacial (cargas fixas). A condutividade desta região é nominalmente nula devido
a inexistência de portadores de corrente. Portanto, vemos que a largura efetiva do canal
da Figura 7-1 irá tornar-se progressivamente reduzida com o aumento da polarização
reversa. Assim, com uma dada tensão de dreno para a fonte, a corrente de dreno será
uma função da tensão de polarização reversa através da junção correspondente ao
terminal da porta. A expressão efeito de campo é usada para descrever este dispositivo,
pois o mecanismo de controle de corrente está no efeito de extensão do campo associado
com a região de carga espacial com o aumento da polarização reversa.
109
apresentada, consideremos, por exemplo, o caso em que VGS = 0. Para ID = 0, o canal entre
as junções da porta está completamente aberto. Na resposta a uma pequena tensão
aplicada a VDS, a barra tipo n atua como um simples resistor semicondutor e a corrente
ID aumenta linearmente com VDS. Com a corrente aumentando, a queda de tensão ôhmica
entre a fonte e a região do canal polariza reversamente a junção, e a porção condutora
do canal começa a entrar em constrição. Devido a queda ôhmica ao longo do comprimento
do canal, a constrição não é uniforme, mas é mais pronunciada nos pontos mais afastados
da fonte, como indica a Figura 7-1.
Eventualmente, existirá uma tensão VDS que bloqueia o canal. Esta é a tensão onde a
corrente ID tende a um valor constante (região de “joelho”) e não está exatamente definida
na Figura 7-3. De fato, em princípio não é possível fechar completamente o canal e,
portanto, reduzir a corrente ID a zero. Para obtermos realmente o bloqueio do canal, será
necessário impor uma certa tensão reversa, aplicada por meio de uma fonte externa.
Devemos notar que cada curva característica apresenta uma região ôhmica para
pequenos valores de VDS, onde ID é proporcional a VDS. A Figura 7-3 apresenta também
uma região de corrente constante para grandes valores de VDS, onde ID praticamente não
varia com VDS.
110
Se agora uma tensão de porta VGS é aplicada de modo a fornecer uma polarização reversa
adicional, a constrição (pinch-off) ocorrerá para valores menores de |VDS|, e a máxima
corrente de dreno será menor. Esta característica está indicada na Figura 7-3. Notemos
que existe uma curva para um TEC de silício mesmo para VGS = + 0.5V, que é o sentido
de polarização direta. Notemos a partir da tabela que realmente a corrente de porta será
muito pequena, pois para esta tensão de porta a junção de silício está apenas na tensão
de limiar, VO.
A tensão máxima que pode ser aplicada entre dois quaisquer terminais do TEC é a menor
tensão que causará ruptura por avalancha na junção da porta. A partir da Figura 7-3 vemos
que a avalancha ocorre por um valor de |VDS| menor, quando a porta é reversamente
polarizada, do que para VGS=0. Isto se deve ao fato de que a tensão de porta reversamente
polarizada é somada a tensão de dreno e, portanto, aumenta a tensão efetiva aplicada na
junção da porta.
Notamos na Figura 7-2 que o TEC canal n opera com polarização de porta negativa ou zero
e tensão de dreno positiva. O TEC canal p opera com tensões de polaridade opostas. Cada
terminal de canal pode ser utilizado como uma fonte. Poderemos lembrar quais as
polaridades da fonte de alimentação utilizando o canal tipo p, ou, n pela polaridade da fonte
ligada ao dreno.
Entre o TEC e um transistor bipolar, podemos comparar os terminais gate com base, dreno
com coletor e source com emissor. Mas, a condução elétrica em um TEC é controlada pela
tensão de polarização reversa entre gate e source, onde um campo elétrico proporcional
é formado.
Por causa da necessidade de polarização reversa entre gate e source, há uma grande
impedância de entrada no TEC (J-FET).
RDS = ∆ VDS
∆ ID
Este valor é muito alto e RDS entre os pontos de ruptura (VDS ~ 25V) e o final da região
resistiva (VDS ~ 5V), considerando a curva para VGS = -1.5V da Figura 7-3:
111
A Figura 7-3 mostra a região de ruptura para tensão além de 20V. A ruptura acontece
quando na polarização reversa na junção pn do canal do gate.
PROCEDIMENTO EXPERIMENTAL
Tabela 7-1
Tabela 7-2
VDS (V) 2 4 6 8 10 12
VGS= -0.2V
VGS= -0.1V
VGS= 0V
VGS= 0.1V
VGS= 0.2V
112
CONCLUSÃO
EXPERIÊNCIA - 2
TEC METAL-ÓXIDO-SEMICONDUTOR (MOS-FET)
NOTAS DE TEORIA
113
superior do semicondutor , como mostra a Figura 7-5. As cargas positivas, que são
portadoras minoritárias no substrato tipo n, formam uma camada invertida. À medida que
a magnitude da tensão negativa aplicada na porta aumenta, a quantidade de cargas
positivas induzidas no semicondutor aumenta.
(a) (b)
O valor típico de VT para o TECMOS padrão canal p é -4V, sendo comum usar uma fonte
de tensão de -12V para alimentação do dreno. Esta alta fonte de tensão é incompatível
com a fonte de alimentação de tensão de 5V, usada em circuitos integrados bipolares.
- A tensão de limiar alta de TECMOS acima descrita se deve ao uso de um cristal de silício
com orientação (111). Se for utilizado um cristal com orientação (100), VT terá um valor
em torno da metade daquele obtido com o uso da orientação (111).
114
- A técnica de crescimento de nitreto de silício emprega uma camada de Si3N4 e SiO2, cuja
constante dielétrica é cerca de duas vezes a do SiO2 isolado. Um TEC construído dessa
maneira (chamado dispositivo NMOS) diminui VT para aproximadamente 2V.
- O silício policristalino dopado com boro é usado como eletrodo porta ao invés de
alumínio. Isto acarreta uma redução na diferença de potencial de contato entre o
eletrodo porta e o dielétrico da porta, reduzindo assim o valor de VT. Estes dispositivos
são chamados transistores MOS com porta de silício.
Os três métodos de fabricação acima descritos fornecem dispositivos com tensão de limiar
baixa VT na faixa 1.5V até 2.5V, enquanto a tensão de limiar alta de um MOS padrão
apresenta um VT de, aproximadamente, 4V a 6V.
Os circuitos empregando transistores MOS com tensão limiar baixa necessitam de fontes
de tensão de alimentação baixa e isto implica a utilização de um sistema de alimentação
mais econômico. Assim, a variação da tensão de entrada, quando o dispositivo é
deslocado do ponto de operação saturado para cortado, é menor para tensão de limiar
baixa e isto significa operação mais rápida. Outra característica muito vantajosa dos
circuitos com MOS de tensão de limiar baixa é que são compatíveis com CIs bipolares.
Como eles têm, essencialmente, o mesmo sinal de entrada e produzem iguais variações
do sinal de saída, podem ser empregados no projeto de sistemas com a flexibilidade de
usar circuitos MOS e bipolar, simultaneamente.
115
Implantação Iônica: A aplicação de implantação iônica mostrada na Figura 7-7 implica um
controle muito preciso da dopagem. Os íons empregados como dopantes são os dos
átomos de fósforo e de boro, que são acelerados com alta energia de até 300000eV e
usados para bombardear a lâmina de silício. A energia dos íons determina a profundidade
de penetração no alvo. Nas áreas onde a implantação iônica não é desejável, uma
máscara de alumínio ou uma grossa camada de óxido de silício (12000✺) absorve os íons
colidentes. Teoricamente, qualquer valor de VT pode ser obtido quando usamos implantação
iônica. Além do mais, na Figura 7-7 vemos que não existe superposição entre os eletrodos
de porta e dreno ou porta e fonte (compare a Figura 7-7 com a Figura 7-5).
Consequentemente, devido à implantação iônica obtemos uma acentuada redução nos
valores das capacitâncias Cgd e Cgs.
O TECMOS do tipo depleção descrito anteriormente pode também ser operado no tipo
acumulação. Basta aplicar tensão de porta positiva de maneira que as cargas negativas
são induzidas no canal n. Desse modo, a condutividade do canal aumenta e a corrente
alcança valores maiores que IDSS. As características volt-ampere deste dispositivo estão
indicadas na Figura 7-9 (a) e a curva de transferência é mostrada na Figura 7-9 (b). As
regiões de depleção e de acumulação, correspondendo a VGS negativo e positivo,
respectivamente, podem então ser notadas. Algumas vezes os fabricantes indicam a
tensão de corte porta-fonte, VGS, na qual ID é reduzido para algum valor específico
desprezível para uma tensão VDS recomendada. Esta tensão de porta corresponde à
tensão de constrição (pinch-off) Vp de um TECJ.
O estudo anterior é aplicado, em princípio, para TECMOS canal p. Neste caso, devem
ser trocados os sinais de todas as correntes e tensões das características volt-ampere
da Figura 7-9.
116
a) (b)
(a) (b)
117
limitada principalmente pelas constantes de tempo internas RC, e a capacitância é
diretamente proporcional à seção reta da junção. Por todas as razões acima é claro que
os circuitos com MOS canal n são mais desejados do que os circuitos com MOS canal p.
Contudo, a necessidade de maiores processos de controle para fabricar dispositivos de
canal n torna-os, atualmente, mais caros; portanto, não competem, economicamente,
com os dispositivos de canal p.
TECMOS com Proteção de Porta: Visto que a camada de SiO2 da porta é extremamente
fina, qualquer tensão excessiva pode perfurá-la com prejuízo irreparável para o
funcionamento normal do dispositivo. Uma acumulação de carga na porta em circuito
aberto produz um campo elétrico intenso capaz de perfurar o dielétrico. Para prevenir este
risco, alguns dispositivos MOS são fabricados com um diodo Zener entre a porta e o
substrato. Em operação normal o diodo está aberto e não tem efeito sobre o circuito.
Contudo, se a tensão da porta se torna excessiva, então o diodo é polarizado (reversamente)
na região de ruptura e o potencial da porta é limitado para um valor máximo igual à tensão
Zener.
Figura 7-10
Três símbolos utilizados em circuito para um TECMOS canal p. As Figuras 7-10 (a) e (b)
podem ser cada um dos tipos, depleção ou acumulação, enquanto a Figura 7-10 (c)
representa especificamente um dispositivo do tipo acumulação. Na Figura 7-10 (a) o
substrato está ligado internamente à fonte. Para um TECMOS canal n os sentidos das
setas são invertidos.
Símbolos dos Dispositivos TECMOS: É possível fazer uma conexão, externamente, para
o substrato, de modo a obter um dispositivo tétrodo. A maioria dos TECMOS, contudo,
são tríodos, com o substrato, internamente, ligado com a fonte. Os símbolos dos
transistores MOS utilizados em circuitos, por vários fabricantes, estão indicados na Figura
7-10. Frequentemente, o terminal do substrato é omitido no símbolo como na Figura 7-
10 (a), e fica então subentendido que a ligação com a fonte interna. Para o TECMOS tipo
acumulação da Figura 7-10 (c), G2 está ligado internamente à fonte S.
118
PROCEDIMENTO EXPERIMENTAL
Figura 7-11
1. Use o Circuit-2 do módulo M-1107 para a verificação das características do MOS FET.
Monte o circuito de acordo com a Figura 7-11, conecte o amperímetro entre os pontos
de terminais 2l-2m e ligue os pontos de terminais 2v-2w, 2x-2a’, 2u-2t, 2n-2r, 2d-2e, 2f-
2g, 2h-2j e conecte dois voltímetros sendo, um deles entre 2p-2n e o outro entre 2k-2b.
2. Ajuste o potenciômetro até VDS = 10V. Meça ID variando VGS, de acordo com a Tabela
7-4, ajustando P1 e anote os valores na tabela.
3. Ajuste VGS = 0,0V, meça e anote ID variando VGS de acordo com a Tabela 7-5.
4. Para a Tabela 7-5, meça ID variando VDS para cada valor de VGS e anote os valores.
Tabela 7-4
VDS 2 4 6 8 10
VGS=
VGS= 1,5V
VGS= 0,0V
VGS=
VGS=
CONCLUSÃO
119
EXPERIÊNCIA - 3
AMPLIFICADOR COM J-FET (P)
NOTAS DE TEORIA
Uma versão mais prática de um J-FET como amplificador possui uma única fonte de tensão
e um resistor de autopolarização no terminal de source.
PROCEDIMENTO EXPERIMENTAL
Figura 7-12
2. Injete um sinal senoidal na faixa de frequência de acordo com a Tabela 7-6. Ajuste a
amplitude do gerador de tal forma que não haja distorções no sinal de saída e meça os
sinais de entrada e de saída com o osciloscópio em escala de amplitude e tempo. Anote
os valores nos espaços relativos a este item.
Tabela 7-6
VIN com Voutcom VIN sem Voutsem
Frequência
Capacitor (VPP) Capacitor (VPP) Capacitor (VPP) Capacitor (VPP)
100Hz
300Hz
1kHz
3kHz
10kHz
120
CONCLUSÃO
EXPERIÊNCIA - 4
BOOTS TRAP
NOTAS DE TEORIA
PROCEDIMENTO EXPERIMENTAL
Figura 7-13
2. Ajuste um sinal senoidal na faixa de frequência de acordo com a Tabela 7-7. Meça os
sinais de entrada e de saída com o osciloscópio e ajuste sua amplitude sem haver
distorções. Anote os valores na tabela.
Tabela 7-7
100Hz
300Hz
1kHz
3kHz
10kHz
CONCLUSÃO
121
M-1108
CIRCUITOS A DIODO E MULTIPLICADORES
OBJETIVOS
122
EXPERIÊNCIA - 1
CEIFADORES
NOTAS DE TEORIA
Figura 8-1
Em relação a Figura 8-1, para qualquer valor de Vi < 10V o diodo estará inversamente
polarizado e Vo = 0, pois a corrente no circuito é zero e para Vi > (10V + VD) o diodo estará
diretamente polarizado e Vo ~ Vi.
A forma de onda da saída Vo aparece como se toda a entrada fosse cortada, exceto o
pico positivo.
Uma outra técnica é redesenhar a tensão aplicada como na Figura 8-2.
123
VD1
Figura 8-2
PROCEDIMENTO EXPERIMENTAL
NOTA: Nestes experimentos sempre que possível analise os sinais de entrada e saída
simultaneamente com um osciloscópio duplo-traço.
1. Use o Circuit-1 do módulo M-1108 para as experiências dos circuitos ceifadores. Monte
o circuito de acordo com a Figura 8-3 (a), ligando os pontos de terminais 1i - 1l e 1m - 1n.
2. Aplique uma tensão de 5V alternada eficaz (utilize a fonte do console principal ou um
gerador de áudio) nos pontos de terminais 1f(+) e 1b(-) (Vi). Conecte um osciloscópio
nestes pontos de terminais e anote no Gráfico 8-1 de tensão de entrada. Conecte o
osciloscópio nos pontos de terminais 1i (+) e 1n (-) e anote no Gráfico 8-2 de tensão de
saída.
(a) (b)
(a) (b)
(c) (d)
124
(a) (b)
(d) (e)
3. Monte o circuito de acordo com a Figura 8-3 (b). Basta inverter o diodo no circuito
anterior da Figura 8-3 (a).
4. Aplique uma tensão de 5V alternado eficaz (utilize a fonte do console principal ou um
gerador de áudio) nos pontos de terminais 1i (+) e 1b (-). Conecte um osciloscópio
nestes pontos e anote no Gráfico 8-3 de tensão de entrada. Conecte o osciloscópio nos
pontos de terminais 1f (+) e 1n (-) e anote no Gráfico 8-4 de tensão de saída.
125
Gráfico 8-3 Gráfico 8-4
5. Monte o circuito de acordo com a Figura 8-4 (a). Ligando os pontos de terminais 1i - 1l
e 1m - 1n. Conecte uma fonte de 10V DC, sendo o (+) no ponto de terminal 1a e o (-
) no 1f (utilize a fonte de 0-20V do console principal).
6. Aplique uma tensão de 5V alternado eficaz (utilize a fonte do console principal ou um
gerador de áudio) nos pontos de terminais 1a (+) e 1b (-). Conecte o osciloscópio nestes
pontos de terminais e anote no Gráfico 8-5 de tensão de entrada. Conecte o osciloscópio
nos pontos de terminais 1l e 1n e anote no Gráfico 8-6 de tensão de saída.
7. Monte o circuito de acordo com a Figura 8-4 (b), ligando os pontos de terminais 1f - 1l
e 1m - 1n. Conecte uma fonte de 10V DC, sendo o (+) no ponto de terminal 1a e (-) no
1i (utilize a fonte de 0-20V do console principal).
8. Aplique uma tensão de 5V alternado eficaz (utilize a fonte do console principal ou um
gerador de áudio) nos pontos de terminais 1a (+) e 1b (-). Conecte o osciloscópio nestes
pontos de terminais e anote no Gráfico 8-7 de tensão de entrada. Conecte o
osciloscópio nos pontos de terminais 1l (+) e 1n (-) e anote no Gráfico 8-8 de tensão de
saída.
126
Gráfico 8-7 Gráfico 8-8
9. Inverta a fonte DC (+10V) e repita o item 6 de acordo com Figura 8-4 (c). Completando
os Gráficos 8-9 e 8-10.
10. Monte o circuito de acordo com a Figura 8-4(d). Note que é o mesmo circuito da Figura
8-4(b) com a fonte ivertida. E repita a experiência preenchendo os Gráficos 8-11 e 8-
12.
127
Gráfico 8-11 Gráfico 8-12
11. Monte o circuito de acordo com a Figura 8-5 (a), ligando os pontos de terminais 1i -
1e e 1f - 1n.
12. Aplique uma tensão de 5V alternado eficaz (utilize a fonte do console principal ou um
gerador de áudio) nos pontos de terminais 1d (+) e 1b (-). Conecte o osciloscópio
nestes pontos de terminais e anote no Gráfico 8-13 de tensão de entrada. Conecte
o osciloscópio nos pontos de terminais 1i (+) e 1n (-) e anote no Gráfico 8-14 de tensão
de saída.
13. Monte o circuito de acordo com a Figura 8-5 (b), ligando os pontos de terminais 1f -
1e e 1i - 1n (basta inverter o diodo no item 11). Aplique uma tensão de 5V alternado
eficaz (utilize a fonte do console principal ou um gerador de áudio) nos pontos de
terminais 1d (+) e 1b (-). Conecte um osciloscópio nestes pontos de terminais e anote
no Gráfico 8-15 de tensão de entrada. Conecte o osciloscópio nos pontos de terminais
1f (+) e 1n (-) e anote no Gráfico 8-16 de tensão de saída.
128
Gráfico 8-15 Gráfico 8-16
14. Monte o circuito de acordo com a Figura 8-6 (a), ligando os pontos de terminais 1e -
1i . Conecte uma fonte de 10V DC, sendo 0 (+) no ponto de terminal 1f e (-) no 1n.
15. Aplique uma tensão de 5V alternado eficaz (utilize a fonte do console principal ou um
gerador de áudio) nos pontos de terminais 1d (+) e 1b (-). Conecte o osciloscópio
nestes pontos de terminais e anote no Gráfico 8-17 de tensão de entrada. Conecte
o osciloscópio nos pontos de terminais 1i (+) e 1n (-) e anote no Gráfico 8-18 de tensão
de saída.
16. Monte o circuito de acordo com a Figura 8-6 (b), ligando os pontos de terminais 1e -
1f . Conecte uma fonte de 10V DC, sendo o (+) no ponto de terminal 1n e o (-) no 1i.
17. Aplique uma tensão de 5V alternada eficaz (utilize a fonte do console principal ou um
gerador de áudio) nos pontos de terminais 1d (+) e 1b (-). Conecte um osciloscópio
nestes pontos de terminais e anote no Gráfico 8-19 de tensão de entrada. Conecte
o osciloscópio nos pontos de terminais 1f (+) e 1n (-) e anote no Gráfico 8-20 de tensão
de saída.
129
Gráfico 8-19 Gráfico 8-20
18. Monte o circuito de acordo com a Figura 8-6 (c), ligando os pontos de terminais 1e -
1i. Conecte uma fonte de 10V DC, sendo o (+) no ponto de terminal 1n e o (-) no 1f.
19. Aplique uma tensão de 5V alternado eficaz (utilize a fonte do console principal ou um
gerador de áudio) nos pontos de terminais 1d (+) e 1b (-). Conecte o osciloscópio
nestes pontos de terminais e anote no Gráfico 8-21 de tensão de entrada. Conecte
o osciloscópio nos pontos de terminais 1i (+) e 1n (-) e anote no Gráfico 8-22 de tensão
de saída.
20. Monte o circuito de acordo com a Figura 8-6 (d), ligando os pontos de terminais 1e -
1f . Conecte uma fonte de 10V DC, sendo o (+) no ponto de terminal 1i e o (-) no 1n.
21. Aplique uma tensão de 5V alternado eficaz (utilize a fonte do console principal ou um
gerador de áudio) nos pontos de terminais 1d (+) e 1b (-). Conecte o osciloscópio
nestes pontos de terminais e anote no Gráfico 8-23 de tensão de entrada. Conecte
o osciloscópio nos pontos de terminais 1f (+) e 1n (-) e anote no Gráfico 8-24 de tensão
de saída.
130
Gráfico 8-23 Gráfico 8-24
22. Monte o circuito de acordo com a Figura 8-6 (e), ligando os pontos de terminais 1e -
1g , 1j - 1h e 1k - 1n.
23. Aplique uma tensão de 5V alternada eficaz (utilize a fonte do console principal ou um
gerador de áudio) nos pontos de terminais 1d (+) e 1b (-). Conecte o osciloscópio
nestes pontos de terminais e anote no Gráfico 8-25 de tensão de entrada. Conecte
o osciloscópio nos pontos de terminais 1g (+) e 1n (-) e anote no Gráfico 8-26 de tensão
de saída.
CONCLUSÃO
131
EXPERIÊNCIA - 2
GRAMPEADORES
NOTAS DE TEORIA
De acordo com o circuito da Figura 8-7 no instante que a entrada comuta para o estado
+5V, o circuito se comporta conforme a Figura 8-8. A entrada permanecerá no estado de
5V, por um intervalo de tempo igual a metade do período da forma de onda, pois o intervalo
de tempo 0 até t1 é igual ao intervalo t1 até t2.
Figura 8-7
Figura 8-8
132
Como a saída é tomada diretamente nos terminais do diodo, ela será 0V para este intervalo
de tempo. O capacitor, entretanto, se carregará rapidamente com 5V, pois a constante
de tempo do circuito agora é t = R C = 0 . C = 0.
Quando a entrada comuta para -10V, resulta o circuito da Figura 8-9. A constante de tempo
agora é:
Figura 8-9
Figura 8-10
133
PROCEDIMENTO EXPERIMENTAL
(a) (b)
(c) (d)
134
3. Monte o circuito de acordo com a Figura 8-11 ( b ), ligando os pontos de terminais 2j - 2k.
4. Aplique uma tensão de 5V alternada eficaz (utilize a fonte do console principal ou um
gerador de áudio) nos pontos de terminais 2a (+) e 2b (-). Conecte o osciloscópio nestes
pontos de terminais e anote no Gráfico 8-29 de tensão de entrada. Conecte o
osciloscópio nos pontos de terminais 2l (+) e 2m (-) e anote no Gráfico 8-30 de tensão
de saída.
5. Monte o circuito de acordo com a Figura 8-12 (a). Conecte uma fonte de 10V DC, sendo
(+) no ponto de terminal 2g e o (-) no 2h.
6. Aplique uma tensão de 5V alternado eficaz (utilize a fonte do console principal ou um
gerador de áudio) nos pontos de terminais 2a (+) e 2b (-). Conecte o osciloscópio nestes
pontos de terminais e anote no Gráfico 8-31 de tensão de entrada. Conecte o
osciloscópio nos pontos de terminais 2l (+) e 2m (-) e anote no Gráfico 8-32 de tensão
de saída.
135
Gráfico 8-33 Gráfico 8-34
9. Monte o circuito de acordo com a Figura 8-12 (c). Conecte uma fonte de 10V DC, sendo
(+) no ponto de terminal 2h e o (-) no 2g.
10. Aplique uma tensão de 5V alternada eficaz (utilize a fonte do console principal ou um
gerador de áudio) nos pontos de terminais 2a (+) e 2b (-). Conecte o osciloscópio
nestes pontos de terminais e anote no Gráfico 8-35 de tensão de entrada. Conecte
o osciloscópio nos pontos de terminais 2l (+) e 2m (-) e anote no Gráfico 8-36 de tensão
de saída.
11. Monte o circuito de acordo com a Figura 8-12 (d). Conecte uma fonte de 10V DC, sendo
(+) no ponto de terminal 2k e o (-) no 2j.
12. Aplique uma tensão de 5V alternada eficaz (utilize a fonte do console principal ou um
gerador de áudio) nos pontos de terminais 2a (+) e 2b (-). Conecte o osciloscópio
nestes pontos de terminais e anote no Gráfico 8-37 de tensão de entrada. Conecte
o osciloscópio nos pontos de terminais 2l (t) e 2m (-) e anote no Gráfico 8-38 de tensão
de saída.
136
Gráfico 8-37 Gráfico 8-38
CONCLUSÃO
EXPERIÊNCIA - 3
DOBRADOR
NOTAS DE TEORIA
Uma variação do circuito de filtro a capacitor permite a obtenção de uma tensão maior do
que a tensão retificada de pico (Vm). O uso deste tipo de circuito permite manter a baixa
capacidade de tensão de pico do transformador e ao mesmo tempo aumentar a tensão
de pico de saída para duas, três, quatro ou mais vezes a tensão retificada de pico.
A Figura 8-13 mostra um dobrador de tensão de meia-onda. Durante o meio ciclo de tensão
positiva nos terminais do transformador, o diodo D1 conduz (e o diodo D2 não conduz),
carregando o capacitor C1 até a tensão retificada de pico (Vm). No caso ideal, o diodo D1,
é um curto durante este meio ciclo, e a tensão de entrada carrega o capacitor C1 com Vm,
de acordo com a Figura 8-14 (a). Durante o meio ciclo de tensão negativa, o diodo D1 não
conduz e o diodo D2 conduz, carregando o capacitor C2. Como o diodo D2 atua como um
curto durante o meio ciclo negativo, podemos somar as tensões na malha de fora. (Figura
8-14 (b)).
139
(a) (b)
C1
--
Um outro circuito dobrador é o circuito dobrador de onda completa da Figura 8-15. Durante
o meio ciclo positivo da tensão do transformador (Figura 8-16 (a)), o diodo D1 conduz,
carregando o capacitor C1 com a tensão de pico Vm. Neste intervalo de tempo, o diodo
D2 está bloqueado. Durante o meio ciclo negativo (Figura 8-16 (b)) o diodo D2 conduz,
carregando o capacitor C2, enquanto que o diodo D1, está bloqueado.
Figura 8-15
(a) (b)
Figura 8-16
140
PROCEDIMENTO EXPERIMENTAL
Tabela 8-1
NOTA: Seria interessante desenhar em um mesmo gráfico as formas de onda (em escala
de amplitude e tempo de VIN (t), VC1 (t) e VC2 (t). Para isto, referencie o osciloscópio em
3a (-) e anote VC1 (t) (canal 2) e VIN (t) (canal 1) e depois referencie o osciloscópio em 3b
e anote VC2 (t) (canal 1) e VIN (t) (canal 2).
CONCLUSÃO
EXPERIÊNCIA - 4
TRIPLICADOR
NOTAS DE TEORIA
Figura 8-18 mostra uma extensão do dobrador de tensão, que fornece três ou quatro vezes
a tensão de pico de entrada. A partir do tipo de ligação do circuito, é imediato como devem
ser conectados novos diodos e capacitores, de forma que a tensão de saída possa ser
também cinco, seis, sete, etc., vezes a tensão básica de pico (Vm).
141
Em funcionamento, o capacitor C1 se carrega através de diodo D1 com a tensão de pico,
Vm, durante o meio ciclo positivo da tensão transformador. O capacitor C2 se carrega com
duas vezes a tensão de pico (2Vm) resultante da soma das tensões nos terminais do
capacitor C1 e do transformador, durante o meio ciclo negativo da tensão do transformador.
Durante o meio ciclo positivo o diodo D3 conduz, e a tensão nos terminais do capacitor C2
carrega o capacitor C3 com a mesma tensão de pico 2Vm. A tensão nos terminais do
capacitor C2 é 2Vm, nos terminais de C1 e C3 é 3Vm. Se forem adicionadas duas seções
de diodos e capacitores, cada capacitor será carregado em 2Vm.
Tabela 8-2
CONCLUSÃO
142
Minipa Indústria e Comércio Ltda.
Alameda dos Tupinás, 33 - Planalto Paulista - SP - CEP: 04069-000
CGC: 43.743.749/0001-31
Fone: (0xx11) 5078-1850 - Fax: (0xx11) 577-4766
Site: http://www.minipa.com.br
E-mail: minipa@minipa.com.br
SD1100
Sistema de
Treinamento em
Eletricidade e
Eletrônica
VOL - 2
Manual de Instruções
ÍNDICE
Volume 1
Apresentação ........................................................................ 01
Assessórios ........................................................................... 02
1
EXPERIÊNCIA – 1
RETIFICADOR
NOTAS DE TEORIA
Tensão de Entrada
A Figura 9-1 (b) explica a operação do retificador de meia onda. Aqui, note que a saída
VCD torna-se zero quando a tensão do transformador VAB é negativa (-). Isto porque o diodo
torna-se reversamente polarizado (o polo positivo torna-se negativo contra o polo
negativo). Isto é o mesmo que circuito aberto. A tensão DC média (VDC) é igual a 0.318
(0.318 = 1 / π) vezes o valor máximo (Vp). Como a maioria dos voltímetros mostram o valor
médio, eles indicam 0.318 vezes a tensão máxima para o circuito retificador de meia onda.
Entretanto, o valor real deve ser usado para calcular a potência elétrica. A tensão real para
o circuito retificador é 0.5 vezes o valor máximo. No caso de meia onda,
Estes dois métodos de representação de tensão podem ser um fator de confusão. Por
sorte, o valor real e o valor médio em DC, que normalmente nos deparamos, são quase
iguais, e não devemos nos preocupar muito com isto. A corrente média I0 é o valor obtido
da divisão da tensão média pela carga resistiva.
2
A queda de tensão é muito pequena quando polarizados diretamente. Mas a tensão de
entrada máxima aparece como a queda de tensão nas extremidades do diodo quando
polarizado reversamente. Esta é chamada de PRV (pico de tensão reversa). Todos os
diodos tem um PRV máximo permitido padrão que não devem ser excedidos, e quando
excedidos, levam a queima do componente. Quando um diodo é polarizado reversamente,
a tensão do diodo VAC da Figura 9-1 (b) segue VAB e retém um valor de resistência alto
devido a isto. E ainda, quando D1 é polarizado diretamente, a queda de tensão (VAC) não
é zero e deve ser considerado que tem um pequeno valor positivo. Esta é a queda de tensão
direta do diodo e está normalmente abaixo de 1V.
O retificador de center tap da Figura 9-2 é construído usando a bobina do secundário que
possui um center tap. Se a polaridade da tensão em um certo momento é a mesma da
mostrada na figura, D1 torna-se polarizado diretamente e entra em estado de condução,
pois o polo positivo retém uma polaridade positiva com relação ao polo negativo. De modo
contrário, D2 é polarizado reversamente e entra em estado de não condução. Portanto,
somente D1 fornece corrente para a carga.
3
Entrada 60 Hz
Saída 120 Hz
PROCEDIMENTO EXPERIMENTAL
1. No Circuit-1 do módulo M-1109, aplique (retificador de meia onda) uma tensão de 15V
AC aos terminais 1a – 1b. (A tensão de 15V AC pode ser obtida na parte superior do
módulo M-1109).
2. Na condição sem carga (abra a conexão 1j – 1k e 1l –1m), meça cada forma de onda
de saída e a tensão efetiva para os casos dos filtros totalmente abertos (abra as
conexões 1f – 1g e 1h – 1i), conectando somente um filtro (conectando 1f – 1g ou 1h
– 1i).
3. Preencha os espaços em branco apropriados com os resultados do item 2, na Tabela
9-1, juntamente com a forma de onda.
4. Repita os itens 2 e 3 após conectar uma carga de 180Ω (conectando 1j –1k) no
retificador de meia onda do item 1.
5. No Circuit-1 do módulo M-1109, aplique (retificador de onda completa) 15V AC com
center tap aos terminais 1a – 1b – 1c. (A tensão de 15V AC com center tap pode ser
obtida na parte superior do módulo M-1109).
6. Repita o item 2.
7. Preencha os espaços em branco apropriados com os resultados do item 6, na Tabela
9-2, juntamente com a forma de onda.
8. Repita os itens 6 e 7 após conectar uma carga de 180Ω no retificador de onda completa
do item 5.
9. Repita os itens 6 e 7 após conectar (conectando 1j – 1k e 1l – 1m) uma carga de 90Ω
no retificador de onda completa do item 5.
4
Tabela 9-1
Saída (V RMS)
Forma de Onda
Carga 180Ω
Saída (V RMS)
Observação
Tabela 9-2
Forma de Onda
Carga 180Ω
Saída (V RMS)
Forma de Onda
Carga 90Ω
Saída (V RMS)
Observação
CONCLUSÃO
5
EXPERIÊNCIA – 2
RETIFICADOR PONTE & CIRCUITO DE REGULAÇÃO
NOTAS DE TEORIA
Retificador Ponte
O retificador ponte da Figura 9-4, em comparação com o retificador de meia onda, pode
fornecer um fluxo duas vezes maior de corrente de carga DC com a mesma tensão de
transformador. A corrente da tensão do transformador no meio ciclo +, quando V = VAD,
flui na direção indicada na Figura 9-4 (c) e no meio ciclo – de V, flui na direção indicada
em (d). Portanto, uma corrente de mesma direção sempre flui por RL. Este retificador é
chamado de retificador de onda completa e sua corrente é definida como a seguinte.
Por outro lado, a desvantagem de um retificador ponte é que ele requer quatro diodos, tem
um consumo elétrico em dois diodos em qualquer ciclo + ou -, e a tensão de carga diminui
proporcionalmente a queda de tensão nos dois diodos.
(a) (b)
Circuito de Regulação
De maneira a transformar AC em DC, ele deve passar por um filtro passa baixo (circuito
regulador) após a retificação feita pelo diodo.
Em outras palavras, de maneira a obter uma corrente retificada sem ripple em DC, deve-
se tentar evitar todos os ripples possíveis através do circuito de regulação.
As vantagens e desvantagens dos vários métodos frequentemente usados aqui serão
descritos mais adiante.
Tal circuito tem uma relação de flutuação baixa da tensão de saída para uma carga e
também, tem uma eficiência de saída alta, comparado com o método de regulação RC
porque a resistência DC da bobina é extremamente pequena e então, ele tem a relação
de flutuação de tensão somente para a parte do ripple. Mas, como a reatância AC do
indutor é alta, o ripple pode ser bastante reduzido
6
[Referência] Relação de Flutuação de Tensão =
Tensão de Saída sem Carga – Tensão de Saída com Carga x 100 (%)
Tensão de Saída com Carga
2
Aqui, Tensão Média (VAV) = tensão máxima (VPK) x
π
1
Tensão Efetiva (VRMS) = tensão máxima ( VPK ) x
2
2. Circuito de Regulação com Resistor e Capacitor
No circuito de regulação RC, uma coisa que deve ser considerada no projeto é a razão de
potência de R. Quando o fluxo de corrente em um resistor série é IR, a capacidade de
potência torna-se W=R.I 2 e em seu uso real, deve ser considerado um valor duas vezes
R
maior.
7
b. O circuito de regulação a resistência é usado somente para cargas com baixo consumo
de potência, onde não há necessidade de preocupação com relação à eficiência de
potência. Isto porque o circuito é miniaturizado.
GND GND
(a) Circuito Filtro LC com Capacitor de (b) Circuito Filtro LC com Indutor de
Entrada ( Tipoπ ) Entrada
Entrada Saída
GND
(c) Circuito Filtro RC
Aqui, com IL = corrente de carga (A),rR = Relação de Ripple (%), e o ciclo de ripple t é uma
retificação de onda completa de 60Hz, t = 1 = 8.3x10-3 s
120Hz
[Referência-2] Dimensionamento dos valores de R e C de um circuito de regulação,
construído com R e C (C é o valor mínimo).
8
25
Aqui, K = . Significa que a queda de tensão nas extremidades do resistor R de
R 100
regulação é ajustado para 25% da tensão de entrada de R.
C (mF) ~
I t . 104
L.
0.12 r
R
PROCEDIMENTO EXPERIMENTAL
9
Figura 9-8 Circuito Retificador com Indutor de Entrada
10
Tabela 9-3
Forma de
SemCarga Onda
Saída (V RMS)
Forma de
Carga Onda
180Ω
Saída (V RMS)
Observação:
Tabela 9-4
Forma de
SemCarga Onda
Saída (V RMS)
Forma de
Carga Onda
180Ω
Saída (V RMS)
Observação:
CONCLUSÃO
11
EXPERIÊNCIA-3
REGULADOR DE TENSÃO FIXA
NOTAS DE TEORIA
Geralmente, uma fonte de alimentação padrão precisa ser projetada para ter a função de
proteção de sobrecarga assim como ajuste de controle padrão. Por exemplo, se uma
corrente acima de 1A fluir em um equipamento de carga de tensão padrão de 30V, o
equipamento pode ser protegido contra danos pelo ajuste da corrente padrão para 1A,
para os casos em que pode ser danificado quando uma corrente de 1A ou mais estiver
presente. A Figura 9-10 é um circuito fundamental que possui as funções de modos tensão
padrão e corrente padrão.
Sensor de Sensor
Corrente Comum
Entrada
Ajuste de
GND Corrente GND
Padrão
Sensor de Tensão
Referindo ao circuito, D1, RV e RMV ao redor de Amp-1 compõe o circuito de tensão padrão
e a fonte de tensão padrão (Vref) é normalmente usada com Amp-2. Enquanto D1 e D2 são
usados para que as saídas de Amp-1 e Amp-2 não sejam mutualmente integrados, ele
opera com a porta OR na entrada Tr2. Rb é usado para polarizar a base de Tr2, pois Amp-
1 e Amp-2 são completamente integrados através da direção de condução do diodo. O
transistor de regulação Tr1 é integrado com Tr2 pela integração de Darlington. (Mesmo
no circuito experimental real, ele é derivado da integração de Darlington, assim como este
circuito.) Entretanto, no circuito experimental para uma tensão fixa de saída, é montado
um circuito ainda mais simples do que o da Figura 9-11.
12
PROCEDIMENTO EXPERIMENTAL
AC INPUT
15V
Tabela 9-5
V
Saída ZD D1 (5.1V) D2 (9.1V)
Forma de
SemCarga Onda
Saída (V RMS)
Forma de
Carga R2
Onda
Saída (V RMS)
Observação:
13
EXPERIÊCIA-9
REGULADOR DE TENSÃO VARIÁVEL
PROCEDIMENTO EXPERIMENTAL
AC INPUT
15V
AC INPUT
15V
1. Construa um circuito de tensão padrão variável com transistor como na Figura 9-12,
usando o Circuit-2 e o Circuit-5 do módulo M-1109.
Tensão de Ripple (V )
RMS
Relação Ripple = x 100(%)
Tensão Saída DC (V )
AV
14
Tabela 9-6
Observação
CONCLUSÃO
15
M-1110
GERADOR & DETECTOR DE NÍVEL
OBJETIVOS
16
CIRCUIT - 1
GERADOR DE 24 BITS
Este circuito é composto por 24 chaves do tipo alavanca separadas em dois blocos: 8
chaves do bit0 ao bit7 (DATA - Dados) e 16 chaves do bit0 ao bit15 (ADDRESS -
Endereços).
A diagramação destas chaves encontra-se na Figura 10-1.
ADDRESS DATA
bit15 bit0 bit7 bit0
0V
+5V
CONECTOR CN3 (16 VIAS) SUPERIOR CONECTOR CN1 (10 VIAS) SUPERIOR
CONECTOR CN4 (16 VIAS) INFERIOR CONECTOR CN2 (10 VIAS) INFERIOR
Circuit-1 Circuit-1
A15 A0 D7 D0
DISPLAY DISPLAY
Figura 10-1
Como pode ser visto no diagrama em blocos, as chaves de alavanca estão conectadas
ao terra ou a Vcc (+5V) e ao acioná-las, os bornes de 2mm superiores (logo abaixo das
chaves) e os conectores de 16 vias e 10 vias superiores (CN3 e CN1, respectivamente)
recebem +5V ou 0V (terra). O nível lógico é indicado pelo LED correspondente. Note que
não há circuito de filtro ou anti-ruído para esta operação.
O controle (WRITE e ENABLE), habilitam ou não os buffers correspondentes. Assim toda
informação das chaves é transferida para os conectore de 16 vias e 10 vias inferiores (CN4
e CN2, respectivamente) e para os bornes de 2mm inferiores (A0 ao A15 e D0 ao D7).
A tecla ENABLE quando apertada momentaneamente habilita o buffer correspondente,
transferindo as informações dos bornes de 2mm e conector de 10 vias superiores para os
bornes de 2mm e conector de 10 vias inferiores. Quando desabilitada os níveis nos bornes
de 2mm e conector de 10 vias inferiores são indeterminados.
Quanto a chave WRITE o funcionamente é similar, o estado ON correspondente a
permanecer com a tecla ENABLE apertada. Quando em OFF, correspondente a tecla
ENABLE desabilitada.
17
Note que no diagrama são mostrados os blocos conversor hexadecimal e display de sete
segmentos, entretanto estes blocos não fazem parte do Circuit-1, eles pertencem
fisicamente ao Circuit-3. Mas é muito importante observar que estão internamente
conectados aos conectores de 16 vias e 10 vias inferiores e aos bornes de 2mm inferiores.
A divisão das 24 chaves em dois blocos de 8 (DATA - bit0 ao bit7) e 16 (ADDRESS - bit0
ao bit15) chaves, foram assim arquitetadas para permitirem o envio em paralelo e sem
ruído de uma palavra de 8 bits e o endereço de 16 bits, respectivamente. Esta configuração
de chaves é utilizada por exemplo no módulo M-1116 (Memória), para endereçamento de
transferência de dados.
CIRCUIT - 2
DE-BOUNCE
Este circuito é composto por 6 chaves, sendo 2 do tipo alavanca e as outras push-button
momentânea.
As saídas destas chaves é obtida em bornes de 2mm (bit0 ao bit5), entretanto existe um
circuito de-bounce (anti-ruído) entre as chaves e os bornes de saída, para que possam
ser utilizadas em módulos de lógica sequencial ou combinacional, tais como os módulos
M-1111, M-1112, M-1113, M-1114 e M-1115.
CIRCUIT - 3
DISPLAY HEXADECIMAL
Este circuito tem como função a apresentação de 8 bits de dados (D0 ao D7 do Circuit-
1) e de 16 bits de endereços (A0 ao A15 do Circuit-1) em formato hexadecimal.
Como pode ser visto este circuito utiliza como entrada os bornes de 2mm inferiores ou os
conectores de 16 vias e 10 vias inferiores do Circuit-1.
E ainda, como mencionado na descrição do Circuit-1, este conjunto de display mostra a
representação hexadecimal dos dados (bit0 ao bit7) e endereços (bit0 ao bit15)
codificados nas 24 chaves de alavanca do Circuit-1, quando os controles WRITE e
ENABLE são utilizados.
Refira-se as Tabelas 10-1 e 10-2 para ver a relação entre os bits de entrada (ADDRESS
- A0 ao A15 e DATA D0 ao D7, do Circuit-1) com a indicação do display.
18
Tabela 10-1
ADDRESS
DISPLAY
A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 4 3 2 1
0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
0 0 0 1 0 0 0 1 0 0 0 1 0 0 0 1 1 1 1 1
0 0 1 0 0 0 1 0 0 0 1 0 0 0 1 0 2 2 2 2
0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 3 3 3 3
0 1 0 0 0 1 0 0 0 1 0 0 0 1 0 0 4 4 4 4
0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 5 5 5 5
0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 6 6 6 6
0 1 1 1 0 1 1 1 0 1 1 1 0 1 1 1 7 7 7 7
1 0 0 0 1 0 0 0 1 0 0 0 1 0 0 0 8 8 8 8
1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 9 9 9 9
1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 A A A A
1 0 1 1 1 0 1 1 1 0 1 1 1 0 1 1 B B B B
1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 C C C C
1 1 0 1 1 1 0 1 1 1 0 1 1 1 0 1 D D D 3
1 1 1 0 1 1 1 0 1 1 1 0 1 1 1 0 E E E E
1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 F F F F
4 3 2 1
ADDRESS BUS
Tabela 10-2
ADDRESS DISPLAY
A7 A6 A5 A4 A3 A2 A1 A0 2 1
0 0 0 0 0 0 0 0 0 0
0 0 0 1 0 0 0 1 1 1
0 0 1 0 0 0 1 0 2 2
0 0 1 0 0 0 1 0 2 2
0 0 1 1 0 0 1 1 3 3
0 1 0 0 0 1 0 0 4 4
0 1 0 1 0 1 0 1 5 5
0 1 1 0 0 1 1 0 6 6
0 1 1 1 0 1 1 1 7 7
1 0 0 0 1 0 0 0 8 8
1 0 0 1 1 0 0 1 9 9
1 0 1 0 1 0 1 0 A A
1 0 1 1 1 0 1 1 B B
1 1 0 0 1 1 0 0 C C
1 1 0 1 1 1 0 1 D D
1 1 1 0 1 1 1 0 E E
1 1 1 1 1 1 1 1 F F
2 1
DATA BUS
19
NOTA: Lembre-se de que no Circuit-1 quando os controles WRITE e ENABLE são
acionados, os bornes de 2mm e os conectores de 16 vias e 10 vias superiores são curto-
circuitados com os bornes de 2mm e conectores de 16 vias e 10 vias inferiores,
correspondentes.
CIRCUIT - 4
INDICADORES
Este circuito deve ser utilizado como ferramenta para observação e estudo e vários tipos
de sinais.
Contém um circuito detector de nível lógico para 16 bits, com LEDs indicadores
correspondentes e entrada para borne de 2mm.
Contém ainda um lâmpada (12V DC / 1W), um alto-falante (0.5W / 8Ω) e um buzzer (5V
DC).
20