Capítulo 7 - Contadores e Registradores

7.1 Contadores Assíncronos (“Ripple Counters”)

O contador que usa a saída de um FF como sinal de CLK
para o próximo FF é chamado de contador assíncrono
(somente o primeiro FF está em sincronismo) ou contador
ripple.

Q3 J3 1 Q2 J2 1 Q1 J1 1 Q0 J0 1

CLK CLK CLK CLK

Q3 K3 1 Q2 K2 1 Q1 K1 1 Q0 K0 1

O contador possui 16 estados distintos (00002 a 11112=1510)

e por isso é denominado contador ripple MOD-16.
Divisão de freqüência: a freqüência do sinal de saída de cada
FF é a metade da freqüência do sinal na sua entrada CLK. A
saída do último FF divide a freqüência do sinal de clock pelo
número MOD do contador.
7.2 Contadores com Números MOD < 2N
Procedimento Geral para projeto de um contador MOD-X:
1. Encontre o menor número de FF’s tal que 2N ≥ X e
conecte-os como um contador. Se X = 2N descarte os
passos 2 e 3.
2. Ligue a saída de uma porta NAND às entradas CLEAR de
todos os FF’s.
3. Determine quais FF’s estarão em alto quando a contagem
atingir o valor X; então ligue as saídas normais desses FF’s
nas entradas da porta NAND.

Prof. Eduardo Nunes Gonçalves Eletrônica Digital I 79

Ex.: Contador MOD-6 (0002 a 1012). Quando a contagem
atinge 1102, com Q1 = 1 e Q2 = 1, é gerado o sinal ativo-
BAIXO nas entradas CLR dos FF’s reiniciando a contagem
em 0002.
Q2 J2 Q1 J1 Q0 J0

CLK CLK CLK

Q 2 K2 Q 1 K1 Q 0 K0
CLR CLR CLR

1 2 3 4 5 6 7 8 9 10
Clock
Q0 0 1 0 1 0 1 0 1 0 1 0
Q1 0 0 1 1 0 0 0 0 1 1 0
Q2 0 0 0 0 1 1 0 0 0 0 1

CLR

Contadores MOD-10 (decádicos)/Contadores BCD

Um contador decádico é qualquer contador que tenha 10
estados distintos. Um contador decádico que conta de 00002
(zero) a 10012 (=910) é chamado contador BCD, por usar
somente os dez grupos do código BCD.
Os contadores decádicos são bastante usados em situações
onde pulsos ou eventos devem ser contados e os resultados
devem ser mostrados em algum tipo de display numérico
decimal.

Prof. Eduardo Nunes Gonçalves Eletrônica Digital I 80

 7.3 Contadores Assíncronos Integrados
Existem vários contadores assíncronos integrados, sendo um
deles o 7493, ou o 74293 que possui os pinos de alimentação
nas extremidades (obs.: entradas J=K=1):
74293
J Q J Q J Q J Q

CP0 CP CP CP CP

K CD Q K CD Q K CD Q K CD Q

CP1
MR1
MR2
Q0 (LSB) Q1 Q2 (MSB) Q3

Símbolo IEEE/ANSI:
CP0
74293 74293
CP1 MR1 CTR
MR2 & CT = 0

MR1 MR2 Q3 Q2 Q1 Q0 DIV2

CP0 + Q0

MR = Master Reset DIV8

O 7493 (ou 74293) pode ser visto 0 Q1
como composto de um contador CP
1 + CT Q2
MOD-2 e um contador MOD-8
que podem ser conectados para 2 Q3
formar um contador MOD-16.

Obs.: “+” indica contagem crescente

Prof. Eduardo Nunes Gonçalves Eletrônica Digital I 81

Contadores Assíncronos CMOS (sem equivalente TTL):
‰ 74HC4024: contador MOD-128 (7 bits)
‰ 74HC4040: contador MOD-4096 (12 bits) com entrada de clock tipo
Schmitt-trigger que permite a entrada de sinais com transição lenta

CTR
DIV128 + CP

MR Q6 Q5 Q4 Q3 Q2 Q1 Q0

7.4 Contadores Assíncronos Decrescentes

Obs.: J=K=1 para todos FF’s

Q2 J2 Q1 J1 Q0 J0

CLK CLK CLK

Q2 K2 Q1 K1 Q0 K0

1 2 3 4 5 6 7 8 9 10
Clock
Q0 0 1 0 1 0 1 0 1 0 1 0
Q1 0 1 1 0 0 1 1 0 0 1 1
Q2 0 1 1 1 1 0 0 0 0 1 1

Obs.: Como é usado CLK = Q, a transição ocorre na borda de subida

de Q.

Prof. Eduardo Nunes Gonçalves Eletrônica Digital I 82

7.5 Retardo de Propagação em Contadores Assíncronos
Os contadores ripple são o tipo mais simples
de contadores por usarem menos Clck
componentes. Entretanto, como o CLK do
próximo FF é a saída do FF anterior, os Q
0
contadores ripple possuem um tempo de
retardo decorrente do tempo de propagação
do sinal (tpd) entre a entrada CLK e a saída Q1
Q. O último FF mudará de estado apenas
após o tempo N x tpd, onde N é o número de
FF’s. Q2
Tclock ≥ N x tpd ⇒ fmáx = 1 / ( N x tpd )
tpd é o maior entre tPHL e tPLH. 3 x 50ns

7.6 Contadores Síncronos (Paralelos)

O problema do retardo de propagação nos contadores ripple pode ser
resolvido pelo uso de contadores síncronos (ou paralelos) onde os
pulsos de entrada do clock são aplicados a todos os FF’s simultanea-
mente. A desvantagem do contador síncrono é a necessidade da
lógica adicional para determinar quando cada FF deve comutar.
Q2Q1Q0 Q1Q0

Q3 J3 Q2 J2 Q1 J1 Q0 J0 1

CLK CLK CLK CLK

Q 3 K3 Q 2 K2 Q 1 K1 Q 0 K0 1

Nos contadores síncronos, o tempo de resposta é dado por:

Tclock ≥ retardo total = tpd do FF + tpd da porta AND
Contadores Síncronos disponíveis no mercado:
‰ 74LS160/162, 74HC160/162: contadores decádicos síncronos
‰ 74LS161/163, 74HC161/163: contadores MOD-16 síncronos

Prof. Eduardo Nunes Gonçalves Eletrônica Digital I 83

 7.7 Contadores Síncronos Crescentes/Decrescentes
De forma similar ao contador decrescente assíncrono, pode-
se obter um contador decrescente síncrono usando as saídas
invertidas dos FF’s para ativar as entradas J e K seguintes.
No contador crescente/decrescente, pode-se utilizar as
entradas de controle CONTAGEM-CRESCENTE e CONTAGEM-
DECRESCENTE para determinar se a saída normal ou
invertida vai ser usada para determinar as entradas J e K dos
FF’s seguintes.
Contagem
crescente
A
Q2 J2 Q1 J1 Q0 J0 1

CLK CLK CLK

1
Q 2 K2 Q 1 K1 Q 0 K0

A Contagem
decrescente

CI’s disponíveis no mercado: 44LS190 e 74HC190:

contadores decádicos crescente/decrescente.
7.8 Contadores Inicializáveis (presettable)
Existem contadores síncronos na forma de CI que podem ser
carregados inicialmente com qualquer valor desejado tanto
na forma assíncrona como na forma síncrona (na transição
ativa do sinal de Clock).
A inicialização assíncrona é usada nos contadores TTL
74190, 74191, 74192, e 74193 e nos seus equivalentes
CMOS (74HCxxx).

Prof. Eduardo Nunes Gonçalves Eletrônica Digital I 84

 Contador paralelo MOD-8 inicializável assíncronamente
P2 P1 P0

1
Q2 PR J2 Q2 PR J2 Q2 PR J2

CLK CLK CLK

Q 2 CL K2 Q 2 CL K2 Q 2 CL K2
1

PL

P2 , P1 e P0: entradas de dados paralelas

PL: Carga paralela
Se PL = 1, o contador opera normalmente com as entradas
de PRESET e CLEAR dos FF’s no nível 1. Se PL = 0, as
entradas de dados paralelas irão determinar os níveis das
entradas de PRESET e CLEAR, determinado os valores das
saídas dos FF’s (carregamento ou carga do contador).
Inicialização Síncrona: a inicialização ocorre na transição
ativa do sinal de clock. A entrada PL determina se a transição
ativa do clock vai inicializar o contador ou se ela vai transferir
o contador para o próximo estado na seqüência de contagem.
Ex. de CI’s com inicialização síncrona: TTL 74160, 74161,
74162 e 74163 e seus equivalentes CMOS (74HCxxx).

Prof. Eduardo Nunes Gonçalves Eletrônica Digital I 85

 7.9 O Contador 74193 (LS193/HC193)
O contador 74193 é um contador crescente/decrescente
inicializável MOD-16, com contagem síncrona, inicialização
assíncrona e reset principal assíncrono.
Pino Descrição
CPU Entrada de clock para
contagem crescente PL P3 P2 P1 P0
CPD Entrada de clock para
contagem decrescente
MR Entrada assíncrona de reset 74193
principal CPU + Contador crescente/ TCU
decrescente MOD-16
PL Entrada assíncrona de carga CP - TCD
D
paralela
P0-P3 Entradas de dados paralelas
Q0-Q3 Saídas dos FF’s
MR Q3 Q2 Q1 Q0
TCD Terminal de saída de
contagem decrescente (vem
Obs.: a entrada CPU ou CPD
um)
inativa deve ser mantida em
TCU Terminal de saída de nível alto.
contagem crescente (vai um)

As saídas de contagem terminal são usadas para conectar

dois ou mais 74193 para gerarem um MOD maior.

PL P7 P6 P5 P4 PL P3 P2 P1 P0

TCU 74193 CPU TCU 74193 CPU

Contador crescente/ + Contador crescente/ +
TCD decrescente MOD-16 CPD TCD decrescente MOD-16 CPD
- -

MR Q7 Q6 Q5 Q4 MR Q3 Q2 Q1 Q0

Prof. Eduardo Nunes Gonçalves Eletrônica Digital I 86

CPU CPD

Q3 Q3
Q2 TCU Q2 TCD
Q1 Q1
Q0 Q0

7.10 Mais sobre a notação IEEE/ANSI

Símbolo IEEE/ANSI CTR DIV16
para o CI 74193: MR CT=0
CPU 2+ 1CT=15 TCU
G1
CPD 1- 2CT=0 TPD
G2
PL C3

P0 3D [1] Q0
P1 [2] Q1
P2 [4] Q2
P3 [8] Q3

7.11 Decodificação de um Contador

A decodificação eletrônica do conteúdo do contador pode ser realizada
com objetivo de apresentar o valor da contagem em uma forma mais
compreensível, ou de detectar um determinado estado do contador, no
caso de uma contagem ou temporização, de modo a disparar
automaticamente uma operação sem a intervenção humana. Ex.:
Q3
Q2
Q1 PR Q
Q0
Q3 Contagem Contagem
de de
Q2 1000 1110
CL
Q1
Q1

Prof. Eduardo Nunes Gonçalves Eletrônica Digital I 87

7.12 Decodificação de Picos
Devido aos retardos de propagação dos FF’s em contadores ripple,
pode ocorrer picos (glitches ou spikes) nas saídas das portas
decodificadoras.
Q1 J1 1 Q0 J0 1 Q0 X0 → 00
Q1
CLK CLK
Q0 X2 → 10
Q1 K1 1 Q0 K0 1 Q1

#1 #2 #3 #4 #5
Clock
Q0
Q1
X0
X2

Uso de um sinal de Strobe para eliminar os picos:

Clock Q0
Q1 X X
Strobe
Strobe
tD
O tempo tD deve ser maior que o máximo retardo de propagação. O
uso de sinal Strobe pode ser usado somente na identificação de um
estado, como no exemplo de temporização.

7.14 Projeto de Contadores Síncronos

Existem situações onde é necessário o projeto de contadores que
seguem seqüências arbitrárias. Existem várias técnicas para se
projetar tais contadores. Usando contadores síncronos, para cada FF,
deve-se projetar o circuito lógico que decodifica os vários estados do
contador para determinar os níveis lógicos das entradas J e K de
modo a assegurar que, a cada transição ativa do sinal de Clock, a
saída do FF assuma o nível lógico correto.

Prof. Eduardo Nunes Gonçalves Eletrônica Digital I 88

Tabela de Transição de Estados (Excitação) para FF’s J-K:
Transição na Estado Atual Próximo Estado
saída Q(N) Q(N+1) J K
0→0 0 0 0 x
0→1 0 1 1 x
1→0 1 0 x 1
1→1 1 1 x 0

Procedimento de Projeto do Contador Síncrono:

Passo 1: Determine o número de FF’s e a seqüência desejada.
Passo 2: Desenhe o diagrama de transição de estados incluindo todos
os estados possíveis, incluindo os que não fazem parte da contagem.
Passo 3: Use o diagrama de estados para montar uma tabela que lista
dos os estados atuais e seus próximos estados. Para os estados
atuais indesejáveis define-se o próximo estado como sendo o estado
zero (00...0).
Passo 4: Adicione a tabela colunas para cada entrada J e K de todos
os FF’s, formando a tabela de excitação do circuito.
Passo 5: Projete o circuito lógico para cada entrada J e K de acordo
com a tabela de excitação do circuito.

7.15 Contadores com Registradores de Deslocamento

Registradores de deslocamento podem ser combinados para
formarem vários tipos de contadores, como, por exemplo, o
contador em anel e o contador Johnson.
Contador em Anel:

D Q3 D Q2 D Q1 D Q0

CLK CLK CLK CLK

Q3 Q2 Q1 Q0

Prof. Eduardo Nunes Gonçalves Eletrônica Digital I 89

 1 2 3 4 5 6 7 8 9 10
Clock
Q3 1 0 0 0 1 0 0 0 1 0 0
Q3 0 1 0 0 0 1 0 0 0 1 0
Q1 0 0 1 0 0 0 1 0 0 0 1
Q0 0 0 0 1 0 0 0 1 0 0 0

Para o contador em anel operar 1000

adequadamente, é necessário iniciar os
estados dos FF’s de modo que apenas um
deles esteja com a saída no nível alto. 0001 0100

Um contador em anel MOD-N necessita de

N FF’s. 0010
O contador em anel é útil quando é necessário controlar a seqüência
de operações de um sistema.

Contador Johnson:

MOD-N ⇔
D Q3 D Q2 D Q0 N/2 FF’s
CLK CLK CLK
Q2 Q1 Q0 CT
Q3 Q2 Q0 0 0 0 0
1 0 0 1
1 1 0 2
1 2 3 4 5 6 7 1 1 1 3
0 1 1 4
Clock
0 0 1 5
Q3 0 1 1 1 0 0 0 1 0 0 0 0
1 0 0 1
Q3 0 0 1 1 1 1 0 0 1 1 0 2
1 1 1 3
Q1 0 0 0 1 1 1 0 0

Prof. Eduardo Nunes Gonçalves Eletrônica Digital I 90

Decodificação de um Contador Johnson:
Para um contador Johnson de qualquer tamanho, só são necessárias
duas saídas para decodificação lógica (identificação de um estado).
Exs.:
Q2 CT=3 Q1 CT=5
Q0 Q0

CI’s Contadores Usando Registradores de Deslocamento:

Um contador Johnson precisa menos FF’s do que um contador em
anel e mais FF’s do que um contador binário. Por outro lado, ele utiliza
mais componentes no circuito decodificador do que um contador em
anel e menos componentes do que no contador binário.
Existem poucos CI’s contadores em anel ou contadores Johnson uma
vez que ele pode ser facilmente implementado a partir de um
registrador de deslocamento. CI CMOS 74HC4017 e 74HC4022:
contadores Johnson com circuito completo de decodificação.
7.16 Aplicações dos Contadores: Contador de Freqüência
Um contador de freqüência pode medir e mostrar a freqüência de um
sinal. Ele é projetado utilizando um contador, normalmente formado
por contadores BCD ligados em cascata, conectado a um
decodificador/display.

Prof. Eduardo Nunes Gonçalves Eletrônica Digital I 91

7.17 Aplicações dos Contadores: Relógio Digital

Prof. Eduardo Nunes Gonçalves Eletrônica Digital I 92

7.18 Registradores em Circuitos Integrados
Vários tipos de registradores podem ser classificados de
acordo com a maneira em que os dados podem ser inseridos
no registrador para armazenamento e na forma que os dados
são extraídos do registrador:
1. Entrada paralela / saída paralela
2. Entrada serial / saída serial
3. Entrada paralela / saída serial
4. Entrada serial / saída paralela

Prof. Eduardo Nunes Gonçalves Eletrônica Digital I 93

7.19 Entrada Paralela/Saída Paralela - O 74174 e o 74178
MR CP D4 D3 … D0

D Q D Q … D Q
CP CP CP

CLR CLR CLR

Q4 Q3 ... Q1

D5 D4 D3 D2 D1 D0
CP 74174

MR Q5 D4 Q3 Q2 Q1 Q0

74178 - Registrador de deslocamento de 4 bits:

Ds: entrada de dados serial

Ds PE P0 P1 P2 P3
PE: habilita entrada paralela
CP 74178
SE: habilita entrada serial
SE Q0 Q1 Q2 Q3

Tabela de Seleção de Modos

Entradas Respostas
SE PE CP
1 X Deslocamento à direita
0 1 Carga paralela
0 0 X Mantém

Prof. Eduardo Nunes Gonçalves Eletrônica Digital I 94

7.20 Entrada Serial/Saída Serial - 0 4731B
O CMOS 4731B possui 4 registradores de 64 bits. Ele possui uma
entrada serial Ds para cada contador e uma entrada de clock CP. A
única saída acessível de cada registrador é a do último FF, Q63, que
passa por um buffer para aumentar a capacidade de corrente da
saída.
7.21 Entrada Paralela/Saída Serial - O 74/ 74LS/ 74HC165
O 74165 é um registrador de 8 bits, com entrada de dados serial, Ds, e
entrada paralela através de P0 a P7. As únicas saídas de FF’s
acessíveis são Q7 e Q7. Ele possui duas entradas de clock CP1 e CP2,
sendo que qualquer uma delas pode ser usada.
P0 P1 P2 P3 P4 P5 P6 P7

Ds
CP1 Q7
CP2 74165
PL Q7

7.22 Entrada Serial/Saída Paralela - O 74/ 74LS/ 74HC164

O 74164 é um registrador de deslocamento de 8 bits com cada saída
dos FF’s acessível externamente. Uma porta AND combina as
entradas A e B para produzir a entrada serial.
A A
B B D Q
CP 74165
CP
MR ...
CD
Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7 MR

CP
Q0
Outros CI’s registradores: 74194: registrador de deslocamento
universal bidirecional de 4 bits com entrada paralela e saída paralela,
com duas entradas para determinar o modo de operação. 74373:
registrador de 8 bits que contém 8 latches D com saídas de três
estados. 741374: mesmo do 74373 mas com FF’s gatilhados.

Prof. Eduardo Nunes Gonçalves Eletrônica Digital I 95