PROCEDIMENTO VERIFICAÇÃO E CORREÇÃO DE REFERÊNCIA DE CLOCK

Passo 1:

Executar os seguintes comandos antes da retirada da placa:

1.1 – checar o status do equipamento e salvar o resultado:

DSP FRM:;
ACT CNSCHK:;
ACT SERCNSCHK: TBLID=ALL;

1.2 – checar o status dos links e rotas e salvar o resultado:

DSP MULN7DSP: ST=0, EN=2000;

DSP MULN7LKS: ST=0, EN=100;
DSP MULN7RT: ST=0, EN=2000;
DSP MULN7LNK: ST=0, EN=200;

Passo 2:

2.1 – Retirar os conectores de E1 da placa traseira SEPU do slot 0

2.2 – Retirar a placa traseira SEPU do slot 0 (levar chave Philips pequena)

SEPU board
 2.3 – Setar os switchs do S10 para referência de clock na porta 0, conforme procedimento abaixo:

S10 é a seleção do clock

Referência de clock atual: shelf 0, frame 0, slot 0, porta 0

Os switchs de 1 a 4 definem a seleção da porta:

4 3 2 1 Port
ON ON ON ON 0
ON ON ON OFF 1
ON ON OFF ON 2
ON ON OFF OFF 3
ON OFF ON ON 4
ON OFF ON OFF 5
ON OFF OFF ON 6
ON OFF OFF OFF 7
OFF ON ON ON 8
OFF ON ON OFF 9
OFF ON OFF ON 10
OFF ON OFF OFF 11
OFF OFF ON ON 12
OFF OFF ON OFF 13
OFF OFF OFF ON 14
OFF OFF OFF OFF 15

Para selecionar a porta 0, os switchs de 1 a 4 devem estar setados para ON:

O switch 5 define se a sinal de clock deve ser exportado para as placas de clock.

5 Exportar sinal
ON Não
OFF Sim

Verificar se o switch 5 já está previamente configurado para OFF.

Passo 3:

Inserir a placa SEPU e os conectores de E1 de volta no slot 0

Passo 4:
 Aguardar 10 minutos e executar os seguintes comandos após inserção da placa:

4.1 – checar o status do equipamento e salvar o resultado:

DSP FRM:;
ACT CNSCHK:;
ACT SERCNSCHK: TBLID=ALL;

4.2 – checar o status dos links e rotas e salvar o resultado:

DSP MULN7DSP: ST=0, EN=2000;

DSP MULN7LKS: ST=0, EN=100;
DSP MULN7RT: ST=0, EN=2000;
DSP MULN7LNK: ST=0, EN=200;

4.3 – os resultados devem ser coincidentes com a listagem anterior (Passo 1)

Passo 5:

Executar os seguintes comandos para verificação do clock:

DSP CKIIMS: SHN=0, FN=0, SN=13;

DSP CKIIMS: SHN=0, FN=0, SN=15;

DSP TDM: SHN=0, FN=0, SN=13;

DSP TDM: SHN=0, FN=0, SN=15;

DSP CKIIRS: SHN=0, FN=0, SN=13;

DSP CKIIRS: SHN=0, FN=0, SN=15;

DSP CKII: SHN=0, FN=0, SN=13;

DSP CKII: SHN=0, FN=0, SN=15;

DSP CKIILOCK: SHN=0, FN=0, SN=13;

DSP CKIILOCK: SHN=0, FN=0, SN=15;

DSP TRUNK2M: SHN=0, FN=0, SN=0;

DSP TRUNKTDM: SHN=0, FN=0, SN=0;

DSP TRUNKLNK: SHN=0, FN=0, SN=0, PORT=0;

DSP TRUNKLNK: SHN=0, FN=0, SN=0, PORT=1;
DSP TRUNKLNK: SHN=0, FN=0, SN=0, PORT=2;
DSP TRUNKLNK: SHN=0, FN=0, SN=0, PORT=3;

Os resultados devem ser coincidentes com o resultado .txt em anexo:

clock sede.TXT