14/07/2021 Relatório Inicial

Imp

Relatório Inicial
 Relatório
 
 

 
Projeto 1 - Acompanhamento
 
Sensor AST2000
 

Grupo 1
Áurea Carolina de Souza Campos
Guilherme Benevides Chierici Teixeira
Guilherme Gustavo Martins
Vinícius Schrier Alves
 

O primeiro passo do projeto foi a escolha da melhor configuração de amplificador a ser usada no circuito. Como se desejava um sinal de corrente na
entrada e um sinal de tensão na saída, portanto, optou-se por um amplificador de transimpedância. Dessa forma, a topologia mais adequada é o po
comum, considerado um bom amplificador de transimpedância. 

https://ava.cefetmg.br/mod/wiki/prettyview.php?pageid=1483 1/11
14/07/2021 Relatório Inicial

As condições que nortearam o desenvolvimento dos cálculos foram as condições de saturação para NMOS e PMOS, que foram garantidas para que
circuito funcione como esperado.

Durante o processo dos cálculos, foram estipulados os seguintes valores:

Vdd = 1,8 V

Vgs = 0,6 V

Vth = 0,5 V

K'n = 171,8 µA/V2

W = 0,27 µm

L = 0,18 µm

Baseado nos valores acima, foi possível obter os seguintes parâmetros::

Id = 2,577 µA 

gm = 51,54 µA/V 

gmb = 15,462 µA/V 

Ainda, por meio das simulações, foram obtidas as resistências r01 e r02, equivalentes a 270,27kΩ e 6,329kΩ respectivamente. Consequentemente, fo
possível calcular:

Av = 0,431 A/V

Rin = 14,475 kΩ

Rout = 6,184 kΩ

O ganho obtido foi menor do que o esperado, visto que a topologia porta comum possibilita ganhos de dois ou mais dígitos. Além disso, a resistênc
de saída poderia ser maior. Em um tentativa de atingir valores mais próximos do desejado, foram alterados os valores de L (de 0,18 µm par
0,54 µm) e W (0,27 µm para 7,2 µm). Logo, os valores que foram calculados anteriormente, tiveram que ser recalculados:

Id = 22,907 µA 

gm = 0,458 mA/V 

gmb = 0,137 mA/V 

Ainda, por meio de novas simulações, foram obtidas as resistências r01 e r02, equivalentes a 113,12kΩ e 877,19kΩ respectivamente. Por fim, foram
calculados o ganho e as resistências de saída e entrada:

Av =  60,505 V/A

Rin = 14,475 kΩ

Rout = 100,2 kΩ

Com um aumento no ganho e na resistência de saída, os resultados se aproximaram do desejado.

SIMULAÇÃO - ACOMPANHAMENTO

Com a topologia em mãos do porta comum com espelho de corrente, foi criado uma linha de código no LTSpice para simulação deste circuito, o qu
possibilitou a definição de parâmetros, ganhos e componentes do amplificador. O circuito é composto por 3 transistores, como mostrado na figura
abaixo. Onde M1 é um NMOS e M2 e M3 são PMOS. O MOSFET M2 é a carga ativa, enquanto o MOSFET M3 é o espelho de corrente. 

https://ava.cefetmg.br/mod/wiki/prettyview.php?pageid=1483 2/11
14/07/2021 Relatório Inicial

Primeiramente, após definir a tensão Vdd para 1.8 V como dado nas instruções de projeto, foi necessário ser feita uma análise para grandes sinais, o
seja, escolher um valor da tensão de polarização Vb1 (o ponto de operação) e também da corrente de entrada Iin. Além disso, precisou-se ajustar um
valor para a resistência Rref, o qual foi feito através do comando .step. Após vários testes foram definidos:

Vb1 = 0.6 V

Iin = 10uA

Rref = 10kΩ

Com esses parâmetros definidos e utilizando o comando .op do LTSpice, foram obtidos os parâmetros de pequenos sinais dados na tabela que será
apresentada a seguir. O circuito que representa a análise em pequenos sinais é dado pela figura abaixo. 

O problema principal encontrado pelo grupo no desenvolvimento da simulação foi o de conseguir polarizar o transistor M2. Como pode ser observa
|Vds| = 0.0436V <= |Vgs| - |Vth| = 0.853 V, o que indica que o transistor está em triodo. Algumas possíveis soluções foram testadas como variar a ten
de polarização Vb1 e aumentar o tamanho do transistor M1, de forma que quanto maior for a relação de comprimento e largura do transistor, meno
será a tensão necessária para mantê-lo ligado. Porém mesmo com essas tentativas de correção os resultados se mantiveram inconclusivos. Assim sen
os resultados comparativos não foram satisfatórios por consequência dessa falha na montagem do circuito.  

https://ava.cefetmg.br/mod/wiki/prettyview.php?pageid=1483 3/11
14/07/2021 Relatório Inicial

Sendo assim, somos capazes de obter as resistências ro1 e ro2 através da tabela da figura acima, utilizando os valores de Gds. Fazemos então:

ro1 = 1/Gds(M1) = 1/(2.15e-06) = 465.12kΩ

ro2 = 1/Gds(M2) = 1/(1.11e-04) = 9.009kΩ

Em seguida foi encontrado o valor do ganho do circuito utilizando os comandos .tran, que realiza uma análise de transitório temporal, e .measure.
Devido a topologia utilizada, o ganho do circuito será dado pela saída de tensão Vo pela corrente de entrada, que é a corrente da fonte do transisto
M1. Dessa forma obtemos através do LTSpice:

SIMULAÇÃO - PARTE FINAL

A resolução do problema encontrada da não polarização do transistor M2 foi corrigida através da alteração dos tamanhos dos transistores M1, M2 e
M3. Mais especificamente aumentou-se a largura do transistor M1 de 0.27μm para 7.2μm. Os transistores M2 e M3 modificaram-se o tamanho de
comprimento e largura, onde a largura foi aumentada de 0.18um para 0.54μm e o comprimento foi aumentado de 0.27μm para 1.2μm. O intuito da
alteração dos tamanhos dos transistores, era o de modificar o valor das correntes de dreno dos transistores, de forma que eles pudessem ser
polarizados.

 Após isso, utilizando o comando .step, variou-se a resistência Rref de 1kΩ a 100kΩ, de forma a obter um valor de resistência em que as correntes de
dreno fossem semelhantes. No gráfico abaixo pode ser observado as curvas das correntes de dreno de M1, M2 e M3. O valor em que elas são iguais
inicia em aproximadamente 50kΩ, em que, como pode ser observado na figura possui um valor de corrente de aproximadamente 17μA. Esse valor d
corrente foi utilizado como parâmetro de offset da corrente de entrada do amplificador. 

No entanto, o sensor AST2000 utilizado no projeto só fornece valores de corrente de 4 a 20 mA,  sendo assim, se vê necessário a implementação de
divisor de corrente de forma que se obtenha a corrente de entrada necessária para o amplificador de aproximadamente 17μA. Assim, após alguns
cálculos de divisor de corrente como mostrado na figura abaixo, considerando uma corrente de saída do sensor como a média entre 4 e 20mA, utiliz
se para análise uma corrente de saída do sensor de 12mA. Dessa forma, as resistências escolhidas foram de R1 = 2kΩ e R2 = 1MΩ, de forma a obter
valor de corrente próximo a 17μA na entrada do amplificador.

https://ava.cefetmg.br/mod/wiki/prettyview.php?pageid=1483 4/11
14/07/2021 Relatório Inicial

Então, após finalizado os ajustes de parâmetros de grandes sinais, teremos os seguintes valores que serão utilizados na simulação.

Vb1 = 0.5 V

Iin = 17μA

Rref = 50kΩ

Utilizando o comando .op e .step do LTSpice e acessando via SPICE Error Log, é possível obter os parâmetros de pequenos sinais dados por cada
transistor, apresentados na figura abaixo. Pode-se perceber que os transistores M1, M2 e M3 estão polarizados, o que pode ser confirmado pela
equação |Vds| >= |Vgs| - |Vth|. 

Sendo assim, somos capazes de obter as resistências ro1 e ro2 através da tabela da figura acima, utilizando os valores de Gds. Fazemos então:

ro1 = 1/Gds(M1) = 1/(8.84e-06) = 113.12kΩ

ro2 = 1/Gds(M2) = 1/(1.14e-06) = 877.19kΩ

Assim obtém-se o valor da resistência de saída R0, fazendo o paralelo de ro1 e ro2.

https://ava.cefetmg.br/mod/wiki/prettyview.php?pageid=1483 5/11
14/07/2021 Relatório Inicial

R0 = 100.20kΩ ou aproximadamente 100kΩ

Em seguida foi encontrado o valor do ganho do circuito utilizando o comando .op e também utilizando os gráficos de V(vo) e Is(m1). Devido a topol
utilizada, o ganho do circuito será dado pela saída de tensão Vo pela corrente de entrada, que é a corrente da fonte do transistor M1.

Como pode ser observado no gráfico e nos resultados do comando de ponto de operação obtemos:

Vo = 0.901124V

Iin = |Is (M1)| = 17 μA

Assim calcula-se o ganho da seguinte forma:

ganho = Vo/Iin = 0.901124V/17μA = 53.007kV/A

Agora, fazendo uma análise para as variações de temperatura do amplificador utilizando o comando .step temp 25 100 1, ou seja, variando a
temperatura do amplificador de 25ºC até 100ºC, obtem-se o gráfico do ganho do circuito mostrado abaixo e também os valores de parâmetros de
pequenos sinais do amplificador com essa variação. O que podemos aferir é que mesmo que os transistores estejam polarizados como pode ser vist
nos valores obtidos de pequenos sinais (pela a análise do valor de Vds por exemplo), o ganho do circuito irá cair à medida que a temperatura aumen

https://ava.cefetmg.br/mod/wiki/prettyview.php?pageid=1483 6/11
14/07/2021 Relatório Inicial

Em seguida, para a análise em frequência utilizou-se o comando .ac dec 100 0.01 100t, fazendo uma análise de 100Hz até 100THz. Podemos observa
que o ganho irá cair com o aumento da frequência. Utilizando o comando .measure ac ganhoccg find mag(v(vo)) foi encontrado o valor de magnitud
em que irá ocorrer a redução de aproximadamente 70.7% do valor da faixa de passagem, o valor encontrado foi de 118.841dB, como mostrado na
figura abaixo. Dessa forma, através do gráfico da resposta em frequência da tensão saída, somos capazes de obter o valor da frequência de corte, qu
de 8.156511MHz.

https://ava.cefetmg.br/mod/wiki/prettyview.php?pageid=1483 7/11
14/07/2021 Relatório Inicial

Para a frequência de ganho unitário, basta verificar o valor de frequência quando a magnitude da curva de Vo estiver em 0db. Sendo assim o valor
encontrado foi de 6.8638075Thz, como pode ser observado no gráfico a seguir.

Os códigos utilizados para a simulação estão presente no apêndice do memorial de cálculo do trabalho.

PROJETO FINALIZADO 1

 Para o presente trabalho, usaremos a seguinte fórmula para cálculo da estimativa de custos:

(área de chip)*(preço por área) + (preço do encapsulamento) + preço do sensor = custo da unidade.

 1.     Cálculo da Área do chip

 A área do chip vai ser calculada com base no tamanho dos dispositivos projetados. Em nosso caso, será referente a área dos 3 transistores utilizados
uma área de 200 μm2 para cada PAD.

Consideramos os resistores como elementos externos ao chip.

Em nosso projeto temos dois tamanhos distintos de transistores:

M1:  L=0,18 µm  e W=7,2 µm

M2 e M3:  L=0,54 µm  e W=1,2 µm

https://ava.cefetmg.br/mod/wiki/prettyview.php?pageid=1483 8/11
14/07/2021 Relatório Inicial

 Para o cálculo da área de cada transistor usaremos as seguintes aproximações: 

Área de dreno ou fonte: 4×λT×W

Área de porta: L×W

Área total de um transistor: AT=1,1×(Área de Porta+2×Área de Dreno/Fonte), para uma correção de 10 % devido a questões de projeto.

λT: é o rótulo (ou nó da tecnologia). No nosso caso: λT=180 nm.

CÁLCULOS:

Área de dreno ou fonte = 4×λT×W 

M1) 4x180 nm x 7,2µm = 5,184x10-12

M2 e M3) 2x4x180 nm x 1,2µm = 1,728x10-12

Total (M1+M2+M3) = 6,912x10-12

Área de porta: L×W 

M1) 0,18µm x 7,2 µm = 1,296x10-12

M2 e M3)  2x0,54 µm x 1,2 µm = 6,48x10-13

Total (M1+M2+M3) = 1,944x10-12

Área total dos transistores: AT=1,1×(Área de Porta+2×Área de Dreno/Fonte)

1,1x(1,944x10-12 + 2 x 6,912x10-12) = 1,7344x10-11 = 0,0001734mm²

O valor da área de cada pad dado foi de 200 μm2, como vamos utilizar 6 pads, temos: 6x0,000 2mm² = 0,0012mm² 

Logo, a área do chip é de aproximadamente 0,0013734mm².

 2.Cálculo 2:(área de chip)*(preço por área)

Fazendo a pesquisa de preços por área no arquivo “LISTA DE PREÇOS GENERAL EUROPRACTICE MPW para 2021”, não foi encontrado o preço por ár
da tecnologia que estamos utilizando (TSMC 180nm), com isso usaremos os preços de uma tecnologia próxima, a ONC18MS. 

O preço por mm^2 para o ONC18MS é de  1100 eur. 

Logo,

(área de chip)*(preço por área) = 0,0013734mm²  x 1100 = 1.51074 eur = 9,4119R$

Cotação do EURO: 6,23R$ (Consulta dia 08/06/2021)

https://ava.cefetmg.br/mod/wiki/prettyview.php?pageid=1483 9/11
14/07/2021 Relatório Inicial

 3. Cálculo 3:(área de chip)*(preço por área) + (preço do encapsulamento) + preço do sensor  = custo da unidade.

O preçodo encapsulamento por peça que vamos utilizar é de 0.5 dolar = 2,55R$

O valor do sensor utilizado (Sensor de pressão AST2000, modelo SS Series) encontrado no mercado foi de 158,65 dólares, equivalente à 807,84 R$

Logo, 

(área de chip)*(preço por área) + (preço do encapsulamento) + preço do sensor =

9,4119R$ +2,55 R$ + 807,84 R$  = 819,80 R$

 CUSTO TOTAL POR UNIDADE = 819,80 R$ R$

Após a apuração de custos do produto, foram feitas diversas análises de viabilidade econômica para avaliar se o projeto é rentável e para a apuração
valor de venda do produto. 

Antes de apresentar os resultados vamos explicar brevemente o conceito dos dois métodos utilizados para as análises, o método do valor presente
líquido e payback descontado.

O valor presente líquido (VPL) consiste em trazer para o presente todos os fluxos de caixa de um projeto de investimento, somando-o ao montante
inicial. Assim, será possível avaliá-lo de forma a averiguar sua viabilidade. Caso você encontre um VPL negativo, pode-se dizer que o investimento é
inexequível e que ocasionará perdas e prejuízos. Porém, se o VPL for positivo, isso é um sinal de que o investimento é executável e o investidor terá
ganhos financeiros e conseguirá a valorização do seu dinheiro.

O payback, é o tempo necessário para que o retorno acumulado de um investimento se iguale ao valor investido. Payback descontado é um indicado
utilizado para avaliar o tempo de retorno, bem como os riscos e a viabilidade de um investimento. Difere-se do payback simples por descontar o cus
de capital nos fluxos de caixa, ou seja, os valores das entradas e saídas são baseados no tempo presente.

Após algumas análises e para obter um retorno de investimento adequado, optamos por vender o produto final por 1.300,00 reais.

Para obter uma quantidade considerável de peças inicialmente e conseguir um fluxo de caixa saudável, optamos por pegar um empréstimo de
600.000,00 reais considerando que todos os juros cobrados anualmente seriam de 32%(juros do banco, imposto de renda e outros).

Assim, obtivemos o seguinte resultado:

A partir dos valores obtidos podemos concluir que o projeto é viável, já que temos um payback descontado de 3,82, representando que em pouco m
de três anos e meio o investimento dará retorno. 

Outra análise em relação ao VPL, trazendo os valores para o presente, observa-se que na projeção de 5 anos para o valor presente o valor do lucro
desse investimento seria de aproximadamente 191 mil reais, o gráfico apresentando mostra o quanto fomos abatendo a divida ao longo do tempo a
atingirmos os lucros.

Foi feito também a análise da taxa interna de retorno (TIR), para avaliar se outros tipos de investimentos seriam mais rentáveis que nosso projeto, pa
isso optamos por comparar com uma rentabilidade de 12% ao ano, o resultado obtido foi que nosso investimento retornou 45% na mesma
comparação.

https://ava.cefetmg.br/mod/wiki/prettyview.php?pageid=1483 10/11
14/07/2021 Relatório Inicial

Consideramos outra análise, caso tivéssemos o dinheiro em caixa e não precisássemos pegar o empréstimo no banco nem o valor dos juros, os
resultados obtidos foram:

Mostrando que caso tivéssemos esse valor inicial nosso lucro presente seria um valor considerável em relação ao valor inicialmente investido já que
VPL foi de 1.659.981,11, o gráfico mostra em valores presentes o quanto o nosso patrimônio foi aumentando ao longo do tempo.

A análise do TIR nessa etapa foi ainda melhor, obtivemos um valor de 83% de retorno, valor muito satisfatório comparado com a taxa comparada. 

Com os parâmetros apresentados de VPL e dos valores de payback e do TIR comparando com outros investimentos no mercado, concluímos que o
projeto é viável, o investimento é executável, que teremos ganhos com o projeto e iríamos conseguir a valorização do dinheiro investido tanto se
pegássemos um empréstimo ou se tivéssemos o valor inicial do fluxo de caixa, neste último caso representando valores mais expressivos.

https://ava.cefetmg.br/mod/wiki/prettyview.php?pageid=1483 11/11