Departamento de Engenharia Electrotécnica

Sistemas Lógicos (MiEB+MiEF) – 2010/2011

Mestrado integrado em Engenharia Biomédica

Mestrado integrado em Engenharia Física
Disciplina de Sistemas Lógicos - 1º teste – 4/5/2011 – 17h00mn
Duração: 1h30mn Tolerância: 15mn Sem consulta

Importante: numere as folhas que entregar (ex. 1 de 4) e identifique-se em todas elas

Responda em folhas separadas aos vários grupos de questões

Q1 ( 3,5 + 2,5 + 2,5 valores )

a) Considere a função:
f ( A, B, C , D) = ∑ (0,1,2,5,8,9,10,13,14) + d (3,6,11) .
Obtenha uma expressão simplificada na forma de soma de produtos através de mapa de Karnaugh.
b) Recorrendo à utilização de multiplexers e lógica adicional se necessário, implemente a função referida
na alínea anterior. Pode utilizar qualquer tipo de multiplexer, sendo preferível a solução que utilize
menor número de portas (considerando que um MUX de N variáveis de selecção tem 2N+1 portas).
c) Recorrendo à utilização de descodificadores com ou sem entrada de habilitação (“enable”) e lógica
adicional se necessário, implemente a função referida na alínea anterior. Pode utilizar qualquer tipo de
descodificador, sendo preferível a solução que utilize menor número de portas (considerando que um
descodificador de N variáveis de entrada tem 2N portas).

Q2 ( 2,5 + 2,5 + 2 valores )

a) Considere que representa através de quatro variáveis booleanas (XYWZ) a votação de quatro pessoas
de um comité (variável a 1 representa votação a favor, variável a 0 votação contra). Apresente a tabela
de verdade da função que seja activada a 1 sempre que exista um empate.
b) Pretende-se realizar um demultiplexer com duas variáveis de selecção (A1 e A0), uma variável de
dados de entrada (IN), e quatro variáveis de saída (OUT0, OUT1, OUT2 e OUT3). A entrada IN deve
ser direccionada para a saída OUTi, em que i correspondente ao valor de A1A0. Apresente a tabela de
verdade associada a este módulo.
c) Pretende-se realizar um demultiplexer com quatro variáveis de selecção (A3 A2 A1 A0), uma variável
de dados de entrada (IN), e dezasseis variáveis de saída (OUT0 a OUT15). Recorrendo aos blocos
demultiplexer obtidos na alínea anterior, apresente (e justifique) o diagrama de blocos (esquemático)
para implementar este novo demultiplexer.

Q3 ( 2 + 2,5 valores)
a) Utilizando tabela de verdade, conclua se a .b + c = a .b + a.b.c
b) Considere um sistema com 2 entradas binárias, A e B. Projecte um circuito semi-somador, isto é, um
circuito com os dois bits A e B de entrada e dois bits S e T de saída, em que S é a soma de A e B e T o
transporte resultante. Apresente tabelas de verdade e mapas de Karnaugh associados.