TCC Luiz Augusto Frazatto Fernandes Assinado

UNIVERSIDADE FEDERAL DE SANTA CATARINA
CENTRO TECNOLÓGICO
CURSO DE GRADUAÇÃO EM ENGENHARIA ELETRÔNICA
Luiz Augusto Frazatto Fernandes
Projeto e análise de amplificador operacional rail-to-rail em tecnologia de 65

nm
Florianópolis
2022

nm
Trabalho de Conclusão de Curso do Curso de

Graduação em Engenharia Eletrônica do Centro
Tecnológico da Universidade Federal de Santa
Catarina para a obtenção do título de Bacharel em
Engenharia Eletrônica.
Orientador: Prof. Jader Alves de Lima Filho, Dr.
Florianópolis
2022
Ficha de identificação da obra elaborada pelo autor,
através do Programa de Geração Automática da Biblioteca Universitária da UFSC.
Fernandes, Luiz Augusto Frazatto

Projeto e análise de amplificador operacional rail-to
rail em tecnologia de 65 nm / Luiz Augusto Frazatto
Fernandes ; orientador, Jader Alves de Lima Filho, 2022.
84 p.
Trabalho de Conclusão de Curso (graduação) -

Universidade Federal de Santa Catarina, Centro Tecnológico,
Graduação em Engenharia Eletrônica, Florianópolis, 2022.
Inclui referências.
1. Engenharia Eletrônica. 2. Amplificador Operacional.

3. Rail-to-rail. 4. Circuitos Integrados. 5. CMOS 65 nm.
I. Lima Filho, Jader Alves de. II. Universidade Federal de
Santa Catarina. Graduação em Engenharia Eletrônica. III.
Título.

nm
Este Trabalho de Conclusão de Curso foi julgado adequado para obtenção do Título de
“Bacharel em Engenharia Eletrônica” e aprovado em sua forma final pelo Curso de
Graduação em Engenharia Eletrônica.
Florianópolis, Dezembro de 2022.
Prof. Fernando Rangel de Sousa, Dr.

Coordenador do Curso de Graduação em
Engenharia Eletrônica
Universidade Federal de Santa Catarina
Banca Examinadora:
Prof. Jader Alves de Lima Filho, Dr.

Orientador
Prof. Fabian Leonardo Cabrera Riaño, Dr.

Avaliador
Eng. William Prodanov, Dr.

Avaliador
Chipus Microeletrônica S.A.
Este trabalho é dedicado a minha família, pela admiração e
suporte mesmo não entendendo o que eu faço e/ou estudo.
AGRADECIMENTOS
Agradeço a meus pais, Miria Reschette Frazatto Fernandes e Luiz Antonio Fernan-
des, e ao meu irmão, Luiz Antonio Frazatto Fernandes, pelo suporte incondicional e apoio
durante a jornada.
Ao meu orientador, Jader Alves de Lima Filho, pelas discussões, incentivos e
ensinamentos fornecidos durante todo o período em que trabalhamos juntos.
Aos professores Marcio Schneider e Cesar Rodrigues por sanarem eventuais dúvidas
e fazer sugestões quanto a este trabalho.
Ao professor Fabian Riaño pelo suporte técnico e ajuda na utilização das ferramen-
tas de desenvolvimento do projeto.
Ao meu amigo Tiago Angioletti, pela ajuda com a revisão deste documento e
apresentação.
Aos meus amigos Gustavo Fukushima, Vitor Osni e Rodrigo Martinez pelo auxílio
gramatical e revisão deste documento.
E aos meus demais colegas de laboratório e de curso, por darem ouvidos às minhas
explicações eventuais na tentativa de compreender eletrônica analógica.
RESUMO
Este trabalho tem como objetivo a realização a nível de esquemático do projeto de um

Amplificador Operacional Rail-to-Rail em tecnologia integrada CMOS de 65 nm voltado a
aplicações em vídeo analógico. As simulações e circuito foram desenvolvidos no ambiente
da Cadence, Virtuoso Analog Design Environment. É apresentada uma topologia inicial
básica para o amplificador, a partir da qual são mostradas as evoluções que conduzem à
topologia final utilizada, e a determinação dos parâmetros de projeto foi feita a partir de
uma aplicação em vídeo analógico. Um consumo máximo de corrente ficou em torno de 1.9
mA, e a frequência de ganho unitário do amplificador, em malha aberta, é superior a 40
MHz, obedecendo dois parâmetros importantes do projeto. Além disso, a menor margem
de fase obtida de aproximadamente 47◦ também atingiu às especificações, certificando a
estabilidade do circuito em malha fechada. Outros parâmetros, como Slew-Rate, CMRR,
PSRR, THD e ruído foram simulados a fim de se comparar os resultados obtidos com
produtos comerciais. Ao final do documento, encontram-se todos os resultados obtidos,
bem como uma discussão das falhas e possíveis melhorias do projeto.
Palavras-chave: Amplificador Operacional Rail-to-Rail. Vídeo analógico. Circuitos Inte-

grados CMOS. Tecnologia de 65 nm.
ABSTRACT
The purpose of this work is to design on a schematic level a Rail-to-Rail Operational

Amplifier in 65 nm CMOS technology for analog video applications. The simulations
and the circuit were developed in the Virtuoso Analog Design Environment, provided by
Cadence. An initial topology was presented, from which improvements are demonstrated
in order to achieve the definitive one used in the final design. Project parameters were
defined considering a video application. The maximum current consumption was measured
at about 1.9 mA, and the unity gain frequency was superior to 40 MHz in an open-loop
configuration, exceeding the design requisites. The lowest phase margin was at about 47◦ ,
which is enough to guarantee negative feedback stability. Other important parameters
such as CMRR, PSRR, THD and noise were also simulated in order to compare them
to commercial operational amplifiers with similar applications. All the measurements
obtained can be found at the end of the document, alongside with a discussion of the
flaws and possible improvements upon this work.
Keywords: Rail-to-Rail Operational Amplifier. Analog Video. CMOS Integrated Circuits.

65 nm technology.
LISTA DE FIGURAS
Figura 1 – Símbolo do amplificador operacional. . . . . . . . . . . . . . . . . . . . 16

Figura 2 – Função de transferência do ganho de um amplificador operacional. . . . 17
Figura 3 – Esquemático do amplificador folded cascode com entrada Transistor
MOS com canal do tipo P (PMOS). . . . . . . . . . . . . . . . . . . . . 22
Figura 4 – Esquemático do segundo estágio do amplificador operacional. . . . . . . 24
Figura 5 – Faixa de operação da tensão de modo comum à entrada dos pares
diferenciais Transistor MOS com canal do tipo N (NMOS), PMOS e a
combinação resultante de ambos. . . . . . . . . . . . . . . . . . . . . . 25
Figura 6 – Estrutura de uma amplificador double folded cascode, com maior capa-
cidade de excursão de tensão à entrada. A fonte de tensão VI,CM foi
omitida por uma questão de simplicidade. . . . . . . . . . . . . . . . . 26
Figura 7 – Esquemático do segundo estágio do amplificador operacional com es-
trutura de inversor. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27
Figura 8 – Zona morta (dead zone) de um amplificador auto-polarizado com ganho
uniário na região ativa. . . . . . . . . . . . . . . . . . . . . . . . . . . . 28
Figura 9 – Esquemático do segundo estágio do amplificador operacional com es-
trutura de inversor. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29
Figura 10 – Esquemático do amplificador operacional completo com polarização do
estágio de saída classe AB. . . . . . . . . . . . . . . . . . . . . . . . . . 30
Figura 11 – Circuito equivalente de pequenos sinais para amplificador operacional
não compensado com dois estágios. . . . . . . . . . . . . . . . . . . . . 30
Figura 12 – Circuito equivalente de pequenos sinais para amplificador operacional
com dois estágios compensado por CM . . . . . . . . . . . . . . . . . . . 31
Figura 13 – Representação da técnica de pole splitting. Este gráfico é meramente
ilustrativo, não representando numericamente o circuito desenvolvido
neste trabalho, apenas configuração análoga de polos e zero na função
de transferência. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32
Figura 14 – Circuito equivalente com compensação ativa de Miller realizada pelo
transistor MC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33
Figura 15 – Circuito final do amplificador operacional com compensação ativa de
Miller realizada por CM,N e CM,P . . . . . . . . . . . . . . . . . . . . . . 34
Figura 16 – Transcondutâncias dos transistores M10−13 obtidas por meio de simula-
ção com as dimensões projetadas. . . . . . . . . . . . . . . . . . . . . . 36
Figura 17 – Transcondutâncias dos transistores M10−13 obtidas por meio de simula-
ção com as dimensões projetadas. . . . . . . . . . . . . . . . . . . . . . 37
Figura 18 – Esquemático com a polarização real utilizada no estágio diferencial. . . 38
Figura 19 – Soma de corrente dos transistores cascode e do par diferencial na estru-
tura do amplificador. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39
Figura 20 – Malha translinear utilizada para polarização das fontes flutuantes e do
estágio de saída. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40
Figura 21 – Transistores de saída do amplificador e corrente quiescente projetada. . 41
Figura 22 – Circuito auxiliar utilizado para convergência na simulação do amplifi-
cador operacional. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44
Figura 23 – Consumo de corrente em função da tensão de modo comum. . . . . . . 45
Figura 24 – Função de transferência da saída do circuito configurado como seguidor
de tensão. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 45
Figura 25 – Ganho de tensão obtido à saída do amplificador em malha aberta em
função da tensão de modo comum para frequência fixa de 100 Hz. . . . 46
Figura 26 – Simulação do circuito AC e diagrama de Bode resultante para tensões
de modo comum de -1 V, 0 V e 1 V. . . . . . . . . . . . . . . . . . . . 47
Figura 27 – Respostas de ganho e fase resultantes para tensão de modo comum de
-1 V, e temperaturas de −20 ◦ C e 125 ◦ C. . . . . . . . . . . . . . . . . 47
0 V, e temperaturas de −20 ◦ C e 125 ◦ C. . . . . . . . . . . . . . . . . . 48
1 V, e temperaturas de −20 ◦ C e 125 ◦ C. . . . . . . . . . . . . . . . . . 48
Figura 30 – Resposta em frequência do amplificador em malha aberta, na tempera-
tura de 27 ◦ C e com tensão de modo comum de 0 V. . . . . . . . . . . 50
Figura 31 – CMRR em função do modo comum DC do amplificador projetado para
uma frequência de 100 Hz. . . . . . . . . . . . . . . . . . . . . . . . . . 51
Figura 32 – CMRR do amplificador em função da frequência para modos comuns
DC de -1 V, 0 V e 1 V. . . . . . . . . . . . . . . . . . . . . . . . . . . . 52
Figura 33 – PSRR em função do modo comum DC do amplificador projetado para
uma frequência de 100 Hz. . . . . . . . . . . . . . . . . . . . . . . . . . 53
Figura 34 – PSRR+ do amplificador em função da frequência para modos comuns
DC de -1 V, 0 V e 1 V. . . . . . . . . . . . . . . . . . . . . . . . . . . . 54
Figura 35 – PSRR− do amplificador em função da frequência para modos comuns
DC de -1 V, 0 V e 1 V. . . . . . . . . . . . . . . . . . . . . . . . . . . . 54
Figura 36 – Simulação transiente com entrada de trem de pulsos variando entre as
tensões de alimentação. . . . . . . . . . . . . . . . . . . . . . . . . . . 55
Figura 37 – Simulação transiente para seguidor de tensão com pulso de baixa am-
plitude à entrada. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 56
Figura 38 – Simulação transiente para seguidor de tensão com pulso de média am-
plitude à entrada. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 57
Figura 39 – Simulação transiente para cálculo do SR+ . . . . . . . . . . . . . . . . . 58
Figura 40 – Simulação transiente para cálculo do SR− . . . . . . . . . . . . . . . . . 58
Figura 41 – Resultado da simulação em configuração de seguidor de tensão, com
sinal de entrada senoidal, de amplitude 1.25 V, tensão de modo comum
de 0 V e frequência de 1 kHz. . . . . . . . . . . . . . . . . . . . . . . . 59
de 1 V e frequência de 1 kHz. . . . . . . . . . . . . . . . . . . . . . . . 60
de 1 V e frequência de 150 MHz. . . . . . . . . . . . . . . . . . . . . . 60
Figura 44 – Distorção harmônica total obtida para configuração de seguidor de
tensão com entrada senoidal de 0.25 V e 1.25 V, e tensão de modo
comum de 0 V em função da frequência. . . . . . . . . . . . . . . . . . 61
Figura 45 – Distorção harmônica total em dB obtida para configuração de seguidor
de tensão com entrada senoidal de 0.25 V e 1.25 V, e tensão de modo
comum de 0 V em função da frequência. . . . . . . . . . . . . . . . . . 61
Figura 46 – Forma de onda à saída do amplificador como seguidor de tensão para
entrada senoidal de frequência 1 kHz e amplitude de 1.25 V. . . . . . . 62
Figura 47 – Densidade espectral de potência das harmônicas de uma onda à saída do
amplificador como seguidor de tensão para entrada senoidal de frequên-
cia 1 kHz e amplitude de 1.25 V. . . . . . . . . . . . . . . . . . . . . . 63
Figura 48 – Forma de onda à saída do amplificador como seguidor de tensão para
entrada senoidal de frequência 40 MHz e amplitude de 1.25 V. . . . . . 63
amplificador como seguidor de tensão para entrada senoidal de frequên-
cia 40 MHz e amplitude de 1.25 V. . . . . . . . . . . . . . . . . . . . . 64
Figura 50 – Esquemático do espelho de corrente simples com dispositivos tipo N. . 73
Figura 51 – Erros relativos de espelhamento para configuração simples. . . . . . . . 73
Figura 52 – Esquemático do espelho de corrente self-cascode com dispositivos tipo N. 74
Figura 53 – Erros relativos de espelhamento para configuração self-cascode. . . . . . 75
Figura 56 – Circuito equivalente de pequenos sinais do circuito com compensação
ativa de Miller. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 80
LISTA DE TABELAS
Tabela 2 – Dimensões e erros relativos à polarização dos pares diferenciais. . . . . 37

Tabela 3 – Dimensões e correntes dos transistores do núcleo do amplificador opera-
cional (todos aqueles vistos na Figura 6), para tensão de modo comum
VICM = 0 V. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 41
Tabela 4 – Dimensões calculadas para espelho de corrente cascode de alta excursão
no amplificador operacional. . . . . . . . . . . . . . . . . . . . . . . . . 42
Tabela 5 – Dimensões e correntes dos transistores do núcleo do amplificador ope-
racional (todos aqueles vistos na Figura 6), exceto M44−47 , para tensão
de modo comum VICM = 0 V. . . . . . . . . . . . . . . . . . . . . . . . 43
Tabela 6 – Resultados das simulações AC do amplificador em função do modo
comum e temperatura. . . . . . . . . . . . . . . . . . . . . . . . . . . . 49
Tabela 7 – Resultados das simulações AC do amplificador em função do modo
comum e corner cases, para a temperatura de 27 ◦ C. . . . . . . . . . . 49
Tabela 8 – Comparação dos resultados obtidos com outros circuitos semelhantes
em aplicação. O resistor de carga indicado neste trabalho foi utilizado
em todas as simulações.
*: Os resultados foram apenas simulados, em comparação com os com-
ponentes comerciais, que foram medidos . . . . . . . . . . . . . . . . . 66
Tabela 9 – Dimensões calculadas para espelho de corrente cascode de alta excursão. 79
de modo comum VICM = −1 V. . . . . . . . . . . . . . . . . . . . . . . 82
de modo comum VICM = 1 V. . . . . . . . . . . . . . . . . . . . . . . . 83
LISTA DE ABREVIATURAS E SIGLAS
AmpOp Amplificador Operacional

AmpOps Amplificadores Operacionais
CMRR Common Mode Rejection Ratio
FC Folded Cascode
NMOS Transistor MOS com canal do tipo N
OTA Operational Transconductance Amplifier
PMOS Transistor MOS com canal do tipo P
PSRR Power Supply Rejection Ratio
RTR Rail-to-Rail
SR Slew-Rate
SUMÁRIO
1 INTRODUÇÃO . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16
1.1 REVISÃO BIBLIOGRÁFICA/ESTADO DA ARTE . . . . . . . . . . . . . 18
1.2 OBJETIVOS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19
1.2.1 Objetivo Geral . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19
1.2.2 Objetivos Específicos . . . . . . . . . . . . . . . . . . . . . . . . . . . 19
1.3 METODOLOGIA E MATERIAIS . . . . . . . . . . . . . . . . . . . . . . 19
1.3.1 Da escolha da tecnologia . . . . . . . . . . . . . . . . . . . . . . . . 19
1.4 DA DETERMINAÇÃO DAS ESPECIFICAÇÕES TÉCNICAS . . . . . . . 20
2 FUNDAMENTAÇÃO . . . . . . . . . . . . . . . . . . . . . . . . . 22
2.1 ESTRUTURA BÁSICA DE UM AMPOP . . . . . . . . . . . . . . . . . 22
2.2 SEGUNDO ESTÁGIO - AMPLIFICADOR CLASSE AB . . . . . . . . . . 23
2.3 MODIFICAÇÕES PARA OPERAÇÃO EM TENSÕES DE ALIMENTAÇÃO 24
2.3.1 Da maximização da excursão à entrada . . . . . . . . . . . . . . . . 25
2.3.2 Da maximização de excursão à saída . . . . . . . . . . . . . . . . . 26
2.4 TOPOLOGIA COMPLETA . . . . . . . . . . . . . . . . . . . . . . . . . 27
2.5 COMPENSAÇÃO EM FREQUÊNCIA E TÉCNICA DE POLE SPLITTING 28
2.5.1 Cancelamento Ativo de Zero de Miller . . . . . . . . . . . . . . . . 31
3 DO PROJETO DO AMPOP . . . . . . . . . . . . . . . . . . . . . 35
3.1 ESPECIFICAÇÕES . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35
3.2 DO PRIMEIRO ESTÁGIO – DOUBLE-FOLDED CASCODE . . . . . . . 35
3.2.1 Projeto do par diferencial . . . . . . . . . . . . . . . . . . . . . . . . 35
3.2.1.1 Polarização do par diferencial por corrente . . . . . . . . . . . . . . . . . 36
3.2.2 Projeto de espelho de corrente cascode . . . . . . . . . . . . . . . . 37
3.3 PROJETO DO ESTÁGIO DE SAÍDA . . . . . . . . . . . . . . . . . . . 39
3.3.1 Diminuição da corrente de polarização do estágio cascode . . . . . 41
3.4 COMPENSAÇÃO EM FREQUÊNCIA . . . . . . . . . . . . . . . . . . . 42
4 RESULTADOS OBTIDOS . . . . . . . . . . . . . . . . . . . . . . 43
4.1 SIMULAÇÕES DC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43
4.1.1 Ponto quiescente do circuito . . . . . . . . . . . . . . . . . . . . . . 43
4.1.2 Consumo de corrente . . . . . . . . . . . . . . . . . . . . . . . . . . 44
4.1.3 Função de transferência DC . . . . . . . . . . . . . . . . . . . . . . 44
4.2 SIMULAÇÕES AC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46
4.2.1 Corner Cases . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 49
4.2.2 CMRR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 50
4.2.3 PSRR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 51
4.3 SIMULAÇÕES TRANSIENTES . . . . . . . . . . . . . . . . . . . . . . 53
4.3.1 Resposta ao degrau . . . . . . . . . . . . . . . . . . . . . . . . . . . 55
4.3.2 Medição do slew-rate . . . . . . . . . . . . . . . . . . . . . . . . . . 56
4.3.3 Seguidor de tensão e ondas senoidais . . . . . . . . . . . . . . . . . 57
4.3.4 Distorção harmônica do circuito . . . . . . . . . . . . . . . . . . . . 59
4.4 DISCUSSÃO SOBRE OS RESULTADOS E MELHORIAS . . . . . . . . . 62
4.4.1 Comparação dos resultados . . . . . . . . . . . . . . . . . . . . . . . 65
4.4.2 Melhorias e correções . . . . . . . . . . . . . . . . . . . . . . . . . . 67
5 CONCLUSÃO . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 68
REFERÊNCIAS . . . . . . . . . . . . . . . . . . . . . . . . . . . . 70
APÊNDICE A – ERROS DE ESPELHAMENTO DE CORRENTE 72
A.1 METODOLOGIA DE COMPARAÇÃO . . . . . . . . . . . . . . . . . . . 72
A.2 ERROS POR ESPELHAMENTO SIMPLES . . . . . . . . . . . . . . . . 73
A.3 ERROS POR ESPELHAMENTO CASCODE . . . . . . . . . . . . . . . 74
APÊNDICE B – ESPELHO DE CORRENTE CASCODE DE
ALTA EXCURSÃO . . . . . . . . . . . . . . . . 76
B.1 PROJETO E DIMENSIONAMENTO . . . . . . . . . . . . . . . . . . . 76
B.2 AJUSTE NO TRANSISTOR AUXILIAR DE POLARIZAÇÃO . . . . . . . 78
APÊNDICE C – COMPENSAÇÃO ATIVA DE MILLER . . . . . 80
APÊNDICE D – PONTOS DE OPERAÇÃO EM FUNÇÃO DO
MODO COMUM . . . . . . . . . . . . . . . . . 82
16
1 INTRODUÇÃO
O amplificador operacional é, provavelmente, o circuito mais importante e conhe-

cido na eletrônica analógica. A principal vantagem desse dispositivo está no fato de seu
comportamento ser muito próximo de um componente ideal (SEDRA; SMITH, 1998). Ou
seja, é muito cômodo utilizá-lo diretamente em aplicações como uma “caixa-preta”, sem
maiores preocupações com o funcionamento interno.
VDD
+
V+
VO
−
V−
VSS
Figura 1 – Símbolo do amplificador operacional.
Da Figura 1, os terminais presentes são:
V+ : Entrada não-inversora
V− : Entrada inversora
VDD : Alimentação positiva
VSS : Alimentação negativa
VO : Saída em tensão
A relação entre os terminais de entrada e saída é dada pela equação:
VO = Ad (V+ − V− ) (1)
Sendo o ganho diferencial Ad uma função de transferência, vide Figura 2 a polo

dominante, com ganho em baixas frequências ADC e frequência de corte ωc (rad/s):
Capítulo 1. Introdução 17
ADC
Ad (s) = (2)
1 + ωsc
ADC
Ad (jω) = (3)
1 + jω
ωc
100
80
Magnitude (dB)
60
40
20
0
-20
10 -1 10 0 10 1 10 2 10 3 10 4 10 5
Frequency (Hz)
0
-30
Phase ( ° )
-60
-90
-120
10 -1 10 0 10 1 10 2 10 3 10 4 10 5
Frequency (Hz)
Figura 2 – Função de transferência do ganho de um amplificador operacional.
O comportamento ideal suprarreferido consiste numa resistência de entrada infinita

para os terminais inversor e não-inversor, resistência de saída nula e ganho diferencial
infinito.
Tais características favorecem a transferência de tensão à entrada, e também à
saída. Além disso, o ganho elevado em malha aberta faz com que, quando realimentado,
o dispositivo seja dominado pelo coeficiente de realimentação β.
É justamente essa facilidade e versatilidade de uso do componente que torna seu
projeto em baixo nível fundamental para um projetista de circuitos analógicos. Este
trabalho tem como intuito apresentar de uma maneira concisa a evolução de um circuito
básico até sua topologia final, bem como o projeto a nível de componente dessa.
O circuito, depois, será avaliado por meio de simulações realizadas por meio do
ambiente da Cadence Design Systems, a fim de se validar o funcionamento adequado do
amplificador.
1.1 REVISÃO BIBLIOGRÁFICA/ESTADO DA ARTE
As topologias que serão estudadas e tidas como base neste trabalho são relativa-
mente clássicas, mas voltadas a aplicações cujas tensões de alimentações são baixas. Para
isso, é necessário que essas sejam alteradas, sendo possível executar tais circuitos com
apenas dois estágios e de maneira mais compacta (LANGEN; HUIJSING, 1998).
No caso de uma topologia de amplificador operacional de dois estágios, uma das
mais comuns utilizada no primeiro é a Folded Cascode (FC), cuja alta impedância de
saída gera um ganho de tensão significativo ao sinal. Ademais, a escolha da configuração
Rail-to-Rail (RTR) In/Out permite que o modo comum do circuito seja utilizado em todo
o alcance das fontes de alimentação, tornando o circuito funcional como um seguidor de
tensão (ESCALERO, 2018), como requerido pela aplicação em vídeo.
Já o segundo estágio, que também terá capacidade de oferecer saída em tensão
próxima dos trilhos de alimentação do circuito, será baseada em um amplificador de saída
classe AB. A polarização desse, no entanto, deve ser ajustada para se lidar com as baixas
tensões de alimentação permitidas pela tecnologia de 65 nm escolhida.
Apesar de a topologia escolhida ser extremamente comum, as metodologias de
se projetar um circuito desse tipo são variáveis, bem como pequenas alterações em sua
configuração, a fim de se obter diferentes resultados. Um exemplo de tal flexilidade é vista
em Wang et al. (2019), que projetam um amplificador tendo como base o ruído requerido
à entrada. A metodologia de projeto, em geral, é governada justamente pela aplicação do
circuito.
Já Assaad e Silva-Martinez (2009) propõem um primeiro estágio, denominado
recycling folded-cascode, cuja ênfase é na eficiência do circuito. Essa configuração faz com
que, sob as mesmas especificações de área ocupada e potência dissipada, parâmetros como
slew-rate e banda passante sejam, praticamente, dobrados, enquanto incrementa o ganho
do amplificador em 6 dB.
Por sua vez, outro parâmetro que deve ser considerado no projeto do amplificador é
a linearidade obtida. Uma vez que se lida com uma entrada Rail-to-Rail (RTR), utilizam-se
dois pares de transistores em configuração diferencial: um PMOS e outro NMOS. Portanto,
para que se possa evitar que ambos os transistores conduzam simultaneamente para um
dado valor de modo comum, tornando a transcondutância, e, consequentemente, o ganho
do circuito variável, há de se criar circuitos auxiliares para se fazer o controle desse ganho
(MALDOVAN; LI, 1997; REDMAN-WHITE, 1997; CARRILLO et al., 2004).
Existem topologias mais avançadas e que podem obter um desempenho superior
em algumas aplicações, como os mostrados em (UHRMANN et al., 2009; LI et al., 2019),
mas esses apresentam, de maneira geral, um projeto muito mais complexo e avançado,
frequentemente possuindo mais de dois estágios.
1.2 OBJETIVOS
O presente trabalho apresenta os seguintes objetivos:
1.2.1 Objetivo Geral
• Desenvolver um amplificador operacional voltado a aplicações de vídeo.
1.2.2 Objetivos Específicos
• Elaborar um amplificador operacional de dois estágios, rail-to-rail Input/Output

(RTR In/Out), com compensação em frequência, e em tecnologia de 65 nm.
• Verificar a funcionalidade do circuito com base em simulações a nível esquemático,

garantindo que o projeto possua a maior confiabilidade possível para manufatura.
• Caracterizar os parâmetros obtidos nas simulações em comparação com as especifi-

cações técnicas.
• Comparar os resultados com outros trabalhos.
1.3 METODOLOGIA E MATERIAIS
O desenvolvimento do amplificador operacional foi realizado a nível de simulação

esquemática, sem a elaboração de layout. O motivo para não se realizar essa etapa foi a
falta relativa de tempo, dada a complexidade e dificuldade do projeto escolhido.
Ademais, não se poderia garantir que o circuito seria de fato sintetizado em silício
em tempo hábil, e portanto decidiu-se que não haveria necessidade de adicionar ainda
mais complexidade ao trabalho.
Para a simulação elétrica do circuito, utilizou-se a ferramenta Virtuoso Analog
Design Environment da Cadence, haja vista a sua completude de funcionalidades, e
também o fato de ser um simulador comumente utilizado na indústria.
1.3.1 Da escolha da tecnologia
Utilizou-se a tecnologia de 65 nm. A escolha foi realizada a priori, e depois o

tema/circuito a ser projetado. Essa foi escolhida em função da maior probabilidade de
integração no futuro. Uma outra alternativa considerada foi a tecnologia de 180 nm, mas
por ser mais antiga, corria-se o risco dessa ser descontinuada. Para o caso desse estudo
continuar numa pós-graduação, garantir que o que já fora produzido possa ser utilizado
foi enfatizado.
Os transistores serão do tipo IO, com óxido de porta mais espesso. Novamente,
além desse apresentar uma maior tensão máxima de operação, de 2.5 V, em comparação
com os transistores padrões da tecnologia, de 1.2 V, a facilidade de projeto foi considerada.
Há, no entanto, a necessidade de se enfatizar que, para o caso de se utilizar os transistores
de 1.2 V, o uso de uma topologia RTR é ainda mais importante, haja vista que quaisquer
perdas de excursão são muito mais significativas.
1.4 DA DETERMINAÇÃO DAS ESPECIFICAÇÕES TÉCNICAS
Para a determinação da banda do circuito, que é o parâmetro mais crucial num

primeiro momento, de acordo com Carter (2000), para o padrão de vídeo NTSC é necessária
banda de aproximadamente 3.58 MHz. Considera-se então uma banda de interesse de
aproximadamente 4 MHz. Dessa forma, para que se possa garantir um ganho de ao menos
20 dB nessa frequência, o amplificador deve possuir uma frequência de ganho unitário, fu ,
uma década acima de 4 MHz. Isso não apenas garante que o circuito possa apresentar um
ganho na frequência considerada, mas também que a deformação em tal frequência não
muito prejudicada em função da limitação do slew-rate.
De maneira geral, apesar de o circuito possuir uma dada fu , esse não necessaria-
mente funcionará de maneira adequada em tal frequência, uma vez que há uma limitação
na velocidade em que o sinal elétrico é transferido à carga.
Num primeiro momento, considera-se novamente o que fora apresentado em Es-
calero (2018): uma vez que, em configuração de seguidor de tensão, o AmpOp possui
ganho unitário, é fundamental que tanto a entrada quanto a saída desse funcionem em
tensões próximas ou iguais a VDD ou VSS . Assim, escolhem-se componentes comerciais que
possuem essas características para se realizar uma melhor especificação do projeto.
Da fabricante Analog Devices, utilizou-se a ferramenta de busca de componentes
para se obter AmpOps para aplicação de vídeo com entrada e saída rail-to-rail. Obteve-se,
então, a referência (AD4807. . . , 2015).
De forma análoga, mas da fabricante Texas Instruments, obteve-se a referência
(OPA2356-EP. . . , 2019), que também é um AmpOp voltado para aplicações de vídeo
rail-to-rail.
A partir dessas duas referências, bem como (ESCALERO, 2018), mais especifica-
mente Fast RTR OTA por esse desenvolvido, um consumo de corrente de aproximadamente
2 mA fora determinado. No caso desse último circuito, como houve a utilização de tran-
sistore em inversão fraca, espera-se que o consumo de corrente desse seja menor. Um
consumo inicial de pelo menos duas vezes maior que (AD4807. . . , 2015) parece, então
razoável.
Para garantir a estabilidade do sistema quando realimentado negativamente, espera-
se uma margem de fase de pelo menos 45◦ .
A fim de se comparar os resultados com outros dispositivos, foram selecionados
os amplificadores (AD8072/3. . . , 2002) e (AD8038. . . , 2009), por possuírem consumo de

corrente e slew-rate semelhantes aos demais supracitados, estando na mesma ordem de
grandeza. Apesar disso, esses não são rail-to-rail.
22
2 FUNDAMENTAÇÃO
Para que se possa compreender a topologia utilizada no projeto em si, é fundamental

que, antes, todos os componentes e subcircuitos que a compõem sejam expostas. Será
apresentado, neste capítulo, a evolução da topologia do amplificador, até a final, e a
motivação por trás dessas.
2.1 ESTRUTURA BÁSICA DE UM AMPOP
Neste trabalho, por uma questão de simplicidade, utilizar-se-á uma estrutura de

dois estágios para tal amplificador.
O primeiro estágio, considerado um estágio de alto ganho, é composto por um FC,
que tem como característica principal uma alta impedância de saída, o que garante um
altíssimo ganho. Na Figura 3, vê-se a estrutura a que se referiu.
VDD
IB,IN IB,F C IB,F C
M10 M11
vs
2
vs
g vs
g − v2s vs
g
2 m,10,11
vs
g
2 m,10,11 vout
2 m,10,11 2 m,10,11
VB3 vs
g
2 m,10,11
M24 M25
+ VI,CM vs vs
− g
2 m,10,11
g
2 m,10,11
M26 M27
VSS
Figura 3 – Esquemático do amplificador folded cascode com entrada PMOS.
A entrada diferencial, composta pelo par M10,11 , faz com que a diferença de tensão
vs aplicada em suas portas sejam convertidas em correntes. Essas correntes são alimentadas
aos terminais de fonte de M24,25 em contra-fase, e por sua vez, o espelho em M26,27 garante
a soma de correntes, tornando a saída unilateral, dada por vout .
As estruturas folded cascode (FC) garantem uma impedância de saída alta ao
estágio, e, portanto, fazem com que o ganho desse estágio seja o principal no circuito:
Capítulo 2. Fundamentação 23
AFV C = GM · ROU T (4)

GM = gm,10,11 (5)
ROU T ≈ gm,25 rds,25 rds,27 (6)
É evidente, a partir da análise da Figura 3 que a transcondutância do circuito é

equivalente à transcondutância dos dispositivos à entrada, já que as correntes geradas são
somadas à saída. Para que isso ocorra, no entanto, há a necessidade de um espelhamento
de corrente por parte das fontes de corrente IB,F C . Essas, portanto, serão substituídas
por espelhos de alta impedância de saída no decorrer do capítulo, diminuindo a perda de
ganho em função da atenuação de ROU T .
Em contrapartida, a alta impedância de saída faz com que tal estágio não atue, por
si só, como um amplificador operacional, mas sim como um Operational Transconductance
Amplifier (OTA). Simplesmente diminuir a impedância de saída seria fundamental para
que se pudesse ter uma melhor transferência de tensão, mas também diminuiria o ganho
do sistema. A solução, portanto, é adicionar um segundo estágio à topologia.
2.2 SEGUNDO ESTÁGIO - AMPLIFICADOR CLASSE AB
A partir do primeiro estágio do circuito, então, pode-se adicionar um novo estágio

de ganho. O objetivo deste estágio é proporcionar parte do ganho do amplificador como um
todo, além de favorecer as características de transmissão do sinal. No caso de aplicação em
driver de cabo de vídeo, a exemplo de (CARTER, 2000), a carga é basicamente resistiva.
Dessa forma, se o amplificador possuir uma alta resistência de saída, a divisão de tensão
formada por essa e pela resistência de carga desfavorece a transmissão de tensão. Além
disso, o uso de transistores empilhados diminui a excursão do sinal à saída, pois a tensão
mínima requerida para que esses dispositivos operem em saturação será maior, perdendo-se
ainda mais excursão.
Considerando, agora, que a frequência de corte permanece constante e que o estágio
de saída fornece um ganho ao circuito, a frequência de ganho unitário aumenta, uma vez
que o gráfico mostrado em Figura 2 sofre um offset positivo.
Considera-se um amplificador fonte comum à saída do primeiro estágio. Esse am-
plificador está polarizado, por ora, por uma fonte de corrente IB,OU T . Pode-se verificar a
associação na Figura 4.
Sendo a impedância de entrada do segundo estágio dada pela impedância de porta
do transistor M32 , ela pode ser considerada infinita para médias frequências. Isso, portanto,
sugere que todo o sinal da saída do primeiro estágio seja transmitido ao segundo. A rigor,
a corrente gerada pelo OTA carrega o capacitor presente na entrada do NMOS, gerando,
assim, uma tensão à entrada desse, e a amplificação tensão-tensão que gera o sinal de
saída do segundo estágio, vout,2 .
VDD
IB,OU T
vout vout,2
GM
M32
VSS
Figura 4 – Esquemático do segundo estágio do amplificador operacional.
Quanto à impedância de saída desse, ela é dada pela resistência vista entre o dreno
e a fonte do transistor, considerando polarização por fonte ideal de corrente. Portanto,
ROU T,2 = rds,32 .
Apesar dessa resistência de saída não ser necessariamente baixa quando comparada
a uma carga de, por exemplo, 150 Ω, ela já é muito mais desejável a um sistema cuja saída
é dada em tensão. Sendo assim, é evidente que o desempenho do circuito melhorou quanto
à transferência de tensão da entrada para a saída com uma simples associação. Além disso,
o transistor utilizado possui uma configuração de fonte-comum (common-source, CS), que
garante ainda um ganho ao sinal.
2.3 MODIFICAÇÕES PARA OPERAÇÃO EM TENSÕES DE ALIMENTAÇÃO
Uma vez que a estrutura geral do amplificador quanto aos estágios de ganho e
operação fora determinada, parte-se para ajustes da topologia em função da aplicação
desejada.
Dado que o amplificador operará sob baixas tensões, sendo VDD − VSS = 2.5 V, é
fundamental que ele tenha uma grande capacidade de excursão do sinal à entrada e à saída,
para que toda a banda possível seja aproveitada. As subseções a seguir tratam de descrever
as modificações que foram aplicadas ao circuito para transformá-lo num rail-to-rail, ou
seja, com entrada e saída sendo excursionáveis entre as tensões de alimentação.
2.3.1 Da maximização da excursão à entrada
A utilização de apenas um tipo de entrada diferencial no circuito, seja ela PMOS

ou NMOS, limita o alcance de tensões que o circuito consegue suportar.
Seja, por exemplo, feita a análise do circuito da Figura 6 quanto à tensão de modo
comum (VI,CM ) aplicável à entrada. Estabelecem-se os limites superiores e inferiores de
operação dessa tensão para garantir operação na região de saturação dos transistores:
VI,CM + VSG,10 ≥ VSD,SAT,10 + VDS,SAT,26 + VSS (7)

VI,CM + VSG,10 + VSD,IN,P ≤ VDD (8)
Ao se combinar as equações (7) e (8), consegue-se:
VSS + VDS,SAT 2 + VGS,1 ≤ VI,CM ≤ VDD + VGS,1 − VDS,SAT 1 − VSD,SAT 3 (9)
De maneira geral, VGS1 ≥ 2VDS,SAT , o que implica no limite superior da faixa de

modo comum de tensão à entrada ser acima da fonte de alimentação positiva do circuito.
No entanto, é evidente que o limite inferior não garante operação próxima à tensão
de alimentação negativa do circuito, fazendo com que transistores saiam da saturação.
A solução usual para tal problema consiste no uso da estrutura dual do diferencial
à entrada, um par de transistores NMOS, em paralelo ao par existente. Dessa forma,
pode-se expandir a operação do circuito de entrada para receber sinais de tensão entre
a, ou além da, alimentação do amplificador. A Figura 5 fornece uma noção intuitiva do
princípio que combina ambas estruturas.
Figura 5 – Faixa de operação da tensão de modo comum à entrada dos pares diferenciais
NMOS, PMOS e a combinação resultante de ambos.
VDD
M20 M21
VB1
IB,IN M22 M23
VB2
M10 M11
vout
vs
2
− v2s VB3
VI,CM VI,CM M24 M25
IB,IN
M26 M27
VSS
Figura 6 – Estrutura de uma amplificador double folded cascode, com maior capacidade
de excursão de tensão à entrada. A fonte de tensão VI,CM foi omitida por uma
questão de simplicidade.
A solução encontrada é usual em amplificadores classificados como rail-to-rail, mas

há um porém: a faixa intermediária de tensão representada em Figura 5 possui dois pares
diferenciais ativos simultaneamente. A operação simultânea dos dois pares diferenciais
possui como consequência disso o aumento da transcondutância do primeiro estágio, o
que aumenta também o ganho de tensão.
Tal problema supradescrito não parece ser preocupante, mas ele dificulta e pode
complicar a compensação em frequência. Como o ganho total é variável, a banda do circuito
pode sofrer alterações em função da tensão de modo comum. Na Seção 4.4, uma discussão
mais aprofundada será apresentada, bem como uma solução adotada em Hogervorst, Tero
e Huijsing (1995) e Huijsing (2016). Por ora, desconsiderar-se-ão os efeitos da dependência
do ganho do Amplificador Operacional (AmpOp) na tensão de modo comum.
2.3.2 Da maximização de excursão à saída
Para o caso de uma operação que alcança as fontes de alimentação à saída do

circuito, há uma maior dificuldade em se projetar o amplificador.
Decidiu-se projetar uma saída classe AB para que se obtivesse uma maior eficiência
energética, bem como uma baixa distorção.
Para tal estágio, associam-se dois transistores numa configuração semelhante a de
um inversor, como pode ser visto na Figura 7. Opta-se por utilizar esse circuito com ganho
para que se obtenha ainda melhor resultado com uma dada corrente, aumentando-se o
produto ganho-banda passante. O circuito é semelhante a um inversor, mas com limitação
do ganho, vez que não se quer operar tendendo à saturação do sinal à saída.
VDD
M30
vout vout,2
GM
M31
VSS
Figura 7 – Esquemático do segundo estágio do amplificador operacional com estrutura de

inversor.
Para que tal efeito seja alcançado de fato, evitando a operação do segundo estágio
como um literal inversor, há a necessidade de se polarizar os transistores M30 e M31
previamente. O padrão para se solucionar esse problema, então, está na utilização de um
“multiplicador de VBE ”, ou numa fonte de tensão flutuante (LANGEN; HUIJSING, 1998),
sendo essas estruturas responsáveis pela determinação do ponto quiescente do circuito.
Como no circuito da Figura 7 o sinal é responsável por polarizar os transistores do
estágio de saída, haverá uma região “morta” na função de transferência dessa configuração,
como na Figura 8. Para eliminá-la, utiliza-se a solução supradescrita, com uma fonte de
tensão que polariza M30 e M31 , conforme Figura 9.
Dessa forma, o circuito possui uma maior linearidade, às custas do aumento do
consumo de potência, já que uma corrente DC fluirá pelo amplificador à saída.
2.4 TOPOLOGIA COMPLETA
A partir do que fora descrito até aqui, então, chega-se, por fim, à topologia do am-
plificador que será enfatizada no projeto. Tal configuração foi apresentada em (LANGEN;
HUIJSING, 1998), e também em (HUIJSING, 2016).
As fontes de tensão flutuantes são implementadas pelos transistores M40−43 , e o
objetivo dos transistores M44−47 e das correntes IBN e IBP é justamente polarizá-los para
operar em saturação. Para que tal rede seja independente de variações à entrada (HUIJ-
SING, 2016), pode-se utilizar a malha translinear composta por: M20,40,44,45 e M26,41,46,47 .
Figura 8 – Zona morta (dead zone) de um amplificador auto-polarizado com ganho uniário
na região ativa.
Com essa malha devidamente polarizada, a corrente que polariza o estágio de saída
deve ser obtida por meio do equacionamento e do dimensionamento desses transistores.
Para que se poupe energia, no entanto, é razoável diminuir essas correntes.
2.5 COMPENSAÇÃO EM FREQUÊNCIA E TÉCNICA DE POLE SPLITTING
O amplificador operacional, de maneira geral, possui uma resposta a polo dominante,

ou seja: pode ser descrita por uma função de transferência de primeira ordem. No entanto, a
partir da Figura 7, pode-se perceber que associação do primeiro com o segundo estágio gera
um polo: a resistência de saída do primeiro estágio, rout,1 , em conjunto com a capacitância
de entrada do segundo, cL,1 , formam um filtro RC paralelo, de acordo com a Figura 11.
Apesar disso, há ainda uma outra associação de resistências e capacitâncias: na
saída do segundo estágio, sendo a capacitância a carga utilizada nas simulações e/ou
medições. Há, portanto, a interferência de um segundo polo na resposta em frequência do
sistema.
Esse segundo polo, idealmente, estará numa frequência maior que a frequência de
transição do AmpOp, definida como aquela em que o ganho é de 0 dB, ou 1 V/V. A fase
do sistema, no entanto, pode tender a 180◦ , fazendo com que uma realimentação negativa
seja, na verdade, positiva: há uma inversão de fase em função da realimentação no terminal
VDD
M30
IOU T
VAB
+
−
vs /2
vout vout,2
−vs /2 GM
M31
VSS
Figura 9 – Esquemático do segundo estágio do amplificador operacional com estrutura de

inversor.
negativo do AmpOp, mas há outra inversão gerada na resposta em frequência do próprio

componente. Dessa forma, para se garantir que haja estabilidade no sistema como um
todo, com ambos os estágios, implementa-se a técnica de compensação em frequência.
A técnica é mais facilmente compreensível com um exemplo clássico: a compensação
de Miller. Com a introdução de um capacitor CM em paralelo com o segundo estágio,
cujo ganho em tensão é representado por KV , como na Figura 12, pode-se separar o polo
associado à saída do primeiro estágio do polo associado à saída do segundo, de maneira
análoga à ilustrada na Figura 13.
Na Figura 13, as funções de transferência compensada e não compensada possuem
dois polos reais negativos, assim como o amplificador de dois estágios deste trabalho, e
um zero real positivo, associado ao transistor do estágio de saída. Por isso a fase final do
sistema tende a −270◦ , e não −180◦ , como no caso de apenas dois polos no semiplano
Figura 10 – Esquemático do amplificador operacional completo com polarização do estágio

de saída classe AB.
VDD
M20 M21 M44 IB,N
M22 M23 M45
VB2
IB,IN
M30
M12 M10 M11 M13 M40 M42

VAB vout,2
+
−
vs
− v2s M41 M43
2
M31
VI,CM VI,CM
IB,IN
VB3
M24 M25 M46
M26 M27 M47
IB,P
VSS
Fonte: Adaptado de Huijsing (2016).
vout,1
vout,2
gm,1 −gm,2
rout,1 cL,1 rout,2 CL
Figura 11 – Circuito equivalente de pequenos sinais para amplificador operacional não

compensado com dois estágios.
complexo esquerdo. Ainda nessa figura, após a técnica de pole-splitting ser aplicada, é
perceptível um aumento da margem de fase de aproximadamente 8.2◦ para 65◦ , sob o
custo da diminuição da banda.
Dessa forma, garante-se que a margem de fase seja o suficiente para não haver
inversão do sinal, havendo, de fato, realimentação negativa quando essa for necessária. De
acordo com o Teorema de Miller, então, pode-se calcular o impacto da capacitância CM
tanto no primeiro quanto no segundo polo de acordo com as relações:
CM
vout,1
vout,2
gm,1 −gm,2
rout,1 cout,1 rout,2 CL
Figura 12 – Circuito equivalente de pequenos sinais para amplificador operacional com

dois estágios compensado por CM .
KV = −gm,2 rout,2 (10)

1
ZM = (11)
sCM
ZM ZM
ZM,out,1 = = ∴ (12)
1 − (KV ) 1 + gm,2 rout,2
CM,out,1 = CM (1 + gm,out,2 rout,2 ) = CM (1 + |KV |) (13)
KV gm,2 rout,2
ZM,out,2 = ZM = ZM ∴ (14)
KV − 1 1 + gm,2 rout,2
(1 + gm,out,2 rout,2 ) (1 + |KV |)
CM,out,1 = CM = CM (15)
gm,out,2 rout,2 |KV |
2.5.1 Cancelamento Ativo de Zero de Miller
O princípio da compensação de Miller e da técnica de pole splitting apresentado

anteriormente é bastante útil, mas possui um efeito secundário indesejado: o capacitor
CM cria um zero na função de transferência do circuito, dado por (16), diminuindo a
margem de fase do amplificador. Isso acontece pois esse capacitor pode ser visto como
um feedforward do sinal, ou seja, faz com que o sinal transpasse o segundo estágio de
amplificação quando a frequência desse zero, fz′ , é menor que a do segundo polo, f2′ , já
que esse seria um caminho de baixa impedância.
60
Magnitude (dB)
40
20
0
Uncompensated
-20 Compensated
-40
10 -1 10 0 10 1 10 2 10 3 10 4
Frequency (Hz)
0
-30
-60
Phase ( ° )
-90 Uncompensated
-120 Compensated
-150 Uncompensated Phase Margin
Compensated Phase Margin

-180
-210
10 -1 10 0 10 1 10 2 10 3 10 4
Frequency (Hz)
Figura 13 – Representação da técnica de pole splitting. Este gráfico é meramente ilustra-
tivo, não representando numericamente o circuito desenvolvido neste trabalho,
apenas configuração análoga de polos e zero na função de transferência.
gm,2
fz′ = (16)
2πCM
gm,2
f2′ = (17)
2πCL
Assim, é fundamental que se garanta que esse efeito não interfira na margem de
fase do circuito todo. A primeira maneira de se fazer isso seria por meio de um resistor
em série com o capacitor de Miller. O papel desse resistor seria, mesmo em frequências
nas quais o feedforward desviaria o sinal diretamente para a saída do segundo estágio,
limitar esse efeito do zero fornecendo uma impedância constante em função da frequência.
Há, no entanto, como realizar essa mesma compensação de maneira ativa por meio de um
transistor cascode no loop de Miller, como visto na Figura 14.
A função desse transistor é aumentar o ganho no loop de Miller, fazendo com
que a realimentação do sinal à entrada do segundo estágio seja maior. Antes, o fator de
realimentação βF B = vf b /vout,2 era dado em função do divisor capacitivo formado por CM
e C1 , sendo βF B = CM /(C1 + CM ); agora, há de se considerar o ganho do novo transistor
Figura 14 – Circuito equivalente com compensação ativa de Miller realizada pelo transistor
MC .
CM
vout,1 vf b
MC vout,2
−gm,2
vbias
cout,1
Fonte: Huijsing (2016).
MC em configuração porta comum. Assim, o coeficiente βF B é dado por CM /C1 , de acordo

com Apêndice C. Ou seja, para o caso em que C1 = CM , há o dobro de realimentação no
segundo estágio. Como há o dobro de realimentação, a banda do circuito é duplicada.
Como a topologia previamente definida já possuía transistores em configuração
cascode, M23,25 , conforme a Figura 6, pode-se utilizar essa compensação ativa sem qualquer
circuito adicional. A única mudança necessária se refere ao circuito ter um estágio de saída
classe AB. Portanto, como ora o transistor M30 está ativo, e ora o transistor M31 , ambos
possuirão um capacitor associado. A topologia com a compensação ativa pode ser vista
na Figura 15.
Figura 15 – Circuito final do amplificador operacional com compensação ativa de Miller

realizada por CM,N e CM,P .
VDD
M20 M21 M44 IB,N
M22 M23 M45
VB2
IB,IN
M30
CM,P
M12 M10 M11 M13 M40 M42
VAB vout,2
+
− CM,N
vs
− v2s M41 M43
2
M31
VI,CM VI,CM
IB,IN
VB3
M24 M25 M46
M26 M27 M47
IB,P
VSS
Fonte: Adaptado de Huijsing (2016) e Langen e Huijsing (1998).

35
3 DO PROJETO DO AMPOP
Neste capítulo, trata-se do processo de dimensionamento dos transistores e adap-

tações do circuito para garantir operação desejada e parâmetros estipulados.
3.1 ESPECIFICAÇÕES
• Frequência de ganho unitário de pelo menos 40 MHz, para garantir um ganho de

pelo menos 20 dB na frequência de vídeo (4 MHz).
• Margem de fase de pelo menos 45%.
• Consumo de corrente de até 2 mA.
• Carga paralela de CL = 2 pF, e RL = 10 MΩ, simulando a presença de uma ponteira

ativa no circuito.
3.2 DO PRIMEIRO ESTÁGIO – DOUBLE-FOLDED CASCODE
Para que se pudesse realizar o projeto do primeiro estágio, utilizou-se como base o
que fora apresentado em (CARUSONE; JONES; MARTIN, 2011), para o projeto de um
amplificador folded cascode. Determinou-se que a corrente necessária no amplificador não
deva ser maior do que 400 µA, já que serão utilizados transistores IO, cujo VDD −VSS = 2.5
V. Assim, para que não se consumisse potência desnecessariamente no circuito, fez-se essa
limitação. Além disso, a corrente do primeiro estágio possui uma relação direta com o
Slew-Rate (SR) do amplificador.
3.2.1 Projeto do par diferencial
Para a determinação das dimensões dos transistores de entrada, M10 a M13 , con-
forme a Figura 16, utilizam-se as relações abaixo:
′
µCox W

ID,SAT = VOV 2
(18)
2 L
VOV = |VGS | − |VT H | (19)
As equações acima partem do princípio de que os dispositivos estão todos ope-

rando em saturação. Os parâmetros µN (P ) , COX′
e VT H representam, respectivamente, a
mobilidade de portadores majoritários, capacitância de óxido por área e tensão de limiar.
Tais parâmetros foram obtidos por meio de simulação e pela consulta à documentação da
tecnologia.
Outro ponto importante a se levar em consideração para o projeto do estágio de
entrada é o nível de inversão. Há a possibilidade de se polarizar os transistores de entrada
Capítulo 3. Do projeto do AmpOp 36
em inversão fraca, obtendo assim a melhor relação entre transcondutância por corrente,
gm /ID , de acordo com Schneider e Galup-Montoro (2010).
Outra vantagem da utilização de transistores de entrada em inversão fraca está na
possibilidade de se compensar mais linearmente a sobreposição dos gm dos transistores de
entrada, conforme Huijsing (2016).
A desvantagem de se utilizar um nível de inversão baixo, no entanto, está no
elevado consumo de área dos transistores. Além disso, há a necessidade de se utilizar
outras equações para a modelagem o comportamento dos dispositivos, já que a relação de
corrente com a tensão não é mais quadrática, mas sim exponencial.
Por uma questão de simplicidade e para se evitar o grande consumo de área,
utilizar-se-ão apenas transistores em inversão forte neste trabalho.
Figura 16 – Transcondutâncias dos transistores M10−13 obtidas por meio de simulação

com as dimensões projetadas.
Para que se diminua o efeito do descasamento nesses transistores (PELGROM;

DUINMAIJER; WELBERS, 1989), utilizam-se comprimentos maiores que o comprimento
mínimo permitido pela tecnologia. Para os dispositivos da entrada, então, utiliza-se L =
0.56 µm, e uma largura de W12,13 = 24 µm, W10,11 = 3 × 24 µm.
O fator de 3 vezes presente na largura dos transistores de canal P existe em função
da menor mobilidade de lacunas em comparação com elétrons. Dessa forma, é necessário
compensar essa diferença no dimensionamento dos dispositivos.
Por meio da Figura 17, pôde-se verificar que os dispositivos possuem transcondu-
tância relativamente constante em todo o range de operação do amplificador RTR, sendo
essa de -1.25V a 1.25V (pois VICM está referenciado ao terra (0 V). Isso significa que,
ao menos, o estágio diferencial opera como rail-to-rail. Além disso, as transcondutâncias
estão próximas entre si em valor, e o efeito de sobreposição dos estágios pode ser visto
entre tensões de modo comum de -0.7 V a 0.7 V, aproximadamente.
3.2.1.1 Polarização do par diferencial por corrente
Por fim, para polarização do par diferencial, dois espelhos de corrente serão utili-
zadas, um que implementa uma current sink, que polariza o par tipo N, e uma do tipo
current source, para polarização do par de tipo P, como visto na Figura 18.
Para implementação com tensão de operação reduzida, optou-se por utilizar um
espelhamento simples para ambos os casos. Em compensação, como no espelho simples a
impedância de saída do espelho é menor, há a necessidade de se utilizar transistores com
comprimento de canal maior para atingir uma precisão suficiente no espelhamento.
Conforme pode ser visto no Apêndice A, o erro proporcional de espelhamento
tende a diminuir com o aumento do comprimento de canal para uma tensão efetiva
fixa. Portanto, opta-se por fazer LB,IN,SIN K = LB,IN,SOU RCE = 1.12 µm. Assim, o erro
Figura 17 – Transcondutâncias dos transistores M10−13 obtidas por meio de simulação

com as dimensões projetadas.
proporcional fica na faixa de 4%. De acordo com o Tabela 2, as dimensões e correntes

fluindo pelos transistores são especificadas, bem como seus erros associados.
Tabela 2 – Dimensões e erros relativos à polarização dos pares diferenciais.

Dispositivo S (µm/µm) Corrente µA Erro relativo (%)
MB,IN,SOU RCE 3×96/1.12 194.9 2.55
MB,IN,SIN K 96/1.12 194.0 3.00
MSOU RCE,REF 3×9.6/1.12 20 –
MSIN K,REF 9.6/1.12 20 –
Vale ressaltar que, para os dispositivos auxiliares, utilizou-se uma corrente de

polarização menor, visando a diminuição do consumo de potência total do circuito. Para
isso, utilizou-se uma multiplicidade no espelhamento, fazendo com que a largura dos
transistores fossem dez vezes menor, bem como suas correntes, vide (18).
3.2.2 Projeto de espelho de corrente cascode
Considerando-se que uma corrente de 100 µA flui por M22−25 , pode-se dimensionar:
W22,23 = 3 × W24,25 = 3×. Uma tensão de overdrive, ou tensão efetiva, de 150 mV foi
VDD
ISIN K,REF
MSOU RCE,REF MB,IN,SOU RCE
IB,IN
M12 M10 M11 M13
IB,IN
ISOU RCE,REF MB,IN,SIN K MSIN K,REF
VSS
Figura 18 – Esquemático com a polarização real utilizada no estágio diferencial.
considerada.
Ainda no primeiro estágio do amplificador mostrado na Figura 10, dimensionam-se
os transistores M20−23 e M24−27 , que configuram espelhos de corrente cascode wide-swing.
A ideia de tal espelho é aumentar a excursão do sinal de tensão à saída do primeiro
estágio, polarizando os transistores M20,21 e M26,27 na iminência da saturação. Isso é feito
por meio de duas fontes de tensão, VB2 e VB3 , geradas a partir de transistores e fontes de
corrente auxiliares, conforme fora desenvolvido no Apêndice B.
Além disso, há outro aspecto de funcionamento do circuito a ser considerado: a
conexão da porta de M20 no dreno de M22 garante que essa estrutura funcione como
um espelho de corrente. Dessa forma, com a fonte de corrente flutuante representada
por M40,41 , a corrente que flui por M22,23 se mantém constante, mesmo quando o par
diferencial M12,13 está desativado. Pode-se, então, garantir que a polarização do estágio de
saída não varia com o modo comum do amplificador operacional de maneira significativa,
formando efetivamente uma malha de transcondutância para o controle, conforme visto
em (HUIJSING, 2016).
Considerando-se, ainda, que os transistores M20,21,26,27 estão somando, a priori, as
correntes dos estágios diferenciais e das estruturas cascode, vide Figura 19, elas terão o
dobro de largura, para poder manter a tensão efetiva condizente com o planejado acima
para os demais transistores.
Para a determinação do comprimento de canal utilizado nesses componentes, refere-
se ao Apêndice A, para que se possa perceber qual o erro aceitável no espelhamento das
100 µA 100 µA
100 µA
100 µA 200 µA 200 µA
VSS
Figura 19 – Soma de corrente dos transistores cascode e do par diferencial na estrutura

do amplificador.
correntes.
3.3 PROJETO DO ESTÁGIO DE SAÍDA
Como dito no capítulo anterior, as fontes de tensão flutuantes, que são representadas
pelos transistores M40−43 podem ser elaboradas por meio das malhas translineares que
equacionam os transistores envolvidos, como enfatizado na Figura 20. Para tal, faz-se o
seguinte equacionamento:
VSG,20 + VSG,40 = VSG,44 + VSG,45 (20)

VGS,26 + VGS,41 = VGS,46 + VGS,47 (21)
Avalia-se, então, o caso dos transistores NMOS, por questão de praticidade.

Considerar-se-á que as tensões de limiar de todos os dispositivos são iguais. Além disso,
como já foi descrito na seção anterior, as tensões efetivas dos transistores M20,26 são de
150 mV. Então:
VT H + VOV,26 + VT H + VOV,41 = VT H + VOV,46 + VT H + VOV,47 (22)

VOV,26 + VOV,41 = VOV,46 + VOV,47 (23)
0.150 + VOV,41 = 2VOV,46 (24)
As tensões efetivas de M46,47 podem ser feitas iguais para facilitar o projeto. Dessa
forma, polarizam-se esses dois transistores com uma fonte de corrente IB,N menor que as
correntes que fluem pelo amplificador, para que o circuito seja mais efetivo energeticamente.
VDD
IB,N
M40 M42
M41 M43
VB3
M24 M25 M46
M26 M27 M47
VSS
Figura 20 – Malha translinear utilizada para polarização das fontes flutuantes e do estágio
de saída.
O dimensionamento desses transistores, então, foi corrigido por meio de simulação

paramétrica, ou seja: variou-se a razão de aspecto de de M44,45 e M46,47 para se encontrar
um valor razoável que polarizasse a fonte de corrente flutuante.
Tal correção foi realizada pois o equacionamento mostrado acima desconsidera o
efeito de corpo dos transistores, e portanto a tensão de limiar dos dispositivos é alterada
com relação à teórica. Não apenas as tensões de limiar de M44,45 sofreram alterações, mas
também as dos transistores M21,23 , por isso há de se compensar aqui.
O circuito não é perfeitamente simétrico, pois o fator de correção de 3 pode mudar
a depender da polarização dos dispositivos. A Tabela 3 possui os valores ajustados das
razões de aspecto necessárias.
Quanto aos transistores M30,31 , utiliza-se a corrente de saída esperada para deter-
minação de suas dimensões. Num primeiro momento, considera-se que uma corrente de
IOU T,2 = 1 mA flui por eles, como visto na Figura 21. Dessa forma, utilizando-se a equação
(18), pode-se dimensionar tais dispositivos.
A corrente considerada para o estágio de saída foi aproximada em função do limite
máximo de 2 mA para todo o circuito, mas levando em consideração que o modo comum
fosse tal que ambos os estágios diferenciais estivessem ativos, ou seja, no máximo consumo
de corrente do circuito.
VDD
M30
1 mA
1 mA
M31
VSS
Figura 21 – Transistores de saída do amplificador e corrente quiescente projetada.
Na Tabela 3 estão todas as dimensões utilizadas para o núcleo do amplificador

operacional, vide Figura 6.
Tabela 3 – Dimensões e correntes dos transistores do núcleo do amplificador operacional

(todos aqueles vistos na Figura 6), para tensão de modo comum VICM = 0 V.
Dispositivo S (µm/µm) ID,PROJ (µA) ID,SIM (µA) Erro relativo (%)
M10,11 3×24/0.56 100.0 100.5 0.5
M12,13 24/0.56 100.0 97.02 2.8
M20,21 3×48/0.56 200.0 203.4 1.7
M22,23 3×24/0.56 100.0 106.4 6.4
M24,25 24/0.56 100.0 106.4 6.4
M26,27 48/0.56 200.0 206.8 3.4
M30 3×135/0.4 1000.0 1202 20
M31 135/0.4 1000.0 1202 20
M40,42 3×12/0.56 50.0 50.41 0.8
M41,43 12/0.56 50.0 55.99 12
M44,45 22.8/1.2 10.0 10.22 2.2
M46,47 4/1.2 10.0 10.38 3.8
3.3.1 Diminuição da corrente de polarização do estágio cascode
Como explicado no Apêndice B, os espelhos compostos por M20,27 são polarizados

por transistores auxiliares.
Para que se pudesse, então, diminuir o consumo de potência do circuito em redes
de polarização, utiliza-se apenas uma corrente de 20 µA nesses transistores auxiliares, res-
ponsáveis por gerar VB2,3 . Como a corrente é 5 vezes menor que a proposta no Apêndice B,
pode-se diminuir a razão de aspecto desses transistores em 5 vezes também, sem maiores
prejuízos no circuito.
Portanto, as dimensões utilizadas são dadas por:
Tabela 4 – Dimensões calculadas para espelho de corrente cascode de alta excursão no

amplificador operacional.
Dispositivo S (µm/µm) ID,PROJ µA
MW S,BIAS,P M OS 3 × 4/(0.56 × 5) 20.0
MW S,BIAS,N M OS 4/(0.56 × 5) 20.0
Na Tabela 4, o transistor MW S,BIAS,N M OS é análogo a MW S,BIAS no Apêndice B, e

gera a tensão VB3 em sua porta. Já o transistor MW S,BIAS,P M OS é a contraparte de canal
P da configuração, responsável por gerar VB2 .
Esses transistores foram polarizados por espelhamentos de corrente com multiplici-
dade, derivados da estrutura mostrada em Figura 18.
3.4 COMPENSAÇÃO EM FREQUÊNCIA
Por fim, os últimos componentes necessários para o projeto principal do circuito

são os capacitores internos que realizam a compensação em frequência do dispositivo.
Como visto no Capítulo 2 e no Apêndice C, a banda do circuito pode ser duplicada caso
o capacitor CM utilizado seja igual ao capacitor de carga do primeiro estágio. Portanto,
via simulação e também por estimativa de cálculo, pode-se tomar que a capacitância de
entrada do segundo estágio em paralelo com a capacitância de saída do primeiro estágio
somam aproximadamente 500 fF. Dessa forma, utilizam-se capacitores CM = 500 fF para
se realizar essa compensação.
As capacitâncias que dominam essa relação são dadas por
CM ≈ 2 (Cgs,30 + Cgd,30 + Cgb,30 ) ≈ 2 × 250 fF = 500 fF (25)

43
4 RESULTADOS OBTIDOS
Neste capítulo, tratam-se dos resultados obtidos com o circuito projetado, simula-
ções diversas e comentários finais sobre o circuito.
Para todas as simulações, considera-se que a temperatura de operação do circuito
é de 27 ◦ C, exceto quando especificada outra.
4.1 SIMULAÇÕES DC
Para a simulação do ponto DC do circuito, utiliza-se uma rede LC auxiliar. Tal

rede possui como função apenas auxiliar o simulador a definir a tensão no nó de saída do
AmpOp, haja vista que, na prática, M30,31 formam duas fontes de corrente conectadas,
e portanto o nó de saída ficaria flutuando. Dessa forma, utilizando-se Caux = 1 GF e
Laux = 1 GH, conforme mostrado na Figura 22, o ponto de operação DC é determinado
pelo indutor, enquanto o capacitor atua como curto-circuito em AC.
O circuito foi alimentado com duas fontes simétricas de VDD = 1.25 V e VSS =
−VDD , além de uma fonte de corrente de 20 µA externa para polarizar o circuito. Considera-
se, nas simulações, que essa fonte é ideal, mas não possui comportamento PTAT (Propor-
tional To Absolute Temperature).
4.1.1 Ponto quiescente do circuito
A partir de uma simulação DC padrão com tensão de modo comum de 0 V, os

resultados mostrados na Tabela 5 foram compilados a partir dos transistores de interesse
do AmpOp.

(todos aqueles vistos na Figura 6), exceto M44−47 , para tensão de modo comum
VICM = 0 V.
Dispositivo |VGS | (mV) |VDS,SAT | (mV) |VDS | (mV) |ID | (µA)
M10,11 867.2 160.0 1.950 V 100.5
M12,13 850.2 149.6 1.851 V 97.04
M20,21 773.5 160.9 249.6 203.4
M22,23 845.0 166.1 523.9 106.4
M24,25 801.4 156.8 590.4 106.4
M26,27 757.4 158.6 167.1 206.8
M30 759.2 176.9 1.250 V 1.202 mA
M31 773.6 181.1 1.250 V 1.202 mA
M40 959.5 167.6 969.1 50.41
M41 949.6 162.4 969.1 55.99
M42 973.9 182.4 967.3 61.57
M43 933.5 148.6 967.3 44.84
É possível, portanto, verificar que os dispositivos estão basicamente operando na

região de saturação. Vale ressaltar que o parâmetro |VDS,SAT | é obtido via simulador, mas
Capítulo 4. Resultados obtidos 44
−
V+ CL RL
Laux
Caux
VCM
Figura 22 – Circuito auxiliar utilizado para convergência na simulação do amplificador

operacional.
é representado por VOV neste trabalho. Há uma discrepância pequena entre os valores
desse e os valores projetados de 150 mV em função da influência da polarização do circuito
dentro da própria tensão de limiar e mobilidade.
Para o caso do ponto de operação DC para tensões de modo comum de -1 V e 1 V,
refere-se ao Apêndice D.
4.1.2 Consumo de corrente
Uma vez que esse circuito foi devidamente configurado, com cargas e com o circuito
auxiliar, verifica-se o consumo de potência do AmpOp. Na Figura 23 é possível confirmar
que o consumo está dentro do parâmetro de 2 mA. A corrente consumida é maior na faixa
central, já que os dois pares diferenciais estão ativos. Além disso, nota-se que o circuito
opera próximo das tensões de alimentação.
4.1.3 Função de transferência DC
Para essa simulação, utiliza-se a configuração de seguidor de tensão no amplificador,

sendo a saída conectada ao nó inversor. Dessa forma, aplica-se uma tensão à entrada não-
inversora do circuito. Na Figura 24, é possível perceber que o seguidor é capaz de seguir
Figura 23 – Consumo de corrente em função da tensão de modo comum.
o sinal de entrada mesmo quando ele atinge as tensões máximas suportadas, de ±1.25 V.
Figura 24 – Função de transferência da saída do circuito configurado como seguidor de

tensão.
4.2 SIMULAÇÕES AC
Figura 25 – Ganho de tensão obtido à saída do amplificador em malha aberta em função

da tensão de modo comum para frequência fixa de 100 Hz.
Nesta seção serão demonstrados os resultados obtidos por meio da simulação AC

do circuito. Aplicou-se, para tais simulações, no terminal positivo do AmpOp, V+ , uma
tensão AC. A tensão de modo comum, VCM , varrerá a faixa de VSS a VDD ao passo de 10
mV. Na Figura 25 pode-se verificar o impacto da tensão de modo comum no ganho do
circuito. Isso acontece, conforme descrito no Capítulo 2, em função de ambos os estágios
de entrada estarem ativos na faixa de tensão central.
Constata-se, agora, o efeito dessa sobreposição na fase: considerou-se que a análise
AC será realizada para duas tensões de modo comum: VCM = 0; 1 V, sendo o ganho
diferente para ambas. Na Figura 26, é possível visualizar o impacto da sobreposição na
fase, uma vez que a banda do circuito praticamente duplica quando ambos os estágios de
entrada estão ativos, pois a transcondutância do primeiro estágio é dobrada, bem como o
ganho total do amplificador operacional.
Além disso, repetiu para as temperaturas de −20 ◦ C e 125 ◦ C. A Figura 27 ilustra
o resultado obtido para as duas temperaturas escolhidas no caso do modo comum estar
em -1 V, a Figura 28, no caso do modo comum de 0 V e a Figura 29, para modo comum
de 1 V.
Na Tabela 6, estão dispostos as margens de fase obtidas nas simulações, bem como
os ganhos de tensão DC, ADC , e frequência de ganho unitário, fu . É notável que, apesar
de haver uma discrepância natural em função do aumento do ganho em função do modo
120
VICM = -1 V
Magnitude (dB)
100
80 VICM = 0 V
60 VICM = 1 V
40
20
0
-20
10 2 10 3 10 4 10 5 10 6 10 7 10 8 10 9
Frequency (Hz)
0
-20
-40 VICM = -1 V
-60 VICM = 0 V
Phase ( ° )
-80 VICM = 1 V
-100
-120
-140
-160
-180
-200
10 2 10 3 10 4 10 5 10 6 10 7 10 8 10 9
Frequency (Hz)
Figura 26 – Simulação do circuito AC e diagrama de Bode resultante para tensões de

modo comum de -1 V, 0 V e 1 V.
100
80
Magnitude (dB)
60
40
20 Temp = -20 ° C
0 Temp = 125 ° C
-20
10 2 10 3 10 4 10 5 10 6 10 7 10 8 10 9
Frequency (Hz)
0
-50
Phase ( ° )
-100
Temp = -20 ° C
-150
Temp = 125 ° C
-200
10 2 10 3 10 4 10 5 10 6 10 7 10 8 10 9
Frequency (Hz)
Figura 27 – Respostas de ganho e fase resultantes para tensão de modo comum de -1 V,

e temperaturas de −20 ◦ C e 125 ◦ C.
comum, há também a interferência da temperatura no circuito. Para temperatura menores,

Figura 28 – Respostas de ganho e fase resultantes para tensão de modo comum de 0 V, e

temperaturas de −20 ◦ C e 125 ◦ C.
Figura 29 – Respostas de ganho e fase resultantes para tensão de modo comum de 1 V, e

temperaturas de −20 ◦ C e 125 ◦ C.
há um aumento do ganho DC; para temperaturas elevadas, há uma diminuição do ganho

DC. Apesar disso, tendo como base as margens de fase apresentadas, o circuito ainda assim
Tabela 6 – Resultados das simulações AC do amplificador em função do modo comum e

temperatura.
VICM (V) Temp (◦ C) PM (◦ ) ADC (dB) fu (MHz)
−1 -20 77.6 84.18 175
0 -20 47.2 101.7 354
1 -20 56.8 92.86 163
−1 27 77.2 81.81 155
0 27 47.6 100.5 315
1 27 57.5 90.48 142
−1 125 76.2 75.12 127
0 125 48.4 97.28 257
1 125 58.3 83.77 114
é estável, tendo uma margem de fase sempre superior a 45◦ para as condições estudadas.
4.2.1 Corner Cases
Para que se possa verificar, agora, se o circuito possui comportamento relativa-

mente estável mesmo quando submetido a variações no processo de fabricação, faz-se uma
simulação com corner cases e a resposta AC do amplificador é verificada. Nesta subseção,
os resultados obtidos nessa simulação são exibidos e comentados.
Tabela 7 – Resultados das simulações AC do amplificador em função do modo comum e

corner cases, para a temperatura de 27 ◦ C.
VICM (V) Corner PM (◦ ) ADC (dB) fu (MHz)
−1 TT 77.3 81.81 156
−1 FF 77.3 79.12 161
−1 SS 77.4 84.94 152
−1 FS 77.2 80.84 156
−1 SF 77.5 83.10 156
0 TT 48.1 100.5 319
0 FF 49.6 97.99 328
0 SS 46.5 103.2 310
0 FS 48.1 99.66 315
0 SF 48.1 101.4 323
1 TT 57.6 90.48 142
1 FF 58.3 88.01 146
1 SS 56.9 93.08 139
1 FS 56.6 89.86 143
1 SF 56.6 91.19 142
Na Tabela 7, estão dispostos as margens de fase obtidas nas simulações, bem como
os ganhos de tensão DC, ADC , e frequência de ganho unitário, fu para os casos mais
extremos de variação do processo e em função do modo comum. É verificado, então, que
o circuito não possui grandes variações com relação ao caso típico (TT), mesmo nas
variações mais extremas, como FF (Fast-Fast) ou SS (Slow-Slow), verificando-se, assim,
que o circuito é relativamente robusto.
A Figura 30 mostra as curvas obtidas em cada caso para uma tensão de modo
comum de 0 V, na temperatura de 27 ◦ C, para os corners disponíveis.
120
100 TT
Magnitude (dB)
80 FF
60 SS
FS
40
SF
20
0
-20
10 2 10 3 10 4 10 5 10 6 10 7 10 8 10 9
Frequency (Hz)
0
-20
-40
-60
Phase ( ° )
TT
-80
-100 FF
-120 SS
-140 FS
-160 SF
-180
-200
10 2 10 3 10 4 10 5 10 6 10 7 10 8 10 9
Frequency (Hz)
Figura 30 – Resposta em frequência do amplificador em malha aberta, na temperatura de

27 ◦ C e com tensão de modo comum de 0 V.
4.2.2 CMRR
A CMRR (relação de rejeição do modo comum, Common Mode Rejection Ration,

em inglês) compara o ganho que um sinal AC agindo em ambos terminais do AmpOp ao
seu ganho diferencial.
Idealmente, diz-se que o amplificador possui uma rejeição total do modo comum, o
que não acontece devido a, principalmente, impedâncias finitas das fontes de tensão que
polarizam os pares diferenciais à entrada. Dessa forma, quanto menor o ganho desse com
relação à tensão diferencial, Vin+ − Vin− , melhor é o desempenho do circuito.
Analiticamente, o CMRR é dado por:
ADIF F
CMRR = (26)
ACM
ADIF F

CMRRdB = 20 log10 (27)
ACM
Sendo ADIF F o ganho do AmpOp com relação à entrada diferencial, e ACM , com
relação ao modo comum.
A simulação, então, que caracteriza tal parâmetro foi configurada da seguinte forma:
• Fonte de tensão V+ curto-circuitada (0 V).

• Fonte de tensão VCM com sinal AC em ambos terminais: no terminal não-inversor

em função do curto-circuito, e no terminal inversor, do capacitor Caux .
• O ganho de tensão medido à saída do amplificador e comparado com o respectivo

ganho diferencial da Seção 4.2.
• Duas diferentes medidas foram tiradas: uma em função do modo comum DC para a
frequência de 100 Hz, e outra em função da frequência para modos comuns DC de
-1 V, 0 V e 1 V.
Na Figura 31, fica evidente que a |CMRR| possui um valor razoavelmente alto,
exceto nas proximidades das tensões de operação do circuito (±1.25 V).
180
160
|CMRR| (dB) @ f = 100 Hz
140
120
100
80
60
-1.25 -1 -0.75 -0.5 -0.25 0 0.25 0.5 0.75 1 1.25
VICM
Figura 31 – CMRR em função do modo comum DC do amplificador projetado para uma

frequência de 100 Hz.
Na Figura 32, é possível perceber que a |CMRR| para um modo comum DC de 0 V

é consideravelmente maior. Isso em função do maior ganho de tensão diferencial quando
ambos os pares diferenciais de entrada estão ativados.
4.2.3 PSRR
A PSRR (relação de rejeição da fonte de alimentação, Power Supply Rejection

Ratio, em inglês) compara o ganho de um sinal AC atuando nas fontes de alimentação do
AmpOp com o ganho diferencial desse.
Analiticamente, tem-se:
140
120
100
|CMRR| (dB)
80
60
40
VICM = -1 V
20 VICM = 0 V
VICM = 1 V
0
10 2 10 3 10 4 10 5 10 6 10 7 10 8 10 9
Frequency (Hz)
Figura 32 – CMRR do amplificador em função da frequência para modos comuns DC de

-1 V, 0 V e 1 V.
ADIF F
PSRR = (28)
AP S
ADIF F

PSRRdB = 20 log10 (29)
AP S
Idealmente, assim como a CMRR, a rejeição de sinais AC da fonte deveriam
ser totais. O estágio diferencial à entrada previne que essa seja elevada, uma vez que,
pela simetria do circuito e pela extração do sinal via diferença de tensões, quaisquer
amplificações tendem a se cancelar. No entanto, o descasamento de dispositivos no estágio
diferencial pode deixar influenciar muito nessa medida, atenuando a PSRR.
Além disso, é visível que, no estágio de saída, o amplificador classe AB atua como
um amplificador também para sinais AC nas fontes de alimentação, já que M30,31 estão
em configuração de fonte comum.
Além disso, serão tratadas duas PSRR: uma associada à fonte de tensão negativa,
VSS , chamada PSRR−, e uma à positiva, VDD , chamada PSRR+.
As simulações, então, foram configuradas da seguinte forma:
• Fonte de tensão V+ curto-circuitada (0 V).
• Fonte de tensão VCM com sinal DC.

• O ganho de tensão medido à saída do amplificador e comparado com o respectivo

ganho diferencial da Seção 4.2.
• Duas diferentes medidas foram tiradas: uma em função do modo comum DC para a
frequência de 100 Hz, e outra em função da frequência para os modos comuns de -1
V, 0 V e 1 V.
• Duas fontes foram consideradas como tendo uma componente AC, mas uma por vez:
VDD + vdd,AC , para a caracterização da PSRR+ e VSS + vss,AC , para a caracterização
da PSRR−.
A Figura 33 mostra que, de maneira geral, a rejeição das fontes é consideravelmente

elevada, e que oscila em função do modo comum, diminuindo próximo dos limites de
alimentação.
0
PSRR+
PSRR-
-20
PSRR (dB) @ f = 100 Hz
-40
-60
-80
-100
-120
-140
-1.25 -1 -0.75 -0.5 -0.25 0 0.25 0.5 0.75 1 1.25
VICM
Figura 33 – PSRR em função do modo comum DC do amplificador projetado para uma

frequência de 100 Hz.
Na Figura 34, percebe-se a rejeição da fonte em função da tensão VDD , e na

Figura 35, em função de VSS .
4.3 SIMULAÇÕES TRANSIENTES
Nesta seção apresentam-se os resultados obtidos a partir de simulações do tipo

transiente com o amplificador, ou seja, simulações no domínio do tempo.
20
VICM = -1 V
VICM = 0 V
0
VICM = 1 V
-20
PSRR+ (dB)
-40
-60
-80
-100
-120
10 2 10 3 10 4 10 5 10 6 10 7 10 8 10 9
Frequency (Hz)
Figura 34 – PSRR+ do amplificador em função da frequência para modos comuns DC de

-1 V, 0 V e 1 V.
20
VICM = -1 V
VICM = 0 V
0
VICM = 1 V
-20
PSRR- (dB)
-40
-60
-80
-100
-120
10 2 10 3 10 4 10 5 10 6 10 7 10 8 10 9
Frequency (Hz)
Figura 35 – PSRR− do amplificador em função da frequência para modos comuns DC de

-1 V, 0 V e 1 V.
4.3.1 Resposta ao degrau
Essa simulação foi configurada com as seguintes especificações:
• AmpOp em configuração de seguidor de tensão, com a carga ativa.
• Entrada em forma de trem de pulsos com amplitude de 1.25 V, período de 100 ns e

tempo de subida e descida de 100 ps.
• Tensão de modo comum de 0 V.
O circuito LC auxiliar não foi necessário, haja vista que, com a realimentação
unitária do seguidor de tensão, o simulador conseguia determinar o ponto quiescente de
operação do AmpOp.
A partir do resultado obtido, que pode ser visto na Figura 36, é perceptível que o
sinal à saída do AmpOp não é idêntica ao sinal da entrada com relação ao tempo. Isso
acontece em função de uma limitação natural existente em amplificadores operacionais
conhecida como slew-rate (SR), ou a taxa máxima de variação do sinal de tensão à saída do
circuito. Essa limitação existe em função da corrente máxima que o amplificador consegue
fornecer, bem como a capacitância de carga vista por esse amplificador.
Figura 36 – Simulação transiente com entrada de trem de pulsos variando entre as tensões
de alimentação.
Uma vez que, no resultado visto na Figura 36, há uma limitação de SR no circuito,
não é possível verificar o efeito da margem de fase na resposta. São feitas, então, duas
simulações com entradas de menor amplitude para que possa verificar tal efeito. Na
Figura 37 vê-se que há uma oscilação na resposta do circuito. Isso se deve justamente em
função da margem de fase, que não é elevada, e portanto o sistema tem comportamento
subamortecido.
Já na Figura 38, ainda é possível verificar o comportamento sub-amortecido da
margem de fase, mas esse já não é tão acentuado em função da maior amplitude do sinal
e interferência do slew-rate.
10
7.5
2.5
Voltage (mV)
-2.5
-5
-7.5 Output
Input
-10
75 85 95 105 115 125 135 145 155 165 175
Time (ns)
Figura 37 – Simulação transiente para seguidor de tensão com pulso de baixa amplitude
à entrada.
4.3.2 Medição do slew-rate
No caso do circuito proposto, como há dois estágios, há dois SRs associados: o

primeiro enxerga o paralelo das capacitâncias de entrada do segundo estágio e de saída
do primeiro estágio como carga, e possui uma corrente máxima de carregamento desse
capacitor de 200 µA. Já o segundo estágio vê como carga o capacitor de saída do segundo
estágio e a carga CL , e possui uma corrente máxima de carregamento de 1 mA.
Para que se possa medir, então, os SRs do circuito em malha aberta (que são
os valores de referência), fez-se duas simulações, vistas na Figura 39 e na Figura 40.
Nessa simulação, utilizou-se a rede LC acessória, e colocou-se na entrada não inversora do
amplificador um degrau variando de VDD a VSS , e o oposto, respectivamente. Calculou-se,
então, o slew-rate negativo (SR− ) e positivo (SR+ ) do circuito. Para isso, mediu-se o
300
250
200
150
100
Voltage (mV)
50
-50
-100
-150
-200
Output
-250 Input
-300
75 85 95 105 115 125 135 145 155 165 175
Time (ns)
Figura 38 – Simulação transiente para seguidor de tensão com pulso de média amplitude
à entrada.
tempo necessário para o sinal à saída do buffer variar de 10% a 90% da amplitude total
do sinal, ou seja, de -1 V a 1 V, aproximadamente – ou de 90% a 10% no caso do SR− .
Os resultados obtidos para SR+ e SR− são vistos em (30) e (31), respectivamente.
SR+ ≈ 580 V/µs (30)

SR− ≈ −554 V/µs (31)
4.3.3 Seguidor de tensão e ondas senoidais
Inicialmente, utilizou-se o amplificador em configuração de buffer, com realimenta-

ção unitária, a fim de se verificar alguns resultados mais simples. Na Figura 41, é possível
notar que o circuito opera conforme o esperado, apesar de ter uma tensão de entrada cuja
tensão oscila entre as fontes de alimentação VDD e VSS do amplificador. O mesmo ocorre
na Figura 42, sendo que essa simulação foi realizada com uma tensão de modo comum
de 1 V, ao invés de 0 V, como na primeira. Além disso, a amplitude do sinal de entrada
também foi diminuído para se verificar o sinal.
Já na Figura 43, é notável o efeito de altas frequências no seguidor de tensão.
Novamente, o sinal de saída não é capaz de percorrer a mesma amplitude do sinal de
entrada, de 250 mV, e há uma defasagem. Isso impacta, ainda, na distorção do sinal, já
Figura 39 – Simulação transiente para cálculo do SR+ .
Figura 40 – Simulação transiente para cálculo do SR− .
que à saída o sinal sequer é simétrico em torno de 1 V. Dessa forma, o THD (distorção
harmônica total, em inglês Total Harmonic Distortion) já é consideravelmente maior.
A seguir, portanto, serão feitas análises do circuito tendo como base o THD, para
que se possa, então, verificar como o amplificador opera em função de diferentes amplitudes
à entrada.
Figura 41 – Resultado da simulação em configuração de seguidor de tensão, com sinal

de entrada senoidal, de amplitude 1.25 V, tensão de modo comum de 0 V e
frequência de 1 kHz.
4.3.4 Distorção harmônica do circuito
A caracterização da distorção harmônica é importante para verificar, de fato, se o

circuito possui um comportamento adequado na faixa de frequência esperada. Isso porque,
apesar de a banda do circuito ser suficiente para o sinal, há a possibilidade de, devido ao
dimensionamento dos componentes e da magnitude das correntes no circuito, o slew-rate,
por exemplo, não ser suficiente para um sinal de maior amplitude. Como a simulação
AC considera sempre o modelo de pequenos sinais do circuito e, portanto, apresenta um
resultado mais ideal, há a necessidade de se fazer essas caracterizações e verificações à
parte.
Tal simulação foi configurada da seguinte maneira:
• AmpOp em configuração de seguidor de tensão, com a carga ativa e circuito auxiliar

de polarização.
• Entrada senoidal com amplitudes de 0.25 V e 1.25 V.
• Tensão de modo comum de 0 V.
• Variação de frequência de 100 Hz a 250 MHz.


frequência de 1 kHz.

frequência de 150 MHz.
Figura 44 – Distorção harmônica total obtida para configuração de seguidor de tensão

com entrada senoidal de 0.25 V e 1.25 V, e tensão de modo comum de 0 V
em função da frequência.
Figura 45 – Distorção harmônica total em dB obtida para configuração de seguidor de

tensão com entrada senoidal de 0.25 V e 1.25 V, e tensão de modo comum de
0 V em função da frequência.
Na Figura 44 é possível verificar que, para um sinal de grande amplitude, a distorção

harmônica tende a ser maior para frequências mais altas, já que o slew-rate passa a
realmente ser um fator limitante. Em contrapartida, para um sinal de amplitude menor,
a distorção harmônica apresentada diminui consideravelmente. Apesar disso, pode-se
verificar que, até as frequências de 250 MHz, não houve maiores distorções, chegando em
torno de 13% para a senoide de 1.25 V de amplitude.
A Figura 45 apresenta o mesmo gráfico, mas com escala vertical em dB, para que
se possa perceber com mais clareza a variação não linear do THD com a frequência.
As figuras abaixo evidenciam as componentes utilizadas para o cálculo da distorção
total. Na Figura 46 vê-se a saída do buffer para tensão de entrada senoidal, com modo
comum de 0 V, amplitude de 1.25 V e frequência de 1 kHz; na Figura 48, para a frequência
de 40 MHz. A partir dessa primeira, vê-se na Figura 47 a análise espectral do sinal, com
as respectivas componentes harmônicas; a partir da última, vê-se a análise na Figura 49.
1.5
1.25
0.75
0.5
Output Voltage (V)
0.25
-0.25
-0.5
-0.75
-1
-1.25
-1.5
0 1 2 3 4 5 6 7 8 9 10
Time (ms)
Figura 46 – Forma de onda à saída do amplificador como seguidor de tensão para entrada
senoidal de frequência 1 kHz e amplitude de 1.25 V.
4.4 DISCUSSÃO SOBRE OS RESULTADOS E MELHORIAS
A distorção visível na Figura 45 foi atribuída principalmente ao slew-rate do circuito.

Há, no entanto, uma outra fonte possível dessa distorção: a sobreposição dos estágios
diferenciais do tipo P e N.
20
-20
Frequency power (dB)
-40
-60
-80
-100
-120
0 8 16 24 32 40 48 56 64
Frequency (kHz)

amplificador como seguidor de tensão para entrada senoidal de frequência 1
kHz e amplitude de 1.25 V.
1.5
1.25
0.75
0.5
Output Voltage (V)
0.25
-0.25
-0.5
-0.75
-1
-1.25
-1.5
0 25 50 75 100 125 150 175 200 225 250
Time (ns)
Figura 48 – Forma de onda à saída do amplificador como seguidor de tensão para entrada
senoidal de frequência 40 MHz e amplitude de 1.25 V.
20
0
Frequency power (dB)
-20
-40
-60
-80
-100
0 320 640 960 1280 1600 1920 2240 2560
Frequency (MHz)

amplificador como seguidor de tensão para entrada senoidal de frequência 40
MHz e amplitude de 1.25 V.
A dependência do ganho em função do modo comum pode alterar, principalmente

para sinais de alta amplitude, a banda do circuito em função da compensação em frequência.
Isso pode fazer com que o ganho seja atenuado ou amplificado à proporção em que varia
no tempo.
Uma solução é utilizar um circuito que excursiona a corrente entre os estágios de
entrada, conforme Huijsing (2016) e Hogervorst, Tero e Huijsing (1995). Dessa forma, man-
tendo a soma de correntes constantes nesses dois pares diferencias, pode-se garantir uma
maior estabilidade do Gm resultante do AmpOp, bem como sua resposta em frequência.
Além disso, é notável, pela Figura 17 que as transcondutâncias não são exatamente
simétricas. Isso é corroborado pela Figura 25, já que, se a diferença fosse de exatamente 2
vezes, deveria haver uma disparidade de 6 dB de ganho na faixa de operação mútua. Há, no
entanto, uma discrepância maior. Isso pode ser corrigido utilizando-se fatores de correção
de razão de aspecto diferentes para os transistores. Não apenas no primeiro estágio, como
também no segundo estágio, para aumentar a simetria dos ganhos de M30 e M31 .
Por fim, quanto aos pares diferenciais, existe a possibilidade de se utilizar estágios
de entrada em inversão fraca, como já comentado em Capítulo 3.
4.4.1 Comparação dos resultados
Na Tabela 8 estão dispostas algumas comparações com amplificadores comerciais.

As simulações levaram em conta o AmpOp em configuração seguidor de tensão, com carga
de 1 kΩ à saída, além da carga capacitiva e resistiva que representa a ponteira ativa.
O SR calculado nessa tabela foi feito considerando-se uma onda quadrada à entrada
com amplitude de ±1 V. Foi medido o tempo necessário para a saída oscilar entre 20% e
80% da tensão final (ou o contrário, no caso do SR-).
O CMRR e os PSRR foram retirados, no entanto, dos gráficos previamente mostra-
dos, em seus valores máximos para baixas frequências, pois uma caracterização semelhante
foi observada nos estudos dos componentes comparados.
Tabela 8 – Comparação dos resultados obtidos com outros circuitos semelhantes em aplicação. O resistor de carga indicado neste trabalho
foi utilizado em todas as simulações.
*: Os resultados foram apenas simulados, em comparação com os componentes comerciais, que foram medidos
T RL f−3dB @G = +1 Iq Ruído @√100 kHz Alimentação SR+/- |CMRR| |PSRR+/-|
Ref.
(°C) kΩ MHz mA (nV/ Hz) (V) (V/µs) (dB) (dB)
(AD4807. . . , 2015) 25 1 165 1 (RL → ∞) 3.1 3 118/237 110 113/130
(AD8072/3. . . , 2002) 25 0.15 100 (@G = +2) 3.5 3 ( 10 kHz) 5 350 54 64
(AD8038. . . , 2009) 25 2 350 1 8 5 425 65 ( RL = 1 kΩ) 71
(OPA2356-EP. . . , 2019) 25 0.15 450 8.3 5.8 (@ 1 MHz) 5 300/360 80 88
Capítulo 4. Resultados obtidos
Este
27 1 633 1.912 17.2 2.5 330/455 100 105/113
trabalho *
66
4.4.2 Melhorias e correções
A seguir estão algumas das correções, melhorias, ou caracterizações que se poderia

realizar a fim de se ter um trabalho mais completo e robusto:
• Simulação de Monte Carlo: importante para caracterizar a robustez da polarização,

o efeito de descasamento de componentes em parâmetros como o PSRR e tensão de
offset.
• Utilizar um modelo real de capacitor da tecnologia para compensação em frequência.

Apenas durante as últimas simulações foi percebido que o capacitor era ideal.
Não necessariamente a variação nos resultados obtidos seria extrema, mas com as
simulações de Monte Carlo e corner cases, ter o capacitor da própria tecnologia é
fundamental. Além disso, 500 fF é um valor relativamente baixo, o que pode fazer
com que a variabilidade desse dispositivo seja bastante elevada.
• Utilização de uma fonte de corrente externa com comportamento PTAT.

Uma fonte de corrente ideal foi considerada, mas a fim de se verificar o pior caso
possível quanto à temperatura do circuito: uma vez que a tensão de limiar possui
uma relação quase proporcional com a temperatura, é fundamental que a corrente
de polarização acompanhe essa tendência.
Boa parte dos resultados obtidos em diferentes temperaturas sofreu alterações, apesar
do amplificador ainda ter banda razoável e altos ganhos. Ainda assim, verificar se
o circuito seria mais estável com relação à temperatura com essa modificação na
corrente é interessante.
• Verificar a faixa de tensão em que o circuito é funcional: os dispositivos da tecnologia

utilizada suportam uma diferença de tensão máxima de 2.5V entre seus terminais,
aproximadamente. Mas quais as tensões mínimas necessárias para fazer o circuito
funcionar adequadamente?
• Desenvolver uma malha de polarização interna. Essa medida é interessante para o

caso de se desejar apenas alimentar o amplificador por somente fontes de tensão,
sem a fonte de corrente externa associada.
• Realização do layout do circuito, pois a verificação de componentes parasitas e talvez

interferência eletromagnética é fundamental em circuitos integrados.
• Reconsideração da polarização do estágio de entrada, uma vez que os transistores

MB,IN,SOU RCE,SIN K , vide Tabela 2, são muito grandes. Talvez um menor compri-
mento de canal seja aceitável, ao custo de maior erro de espelhamento e menor
CMRR.
68
5 CONCLUSÃO
É notável que o circuito corresponde às expectativas ao funcionar muito bem

próximo às fontes de tensão. O gráfico Figura 25, no entanto, apresenta um comportamento
relativamente estranho, uma vez que o estágio de entrada não deveria influenciar no ganho
de saída. Uma explicação encontrada para tal efeito, no entanto, está justamente no
circuito LC auxiliar utilizado, uma vez que o modo comum acaba influenciando a saída
por meio do indutor, em DC, e tirando os transistores de saída de saturação. Uma forma
de confirmar tal hipótese seria realizar a medição do ganho em malha aberta de maneira
indireta, por meio do ganho em malha fechada, e usando uma rede resistiva auxiliar, para
garantir que a tensão de saída não fosse igual à de entrada.
Além disso, quanto à resposta em frequência do circuito, pôde-se constatar que a
banda é suficiente para a aplicação estipulada, e a distorção foi também razoável para
essas, como verificado pelo THD em função da amplitude e frequência do sinal à entrada.
Dos efeitos medidos em função da temperatura, pôde-se ver que ainda há um
comportamento aceitável do circuito, apesar de haver variação na faixa simulada. Como
comentado no fim do capítulo anterior, uma polarização interna poderia deixar o cir-
cuito menos variável com a temperatura, já que os efeitos dessa nas tensões internas se
compensariam, ou até mesmo uma polarização externa adaptável.
Das rejeições medidas no AmpOp, elas se mostraram satisfatórias e o comporta-
mento dessas está de acordo com o esperado, diminuindo, em módulo, com o aumento da
frequência. Há, no entanto, um fator importante a ser considerado: como o circuito LC
auxiliar utilizado nas simulações pode interferir no ganho diferencial, é possível que essas
medidas de rejeição não sejam válidas para tensões de modo comum próximas a VDD ou
VSS .
Nas simulações no tempo, foi possível perceber o comportamento adequado do
circuito em configuração de buffer, mas também foi possível verificar a limitação desse
para frequências e amplitudes elevadas. É possível melhorar esses resultados aumentando
o SR do circuito, mas ao custo de um maior consumo de potência ou necessidade de se
alterar a topologia utilizada. Outra alternativa seria amenizar a sobreposição dos pares
diferenciais à entrada, para que o ganho não tenha dependência forte com a amplitude do
próprio sinal.
A ausência de simulações estatísticas, no entanto, afetam negativamente os resul-
tados obtidos. Isso pois, uma vez que circuitos integrados estão sujeitos a variações de
processo e variabilidade, não se tem uma garantia de que o amplificador é robusto. Apesar
de algumas medidas terem sido tomadas para que se pudesse aumentar a confiabilidade
dos resultados, como um maior dimensionamento dos transistores (PELGROM; DUIN-
MAIJER; WELBERS, 1989), ter a confirmação de que tais medidas foram de fato efetivas
é fundamental.
Capítulo 5. Conclusão 69
Outro erro que foi cometido durante o projeto, principalmente por falta de atenção,
foi a não implementação dos capacitores de compensação em frequência na tecnologia
integrada. Pelo fato das capacitâncias associadas a esses dispositivos serem relativamente
baixas, é possível que, numa análise estatística, os resultados seriam mais afetados.
Por fim, uma vez que o principal motivo de se ter escolhido transistores de 2.5
V para o projeto foi em função da facilidade de aprendizagem, é possível implementar
o mesmo circuito na tecnologia de 1.2 V. Uma vez que essa apresenta um comprimento
mínimo de canal de 60 nm, ao invés de 280 nm (como a de 2.5 V), há a possibilidade de
se utilizar muito menos área para o novo circuito, além de uma velocidade mais elevada.
70
REFERÊNCIAS
√
ANALOG DEVICES. AD4807: 3.1 nV/ Hz, 1 mA, 180 MHz, Rail-to-Rail
Input/Output Amplifier. [S.l.], abr. 2015. Rev. B.
. AD8038: Low Power, 350 MHz Voltage Feedback Amplifiers. [S.l.], ago. 2009.
Rev. G.
. AD8072/3: Low Cost, Dual/Triple Video Amplifiers. [S.l.], mar. 2002. Rev.
D.
ASSAAD, Rida S.; SILVA-MARTINEZ, Jose. The Recycling Folded Cascode: A General
Enhancement of the Folded Cascode Amplifier. IEEE Journal of Solid-State
Circuits, v. 44, n. 9, p. 2535–2542, 2009.
BABANEZHAD, J.N.; GREGORIAN, R. A programmable gain/loss circuit. IEEE

Journal of Solid-State Circuits, v. 22, n. 6, p. 1082–1090, 1987. DOI:
10.1109/JSSC.1987.1052858.
CARRILLO, Juan M. et al. Rail-to-rail constant gm operational amplifier for video

applications. INTEGRATION, the VLSI journal, v. 37, p. 1–16, 2004.
CARTER, Bruce. Video Designs Using High-Speed Amplifiers. [S.l.], nov. 2000.
CARUSONE, Tony Chan; JONES, David A.; MARTIN, Kenneth W. Analog

Integrated Circuit Design. 2. ed. [S.l.]: John Wiley & Sons, 2011.
ESCALERO, Rafel Manera. STUDY AND DESIGN OF RAIL-TO-RAIL OTAS

IN 65 NM TECHNOLOGY. 2018. F. 11. Diss. (Mestrado) – Universitat Politècnica
de Catalunya, Barcelona.
HOGERVORST, Ron; TERO, John P.; HUIJSING, Johan H. Compact CMOS

constant-gm rail-to-rail input stages with gm-control by an electronic zener diode. In:
ESSCIRC ’95: Twenty-first European Solid-State Circuits Conference. [S.l.: s.n.], 1995.
P. 78–81.
HUIJSING, Johan H. Operational Amplifiers: Theory and Design. 3. ed. [S.l.]:

Springer, 2016.
LANGEN, Klaas-Jan de; HUIJSING, Johan H. Compact Low-Voltage Power-Efficient

Operational Amplifier Cells for VLSI. IEEE Journal of Solid-State Circuits, v. 33,
n. 10, p. 1482–1496, 1998.
LI, Zhe et al. A High Gain, 808MHz GBW Four-Stage OTA in 65nm CMOS. Journal of
Circuits, Systems and Computers, v. 28, n. 11, p. 1950192, 2019. DOI:
10.1142/S0218126619501925.
REFERÊNCIAS 71
MALDOVAN, Laszlo; LI, Hua Harry. A Rail-to-Rail, Constant Gain, Buffered Op-Amp
for Real Time Video Applications. IEEE Journal of Solid-State Circuits, v. 32, n. 2,
p. 169–176, 1997.
PELGROM, M.J.M.; DUINMAIJER, A.C.J.; WELBERS, A.P.G. Matching properties of

MOS transistors. IEEE Journal of Solid-State Circuits, v. 24, n. 5, p. 1433–1439,
1989.
REDMAN-WHITE, William. A High Bandwidth Constant and Slew-Rate Rail-to-Rail

CMOS Input Circuit and its Application. IEEE Journal of Solid-State Circuits,
v. 32, n. 5, p. 701–712, 1997.
SCHNEIDER, Marcio Cherem; GALUP-MONTORO, Carlos. CMOS Analog Design

Using All-Region MOSFET Modelling. [S.l.]: Cambridge University Press, 2010.
SEDRA, Adel S.; SMITH, Kenneth C. Microelectronic Circuits. Fourth. [S.l.]: Oxford
University Press, 1998.
SOOCH, Navdeep S. MOS Cascode current mirror. 1985. US4550284A.
TEXAS INSTRUMENTS. OPA2356-EP: 200-MHz, CMOS operational amplifier. [S.l.],

fev. 2019. Rev. 0.
UHRMANN, Heimo et al. A 1GHz-GBW operational amplifier for DVB-H receivers in

65nm CMOS. In: 2009 12th International Symposium on Design and Diagnostics of
Electronic Circuits & Systems. [S.l.: s.n.], 2009. P. 182–185. DOI:
10.1109/DDECS.2009.5012124.
WANG, Hongyi et al. Design Procedure for a Folded-Cascode and Class AB Two-Stage
CMOS Operational Amplifier. 2019 IEEE International Conference of Intelligent
Applied Systems on Engineering, p. 40–43, 2019.
72
APÊNDICE A – ERROS DE ESPELHAMENTO DE CORRENTE
Para que se possa determinar o tipo adequado de um espelho de corrente utilizado,

bem como suas dimensões, é necessário um estudo um pouco mais detalhado do seu com-
portamento quanto aos parâmetros de projeto. Neste apêndice, duas topologias de espelho
de corrente serão testadas: o espelhamento simples, como na Figura 50, e o espelhamento
self-cascode, como na Figura 52, sob o ponto de vista da precisão no espelhamento da
corrente de referência, que possui relação direta com a resistência de saída do espelho.
A.1 METODOLOGIA DE COMPARAÇÃO
Para que se pudesse utilizar uma comparação justa, as tensões efetivas, VOV = 150
mV, e larguras de canal, W = 2 µm, foram consideradas constantes e iguais para todos
os dispositivos. A corrente de referência, no entanto, foi alterada em função da largura
de canal, em cada caso, a fim de se manter o mesmo nível de inversão nos dispositivos
saturados. Portanto, os seguintes ensaios foram realizados:
1. A corrente de referência foi definida em função da largura de acordo com:
′
µN Cox W

IREF (L) = 2
VOV (32)
2 L
Pode-se, ainda, fazer o cálculo de W (L), considerando-se IREF constante. Para esse
exemplo em específico, no entanto, os valores não diferiram muito entre essas duas
diferentes simulações.
2. Faz-se uma varredura nos comprimentos de canais, a partir do comprimento mínimo

da tecnologia:
L = {280, 560, 840, 1120, 1680} nm
Para todos os cálculos e simulações, utilizaram-se espelhos com dispositivos do tipo

N, por simplicidade.
O erro relativo à corrente de referência, por fim, é realizado comparando-se a
corrente de saída, IOU T , com a de referência, com relação à última. Ou seja:
IOU T − IREF
E% = × 100% (33)
IREF
A seguir estão dispostos os resultados encontrados para cada configuração de
espelhamento.
APÊNDICE A. Erros de espelhamento de corrente 73
VDD
IREF
IOU T
M0 M1 VOU T
+
−
VSS
Figura 50 – Esquemático do espelho de corrente simples com dispositivos tipo N.
Figura 51 – Erros relativos de espelhamento para configuração simples.
A.2 ERROS POR ESPELHAMENTO SIMPLES
Como pode ser visto em Figura 51,

É razoável, portanto, para que se obtenha um erro de espelhamento dentro de
4%, que uma largura de canal de L = 1.120 µm seja considerada no dimensionamento
dos componentes. Dessa forma, pode-se garantir um melhor comportamento quanto ao
esperado na teoria.
A.3 ERROS POR ESPELHAMENTO CASCODE
VDD
IREF
IOU T
M0 M1
M2 M3 VOU T
+
−
VSS
Figura 52 – Esquemático do espelho de corrente self-cascode com dispositivos tipo N.
Na Figura 53, é visível que a configuração self-cascode é muito mais vantajosa frente
ao espelhamento simples, no quesito de atenuação do erro à saída e de dimensionamento
dos transistores. Isso, no entanto, deve ser pago em excursão do nível de sinal, haja vista
que, com o empilhamento de dois componentes, a tensão necessária para posicioná-los na
região de saturação é maior.
Para esta configuração, então, pode-se utilizar sem maiores preocupações um com-
primento de canal de L = 560 nm, já que esse garante um erro proporcional extremamente
baixo, e ainda ocupa pouco espaço, relativamente ao espelhamento simples.
Se o objetivo, ainda, for otimizar a excursão à saída, fazendo com que VOU T mínimo
necessário para saturar os dois componentes seja de aproximadamente 2VOV , pode-se
utilizar a configuração wide-swing cascode, que se aproveita de uma malha de polarização
auxiliar para garantir tal excursão, conforme pode ser visto em Apêndice B.
Figura 53 – Erros relativos de espelhamento para configuração self-cascode.

76
APÊNDICE B – ESPELHO DE CORRENTE CASCODE DE ALTA EXCURSÃO
Este apêndice trata do Wide-Swing Cascode Current Mirror (SOOCH, 1985; BA-
BANEZHAD; GREGORIAN, 1987), visto na Figura 54, um espelho de corrente baseado
no cascode autopolarizado, da Figura 52. A vantagem do primeiro com relação ao segundo,
conforme o nome sugere, está no aumento da excursão de tensão à saída.
VDD
IBIAS IREF
IOU T
MW S,BIAS M0,W S M1,W S
M2,W S M3,W S VOU T

+
−
VSS
Tal aumento é causado pela polarização do transistor M3,W S na iminência da

saturação pelo circuito auxiliar composto por MW S,BIAS (transistor de polarização Wide-
Swing). Dessa forma, a tensão de saída VOU T necessária para que o circuito opere em
saturação é de apenas VOV,1,W S + VOV,3,W S .
Conforme pode ser visto na Figura 55, a tensão necessária para operação como
espelho é de aproximadamente 750 mV, ao passo que, de acordo com a Figura 55, essa
tensão é por volta de 300 mV.
B.1 PROJETO E DIMENSIONAMENTO
Será considerado apenas o caso do transistor NMOS para exemplificação. O dimen-

sionamento dos transistores PMOS é feito a partir dos NMOS, com o devido escalonamento
das dimensões daqueles.
A partir da Figura 54, pode-se obter as seguintes relações, com base em Carusone,
Jones e Martin (2011), e assumindo-se que IOU T = IIN = IBIAS :
2ID,2,W S
s
VOV,2,W S = VOV,3,W S = VOV,W S = (34)
′
µN COX (WW S /LW S )
APÊNDICE B. Espelho de corrente cascode de alta excursão 77
Considera-se, então, as seguintes relações entre as razões de aspecto de M0,1,W S ,

MW S,BIAS e M2,3,W S :
S2,3,W S
S0,1,W S = (35)
n2
S2,3,W S
SW S,BIAS = (36)
(n + 1)2
Então, de acordo com (34), pode-se dizer que:
VOV,0,W S = VOV,1,W S = nVOV,W S (37)

VOV,W S,BIAS = (n + 1) VOV,W S (38)
Por inspeção do circuito, e considerando o VSS = 0 para simplificação, é notável

que:
VG,W S,BIAS = VG,0,W S = VG,1,W S (39)

VG,W S,BIAS = VDS,W S,BIAS = (n + 1) VOV,W S + VT (40)
VS,W S,BIAS = VS,2,W S = VS,3,W S = 0 (41)
VDS,2,W S = VDS,3,W S = VG,W S,BIAS − VGS,1,W S = VOV,W S (42)
Ou seja, de acordo com o resultado (42), os transistores M2,3,W S operam na imi-

nência de saturação em função da polarização auxiliar.
Considera-se, portanto, uma corrente de 100 µA passando por todos os transistores,
e n = 1. Pode-se, por fim, dimensionar a partir de (18) todos os transistores desse espelho.
O dimensionamento pode ser visto na Tabela 9, mas há uma alteração na razão de aspecto
de MW S,BIAS . A seção a seguir explica o porquê dessa.
B.2 AJUSTE NO TRANSISTOR AUXILIAR DE POLARIZAÇÃO
Nesta seção será descrita uma alteração feita no dimensionamento dos transistores
para garantir melhor operação.
Em primeiro momento, o efeito de corpo dos transistores M0,1,W S não fora con-
siderado. Tal efeito se baseia na desigualdade entre as tensões de fonte e corpo de um
transistor, que faz com que a junção PN formada por esses terminais esteja reversamente
polarizada. Na prática, isso pode ser modelado como um aumento na tensão de limiar dos
dispositivos empilhados, conforme (43) (SCHNEIDER; GALUP-MONTORO, 2010).
q q
VT = VT 0 + γ 2ϕF + VSB − 2ϕF (43)
Na (43), a tensão de limiar VT aumenta com relação à tensão de limiar em equilíbrio

(VT 0 ). Apesar da terminologia ser diferente, o princípio ainda é válido: o aumento da tensão
de limiar de facto depende da tensão VSB .
Além disso, como a transição da região de triodo e de saturação não é tão brusca,
é comum que se queira garantir que VDS,3,W S seja um pouco maior que VOV,W S .
Para que se possa, por fim, compensar as considerações acima, pode-se diminuir a
razão de aspecto do transistor auxiliar utilizado para polarização. Dessa forma:
s
ID,AU X,B3
VOV,AU X,B3 = ′
(44)
µCOX SAU X,B3
SAU X,B3 < SAU X,B3,IDEAL ∴ (45)
∴ VOV,AU X,B3 > VOV,AU X,B3,IDEAL (46)
Ou seja, a tensão gerada na porta do transistor MAU X,B3 é maior do que seria
caso um dimensionamento ideal, desconsiderando o efeito de corpo, fosse realizado. Dessa
forma, o efeito do aumento da tensão de limiar dos transistores do espelho é compensada
pelo dimensionamento do transistor de polarização dessa linha.
Tabela 9 – Dimensões calculadas para espelho de corrente cascode de alta excursão.

Dispositivo S (µm/µm) ID,PROJ µA
M0−3,W S 24/0.56 100.0
MW S,BIAS 4/0.56 100.0
80
APÊNDICE C – COMPENSAÇÃO ATIVA DE MILLER
Este apêndice descreve a compensação ativa de Miller, também chamada de active

Miller zero cancellation, que foi realizada com base em (HUIJSING, 2016).
Em médias frequências, quando os capacitores ainda estão ativos, ou seja, com
impedância razoável frente às demais do circuito, pode-se dizer que a tensão de realimen-
tação na malha de Miller é dada pelo divisor capacitivo formado por C1 e CM , conforme
a Figura 12. Portanto:
1
vf b = sC1
(47)
1
sC1
+ sC1M
CM
vf b = (48)
C1 + CM
Já na compensação ativa, com o transistor cascode aumentando o ganho da malha
de Miller, o circuito equivalente pode ser visto na Figura 56. A partir desse equivalente
de pequenos sinais, podem-se obter as seguintes relações:
G D vf b
gm vgs rds cout,1

vgs
S
vout,1
CM
vout,2
Figura 56 – Circuito equivalente de pequenos sinais do circuito com compensação ativa

de Miller.
vout,2 − vout,1 vout,1 − vf b

= gm vout,1 + (49)
zM rds
vf b vout,1 − vf b
= gm vout,1 + (50)
z2 rd s
A partir de (50), substitui-se vout,1 em (49):
APÊNDICE C. Compensação ativa de Miller 81

1
rds
+ 1
z1

1 1

vout,2 vf b
vf b gm + + = + (51)
gm + 1
rds
rds zM zM rds
   
1
1  1  vout,2

vf b  1+ rds − = (52)
rds gm + rds
1
rds zM
 
1 1
1 vout,2
vf b  + zM
+ zM z1 1  = (53)
z1 gm rds + 1 gm + rds zM
1
" #
zM rds
vf b + + = vout,2 (54)
z1 gm rds + 1 z1 (1 + gm rds )
Se considerarmos que o termo gm rds ≫ 1, então pode-se aproximar a relação obtida

em (54). Assim, obtém-se a equação:
z1
vf b = vout,2 (55)
zM
1
z1,2 = (56)
sC1,M
vf b CM
= (57)
vout,2 C1
Ou seja, o fator de realimentação na malha de Miller aumenta de CM / (C1 + CM )

para CM /C1 , fazendo com que a banda do circuito devido ao segundo estágio também se
eleve.
82
APÊNDICE D – PONTOS DE OPERAÇÃO EM FUNÇÃO DO MODO COMUM
Na Tabela 10, o ponto de operação DC do circuito está dentro do esperado: é

notável que o par diferencial M12,13 está em operando em sub-threshold, uma vez que
praticamente não há corrente sendo transmitida por eles, a tensão VGS < VT H , e a tensão
de saturação associada a esses transistores é muito baixa, menor que 100 mV.

VICM = −1 V.
M10,11 1.044 V 173.4 1.140 V 100.5
M12,13 250.0 48.42 2.264 V 1.297 nA
M20,21 737.2 132.5 236.4 127.8
M22,23 858.2 179.8 498.7 127.8
M24,25 814.6 168.8 616.8 127.8
M26,27 770.7 167.9 153.9 231.0
M30 735.1 163.2 2.250 V 1.032 mA
M31 773.8 174.7 250.0 1.032 mA
M40 995.8 205.3 992.1 81.08
M41 936.4 151.0 992.1 46.77
M42 997.9 207.4 991.1 83.08
M43 933.3 148.4 991.1 44.77
Além disso, uma vez que os transistores M26,27 não possuem uma tensão VDS >
VDS,SAT , eles estão operando mais próximos de triodo, não estando em saturação. Isso
acontece em função do par diferencial não excursionar corrente suficiente para esse estágio
nesse modo comum. Uma alternativa seria diminuir a razão de aspecto desses transistores,
a fim de se diminuir também a quantidade de corrente suficiente para que ele opere em
saturação, já que o ganho do amplificador pode ser prejudicado em função disso.
Já na Tabela 11, o amplificador foi submetido a uma tensão de modo comum de 1
V. De maneira análoga ao caso anterior, o par diferencial M10,11 opera em sub-threshold,
uma vez que a tensão de modo comum mais alta desativa o par PMOS ao invés do NMOS.
Há, no entanto, uma diferença interessante: os transistores M20,21 ainda assim possuem
|VDS | > |VDS,SAT |, e portanto operam em saturação. Possivelmente, em função de uma
sub-compensação da mobilidade de lacunas dos transistores do tipo P, esses transistores
são pequenos o suficiente para, com a quantidade de corrente drenada deles, estarem
saturados.
APÊNDICE D. Pontos de operação em função do modo comum 83

VICM = 1 V.
M10,11 250.0 42.30 2.349 V 501.2 pA
M12,13 1.032 V 157.4 1.047 V 100.7
M20,21 758.7 170.8 234.7 332.0
M22,23 859.8 181.5 551.0 131.4
M24,25 817.0 171.0 567.3 131.4
M26,27 718.7 132.2 151.5 131.4
M30 755.6 167.2 250.0 957.1
M31 743.7 164.1 2.250 V 957.1
M40 947.3 155.2 995.6 41.98
M41 988.3 197.1 995.6 89.38
M42 977.4 186.1 1.001 V 64.67
M43 963.3 174.5 1.001 V 66.80

TCC Luiz Augusto Frazatto Fernandes Assinado

Enviado por

Dados do documento

Título original

Direitos autorais

Formatos disponíveis

Compartilhar este documento

Compartilhar ou incorporar documento

Opções de compartilhamento

Você considera este documento útil?

Este conteúdo é inapropriado?

Direitos autorais:

Formatos disponíveis

TCC Luiz Augusto Frazatto Fernandes Assinado

Enviado por

Direitos autorais:

Formatos disponíveis

UNIVERSIDADE FEDERAL DE SANTA CATARINA

Luiz Augusto Frazatto Fernandes

Projeto e análise de amplificador operacional rail-to-rail em tecnologia de 65

Projeto e análise de amplificador operacional rail-to-rail em tecnologia de 65

Trabalho de Conclusão de Curso do Curso de

Fernandes, Luiz Augusto Frazatto

Trabalho de Conclusão de Curso (graduação) -

1. Engenharia Eletrônica. 2. Amplificador Operacional.

Projeto e análise de amplificador operacional rail-to-rail em tecnologia de 65

Florianópolis, Dezembro de 2022.

Prof. Fernando Rangel de Sousa, Dr.

Prof. Jader Alves de Lima Filho, Dr.

Prof. Fabian Leonardo Cabrera Riaño, Dr.

Eng. William Prodanov, Dr.

Este trabalho tem como objetivo a realização a nível de esquemático do projeto de um

Palavras-chave: Amplificador Operacional Rail-to-Rail. Vídeo analógico. Circuitos Inte-

The purpose of this work is to design on a schematic level a Rail-to-Rail Operational

Keywords: Rail-to-Rail Operational Amplifier. Analog Video. CMOS Integrated Circuits.

Figura 1 – Símbolo do amplificador operacional. . . . . . . . . . . . . . . . . . . . 16

Tabela 2 – Dimensões e erros relativos à polarização dos pares diferenciais. . . . . 37

AmpOp Amplificador Operacional

O amplificador operacional é, provavelmente, o circuito mais importante e conhe-

Figura 1 – Símbolo do amplificador operacional.

Da Figura 1, os terminais presentes são:

VDD : Alimentação positiva

VSS : Alimentação negativa

A relação entre os terminais de entrada e saída é dada pela equação:

Sendo o ganho diferencial Ad uma função de transferência, vide Figura 2 a polo

O comportamento ideal suprarreferido consiste numa resistência de entrada infinita

1.1 REVISÃO BIBLIOGRÁFICA/ESTADO DA ARTE

O presente trabalho apresenta os seguintes objetivos:

1.2.1 Objetivo Geral

• Desenvolver um amplificador operacional voltado a aplicações de vídeo.

1.2.2 Objetivos Específicos

• Elaborar um amplificador operacional de dois estágios, rail-to-rail Input/Output

• Verificar a funcionalidade do circuito com base em simulações a nível esquemático,

• Caracterizar os parâmetros obtidos nas simulações em comparação com as especifi-

• Comparar os resultados com outros trabalhos.

1.3 METODOLOGIA E MATERIAIS

O desenvolvimento do amplificador operacional foi realizado a nível de simulação

1.3.1 Da escolha da tecnologia

Utilizou-se a tecnologia de 65 nm. A escolha foi realizada a priori, e depois o

1.4 DA DETERMINAÇÃO DAS ESPECIFICAÇÕES TÉCNICAS

Para a determinação da banda do circuito, que é o parâmetro mais crucial num

os amplificadores (AD8072/3. . . , 2002) e (AD8038. . . , 2009), por possuírem consumo de

Para que se possa compreender a topologia utilizada no projeto em si, é fundamental

2.1 ESTRUTURA BÁSICA DE UM AMPOP

Neste trabalho, por uma questão de simplicidade, utilizar-se-á uma estrutura de

IB,IN IB,F C IB,F C

Figura 3 – Esquemático do amplificador folded cascode com entrada PMOS.

AFV C = GM · ROU T (4)

É evidente, a partir da análise da Figura 3 que a transcondutância do circuito é

2.2 SEGUNDO ESTÁGIO - AMPLIFICADOR CLASSE AB

A partir do primeiro estágio do circuito, então, pode-se adicionar um novo estágio

Figura 4 – Esquemático do segundo estágio do amplificador operacional.

2.3 MODIFICAÇÕES PARA OPERAÇÃO EM TENSÕES DE ALIMENTAÇÃO

2.3.1 Da maximização da excursão à entrada

A utilização de apenas um tipo de entrada diferencial no circuito, seja ela PMOS

VI,CM + VSG,10 ≥ VSD,SAT,10 + VDS,SAT,26 + VSS (7)

Ao se combinar as equações (7) e (8), consegue-se:

VSS + VDS,SAT 2 + VGS,1 ≤ VI,CM ≤ VDD + VGS,1 − VDS,SAT 1 − VSD,SAT 3 (9)

De maneira geral, VGS1 ≥ 2VDS,SAT , o que implica no limite superior da faixa de

IB,IN M22 M23