Escolar Documentos
Profissional Documentos
Cultura Documentos
Aos meus pais, irmãos e sobrinhos pelo carinho. A Jamilly, Renata, Luísa e a todos
os meus amigos do 2007.1. A Marcos Morais, meu orientador, pelas suas ideias e ajuda
dedicada à elaboração deste trabalho. Ao professor Gutemberg, por ter me incentivado a
gostar de eletrônica. A Simões, Eddy, Mônica, Manuella, Flávia e a todos os amigos que
conheci durante o intercâmbio. A Tina, Fênia, Ratatá e Hannah Mariana.
“Viva como se fosse morrer amanhã.
Aprenda como se fosse viver para sempre.”
- Mahatma Gandhi
Resumo
Existe uma grande variedade de técnicas eletroquímicas que, basicamente, se fundamen-
tam na medida da corrente ou tensão que se desenvolve, ao se submeter uma dada espécie
a uma varredura de potencial elétrico ou de corrente.
These techniques require a function generator to produce the excitation signal, one poten-
tiostat / galvanostat to apply it, a current to voltage converter and a recorder. The Ąrst
three components can be integrated in a single equipment, controlled by a microcontroller.
Lista de tabelas
CI Circuito Integrado
OTG On-The-Go
E/S Entradas/Saídas
PC Computador Pessoal
A/D Analógico/Digital
D/A Digital/Analógico
1 INTRODUÇÃO . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13
1.1 Objetivos . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13
1.2 Especificações . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14
2 FUNDAMENTAÇÃO TEÓRICA . . . . . . . . . . . . . . . . . . . . 15
2.1 Introdução às Técnicas de Eletroquímica Interfacial . . . . . . . . . . 15
2.2 Instrumentação Eletroquímica . . . . . . . . . . . . . . . . . . . . . . 17
2.2.1 O Potenciostato/Galvanostato . . . . . . . . . . . . . . . . . . . . . . . . 17
2.2.2 Tipos de Eletrodos . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18
2.2.3 Configurações da cela . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18
2.2.3.1 Configuração com 2 Eletrodos . . . . . . . . . . . . . . . . . . . . . . . . . . 19
2.2.3.2 Configuração com 3 Eletrodos . . . . . . . . . . . . . . . . . . . . . . . . . . 20
2.2.3.3 Configuração com 4 Eletrodos . . . . . . . . . . . . . . . . . . . . . . . . . . 21
2.2.4 Circuito Simplificado do Potenciostato / Galvanostato . . . . . . . . . . . 21
2.2.4.1 Princípio de Funcionamento . . . . . . . . . . . . . . . . . . . . . . . . . . . 21
2.2.4.2 O Amplificador de Controle . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22
2.2.4.3 O Eletrômetro . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22
2.2.4.4 O Conversor I/V . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23
2.3 Caracterização de Baterias usando um Potenciostato / Galvanostato 26
5 CONCLUSÃO . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 54
5.1 Considerações e Trabalhos Futuros . . . . . . . . . . . . . . . . . . . 54
Referências . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 55
APÊNDICES 57
1 Introdução
1.1 Objetivos
O objetivo deste trabalho é construir um potenciostato/galvanostato usando-se o
microcontrolador STM32F4, de STMicroelectronics.
Em primeiro lugar, o circuito eletrônico do instrumento deverá ser confeccionado.
Este circuito permitirá a geração e aquisição dos sinais correspondentes na cela eletroquí-
mica.
Em segundo lugar, o microcontrolador deverá ser integrado ao sistema, funcio-
nando como um sistema de aquisição de dados. A programação do firmware deverá ser
realizada, estabelecendo-se um canal de comunicação entre o microcontrolador e o PC,
para que o usuário possa controlar o sinal gerado pela placa e também visualizar os
resultados obtidos.
Em último lugar, uma interface gráĄca (GUI, do inglês "Graphical Interface") de
fácil utilização deverá ser programada no PC, para que o usuário possa controlar os
parâmetros dos testes e visualizar os resultados obtidos.
Capítulo 1. Introdução 14
Algumas funções especiais poderão ser integradas na interface gráĄca, para auxiliar
o usuário na compreensão dos resultados (cálculos de máximo e mínimo das curvas, ajuste
de curvas, etc.).
Dentre estas etapas do projeto do instrumento, este trabalho objetivou desenvolver
o circuito do instrumento, a ser controlado pelo STM32F4.
1.2 Especificações
As especiĄcações para o circuito do potenciostato são:
2 Fundamentação Teórica
Em uma conĄguração de cela com dois eletrodos (ver Figura 4), CE e RE são
curto-circuitados em um dos eléctrodos, enquanto WE e S (Sense) são curto-circuitados
no eletrodo oposto. Nesta conĄguração, mede-se o potencial através da cela inteira. Isto in-
clui as contribuições da interface CE/eletrólito e o próprio eletrólito. Logo, a conĄguração
de dois eletrodos pode ser utilizada sempre que o controle preciso da interface eletroquí-
mica do WE não é crítico e o comportamento da cela inteira está sob investigação. Esta
conĄguração é tipicamente utilizada com dispositivos de conversão ou armazenamento
de energia, como baterias, celas de combustível, painéis fotovoltaicos etc ... É também
usada em medições de processos com dinâmica ultra-rápida ou ainda em medições de
impedância eletroquímica a frequências elevadas (> 100 kHz).
Capítulo 2. Fundamentação Teórica 20
tensão através do capilar é muito pequena, garantindo que a sua extremidade esteja a um
potencial muito próximo do potencial do RE.
A conĄguração da cela com quatro eletrodos (ver Figura 6) é usada para aplicações
nas quais deve-se medir a diferença de potencial entre RE e S, causada pela passagem
de uma corrente através de uma interface bem deĄnida (entre WE e CE). Este tipo de
conĄguração experimental não é muito comum em eletroquímica e é geralmente usada
para medir potenciais de junção através de uma membrana, dando a possibilidade de
calcular a resistência da interface e a condutividade da membrana (AUTOLAB. . . , 2011).
• AmpliĄcador de Controle
• Eletrômetro
• Conversor I/V
Estes blocos são ilustrados na Figura 7 e serão descritos nas seções a seguir.
Capítulo 2. Fundamentação Teórica 22
2.2.4.3 O Eletrômetro
inĄnita. Se existir uma corrente circulante através do eletrodo de referência, seu potencial
será modiĄcado. Na prática, todos os eletrodos modernos possuem correntes de entrada
muito próximas de zero, de forma que seu efeito pode ser desprezado.
Duas características importantes do eletrômetro são sua largura de banda e sua
capacitância de entrada. A capacitância de entrada do eletrômetro e a resistência do
eletrodo de referência formam um Ąltro RC. Se a constante de tempo deste Ąltro for muito
grande, ele pode limitar a largura de banda efetiva do eletrômetro e causar instabilidades
no sistema. Uma capacitância de entrada reduzida resulta em uma maior estabilidade de
operação e uma tolerância maior para eletrodos de referência com maior impedância.
corrente pelo valor da resistência usada. Se a resistência do shunt for grande em relação à
resistência do circuito medido, a tensão de burden causa erros de medição consideráveis.
A corrente medida é calculada usando-se a Equação 2.1:
(�carga − �burden )
�carga,shunt = (2.1)
�carga
�burden
�% = 100 × (2.2)
�carga
(AUTOLAB. . . , 2011).
É de extrema importância saber as especiĄcações exatas ao se testar baterias ou
qualquer outro dispositivo de armazenamento de energia. Muitos parâmetros afetam a
capacidade de uma bateria, como o eletrólito, os materiais do eletrodo, e a temperatura.
Durante a sua fase de desenvolvimento, as baterias têm que passar por diferentes
testes de capacidade, janela de tensão, corrente nominal, impedância interna, corrente de
fuga, ciclo de vida, faixa de temperatura operacional, assim como vários testes de impacto
(GAMRY. . . , 2014).
Uma das etapas de caracterização de baterias consiste no levantamento das curvas
dos ciclos de carga e descarga. Estas medições podem ser realizadas de forma potencios-
tática ou galvanostática.
Três curvas características de uma associação de duas baterias de NiMH obtidas
com a utilização de um potenciostato / galvanostato (modelo PGSTAT302N) são ilustra-
das nas Figuras 11, 12 e 13. Na Figura 11 é ilustrada a curva característica de carga e
descarga, obtida com o instrumento no modo galvanostático. Este mesmo instrumento foi
utilizado para caracterizar os ciclos de carga e descarga da bateria, em modo potencios-
tático (Figura 12) e galvanostático (Figura 13).
Capítulo 2. Fundamentação Teórica 28
Figura 11 Ű Curva de descarga de duas baterias de NiMH (8,4 V - 250 mAh) em série,
obtida com a varredura de corrente de 0 mA a 150 mA, com a taxa de 1
mA/s
• Fator de rejeição de modo comum (CMRR) mínimo de 70 dB, para tensão de modo
comum na faixa ��� = (�⊗ ) − 0.1� a (�+ ) − 3�
Capítulo 3. Design do Circuito Potenciostático/Galvanostático 33
�cm
�saída = (�+ − �⊗ ) · �OL ± CM RR (3.1)
10 20
Onde ��� representa a tensão de modo comum nas entradas, igual a (V+ + V-)/2.
Neste caso, se a tensão de modo comum for igual a 9 V, o erro máximo na saída
será de:
Capítulo 3. Design do Circuito Potenciostático/Galvanostático 34
9
�err,saída = ± 70 (3.2)
10 20
= ±2, 84�� (3.3)
3, 3
��� = = 806� (3.4)
212
O menor valor de tensão de entrada para garantir um erro de conversão inferior a
1 % é de:
Além disto, valores de tensão muito próximos ao máximo permitido (Vdd) podem
ser prejudiciais ao microcontrolador. Logo, escolheu-se o valor máximo para a tensão
efetiva, igual a:
���� = 3, 0� (3.6)
O ISL28534 pode ter o seu ganho ajustado de G = 1 a 1000, de acordo com o sinal
aplicado aos pinos G0 e G1.
do microcontrolador (pinos Vref e Vdd). A tensão máxima de 3,3 V pode ser obtida aplicando-se este
valor ao pino Vdd.
Capítulo 3. Design do Circuito Potenciostático/Galvanostático 37
1 ����
���� = × (3.7)
���� ��ℎ���
1 ����
���� = × (3.8)
���� ��ℎ���
Como ��ℎ��� = 0.1Ω, e a partir das relações (3.5) e (3.6), obtém-se:
1 80, 6��
���� = × = 806Û� (3.9)
� 0, 1Ω
1000( )
�
1 1, 5�
���� = × = 15� (3.10)
� 0, 1Ω
1( )
�
A corrente que circula na cela é fornecida pela saída do ampliĄcador de controle,
e esta foi limitada a ±1 A com o resistor de 1 �Ω no pino ���� . Logo, esta conĄgura-
�
ção de ganho (� = 1 ) não será usada. O menor ganho utilizado no ampliĄcador de
�
instrumentação será igual a:
1 1, 5� �
�′��� = × = 15 (3.11)
1, 0� 0, 1Ω �
���� 1, 5�
�� �� = = = 1, 5�٠(3.15)
����� 1��
De acordo com a relação (3.5), a menor corrente que poderá ser medida usando-
se este valor para o �� �� é igual a 80,6��
1,5�æ
= ±53, 7Û�. Para medir correntes menores,
deve-se aumentar a resistência de realimentação. Para isto, usou-se quatro resistores de
ganho diferentes, com um CI multiplexador DG9252 para que o microcontrolador possa
selecionar um dos quatro resistores.
Para que o circuito consiga medir tanto correntes positivas quanto negativas, a
tensão de referência ���� dos conversores I/V deve ser igual à metade do valor máximo
da tensão de entrada (neste caso, igual a 1,5 V).
3.4 O Eletrômetro
O eletrômetro deve ser capaz de medir a tensão da cela entre o eletrodo de trabalho
e o eletrodo de referência. O sinal medido será em seguida alimentado no conversor A/D,
e, se o instrumento estiver operando no modo potenciostático, ele também irá alimentar
a entrada do ampliĄcador de controle.
Capítulo 3. Design do Circuito Potenciostático/Galvanostático 41
com duas variáveis (�101 e �103 ), obtido aplicando-se a Lei dos Nós ao nó situado entre
os três resistores:
︁
��ó = 0 (3.16)
�+ − ��ó ���� − ��ó �⊗ − ��ó
+ + + �����,��8615 = 0 (3.17)
�101 �102 �103
injeção de carga, além de possuírem resistência de contato elevada (de 10 a 100 Ω, contra
0,15 Ω do relé HE721A1210).
O uso do relé reed (ao invés de uma chave CMOS) em K5 permite que a resistência
série shunt-relé seja pequena (0,25 Ω) e consequentemente que o potencial do eletrodo de
trabalho esteja próximo ao do terra (≤ 0, 25� ).
Escolheu-se o modelo (HE721A1210, 2014), da HAMLIN, de tipo SPST (Single
Pole, Single Throw), cuja corrente máxima nos contatos é de 1,2 A, e cuja tensão e
resistência de bobina valem 12 V e 1 kΩ , respectivamente.
Alternativamente, pode-se trocar os relés SPST K4 e K5 por um relé SPDT (Sin-
gle Pole, Double Throw), e os relés SPST K1, K2 e K3 por um único relé SP3T(Single
Pole, Triple Throw), desde que sejam do tipo Interrupção antes do fechamento (IAF), do
inglês, break before make (BBM), que descreve a operação em que os contatos normal-
mente fechados abrem antes dos contatos normalmente abertos fecharem, evitando assim
a ocorrência de curto-circuitos. Além disso, o relé SPDT deverá suportar correntes de, no
mínimo, 1 A em seus terminais.
������� 12�
������. = = = 12�� (3.24)
������� 1�Ω
O microcontrolador não consegue fornecer correntes elevadas para a carga, e suas
E/S digitais devem ser usadas apenas como sinais de controle.
O microcontrolador pode controlar este relé usando-se um circuito de interface
com transistor Darlington. É costume colocar-se um diodo invertido em paralelo com o
dispositivo controlado (diodo de roda-livre). Isto é essencial para cargas indutivas, como
são o caso de motores e relés. Sempre que se desliga um destes dispositivos indutivos,
cria-se uma sobretensão que pode vir a destruir o transistor. Um diodo 1N4001 pode ser
usado para evitar este efeito.
Como são cinco unidades ao todo, optou-se pelo uso do CI controlador ULN2003
Darlington, que contém 7 transístores Darlington e ainda os díodos de roda-livre em um
único invólucro.
Capítulo 3. Design do Circuito Potenciostático/Galvanostático 44
Os dois canais do conversor D/A serão usados para 1) geração do sinal de controle
e 2) geração do sinal de referência dos conversores I/V do potenciostato.
O STM32F4 possui 2 conversores D/A independentes de 12 bits, que podem ser
Capítulo 3. Design do Circuito Potenciostático/Galvanostático 46
conectados aos pinos PA04 e PA05. Estes conversores são inicializados com a corrente
máxima de 700 uA. Isto permite uma taxa de atualização máxima de 1 MHz por canal,
com valores no intervalo de 0 a 0x3FF. Estima-se que esta taxa seja superior àquela
necessária para a aplicação.
Um buffer foi acrescentado ao circuito para proteger o microcontrolador e aumen-
tar a corrente de saída do conversor D/A.
O sinal de saída do conversor D/A varia no intervalo de 0 V a +3,3 V. Este sinal é
aplicado a um Ąltro passa-baixa, formado por R320 e C320. Os valores destes componentes
foram selecionados para se obter uma frequência de corte de aproximadamente 1 MHz.
O sinal Ąltrado é aplicado ao ampliĄcador operacional (AD8646, 2014) (sugerido por
(PONIKVAR, 2014)). O diagrama esquemático do buffer de saída para um único canal
(DAC1_OUT) é ilustrado na Figura 22.
Nº Sinal ConĄguração
1 Pot_Mode S
2 Galv_LCR S
3 Galv_LCR S
4 LCR S
5 HCR S
6 CellON/OFF E/S
7 CLS E
8 LCR_G0 S
9 LCR_G1 S
10 HCR_G0 S/Z
11 HCR_G1 S/Z
12 GPIO_1 X
13 GPIO_2 X
pelo circuito.
Os sinais 6 a 13 são conectados aos pinos PE08 a PE15, e os sinais 1 a 5 para
comando dos relés são conectados aos pinos PD0 a PD5.
As linhas digitais possuem uma tolerância de 0 a 5 V. À cada linha foram acres-
centados diodos de proteção contra sobretensões e um resistor para limitar a corrente nos
pinos, caso uma tensão fora desta faixa venha a ser aplicada. O valor dos resistores foi
obtido de (PONIKVAR, 2014).
O conector P4 (ver ??) de 16 pinos foi adicionado ao circuito para que o usuário
tenha acesso aos 13 pinos digitais, além de um pino para a alimentação digital (+3.3 V).
Como a corrente da cela pode chegar a 1 A, a fonte de alimentação deve ser capaz
de fornecer uma corrente elevada (de 0,5 até 1,5 A) sem sobreaquecer, e mantendo os
níveis de tensão a um valor constante, independentemente da corrente de carga exigida.
Algumas fontes de alimentação à venda atendem a estes critérios, mas a um custo
elevado (a partir de US$ 40 (NEWARK, 2014)).
Para reduzir os custos de projeto, optou-se pela confecção da fonte de alimenta-
ção. Os projetos de fontes simétricas são facilmente encontrados na literatura atual. O
esquemático da fonte foi construído com base no projeto descrito em (12V. . . , 2014) (ver
Figura 24) com a substituição dos componentes para atender à capacidade de 1,5 A (ao
invés de 1 A).
ajustáveis. Este CI poderá ser alimentado usando-se (±5� ), mas a um custo que é a
diminuição da tensão de compliance do aparelho.
Um protótipo deste circuito foi construído (ver Figura ??). Devido ao tempo limi-
tado do projeto, os testes deste circuito não foram concluídos e não constam no texto.
No próximo capítulo serão descritas algumas especiĄcações do software do PC e
do microcontrolador.
51
• Recepção das conĄgurações do teste enviadas pelo PC, antes de ser executado;
5 Conclusão
Referências
12V DC Dual Power Supply Circuit with IC 7812&7912. DIY Magazine, 2014.
Disponível em: <http://www.diyelectronicsprojects.com/2012/09/12v-dc-dual-
power-supply-circuit-diagram.html>. Acesso em: 27 jun. 2014. Citado na página
49.
GAMRY App Notes. In: POTENTIOSTAT Fundamentals. Gamry Instruments, Inc, 2014.
Disponível em: <http://www.gamry.com/application-notes/potentiostat-fundamentals/
>. Acesso em: 27 jun. 2014. Citado 3 vezes nas páginas 21, 22 e 27.
PONIKVAR, D. Direct access, dedicated test board. 2014. Disponível em: <http:
//www.fmf.uni-lj.si/~ponikvar/STM32f407.htm/>. Acesso em: 27 jun. 2014. Citado 4
vezes nas páginas 45, 46, 47 e 48.
ANALOG INTERFACE
A A
COR320
R320 COR323 COU320
U320
PIR32002 PIR32001 +INA OUT APIR32302R323PIR32301
PA04 PIC320 2 PIC32302 DAC_Ctrl
1K 56 +3.3V
COC320
C320 COC323
C323 8
PIU32008 V+
PIC320 1 150pF PIC32301 220pF 4
PIU32004 V- OUT B
7 OUT
PIU32007
NLOUT BB
NL0INA
+INA 3
PIU32003 +IN A
OUT A 2
PIU32002
COR325
R325 R328 -IN A
PIR32502 PIR32501
+INB OUT B PIR32802COR328 PIR32801
PA05 DAC_Vref NL0INB
1K PIC32502 56 PIC32802 +INB 5
PIU32005 +IN B OUT A
1 OUT
PIU32001
NLOUTAA
COC325
C325 COC328
C328 OUT B 6
PIU32006 -IN B
PIC32501 150pF PIC32801 220pF
AD8646ARZ
B B
COR300
R300 INA+ OUTA COR302
R302
ADC_Vcell PIR30002 PIR30001 PIR30202 PIR30201 PA00
10K PIC30 1 22 PIC302 COU300
U300
COC300
C300 COC302
C302
PIC30 02 47pF PIC30201 1nF NLOUTA
OUTA 1PIU30001
14 OUTD
PIU300014
NLOUTD
OUTA OUTD
2
PIU30002
13
PIU300013
INA- IND-
+3.3V INA+ 3
NLINA0 PIU30003 12 IND+
PIU300012
NLIND0
INA+ IND+
4
PIU30004
11
PIU300011
COR305
R305 COR307
R307 V+ V- NLINC0
PIR30502 PIR30501
INB+ OUTB PIR30702 PIR30701
INB+ 5
NLINB0 PIU30005 10 INC+
PIU300010
ADC_Icell-L PA01 INB+ INC+
10K PIC30502 22 PIC30702 6
PIU30006
9
PIU30009
COC305
C305 COC307
C307 INB- INC- NLOUTC
OUTB 7
NLOUTB PIU30007 8
PIU30008
OUTC
OUTB OUTC
PIC30501 47pF PIC30701 1nF
C OPA4354_PW_14 C
COR310
R310 INC+ OUTC COR312
R312
ADC_Icell-H PIR31002 PIR31001 PIR31202 PIR31201 PA02
10K PIC310 2 22 PIC31202
COC310
C310 COC312
C312
PIC310 1 47pF PIC31201 1nF
+3.3V +3.3V
COR315
R315 COR317
R317
PIC31802 PIC31902
IND+ OUTD COC318
C318 COC319
C319
ADC_4 PIR31502 PIR31501 PIR31702 PIR31701 PA03
10K PIC31502 22 PIC31702 PIC31801 100nF PIC31901 100nF
COC315
C315 COC317
C317
PIC31501 47pF PIC31701 1nF
Potenciostato/Galvanostato
Title
D D
Notes: Analog Interface
- C302, C307, C321, C317 must be close to STM32F4
PA00...PA03 pins Size Number Revision
- C318, C319 must be close to U300's and U320's V+ pins
A4
Date: 7/9/2014 Sheet of
File: D:\Accounts\..\Analog_IF.SchDoc Drawn By: Turnell, C.
1 2 3 4
APÊNDICE A – Diagrama Esquemático do
58
1 2 3 4
COIC?D
IC?D COIC?E
IC?E
NLN1
N1 PIR102 PIR101 81
220 PIIC?081 97
PIIC?097
Pot_Mode NLN2 PD0 ( FSMC_D2/CAN1_RX ) PE0 ( TIM4_ETR / FSMC_NBL0 / DCMI_D2 )
MCU N2 PIR102
220
PIR101 PIIC?082
82 98
PIIC?098
Galv_LCR NLN3 PD1 ( FSMC_D3 / CAN1_TX ) PE1 ( FSMC_NBL1 / DCMI_D3 )
N3 PIR102 PIR101 83
220 PIIC?083 1
PIIC?01
Galv_HCR NLN4 PD2 ( TIM3_ETR/UART5_RX SDIO_CMD / DCMI_D11 ) PE2 ( TRACECLK/ FSMC_A23 / ETH_MII_TXD3 )
N4 PIR102 PIR101 84
220 PIIC?084 2
PIIC?02
COIC?F
IC?F LCR NLN5 PD3 ( FSMC_CLK/USART2_CTS ) PE3 ( TRACED0/FSMC_A19 )
N5 PIR102
220
PIR101 PIIC?085
85 3
PIIC?03
HCR PD4 ( FSMC_NOE/USART2_RTS ) PE4 ( TRACED1/FSMC_A20 / DCMI_D4 )
14
PIIC?014 86
PIIC?086 4
PIIC?04
A NRST NRST PD5 ( FSMC_NWE/USART2_TX ) PE5 ( TRACED2 / FSMC_A21 / TIM9_CH1 / DCMI_D6 ) A
94
PIIC?094 87
PIIC?087 5
PIIC?05
BOOT0 ( VPP ) PD6 ( FSMC_NWAIT/USART2_RX ) PE6 ( TRACED3 / FSMC_A22 / TIM9_CH2 / DCMI_D7 )
99
PIIC?099 PIIC?088
88 38
PIIC?038
PDR_ON PD7 ( USART2_CK/FSMC_NE1/FSMC_NCE2 ) PE7 ( FSMC_D4/TIM1_ETR )
21
VREF+PIIC?021 55
PIIC?055 N6
NLN6 PIR102 PIR101 39
220 PIIC?039
VREF+ PD8 ( FSMC_D13 / USART3_TX ) CellON/OFF PE8 ( FSMC_D5/ TIM1_CH1N )
PIIC?056
56 N7
NLN7 PIR102 220 40
PIR101 PIIC?040
+3V3 PD9 ( FSMC_D14 / USART3_RX ) CLS-12V PE9 ( FSMC_D6/TIM1_CH1 )
6
PIIC?06 57
PIIC?057 N8
NLN8 PIR102 PIR101 41
220 PIIC?041
VBAT PD10 ( FSMC_D15 / USART3_CK ) LCR_G0 PE10 ( FSMC_D7/TIM1_CH2N )
22
VDDA PIIC?022 58
PIIC?058 N9
NLN9 PIR102 PIR101 42
220 PIIC?042
VDDA PD11 ( FSMC_A16/USART3_CTS ) LCR_G1 PE11 ( FSMC_D8/TIM1_CH2 )
20
PIIC?020 VSSA PIIC?059
59 N10
NLN10 PIR102 220 43
PIR101 PIIC?043
PD12 ( FSMC_A17/TIM4_CH1 / USART3_RTS ) HCR_G0 PE12 ( FSMC_D9/TIM1_CH3N )
60
PIIC?060 N11
NLN11 PIR102 PIR101 44
220 PIIC?044
PD13 ( FSMC_A18/TIM4_CH2 ) HCR_G1 PE13 ( FSMC_D10/TIM1_CH3 )
100
PIIC?0100
61
PIIC?061
N12
NLN12 PIR102 220 45
PIR101 PIIC?045
+3.3V VDD PD14 ( FSMC_D0/TIM4_CH3 ) GPIO_1 COR1 PE14 ( FSMC_D11/TIM1_CH4 )
75
PIIC?075
62
PIIC?062
N13
NLN13 PIR102 220
PIR101
46
PIIC?046
VDD PD15 ( FSMC_D1/TIM4_CH4 ) GPIO_2 PE15 ( FSMC_D12/TIM1_BKIN )
50
PIIC?050 VDD
28
PIIC?028 STM32F40x-VG (LQFP100) STM32F40x-VG (LQFP100)
VDD COIC?A
IC?A
19
PIIC?019 VDD
11
PIIC?011
23
PIIC?023
VDD PA00 PA0-WKUP ( USART2_CTS/ USART4_TX/ ETH_MII_CRS / TIM2_CH1_ETR/ TIM5_CH1 / TIM8_ETR/ADC123_IN0/WKUP )
27
PIIC?027
24
VSS_4 PA01 PIIC?024 PA1 ( USART2_RTS / USART4_RX/ ETH_RMII_REF_CLK / ETH_MII_RX_CLK / TIM5_CH2 / TIMM2_CH2/ADC123_IN1 )
74
PIIC?074 COL? 25
PIIC?025
VSS NLVREF0 PA02 PA2 ( USART2_TX/TIM5_CH3 / TIM9_CH1 / TIM2_CH3 / ETH_MDIO/ADC123_IN2 )
10
PIIC?010 PIL?01
R1
PIL?02PIR102
47
PIR101
VREF+ 26
VSS +3V3 PA03 PIIC?026 PA3 ( USART2_RX/TIM5_CH4 / TIM9_CH2 / TIM2_CH4 / OTG_HS_ULPI_D0 / ETH_MII_COL/ADC123_IN3 )
2.2uF C2
PIC202 PIC201
10mH 29
PA04 PIIC?029 PA4 ( SPI1_NSS / SPI3_NSS / USART2_CK / DCMI_HSYNC / OTG_HS_SOF/ I2S3_WS/ADC12_IN4 /DAC1_OUT )
73
PIIC?073 PIC?01 1uF PIC100nF
102 30
PIIC?030
B COC2 VCAP_2 C1 PA05 PA5 ( SPI1_SCK/ OTG_HS_ULPI_CK / / TIM2_CH1_ETR/ TIM8_CHIN/ADC12_IN5/DAC2_OUT ) B
2.2uF C2
PIC202 PIC201
49
PIIC?049
31
VCAP_1 PIIC?031 PA6 ( SPI1_MISO / TIM8_BKIN/TIM13_CH1 / DCMI_PIXCLK / TIM3_CH1 / TIM1_BKIN/ADC12_IN6 )
PIC?02 PIC101 32
PIIC?032 PA7 ( SPI1_MOSI/ TIM8_CH1N / TIM14_CH1 TIM3_CH2/ ETH_MII_RX_DV / TIM1_CH1N / RMII_CRS_DV/ADC12_IN7 )
13 PIIC?013
67
PH1-OSC_OUT ( OSC_OUT ) PIIC?067 PA8 ( MCO1 / USART1_CK/ TIM1_CH1/ I2C3_SCL/ OTG_FS_SOF )
CO8MHz 12
8MHz PIIC?012 PH0-OSC_IN ( OSC_IN )
?02
PIC1uF 102
PIC100nF PA09
68
PIIC?068 PA9 ( USART1_TX/ TIM1_CH2 / I2C3_SMBA / DCMI_D0/OTG_FS_VBUS )
1
PI8MHz01 2
PI8MHz02
COC? COC1
C1 69
NLVDDA PA10 PIIC?069 PA10 ( USART1_RX/ TIM1_CH3/ OTG_FS_ID/DCMI_D1 )
C1 PIC102 PIC202 C2 STM32F40x-VG (LQFP100) PIC?01 PIC101 VDDA
PA11
70
PIIC?070 PA11 ( USART1_CTS / CAN1_RX / TIM1_CH4 / OTG_FS_DM )
20pF 20pF 71
PA12 PIIC?071 PA12 ( USART1_RTS / CAN1_TX/ TIM1_ETR/ OTG_FS_DP )
PIC101 PIC201 72
PIIC?072 PA13 ( JTMS-SWDIO )
76
PIIC?076 PA14 ( JTCK-SWCLK )
77
PIIC?077 PA15 ( JTDI/ SPI3_NSS/ I2S3_WS/TIM2_CH1_ETR / SPI1_NSS )
STM32F40x-VG (LQFP100)
COIC?C
IC?C COIC?B
IC?B
15
PIIC?015
35
PIIC?035
PC0 ( OTG_HS_ULPI_STP/ADC123_IN10 ) PB0 ( TIM3_CH3 / TIM8_CH2N/ OTG_HS_ULPI_D1/ ETH_MII_RXD2 / TIM1_CH2N/ADC12_IN8 )
16
PIIC?016 PC1 ( ETH_MDC/ADC123_IN11 )
36
PIIC?036 PB1 ( TIM3_CH4 / TIM8_CH3N/ OTG_HS_ULPI_D2/ ETH_MII_RXD3 / OTG_HS_INTN / TIM1_CH3N/ADC12_IN9 )
17
PIIC?017 PC2 ( SPI2_MISO / OTG_HS_ULPI_DIR / TH_MII_TXD2 /I2S2ext_SD/ADC123_IN12 )
37
PIIC?037 PB2
18
PIIC?018 PC3 ( SPI2_MOSI / I2S2_SD / OTG_HS_ULPI_NXT / ETH_MII_TX_CLK/ADC123_IN13 )
89
PIIC?089 PB3 ( JTDO/ TRACESWO/ SPI3_SCK / I2S3_CK / TIM2_CH2 / SPI1_SCK )
33
PIIC?033 PC4 ( ETH_RMII_RX_D0 / ETH_MII_RX_D0/ ADC12_IN14 )
90
PIIC?090 PB4 ( NJTRST/ SPI3_MISO / TIM3_CH1 / SPI1_MISO / I2S3ext_SD )
34 91
C PIIC?034 PC5 ( ETH_RMII_RX_D1 / ETH_MII_RX_D1/ ADC12_IN15 ) PIIC?091 PB5 ( I2C1_SMBA/ CAN2_RX / OTG_HS_ULPI_D7 / ETH_PPS_OUT/TIM3_CH2 / SPI1_MOSI/ SPI3_MOSI / DCMI_D10 / I2S3_SD ) C
63
PIIC?063 PC6 ( I2S2_MCK / TIM8_CH1/SDIO_D6 / USART6_TX / DCMI_D0/TIM3_CH1 )
92
PIIC?092 PB6 ( I2C1_SCL/ TIM4_CH1 / CAN2_TX /OTG_FS_INTN / DCMI_D5/USART1_TX )
64
PIIC?064 PC7 ( I2S3_MCK / TIM8_CH2/SDIO_D7 / USART6_RX / DCMI_D1/TIM3_CH2 )
93
PIIC?093 PB7 ( I2C1_SDA / FSMC_NL / DCMI_VSYNC / USART1_RX/ TIM4_CH2 )
65
PIIC?065 PC8 ( TIM8_CH3/SDIO_D0 /TIM3_CH3/ USART6_CK / DCMI_D2 )
95
PIIC?095 PB8 ( TIM4_CH3/SDIO_D4/ TIM10_CH1 / DCMI_D6 / OTG_FS_SCL/ ETH_MII_TXD3 / I2C1_SCL/ CAN1_RX )
66
PIIC?066 PC9 ( I2S_CKIN/ MCO2 / TIM8_CH4/SDIO_D1 / /I2C3_SDA / DCMI_D3 / TIM3_CH4 )
96
PIIC?096 PB9 ( SPI2_NSS/ I2S2_WS / TIM4_CH4/ TIM11_CH1/ OTG_FS_SDA/ SDIO_D5 / DCMI_D7 / I2C1_SDA / CAN1_TX )
78
PIIC?078 PC10 ( SPI3_SCK / I2S3_CK/ UART4_TX/SDIO_D2 / DCMI_D8 / USART3_TX )
47
PIIC?047 PB10 ( SPI2_SCK / I2S2_CK / I2C2_SCL/ USART3_TX / OTG_HS_ULPI_D3 / ETH_MII_RX_ER / OTG_HS_SCL / TIM2_CH3 )
79
PIIC?079 PC11 ( UART4_RX/ SPI3_MISO / SDIO_D3 / DCMI_D4/USART3_RX / I2S3ext_SD )
48
PIIC?048 PB11 ( I2C2_SDA/USART3_RX/ OTG_HS_ULPI_D4 / ETH_RMII_TX_EN/ ETH_MII_TX_EN / OTG_HS_SDA / TIM2_CH4 )
80 51
PIIC?080 PC12 ( UART5_TX/SDIO_CK / DCMI_D9 / SPI3_MOSI / I2S3_SD / USART3_CK ) PIIC?051 PB12 ( SPI2_NSS / I2S2_WS / I2C2_SMBA/ USART3_CK/ TIM1_BKIN / CAN2_RX / OTG_HS_ULPI_D5/ ETH_RMII_TXD0 / ETH_MII_TXD0/ OTG_HS_ID )
APÊNDICE A. Diagrama Esquemático do Potenciostato/Galvanostato
7
PIIC?07 PC13 ( RTC_AF1 )
52
PIIC?052 PB13 ( SPI2_SCK / I2S2_CK / USART3_CTS/ TIM1_CH1N /CAN2_TX / OTG_HS_ULPI_D6 / ETH_RMII_TXD1 / ETH_MII_TXD1/ OTG_HS_VBUS )
8
PIIC?08 PC14-OSC32_IN ( OSC32_IN )
53
PIIC?053 PB14 ( SPI2_MISO/ TIM1_CH2N / TIM12_CH1 / OTG_HS_DMUSART3_RTS / TIM8_CH2N/I2S2ext_SD )
9
PIIC?09 PC15-OSC32_OUT ( OSC32_OUT )
54
PIIC?054 PB15 ( SPI2_MOSI / I2S2_SD/ TIM1_CH3N / TIM8_CH3N / TIM12_CH2 / OTG_HS_DP )
DECOUPLING
RELAY DRV RESET +3.3V CONNECTORS
COP1
P1
+3.3V PIR102 +12V PIP101 1
IN1
PIULN20030IN1 OUT1
PIULN20030OUT1 R1 PIP102
A PIC102 PIC102 PIC102 PIC102 PIC102 PIC102 PIC102 PIC102 PIC102 Pot_Mode Relay1 -12V 2 A
IN2
PIULN20030IN2 OUT2
PIULN20030OUT2 100K PIP103
C1 C1 C1 C1 C1 C1 C1 C1 COC1
C1 Galv_LCR Relay2 +3V3A 3
Galv_HCR
IN3
PIULN20030IN3
OUT3
PIULN20030OUT3
Relay3
PIR101 NRST +3V3 PIP104
4
PIC101 100nF PIC101 100nF PIC101 100nF PIC101 100nF PIC101 100nF PIC101 100nF PIC101 100nF PIC101 100nF PIC101 100nF
LCR
IN4
PIULN20030IN4 OUT4
PIULN20030OUT4 Relay4 PIP105 5
IN5
PIULN20030IN5
OUT5
PIULN20030OUT5
HCR Relay5
PIS102COS1
IN6
PIULN20030IN6 OUT6
PIULN20030OUT6
S1 PIC302 SUPPLY
IN7 OUT7 +12V COC3
C3
PIULN20030IN7 PIULN20030OUT7
GND
PIULN20030GND
COM
PIULN20030COM
PIC301 100nF COP2
P2
COM
+VAN -VAN +3V3A PIP201
COULN2003 PIS10 CE 1
ULN2003 PIP202
WE 2
PIC102 PIC102 PIC102 PIC102 PIC102 PIC102 PIC102 PIC102 PIC102 PIC102 RE PIP203 3
C1 C1 C1 C1 C1 C1 C1 C1 C1 C1
PIC101 100nF PIC101 100nF PIC101 100nF PIC101 PIC101
100nF 100nF PIC101 100nF PIC101 100nF PIC101 100nF PIC101 100nF PIC101 100nF ELECTRODES
COP3
P3
PIP301 1
ADC_Vcell PIP302 2
ADC_Icell-L PIP303 3
ADC_Icell-H PIP304 4
B +3V3A PIP305 5 B
LEDS USB OTG +3.3V LVL SHIFTER PIP306
DAC_Ctrl 6
DAC_Vref PIP307 7
PIR101 HCR_Vcm PIP308 8
PIR101 PIR102
PILED4 Yellow01 PILED4 Yellow02
COLED4 Yellow
LED4 Yellow 56 PIR102 PIP309
Relay1 COR1 9
R Pot_Mode
PIR102 ANALOG
Relay2 PIR101 PIR102
PILED5 Yellow01 PILED5 Yellow02
COLED5 Yellow
LED5 Yellow PILED9Orange01 Orange
+3.3V PIR101
R LCR_Mode LED9
COLED9Orange COP4
P4
USB_ON PIR102 PILED2Gren01 Green PIP401 1
PIR101 PIR102
PILED6 Yellow01 PILED6 Yellow02
COLED6 Yellow
LED6 Yellow PILED9Orange02 LED2
COLED2Green PIP402
Relay3 Cell_ON CellON/OFF 2
R LCR_Mode 220, 1/8W COU500
U500 PIP403
PIQ10 PILED2Gren02 CLS 3
R101
PIPIU50001 PIU50004 E/S Pot_Mode PIP404 4
PIR101 PIR102
PILED7 Yellow01 PILED7 Yellow02
COLED7 Yellow
LED7 Yellow PIQ102
COQ1
Q1 PIP405
Relay4 Galv_LCR 5
R LCR_Mode PIR101 NPN
CellON/OFF PIU50002 PIU50003 -12V Galv_HCR PIP406 6
R1
Optoisolator 4N38 GPIO_1 PIP407 7
PIR101 PIR102
PILED8 Yellow01 PILED8 Yellow02
COLED8 Yellow
LED8 Yellow 47k PIQ103 PIP408
Relay5 +3V3 8
R LCR_Mode PIR102 +3.3V
GPIO_2 PIP409 9
LCR PIP4010 10
COM COUSB PIR102 PIP4011
C HCR 11 C
VBUS
PIUSB0VBUS
R1
PIR102
22
PIR101 PIP4012
PA09 LCR_G0 12
DM
PIUSB0DM
R1
PIR102
22
PIR101 PIP4013
COLED1 Blue PA10 LCR_G1 13
+3.3V PIR101 PIR102
PILED1 Blue01 PILED1 Blue02
LED1 Blue DP
PIUSB0DP
R1
PIR102
22
PIR101 PA11 CLS-12V
PIR101 HCR_G0 PIP4014 14
R PWR ID
PIUSB0ID
R1
PIR102
22
PIR101 PA12 PIR102 PILED3Red01 LED3 Red
COLED3Red HCR_G1 PIP4015 15
USB
GND
PIUSB0GND PIP4016
OverCurrent 16
390, 1/4W COU501
U501
PISN75240PWR0A A GND_A PISN75240PWR0GND0A
R101
PIPIU50101 PILED3Red02
PIU50104 CLS
DIGITAL
APÊNDICE A. Diagrama Esquemático do Potenciostato/Galvanostato
SHIELD
PISN75240PWR0D PISN75240PWR0GND0D
R1
PIR102 PIR101
22PIP501
D GND_D Optoisolator 4N38 +3.3V 1
R1
PIR102 PIR101
22PIP502
PA14 2
COSN75240PWR
SN75240PWR
PIP503 3
R1
PIR102 PIR101
22PIP504
PA13 4
R1
PIR102 PIR101
22PIP505
NRST 5
R1 22
PB03 PIR102 PIR101
PIP506 6
SWD
Title
D D
Peripherals & Extras
Notes:
- If Icell < 1mA, use LCR mode.
POTENTIOSTAT - GALVANOSTAT - Vref = 1.5V for Icell < 0.
- (Optional) Place capacitor (100pF-1uF) in JP1 if Vcell
A A
oscillates (no good for impedance experiments).
PIC102
560pF
PIC101
+12V
PIK101 PIK102 PIR102
1.3M
PIR101
ADC_Vcell
47uF
PIC102 PIC101
5.6nF
PIC102 PIC101
PIK103 PIK104
0.1uF
PIC102 PIC101
Relay1 COM
PIR102 140k
PIR101
CLS-12V
V+
Relay-SPST PIC102
56nF
PIC101
CLS
COK1
K1 2
PIOPA56102
PIOA5610V PIOA5610CLS
+
7
PIOPA56107 PIR102
14k
PIR101
PIK201 PIK202 PIR102 PIR101 3
PIOPA56103
ADC_LIcell - COOPA561
10K OPA561 1.2uF
PIC102 PIC101
E/S
Ilm
V-
PIK203 PIK204 PIR102 PIR101 PIR102 1.4k
PIR101
Relay2 COM DAC_Ctrl
10K
PIOA5610V PPIIORA516100I1lm PIOA5610ES
2k
47uF E/S
PIC102 PIC101
B Relay-SPST B
COK2
K2 PIC102
0.1uF
PIC101
PIR102 +3.3V
1uF
PIC102 PIC101 Y0
PIDG92520Y0 X0
PIDG92520X0
PIK301 PIK302
-12V Y1
PIDG92520Y1
X1
PIDG92520X1
ADC_HIcell
Y2 X2
8
PIOA3810 PIDG92520Y2 PIDG92520X2
2
PIOPA38102 Y3
PIDG92520Y3 X3
PIDG92520X3
- NLLCR
PIK303 PIK304
6
PIOPA38106
Y
PIDG92520Y
X
PIDG92520XPPIR102
IR102 PIR101
LCR
Relay3 COM ADC_LIcell
COJP1
JP1 Relay-SPST PIOPA38103
3 1k PIC101
COK4
K4 DAC_Vref + COOPA381
PIJP102 PIC102 OPA381 ENABLE
PIDG92520ENABLE
4
2 Logic
Relay-SPST NLCE
CE Relay4 COM CODG9252
DG9252 102
PIC150pF
1 PIJP101 PIOA38104
COK3
K3 PIK403 PIK404
PIC101 0.1uF
B
A
CAP
Vee
Vcc
GND
+12V
NLRE
RE
PIDG9250Ve PIDG9250ND PIDG9250Vc PIDG9250A PIDG9250B
PIK401 PIK402
+3.3V PIC101 PIC102
0.1uF NLWE
WE +12V
+3.3V LCR_G0
PIR10 1 PIC101 PIC102
10uF
COR101 LCR_G1
R101 PIC101 2.2pF PIK501 PIK502
7.5K NLVA0
VA+
PIR102 PIR101 PIR102
NLVA0
VA-
PIR101
4
PIR10102 PIC102 Relay5 COM COU1
U1
PIR102 PIR101
C
PIAmpO04 3 COAmpOp 10k 10k C
+Vs
- PIAmpOp03 PIAD820 Vs +IN
PIAD822000IN 10k PIK503 PIK504
+3.3V
1
PIAmpOp01
HCR_Vcm
ADC_Vcell R102 Rg
+ PIAD82200Rg 1
PIU101
14
PIU1014
2 PIR10201
COR102 Vout
PIR10202
PIAD82200Vout
HCR_G0 G0 V+
+ PIAmpOp02 Rg
PIAD82200Rg
2
PIU102
13
PIU1013
HCR_G1 G1 + DNC COR1
8
30K -IN
- PIAD822000IN COK5
K5 VA- 3
PIU103 VA- OUTA
12
PIU1012 PIR102 PIR101
NLHCR
HCR
ADC_HIcell
PIAmpO08 AD8615 PIR102 PIR101
Relay-SPST 4
PIU104 - 11
PIU1011 1k PIC101
REF
INA+ REF
-Vs
PIR10301 COAD8220
AD8220 PIC101 PIR102 5 10 COC1
10k PIU105 PIU1010
COR103
R103
PIAD820REF PIAD820 Vs VA+6
INA- OUT
9 PIC150pF
102
PIU106 VA+ - IN- PIU109
APÊNDICE A. Diagrama Esquemático do Potenciostato/Galvanostato
-12V
Title
D D
Potentiostat/Galvanostat
A
POWER SUPPLY A
7812
COVR1
VR1 +12V
PIVR101 Vin Vout PIVR103
2
1
PID102 PID10 GND
COD1
D1
V+
PIVR102
AC
Bridge2
PIC?01 C?
PIC102 PIC102 PIC?01 C?
AC
V-
COF1
F1 Cap Pol2 Cap Pol2
Line PIF101 PIF102 PIT101 PIT103
PIC?02 PIC101 1uF PIC101 1uF PIC?02
COS1 2200uF 1000uF
S1
4
3
P1 Fuse 1 PID104 PID103
2
PIP102 PIS101 PIS102
3
PIP103 PIT104
1
PIP101 PIS103 PIS104
COVR2
VR2
7912
COP1
P1 Notes:
+12V +3V3A +12V +3V3 PIP101
- Vsupply = 115 or 220V
+12V 1
PILM108603030IN IN
LM1086-3.3 LM1086-3.3 PIP102
OUTPILM108603030OUT PILM108603030ININ OUT PILM108603030OUT -12V 2
+3V3A PIP103 3
PIC102 GND PIC102 PIC102 GND PIC102
C +3V3 PIP104 4 C
PIP105 5
PIC101 10uF PIC101 10uF PIC101 10uF PIC101 10uF
PILM10863 GND PILM10863 GND SUPPLY
COLM10860303
APÊNDICE A. Diagrama Esquemático do Potenciostato/Galvanostato
Title
D D
Power Supply
Notes:
- AD623: Vsup(dual) = +/-2.5 a +/-6 V,
A A
Vsup(single) =+3 a +12 V
- R1 = (12k/Ilim) - 10k
+15V
-Pot(tia)= 1.4k a 1.3M ohm
-Pot(ad623) = 1 a 1k ohm
V+
CLS
2
PIOPA56102
PIOA5610V PIOA5610CLS
+
7
PIOPA56107
PIR102 PIR101
3
PIOPA56103
Vin - COOPA561
10K OPA561
COS?
E/S
Ilm
1 S?
V-
Vcell PIS?01
PIS?02
2 PIR102 PIR101
Icell
3
PIS?03 10K
PIOA5610V PPIIORA516100I1lm PPIIORA516100E1S
2k
SW-SPDT R1 COR1402k
PIR102 PIR102
RPot
-15V +15V 1M
B B
PIR?01 PIR?02
PIR?03 R?
COC1
PIC102 PIC101
NLCE
CE
+15V
NLRE
RE
NLWE
WE
8
PITL07402
2
-
PITL0748 6
+5V PITL07406
PITL07403
3
+
COTL074
TL074
+Vs
PIAD6230Vs +
+IN
PIAD62300IN
Rg
PITL074
Vout PIAD6230Rg
Vcell PIAD6230Vout Rg -15V 1 S?
C PIAD6230Rg PIS?01 C
-IN
- PIAD62300IN S? 3 2
PIS?03 PIS?02 Icell
2
PIS?02
3
PIS?03
REF
-Vs
PIAD6230REF AD623 1
PIS?01 SW-SPDT
SW-SPDT
+5V
-5V
+Vs
APÊNDICE A. Diagrama Esquemático do Potenciostato/Galvanostato
+IN
PIAD62300IN
PIAD6230Vs
Rg +
PIAD6230Rg Vout
PIAD6230Vout
PIR?02 Rg
PIAD6230Rg
PIR102 COR?
R?
PIR?03
-IN -
PIAD62300IN
COAD623
AD623
REF
-Vs
0.1 PIR1K
?01 PIAD6230Vs PIAD6230REF
Shunt PIR101 RPot
-5V
Title
D D
Potentiostat/Galvanostat Test Circuit