PSI3024 – Eletrônica

2ª Lista Adicional Preparatória

GABARITO

1) Dada a estrutura polarizada conforme indicado abaixo:

Responder e justificar os seguintes itens:

a) Identificar o tipo de dispositivo: nMOS

b) Identificar a condição ou modo de operação:

Saturação (existe ponto de estrangulamento (pinch-off)

c) Desenhar o símbolo do dispositivo: Veja abaixo

d) Justificar o formato da região de depleção:

Junção de dreno está reversamente polarizada com VDS,
a junção de fonte está polarizada com 0V e a região de
depleção sob a porta varia devido ao potencial crescente
ao longo do canal de 0 a VDS.

e) Justificar os sinais das tensões VDS e VGS:

VDS e VGS são positivos. VDS é positivo para assegurar
junção de dreno reversamente polarizada. VGS é positivo
e maior que Vt para assegurar a formação do canal.

f) Esboçar a mesma acima, mas agora na situação de corte:

VGS < Vt

c) Desenhar o símbolo do dispositivo:

2) No circuito abaixo, dados Vt = 1V, kn’ = 0,2mA/V2, W/L = 10, RS = 0,2RD, VDD =20V e adotando RG1//RG2 =
0,75 M:

Equações
a) Saturação: c) Transcondutância:
k ' W W
I D = n . (VGS − Vt ) 2 (1 + VDS ) g m = kn '. (VGS − Vt )
2 L L

b) Triodo: d) Resistência de saída:

W  V 
2
V
I D = k n '. (VGS − Vt )VDS −
DS
 ro = A
L  2  ID

a) Projete o circuito para obter o ponto quiescente VD = 10V e ID = 4mA considerando  = 0. O transistor está em
triodo ou saturação?

Supondo transistor na saturação:

VGS1 = −1V
I D (mA) = 1.(VGS − 1) 2 = 4   VGS = 3V (Saturação)
VGS 2 = 3V

RD = (VDD − VD )  RD = 2,5k  RS = 0,2.RD  RS = 500

ID

RG 2 
VDD = 5V 
RG1 + RG 2
 1
 RG1 = 3M RG 2 = RG1  RG 2 = 1M
 3
RG1 .RG 2
= 0,75 x10 6 
RG1 + RG 2 

b) Calcule gm e RO considerando  ≠ 0 e VA = -500V.

Solução 1:  = 0

W
g m = k n '. (VGS − Vt ) = 0,2 x10.(3 − 1) = 4mA / V
L

VA 500
ro = = = 125k
ID 4m

1 1
VA =  = = 0,002V −1 Logo,  ≠ 0
 VA

Para VDS = 8V (obtido no item a))

0,2m
4m = .10.(VGS − Vt ) 2 (1 + 0,002 x8)  VGS = 2,984V
0,2

W
 g m = k n '. (VGS − Vt ).(1 + .VDS ) = 0,2m.10.(2,984 − 1).(1 + 0,002 x8)
L
g m = 4,03mA / V

3) Dado o circuito transistorizado mostrado na figura abaixo e sabendo-se que Vt = -1V, nCox(W/L) = 1mA/V2.
Desprezando-se o efeito de modulação de canal ( = 0),

a) Determine as correntes ID, IS e IG e as tensões VDS e VGS. O transistor está operado em triodo ou em saturação?
Justifique.

Dadas as condições do circuito transistorizado:

20 M
VG = .10 = 5V
20 M + 20M

Supondo operação em saturação:

VG − VDD = VGS − RS I D sendo, RS = 6k

1) -5 = VGS – 6ID
2) ID = ½ (VGS + 1)2

Isolando ID em 1) e substituindo em 2):

VGS + 5 1 2
= (VGS + 2VGS + 1)  VGS + 5 = 3VGS2 + 6VGS + 3  3VGS2 + 5VGS − 2 = 0
6 2

− 5  25 + 24 VGS1 = −2V
VGS = 
6 VGS 2 = 0,35V

Substituindo VGS2 em 2), temos:

1
I D = (−2 + 1) 2 = 0,5mA
2

 I D = I S = 0,5mA
IG = 0
VDS = -10 + RSIS + RSIS = -4V
|VDS| > |VGS - Vt|

O transistor está saturado.

4) Dado o circuito transistorizado mostrado na figura abaixo e sabendo-se que nCox = 50mA/V2, W/L = 20,
Vt =1V, VCC = 15V, RS =2k, RD = 495. Sabe-se que o transistor está operando na saturação.

a) Desprezando-se o efeito de modulação de canal ( = 0),

determine a corrente ID, as tensões VDS e VGS e, o parâmetro gm.

b) Supondo que seja inserida uma fonte de sinal senoidal vi no

ponto G através de um capacitor de acoplamento de valor
elevado e tomando a saída no dreno em relação ao terra,
determine o ganho AV =vd/vi.

Item a)
Na malha de porta: IG = 0 e VG = 0.
Portanto:
(15 − VGS )
1) VCC = RS I D + VGS → I D (mA) =
2
1 W 1
2) I D (mA) = k n ' (VGS − Vt ) = 50.10 −3.20(VGS − 1) 2
2

2 L 2

Igualando-se (1) e (2):

500(VGS - 1)2 = (15 - VGS)/2 ou 1000V2GS – 2001VGS +985 = 0

Portanto, VGS  1,127V

Substituindo em (1):

ID(mA) = (15 – 1,127)/2 = 6,937mA e

VDS = 2VCC – RSID-RDID = 30 – 2x6,937 – 0,495x6,937 = 12,69V

W
g m = k n '. (VGS − Vt ) = 50 x10 −3.20.(1,127 − 1) = 0,127 S
L

Item b)

ro =  para  = 0

Para a configuração fonte comum com resistor de fonte apresentada em aula temos:

vd − g m ( RD // ro ) − 0,127 x495
AV = = = = −0,247V / V
vi 1 + g m RS 1 + 0,127 x2000
5) Dado o amplificador abaixo na configuração fonte comum:
Dados:

W/L =2
Kn’ = 1mA/V2
Vt = 1V
ID = 1mA
VDD = 20V
VDS = 10V
ro = VA/ID
VA = 40V

a) Justifique porque esta configuração é chamada “fonte comum”.

Sob o ponto de vista de análise de sinal, a fonte está aterrada e é um ponto comum entre o sinal aplicado na
entrada e o sinal extraído na saída.

b) Calcule o ganho AV = vo/vi.

Observa-se que vbs = 0. Sob o ponto de vista de sinal devemos curto-circuitar “VDD” e “VGS” e substituir o
modelo incremental no lugar do transistor como segue:

1 W 1
ID = k n '. (VGS − Vt ) 2 = 1mA = 10 −3.2.(VGS − 1) 2  VGS = 2V
2 L 2

W
g m = k n '. (VGS − Vt ) = 10 −3.2.(2 − 1) = 2mS
L

V A 40V VDS 10V

ro = = = 40k RD = = = 10k
I D 1mA I D 1mA

vo
GV = = − g m (ro // RD ) = −2.10 −3.(40 k // 10 k) = −16V / V
v gs

c) Deduza a expressão da impedância de saída rS e calcule o seu valor numérico.

Regra: Curto-circuitar “vgs” e aplicar um gerador imaginário “vx” na saída de forma a medir “ix” e obter:

vx
rs = = ro // RD = 40k // 10k = 8k
ix
6) Dado o circuito amplificador como indicado a seguir juntamente com o modelo T,

Modelo T Dados:

VDD = 15V
I = 1 mA
RS = 2,0 k
RL = 200 k
RG = 10 M
Rf = 10 M
W/L = 5
kn´= 0,1mA/V2
Vt = 1V
=0
CC1 = CC2 = CC3 = 

Formulário
c) Transcondutância
a) Saturação: g m = kn, .
W
(VGS − Vt )
, L
. (VGS − Vt ) (1 + VDS )
k W
ID = n 2

2 L
d) Resistência de saída
VA 1
b)Triodo: ro = =
I D I D
W 2

I D = k n, . (VGS − Vt )VDS − V 
DS
L  2 

(a)Desenhe o circuito equivalente para análise em pequenos sinais do amplificador e calcule a

transcondutância gm,

Circuito equivalente para pequenos sinais:

Cálculo da tensão VGS de polarização e da transcondutância gm:

kn, W
. (VGS − Vt ) ⎯⎯→1mA = 0,1mA / V 2 x x(VGS − 1) ⎯⎯→(VGS − 1) = 4 ⎯
5
ID = ⎯→VGS = 3V
2 2 2

2 L 2

gm = kn,
W
(VGS − Vt ) ⎯⎯→ gm = 0,1mA / V 2 x5x(3 − 1) = 1mA / V
L
(b) Calcule o ganho de tensão Gv = vo/vs,

Analisando o circuito equivalente para pequenos sinais desenhado no ítem anterior, é fácil de constatar
que:
vo = − gm RLvgs (1)
 1 gm 
vgs =  vg (2)
 Rs + 1 gm 
 RG 
vg =  v (3)
R +R  s
 G f 

Substituindo (3) em (2) e (2) em (1), temos:

v  1 gm  RG   1k  10M  100
GV = o = − g m RL   ⎯⎯→ GV = −1mA / V .200 k .  =−
 
vs  Rs + 1 gm  RG + R f   2k + 1k  10 M + 10 M  3

(c) Calcule a resistência de entrada Re = vs/iin,

vs
Re = = R f + RG = 20 M
iin

(d) Calcule a resistência de saída Rout vista a partir de RL (desconsiderando RL).

Regra: Curto-circuitar “vs” e aplicar um gerador imaginário “vx” na saída de forma a medir “ix” e obter:

vx
Rout = =  (resistência de saída da fonte de corrente vinculada no circuito empregado na análise ca.)
ix
7) Dado o Inversor CMOS conforme indicado na figura abaixo e sabendo-se que kp’ = 100A/V2, kn’ = 200A/
V2,(W/L)p = 8, (W/L)n = 1,  = 0, VDD = 5V, e |Vtp| = |Vtn| = 1V:

W  2
VDS 
I D  k n '.  GS
(V  Vt )VDS   para |VDS| < |VGS - Vt|
L  2 

kn ' W
ID  . (VGS  Vt ) 2 (1  VDS ) para |VDS| ≥ |VGS -Vt|
2 L

Na curva de transferência:
vo
Qn = Saturado
Qp = triodo
5 | v DSp || vGSp  Vtp |

VDD - vo 4
VDD  vo  VDD  VE  | Vtp |
vo  VE  | Vtp | 3  1  4V
Qp = Saturado
VDSn = vo 2 Qn = triodo
VDSn  vo  vGSn  Vtn
VE
0
1 3 4 5

Vtn VDD - |Vtp|

a) Determine a tensão de entrada vE para a qual ocorre a transição abrupta da tensa de saída vo na curva de
transferência vo X vE e esboce esta mesma curva de transferência indicando as coordenadas de todos os pontos
notáveis.
Ln = Lp

1 1
100.10 6.8.(v E  5  (1)) 2  200.10 6.1.(v E  1) 2  4.(v E  4) 2  (v E  1) 2
2 2
4(16  8v E  v E )  v E  2v E  1
2 2 2
 64  32v E  4v E2  v E2  2v E  1
30  900  756 v E  3V
3v E2  30v E  63  0 vE  
6 v E  7V
Para transição abrupta vE = 3V.
b) Determine a corrente máxima iDmax que passa através dos transistores pMOS e nMOS na transição de nível
lógico e esboce o gráfico iD X vE indicando também todos os pontos notáveis.
 1
iDMAX = .200.106.(3  1) 2  400  A 400A
2

vE
0 1 4 5

c) Supondo que a capacitância CS indicada na figura modele o efeito de todas as capacitâncias conectadas no nó de
saída e admitindo que uma onda quadrada entre 0 e VDD seja aplicada na entrada, deduza a expressão da potência
dinâmica consumida pelo inversor CMOS. (Dica: A energia armazenada no capacitor em cada transição é igual a
CSV2/2).
1
PD  2. .C S . f .VDD
2
 C S . f .VDD
2

VDD
DDD

CV 2
E
2
 C L .VDD
2
 1

PD   .2.  PD  C L .VDD
2
.f
 2  T

8) Esboce o circuito CMOS que realize a função Y  A( B  CD )

9) Considere a porta lógica CMOS mostrada na figura 1. Especifique W/L para todos os transistores em
termos das razões n e p do inversor básico de tal forma que tPHL e tPLH da porta para o pior caso sejam
iguais aos do inversor básico.

Para que tPHL e tPLH da porta sejam iguais aos do inversor básico, para o pior caso, devemos ter: