• A rede VAN (Vehicle Area Network) foi normalizada em 1990 na França

pelo “Bureau de Normalisation de l'Automobile” para operar em eletrônica

embarcada.

• A partir de 1992 passou a ser adotada pela Renault e pela Peugeot.

• Apesar das semelhanças com a rede CAN, não se conhecem aplicações da

rede VAN em automação industrial.

• Os chips disponíveis estão implementados na forma de ASICs projetados

especificamente para a indústria automobilística.

• Propriedades a nível da camada física:

 Topologia: barramento;
 Taxa de transmissão: de 100 Kbps até 250 Kbps;
 Número máximo de nós: 16;
 Comprimento máximo do barramento: 20 metros;
 Codificação de bits: Manchester ou NRZ.

 Subcamada MAC:
 Método de acesso ao meio: Forcing Headers (como CAN);
 Controle de erros: assumido pela subcamada MAC, que usa a
técnica de CRC;

 Subcamada LLC:
 Quadro de dados: 8 bytes ou 28 bytes (versão FullVAN);

1.1.1 – Detalhes da VAN

1.1.1.1 – Características básicas:
- design e desenvolvimento (discutidos a nível internacional) que envolvem os
fabricantes de automóveis, industrias, fornecedores de automóveis e
universidades.
- padrão aberto ? (opened standard)
- testes impostos de adaptação para o design dos circuitos integrados
- Nível médio:
- topologia de tipo arvore livre ??; mas também tipo anel e estrela. Interface
física padronizada(ISO 11519 Part 3) e de acordo com as regras europeias sobre
compatibilidade electromagnética (EMC).
- nível de protocolo:
Arquitecturas multi-masters, multi-slaves e mistas.
Tipo de comunicação: broadcast ou ponto a ponto com reconhecimento.
Método de acesso baseado numa não destrutiva arbitragem de bitwise da
estrutura (frame) completa.
1.1.1.2 – Resumo do protocolo VAN:
Mecanismo in-frame resposta (In-Frame response (In-frame reply) mechanism)
Mecanismo de reconhecimento in-frame
Mensagem Identificação de 12 bits
Dimensão variável do campo de informação, acima de 28 bytes
Apresentação lógica ou fsica
Valor do bit acima de 1Mbit/s
Método sistemático de codificação, “patenteado” e denominado E-Manchester
(Enhanced Manchester)
Detecção de uma possível transmissão de erros utilizando um código 15 bits
CRC (código de redundâncias cíclicas)
Um modulo VAN esta apto a ter os seguintes procedimentos:
- modulos autónomos: está apto a enviar informação ou ordens na rede, para
receber informação e questionar outros módulos
- modulo slave: esta apto a receber ou enviar informação quando esta é
questionada.
- modo de acesso de tipo sincrone: está apto a iniciar a transmissão quando um
frame header tenha sido detectado na rede.

I1.1.2.- A norma VAN caracteriza a comunicação como um acesso aleatório

acesso múltiplo, isto é, sem qualquer ordem que define as condições de
acesso.

As transferências são dos seguintes tipos:

-- Ler ou solicitar dados,
-- Transmissão de dados para um determinado destino,
-- Dados de Radiodifusão(broadcasting).

Usando um destes termos significa que estamos a iniciar a

transferência.

Existem dois tipos de dados consumidores:

-Apenas um nó é apontado pelo campo iDEN(IDENtifier) esta modalidade é
chamado ponto a ponto. É o mais importante nível de segurança na
transmissão

-Um ou vários nós: esse modo é chamado broadcast. Neste caso, a in-
frame acusar (in-frame acknowledge) não é utilizado porque ele não tem
qualquer significado. Um aviso aplicativo (applicative
acknowledgement) também pode ser
enviadas, através de uma transmissão mais tarde. Este último tipo de
reconhecer não é uma especificação da norma VAN.

I1.1.2.3.- Características particulares

Os diferentes tipos de transferências são:

- Envio de informação através do modo ponto a ponto
- Envio de informação através do modo Broadcast
- Solicitando dados, implicando uma imediata ou posterior resposta.

As transferências de dados são baseadas nos seguintes princípios de

acesso de comunicação :
- Para ser um marco iniciador
- Para responder em uma moldura(frame),
- Para responder a uma resposta diferida
- Para reconhecer um frame

I.1.3.1 Comportamentos da comunicação

O protocolo VAN define dois tipos de comportamentos de comunicação,
com base na transferência de diferentes privilégios. Estes dois
comportamentos são nomeadas tipo master e slave sendo os
fundamentais.

I.1.3.1.1 Comportamento Tipo Master

É capaz de realizar as seguintes operações:

-Iniciar uma estrutura (frame) de dados como um produtor ou um

consumidor dados.
-Receber dados.
-Adquirir dados broadcast

I.1.3.1.2 Comportamento Tipo Slave

Inclui alguns privilégios comunicação, só produz os

dados solicitados se um master o convidar.

É capaz de realizar as seguintes operações:

- É um produtor dados, utilizando o mecanismo de resposta.
- receber os dados do master
- adquirir a transmição dados, estasa função é determinada mais tarde.

I.1.3.1.3 – Comportamento do tipo Síncrono

Tem as mesmas atribuições do tipo slave, a única

diferença é que este pode ser um produtor de dados sem ter sido
pedido. Por outro lado, existe uma restrição a este privilégio: este
tipo só é capaz de iniciar a comunicação se uma estrutura(frame) está
presente na rede. Ela transmite de um modo síncrono a um único ponto
que é o start bit. Graças a isso, um relógio local de baixo custo
é capaz de produzir dados sobre a sua própria iniciativa, pois a cada
vez que a comunicação começa, o seu relógio é corrigido com base no
símbolo de duração, usadoas como uma referência temporal. O principal
benefício é permitir que um nó, com o comportamento slave, tenha
prioridade para produzir dados associados com um evento interno.

I.1.3.1.4 critérios de Arbitragem

A arbitragem resolve os conflitos devido ao acesso simultâneo de

vários módulos. VAN pertence ao protocolo CSMA / CD classe (Carrier
Sense Multiple Access / Collision Detecção), que significa que é
permitido o acesso simultâneo. Colisões irão ocorrer, mas
não podem ser destrutivas na comunicação, e a validade vai resultar da
transmissão de erro.
Este mecanismo é possível porque a VAN utiliza um protocolo chamado
dominante de uma codificação dos bits e recessivo para os outros. No
caso do protocolo VAN, bit 0 é dominante.

Quando uma colisão ocorre, apenas um nó não encontra uma incoerência

entre o bit enviado e o recebido. Este nó vai continuar a comunicação
sem ter notado qualquer coisa, o que não significa que não irá ser
arbitrado durante o resto do frame.
Noutros protocolos, quando uma colisão ocorre, é considerada como um
erro a transmitir. Trata-se de uma desvantagem devido a uma parte dos
dados de campo não poder ser usado como um endereço o que pode ser
restritivo para algumas aplicações.

a figura seguinte apresenta um exemplo arbitragem:

I.1.3.1.5 –critérios de aceitação

A aceitação de filtragem é um conceito fundamental, pois permite evita a sobrecarga dos
nós conectados. É simplesmente uma filtragem realizada pela camada 2 do modelo OSI,
que decide ignorar ou não a nova estrutura. Este filtro de aceitação compara o conteúdo
do frame recebido com o nó local do (s) identificador (s). Se o conteúdo do campo
identificador for igual com o (ou um dos) identificador (s) local (s), o nó em causa irá
processar a estrutura. Em caso contrário a estrutura é totalmente ignorada.
O protocolo VAN permite uma filtragem numa ou em todas as parte do campo
identificador.

I.1.3.1.6 processo de Leitura

I.1.3.1.6.1-Leitura com estrutura em resposta

Em resposta in-frame significa que o nó solicitado por uma futura leitura irá responder
ao pedido dentro dela. No resultado será permitido uma única forma (frame) de
expressar a pergunta, contendo a resposta. Este princípio permite uma optimização da
rede de carga porque uma única forma contém todo o diálogo que teria passado por duas
estruturas(frames) usando o padrão de protocolos, na verdade um destes quadros não
detém qualquer outra informação excepto a questão.

A figura a seguir apresentam a transferência completa.

I.1.3.1.6.2 leitura com resposta diferida

O nó solicitado não está apto a fornecer os dados durante a estrutura (frame). Neste caso
não é processado como um erro, mas como um segundo caso de pergunta-resposta
chamado (deffered response).
deffered response significa que o nó solicitado (producer node) não é capaz de
responder durante este quadro como anteriormente. Este último nó envia mais tarde um
quadro completo incluindo a sua resposta.

Cronologia da Transferência

O nó que inicia o pedido frame (consumer node) constrói a estrutura do cabeçalho, do

identificador do campo e do campo de controlo. O procedimento é o mesmo
seja qual for o tipo de resposta é (in the frame or deffered). Considerando que, a
presença de dados do campo não teria qualquer sentido, neste caso particular, o
protocolo VAN indica que é omitido. Isto significa que
o campo controlo é imediatamente seguido pelo campo FCS, para pôr termo à estrutura
(frame). Neste caso, podemos notar que toda a estrutura pedida foi construída por o seu
nó iniciador (consumer node). A resposta enviada previamente pelo nó solicitado é
agora iniciado por este, o que podem levar a um problema de responder imediatamente,
se o nó não está presente ou se houver uma falha da comunicação.
A estrutura (frame) da resposta é perfeitamente normal. O campo identificador é o
mesmo que o pedido numa estrutura(frame).
O pedido iniciador (nó B) irá reconhecer a resposta da estrutura (frame) (nó A) se tal lhe
for solicitado, de acordo com o valor do bit RAK.
I.1.3.1.7 Processo de Transferência de dados

Dois tipos de transferências são possíveis: ponto a ponto e o modo Broadcast

.
I.1.3.1.7.1 Modo de transferência ponto a ponto

Neste tipo de transferência, um único nó é o destinatário da estrutura(frame). Esta

transferência é o modo o mais bem sucedido porque o nó iniciador é capaz de pedir ao
nó destinatário para um in-frame o reconhecer. Chama-se modo ponto a ponto apenas o
Modo de endereçamento físico que permite a um ponto chamar a atenção para a
transferência dos dados. Este tipo de transferência optimiza a carga de processamento
ligada a cada nó, porque a um único nó abordado serão informados sobre a actividade
da comunicação, os outros não são informados. A transferência ponto a ponto optimiza
o rácio entre o tempo dedicado à aplicação e o tempo dedicado ao gerenciamento de
rede
A figura seguinte mostra uma transferênci típica, e destaca a ligação física entre o
endereço e o nó em causa

I.1.3.1.7.2 modo broadcast

consiste na abordagem de nenhum nó particular; todos os nodos são, por isso, alguns
potenciais utilizadores. A rede carga está optimizada a um só e único acesso, ao
contrário do anterior modo que requer o máximo de acessos, uma vez que existiam nós
do usuário. A camada aplicativa está a cargo da utilização ou não dos dados recebidos. É
importante notar que o aviso deffered anteriormente descrito é útil e interpretável
apenas no caso de o nó produtor conhecer toda a lista dos nós consumidores. Esta
solução torna o sistema de gestão relativamente difícil devido ao atraso dos nós de
resposta não ser previsível.

1.1.5 – Gestão de erros transmitidos e recebidos

Os erros podem ser detectados em duas situações: um nó esta apto a detectar um erro
quando é uma estrutura transmitida, ou quando esta ausente na transmissão, pela
fiscalização do meio. Esta situação é especifica aos nós os quais não estão numa fase de
transmissão.
Os tipos de erros são:
- Erro de bit: erro num dos campos binários ou no campo de controlo de bits. O bit
recebido é diferente do bit enviado. Esta detecção não diz respeito à arbitragem das
parte como por exemplo o bit RTR do campo COM, graças ao seguinte principio: que
este bit pode ser definido para o estado dominante pelo desempenho do nó numa
resposta dentro da estrutura (in-frame) e que é um caso normal.
- Erro de código: erro num dos campos binários ou no campo de controlo de bits (IDEN,
COM, DAT and FCS), consiste numa violação do código. Por exemplo o quarto bit de
uma censura onde 2 times-slots têm o mesmo valor devendo ser complementares de
acordo com o código Manchester.
- Erro de formato: erro de código ou de sincronização num dos campos da estrutura ou
símbolos (SOF, EOD, ACK, EOF).
- Erro de CRC: o valor do saldo calculado pelo modulo receptor não corresponde ao
valor definido, o qual é único.
- Erro de ACK: o campo ACK não é compatível com o valor previsto. Por exemplo, um
reconhecimento de recepção positivo embora este não tenha sido solicitado ou um
reconhecimento de recepção negativo embora tenha sido pedido.

1.1.6 – Taxas VAN

1.1.6.1 – Taxa aproximada do bit

Para o protocolo VAN, esta taxa assume um valor ate 1 Mbit/s. Preferimos falar de taxa
time-slot por segundo (TS/s), a fim de evitar confusão com a taxa de “net bits”.
Portanto, podemos dizer que a taxa pode atingir 1 MTS/s. As aplicações actuais
trabalham com uma taxa aproximada de 62,5 kTS/s, 125 kTS/s e 250 kTS/s, o que é
suficiente para a gestão das interfaces homem/maquina e para o controlo da maior parte
dos actuantes. A duração do time-slot é igual a:

______1______
rate TS/s

Por exemplo, para um taxa de bit de 1MTS/s, uma duração time-slot é de 1 μs para 62,5
kTS/s, e obtemos: 16 μs.

1.1.6.2 – Taxa de net bit

Para obtermos a taxa de “net bit”, temos de contar o número de time-slots (faixas
horárias) que constituem uma estrutura VAN. Depois fazemos a relação entre o numero
de time-slots de informação e o numero total de time-slots; o resultado é um coeficiente
C para aplicar à taxa aproximada de bit para obter a taxa de “net bit”.

Conteúdo da estrutura VAN em time-slot:

- Símbolo de preâmbulo: 8TS;
- Símbolo de bit de inicio: 2TS;
- Campo IDEN: 15TS (12bits, o que significa 3 nibbles na codificação E-Manchester))
- Campo COM: 5TS (4 bits);
- Campo DAT: n x 10TS (n bytes de informação, de 0 a 28);
- Campo FCS: 18TS (15 bits);
- Simbolo EOD: 2TS;
- Simbolo ACK: 2TS;
- Simbolo EOF: 8TS;
- Simbolo IFS: 4TS.
O que nos da: aproximadamente 64 time-slots, para um campo de informação (campo
data) de n x 10TS, onde n é o numero de bytes de informação.
A razão entre os time-slots de informação e o numero total de time-slots é:

C = ____nx10_____
64 + (n x 1 0)
Sabendo que necessitamos de 10 time-slots para codificar 8 bits, a taxa “net bit” é igual
a: Dnet = C x Drough x (8/10)

Para alguns tamanhos típicos do campos de informação, as seguintes taxas net bit
calculadas para uma taxa aproximada de bit de 1 Mbit/s:

- n = 0, Dbin = 0
- n = 1, Dnet = 108 kb/s
- n = 8, Dnet = 444 kb/s
- n = 28, Dnet = 651 kb/s

1.1.7 – Comparação VAN CAN

1.1.7.1 – Relativo
 Transmissão nominal

Comando/resposta(RTR)
1.1.8 Linha de diagnóstico
O suporte é composto por dois fios, um deles conduz de modo sincrone a informação
invertida conduzida pelo outro. Trata-se de um modo de transmissão diferenciado.
As linhas tranceiver são concebidas de modo a garantir a transmissão de acordo com
duas formas:
Modo nominal: transmissão de modo diferenciado;
Modo desintegrado: transmissão num único fio.

1.1.8.1 – Etapa de saída da camada física

Os geradores actuais são utilizados para definir os estados dominante e recessivo.
A figura seguinte mostra o diagrama de bloco da fase de transmissão da linha VAN
transmissora.

Saõ utilizados dois tipos de geradores actuais: no primeiro 50 ma-generators geram o

estado dominante no meio, no segundo 1 ma-generators regam o estado recessivo. Estes
geradores são conduzidos 2 a 2 de um modo complementar, a fim de definir em
simultâneo estado recessivo ou dominante sobre a informação e os fios de informação.
O Sinal DE, o qual significa a informação transmitida, é a ligação entre a linha
transmissora e o resto da camada física.

1.1.8.2 – Fase de entrada na camada física

A figura seguinte mostra o diagrama do bloco funcional nesta fase:
Esta fase de entrada esta ligada ao resto da camada física por três sinais digitais: R0
(informação recebida 0), R1 (informação recebida 1) and R2 (informação recebida 2)
gerados por três comparadores analógicos; esta fase de entrada é ligada ao suporte
(meio) através de uma linha de filtro.
O sinal R0 é a saída do comparador que executa a comparação diferencial enquanto os
dois outros comparadores asseguram a comparação entre um dos dois fios e uma tensão
de referência. Estas três saídas em simultâneo permitem:
-ser tolerante a falhas em caso de um circuito aberto, um curto-circuito ou de um dos
dois fios;
-diagnosticar o fracasso e reconhecer a sua origem, a fim de sinaliza-lo para a camada
aplicativa e executar um adequado modo de emergência.
A figura seguinte mostra as funções de R0, R1 e R2 no caso de uma falha de
informação:

1.1.8.3 – Mecanismos de detecção de falhas

Informação recebida da filtragem digital
O diagnostico do sistema alcança informação recebida por três comparadores R0, R1 e
R2. Estas informações são filtradas digitalmente de modo a reduzir que poderá induzir
em erro o dispositivo de analise de transição. O filtro digital gira em volta de 5 amostras
por sinal, amostradas com 1/16 do cronómetro time-slot. Graças a isto, em pelo menos
uma ou em cada amostra pode ser declarada para estado 0 ou 1.
Analise das transições das saídas dos comparadores R0, R1 e R2
Esta entrada de dispositivo esta ligada à saída do filtro digital. Quando há uma diferença
de quatro fios entre as entradas filtradas R1 e R2 ou quando não tenha sido enviada
informação para o controlador protocolo durante um período especifico de tempo, e de
seguida é diagnosticada uma falha. Mesmo com um defeito de rede durante a
transmissão, um nó VAN compara a informação transmita à recebida de modo a detectar
um acesso múltiplo. Esta analise é feita de acordo com os três seguintes modos de
diagnostico:
- modo de diagnostico assíncrono;
- modo de diagnostico síncrono;
- modo de diagnostico de transmissão.

modo de diagnostico assíncrono

Cada uma das saídas do filtro descrito anteriormente, relativamente aos sinais R1 e R2
são usadas para incrementar um contador em todas as recessivas para uma transição
dominante. Incrementando um contador leva a uma redefinição do outro. Ambos estes
contadores são também redefinidos apos detectar um recessivo 24 para a transição
dominante na saída filtrada do sinal R0. Logo que um destes contadores atinja o valor 4,
uma falha é diagnosticada. Esta analise é executada de modo continuo, qualquer que
seja o modo de diagnostico programado: modo automático ou forçado.
modo de diagnostico síncrono
Este modo de diagnostico monitoriza continuadamente a presença de transições de
recessiva para dominante do sinal de entrada do controlador de protocolo. Este sinal
poder ser R0, R1 ou R2 de acordo com a escolha feita pelo diagnostico lógico. Este
subgrupo consiste na contagem do numero de transições detectadas. O resultado deste
contador é medido em todas as subidas de fio ao diagnostico de relógio (SDC,
diagnostico sincrono de relogio). O período deste cronómetro, definido pelo usuário,
deve ser maior do que o da estrutura a qual poderá ser enviada para o suporte (meio).
São possíveis dois resultados:
- A contagem é maior ou igual a 4: o diagnostico lógico considera que, pelo menos, uma
estrutura (frame) é detectada, este é um caso normal de trablho.
- A contagem é inferior a 4: é detectada uma falha.
modo de diagnostico transmissor
Este modo de diagnostico só esta activo durante a fase de transmissão do nó em causa.
Garante a detecção de conflitos de acesso ao suporte (meio) que não são tidos em conta
pelo controlador de protocolo. Isto ocorre no caso de um circuito aberto de um dos dois
fios. Este tipo de falha pode ser detectado graças à comparação da informação
transmitida e recebida em DATA e /DATA. A regra de uma detecção de falha é: se a
informação transmitida é recessiva e se os sinais R1 e R2 são diferentes, o diagnostico
lógico considera que o sinal valido é o 1 dominante.

-Culpa de protocolo:
A culpa de protocolo é diagnosticada se pelo menos 68 consecutivos dominantes time-
slots são mostrados. Vamos relembrar que o protocolo VAN não permite uma
combinação de mais do que 6 consecutivos dominantes time-slots.

1.1.9 – Sincronização
As seguintes limitações são definidas pelo padrão VAN de acordo com os privilégios
específicos dos nós.
-O nó esta autorizado para iniciar uma estrutura: a precisão absoluta do cronometro
deve ser pelo menos +- 3%;
-Outros nós: a precisão absoluta do cronometro deve ser melhor do que +- 20%;
- Implementa-se um mecanismo de correcção do cronometro se as precisões relativas
dos cronómetros entre os nós ligados à rede são superiores a +- 1%.
A regra do mecanismo de correcção do cronometro é de chegar a essa precisão relativa.

1.1.9.1 – Mecanismo de correcção do cronometro

No padrão VAN o mecanismo de correcção do cronometro é baseado numa taxa de
multiplicadores binários (Binary Rate Multiplier(BRM)) associada a um mecanismo
utilizado para suprimir o fio activo do sinal local de cronometro, permitindo gerar o
chamado cronometro corrigido CK-COR. O cronometro chamado H_1/16 é então
gerado do CK-COR, com um período de time-slot de 1/16, usado para cronometrar os
bits, gerar símbolos e mostrar o estado interno da maquina.

O parâmetro de correcção é calculado pela medição do comprimento do símbolo de

preambulo. Então este resultado é modulo 256 dividido. O resto desta divisão torna-se
no parâmetro de correcção e é aplicado como uma entrada para o BRM. Graças ao
portão lógico, a função BRM é distribuir os fios removidos do cronometro activo de
CK-REF dentro de uma sequencia e em forma binária. É importante não esquecer que
esse mecanismo de correcção conduz a um “clock jitter” (clock – cronometro). O
seguinte diagrama de blocos mostra esse mecanismo:

O sinal de cronometro CK_COR pelo sistema de correcção com um dado erro de

precisão. Por outro lado, esse erro é devido à detecção de fios activos do símbolo de
preambulo durante a duração medida e por outro lado a própria precisão do sistema de
correcção. Este erro chamado erro de cronometro reconstruído, é inferior ou igual a
3/512 do período do cronometro CK_ REF em relação ao emissor. Este tem de ser
adicionado ou subtraído de 1% em relação ao erro entre osciladores. Isto leva a um erro
máximo reconstruído igual a 1,58%. Como o sistema de correcção esta activo após o
final do símbolo de prambulo, isto leva a um erro quando a mostra o primeiro time-slot
do símbolo bit de inicio. Aqui esta a descrição do erro: fios recessivos a dominantes
delimitam i inicio do símbolo de bit de inicio, mostrado como um bit normal. Os fios
recessivos a dominantes deste símbolo de bit de inicio também accionam o mecanismo
de sincronização e o cronometro de correcção de fim de carga. Então, esta ultima
operação gera um atraso equivalente a um erro quando mostra o primeiro time-slot deste
símbolo. O erra máximo associado é de 2/16 de time-slot.

1.1.9.2 – Criterios de amostragem

O principio fundamental consiste em mostrar o valor de time-slot quando este esta
presente no suporte (meio). Considerando os erros de precisão, derivações de
cronómetros, atrasos de propagação aposição do ponto mostrado tem de ser definida
para não mostras um time-slot errado. Tendo em conta todos este aspectos, a posição do
ponto mostrado esta definida para 12/16 de time –slot com um inicio teórico de time-
slot para referencia. Para gerar compensações necessárias de atrasos, temos de escolher
um atraso típico. Quando um fio é detectado, o inicio do time-slot transmitido é
antecipado a fim de ressincronizar a camada fica. A primeira consequência disto é
mudar o time-slot do ponto mostrado de acordo com o mecanismo descrito acima.
Assim o ponto mostrado é fixado em torno de 12/16 de time-slot, o qual dá sentido ao
termo de inico teórico de time-slot. Também usamos o mesmo termo no caso de não
existir uma ressincronização porque todos os nós esperam uma duração de time-slot de
16/16.

1.1.10 – Topologia tipo transporte em arvore

O protocolo VAN foi principalmente concebido para este tipo de topologia. Esta
topologia permite a execução de todas as funcionalidades do protocolo, particularmente
acessos múltiplos, na resposta da estrutura, modo de transferência de informação, etc. O
protocolo esta designado para optimizar a rede de carga e a duração especialmente
dedicada aos serviços como reconhecimento de recepção ou estrutura de pedido de
resposta. O protocolo VAN esta muito bem adaptado a este tipo de topologia quando os
sistemas têm de lidar com limitações de alto tempo real em termos de comunicação.
1.1.11 – EMC e o protocolo VAN

Elementos diferentes no protocolo VAN:

-Codificação: NRZ (não volta ao 0)/Manchester, chamado E-Manchester, é um bom
compromisso entre o espectro da largura de banda e os requisitos de sincronização da
camada física. Com efeito, o código NRZ optimiza o sinal do espectro transmitido;
vamos lembrar que é utilizado para a codificação de 3 dos 4 bits, considerando que o bit
Manchester alcança os requisitos de sincronização, tornando em contrapartida o
espectro mais amplo, mas com uma relação mais baixa de energia.
- A transmissão da banda base é também um compromisso de simplificar a linha
transmissora de acordo com a actual regulamentação.
-A simetria dos fios DATA e /DATA esta correctamente superada graças à utilização de
geradores actuais, os quais geram muito baixas emissões electromagnéticas quando
ocorrem fios.
- O modo de transmissão diferencial foi adoptado a fim de obter vantagens desta
técnica.

1.1.11.1 – Simetria de sinais

Do caso de um modo de transmissão diferencial o qual é baseado numa transmissão de
sinais complementares, teremos de ter atenção à simetria de sinais. Por outro lado, um
campo electromagnético é gerado devido a desequilíbrios nos campos eléctricos e
magnéticos em ambos os lados e especialmente durante transições.
I2.1-Componentes

Hoje em dia, muitas vezes é necessário projetar novos sistemas através do

desenvolvimento de componentes específicos por razões económicas . A execução do
protocolo VAN não é uma excepção a esta regra, portanto, uma família de componentes
específicos tem sido desenvolvida de forma a otimizar o custo do hardware de um nó
através da redução da área com PCB e tornar a realização da aplicação mais fácil . Esses
componentes têm duas funções principais: a primeira é uma comunicação graças a uma
linguagem comum chamada de protocolo, tarefa realizada pelos controladores do
protocolo. A outra é a tradução física sobre esta linguagem, tarefa realizada pela linha
transceptores.
O meio físico dentro de uma interface VAN, também chamado de transceptor linha de
alta tensão utiliza uma tecnologia analógica. O restante da camada camada 1 e 2, não
tendo qualquer limitações, pode ser concebida no padrão tecnologia digital, quer por
hardware, por uma combinação de hardware e software ou exclusivamente por software

A figura a seguir apresenta a distribuição funcional com o modelo OSI como referência.

I2.1.1-Arquitectura VAN (básica)

A arquitectura básica VAN consiste num buffer a transmitir dois a receber; cada um
deles é um tipo FIFO e inclui 28 bytes de dados e outros 2 bytes: comprimento de uma
mensagem e um controle byte byte. A aplicação só consegue gerir a recepção de uma
mensagem e transmissão de duas. Se um dos buffers de recepção está cheio, considera-
se um segundo VAN onde as mensagens são recebidas. Este tipo de arquitectura é
adequado às aplicações em tempo real, sem constrangimentos através de um reduzido
número de endereços de rede.

Explicação do esquema de um componente:

I2.1.2-Arquitectura VAN total

consiste numa porta RAM dupla (DPRAM). Esta permite a gestão de 14 canais, cada
um programável para transmitir ou receber no canal. Com esta estrutura, a aplicação é
capaz de abrir simultaneamente várias transmissões e/ ou recepções de buffers de
mensagens.
DPRAM é o lugar onde se envia/recebe mensagens. O pedido activa 2 bits
específicos de cada canal para transmitir e receber propostos.

esquema completo da Arquitetura VAN dos componentes

I2.1.3-Arquitectura VAN mixa

A moldura VAN é ainda construída pelo protocolo do controlador. Que

integra um registo a transmitir, recebe um registo e um par de status/
controle registados.
Esta orientação do byte de arquitetura é chamada de UART (USART)
. Após cada byte recebido ou transmitido, o microcontrolador irá ler o
estado do processo de transmissão ou recepção. Isto pode ser alcançado
através da leitura periódica dos registosv controle / status ou na
sequência de uma interrupção da UART. O evento é uma das seguintes
fonte:
-- byte Correctamente transmitido
-- Byte corretamente recebido
-- Perda de arbitragem após a detecção de colisão
-- Detecção de transmitir ou receber um erro
I2.1.3.1-dialogos com UART

Diálogos entre o protocolo do controlador e do microcontrolador ter

lugar ao nível do byte. Em seguida, o usuário tem que saber um pouco
mais sobre o protocolo. Além disso, ele tem de lidar com mais severas
limitações de tempo real para escrever e ler ficheiros. Esta
arquitectura não costuma fornecer aceitação de filtragem para as
mensagens recebidas; que são, geralmente conduzidas por parte do
pedido. Também não permitem gerir várias mensagens de transmição e
recepção, uma vez que estas mensagens são cortadas até aqui, em bytes.
No entanto, este tipo de protocolo controlador pode integrar uma
célula CRC, cálculo situado no FCS (Frame Check Sequence field).
O objetivo é diminuir a carga do CPU quando a verificação da
consistência do frame.
De acordo com o resultado deste controlo, positivo ou negativo o
símbolo é transmitido. Apesar da integração de tais células, os
diálogos entre o microcontrolador e o protocolo controlador permanece
bastante elevado. A integração de uma célula de filtragem de aceitação
iria diminuir significativamente a aplicação carga. O microcontrolador
seria então interrompido, mas apenas para correspondência das
mensagens recebidas

I2.1.4- Componentes SLave

Estes componentes só podem transmitir os dados na sequência de um

comportamento autónomo do nó solicitador ou, sob condições, na
sequência de um acontecimento interno. Eles costumam integrar um
oscilador e um relógio interno de correção de dispositivo. Eles podem
trabalhar sozinhos e não requerem necessariamente um microcontrolador
para se comunicar na rede
Na verdade, elas muitas vezes constituem uma parte elementar
aplicativa como I/O ports, contadores, temporizadores e conversores
digital / analógico e analógico / digital
componentes Slave integram um filtro de aceitação que normalmente
compara 2 ou 3 bits do campo identificador.
Deste modo, é possível ligar até 8 componentes escravos na mesma rede.
Uma das suas característica é também a acompanhamento da actividade da
rede para acionar um modo de segurança, na medida em que nenhuma
mensagem teria sido recebida desde um tempo muito longo.

I2.1.5-Linha de tranceptores???

I2.1.6Sleep/Wake do mecanismo

I2.1.6.1 Sleep mode

I2.1.6.1 wake up of the net work

I.2.1.7-arquitetura de software
Esta arquitetura é puramente baseada em software, no sentido em que o protocolo
controlador desaparece completamente.
O microcontrolador permanece sozinho e assegura todas as tarefas. Isso significa que o
microcontrolador gera mensagens em si, de acordo com as regras do protocolo de
comunicação.
Por isso, o criador deve imperativamente conhecer todos os horários críticos da moldura
VAN.
O microcontrolador deve integrar um protocolo de software de gestão para os aspectos
de transmissão e recepção. Esta aplicação de software tem de lidar com limitações
muito duras de tempo real, porque a mensagem é descodificada pouco a pouco, tanto na
transmissão como na recepção. Evidentemente, os dados e as regras de sincronização da
amostragem devem ser respeitadas. Os microcontroladores Standard não podem chegar
facilmente a taxas de bit mais elevadas do que 62,5 KTS / s..
A forte vantagem desta solução é o seu custo, porque com um único componente, somos
capazes de gerir uma pequena aplicação e uma comunicação VAN
A principal consequência é a seguinte: um componente e a área PCB associados terem
sido salvos. Evidentemente, não devemos esquecer o custo de software que não é
gratuito.
I2.2- VAN conformance

I2.2.1- VAN um padrão aberto

O primeiro passo em direção à interoperabilidade consiste em definir um padrão aberto,

que é acessível a todos da comunidade industrial. O protocolo VAN permite uma
padronização muito ampla na difusão do caderno de encargos, bem como na indústria
automotiva pelo mundo e como em outros campos de aplicação. A utilização do
protocolo VAN é livre de taxas. Embora a disponibilidade de referência deste
documento, escrito em linguagem natural, é um passo necessário, não é garantia de uma
correcta aplicação da norma em si. Com efeito, equívoco que pode levar a erros de
design.
O clube VAN é organizado periodicamente a fim de que os usuários VAN possam reunir
(carros políticos, fornecedores de componentes e fornecedores ferramentas, peritos de
redes, ...). A partir dessas reuniões, são recolhidos os complementos a especificações, no
VAN Hand Book associados ao padrão VAN.
Este documento está disponível e gratuito.
Além do padrão melhorias, a VAN Club é também um lugar onde informaçoes sobre
produtos, os desenvolvimentos em curso e de experiências podem ser partilhados
I2.2.2- metodologia que verifica o padrão conformance

Os decisores de carros políticos criaram uma metodologia e as ferramentas associadas, a

fim de verificar a conformidade das implementações VAN em relação à norma.
Esta abordagem teve de ser pragmática, completa e duradoura. Sendo pragmático
implica que os métodos utilizados são compatíveis com a indústria; estar completa exige
a ter em conta a totalidade das etapas do desenho, sendo duradouro implica a fornecer
ferramentas industriais padrão.

A metodologia, definida pelos decisores de carros políticos e Dassault Electronique, é

mostrado na figura abaixo. É dividido em três etapas.

1º- I.2.2.2.1- 1º- plano de teste

A partir da norma ISSO da VAN, o primeiro passo consiste em definir um plano de este.
Neste documento, encontramos todos os ensaios numa N execução VA que deve passar
com sucesso conforme a norma

O plano de teste documento está dividido em duas partes. A primeira descreve um

procedimento de ensaio (ver figura seguinte), e baseia-se no método de ensaio definidos
na norma ISO 9646 documento. Este método consiste em testar o aparelho (UEE,
unidade em ensaio na terminologia ISO) exclusivamente através da rede.
Em primeiro lugar, o plano de teste envia frames VAN para a UEE, a fim de configurá-
lo (inicialização do passo). Em seguida, ele executa o teste elementar, seqüência
correspondente ao protocolo VAN em ensaio (ensaio passo). Este modelo configura a
UEE na inicialização de passo, obtém a informação interna UEE, passo durante o ensaio
e envia para o plano de teste, no passo check. O plano de teste verifica a conformidade
tanto no teste de passo e passo no ckeck.

O ensaio é um plano de três centenas de páginas de documentos, incluindo cerca de

duzentos e sessenta testes dividido nas seguintes partes:
-- Medium Access Protocol
-- Diagnóstico funções
-- Taxa de Multiplicador Binário funções
-- Propagação atraso devido à camada física
-- Relógio derivações
-- Transmissão de ruídos

Este plano de ensaio é um documento associado ao padrão VAN, disponível e gratuito.

Ela inclui uma grande lista completa de testes e, por outro lado, permite que o padrão
possa suprimir ambiguidades. Esses resultados têm sido dada aos membros do clube
VAN e escrito na VAN Hand Book

I.2.2.2.2 Test plano em ambiente CAD

O ambiente é escolhido com base na linguagem VHDL, uma norma internacional

amplamente utilizada em design ASIC e para a qual muitos ambientes de
desenvolvimento estão disponíveis no mercado.
A execução segue os procedimentos de ensaio definidos na primeira parte do documento
do plano do ensaio
A C + + configurador permite ao usuário compilar os modelos VHDL do teste com a
execução de um plano, para lançar e testes a verificação do comportamento.
O interesse de tal instrumento é evidente, uma vez que evita o desenvolvimento através
da detecção erros, o mais cedo possível na concepção fluxo. Permite também ter um
maior nível de qualidade para perpetuar os testes graças à constituição de teste de
bibliotecas.

I.2.2.2.3 Ferramenta para testar componentes

A terceira etapa da metodologia consiste em dotar os designers com uma ferramenta de

teste que realiza todo o conjunto de testes em um verdadeiro componente VAN.
Esta ferramenta é baseada em uma arquitetura funcionalmente semelhante à que foi
utilizada para testar o plano em CAD ambiente. No entanto, por motivos de
desempenho, uma interface de bordo foi desenvolvida, capaz de gerar uma VAN com
molduras com passo de vinte e cinco nano-segundo. Este nível de precisão é necessário,
porque o plano de teste deve duplicar os defeitos da camada física (falhas, atrasos de
propagação) e do relógio flutuantes. Este conselho realiza operações em tempo real,
enquanto as amostras armazenadas em cheque operação é executada em tempo deffered.
Devido aos custos, o testador confia em um PC / Windows à base de arquitectura.

I.2.2.3 VAN Core

A fim de completar a gama de instrumentos descritos anteriormente, uma (VAN Core)

escrita em linguagem de alto nível, tem sido desenvolvida. O objetivo é fornecer ao
designer com uma validade macrocell incluindo uma interface simples que esconde as
subtilezas do protocolo VAN.
É desenvolvida com uma linguagem VHDL de alto nível. A sua descrição é
synthetisable na lógica gates, pela ferramenta de Design Compiler da empresa
Synopsys, tornando a abordagem technologicaly independente

Considerando o grande leque de aplicações, as funções incluídas na VAN núcleo estão

divididas em duas partes.

Funções básicas são executadas em cada célula VAN e incluem:

-- Amostragem na recepção e transmissão bit

-- codificação e descodificação Reforçada-Manchester
-- transformações Serial e paralela
-- Transmitissão do campo VAN frame (SOF, NME, EOF).
-- arbitragem Bit a bit
-- Cálculo do CRC na transmissão e na recepção
-- Erro na detecção de recepção e transmissão (código violação, ...)
-- gestão do Time-out
-- Bit sincronização

funções Opcionais incluídas:

-- Diagnóstico função (de acordo com ambas as funções disponíveis diagnóstico)
-- função da Taxa de Binário Mutiplier
-- tipo de interface VAN (autónomas, síncrono, slave)

Graças a uma estrutura flexível e interface de alto nível, essa célula pode ser facilmente
integrada num componente completo como um microcontrolador

De acordo com as funções escolhidas, o núcleo VAN tamanho varia de 3,000 gates
(NAND 2 equivalente), na sua versão mais simples para 4,000 gates na configuração
completa.

Este tipo de célula permite que o designer reduzir o seu tempo de desenvolvimento, uma
vez que ele pode se concentrar sobre a arquitectura do seu componente sem se
preocupar com a validação da célula VAN, até à data e conformes com a norma.

I.2.3 Conclusão

O padrão VAN foi definido de forma a ser amplamente utilizado, que é uma condição
essencial para a competitividade entre os fornecedores de componentes e de
interoperabilidade. Graças ao facto metodologia inovadora desenvolvida em torno da
VAN, cada designer tem ao seu dispor gratuitamente alguns documentos de referência
que lhes permitem desenvolver e testar a sua implementação.
Além disso, uma série de ferramentas permitem verificar a conformidade ao longo de
toda a componente de desenvolvimento de forma a encurtar este tempo, melhorando a
sua qualidade global da concepção. Esta série está em consonância com uma abordagem
global industrial de validação do sistema.