Wardware: Interface PCI - APLICAÇÕES

Este texto é exclusivo para mostrar algumas das várias das aplicações do PCI Express.
Neste conteúdo não vamos dar enfoque para o OCuLink (conexão PCIe cabeada do tipo
híbrido Óptico-Cobre), ao menos por enquanto. Mas, como todo conteúdo do HC,
existirão atualizações para incluir mais e mais informações, e numa dessas, quem sabe...
Vamos começar por aquela que é uma das mais notáveis, importantes e comuns em
placas-mãe de PCs domésticos:

Muito provável que quando alguém fala "PCI Express", a primeira coisa que vem na
mente são os slots da imagem abaixo
 Imagem 1 - Conector PCIe x16 (laranjado) e conector PCIe x1 (branco)
Disponível nas versões x1, x4, x8 e x16, muito raramente na versão x32, os slots PCI
Express se tornaram onipresentes em placas-mãe de PCs e servidores.
Sua modularidade permite praticamente qualquer tipo de adaptador. Podemos encontrar
desde placas adaptadoras PCIe x1 com interfaces RS-232, LPT ou USB, passando por
placas com interface de rede Gigabit, SSDs e o mais popular: as placas de vídeo!

CURIOSIDADE: A primeira placa de vídeo a utilizar o PCIe 3.0 foi a AMD

Radeon HD 7970, lançada em janeiro de 2012.

Veja abaixo uma placa PCIe x1 com portas DE9 e DB25 para interfaces RS-232, RS-
485 e RS-422:

Imagem 2 - Adaptador PCIe x1 para RS-232, RS-485 e RS-422

É importante ressaltar que, se você conectar uma placa PCIe x1, por exemplo,
num slot x4, x8 ou x16, ela vai funcionar normalmente. Ao contrário também pode
funcionar: por exemplo, se você conectar uma placa PCIe x16 num slot x4, esta
placa irá funcionar normalmente, mas limitada pela taxa de transferência de
apenas 4 lanes. Placas maiores que o slot podem funcionar em placas-mãe que
possuem slots vazados, como pode-se ver abaixo:
Imagem 3 - Um slot PCIe vazado permite a conexão de placas com conexão mais larga

As placas e slots são totalmente compatíveis entre as revisões: uma placa-mãe com
slot PCIe 1.0 ou 2.0 vai funcionar com uma placa expansível PCIe 3.0, só que esta
conexão será limitada pela taxa de transferência das versões anteriores.
Resumindo: você pode conectar qualquer placa PCIe, independente da revisão em
qualquer placa-mãe que tenha slot PCIe de qualquer revisão, o único detalhe é a
limitação da taxa de transferência.
A versão 3.0 já inclui o sistema de codificação 128B/130B (padrão da versão) e
também o 8B/10B das versões anteriores.

Para finalizar este assunto de compatibilidade, veja abaixo a tabela com os tamanhos
(em milímetros) e a quantidade de pinos dos slots PCI Express x1 ao x16:

Tabela 1 - Tamanhos de slots PCIe

Veja agora o vídeo abaixo com o diagrama e imagens do slot PCI Express, com
toda a sua pinagem:
Vídeo disponível no canal Hardware Central no You Tube

Como você pode ver, do pino A1/B1 ao A11/B11 é especialmente para a

alimentação elétrica e controle da placa conectada. Por padrão, o slot PCIe pode
oferecer 75 Watts para a placa de expansão. A partir da divisória, todos os outros
pinos são os pares de transmissão e recebimento de dados, linhas de identificação
da placa conectada, linhas de sinal de sincronismo, linhas negativas e alguns pinos
que não são conectados.
O padrão PCIe x2 foi destacado no vídeo, mas ele é muito pouco utilizado para este
fim.
Perceba que para o slot x1, há um identificador (pino B17), para o PCIe x4 há
outro identificador (B31) e assim por diante.

Abaixo, separei um esquema elétrico de slot PCIe para entender melhor o que está
escrito nesse texto e no vídeo linkado. O diagrama é da fabricante Gigabyte.

Esquema elétrico da GBT GA-M55S Rev.: 2.02

Agora, separei dois esquemas elétricos das saídas e entradas do controlador PCI
Express no chipset da placa-mãe. Os diagramas escolhidos também são da
fabricante Gigabyte. Observe:
Esquema elétrico da GBT GA-M59SLI Rev.: 1.01 (Controlador PCIe do chipset nVidia
MCP55)

Esquema elétrico da GBT GA-M61PM Rev.: 1.00 (Controlador PCIe do chipset nVidia
MCP61)
Para que se entenda melhor, como foi dito, 1 lane possui dois pares de trilhas: um
para enviar e outro para receber informações, portanto, eles são chamados de TX
(Transceiver) e RX (Receiver).

OBSERVAÇÂO: Lembrando que há também o sinal diferencial (pares diferenciais

ou pares de cancelamento), portanto temos as linhas denominadas TX "P" e TX
"N", RX "P" e RX "N":
→ O "P" significa que pela trilha passa uma tensão positiva;
→ e o "N" significa que pela trilha passa uma tensão negativa.

Essas são características do padrão de sinalização LVDS, que você pode conhecer
melhor CLICANDO AQUI!

Se você observou o diagrama da pinagem mostrada no vídeo acima, observou que

há uns pinos chamados JTAG. Eles são uma interface de teste e programação de
hardware presentes em vários dispositivos. JTAG significa "Joint Test Access
Group" padronizada pela IEEE 1.149,1. O hardware é acessado através de cinco
trilhas. Cada uma é explicada no vídeo, na parte da tabela com a pinagem. Será
feito um artigo futuramente detalhando melhor o JTAG. No caso do slot PCIe, na
maioria das placas-mãe esta interface não é conectada.

Os pinos SMBus são utilizados para monitoramento e transferências de

informações relacionadas ao hardware. O barramento SMBus é derivado do I³C e
utilizado apenas para comunicação com largura de banda estreita. O SMBus
"Data" e "Clock" estão ligados ao BIOS e aos sistemas de controle da placa
conectada. Futuramente será feito um artigo detalhando o funcionamento do
BIOS. O SMBus é a interface que, neste caso, serve para mandar dados de
identificação, como por exemplo reconhecimento dos circuitos, isto é, tipo de
dispositivo, revisão de interface de comunicação, etc e também a interface de
configuração, feita pelo driver do dispositivo (programa instalado no Sistema
Operacional) que se comunica com o firmware (BIOS) da placa conectada pelo SM
Bus;

O pino Power Good é para monitoramento de tensão. assim como as fontes de

alimentação e as placas-mãe, a conexão PCIe também tem esta tecnologia para
evitar danos relacionados com excessos de energia.

O sensor de Hot-plug serve para identificação da placa, já o identificador de Hot-

plug, reconhece a "largura" da conexão. Perceba que ao final do slot x1 há um
identificador, ao final do slot x4, x8 e x16 também. É assim que o sistema verifica
se a placa conectada é x1, x4, x8 ou x16.
O par diferencial de clock, padronizado em 100 Mhz, faz a frequência de
referência para sincronização entre o emissor e o receptor. No Setup do BIOS de
todas as placas mãe do mercado há uma opção, quase sempre nomeada com "PCI
Express Frequency" e esta opção é sempre configurada em 100 MHz.
Mas se o PCIe é sempre 2,5 GHz, 5 GHz ou 8 GHz, qual o motivo de no BIOS estar
marcado 0,1 GHz? 100 MHz é o clock base para o Circuito PLL de cada
controlador PCIe multiplicar.

No caso do PCIe 1.0, o multiplicador é de 25 vezes, já que 25 vezes 100 MHz é igual
a 2,5 GHz. No PCIe 2.0 o multiplicador é de 50 vezes e no PCIe 3.0 é 80 vezes. Na
revisão 4.0 o multiplicador é de 160 vezes.

Mas o que é PLL? CLIQUE AQUI! para saber mais!

Os pinos Ground são os aterramentos entre dos pares diferenciais. Para cada polo
positivo há um polo negativo. No padrão PCIe, para cada par diferencial há um
par de aterramento.

Há o pino "ativar dispositivo". Quando a placa-mãe manda um sinal por esta

trilha, a placa passa a receber energia, ser testada e funcionar.

As linhas de tensão 12 Volts e 3.3 Volts fornecem energia para a placa conectada à
uma potência máxima de 75 Watts (no caso de slots x16), até 10 Watts para slots x1
e até 25 Watts para o x2, x4 e x8.

CURIOSIDADE: Todas as placas PCI Express podem consumir até 3 Amperes em +3,3
Volts (9,9 Watts). A corrente em +12 V e a potência total que eles podem consumir
depende do tipo de placa:
→ As placas x1 são limitadas a 0,5 A a +12 V (6 W) e 10 W combinados.
→ As placas x4 e maiores são limitadas a 2,1 A a +12 V (25 W) e 25 W combinadas.
→ Uma placa x1 de tamanho normal pode chegar aos limites de 25 W após a
inicialização e configuração do software como um "dispositivo de alta potência".
→ Uma placa gráfica x16 de tamanho normal pode consumir até 5,5 A em +12 V (66
W) e 75 W combinados após a inicialização e configuração do software como um
"dispositivo de alta potência".

Observe a imagem abaixo. É na parte circulada em amarelo que ficam os pinos de

distribuição elétrica, ativação de dispositivo, sensor de hot-plug, pinos Power
Good, interface SMBus e JTAG. Depois da "chave mecânica" que divide a
primeira e a segunda parte do slot, há o par diferencial de clock.
 Imagem 4 - A extremidade esquerda do slot PCIe

 
Alimentação Extra

Em placas de vídeo, a potência fornecida pelo slot normalmente não é o suficiente e

muitas vezes nem é utilizada. Para estas placas se usa um conector de alimentação
próprio que também é chamado de PCIe. Veja seu diagrama abaixo:

Imagem 5 - Os conectores de energia PCIe

Fontes de alimentação mais potentes já vem com este conector. Existem também
adaptadores de cabo de alimentação SATA (utilizados em HDs) para PCIe 8 pinos
ou 6 pinos.

Os conectores de 6 pinos fornecem 75 Watts e os de 8 pinos fornecem 150 Watts.

Observe que na versão de 8 pinos foi adicionado dois polos negativos extras, pois
era necessário mais corrente elétrica para a placa PCIe. Placas PCIe podem ter
um, dois ou mais conectores deste tipo, pois cada modelo pode exigir mais energia.

CURIOSIDADE: Algumas placas usam dois conectores de 8 pinos, mas isso ainda não
havia sido padronizado em 2018, portanto essas placas não possuem o logotipo oficial
PCI Express até a padronização. Esta configuração permite 375 W no total (1x75 W +
2x150 W). O conector PCI Express de 8 pinos não pode ser confundido com o conector
EPS12V (que é usado principalmente para alimentar CPUs multi-core), afinal de contas
são duas conexões de energia completamente diferentes em suas especificações. Os
conectores de alimentação são variantes dos conectores da série Molex Mini-Fit Jr.

Os conectores Molex utilizados para alimentação extra no padrão PCI Express são dos
seguintes modelos:

Tabela 2

Um novo conector de alimentação extra para o PCIe 5.0 foi definido para operar em
conjunto com o slot, fornecendo até 600W de potência para GPUs. Apesar disso, a dona
nVidia já implementou um conector muito semelhante nas suas RTX30xx, em 2020.
Rumores indicaram que ela apenas se adiantou, fazendo a implementação parcial ainda
na revisão 4.0 do PCIe, como podemos ver na imagem abaixo:
 Imagem 6 - Perceba que acima dos dois conectores de 150W há um outro de 12 pinos

Esse design de cabo implementado nas RTX30xx chama-se Molex Micro-Fit 3.0,
possuindo 12 pinos e sendo pouca coisa maior que um conector de 8 pinos (150W)
comum.
O conector estipulado para o PCIe 5.0 possui quatro pinos a mais, dispostos logo abaixo
do conector principal, sendo três deles (S0, S1 e S2) para sinais de controle e um pino
(S3) para uso futuro (não definido):
Diagrama 1 - Novo conector de alimentação extra para slots PCIe 5.0

Pra finalizar este tópico, confira a tabela com o consumo máximo teórico de placas de
vídeo, de acordo com suas configurações de conectores, compilada pela plataforma
Video Cardz:

Tabela 3 - Consumo de placas de vídeo de acordo com relatório da Video CardZ

Note que uma placa de vídeo PCIe 5.0 poderá ter até 1275 Watts de potência se utilizar
dois conectores de 12 pinos para alimentação extra!
 
Os poréns do CROSSFIRE e do SLI

Há placas mãe que possuem, por exemplo, 2 slots PCIe do tamanho x16, mas se
duas placas de vídeo forem conectadas, eles vão funcionar em modo x8. Você deve
observar isso ao comprar uma placa com vários slots PCIe x16, pois as vezes, a
placa-mãe possui suporte à tecnologia nVidia SLI ou AMD CrossFire, mas não há
tantos lanes disponíveis no chipset, fazendo com que a fabricante distribua os
disponíveis em dois ou mais slots x16. Nestas placas pode haver chips chaveadores
que ao ser detectado duas placas de vídeo, automaticamente distribuem 8 lanes
para cada uma. Veja abaixo a imagem de duas placas com os CIs chaveadores:
Imagem 7 - Uma DFI LANPARTY e uma Asus A8N-SLI Premium com CIs
chaveadores.

Selecionei um diagrama com os chips chaveadores para que se entenda melhor. 8

lanes foram ligados diretamente nos primeiro slot x16 e os outros 8 lanes são
ligados aos CIs chaveadores. São necessários dois CIs para cada lane, pois como foi
dito, em um lane há um par de trilhas para enviar (TX) e outro para receber (RX)
dados.

Diagrama 2 - Diagrama elétrico do circuito de CIs chaveadores

Existem técnicas mais baratas para distribuir os lanes entre os slots PCIe. Pode se
utilizar conjuntos de jumpers entre os slots, ou o famoso cartão SLI Selector (que
já é algo do passado) ou um cartão terminador (utilizado principalmente em
placas-mãe com suporte ao CrossFire). No auge do SLI, era comum apenas a
utilização dos CIs chaveadores.

Para ver mais sobre os jumpers, o Cartão Terminador, o SLI Selector e os CIs
chaveadores, CLIQUE AQUI!

Mas qual o motivo das fabricantes não colocarem slots do tamanho x16 com
conexão x16? Como foi dito acima, cada lane possui 4 trilhas, ou seja, um slot x16
possui 64 trilhas, e isso requer muito espaço na placa. Dois slots x16 requerem 128
trilhas.
Os controladores PCIe também não estão preparados. O chipset nVidia 650i SLI,
por exemplo, suporta no máximo 18 lanes, sendo que 16 deles devem ser
direcionados à um slot PCIe x16 ou dois slots PCIe x16 com conexão x8. Esse é o
motivo pelo qual as fabricantes colocam slots PCIe com tamanho x16, mas que
trabalham no modo x8.
Atualmente, CPUs como as da linha Intel Core i, tem em média 40 lanes, tornando
possível a colocação de dois slots x16 com conexão x16. O chipset AMD 990FX,
para CPUs da série FX, também suporta dois slots x16 nativos, só que as placas
que utilizam este chipset ou as placas que utilizam todos os lanes dos processadores
mais modernos da Intel são bem mais caras.
A quantidade de slots PCIe x16 e x8 depende do chipset utilizado e da fabricante
querer aproveitar a maioria dos lanes para implementar a tecnologia nVidia SLI
ou AMD CrossFire.
Desde a era "GTX 1080" (arquitetura Pascal, lançada em 2016) o SLI e o
CrossFire já não faziam mais muito sentido. O desempenho das placas já era
bastante elevado (o custo também era, e permanece até hoje), e convenhamos:
fazer SLI com duas GTX 1060Ti, por exemplo, não era tão atrativo, sendo mais
viável ir direto pra uma 1080. Em pleno 2022 nem se fala mais em SLI ou
CrossFire.
 
E o slot PCIe... Do que é feito?

Na Imagem 1 é possível perceber que a estrutura de cor laranjada do slot x16 e a

estrutura de cor branca do slot x1 são compostas por plástico, mais especificamente
LCP, sigla para Liquid Crystal Polymer, um material muito utilizado em slots e
conectores de placas de circuito devido a sua boa rigidez dielétrica e resistência a altas
temperaturas.

Muitos LCPs podem ter como base um Poliéster aromático, porém, existem aqueles
baseados em amidas aromáticas, como é o caso do PPA (Poli P-fenileno Amida), que
também pode ser utilizado na confecção de carcaças de slots.

Para saber mais sobre polímeros, comece CLIQUE AQUI!

Últimos anos, com a popularização de placas de vídeo tão grandes e massudas como um
tijolo, a fixação delas em um simples slot de plástico ancorado na placa-mãe apenas
pelos próprios pontos de solda dos terminais e um par de presilhas de metal - ou
grampos do próprio plástico da carcaça - não é o suficiente, surgindo soluções como
esta da AsRock:
 Folder 1 - Slot PCIe x16 principal envolto em chapa de Aço-Carbono

Note que o uso de LCP não foi excluído, mas sim mantem-se como carcaça isolante que
prende os terminais elétricos do slot. A estrutura de LCP é simplesmente envolta numa
chapa de Aço-Carbono profundamente estampada, admitindo o formato do slot. Note
que há também um pequeno componente de Aço que faz parte da alavanca que trava a
placa-filha conectada ao slot, no lado direito.

CURIOSIDADE: A AsRock não expõe a especificação do material, mas seguindo

aquilo que já vimos em partes de coolers e pequenas peças de soquetes LGA,
provavelmente seja um SAE entre 1040 e 1060 galvanizado a frio com Níquel ou
Estanho, ou então Níquel sobre Cobre ou Estanho sobre Níquel.

Outra característica deste slot apresentado pela fabricante, é que ele promete reduzir
interferências eletromagnéticas (EMI) através desta capa de Aço. Isto é possível, pois
ele não está apenas soldado na PCB, mas sim soldado nas respectivas trilhas de sinal
negativo do circuito.
Outra solução, um tanto mais barata, é aquela apresentada pela GigaByte:

Folder 2 - São duas lâminas presas ao slot que atravessam o PCB

Na fabricação do slot, as duas lâminas são colocadas junto ao LCP derretido, que passa
por um processo de cura, solidificando-se. As duas lâminas, travadas dentro do plástico,
servem como dois pontos extras de ancoragem, pois suas pontas atravessam o PCB e
são soldados do outro lado.

Mas e os terminais, do que são feitos?

Os terminais destes slots PCIe podem ser feitos a base de ligas de Cobre com algum tipo
de galvanização:
→ Bronze fosforado com dupla galvanização a frio (Estanho sobre Níquel);
→ Bronze fosforado com dupla galvanização a frio (Ouro sobre Níquel);
→ Bronze fosforado galvanizado a frio com Estanho ou Ouro;
→ Cobre puro (CU1100) galvanizado a frio com Estanho ou com Ouro (como é o caso
dos pinos de processadores).
A própria AsRock faz marketing de seus produtos premium expondo a espessura da
camada de Ouro utilizada na galvanização dos terminais elétricos do slot PCIe principal:

Folder 3 - Marketing em cima do Ouro utilizado nos slots

São 15 microns de espessura de Ouro num slot PCIe x16, que possui seus 164 pinos.
Esta galvanização a frio dá aos contatos uma película de poucos átomos de espessura de
Ouro. :v

Para finalizar: Os contatos de uma placa de expansão PCIe são feitos de quê?

Em geral, a placa de circuito impresso pode ter uma ou mais camadas, todas feitas em
FR4, isto é, cada camada é composta por uma fina folha de poliepóxido reforçado com
um tecido de lã de vidro (fibra de vidro).
As trilhas são feitas de Cobre puro (CU1100) depositado sobre a superfície polimérica.
Já os contatos elétricos da placa-filha podem ser feitos de Cobre puro galvanizado com
Ouro, como vemos na imagem abaixo:

Imagem 8 - Placa de vídeo XFX com GPU nVidia 9400GT

 
Não se confunda :v (Complemento)

CURIOSIDADE: Atualmente, com a mineração de criptomoedas, se tornou

comum ligar placas de vídeo com interface PCIe x16 em slots PCIe x1. Para deixar
as várias placas de vídeo alimentadas e bem fixadas, se utiliza uma extensão com
cabo USB e placas adaptadoras. Isso se chama "PCIe over USB" e pode ser visto
em detalhes CLICANDO AQUI (PDF).

O Mobile PCI Express Module (MXM) é um padrão de interconexão criado pela

MXM-SIG para placas de vídeo (MXM Graphics Modules) em notebooks usando-se
do PCI Express. O objetivo era criar um soquete padrão e aberto, para que se pudesse
atualizar facilmente o processador gráfico em um laptop sem a obrigatoriedade de
adquirir um sistema totalmente novo ou depender de atualizações de fornecedores
proprietários.
A placa MXM não inclui o conversor DAC (para interfaces de vídeo analógicas, tipo
VGA) nem as saídas de vídeo digitais (DVI-D ou HDMI, por exemplo), que são
movidas para a placa-mãe do notebook:

O MXM de primeira geração (PCI Express 2.0, referido também como "MXM 2.1" ou
"MXM 2.1 HE") possui as seguintes características principais:
 Tabela 4 - As versões do MXM de primeira geração

O MXM 4 não teve muita presença no mercado. O MXM-3 teve uma versão com 230
pinos e outra com 232, denominada "MXM-HE". Esses dois contatos extras são para
alimentação elétrica.
Notebooks com slots MXM-HE podem acomodar placas dos outros padrões (com
exceção de casos de incompatibilidades diversas, causadas por problemas por parte do
BIOS ou diferenças no formato da placa, por exemplo), mas notebooks menores,
equipados com slots MXM-1 ficam restritos apenas a placas MXM-1.
Como os próprios fabricantes produzem as placas MXM (a nVidia e a ATi / AMD
apenas fornecem os chips) existem ainda casos de placas fora do padrão de tamanho e
sistema de dissipação, que não podem ser utilizadas em outros modelos.
Com isso, o usuário acaba ficando restrito a algumas poucas opções de placas, para as
quais o sistema de refrigeração é dimensionado. Você não pode substituir diretamente
uma GeForce Go 7300 em um ultraportátil por uma GeForce Go 7950 GTX, por
exemplo.
Veja abaixo o desenho de um módulo MXM-2 para ter uma noção do hardware:
 Diagrama 3 - O formato e a organização dos chips em uma placa MXM

Módulos gráficos menores podem ser inseridos em slots maiores, mas os dissipadores
de calor MXM 1 e MXM 2 não se encaixam no 3 e superiores ou vice-versa. A
plataforma Alienware m5700 usa um dissipador de calor que se adapta às placas 1, 2 e 3
sem modificação.

Apesar de ter sido originalmente desenvolvido pela nVidia, o MXM é um padrão

aberto, que pode ser usado por outros fabricantes. Entretanto, o MXM ainda está longe
de se tornar o padrão, pois temos também o padrão da ATI, o AXIOM (Advanced
Express I/O Module).
Embora também seja também baseado no PCI Express, o AXIOM utiliza um encaixe
bem diferente (e, obviamente, incompatível com o MXM) onde os contatos ficam na
parte inferior da placa. Foi muito pouco utilizado, sendo, atualmente, algo raríssimo de
se ver.

Apesar de cada um dos dois fabricantes defender seu padrão, fabricantes independentes
podem muito bem produzir placas MXM com chipsets ATi / AMD e de fato isso
acontece, embora de forma esparsa.

CURIOSIDADE: A Dell utilizava um formato proprietário em muitos de seus

notebooks, similar ao AXION, mas usado tanto para placas com chipset ATi quanto
nVidia. Em alguns casos, é até mesmo possível trocar uma placa ATi por outra nVidia,
ou vice-versa.

CURIOSIDADE: Em meados de 2007, o MXM de primeira geração éra utilizado pelas

placas da série GeForce Go e GeForce 8M, as opções mais poderosas de aceleradoras
3D para notebooks da época, oferecendo inclusive a opção de usar duas placas em SLI,
possibilidade realmente explorada em alguns desktop-replacement de alto desempenho:
 Imagem 9 - Um SLI em notebook é realmente raro :v

O MXM de segunda geração (PCI Express 3.0, referido também como "MXM 3.0" ou
"MXM 3.1") chegou ao mercado na versão 3.1 em meados de 2012 trazendo dois
modelos de placas:

Tabela 5 - As versões do MXM de segunda geração

OBSERVAÇÃO: Obviamente existem placas que fogem desta especificação de

tamanho, no entanto, elas só servem nos notebooks para as quais foram projetadas.

Na imagem abaixo, uma placa MXM de segunda geração com 85x105 mm (tipo B):
 Imagem 10 - Placa MXM de segunda geração

Módulos de primeira e segunda geração não são retrocompatíveis.

O conector MXM 3.0 é mostrado abaixo:
 Diagrama 4 - Conector MXM 3.0

Sua pinagem é mostrada na sequência:

 Tabela 6 - Pinagem do conector MXM de segunda geração

Uma breve descrição dos pinos:

Alimentação elétrica

→ É composta por linhas de 5 Volts (pinos 1, 3, 5, 7 e 9), bem como linhas de 3,3 Volts
(pinos 240, 242, 278 e 280);

→ Uma ligação direta com a bateria do notebook é feita atavés dos pinos E1, E2, E3 e
E4. A tensão de bateria nos notebooks pode variar de modelo para modelo, no entanto,
sempre será entre 7 e 20 Volts, não mais e nem menos que isto;

Interface PCIe

→ São 16 lanes PCI Express (denominados "PEX_RX" e "PEX_TX");

→ Há um par diferencial de clock de referência "PEX_REFCLK" /

"PEX_REFCLK#"(obviamente em 100 Mhz);

→ Há uma linha para sinal de RESET (PEX_RST#) para a conexão;

→ A linha de requisição de clock (PEX_CLK_REQ#) deve ser conectada na

alimentação de 3,3 Volts com um resistor (circuito Pull-Up) se for utilizada, ou então
direto no GND se for desativada.

DisplayPort

→ São quatro portas DisplayPort (denominadas "DP_A", "DP_B", "DP_C" e "DP_D"),

sendo que cada porta possui seus respectivos quatro pares diferenciais de dados e um
canal extra ("DP_x_AUX");
→ As linhas "DP_x_HPD" (DisplayPort Hot Plug Detect) são para detectar a conexão
de um dispositivo. Cada porta tem a sua;

HDMI ou DVI
→ Existe a possibilidade de se operar com a interface HDMI também, tanto que há um
pino chamado "HDMI_CEC", que quando utilizado habilita o conjunto de comandos
CEC (Consumer Electronics Control - Controle de Eletrônicos de Consumo), que é
exclusivo do HDMI, feito para permitir a utilização de apenas um controle remoto para
todos os dispositivos conectados;

→ Quando utilizada a interface HDMI ou DVI, qualquer uma das quatro portas DP
pode implementa-las, no entanto, podem ser habilitadas as portas "DP_E" e "DP_F",
sendo que ambas possuem também seus respectivos detectores ("DP_E_HPD" e
"DP_F_HPD"). O nome "DP" mantém-se pois podem ser utilizadas como DisplayPort
também;

→ Quando implementado HDMI ou DVI-D, há um par diferencial de clock. O par

diferencial de clock para o DVI e HDMI é aplicado através das linhas "DP_x_L3" e
DP_x_L3#";

→ Quando implementado DVI, há um canal de informações composto por uma linha

"DVI_DDC_DAT" e outra "DVI_DDC_CLK". Para tal, na porta DP selecionada, o par
diferencial auxiliar pode tornar-se este canal. O "DP_x_AUX" passa a oferecer clock e
o "DP_x_AUX#" passa a oferecer os dados de controle e reconhecimento de display.

→ Um conector Dual-Link DVI-D requer o uso de mais de uma porta DP para compor
a conexão, como mostra o exemplo de implementação abaixo:

Tabela 7 - Como o Dual-Link DVI é implementado num módulo MXM

Vídeo analógico (VGA)

Dada a grande quantidade de monitores com a jurássica interface VGA presentes no

mercado, ela não poderia ficar de fora.
→ A implementação é simples, pois na saída do DAC há apenas as linhas
"VGA_DDC_DAT", "VGA_DDC_CLK", "VGA_VSYNC", "VGA_HSYNC" e três
linhas para os sinais analógicos de cores (Red, Green e Blue).

→ Há um píno denominado "VGA_Disable#". Sistemas com vários controladores

gráficos podem exigir um mecanismo de hardware para determinar qual
adaptador é o dispositivo de exibição na inicialização do computador. Este pino, quando
vinculado ao GND, desabilitará o RAMDAC do módulo MXM para evitar que ele seja
usado como um dispositivo de exibição primário. Quando este pino é deixado
desconectado, então sim, o RAMDAC será por padrão a interface primária de vídeo.

Saída de vídeo para o display do notebook

O display do notebook é ligado na placa-mãe, que por sua vez está recebendo dados de
imagem vindos da GPU no slot MXM. Estes dados podem ser enviados ao monitor
através de pares diferenciais LVDS, ou pares diferencias TMDS (mesmo sistema
utilizado na interface HDMI e DVI), ou então a embedded DisplayPort (eDP).
Para isso, a porta de vídeo para o ecrã pode ser incorporada aos conectores "DP_E" e
"DP_F" utilizando-se da sinalização de controle "PNL_PWR_EN" (Panel Power
Enable), "PNL_BL_EN" (Panel Backlight Enable) e "PNL_BL_PWM" (Panel
Backlight PWM - "Pulse Width Modulation"), bem como o canal composto por
DDC_DAT e DDC_CLK (caso a interface não seja a eDP). O canal de informações
DDC pode ser feito através de um par DP_x_AUX (clock) / DP_x_AUX# (Data).

Controle de temperatura e gerenciamento de hardware

 Tabela 8 - Conteúdo retirado da documentação técnica oficial do MXM de segunda
geração

→ Note que há 14 pinos reservados (sem uso, não conectados - N/C) e os OEMs, que
podem ser utilizados pelo designer para trazer outras funcionalidades exclusivas. De
qualquer forma, os 8 pinos OEM, em geral, devem ser N/C também.

→ São 5 pinos JTAG (Joint Test Action Group) para teste de hardware e até extração de
firmware. É uma interface serial síncrona duplex com linha de reset, linha de seleção de
modo de teste e uma linha para habilitar operações;

→ PRSNT_R# e PRSNT_L# são para detecção de módulo (se ele está inserido na placa
e se elé do tipo A ou B, por isso duas linhas dedicadas). Note os slots PCIe comuns
possuem alguns detectores de presença, porém, além de detectar a placa conectada
fazem a identificação da largura da conexão (x1, x4, x8 ou x16);

→ WAKE#: É uma saída de drenagem aberta que foi criada como um mecanismo para
a conexão PCIe (e o módulo como um todo) despertar de um estado de suspensão ou
desligamento suave (via software, e não hardware). Ele está diretamente relacionado ao
ACPI (Advanced Configuration and Power Interface) e serve para "acordar o
dispositivo" (sair de Stand By, a grosso modo).
Por padronização, para iniciar e completar um evento WAKE, o módulo deve declarar
WAKE# e então esperar que PEX_RST# seja desativado, o que sinalizará o fim da parte
física do evento WAKE;

→ O clock de referência de 27 Mhz no pino "27MHZ_REF" é fornecido pela placa-mãe

para sincronização do módulo no sistema através da arquitetura de clock comum. Como
um exemplo, este recurso pode ser usado para sincronização de áudio e vídeo, onde o
dispositivo de áudio não reside no módulo MXM;

→ GPIO: São as linhas de propósito geral, que podem ter utilidade definida pelo
designer do circuito;

→ PWR_Good: O módulo irá ativar este sinal quando todos o circuito de alimentação
estiver dentro da tolerância exigida. É necessário um resistor pull-up de 100 kiloOhms
na placa-mãe se o recurso for implementado;

→ PWR_EN: Ativação de energia do módulo MXM. O sistema deve ativar este sinal
para ligar o módulo. Pode ser ativado somente depois que todos as trilhas de
alimentação estiverem dentro da tolerância especificada;
→ PWR_LEVEL: Sinaliza o módulo para mudar para um estado de energia mais baixo.
O módulo MXM deve reduzir a potência em 50 ms. É necessário que o módulo tenha
um pull-up de 100 kiloOhms ligando esta linha na alimentação de 3,3 Volts. Os níveis
de potência podem ser configurados por software;

→ TH_PWM: Este sinal PWM pode ser usado para controlar uma ventoinha montada à
solução térmica do módulo;

→ TH_ALERT: Solicitação de interrupção térmica. Um sinal pode ser usado para

sinalizar ao módulo que ele deve reduzir o consumo de energia. O sinal também pode
ser usado pelo módulo para sinalizar um alerta de temperatura não crítica para a placa-
mãe. Um resistor pull-up ligando esta linha na alimentação de 3,3 V é necessário na
placa-mãe, bem como um pull-up de 100 kiloOhms para 3,3 V no módulo MXM;

→ TH_OVERT: Solicitação de desligamento térmico. O sistema deve desligar o

módulo MXM dentro de 500 ms para evitar dano permanente. Um resistor pull-up
ligando esta linha na alimentação de 3,3 V é necessário na placa-mãe, bem como um
pull-up de 100 kiloOhms para 3,3 V no módulo MXM;

→ SM_Bus / I³C: Interface para troca de informações sobre o hardwrae do módulo com
a placa-mãe. É por aqui que o GPU-Z ou o MSi Afterburner vão saber as especs. de sua
plaquinha de vídeo :v. Um resistor pull-up ligando esta linha na alimentação de 3,3 V é
necessário na placa-mãe, bem como um pull-up de 100 kiloOhms para 3,3 V no módulo
MXM.
Um módulo MXM versão 3.1 deve portar um sensor térmico, compatível com o
MAX6649 ou LM99, por exemplo. E, através do SMBus o sistema deve efetuar a
leitura da temperatura do die da GPU.

 
E o Slot MXM... Do que é feito?
Para que possamos trabalhar este tema, pegamos um datasheet de slot MXM de primeira
geração e resumimos suas informações no infográfico abaixo:

Infográfico 1 - A composição de um slot MXM segue o padrão dos outros

Os pinos são de uma liga de Cobre (podendo ser Bronze Fosforado, por exemplo)
galvanizada com Níquel e Ouro, já a superfície de solda é galvanizada com Níquel e
Estanho. A caracaça é o famigerado LCP (Liquid Crystal Polymer). Em resumo, é a
mesma composição dos outros tipos de slots detalhados aqui.
Com o eminente potencial da conexão ponto-a-ponto PCI Express, surgiram versões
dedicadas para dispositivos mais compactos, portáteis. Uma delas, lançada por volta
de 2007, é a ExpressMini (também conhecida como MiniPCI Express), utilizada
normalmente em notebooks para conectar placas Wi-Fi, 3G, LTE e outros
componentes. Veja a imagem de um dispositivo Express Mini abaixo:

Imagem 11 - Cartão ExpressMini para interface de rede LTE

Este slot foi desenvolvido para substituir o padrão Mini PCI, que estava
desatualizado na época. O slot Express Mini possui apenas 1 lane, portanto, é uma
conexão x1. Veja abaixo a comparação entre uma placa Mini PCI e uma Express
Mini:
 Imagem 12 - Comparação entre cartões Mini PCI e Express Mini

Abaixo, você vê a imagem de um conector Express Mini (também chamamos de

mini PCIe):

Imagem 13 - Terminais elétricos de um cartão Express Mini

Agora, a tabela de pinos deste slot:

Tabela 9

A descrição dos pinos:

 Tabela 10

Quando um placa de rede de internet móvel é conectada, o chip da operadora se

comunica com o sistema pelos pinos P8, P10, P12, P14 e P16 e o pino 42 (LED
WWAN#) sinaliza a conexão com a internet. Os pinos P37, P39, P41, P43, P45,
P47, P49 e P51 são reservados para a adição de outro lane PCIe. Os pinos SM Bus
servem para a placa MiniPCIe enviar informações sobre ela à placa-mãe. Os pinos
RefClk servem para sincronizar os controladores PCIe e o pino ClkREQ#
requisita este sinal quando a placa é ativada.
Os pinos P42, P44 e P46, quando utilizados, informam a ausência ou não da
conexão de internet através de um LED. A alimentação elétrica do slot é feita por
linhas de 1,5 e 3,3 Volts.
A interface USB não pode ser utilizada junto da PCIe: quando uma placa
MiniPCIe é projetada, a equipe de design define qual interface utilizar, já que as
duas funcionam de forma completamente diferente uma da outra.

CURIOSIDADE: As dimensões das miniplacas PCI Express são 30 mm x 50,95 mm

(largura x comprimento) para uma miniplaca completa. Há um conector de 52 pinos,
consistindo em duas fileiras escalonadas em um passo de 0,8 mm. Cada linha tem oito
contatos, uma lacuna equivalente a quatro contatos e, em seguida, mais 18 contatos. As
placas têm espessura de 1,0 mm, excluindo os componentes. Um "Half Mini Card" (às
vezes abreviado como HMC) também é especificado, tendo aproximadamente metade
do comprimento físico, isto é, 26,8 mm.
CURIOSIDADE: Alguns notebooks (notavelmente o Asus Eee PC, o Apple MacBook
Air e o Dell mini9 e mini10) usam uma variante do PCI Express Mini Card como um
SSD. Esta variante usa os pinos reservados e vários não reservados para implementar a
passagem de interface SATA e IDE, mantendo apenas USB, linhas de aterramento e, às
vezes, o barramento PCIe x1 central intacto. Isso torna os drives flash e de estado sólido
"miniPCIe" vendidos para netbooks amplamente incompatíveis com as verdadeiras
implementações do PCI Express Mini.
 
E o slot ExpressMini... Do que é feito?

A carcaça do conector é confeccionada em LCP, já os terminais elétricos que vão dentro

do conector podem ser feitos com as mesmas ligas metálicas descritas para o slot PCIe e
MXM anteriormente.

A interface SATA Express (também conhecida como U.2 ou SFF-8639) é uma conexão
mais utilizada em servidores, e como o próprio nome sugere, é uma combinação do
padrão SATA com o PCI Express, havendo também interface SAS. Se ficou confuso e
curioso, vai achar as respostas para esta salada de frutas CLICANDO AQUI!

CURIOSIDADE: O SATA Express têm um parentesco com outra interface menos

popular: o OCuLink!
Ao mesmo tempo em que o cabo OCuLink foi introduzido (meados de 2012), o PCI-
SIG também pressionou por uma interface de conexão PCIe usando um conector
chamado SFF-8639. Isso foi usado inicialmente para unidades SATA Express.
No entanto, em 2015, o SFF-8639 foi renomeado oficialmente como “U.2" para
sistemas de armazenamento de quatro vias (duas SATA e quatro PCIe), tornando-o um
pouco mais popular. Então, de certa forma, o U.2 é um primo do OCuLink e alguns
dispositivos podem até usar o protocolo OCuLink sobre o conector U.2.

As unidades com U.2 são HDDs ou SSDs convencionais de 2,5” aplicados em

servidores, geralmente. Todavia, ultimamente, a maioria das implementações de
armazenamento PCIe está se inclinando para a interface M.2. E no lado pró-
consumidor, é raro uma placa-mãe com interface SATA Express.
O PCI Express também é muito utilizado como conexão entre dois chips na mesma
placa de circuito. Neste caso não existe nenhum tipo de conector, apenas as trilhas de
Cobre sendo o meio físico de ligação entre os chips.
Na imagem abaixo, parte das especs. de uma placa-mãe AsRock 990FX Extreme9. Note
a parte da "Controladora PCI Express" com dois chips Etron e dois chips ASMedia
ampliando a quantidade de portas SATA e permitindo que uma placa-mãe com chipsets
já desatualizados para a época tivesse quatro portas USB 3.0:

Imagem 14 - Note que o último item da lista é uma GPU GTX1050Ti conectada ao slot
PCIe x16

Um exemplo de uso chip-to-chip extremamente comum foi o A-Link Express, uma

conexão PCIe x4 utilizada para interconectar chips ponte da AMD em placas-mãe.
Quando a AMD lançou as primeiras CPUs com ponte norte e controlador de RAM
integrados (Socket PGA939 e PGA754), ela deixou um chipset intermediário entre
processador e o South Bridge para distribuir melhor os circuitos e evitar que a
integração do barramento AGP ou PCIe o e HyperTransport direto na Ponte Sul gerasse
instabilidades e redução de vida útil por causa da geração de calor (diferente de muitos
chipsets nVidia para estas plataformas).

Para saber mais sobre a arquitetura de placas-mãe Intel e AMD, CLIQUE AQUI!

Sendo assim, a CPU se comunica com o chipset intermediário pelo link

HyperTransport, que por sua vez se comunica com a Ponte Sul pelo A-Link Express.
Este sistema foi utilizado pela AMD em seus chipsets nas duas plataformas já
mencionadas, bem como na AM2 / AM2+ e AM3 / AM3+.
Se você pegar uma placa-mãe com chipset 480X (RD480) e Ponte SUL SB600 (ou o
chip ULi MT1575) verá que a conexão entre os dois é feita pelo A-Link Express 2,
sendo, na verdade, uma conexão PCIe x4 revisão 1.1. Da mesma forma que uma placa-
mãe com o chipset 990FX terá uma Ponte Sul SB920 (ou então uma SB950) com o A-
Link Express 3, que na verdade é apenas um Link PCIe x4 de revisão 2.0.
Para tornar tudo isso mais palpável, veja o diagrama de contatos do chipset SB710 e
note os lanes PCIe:

Diagrama 5 - O A-Link Express na prática

A lista de contatos relacionada, no SB710:

Tabela 11 - Descrição das linhas do A-Link Express retirado de um documento da AMD

Note, na tabela acima, a existência de duas linhas de calibração exclusivas pro A-Link,
com terminações resistivas (análogas aquelas utilizadas no padrão DDR1).
O A-Link Express faz uso do mesmo clock de referência (100 Mhz) dos outros lanes do
chipset intermediário.
Com revisão 1.0 lançada pela PCI-SIG em Dezembro de 2013, de acordo com a revisão
SATA 3.2 (também de 2013) e PCI Express 3.0 (de 2010), o padrão M.2, conhecido
inicialmente como "Fator Forma de Próxima Geração" (Next Generation Factor Form,
abreviado por NGFF) veio para substituir o mSATA, que utiliza um conector igual ao
do ExpressMini (já explicado anteriormente neste texto).

Sua função inicial foi manter o padrão Serial ATA, todavia, melhorando o
aproveitamento de espaço (mais memória em menos área) e trazendo uma
compatibilidade com diversas outras interfaces, permitindo as mais diversas
implementações. Para além de tudo isso, o PCI-SIG criou, literalmente, um alfabeto de
variações do M.2, onde a quantidade de pinos e tamanho de slot se manteve, alterando-
se a posição da chave, como podemos ver no diagrama abaixo:

Diagrama 6 - Variações do slot M.2

destacado em amarelo, os slots mais utilizados pela indústria "B" e "M", seguido das
variações "A" e "E". Apenas estas quatro variantes do slot são especificadas, as demais
ainda aguardam aplicação:
Tabela 12 - Vários slots M.2 ainda não possuemn aplicações práticas e um deles (o slot
G) não tem pinagem padronizada

Trazemos agora, a pinagem do M.2 Slot B:

Tabela 13 - Pinagem do slot M.2 "B"

CURIOSIDADES:
→ Linhas para GPIO trabalham entre 0v e 1,8v;
→ Linhas para interface LTE operam entre 0v e 1,8v;
→ Pinos de controle de PCIe (RST, REQ# e WAKE#) operam com 3,3 V;
→ A interface UIM (User Identificable Module) serve para identificar cartões SIM
(aqueles de operadoras de telefonía);
→ O lane PCIe 1 pode operar como interface USB 3.0, já que suas especificações
eletrônicas são idênticas (sinal LVDS e etc...);
→ O lane PCIe 0 pode operar como interface SATA, já que suas especificações
eletrônicas são idênticas (sinal LVDS e etc...);

A seguir, a pinagem do M.2 slot M:

Tabela 14 - Pinagem do slot M.2 "M"

Note que há pinos "Config_x". Eles servem justamente para indicar o que foi conectado
ao slot M.2:
 Tabela 15 - Indentificação do dispositivo conectado ao slot M.2

Dada as semelhanças e o popular uso de slots B e M nas placas, há placas de expansão

M.2 híbridas, que incorporam duas chaves, permitndo seu uso nas duis variantes de
conectores:
Imagem 15 - Placas M.2 podem ser encaixadas em slots B e M desde que tenhas os dois
entalhes

Para fins de exemplo, veja abaixo a pinagem de um SSD PCIe para slot M.2 (chave M)
e note que são poucos os terminais utilizados para este fim:
Tabela 16 - SSD SATA da Micron com muitos dos pinos sem uso
O padrão M.2 permite módulos mais longos e componentes nas duas faces da PCB. A
espessura máxima permitida dos componenetes é de 1,5 mm por lado e a espessura do
PCB é de 0,8 mm ± 10%. Cartões M.2 podem fornecer maiores capacidades de
armazenamento, bem como dobrar a capacidade de armazenamento dentro do espaço
ocupado pelos dispositivos mSATA.
Um módulo M.2 é retangular, sendo instalado no conector correspondente fixado na
MoBo e um único parafuso de montagem prende o cartão no lugar. Um orifício de
montagem semicircular sempre está presente na borda oposta ao conector. Veja a
imagem abaixo:

Imagem 16 - Um SSD M.2 2230, com 22 mm de largura e 30 mm de comprimento,

aplicável em slot tipo "M". Para comparação de tamanho, um cartão microSD

Observe a próxima imagem:

 Imagem 17 - Um SSD M.2 2280, com 22 mm de largura e 80 mm de comprimento

Note que há um orifício semicircular no lado oposto ao conector. Diferentes conectores

do lado do host são usados para módulos M.2 com componentes em um ou nos dois
lados, fornecendo diferente espaçamento entre a placa de expansão M.2 e a PCB do
host. Observe:

Imagem 18 - Diferenças de altura entre os módulos M.2 e as placas-mãe

As placas-mãe geralmente são projetadas para aceitar vários comprimentos de módulos

M.2, o que significa que os soquetes capazes de aceitar módulos M.2 mais longos
geralmente também aceitam os mais curtos, fornecendo posições diferentes para o
parafuso de fixação.

O conector possui 75 posições, permitindo até 67 contatos, empregando um passo de

0,5 mm. Cada contato no conector é especificado para até 50 V e 0,5 A, enquanto o
próprio conector é especificado para suportar 60 ciclos de encaixe / desencaixe.
O padrão M.2 permite larguras de módulo de 12, 16, 22 e 30 mm e comprimento de 16,
26, 30, 38, 42, 60, 80 e 110 mm. A linha inicial das placas de expansão M.2 disponíveis
comercialmente tem 22 mm de largura, com comprimentos variados de 30, 42, 60, 80 e
110 mm.
Os códigos para os tamanhos dos módulos M.2 contêm a largura e o comprimento de
um módulo específico. Por exemplo, o código "2242" significa que ele tem 22 mm de
largura e 42 mm de comprimento, enquanto "2280" denota um módulo de 22 mm de
largura e 80 mm de comprimento.
Vários tipos de módulos M.2 são indicados usando os esquemas de nomenclatura
"WWLL-HH-KK" ou "WWLL-HH-K", nos quais "WW" e "LL" especificam a largura e
o comprimento do módulo em milímetros, respectivamente. A parte "HH" especifica, de
forma codificada, se um módulo tem componentes de um ou dos dois lados e a
espessura máxima permitida dos componentes montados. Os valores possíveis estão
listados na tabela abaixo:

Tabela 17 - Valores de espessura para a camada de componentes

A codificação de módulo é especificada pela parte "KK", de forma codificada, usando

os IDs de posição de chave que identificam cada módulo (A, B, C, D, E, F, G, H, J, K,
L e M). Para módulos com dois entalhes, como é o caso de alguns SSDs para slots B e
M, a informação será dada como "BM".
 
Um novo protoloco para SSDs
O SATA, desenvolvido como substituto do PATA (que era utilizado em HDs) se tornou
limitado para o desempenho cada vez mais alto dos SSDs, fazendo-se necessário evoluir
novamente. Entre os motivos é que o padrão Serial ATA foi implementado numa era
onde os HDs ainda dominavam o mercado, as taxas de leitura e gravação não eram
gigantes como atualmente e o gerenciamento de dados era feito por um protocolo AHCI
(Advanced Host Controller Interface, ou Interface Controladora de Host Avançada),
especificada por um grupo liderado pela Intel especialmente para discos rígidos.
O AHCI fornece aos desenvolvedores de software e projetistas de hardware um método
padrão para detectar, configurar e programar adaptadores SATA, e que não fluia tão
bem em armazenamento de estado sólido (SSDs). No início dos SSDs ela até que dava
conta, mas com a evolução desenfreada das memóriass Flash, não levou muito tempo
para repensarem o assunto. Foi aí que criaram o NVMe.

Imagem 19 - Logotipo do protocolo NVMe

O NVMHCIS, sigla para "Non-Volatile Memory Host Controller Interface

Specification" é uma especificação de interface de dispositivo lógico aberta para
acessar mídia de armazenamento não volátil de um computador, geralmente conectada
via PCI Express (PCIe).
O acrônimo NVM significa "memória não volátil", que geralmente é memória Flash
NAND que vem em vários fatores de forma física, incluindo unidades de estado sólido
(SSDs) e placas de expansão PCI Express (PCIe). O NVM Express, como interface de
dispositivo lógico, foi projetado para capítalizar a baixa latência e o paralelismo interno
dos dispositivos de armazenamento de estado sólido, sendo implementado também em
conectores U.2 (que suportam o SATA, o SAS e o PCIe).
Arquitetonicamente, a lógica do NVMe é fisicamente armazenada e executada pelo chip
controlador NVMe que está localizado com a mídia de armazenamento. As alterações
de versão NVMe, por exemplo, 1.3 para 1.4, são incorporadas à mídia de
armazenamento e não afetam os componentes compatíveis com PCIe, como placas-mãe
e CPUs.
Por seu design, o NVM Express permite que o hardware e o software do host explorem
totalmente os níveis de paralelismo possíveis em SSDs modernos. Como resultado, este
protocolo reduz a sobrecarga de E/S e traz várias melhorias de desempenho em relação
às interfaces de dispositivos lógicos anteriores, incluindo várias filas de comando longas
e latência reduzida.

 
E o slot M.2... Do que é feito?
 Imagem 20 - Os materiais utilizados na confecção de um slot M.2

A carcaça do conector é confeccionada em LCP, já os terminais elétricos que vão dentro

do conector podem ser feitos com as mesmas ligas metálicas descritas para o slot PCIe,
MXM ExpressMini anteriormente.

Originalmente desenvolvido pela Personal Computer Memory Card International

Association (PCMCIA), o padrão ExpressCard, lançado em meados de 2003, é mantido
atualmente pelo USB Implementers Forum (USB-IF) após a dissolução da organização
original em meados de 2009.
O PCMCIA, grupo de interesse especial (SIG) criado em 1989, foi o responsável por
trazer ao mercado:
→ A interface PC Card, introduzida em Novembro de 1990, que implementa um
barramento ISA de 16 bits;
→ A interface CardBus, introduzida em Maio de 1996, que implementa um barramento
PCI de 32 bits.

O ExpressCard, inicialmente chamado de NEWCARD, é uma interface para conectar

dispositivos periféricos a um computador, sendo adotado geralmente em notebooks.

Imagem 21 - Logotipo do padrão ExpressCard

ExpressCards podem conectar uma variedade de dispositivos a um computador,

incluindo modems de banda larga móvel (às vezes chamados de placas de conexão ),
conectores IEEE 1394 (FireWire), conectores USB, portas de rede Ethernet,
dispositivos de armazenamento Serial ATA, placas gráficas PCI Express de tamanho
grande (neste caso com alimentação externa e limitação grande de desempenho),
controladores de interface de rede sem fio (NIC), placas sintonizadoras de TV, leitores
de Common Access Card (CAC) e placas de som.

O padrão técnico ExpressCard especifica o design do slot integrado na PCB e das placas
de expansão a serem inseridas nos slots.
Um slot ExpressCard possui um lane PCI Express, uma USB 2.0 (incluindo Hi-Speed).
Já a USB 3.0 (SuperSpeed) é suportada apenas na especificação 2.0 do formato. Os
cartões podem ser projetados para usar qualquer um desses padrões, sendo, de qualquer
maneira, hot-pluggable (identificação imediata pelo PC). Existem dois formatos de
cartão, cujas medidas são mostradas abaixo:
 Imagem 22 - Formatos de cartão ExpressCard

Note que a geração anterior CardBus / PC Card é um tanto maior e possui mais pinos.

Sua pinagem é descrita abaixo:

 Tabela 18 - Pinagem do slot ExpressCard

O padrão ExpressCard 2.0 foi introduzido em 4 de março de 2009 na CeBIT, em

Hannover. Ele fornece uma única pista PCIe 1.0 2.5 GT/s (opcionalmente PCIe 2.0 com
5 GT/s) e um link USB 3.0 "SuperSpeed" com uma velocidade de transferência bruta de
5 Gbit/s (velocidade de transferência efetiva de até 400 MB/s).
É compatível com versões anteriores e posteriores de módulos e slots ExpressCard
anteriores. A compatibilidade com USB 3.0 SuperSpeed é alcançada compartilhando o
lane LVDS do link PCIe, coisa que também pôde ser vista na tabela de pinos do
conector M.2 tipo "B". Um cartão inserido sinaliza qual modo deve ser usado.
O padrão não ganhou uso generalizado e alguns fabricantes de Taiwan o
descontinuaram já em 2011. Após a dissolução do PCMCIA, a especificação,
documentação associada e responsabilidades de licenciamento foram movidas para o
USB Implementers Forum. As especificações foram revisadas pela última vez em 2009
e removidas da plataforma em 2018.

 
 E o slot ExpressCard... Do que é feito?

A carcaça do conector é confeccionada em LCP, já os terminais elétricos que vão dentro

do conector podem ser feitos com as mesmas ligas metálicas descritas para o slot PCIe,
MXM, ExpressMini e M.2 anteriormente.
Já o cartão ExpressCard é encontrado geralmente com uma carenagem de Alumínio-liga
com acabamentos em LCP nas bordas / laterais.

Imagem 23 - Cartão ExpressCard com três portas USB 3.0 posicionadas para ficarem na
lateral do notebook

E quem diria que o textinho lançado em 2018 chegasse nesse nível. Esperamos um dia
lançar o Capítulo 4, e creio que logo virá, afinal o PCIe 6.0 já teve suas especs lançadas
em 2022, utilizando modulação PAM (ao invés da NRZ) e já foi dada a largada para a
criação do PCIe 7.0, com expectativa de lançamento para meados de 2025.
Se gostou do artigo, tem alguma sugestão, se viu alguma inconsistência ou erro de
gramática, entre em contato com o Hardware Central pelo e-mail
hardwarecentrallr@gmail.com.
 
REFERÊNCIAS e CRÉDITOS

Fotos, tabelas, diagramas e texto: Leonardo Ritter

Referências: Livro de Redes de computadores de Gabriel Torres (codificação 8B/10B);

Guia do Hardware; Clube do Hardware; Pinouts.ru; sata-io.org; Adrenaline; Advantech;
blog.fosketts.net; Biblioteca de diagramas do Hardware Central; Wikipedia (somente
artigos com fontes verificadas!); Trabalho de engenharia reversa feito pelo autor deste
texto.

Última atualização: 03 de Julho de 2022.