‎ uscar instrução: o processador lê uma
B
‎ ste processo é também chamado de
E ‎ ma linha de montagem tira a vantagem
‎pipelining, porque assim como em uma
‎tubulação, novas entradas são aceitas num
‎lado antes que as entradas aceitas
‎anteriormente apareçam como saídas do
‎outro lado.
‎ organização dos registradores inclui os
A
‎seguintes tipos de registradores: propósito
‎geral, segmento, Flags, ponteiro da
‎instrução, numérico, controle, estado,
‎palavra de marcação,
‎ mento de interrupção dentro de um
a
‎processador é uma facilidade oferecida
‎para suportar o sistema operacional. Isso
‎permite que uma aplicação seja suspensa
‎para que uma variedade de condições de
‎interrupção possa ser atendida e depois
‎seja reiniciada.
U ‎ egistradores de endereços podem
‎do fato de que um produto passa por
‎vários estágios da produção. Ao implantar o
‎processo de produção em uma linha de
‎montagem, produtos em vários estágios
‎podem ser trabalhados simultaneamente.
‎ eitura, estágio de decodificação 1, estágio
L ‎implementa um pipeline de cinco
‎de decodificação 2, execução e escrita.
‎instrução da memória (registrador, cache,
‎memória principal).
I‎nterpretar a instrução: a instrução é
‎decodificada para determinar qual ação é
‎requerida.
‎ m conjunto moderado de registradores
U
‎uniformes, mais do que são encontrados ‎ bter os dados: a execução de uma
o
‎em alguns sistemas CISC, porém menos do ‎instrução pode requerer leitura de dados
‎que encontrados em muitos sistemas RISC. ‎da memória ou um módulo de E/S.
‎Os requisitos que lhe são exigidos:
‎ odelo carregar/armazenar (load/store) de
M ‎ rocessar os dados: a execução de uma
p
‎processamento de dados, no qual as ‎instrução pode requerer efetuar alguma
‎operações executam apenas com os ‎operação aritmética ou lógica com os
‎operandos nos registradores e não ‎dados.
‎diretamente na memória. Todos os dados
‎precisam ser carregados em registradores ‎ ravar os dados: os resultados de uma
g
‎antes que uma operação possa ser ‎execução podem requerer gravar dados
‎efetuada; o resultado então pode ser usado ‎para memória ou um módulo E/S.
‎para o processamento posterior ou
‎armazenado em memória. ‎ ara fazer essas coisas, deve estar claro que
P
‎Organização do processador
‎o processador precisa armazenar alguns
‎ ma instrução uniforme de tamanho fi xo
U ‎dados temporariamente. Ele deve lembrar
‎de 32 bits para o conjunto padrão e 16 bits ‎a posição da última instrução executante
‎para o conjunto de instruções Thumb. ‎para que possa saber onde obter a
‎próxima instrução a ser executada. Ele
‎ ara tornar cada instrução de
P ‎precisa armazenar instruções e dados
‎processamento de dados mais fl exível, um ‎temporariamente enquanto uma instrução
‎deslocamento ou uma rotação pode pré- ‎está sendo executada. Em outras palavras,
‎processar um dos registradores de origem. ‎o processador precisa de uma pequena
‎Para suportar esse recurso efi cientemente, ‎memória interna.
‎a unidade aritmética lógica (ALU) e
‎Processador ARM
‎unidades de deslocamento são separadas.
‎
‎ m sistema de computador emprega uma
U
‎hierarquia de memória. Em níveis mais
‎ m número pequeno de modos de
U ‎altos da hierarquia, a memória é mais ‎ egistradores visíveis ao usuário:
R
‎endereçamento com todos os endereços ‎rápida, menor e mais cara (por bit). Dentro ‎possibilitam que o programador de
‎de carga/armazenamento sendo ‎do processador, existe um conjunto de ‎linguagem de máquina ou assembly
‎determinados a partir dos registradores e ‎registradores que funcionam como um ‎minimize as referências à memória, pela
‎campos da instrução. Endereçamento ‎nível de memória acima da memória ‎otimização do uso de registradores.
‎indireto ou indexado envolvendo valores ‎principal e da cache dentro desta
‎na memória não é usado. ‎hierarquia. Os registradores no ‎ egistradores de controle e estado: usados
R
‎processador desempenham dois papéis ‎pela unidade de controle para controlar a
‎ odos de endereçamento com
M ‎operação do processador e por programas
‎autoincremento e autodecremento são ‎privilegiados do Sistema Operacional para
‎usados para melhorar a operação ‎controlar a execução de programas.
‎de laços de repetição dos programas.
‎ ão há uma separação clara de
N
‎ xecução condicional das instruções
E ‎registradores nessas duas categorias. Por
‎minimiza a necessidade das instruções de ‎exemplo, em algumas máquinas, o
‎desvios condicionais, melhorando assim a ‎contador de programas é visível ao
‎efi ciência do pipeline, porque a limpeza ‎usuário (por exemplo, o x86) mas, em
‎do pipeline é reduzida. ‎muitos outros, não é. No entanto, para o
‎propósito da discussão que segue,
‎usaremos essas categorias.
‎ egistradores de propósito geral podem
R
‎ser atribuídos para uma variedade de
‎funções pelo programador. Algumas vezes,
‎Estrutura e função ‎seu uso dentro do conjunto de instruções é
‎ortogonal para a operação. Isto é, qualquer
‎do processador ‎registrador de uso geral pode conter um
‎operando para qualquer opcode. Isso
‎permite o verdadeiro uso dos registradores
‎de propósito geral.
‎Família de processadores x86 ‎Organização dos registradores
‎ egistradores de dados podem ser usados
R
‎apenas para guardar dados
‎e não podem ser empregados para
‎calcular o endereço de um operando.
R
‎ser, de certa forma, de uso geral ou podem
‎ser dedicados para um modo de
‎ ipeline de instrução é semelhante ao uso
P ‎endereçamento em particular.
‎de uma linha de montagem numa planta
‎industrial.
‎ xiste uma variedade de registradores do
E
‎processador que são empregados para
‎ m hazard de pipeline ocorre quando o
U ‎controlar a operação do processador.
‎pipeline, ou alguma parte dele, precisa ‎Grande parte deles, na maioria das
‎parar porque as condições não permitem a ‎máquinas, não é visível ao usuário. Alguns
‎execução contínua. Tal parada do pipeline ‎podem ser visíveis às instruções da
‎é também conhecida como bolha de ‎máquina executadas no modo de controle
‎pipeline. Existem três tipos de hazards: ‎ou de sistema operacional.
‎recurso, dados e controle.
‎ m dos principais problemas ao se
U
‎projetar um pipeline de instruções é ‎ uscar: lê a próxima instrução da memória
B
‎garantir um fluxo estável de instruções ‎para dentro do processador
‎Pipeline de instruções
‎para os estágios iniciais do pipeline. O
‎primeiro impedimento, é a instrução ‎ xecutar: interpreta opcode e efetua a
e
‎condicional de desvio condicional. Até que ‎ m ciclo de instrução
U ‎operação indicada.
‎a instrução seja executada de fato, é ‎inclui os seguintes estágios:
‎impossível dizer se o desvio será tomado ‎
I‎nterromper: se as interrupções estão
‎ou não. ‎habilitadas e uma interrupção ocorre, salva
‎o estado do processo atual a atende a
‎ m exemplo instrutivo de um pipeline de
U ‎interrupção.
‎instruções é o de Intel 80486. Ele
‎ execução de uma instrução pode
A
‎estágios: ‎Ciclo da instrução ‎envolver um ou mais operandos na
‎memória, onde cada um deles requer um
‎acesso à memória. Além disso, se o
‎endereçamento indireto é usado, então
‎acessos adicionais à memória são
‎necessários.