PCS2012 

– SISTEMAS DIGITAIS II 

1º QUADRIMESTRE/2012 

Prof. Edson Midorikawa 

LISTA DE EXERCÍCIOS #2 – CIRCUITOS BIESTÁVEIS1 
 

1. Desenhar  a  forma  de  onda  das  saídas  dos  circuitos  abaixo.  Para  todos  eles  adotar  na  saída 
valor zero, antes da 1ª borda de subida do CLOCK. 

   

                                                            
1
 Os exercícios 1 a 7 foram retirados da apostila “Teoria da Comutação – Introdução aos circuito digitais” de autoria de 
Edith Ranzini e Edson Fregni, 1999. 
1 
 
2. Desenhar as formas de onda solicitadas. 

 
2 
 
3. Seja um flip‐flop sensível à borda de subida, descrito pela tabela abaixo. Desenhar a forma de 
onda da saída Q. 

 
 

3 
 
4. Desenhar as formas de ondas solicitadas. 

 
 

4 
 
5. Seja um flip‐flop sensível à borda de subida e à borda de descida do sinal CLOCK, com duas 
entradas de excitação A e B, cujo comportamento é mostrado na tabela abaixo: 
 
 

       
 

Desenhar a forma de onda da saída Q. 

Considerar Qinicial = 0. 
 
 

 
 
 
5 
 
6. Para os circuitos abaixo: 
 Desenhar formas de onda, supondo estado inicial com Q = 0 em todos os flip‐flops; 
 Fornecer uma descrição sucinta do que o circuito faz. 
 
 

 
 
 
 
 
6 
 
7. Dado o circuito abaixo, desenhar as formas de onda para os sinais: Q1, Q2, Q3 e Q4. 

 
   
7 
 
8. Escreva uma descrição VHDL dos seguintes componentes: 

 
a) Latch S‐R 
b) Latch S‐R com enable 
c) Latch D 
d) Flip‐flop D com entradas PRESET e CLEAR assíncronas 
e) Flip‐flop JK 
f) Flip‐flop T 
 
Elabore um plano de testes que comprove o funcionamento correto das descrições. Apresente as 
formas de onda das simulações executadas. 
 
 
9. Explique como um comportamento baseado em borda de descida pode ser descrito em VHDL. 
Mostre através de um exemplo. 
 
 
10. Escreva uma descrição VHDL estrutural de um flip‐flop mestre escravo S‐R. (DICA: verifique o 
uso de componentes VHDL.) 

11. Escreva uma descrição VHDL de um registrador de 6 bits com entrada de CLEAR assíncrona. 

8